STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

Spesifikaasjes

• Kearn: Arm Cortex-A7
• Oantinkens: Eksterne SDRAM, Ynbêde SRAM
• Databus: 16-bit parallelle ynterface
• Feiligens/Wichtigens: Reset en enerzjybehear, LPLV-Stop2, Standby
• Pakket: LFBGA, TFBGA mei min. pitch 0.5 mm
• Klok Management
• Ynfier/útfier foar algemien gebrûk
• Interconnect Matrix
• 4 DMA-controllers
• Kommunikaasje-randapparaten: Oant 29
• Analoge randapparaten: 6
• Timers: Oant 24, Wachthûnen: 2
• Hardwarefersnelling
• Debug Mode
• Sikeringen: 3072-bit ynklusyf unike ID en HUK foar AES 256-kaaien
• ECOPACK2-kompatibel

Arm Cortex-A7 subsysteem

It Arm Cortex-A7 subsysteem fan 'e STM32MP133C/F leveret…

Oantinkens

It apparaat omfettet eksterne SDRAM en ynbêde SRAM foar gegevensopslach…

DDR Controller

De DDR3/DDR3L/LPDDR2/LPDDR3-controller beheart tagong ta ûnthâld ...

Behear fan stroomfoarsjenning
It stroomfoarsjenningsskema en de tafersjochhâlder soargje foar in stabile stroomfoarsjenning ...

Klok Management
De RCC behannelet klokferdieling en konfiguraasjes ...

Algemiene ynfier/útfier (GPIO's)
De GPIO's biede ynterfacemooglikheden foar eksterne apparaten ...

TrustZone beskermingscontroller
De ETZPC ferbetteret systeemfeiligens troch tagongsrjochten te behearjen ...

Bus-ynterferbiningsmatrix
De matrix makket gegevensoerdracht tusken ferskate modules mooglik ...

FAQs

F: Wat is it maksimale oantal stipe kommunikaasje-randapparaten?
A: De STM32MP133C/F stipet maksimaal 29 kommunikaasje-randapparaten.

F: Hoefolle analoge randapparaten binne beskikber?
A: It apparaat biedt 6 analoge randapparaten foar ferskate analoge funksjes.

"`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 oant 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 timers, audio, krypto en avansearre befeiliging
Gegevensblêd - produksjegegevens

Features
Omfettet ST state-of-the-art patintearre technology
Kearn
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte ferienige nivo 2 cache Arm® NEONTM en Arm® TrustZone®

Oantinkens
· Ekstern DDR-ûnthâld oant 1 Gbyte oant LPDDR2/LPDDR3-1066 16-bit oant DDR3/DDR3L-1066 16-bit
· 168 Kbytes ynterne SRAM: 128 Kbytes AXI SYSRAM + 32 Kbytes AHB SRAM en 8 Kbytes SRAM yn it reservekopydomein
· Dual Quad-SPI ûnthâldynterface · Fleksibele eksterne ûnthâldkontroller mei maksimaal
16-bit databus: parallelle ynterface om eksterne IC's en SLC NAND-ûnthâlden te ferbinen mei maksimaal 8-bit ECC
Feiligens/feiligens
· Feilich opstarten, TrustZone®-randapparaten, 12 xtamper pinnen ynklusyf 5 x aktive tampers
· Temperatuer, folumetage, frekwinsje en 32 kHz monitoring
Resette en machtbehear
· 1.71 V oant 3.6 VI/Os voeding (5 V-tolerante I/Os) · POR, PDR, PVD en BOR · On-chip LDO's (USB 1.8 V, 1.1 V) · Reservekopyregulator (~0.9 V) · Ynterne temperatuersensors · Leech-enerzjymodi: Sliep, Stop, LPLV-Stop,
LPLV-Stop2 en Standby

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Pitch 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
minimale pitch 0.5 mm

· DDR-behâld yn standbymodus · Kontrôles foar PMIC-begeliedende chip

Klokbehear
· Ynterne oscillatoren: 64 MHz HSI-oscillator, 4 MHz CSI-oscillator, 32 kHz LSI-oscillator
· Eksterne oscillatoren: 8-48 MHz HSE-oscillator, 32.768 kHz LSE-oscillator
· 4 × PLL's mei fraksjonele modus

Algemiene ynput / útfier
· Oant 135 feilige I/O-poarten mei ûnderbrekkingsmooglikheid
· Oant 6 wekkers

Ferbiningsmatrix
· 2 busmatrizen 64-bit Arm® AMBA® AXI-ynterferbining, oant 266 MHz 32-bit Arm® AMBA® AHB-ynterferbining, oant 209 MHz

4 DMA-controllers om de CPU te ûntladen
· 56 fysike kanalen yn totaal
· 1 x hege-snelheid algemiene master direkte ûnthâld tagong controller (MDMA)
· 3 × dûbele-poarte DMA's mei FIFO- en oanfraachroutermooglikheden foar optimaal perifeare behear

septimber 2024
Dit is ynformaasje oer in produkt yn folsleine produksje.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Oant 29 kommunikaasje perifeare apparaten
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816-ynterface, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, ynklusyf 4 mei full-duplex
I2S audioklasse-krektens fia ynterne audio PLL of eksterne klok)(+2 QUADSPI + 4 mei USART) · 2 × SAI (stereo-audio: I2S, PDM, SPDIF Tx) · SPDIF Rx mei 4 ynputs · 2 × SDMMC oant 8 bits (SD/e·MMCTM/SDIO) · 2 × CAN-controllers dy't it CAN FD-protokol stypje · 2 × USB 2.0 hege-snelheid Host of 1 × USB 2.0 hege-snelheid Host

+ 1 × USB 2.0 hege-snelheid OTG tagelyk · 2 x Ethernet MAC/GMAC IEEE 1588v2 hardware, MII/RMII/RGMII
6 analoge randapparaten
· 2 × ADC's mei in maksimale resolúsje fan 12 bits oant 5 Msps
· 1 x temperatuersensor · 1 x digitaal filter foar sigma-delta modulator
(DFSDM) mei 4 kanalen en 2 filters · Ynterne of eksterne ADC-referinsje VREF+
Oant 24 timers en 2 wachthûnen
· 2 × 32-bit timers mei maksimaal 4 IC/OC/PWM of pulsteller en kwadratuur (ynkrementele) encoder-ynfier
· 2 × 16-bit avansearre timers · 10 × 16-bit algemiene timers (ynklusyf
2 basistimers sûnder PWM) · 5 × 16-bit leech-enerzjy timers · Feilige RTC mei krektens fan ûnder in sekonde en
hardwarekalinder · 4 Cortex®-A7 systeemtimers (feilich,
net-feilich, firtueel, hypervisor) · 2 × ûnôfhinklike waachhûnen
Hardware fersnelling
· AES 128, 192, 256 DES/TDES

2 (ûnôfhinklik, ûnôfhinklik feilich) 5 (2 befeilige) 4 5 (3 befeilige)
4 + 4 (ynklusyf 2 befeilige USART's), guon kinne in opstartboarne wêze
2 (oant 4 audiokanalen), mei I2S master/slave, PCM-ynfier, SPDIF-TX 2-poarten
Ynbêde HSPHY mei BCD Ynbêde HS PHY mei BCD (feilichber), kin in opstartboarne wêze
2 × HS dield tusken Host en OTG 4 ynputs

2 (1 × TTCAN), klokkalibraasje, 10 Kbyte dielde buffer 2 (8 + 8 bits) (feilich te befeiligjen), e·MMC of SD kin in opstartboarne wêze 2 opsjonele ûnôfhinklike stroomfoarsjennings foar SD-kaartynterfaces
1 (dual-quad) (feilich), kin in opstartboarne wêze

–
–
Boot
–
Boot
Laars Laars
(1)

Parallelle adres/gegevens 8/16-bit FMC Parallelle AD-mux 8/16-bit
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA Kryptografy
Hash True willekeurige getallengenerator Sikeringen (ienmalige programmearber)

4 × CS, oant 4 × 64 Mbyte
Ja, 2× CS, SLC, BCH4/8, kin in opstartboarne wêze 2 x (MII, RMI, RGMII) mei PTP en EEE (feilich te befeiligjen)
3 ynstânsjes (1 feilich), 33-kanaals MDMA PKA (mei DPA-beskerming), DES, TDES, AES (mei DPA-beskerming)
(allegear befeilige) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(feilich) True-RNG (feilich) 3072 effektive bits (feilich, 1280 bits beskikber foar de brûker)

–
Laars –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Beskriuwing

Tabel 1. STM32MP133C/F-funksjes en perifeare oantallen (ferfolch)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Diverse

Features

LFBGA289

TFBGA289

TFBGA320

GPIO's mei ûnderbrekking (totaal oantal)

135(2)

Befeilige GPIO's Wekkerpinnen

Alle
6

Tamper pinnen (aktive tampeh)

12 (5)

DFSDM Oant 12-bit syngronisearre ADC

4 ynfierkanalen mei 2 filters

–

2(3) (oant 5 Msps op 12-bit elk) (feilich te befeiligjen)

ADC1: 19 kanalen ynklusyf 1x yntern, 18 kanalen beskikber foar

12-bit ADC-kanalen yn totaal (4)

brûker ynklusyf 8x differinsjaal

–

ADC2: 18 kanalen ynklusyf 6x yntern, 12 kanalen beskikber foar

brûker ynklusyf 6x differinsjaal

Ynterne ADC VREF VREF+ ynfierpin

1.65 V, 1.8 V, 2.048 V, 2.5 V of VREF+ ynfier –
Ja

1. QUADSPI kin opstarte fan tawijde GPIO's of mei help fan guon FMC Nand8-opstart-GPIO's (PD4, PD1, PD5, PE9, PD11, PD15 (sjoch tabel 7: STM32MP133C/F-baldefinysjes).
2. Dit totale GPIO-oantal omfettet fjouwer JTAG GPIO's en trije BOOT GPIO's mei beheind gebrûk (kin yn konflikt wêze mei ferbining mei eksterne apparaten tidens grinsscan of opstarten).
3. As beide ADC's brûkt wurde, moat de kernelklok itselde wêze foar beide ADC's en kinne de ynbêde ADC-prescalers net brûkt wurde.
4. Derneist binne der ek ynterne kanalen: – ADC1 yntern kanaal: VREFINT – ADC2 ynterne kanalen: temperatuer, yntern folumetage-referinsje, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Beskriuwing 18/219

STM32MP133C/F

Figuer 1. Blokdiagram STM32MP133C/F

IC-foarrieden

@VDDA

Hsi

AXIM: Arm 64-bit AXI-ynterferbining (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32K D$

32K I$

CNT (timer) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asynchron

128 byks

TT

CSI

LSI

Debugtiidamp

generator TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (gjin GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

asynchron

T

CRYP

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (dûbel) T

37

16b

FMC

T

CRC

T

DLYBSD1

(SDMMC1 DLY-kontrôle)

T

DLYBSD2

(SDMMC2 DLY-kontrôle)

T

DLYBQS

(QUADSPI DLY-kontrôle)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS-host)

PLLUSB

FIFO

T

PKA

FIFO

T MDMA 32 kanalen

AXIMC TT

17 16b Trace-poarte

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

OTP-feiligingen

@VDDA

2

RTC / AWU

T

12

TAMP / Reservekopy regs T

@VBAT

2

LSE (32kHz XTAL)

T

Systeemtiming STGENC

generaasje

STGENR

USBPHYC
(USB 2 x PHY-kontrôle)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

BOOT-pinnen

SYSCFG

T

8

8b

HDP

10 16b TIM1 / PWM 10 16b TIM8 / PWM

13

SAI1

13

SAI2

9

4-kanaals DFSDM

Buffer 10KB CCU

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

async AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 streams
DMAMUX1
DMA2
8 streams

DMAMUX2

DMA3
8 streams

T

PMB (prosesmonitor)
DTS (digitale temperatuersensor)

Voltage regulators

@VDDA

Tafersjoch op oanfier

FIFO

FIFO

FIFO

2 × 2 Matrix
AHB2APB

64 bits AXI

64-bits AXI-master

32 bits AHB 32 bits AHB master

32 bits APB

T TrustZone feiligensbeskerming

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32-bit multi-AHB busmatrix (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16útgong

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Smartcard IrDA

5

T

USART2

Smartcard IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Filter Filter Filter

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Smartcard IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Filter filterje

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Smartcard IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Funksjonele oerview

Funksjonele oerview

3.1
3.1.1
3.1.2

Arm Cortex-A7 subsysteem
Features
· ARMv7-A-arsjitektuer · 32-Kbyte L1-ynstruksjecache · 32-Kbyte L1-datacache · 128-Kbyte nivo 2-cache · Arm + Thumb®-2-ynstruksjeset · Arm TrustZone-feiligenstechnology · Arm NEON avansearre SIMD · DSP- en SIMD-útwreidings · VFPv4 driuwende komma · Stipe foar hardware-virtualisaasje · Ynbêde trace-module (ETM) · Yntegreare generike ûnderbrekkingskontroller (GIC) mei 160 dielde perifeare ûnderbrekkingen · Yntegreare generike timer (CNT)
Oerview
De Cortex-A7-prosessor is in tige enerzjy-effisjinte applikaasjeprosessor dy't ûntworpen is om rike prestaasjes te leverjen yn high-end wearables, en oare leech-enerzjy embedded en konsuminteapplikaasjes. It leveret oant 20% mear single-thread-prestaasjes as de Cortex-A5 en leveret ferlykbere prestaasjes as de Cortex-A9.
De Cortex-A7 omfettet alle funksjes fan 'e hege prestaasjes Cortex-A15- en CortexA17-prosessoren, ynklusyf firtualisaasjestipe yn hardware, NEON en 128-bit AMBA 4 AXI-busynterface.
De Cortex-A7-prosessor bout fierder op 'e enerzjy-effisjinte 8-stage pipeline fan 'e Cortex-A5-prosessor. It profitearret ek fan in yntegreare L2-cache ûntworpen foar leech enerzjyferbrûk, mei legere transaksjelatensjes en ferbettere OS-stipe foar cache-ûnderhâld. Derneist is d'r ferbettere tûkefoarsizzing en ferbettere ûnthâldsysteemprestaasjes, mei 64-bit loadstore-paad, 128-bit AMBA 4 AXI-bussen en ferhege TLB-grutte (256 yngongen, omheech fan 128 yngongen foar Cortex-A9 en Cortex-A5), wêrtroch de prestaasjes foar grutte workloads lykas ... tanimme. web blêdzjen.
Thumb-2 technology
Leveret de topprestaasjes fan tradisjonele Arm-koade, wylst it ek in fermindering fan oant 30% yn ûnthâldfereasken foar ynstruksjeopslach biedt.
TrustZone-technology
Soarget foar betroubere ymplemintaasje fan befeiligingsapplikaasjes, fariearjend fan behear fan digitale rjochten oant elektroanyske betellingen. Brede stipe fan technology- en yndustrypartners.

DS13875 Rev 5

19/219
48

Funksjonele oerview

STM32MP133C/F

NEON
NEON-technology kin multimedia- en sinjaalferwurkingsalgoritmen fersnelle, lykas fideokodearring/dekodearring, 2D/3D-grafiken, gaming, audio- en spraakferwurking, ôfbyldingsferwurking, telefony en lûdsynteze. De Cortex-A7 leveret in motor dy't sawol de prestaasjes as funksjonaliteit fan 'e Cortex-A7 driuwende-komma-ienheid (FPU) as in ymplemintaasje fan 'e NEON avansearre SIMD-ynstruksjeset biedt foar fierdere fersnelling fan media- en sinjaalferwurkingsfunksjes. De NEON wreidet de Cortex-A7-prosessor FPU út om in quad-MAC en in ekstra 64-bit en 128-bit registerset te leverjen dy't in rike set SIMD-operaasjes stipet oer 8-, 16- en 32-bit integer- en 32-bit driuwende-komma-gegevenshoeveelheden.
Hardware-virtualisaasje
Heech effisjinte hardware-stipe foar gegevensbehear en arbitraasje, wêrby't meardere software-omjouwings en har applikaasjes tagelyk tagong krije kinne ta de systeemmooglikheden. Dit makket de realisaasje fan apparaten mooglik dy't robuust binne, mei firtuele omjouwings dy't goed fan elkoar isolearre binne.
Optimalisearre L1-caches
L1-caches mei optimale prestaasjes en enerzjybesparring kombinearje techniken foar minimale tagongslatens om prestaasjes te maksimalisearjen en enerzjyferbrûk te minimalisearjen.
Yntegreare L2-cache-controller
Biedet tagong mei lege latency en hege bânbreedte ta cache-ûnthâld yn hege frekwinsje, of om it enerzjyferbrûk te ferminderjen dat ferbûn is mei tagong ta off-chip-ûnthâld.
Cortex-A7 driuwende-komma-ienheid (FPU)
De FPU leveret hege-prestaasjes ien- en dûbele presyzje driuwende-komma-ynstruksjes dy't kompatibel binne mei de Arm VFPv4-arsjitektuer dy't softwaremjittich kompatibel is mei foargeande generaasjes fan Arm driuwende-komma-koprosessor.
Snoop-kontrôle-ienheid (SCU)
De SCU is ferantwurdlik foar it behearen fan 'e ynterferbining, arbitraasje, kommunikaasje, cache-nei-cache en systeemûnthâldoerdrachten, cache-koherinsje en oare mooglikheden foar de prosessor.
Dizze systeemkoherinsje ferminderet ek de softwarekompleksiteit dy't belutsen is by it behâlden fan softwarekoherinsje binnen elke OS-stjoerprogramma.
Generike ûnderbrekkingskontroller (GIC)
Troch de standerdisearre en arsjitektearre interrupt-controller te ymplementearjen, biedt de GIC in rike en fleksibele oanpak foar kommunikaasje tusken prosessors en de routing en prioritearring fan systeeminterrupts.
Stipe fan maksimaal 192 ûnôfhinklike ûnderbrekkingen, ûnder softwarekontrôle, hardwareprioritearre, en rûtearre tusken it bestjoeringssysteem en de TrustZone-softwarebehearlaach.
Dizze routingfleksibiliteit en de stipe foar firtualisaasje fan ûnderbrekkingen yn it bestjoeringssysteem, leveret ien fan 'e wichtichste funksjes dy't nedich binne om de mooglikheden fan in oplossing dy't in hypervisor brûkt te ferbetterjen.

20/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.2
3.2.1
3.2.2

Oantinkens
Eksterne SDRAM
De STM32MP133C/F-apparaten hawwe in controller ynbêde foar eksterne SDRAM dy't it folgjende stipet: · LPDDR2 of LPDDR3, 16-bit gegevens, oant 1 Gbyte, oant 533 MHz klok · DDR3 of DDR3L, 16-bit gegevens, oant 1 Gbyte, oant 533 MHz klok
Ynsletten SRAM
Alle apparaten hawwe: · SYSRAM: 128 Kbytes (mei programmearbere befeilige sône) · AHB SRAM: 32 Kbytes (befeilichber) · BKPSRAM (reservekopy SRAM): 8 Kbytes
De ynhâld fan dit gebiet is beskerme tsjin mooglike net winske skriuwtagong, en kin bewarre wurde yn Standby- of VBAT-modus. BKPSRAM kin (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3-controller (DDRCTRL)

DDRCTRL yn kombinaasje mei DDRPHYC biedt in folsleine ûnthâldinterface-oplossing foar DDR-ûnthâldsubsystemen. · Ien 64-bit AMBA 4 AXI-poartenynterface (XPI) · AXI-klok asynchrone mei de controller · DDR-ûnthâldsiffermotor (DDRMCE) mei AES-128 DDR on-the-fly write
fersifering/lêsûntsleuteling. · Stipe noarmen:
JEDEC DDR3 SDRAM-spesifikaasje, JESD79-3E foar DDR3/3L mei 16-bit-ynterface
JEDEC LPDDR2 SDRAM-spesifikaasje, JESD209-2E foar LPDDR2 mei 16-bit-ynterface
JEDEC LPDDR3 SDRAM-spesifikaasje, JESD209-3B foar LPDDR3 mei 16-bit-ynterface
· Avansearre planner en SDRAM-kommandogenerator · Programmeerbere folsleine gegevensbreedte (16-bit) of heale gegevensbreedte (8-bit) · Avansearre QoS-stipe mei trije ferkearsklassen by lêzen en twa ferkearsklassen by skriuwen · Opsjes om úthongering fan ferkear mei legere prioriteit te foarkommen · Garandearre koherinsje foar skriuwen-nei-lêzen (WAR) en lêzen-nei-skriuwen (RAW) op
AXI-poarten · Programmeerbere stipe foar burst-lingte-opsjes (4, 8, 16) · Skriuwkombinaasje om meardere skriuwbewerkingen nei itselde adres te kombinearjen ta in
ienige skriuwbeurt · Konfiguraasje fan ien rang

DS13875 Rev 5

21/219
48

Funksjonele oerview

STM32MP133C/F

· Stipe foar automatyske SDRAM-útskeakeling yn- en útgong feroarsake troch gebrek oan transaksje-oankomst foar programmearbere tiid
· Stipe foar automatyske klokstop (LPDDR2/3) yngong en útgong feroarsake troch gebrek oan transaksje-oankomst
· Stipe foar automatyske leech-enerzjymodusoperaasje feroarsake troch gebrek oan transaksje-oankomst foar programmearbere tiid fia hardware leech-enerzjy-ynterface
· Programmeerber pagingbelied · Stipe foar automatyske of ûnder softwarekontrôle selsferfarsking yn- en útgong · Stipe foar djippe útskeakeling yn- en útgong ûnder softwarekontrôle (LPDDR2 en
LPDDR3) · Stipe foar eksplisite SDRAM-modusregisterupdates ûnder softwarekontrôle · Fleksibele adresmapperlogika om applikaasjespesifike mapping fan rige, kolom, mooglik te meitsjen
bankbits · Troch de brûker te selektearjen ferfarskingskontrôleopsjes · DDRPERFM-assosjeare blok om te helpen by prestaasjesmonitoring en ôfstimming
DDRCTRL en DDRPHYC kinne (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.
De wichtichste funksjes fan 'e DDRMCE (DDR-ûnthâldsiffermotor) binne hjirûnder neamd: · AXI-systeembus master/slave-ynterfaces (64-bit) · Inline-fersifering (foar skriuwen) en ûntsifering (foar lêzen), basearre op ynbêde firewall
programmearring · Twa fersiferingsmodi per regio (maksimaal ien regio): gjin fersifering (bypassmodus),
blokfersiferingsmodus · Begjin en ein fan regio's definieare mei 64-Kbyte granulariteit · Standertfiltering (regio 0): elke tagong ferliend · Regiotagongfiltering: gjin
Stipe blokfersifering: AES Stipe keatlingsmodus · Blokmodus mei AES-fersifering is kompatibel mei ECB-modus spesifisearre yn NIST FIPS-publikaasje 197 avansearre fersiferingsstandert (AES), mei in assosjearre kaai-ôfliedingsfunksje basearre op it Keccak-400-algoritme publisearre op https://keccak.team webside. · Ien set allinich-skriuwbere en beskoattelbere masterkaairegisters · AHB-konfiguraasjepoarte, bewust fan privileezjes

22/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.4

TrustZone-adresromtekontroller foar DDR (TZC)

TZC wurdt brûkt om lês-/skriuwtagong ta DDR-controller te filterjen neffens TrustZone-rjochten en neffens net-feilige master (NSAID) op maksimaal njoggen programmeerbere regio's: · Konfiguraasje allinich stipe troch fertroude software · Ien filterienheid · Njoggen regio's:
Regio 0 is altyd ynskeakele en beslacht it hiele adresberik. Regio's 1 oant en mei 8 hawwe in programmearber basis-/eindadres en kinne tawiisd wurde oan
ien of beide filters. · Feilige en net-feilige tagongsrjochten programmearre per regio · Net-feilige tagongen filtere neffens NSAID · Regio's dy't troch itselde filter kontroleare wurde, meie net oerlaapje · Failmodi mei flater en/of ûnderbrekking · Akseptaasjemooglikheid = 256 · Gatekeeperlogika om elk filter yn en út te skeakeljen · Spekulative tagongen

DS13875 Rev 5

23/219
48

Funksjonele oerview

STM32MP133C/F

3.5

Bootmodi

By it opstarten wurdt de opstartboarne dy't brûkt wurdt troch de ynterne opstart-ROM selektearre troch de BOOT-pin en OTP-bytes.

Tabel 2. Opstartmodi

BOOT2 BOOT1 BOOT0 Inisjele opstartmodus

Comments

Wachtsje op ynkommende ferbining op:

0

0

0

UART en USB(1)

USART3/6 en UART4/5/7/8 op standertpinnen

USB hege-snelheid apparaat op OTG_HS_DP/DM pinnen (2)

0

0

1 Seriële NOR-flits (3) Seriële NOR-flits op QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC op SDMMC2 (standert)(5)(6)

0

1

1

NAND-flitser (3)

SLC NAND-flash op FMC

1

0

0

Untwikkelingsstart (gjin flashûnthâldstart)

Brûkt om tagong ta debug te krijen sûnder op te starten fanút flashûnthâld (4)

1

0

1

SD-kaart (3)

SD-kaart op SDMMC1 (standert)(5)(6)

Wachtsje op ynkommende ferbining op:

1

1

0 UART en USB(1)(3) USART3/6 en UART4/5/7/8 op standertpinnen

USB hege-snelheid apparaat op OTG_HS_DP/DM pinnen (2)

1

1

1 Seriële NAND-flash (3) Seriële NAND-flash op QUADSPI (5)

1. Kin útskeakele wurde troch OTP-ynstellingen. 2. USB fereasket HSE-klok/kristal (sjoch AN5474 foar stipe frekwinsjes mei en sûnder OTP-ynstellingen). 3. Opstartboarne kin feroare wurde troch OTP-ynstellingen (bygelyksamp(le earste opstart op SD-kaart, dan e·MMC mei OTP-ynstellingen). 4. Cortex®-A7-kearn yn ûneinige lus dy't wikselt PA13. 5. Standertpinnen kinne feroare wurde troch OTP. 6. As alternatyf kin in oare SDMMC-ynterface as dizze standert selektearre wurde troch OTP.

Hoewol't leechnivo-opstarten dien wurdt mei ynterne klokken, fereaskje ST-levere softwarepakketten, lykas wichtige eksterne ynterfaces lykas DDR, USB (mar net beheind ta), dat in kristal of in eksterne oscillator ferbûn wurdt op HSE-pinnen.
Sjoch RM0475 “STM32MP13xx avansearre Arm®-basearre 32-bit MPU's” of AN5474 “Begjinne mei STM32MP13xx-linen hardwareûntwikkeling” foar beheiningen en oanbefellings oangeande HSE-pinnenferbining en stipe frekwinsjes.

24/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.6

Netzteil behear

3.6.1
Foarsichtigens:

Power supply skema
· VDD is de wichtichste foarsjenning foar I/O's en ynterne ûnderdielen wurde oandreaun yn 'e standbymodus. Nuttige folumetagIt berik is 1.71 V oant 3.6 V (1.8 V, 2.5 V, 3.0 V of 3.3 V typysk)
VDD_PLL en VDD_ANA moatte stjerferbûn wêze mei VDD. · VDDCPU is it tawijde folume foar de Cortex-A7 CPU.tage oanbod, waans wearde ôfhinklik is fan 'e
winske CPU-frekwinsje. 1.22 V oant 1.38 V yn runmodus. VDD moat oanwêzich wêze foar VDDCPU. · VDDCORE is it wichtichste digitale folumetage en wurdt meastentiids útskeakele yn 'e standbymodus. FolumetagIt berik is 1.21 V oant 1.29 V yn runmodus. VDD moat oanwêzich wêze foar VDDCORE. · De VBAT-pin kin ferbûn wurde mei de eksterne batterij (1.6 V < VBAT < 3.6 V). As gjin eksterne batterij brûkt wurdt, moat dizze pin ferbûn wurde mei VDD. · VDDA is de analoge (ADC/VREF), voedingvolumetage (1.62 V oant 3.6 V). It brûken fan de ynterne VREF+ fereasket VDDA gelyk oan of heger as VREF+ + 0.3 V. · De VDDA1V8_REG-pin is de útfier fan 'e ynterne regulator, yntern ferbûn mei USB PHY en USB PLL. De ynterne VDDA1V8_REG-regulator is standert ynskeakele en kin wurde regele troch software. Hy is altyd útskeakele yn 'e standbymodus.
De spesifike BYPASS_REG1V8-pin mei nea driuwend litten wurde. Hy moat ferbûn wêze mei VSS of mei VDD om it folume te aktivearjen of te deaktivearjen.tage-regulator. As VDD = 1.8 V, moat BYPASS_REG1V8 ynsteld wurde. · VDDA1V1_REG-pin is de útfier fan 'e ynterne regulator, yntern ferbûn mei USB PHY. De ynterne VDDA1V1_REG-regulator is standert ynskeakele en kin troch software regele wurde. Hy is altyd útskeakele yn 'e standbymodus.
· VDD3V3_USBHS is de USB hege-snelheidsfoarsjenning. Voltagit berik is 3.07 V oant 3.6 V.
VDD3V3_USBHS mei net oanwêzich wêze, útsein as VDDA1V8_REG oanwêzich is, oars kin permaninte skea ûntstean oan 'e STM32MP133C/F. Dit moat garandearre wurde troch PMIC-ranglist of mei eksterne komponint yn gefal fan ymplemintaasje fan in aparte komponintstroomfoarsjenning.
· VDDSD1 en VDDSD2 binne respektivelik SDMMC1- en SDMMC2 SD-kaart-stroomfoarsjennings om ultra-hege-snelheidsmodus te stypjen.
· VDDQ_DDR is de DDR IO-foarsjenning. 1.425 V oant 1.575 V foar it ynterfacen fan DDR3-ûnthâlden (1.5 V typysk)
1.283 V oant 1.45 V foar it ynterfacing fan DDR3L-ûnthâlden (1.35 V typysk)
1.14 V oant 1.3 V foar it ynterface fan LPDDR2- of LPDDR3-ûnthâlden (1.2 V typysk)
Tidens opstart- en útskeakelingsfazen moatte de folgjende easken foar machtsekwinsje wurde respektearre:
· As VDD ûnder 1 V is, moatte oare stroomfoarsjennings (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) ûnder VDD + 300 mV bliuwe.
· As VDD is boppe 1 V, alle macht foarrieden binne ûnôfhinklik.
Tidens de útskeakelfaze kin VDD tydlik leger wurde as oare foarsjennings allinich as de enerzjy dy't oan de STM32MP133C/F levere wurdt ûnder 1 mJ bliuwt. Dit makket it mooglik om eksterne ûntkoppelingskondensatoren te ûntladen mei ferskillende tiidkonstanten tidens de oergongsfaze fan útskeakeling.

DS13875 Rev 5

25/219
48

Funksjonele oerview
V 3.6
VBOR0 1

Figuer 2. Yn-/útskeakelje-sekwinsje

STM32MP133C/F

VDDX(1) VDD

3.6.2
Opmerking: 26/219

0.3

Oansette

Operating modus

Stroomsteuring

tiid

Unjildich oanbod gebiet

VDDX < VDD + 300 mV

VDDX ûnôfhinklik fan VDD

MSv47490V1

1. VDDX ferwiist nei elke stroomfoarsjenning ûnder VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Stromforsyning supervisor

De apparaten hawwe in yntegreare power-on reset (POR)/power-down reset (PDR) circuit keppele oan in Brownout reset (BOR) circuit:
· Ynskeakelje reset (POR)
De POR-supervisor kontrolearret de VDD-stroomfoarsjenning en fergeliket dy mei in fêste drompel. De apparaten bliuwe yn resetmodus as de VDD ûnder dizze drompel is, · Power-down reset (PDR)
De PDR-supervisor hâldt tafersjoch op de VDD-stroomfoarsjenning. In reset wurdt generearre as de VDD ûnder in fêste drompel sakket.
· Brownout reset (BOR)
De BOR-supervisor hâldt tafersjoch op de VDD-stroomfoarsjenning. Trije BOR-drompelwearden (fan 2.1 oant 2.7 V) kinne wurde konfigurearre fia opsjebytes. In reset wurdt generearre as de VDD ûnder dizze drompelwearde sakket.
· Ynskeakelje reset VDDCORE (POR_VDDCORE) De POR_VDDCORE-supervisor kontrolearret de VDDCORE-stroomfoarsjenning en fergeliket it mei in fêste drompel. It VDDCORE-domein bliuwt yn resetmodus as VDDCORE ûnder dizze drompel is.
· VDDCORE weromsette by útskeakeljen (PDR_VDDCORE) De PDR_VDDCORE-supervisor kontrolearret de VDDCORE-stroomfoarsjenning. In VDDCORE-domeinreset wurdt generearre as VDDCORE ûnder in fêste drompel sakket.
· Yn- en útskeakelje VDDCPU (POR_VDDCPU) De POR_VDDCPU-supervisor kontrolearret de VDDCPU-stroomfoarsjenning en fergeliket dy mei in fêste drompel. It VDDCPU-domein bliuwt yn resetmodus as VDDCORE ûnder dizze drompel is.
De PDR_ON-pin is reservearre foar STMicroelectronics-produksjetests en moat altyd ferbûn wêze mei VDD yn in applikaasje.

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.7

Leech-enerzjy strategy

Der binne ferskate manieren om it enerzjyferbrûk op STM32MP133C/F te ferminderjen: · Ferminderje it dynamyske enerzjyferbrûk troch de CPU-klokken en/of de
busmatrixklokken en/of it kontrolearjen fan yndividuele perifeare klokken. · Besparje enerzjyferbrûk as de CPU IDLE is, troch te selektearjen tusken de beskikbere leech-
enerzjymodi neffens de behoeften fan 'e brûkersapplikaasje. Dit makket it mooglik om it bêste kompromis te berikken tusken koarte opstarttiid, leech enerzjyferbrûk, en beskikbere wekkerboarnen. · Brûk de DVFS (dynamysk folume)tage en frekwinsjeskalering) wurkpunten dy't direkt de CPU-klokfrekwinsje en de VDDCPU-útfierfoarsjenning kontrolearje.
De wurkmodi meitsje it mooglik om de klokferdieling nei de ferskate systeemûnderdielen en de krêft fan it systeem te kontrolearjen. De systeemwurkmodus wurdt oandreaun troch it MPU-subsysteem.
De leech-enerzjymodi fan it MPU-subsysteem binne hjirûnder neamd: · CSliepe: De CPU-klokken wurde stoppe en de klok fan 'e perifeare(n) wurket as
earder ynsteld yn 'e RCC (reset en klokcontroller). · CStop: De klokken fan 'e CPU-perifeare apparaten wurde stoppe. · CStandby: VDDCPU ÚT
De CSleep- en CStop-leechstroommodi wurde troch de CPU ynfierd by it útfieren fan de WFI- (wait for interrupt)- of WFE- (wait for event)-ynstruksjes.
De beskikbere systeembedieningsmodi binne de folgjende: · Run (systeem op folsleine prestaasjes, VDDCORE, VDDCPU en klokken OAN) · Stop (klokket ÚT) · LP-Stop (klokket ÚT) · LPLV-Stop (klokket ÚT, VDDCORE- en VDDCPU-foarsjenningsnivo kin ferlege wurde) · LPLV-Stop2 (VDDCPU ÚT, VDDCORE ferlege, en klokken ÚT) · Standby (VDDCPU, VDDCORE, en klokken ÚT)

Tabel 3. Systeem versus CPU-enerzjymodus

Systeemkrêftmodus

CPU

Run-modus

CRun of CSleep

Stopmodus LP-Stopmodus LPLV-Stopmodus LPLV-Stop2-modus
Standby modus

CStop of CStandby CStandby

3.8

Weromsette en klokkontrôler (RCC)

De klok- en reset-controller beheart de generaasje fan alle klokken, lykas de klokgating, en de kontrôle fan it systeem en perifeare resets. RCC biedt in hege fleksibiliteit yn 'e kar fan klokboarnen en makket tapassing fan klokferhâldingen mooglik om it enerzjyferbrûk te ferbetterjen. Derneist, op guon kommunikaasje-perifeare apparaten dy't by steat binne om te wurkjen mei

DS13875 Rev 5

27/219
48

Funksjonele oerview

STM32MP133C/F

3.8.1 3.8.2

twa ferskillende klokdomeinen (of in bus-ynterfaceklok of in kernel-perifeare klok), kin de systeemfrekwinsje feroare wurde sûnder de baudrate te feroarjen.
Klokbehear
De apparaten hawwe fjouwer ynterne oscillatoren, twa oscillatoren mei eksterne kristal of resonator, trije ynterne oscillatoren mei snelle opstarttiid en fjouwer PLL's.
De RCC ûntfangt de folgjende klokboarne-ynputs: · Ynterne oscillatoren:
64 MHz HSI-klok (1% krektens) 4 MHz CSI-klok 32 kHz LSI-klok · Eksterne oscillatoren: 8-48 MHz HSE-klok 32.768 kHz LSE-klok
De RCC leveret fjouwer PLL's: · PLL1 wijd oan it klokjen fan 'e CPU · PLL2 leveret:
klokken foar de AXI-SS (ynklusyf APB4, APB5, AHB5 en AHB6 brêgen) klokken foar de DDR-ynterface · PLL3 dy't leveret: klokken foar de multi-Layer AHB en perifeare busmatrix (ynklusyf de APB1,
APB2, APB3, APB6, AHB1, AHB2, en AHB4) kernelklokken foar perifeare apparaten · PLL4 wijd oan it generearjen fan 'e kernelklokken foar ferskate perifeare apparaten
It systeem begjint op 'e HSI-klok. De brûkersapplikaasje kin dan de klokkonfiguraasje selektearje.
Boarnen foar systeemreset
De ynskeakeljen-reset inisjalisearret alle registers útsein de debug, in diel fan 'e RCC, in diel fan 'e RTC- en stroomkontrollerstatusregisters, en ek it domein fan reservekopystroom.
In applikaasje-reset wurdt generearre út ien fan 'e folgjende boarnen: · in reset fan it NRST-pad · in reset fan it POR- en PDR-sinjaal (algemien power-on reset neamd) · in reset fan it BOR (algemien brownout neamd) · in reset fan 'e ûnôfhinklike watchdog 1 · in reset fan 'e ûnôfhinklike watchdog 2 · in softwaresysteemreset fan 'e Cortex-A7 (CPU) · in flater op HSE, as de klokfeiligenssysteemfunksje aktivearre is
In systeemreset wurdt generearre út ien fan 'e folgjende boarnen: · in applikaasjereset · in reset fan it POR_VDDCORE-sinjaal · in útgong fan 'e Standby-modus nei de Run-modus

28/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

In MPU-prosessorreset wurdt generearre út ien fan 'e folgjende boarnen: · in systeemreset · elke kear as de MPU CStandby ferlit · in software-MPU-reset fan 'e Cortex-A7 (CPU)

3.9

Algemiene ynfier/útfier (GPIO's)

Elk fan 'e GPIO-pinnen kin troch software konfigurearre wurde as útfier (push-pull of open-drain, mei of sûnder pull-up of pull-down), as ynfier (mei of sûnder pull-up of pull-down) of as perifeare alternative funksje. De measte GPIO-pinnen wurde dield mei digitale of analoge alternative funksjes. Alle GPIO's binne by steat om hege stroom te betsjinjen en hawwe snelheidsseleksje om ynterne rûs, enerzjyferbrûk en elektromagnetyske útstjit better te behearskjen.
Nei it resetten binne alle GPIO's yn analoge modus om it enerzjyferbrûk te ferminderjen.
De I/O-konfiguraasje kin as it nedich is beskoattele wurde troch in spesifike folchoarder te folgjen om falsk skriuwen nei de I/O-registers te foarkommen.
Alle GPIO-pinnen kinne yndividueel ynsteld wurde as feilich, wat betsjut dat softwaretagong ta dizze GPIO's en byhearrende randapparaten dy't as feilich definiearre binne, beheind is ta feilige software dy't op 'e CPU rint.

3.10
Noat:

TrustZone-beskermingscontroller (ETZPC)
ETZPC wurdt brûkt om TrustZone-feiligens fan busmasters en -slaves te konfigurearjen mei programmeerbere feiligensattributen (feilichbere boarnen). Bygelyks: · De grutte fan 'e feilige regio op 'e chip SYSRAM kin programmearre wurde. · AHB- en APB-perifeare apparaten kinne feilich of net-feilich makke wurde. · AHB SRAM kin feilich of net-feilich makke wurde.
Standert binne SYSRAM, AHB SRAM's en befeilige randapparaten allinich ynsteld op befeilige tagong, dus net tagonklik foar net-befeilige masters lykas DMA1/DMA2.

DS13875 Rev 5

29/219
48

Funksjonele oerview

STM32MP133C/F

3.11

Bus-ynterferbiningsmatrix
De apparaten hawwe in AXI-busmatrix, ien haad AHB-busmatrix en busbrêgen dy't it mooglik meitsje om busmasters mei busslaves te ferbinen (sjoch de ôfbylding hjirûnder, de stippen fertsjintwurdigje de ynskeakele master/slave-ferbiningen).
Figuer 3. STM32MP133C/F busmatrix

MDMA

SDMMC2

SDMMC1

DBG Fan MLAHB-ferbining USBH

CPU

ETH1 ETH2

128-bit

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Standert slave AXIMC

NIC-400 AXI 64 bits 266 MHz – 10 masters / 10 slaves

Fan AXIM-ferbining DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Ynterferbining AHB 32 bits 209 MHz – 8 masters / 6 slaves

DDRCTRL 533 MHz AHB-brêge nei AHB6 Nei MLAHB-ynterferbining FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB-brêge nei AHB5 APB-brêge nei APB5 APB-brêge nei DBG APB
AXI 64 syngroane masterpoarte AXI 64 syngroane slavepoarte AXI 64 asyngroane masterpoarte AXI 64 asyngroane slavepoarte AHB 32 syngroane masterpoarte AHB 32 syngroane slavepoarte AHB 32 asyngroane masterpoarte AHB 32 asyngroane slavepoarte
Brêge nei AHB2 SRAM1 SRAM2 SRAM3 Nei AXIM ferbining Brêge nei AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.12

DMA-controllers
De apparaten hawwe de folgjende DMA-modules om CPU-aktiviteit te ûntladen: · in master direct memory access (MDMA)
De MDMA is in hege-snelheid DMA-controller, dy't ferantwurdlik is foar alle soarten ûnthâldoerdrachten (perifeare-nei-ûnthâld, ûnthâld-nei-ûnthâld, ûnthâld-nei-perifeare), sûnder CPU-aksje. It hat in master AXI-ynterface. De MDMA kin ynterface mei de oare DMA-controllers om de standert DMA-mooglikheden út te wreidzjen, of kin perifeare DMA-oanfragen direkt beheare. Elk fan 'e 32 kanalen kin blokoerdrachten, werhelle blokoerdrachten en keppele listoerdrachten útfiere. De MDMA kin ynsteld wurde om feilige oerdrachten nei befeilige ûnthâlden te meitsjen. · trije DMA-controllers (net feilige DMA1 en DMA2, plus feilige DMA3) Elke controller hat in dûbele-poarte AHB, foar in totaal fan 16 net-feilige en acht feilige DMA-kanalen om FIFO-basearre blokoerdrachten út te fieren.
Twa DMAMUX-ienheden multipleksearje en routearje de DMA-perifeare oanfragen nei de trije DMA-controllers, mei hege fleksibiliteit, wêrtroch it oantal DMA-oanfragen dat tagelyk rint maksimalisearre wurdt, en ek DMA-oanfragen generearre wurde fan perifeare útfiertriggers of DMA-eveneminten.
DMAMUX1 wiist DMA-oanfragen fan net-feilige randapparaten nei DMA1- en DMA2-kanalen. DMAMUX2 wiist DMA-oanfragen fan feilige randapparaten nei DMA3-kanalen.

3.13

Útwreide ûnderbrekkings- en evenemintkontroller (EXTI)
De útwreide ûnderbrekkings- en evenemintkontroller (EXTI) beheart de CPU en it systeemwekkerjen fia konfigurearbere en direkte evenemintynfier. EXTI leveret wekkeroanfragen oan de stroomkontrôle, en genereart in ûnderbrekkingsoanfraach oan de GIC, en eveneminten oan de CPU-evenemintynfier.
De EXTI-wekkeroanfragen meitsje it mooglik om it systeem wekker te meitsjen út 'e stopmodus, en de CPU út 'e CStop- en CStandby-modi.
It ûnderbrekkingsfersyk en it generearjen fan evenemintfersyk kinne ek brûkt wurde yn Run-modus.
De EXTI omfettet ek de EXTI IOport-seleksje.
Elke ûnderbrekking of barren kin ynsteld wurde as feilich om allinich tagong ta feilige software te beheinen.

3.14

Cyclische ûntslach berekkeningskontrole-ienheid (CRC)
De CRC (syklyske redundânsjekontrôle) berekkeningsienheid wurdt brûkt om in CRC-koade te krijen mei in programmeerber polynoom.
Under oare tapassingen wurde CRC-basearre techniken brûkt om de yntegriteit fan gegevensoerdracht of opslach te ferifiearjen. Binnen it berik fan 'e EN/IEC 60335-1-standert biede se in middel om de yntegriteit fan it flashgeheugen te ferifiearjen. De CRC-berekkeningsienheid helpt by it berekkenjen fan in hântekening fan 'e software tidens runtime, om te fergelykjen mei in referinsjehântekening dy't generearre wurdt by keppelingstiid en opslein wurdt op in bepaalde ûnthâldlokaasje.

DS13875 Rev 5

31/219
48

Funksjonele oerview

STM32MP133C/F

3.15

Fleksibele ûnthâldkontroller (FMC)
De wichtichste funksjes fan 'e FMC-controller binne de folgjende: · Ynterface mei apparaten mei statysk ûnthâld, ynklusyf:
NOR-flashûnthâld Statysk of pseudo-statysk willekeurich tagongsûnthâld (SRAM, PSRAM) NAND-flashûnthâld mei 4-bit/8-bit BCH-hardware ECC · 8-, 16-bit databusbreedte · Unôfhinklike chipseleksjekontrôle foar elke ûnthâldbank · Unôfhinklike konfiguraasje foar elke ûnthâldbank · Skriuw FIFO
De FMC-konfiguraasjeregisters kinne feilich makke wurde.

3.16

Dual Quad-SPI ûnthâldynterface (QUADSPI)
De QUADSPI is in spesjalisearre kommunikaasje-ynterface rjochte op ienige, dûbele of fjouwerfâldige SPI-flashûnthâlden. It kin wurkje yn ien fan 'e folgjende trije modi: · Yndirekte modus: alle operaasjes wurde útfierd mei de QUADSPI-registers. · Status-pollingmodus: it statusregister fan it eksterne flashûnthâld wurdt periodyk lêzen en
in ûnderbrekking kin generearre wurde yn gefal fan in flagge-ynstelling. · Memory-mapped mode: it eksterne flash-ûnthâld wurdt mapped nei de adresromte
en wurdt troch it systeem sjoen as wie it in yntern ûnthâld.
Sawol de trochfier as de kapasiteit kinne twafâldich ferhege wurde mei de dûbele flash-modus, wêrby't twa Quad-SPI-flash-ûnthâlden tagelyk tagonklik binne.
QUADSPI is keppele oan in fertragingsblok (DLYBQS) dat de stipe fan eksterne datafrekwinsje boppe 100 MHz mooglik makket.
De QUADSPI-konfiguraasjeregisters kinne feilich wêze, lykas ek syn fertragingsblok.

3.17

Analoog-nei-digitaal-omsetters (ADC1, ADC2)
De apparaten hawwe twa analooch-nei-digitaal-converters ynbêde, wêrfan de resolúsje konfigurearre wurde kin nei 12-, 10-, 8- of 6-bit. Elke ADC dielt maksimaal 18 eksterne kanalen, en fiert konversaasjes út yn 'e single-shot- of scanmodus. Yn scanmodus wurdt de automatyske konverzje útfierd op in selektearre groep analoge ynputs.
Beide ADC's hawwe befeilige bus-ynterfaces.
Elke ADC kin wurde betsjinne troch in DMA-controller, wêrtroch't de automatyske oerdracht fan ADC-konvertearre wearden nei in bestimmingslokaasje mooglik is sûnder softwareaksje.
Derneist kin in analoge watchdog-funksje it konvertearre folume sekuer kontrolearje.tage fan ien, guon of alle selektearre kanalen. In ûnderbrekking wurdt oanmakke as de konvertearre voltage is bûten de programmearre drompels.
Om A/D-konverzje en timers te syngronisearjen, kinne de ADC's triggerd wurde troch ien fan 'e TIM1-, ​​TIM2-, TIM3-, TIM4-, TIM6-, TIM8-, TIM15-, LPTIM1-, ​​LPTIM2- en LPTIM3-timers.

32/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.18

Temperatuer sensor
De apparaten hawwe in temperatuersensor ynboud dy't in folume generearttage (VTS) dy't lineêr farieart mei de temperatuer. Dizze temperatuersensor is yntern ferbûn mei ADC2_INP12 en kin de omjouwingstemperatuer fan it apparaat mjitte fan 40 oant +125 °C mei in presyzje fan ±2%.
De temperatuersensor hat in goede lineariteit, mar hy moat kalibrearre wurde om in goede algemiene krektens fan 'e temperatuermjitting te krijen. Om't de offset fan 'e temperatuersensor fan chip ta chip ferskilt fanwegen prosesfariaasje, is de net-kalibrearre ynterne temperatuersensor geskikt foar tapassingen dy't allinich temperatuerferoarings detektearje. Om de krektens fan 'e mjitting fan 'e temperatuersensor te ferbetterjen, wurdt elk apparaat yndividueel fabrykskalibrearre troch ST. De fabrykskalibraasjegegevens fan 'e temperatuersensor wurde troch ST opslein yn it OTP-gebiet, dat tagonklik is yn allinich-lêzen modus.

3.19

Digitale temperatuersensor (DTS)
De apparaten hawwe in frekwinsje-útfiertemperatuersensor ynbêde. DTS telt de frekwinsje op basis fan 'e LSE of PCLK om de temperatuerynformaasje te leverjen.
De folgjende funksjes wurde stipe: · ûnderbrekkingsgeneraasje troch temperatuerdrompel · wekkersinjaalgeneraasje troch temperatuerdrompel

3.20
Noat:

VBAT operaasje
It VBAT-machtdomein befettet de RTC, de reservekopyregisters en de reservekopy SRAM.
Om de batterijduur te optimalisearjen, wurdt dit krêftdomein levere troch VDD as beskikber of troch it folumetage tapast op VBAT-pin (as der gjin VDD-foarsjenning oanwêzich is). De VBAT-stroom wurdt oerskeakele as de PDR detektearret dat VDD ûnder it PDR-nivo sakke is.
De voltage op 'e VBAT-pin kin fersoarge wurde troch in eksterne batterij, in superkondensator of direkt troch VDD. Yn it lêste gefal is de VBAT-modus net funksjoneel.
VBAT-operaasje wurdt aktivearre as VDD net oanwêzich is.
Gjin fan dizze barrens (eksterne ûnderbrekkingen, TAMP evenemint, of RTC-alarm/eveneminten) kinne de VDD-foarsjenning direkt herstellen en it apparaat út 'e VBAT-operaasje twinge. Nettsjinsteande, TAMP eveneminten en RTC-alarm/eveneminten kinne brûkt wurde om in sinjaal te generearjen nei in eksterne sirkwy (meastal in PMIC) dy't de VDD-foarsjenning kin herstellen.

DS13875 Rev 5

33/219
48

Funksjonele oerview

STM32MP133C/F

3.21

Voltage referinsjebuffer (VREFBUF)
De apparaten ynbêde in folumetagin referinsjebuffer dy't brûkt wurde kin as folumetage referinsje foar de ADC's, en ek as folumetage referinsje foar eksterne komponinten fia de VREF+ pin. VREFBUF kin feilich wêze. De ynterne VREFBUF stipet fjouwer volumintentages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V In eksterne folumetagDe referinsje kin wurde levere fia de VREF+ pin as de ynterne VREFBUF út is.
figuer 4. Voltage ferwizing buffer

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Digitaal filter foar sigma-delta modulator (DFSDM)
De apparaten ynbêde ien DFSDM mei stipe foar twa digitale filtermodules en fjouwer eksterne ynfier seriële kanalen (transceivers) of ôfwikseljend fjouwer ynterne parallelle yngongen.
De DFSDM ferbynt eksterne modulators mei it apparaat en fiert digitale filtering út fan 'e ûntfongen datastreamen. Modulators wurde brûkt om analoge sinjalen te konvertearjen nei digitaal-seriële streamen dy't de ynfier fan 'e DFSDM foarmje.
De DFSDM kin ek PDM-mikrofoans (pulsdichtheidsmodulaasje) ferbine en de PDM nei PCM-konverzje en filterjen útfiere (hardware-fersnelde). De DFSDM hat opsjonele parallelle datastreamynputs fan 'e ADC's of fan it apparaatûnthâld (fia DMA/CPU-oerdrachten nei DFSDM).
De DFSDM-transceivers stypje ferskate seriële-interfaceformaten (om ferskate modulators te stypjen). DFSDM digitale filtermodules fiere digitale ferwurking út neffens brûker-definiearre filterparameters mei in definitive ADC-resolúsje oant 24-bit.

34/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

De DFSDM-perifeare stipet: · Fjouwer multipleksearre ynfier digitale seriële kanalen:
konfigurearbere SPI-ynterface om ferskate modulatoren te ferbinen konfigurearbere Manchester-kodearre 1-trieds ynterface PDM (pulsdichtheidsmodulaasje) mikrofoanynfier maksimale ynfierklokfrekwinsje oant 20 MHz (10 MHz foar Manchester-kodearring) klokútfier foar modulatoren (0 oant 20 MHz) · Alternative ynfieren fan fjouwer ynterne digitale parallelle kanalen (oant 16-bit ynfierresolúsje): ynterne boarnen: ADC-gegevens of ûnthâldgegevensstreamen (DMA) · Twa digitale filtermodules mei ferstelbere digitale sinjaalferwurking: Sincx-filter: filterfolchoarder/type (1 oant 5), oversamplingferhâlding (1 oant 1024) integrator: oversamplingferhâlding (1 oant 256) · Oant 24-bit útfiergegevensresolúsje, ûndertekene útfiergegevensformaat · Automatyske gegevensoffset-korreksje (offset opslein yn register troch brûker) · Kontinu of ienkele konverzje · Start-fan-konverzje triggerd troch: software trigger ynterne timers eksterne eveneminten start-fan-konverzje syngroan mei earste digitale filtermodule (DFSDM) · Analoge watchdog mei: leechweardige en hegeweardige gegevensdrompelregisters tawijd konfigurearber Sincx digitaal filter (folchoarder = 1 oant 3,
oersamplingferhâlding = 1 oant 32) ynfier fan definitive útfiergegevens of fan selektearre ynfier digitale seriële kanalen trochgeande monitoaring ûnôfhinklik fan standertkonverzje · Koartslutingsdetektor om verzadigde analoge ynfierwearden te detektearjen (ûnder- en boppeberik): oant 8-bit teller om 1 oant 256 opienfolgjende 0's of 1's te detektearjen op seriële gegevensstream dy't kontinu elk ynfier seriële kanaal kontrolearret · Underbrekingssignaalgeneraasje by analoge watchdog-evenemint of by koartslutingsdetektor-evenemint · Ekstreme detektor: opslach fan minimale en maksimale wearden fan definitive konverzjegegevens dy't troch software ferfarske wurde · DMA-mooglikheid om de definitive konverzjegegevens te lêzen · Underbrekkingen: ein fan konverzje, oerrin, analoge watchdog, koartsluting, ôfwêzigens fan ynfier seriële kanaalklok · "Reguliere" of "ynjeksjeare" konverzjes: "reguliere" konverzjes kinne op elk momint of sels yn trochgeande modus oanfrege wurde
sûnder ynfloed te hawwen op 'e timing fan "ynjeksjeare" konversaasjes "ynjeksjeare" konversaasjes foar presys timing en mei hege konversaasjeprioriteit

DS13875 Rev 5

35/219
48

Funksjonele oerview

STM32MP133C/F

3.23

True random number generator (RNG)
De apparaten ynbêde ien RNG dy't 32-bit willekeurige getallen levert dy't generearre wurde troch in yntegreare analoge sirkwy.
De RNG kin (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.
De wiere RNG ferbynt mei de befeilige AES- en PKA-perifeare apparaten fia in tawijde bus (net lêsber troch de CPU).

3.24

Kryptografyske en hash-prosessors (CRYP, SAES, PKA en HASH)
De apparaten hawwe ien kryptografyske prosessor ynbêde dy't de avansearre kryptografyske algoritmen stipet dy't normaal nedich binne om fertroulikens, autentikaasje, gegevensintegriteit en net-ôfwizing te garandearjen by it útwikseljen fan berjochten mei in peer.
De apparaten hawwe ek in tawijde DPA-bestindige feilige AES 128- en 256-bit kaai (SAES) en PKA hardware-fersiferings-/dekrypteringsfersneller ynbêde, mei in tawijde hardwarebus dy't net tagonklik is foar de CPU.
Haadfunksjes fan CRYP: · DES/TDES (gegevensfersiferingsstandert/triple gegevensfersiferingsstandert): ECB (elektroanyske
kodeboek) en CBC (cipher block chaining) keatlingalgoritmen, 64-, 128- of 192-bit kaai · AES (avansearre fersiferingsstandert): ECB, CBC, GCM, CCM, en CTR (counter mode) keatlingalgoritmen, 128-, 192- of 256-bit kaai
Haadfunksjes fan universele HASH: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (feilige HASH-algoritmen) · HMAC
De kryptografyske fersneller stipet it generearjen fan DMA-oanfragen.
CRYP, SAES, PKA en HASH kinne (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.

3.25

Opstarten en feiligens en OTP-kontrôle (BSEC)
De BSEC (boot and security and OTP control) is bedoeld om in OTP (ienmalige programmearbere) zekeringkast te kontrolearjen, dy't brûkt wurdt foar ynbêde net-flechtige opslach foar apparaatkonfiguraasje en feiligensparameters. In diel fan BSEC moat konfigurearre wurde as allinich tagonklik troch feilige software.
De BSEC kin OTP-wurden brûke foar opslach fan HWKEY 256-bit foar SAES (feilige AES).

36/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.26

Timers en waakhûnen
De apparaten omfetsje twa timers foar avansearre kontrôle, tsien timers foar algemien gebrûk (wêrfan sân befeilige binne), twa basistimers, fiif timers mei leech enerzjyferbrûk, twa watchdogs en fjouwer systeemtimers yn elke Cortex-A7.
Alle timertellers kinne beferzen wurde yn debugmodus.
De tabel hjirûnder fergeliket de funksjes fan 'e timers foar avansearre kontrôle, algemiene doelen, basis en leech-enerzjy.

Timer type

Timer

Tabel 4. Timerfunksje fergeliking

Tsjinresolúsje-
tion

Teller type

Prescaler faktor

DMA-oanfraachgeneraasje

Kanalen fêstlizze/fergelykje

Oanfoljende útfier

Maksimale ynterface
klok (MHz)

Max
timer
klok (MHz)(1)

Avansearre TIM1, -kontrôle TIM8

16-bit

Omheech, Elk hiel getal omleech, tusken 1 omheech/omleech en 65536

Ja

TIM2 TIM5

32-bit

Omheech, Elk hiel getal omleech, tusken 1 omheech/omleech en 65536

Ja

TIM3 TIM4

16-bit

Omheech, Elk hiel getal omleech, tusken 1 omheech/omleech en 65536

Ja

Elk hiel getal

TIM12(2) 16-bit

Omheech tusken 1

Nee

Algemien

en 65536

doel

TIM13(2) TIM14(2)

16-bit

Elk hiel getal omheech tusken 1
en 65536

Nee

Elk hiel getal

TIM15(2) 16-bit

Omheech tusken 1

Ja

en 65536

TIM16(2) TIM17(2)

16-bit

Elk hiel getal omheech tusken 1
en 65536

Ja

Basic

TIM6, TIM7

16-bit

Elk hiel getal omheech tusken 1
en 65536

Ja

LPTIM1,

Leech fermogen

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bit

1, 2, 4, 8, Omheech 16, 32, 64,
128

Nee

LPTIM5

6

4

104.5

209

4

Nee

104.5

209

4

Nee

104.5

209

2

Nee

104.5

209

1

Nee

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Nee

104.5

209

1(3)

Nee

104.5 104.5

1. De maksimale timerklok is oant 209 MHz, ôfhinklik fan de TIMGxPRE-bit yn 'e RCC. 2. Befeilige timer. 3. Gjin fêstlizzende kanaal op LPTIM.

DS13875 Rev 5

37/219
48

Funksjonele oerview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Avansearre kontrôletimers (TIM1, TIM8)
De avansearre-kontrôle timers (TIM1, TIM8) kinne sjoen wurde as trijefase PWM-generators multiplexed op 6 kanalen. Se hawwe komplementêre PWM-útfieren mei programmearbere ynfoege deade tiden. Se kinne ek beskôge wurde as folsleine algemiene timers. Harren fjouwer ûnôfhinklike kanalen kinne brûkt wurde foar: · ynfierregistraasje · útfierferliking · PWM-generaasje (râne- of sintrum-ôfstimde modi) · ien-pulsmodusútfier
As se konfigurearre binne as standert 16-bit timers, hawwe se deselde funksjes as de timers foar algemien gebrûk. As se konfigurearre binne as 16-bit PWM-generators, hawwe se folsleine modulaasjemooglikheden (0-100%).
De timer mei avansearre kontrôle kin tegearre wurkje mei de timers foar algemien gebrûk fia de timerkeppelingsfunksje foar syngronisaasje of evenemintkeatling.
TIM1 en TIM8 stypje ûnôfhinklike DMA-fersykgeneraasje.
Algemiene timers (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Der binne tsien syngronisearre timers foar algemien gebrûk ynbêde yn 'e STM32MP133C/F-apparaten (sjoch tabel 4 foar ferskillen). · TIM2, TIM3, TIM4, TIM5
TIM 2 en TIM5 binne basearre op in 32-bit automatyske opladen omheech/omleech teller en in 16-bit prescaler, wylst TIM3 en TIM4 basearre binne op in 16-bit automatyske opladen omheech/omleech teller en in 16-bit prescaler. Alle timers hawwe fjouwer ûnôfhinklike kanalen foar ynfieropname/útfierferliking, PWM of ien-pulsmodusútfier. Dit jout maksimaal 16 ynfieropname/útfierferliking/PWM's op 'e grutste pakketten. Dizze algemiene timers kinne tegearre wurkje, of mei de oare algemiene timers en de avansearre kontrôletimers TIM1 en TIM8, fia de timerlinkfunksje foar syngronisaasje of evenemintkeatling. Elk fan dizze algemiene timers kin brûkt wurde om PWM-útfier te generearjen. TIM2, TIM3, TIM4, TIM5 hawwe allegear ûnôfhinklike DMA-fersykgeneraasje. Se binne by steat om kwadratuur (ynkrementele) encodersignalen en de digitale útfier fan ien oant fjouwer hall-effektsensors te behanneljen. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Dizze timers binne basearre op in 16-bit automatysk opnij laden opteller en in 16-bit prescaler. TIM13, TIM14, TIM16 en TIM17 hawwe ien ûnôfhinklik kanaal, wylst TIM12 en TIM15 twa ûnôfhinklike kanalen hawwe foar ynfieropname/útfierfergeliking, PWM of ien-pulsmodusútfier. Se kinne syngronisearre wurde mei de TIM2, TIM3, TIM4, TIM5 folsleine algemiene timers of brûkt wurde as ienfâldige tiidbases. Elk fan dizze timers kin (yn ETZPC) definieare wurde as allinich tagonklik troch feilige software.
Basistimers (TIM6 en TIM7)
Dizze timers wurde benammen brûkt as in generike 16-bit tiidbasis.
TIM6 en TIM7 stypje ûnôfhinklike DMA-fersykgeneraasje.

38/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.26.4
3.26.5 3.26.6

Timers mei leech enerzjyferbrûk (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Elke timer mei leech fermogen hat in ûnôfhinklike klok en rint ek yn stopmodus as er klokt wurdt troch LSE, LSI of in eksterne klok. In LPTIMx kin it apparaat wekker meitsje út stopmodus.
Dizze timers mei leech enerzjyferbrûk stypje de folgjende funksjes: · 16-bit opteller mei 16-bit automatysk opnij laderegister · 16-bit fergelikingsregister · Konfigurearbere útfier: puls, PWM · Kontinu/ien-shot modus · Selektearbere software/hardware-ynfiertrigger · Selektearbere klokboarne:
ynterne klokboarne: LSE, LSI, HSI of APB klok eksterne klokboarne oer LPTIM-ynfier (wurket sels sûnder ynterne klok
boarne rint, brûkt troch de pulsteller-applikaasje) · Programmeerber digitaal glitchfilter · Encodermodus
LPTIM2 en LPTIM3 kinne (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.
Unôfhinklike waachhûnen (IWDG1, IWDG2)
In ûnôfhinklike watchdog is basearre op in 12-bit downcounter en in 8-bit prescaler. It wurdt klokt fanút in ûnôfhinklike 32 kHz ynterne RC (LSI) en, om't it ûnôfhinklik fan 'e haadklok wurket, kin it wurkje yn Stop- en Standby-modi. IWDG kin brûkt wurde as in watchdog om it apparaat te resetten as der in probleem optreedt. It is hardware- of software-konfigurearber fia de opsjebytes.
IWDG1 kin (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.
Generike timers (Cortex-A7 CNT)
Cortex-A7 generike timers ynbêde yn Cortex-A7 wurde fiede troch wearde fan systeemtiminggeneraasje (STGEN).
De Cortex-A7-prosessor leveret de folgjende timers: · fysike timer foar gebrûk yn feilige en net-feilige modi
De registers foar de fysike timer binne opslein om feilige en net-feilige kopyen te leverjen. · firtuele timer foar gebrûk yn net-feilige modi · fysike timer foar gebrûk yn hypervisormodus
Generike timers binne gjin ûnthâld-mapped randapparaten en binne dan allinich tagonklik fia spesifike Cortex-A7 coprocessor-ynstruksjes (cp15).

3.27

Systeemtimergeneraasje (STGEN)
De systeemtiminggeneraasje (STGEN) genereart in tiidtellingwearde dy't in konsekwinte view fan tiid foar alle Cortex-A7 generike timers.

DS13875 Rev 5

39/219
48

Funksjonele oerview

STM32MP133C/F

De generaasje fan systeemtiming hat de folgjende wichtige funksjes: · 64-bit breed om roll-over-problemen te foarkommen · Begjin fan nul of in programmeerbere wearde · Kontrôle APB-ynterface (STGENC) dy't it mooglik makket om de timer op te slaan en te herstellen
oer útskeakelingseveneminten · Allinnich-lêzen APB-ynterface (STGENR) dy't it mooglik makket om de timerwearde te lêzen troch net-
feilige software en debug-ark · Timerweardeferheging dy't kin wurde stoppe tidens systeemdebug
STGENC kin (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.

3.28

Real-time klok (RTC)
De RTC biedt in automatyske wekkerfunksje om alle leech-enerzjymodi te behearjen. De RTC is in ûnôfhinklike BCD-timer/teller en leveret in tiidklok/kalinder mei programmeerbere alarmûnderbrekkingen.
De RTC omfettet ek in periodyk programmeerbere wekkerflagge mei ûnderbrekkingsmooglikheid.
Twa 32-bit registers befetsje de sekonden, minuten, oeren (12- of 24-oere formaat), dei (dei fan 'e wike), datum (dei fan 'e moanne), moanne en jier, útdrukt yn binêr kodearre desimaal formaat (BCD). De wearde fan subsekonden is ek beskikber yn binêr formaat.
Binêre modus wurdt stipe om it behear fan softwarestjoerprogramma's te ferienfâldigjen.
Kompensaasjes foar moannen fan 28, 29 (skrikkeljier), 30 en 31 dagen wurde automatysk útfierd. Kompensaasje foar simmertiid kin ek útfierd wurde.
Ekstra 32-bit registers befetsje de programmeerbere alarmsubsekonden, sekonden, minuten, oeren, dei en datum.
In digitale kalibraasjefunksje is beskikber om te kompensearjen foar elke ôfwiking yn 'e krektens fan' e kristaloscillator.
Nei it weromsetten fan it reservekopydomein wurde alle RTC-registers beskerme tsjin mooglike parasitêre skriuwtagong en beskerme troch befeilige tagong.
Salang't it oanbodvolumetagAs e yn it wurkberik bliuwt, stopet de RTC nea, nettsjinsteande de status fan it apparaat (Run-modus, leech-enerzjymodus of ûnder reset).
De wichtichste funksjes fan 'e RTC binne de folgjende: · Kalinder mei subsekonden, sekonden, minuten, oeren (12- of 24-formaat), dei (dei fan
wike), datum (dei fan 'e moanne), moanne en jier · Kompensaasje foar simmertiid, programmearber mei software · Programmeerber alarm mei ûnderbrekkingsfunksje. It alarm kin troch elke
kombinaasje fan 'e kalinderfjilden. · Automatyske wekker-ienheid dy't in periodike flagge genereart dy't in automatyske wekker triggert
ûnderbrekking · Referinsjeklokdeteksje: in krekter twadde boarneklok (50 of 60 Hz) kin wêze
brûkt om de kalinderpresyzje te ferbetterjen. · Krekte syngronisaasje mei in eksterne klok mei de sub-sekonde ferskowingsfunksje · Digitaal kalibraasjesirkwy (periodike tellerkorreksje): 0.95 ppm krektens, krigen yn in
kalibraasjefinster fan ferskate sekonden

40/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

· Tiidamp funksje foar it opslaan fan eveneminten · Opslach fan SWKEY yn RTC-reservekopyregisters mei direkte bus tagong ta SAE (net
lêsber troch de CPU) · Maskerbere ûnderbrekkingen/eveneminten:
Alarm A Alarm B Wekkerûnderbrekking Tiidamp · TrustZone-stipe: RTC folslein befeilige Alarm A, alarm B, wekkertimer en tiidstipamp yndividueel feilich of net-feilich
konfiguraasje RTC-kalibraasje dien yn feilich op net-feilige konfiguraasje

3.29

Tamper en reservekopy registers (TAMP)
32 x 32-bit reservekopyregisters wurde bewarre yn alle leech-enerzjymodi en ek yn VBAT-modus. Se kinne brûkt wurde om gefoelige gegevens op te slaan, om't har ynhâld beskerme wurdt troch atamper deteksjekring.
Sân tamper ynfierpinnen en fiif tamper útfierpinnen binne beskikber foar anty-tamper deteksje. De eksterne tamper-pinnen kinne wurde konfigurearre foar rânedeteksje, râne- en nivodeteksje, nivodeteksje mei filterjen, of aktive tamper dat it feiligensnivo fergruttet troch automatysk te kontrolearjen dat de tamper pinnen wurde net fan bûten iepene of koartsluten.
TAMP wichtichste funksjes · 32 reservekopyregisters (TAMP_BKPxR) ymplementearre yn it RTC-domein dat oerbliuwt
oandreaun troch VBAT as de VDD-stroom útskeakele is · 12 tampder binne ferskate pinnen beskikber (sân ynfier en fiif útfier) ​​· Elke tamper-deteksje kin in RTC-tiidst generearjeamp barren. · Elk tamper-deteksje wisket de reservekopyregisters. · TrustZone-stipe:
Tamper feilige of net-feilige konfiguraasje Reservekopy registrearret konfiguraasje yn trije gebieten fan konfigurearbere grutte:
. ien feilich lêzen/skriuwen gebiet . ien feilich lêzen/net-feilich lêzen gebiet . ien net-feilich lêzen/skriuwen gebiet · Monotone teller

3.30

Ynter-yntergrearre circuit-ynterfaces (I2C1, I2C2, I2C3, I2C4, I2C5)
De apparaten hawwe fiif I2C-ynterfaces ynbêde.
De I2C-busynterface behannelet kommunikaasje tusken de STM32MP133C/F en de seriële I2C-bus. It kontrolearret alle I2C-busspesifike sekwinsje, protokol, arbitraasje en timing.

DS13875 Rev 5

41/219
48

Funksjonele oerview

STM32MP133C/F

De I2C-perifeare stipet: · I2C-busspesifikaasje en brûkershantlieding rev. 5 kompatibiliteit:
Slave- en mastermodi, multimaster-mooglikheid Standertmodus (Sm), mei in bitrate oant 100 kbit/s Fastmodus (Fm), mei in bitrate oant 400 kbit/s Fastmodus Plus (Fm+), mei in bitrate oant 1 Mbit/s en 20 mA útfier drive I/O's 7-bit en 10-bit adressearringsmodus, meardere 7-bit slave-adressen Programmeerbere ynstellings- en hâldtiden Opsjonele klokútwreiding · Systeembehearbus (SMBus) spesifikaasje rev 2.0 kompatibiliteit: Hardware PEC (pakketflaterkontrôle) generaasje en ferifikaasje mei ACK
kontrôle Adresresolúsjeprotokol (ARP) stipe SMBus-warskôging · Kompatibiliteit mei Power System Management Protocol (PMBusTM) spesifikaasje rev 1.1 · Unôfhinklike klok: in kar út ûnôfhinklike klokboarnen wêrtroch de I2C-kommunikaasjesnelheid ûnôfhinklik is fan 'e PCLK-herprogrammearring · Wekker wurde út Stopmodus by adresoerienkomst · Programmeerbere analoge en digitale rûsfilters · 1-byte buffer mei DMA-mooglikheid
I2C3, I2C4 en I2C5 kinne (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.

3.31

Universele syngroane asynchrone ûntfanger-stjoerder (USART1, USART2, USART3, USART6 en UART4, UART5, UART7, UART8)
De apparaten hawwe fjouwer ynbêde universele syngroane ûntfangers (USART1, USART2, USART3 en USART6) en fjouwer universele asynchrone ûntfangers (UART4, UART5, UART7 en UART8). Sjoch de tabel hjirûnder foar in oersjoch fan USARTx- en UARTx-funksjes.
Dizze ynterfaces leverje asynchrone kommunikaasje, IrDA SIR ENDEC-stipe, multiprosessor-kommunikaasjemodus, single-wire half-duplex-kommunikaasjemodus en hawwe LIN master/slave-mooglikheden. Se leverje hardwarebehear fan 'e CTS- en RTS-sinjalen, en RS485 Driver Enable. Se binne by steat om te kommunisearjen mei snelheden oant 13 Mbit/s.
USART1, USART2, USART3 en USART6 leverje ek Smartcard-modus (ISO 7816-kompatibel) en SPI-achtige kommunikaasjemooglikheden.
Alle USART's hawwe in klokdomein ûnôfhinklik fan 'e CPU-klok, wêrtroch't de USARTx de STM32MP133C/F wekker meitsje kin út 'e stopmodus mei baudraten oant 200 Kbaud. De wekker-eveneminten út 'e stopmodus binne programmearber en kinne wêze:
· begjinne bitdeteksje
· elk ûntfongen gegevensframe
· in spesifyk programmearre dataframe

42/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

Alle USART-ynterfaces kinne wurde betsjinne troch de DMA-controller.

Tabel 5. USART/UART-funksjes

USART-modi/funksjes (1)

USART1/2/3/6

UART4/5/7/8

Hardware flow kontrôle foar modem

X

X

Trochrinnende kommunikaasje mei DMA

X

X

Multiprocessor kommunikaasje

X

X

Syngroane SPI-modus (master/slave)

X

–

Smartcard-modus

X

–

Iendraads heal-duplex kommunikaasje IrDA SIR ENDEC blok

X

X

X

X

LIN modus

X

X

Dûbel klokdomein en wekker wurden út lege enerzjymodus

X

X

Untfanger time-out ûnderbrekking Modbus-kommunikaasje

X

X

X

X

Auto baudrate opspoaren

X

X

Driver ynskeakelje

X

X

USART-gegevenslingte

7, 8 en 9 bits

1. X = stipe.

USART1 en USART2 kinne (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.

3.32

Seriële perifeare ynterfaces (SPI1, SPI2, SPI3, SPI4, SPI5) ynter-yntergrearre lûdsynterfaces (I2S1, I2S2, I2S3, I2S4)
De apparaten hawwe maksimaal fiif SPI's (SPI2S1, SPI2S2, SPI2S3, SPI2S4, en SPI5) dy't kommunikaasje mooglik meitsje oant 50 Mbit/s yn master- en slave-modi, yn heal-duplex, fullduplex en simplex-modi. De 3-bit prescaler jout acht mastermodusfrekwinsjes en it frame is konfigurearber fan 4 oant 16 bits. Alle SPI-ynterfaces stypje NSS-pulsmodus, TI-modus, hardware CRC-berekkening en fermannichfâldiging fan 8-bit ynbêde Rx- en Tx-FIFO's mei DMA-mooglikheden.
I2S1, I2S2, I2S3, en I2S4 binne multiplexed mei SPI1, SPI2, SPI3 en SPI4. Se kinne wurde betsjinne yn master- of slave-modus, yn full-duplex- en half-duplex-kommunikaasjemodi, en kinne wurde konfigurearre om te wurkjen mei in 16- of 32-bit resolúsje as in ynfier- of útfierkanaal. Audio sampLingfrekwinsjes fan 8 kHz oant 192 kHz wurde stipe. Alle I2S-ynterfaces stypje meardere 8-bit ynbêde Rx- en Tx-FIFO's mei DMA-mooglikheden.
SPI4 en SPI5 kinne (yn ETZPC) definiearre wurde as allinich tagonklik troch feilige software.

3.33

Seriële audio-ynterfaces (SAI1, SAI2)
De apparaten ynbêde twa SAIs dy't it ûntwerp fan in protte stereo- of mono-audioprotokollen mooglik meitsje

DS13875 Rev 5

43/219
48

Funksjonele oerview

STM32MP133C/F

lykas I2S, LSB of MSB-justifisearre, PCM/DSP, TDM of AC'97. In SPDIF-útfier is beskikber as it audioblok konfigurearre is as in stjoerder. Om dit nivo fan fleksibiliteit en herkonfigurearberens te bringen, befettet elke SAI twa ûnôfhinklike audio-subblokken. Elk blok hat syn eigen klokgenerator en I/O-linekontroller. Audio sampLingfrekwinsjes oant 192 kHz wurde stipe. Derneist kinne maksimaal acht mikrofoans stipe wurde tanksij in ynbêde PDM-ynterface. De SAI kin wurkje yn master- of slave-konfiguraasje. De audio-subblokken kinne ûntfanger of stjoerder wêze en kinne syngroan of asynchron wurkje (mei respekt foar de oare). De SAI kin ferbûn wurde mei oare SAIs om syngroan te wurkjen.

3.34

SPDIF-ûntfangerynterface (SPDIFRX)
De SPDIFRX is ûntworpen om in S/PDIF-stream te ûntfangen dy't foldocht oan IEC-60958 en IEC-61937. Dizze noarmen stypje ienfâldige stereostreams oant hege s.ample rate, en komprimearre mearkanaals surround-lûd, lykas dy definieare troch Dolby of DTS (oant 5.1).
De wichtichste funksjes fan SPDIFRX binne de folgjende: · Oant fjouwer ynputs beskikber · Automatyske symboalratedeteksje · Maksimale symboalrate: 12.288 MHz · Stereostream fan 32 oant 192 kHz stipe · Stipe fan audio IEC-60958 en IEC-61937, konsuminteapplikaasjes · Pariteitsbitbehear · Kommunikaasje mei DMA foar audioamples · Kommunikaasje mei DMA foar kontrôle- en brûkerskanaalynformaasje · Underbrekkingsmooglikheden
De SPDIFRX-ûntfanger biedt alle nedige funksjes om de symboalrate te detektearjen en de ynkommende datastream te dekodearjen. De brûker kin de winske SPDIF-ynfier selektearje, en as in jildich sinjaal beskikber is, sil de SPDIFRX opnij ynfiere.amplêst it ynkommende sinjaal, dekodearret de Manchester-stream, en herkent frames, subframes en blokken. De SPDIFRX leveret dekodearre gegevens en byhearrende statusflaggen oan de CPU.
De SPDIFRX biedt ek in sinjaal mei de namme spdif_frame_sync, dat wikselt mei de S/PDIF-subframesnelheid dy't brûkt wurdt om de krekte s te berekkenjen.ample-taryf foar klokdriftalgoritmen.

3.35

Feilige digitale ynfier/útfier MultiMediaCard-ynterfaces (SDMMC1, SDMMC2)
Twa feilige digitale ynfier/útfier MultiMediaCard-ynterfaces (SDMMC) soargje foar in ynterface tusken de AHB-bus en SD-ûnthâldkaarten, SDIO-kaarten en MMC-apparaten.
De SDMMC-funksjes omfetsje it folgjende: · Neilibjen fan Embedded MultiMediaCard System Specification Ferzje 5.1
Kaartstipe foar trije ferskillende databusmodi: 1-bit (standert), 4-bit en 8-bit

44/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

(HS200 SDMMC_CK snelheid beheind ta maksimaal tastiene I/O snelheid)(HS400 wurdt net stipe)
· Folsleine kompatibiliteit mei foarige ferzjes fan MultiMediaCards (efterútkompatibiliteit)
· Folsleine neilibjen fan SD-ûnthâldkaartspesifikaasjes ferzje 4.1 (SDR104 SDMMC_CK-snelheid beheind ta maksimaal tastiene I/O-snelheid, SPI-modus en UHS-II-modus wurde net stipe)
· Folsleine neilibjen fan SDIO-kaartspesifikaasje ferzje 4.0 Kaartstipe foar twa ferskillende databusmodi: 1-bit (standert) en 4-bit (SDR104 SDMMC_CK-snelheid beheind ta maksimaal tastiene I/O-snelheid, SPI-modus en UHS-II-modus wurde net stipe)
· Gegevensoerdracht oant 208 Mbyte/s foar de 8-bit modus (ôfhinklik fan maksimaal tastiene I/O-snelheid)
· Data- en kommando-útfier meitsje sinjalen mooglik om eksterne bidireksjonele stjoerprogramma's te kontrolearjen
· Spesjale DMA-controller ynbêde yn 'e SDMMC-hostynterface, wêrtroch hege-snelheidsoerdrachten tusken de ynterface en de SRAM mooglik binne
· Stipe foar IDMA-keppele list
· Spesjale stroomfoarsjennings, VDDSD1 en VDDSD2 foar respektivelik SDMMC1 en SDMMC2, wêrtroch't de needsaak foar it ynfoegjen fan in nivo-shifter op 'e SD-kaartynterface yn UHS-I-modus fuorthelle wurdt.
Allinnich guon GPIO's foar SDMMC1 en SDMMC2 binne beskikber op in tawijde VDDSD1- of VDDSD2-foarsjenningspin. Dy binne ûnderdiel fan 'e standert opstart-GPIO's foar SDMMC1 en SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Se kinne wurde identifisearre yn 'e alternative funksjetabel troch sinjalen mei in "_VSD1"- of "_VSD2"-suffiks.
Elke SDMMC is keppele oan in fertragingsblok (DLYBSD) dat stipe mooglik makket foar in eksterne datafrekwinsje boppe 100 MHz.
Beide SDMMC-ynterfaces hawwe befeilige konfiguraasjepoarten.

3.36

Kontrôlergebietnetwurk (FDCAN1, FDCAN2)
It controller area network (CAN) subsysteem bestiet út twa CAN-modules, in dield berjocht-RAM-ûnthâld en in klokkalibraasje-ienheid.
Beide CAN-modules (FDCAN1 en FDCAN2) foldogge oan ISO 11898-1 (CAN-protokolspesifikaasje ferzje 2.0 diel A, B) en CAN FD-protokolspesifikaasje ferzje 1.0.
In berjocht-RAM-ûnthâld fan 10 kbyte implementearret filters, ûntfangst-FIFO's, ûntfangstbuffers, ferstjoeringsevenemint-FIFO's en ferstjoeringsbuffers (plus triggers foar TTCAN). Dit berjocht-RAM wurdt dield tusken de twa FDCAN1- en FDCAN2-modules.
De mienskiplike klokkalibraasje-ienheid is opsjoneel. It kin brûkt wurde om in kalibrearre klok te generearjen foar sawol FDCAN1 as FDCAN2 fanút de ynterne RC-oscillator fan 'e HSI en de PLL, troch it evaluearjen fan CAN-berjochten dy't ûntfongen binne troch de FDCAN1.

DS13875 Rev 5

45/219
48

Funksjonele oerview

STM32MP133C/F

3.37

Universele seriële bus hege-snelheid host (USBH)
De apparaten hawwe ien USB-hegesnelheidshost (oant 480 Mbit/s) ynboud mei twa fysike poarten. USBH stipet sawol lege, folsleine snelheid (OHCI) as hege snelheid (EHCI) operaasjes ûnôfhinklik op elke poarte. It yntegreart twa transceivers dy't brûkt wurde kinne foar sawol lege snelheid (1.2 Mbit/s), folsleine snelheid (12 Mbit/s) as hege snelheid (480 Mbit/s). De twadde hegesnelheidstransceiver wurdt dield mei OTG hege snelheid.
De USBH is kompatibel mei de USB 2.0-spesifikaasje. De USBH-controllers fereaskje tawijde klokken dy't generearre wurde troch in PLL yn 'e USB hege-snelheid PHY.

3.38

USB ûnderweis hege snelheid (OTG)
De apparaten hawwe ien USB OTG hege-snelheid (oant 480 Mbit/s) apparaat/host/OTG-perifeare ynbêde. OTG stipet sawol operaasjes op folsleine snelheid as op hege snelheid. De transceiver foar operaasje op hege snelheid (480 Mbit/s) wurdt dield mei de twadde USB Host-poarte.
De USB OTG HS is kompatibel mei de USB 2.0-spesifikaasje en mei de OTG 2.0-spesifikaasje. It hat software-konfigurearbere einpuntynstelling en stipet ûnderbrekking/hervatten. De USB OTG-controllers fereaskje in tawijde 48 MHz-klok dy't generearre wurdt troch in PLL yn RCC of yn 'e USB hege-snelheid PHY.
De wichtichste funksjes fan USB OTG HS binne hjirûnder neamd: · Kombineare Rx en Tx FIFO-grutte fan 4 Kbyte mei dynamyske FIFO-sizing · Stipe foar SRP (session request protocol) en HNP (host negotiation protocol) · Acht bidireksjonele einpunten · 16 hostkanalen mei periodike OUT-stipe · Software konfigurearber foar OTG1.3- en OTG2.0-operaasjemodi · Stipe foar USB 2.0 LPM (link power management) · Stipe foar batterijlaadspesifikaasje revisje 1.2 · Stipe foar HS OTG PHY · Ynterne USB DMA · HNP/SNP/IP binnen (gjin eksterne wjerstân nedich) · Foar OTG/Host-modi is in oan/út-skeakel nedich as bus-oandreaune apparaten brûkt wurde
ferbûn.
De USB OTG-konfiguraasjepoarte kin feilich wêze.

46/219

DS13875 Rev 5

STM32MP133C/F

Funksjonele oerview

3.39

Gigabit Ethernet MAC-ynterfaces (ETH1, ETH2)
De apparaten leverje twa IEEE-802.3-2002-kompatible gigabit media access controllers (GMAC) foar Ethernet LAN-kommunikaasje fia in yndustrystandert medium-ûnôfhinklike ynterface (MII), in fermindere medium-ûnôfhinklike ynterface (RMII), of in fermindere gigabit medium-ûnôfhinklike ynterface (RGMII).
De apparaten fereaskje in ekstern fysyk ynterface-apparaat (PHY) om ferbining te meitsjen mei de fysike LAN-bus (twisted-pair, glêstried, ensfh.). De PHY is ferbûn mei de apparaatpoarte mei 17 sinjalen foar MII, 7 sinjalen foar RMII, of 13 sinjalen foar RGMII, en kin wurde klokt mei de 25 MHz (MII, RMII, RGMII) of 125 MHz (RGMII) fan 'e STM32MP133C/F of fan 'e PHY.
De apparaten omfetsje de folgjende funksjes: · Operaasjemodi en PHY-ynterfaces
10-, 100- en 1000-Mbit/s gegevensoerdrachtsnelheden Stipe foar sawol full-duplex as half-duplex operaasjes MII-, RMII- en RGMII PHY-ynterfaces · Ferwurkingskontrôle Multi-layer Pakketfiltering: MAC-filtering op boarne (SA) en bestimming (DA)
adres mei perfekt en hashfilter, VLAN tag-basearre filterjen mei perfekte en hashfilter, Laach 3-filterjen op IP-boarne (SA) of bestimmingsadres (DA), Laach 4-filterjen op boarne (SP) of bestimmingspoarte (DP) Dûbele VLAN-ferwurking: ynfoegjen fan maksimaal twa VLAN's tags yn it oerdrachtpad, tag filterjen yn ûntfangstpad IEEE 1588-2008/PTPv2-stipe Stipet netwurkstatistiken mei RMON/MIB-tellers (RFC2819/RFC2665) · Hardware-offloadferwurking Preamble- en start-of-frame-gegevens (SFD) ynfoegje of wiskje Integrity checksum-offloadmotor foar IP-header en TCP/UDP/ICMP-laden: berekkening en ynfoegje fan ferstjoerkontrôlesom, berekkening en ferliking fan ûntfangekontrôlesom Automatysk ARP-fersykantwurd mei it MAC-adres fan it apparaat TCP-segmintaasje: automatyske splitsing fan grut ferstjoer-TCP-pakket yn meardere lytse pakketten · Leech-enerzjymodus Enerzjy-effisjint Ethernet (standert IEEE 802.3az-2010) Op ôfstân wekkerpakket en AMD Magic PacketTM-deteksje
Sawol ETH1 as ETH2 kinne as feilich programmearre wurde. As it feilich is, binne transaksjes oer de AXI-ynterface feilich, en kinne de konfiguraasjeregisters allinich oanpast wurde troch feilige tagongen.

DS13875 Rev 5

47/219
48

Funksjonele oerview

STM32MP133C/F

3.40

Debug-ynfrastruktuer
De apparaten biede de folgjende debug- en trace-funksjes om softwareûntwikkeling en systeemyntegraasje te stypjen: · Breakpoint-debugging · Koade-útfieringstracing · Software-ynstrumintaasje · JTAG debugpoarte · Seriële-tried debugpoarte · Triggerynfier en -útfier · Tracepoarte · Arm CoreSight debug- en tracekomponinten
De debug kin kontrolearre wurde fia in JTAG/serial-wire debug tagongspoarte, mei help fan yndustrystandert debug-ark.
In trace-poarte makket it mooglik om gegevens te fêstlizzen foar logging en analyze.
In debug-tagong ta befeilige gebieten wurdt mooglik makke troch de autentikaasjesignalen yn 'e BSEC.

48/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pinbeskriuwing en alternative funksjes

4

Pinout, pinbeskriuwing en alternative funksjes

Figuer 5. STM32MP133C/F LFBGA289 ballout

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
ÚT

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

De boppesteande ôfbylding lit de boppekant fan it pakket sjen view.

DS13875 Rev 5

49/219
97

Pinout, pinbeskriuwing en alternative funksjes

STM32MP133C/F

Figuer 6. STM32MP133C/F TFBGA289 ballout

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
ÚT

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

De boppesteande ôfbylding lit de boppekant fan it pakket sjen view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pinbeskriuwing en alternative funksjes

Figuer 7. STM32MP133C/F TFBGA320 ballout
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20.

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD-CPU

PE1

PD15

VDD-CPU

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

VDD-CPU

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

VDD-CPU

VSS

VDD

VDD-CPU

VDD-KERN

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD-KERN

VSS

VDD

VDD-KERN

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ RESET
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD-CPU

PC15-

L

VBAT OSC32 PI3

VSS

_ÚT

PC14-

M

VSS OSC32 PC13

_YN

VDD

N

PE2

PF4

PH6

PI2

VDD-CPU
VDD-KERN
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD-KERN

VSS

VSS

VDD-KERN

VSS

VSS

VSS

VSS

VSS

VDD

VDD-KERN

VSS

VDD

VDD-KERN

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD-KERN

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD-KERN

VSS

VDD

VDD-KERN

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ ÚT

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD-KERN

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ OAN

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ OAN

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

De boppesteande ôfbylding lit de boppekant fan it pakket sjen view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinout, pinbeskriuwing en alternative funksjes

STM32MP133C/F

Tabel 6. Leginda / ôfkoartings brûkt yn 'e pinout-tabel

Namme

Ôfkoarting

Definysje

Pinnamme Pintype
I / O-struktuer
Notysjes Alternative funksjes Oanfoljende funksjes

Behalven as oars oanjûn, is de pinfunksje tidens en nei it resetten itselde as de werklike pinnamme

S

Supply pin

I

Input allinne pin

O

Utfier allinnich pin

I/O

Ynfier / útfier pin

A

Analoge of spesjale nivo pin

FT(U/D/PD) 5 V tolerante I/O (mei fêste pull-up / pull-down / programmeerbere pull-down)

DDR

1.5 V, 1.35 V of 1.2 VI/O foar DDR3, DDR3L, LPDDR2/LPDDR3-ynterface

A

Analog sinjaal

RST

Resetpin mei swakke pull-up-wjerstân

_f(1) _a(2) _u(3) _h(4)

Opsje foar FT I/O's I2C FM+ opsje Analoge opsje (levere troch VDDA foar it analoge diel fan 'e I/O) USB-opsje (levere troch VDD3V3_USBxx foar it USB-diel fan 'e I/O) Hege-snelheidsútfier foar 1.8V typ. VDD (foar SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Opsje foar tige hege snelheid foar 1.8V typ. VDD (foar ETH, SPI, SDMMC, QUADSPI, TRACE)

Behalven as oars oanjûn troch in notysje, wurde alle I/O's ynsteld as driuwende ynfieren tidens en nei reset.

Funksjes selektearre fia GPIOx_AFR-registers

Funksjes direkt selektearre/ynskeakele fia perifeare registers

1. De relatearre I/O-strukturen yn Tabel 7 binne: FT_f, FT_fh, FT_fvh 2. De relatearre I/O-strukturen yn Tabel 7 binne: FT_a, FT_ha, FT_vha 3. De relatearre I/O-strukturen yn Tabel 7 binne: FT_u 4. De relatearre I/O-strukturen yn Tabel 7 binne: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. De relatearre I/O-strukturen yn Tabel 7 binne: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pinbeskriuwing en alternative funksjes

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

Yn-/útfier FT_h

VSS VDD

S

–

S

–

PE11

Yn/út FT_vh

PF5

Yn-/útfier FT_h

PD3

Yn/út FT_f

PE14

Yn-/útfier FT_h

VDDCPU

S

–

PD0

I/O FT

PH12

Yn/út FT_fh

PB6

Yn-/útfier FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(opstarten)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(opstart)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(opstart)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(opstart)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP 6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinout, pinbeskriuwing en alternative funksjes

STM32MP133C/F

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes (ferfolch)

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

I/O FT

Yn/út FT_fh

Yn/út FT_f

Yn-/útfier FT_h

S

–

Yn-/útfier FT_h

S

–

Yn-/útfier FT_h

Yn/út FT_f

Yn-/útfier FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (opstarten)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(opstart)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(opstarten),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(opstart)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(opstarten)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(opstarten)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pinbeskriuwing en alternative funksjes

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes (ferfolch)

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

Yn-/útfier FT_h

VDDCPU PG5

S

–

Yn-/útfier FT_h

PG15

Yn-/útfier FT_h

PG10

Yn-/útfier FT_h

VSS

S

–

PF10

Yn-/útfier FT_h

VDDCORE S

–

PF6

Yn/út FT_vh

VSS VDD

S

–

S

–

PF9

Yn-/útfier FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (opstarten),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(opstarte)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(opstarten),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(opstarten),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinout, pinbeskriuwing en alternative funksjes

STM32MP133C/F

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes (ferfolch)

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

Yn-/útfier FT_h

S

–

Yn-/útfier FT_h

S

–

Yn/út FT_fh

Yn/út FT_fh

Yn-/útfier FT_h

S

–

S

–

I/O FT

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(opstarten),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

ÚT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

ÚT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pinbeskriuwing en alternative funksjes

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes (ferfolch)

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ ÚT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ ÚT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ ÚT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

Yn-/útfier FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

Yn/út FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

Yn/út FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinout, pinbeskriuwing en alternative funksjes

STM32MP133C/F

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes (ferfolch)

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

M1 J7 P3

PF7

Yn/út FT_vh –

M3 R1 R2

PG11

Yn/út FT_vh –

L3 J6 N3

PH6

Yn/út FT_fh –

N2 P4 R1

PG1

Yn/út FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

Yn/út FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

Yn/út FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX (opstarten),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pinbeskriuwing en alternative funksjes

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes (ferfolch)

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

L5 U2 W1

PG3

Yn/út FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

Yn/út FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

Yn/út FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Yn/út FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAIL –
–

DS13875 Rev 5

59/219
97

Pinout, pinbeskriuwing en alternative funksjes

STM32MP133C/F

Pin nûmer

Tabel 7. STM32MP133C/F baldefinysjes (ferfolch)

Balfunksjes

Pinnamme (funksje nei
weromsette)

Alternative funksjes

Oanfoljende funksjes

LFBGA289 TFBGA289 TFBGA320
Pin type I/O struktuer
Notysjes

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Yn/út FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Yn/út FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

Yn-/útfier FT_a

I/O FT_a I/O FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Yn/út FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

Yn/út FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokuminten / Resources

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdf] Brûkersgids STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Referinsjes

• User Manual