STMicroelectronics STM32MP133C F 32-बिट आर्म कॉर्टेक्स-A7 1GHz MPU उपयोगकर्ता गाइड

अंतर्वस्तु छिपाना

1 STMicroelectronics STM32MP133C F 32-बिट आर्म कॉर्टेक्स-A7 1GHz MPU

2 विशेष विवरण

3 आर्म कॉर्टेक्स-A7 सबसिस्टम

4 यादें

5 डीडीआर नियंत्रक

6 पूछे जाने वाले प्रश्न

7 दस्तावेज़ / संसाधन

7.1 संदर्भ

8 संबंधित पोस्ट

STMicroelectronics STM32MP133C F 32-बिट आर्म कॉर्टेक्स-A7 1GHz MPU

विशेष विवरण

कोर: आर्म कॉर्टेक्स-A7
मेमोरीज़: बाहरी SDRAM, एम्बेडेड SRAM

डेटा बस: 16-बिट समानांतर इंटरफ़ेस
सुरक्षा/संरक्षा: रीसेट और पावर प्रबंधन, एलपीएलवी-स्टॉप2, स्टैंडबाय

पैकेज: एलएफबीजीए, टीएफबीजीए न्यूनतम पिच 0.5 मिमी के साथ
घड़ी प्रबंधन

सामान्य प्रयोजन इनपुट/आउटपुट
इंटरकनेक्ट मैट्रिक्स

4 डीएमए नियंत्रक
संचार बाह्य उपकरण: 29 तक

एनालॉग पेरिफेरल्स: 6
टाइमर: 24 तक, वॉचडॉग: 2

हार्डवेयर एक्सिलरेशन
डिबग मोड

फ़्यूज़: 3072-बिट जिसमें AES 256 कुंजियों के लिए अद्वितीय ID और HUK शामिल है
ECOPACK2 अनुपालक

आर्म कॉर्टेक्स-A7 सबसिस्टम

STM7MP32C/F का आर्म कॉर्टेक्स-A133 सबसिस्टम प्रदान करता है…

यादें

डिवाइस में डेटा भंडारण के लिए बाहरी SDRAM और एम्बेडेड SRAM शामिल हैं...

डीडीआर नियंत्रक

DDR3/DDR3L/LPDDR2/LPDDR3 नियंत्रक मेमोरी एक्सेस का प्रबंधन करता है…

विद्युत आपूर्ति प्रबंधन
बिजली आपूर्ति योजना और पर्यवेक्षक स्थिर बिजली वितरण सुनिश्चित करते हैं…

घड़ी प्रबंधन
आरसीसी घड़ी वितरण और कॉन्फ़िगरेशन को संभालता है…

सामान्य प्रयोजन इनपुट/आउटपुट (GPIO)
GPIOs बाह्य उपकरणों के लिए इंटरफ़ेस क्षमताएं प्रदान करते हैं...

ट्रस्टज़ोन सुरक्षा नियंत्रक
ETZPC पहुँच अधिकारों का प्रबंधन करके सिस्टम सुरक्षा को बढ़ाता है…

बस-इंटरकनेक्ट मैट्रिक्स
मैट्रिक्स विभिन्न मॉड्यूलों के बीच डेटा स्थानांतरण की सुविधा प्रदान करता है…

पूछे जाने वाले प्रश्न

प्रश्न: समर्थित संचार बाह्य उपकरणों की अधिकतम संख्या कितनी है?
उत्तर: STM32MP133C/F 29 संचार बाह्य उपकरणों का समर्थन करता है।

प्रश्न: कितने एनालॉग परिधीय उपकरण उपलब्ध हैं?
उत्तर: यह डिवाइस विभिन्न एनालॉग कार्यों के लिए 6 एनालॉग बाह्य उपकरण प्रदान करता है।

“`

View Fullscreen

एसटीएम32एमपी133सी एसटीएम32एमपी133एफ

Arm® Cortex®-A7 1 GHz तक, 2×ETH, 2×CAN FD, 2×ADC, 24 टाइमर, ऑडियो, क्रिप्टो और एडवांस सुरक्षा
डेटाशीट - उत्पादन डेटा

विशेषताएँ
एसटी अत्याधुनिक पेटेंट प्रौद्योगिकी शामिल है
मुख्य
· 32-बिट आर्म® कॉर्टेक्स®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte एकीकृत स्तर 2 कैश आर्म® NEONTM और आर्म® ट्रस्टज़ोन®

यादें
· बाह्य DDR मेमोरी 1 Gbyte तक LPDDR2/LPDDR3-1066 16-बिट तक DDR3/DDR3L-1066 16-बिट तक
· 168 Kbytes आंतरिक SRAM: 128 Kbytes AXI SYSRAM + 32 Kbytes AHB SRAM और बैकअप डोमेन में 8 Kbytes SRAM
· दोहरी क्वाड-एसपीआई मेमोरी इंटरफ़ेस · अधिकतम तक लचीला बाहरी मेमोरी नियंत्रक
16-बिट डेटा बस: बाहरी आईसी और एसएलसी नंद मेमोरी को 8-बिट ईसीसी तक जोड़ने के लिए समानांतर इंटरफ़ेस
सुरक्षा सुरक्षा
· सुरक्षित बूट, ट्रस्टज़ोन® परिधीय, 12 xtamp5 x सक्रिय पिन सहितampईआर
· तापमान, आयतनtagई, आवृत्ति और 32 kHz निगरानी
रीसेट और पावर प्रबंधन
· 1.71 V से 3.6 VI/Os आपूर्ति (5 V-सहिष्णु I/Os) · POR, PDR, PVD और BOR · ऑन-चिप LDOs (USB 1.8 V, 1.1 V) · बैकअप नियामक (~0.9 V) · आंतरिक तापमान सेंसर · कम-पावर मोड: स्लीप, स्टॉप, LPLV-स्टॉप,
एलपीएलवी-स्टॉप2 और स्टैंडबाय

एलएफबीजीए

टीएफबीजीए

LFBGA289 (14 × 14मिमी) पिच 0.8 मिमी

टीएफबीजीए289 (9 × 9 मिमी) टीएफबीजीए320 (11 × 11 मिमी)
न्यूनतम पिच 0.5 मिमी

· स्टैंडबाय मोड में DDR प्रतिधारण · PMIC कम्पेनियन चिप के लिए नियंत्रण

घड़ी प्रबंधन
· आंतरिक ऑसिलेटर: 64 मेगाहर्ट्ज एचएसआई ऑसिलेटर, 4 मेगाहर्ट्ज सीएसआई ऑसिलेटर, 32 किलोहर्ट्ज एलएसआई ऑसिलेटर
· बाहरी ऑसिलेटर: 8-48 मेगाहर्ट्ज एचएसई ऑसिलेटर, 32.768 किलोहर्ट्ज एलएसई ऑसिलेटर
· 4 × PLLs भिन्नात्मक मोड के साथ

सामान्य प्रयोजन इनपुट/आउटपुट
· इंटरप्ट क्षमता के साथ 135 तक सुरक्षित I/O पोर्ट
· 6 बार तक जागना

इंटरकनेक्ट मैट्रिक्स
· 2 बस मैट्रिसेस 64-बिट आर्म® AMBA® AXI इंटरकनेक्ट, 266 मेगाहर्ट्ज तक 32-बिट आर्म® AMBA® AHB इंटरकनेक्ट, 209 मेगाहर्ट्ज तक

सीपीयू को अनलोड करने के लिए 4 डीएमए नियंत्रक
· कुल 56 भौतिक चैनल
· 1 x हाई-स्पीड सामान्य-उद्देश्य मास्टर डायरेक्ट मेमोरी एक्सेस कंट्रोलर (MDMA)
· इष्टतम परिधीय प्रबंधन के लिए FIFO और अनुरोध राउटर क्षमताओं के साथ 3 × दोहरे पोर्ट DMAs

सितंबर 2024
यह पूर्ण उत्पादन वाले उत्पाद की जानकारी है।

डीएस13875 रेव 5

1/219
www.st.com

एसटीएम32एमपी133सी/एफ

29 संचार परिधीय तक
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816 इंटरफ़ेस, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, जिसमें 4 पूर्ण-द्वैध सहित)
आंतरिक ऑडियो PLL या बाहरी घड़ी के माध्यम से I2S ऑडियो वर्ग सटीकता) (+2 QUADSPI + 4 USART के साथ) · 2 × SAI (स्टीरियो ऑडियो: I2S, PDM, SPDIF Tx) · 4 इनपुट के साथ SPDIF Rx · 2 × SDMMC 8 बिट तक (SD/e·MMCTM/SDIO) · 2 × CAN नियंत्रक CAN FD प्रोटोकॉल का समर्थन करते हैं · 2 × USB 2.0 हाई-स्पीड होस्ट या 1 × USB 2.0 हाई-स्पीड होस्ट

+ 1 × USB 2.0 हाई-स्पीड OTG एक साथ · 2 x ईथरनेट MAC/GMAC IEEE 1588v2 हार्डवेयर, MII/RMII/RGMII
6 एनालॉग परिधीय
· 2 × ADCs 12-बिट अधिकतम रिज़ॉल्यूशन के साथ 5 Msps तक
· 1 x तापमान सेंसर · 1 x सिग्मा-डेल्टा मॉड्यूलेटर के लिए डिजिटल फ़िल्टर
(DFSDM) 4 चैनल और 2 फिल्टर के साथ · आंतरिक या बाहरी ADC संदर्भ VREF+
24 टाइमर और 2 वॉचडॉग तक
· 2 × 32-बिट टाइमर जिसमें अधिकतम 4 IC/OC/PWM या पल्स काउंटर और क्वाडरेचर (वृद्धिशील) एनकोडर इनपुट शामिल हैं
· 2 × 16-बिट उन्नत टाइमर · 10 × 16-बिट सामान्य प्रयोजन टाइमर (सहित
2 बुनियादी टाइमर बिना PWM के) · 5 × 16-बिट कम-पावर टाइमर · उप-सेकंड सटीकता के साथ सुरक्षित RTC और
हार्डवेयर कैलेंडर · 4 कॉर्टेक्स®-A7 सिस्टम टाइमर (सुरक्षित,
असुरक्षित, आभासी, हाइपरवाइजर) · 2 × स्वतंत्र निगरानीकर्ता
हार्डवेयर एक्सिलरेशन
· एईएस 128, 192, 256 डीईएस/टीडीईएस

2 (स्वतंत्र, स्वतंत्र सुरक्षित) 5 (2 सुरक्षित) 4 5 (3 सुरक्षित)
4 + 4 (2 सुरक्षित USART सहित), कुछ बूट स्रोत हो सकते हैं
2 (अधिकतम 4 ऑडियो चैनल), I2S मास्टर/स्लेव, PCM इनपुट, SPDIF-TX 2 पोर्ट के साथ
BCD के साथ एम्बेडेड HSPHY BCD के साथ एम्बेडेड HS PHY (सुरक्षित), एक बूट स्रोत हो सकता है
2 × HS होस्ट और OTG 4 इनपुट के बीच साझा किया गया

2 (1 × TTCAN), क्लॉक कैलिब्रेशन, 10 Kbyte साझा बफर 2 (8 + 8 बिट्स) (सुरक्षित), e·MMC या SD बूट स्रोत हो सकता है SD कार्ड इंटरफेस के लिए 2 वैकल्पिक स्वतंत्र विद्युत आपूर्ति
1 (डुअल-क्वाड) (सुरक्षित), बूट स्रोत हो सकता है

–
–
गाड़ी की डिक्की
–
गाड़ी की डिक्की
बूट बूट
(1)

समानांतर पता/डेटा 8/16-बिट एफएमसी समानांतर AD-mux 8/16-बिट
NAND 8/16-बिट 10/100M/गीगाबिट ईथरनेट DMA क्रिप्टोग्राफी
हैश ट्रू रैंडम नंबर जनरेटर फ़्यूज़ (एक बार प्रोग्राम करने योग्य)

4 × CS, 4 × 64 Mbyte तक
हां, 2× CS, SLC, BCH4/8, PTP और EEE (सुरक्षित) के साथ 2 x (MII, RMI, RGMII) बूट स्रोत हो सकते हैं
3 इंस्टैंस (1 सुरक्षित), 33-चैनल MDMA PKA (DPA सुरक्षा के साथ), DES, TDES, AES (DPA सुरक्षा के साथ)
(सभी सुरक्षित) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(सुरक्षित) ट्रू-आरएनजी (सुरक्षित) 3072 प्रभावी बिट्स (सुरक्षित, उपयोगकर्ता के लिए 1280 बिट्स उपलब्ध)

–
गाड़ी की डिक्की -
–

16/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

विवरण

तालिका 1. STM32MP133C/F विशेषताएँ और परिधीय गणना (जारी)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF विविध

विशेषताएँ

एलएफबीजीए289

टीएफबीजीए289

टीएफबीजीए320

इंटरप्ट वाले GPIO (कुल संख्या)

135(2)

सुरक्षित GPIOs वेकअप पिन

सभी
6

Tampएर पिन (सक्रिय टीampएर)

12 (5)

DFSDM 12-बिट तक सिंक्रोनाइज़्ड ADC

4 फिल्टर के साथ 2 इनपुट चैनल

–

2(3) (प्रत्येक 5-बिट पर 12 एमएसपीएस तक) (सुरक्षित)

ADC1: 19 चैनल जिसमें 1x आंतरिक शामिल है, 18 चैनल उपलब्ध हैं

कुल 12-बिट ADC चैनल(4)

उपयोगकर्ता 8x अंतर सहित

–

ADC2: 18 चैनल जिसमें 6x आंतरिक शामिल है, 12 चैनल उपलब्ध हैं

उपयोगकर्ता 6x अंतर सहित

आंतरिक ADC VREF VREF+ इनपुट पिन

1.65 V, 1.8 V, 2.048 V, 2.5 V या VREF+ इनपुट –
हाँ

1. QUADSPI या तो समर्पित GPIO से बूट हो सकता है या कुछ FMC Nand8 बूट GPIO (PD4, PD1, PD5, PE9, PD11, PD15 (तालिका 7 देखें: STM32MP133C/F बॉल परिभाषाएँ) का उपयोग कर सकता है।
2. इस कुल GPIO गणना में चार J शामिल हैंTAG सीमित उपयोग के साथ GPIOs और तीन BOOT GPIOs (सीमा स्कैन या बूट के दौरान बाह्य डिवाइस कनेक्शन के साथ टकराव हो सकता है)।
3. जब दोनों ADC का उपयोग किया जाता है, तो कर्नेल क्लॉक दोनों ADC के लिए समान होनी चाहिए और एम्बेडेड ADC प्रीस्केलर्स का उपयोग नहीं किया जा सकता है।
4. इसके अलावा, आंतरिक चैनल भी हैं: - ADC1 आंतरिक चैनल: VREFINT - ADC2 आंतरिक चैनल: तापमान, आंतरिक वॉल्यूमtagई संदर्भ, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

डीएस13875 रेव 5

17/219
48

विवरण 18/219

एसटीएम32एमपी133सी/एफ

चित्र 1. STM32MP133C/F ब्लॉक आरेख

आईसी आपूर्ति

@वीडीडीए

एचएसआई

AXIM: आर्म 64-बिट AXI इंटरकनेक्ट (266 मेगाहर्ट्ज) टी

@वीडीडीसीपीयू

जीआईसी

कॉर्टेक्स-A7 सीपीयू 650/1000 मेगाहर्ट्ज + एमएमयू + एफपीयू + नियोन्ट

32 हजार डॉलर

32 हजार आई$

सीएनटी (टाइमर) टी

ईटीएम

2561K2B8LK2B$L+2$SCU T
अतुल्यकालिक

128 बिट्स

सीएसआई

एलएसआई

डीबग समयamp

जनरेटर TSGEN

काटने का निशान
(JTAG/ एसडब्ल्यूडी)

सिस्टम रैम 128KB

रॉम 128KB

2 x ईटीएच मैक
10/100/1000(कोई GMII नहीं)

फीफो

टीटी

बीकेपीएसआरएएम 8KB

आरएनजी

हैश

16ब भौतिक विज्ञान

डीडीआरसीटीआरएल 58
एलपीडीडीआर2/3, डीडीआर3/3एल

अतुल्यकालिक

सीआरवाईपी

एसएईएस

डीडीआरएमसीई टी टीजेडसी टी

डीडीआरपीएचवाईसी
T

डीएलवाई

8बी क्वाडस्पी (दोहरी) टी

16ब

एफएमसी

सीआरसी

डीएलवाईबीएसडी1

(एसडीएमएमसी1 डीएलवाई नियंत्रण)

डीएलवाईबीएसडी2

(एसडीएमएमसी2 डीएलवाई नियंत्रण)

डीएलवाईबीक्यूएस

(क्वाडस्पी डीएलवाई नियंत्रण)

फीफो फीफो

डीएलवाई डीएलवाई

14 8बी एसडीएमएमसी1 टी 14 8बी एसडीएमएमसी2 टी

शारीरिक बनावट

यूएसबीएच

(2xHS होस्ट)

पीएलएलयूएसबी

फीफो

पीकेए

फीफो

टी एमडीएमए 32 चैनल

एएक्सआईएमसी टीटी

17 16b ट्रेस पोर्ट

ईटीजेडपीसी

आईडब्ल्यूडीजी1

@वीबीएटी

बीएसईसी

ओटीपी फ़्यूज़

@वीडीडीए

आरटीसी / एडब्लूयू

TAMP / बैकअप रेग्स टी

@वीबीएटी

एलएसई (32kHz XTAL)

सिस्टम टाइमिंग STGENC

पीढ़ी

एसटीजीईएनआर

यूएसबीपीएचवाईसी
(USB 2 x PHY नियंत्रण)
आईडब्ल्यूडीजी2

@वीबीएटी

@वीडीडीए

VREFBUF

16बी एलपीटीआईएम2

16बी एलपीटीआईएम3

16बी एलपीटीआईएम4

16बी एलपीटीआईएम5

बूट पिन

SYSCFG

एचडीपी

10 16बी टीआईएम1/पीडब्लूएम 10 16बी टीआईएम8/पीडब्लूएम

एसएआई1

एसएआई2

4ch डीएफएसडीएम

बफर 10KB सीसीयू

एफडीसीएएन1

एफडीसीएएन2

फीफो फीफो
एपीबी2 (100 मेगाहर्ट्ज)

8KB फीफो
एपीबी5 (100 मेगाहर्ट्ज)

एपीबी3 (100 मेगाहर्ट्ज)

एपीबी4

एसिंक्रोनस AHB2APB

SRAM1 16KB टी SRAM2 8KB टी SRAM3 8KB टी

एएचबी2एपीबी

डीएमए1
8 धाराएँ
डीएमएएमयूएक्स1
डीएमए2
8 धाराएँ

डीएमएएमयूएक्स2

डीएमए3
8 धाराएँ

पीएमबी (प्रक्रिया मॉनिटर)
डीटीएस (डिजिटल तापमान सेंसर)

वॉल्यूमtagई नियामक

@वीडीडीए

आपूर्ति पर्यवेक्षण

फीफो

2×2 मैट्रिक्स
एएचबी2एपीबी

64 बिट्स AXI

64 बिट्स AXI मास्टर

32 बिट्स एएचबी 32 बिट्स एएचबी मास्टर

32 बिट्स एपीबी

टी ट्रस्टज़ोन सुरक्षा संरक्षण

एएचबी2एपीबी

एपीबी2 (100 मेगाहर्ट्ज)

एपीबी1 (100 मेगाहर्ट्ज)
फीफो फीफो फीफो फीफो फीफो फीफो

एमएलएएचबी: आर्म 32-बिट मल्टी-एएचबी बस मैट्रिक्स (209 मेगाहर्ट्ज)
एपीबी6
फीफो फीफो फीफो फीफो

@वीबीएटी
T
फीफो

एचएसई (एक्सटीएएल)

पीएलएल1/2/3/4

आरसीसी

टी पीडब्लूआर

EXTI

16अगला

176

यूएसबीओ

(ओटीजी एचएस)

शारीरिक बनावट

12बी एडीसी1

12बी एडीसी2

जीपीआईओए

16ब

जीपीआईओबी

16ब

जीपीआईओसी

16ब

जीपीआईओडी

16ब

जीपीआईओई

16ब

जीपीआईओएफ

16ब

जीपीआईओजी 16बी 16

जीपीआइओएच

16ब

जीपीआईओआई

16ब

एएचबी2एपीबी

यूएसएआरटी1

स्मार्टकार्ड आईआरडीए

यूएसएआरटी2

स्मार्टकार्ड आईआरडीए

एसपीआई4/आई2एस4

एसपीआई5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

फ़िल्टर फ़िल्टर फ़िल्टर

टीआईएम12

16ब

टीआईएम13

16ब

टीआईएम14

16ब

टीआईएम15

16ब

टीआईएम16

16ब

टीआईएम17

16ब

टीआईएम2 टीआईएम3 टीआईएम4

32ब

16ब

टीआईएम5 टीआईएम6 टीआईएम7

32ब

16ब

एलपीटीआईएम1 16बी

यूएसएआरटी3

स्मार्टकार्ड आईआरडीए

यूएआरटी4

यूएआरटी5

यूएआरटी7

यूएआरटी8

फ़िल्टर फ़िल्टर करें

I2C1/SMBUS

I2C2/SMBUS

एसपीआई2/आई2एस2

एसपीआई3/आई2एस3

यूएसएआरटी6

स्मार्टकार्ड आईआरडीए

एसपीआई1/आई2एस1

फीफो फीफो

एमएसवी67509वी2

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.1
3.1.1
3.1.2

आर्म कॉर्टेक्स-A7 सबसिस्टम
विशेषताएँ
· ARMv7-A आर्किटेक्चर · 32-Kbyte L1 इंस्ट्रक्शन कैश · 32-Kbyte L1 डेटा कैश · 128-Kbyte लेवल2 कैश · Arm + Thumb®-2 इंस्ट्रक्शन सेट · Arm TrustZone सुरक्षा तकनीक · Arm NEON एडवांस्ड SIMD · DSP और SIMD एक्सटेंशन · VFPv4 फ्लोटिंग-पॉइंट · हार्डवेयर वर्चुअलाइजेशन सपोर्ट · एम्बेडेड ट्रेस मॉड्यूल (ETM) · 160 शेयर्ड पेरिफेरल इंटरप्ट के साथ इंटीग्रेटेड जेनेरिक इंटरप्ट कंट्रोलर (GIC) · इंटीग्रेटेड जेनेरिक टाइमर (CNT)
ऊपरview
कॉर्टेक्स-ए7 प्रोसेसर एक बहुत ही ऊर्जा-कुशल अनुप्रयोग प्रोसेसर है जिसे उच्च-स्तरीय पहनने योग्य उपकरणों और अन्य कम-शक्ति वाले एम्बेडेड और उपभोक्ता अनुप्रयोगों में बेहतर प्रदर्शन प्रदान करने के लिए डिज़ाइन किया गया है। यह कॉर्टेक्स-ए20 की तुलना में 5% अधिक सिंगल थ्रेड प्रदर्शन प्रदान करता है और कॉर्टेक्स-ए9 की तुलना में समान प्रदर्शन प्रदान करता है।
कॉर्टेक्स-A7 में उच्च-प्रदर्शन कॉर्टेक्स-A15 और कॉर्टेक्सA17 प्रोसेसर की सभी विशेषताएं सम्मिलित हैं, जिनमें हार्डवेयर में वर्चुअलाइजेशन समर्थन, NEON और 128-बिट AMBA 4 AXI बस इंटरफ़ेस शामिल हैं।
कॉर्टेक्स-ए7 प्रोसेसर ऊर्जा-कुशल 8-एस पर आधारित हैtagकॉर्टेक्स-ए5 प्रोसेसर की पाइपलाइन। यह कम-पावर के लिए डिज़ाइन किए गए एकीकृत L2 कैश से भी लाभान्वित होता है, जिसमें कम लेनदेन विलंबता और कैश रखरखाव के लिए बेहतर OS समर्थन होता है। इसके अलावा, 64-बिट लोडस्टोर पथ, 128-बिट AMBA 4 AXI बस और बढ़े हुए TLB आकार (256 प्रविष्टि, कॉर्टेक्स-ए128 और कॉर्टेक्स-ए9 के लिए 5 प्रविष्टि से ऊपर) के साथ बेहतर शाखा भविष्यवाणी और बेहतर मेमोरी सिस्टम प्रदर्शन है, जो बड़े कार्यभार के लिए प्रदर्शन को बढ़ाता है जैसे web ब्राउज़िंग।
थम्ब-2 तकनीक
यह पारंपरिक आर्म कोड का सर्वोच्च प्रदर्शन प्रदान करता है, साथ ही निर्देश भंडारण के लिए मेमोरी की आवश्यकता में 30% तक की कमी भी प्रदान करता है।
ट्रस्टज़ोन प्रौद्योगिकी
डिजिटल अधिकार प्रबंधन से लेकर इलेक्ट्रॉनिक भुगतान तक सुरक्षा अनुप्रयोगों के विश्वसनीय कार्यान्वयन को सुनिश्चित करता है। प्रौद्योगिकी और उद्योग भागीदारों से व्यापक समर्थन।

डीएस13875 रेव 5

19/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

नियोन
NEON तकनीक मल्टीमीडिया और सिग्नल प्रोसेसिंग एल्गोरिदम जैसे वीडियो एनकोड/डिकोड, 2D/3D ग्राफिक्स, गेमिंग, ऑडियो और स्पीच प्रोसेसिंग, इमेज प्रोसेसिंग, टेलीफोनी और साउंड सिंथेसिस को गति दे सकती है। कॉर्टेक्स-A7 एक ऐसा इंजन प्रदान करता है जो कॉर्टेक्स-A7 फ्लोटिंग-पॉइंट यूनिट (FPU) के प्रदर्शन और कार्यक्षमता दोनों को प्रदान करता है और मीडिया और सिग्नल प्रोसेसिंग कार्यों के आगे त्वरण के लिए NEON उन्नत SIMD निर्देश सेट का कार्यान्वयन करता है। NEON कॉर्टेक्स-A7 प्रोसेसर FPU को क्वाड-MAC और अतिरिक्त 64-बिट और 128-बिट रजिस्टर सेट प्रदान करने के लिए विस्तारित करता है जो 8-, 16- और 32-बिट पूर्णांक और 32-बिट फ़्लोटिंग-पॉइंट डेटा मात्राओं पर SIMD संचालन के एक समृद्ध सेट का समर्थन करता है।
हार्डवेयर वर्चुअलाइजेशन
डेटा प्रबंधन और मध्यस्थता के लिए अत्यधिक कुशल हार्डवेयर समर्थन, जिसके द्वारा कई सॉफ़्टवेयर वातावरण और उनके अनुप्रयोग एक साथ सिस्टम क्षमताओं तक पहुँचने में सक्षम होते हैं। यह उन उपकरणों को साकार करने में सक्षम बनाता है जो मजबूत होते हैं, आभासी वातावरण के साथ जो एक दूसरे से अच्छी तरह से अलग होते हैं।
अनुकूलित L1 कैश
प्रदर्शन और शक्ति अनुकूलित L1 कैश, प्रदर्शन को अधिकतम करने और शक्ति खपत को न्यूनतम करने के लिए न्यूनतम पहुंच विलंबता तकनीकों को संयोजित करते हैं।
एकीकृत L2 कैश नियंत्रक
उच्च आवृत्ति में कैश्ड मेमोरी तक कम विलंबता और उच्च बैंडविड्थ पहुंच प्रदान करता है, या ऑफ-चिप मेमोरी पहुंच से जुड़ी बिजली खपत को कम करता है।
कॉर्टेक्स-A7 फ्लोटिंग-पॉइंट यूनिट (FPU)
एफपीयू, आर्म वीएफपीवी4 आर्किटेक्चर के साथ संगत उच्च-प्रदर्शन एकल और दोहरी परिशुद्धता वाले फ्लोटिंग-पॉइंट निर्देश प्रदान करता है, जो आर्म फ्लोटिंग-पॉइंट कोप्रोसेसर की पिछली पीढ़ियों के साथ सॉफ्टवेयर संगत है।
स्नूप नियंत्रण इकाई (एससीयू)
एससीयू प्रोसेसर के लिए इंटरकनेक्ट, मध्यस्थता, संचार, कैश से कैश और सिस्टम मेमोरी स्थानान्तरण, कैश सुसंगतता और अन्य क्षमताओं के प्रबंधन के लिए जिम्मेदार है।
यह सिस्टम सुसंगतता प्रत्येक OS ड्राइवर के भीतर सॉफ्टवेयर सुसंगतता बनाए रखने में शामिल सॉफ्टवेयर जटिलता को भी कम करती है।
जेनेरिक इंटरप्ट कंट्रोलर (जीआईसी)
मानकीकृत और आर्किटेक्चरयुक्त इंटरप्ट कंट्रोलर को क्रियान्वित करते हुए, GIC अंतर-प्रोसेसर संचार और सिस्टम इंटरप्ट के रूटिंग और प्राथमिकता निर्धारण के लिए एक समृद्ध और लचीला दृष्टिकोण प्रदान करता है।
सॉफ्टवेयर नियंत्रण, हार्डवेयर प्राथमिकता के तहत, तथा ऑपरेटिंग सिस्टम और ट्रस्टज़ोन सॉफ्टवेयर प्रबंधन परत के बीच रूट किए गए 192 स्वतंत्र इंटरप्ट तक का समर्थन।
यह रूटिंग लचीलापन और ऑपरेटिंग सिस्टम में इंटरप्ट के वर्चुअलाइजेशन के लिए समर्थन, हाइपरवाइजर का उपयोग करने वाले समाधान की क्षमताओं को बढ़ाने के लिए आवश्यक प्रमुख विशेषताओं में से एक प्रदान करता है।

20/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.2
3.2.1
3.2.2

यादें
बाह्य SDRAM
STM32MP133C/F डिवाइस बाहरी SDRAM के लिए एक नियंत्रक एम्बेड करते हैं जो निम्नलिखित का समर्थन करता है: · LPDDR2 या LPDDR3, 16-बिट डेटा, 1 Gbyte तक, 533 MHz क्लॉक तक · DDR3 या DDR3L, 16-बिट डेटा, 1 Gbyte तक, 533 MHz क्लॉक तक
एंबेडेड SRAM
सभी डिवाइस में निम्नलिखित विशेषताएं हैं: · SYSRAM: 128 Kbytes (प्रोग्रामेबल आकार सुरक्षित क्षेत्र के साथ) · AHB SRAM: 32 Kbytes (सुरक्षित) · BKPSRAM (बैकअप SRAM): 8 Kbytes
इस क्षेत्र की सामग्री को संभावित अवांछित लेखन पहुँच से सुरक्षित रखा जाता है, और इसे स्टैंडबाय या VBAT मोड में बनाए रखा जा सकता है। BKPSRAM को (ETZPC में) केवल सुरक्षित सॉफ़्टवेयर द्वारा ही सुलभ के रूप में परिभाषित किया जा सकता है।

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 नियंत्रक (DDRCTRL)

DDRCTRL को DDRPHYC के साथ मिलाकर DDR मेमोरी सबसिस्टम के लिए एक पूर्ण मेमोरी इंटरफ़ेस समाधान प्रदान किया जाता है। · एक 64-बिट AMBA 4 AXI पोर्ट इंटरफ़ेस (XPI) · नियंत्रक के लिए एसिंक्रोनस AXI क्लॉक · AES-128 DDR ऑन-द-फ्लाई राइट की सुविधा वाला DDR मेमोरी साइफर इंजन (DDRMCE)
एन्क्रिप्शन/पढ़ें डिक्रिप्शन. · समर्थित मानक:
JEDEC DDR3 SDRAM विनिर्देश, 79-बिट इंटरफ़ेस के साथ DDR3/3L के लिए JESD3-16E
JEDEC LPDDR2 SDRAM विनिर्देश, 209-बिट इंटरफ़ेस के साथ LPDDR2 के लिए JESD2-16E
JEDEC LPDDR3 SDRAM विनिर्देश, 209-बिट इंटरफ़ेस के साथ LPDDR3 के लिए JESD3-16B
· उन्नत अनुसूचक और SDRAM कमांड जनरेटर · प्रोग्रामयोग्य पूर्ण डेटा चौड़ाई (16-बिट) या आधी डेटा चौड़ाई (8-बिट) · पढ़ने पर तीन ट्रैफ़िक वर्ग और लिखने पर दो ट्रैफ़िक वर्गों के साथ उन्नत QoS समर्थन · निम्न प्राथमिकता वाले ट्रैफ़िक की कमी से बचने के लिए विकल्प · पढ़ने के बाद लिखने (WAR) और लिखने के बाद पढ़ने (RAW) के लिए गारंटीकृत सुसंगतता
AXI पोर्ट · बर्स्ट लंबाई विकल्पों के लिए प्रोग्राम करने योग्य समर्थन (4, 8, 16) · एक ही पते पर एकाधिक लेखन को संयोजित करने की अनुमति देने के लिए संयोजन लिखें
एकल लेखन · एकल रैंक कॉन्फ़िगरेशन

डीएस13875 रेव 5

21/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

· प्रोग्राम योग्य समय के लिए लेनदेन आगमन की कमी के कारण स्वचालित SDRAM पावर-डाउन प्रविष्टि और निकास का समर्थन
· लेनदेन आगमन की कमी के कारण स्वचालित क्लॉक स्टॉप (LPDDR2/3) प्रविष्टि और निकास का समर्थन
· हार्डवेयर कम-पावर इंटरफ़ेस के माध्यम से प्रोग्राम करने योग्य समय के लिए लेनदेन आगमन की कमी के कारण स्वचालित कम-पावर मोड ऑपरेशन का समर्थन
· प्रोग्रामयोग्य पेजिंग नीति · स्वचालित या सॉफ्टवेयर नियंत्रण के तहत स्व-ताज़ा प्रविष्टि और निकास का समर्थन · सॉफ्टवेयर नियंत्रण (एलपीडीडीआर2 और .) के तहत डीप पावर-डाउन प्रविष्टि और निकास का समर्थन
एलपीडीडीआर3) · सॉफ्टवेयर नियंत्रण के तहत स्पष्ट एसडीरैम मोड रजिस्टर अपडेट का समर्थन · पंक्ति, कॉलम, के अनुप्रयोग विशिष्ट मैपिंग की अनुमति देने के लिए लचीला पता मैपर तर्क
बैंक बिट्स · उपयोगकर्ता द्वारा चयन योग्य रिफ्रेश नियंत्रण विकल्प · प्रदर्शन निगरानी और ट्यूनिंग में सहायता के लिए DDRPERFM से संबद्ध ब्लॉक
DDRCTRL और DDRPHYC को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।
DDRMCE (DDR मेमोरी साइफर इंजन) की मुख्य विशेषताएं नीचे सूचीबद्ध हैं: · AXI सिस्टम बस मास्टर/स्लेव इंटरफेस (64-बिट) · इन-लाइन एन्क्रिप्शन (लेखन के लिए) और डिक्रिप्शन (पढ़ने के लिए), एम्बेडेड फ़ायरवॉल पर आधारित
प्रोग्रामिंग · प्रति क्षेत्र दो एन्क्रिप्शन मोड (अधिकतम एक क्षेत्र): कोई एन्क्रिप्शन नहीं (बाईपास मोड),
ब्लॉक सिफर मोड · 64-Kbyte ग्रैन्युलैरिटी के साथ परिभाषित क्षेत्रों का आरंभ और अंत · डिफ़ॉल्ट फ़िल्टरिंग (क्षेत्र 0): कोई भी पहुँच प्रदान की गई · क्षेत्र पहुँच फ़िल्टरिंग: कोई नहीं
समर्थित ब्लॉक सिफर: एईएस समर्थित चेनिंग मोड · एईएस सिफर के साथ ब्लॉक मोड एनआईएसटी एफआईपीएस प्रकाशन 197 उन्नत एन्क्रिप्शन मानक (एईएस) में निर्दिष्ट ईसीबी मोड के साथ संगत है, जिसमें https://keccak.team पर प्रकाशित केकेक-400 एल्गोरिदम पर आधारित एक संबद्ध कुंजी व्युत्पन्न फ़ंक्शन है। webसाइट. · केवल लिखने योग्य और लॉक करने योग्य मास्टर कुंजी रजिस्टरों का एक सेट · AHB कॉन्फ़िगरेशन पोर्ट, विशेषाधिकार प्राप्त जागरूक

22/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.4

DDR (TZC) के लिए ट्रस्टज़ोन एड्रेस स्पेस नियंत्रक

TZC का उपयोग ट्रस्टज़ोन अधिकारों के अनुसार और गैर-सुरक्षित मास्टर (NSAID) के अनुसार नौ प्रोग्राम योग्य क्षेत्रों पर DDR नियंत्रक तक पढ़ने/लिखने की पहुंच को फ़िल्टर करने के लिए किया जाता है: · केवल विश्वसनीय सॉफ़्टवेयर द्वारा समर्थित कॉन्फ़िगरेशन · एक फ़िल्टर इकाई · नौ क्षेत्र:
क्षेत्र 0 हमेशा सक्षम रहता है और संपूर्ण पता श्रेणी को कवर करता है। क्षेत्र 1 से 8 में प्रोग्राम करने योग्य आधार-/अंत-पता होता है और इसे असाइन किया जा सकता है
कोई एक या दोनों फ़िल्टर। · प्रति क्षेत्र प्रोग्राम किए गए सुरक्षित और असुरक्षित पहुँच अनुमतियाँ · NSAID के अनुसार फ़िल्टर किए गए असुरक्षित पहुँच · एक ही फ़िल्टर द्वारा नियंत्रित क्षेत्र ओवरलैप नहीं होने चाहिए · त्रुटि और/या रुकावट के साथ विफल मोड · स्वीकृति क्षमता = 256 · प्रत्येक फ़िल्टर को सक्षम और अक्षम करने के लिए गेट कीपर लॉजिक · अनुमानित पहुँच

डीएस13875 रेव 5

23/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.5

बूट मोड

स्टार्टअप पर, आंतरिक बूट ROM द्वारा प्रयुक्त बूट स्रोत का चयन BOOT पिन और OTP बाइट्स द्वारा किया जाता है।

तालिका 2. बूट मोड

BOOT2 BOOT1 BOOT0 प्रारंभिक बूट मोड

टिप्पणियाँ

आने वाले कनेक्शन की प्रतीक्षा करें:

यूएआरटी और यूएसबी(1)

USART3/6 और UART4/5/7/8 डिफ़ॉल्ट पिन पर

OTG_HS_DP/DM पिन पर USB हाई-स्पीड डिवाइस(2)

1 सीरियल NOR फ़्लैश(3) QUADSPI पर सीरियल NOR फ़्लैश(5)

ई·एमएमसी(3)

e·एसडीएमएमसी2 पर एमएमसी (डिफ़ॉल्ट)(5)(6)

नंद फ्लैश(3)

एफएमसी पर एसएलसी नंद फ्लैश

विकास बूट (कोई फ़्लैश मेमोरी बूट नहीं)

फ्लैश मेमोरी से बूट किए बिना डिबग एक्सेस प्राप्त करने के लिए उपयोग किया जाता है(4)

एसडी कार्ड(3)

SDMMC1 पर SD कार्ड (डिफ़ॉल्ट)(5)(6)

आने वाले कनेक्शन की प्रतीक्षा करें:

0 UART और USB(1)(3) USART3/6 और UART4/5/7/8 डिफ़ॉल्ट पिन पर

OTG_HS_DP/DM पिन पर USB हाई-स्पीड डिवाइस(2)

1 सीरियल NAND फ़्लैश(3) QUADSPI पर सीरियल NAND फ़्लैश(5)

1. OTP सेटिंग्स द्वारा अक्षम किया जा सकता है। 2. USB को HSE क्लॉक/क्रिस्टल की आवश्यकता होती है (OTP सेटिंग्स के साथ और बिना समर्थित आवृत्तियों के लिए AN5474 देखें)। 3. बूट स्रोत को OTP सेटिंग्स द्वारा बदला जा सकता है (उदाहरण के लिएampएसडी कार्ड पर प्रारंभिक बूट, फिर ओटीपी सेटिंग्स के साथ ई · एमएमसी)। 4. कॉर्टेक्स®-ए 7 कोर अनंत लूप टॉगलिंग पीए 13 में। 5. डिफ़ॉल्ट पिन को ओटीपी द्वारा बदला जा सकता है। 6. वैकल्पिक रूप से, इस डिफ़ॉल्ट से एक और एसडीएमएमसी इंटरफ़ेस ओटीपी द्वारा चुना जा सकता है।

यद्यपि निम्न स्तर का बूट आंतरिक घड़ियों का उपयोग करके किया जाता है, ST द्वारा आपूर्ति किए गए सॉफ्टवेयर पैकेजों के साथ-साथ प्रमुख बाह्य इंटरफेस जैसे DDR, USB (लेकिन इन्हीं तक सीमित नहीं) के लिए HSE पिनों पर एक क्रिस्टल या बाह्य ऑसिलेटर को जोड़ने की आवश्यकता होती है।
HSE पिन कनेक्शन और समर्थित आवृत्तियों के बारे में बाधाओं और सिफारिशों के लिए RM0475 “STM32MP13xx उन्नत Arm®-आधारित 32-बिट MPUs” या AN5474 “STM32MP13xx लाइन हार्डवेयर विकास के साथ आरंभ करना” देखें।

24/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.6

बिजली आपूर्ति प्रबंधन

3.6.1
सावधानी:

विद्युत आपूर्ति योजना
· VDD I/O के लिए मुख्य आपूर्ति है और स्टैंडबाय मोड के दौरान आंतरिक भाग को चालू रखा जाता है। उपयोगी वॉल्यूमtagई रेंज 1.71 V से 3.6 V (1.8 V, 2.5 V, 3.0 V या 3.3 V सामान्य) है
VDD_PLL और VDD_ANA को VDD से स्टार-कनेक्ट किया जाना चाहिए। · VDDCPU कॉर्टेक्स-A7 CPU समर्पित वॉल्यूम हैtagई आपूर्ति, जिसका मूल्य पर निर्भर करता है
वांछित CPU आवृत्ति। रन मोड में 1.22 V से 1.38 V। VDD को VDDCPU से पहले मौजूद होना चाहिए। · VDDCORE मुख्य डिजिटल वॉल्यूम हैtagई और आमतौर पर स्टैंडबाय मोड के दौरान बंद कर दिया जाता है।tagरन मोड में रेंज 1.21 V से 1.29 V है। VDD को VDDCORE से पहले मौजूद होना चाहिए। · VBAT पिन को बाहरी बैटरी से जोड़ा जा सकता है (1.6 V < VBAT < 3.6 V)। यदि कोई बाहरी बैटरी का उपयोग नहीं किया जाता है, तो इस पिन को VDD से जोड़ा जाना चाहिए। · VDDA एनालॉग (ADC/VREF) है, आपूर्ति वॉल्यूमtagई (1.62 V से 3.6 V)। आंतरिक VREF+ का उपयोग करने के लिए VREF+ + 0.3 V के बराबर या उससे अधिक VDDA की आवश्यकता होती है। · VDDA1V8_REG पिन आंतरिक विनियामक का आउटपुट है, जो USB PHY और USB PLL से आंतरिक रूप से जुड़ा हुआ है। आंतरिक VDDA1V8_REG विनियामक डिफ़ॉल्ट रूप से सक्षम है और इसे सॉफ़्टवेयर द्वारा नियंत्रित किया जा सकता है। स्टैंडबाय मोड के दौरान यह हमेशा बंद रहता है।
विशिष्ट BYPASS_REG1V8 पिन को कभी भी फ़्लोटिंग नहीं छोड़ा जाना चाहिए। वॉल्यूम को सक्रिय या निष्क्रिय करने के लिए इसे या तो VSS या VDD से जोड़ा जाना चाहिएtagई रेगुलेटर। जब VDD = 1.8 V, BYPASS_REG1V8 सेट किया जाना चाहिए। · VDDA1V1_REG पिन आंतरिक रेगुलेटर का आउटपुट है, जो USB PHY से आंतरिक रूप से जुड़ा हुआ है। आंतरिक VDDA1V1_REG रेगुलेटर डिफ़ॉल्ट रूप से सक्षम है और इसे सॉफ़्टवेयर द्वारा नियंत्रित किया जा सकता है। स्टैंडबाय मोड के दौरान इसे हमेशा बंद रखा जाता है।
· VDD3V3_USBHS USB हाई-स्पीड सप्लाई है। वॉल्यूमtagई रेंज 3.07 वी से 3.6 वी है।
VDD3V3_USBHS तब तक मौजूद नहीं होना चाहिए जब तक VDDA1V8_REG मौजूद न हो, अन्यथा STM32MP133C/F पर स्थायी क्षति हो सकती है। इसे PMIC रैंकिंग ऑर्डर या डिस्क्रीट कंपोनेंट पावर सप्लाई कार्यान्वयन के मामले में बाहरी घटक के साथ सुनिश्चित किया जाना चाहिए।
· VDDSD1 और VDDSD2 क्रमशः SDMMC1 और SDMMC2 SD कार्ड पावर सप्लाई हैं जो अल्ट्रा-हाई-स्पीड मोड का समर्थन करते हैं।
· VDDQ_DDR, DDR IO आपूर्ति है। DDR1.425 मेमोरी को इंटरफेस करने के लिए 1.575 V से 3 V (1.5 V टाइप)
DDR1.283L मेमोरीज़ को इंटरफेस करने के लिए 1.45 V से 3 V (1.35 V सामान्यतः)
LPDDR1.14 या LPDDR1.3 मेमोरी को इंटरफेस करने के लिए 2 V से 3 V (1.2 V सामान्यतः)
पावर-अप और पावर-डाउन चरणों के दौरान, निम्नलिखित पावर अनुक्रम आवश्यकताओं का सम्मान किया जाना चाहिए:
· जब VDD 1 V से नीचे हो, तो अन्य विद्युत आपूर्तियाँ (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) VDD + 300 mV से नीचे रहनी चाहिए।
· जब वीडीडी 1 वी से ऊपर होता है, तो सभी बिजली आपूर्ति स्वतंत्र होती हैं।
पावर-डाउन चरण के दौरान, VDD अस्थायी रूप से अन्य आपूर्तियों की तुलना में कम हो सकता है, केवल तभी जब STM32MP133C/F को प्रदान की गई ऊर्जा 1 mJ से कम रहती है। यह पावर-डाउन क्षणिक चरण के दौरान बाहरी डिकॉप्लिंग कैपेसिटर को अलग-अलग समय स्थिरांक के साथ डिस्चार्ज करने की अनुमति देता है।

डीएस13875 रेव 5

25/219
48

फंक्शनल ओवरview
वी 3.6
वीबीओआर0 1

चित्र 2. पावर-अप/डाउन अनुक्रम

एसटीएम32एमपी133सी/एफ

वीडीडीएक्स(1) वीडीडी

3.6.2
नोट: 26/219

0.3

पावर ऑन

संचालन विधा

सत्ता जाना

समय

अमान्य आपूर्ति क्षेत्र

वीडीडीएक्स <वीडीडी + 300 एमवी

VDDX VDD से स्वतंत्र है

एमएसवी47490वी1

1. VDDX का तात्पर्य VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR में से किसी भी विद्युत आपूर्ति से है।

विद्युत आपूर्ति पर्यवेक्षक

इन उपकरणों में एक एकीकृत पावर-ऑन रीसेट (पीओआर)/ पावर-डाउन रीसेट (पीडीआर) सर्किटरी है, जो ब्राउनआउट रीसेट (बीओआर) सर्किटरी से जुड़ा हुआ है:
· पावर-ऑन रीसेट (POR)
POR पर्यवेक्षक VDD पावर सप्लाई की निगरानी करता है और इसकी तुलना एक निश्चित सीमा से करता है। जब VDD इस सीमा से नीचे होता है तो डिवाइस रीसेट मोड में रहते हैं, · पावर-डाउन रीसेट (PDR)
PDR पर्यवेक्षक VDD बिजली आपूर्ति की निगरानी करता है। जब VDD एक निश्चित सीमा से नीचे चला जाता है तो रीसेट उत्पन्न होता है।
· ब्राउनआउट रीसेट (बीओआर)
BOR पर्यवेक्षक VDD बिजली आपूर्ति की निगरानी करता है। तीन BOR थ्रेसहोल्ड (2.1 से 2.7 V तक) को विकल्प बाइट्स के माध्यम से कॉन्फ़िगर किया जा सकता है। जब VDD इस सीमा से नीचे चला जाता है तो रीसेट उत्पन्न होता है।
· पावर-ऑन रीसेट VDDCORE (POR_VDDCORE) POR_VDDCORE पर्यवेक्षक VDDCORE पावर सप्लाई की निगरानी करता है और इसकी तुलना एक निश्चित सीमा से करता है। जब VDDCORE इस सीमा से नीचे होता है तो VDDCORE डोमेन रीसेट मोड में रहता है।
· पावर-डाउन रीसेट VDDCORE (PDR_VDDCORE) PDR_VDDCORE पर्यवेक्षक VDDCORE पावर सप्लाई की निगरानी करता है। जब VDDCORE एक निश्चित सीमा से नीचे चला जाता है, तो VDDCORE डोमेन रीसेट उत्पन्न होता है।
· पावर-ऑन-रीसेट VDDCPU (POR_VDDCPU) POR_VDDCPU पर्यवेक्षक VDDCPU पावर सप्लाई की निगरानी करता है और इसकी तुलना एक निश्चित सीमा से करता है। जब VDDCORE इस सीमा से नीचे होता है, तो VDDCPU डोमेन रीसेट मोड में रहता है।
PDR_ON पिन STMicroelectronics उत्पादन परीक्षणों के लिए आरक्षित है और इसे अनुप्रयोग में हमेशा VDD से जोड़ा जाना चाहिए।

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.7

कम-शक्ति रणनीति

STM32MP133C/F पर बिजली की खपत कम करने के कई तरीके हैं: · CPU क्लॉक और/या गति को धीमा करके गतिशील बिजली की खपत कम करें
बस मैट्रिक्स घड़ियों और/या व्यक्तिगत परिधीय घड़ियों को नियंत्रित करना। · सीपीयू निष्क्रिय होने पर उपलब्ध कम-शक्ति वाले विकल्पों में से चयन करके बिजली की खपत को बचाएं।
उपयोगकर्ता अनुप्रयोग की जरूरतों के अनुसार पावर मोड। यह कम स्टार्टअप समय, कम बिजली की खपत, साथ ही उपलब्ध वेकअप स्रोतों के बीच सबसे अच्छा समझौता प्राप्त करने की अनुमति देता है। · DVFS (डायनेमिक वॉल्यूम) का उपयोग करेंtagई और आवृत्ति स्केलिंग) ऑपरेटिंग पॉइंट जो सीधे सीपीयू क्लॉक आवृत्ति के साथ-साथ वीडीडीसीपीयू आउटपुट आपूर्ति को नियंत्रित करता है।
ऑपरेटिंग मोड अलग-अलग सिस्टम भागों में क्लॉक वितरण और सिस्टम की शक्ति को नियंत्रित करने की अनुमति देते हैं। सिस्टम ऑपरेशन मोड MPU सब-सिस्टम द्वारा संचालित होता है।
एमपीयू सब-सिस्टम कम-पावर मोड नीचे सूचीबद्ध हैं: · सीस्लीप: सीपीयू क्लॉक बंद हो जाते हैं और परिधीय(ओं) की घड़ी संचालित होती है
RCC (रीसेट और क्लॉक कंट्रोलर) में पहले से सेट किया गया। · CStop: CPU परिधीय(ओं) की घड़ियाँ बंद कर दी गई हैं। · CStandby: VDDCPU बंद
WFI (इंटरप्ट के लिए प्रतीक्षा करें) या WFE (ईवेंट के लिए प्रतीक्षा करें) निर्देशों को निष्पादित करते समय CPU द्वारा CSleep और CStop निम्न-शक्ति मोड में प्रवेश किया जाता है।
उपलब्ध सिस्टम ऑपरेटिंग मोड निम्नलिखित हैं: · रन (सिस्टम अपने पूर्ण प्रदर्शन पर, VDDCORE, VDDCPU और घड़ियाँ चालू) · रोकें (घड़ियाँ बंद) · LP-स्टॉप (घड़ियाँ बंद) · LPLV-स्टॉप (घड़ियाँ बंद, VDDCORE और VDDCPU आपूर्ति स्तर कम किया जा सकता है) · LPLV-स्टॉप2 (VDDCPU बंद, VDDCORE कम किया गया, और घड़ियाँ बंद) · स्टैंडबाय (VDDCPU, VDDCORE, और घड़ियाँ बंद)

तालिका 3. सिस्टम बनाम सीपीयू पावर मोड

सिस्टम पावर मोड

CPU

चलने का मोड

CRun या CSleep

स्टॉप मोड एलपी-स्टॉप मोड एलपीएलवी-स्टॉप मोड एलपीएलवी-स्टॉप2 मोड
आधार रीति

सीस्टॉप या सीस्टैंडबाय सीस्टैंडबाय

3.8

रीसेट और घड़ी नियंत्रक (आरसीसी)

घड़ी और रीसेट नियंत्रक सभी घड़ियों की पीढ़ी, साथ ही घड़ी गेटिंग, और सिस्टम और परिधीय रीसेट के नियंत्रण का प्रबंधन करता है। आरसीसी घड़ी स्रोतों के चयन में एक उच्च लचीलापन प्रदान करता है और बिजली की खपत में सुधार करने के लिए घड़ी अनुपात के आवेदन की अनुमति देता है। इसके अलावा, कुछ संचार परिधीयों पर जो काम करने में सक्षम हैं

डीएस13875 रेव 5

27/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.8.1 २०

दो अलग-अलग क्लॉक डोमेन (या तो बस इंटरफ़ेस क्लॉक या कर्नेल परिधीय क्लॉक) में, सिस्टम आवृत्ति को बॉडरेट को संशोधित किए बिना बदला जा सकता है।
घड़ी प्रबंधन
उपकरण में चार आंतरिक ऑसिलेटर, बाह्य क्रिस्टल या अनुनादक के साथ दो ऑसिलेटर, तीव्र स्टार्टअप समय के साथ तीन आंतरिक ऑसिलेटर और चार पीएलएल लगे होते हैं।
आरसीसी निम्नलिखित क्लॉक स्रोत इनपुट प्राप्त करता है: · आंतरिक ऑसिलेटर:
64 मेगाहर्ट्ज एचएसआई घड़ी (1% सटीकता) 4 मेगाहर्ट्ज सीएसआई घड़ी 32 kHz एलएसआई घड़ी · बाहरी ऑसिलेटर: 8-48 मेगाहर्ट्ज एचएसई घड़ी 32.768 kHz एलएसई घड़ी
आरसीसी चार पीएलएल प्रदान करता है: · पीएलएल1 सीपीयू क्लॉकिंग के लिए समर्पित · पीएलएल2 प्रदान करता है:
AXI-SS के लिए घड़ियाँ (APB4, APB5, AHB5 और AHB6 ब्रिज सहित) DDR इंटरफ़ेस के लिए घड़ियाँ · PLL3 प्रदान करना: बहु-परत AHB और परिधीय बस मैट्रिक्स के लिए घड़ियाँ (APB1 सहित,
APB2, APB3, APB6, AHB1, AHB2, और AHB4) बाह्य उपकरणों के लिए कर्नेल घड़ियां · PLL4 विभिन्न बाह्य उपकरणों के लिए कर्नेल घड़ियों के निर्माण के लिए समर्पित है
सिस्टम HSI क्लॉक पर शुरू होता है। उपयोगकर्ता एप्लिकेशन तब क्लॉक कॉन्फ़िगरेशन का चयन कर सकता है।
सिस्टम रीसेट स्रोत
पावर-ऑन रीसेट, डीबग, RCC का एक भाग, RTC का एक भाग और पावर नियंत्रक स्थिति रजिस्टर, साथ ही बैकअप पावर डोमेन को छोड़कर सभी रजिस्टरों को आरंभीकृत करता है।
एप्लिकेशन रीसेट निम्न स्रोतों में से किसी एक से उत्पन्न होता है: · NRST पैड से रीसेट · POR और PDR सिग्नल से रीसेट (जिसे आम तौर पर पावर-ऑन रीसेट कहा जाता है) · BOR से रीसेट (जिसे आम तौर पर ब्राउनआउट कहा जाता है) · स्वतंत्र वॉचडॉग 1 से रीसेट · स्वतंत्र वॉचडॉग 2 से रीसेट · कॉर्टेक्स-A7 (CPU) से सॉफ़्टवेयर सिस्टम रीसेट · HSE पर विफलता, जब क्लॉक सुरक्षा सिस्टम सुविधा सक्रिय होती है
सिस्टम रीसेट निम्न स्रोतों में से किसी एक से उत्पन्न होता है: · एप्लिकेशन रीसेट · POR_VDDCORE सिग्नल से रीसेट · स्टैंडबाय मोड से रन मोड में निकास

28/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

MPU प्रोसेसर रीसेट निम्न स्रोतों में से एक से उत्पन्न होता है: · सिस्टम रीसेट · हर बार जब MPU CStandby से बाहर निकलता है · Cortex-A7 (CPU) से एक सॉफ्टवेयर MPU रीसेट

3.9

सामान्य प्रयोजन इनपुट/आउटपुट (GPIO)

प्रत्येक GPIO पिन को सॉफ़्टवेयर द्वारा आउटपुट (पुश-पुल या ओपन-ड्रेन, पुल-अप या पुल-डाउन के साथ या बिना), इनपुट (पुल-अप या पुल-डाउन के साथ या बिना) या परिधीय वैकल्पिक फ़ंक्शन के रूप में कॉन्फ़िगर किया जा सकता है। अधिकांश GPIO पिन डिजिटल या एनालॉग वैकल्पिक फ़ंक्शन के साथ साझा किए जाते हैं। सभी GPIO उच्च-वर्तमान-सक्षम हैं और आंतरिक शोर, बिजली की खपत और विद्युत चुम्बकीय उत्सर्जन को बेहतर ढंग से प्रबंधित करने के लिए गति चयन की सुविधा है।
रीसेट के बाद, बिजली की खपत कम करने के लिए सभी GPIO एनालॉग मोड में होते हैं।
यदि आवश्यक हो तो I/O कॉन्फ़िगरेशन को एक विशिष्ट अनुक्रम का पालन करके लॉक किया जा सकता है ताकि I/O रजिस्टरों में गलत लेखन से बचा जा सके।
सभी GPIO पिनों को व्यक्तिगत रूप से सुरक्षित के रूप में सेट किया जा सकता है, जिसका अर्थ है कि इन GPIO और सुरक्षित के रूप में परिभाषित संबंधित बाह्य उपकरणों तक सॉफ्टवेयर की पहुंच CPU पर चल रहे सुरक्षित सॉफ्टवेयर तक ही सीमित है।

3.10
टिप्पणी:

ट्रस्टज़ोन सुरक्षा नियंत्रक (ETZPC)
ETZPC का उपयोग बस मास्टर्स और स्लेव की ट्रस्टज़ोन सुरक्षा को प्रोग्रामेबल-सिक्योरिटी विशेषताओं (सुरक्षित संसाधन) के साथ कॉन्फ़िगर करने के लिए किया जाता है। उदाहरण के लिए: · ऑन-चिप SYSRAM सुरक्षित क्षेत्र का आकार प्रोग्राम किया जा सकता है। · AHB और APB परिधीय को सुरक्षित या असुरक्षित बनाया जा सकता है। · AHB SRAM को सुरक्षित या असुरक्षित बनाया जा सकता है।
डिफ़ॉल्ट रूप से, SYSRAM, AHB SRAMs और सुरक्षित बाह्य उपकरणों को केवल सुरक्षित पहुंच के लिए सेट किया जाता है, इसलिए, DMA1/DMA2 जैसे गैर-सुरक्षित मास्टर्स द्वारा उन तक पहुंच नहीं हो पाती है।

डीएस13875 रेव 5

29/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.11

बस-इंटरकनेक्ट मैट्रिक्स
इन उपकरणों में एक AXI बस मैट्रिक्स, एक मुख्य AHB बस मैट्रिक्स और बस ब्रिज होते हैं जो बस मास्टर्स को बस स्लेव के साथ परस्पर जुड़ने की अनुमति देते हैं (नीचे दिए गए चित्र को देखें, बिंदु सक्षम मास्टर/स्लेव कनेक्शन को दर्शाते हैं)।
चित्र 3. STM32MP133C/F बस मैट्रिक्स

एमडीएमए

एसडीएमएमसी2

एसडीएमएमसी1

DBG MLAHB से इंटरकनेक्ट USBH

CPU

ईटीएच1 ईटीएच2

128 बिट

एक्सिम

एम1 एम2

एम11

एस1 एस2 एस3 एस4 एस5 एस6 एस7 एस8 एस9

डिफ़ॉल्ट स्लेव AXIMC

NIC-400 AXI 64 बिट्स 266 मेगाहर्ट्ज – 10 मास्टर्स / 10 स्लेव

AXIM इंटरकनेक्ट DMA1 DMA2 USBO DMA3 से

एम1 एम2

एम3 एम4

एम6 एम7

S4 S5 इंटरकनेक्ट AHB 32 बिट्स 209 मेगाहर्ट्ज – 8 मास्टर्स / 6 स्लेव

DDRCTRL 533 मेगाहर्ट्ज AHB ब्रिज से AHB6 तक MLAHB इंटरकनेक्ट FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB ब्रिज से AHB5 APB ब्रिज से APB5 APB ब्रिज से DBG APB
AXI 64 सिंक्रोनस मास्टर पोर्ट AXI 64 सिंक्रोनस स्लेव पोर्ट AXI 64 एसिंक्रोनस मास्टर पोर्ट AXI 64 एसिंक्रोनस स्लेव पोर्ट AHB 32 सिंक्रोनस मास्टर पोर्ट AHB 32 सिंक्रोनस स्लेव पोर्ट AHB 32 एसिंक्रोनस मास्टर पोर्ट AHB 32 एसिंक्रोनस स्लेव पोर्ट
AHB2 SRAM1 SRAM2 SRAM3 के लिए ब्रिज AXIM इंटरकनेक्ट से AHB4 के लिए ब्रिज
एमएसवी67511वी2

एमएलएएचबी

30/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.12

डीएमए नियंत्रक
डिवाइस में CPU गतिविधि को अनलोड करने के लिए निम्नलिखित DMA मॉड्यूल हैं: · एक मास्टर डायरेक्ट मेमोरी एक्सेस (MDMA)
MDMA एक हाई-स्पीड DMA कंट्रोलर है, जो बिना किसी CPU एक्शन के सभी प्रकार के मेमोरी ट्रांसफ़र (पेरिफेरल-टू-मेमोरी, मेमोरी-टू-मेमोरी, मेमोरी-टू-पेरिफेरल) के लिए जिम्मेदार है। इसमें एक मास्टर AXI इंटरफ़ेस है। MDMA मानक DMA क्षमताओं का विस्तार करने के लिए अन्य DMA नियंत्रकों के साथ इंटरफेस करने में सक्षम है, या सीधे परिधीय DMA अनुरोधों का प्रबंधन कर सकता है। 32 चैनलों में से प्रत्येक ब्लॉक ट्रांसफ़र, बार-बार ब्लॉक ट्रांसफ़र और लिंक्ड लिस्ट ट्रांसफ़र कर सकता है। MDMA को सुरक्षित मेमोरी में सुरक्षित ट्रांसफ़र करने के लिए सेट किया जा सकता है। · तीन DMA नियंत्रक (सुरक्षित DMA1 और DMA2 नहीं, साथ ही सुरक्षित DMA3) प्रत्येक नियंत्रक में एक दोहरे पोर्ट वाला AHB है, जो FIFO-आधारित ब्लॉक ट्रांसफ़र करने के लिए कुल 16 गैर-सुरक्षित और आठ सुरक्षित DMA चैनल हैं।
दो DMAMUX इकाइयां उच्च लचीलेपन के साथ तीन DMA नियंत्रकों को DMA परिधीय अनुरोधों को मल्टीप्लेक्स और रूट करती हैं, जिससे समवर्ती रूप से चलने वाले DMA अनुरोधों की संख्या अधिकतम हो जाती है, साथ ही परिधीय आउटपुट ट्रिगर्स या DMA घटनाओं से DMA अनुरोध उत्पन्न होते हैं।
DMAMUX1 गैर-सुरक्षित बाह्य उपकरणों से DMA अनुरोधों को DMA1 और DMA2 चैनलों पर मैप करता है। DMAMUX2 सुरक्षित बाह्य उपकरणों से DMA अनुरोधों को DMA3 चैनलों पर मैप करता है।

3.13

विस्तारित इंटरप्ट और इवेंट नियंत्रक (EXTI)
विस्तारित इंटरप्ट और इवेंट कंट्रोलर (EXTI) कॉन्फ़िगर करने योग्य और प्रत्यक्ष इवेंट इनपुट के माध्यम से CPU और सिस्टम वेकअप का प्रबंधन करता है। EXTI पावर कंट्रोल को वेकअप अनुरोध प्रदान करता है, और GIC को इंटरप्ट अनुरोध और CPU इवेंट इनपुट के लिए इवेंट उत्पन्न करता है।
EXTI वेकअप अनुरोध सिस्टम को स्टॉप मोड से जगाने की अनुमति देता है, तथा CPU को CStop और CStandby मोड से जगाने की अनुमति देता है।
इंटरप्ट अनुरोध और इवेंट अनुरोध जनरेशन का उपयोग रन मोड में भी किया जा सकता है।
EXTI में EXTI IOport चयन भी शामिल है।
प्रत्येक व्यवधान या घटना को सुरक्षित के रूप में सेट किया जा सकता है ताकि केवल सुरक्षित सॉफ्टवेयर तक पहुंच को प्रतिबंधित किया जा सके।

3.14

चक्रीय अतिरेक जांच गणना इकाई (सीआरसी)
सीआरसी (चक्रीय अतिरेक जांच) गणना इकाई का उपयोग प्रोग्रामयोग्य बहुपद का उपयोग करके सीआरसी कोड प्राप्त करने के लिए किया जाता है।
अन्य अनुप्रयोगों के अलावा, CRC-आधारित तकनीकों का उपयोग डेटा ट्रांसमिशन या स्टोरेज अखंडता को सत्यापित करने के लिए किया जाता है। EN/IEC 60335-1 मानक के दायरे में, वे फ्लैश मेमोरी अखंडता को सत्यापित करने का एक साधन प्रदान करते हैं। CRC गणना इकाई रनटाइम के दौरान सॉफ़्टवेयर के हस्ताक्षर की गणना करने में मदद करती है, जिसकी तुलना लिंक-टाइम पर उत्पन्न संदर्भ हस्ताक्षर से की जाती है और किसी दिए गए मेमोरी स्थान पर संग्रहीत की जाती है।

डीएस13875 रेव 5

31/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.15

लचीला मेमोरी नियंत्रक (एफएमसी)
एफएमसी नियंत्रक की मुख्य विशेषताएं निम्नलिखित हैं: · स्थिर-मेमोरी मैप किए गए उपकरणों के साथ इंटरफेस जिसमें शामिल हैं:
NOR फ्लैश मेमोरी स्थिर या छद्म-स्थैतिक रैंडम एक्सेस मेमोरी (SRAM, PSRAM) 4-बिट/8-बिट BCH हार्डवेयर के साथ NAND फ्लैश मेमोरी ECC · 8-,16-बिट डेटा बस चौड़ाई · प्रत्येक मेमोरी बैंक के लिए स्वतंत्र चिप-चयन नियंत्रण · प्रत्येक मेमोरी बैंक के लिए स्वतंत्र कॉन्फ़िगरेशन · FIFO लिखें
एफएमसी कॉन्फ़िगरेशन रजिस्टरों को सुरक्षित बनाया जा सकता है।

3.16

डुअल क्वाड-एसपीआई मेमोरी इंटरफ़ेस (QUADSPI)
QUADSPI एक विशेष संचार इंटरफ़ेस है जो सिंगल, डुअल या क्वाड SPI फ्लैश मेमोरी को लक्षित करता है। यह निम्नलिखित तीन मोड में से किसी में भी काम कर सकता है: · अप्रत्यक्ष मोड: सभी ऑपरेशन QUADSPI रजिस्टर का उपयोग करके किए जाते हैं। · स्टेटस-पोलिंग मोड: बाहरी फ्लैश मेमोरी स्टेटस रजिस्टर को समय-समय पर पढ़ा और परखा जाता है।
फ्लैग सेटिंग के मामले में एक इंटरप्ट उत्पन्न किया जा सकता है। · मेमोरी-मैप्ड मोड: बाहरी फ्लैश मेमोरी को एड्रेस स्पेस में मैप किया जाता है
और सिस्टम इसे इस प्रकार देखता है जैसे कि यह एक आंतरिक मेमोरी हो।
दोहरे-फ्लैश मोड का उपयोग करके थ्रूपुट और क्षमता दोनों को दो गुना बढ़ाया जा सकता है, जहां दो क्वाड-एसपीआई फ्लैश मेमोरी तक एक साथ पहुंच बनाई जाती है।
QUADSPI को एक विलंब ब्लॉक (DLYBQS) के साथ जोड़ा गया है, जो 100 मेगाहर्ट्ज से अधिक बाह्य डेटा आवृत्ति का समर्थन प्रदान करता है।
QUADSPI कॉन्फ़िगरेशन रजिस्टर सुरक्षित हो सकता है, साथ ही इसका विलंब ब्लॉक भी सुरक्षित हो सकता है।

3.17

एनालॉग-टू-डिजिटल कन्वर्टर्स (ADC1, ADC2)
डिवाइस में दो एनालॉग-टू-डिजिटल कन्वर्टर्स एम्बेड किए गए हैं, जिनका रिज़ॉल्यूशन 12-, 10-, 8- या 6-बिट पर कॉन्फ़िगर किया जा सकता है। प्रत्येक ADC 18 बाहरी चैनलों को साझा करता है, जो सिंगल-शॉट या स्कैन मोड में रूपांतरण करता है। स्कैन मोड में, स्वचालित रूपांतरण एनालॉग इनपुट के चयनित समूह पर किया जाता है।
दोनों ADC में सुरक्षित बस इंटरफेस हैं।
प्रत्येक ADC को एक DMA नियंत्रक द्वारा सेवा प्रदान की जा सकती है, जिससे ADC द्वारा परिवर्तित मानों को बिना किसी सॉफ्टवेयर क्रिया के गंतव्य स्थान पर स्वचालित रूप से स्थानांतरित किया जा सकता है।
इसके अलावा, एक एनालॉग वॉचडॉग सुविधा परिवर्तित वॉल्यूम की सटीक निगरानी कर सकती हैtagएक, कुछ या सभी चयनित चैनलों में से। परिवर्तित वॉल्यूम होने पर एक व्यवधान उत्पन्न होता हैtagई क्रमादेशित सीमा से बाहर है।
A/D रूपांतरण और टाइमर को सिंक्रनाइज़ करने के लिए, ADC को TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 और LPTIM3 टाइमर में से किसी के द्वारा ट्रिगर किया जा सकता है।

32/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.18

तापमान संवेदक
डिवाइस में एक तापमान सेंसर लगा होता है जो वॉल्यूम उत्पन्न करता हैtagई (वीटीएस) जो तापमान के साथ रैखिक रूप से बदलता है। यह तापमान सेंसर आंतरिक रूप से ADC2_INP12 से जुड़ा हुआ है और ±40% की परिशुद्धता के साथ 125 से +2 °C तक के डिवाइस परिवेश तापमान को माप सकता है।
तापमान सेंसर में अच्छी रैखिकता होती है, लेकिन तापमान माप की अच्छी समग्र सटीकता प्राप्त करने के लिए इसे कैलिब्रेट किया जाना चाहिए। चूंकि प्रक्रिया भिन्नता के कारण तापमान सेंसर ऑफसेट चिप से चिप में भिन्न होता है, इसलिए अनकैलिब्रेटेड आंतरिक तापमान सेंसर केवल तापमान परिवर्तनों का पता लगाने वाले अनुप्रयोगों के लिए उपयुक्त है। तापमान सेंसर माप की सटीकता में सुधार करने के लिए, प्रत्येक डिवाइस को ST द्वारा व्यक्तिगत रूप से फ़ैक्टरी-कैलिब्रेट किया जाता है। तापमान सेंसर फ़ैक्टरी कैलिब्रेशन डेटा ST द्वारा OTP क्षेत्र में संग्रहीत किया जाता है, जो केवल पढ़ने के लिए मोड में सुलभ है।

3.19

डिजिटल तापमान सेंसर (डीटीएस)
डिवाइस में एक आवृत्ति आउटपुट तापमान सेंसर लगा होता है। DTS तापमान की जानकारी देने के लिए LSE या PCLK के आधार पर आवृत्ति की गणना करता है।
निम्नलिखित कार्य समर्थित हैं: · तापमान सीमा द्वारा व्यवधान उत्पन्न करना · तापमान सीमा द्वारा जागृति संकेत उत्पन्न करना

3.20
टिप्पणी:

वीबीएटी ऑपरेशन
VBAT पावर डोमेन में RTC, बैकअप रजिस्टर और बैकअप SRAM शामिल होते हैं।
बैटरी की अवधि को अनुकूलित करने के लिए, यह पावर डोमेन उपलब्ध होने पर VDD द्वारा या वॉल्यूम द्वारा आपूर्ति की जाती हैtagVBAT पिन पर लागू किया जाता है (जब VDD आपूर्ति मौजूद नहीं होती है)। VBAT पावर तब स्विच किया जाता है जब PDR यह पता लगाता है कि VDD PDR स्तर से नीचे गिर गया है।
वॉल्यूमtagVBAT पिन पर e बाहरी बैटरी, सुपरकैपेसिटर या सीधे VDD द्वारा प्रदान किया जा सकता है। बाद के मामले में, VBAT मोड कार्यात्मक नहीं है।
VDD के अनुपस्थित होने पर VBAT ऑपरेशन सक्रिय हो जाता है।
इनमें से कोई भी घटना (बाह्य व्यवधान, टीAMP घटना, या RTC अलार्म/घटनाएँ) सीधे VDD आपूर्ति को बहाल करने और डिवाइस को VBAT संचालन से बाहर करने में सक्षम हैं। फिर भी, TAMP घटनाओं और आरटीसी अलार्म/घटनाओं का उपयोग बाहरी सर्किटरी (आमतौर पर एक पीएमआईसी) को संकेत उत्पन्न करने के लिए किया जा सकता है जो वीडीडी आपूर्ति को बहाल कर सकता है।

डीएस13875 रेव 5

33/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.21

वॉल्यूमtagई संदर्भ बफर (VREFBUF)
डिवाइस में वॉल्यूम एम्बेड किया गया हैtagई संदर्भ बफर जिसे वॉल्यूम के रूप में इस्तेमाल किया जा सकता हैtagएडीसी के लिए संदर्भ, और वॉल्यूम के रूप में भीtagVREF+ पिन के माध्यम से बाहरी घटकों के लिए संदर्भ। VREFBUF सुरक्षित हो सकता है। आंतरिक VREFBUF चार वॉल्यूम का समर्थन करता हैtages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V एक बाहरी वॉल्यूमtagआंतरिक VREFBUF बंद होने पर VREF+ पिन के माध्यम से संदर्भ प्रदान किया जा सकता है।
चित्रा 4. वॉल्यूमtagई संदर्भ बफ़र

वीआरईफिन्ट

–

वीआरईएफ+

वीएसएसए

एमएसवी64430वी1

3.22

सिग्मा-डेल्टा मॉड्यूलेटर के लिए डिजिटल फ़िल्टर (DFSDM)
डिवाइस में दो डिजिटल फिल्टर मॉड्यूल और चार बाहरी इनपुट सीरियल चैनल (ट्रांसीवर) या वैकल्पिक रूप से चार आंतरिक समानांतर इनपुट के समर्थन के साथ एक DFSDM एम्बेड किया गया है।
डीएफएसडीएम बाह्य मॉड्यूलेटर को डिवाइस से जोड़ता है और प्राप्त डेटा स्ट्रीम की डिजिटल फ़िल्टरिंग करता है। मॉड्यूलेटर का उपयोग एनालॉग सिग्नल को डिजिटल-सीरियल स्ट्रीम में परिवर्तित करने के लिए किया जाता है, जो डीएफएसडीएम के इनपुट का गठन करते हैं।
DFSDM PDM (पल्स-डेंसिटी मॉड्यूलेशन) माइक्रोफोन को भी इंटरफेस कर सकता है और PDM से PCM रूपांतरण और फ़िल्टरिंग (हार्डवेयर त्वरित) कर सकता है। DFSDM में ADC या डिवाइस मेमोरी (DFSDM में DMA/CPU ट्रांसफ़र के ज़रिए) से वैकल्पिक समानांतर डेटा स्ट्रीम इनपुट की सुविधा है।
DFSDM ट्रांसीवर कई सीरियल-इंटरफ़ेस प्रारूपों (विभिन्न मॉड्यूलेटर का समर्थन करने के लिए) का समर्थन करते हैं। DFSDM डिजिटल फ़िल्टर मॉड्यूल 24-बिट अंतिम ADC रिज़ॉल्यूशन के साथ उपयोगकर्ता-परिभाषित फ़िल्टर मापदंडों के अनुसार डिजिटल प्रोसेसिंग करते हैं।

34/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

DFSDM परिधीय समर्थन करता है: · चार मल्टीप्लेक्स इनपुट डिजिटल सीरियल चैनल:
विभिन्न मॉड्यूलेटर को जोड़ने के लिए कॉन्फ़िगर करने योग्य SPI इंटरफ़ेस कॉन्फ़िगर करने योग्य मैनचेस्टर कोडित 1-वायर इंटरफ़ेस PDM (पल्स-डेंसिटी मॉड्यूलेशन) माइक्रोफ़ोन इनपुट अधिकतम इनपुट क्लॉक आवृत्ति 20 मेगाहर्ट्ज तक (मैनचेस्टर कोडिंग के लिए 10 मेगाहर्ट्ज) मॉड्यूलेटर के लिए क्लॉक आउटपुट (0 से 20 मेगाहर्ट्ज) · चार आंतरिक डिजिटल समानांतर चैनलों से वैकल्पिक इनपुट (16-बिट इनपुट रिज़ॉल्यूशन तक): आंतरिक स्रोत: ADC डेटा या मेमोरी डेटा स्ट्रीम (DMA) · समायोज्य डिजिटल सिग्नल प्रोसेसिंग के साथ दो डिजिटल फ़िल्टर मॉड्यूल: Sincx फ़िल्टर: फ़िल्टर ऑर्डर/प्रकार (1 से 5), ओवरampलिंग अनुपात (1 से 1024) इंटीग्रेटर: ओवरampलिंग अनुपात (1 से 256) · 24-बिट तक आउटपुट डेटा रिज़ॉल्यूशन, हस्ताक्षरित आउटपुट डेटा प्रारूप · स्वचालित डेटा ऑफ़सेट सुधार (उपयोगकर्ता द्वारा रजिस्टर में संग्रहीत ऑफ़सेट) · निरंतर या एकल रूपांतरण · रूपांतरण की शुरुआत द्वारा ट्रिगर: सॉफ्टवेयर ट्रिगर आंतरिक टाइमर बाहरी घटनाएँ पहले डिजिटल फ़िल्टर मॉड्यूल (DFSDM) के साथ सिंक्रोनाइज़ रूप से रूपांतरण की शुरुआत · एनालॉग वॉचडॉग की विशेषता: कम-मूल्य और उच्च-मूल्य डेटा थ्रेशोल्ड रजिस्टर समर्पित कॉन्फ़िगर करने योग्य Sincx डिजिटल फ़िल्टर (ऑर्डर = 1 से 3,
ओवरampलिंग अनुपात = 1 से 32) अंतिम आउटपुट डेटा या चयनित इनपुट डिजिटल सीरियल चैनलों से इनपुट मानक रूपांतरण से स्वतंत्र रूप से निरंतर निगरानी · संतृप्त एनालॉग इनपुट मानों का पता लगाने के लिए शॉर्ट-सर्किट डिटेक्टर (नीचे और ऊपर की श्रेणी): सीरियल डेटा स्ट्रीम पर 8 से 1 लगातार 256 या 0 का पता लगाने के लिए 1-बिट काउंटर तक प्रत्येक इनपुट सीरियल चैनल की लगातार निगरानी · एनालॉग वॉचडॉग घटना या शॉर्ट-सर्किट डिटेक्टर घटना पर ब्रेक सिग्नल जनरेशन · चरम डिटेक्टर: सॉफ्टवेयर द्वारा रिफ्रेश किए गए अंतिम रूपांतरण डेटा के न्यूनतम और अधिकतम मानों का संग्रहण · अंतिम रूपांतरण डेटा को पढ़ने के लिए डीएमए क्षमता · रुकावट: रूपांतरण का अंत, ओवररन, एनालॉग वॉचडॉग, शॉर्ट सर्किट, इनपुट सीरियल चैनल
“इंजेक्टेड” रूपांतरणों के समय पर कोई प्रभाव डाले बिना सटीक समय के लिए और उच्च रूपांतरण प्राथमिकता के साथ “इंजेक्टेड” रूपांतरण

डीएस13875 रेव 5

35/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.23

ट्रू रैंडम नंबर जनरेटर (RNG)
इन उपकरणों में एक RNG अंतर्निहित होता है जो एकीकृत एनालॉग सर्किट द्वारा उत्पन्न 32-बिट यादृच्छिक संख्याएं प्रदान करता है।
RNG को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।
वास्तविक RNG एक समर्पित बस (सीपीयू द्वारा पठनीय नहीं) के माध्यम से सुरक्षित AES और PKA बाह्य उपकरणों से जुड़ता है।

3.24

क्रिप्टोग्राफ़िक और हैश प्रोसेसर (CRYP, SAES, PKA और HASH)
इन उपकरणों में एक क्रिप्टोग्राफिक प्रोसेसर लगा होता है जो उन्नत क्रिप्टोग्राफिक एल्गोरिदम का समर्थन करता है, जो आमतौर पर किसी सहकर्मी के साथ संदेशों का आदान-प्रदान करते समय गोपनीयता, प्रमाणीकरण, डेटा अखंडता और अस्वीकृति को सुनिश्चित करने के लिए आवश्यक होता है।
इन उपकरणों में एक समर्पित DPA प्रतिरोधी सुरक्षित AES 128- और 256-बिट कुंजी (SAES) और PKA हार्डवेयर एन्क्रिप्शन/डिक्रिप्शन त्वरक भी शामिल है, जिसमें समर्पित हार्डवेयर बस है जो CPU द्वारा पहुंच योग्य नहीं है।
CRYP की मुख्य विशेषताएं: · DES/TDES (डेटा एन्क्रिप्शन मानक/ट्रिपल डेटा एन्क्रिप्शन मानक): ECB (इलेक्ट्रॉनिक
कोडबुक) और सीबीसी (सिफर ब्लॉक चेनिंग) चेनिंग एल्गोरिदम, 64-, 128- या 192-बिट कुंजी · एईएस (उन्नत एन्क्रिप्शन मानक): ईसीबी, सीबीसी, जीसीएम, सीसीएम, और सीटीआर (काउंटर मोड) चेनिंग एल्गोरिदम, 128-, 192- या 256-बिट कुंजी
यूनिवर्सल HASH की मुख्य विशेषताएं: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (सुरक्षित HASH एल्गोरिदम) · HMAC
क्रिप्टोग्राफिक त्वरक DMA अनुरोध निर्माण का समर्थन करता है।
CRYP, SAES, PKA और HASH को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।

3.25

बूट और सुरक्षा और ओटीपी नियंत्रण (बीएसईसी)
बीएसईसी (बूट और सुरक्षा और ओटीपी नियंत्रण) का उद्देश्य ओटीपी (वन-टाइम प्रोग्रामेबल) फ्यूज बॉक्स को नियंत्रित करना है, जिसका उपयोग डिवाइस कॉन्फ़िगरेशन और सुरक्षा मापदंडों के लिए एम्बेडेड नॉन-वोलेटाइल स्टोरेज के लिए किया जाता है। बीएसईसी के कुछ हिस्से को केवल सुरक्षित सॉफ़्टवेयर द्वारा सुलभ के रूप में कॉन्फ़िगर किया जाना चाहिए।
बीएसईसी एसएईएस (सुरक्षित एईएस) के लिए एचडब्ल्यूकेईवाई 256-बिट के भंडारण के लिए ओटीपी शब्दों का उपयोग कर सकता है।

36/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.26

टाइमर और निगरानीकर्ता
उपकरणों में दो उन्नत नियंत्रण टाइमर, दस सामान्य प्रयोजन टाइमर (जिनमें से सात सुरक्षित हैं), दो बुनियादी टाइमर, पांच कम-शक्ति टाइमर, दो वॉचडॉग और प्रत्येक कॉर्टेक्स-ए7 में चार सिस्टम टाइमर शामिल हैं।
सभी टाइमर काउंटरों को डिबग मोड में स्थिर किया जा सकता है।
नीचे दी गई तालिका उन्नत-नियंत्रण, सामान्य-उद्देश्य, बुनियादी और कम-शक्ति टाइमर की विशेषताओं की तुलना करती है।

टाइमर प्रकार

घड़ी

तालिका 4. टाइमर सुविधा तुलना

काउंटर संकल्प-
विषय

काउंटर प्रकार

प्रीस्केलर कारक

DMA अनुरोध निर्माण

चैनल कैप्चर करें/तुलना करें

पूरक आउटपुट

अधिकतम इंटरफ़ेस
घड़ी (मेगाहर्ट्ज)

अधिकतम
घड़ी
घड़ी (मेगाहर्ट्ज)(1)

उन्नत TIM1, -नियंत्रण TIM8

16 बिट

ऊपर, नीचे कोई भी पूर्णांक, 1 ऊपर/नीचे और 65536 के बीच

हाँ

टीआईएम2 टीआईएम5

32 बिट

ऊपर, नीचे कोई भी पूर्णांक, 1 ऊपर/नीचे और 65536 के बीच

हाँ

टीआईएम3 टीआईएम4

16 बिट

ऊपर, नीचे कोई भी पूर्णांक, 1 ऊपर/नीचे और 65536 के बीच

हाँ

कोई भी पूर्णांक

TIM12(2) 16-बिट

1 के बीच

नहीं

सामान्य

और 65536

उद्देश्य

टिम13(2) टिम14(2)

16 बिट

1 के बीच कोई भी पूर्णांक
और 65536

नहीं

कोई भी पूर्णांक

TIM15(2) 16-बिट

1 के बीच

हाँ

और 65536

टिम16(2) टिम17(2)

16 बिट

1 के बीच कोई भी पूर्णांक
और 65536

हाँ

बुनियादी

टीआईएम6, टीआईएम7

16 बिट

1 के बीच कोई भी पूर्णांक
और 65536

हाँ

एलपीटीआईएम1,

कम बिजली

एलपीटीआईएम2(2), एलपीटीआईएम3(2),
एलपीटीआईएम4,

16 बिट

1, 2, 4, 8, ऊपर 16, 32, 64,
128

नहीं

एलपीटीआईएम5

104.5

209

नहीं

104.5

209

नहीं

104.5

209

नहीं

104.5

209

नहीं

104.5

209

104.5

209

104.5

209

नहीं

104.5

209

1(3)

नहीं

104.5 २०

1. अधिकतम टाइमर क्लॉक 209 मेगाहर्ट्ज तक है जो RCC में TIMGxPRE बिट पर निर्भर करता है। 2. सुरक्षित टाइमर। 3. LPTIM पर कोई कैप्चर चैनल नहीं।

डीएस13875 रेव 5

37/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.26.1 3.26.2 3.26.3

उन्नत नियंत्रण टाइमर (TIM1, TIM8)
उन्नत-नियंत्रण टाइमर (TIM1, TIM8) को 6 चैनलों पर मल्टीप्लेक्स किए गए तीन-चरण PWM जनरेटर के रूप में देखा जा सकता है। उनके पास प्रोग्राम करने योग्य सम्मिलित डेड टाइम के साथ पूरक PWM आउटपुट हैं। उन्हें पूर्ण सामान्य-उद्देश्य टाइमर के रूप में भी माना जा सकता है। उनके चार स्वतंत्र चैनलों का उपयोग निम्न के लिए किया जा सकता है: · इनपुट कैप्चर · आउटपुट तुलना · PWM जनरेशन (एज- या सेंटर-अलाइन्ड मोड) · वन-पल्स मोड आउटपुट
यदि इन्हें मानक 16-बिट टाइमर के रूप में कॉन्फ़िगर किया जाता है, तो इनमें सामान्य प्रयोजन वाले टाइमर जैसी ही विशेषताएं होती हैं। यदि इन्हें 16-बिट PWM जनरेटर के रूप में कॉन्फ़िगर किया जाता है, तो इनमें पूर्ण मॉड्यूलेशन क्षमता (0-100%) होती है।
उन्नत नियंत्रण टाइमर, सिंक्रनाइज़ेशन या इवेंट चेनिंग के लिए टाइमर लिंक सुविधा के माध्यम से सामान्य प्रयोजन टाइमर के साथ मिलकर काम कर सकता है।
TIM1 और TIM8 स्वतंत्र DMA अनुरोध निर्माण का समर्थन करते हैं।
सामान्य प्रयोजन टाइमर (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F डिवाइस में दस सिंक्रोनाइज़ेबल सामान्य-उद्देश्य टाइमर एम्बेडेड हैं (अंतर के लिए तालिका 4 देखें)। · TIM2, TIM3, TIM4, TIM5
TIM 2 और TIM5 एक 32-बिट ऑटो-रीलोड अप/डाउन काउंटर और एक 16-बिट प्रीस्केलर पर आधारित हैं, जबकि TIM3 और TIM4 एक 16-बिट ऑटो-रीलोड अप/डाउन काउंटर और एक 16-बिट प्रीस्केलर पर आधारित हैं। सभी टाइमर में इनपुट कैप्चर/आउटपुट तुलना, PWM या वन-पल्स मोड आउटपुट के लिए चार स्वतंत्र चैनल हैं। यह सबसे बड़े पैकेज पर 16 इनपुट कैप्चर/आउटपुट तुलना/PWM देता है। ये सामान्य-उद्देश्य वाले टाइमर एक साथ या अन्य सामान्य-उद्देश्य वाले टाइमर और उन्नत-नियंत्रण वाले टाइमर TIM1 और TIM8 के साथ सिंक्रोनाइज़ेशन या इवेंट चेनिंग के लिए टाइमर लिंक सुविधा के माध्यम से काम कर सकते हैं। इनमें से किसी भी सामान्य-उद्देश्य वाले टाइमर का उपयोग PWM आउटपुट उत्पन्न करने के लिए किया जा सकता है। TIM2, TIM3, TIM4, TIM5 सभी में स्वतंत्र DMA अनुरोध जनरेशन है। वे क्वाडरेचर (वृद्धिशील) एनकोडर सिग्नल और एक से चार हॉल-इफ़ेक्ट सेंसर से डिजिटल आउटपुट को संभालने में सक्षम हैं। · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 ये टाइमर 16-बिट ऑटो-रीलोड अपकाउंटर और 16-बिट प्रीस्केलर पर आधारित हैं। TIM13, TIM14, TIM16 और TIM17 में एक स्वतंत्र चैनल है, जबकि TIM12 और TIM15 में इनपुट कैप्चर/आउटपुट तुलना, PWM या वन-पल्स मोड आउटपुट के लिए दो स्वतंत्र चैनल हैं। उन्हें TIM2, TIM3, TIM4, TIM5 पूर्ण-विशेषताओं वाले सामान्य-उद्देश्य वाले टाइमर के साथ सिंक्रनाइज़ किया जा सकता है या सरल टाइमबेस के रूप में उपयोग किया जा सकता है। इनमें से प्रत्येक टाइमर को (ETZPC में) केवल सुरक्षित सॉफ़्टवेयर द्वारा सुलभ के रूप में परिभाषित किया जा सकता है।
बुनियादी टाइमर (TIM6 और TIM7)
इन टाइमरों का उपयोग मुख्यतः सामान्य 16-बिट समय आधार के रूप में किया जाता है।
TIM6 और TIM7 स्वतंत्र DMA अनुरोध निर्माण का समर्थन करते हैं।

38/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.26.4
3.26.5 २०

कम-शक्ति टाइमर (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
प्रत्येक कम-शक्ति वाले टाइमर में एक स्वतंत्र घड़ी होती है और यदि इसे LSE, LSI या किसी बाहरी घड़ी द्वारा क्लॉक किया जाता है तो यह स्टॉप मोड में भी चलता है। LPTIMx डिवाइस को स्टॉप मोड से जगाने में सक्षम है।
ये कम-शक्ति टाइमर निम्नलिखित सुविधाओं का समर्थन करते हैं: · 16-बिट ऑटोरिलोड रजिस्टर के साथ 16-बिट अप काउंटर · 16-बिट तुलना रजिस्टर · कॉन्फ़िगर करने योग्य आउटपुट: पल्स, पीडब्लूएम · निरंतर / एक-शॉट मोड · चयन करने योग्य सॉफ़्टवेयर / हार्डवेयर इनपुट ट्रिगर · चयन करने योग्य घड़ी स्रोत:
आंतरिक घड़ी स्रोत: एलएसई, एलएसआई, एचएसआई या एपीबी घड़ी एलपीटीआईएम इनपुट पर बाहरी घड़ी स्रोत (बिना किसी आंतरिक घड़ी के भी काम करना)
स्रोत चल रहा है, पल्स काउंटर एप्लिकेशन द्वारा उपयोग किया जाता है) · प्रोग्रामेबल डिजिटल गड़बड़ फ़िल्टर · एनकोडर मोड
LPTIM2 और LPTIM3 को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।
स्वतंत्र निगरानी संस्थाएं (IWDG1, IWDG2)
एक स्वतंत्र वॉचडॉग 12-बिट डाउनकाउंटर और 8-बिट प्रीस्केलर पर आधारित होता है। इसे एक स्वतंत्र 32 kHz आंतरिक RC (LSI) से क्लॉक किया जाता है और, चूंकि यह मुख्य क्लॉक से स्वतंत्र रूप से संचालित होता है, इसलिए यह स्टॉप और स्टैंडबाय मोड में काम कर सकता है। समस्या होने पर डिवाइस को रीसेट करने के लिए IWDG को वॉचडॉग के रूप में इस्तेमाल किया जा सकता है। यह विकल्प बाइट्स के माध्यम से हार्डवेयर या सॉफ़्टवेयर कॉन्फ़िगर करने योग्य है।
IWDG1 को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।
जेनेरिक टाइमर (कॉर्टेक्स-A7 CNT)
कॉर्टेक्स-ए7 के अंदर एम्बेडेड कॉर्टेक्स-ए7 जेनेरिक टाइमर को सिस्टम टाइमिंग जेनरेशन (एसटीजीईएन) से प्राप्त मान द्वारा फीड किया जाता है।
कॉर्टेक्स-A7 प्रोसेसर निम्नलिखित टाइमर प्रदान करता है: · सुरक्षित और असुरक्षित मोड में उपयोग के लिए भौतिक टाइमर
भौतिक टाइमर के लिए रजिस्टरों को सुरक्षित और असुरक्षित प्रतियां प्रदान करने के लिए बैंक किया जाता है। · गैर-सुरक्षित मोड में उपयोग के लिए वर्चुअल टाइमर · हाइपरवाइजर मोड में उपयोग के लिए भौतिक टाइमर
सामान्य टाइमर मेमोरी मैप्ड परिधीय नहीं होते हैं और केवल विशिष्ट कॉर्टेक्स-A7 कोप्रोसेसर निर्देशों (cp15) द्वारा ही उन तक पहुंचा जा सकता है।

3.27

सिस्टम टाइमर जनरेशन (STGEN)
सिस्टम टाइमिंग जनरेशन (STGEN) एक समय-गणना मान उत्पन्न करता है जो एक सुसंगत प्रदान करता है view सभी कॉर्टेक्स-ए7 जेनेरिक टाइमर के लिए समय की गणना।

डीएस13875 रेव 5

39/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

सिस्टम टाइमिंग जनरेशन में निम्नलिखित मुख्य विशेषताएं हैं: · रोल-ओवर समस्याओं से बचने के लिए 64-बिट वाइड · शून्य या प्रोग्राम करने योग्य मान से शुरू करें · कंट्रोल एपीबी इंटरफ़ेस (एसटीजीईएनसी) जो टाइमर को सहेजने और पुनर्स्थापित करने में सक्षम बनाता है
पावरडाउन घटनाओं के पार · केवल पढ़ने के लिए एपीबी इंटरफ़ेस (एसटीजीईएनआर) जो टाइमर मान को गैर-
सुरक्षित सॉफ्टवेयर और डीबग उपकरण · टाइमर मान वृद्धि जिसे सिस्टम डीबग के दौरान रोका जा सकता है
STGENC को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।

3.28

वास्तविक समय घड़ी (RTC)
आरटीसी सभी निम्न-शक्ति मोडों को प्रबंधित करने के लिए स्वचालित वेकअप प्रदान करता है। आरटीसी एक स्वतंत्र बीसीडी टाइमर/काउंटर है और प्रोग्रामयोग्य अलार्म इंटरप्ट के साथ दिन के समय की घड़ी/कैलेंडर प्रदान करता है।
आरटीसी में व्यवधान क्षमता के साथ एक आवधिक प्रोग्रामयोग्य वेकअप फ्लैग भी शामिल है।
दो 32-बिट रजिस्टर में सेकंड, मिनट, घंटे (12- या 24-घंटे का प्रारूप), दिन (सप्ताह का दिन), तिथि (महीने का दिन), महीना और वर्ष शामिल होते हैं, जिन्हें बाइनरी कोडेड दशमलव प्रारूप (BCD) में व्यक्त किया जाता है। उप-सेकंड मान बाइनरी प्रारूप में भी उपलब्ध है।
सॉफ्टवेयर ड्राइवर प्रबंधन को आसान बनाने के लिए बाइनरी मोड का समर्थन किया गया है।
28-, 29- (लीप वर्ष), 30-, और 31-दिन के महीनों के लिए क्षतिपूर्ति स्वचालित रूप से की जाती है। डेलाइट सेविंग टाइम क्षतिपूर्ति भी की जा सकती है।
अतिरिक्त 32-बिट रजिस्टर में प्रोग्राम योग्य अलार्म उपसेकंड, सेकंड, मिनट, घंटे, दिन और तारीख शामिल होते हैं।
क्रिस्टल ऑसिलेटर सटीकता में किसी भी विचलन की भरपाई के लिए एक डिजिटल अंशांकन सुविधा उपलब्ध है।
बैकअप डोमेन रीसेट के बाद, सभी RTC रजिस्टर संभावित परजीवी लेखन पहुंच के विरुद्ध सुरक्षित हो जाते हैं और सुरक्षित पहुंच द्वारा संरक्षित हो जाते हैं।
जब तक आपूर्ति की मात्राtagऑपरेटिंग रेंज में रहते हुए, RTC कभी नहीं रुकता, चाहे डिवाइस की स्थिति कुछ भी हो (रन मोड, कम-पावर मोड या रीसेट के अंतर्गत)।
आरटीसी की मुख्य विशेषताएं निम्नलिखित हैं: · उपसेकंड, सेकंड, मिनट, घंटे (12 या 24 प्रारूप), दिन (दिन का) वाला कैलेंडर
सप्ताह), तारीख (महीने का दिन), महीना और साल · सॉफ़्टवेयर द्वारा प्रोग्राम करने योग्य डेलाइट सेविंग मुआवजा · इंटरप्ट फ़ंक्शन के साथ प्रोग्राम करने योग्य अलार्म। अलार्म को किसी भी द्वारा ट्रिगर किया जा सकता है
कैलेंडर फ़ील्ड का संयोजन। · स्वचालित वेकअप इकाई एक आवधिक ध्वज उत्पन्न करती है जो स्वचालित वेकअप को ट्रिगर करती है
व्यवधान · संदर्भ घड़ी का पता लगाना: एक अधिक सटीक दूसरी स्रोत घड़ी (50 या 60 हर्ट्ज) का उपयोग किया जा सकता है
कैलेंडर परिशुद्धता को बढ़ाने के लिए उपयोग किया जाता है। · उप-सेकंड शिफ्ट सुविधा का उपयोग करके बाहरी घड़ी के साथ सटीक सिंक्रनाइज़ेशन · डिजिटल अंशांकन सर्किट (आवधिक काउंटर सुधार): 0.95 पीपीएम सटीकता, एक में प्राप्त की गई
कई सेकंड की अंशांकन विंडो

40/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

· टाइम्सamp ईवेंट सेविंग के लिए फ़ंक्शन · SAE तक सीधे बस एक्सेस के साथ RTC बैकअप रजिस्टर में SWKEY का संग्रहण (नहीं)
सीपीयू द्वारा पठनीय) · मास्केबल इंटरप्ट/ईवेंट:
अलार्म ए अलार्म बी वेकअप इंटरप्ट टाइमस्टamp · ट्रस्टज़ोन समर्थन: आरटीसी पूरी तरह से सुरक्षित अलार्म ए, अलार्म बी, वेकअप टाइमर और टाइमस्टamp व्यक्तिगत सुरक्षित या असुरक्षित
कॉन्फ़िगरेशन RTC कैलिब्रेशन सुरक्षित पर गैर-सुरक्षित कॉन्फ़िगरेशन में किया गया

3.29

Tampएर और बैकअप रजिस्टर (टीAMP)
32 x 32-बिट बैकअप रजिस्टर सभी कम-पावर मोड में और VBAT मोड में भी बनाए रखे जाते हैं। इनका उपयोग संवेदनशील डेटा को संग्रहीत करने के लिए किया जा सकता है क्योंकि उनकी सामग्री कम से कम द्वारा संरक्षित होती है।ampएर डिटेक्शन सर्किट.
सात टampएर इनपुट पिन और पांच टीampएंटी-टी के लिए एर आउटपुट पिन उपलब्ध हैंampबाहरी टी का पता लगाना।ampएर पिन को एज डिटेक्शन, एज और लेवल, फ़िल्टरिंग के साथ लेवल डिटेक्शन या सक्रिय टी के लिए कॉन्फ़िगर किया जा सकता हैampयह स्वचालित रूप से जाँच करके सुरक्षा स्तर को बढ़ाता है कि टीampपिन बाहरी रूप से खुले या शॉर्ट नहीं हैं।
TAMP मुख्य विशेषताएं · 32 बैकअप रजिस्टर (टीAMP_BKPxR) को RTC डोमेन में क्रियान्वित किया गया है जो शेष है
VDD पावर बंद होने पर VBAT द्वारा संचालित · 12 टीampउपलब्ध पिन (सात इनपुट और पांच आउटपुट) · कोई भी पिनampईआर डिटेक्शन एक आरटीसी टाइमस्ट उत्पन्न कर सकता हैamp घटना. · कोई भी टीampईआर डिटेक्शन बैकअप रजिस्टरों को मिटा देता है। · ट्रस्टज़ोन समर्थन:
टीampसुरक्षित या असुरक्षित कॉन्फ़िगरेशन बैकअप तीन कॉन्फ़िगर करने योग्य आकार वाले क्षेत्रों में कॉन्फ़िगरेशन पंजीकृत करता है:
. एक पठन/लेखन सुरक्षित क्षेत्र . एक लेखन सुरक्षित/पठन असुरक्षित क्षेत्र . एक पठन/लेखन असुरक्षित क्षेत्र · मोनोटोनिक काउंटर

3.30

अंतर-एकीकृत सर्किट इंटरफेस (I2C1, I2C2, I2C3, I2C4, I2C5)
डिवाइस में पांच I2C इंटरफेस सम्मिलित हैं।
I2C बस इंटरफ़ेस STM32MP133C/F और सीरियल I2C बस के बीच संचार को संभालता है। यह सभी I2C बस-विशिष्ट अनुक्रमण, प्रोटोकॉल, मध्यस्थता और समय को नियंत्रित करता है।

डीएस13875 रेव 5

41/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

I2C परिधीय समर्थन करता है: · I2C-बस विनिर्देश और उपयोगकर्ता मैनुअल rev. 5 संगतता:
स्लेव और मास्टर मोड, मल्टीमास्टर क्षमता मानक-मोड (Sm), 100 kbit/s तक की बिटरेट के साथ फ़ास्ट-मोड (Fm), 400 kbit/s तक की बिटरेट के साथ फ़ास्ट-मोड प्लस (Fm+), 1 Mbit/s तक की बिटरेट और 20 mA आउटपुट ड्राइव I/Os 7-बिट और 10-बिट एड्रेसिंग मोड, एकाधिक 7-बिट स्लेव एड्रेस प्रोग्रामेबल सेटअप और होल्ड समय वैकल्पिक क्लॉक स्ट्रेचिंग · सिस्टम प्रबंधन बस (SMBus) विनिर्देश rev 2.0 संगतता: हार्डवेयर PEC (पैकेट त्रुटि जाँच) निर्माण और ACK के साथ सत्यापन
नियंत्रण पता समाधान प्रोटोकॉल (ARP) समर्थन SMBus अलर्ट · पावर सिस्टम प्रबंधन प्रोटोकॉल (PMBusTM) विनिर्देश rev 1.1 संगतता · स्वतंत्र घड़ी: स्वतंत्र घड़ी स्रोतों का एक विकल्प जो I2C संचार गति को PCLK पुनर्प्रोग्रामिंग से स्वतंत्र होने की अनुमति देता है · पता मिलान पर स्टॉप मोड से वेकअप · प्रोग्राम करने योग्य एनालॉग और डिजिटल शोर फ़िल्टर · DMA क्षमता के साथ 1-बाइट बफर
I2C3, I2C4 और I2C5 को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।

3.31

यूनिवर्सल सिंक्रोनस एसिंक्रोनस रिसीवर ट्रांसमीटर (USART1, USART2, USART3, USART6 और UART4, UART5, UART7, UART8)
डिवाइस में चार एम्बेडेड यूनिवर्सल सिंक्रोनस रिसीवर ट्रांसमीटर (USART1, USART2, USART3 और USART6) और चार यूनिवर्सल एसिंक्रोनस रिसीवर ट्रांसमीटर (UART4, UART5, UART7 और UART8) हैं। USARTx और UARTx सुविधाओं के सारांश के लिए नीचे दी गई तालिका देखें।
ये इंटरफेस एसिंक्रोनस संचार, IrDA SIR ENDEC समर्थन, मल्टीप्रोसेसर संचार मोड, सिंगल-वायर हाफ-डुप्लेक्स संचार मोड प्रदान करते हैं और इनमें LIN मास्टर/स्लेव क्षमता होती है। वे CTS और RTS सिग्नल का हार्डवेयर प्रबंधन और RS485 ड्राइवर सक्षम प्रदान करते हैं। वे 13 Mbit/s तक की गति से संचार करने में सक्षम हैं।
USART1, USART2, USART3 और USART6 स्मार्टकार्ड मोड (ISO 7816 अनुरूप) और SPI जैसी संचार क्षमता भी प्रदान करते हैं।
सभी USART में CPU क्लॉक से स्वतंत्र एक क्लॉक डोमेन होता है, जो USARTx को 32 Kbaud तक के बॉडरेट्स का उपयोग करके STM133MP200C/F को स्टॉप मोड से जगाने की अनुमति देता है। स्टॉप मोड से जागने की घटनाएं प्रोग्राम करने योग्य होती हैं और ये हो सकती हैं:
· प्रारंभ बिट का पता लगाना
· कोई भी प्राप्त डेटा फ़्रेम
· एक विशिष्ट प्रोग्राम्ड डेटा फ़्रेम

42/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

सभी USART इंटरफेस DMA कंट्रोलर द्वारा सर्व किए जा सकते हैं।

तालिका 5. USART/UART विशेषताएँ

USART मोड/विशेषताएं(1)

यूएसएआरटी1/2/3/6

यूएआरटी4/5/7/8

मॉडेम के लिए हार्डवेयर प्रवाह नियंत्रण

डीएमए का उपयोग कर सतत संचार

मल्टीप्रोसेसर संचार

सिंक्रोनस SPI मोड (मास्टर/स्लेव)

–

स्मार्टकार्ड मोड

–

एकल-तार अर्ध-द्वैध संचार IrDA SIR ENDEC ब्लॉक

लिन मोड

दोहरी घड़ी डोमेन और कम बिजली मोड से जागना

रिसीवर टाइमआउट मोडबस संचार में बाधा

ऑटो बॉड दर का पता लगाना

ड्राइवर सक्षम करें

USART डेटा लंबाई

7, 8 और 9 बिट्स

1. X = समर्थित.

USART1 और USART2 को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।

3.32

सीरियल परिधीय इंटरफेस (SPI1, SPI2, SPI3, SPI4, SPI5) अंतर-एकीकृत ध्वनि इंटरफेस (I2S1, I2S2, I2S3, I2S4)
डिवाइस में पाँच SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4, और SPI5) तक की सुविधा है जो मास्टर और स्लेव मोड में, हाफ-डुप्लेक्स, फुलडुप्लेक्स और सिम्प्लेक्स मोड में 50 Mbit/s तक संचार की अनुमति देते हैं। 3-बिट प्रीस्केलर आठ मास्टर मोड आवृत्तियाँ देता है और फ़्रेम 4 से 16 बिट्स तक कॉन्फ़िगर करने योग्य है। सभी SPI इंटरफ़ेस NSS पल्स मोड, TI मोड, हार्डवेयर CRC गणना और DMA क्षमता के साथ 8-बिट एम्बेडेड Rx और Tx FIFOs के गुणन का समर्थन करते हैं।
I2S1, I2S2, I2S3, और I2S4 को SPI1, SPI2, SPI3 और SPI4 के साथ मल्टीप्लेक्स किया जाता है। इन्हें मास्टर या स्लेव मोड में, फुल-डुप्लेक्स और हाफ-डुप्लेक्स संचार मोड में संचालित किया जा सकता है, और इन्हें इनपुट या आउटपुट चैनल के रूप में 16- या 32-बिट रिज़ॉल्यूशन के साथ संचालित करने के लिए कॉन्फ़िगर किया जा सकता है। ऑडियोamp8 kHz से 192 kHz तक की आवृत्तियों का समर्थन किया जाता है। सभी I2S इंटरफेस DMA क्षमता के साथ 8-बिट एम्बेडेड Rx और Tx FIFOs के गुणन का समर्थन करते हैं।
SPI4 और SPI5 को (ETZPC में) केवल सुरक्षित सॉफ्टवेयर द्वारा ही पहुंच योग्य के रूप में परिभाषित किया जा सकता है।

3.33

सीरियल ऑडियो इंटरफेस (SAI1, SAI2)
डिवाइस में दो SAIs एम्बेड किए गए हैं जो कई स्टीरियो या मोनो ऑडियो प्रोटोकॉल के डिजाइन की अनुमति देते हैं

डीएस13875 रेव 5

43/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

जैसे कि I2S, LSB या MSB-जस्टिफाइड, PCM/DSP, TDM या AC'97. जब ऑडियो ब्लॉक को ट्रांसमीटर के रूप में कॉन्फ़िगर किया जाता है, तो SPDIF आउटपुट उपलब्ध होता है. लचीलेपन और पुनर्संयोजन के इस स्तर को लाने के लिए, प्रत्येक SAI में दो स्वतंत्र ऑडियो उप-ब्लॉक होते हैं. प्रत्येक ब्लॉक का अपना क्लॉक जनरेटर और I/O लाइन नियंत्रक होता है. ऑडियोamp192 kHz तक की आवृत्तियों का समर्थन किया जाता है। इसके अलावा, एक एम्बेडेड PDM इंटरफ़ेस की बदौलत आठ माइक्रोफ़ोन तक का समर्थन किया जा सकता है। SAI मास्टर या स्लेव कॉन्फ़िगरेशन में काम कर सकता है। ऑडियो सब-ब्लॉक या तो रिसीवर या ट्रांसमीटर हो सकते हैं और सिंक्रोनस या एसिंक्रोनस रूप से (दूसरे के संबंध में) काम कर सकते हैं। SAI को सिंक्रोनस रूप से काम करने के लिए अन्य SAI के साथ जोड़ा जा सकता है।

3.34

एसपीडीआईएफ रिसीवर इंटरफ़ेस (एसपीडीआईएफआरएक्स)
SPDIFRX को IEC-60958 और IEC-61937 के अनुरूप S/PDIF प्रवाह प्राप्त करने के लिए डिज़ाइन किया गया है। ये मानक उच्च गति तक सरल स्टीरियो स्ट्रीम का समर्थन करते हैंample दर, और संपीड़ित मल्टी-चैनल सराउंड साउंड, जैसे कि डॉल्बी या डीटीएस (5.1 तक) द्वारा परिभाषित।
SPDIFRX की मुख्य विशेषताएं निम्नलिखित हैं: · अधिकतम चार इनपुट उपलब्ध हैं · स्वचालित प्रतीक दर पहचान · अधिकतम प्रतीक दर: 12.288 मेगाहर्ट्ज · 32 से 192 kHz तक स्टीरियो स्ट्रीम समर्थित · ऑडियो IEC-60958 और IEC-61937, उपभोक्ता अनुप्रयोगों का समर्थन · समता बिट प्रबंधन · ऑडियो के लिए DMA का उपयोग करके संचारampलेस · नियंत्रण और उपयोगकर्ता चैनल जानकारी के लिए DMA का उपयोग करके संचार · व्यवधान क्षमताएँ
SPDIFRX रिसीवर सिंबल दर का पता लगाने और आने वाली डेटा स्ट्रीम को डीकोड करने के लिए सभी आवश्यक सुविधाएँ प्रदान करता है। उपयोगकर्ता वांछित SPDIF इनपुट का चयन कर सकता है, और जब कोई वैध सिग्नल उपलब्ध होता है, तो SPDIFRX पुनः सिग्नल देता है।ampआने वाले सिग्नल को रिकॉर्ड करता है, मैनचेस्टर स्ट्रीम को डिकोड करता है, और फ्रेम, सब-फ्रेम और ब्लॉक तत्वों को पहचानता है। SPDIFRX CPU को डिकोड किया गया डेटा और संबंधित स्टेटस फ्लैग डिलीवर करता है।
SPDIFRX spdif_frame_sync नामक एक संकेत भी प्रदान करता है, जो S/PDIF उप-फ्रेम दर पर टॉगल करता है जिसका उपयोग सटीक फ्रेम दर की गणना करने के लिए किया जाता है।ampघड़ी बहाव एल्गोरिदम के लिए दर.

3.35

सुरक्षित डिजिटल इनपुट/आउटपुट मल्टीमीडिया कार्ड इंटरफेस (एसडीएमएमसी1, एसडीएमएमसी2)
दो सुरक्षित डिजिटल इनपुट/आउटपुट मल्टीमीडिया कार्ड इंटरफेस (एसडीएमएमसी) एएचबी बस और एसडी मेमोरी कार्ड, एसडीआईओ कार्ड और एमएमसी उपकरणों के बीच इंटरफेस प्रदान करते हैं।
एसडीएमएमसी विशेषताओं में निम्नलिखित शामिल हैं: · एम्बेडेड मल्टीमीडिया कार्ड सिस्टम विनिर्देश संस्करण 5.1 का अनुपालन
तीन अलग-अलग डेटाबस मोड के लिए कार्ड समर्थन: 1-बिट (डिफ़ॉल्ट), 4-बिट और 8-बिट

44/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

(HS200 SDMMC_CK गति अधिकतम स्वीकृत I/O गति तक सीमित है)(HS400 समर्थित नहीं है)
· मल्टीमीडिया कार्ड के पिछले संस्करणों के साथ पूर्ण संगतता (पिछड़ा संगतता)
· SD मेमोरी कार्ड विनिर्देशन संस्करण 4.1 के साथ पूर्ण अनुपालन (SDR104 SDMMC_CK गति अधिकतम स्वीकृत I/O गति तक सीमित, SPI मोड और UHS-II मोड समर्थित नहीं)
· SDIO कार्ड विनिर्देशन संस्करण 4.0 के साथ पूर्ण अनुपालन दो विभिन्न डेटाबस मोड के लिए कार्ड समर्थन: 1-बिट (डिफ़ॉल्ट) और 4-बिट (SDR104 SDMMC_CK गति अधिकतम स्वीकृत I/O गति तक सीमित, SPI मोड और UHS-II मोड समर्थित नहीं)
· 208-बिट मोड के लिए 8 Mbyte/s तक डेटा स्थानांतरण (अधिकतम स्वीकृत I/O गति पर निर्भर करता है)
· डेटा और कमांड आउटपुट बाहरी द्विदिश ड्राइवरों को नियंत्रित करने के लिए सिग्नल सक्षम करते हैं
· SDMMC होस्ट इंटरफ़ेस में एम्बेडेड समर्पित DMA नियंत्रक, इंटरफ़ेस और SRAM के बीच उच्च गति स्थानान्तरण की अनुमति देता है
· IDMA लिंक्ड सूची समर्थन
· समर्पित विद्युत आपूर्ति, क्रमशः SDMMC1 और SDMMC2 के लिए VDDSD1 और VDDSD2, UHS-I मोड में SD कार्ड इंटरफ़ेस पर लेवल-शिफ्टर डालने की आवश्यकता को समाप्त करता है
SDMMC1 और SDMMC2 के लिए केवल कुछ GPIO ही समर्पित VDDSD1 या VDDSD2 सप्लाई पिन पर उपलब्ध हैं। वे SDMMC1 और SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6) के लिए डिफ़ॉल्ट बूट GPIO का हिस्सा हैं। उन्हें वैकल्पिक फ़ंक्शन तालिका में “_VSD1” या “_VSD2” प्रत्यय वाले संकेतों द्वारा पहचाना जा सकता है।
प्रत्येक एसडीएमएमसी एक विलंब ब्लॉक (डीएलवाईबीएसडी) के साथ युग्मित है, जो 100 मेगाहर्ट्ज से अधिक बाह्य डेटा आवृत्ति को समर्थन प्रदान करता है।
दोनों SDMMC इंटरफेस में सुरक्षित कॉन्फ़िगरेशन पोर्ट हैं।

3.36

नियंत्रक क्षेत्र नेटवर्क (FDCAN1, FDCAN2)
नियंत्रक क्षेत्र नेटवर्क (CAN) उपप्रणाली में दो CAN मॉड्यूल, एक साझा संदेश RAM मेमोरी और एक घड़ी अंशांकन इकाई शामिल होती है।
दोनों CAN मॉड्यूल (FDCAN1 और FDCAN2) ISO 11898-1 (CAN प्रोटोकॉल विनिर्देश संस्करण 2.0 भाग A, B) और CAN FD प्रोटोकॉल विनिर्देश संस्करण 1.0 के अनुरूप हैं।
10-Kbyte मैसेज RAM मेमोरी फ़िल्टर, रिसीव FIFO, रिसीव बफ़र्स, ट्रांसमिट इवेंट FIFO और ट्रांसमिट बफ़र्स (साथ ही TTCAN के लिए ट्रिगर्स) को लागू करती है। यह मैसेज RAM दो FDCAN1 और FDCAN2 मॉड्यूल के बीच साझा की जाती है।
सामान्य घड़ी अंशांकन इकाई वैकल्पिक है। इसका उपयोग FDCAN1 द्वारा प्राप्त CAN संदेशों का मूल्यांकन करके, HSI आंतरिक RC ऑसिलेटर और PLL से FDCAN2 और FDCAN1 दोनों के लिए एक अंशांकित घड़ी उत्पन्न करने के लिए किया जा सकता है।

डीएस13875 रेव 5

45/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.37

यूनिवर्सल सीरियल बस हाई-स्पीड होस्ट (USBH)
डिवाइस में दो भौतिक पोर्ट के साथ एक USB हाई-स्पीड होस्ट (480 Mbit/s तक) एम्बेड किया गया है। USBH प्रत्येक पोर्ट पर स्वतंत्र रूप से कम, पूर्ण-गति (OHCI) और साथ ही उच्च-गति (EHCI) दोनों संचालन का समर्थन करता है। यह दो ट्रांसीवर को एकीकृत करता है जिनका उपयोग कम-गति (1.2 Mbit/s), पूर्ण-गति (12 Mbit/s) या उच्च-गति संचालन (480 Mbit/s) के लिए किया जा सकता है। दूसरा हाई-स्पीड ट्रांसीवर OTG हाई-स्पीड के साथ साझा किया जाता है।
USBH USB 2.0 विनिर्देश के अनुरूप है। USBH नियंत्रकों को समर्पित घड़ियों की आवश्यकता होती है जो USB हाई-स्पीड PHY के अंदर PLL द्वारा उत्पन्न होती हैं।

3.38

यूएसबी ऑन-द-गो हाई-स्पीड (ओटीजी)
डिवाइस में एक USB OTG हाई-स्पीड (480 Mbit/s तक) डिवाइस/होस्ट/OTG पेरिफेरल एम्बेड किया गया है। OTG फुल-स्पीड और हाई-स्पीड दोनों तरह के ऑपरेशन को सपोर्ट करता है। हाई-स्पीड ऑपरेशन (480 Mbit/s) के लिए ट्रांसीवर को USB होस्ट के दूसरे पोर्ट के साथ शेयर किया जाता है।
USB OTG HS USB 2.0 विनिर्देश और OTG 2.0 विनिर्देश के अनुरूप है। इसमें सॉफ़्टवेयर-कॉन्फ़िगर करने योग्य एंडपॉइंट सेटिंग है और यह सस्पेंड/रिज्यूम का समर्थन करता है। USB OTG नियंत्रकों को एक समर्पित 48 मेगाहर्ट्ज क्लॉक की आवश्यकता होती है जो RCC के अंदर या USB हाई-स्पीड PHY के अंदर PLL द्वारा उत्पन्न होती है।
यूएसबी ओटीजी एचएस की मुख्य विशेषताएं नीचे सूचीबद्ध हैं: · गतिशील फीफो साइजिंग के साथ 4 केबाइट का संयुक्त आरएक्स और टीएक्स फीफो साइज · एसआरपी (सत्र अनुरोध प्रोटोकॉल) और एचएनपी (होस्ट वार्ता प्रोटोकॉल) समर्थन · आठ द्विदिशिक समापन बिंदु · आवधिक आउट समर्थन के साथ 16 होस्ट चैनल · ओटीजी 1.3 और ओटीजी 2.0 संचालन मोड के लिए कॉन्फ़िगर करने योग्य सॉफ्टवेयर · यूएसबी 2.0 एलपीएम (लिंक पावर प्रबंधन) समर्थन · बैटरी चार्जिंग विनिर्देश संशोधन 1.2 समर्थन · एचएस ओटीजी पीएचवाई समर्थन · आंतरिक यूएसबी डीएमए · एचएनपी/एसएनपी/आईपी अंदर (किसी बाहरी प्रतिरोधक की आवश्यकता नहीं) · ओटीजी/होस्ट मोड के लिए, बस-संचालित डिवाइस के मामले में पावर स्विच की आवश्यकता होती है
जुड़े हुए।
यूएसबी ओटीजी कॉन्फ़िगरेशन पोर्ट सुरक्षित किया जा सकता है।

46/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

फंक्शनल ओवरview

3.39

गीगाबिट ईथरनेट MAC इंटरफेस (ETH1, ETH2)
ये उपकरण उद्योग-मानक माध्यम-स्वतंत्र इंटरफेस (MII), कम माध्यम-स्वतंत्र इंटरफेस (RMII), या कम गीगाबिट माध्यम-स्वतंत्र इंटरफेस (RGMII) के माध्यम से ईथरनेट LAN संचार के लिए दो IEEE-802.3-2002-अनुरूप गीगाबिट मीडिया एक्सेस कंट्रोलर (GMAC) प्रदान करते हैं।
डिवाइस को फिजिकल LAN बस (ट्विस्टेड-पेयर, फाइबर, आदि) से कनेक्ट करने के लिए बाहरी फिजिकल इंटरफ़ेस डिवाइस (PHY) की आवश्यकता होती है। PHY को MII के लिए 17 सिग्नल, RMII के लिए 7 सिग्नल या RGMII के लिए 13 सिग्नल का उपयोग करके डिवाइस पोर्ट से जोड़ा जाता है, और इसे STM25MP125C/F या PHY से 32 MHz (MII, RMII, RGMII) या 133 MHz (RGMII) का उपयोग करके क्लॉक किया जा सकता है।
उपकरणों में निम्नलिखित विशेषताएं शामिल हैं: · संचालन मोड और PHY इंटरफेस
10-, 100-, और 1000-एमबिट/एस डेटा स्थानांतरण दर पूर्ण-द्वैध और अर्ध-द्वैध दोनों परिचालनों का समर्थन MII, RMII और RGMII PHY इंटरफेस · प्रसंस्करण नियंत्रण बहु-परत पैकेट फ़िल्टरिंग: स्रोत (SA) और गंतव्य (DA) पर MAC फ़िल्टरिंग
परफेक्ट और हैश फिल्टर के साथ पता, VLAN tagपरफेक्ट और हैश फिल्टर के साथ -आधारित फ़िल्टरिंग, आईपी स्रोत (एसए) या गंतव्य (डीए) पते पर लेयर 3 फ़िल्टरिंग, स्रोत (एसपी) या गंतव्य (डीपी) पोर्ट पर लेयर 4 फ़िल्टरिंग डबल वीएलएएन प्रोसेसिंग: अधिकतम दो वीएलएएन का सम्मिलन tags संचारित पथ में, tag प्राप्त पथ में फ़िल्टरिंग IEEE 1588-2008/PTPv2 समर्थन RMON/MIB काउंटरों के साथ नेटवर्क सांख्यिकी का समर्थन करता है (RFC2819/RFC2665) · हार्डवेयर ऑफ़लोड प्रोसेसिंग प्रस्तावना और फ़्रेम के प्रारंभ का डेटा (SFD) प्रविष्टि या विलोपन IP हेडर और TCP/UDP/ICMP पेलोड के लिए इंटीग्रिटी चेकसम ऑफ़लोड इंजन: संचारित चेकसम गणना और प्रविष्टि, प्राप्त चेकसम गणना और तुलना डिवाइस MAC पते के साथ स्वचालित ARP अनुरोध प्रतिक्रिया TCP विभाजन: बड़े संचारित TCP पैकेट का स्वचालित रूप से कई छोटे पैकेटों में विभाजन · कम-पावर मोड ऊर्जा कुशल ईथरनेट (मानक IEEE 802.3az-2010) रिमोट वेकअप पैकेट और AMD मैजिक पैकेटTM पहचान
ETH1 और ETH2 दोनों को सुरक्षित के रूप में प्रोग्राम किया जा सकता है। सुरक्षित होने पर, AXI इंटरफ़ेस पर लेनदेन सुरक्षित होते हैं, और कॉन्फ़िगरेशन रजिस्टर को केवल सुरक्षित एक्सेस द्वारा ही संशोधित किया जा सकता है।

डीएस13875 रेव 5

47/219
48

फंक्शनल ओवरview

एसटीएम32एमपी133सी/एफ

3.40

डिबग अवसंरचना
ये उपकरण सॉफ्टवेयर विकास और सिस्टम एकीकरण का समर्थन करने के लिए निम्नलिखित डिबग और ट्रेस सुविधाएँ प्रदान करते हैं: · ब्रेकपॉइंट डिबगिंग · कोड निष्पादन ट्रेसिंग · सॉफ्टवेयर इंस्ट्रूमेंटेशन · जेTAG डिबग पोर्ट · सीरियल-वायर डिबग पोर्ट · ट्रिगर इनपुट और आउटपुट · ट्रेस पोर्ट · आर्म कोरसाइट डिबग और ट्रेस घटक
डिबग को J के माध्यम से नियंत्रित किया जा सकता हैTAG/सीरियल-वायर डिबग एक्सेस पोर्ट, उद्योग मानक डिबगिंग टूल का उपयोग करके।
ट्रेस पोर्ट लॉगिंग और विश्लेषण के लिए डेटा कैप्चर करने की अनुमति देता है।
बीएसईसी में प्रमाणीकरण संकेतों द्वारा सुरक्षित क्षेत्रों तक डिबग पहुंच सक्षम की जाती है।

48/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

पिनआउट, पिन विवरण और वैकल्पिक कार्य

चित्र 5. STM32MP133C/F LFBGA289 बैलआउट

वीएसएस

पीए9

पीडी10

पीबी7

पीई7

पीडी5

पीई8

पीजी4

पीएच9

पीएच13

पीसी7

पीबी9

पीबी14

पीजी6

पीडी2

पीसी9

वीएसएस

पीडी3

पीएफ5

पीडी14

पीई12

पीई1

पीई9

पीएच14

पीई10

पीएफ1

पीएफ3

पीसी6

पीबी15

पीबी4

पीसी10

पीसी12

डीडीआर_DQ4 डीडीआर_DQ0

पीबी6

पीएच12

पीई14

पीई13

पीडी8

पीडी12

पीडी15

वीएसएस

पीजी7

पीबी5

पीबी3

वीडीडीएसडी1

पीएफ0

पीसी11

डीडीआर_DQ1

डीडीआर_ DQS0N

डीडीआर_ DQS0P

पीबी8

पीडी6

वीएसएस

पीई11

पीडी1

पीई0

पीजी0

पीई15

पीबी12

पीबी10

वीडीडीएसडी2

वीएसएस

पीई3

पीसी8

डीडीआर_ डीक्यूएम0

डीडीआर_DQ5 डीडीआर_DQ3

पीजी9

पीडी11

पीए12

पीडी0

वीएसएस

पीए15

पीडी4

पीडी9

पीएफ2

पीबी13

पीएच10

वीडीडीक्यू_ डीडीआर

डीडीआर_DQ2 डीडीआर_DQ6 डीडीआर_DQ7 डीडीआर_A5

DDR_ रीसेटN

पीजी10

पीजी5

पीजी8

पीएच2

पीएच8

वीडीडीसीपीयू

वीडीडी

वीडीडीसीपीयू वीडीडीसीपीयू

वीडीडी

वीडीडीक्यू_ डीडीआर

वीएसएस

डीडीआर_A13

वीएसएस

डीडीआर_A9

डीडीआर_A2

पीएफ9

पीएफ6

पीएफ10

पीजी15

पीएफ8

वीडीडी

वीएसएस

वीडीडीक्यू_ डीडीआर

डीडीआर_BA2 डीडीआर_A7

डीडीआर_A3

डीडीआर_A0 डीडीआर_BA0

पीएच11

पीआई3

पीएच7

पीबी2

पीई4

वीडीडीसीपीयू

वीएसएस

वीडीडीकोर वीडीडीकोर वीडीडीकोर

वीएसएस

वीडीडीक्यू_ डीडीआर

DDR_वेन

वीएसएस

DDR_ODT DDR_CSN

डीडीआर_ आरएएसएन

पीडी13

वीबीएटी

पीआई2

वीएसएस_पीएलएल VDD_PLL VDDCPU

वीएसएस

वीडीडीकोर

वीएसएस

वीडीडीकोर

वीएसएस

वीडीडीक्यू_ डीडीआर

वीडीडीकोर DDR_A10

डीडीआर_ CASN

डीडीआर_ सीएलकेपी

डीडीआर_ सीएलकेएन

पीसी14OSC32_IN

पीसी15OSC32_
बाहर

वीएसएस

पीसी13

पीआई1

वीडीडी

वीएसएस

वीडीडीकोर वीडीडीकोर वीडीडीकोर

वीएसएस

वीडीडीक्यू_ डीडीआर

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

पीई2

पीएफ4

पीएच6

पीआई0

पीजी3

वीडीडी

वीएसएस

वीडीडीक्यू_ डीडीआर

डीडीआर_एटीओ

डीडीआर_ डीटीओ0

डीडीआर_ए8 डीडीआर_बीए1 डीडीआर_ए14

पीएफ7

पीए8

पीजी11

VDD_एएनए VSS_एएनए

वीडीडी

वीडीडीक्यू_ डीडीआर

डीडीआर_ वीआरईएफ

डीडीआर_A4

वीएसएस

डीडीआर_ डीटीओ1

डीडीआर_A6

पीई6

पीजी1

पीडी7

वीएसएस

पीबी11

पीएफ13

वीएसएसए

पीए3

एनजेटीआरएसटी

वीएसएस_यूएसबी VDDA1V1_

रेग

वीडीडीक्यू_ डीडीआर

पीडब्लूआर_एलपी

डीडीआर_ डीक्यूएम1

डीडीआर_ डीक्यू10

डीडीआर_DQ8 डीडीआर_ZQ

PH0OSC_IN

PH1OSC_आउट

पीए13

पीएफ14

पीए2

वीआरईएफ-

वीडीडीए

पीजी13

पीजी14

VDD3V3_ यूएसबीएचएस

वीएसएस

PI5-बूट1 VSS_PLL2 PWR_ON

डीडीआर_ डीक्यू11

डीडीआर_ डीक्यू13

डीडीआर_DQ9

पीजी2

पीएच3

PWR_सीपीयू_चालू

पीए1

वीएसएस

वीआरईएफ+

पीसी5

वीएसएस

वीडीडी

पीएफ15

VDDA1V8_ रेग

पीआई6-बूट2

वीडीडी_पीएलएल2

पीएच5

डीडीआर_ डीक्यू12

डीडीआर_ DQS1N

डीडीआर_ DQS1P

पीजी12

पीए11

पीसी0

पीएफ12

पीसी3

पीएफ11

पीबी1

पीए6

पीई5

पीडीआर_ऑन यूएसबी_डीपी2

पीए14

USB_DP1

बाईपास_ REG1V8

पीएच4

डीडीआर_ डीक्यू15

डीडीआर_ डीक्यू14

वीएसएस

पीए7

पीए0

पीए5

पीए4

पीसी4

पीबी0

पीसी1

पीसी2

एनआरएसटी

यूएसबी_डीएम2

यूएसबी_ आरआरईएफ

USB_DM1 PI4-बूट0

पीए10

पीआई7

वीएसएस

एमएसवी65067वी5

उपरोक्त चित्र पैकेज के शीर्ष को दर्शाता है view.

डीएस13875 रेव 5

49/219
97

पिनआउट, पिन विवरण और वैकल्पिक कार्य

एसटीएम32एमपी133सी/एफ

चित्र 6. STM32MP133C/F TFBGA289 बैलआउट

वीएसएस

पीडी4

पीई9

पीजी0

पीडी15

पीई15

पीबी12

पीएफ1

पीसी7

पीसी6

पीएफ0

पीबी14

वीडीडीएसडी2 वीडीडीएसडी1 डीडीआर_डीक्यू4 डीडीआर_डीक्यू0

वीएसएस

पीई12

पीडी8

पीई0

पीडी5

पीडी9

पीएच14

पीएफ2

वीएसएस

पीएफ3

पीबी13

पीबी3

पीई3

पीसी12

वीएसएस

डीडीआर_DQ1

डीडीआर_ DQS0N

डीडीआर_ DQS0P

पीई13

पीडी1

पीई1

पीई7

वीएसएस

वीडीडी

पीई10

पीजी7

पीजी4

पीबी9

पीएच10

पीसी11

पीसी8

डीडीआर_DQ2

डीडीआर_ डीक्यूएम0

डीडीआर_DQ3 डीडीआर_DQ5

पीएफ5

पीए9

पीडी10

वीडीडीसीपीयू

पीबी7

वीडीडीसीपीयू

पीडी12

वीडीडीसीपीयू

पीएच9

वीडीडी

पीबी15

वीडीडी

वीएसएस

वीडीडीक्यू_ डीडीआर

DDR_ रीसेटN

डीडीआर_DQ7 डीडीआर_DQ6

पीडी0

पीई14

वीएसएस

पीई11

वीडीडीसीपीयू

वीएसएस

पीए15

वीएसएस

पीएच13

वीएसएस

पीबी4

वीएसएस

वीडीडीक्यू_ डीडीआर

वीएसएस

वीडीडीक्यू_ डीडीआर

वीएसएस

डीडीआर_A13

पीएच8

पीए12

वीडीडी

वीडीडीसीपीयू

वीएसएस

वीडीडीकोर

पीडी14

पीई8

पीबी5

वीडीडीकोर

पीसी10

वीडीडीकोर

वीएसएस

वीडीडीक्यू_ डीडीआर

डीडीआर_A7

डीडीआर_A5

डीडीआर_A9

पीडी11

पीएच2

पीबी6

पीबी8

पीजी9

पीडी3

पीएच12

पीजी15

पीडी6

पीबी10

पीडी2

पीसी9

डीडीआर_ए2 डीडीआर_बीए2 डीडीआर_ए3

DDR_A0 DDR_ODT

पीजी5

पीजी10

पीएफ8

वीडीडीसीपीयू

वीएसएस

वीडीडीकोर

पीएच11

पीआई3

पीएफ9

पीजी6

बाईपास_ REG1V8

वीडीडीकोर

वीएसएस

वीडीडीक्यू_ डीडीआर

DDR_BA0 DDR_CSN DDR_WEN

जे VDD_PLL VSS_PLL

पीजी8

पीआई2

वीबीएटी

पीएच6

पीएफ7

पीए8

पीएफ12

वीडीडी

VDDA1V8_ रेग

पीए10

डीडीआर_ वीआरईएफ

डीडीआर_ आरएएसएन

डीडीआर_A10

वीएसएस

डीडीआर_ CASN

पीई4

पीएफ10

पीबी2

वीडीडी

वीएसएस

वीडीडीकोर

पीए13

पीए1

पीसी4

एनआरएसटी

वीएसएस_PLL2 वीडीडीकोर

वीएसएस

वीडीडीक्यू_ डीडीआर

डीडीआर_A15

डीडीआर_ सीएलकेपी

डीडीआर_ सीएलकेएन

पीएफ6

वीएसएस

पीएच7

VDD_एएनए VSS_एएनए

पीजी12

पीए0

पीएफ11

पीई5

पीएफ15

वीडीडी_पीएलएल2

पीएच5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

पीसी14OSC32_IN

पीसी15OSC32_
बाहर

पीसी13

वीडीडी

वीएसएस

पीबी11

पीए5

पीबी0

वीडीडीकोर

यूएसबी_ आरआरईएफ

PI6-बूट2 VDDCORE

वीएसएस

वीडीडीक्यू_ डीडीआर

डीडीआर_A6

डीडीआर_A8 डीडीआर_BA1

पीडी13

वीएसएस

पीआई0

पीआई1

पीए11

वीएसएस

पीए4

पीबी1

वीएसएस

पीआई5-बूट1

वीएसएस

वीडीडीक्यू_ डीडीआर

वीएसएस

वीडीडीक्यू_ डीडीआर

वीएसएस

डीडीआर_एटीओ

PH0OSC_IN

PH1OSC_आउट

पीएफ4

पीजी1

वीएसएस

वीडीडी

पीसी3

पीसी5

वीडीडी

पीआई4-बूट0

वीडीडी

वीएसएस

वीडीडीक्यू_ डीडीआर

DDR_A4 DDR_ZQ DDR_DQ8

पीजी11

पीई6

पीडी7

PWR_ सीपीयू_चालू

पीए2

पीए7

पीसी1

पीए6

पीजी13

एनजेटीआरएसटी

पीए14

वीएसएस

पीडब्लूआर_ऑन

डीडीआर_ डीक्यूएम1

डीडीआर_ डीक्यू12

डीडीआर_ डीक्यू11

डीडीआर_DQ9

पीई2

पीएच3

पीएफ13

पीसी0

वीएसएसए

वीआरईएफ-

पीए3

पीजी14

USB_DP2

वीएसएस

वीएसएस_ यूएसबीएचएस

USB_DP1

पीएच4

डीडीआर_ डीक्यू13

डीडीआर_ डीक्यू14

डीडीआर_ DQS1P

डीडीआर_ DQS1N

वीएसएस

पीजी3

पीजी2

पीएफ14

वीडीडीए

वीआरईएफ+

पीडीआर_ऑन

पीसी2

यूएसबी_डीएम2

VDDA1V1_ रेग

VDD3V3_ यूएसबीएचएस

यूएसबी_डीएम1

पीआई7

उपरोक्त चित्र पैकेज के शीर्ष को दर्शाता है view.

पीडब्लूआर_एलपी

डीडीआर_ डीक्यू15

डीडीआर_ डीक्यू10

वीएसएस

एमएसवी67512वी3

50/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

पिनआउट, पिन विवरण और वैकल्पिक कार्य

चित्र 7. STM32MP133C/F TFBGA320 बैलआउट
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

वीएसएस

पीए9

पीई13 पीई12

पीडी12

पीजी0

पीई15

पीजी7

पीएच13

पीएफ3

पीबी9

पीएफ0

पीसी 10 पीसी 12

पीसी9

वीएसएस

पीडी0

पीई11

पीएफ5

पीए15

पीडी8

पीई0

पीई9

पीएच14

पीई8

पीजी4

पीएफ1

वीएसएस

पीबी5

पीसी6

पीबी15 पीबी14

पीई3

पीसी11

डीडीआर_ डीक्यू4

डीडीआर_ डीक्यू1

डीडीआर_ डीक्यू0

पीबी6

पीडी3

पीई14 पीडी14

पीडी1

पीबी7

पीडी4

पीडी5

पीडी9

पीई10 पीबी12

पीएच9

पीसी7

पीबी3

वीडीडी एसडी2

पीबी4

पीजी6

पीसी8

पीडी2

डीडीआर_ डीडीआर_ DQS0P DQS0N

पीबी8

पीडी6

पीएच12

पीडी10

पीई7

पीएफ2

पीबी13

वीएसएस

डीडीआर_ डीक्यू2

डीडीआर_ डीक्यू5

डीडीआर_ डीक्यूएम0

पीएच2

पीएच8

वीएसएस

वीडीडी सीपीयू

पीई1

पीडी15

वीडीडी सीपीयू

वीएसएस

वीडीडी

पीबी10

पीएच10

वीडीडीक्यू_ डीडीआर

वीएसएस

वीडीडी एसडी1

डीडीआर_ डीक्यू3

डीडीआर_ डीक्यू6

पीएफ8

पीजी9

पीडी11 पीए12

वीएसएस

डीडीआर_ डीक्यू7

डीडीआर_ A5

वीएसएस

पीएफ6

पीजी10

पीजी5

वीडीडी सीपीयू

पीई4

पीएफ10 पीजी15

पीजी8

पीएच7

पीडी13

पीबी2

पीएफ9

वीडीडी सीपीयू

वीएसएस

वीडीडी

वीडीडी सीपीयू

वीडीडी कोर

वीएसएस

वीडीडी

वीएसएस

वीडीडीक्यू_ डीडीआर

वीएसएस

वीडीडी

वीएसएस

वीडीडी कोर

वीएसएस

वीडीडी

वीडीडी कोर

वीडीडीक्यू_ डीडीआर

डीडीआर_ A13

डीडीआर_ A2

डीडीआर_ A9

DDR_ रीसेट
N

डीडीआर_ BA2

डीडीआर_ A3

डीडीआर_ A0

डीडीआर_ A7

डीडीआर_ BA0

डीडीआर_सीएसएन

डीडीआर_ओडीटी

वीएसएस_पीएलएल

वीडीडी_पीएलएल

पीएच11

वीडीडी सीपीयू

पीसी15-

वीबीएटी ओएससी32 पीआई3

वीएसएस

_बाहर

पीसी14-

वीएसएस ओएससी32 पीसी13

_में

वीडीडी

पीई2

पीएफ4

पीएच6

पीआई2

वीडीडी सीपीयू
वीडीडी कोर
वीएसएस
वीडीडी

वीएसएस

वीडीडी कोर

वीएसएस

वीडीडी कोर

वीएसएस

वीडीडी

वीडीडी कोर

वीएसएस

वीडीडी

वीडीडी कोर

वीडीडीक्यू_ डीडीआर
वीएसएस
वीडीडीक्यू_ डीडीआर
वीडीडी कोर

वीडीडीक्यू_ डीडीआर

डीडीआर_ वेन

डीडीआर_ आरएएसएन

वीएसएस

डीडीआर_ A10

डीडीआर_ CASN

डीडीआर_ सीएलकेएन

वीडीडीक्यू_ डीडीआर

डीडीआर_ A12

डीडीआर_ सीएलकेपी

डीडीआर_ A15

डीडीआर_ A11

डीडीआर_ A14

डीडीआर_ सीकेई

डीडीआर_ A1

पीए8

पीएफ7

पीआई1

पीआई0

वीएसएस

डीडीआर_ डीटीओ1

डीडीआर_ एटीओ

डीडीआर_ A8

डीडीआर_ BA1

पीजी1

पीजी11

पीएच3

वीडीडी

वीएसएस

वीडीडी

वीडीडी कोर

वीएसएस

वीडीडी

वीडीडी कोर

वीएसएस

वीडीडीक्यू_ डीडीआर

डीडीआर_ A4

डीडीआर_ जेडक्यू

डीडीआर_ A6

वीएसएस

पीई6

PH0OSC_IN

पीए13

वीएसएस

डीडीआर_ वीआरईएफ

डीडीआर_ डीक्यू10

डीडीआर_ डीक्यू8

वीएसएस

PH1OSC_ आउट

वीएसएस_ एएनए

वीएसएस

वीडीडी

वीडीडीए वीएसएसए

पीए6

वीएसएस

वीडीडी कोर

वीएसएस

VDD VDDQ_ कोर DDR

वीएसएस

PWR_ चालू

डीडीआर_ डीक्यू13

डीडीआर_ डीक्यू9

पीडी7

वीडीडी_ एएनए

पीजी2

पीए7

वीआरईएफ-

एनजे ट्रस्ट

वीडीडीए1 V1_ आरईजी

वीएसएस

पीडब्लूआर_ डीडीआर_ डीडीआर_ एलपी डीक्यूएस1पी डीक्यूएस1एन

पीडब्लूआर_

पीजी3

पीजी12 सीपीयू_ पीएफ13

पीसी0

पीसी3 वीआरईएफ+ पीबी0

पीए3

पीई5

वीडीडी

यूएसबी_ आरआरईएफ

पीए14

वीडीडी 3V3_ यूएसबीएचएस

वीडीडीए1 V8_ आरईजी

वीएसएस

बाईपास S_REG
1वी8

पीएच5

डीडीआर_ डीक्यू12

डीडीआर_ डीक्यू11

डीडीआर_ डीक्यूएम1

पीए11

पीएफ14

पीए0

पीए2

पीए5

पीएफ11

पीसी4

पीबी1

पीसी1

पीजी14

एनआरएसटी

पीएफ15

यूएसबी_ वीएसएस_

पीआई6-

USB_

पीआई4-

वीडीडी_

DM2 USBHS बूट2 DP1 बूट0 PLL2

पीएच4

डीडीआर_ डीक्यू15

डीडीआर_ डीक्यू14

वीएसएस

पीबी11

पीए1

पीएफ12

पीए4

पीसी5

पीजी13

पीसी2

पीडीआर_ चालू

यूएसबी_ डीपी2

पीआई5-

USB_

बूट1 डीएम1

वीएसएस_पीएलएल2

पीए10

पीआई7

वीएसएस

उपरोक्त चित्र पैकेज के शीर्ष को दर्शाता है view.

एमएसवी65068वी5

डीएस13875 रेव 5

51/219
97

पिनआउट, पिन विवरण और वैकल्पिक कार्य

एसटीएम32एमपी133सी/एफ

तालिका 6. पिनआउट तालिका में प्रयुक्त लीजेंड/संक्षेप

नाम

संक्षेपाक्षर

परिभाषा

पिन नाम पिन प्रकार
आई/ओ संरचना
नोट्स वैकल्पिक फ़ंक्शन अतिरिक्त फ़ंक्शन

जब तक अन्यथा निर्दिष्ट न किया जाए, रीसेट के दौरान और बाद में पिन फ़ंक्शन वास्तविक पिन नाम के समान ही होता है

सप्लाई पिन

इनपुट केवल पिन

आउटपुट केवल पिन

आई/ओ

इनपुट/आउटपुट पिन

एनालॉग या विशेष स्तर पिन

एफटी (यू/डी/पीडी) 5 वी सहनशील आई/ओ (निश्चित पुल-अप / पुल-डाउन / प्रोग्रामेबल पुल-डाउन के साथ)

डीडीआर

DDR1.5, DDR1.35L, LPDDR1.2/LPDDR3 इंटरफ़ेस के लिए 3 V, 2 V या 3 VI/O

एनालॉग सिग्नल

आरएसटी

कमजोर पुल-अप प्रतिरोधक के साथ पिन रीसेट करें

_एफ(1) _ए(2) _यू(3) _एच(4)

FT I/Os के लिए विकल्प I2C FM+ विकल्प एनालॉग विकल्प (I/O के एनालॉग भाग के लिए VDDA द्वारा आपूर्ति किया गया) USB विकल्प (I/O के USB भाग के लिए VDD3V3_USBxx द्वारा आपूर्ति किया गया) 1.8V प्रकार के लिए उच्च गति आउटपुट VDD (SPI, SDMMC, QUADSPI, TRACE के लिए)

_वीएच(5)

1.8V टाइप VDD के लिए अति-उच्च-गति विकल्प (ETH, SPI, SDMMC, QUADSPI, TRACE के लिए)

जब तक किसी नोट द्वारा अन्यथा निर्दिष्ट न किया जाए, सभी I/O को रीसेट के दौरान और बाद में फ्लोटिंग इनपुट के रूप में सेट किया जाता है

GPIOx_AFR रजिस्टरों के माध्यम से चयनित फ़ंक्शन

परिधीय रजिस्टरों के माध्यम से सीधे चयनित/सक्षम किए गए कार्य

1. तालिका 7 में संबंधित I/O संरचनाएं हैं: FT_f, FT_fh, FT_fvh 2. तालिका 7 में संबंधित I/O संरचनाएं हैं: FT_a, FT_ha, FT_vha 3. तालिका 7 में संबंधित I/O संरचनाएं हैं: FT_u 4. तालिका 7 में संबंधित I/O संरचनाएं हैं: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. तालिका 7 में संबंधित I/O संरचनाएं हैं: FT_vh, FT_vha, FT_fvh

52/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

पिनआउट, पिन विवरण और वैकल्पिक कार्य

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
डी4 ई4 बी2
बी2 डी1 बी3 बी1 जी6 सी2
सी3 ई2 सी3 एफ6 डी4 ई7 ई4 ई1 बी1
सी2 जी7 डी3
सी1 जी3 सी1

वीडीडीकोर एस

–

पीए9

आई/ओ एफटी_एच

वीएसएस वीडीडी

–

पीई11

आई/ओ एफटी_वीएच

पीएफ5

आई/ओ एफटी_एच

पीडी3

आई/ओ FT_f

पीई14

आई/ओ एफटी_एच

वीडीडीसीपीयू

–

पीडी0

आई/ओ एफटी

पीएच12

आई/ओ FT_fh

पीबी6

आई/ओ एफटी_एच

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(बूट)

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

एसएआई1_डी2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(बूट)/FMC_AD8

–

ट्रेस्ड12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

क्वाडस्पी_बीके1_एनसीएस,

क्वाडस्पी_BK2_IO2,

FMC_D11(बूट)/FMC_AD11

–

SAI1_MCLK_ए, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(बूट)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

एफएमसी_A6

ट्रेस्ड6, TIM16_CH1N,

टीआईएम4_CH1, टीआईएम8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, एफएमसी_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

डीएस13875 रेव 5

53/219
97

पिनआउट, पिन विवरण और वैकल्पिक कार्य

एसटीएम32एमपी133सी/एफ

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ (जारी)

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
ई3 एफ2 एफ4 एफ8 डी6 ई10 एफ4 जी2 ई2 सी8 बी8 टी21 ई2 जी1 एफ3
ई1 जी5 एफ2 जी5 एच3 एफ1 एम8 – एम5

वीएसएस वीडीडी पीडी6 पीएच8 पीबी8
PA12 वीडीडीसीपीयू
पीएच2 वीएसएस पीडी11
पीजी9 पीएफ8 वीडीडी

–

आई/ओ एफटी

आई/ओ FT_fh

आई/ओ FT_f

आई/ओ एफटी_एच

–

आई/ओ एफटी_एच

–

आई/ओ एफटी_एच

आई/ओ FT_f

आई/ओ एफटी_एच

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(बूट)

ट्रेस्ड9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

एफएमसी_ए8, एचडीपी2

टीआईएम16_CH1, टीआईएम4_CH3,

I2C1_एससीएल, I2C3_एससीएल,

–

डीएफएसडीएम1_DATIN1,

UART4_आरएक्स, SAI1_D1,

FMC_D13(बूट)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

सीआरएस_डीवी, एफएमसी_ए7

–

एलपीटीआईएम1_आईएन2, यूएआरटी7_टीएक्स,

QUADSPI_BK2_IO0(बूट),

–

ETH2_MII_सीआरएस,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

एलपीटीआईएम2_आईएन2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

एसपीडीआईएफआरएक्स_IN0,

–

क्वाडस्पी_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(बूट)/FMC_A16,

UART7_RX

डीबीटीआरजीओ, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(बूट)

टीआईएम16_CH1एन, टीआईएम4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(बूट)

–

–
–
WKUP1
–

54/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

पिनआउट, पिन विवरण और वैकल्पिक कार्य

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ (जारी)

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

एफ3 जे3 एच5
एफ9 डी8 जी5 एफ2 एच1 जी3 जी4 जी8 एच4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

पीजी8

आई/ओ एफटी_एच

वीडीडीसीपीयू पीजी5

–

आई/ओ एफटी_एच

पीजी15

आई/ओ एफटी_एच

पीजी10

आई/ओ एफटी_एच

वीएसएस

–

पीएफ10

आई/ओ एफटी_एच

वीडीडीकोर एस

–

पीएफ6

आई/ओ एफटी_वीएच

वीएसएस वीडीडी

–

पीएफ9

आई/ओ एफटी_एच

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_बी,

USART3_RTS/USART3_DE,

–

एसपीडीआईएफआरएक्स_IN2,

क्वाडस्पी_BK2_IO2,

क्वाडस्पी_BK1_IO3,

एफएमसी_NE2, ETH2_CLK

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, क्वाडस्पी_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(बूट),

एफएमसी_NE3

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, - USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(बूट)

–

TIM16_CH1, SPI5_एनएसएस,

UART7_RX(बूट),

–

क्वाडस्पी_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

टीआईएम17_CH1एन, टीआईएम1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(बूट),

क्वाडस्पी_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

डीएस13875 रेव 5

55/219
97

पिनआउट, पिन विवरण और वैकल्पिक कार्य

एसटीएम32एमपी133सी/एफ

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ (जारी)

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
एच1 एच7 के3
जे1 एन1 जे2 जे5 जे1 के2 जे4 जे2 के1 एच2 एच8 एल4 के4 एम3 एम3

पीई4 वीडीडीसीपीयू
पीबी2 वीएसएस पीएच7
पीएच11
पीडी13 VDD_PLL VSS_PLL
पीआई3 पीसी13

आई/ओ एफटी_एच

–

आई/ओ एफटी_एच

–

आई/ओ FT_fh

आई/ओ एफटी_एच

–

आई/ओ एफटी

SPI5_MISO, SAI1_D2,

डीएफएसडीएम1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

क्वाडस्पी_बीके2_एनसीएस,

एफएमसी_एनसीई2, एफएमसी_ए25

–

आरटीसी_आउट2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_आरएक्स,

QUADSPI_BK1_NCS(बूट),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

SAI2_FS_बी, I2C3_SDA,

SPI5_SCK,

–

क्वाडस्पी_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

क्वाड्सपीआई_BK1_IO3

SPI5_एनएसएस, TIM5_CH2,

SAI2_SD_ए,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

एलपीटीआईएम2_ईटीआर, टीआईएम4_सीएच2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

क्वाडस्पी_BK2_IO2,

एफएमसी_A18

–

(1)

एसपीडीआईएफआरएक्स_IN3,

TAMP_IN4/टीAMP_

ETH1_MII_RX_ER

आउट5, डब्ल्यूकेयूपी2

आरटीसी_आउट1/आरटीसी_टीएस/

(1)

–

आरटीसी_एलएससीओ, टीAMP_IN1/टीAMP_

आउट2, डब्ल्यूकेयूपी3

56/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

पिनआउट, पिन विवरण और वैकल्पिक कार्य

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ (जारी)

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

जे3 जे4 एन5

पीआई2

आई/ओ एफटी

(1)

एसपीडीआईएफआरएक्स_IN2

TAMP_IN3/टीAMP_ आउट4, डब्ल्यूकेयूपी5

के5 एन4 पी4

पीआई1

आई/ओ एफटी

(1)

एसपीडीआईएफआरएक्स_IN1

आरटीसी_आउट2/आरटीसी_एलएससीओ,
TAMP_IN2/टीAMP_ आउट3, डब्ल्यूकेयूपी4

एफ13 एल2 यू13

वीएसएस

–

जे2 जे5 एल2

वीबीएटी

–

एल4 एन3 पी5

पीआई0

आई/ओ एफटी

(1)

एसपीडीआईएफआरएक्स_IN0

TAMP_IN8/टीAMP_ आउट1

के2 एम2

PC15OSC32_आउट

आई/ओ

(1)

–

OSC32_OUT

एफ15 एन2 यू16

वीएसएस

–

के1 एम1 एम2

पीसी14OSC32_IN

आई/ओ

(1)

–

OSC32_IN

जी7 ई3 वी16

वीएसएस

–

H9 K6 N15 VDDCORE एस

–

एम10 एम4 एन9

वीडीडी

–

जी8 ई6 डब्ल्यू16

वीएसएस

–

USART2_RX,

एल2 पी3 एन2

पीएफ4

आई/ओ एफटी_एच

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

आरएक्सडी0, एफएमसी_ए4

एमसीओ1, एसएआई2_एमसीएलके_ए,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

एम2 जे8 पी2

पीए8

आई/ओ एफटी_एफएच –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

ओटीजी_एचएस_एसओएफ,

ETH2_MII_RXD3/ETH2_

आरजीएमआईआई_आरएक्सडी3, एफएमसी_ए21

ट्रेससीएलके, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_बी,

एल1 टी1 एन1

पीई2

आई/ओ FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

आरजीएमआईआई_आरएक्सडी1/ईटीएच2_आरएमआईआई_

आरएक्सडी1, एफएमसी_ए23

डीएस13875 रेव 5

57/219
97

पिनआउट, पिन विवरण और वैकल्पिक कार्य

एसटीएम32एमपी133सी/एफ

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ (जारी)

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

एम1 जे7 पी3

पीएफ7

आई/ओ एफटी_वीएच –

एम3 आर1 आर2

पीजी11

आई/ओ एफटी_वीएच –

एल3 जे6 एन3

पीएच6

आई/ओ एफटी_एफएच –

एन2 पी4 आर1

पीजी1

आई/ओ एफटी_वीएच –

एम11 – एन12

वीडीडी

–

एन1 आर2 टी2

पीई6

आई/ओ एफटी_वीएच –

P1 P1 T3 PH0-OSC_IN I/O FT

–

जी9 यू1 एन11

वीएसएस

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

आर2 टी2 आर3

पीएच3

आई/ओ एफटी_एफएच –

M5 L5 U3 VSS_ANA एस

–

TIM17_CH1, UART7_TX(बूट),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
एलपीटीआईएम1_ईटीआर, टीआईएम4_ईटीआर, एसएआई2_एफएस_ए, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
ओएससी_इन ओएससी_आउट –

58/219

डीएस13875 रेव 5

एसटीएम32एमपी133सी/एफ

पिनआउट, पिन विवरण और वैकल्पिक कार्य

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ (जारी)

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

एल5 यू2 डब्ल्यू1

पीजी3

आई/ओ एफटी_एफवीएच –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA एस

–

आर1 यू3 वी3

पीजी2

आई/ओ एफटी

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

टी1 एल6 डब्ल्यू2

पीजी12

आई/ओ एफटी

एलपीटीआईएम1_आईएन1, एसएआई2_एससीके_ए,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

सीआरएस_डीवी

एफ7 पी6 आर5

वीडीडी

–

जी10 ई8 टी1

वीएसएस

–

एन3 आर3 वी1

MCO1, USART2_CK,

I2C2_एससीएल, I2C3_एसडीए,

एसपीडीआईएफआरएक्स_IN0,

पीडी7

आई/ओ FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_सीएलके,

क्वाडस्पी_BK1_IO2,

एफएमसी_NE1

पी3 के7 टी4

पीए13

आई/ओ एफटी

–

डीबीटीआरजीओ, डीबीटीआरजीआई, एमसीओ1, यूएआरटी4_टीएक्स

R3 R4 W3 PWR_CPU_ON O FT

–

टी2 एन5 वाई1

पीए11

आई/ओ FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

आरजीएमआईआई_आरएक्सडी1/ईटीएच2_आरएमआईआई_

आरएक्सडी1, ETH1_CLK,

ETH2_सीएलके

एन5 एम6 एए2

पीबी11

TIM2_CH4, एलपीटीआईएम1_आउट,

I2C5_SMBA, USART3_RX,

आई/ओ एफटी_वीएच –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
बूटफेलन –
–

डीएस13875 रेव 5

59/219
97

पिनआउट, पिन विवरण और वैकल्पिक कार्य

एसटीएम32एमपी133सी/एफ

पिन नंबर

तालिका 7. STM32MP133C/F बॉल परिभाषाएँ (जारी)

गेंद का कार्य

पिन नाम (फ़ंक्शन के बाद
रीसेट)

वैकल्पिक कार्य

अतिरिक्त प्रकार्य

एलएफबीजीए289 टीएफबीजीए289 टीएफबीजीए320
पिन प्रकार I/O संरचना
नोट्स

पी4 यू4

पीएफ14(जेटीसीके/एसडब्ल्यू सीएलके)

आई/ओ

(2)

यू3 एल7 वाई3

पीए0

आई/ओ एफटी_ए –

जेटीसीके/एसडब्ल्यूसीएलके
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

एन6 टी3 डब्ल्यू4

पीएफ13

TIM2_ETR, SAI1_MCLK_B,

आई/ओ एफटी_ए –

डीएफएसडीएम1_DATIN3,

USART2_TX, UART5_RX

जी11 ई10 पी7

एफ10 –

–

आर4 के8 एए3

पी5 आर5 Y4 यू4 एम7 Y5

वीएसएस वीडीडी PA1
पीए2
पीए5

–

आई/ओ FT_a

आई/ओ FT_a आई/ओ FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, - USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
आरईएफ_सीएलके

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_पीपीएस_आउट

टी3 टी4 डब्ल्यू5

SAI1_SCK_ए, SAI1_CK2,

पीसी0

आई/ओ एफटी_एचए –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

टी4 जे9 एए4
आर6 यू6 डब्ल्यू7 पी7 यू5 यू8 पी6 टी6 वी8

पीएफ12

आई/ओ FT_vha –

वीआरईएफ+

–

वीडीडीए

–

वीआरईएफ-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
एडीसी1_आईएनपी3, एडीसी2_आईएनपी3
एडीसी1_आईएनपी1, एडीसी2_आईएनपी1
एडीसी1_आईएनपी2
एडीसी1_आईएनपी0, एडीसी1_आईएनएन1, एडीसी2_आईएनपी0, एडीसी2_आईएनएन1, टीAMP_IN3
एडीसी1_आईएनपी6, एडीसी1_आईएनएन2
–

60/219

डीएस13875 रेव 5

एसटीएम०१६

दस्तावेज़ / संसाधन

STMicroelectronics STM32MP133C F 32-बिट आर्म कॉर्टेक्स-A7 1GHz MPU [पीडीएफ] उपयोगकर्ता गाइड
STM32MP133C F 32-बिट आर्म कॉर्टेक्स-A7 1GHz MPU, STM32MP133C, F 32-बिट आर्म कॉर्टेक्स-A7 1GHz MPU, आर्म कॉर्टेक्स-A7 1GHz MPU, 1GHz, MPU

संदर्भ

उपयोगकर्ता पुस्तिका

STMicroelectronics STM32MP133C F 32-बिट आर्म कॉर्टेक्स-A7 1GHz MPU

विशेष विवरण

आर्म कॉर्टेक्स-A7 सबसिस्टम

यादें

डीडीआर नियंत्रक

पूछे जाने वाले प्रश्न

दस्तावेज़ / संसाधन

संदर्भ

एक टिप्पणी छोड़ें

उत्तर रद्द