STMicroelectronics STM32MP133C F 32 位元 Arm Cortex-A7 1GHz MPU 使用者指南

內容隱藏

1 意法半導體 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU

2 規格

意法半導體 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU

規格

核心：Arm Cortex-A7
記憶體：外部 SDRAM、嵌入式 SRAM

資料匯流排：16位元並行介面
安全/保障：重置與電源管理、LPLV-Stop2、待機

封裝：LFBGA、TFBGA，最小間距0.5毫米
時鐘管理

通用輸入/輸出
互連矩陣

4個DMA控制器
通訊週邊：最多 29 個

模擬週邊：6
定時器：最多 24 個，看門狗：2 個

硬體加速
偵錯模式

保險絲：3072 位，包括唯一 ID 和用於 AES 256 密鑰的 HUK
符合ECOPACK2標準

Arm Cortex-A7子系統

STM7MP32C/F 的 Arm Cortex-A133 子系統提供…

回憶

該設備包括外部 SDRAM 和嵌入式 SRAM，用於數據存儲…

內存控制器

DDR3/DDR3L/LPDDR2/LPDDR3 控制器管理記憶體存取…

電源管理
電源方案和監控器確保穩定的電力傳輸…

時鐘管理
RCC 處理時脈分配和設定…

通用輸入/輸出 (GPIO)
GPIO 為外部設備提供介面功能…

TrustZone保護控制器
ETZPC 透過管理存取權限來增強系統安全性…

總線互連矩陣
矩陣促進了不同模組之間的資料傳輸…

常見問題解答

Q：最多支援多少個通訊週邊？
答：STM32MP133C/F最多支援29個通訊週邊。

Q：有多少種模擬週邊可用？
答：本設備提供 6 個模擬外設，用於各種模擬功能。

「`

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 高達 1 GHz、2×ETH、2×CAN FD、2×ADC、24 個計時器、音訊、加密和高級。安全
數據表 – 生產數據

特徵
包含 ST 最先進的專利技術
核
· 32 位元 Arm® Cortex®-A7 L1 32 KB I / 32 KB D 128 KB 統一 2 級快取 Arm® NEONTM 和 Arm® TrustZone®

回憶
· 外部 DDR 記憶體高達 1 Gbyte，最高可達 LPDDR2/LPDDR3-1066 16 位，最高可達 DDR3/DDR3L-1066 16 位
· 168 KB 內部 SRAM：128 KB AXI SYSRAM + 32 KB AHB SRAM 與 8 KB 備份域 SRAM
· 雙 Quad-SPI 記憶體介面 · 靈活的外部記憶體控制器，最多可支援
16 位元資料匯流排：並行接口，用於連接外部 IC 和 SLC NAND 記憶體，ECC 高達 8 位元
安全保障
· 安全啟動、TrustZone® 週邊、12 xtamper 引腳包括 5 x 主動 tamp呃
· 溫度、體積tage、頻率和 32 kHz 監控
重設和電源管理
· 1.71 V 至 3.6 VI/Os 電源供應器（5 V 容限 I/Os）· POR、PDR、PVD 和 BOR · 片上 LDO（USB 1.8 V、1.1 V）· 備用穩壓器（~0.9 V）· 內部溫度感測器· 低功率模式：睡眠、停止、LP 停止、LP
LPLV-Stop2 和待機

低頻FBGA

TFBGA

LFBGA289（14 × 14毫米）間距0.8毫米

TFBGA289（9×9毫米）TFBGA320（11×11毫米）
最小間距 0.5 毫米

· 待機模式下的 DDR 保留 · PMIC 配套晶片的控制

時鐘管理
· 內部振盪器：64 MHz HSI 振盪器、4 MHz CSI 振盪器、32 kHz LSI 振盪器
· 外部振盪器：8-48 MHz HSE 振盪器、32.768 kHz LSE 振盪器
· 4 個有分數模式的 PLL

通用輸入/輸出
· 最多 135 個具有中斷功能的安全 I/O 端口
· 最多 6 個喚醒

互連矩陣
· 2 個匯流排矩陣 64 位元 Arm® AMBA® AXI 互連，最高可達 266 MHz 32 位元 Arm® AMBA® AHB 互連，最高可達 209 MHz

4 個 DMA 控制器，用於卸載 CPU
· 共56個實體通道
· 1 x 高速通用主直接記憶體存取控制器（MDMA）
· 3 個雙埠 DMA，具有 FIFO 和請求路由器功能，可實現最佳週邊管理

2024 年 XNUMX 月
這是有關全面生產的產品的資訊。

DS13875 修訂版 5

1/219
www.st.com

STM32MP133C/F

多達 29 個通訊週邊
· 5 × I2C FM+（1 Mbit/s，SMBus/PMBusTM） · 4 x UART + 4 x USART（12.5 Mbit/s，
ISO7816 介面、LIN、IrDA、SPI）· 5 × SPI（50 Mbit/s，其中 4 個為全雙工
透過內部音訊 PLL 或外部時鐘實現 I2S 音訊等級精度（+2 QUADSPI + 4 帶 USART）· 2 × SAI（立體聲音訊：I2S、PDM、SPDIF Tx）· 具有 4 個輸入的 SPDIF Rx· 2 × SDMMC 高達 8 位元（SD/e·MM 2/SD 2 高速主機或 2.0 × USB 1 高速主機

+ 1 × USB 2.0 高速 OTG 同時 · 2 x 乙太網路 MAC/GMAC IEEE 1588v2 硬件，MII/RMII/RGMII
6個模擬週邊
· 2 × ADC，最大 12 位元。解析度高達 5 Msps
· 1 x 溫度感測器 · 1 x 用於 Sigma-Delta 調變器的數位濾波器
（DFSDM）具有 4 個通道和 2 個濾波器·內部或外部 ADC 參考 VREF+
多達 24 個定時器和 2 個看門狗
· 2 個 32 位元定時器，最多 4 個 IC/OC/PWM 或脈衝計數器和正交（增量）編碼器輸入
· 2 個 16 位元高級定時器 · 10 個 16 位元通用定時器（包括
2 個基本定時器（無 PWM）· 5 個 16 位元低功耗定時器· 亞秒精度的安全 RTC 和
硬體日曆·4 個 Cortex®-A7 系統定時器（安全性、
非安全、虛擬、虛擬機器管理程式）· 2 × 獨立看門狗
硬體加速
· AES 128、192、256 DES/TDES

2 (獨立，獨立安全) 5 (2 可安全) 4 5 (3 可安全)
4 + 4（包括 2 個可安全的 USART），有些可作為啟動來源
2 個（最多 4 個音訊通道），附 I2S 主/從、PCM 輸入、SPDIF-TX 2 個連接埠
帶有 BCD 的嵌入式 HSPHY 帶有 BCD（可安全）的嵌入式 HS PHY，可作為啟動源
主機和 OTG 2 輸入之間共用 4 × HS

2 (1 × TTCAN)，時脈校準，10 KB 共享緩衝區 2 (8 + 8 位元)（可保護），e·MMC 或 SD 可作為啟動來源 2 個可選獨立電源，用於 SD 卡接口
1（雙四）（可安全），可作為啟動來源

–
–
開機
–
開機
引導引導
(1)

並行位址/資料 8/16 位元 FMC 並行 AD-mux 8/16 位元
NAND 8/16 位元 10/100M/千兆乙太網路 DMA 加密
哈希真隨機數產生器保險絲（一次性可編程）

4 × CS，最大可達 4 × 64 MB
是的，2× CS、SLC、BCH4/8，可以作為具有 PTP 和 EEE（可安全）的 2 x（MII、RMI、RGMII）啟動來源
3 個實例（1 個安全）、33 通道 MDMA PKA（含 DPA 保護）、DES、TDES、AES（含 DPA 保護）
（全部安全）SHA-1、SHA-224、SHA-256、SHA-384、SHA-512、SHA-3、HMAC
（可安全）True-RNG（可安全）3072 個有效位元（安全，1280 位元可供使用者使用）

–
引導 –
–

16/219

DS13875 修訂版 5

STM32MP133C/F

描述

表 1. STM32MP133C/F 特性和周邊數量（續）

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF 其他

特徵

LFBGA289

TFBGA289

TFBGA320

帶中斷的 GPIO（總數）

135(2)

可保護的 GPIO 喚醒引腳

全部
6

Tamper 腳（主動amper）

12 (5)

DFSDM 高達 12 位元同步 ADC

4 個輸入通道，附 2 個濾波器

–

2(3)（每個 5 位元高達 12 Msps）（可保護）

ADC1：19 個通道（包括 1 個內部通道），18 個通道可供

共12位元ADC通道(4)

用戶包括 8x 差分

–

ADC2：18 個通道（包括 6 個內部通道），12 個通道可供

用戶包括 6x 差分

內部 ADC VREF VREF+ 輸入引腳

1.65 V、1.8 V、2.048 V、2.5 V 或 VREF+ 輸入 –
是的

1. QUADSPI 可以從專用 GPIO 啟動，也可以使用一些 FMC Nand8 啟動 GPIO（PD4、PD1、PD5、PE9、PD11、PD15（請參閱表 7：STM32MP133C/F 球定義））。
2. GPIO 總數包括四個 JTAG GPIO 和三個使用有限的 BOOT GPIO（在邊界掃描或啟動期間可能與外部設備連接衝突）。
3. 使用兩個 ADC 時，兩個 ADC 的核心時鐘應該相同，且不能使用嵌入式 ADC 預分頻器。
4. 此外，還有內部通道： – ADC1 內部通道：VREFINT – ADC2 內部通道：溫度、內部電壓tage 參考，VDDCORE，VDDCPU，VDDQ_DDR，VBAT/4。

DS13875 修訂版 5

17/219
48

描述 18/219

STM32MP133C/F

圖 1. STM32MP133C/F 框圖

IC 電源

@VDA

HSI

AXIM：Arm 64 位元 AXI 互連 (266 MHz) T

@VDDCPU

政府投資公司

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32美元

CNT（定時器）T

埃TM

2561K2B8LK2B$L+2$SCU T
非同步

128位

CSI

大規模積體電路

調試時間戳amp

生成器 TSGEN

磷酸二銨
(JTAG/社署)

系統記憶體 128KB

只讀記憶體 128KB

2 個 ETH MAC
10/100/1000（無 GMII）

先進先出

8KB黑盒子

RNG

哈希

16b 物理層

DDR控制 58
LPDDR2/3、DDR3/3L

非同步

加密

薩斯

DDRMCE T TZC T

DDR物理層控制器
T

延遲時間

8b QUADSPI（雙）T

16b

富美康

CRC

DLYBSD1

（SDMMC1 DLY控制）

DLYBSD2

（SDMMC2 DLY控制）

動態光照渲染系統

（QUADSPI DLY 控制）

先進先出

德萊德

14 8b SDMMC1T 14 8b SDMMC2T

物理層

USBH

（2xHS 主機）

PLLUSB

先進先出

PKA

先進先出

T MDMA 32通道

AXIMC TT

17 16b 追蹤端口

ETZPC

IWDG1

@VBAT

黑海證券交易委員會

OTP保險絲

@VDA

RTC/AWU

TAMP / 備份登錄 T

@VBAT

LSE（32kHz 晶體）

系統時序 STGENC

世代

STGENR

USBPHYC
（USB 2 x PHY控制）
IWDG2

@VBAT

@VDA

參考緩衝器

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

啟動引腳

系統CFG

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

賽伊1

賽伊2

4頻道DFSDM

緩衝區 10KB CCU

FDCAN1

FDCAN2

先進先出
APB2（100兆赫）

8KB 先進先出
APB5（100MHz）

APB3（100兆赫）

APB4

異步AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 條流
DMAMUX1
DMA2
8 條流

DMAMUX2

DMA3
8 條流

PMB（製程監視器）
DTS（數位溫度感測器）

卷tag監管者

@VDA

供應監管

先進先出

2×2 矩陣
AHB2APB

64位元AXI

64位元AXI主控

32 位元 AHB 32 位元 AHB 主設備

32位元APB

T TrustZone 安全保護

AHB2APB

APB2（100兆赫）

APB1（100兆赫）
先進先出先進先出先進先出先進先出

MLAHB：Arm 32 位元多 AHB 匯流排矩陣 (209 MHz)
APB6
先進先出先進先出先進先出

@VBAT
T
先進先出

健康服務與經濟學院（XTAL）

PLL1/2/3/4

碾壓混凝土

壓水堆

出口

16ext

176

美國大學體育協會

（OTG HS）

物理層

12b ADC1

12b ADC2

通用輸入輸出接口

16b

通用輸入輸出接口

16b

GPIOC

16b

通用輸入輸出接口

16b

通用輸入輸出介面

16b

GPIOF

16b

GPIOG 16b 16

GPIOH

16b

通用投資接口

16b

AHB2APB

USART1

智慧卡紅外線

USART2

智慧卡紅外線

SPI4/I2S4

SPI5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

過濾器過濾器過濾器

TIM12

16b

TIM13

16b

TIM14

16b

TIM15

16b

TIM16

16b

TIM17

16b

定時器2 定時器3 定時器4

32b

16b

定時器5 定時器6 定時器7

32b

16b

LPTIM1 16b

USART3

智慧卡紅外線

串口4

串口5

串口7

串口8

過濾器過濾器

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6

智慧卡紅外線

SPI1/I2S1

先進先出

MSv67509V2

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.1
3.1.1
3.1.2

Arm Cortex-A7子系統
特徵
· ARMv7-A 架構 · 32 KB L1 指令快取 · 32 KB L1 資料快取 · 128 KB 2 級快取 · Arm + Thumb®-2 指令集 · Arm TrustZone 安全技術 · Arm NEON 高階虛擬化 · DSP 和 SIM整合式通用中斷控制器 (GIC)，具有 4 個共用週邊中斷 · 整合式通用計時器 (CNT)
超過view
Cortex-A7 處理器是一款非常節能的應用處理器，旨在為高階穿戴式裝置以及其他低功耗嵌入式和消費性應用提供豐富的效能。它提供比 Cortex-A20 高出 5% 的單線程性能，並提供與 Cortex-A9 相似的性能。
Cortex-A7 融合了高效能 Cortex-A15 和 CortexA17 處理器的所有特性，包括硬體虛擬化支援、NEON 和 128 位元 AMBA 4 AXI 匯流排介面。
Cortex-A7 處理器基於節能的 8-stagCortex-A5 處理器的管路。它還受益於專為低功耗設計的整合 L2 緩存，具有更低的交易延遲和改進的作業系統對快取維護的支援。除此之外，還改進了分支預測和記憶體系統效能，具有 64 位元載入儲存路徑、128 位元 AMBA 4 AXI 匯流排和更大的 TLB 大小（256 個條目，高於 Cortex-A128 和 Cortex-A9 的 5 個條目），提高了大型工作負載的效能，例如 web 瀏覽。
Thumb-2 技術
提供傳統 Arm 程式碼的峰值效能，同時也將指令儲存的記憶體需求減少 30%。
TrustZone技術
確保從數位版權管理到電子支付等安全應用的可靠實施。獲得技術和產業合作夥伴的廣泛支持。

DS13875 修訂版 5

19/219
48

功能結束view

STM32MP133C/F

氖
NEON 技術可以加速多媒體和訊號處理演算法，如視訊編碼/解碼、2D/3D 圖形、遊戲、音訊和語音處理、影像處理、電話和聲音合成。 Cortex-A7 提供了一個引擎，既提供了 Cortex-A7 浮點單元 (FPU) 的效能和功能，又實現了 NEON 高級 SIMD 指令集，以進一步加速媒體和訊號處理功能。 NEON 擴展了 Cortex-A7 處理器 FPU，以提供四核心 MAC 和額外的 64 位元和 128 位元暫存器組，支援對 8 位元、16 位元和 32 位元整數和 32 位元浮點數資料量進行豐富的 SIMD 操作。
硬體虛擬化
高效的硬體支援資料管理和仲裁，從而多個軟體環境及其應用程式能夠同時存取系統功能。這使得設備的穩定性得以實現，並且虛擬環境彼此之間能夠很好地隔離。
優化的 L1 緩存
效能和功率優化的 L1 快取結合了最小存取延遲技術，以最大限度地提高效能並最大限度地降低功耗。
整合 L2 快取控制器
提供對高速緩存記憶體的低延遲和高頻寬訪問，或降低與片外記憶體存取相關的功耗。
Cortex-A7浮點單元（FPU）
FPU 提供與 Arm VFPv4 架構相容的高效能單精度和雙精度浮點指令，該架構與前幾代 Arm 浮點協處理器在軟體上相容。
偵聽控制單元 (SCU)
SCU 負責管理處理器的互連、仲裁、通訊、快取到快取和系統記憶體傳輸、快取一致性和其他功能。
這種系統一致性也降低了維護每個作業系統驅動程式內的軟體一致性所涉及的軟體複雜性。
通用中斷控制器 (GIC)
GIC 實現了標準化和架構化的中斷控制器，為處理器間通訊以及系統中斷的路由和優先排序提供了豐富且靈活的方法。
支援最多 192 個獨立中斷，在軟體控制下，硬體優先，並在作業系統和 TrustZone 軟體管理層之間路由。
這種路由靈活性以及對作業系統中斷虛擬化的支持，提供了增強利用虛擬機器管理程式的解決方案功能所需的關鍵特性之一。

20/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.2
3.2.1
3.2.2

回憶
外部SDRAM
STM32MP133C/F 裝置嵌入了外部 SDRAM 控制器，支援以下功能：· LPDDR2 或 LPDDR3，16 位元數據，高達 1 Gbyte，高達 533 MHz 時脈· DDR3 或 DDR3L，16 位元數據，高達 1 Gbyte，高達 533 MHz 時鐘
嵌入式 SRAM
所有裝置均具有以下特性：· SYSRAM：128 KB（具有可程式大小的安全區域）· AHB SRAM：32 KB（可安全）· BKPSRAM（備份 SRAM）：8 KB
該區域的內容受到保護，以防止可能不必要的寫入訪問，並可以在待機或 VBAT 模式下保留的。 BKPSRAM 可以定義為（在 ETZPC 中）僅可由安全軟體存取。

3.3

DDR3/DDR3L/LPDDR2/LPDDR3控制器（DDRCTRL）

DDRCTRL 與 DDRPHYC 結合，為 DDR 記憶體子系統提供了完整的記憶體介面解決方案。 · 一個 64 位元 AMBA 4 AXI 連接埠介面 (XPI) · AXI 時鐘與控制器非同步 · DDR 記憶體密碼引擎 (DDRMCE)，具有 AES-128 DDR 即時寫入功能
加密/讀取解密。 · 支援的標準：
JEDEC DDR3 SDRAM 規範，JESD79-3E 適用於具有 3 位元介面的 DDR3/16L
JEDEC LPDDR2 SDRAM 規範，JESD209-2E 適用於具有 2 位元介面的 LPDDR16
JEDEC LPDDR3 SDRAM 規範，JESD209-3B 適用於具有 3 位元介面的 LPDDR16
· 高階排程器與 SDRAM 指令產生器 · 可程式全資料寬度（16 位元）或半資料寬度（8 位元） · 進階 QoS 支持，讀取時具有三個流量類別，寫入時具有兩個流量類別 · 可選擇避免低優先級流量匱乏 · 保證讀後寫 (WAR) 和寫入後讀取 (RAW) 的一致性
AXI 連接埠·可程式支援突發長度選項（4、8、16）·寫入組合允許將對相同位址的多個寫入組合成一個
單寫入 · 單等級配置

DS13875 修訂版 5

21/219
48

功能結束view

STM32MP133C/F

· 支援因可程式時間內交易到達不足而導致的 SDRAM 自動掉電進入和退出
· 支援缺乏事務到達而導致的自動時鐘停止（LPDDR2/3）進入和退出
· 透過硬體低功耗介面支援因可程式時間內交易未到達而導致的自動低功耗模式操作
· 可程式分頁策略 · 支援自動或軟體控制的自刷新進入和登出 · 支援軟體控制的深度掉電進入和登出（LPDDR2 和
LPDDR3) · 支援在軟體控制下明確更新 SDRAM 模式暫存器 · 靈活的位址映射器邏輯，允許特定於應用程式的行、列映射，
銀行位·用戶可選的刷新控制選項·DDRPERFM相關區塊，有助於效能監控與調整
DDRCTRL 和 DDRPHYC 可以定義為（在 ETZPC 中）僅可由安全軟體存取。
DDRMCE（DDR 記憶體密碼引擎）的主要特性如下：· AXI 系統匯流排主/從介面（64 位元）· 基於嵌入式防火牆的線上加密（用於寫入）和解密（用於讀取）
編程·每個區域兩種加密模式（最多一個區域）：無加密（旁路模式），
分組密碼模式·以 64 KB 粒度定義的區域的開始和結束·預設過濾（區域 0）：授予任何訪問·區域存取過濾：無
支援的分組密碼：AES 支援的連結模式 · AES 密碼的分組模式與 NIST FIPS 出版物 197 高級加密標準 (AES) 中指定的 ECB 模式相容，並具有基於 https://keccak.team 上發布的 Keccak-400 演算法的相關金鑰派生函數 web地點。 · 一組只寫且可鎖定的主密鑰寄存器 · AHB配置端口，特權感知

22/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.4

用於 DDR 的 TrustZone 位址空間控制器 (TZC)

TZC 用於根據 TrustZone 權限和最多 9 個可編程區域上的非安全主機 (NSAID) 過濾對 DDR 控制器的讀取/寫入存取：· 僅受可信任軟體支援的配置· 一個過濾單元九個區域：
區域 0 始終處於啟用狀態並覆蓋整個位址範圍。區域 1 至 8 具有可編程基底位址/結束位址，可指派給
任何一個或兩個過濾器。 · 每個區域編程的安全和非安全訪問權限 · 根據 NSAID 過濾非安全訪問 · 由同一過濾器控制的區域不得重疊 · 具有錯誤和/或中斷的故障模式 · 接受能力 = 256 · 用於啟用和禁用每個過濾器的門衛邏輯 · 推測訪問

DS13875 修訂版 5

23/219
48

功能結束view

STM32MP133C/F

3.5

啟動模式

在啟動時，內部啟動 ROM 使用的啟動來源由 BOOT 接腳和 OTP 位元組選擇。

表 2. 啟動模式

BOOT2 BOOT1 BOOT0 初始啟動模式

評論

等待傳入連線：

UART 和 USB(1)

預設引腳上的 USART3/6 和 UART4/5/7/8

OTG_HS_DP/DM 接腳上的 USB 高速裝置(2)

1 串列 NOR 快閃記憶體(3) QUADSPI 上的串列 NOR 快閃記憶體(5)

電子MMC(3)

SDMMC2 上的 e·MMC（預設）(5)(6)

NAND快閃記憶體(3)

FMC 上的 SLC NAND 快閃記憶體

開發啟動（無快閃記憶體啟動）

用於無需從快閃記憶體啟動即可取得偵錯存取權(4)

SD 卡(3)

SDMMC1 上的 SD 卡（預設）(5)(6)

等待傳入連線：

0 UART 和 USB(1)(3) 預設接腳上的 USART3/6 和 UART4/5/7/8

OTG_HS_DP/DM 接腳上的 USB 高速裝置(2)

1 串列 NAND 快閃記憶體(3) QUADSPI 上的串列 NAND 快閃記憶體(5)

1. 可以透過 OTP 設定停用。 2. USB 需要 HSE 時鐘/晶體（有和沒有 OTP 設定的支援頻率，請參閱 AN5474）。 3. 可以透過 OTP 設定更改啟動來源（例如ample 在 SD 卡上進行初始啟動，然後使用 OTP 設定的 e·MMC)。 4. Cortex®-A7 內核無限循環切換 PA13。 5. 預設引腳可以透過 OTP 更改。 6. 或者，可以透過 OTP 選擇此預設值以外的其他 SDMMC 介面。

雖然低階啟動是使用內部時鐘完成的，但 ST 提供的軟體包以及主要外部介面（如 DDR、USB（但不限於））需要在 HSE 引腳上連接晶體或外部振盪器。
有關 HSE 引腳連接和支援頻率的限制和建議，請參閱 RM0475“STM32MP13xx 基於 Arm® 的高級 32 位元 MPU”或 AN5474“STM32MP13xx 系列硬體開發入門”。

24/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.6

電源管理

3.6.1
警告：

供電方案
· VDD 是 I/O 和內部零件的主要電源，在待機模式下保持電源。有用的捲tag範圍為 1.71 V 至 3.6 V（典型值 1.8 V、2.5 V、3.0 V 或 3.3 V）
VDD_PLL 和 VDD_ANA 必須以星型方式連接至 VDD。 · VDDCPU 是 Cortex-A7 CPU 專用卷tag供應，其價值取決於
所需的 CPU 頻率。運轉模式下為 1.22 V 至 1.38 V。 VDD 必須在 VDDCPU 之前存在。 · VDDCORE 是主數位卷tage 並且通常在待機模式下關閉。卷tag在運轉模式下，範圍是 1.21 V 至 1.29 V。 VDD 必須在 VDDCORE 之前存在。 · VBAT 接腳可以連接到外部電池（1.6 V < VBAT < 3.6 V）。如果不使用外部電池，則該引腳必須連接到 VDD。 · VDDA 為類比 (ADC/VREF)，電源電壓tage（1.62 V 至 3.6 V）。使用內部 VREF+ 需要 VDDA 等於或高於 VREF+ + 0.3 V。 · VDDA1V8_REG 接腳是內部穩壓器的輸出，內部連接到 USB PHY 和 USB PLL。內部 VDDA1V8_REG 調節器預設啟用，可透過軟體控制。在待機模式下它始終處於關閉狀態。
特定的 BYPASS_REG1V8 腳位絕對不能處於懸空狀態。它必須連接到 VSS 或 VDD 來啟動或停用 voltag電子調節器。當 VDD = 1.8 V 時，應設定 BYPASS_REG1V8。 · VDDA1V1_REG 接腳是內部調節器的輸出，內部連接到 USB PHY。內部 VDDA1V1_REG 調節器預設啟用，可透過軟體控制。在待機模式下它始終處於關閉狀態。
· VDD3V3_USBHS 為 USB 高速電源。卷tag範圍為 3.07 V 至 3.6 V。
除非存在 VDDA3V3_REG，否則 VDD1V8_USBHS 不得存在，否則 STM32MP133C/F 可能會受到永久性損壞。這必須透過 PMIC 排序順序來確保，或在採用分立元件電源實作的情況下使用外部元件來確保。
· VDDSD1、VDDSD2分別為SDMMC1、SDMMC2 SD卡電源，支援超高速模式。
· VDDQ_DDR 是 DDR IO 電源。 1.425 V 至 1.575 V 用於連接 DDR3 記憶體（典型值 1.5 V）
1.283 V 至 1.45 V 用於連接 DDR3L 記憶體（典型值 1.35 V）
1.14 V 至 1.3 V 用於連接 LPDDR2 或 LPDDR3 記憶體（典型值 1.2 V）
在加電和斷電階段，必須遵守以下電源順序要求：
· 當 VDD 低於 1 V 時，其他電源供應器（VDDCORE、VDDCPU、VDDSD1、VDDSD2、VDDA、VDDA1V8_REG、VDDA1V1_REG、VDD3V3_USBHS、VDDQ_DDR）必須保持在 VDD + 300 mV 以下。
· 當 VDD 高於 1 V 時，所有電源供應器都是獨立的。
在斷電階段，只有在提供給 STM32MP133C/F 的能量保持在 1 mJ 以下時，VDD 才會暫時低於其他電源供應器。這使得外部去耦電容器可以在斷電瞬態階段以不同的時間常數放電。

DS13875 修訂版 5

25/219
48

功能結束view
V 3.6
VBOR0 1

圖 2. 上電/斷電序列

STM32MP133C/F

VDDX(1) 電源電壓

3.6.2
註：26/219

0.3

打開

運作模式

掉電

時間

無效供應區域

VDDX < VDD + 300 mV

VDDX 獨立於 VDD

MSv47490V1

1. VDDX 指 VDDCORE、VDDCPU、VDDSD1、VDDSD2、VDDA、VDDA1V8_REG、VDDA1V1_REG、VDD3V3_USBHS、VDDQ_DDR 中的任一個電源。

電源主管

此元件具有整合上電重設 (POR)/掉電重設 (PDR) 電路以及掉電重設 (BOR) 電路：
· 上電重設（POR）
POR 監視器監控 VDD 電源並將其與固定閾值進行比較。當 VDD 低於此閾值時，設備仍處於重設模式，· 掉電重設 (PDR)
PDR 監控器監控 VDD 電源。當 VDD 降至固定閾值以下時，會產生重設。
· 掉電重置（BOR）
BOR 監控器監控 VDD 電源。可以透過選項位元組配置三個 BOR 閾值（從 2.1 到 2.7 V）。當 VDD 降至該閾值以下時，會產生重設。
· 上電重設 VDDCORE (POR_VDDCORE) POR_VDDCORE 監視器監控 VDDCORE 電源並將其與固定閾值進行比較。當 VDDCORE 低於此閾值時，VDDCORE 域保持重設模式。
· 斷電重設 VDDCORE（PDR_VDDCORE） PDR_VDDCORE 監控器監控 VDDCORE 電源。當 VDDCORE 降至固定閾值以下時，會產生 VDDCORE 域重設。
· 上電重設 VDDCPU（POR_VDDCPU） POR_VDDCPU 監視器監控 VDDCPU 電源並將其與固定閾值進行比較。當 VDDCORE 低於此閾值時，VDDCPU 域保持重設模式。
PDR_ON 引腳保留用於意法半導體生產測試，在應用中必須始終連接到 VDD。

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.7

低功耗策略

有幾種方法可以降低 STM32MP133C/F 的功耗：· 透過降低 CPU 時脈和/或
總線矩陣時脈和/或控制各個外設時脈。 · 在 CPU 閒置時，透過選擇可用的低功耗
根據使用者應用需求選擇合適的電源模式。這樣就可以在短啟動時間、低功耗以及可用的喚醒源之間達到最佳平衡。 · 使用 DVFS（動態音量tag和頻率縮放）操作點直接控制 CPU 時脈頻率以及 VDDCPU 輸出電源。
操作模式允許控制不同系統部分的時鐘分配和系統功率。系統運作模式由MPU子系統驅動。
MPU 子系統低功耗模式如下：· CSleep：CPU 時脈停止，週邊時脈按
先前在 RCC（重設和時鐘控制器）中設定。 · CStop：CPU 週邊時鐘停止。 · CStandby：VDDCPU關閉
當執行 WFI（等待中斷）或 WFE（等待事件）指令時，CPU 進入 CSleep 和 CStop 低功耗模式。
可用的系統操作模式如下：· 運行（系統以全部性能運行，VDDCORE、VDDCPU 和時鐘開啟）· 停止（時鐘關閉）· LP-Stop（時鐘關閉）· LPLV-Stop（時鐘關閉，VDDCORE 和 VDDCPU 供電水平可能會降低）· LPLV-Stop2（VDDCPU 週期

表 3. 系統與 CPU 電源模式

系統電源模式

中央處理器

運行方式

CRun 或 CSleep

停止模式 LP-Stop 模式 LPLV-Stop 模式 LPLV-Stop2 模式
待機模式

CStop 或 CStandby CStandby

3.8

重設和時鐘控制器 (RCC)

時鐘和重設控制器管理所有時鐘的產生、時鐘門控以及系統和外設重設的控制。 RCC 在時脈來源的選擇上提供了高度的靈活性，並允許應用時脈比率來改善功耗。此外，有些能夠與

DS13875 修訂版 5

27/219
48

功能結束view

STM32MP133C/F

3.8.1 3.8.2

兩個不同的時脈域（匯流排介面時脈或核心週邊時脈），可以在不修改波特率的情況下改變系統頻率。
時鐘管理
該設備嵌入了四個內部振盪器、兩個帶有外部晶體或諧振器的振盪器、三個具有快速啟動時間的內部振盪器和四個 PLL。
RCC 接收下列時脈來源輸入：· 內部振盪器：
64 MHz HSI 時脈（1% 精度）4 MHz CSI 時脈 32 kHz LSI 時脈·外部振盪器：8-48 MHz HSE 時脈 32.768 kHz LSE 時鐘
RCC 提供四個 PLL：· PLL1 專用於 CPU 時脈· PLL2 提供：
AXI-SS 時脈（包括 APB4、APB5、AHB5 和 AHB6 橋接器） DDR 介面時脈 · PLL3 提供：多層 AHB 和周邊匯流排矩陣時脈（包括 APB1、
APB2、APB3、APB6、AHB1、AHB2 和 AHB4）核心時脈用於週邊 · PLL4 專用於產生各種週邊的核心時鐘
系統依照 HSI 時鐘啟動。然後用戶應用程式可以選擇時鐘配置。
系統重設來源
上電重設會初始化除調試、部分 RCC、部分 RTC 和電源控制器狀態暫存器以及備份電源域之外的所有暫存器。
應用程式重設由以下來源之一產生：· 來自 NRST 引腳的複位· 來自 POR 和 PDR 訊號的複位（通常稱為上電重置）· 來自 BOR 的複位（通常稱為掉電）· 來自獨立看門狗 1 的複位·來自獨立看門狗 2 的複位·來自 Cortex-A7SE 來自 Cortex-AXNUMX 故障的時鐘
系統重設由以下原因之一產生：· 應用程式重設· POR_VDDCORE 訊號重設· 從待機模式退出到運作模式

28/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

MPU 處理器重設由以下原因之一產生：· 系統重設· 每次 MPU 退出 CStandby 時· 來自 Cortex-A7（CPU）的軟體 MPU 重設

3.9

通用輸入/輸出 (GPIO)

每個 GPIO 接腳可透過軟體配置為輸出（推挽式或開漏式，帶或不帶上拉或下拉）、輸入（帶或不帶上拉或下拉）或外設備用功能。大多數 GPIO 引腳與數位或類比備用功能共用。所有 GPIO 均具有高電流能力並具有速度選擇，以更好地管理內部雜訊、功耗和電磁輻射。
重設後，所有GPIO都處於模擬模式，以降低功耗。
如果需要，可以按照特定序列鎖定 I/O 配置，以避免對 I/O 暫存器進行虛假寫入。
所有 GPIO 引腳都可以單獨設定為安全，這意味著對這些 GPIO 和定義為安全的相關週邊裝置的軟體存取僅限於在 CPU 上運行的安全軟體。

3.10
筆記：

TrustZone保護控制器（ETZPC）
ETZPC 用於配置具有可程式安全屬性（可安全資源）的匯流排主設備和從設備的 TrustZone 安全性。例如：· 片上 SYSRAM 安全區域大小可以編程。 · AHB 和 APB 週邊可以是安全的，也可以是非安全的。 · AHB SRAM 可以是安全的，也可以是非安全的。
預設情況下，SYSRAM、AHB SRAM 和安全週邊設定為僅安全訪問，因此無法由非安全主機（如 DMA1/DMA2）存取。

DS13875 修訂版 5

29/219
48

功能結束view

STM32MP133C/F

3.11

總線互連矩陣
該設備具有一個 AXI 總線矩陣、一個主 AHB 總線矩陣和總線橋，允許總線主設備與總線從設備互連（請參閱下圖，點代表啟用的主/從連接）。
圖3. STM32MP133C/F總線矩陣

搖頭丸

SDMMC2

SDMMC1

DBG 來自 MLAHB 互連 USBH

中央處理器

以太幣1 以太幣2

128位

艾克西姆

M1 M2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

預設從屬 AXIMC

NIC-400 AXI 64 位元 266 MHz – 10 個主設備/10 個從設備

來自 AXIM 互連 DMA1 DMA2 USBO DMA3

M1 M2

M3 M4

M6 M7

S4 S5 互連 AHB 32 位元 209 MHz – 8 個主設備/6 個從設備

DDRCTRL 533 MHz AHB 橋接至 AHB6 至 MLAHB 互連 FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB 橋接至 AHB5 APB 橋接至 APB5 APB 橋接至 DBG APB
AXI 64 同步主連接埠 AXI 64 同步從連接埠 AXI 64 非同步主連接埠 AXI 64 非同步從連接埠 AHB 32 同步主連接埠 AHB 32 同步從連接埠 AHB 32 非同步主連接埠 AHB 32 非同步從連接埠
橋接至 AHB2 SRAM1 SRAM2 SRAM3 至 AXIM 互連橋接至 AHB4
MSv67511V2

MLAHB

30/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.12

DMA 控制器
本裝置具有以下 DMA 模組來卸載 CPU 活動：· 主直接記憶體存取 (MDMA)
MDMA 是一個高速 DMA 控制器，負責所有類型的記憶體傳輸（外設到記憶體、記憶體到記憶體、記憶體到週邊），無需任何 CPU 操作。它具有主 AXI 介面。 MDMA 能夠與其他 DMA 控制器連接以擴展標準 DMA 功能，或可直接管理外圍 DMA 請求。 32個通道中的每一個都可以執行區塊傳輸、重複區塊傳輸和鍊錶傳輸。可設定 MDMA 以將資料安全傳輸至安全記憶體。 · 三個 DMA 控制器（非安全 DMA1 和 DMA2，加上安全性 DMA3）每個控制器都有一個雙埠 AHB，總共 16 個非安全 DMA 通道和 XNUMX 個安全 DMA 通道，用於執行基於 FIFO 的區塊傳輸。
兩個 DMAMUX 單元將 DMA 週邊請求復用並路由到三個 DMA 控制器，具有高度靈活性，可最大限度地增加並發運行的 DMA 請求數量，也可以從週邊輸出觸發或 DMA 事件產生 DMA 請求。
DMAMUX1 將來自非安全週邊裝置的 DMA 請求對應到 DMA1 和 DMA2 通道。 DMAMUX2 將來自安全週邊裝置的 DMA 請求對應到 DMA3 通道。

3.13

擴展中斷和事件控制器（EXTI）
擴充中斷和事件控制器 (EXTI) 透過可設定和直接事件輸入管理 CPU 和系統喚醒。 EXTI 向電源控制提供喚醒請求，並向 GIC 產生中斷請求，向 CPU 事件輸入產生事件。
EXTI 喚醒請求允許系統從停止模式喚醒，並允許 CPU 從 CStop 和 CStandby 模式喚醒。
中斷請求和事件請求產生也可以在運作模式下使用。
EXTI 還包括 EXTI IO 連接埠選擇。
每個中斷或事件都可以設定為安全的，以便僅限制對安全軟體的存取。

3.14

循環冗餘校驗計算單元（CRC）
CRC（循環冗餘校驗）計算單元用於使用可程式多項式取得CRC碼。
在其他應用中，基於 CRC 的技術用於驗證資料傳輸或儲存完整性。在 EN/IEC 60335-1 標準範圍內，它們提供了一種驗證快閃記憶體完整性的方法。 CRC 計算單元有助於在運行時計算軟體的簽名，以便與連結時產生並儲存在給定記憶體位置的參考簽名進行比較。

DS13875 修訂版 5

31/219
48

功能結束view

STM32MP133C/F

3.15

彈性記憶體控制器 (FMC)
FMC 控制器的主要特點如下：· 與靜態記憶體映射設備的介麵包括：
NOR 快閃記憶體靜態或偽靜態隨機存取記憶體（SRAM、PSRAM）具有 4 位元/8 位元 BCH 硬體 ECC 的 NAND 快閃記憶體 · 8、16 位元資料匯流排寬度 · 每個記憶體組的獨立片選控制 · 每個記憶體組的獨立配置 · 寫入 FIFO
FMC配置暫存器可以變得安全。

3.16

雙四通道SPI記憶體介面（QUADSPI）
QUADSPI 是一種針對單、雙或四 SPI 快閃記憶體的專用通訊介面。它可以在以下三種模式中的任一種下運作：· 間接模式：所有操作均使用 QUADSPI 暫存器執行。 · 狀態輪詢模式：定期讀取外部快閃記憶體狀態暫存器，並
如果設定了標誌，則可以產生中斷。 · 記憶體映射模式：將外部快閃記憶體映射到位址空間
並且系統將其視為內部記憶體。
使用雙快閃模式（可同時存取兩個 Quad-SPI 快閃記憶體）可以使吞吐量和容量都增加一倍。
QUADSPI 與延遲區塊 (DLYBQS) 耦合，可支援 100 MHz 以上的外部資料頻率。
QUADSPI 配置暫存器及其延遲區塊可以是安全的。

3.17

類比數位轉換器（ADC1、ADC2）
該設備嵌入兩個類比數位轉換器，其解析度可配置為 12 位元、10 位元、8 位元或 6 位元。每個 ADC 共享最多 18 個外部通道，以單次或掃描模式執行轉換。在掃描模式下，對選定的一組類比輸入執行自動轉換。
兩種 ADC 均具有可安全的匯流排介面。
每個 ADC 都可以由 DMA 控制器提供服務，因此無需任何軟體操作即可將 ADC 轉換值自動傳輸到目標位置。
此外，類比看門狗功能可以準確監控轉換後的音量tage 一個、一些或所有選定的頻道。轉換後的 vol 時產生中斷tage 超出程式閾值。
為了同步 A/D 轉換和定時器，ADC 可以由 TIM1、TIM2、TIM3、TIM4、TIM6、TIM8、TIM15、LPTIM1、LPTIM2 和 LPTIM3 定時器中的任意一個觸發。

32/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.18

溫度感測器
該設備嵌入了一個溫度感測器，可以產生音量tage（VTS）隨溫度線性變化。此溫度感測器內部連接到 ADC2_INP12，可以測量 40 至 +125°C 範圍內的設備環境溫度，精度為 ±2%。
溫度感測器具有良好的線性，但必須進行校準才能獲得良好的整體溫度測量精度。由於製程差異導致晶片間的溫度感測器偏移量不同，未校準的內部溫度感測器適用於僅檢測溫度變化的應用。為了提高溫度感測器測量的準確性，每個設備都由 ST 單獨進行工廠校準。溫度感測器工廠校準資料由 ST 儲存在 OTP 區域，可以以唯讀模式存取。

3.19

數位溫度感測器（DTS）
該設備嵌入了頻率輸出溫度感測器。 DTS 根據 LSE 或 PCLK 計數頻率來提供溫度資訊。
支援以下功能：· 根據溫度閾值產生中斷· 根據溫度閾值產生喚醒訊號

3.20
筆記：

VBAT操作
VBAT電源域包含RTC、備份暫存器和備份SRAM。
為了優化電池續航時間，此電源域由 VDD 供電（如果可用）或由 voltag施加於 VBAT 接腳（當 VDD 電源不存在時）。當 PDR 偵測到 VDD 降至 PDR 電平以下時，將切換 VBAT 電源。
卷tagVBAT 接腳上的電源可以由外部電池、超級電容器或直接由 VDD 提供。在後一種情況下，VBAT 模式不起作用。
當 VDD 不存在時，VBAT 操作被啟動。
這些事件（外部中斷、TAMP 事件或 RTC 警報/事件）能夠直接恢復 VDD 電源並強制設備退出 VBAT 操作。儘管如此，TAMP 事件和 RTC 警報/事件可用於向外部電路（通常是 PMIC）產生訊號，以恢復 VDD 電源。

DS13875 修訂版 5

33/219
48

功能結束view

STM32MP133C/F

3.21

卷tag參考緩衝區（VREFBUF）
該設備嵌入了卷tag可用作磁碟區的參考緩衝區tagADC 的參考文獻，也可作為卷tag透過 VREF+ 引腳為外部組件提供參考。 VREFBUF 可以是安全的。內部 VREFBUF 支援四個卷tages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V 外部電壓tag當內部 VREFBUF 關閉時，可以透過 VREF+ 引腳提供參考。
圖 4. 卷tag參考緩衝器

維特

–

參考電壓+

VSSA

MSv64430V1

3.22

用於 Σ-Δ 調變器 (DFSDM) 的數位濾波器
該設備嵌入一個 DFSDM，支援兩個數位濾波器模組和四個外部輸入串列通道（收發器）或四個內部並行輸入。
DFSDM 將外部調變器連接到裝置並對接收的資料流執行數位濾波。調製器用於將類比訊號轉換為構成 DFSDM 輸入的數位串列流。
DFSDM 還可以連接 PDM（脈衝密度調變）麥克風並執行 PDM 到 PCM 的轉換和濾波（硬體加速）。 DFSDM 具有來自 ADC 或裝置記憶體（透過 DMA/CPU 傳輸到 DFSDM）的可選平行資料流輸入。
DFSDM 收發器支援多種串列介面格式（以支援各種調變器）。 DFSDM 數位濾波器模組根據使用者定義的濾波器參數執行數位處理，最終 ADC 解析度高達 24 位元。

34/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

DFSDM週邊支援：·四個多工輸入數位串列通道：
可配置的 SPI 接口，用於連接各種調製器可配置的曼徹斯特編碼單線接口 PDM（脈衝密度調製）麥克風輸入最大輸入時脈頻率高達 1 MHz（曼徹斯特編碼為 20 MHz）調製器的時脈輸出（10 至 0 MHz） · 來自四個內部數位並行通道的備選器的時脈輸出（20 至 16 MHz） ·來自四個內部數位並行通道的備選分辨率兩個具有可調數位訊號處理功能的數位濾波器模組： Sincx 濾波器：濾波器階數/類型（1 至 5），過載ampling 比率（1 至 1024）積分器：oversamp轉換率（1 至 256）· 高達 24 位元輸出資料分辨率，有符號輸出資料格式· 自動資料偏移校正（使用者將偏移儲存在暫存器中）· 連續或單次轉換· 轉換開始由以下方式觸發：軟體觸發器、內部定時器、外部事件、與第一個數位濾波器模組 (DFSDM) 同步值數位濾波器（階數 = 1 至 3，
越過amp轉換速率 = 1 比 32) 來自最終輸出資料或選定輸入數位串列通道的輸入獨立於標準轉換進行連續監控·短路偵測器，用於偵測飽和類比輸入值（底部和頂部範圍）：高達 8 位元計數器，用於偵測串列資料流中 1 到 256 個連續的 0 或1，連續監控每個輸入串列通道·在模擬看門狗事件或短路檢測器事件上產生中斷信號·極值檢測器：存儲由軟體刷新的最終轉換數據的最小值和最大值·DMA 功能可讀取最終轉換數據·中斷：轉換結束、超限、模擬看門狗、短路、輸入串行通道時鐘缺失·“常規”或“
不會對「注入」轉換的時間產生任何影響，「注入」轉換可實現精確的時間安排並具有較高的轉換優先級

DS13875 修訂版 5

35/219
48

功能結束view

STM32MP133C/F

3.23

真隨機數生成器 (RNG)
該設備嵌入了一個 RNG，可提供由集成模擬電路產生的 32 位元隨機數。
RNG 可定義為（在 ETZPC 中）僅可由安全軟體存取。
真正的 RNG 透過專用匯流排（CPU 不可讀）連接到安全的 AES 和 PKA 週邊設備。

3.24

加密和雜湊處理器（CRYP、SAES、PKA 和 HASH）
該設備嵌入了一個加密處理器，支援通常需要確保與對方交換訊息時的機密性、身份驗證、資料完整性和不可否認性的高級加密演算法。
該裝置還嵌入了專用的抗 DPA 安全 AES 128 位元和 256 位元金鑰 (SAES) 和 PKA 硬體加密/解密加速器，並具有 CPU 無法存取的專用硬體匯流排。
CRYP主要特點：·DES/TDES（資料加密標準/三重資料加密標準）：ECB（電子
· AES（高級加密標準）：ECB、CBC、GCM、CCM 和 CTR（計數器模式）連結演算法，64、128 或 192 位元金鑰
通用HASH主要特點：·SHA-1、SHA-224、SHA-256、SHA-384、SHA-512、SHA-3（安全性HASH演算法）·HMAC
加密加速器支援 DMA 請求產生。
CRYP、SAES、PKA 和 HASH 可以定義為（在 ETZPC 中）僅可由安全軟體存取。

3.25

啟動和安全以及 OTP 控制 (BSEC)
BSEC（啟動和安全性以及 OTP 控制）旨在控制 OTP（一次性可編程）保險絲盒，用於設備配置和安全參數的嵌入式非揮發性儲存。 BSEC 的某些部分必須配置為僅可由安全軟體存取。
BSEC 可以使用 OTP 字儲存 SAES（安全 AES）的 256 位元 HWKEY。

36/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.26

定時器和看門狗
該設備在每個 Cortex-A7 中包含兩個高級控制定時器、十個通用定時器（其中七個是安全的）、兩個基本定時器、五個低功耗定時器、兩個看門狗和四個系統定時器。
所有定時器計數器都可以在偵錯模式下凍結。
下表比較了高階控制、通用、基本和低功耗定時器的特性。

定時器類型

計時器

表 4. 定時器功能比較

反決議
的

計數器類型

預分頻器因子

DMA請求生成

捕獲/比較通道

互補輸出

最大介面
時脈（MHz）

最大限度
定時器
時脈 (MHz)(1)

高階TIM1，控制TIM8

16位

向上、向下任意整數，介於 1 向上/向下和 65536 之間

是的

定時器2 定時器5

32位

向上、向下任意整數，介於 1 向上/向下和 65536 之間

是的

定時器3 定時器4

16位

向上、向下任意整數，介於 1 向上/向下和 65536 之間

是的

任何整數

TIM12(2) 16位

1 之間

不

一般的

和 65536

目的

TIM13(2) TIM14(2)

16位

1 之間的任意整數
和 65536

不

任何整數

TIM15(2) 16位

1 之間

是的

和 65536

TIM16(2) TIM17(2)

16位

1 之間的任意整數
和 65536

是的

基本的

TIM6、TIM7

16位

1 之間的任意整數
和 65536

是的

LPTIM1，

低功耗

LPTIM2(2)、LPTIM3(2)、
LPTIM4，

16位

1, 2, 4, 8, 上 16, 32, 64,
128

不

LPTIM5

104.5

209

不

104.5

209

不

104.5

209

不

104.5

209

不

104.5

209

104.5

209

104.5

209

不

104.5

209

1(3)

不

104.5 104.5

1. 最大定時器時脈最高可達 209 MHz，視 RCC 中的 TIMGxPRE 位元而定。 2.可安全計時器。 3. LPTIM 上沒有捕獲通道。

DS13875 修訂版 5

37/219
48

功能結束view

STM32MP133C/F

3.26.1 3.26.2 3.26.3

高階控制定時器（TIM1、TIM8）
高階控制定時器（TIM1、TIM8）可視為6頻道復用的三相PWM產生器。它們具有互補的 PWM 輸出和可編程插入的死區時間。它們也可以被視為完整的通用計時器。它們的四個獨立通道可用於：·輸入捕獲·輸出比較·PWM 產生（邊緣或中心對齊模式）·單脈衝模式輸出
如果配置為標準 16 位元定時器，它們具有與通用定時器相同的功能。如果配置為 16 位元 PWM 產生器，它們具有完全調製能力 (0-100%)。
高階控制定時器可以透過定時器連結功能與通用定時器協同工作，實現同步或事件鏈。
TIM1和TIM8支援獨立的DMA請求產生。
通用定時器（TIM2、TIM3、TIM4、TIM5、TIM12、TIM13、TIM14、TIM15、TIM16、TIM17）
STM32MP133C/F 設備中嵌入了十個可同步的通用定時器（差異請參閱表 4）。 · TIM2、TIM3、TIM4、TIM5
TIM 2 和 TIM5 基於 32 位元自動重載向上/向下計數器和 16 位元預分頻器，而 TIM3 和 TIM4 則基於 16 位元自動重載向上/向下計數器和 16 位元預分頻器。所有定時器均具有四個獨立通道，用於輸入擷取/輸出比較、PWM 或單脈衝模式輸出。這在最大的封裝上提供了最多 16 個輸入捕獲/輸出比較/PWM。這些通用定時器可以協同工作，或與其他通用定時器和高階控制定時器 TIM1 和 TIM8 協同工作，透過定時器連結功能進行同步或事件鍊式連接。這些通用定時器中的任何一個都可以用來產生 PWM 輸出。 TIM2、TIM3、TIM4、TIM5皆有獨立的DMA請求產生。它們能夠處理正交（增量）編碼器訊號和一到四個霍爾效應感測器的數位輸出。 · TIM12、TIM13、TIM14、TIM15、TIM16、TIM17 這些定時器是基於 16 位元自動重載上升計數器和 16 位元預分頻器。 TIM13、TIM14、TIM16 和 TIM17 具有一個獨立通道，而 TIM12 和 TIM15 具有兩個獨立通道用於輸入擷取/輸出比較、PWM 或單脈衝模式輸出。它們可以與TIM2、TIM3、TIM4、TIM5全功能通用定時器同步，或用作簡單的時間基準。每個計時器都可以定義為（在 ETZPC 中）僅可由安全軟體存取。
基本定時器（TIM6 和 TIM7）
這些計時器主要用作通用的 16 位元時間基準。
TIM6和TIM7支援獨立的DMA請求產生。

38/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.26.4
3.26.5 3.26.6

低功耗定時器（LPTIM1、LPTIM2、LPTIM3、LPTIM4、LPTIM5）
每個低功耗定時器都有一個獨立的時鐘，如果由 LSE、LSI 或外部時鐘提供時鐘，它也可以運作在停止模式下。 LPTIMx 能夠將裝置從停止模式喚醒。
這些低功耗定時器支援以下功能：·具有 16 位元自動重載暫存器的 16 位元上升計數器·16 位元比較暫存器·可設定輸出：脈衝、PWM·連續/單次模式·可選軟體/硬體輸入觸發器·可選時脈來源：
內部時脈來源：LSE、LSI、HSI 或 APB 時脈透過 LPTIM 輸入的外部時脈來源（即使沒有內部時脈也能運作）
源運行，由脈衝計數器應用程式使用）·可編程數位毛刺濾波器·編碼器模式
LPTIM2 和 LPTIM3 可以定義為（在 ETZPC 中）僅可由安全軟體存取。
獨立看門狗（IWDG1、IWDG2）
獨立看門狗基於 12 位元減計數器和 8 位元預分頻器。它的時鐘來自獨立的 32 kHz 內部 RC（LSI），並且由於它獨立於主時鐘運行，因此它可以在停止和待機模式下運行。 IWDG 可以用作看門狗，在出現問題時重置設備。它可以透過選項位元組進行硬體或軟體配置。
IWDG1 可以定義為（在 ETZPC 中）僅可由安全軟體存取。
通用計時器（Cortex-A7 CNT）
Cortex-A7 內部嵌入的 Cortex-A7 通用計時器由系統時序產生 (STGEN) 的值提供。
Cortex-A7 處理器提供以下計時器：· 用於安全和非安全模式的實體計時器
實體計時器的暫存器被分組以提供安全和非安全的副本。 · 用於非安全模式的虛擬計時器 · 用於虛擬機器管理程式模式的實體計時器
通用計時器不是記憶體對映外設，因此只能透過特定的 Cortex-A7 協處理器指令 (cp15) 存取。

3.27

系統定時器產生 (STGEN)
系統定時產生（STGEN）產生一個時間計數值，提供一致的 view 所有 Cortex-A7 通用計時器的時間。

DS13875 修訂版 5

39/219
48

功能結束view

STM32MP133C/F

系統時序產生具有以下主要特點：· 64 位元寬，以避免出現翻轉問題· 從零或可程式值開始· 控制 APB 介面 (STGENC)，可儲存和復原定時器
跨斷電事件·唯讀 APB 介面（STGENR），允許非
安全軟體與偵錯工具· 可在系統偵錯期間停止定時器值遞增
STGENC 可定義為（在 ETZPC 中）僅可由安全軟體存取。

3.28

實時時鐘（RTC）
RTC 提供自動喚醒功能來管理所有低功耗模式。 RTC 是一個獨立的 BCD 定時器/計數器，並提供具有可編程鬧鐘中斷的時鐘/日曆。
RTC 還包括具有中斷功能的定期可編程喚醒標誌。
兩個 32 位元暫存器包含秒、分、小時（12 或 24 小時格式）、日（星期幾）、日期（月份中的某天）、月份和年份，以二進位編碼的十進位格式 (BCD) 表示。亞秒值也可以二進位格式提供。
支援二進位模式以簡化軟體驅動程式管理。
將自動執行 28 天、29 天（閏年）、30 天和 31 天月份的補償。還可以進行夏令時補償。
額外的 32 位元暫存器包含可程式鬧鐘亞秒、秒、分鐘、小時、星期和日期。
數位校準功能可用於補償晶體振盪器精度的任何偏差。
備份域重置後，所有 RTC 暫存器均受到保護，以防止可能的寄生寫訪問，並受到安全存取的保護。
只要供應量tage 保持在操作範圍內，RTC 永不停止，無論裝置狀態為何（運作模式、低功耗模式或重設）。
RTC 的主要功能如下：· 附有亞秒、秒、分、小時（12 或 24 格式）、星期（星期幾）的日曆
· 可由軟體程式設定夏令時補償 · 可程式警報，具有中斷功能。任何事件都可能觸發警報
日曆欄位的組合。 · 自動喚醒單元產生觸發自動喚醒的週期性標誌
中斷·參考時脈偵測：可使用更精確的第二個來源時脈（50 或 60 Hz）
用於提高日曆精度。 · 使用亞秒偏移功能與外部時鐘精確同步 · 數位校準電路（定期計數器校正）：0.95 ppm 精度，在
幾秒鐘的校準窗口

40/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

· 時間amp 事件保存功能·將 SWKEY 儲存在 RTC 備份暫存器中，並可直接透過匯流排存取 SAE（不
可由 CPU 讀取）·可屏蔽中斷/事件：
警報 A 警報 B 喚醒中斷時間amp · TrustZone 支援：RTC 完全安全警報 A、警報 B、喚醒定時器和計時器amp 個人安全或非安全
配置 RTC 校準在安全或非安全配置下完成

3.29

Tamper 和備份暫存器 (TAMP)
在所有低功耗模式以及 VBAT 模式下保留 32 x 32 位元備份暫存器。它們可用於儲存敏感數據，因為它們的內容受到amp檢測電路。
七噸amp呃輸入引腳和五個amp呃輸出腳可用於抗Tamp呃檢測。外部amper 接腳可配置為邊緣檢測、邊緣和電平、帶濾波的電平檢測或主動amp透過自動檢查來提高安全級別amper 引腳未從外部開路或短路。
TAMP 主要特點·32個備份暫存器（TAMP_BKPxR）在 RTC 域中實現，其餘
當 VDD 電源關閉時，透過 VBAT 上電 · 12 tamper 接腳可用 (七個輸入和五個輸出) · 任何amper檢測可以產生RTC時間amp 事件。 · 任何amp錯誤檢測會擦除備份暫存器。 · TrustZone支援：
時間amp安全或非安全性配置備份暫存器配置在三個可配置大小的區域：
。一個讀取/寫入安全區域。一個寫入安全/讀非安全區域。一個讀/寫非安全區域·單調計數器

3.30

積體電路間接口（I2C1、I2C2、I2C3、I2C4、I2C5）
該設備嵌入了五個 I2C 介面。
I2C 匯流排介面處理 STM32MP133C/F 和序列 I2C 匯流排之間的通訊。它控制所有 I2C 匯流排特定的排序、協定、仲裁和時序。

DS13875 修訂版 5

41/219
48

功能結束view

STM32MP133C/F

I2C 週邊支援：· I2C 匯流排規格與使用手冊修訂版。 5.相容性：
從機和主機模式，多主機功能標準模式 (Sm)，位元率高達 100 kbit/s 快速模式 (Fm)，位元速率高達 400 kbit/s 增強型快速模式 (Fm+)，位元速率高達 1 Mbit/s，20 mA 輸出驅動 I/O 7 位元和 10 位元位址 7 位元位址 2.0 位元地址(SMBus) 規範修訂版 XNUMX 相容性：硬體 PEC (封包錯誤檢查) 產生和使用 ACK 進行驗證
控制位址解析協定 (ARP) 支援 SMBus 警報 · 電源系統管理協定 (PMBusTM) 規範修訂版 1.1 相容性 · 獨立時脈：選擇獨立時脈來源，允許 I2C 通訊速度獨立於 PCLK 重新編程 · 位址匹配時從停止喚醒 · 可程式模擬和數位濾波器 · 1 DMA 緩衝區功能
I2C3、I2C4 和 I2C5 可以定義為（在 ETZPC 中）僅可由安全軟體存取。

3.31

通用同步非同步接收發送器（USART1、USART2、USART3、USART6 和 UART4、UART5、UART7、UART8）
該設備有四個嵌入式通用同步接收發送器（USART1、USART2、USART3 和 USART6）和四個通用非同步接收發送器（UART4、UART5、UART7 和 UART8）。有關 USARTx 和 UARTx 功能的摘要，請參閱下表。
這些介面提供非同步通訊、IrDA SIR ENDEC 支援、多處理器通訊模式、單線半雙工通訊模式並具有 LIN 主/從功能。它們提供 CTS 和 RTS 訊號的硬體管理以及 RS485 驅動器啟用。它們的通訊速度高達 13 Mbit/s。
USART1、USART2、USART3 和 USART6 也提供智慧卡模式（符合 ISO 7816 標準）和類似 SPI 的通訊功能。
所有 USART 都具有獨立於 CPU 時脈的時脈域，允許 USARTx 使用高達 32 Kbaud 的波特率將 STM133MP200C/F 從停止模式喚醒。停止模式的喚醒事件是可編程的，可以是：
· 起始位元檢測
· 任何接收到的資料幀
· 特定的程式設計資料幀

42/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

所有 USART 接口都可以由 DMA 控制器提供服務。

表 5. USART/UART 特性

USART 模式/功能(1)

USART1/2/3/6

UART4/5/7/8

數據機的硬體流控制

使用 DMA 進行連續通信

多處理器通信

同步SPI模式（主/從）

–

智慧卡模式

–

單線半雙工通訊 IrDA SIR ENDEC 塊

林模式

雙時脈域和低功耗模式喚醒

接收器超時中斷Modbus通信

自動波特率檢測

驅動程式啟用

USART 資料長度

7、8 和 9 位

1.X = 支持。

USART1 和 USART2 可以定義為（在 ETZPC 中）僅可由安全軟體存取。

3.32

序列週邊介面（SPI1、SPI2、SPI3、SPI4、SPI5）內部整合音訊介面（I2S1、I2S2、I2S3、I2S4）
該設備具有多達五個 SPI（SPI2S1、SPI2S2、SPI2S3、SPI2S4 和 SPI5），允許在主模式和從模式、半雙工、全雙工和單工模式下以高達 50 Mbit/s 的速度進行通訊。 3 位元預分頻器提供 4 個主模式頻率，且訊框可配置為 16 至 8 位元。所有 SPI 介面均支援 NSS 脈衝模式、TI 模式、硬體 CRC 計算以及具有 DMA 功能的 XNUMX 位元嵌入式 Rx 和 Tx FIFO 的乘法。
I2S1、I2S2、I2S3 和 I2S4 與 SPI1、SPI2、SPI3 和 SPI4 複用。它們可以在主模式或從模式、全雙工和半雙工通訊模式下運行，並且可以配置為以 16 位元或 32 位元解析度作為輸入或輸出通道運行。音訊amp支援從 8 kHz 到 192 kHz 的音頻頻率。所有 I2S 介面均支援具有 DMA 功能的多個 8 位元嵌入式 Rx 和 Tx FIFO。
SPI4 和 SPI5 可以定義為（在 ETZPC 中）僅可由安全軟體存取。

3.33

序列音訊介面（SAI1、SAI2）
該設備嵌入了兩個 SAI，允許設計多種立體聲或單聲道音訊協議

DS13875 修訂版 5

43/219
48

功能結束view

STM32MP133C/F

例如 I2S、LSB 或 MSB 對齊、PCM/DSP、TDM 或 AC'97。當音訊模組配置為發射器時，可使用 SPDIF 輸出。為了實現這種程度的靈活性和可重構性，每個 SAI 包含兩個獨立的音訊子區塊。每個區塊都有自己的時脈產生器和 I/O 線控制器。音訊amp支援高達 192 kHz 的音頻頻率。此外，由於嵌入式 PDM 接口，最多可支援八個麥克風。 SAI 可以在主配置或從配置下工作。音訊子塊可以是接收器或發射器，並且可以同步或非同步工作（相對於另一個）。 SAI可以與其他SAI連接，同步運作。

3.34

SPDIF接收器介面（SPDIFRX）
SPDIFRX 設計用於接收符合 IEC-60958 和 IEC-61937 的 S/PDIF 流。這些標準支援簡單的立體聲流，最高可達amp速率和壓縮的多聲道環繞聲，例如由杜比或DTS定義的聲道（最高5.1）。
SPDIFRX 的主要特性如下：· 最多可提供四個輸入· 自動符號率檢測· 最大符號率：12.288 MHz· 支援 32 至 192 kHz 的立體聲流· 支援音訊 IEC-60958 和 IEC-61937、消費型通訊奇偶校驗位管理應用程式通訊amples·使用 DMA 進行控制和用戶通道資訊的通訊·中斷功能
SPDIFRX 接收器提供偵測符號率和解碼傳入資料流所需的所有功能。使用者可以選擇所需的 SPDIF 輸入，當有有效訊號可用時，SPDIFRX 重新amp讀取輸入訊號，解碼曼徹斯特流，並識別幀、子幀和區塊元素。 SPDIFRX 將解碼的資料和相關狀態標誌傳送給 CPU。
SPDIFRX 還提供了一個名為 spdif_frame_sync 的訊號，該訊號以 S/PDIF 子幀速率切換，用於計算精確的amp時鐘漂移演算法的速率。

3.35

安全數位輸入/輸出多媒體卡介面（SDMMC1、SDMMC2）
兩個安全數位輸入/輸出多媒體卡介面（SDMMC）提供了AHB匯流排與SD記憶卡、SDIO卡和MMC設備之間的介面。
SDMMC 特性包括：· 符合嵌入式多媒體卡系統規格 5.1 版
卡片支援三種不同的資料匯流排模式：1 位（預設）、4 位和 8 位

44/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

（HS200 SDMMC_CK 速度受限於允許的最大 I/O 速度）（不支援 HS400）
· 與先前版本的多媒體卡完全相容（向後相容）
· 完全符合 SD 記憶卡規格 4.1 版（SDR104 SDMMC_CK 速度限制為最大允許 I/O 速度，不支援 SPI 模式和 UHS-II 模式）
· 完全符合 SDIO 卡規範版本 4.0 卡支援兩種不同的資料匯流排模式：1 位元（預設）和 4 位元（SDR104 SDMMC_CK 速度限制為最大允許 I/O 速度，不支援 SPI 模式和 UHS-II 模式）
· 208 位元模式下資料傳輸速率高達 8 Mbyte/s（取決於允許的最大 I/O 速度）
· 資料和指令輸出啟用訊號，用於控制外部雙向驅動器
· SDMMC 主機介面中嵌入專用 DMA 控制器，允許介面和 SRAM 之間進行高速傳輸
· IDMA 鍊錶支援
· 專用電源 VDDSD1 和 VDDSD2 分別用於 SDMMC1 和 SDMMC2，無需在 UHS-I 模式下在 SD 卡介面上插入電平轉換器
專用 VDDSD1 或 VDDSD2 電源接腳上僅提供 SDMMC1 和 SDMMC2 的部分 GPIO。這些是 SDMMC1 和 SDMMC2 的預設啟動 GPIO 的一部分（SDMMC1：PC[12:8]、PD[2]、SDMMC2：PB[15,14,4,3]、PE3、PG6）。它們可以在備用功能表中透過帶有“_VSD1”或“_VSD2”後綴的訊號來識別。
每個 SDMMC 都與一個延遲區塊 (DLYBSD) 相連，從而支援高於 100 MHz 的外部資料頻率。
兩個 SDMMC 介面都有可安全的設定連接埠。

3.36

控制器區域網路（FDCAN1、FDCAN2）
控制器區域網路 (CAN) 子系統由兩個 CAN 模組、一個共享訊息 RAM 記憶體和一個時脈校準單元組成。
兩個 CAN 模組（FDCAN1 和 FDCAN2）均符合 ISO 11898-1（CAN 協定規範版本 2.0 部分 A、B）和 CAN FD 協定規範版本 1.0。
10 Kbyte 的訊息 RAM 記憶體實作了過濾器、接收 FIFO、接收緩衝區、發送事件 FIFO 和發送緩衝區（加上 TTCAN 的觸發器）。此訊息 RAM 由 FDCAN1 和 FDCAN2 兩個模組共用。
公共時鐘校準單元是可選的。它可用於透過評估 FDCAN1 接收的 CAN 訊息，從 HSI 內部 RC 振盪器和 PLL 為 FDCAN2 和 FDCAN1 產生校準時脈。

DS13875 修訂版 5

45/219
48

功能結束view

STM32MP133C/F

3.37

通用序列匯流排高速主機（USBH）
該設備嵌入一個帶有兩個實體連接埠的 USB 高速主機（高達 480 Mbit/s）。 USBH 在每個連接埠上獨立支援低速、全速 (OHCI) 以及高速 (EHCI) 操作。它整合了兩個收發器，可用於低速（1.2 Mbit/s）、全速（12 Mbit/s）或高速操作（480 Mbit/s）。第二個高速收發器與OTG高速共享。
USBH 符合 USB 2.0 規範。 USBH 控制器需要由 USB 高速 PHY 內的 PLL 產生的專用時脈。

3.38

高速 USB 行動傳輸 (OTG)
該裝置嵌入一個 USB OTG 高速（高達 480 Mbit/s）裝置/主機/OTG 週邊裝置。 OTG 支援全速和高速操作。高速運作（480 Mbit/s）收發器與 USB 主機第二個連接埠共用。
USB OTG HS 符合 USB 2.0 規範和 OTG 2.0 規範。它具有軟體可配置的端點設定並支援暫停/恢復。 USB OTG 控制器需要專用的 48 MHz 時鐘，由 RCC 內部或 USB 高速 PHY 內部的 PLL 產生。
USB OTG HS 的主要特性如下：· Rx 和 Tx FIFO 大小總和為 4 KB，並支援動態 FIFO 大小調整· SRP（會話請求協定）和 HNP（主機協商協定）支援· 八個雙向端點· 16 個主機通道，支援定期 OUT· 可透過軟體設定為 OTG1.3 和 OTG2.0.電池充電規格修訂版 2.0 支援· HS OTG PHY 支援· 內部 USB DMA· 內建 HNP/SNP/IP（無需任何外部電阻）· 對於 OTG/主機模式，需要電源開關，以防總線供電設備
連接。
USB OTG配置連接埠可以是安全的。

46/219

DS13875 修訂版 5

STM32MP133C/F

功能結束view

3.39

千兆乙太網路MAC介面（ETH1、ETH2）
本設備透過業界標準媒體獨立介面 (MII)、精簡介質獨立介面 (RMII) 或精簡千兆媒體獨立介面 (RGMII) 為乙太網路 LAN 通訊提供兩個符合 IEEE-802.3-2002 的千兆媒體存取控制器 (GMAC)。
這些設備需要外部實體介面設備 (PHY) 來連接到實體 LAN 匯流排（雙絞線、光纖等）。 PHY 使用 17 個訊號（MII）、7 個訊號（RMII）或 13 個訊號（RGMII）連接到設備端口，並且可以使用來自 STM25MP125C/F 或 PHY 的 32 MHz（MII、RMII、RGMII）或 133 MHz（RGMII）進行時脈控制。
本設備具有以下特點：· 操作模式和 PHY 接口
10、100 和 1000 Mbit/s 資料傳輸速率支援全雙工和半雙工操作 MII、RMII 和 RGMII PHY 介面·處理控制多層資料包過濾：來源 (SA) 和目標 (DA) 的 MAC 過濾
具有完美和哈希過濾器的位址，VLAN tag- 基於完美和哈希過濾器的過濾，IP 來源 (SA) 或目標 (DA) 位址的第 3 層過濾，來源 (SP) 或目標 (DP) 連接埠的第 4 層過濾雙 VLAN 處理：插入最多兩個 VLAN tags 在傳輸路徑中， tag 接收路徑中的過濾 IEEE 1588-2008/PTPv2 支援透過 RMON/MIB 計數器 (RFC2819/RFC2665) 支援網路統計 · 硬體卸載處理前導碼和幀起始資料 (SFD) 插入或刪除 IP 標頭和 TCP/UDP/ICMP 有效移除框架和檢查引擎和計算裝置的統計和計算系統MAC 位址自動回應 ARP 請求 TCP 分段：自動將大型傳輸 TCP 封包拆分為多個小型封包 · 低功耗模式節能乙太網路（標準 IEEE 802.3az-2010）遠端喚醒封包與 AMD Magic PacketTM 偵測
ETH1 和 ETH2 都可以被編程為安全的。當安全性時，透過 AXI 介面進行的交易是安全的，並且配置暫存器只能透過安全存取進行修改。

DS13875 修訂版 5

47/219
48

功能結束view

STM32MP133C/F

3.40

調試基礎設施
該設備提供以下調試和追蹤功能以支援軟體開發和系統整合：·斷點調試·程式碼執行追蹤·軟體檢測·JTAG 調試埠·串列線調試埠·觸發輸入與輸出·追蹤埠·Arm CoreSight 偵錯與追蹤元件
可以透過 J 控制調試TAG/串行線調試訪問端口，使用行業標準調試工具。
追蹤連接埠允許捕獲數據以進行記錄和分析。
透過 BSEC 中的認證訊號可以啟用對安全區域的調試存取。

48/219

DS13875 修訂版 5

STM32MP133C/F

引腳排列、引腳說明和備用功能

圖 5. STM32MP133C/F LFBGA289 球出

電壓訊號

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

電壓訊號

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

電壓訊號

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

PB8

PD6

電壓訊號

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

電壓訊號

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

電壓訊號

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ 重設

PG10

PG5

PG8

PH2

PH8

電源電壓

VDDCPU VDDCPU

電源電壓

VDDQ_ DDR

電壓訊號

DDR_A13

電壓訊號

DDR_A9

DDR_A2

PF9

PF6

PF10

PG15

PF8

電源電壓

電壓訊號

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

電源電壓

電壓訊號

VDD核心 VDD核心 VDD核心

電壓訊號

VDDQ_ DDR

DDR_WEN

電壓訊號

DDR_ODT DDR_CSN

DDR_RASN

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

電壓訊號

VDD內核

電壓訊號

VDD內核

電壓訊號

VDDQ_ DDR

VDDCORE DDR_A10

DDR_CASN

DDR_CLKP

DDR_CLKN

PC14OSC32_IN

PC15OSC32_
出去

電壓訊號

PC13

PI1

電源電壓

電壓訊號

VDD核心 VDD核心 VDD核心

電壓訊號

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

PF4

PH6

PI0

PG3

電源電壓

電壓訊號

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

PF7

PA8

PG11

VDD_ANA VSS_ANA

電源電壓

VDDQ_ DDR

DDR_ VREF

DDR_A4

電壓訊號

DDR_ DTO1

DDR_A6

PE6

PG1

PD7

電壓訊號

PB11

PF13

VSSA

PA3

南京科技大學

VSS_USB VDDA1V1_

註冊會計師

VDDQ_ DDR

電源低壓

DDR_ DQM1

DDR_DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_輸入

PH1OSC_輸出

PA13

PF14

PA2

參考電壓

電源電壓

PG13

PG14

VDD3V3_USBHS

電壓訊號

PI5-BOOT1 VSS_PLL2 電源開啟

DDR_DQ11

DDR_DQ13

DDR_DQ9

PG2

PH3

電源CPU開啟

PA1

電壓訊號

參考電壓+

PC5

電壓訊號

電源電壓

PF15

VDDA1V8_暫存器

PI6-BOOT2

VDD_PLL2

PH5

DDR_DQ12

DDR_DQS1N

DDR_DQS1P

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_DQ15

DDR_DQ14

電壓訊號

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

自然資源部

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

電壓訊號

MSv65067V5

上圖為封裝頂部 view.

DS13875 修訂版 5

49/219
97

引腳排列、引腳說明和備用功能

STM32MP133C/F

圖 6. STM32MP133C/F TFBGA289 球形引出

電壓訊號

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

電壓訊號

PE12

PD8

PE0

PD5

PD9

PH14

PF2

電壓訊號

PF3

PB13

PB3

PE3

PC12

電壓訊號

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

PE13

PD1

PE1

PE7

電壓訊號

電源電壓

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

PF5

PA9

PD10

電源電壓

PB7

電源電壓

PD12

電源電壓

PH9

電源電壓

PB15

電源電壓

電壓訊號

VDDQ_ DDR

DDR_ 重設

DDR_DQ7 DDR_DQ6

PD0

PE14

電壓訊號

PE11

電源電壓

電壓訊號

PA15

電壓訊號

PH13

電壓訊號

PB4

電壓訊號

VDDQ_ DDR

電壓訊號

VDDQ_ DDR

電壓訊號

DDR_A13

PH8

PA12

電源電壓

電壓訊號

VDD內核

PD14

PE8

PB5

VDD內核

PC10

VDD內核

電壓訊號

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

PF8

電源電壓

電壓訊號

VDD內核

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDD內核

電壓訊號

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

電源電壓

VDDA1V8_暫存器

PA10

DDR_ VREF

DDR_RASN

DDR_A10

電壓訊號

DDR_CASN

PE4

PF10

PB2

電源電壓

電壓訊號

VDD內核

PA13

PA1

PC4

自然資源部

VSS_PLL2 VDD核心

電壓訊號

VDDQ_ DDR

DDR_A15

DDR_CLKP

DDR_CLKN

PF6

電壓訊號

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
出去

PC13

電源電壓

電壓訊號

PB11

PA5

PB0

VDD內核

USB_ RREF

PI6-BOOT2 VDD核心

電壓訊號

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

電壓訊號

PI0

PI1

PA11

電壓訊號

PA4

PB1

電壓訊號

PI5-BOOT1

電壓訊號

VDDQ_ DDR

電壓訊號

VDDQ_ DDR

電壓訊號

DDR_ATO

PH0OSC_輸入

PH1OSC_輸出

PF4

PG1

電壓訊號

電源電壓

PC3

PC5

電源電壓

PI4-BOOT0

電源電壓

電壓訊號

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_CPU_ON

PA2

PA7

PC1

PA6

PG13

南京科技大學

PA14

電壓訊號

電源_ON

DDR_ DQM1

DDR_DQ12

DDR_DQ11

DDR_DQ9

PE2

PH3

PF13

PC0

VSSA

參考電壓

PA3

PG14

USB_DP2

電壓訊號

VSS_USBHS

USB_DP1

PH4

DDR_DQ13

DDR_DQ14

DDR_DQS1P

DDR_DQS1N

電壓訊號

PG3

PG2

PF14

電源電壓

參考電壓+

PDR_ON

PC2

USB_DM2

VDDA1V1_暫存器

VDD3V3_USBHS

USB_DM1

PI7

上圖為封裝頂部 view.

電源低壓

DDR_DQ15

DDR_DQ10

電壓訊號

MSv67512V3

50/219

DS13875 修訂版 5

STM32MP133C/F

引腳排列、引腳說明和備用功能

圖 7. STM32MP133C/F TFBGA320 球形引出
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

電壓訊號

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

個人電腦10個人電腦12

PC9

電壓訊號

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

電壓訊號

PB5

PC6

PB15 PB14

PE3

PC11

DDR_DQ4

DDR_DQ1

DDR_DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

PF2

PB13

電壓訊號

DDR_DQ2

DDR_DQ5

DDR_ DQM0

PH2

PH8

電壓訊號

電源電壓 CPU

PE1

PD15

電源電壓 CPU

電壓訊號

電源電壓

PB10

PH10

VDDQ_ DDR

電壓訊號

VDD SD1

DDR_DQ3

DDR_DQ6

PF8

PG9

PD11 PA12

電壓訊號

DDR_DQ7

DDR_ A5

電壓訊號

PF6

PG10

PG5

電源電壓 CPU

PE4

PF10 PG15

PG8

PH7

PD13

PB2

PF9

電源電壓 CPU

電壓訊號

電源電壓

電源電壓 CPU

VDD 核心

電壓訊號

電源電壓

電壓訊號

VDDQ_ DDR

電壓訊號

電源電壓

電壓訊號

VDD 核心

電壓訊號

電源電壓

VDD 核心

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ 重設
N

DDR_BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_BA0

DDR_CSN

DDR_ ODT

VSS_ PLL

VDD_鎖相環

PH11

電源電壓 CPU

PC15-

VBAT OSC32 PI3

電壓訊號

_出去

PC14-

VSS OSC32 PC13

_在

電源電壓

PE2

PF4

PH6

PI2

電源電壓 CPU
VDD 核心
電壓訊號
電源電壓

電壓訊號

VDD 核心

電壓訊號

VDD 核心

電壓訊號

電源電壓

VDD 核心

電壓訊號

電源電壓

VDD 核心

VDDQ_ DDR
電壓訊號
VDDQ_ DDR
VDD 核心

VDDQ_ DDR

DDR_ 溫

DDR_RASN

電壓訊號

DDR_ A10

DDR_CASN

DDR_CLKN

VDDQ_ DDR

DDR_ A12

DDR_CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_CKE

DDR_ A1

PA8

PF7

PI1

PI0

電壓訊號

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_BA1

PG1

PG11

PH3

電源電壓

電壓訊號

電源電壓

VDD 核心

電壓訊號

電源電壓

VDD 核心

電壓訊號

VDDQ_ DDR

DDR_ A4

DDR_ZQ

DDR_ A6

電壓訊號

PE6

PH0OSC_輸入

PA13

電壓訊號

DDR_ VREF

DDR_DQ10

DDR_DQ8

電壓訊號

PH1OSC_ 輸出

VSS_ANA

電壓訊號

電源電壓

VDA VSSA

PA6

電壓訊號

VDD 核心

電壓訊號

VDD VDDQ_ 核心 DDR

電壓訊號

電源開啟

DDR_DQ13

DDR_DQ9

PD7

VDD_ANA

PG2

PA7

參考電壓

新澤西州 TRST

VDDA1 V1_ 暫存器

電壓訊號

PWR_DDR_DDR_LP DQS1P DQS1N

電源

PG3

PG12 CPU_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

電源電壓

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ 暫存器

電壓訊號

旁路暫存器
1V8

PH5

DDR_DQ12

DDR_DQ11

DDR_ DQM1

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

自然資源部

PF15

USB_VSS_

PI6-

USB_

PI4-

電源電壓_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_DQ15

DDR_DQ14

電壓訊號

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_開啟

USB_DP2

PI5-

USB_

引導1 DM1

VSS_ PLL2

PA10

PI7

電壓訊號

上圖為封裝頂部 view.

MSv65068V5

DS13875 修訂版 5

51/219
97

引腳排列、引腳說明和備用功能

STM32MP133C/F

表 6. 引腳排列表中使用的圖例/縮寫

姓名

縮寫

定義

引腳名稱引腳類型
輸入輸出結構
備註替代功能附加功能

除非另有說明，復位期間和復位後的引腳功能與實際引腳名稱相同

電源引腳

僅輸入引腳

僅輸出引腳

輸入/輸出

輸入/輸出引腳

模擬或特殊電平引腳

FT(U/D/PD) 5 V 容限 I/O（帶固定上拉/下拉/可程式下拉）

DDR

DDR1.5、DDR1.35L、LPDDR1.2/LPDDR3 介面的電壓為 3 V、2 V 或 3 VI/O

類比信號

快速恢復時間

帶有弱上拉電阻的複位引腳

_f(1) _a(2) _u(3) _h(4)

FT I/O 選項 I2C FM+ 選項類比選項（由 VDDA 為 I/O 的類比部分供電） USB 選項（由 VDD3V3_USBxx 為 I/O 的 USB 部分供電）典型值 1.8V 高速輸出。 VDD（用於 SPI、SDMMC、QUADSPI、TRACE）

_vh(5)

典型值為 1.8V 的超高速選項。 VDD（用於 ETH、SPI、SDMMC、QUADSPI、TRACE）

除非另有說明，所有 I/O 在重設期間和重設後均設定為浮動輸入

透過GPIOx_AFR暫存器選擇的功能

透過外設暫存器直接選擇/啟用的功能

1. 表 7 中相關的 I/O 結構為：FT_a、FT_ha、FT_vha 2. 表 7 中相關的 I/O 結構為：FT_a、FT_ha、FT_vha 3. 表 7 中相關的 I/O 結構為：FT_u 4. 表 7 中相關的 I/O結構為：FT_h、FT_fh、FT_fvh、FT_vh、FT_ha、FT_vha 5. 表 7 中相關的 I/O 結構為：FT_vh、FT_vha、FT_fvh

52/219

DS13875 修訂版 5

STM32MP133C/F

引腳排列、引腳說明和備用功能

腳位號

表 7. STM32MP133C/F 球定義

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE

–

PA9

輸入/輸出 FT_h

電源電壓

–

PE11

輸入/輸出 FT_vh

PF5

輸入/輸出 FT_h

PD3

輸入/輸出 FT_f

PE14

輸入/輸出 FT_h

電源電壓

–

PD0

輸入/輸出光纖通道

PH12

輸入/輸出 FT_fh

PB6

輸入/輸出 FT_h

–

TIM1_CH2，I2C3_SMBA，

–

DFSDM1_DATIN0、USART1_TX、UART4_TX、

FMC_NWAIT（啟動）

–

TIM1_CH2，

USART2_CTS/USART2_NSS，

SAI1_D2，

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER，

ETH1_MII_TX_ER，

FMC_D8(啟動)/FMC_AD8

–

TRACED12，DFSDM1_CKIN0，I2C1_SMBA，FMC_A5

TIM2_CH1，

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3，FMC_CLK

TIM1_BKIN，SAI1_D4，

UART8_RTS/UART8_DE，

–

QUADSPI_BK1_NCS，

QUADSPI_BK2_IO2，

FMC_D11(啟動)/FMC_AD11

–

SAI1_MCLK_A，SAI1_CK1，

–

FDCAN1_RX，

FMC_D2(啟動)/FMC_AD2

USART2_TX，TIM5_CH3，

DFSDM1_CKIN1，I2C3_SCL，

–

SPI5_MOSI、SAI1_SCK_A、QUADSPI_BK2_IO2、

SAI1_CK2，ETH1_MII_CRS，

FMC_A6

TRACED6，TIM16_CH1N，

TIM4_CH1、TIM8_CH1、

–

USART1_TX、SAI1_CK2、QUADSPI_BK1_NCS、

ETH2_MDIO，FMC_NE3，

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 修訂版 5

53/219
97

引腳排列、引腳說明和備用功能

STM32MP133C/F

腳位號

表 7. STM32MP133C/F 球定義（續）

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

輸入/輸出光纖通道

輸入/輸出 FT_fh

輸入/輸出 FT_f

輸入/輸出 FT_h

–

輸入/輸出 FT_h

–

輸入/輸出 FT_h

輸入/輸出 FT_f

輸入/輸出 FT_h

–

TIM16_CH1N、SAI1_D1、SAI1_SD_A、UART4_TX（啟動）

TRACED9，TIM5_ETR，

–

USART2_RX，I2C3_SDA，

FMC_A8，HDP2

TIM16_CH1、TIM4_CH3、

I2C1_SCL、I2C3_SCL、

–

DFSDM1_DATIN1，

UART4_RX，SAI1_D1，

FMC_D13(啟動)/FMC_AD13

TIM1_ETR，SAI2_MCLK_A，

USART1_RTS/USART1_DE，

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV，FMC_A7

–

LPTIM1_IN2、UART7_TX、

QUADSPI_BK2_IO0（啟動），

–

ETH2_MII_CRS，

ETH1_MII_CRS，FMC_NE4，

ETH2_RGMII_CLK125

–

LPTIM2_IN2、I2C4_SMBA、

USART3_CTS/USART3_NSS，

SPDIFRX_IN0，

–

QUADSPI_BK1_IO2，

ETH2_RGMII_CLK125，

FMC_CLE（啟動）/FMC_A16，

UART7_RX

DBTRGO，I2C2_SDA，

–

USART6_RX、SPDIFRX_IN3、FDCAN1_RX、FMC_NE2、

FMC_NCE（啟動）

TIM16_CH1N、TIM4_CH3、

–

TIM8_CH3、SAI1_SCK_B、USART6_TX、TIM13_CH1、

QUADSPI_BK1_IO0（啟動）

–

–
–
WKUP1
–

54/219

DS13875 修訂版 5

STM32MP133C/F

引腳排列、引腳說明和備用功能

腳位號

表 7. STM32MP133C/F 球定義（續）

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

輸入/輸出 FT_h

VDDCPU PG5

–

輸入/輸出 FT_h

PG15

輸入/輸出 FT_h

PG10

輸入/輸出 FT_h

電壓訊號

–

PF10

輸入/輸出 FT_h

VDDCORE

–

PF6

輸入/輸出 FT_vh

電源電壓

–

PF9

輸入/輸出 FT_h

TIM2_CH1、TIM8_ETR、

SPI5_MISO，SAI1_MCLK_B，

USART3_RTS/USART3_DE，

–

SPDIFRX_IN2，

QUADSPI_BK2_IO2，

QUADSPI_BK1_IO3，

FMC_NE2，ETH2_CLK

–

TIM17_CH1、ETH2_MDC、FMC_A15

USART6_CTS/USART6_NSS，

–

UART7_CTS，QUADSPI_BK1_IO1，

ETH2_PHY_INTN

SPI5_SCK，SAI1_SD_B，

–

UART8_CTS、FDCAN1_TX、QUADSPI_BK2_IO1（啟動）

FMC_NE3

–

TIM16_BKIN、SAI1_D3、TIM8_BKIN、SPI5_NSS、 – USART6_RTS/USART6_DE、UART7_RTS/UART7_DE、
QUADSPI_CLK（啟動）

–

TIM16_CH1，SPI5_NSS，

UART7_RX（啟動），

–

QUADSPI_BK1_IO2，ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N、TIM1_CH1、

DFSDM1_CKIN3，SAI1_D4，

–

UART7_CTS、UART8_RX、TIM14_CH1、

QUADSPI_BK1_IO1（啟動），

QUADSPI_BK2_IO3，FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 修訂版 5

55/219
97

引腳排列、引腳說明和備用功能

STM32MP133C/F

腳位號

表 7. STM32MP133C/F 球定義（續）

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

輸入/輸出 FT_h

–

輸入/輸出 FT_h

–

輸入/輸出 FT_fh

輸入/輸出 FT_h

–

輸入/輸出光纖通道

SPI5味噌,SAI1_D2,

DFSDM1_DATIN3，

TIM15_CH1N，I2S_CKIN，

–

SAI1_FS_A、UART7_RTS/UART7_DE、

–

UART8_TX，

QUADSPI_BK2_NCS，

FMC_NCE2、FMC_A25

–

RTC_OUT2、SAI1_D1、

I2S_CKIN，SAI1_SD_A，

–

UART4_RX，

QUADSPI_BK1_NCS（啟動），

ETH2_MDIO，FMC_A6

TAMP_IN7

–

SAI2_FS_B、I2C3_SDA、

SPI5_SCK，

–

QUADSPI_BK2_IO3，ETH2_MII_TX_CLK，

–

ETH1_MII_TX_CLK，

QUADSPI_BK1_IO3

SPI5_NSS，TIM5_CH2，

SAI2_SD_A，

SPI2_NSS/I2S2_WS，

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK，FMC_A12

LPTIM2_ETR，TIM4_CH2，

TIM8_CH2，SAI1_CK1，

–

SAI1_MCLK_A、USART1_RX、QUADSPI_BK1_IO3、

–

QUADSPI_BK2_IO2，

FMC_A18

–

(1)

SPDIFRX_IN3，

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5，WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO，TAMP_IN1/TAMP_

OUT2，WKUP3

56/219

DS13875 修訂版 5

STM32MP133C/F

引腳排列、引腳說明和備用功能

腳位號

表 7. STM32MP133C/F 球定義（續）

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

J3 J4 N5

PI2

輸入/輸出光纖通道

(1)

SPDIFRX_輸入2

TAMP_IN3/TAMP_ 輸出4，WKUP5

K5 N4 P4

PI1

輸入/輸出光纖通道

(1)

SPDIFRX_輸入1

RTC_OUT2/RTC_ LSCO，
TAMP_IN2/TAMP_ 輸出3，WKUP4

F13 L2 U13

電壓訊號

–

J2 J5 L2

VBAT

–

L4 N3 P5

PI0

輸入/輸出光纖通道

(1)

SPDIFRX_輸入0

TAMP_IN8/TAMP_ 輸出1

K2 M2

PC15OSC32_OUT

輸入/輸出

(1)

–

OSC32_輸出

F15 N2 U16

電壓訊號

–

K1 M1 M2

PC14OSC32_IN

輸入/輸出

(1)

–

OSC32_IN

G7 E3 V16

電壓訊號

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

電源電壓

–

G8 E6 W16

電壓訊號

–

USART2_RX，

L2 P3 N2

PF4

輸入/輸出 FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0，FMC_A4

MCO1，SAI2_MCLK_A，

TIM8_BKIN2，I2C4_SDA，

SPI5味噌,SAI2_CK1,

M2 J8 P2

PA8

輸入/輸出 FT_fh –

USART1_CK，SPI2_MOSI/I2S2_SDO，

–

OTG_HS_SOF，

ETH2_MII_RXD3/ETH2_

RGMII_RXD3，FMC_A21

TRACECLK，TIM2_ETR，

I2C4_SCL、SPI5_MOSI、

SAI1_FS_B，

L1 T1 N1

PE2

輸入/輸出 FT_fh

–

USART6_RTS/USART6_DE、SPDIFRX_IN1、

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1，FMC_A23

DS13875 修訂版 5

57/219
97

引腳排列、引腳說明和備用功能

STM32MP133C/F

腳位號

表 7. STM32MP133C/F 球定義（續）

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

M1 J7 P3

PF7

輸入/輸出 FT_vh –

M3 R1 R2

PG11

輸入/輸出 FT_vh –

L3 J6 N3

PH6

輸入/輸出 FT_fh –

N2 P4 R1

PG1

輸入/輸出 FT_vh –

M11 – N12

電源電壓

–

N1 R2 T2

PE6

輸入/輸出 FT_vh –

P1 P1 T3 PH0-OSC_IN 輸入/輸出 FT

–

G9 U1 N11

電壓訊號

–

P2 P2 U2 PH1-OSC_OUT 輸入/輸出 FT

–

R2 T2 R3

PH3

輸入/輸出 FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1，UART7_TX（啟動），
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0，FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1，FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2，QUADSPI_BK1_NCS
LPTIM1_ETR、TIM4_ETR、SAI2_FS_A、I2C2_SMBA、
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2、TIM1_BKIN2、SAI2_SCK_B、TIM15_CH2、I2C3_SMBA、SAI1_SCK_B、UART4_RTS/UART4_DE、
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL、SPI5_MOSI、QUADSPI_BK2_IO1、ETH1_MII_COL、ETH2_MII_COL、QUADSPI_BK1_IO0
–

–
–
–
OSC_輸入 OSC_輸出 –

58/219

DS13875 修訂版 5

STM32MP133C/F

引腳排列、引腳說明和備用功能

腳位號

表 7. STM32MP133C/F 球定義（續）

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

L5 U2 W1

PG3

輸入/輸出 FT_fvh –

TIM8_BKIN2、I2C2_SDA、SAI2_SD_B、FDCAN2_RX、ETH2_RGMII_GTX_CLK、
ETH1_MDIO，FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

輸入/輸出光纖通道

–

MCO2、TIM8_BKIN、SAI2_MCLK_B、ETH1_MDC

T1 L6 W2

PG12

輸入/輸出光纖通道

LPTIM1_IN1、SAI2_SCK_A、

SAI2_CK2，

USART6_RTS/USART6_DE，

USART3_CTS，

–

ETH2_PHY_INTN，

ETH1_PHY_INTN，

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

電源電壓

–

G10 E8 T1

電壓訊號

–

N3 R3 V1

MCO1，USART2_CK，

I2C2_SCL、I2C3_SDA、

SPDIFRX_IN0，

PD7

輸入/輸出 FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

參考時鐘，

QUADSPI_BK1_IO2，

FMC_NE1

P3 K7 T4

PA13

輸入/輸出光纖通道

–

DBTRGO、DBTRGI、MCO1、UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

T2 N5 Y1

PA11

輸入/輸出 FT_f

TIM1_CH4，I2C5_SCL，

SPI2_NSS/I2S2_WS，

USART1_CTS/USART1_NSS，

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1，ETH1_CLK，

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4，LPTIM1_OUT，

I2C5_SMBA，USART3_RX，

輸入/輸出 FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
引導失敗 –
–

DS13875 修訂版 5

59/219
97

引腳排列、引腳說明和備用功能

STM32MP133C/F

腳位號

表 7. STM32MP133C/F 球定義（續）

球功能

引腳名稱（功能後
重置）

備用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引腳類型 I/O 結構
筆記

P4 U4

PF14(JTCK/SW CLK)

輸入/輸出

(2)

U3 L7 Y3

PA0

輸入/輸出 FT_a –

JTCK/SWCLK
TIM2_CH1、TIM5_CH1、TIM8_ETR、TIM15_BKIN、SAI1_SD_B、UART5_TX、
ETH1_MII_CRS、ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR，SAI1_MCLK_B，

輸入/輸出 FT_a –

DFSDM1_DATIN3，

USART2_TX，UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

輸入/輸出 FT_a

輸入/輸出 FT_a 輸入/輸出 FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
參考時鐘

TIM2_CH3、TIM5_CH3、–LPTIM4_OUT、TIM15_CH1、
USART2_TX，ETH1_MDIO

TIM2_CH1/TIM2_ETR，

USART2_CK，TIM8_CH1N，

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A，ETH1_PPS_輸出，

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A，SAI1_CK2，

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

I/O FT_vha –

參考電壓+

–

電源電壓

–

參考電壓

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER、ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3、ADC2_INP3
ADC1_INP1、ADC2_INP1
ADC1_INP2
ADC1_INP0、ADC1_INN1、ADC2_INP0、ADC2_INN1、TAMP_IN3
ADC1_INP6、ADC1_INN2
–

60/219

DS13875 修訂版 5

STM3

文件/資源

意法半導體 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU [pdf] 使用者指南
STM32MP133C F 32 位元 Arm Cortex-A7 1GHz MPU，STM32MP133C，F 32 位元 Arm Cortex-A7 1GHz MPU，Arm Cortex-A7 1GHz MPU，1GHz，MPU

參考

使用者手冊

意法半導體 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU

規格

Arm Cortex-A7子系統

回憶

內存控制器

常見問題解答

文件/資源

參考

發表評論

取消回覆