STMicroelectronics STM32MP133C F 32-bita Arm Cortex-A7 1GHz örgjörvi

Tæknilýsing

• Kjarni: Arm Cortex-A7
• Minni: Ytri SDRAM, innbyggt SRAM
• Gagnabuss: 16-bita samsíða tengi
• Öryggi: Endurstilling og orkusparnaður, LPLV-Stop2, Biðstaða
• Pakki: LFBGA, TFBGA með lágmarkshæð 0.5 mm
• Klukkastjórnun
• Almenn inntak/úttak
• Samtenging Matrix
• 4 DMA stýringar
• Samskiptatæki: Allt að 29
• Analog jaðartæki: 6
• Tímastillir: Allt að 24, Varðhundar: 2
• Vélbúnaðarhröðun
• Villuleitarstilling
• Öryggi: 3072-bita þar á meðal einstakt auðkenni og HUK fyrir AES 256 lykla
• ECOPACK2 samhæft

Arm Cortex-A7 undirkerfi

Arm Cortex-A7 undirkerfið í STM32MP133C/F býður upp á…

Minningar

Tækið inniheldur ytra SDRAM og innbyggt SRAM fyrir gagnageymslu…

DDR stjórnandi

DDR3/DDR3L/LPDDR2/LPDDR3 stýrir aðgangi að minni…

Stjórnun á aflgjafa
Rafmagnskerfið og umsjónaraðilinn tryggja stöðuga aflgjöf…

Klukkastjórnun
RCC sér um dreifingu og stillingar klukku…

Almenn inntak/úttak (GPIO)
GPIO-tækin bjóða upp á tengimöguleika fyrir utanaðkomandi tæki…

TrustZone verndarstýring
ETZPC eykur öryggi kerfisins með því að stjórna aðgangsréttindum…

Strætó-tengingarfylki
Fylkið auðveldar gagnaflutning milli mismunandi eininga…

Algengar spurningar

Sp.: Hver er hámarksfjöldi samskiptatækja sem studdur er?
A: STM32MP133C/F styður allt að 29 samskiptatæki.

Sp.: Hversu margir hliðrænir jaðartæki eru í boði?
A: Tækið býður upp á 6 hliðræna jaðartæki fyrir ýmsar hliðrænar aðgerðir.

“`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 allt að 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 tímastillir, hljóð, dulritunar- og viðbótaröryggi
Gagnablað – framleiðslugögn

Eiginleikar
Inniheldur ST nýjustu einkaleyfistækni
Kjarni
· 32-bita Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte sameinað skyndiminni á 2. stigi Arm® NEONTM og Arm® TrustZone®

Minningar
· Ytra DDR minni allt að 1 Gbyte upp að LPDDR2/LPDDR3-1066 16-bita upp að DDR3/DDR3L-1066 16-bita
· 168 kbæti af innra SRAM: 128 kbæti af AXI SYSRAM + 32 kbæti af AHB SRAM og 8 kbæti af SRAM í afritunarrými
· Tvöfalt Quad-SPI minnisviðmót · Sveigjanlegur ytri minnisstýring með allt að
16-bita gagnastræti: samsíða tengi til að tengja ytri örgjörva og SLC NAND minni með allt að 8-bita ECC
Öryggi/öryggi
· Örugg ræsing, TrustZone® jaðartæki, 12 xtamppinnar þar á meðal 5 x virkir tampers
· Hitastig, rúmmáltage, tíðni og 32 kHz eftirlit
Endurstilla og orkustjórnun
· 1.71 V til 3.6 VI/O spennugjafi (5 V-þolnar inntak/úttak) · POR, PDR, PVD og BOR · LDO á örgjörva (USB 1.8 V, 1.1 V) · Varastýring (~0.9 V) · Innbyggðir hitaskynjarar · Lágspennustillingar: Svefn, Stöðvun, LPLV-Stöðvun
LPLV-Stop2 og biðstaða

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Þvermál 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
Lágmarkshæð 0.5 mm

· DDR varðveisla í biðstöðu · Stýringar fyrir PMIC fylgiflísa

Klukkustjórnun
· Innri sveiflarar: 64 MHz HSI sveiflarar, 4 MHz CSI sveiflarar, 32 kHz LSI sveiflarar
· Ytri sveiflur: 8-48 MHz HSE sveiflur, 32.768 kHz LSE sveiflur
· 4 × PLL-einingar með brotastillingu

Almennt inntak/úttak
· Allt að 135 öruggar I/O tengi með truflunarmöguleikum
· Vekja allt að 6 sinnum

Tengifylki
· 2 strætófylki 64-bita Arm® AMBA® AXI tenging, allt að 266 MHz 32-bita Arm® AMBA® AHB tenging, allt að 209 MHz

4 DMA stýringar til að afhlaða örgjörvann
· 56 efnislegar rásir samtals
· 1 x hraðvirkur almennur aðalstýring fyrir beinan aðgang að minni (MDMA)
· 3 × tvítengis DMA með FIFO og beiðnileiðarmöguleikum fyrir bestu mögulegu jaðartæki

september 2024
Þetta eru upplýsingar um vöru í fullri framleiðslu.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Allt að 29 samskiptajaðartæki
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816 tengi, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, þar á meðal 4 með fullri tvíhliða
Nákvæmni I2S hljóðflokks með innbyggðri hljóð-PLL eða ytri klukku)(+2 QUADSPI + 4 með USART) · 2 × SAI (stereóhljóð: I2S, PDM, SPDIF Tx) · SPDIF Rx með 4 inntökum · 2 × SDMMC allt að 8 bita (SD/e·MMCTM/SDIO) · 2 × CAN stýringar sem styðja CAN FD samskiptareglur · 2 × USB 2.0 háhraða Host eða 1 × USB 2.0 háhraða Host

+ 1 × USB 2.0 háhraða OTG samtímis · 2 x Ethernet MAC/GMAC IEEE 1588v2 vélbúnaður, MII/RMII/RGMII
6 hliðrænar jaðartæki
· 2 × ADC með 12-bita hámarksupplausn allt að 5 Msps
· 1 x hitaskynjari · 1 x stafræn sía fyrir sigma-delta mótalara
(DFSDM) með 4 rásum og 2 síum · Innri eða ytri ADC tilvísun VREF+
Allt að 24 tímamælar og 2 varðhundar
· 2 × 32-bita tímastillir með allt að 4 IC/OC/PWM eða púlsmæli og stigvaxandi kóðarainntaki
· 2 × 16-bita háþróaðir tímamælar · 10 × 16-bita almennir tímamælar (þ.m.t.
2 grunntímarar án PWM) · 5 × 16-bita lágorkutímarar · Örugg RTC með nákvæmni undir sekúndu og
vélbúnaðardagatal · 4 Cortex®-A7 kerfistímamælar (öruggir,
óöruggur, sýndar-, yfirumsjónarmaður) · 2 × óháðir eftirlitsaðilar
Vélbúnaðarhröðun
· AES 128, 192, 256 DES/TDES

2 (sjálfstætt, sjálfstætt öruggt) 5 (2 örugg) 4 5 (3 örugg)
4 + 4 (þar á meðal 2 örugg USART), sum geta verið ræsiuppspretta
2 (allt að 4 hljóðrásir), með I2S master/slave, PCM inntaki, SPDIF-TX 2 tengjum
Innbyggður HSPHY með BCD Innbyggður HS PHY með BCD (öruggur), getur verið ræsiheimild
2 × HS deilt á milli Host og OTG 4 inntaks

2 (1 × TTCAN), klukkustilling, 10 Kbyte sameiginlegt biðminni 2 (8 + 8 bitar) (öruggt), e·MMC eða SD geta verið ræsigjafi 2 valfrjálsir sjálfstæðir aflgjafar fyrir SD-kortsviðmót
1 (tvöfaldur fjórskiptur) (öryggishæfur), getur verið ræsiuppspretta

–
–
Stígvél
–
Stígvél
Stígvél Stígvél
(1)

Samsíða vistfang/gögn 8/16-bita FMC Samsíða AD-mux 8/16-bita
NAND 8/16-bita 10/100M/Gigabit Ethernet DMA dulritun
Hash True slembitölugjafi Öryggi (einu sinni forritanlegt)

4 × CS, allt að 4 × 64 Mb
Já, 2× CS, SLC, BCH4/8, getur verið ræsiheimild 2 x (MII, RMI, RGMII) með PTP og EEE (öruggt)
3 tilvik (1 örugg), 33 rása MDMA PKA (með DPA-vernd), DES, TDES, AES (með DPA-vernd)
(allt öruggt) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(öruggt) True-RNG (öruggt) 3072 virkir bitar (öruggt, 1280 bitar tiltækir fyrir notandann)

–
Skór –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Lýsing

Tafla 1. Eiginleikar og fjöldi jaðartækja STM32MP133C/F (framhald)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Ýmislegt

Eiginleikar

LFBGA289

TFBGA289

TFBGA320

GPIO með truflun (heildarfjöldi)

135(2)

Öruggar GPIO-tengingar Vakningarpinnar

Allt
6

Tamper pinnar (virkur tampeh)

12 (5)

DFSDM Allt að 12-bita samstilltur ADC

4 inntaksrásir með 2 síum

–

2(3) (allt að 5 Msps á 12-bita hvorri) (öryggishæft)

ADC1: 19 rásir þar á meðal 1x innri, 18 rásir í boði fyrir

12-bita ADC rásir samtals (4)

notandi þar á meðal 8x mismunadrif

–

ADC2: 18 rásir þar á meðal 6x innri, 12 rásir í boði fyrir

notandi þar á meðal 6x mismunadrif

Innri ADC VREF VREF+ inntakspenni

1.65 V, 1.8 V, 2.048 V, 2.5 V eða VREF+ inntak –
Já

1. QUADSPI getur ræst annað hvort frá sérstökum GPIO-einingum eða með því að nota sumar FMC Nand8 ræsingar-GPIO-einingar (PD4, PD1, PD5, PE9, PD11, PD15 (sjá töflu 7: Skilgreiningar á STM32MP133C/F kúlu).
2. Þessi heildarfjöldi GPIO inniheldur fjóra JTAG GPIO og þrír BOOT GPIO með takmarkaða notkun (getur rekist á tengingu við ytri tæki við mörkaskönnun eða ræsingu).
3. Þegar báðir ADC-arnir eru notaðir ætti kjarnaklukkan að vera sú sama fyrir báða ADC-ana og ekki er hægt að nota innbyggða ADC-forkvarða.
4. Að auki eru einnig innri rásir: – ADC1 innri rás: VREFINT – ADC2 innri rásir: hitastig, innra rúmmáltage tilvísun, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Lýsing 18/219

STM32MP133C/F

Mynd 1. STM32MP133C/F blokkrit

IC-birgðir

@VDDA

HSI

AXIM: Arm 64-bita AXI samtenging (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 örgjörvi 650/1000 MHz + MMU + FPU + NEONT

32 þúsund danska dollara

32 þúsund krónur

CNT (tímamælir) T

ETM

T

2561K2B8LK2B$L+2$SCU T
ósamstillt

128 bita

TT

CSI

LSI

Villuleitartímiamp

rafall TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (engin GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b LÍKAMSKÝRINGUR

DDRCTRL 58
LPDDR2/3, DDR3/3L

ósamstillt

T

CRYP

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (tvöfaldur) T

37

16b

FMC

T

CRC

T

DLYBSD1

(SDMMC1 DLY stjórnun)

T

DLYBSD2

(SDMMC2 DLY stjórnun)

T

DLYBQS

(QUADSPI DLY stjórnun)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS hýsir)

PLLUSB

FIFO

T

PKA

FIFO

T MDMA 32 rásir

AXIMC TT

17 16b Rekjatengi

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

OTP öryggi

@VDDA

2

RTC / AWU

T

12

TAMP / Afritunarreglur T

@VBAT

2

LSE (32kHz XTAL)

T

Kerfistímasetning STGENC

kynslóð

STGENR

USBPHYC
(USB 2 x PHY stjórnun)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

BOOT pinnar

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4-rása DFSDM

10KB CCU biðminni

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

ósamstilltur AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 lækir
DMAMUX1
DMA2
8 lækir

DMAMUX2

DMA3
8 lækir

T

PMB (ferlisvakt)
DTS (stafrænn hitaskynjari)

Voltage eftirlitsaðilar

@VDDA

Eftirlit með framboði

FIFO

FIFO

FIFO

2×2 fylki
AHB2APB

64 bita AXI

64 bita AXI meistari

32 bita AHB 32 bita AHB aðalstýri

32 bita APB

Öryggisvernd T TrustZone

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32-bita fjöl-AHB strætó fylki (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

Heilbrigðis-, heilbrigðis- og heilbrigðisvið (XTAL)

2

PLL1/2/3/4

T

RCC

5

T-afköst

9

T

EXTI

16 útvíkkun

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Snjallkort IrDA

5

T

USART2

Snjallkort IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Sía Sía Sía

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TÍM2 TÍM3 TÍM4

32b

5

16b

5

16b

5

TÍM5 TÍM6 TÍM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Snjallkort IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Sía síu

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Snjallkort IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Virkni lokiðview

Virkni lokiðview

3.1
3.1.1
3.1.2

Arm Cortex-A7 undirkerfi
Eiginleikar
· ARMv7-A arkitektúr · 32 kbyte L1 skipanaskyndiminni · 32 kbyte L1 gagnaskyndiminni · 128 kbyte stig 2 skyndiminni · Arm + Thumb®-2 skipanasett · Arm TrustZone öryggistækni · Arm NEON háþróað SIMD · DSP og SIMD viðbætur · VFPv4 fleytitölukerfi · Stuðningur við sýndarvæðingu vélbúnaðar · Innbyggð rakningareining (ETM) · Innbyggður almennur truflunarstýring (GIC) með 160 sameiginlegum jaðartruflunum · Innbyggður almennur tímastillir (CNT)
Yfirview
Cortex-A7 örgjörvinn er mjög orkusparandi örgjörvi sem er hannaður til að veita mikla afköst í hágæða klæðnaðartækjum og öðrum orkusparandi innbyggðum og neytendaforritum. Hann býður upp á allt að 20% meiri afköst í einum þræði en Cortex-A5 og býður upp á svipaða afköst og Cortex-A9.
Cortex-A7 inniheldur alla eiginleika afkastamikla Cortex-A15 og CortexA17 örgjörvanna, þar á meðal sýndarvæðingarstuðning í vélbúnaði, NEON og 128-bita AMBA 4 AXI strætóviðmót.
Cortex-A7 örgjörvinn byggir á orkusparandi 8-s örgjörvanum.tage-pípulagnin í Cortex-A5 örgjörvanum. Það nýtur einnig góðs af innbyggðum L2 skyndiminni sem er hannaður fyrir lága orkunotkun, með lægri seinkunum á færslum og bættum stýrikerfisstuðningi fyrir viðhald skyndiminnis. Ofan á þetta er bætt greinarspá og bætt afköst minniskerfisins, með 64-bita hleðslugeymsluslóð, 128-bita AMBA 4 AXI rútum og aukinni TLB stærð (256 færslur, upp úr 128 færslum fyrir Cortex-A9 og Cortex-A5), sem eykur afköst fyrir stór vinnuálag eins og web beit.
Thumb-2 tækni
Skilar hámarksafköstum hefðbundins Arm kóða en dregur jafnframt úr minnisþörf fyrir geymslu leiðbeininga um allt að 30%.
TrustZone tækni
Tryggir áreiðanlega innleiðingu öryggisforrita, allt frá stafrænni réttindastjórnun til rafrænna greiðslna. Víðtækur stuðningur frá tækni- og atvinnulífssamstarfsaðilum.

DS13875 Rev 5

19/219
48

Virkni lokiðview

STM32MP133C/F

NEON
NEON tækni getur hraðað margmiðlunar- og merkjavinnslualgrímum eins og myndkóðun/afkóðun, 2D/3D grafík, leikjum, hljóð- og talvinnslu, myndvinnslu, símtölum og hljóðmyndun. Cortex-A7 býður upp á vél sem býður upp á bæði afköst og virkni Cortex-A7 fleytitölueiningarinnar (FPU) og útfærslu á NEON háþróaða SIMD skipanasettinu til að flýta frekar fyrir margmiðlunar- og merkjavinnsluaðgerðum. NEON útvíkkar Cortex-A7 örgjörvann FPU til að bjóða upp á fjórfalda MAC og viðbótar 64-bita og 128-bita skráarsett sem styður fjölbreytt úrval SIMD aðgerða yfir 8-, 16- og 32-bita heiltölu og 32-bita fleytitölu gagnamagn.
Sýndarvæðing vélbúnaðar
Mjög skilvirkur vélbúnaðarstuðningur fyrir gagnastjórnun og gagnagreiningu, þar sem mörg hugbúnaðarumhverfi og forrit þeirra geta samtímis fengið aðgang að kerfiseiginleikum. Þetta gerir kleift að búa til öflug tæki með sýndarumhverfi sem eru vel einangruð hvert frá öðru.
Bjartsýni L1 skyndiminni
Afköst og orkunýting L1 skyndiminnis sameina aðferðir við lágmarks aðgangsseinkun til að hámarka afköst og lágmarka orkunotkun.
Innbyggður L2 skyndiminnistýring
Veitir aðgang að skyndiminni með lágum seinkunartíma og mikilli bandbreidd við háa tíðni, eða til að draga úr orkunotkun sem tengist aðgangi að minni utan örgjörva.
Cortex-A7 fleytitölueining (FPU)
FPU býður upp á afkastamiklar, einfaldar og tvöfaldar nákvæmar fleytitöluleiðbeiningar sem eru samhæfar Arm VFPv4 arkitektúrnum sem er hugbúnaðarsamhæf fyrri kynslóðir af Arm fleytitölu meðvinnsluforritum.
Snoop stjórneining (SCU)
SCU ber ábyrgð á að stjórna tengingu, gerðardómi, samskiptum, flutningi milli skyndiminnis og kerfisminni, samfelldni skyndiminnis og öðrum eiginleikum örgjörvans.
Þessi kerfissamræmi dregur einnig úr flækjustigi hugbúnaðar sem felst í því að viðhalda hugbúnaðarsamræmi innan hvers stýrikerfisrekils.
Almennur truflunarstýring (GIC)
Með því að útfæra staðlaða og hönnuðu truflunarstýringu býður GIC upp á fjölbreytta og sveigjanlega nálgun á samskiptum milli örgjörva og leiðsögn og forgangsröðun kerfistruflana.
Styður allt að 192 sjálfstæðar truflanir, undir hugbúnaðarstýringu, forgangsraðað af vélbúnaði og beint á milli stýrikerfisins og TrustZone hugbúnaðarstjórnunarlagsins.
Þessi sveigjanleiki í leiðsögn og stuðningur við sýndarvæðingu truflana í stýrikerfið, veitir einn af lykileiginleikunum sem þarf til að auka getu lausnar sem notar hypervisor.

20/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.2
3.2.1
3.2.2

Minningar
Ytri SDRAM
STM32MP133C/F tækin eru með innbyggða stýringu fyrir utanaðkomandi SDRAM sem styður eftirfarandi: · LPDDR2 eða LPDDR3, 16-bita gögn, allt að 1 Gbyte, allt að 533 MHz klukku · DDR3 eða DDR3L, 16-bita gögn, allt að 1 Gbyte, allt að 533 MHz klukku
Innbyggt SRAM
Öll tæki eru með: · SYSRAM: 128 Kbyte (með forritanlegri stærð öryggissvæðis) · AHB SRAM: 32 Kbyte (öryggishæft) · BKPSRAM (afritunar-SRAM): 8 Kbyte
Innihald þessa svæðis er varið gegn hugsanlegum óæskilegum skrifaðgangi og hægt er að geyma það í biðstöðu eða VBAT ham. Hægt er að skilgreina BKPSRAM (í ETZPC) sem aðeins aðgengilegt með öruggum hugbúnaði.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 stýringar (DDRCTRL)

DDRCTRL ásamt DDRPHYC býður upp á heildarlausn fyrir minnisviðmót fyrir DDR minniskerfi. · Eitt 64-bita AMBA 4 AXI tengi (XPI) · AXI klukka ósamstillt við stýringuna · DDR minnisdulkóðunarvél (DDRMCE) með AES-128 DDR skrifum á flugu
Dulkóðun/lesafkóðun. · Stuðningsstaðlar:
JEDEC DDR3 SDRAM forskrift, JESD79-3E fyrir DDR3/3L með 16-bita tengi
JEDEC LPDDR2 SDRAM forskrift, JESD209-2E fyrir LPDDR2 með 16-bita tengi
JEDEC LPDDR3 SDRAM forskrift, JESD209-3B fyrir LPDDR3 með 16-bita tengi
· Ítarlegur tímaáætlunarbúnaður og SDRAM skipanagjafi · Forritanleg full gagnabreidd (16-bita) eða hálf gagnabreidd (8-bita) · Ítarlegur QoS stuðningur með þremur umferðarflokkum við lestur og tveimur umferðarflokkum við skrif · Valkostir til að forðast svelti á umferð með lægri forgang · Tryggð samræmi fyrir skrif eftir lestur (WAR) og lestur eftir skrif (RAW) á
AXI tengi · Forritanlegur stuðningur við valkosti fyrir lengdarrásar (4, 8, 16) · Skrifsameining til að leyfa að sameina margar skrif á sama vistfang í eitt
ein skrif · Stilling fyrir eina röðun

DS13875 Rev 5

21/219
48

Virkni lokiðview

STM32MP133C/F

· Stuðningur við sjálfvirka ræsingu og lokun SDRAM vegna skorts á færslum sem berast á forritanlegum tíma
· Stuðningur við sjálfvirka klukkustöðvun (LPDDR2/3) inn- og útgöngu vegna skorts á viðskiptum
· Stuðningur við sjálfvirka orkusparnaðarstillingu vegna skorts á færslum sem koma á forritanlegum tíma í gegnum lágorkuviðmót vélbúnaðar
· Forritanleg síðuskiptastefna · Stuðningur við sjálfvirka eða sjálfendurnýjun undir hugbúnaðarstýringu · Stuðningur við djúpa slökkvun undir hugbúnaðarstýringu (LPDDR2 og
LPDDR3) · Stuðningur við skýrar uppfærslur á SDRAM-stillingarskrám undir hugbúnaðarstýringu · Sveigjanleg rökfræði fyrir vistfangakortlagningu til að leyfa forritssértæka kortlagningu á röðum, dálkum,
bankabitar · Notendavalmöguleikar fyrir endurnýjun · DDRPERFM tengdur blokkur til að aðstoða við afköstaeftirlit og stillingu
Hægt er að skilgreina DDRCTRL og DDRPHYC (í ETZPC) sem aðeins aðgengileg með öruggum hugbúnaði.
Helstu eiginleikar DDRMCE (DDR minnisdulkóðunarvélarinnar) eru taldir upp hér að neðan: · AXI kerfisrútu aðal/þrælaviðmót (64-bita) · Innbyggð dulkóðun (fyrir skrif) og afkóðun (fyrir lestur), byggð á innbyggðum eldvegg
forritun · Tvær dulkóðunarstillingar á svæði (hámark eitt svæði): engin dulkóðun (framhjástilling),
Blokkdulkóðunarstilling · Upphaf og endi svæða skilgreind með 64 kbyte nákvæmni · Sjálfgefin síun (svæði 0): allur aðgangur veittur · Síun aðgangs að svæðum: engin
Studd blokkdulkóðun: AES Studd keðjustilling · Blokkstilling með AES-dulkóðun er samhæf við ECB-stillingu sem tilgreind er í NIST FIPS útgáfu 197 í háþróaðri dulkóðunarstaðli (AES), með tilheyrandi lykilafleiðingaraðgerð byggða á Keccak-400 reikniritinu sem birt er á https://keccak.team websíða. · Eitt sett af skrifhæfum og læsanlegum aðallyklaskrám · AHB stillingarport, meðvitaður um forréttindi

22/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.4

TrustZone vistfangsstýring fyrir DDR (TZC)

TZC er notað til að sía les-/skrifaðgang að DDR stýringu samkvæmt TrustZone réttindum og samkvæmt óöruggum aðalstýringum (NSAID) á allt að níu forritanlegum svæðum: · Stillingar studdar aðeins af traustum hugbúnaði · Ein síueining · Níu svæði:
Svæði 0 er alltaf virkt og nær yfir allt vistfangasviðið. Svæði 1 til 8 hafa forritanlegt grunn-/lokavistfang og hægt er að úthluta þeim til
Önnur eða báðar síurnar. · Öruggar og óöruggar aðgangsheimildir forritaðar fyrir hvert svæði · Óöruggar aðgangar síaðar samkvæmt NSAID · Svæði sem stjórnað er af sömu síu mega ekki skarast · Bilunarhamir með villu og/eða truflun · Samþykktargeta = 256 · Hliðvarðarrökfræði til að virkja og slökkva á hverri síu · Tilgátubundnar aðgangar

DS13875 Rev 5

23/219
48

Virkni lokiðview

STM32MP133C/F

3.5

Stígvélastillingar

Við ræsingu er ræsiuppspretta sem innra ræsi-ROM notar valin með BOOT pinnanum og OTP bætum.

Tafla 2. Ræsihamir

BOOT2 BOOT1 BOOT0 Upphafleg ræsingarstilling

Athugasemdir

Bíddu við innkomandi tengingu á:

0

0

0

UART og USB(1)

USART3/6 og UART4/5/7/8 á sjálfgefnum pinnum

USB háhraðatæki á OTG_HS_DP/DM pinnum (2)

0

0

1 Raðtengi NOR-blikk (3) Raðtengi NOR-blikk á QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC á SDMMC2 (sjálfgefið)(5)(6)

0

1

1

NAND flass (3)

SLC NAND flass á FMC

1

0

0

Þróunarræsing (engin ræsing með glampaminni)

Notað til að fá aðgang að villuleit án þess að ræsa úr glampaminni (4).

1

0

1

SD-kort (3)

SD-kort á SDMMC1 (sjálfgefið)(5)(6)

Bíddu við innkomandi tengingu á:

1

1

0 UART og USB(1)(3) USART3/6 og UART4/5/7/8 á sjálfgefnum pinnum

USB háhraðatæki á OTG_HS_DP/DM pinnum (2)

1

1

1 Raðtengdur NAND-flashkort (3) Raðtengdur NAND-flashkort á QUADSPI (5)

1. Hægt er að gera þetta óvirkt með OTP stillingum. 2. USB krefst HSE klukku/kristals (sjá AN5474 fyrir studdar tíðnir með og án OTP stillinga). 3. Hægt er að breyta ræsiuppsprettu með OTP stillingum (til dæmisamp(frá upphaflegri ræsingu á SD-korti, síðan e·MMC með OTP stillingum). 4. Cortex®-A7 kjarni í óendanlegri lykkju sem skiptir um tengipunkt (PA13). 5. Sjálfgefnum pinnum er hægt að breyta með OTP. 6. Einnig er hægt að velja annað SDMMC viðmót en þetta sjálfgefna með OTP.

Þó að lágstigsræsing sé framkvæmd með innri klukkum, þá krefjast hugbúnaðarpakka frá ST, sem og helstu ytri viðmót eins og DDR, USB (en ekki takmarkað við), kristal eða ytri sveiflara sem tengdur er við HSE pinna.
Sjá RM0475 „STM32MP13xx háþróaðar Arm®-byggðar 32-bita örgjörvaeiningar“ eða AN5474 „Að byrja með þróun STM32MP13xx línuvélbúnaðar“ fyrir takmarkanir og ráðleggingar varðandi tengingu HSE-pinna og studdar tíðnir.

24/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.6

Stýring aflgjafa

3.6.1
Varúð:

Aflgjafaáætlun
· VDD er aðalstraumgjafinn fyrir inntak/úttak og innri hluti heldur áfram að vera knúinn í biðstöðu. Gagnlegt magntagSpennusviðið er 1.71 V til 3.6 V (1.8 V, 2.5 V, 3.0 V eða 3.3 V að meðaltali)
VDD_PLL og VDD_ANA verða að vera stjörnutengd við VDD. · VDDCPU er tileinkað magn Cortex-A7 örgjörvans.tagframboð, sem gildið er háð
æskileg örgjörvatíðni. 1.22 V til 1.38 V í keyrsluham. VDD verður að vera til staðar áður en VDDCPU er til staðar. · VDDCORE er aðal stafræna rúmmáliðtage og er venjulega slökkt á í biðstöðu. HljóðstyrkurtagSpennusviðið er 1.21 V til 1.29 V í keyrsluham. VDD verður að vera til staðar áður en VDDCORE er notað. · Hægt er að tengja VBAT pinnann við ytri rafhlöðu (1.6 V < VBAT < 3.6 V). Ef engin ytri rafhlaða er notuð verður þessi pinni að vera tengdur við VDD. · VDDA er hliðræni (ADC/VREF), framboðsspennantage (1.62 V til 3.6 V). Notkun innri VREF+ krefst VDDA sem er jafn eða hærri en VREF+ + 0.3 V. · VDDA1V8_REG pinninn er úttak innri spennustillisins, sem er tengdur innvortis við USB PHY og USB PLL. Innri VDDA1V8_REG spennustillirinn er sjálfgefið virkur og hægt er að stjórna honum með hugbúnaði. Hann er alltaf slökktur í biðstöðu.
Pinninn BYPASS_REG1V8 má aldrei vera fljótandi. Hann verður að vera tengdur annað hvort við VSS eða VDD til að virkja eða slökkva á hljóðstyrknum.tage-stýring. Þegar VDD = 1.8 V, ætti að stilla BYPASS_REG1V8. · VDDA1V1_REG pinninn er úttak innri stýringarinnar, sem er tengdur innvortis við USB PHY. Innri VDDA1V1_REG stýringin er sjálfgefin virk og hægt er að stjórna henni með hugbúnaði. Hún er alltaf slökkt í biðstöðu.
· VDD3V3_USBHS er USB háhraða aflgjafinn. Voltage svið er 3.07 V til 3.6 V.
VDD3V3_USBHS má ekki vera til staðar nema VDDA1V8_REG sé til staðar, annars gæti það valdið varanlegum skemmdum á STM32MP133C/F. Þetta verður að tryggja með PMIC röðun eða með ytri íhlutum ef um staka íhluti er að ræða.
· VDDSD1 og VDDSD2 eru, talið í sömu röð, SDMMC1 og SDMMC2 SD-kortaaflgjafar sem styðja við mjög hraða stillingu.
· VDDQ_DDR er DDR IO aflgjafinn. 1.425 V til 1.575 V fyrir tengingu við DDR3 minni (1.5 V dæmigert).
1.283 V til 1.45 V fyrir tengingu við DDR3L minni (1.35 V dæmigert)
1.14 V til 1.3 V fyrir tengingu LPDDR2 eða LPDDR3 minnis (1.2 V dæmigert)
Við virkjunar- og stöðvunarfasa verður að virða eftirfarandi kröfur um raforku:
· Þegar VDD er undir 1 V verða aðrar aflgjafar (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) að vera undir VDD + 300 mV.
· Þegar VDD er yfir 1 V eru allar aflgjafar óháðar.
Á meðan slökkt er á spennu getur VDD tímabundið orðið lægra en hjá öðrum orkugjöfum, aðeins ef orkan sem veitt er STM32MP133C/F helst undir 1 mJ. Þetta gerir kleift að tæma ytri aftengingarþétta með mismunandi tímastuðlum á meðan slökkt er á spennu.

DS13875 Rev 5

25/219
48

Virkni lokiðview
V 3.6
VBOR0 1

Mynd 2. Ræsingar-/slökkvunarröð

STM32MP133C/F

VDDX(1) VDD

3.6.2
Athugið: 26/219

0.3

Kveikt

Rekstrarhamur

Slökkt

tíma

Ógilt birgðasvæði

VDDX < VDD + 300 mV

VDDX óháð VDD

MSv47490V1

1. VDDX vísar til hvaða aflgjafa sem er, þar á meðal VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Umsjónarmaður aflgjafa

Tækin eru með innbyggða endurstillingarrás fyrir ræsingu (POR)/ræsingu (PDR) ásamt endurstillingarrás fyrir spennufall (BOR):
· Endurstilling við ræsingu (POR)
POR-umsjónarmaðurinn fylgist með VDD-aflgjafanum og ber hann saman við fast þröskuld. Tækin eru áfram í endurstillingarham þegar VDD er undir þessum þröskuldi. · Endurstilling við slökkvun (PDR)
PDR-umsjónarmaðurinn fylgist með VDD-aflgjafanum. Endurstilling er gerð þegar VDD fer niður fyrir ákveðið þröskuld.
· Endurstilling á spennuleysi (BOR)
BOR-umsjónarmaðurinn fylgist með VDD-aflgjafanum. Þrjár BOR-þröskuldar (frá 2.1 til 2.7 V) er hægt að stilla með valmöguleikum. Endurstilling er gerð þegar VDD fer niður fyrir þessi þröskuld.
· Endurstilling VDDCORE við ræsingu (POR_VDDCORE) POR_VDDCORE eftirlitsaðilinn fylgist með VDDCORE aflgjafanum og ber hann saman við fast þröskuld. VDDCORE lénið helst í endurstillingarham þegar VDDCORE er undir þessum þröskuldi.
· Endurstilling VDDCORE við slökkvun (PDR_VDDCORE) PDR_VDDCORE eftirlitsaðilinn fylgist með VDDCORE aflgjafanum. Endurstilling á VDDCORE léni er búin til þegar VDDCORE fer niður fyrir ákveðið þröskuld.
· VDDCPU endurstilling við ræsingu (POR_VDDCPU) POR_VDDCPU eftirlitsaðilinn fylgist með VDDCPU aflgjafanum og ber hann saman við fast þröskuld. VDDCPU lénið helst í endurstillingarham þegar VDDCORE er undir þessum þröskuldi.
PDR_ON pinninn er frátekinn fyrir framleiðsluprófanir STMicroelectronics og verður alltaf að vera tengdur við VDD í forriti.

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.7

Lágorkuáætlun

Það eru nokkrar leiðir til að draga úr orkunotkun á STM32MP133C/F: · Minnkaðu orkunotkun með því að hægja á klukkutíma örgjörvans og/eða
strætófylkisklukkur og/eða stjórnun einstakra jaðartækjaklukka. · Sparaðu orkunotkun þegar örgjörvinn er í aðgerðaleysi með því að velja úr tiltækum lág-
Orkustillingar í samræmi við þarfir notandaforritsins. Þetta gerir kleift að ná sem bestum árangri milli stutts ræsingartíma, lágrar orkunotkunar og tiltækra vekjara. · Notaðu DVFS (dynamic vol)tage og tíðniskvarða) rekstrarpunktar sem stjórna beint klukkutíðni örgjörvans sem og VDDCPU útgangsspennunni.
Rekstrarhamirnir gera kleift að stjórna dreifingu klukkunnar á mismunandi kerfishluta og afli kerfisins. Rekstrarhamur kerfisins er knúinn áfram af undirkerfi MPU.
Lágorkustillingar undirkerfis MPU eru taldar upp hér að neðan: · CSleep: Klukkur örgjörvans eru stöðvaðar og klukka jaðartækisins/jaðartækjanna starfar eins og
áður stillt í RCC (endurstillingar- og klukkustýring). · CStop: Klukkur örgjörvans (jaðartækja) eru stöðvaðar. · CStandby: VDDCPU SLÖKKT
Örgjörvinn fer í lágorkuhamina CSleep og CStop þegar hann framkvæmir WFI (bíddu eftir truflun) eða WFE (bíddu eftir atburði) skipanirnar.
Eftirfarandi rekstrarhamir eru í boði: · Keyrsla (kerfið er í fullum afköstum, VDDCORE, VDDCPU og klukkur KVEIKTAR) · Stöðvun (klukkur SLÖKKT) · LP-Stöðvun (klukkur SLÖKKT) · LPLV-Stöðvun (klukkur SLÖKKT, VDDCORE og VDDCPU framboðsstig gæti lækkað) · LPLV-Stöðvun2 (VDDCPU SLÖKKT, VDDCORE lækkað og klukkur SLÖKKT) · Biðstaða (VDDCPU, VDDCORE og klukkur SLÖKKT)

Tafla 3. Kerfis- samanborið við örgjörvaaflsstillingu

Kerfisorkahamur

CPU

Hlaupa ham

CRun eða CSleep

Stöðvunarhamur LP-Stöðvunarhamur LPLV-Stöðvunarhamur LPLV-Stöðvunarhamur 2-hamur
Biðhamur

Stöðva eða Biðstaða Biðstaða

3.8

Endurstilla og klukka stjórnandi (RCC)

Klukku- og endurstillingarstýringin stýrir myndun allra klukkna, sem og klukkuhliðun og stjórnun á kerfinu og endurstillingum jaðartækja. RCC býður upp á mikla sveigjanleika í vali á klukkulindum og gerir kleift að nota klukkuhlutföll til að bæta orkunotkun. Að auki, á sumum samskiptajaðartækjum sem geta unnið með

DS13875 Rev 5

27/219
48

Virkni lokiðview

STM32MP133C/F

3.8.1 3.8.2

tvö mismunandi klukkusvið (annað hvort strætóviðmótsklukka eða kjarnaklukka), er hægt að breyta kerfistíðninni án þess að breyta baudhraðanum.
Klukkustjórnun
Tækin hafa fjóra innri sveiflara, tvo sveiflara með ytri kristal eða ómholfi, þrjá innri sveiflara með hraðvirkum ræsingartíma og fjóra PLL-einingar.
RCC tekur við eftirfarandi klukkuinntaki: · Innri sveiflur:
64 MHz HSI klukka (1% nákvæmni) 4 MHz CSI klukka 32 kHz LSI klukka · Ytri sveiflur: 8-48 MHz HSE klukka 32.768 kHz LSE klukka
RCC býður upp á fjórar PLL-einingar: · PLL1 tileinkaðar klukkustýringu örgjörvans · PLL2 býður upp á:
Klukkur fyrir AXI-SS (þar á meðal APB4, APB5, AHB5 og AHB6 brýr) klukkur fyrir DDR tengið · PLL3 sem veitir: klukkur fyrir fjöllaga AHB og jaðarbusmatrix (þar á meðal APB1,
APB2, APB3, APB6, AHB1, AHB2 og AHB4) kjarnaklukkur fyrir jaðartæki · PLL4 tileinkað myndun kjarnaklukkna fyrir ýmsa jaðartæki
Kerfið ræsist á HSI klukkunni. Notendaforritið getur þá valið klukkustillinguna.
Heimildir kerfisendurstillingar
Endurstilling við ræsingu frumstillir allar skrár nema kembiforritið, hluta af RCC, hluta af RTC og stöðuskrám aflstýringar, sem og varaaflslénið.
Endurstilling forrits er búin til úr einni af eftirfarandi aðilum: · endurstilling frá NRST púða · endurstilling frá POR og PDR merki (almennt kallað endurstilling við ræsingu) · endurstilling frá BOR (almennt kallað spennufall) · endurstilling frá sjálfstæðum eftirlitsaðila 1 · endurstilling frá sjálfstæðum eftirlitsaðila 2 · endurstilling hugbúnaðarkerfis frá Cortex-A7 (CPU) · bilun í HSE, þegar öryggiskerfi klukkunnar er virkjað
Kerfisendurstilling er búin til úr einni af eftirfarandi aðilum: · endurstillingu forrits · endurstillingu frá POR_VDDCORE merki · útgöngu úr biðstöðu í keyrsluham

28/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

Endurstilling á örgjörva MPU er búin til úr einni af eftirfarandi aðilum: · kerfisendurstillingu · í hvert skipti sem MPU fer úr biðstöðu · hugbúnaðarendurstillingu MPU frá Cortex-A7 (CPU)

3.9

Almenn inntak/úttak (GPIO)

Hægt er að stilla hverja GPIO pinna með hugbúnaði sem úttak (push-pull eða open-drain, með eða án pull-up eða pull-down), sem inntak (með eða án pull-up eða pull-down) eða sem varavirkni fyrir jaðartæki. Flestir GPIO pinnarnir eru sameiginlegir stafrænum eða hliðrænum varavirkni. Allir GPIO pinnar eru með hástraumshæfni og hraðastillingu til að stjórna betur innri hávaða, orkunotkun og rafsegulgeislun.
Eftir endurstillingu eru allir GPIO-einingar í hliðrænum ham til að draga úr orkunotkun.
Hægt er að læsa I/O stillingunni ef þörf krefur með því að fylgja ákveðinni röð til að koma í veg fyrir falskar færslur í I/O skrárnar.
Hægt er að stilla alla GPIO pinna sem örugga, sem þýðir að aðgangur hugbúnaðar að þessum GPIO og tengdum jaðartækjum sem skilgreind eru sem örugg er takmarkaður við öruggan hugbúnað sem keyrir á örgjörvanum.

3.10
Athugið:

TrustZone verndarstýring (ETZPC)
ETZPC er notað til að stilla TrustZone öryggi strætómeistara og -þræla með forritanlegum öryggiseiginleikum (öruggar auðlindir). Til dæmis: · Hægt er að forrita stærð öruggs svæðis SYSRAM á örgjörva. · Hægt er að gera AHB og APB jaðartæki örugg eða óörugg. · Hægt er að gera AHB SRAM örugg eða óörugg.
Sjálfgefið er að SYSRAM, AHB SRAM og örugg jaðartæki séu aðeins stillt á öruggan aðgang, þannig að óöruggir masterar eins og DMA1/DMA2 hafa ekki aðgang að þeim.

DS13875 Rev 5

29/219
48

Virkni lokiðview

STM32MP133C/F

3.11

Strætó-tengifylki
Tækin eru með AXI strætófylki, eina aðal AHB strætófylki og strætóbrýr sem gera kleift að tengja strætómeistara við strætóþræla (sjá myndina hér að neðan, punktarnir tákna virkjaðar aðal/þræla tengingar).
Mynd 3. STM32MP133C/F strætófylki

MDMA

SDMMC2

SDMMC1

DBG frá MLAHB tengingu USBH

CPU

ETH1 ETH2

128 bita

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Sjálfgefinn þræll AXIMC

NIC-400 AXI 64 bitar 266 MHz – 10 meistarar / 10 þrælar

Frá AXIM tengingu DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Samtenging AHB 32 bitar 209 MHz – 8 meistarar / 6 þrælar

DDRCTRL 533 MHz AHB brú til AHB6 til MLAHB tenging FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB brú til AHB5 APB brú til APB5 APB brú til DBG APB
AXI 64 samstilltur aðalport AXI 64 samstilltur þrælport AXI 64 ósamstilltur aðalport AXI 64 ósamstilltur þrælport AHB 32 samstilltur aðalport AHB 32 samstilltur þrælport AHB 32 ósamstilltur aðalport AHB 32 ósamstilltur þrælport
Brú til AHB2 SRAM1 SRAM2 SRAM3 Til AXIM tengingar Brú til AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.12

DMA stýringar
Tækin eru með eftirfarandi DMA-einingum til að losa um virkni örgjörvans: · MDMA (master direct memory access)
MDMA er hraðvirkur DMA stjórnandi sem sér um allar gerðir minnisflutninga (jaðartæki í minni, minni í minni, minni í jaðartæki) án nokkurra aðgerða frá örgjörva. Hann er með aðal AXI tengi. MDMA getur tengst öðrum DMA stjórnendum til að auka staðlaða DMA getu eða stjórnað DMA beiðnum beint. Hver af 32 rásunum getur framkvæmt blokkaflutninga, endurtekna blokkaflutninga og tengda listaflutninga. Hægt er að stilla MDMA til að framkvæma öruggar flutningar í örugg minni. · þrír DMA stjórnendur (ekki öruggir DMA1 og DMA2, auk öruggs DMA3) Hver stjórnandi er með tvöfaldri AHB, samtals 16 óöruggar og átta öruggar DMA rásir til að framkvæma FIFO-byggðar blokkaflutninga.
Tvær DMAMUX einingar margfalda og beina DMA jaðarbeiðnum til þriggja DMA stýringa, með miklum sveigjanleika, sem hámarkar fjölda DMA beiðna sem keyra samtímis, sem og að búa til DMA beiðnir frá úttakskveikjum jaðartækja eða DMA atburðum.
DMAMUX1 sendir DMA beiðnir frá óöruggum jaðartækjum yfir á DMA1 og DMA2 rásir. DMAMUX2 sendir DMA beiðnir frá öruggum jaðartækjum yfir á DMA3 rásir.

3.13

Útvíkkuð truflunar- og atburðastýring (EXTI)
Útvíkkuð truflunar- og atburðastýring (EXTI) stýrir örgjörvanum og kerfisvökvun með stillanlegum og beinum atburðainntökum. EXTI sendir vekjarabeiðnir til aflstýringarinnar, býr til truflunarbeiðni til risakortsins (GIC) og atburði til atburðainntaks örgjörvans.
EXTI-vekjarbeiðnirnar leyfa að vekja kerfið úr stöðvunarham og örgjörvann úr CStop og CStandby ham.
Einnig er hægt að nota truflunarbeiðnina og myndun atburðarbeiðna í keyrslustillingu.
EXTI inniheldur einnig EXTI IOport valið.
Hægt er að stilla hverja truflun eða atburð sem örugga til að takmarka aðeins aðgang að öruggum hugbúnaði.

3.14

Reiknieining fyrir hringrásarleysi (CRC)
Reiknieiningin CRC (hringlaga afritunarprófun) er notuð til að fá CRC kóða með því að nota forritanlega margliðu.
Meðal annarra nota eru CRC-byggðar aðferðir notaðar til að staðfesta heilleika gagnaflutnings eða geymslu. Innan gildissviðs EN/IEC 60335-1 staðalsins bjóða þær upp á leið til að staðfesta heilleika glampaminnis. CRC-reiknieiningin hjálpar til við að reikna út undirskrift hugbúnaðarins á keyrslutíma, sem er borin saman við viðmiðunarundirskrift sem myndast við tengingu og geymd er á tilteknum minnisstað.

DS13875 Rev 5

31/219
48

Virkni lokiðview

STM32MP133C/F

3.15

Sveigjanlegur minnisstýring (FMC)
Helstu eiginleikar FMC stjórntækisins eru eftirfarandi: · Tengi við tæki sem eru kortlögð með stöðugu minni, þar á meðal:
NOR flassminni Stöðugt eða sýndarstöðugt handahófsaðgangsminni (SRAM, PSRAM) NAND flassminni með 4-bita/8-bita BCH vélbúnaðar-ECC · 8-, 16-bita gagnabussbreidd · Óháð örgjörvavalsstýring fyrir hvern minnisbanka · Óháð stilling fyrir hvern minnisbanka · Skrifa FIFO
Hægt er að tryggja stillingarskrár FMC.

3.16

Tvöfalt Quad-SPI minnisviðmót (QUADSPI)
QUADSPI er sérhæft samskiptaviðmót sem miðar á ein-, tvöföld eða fjórföld SPI glampaminni. Það getur starfað í hvaða þremur af eftirfarandi stillingum sem er: · Óbein stilling: allar aðgerðir eru framkvæmdar með QUADSPI skránum. · Stöðukönnunarstilling: stöðuskrá ytra glampaminnisins er lesin reglulega og ...
Hægt er að mynda truflun ef flagg er stillt. · Minniskortlagður háttur: ytra flassminni er kortlagt á vistfangsrýmið
og kerfið sér það eins og það væri innra minni.
Hægt er að tvöfalda afköst og afköst með tvöfaldri flassstillingu, þar sem aðgangur er að tveimur Quad-SPI flassminni samtímis.
QUADSPI er tengt við seinkunarblokk (DLYBQS) sem gerir kleift að styðja við utanaðkomandi gagnatíðni yfir 100 MHz.
Stillingarskrárnar QUADSPI geta verið öruggar, sem og seinkunarblokk þeirra.

3.17

Analog-í-stafræna breytir (ADC1, ADC2)
Tækin eru með tveimur hliðrænum-í-stafrænum breytum, sem hægt er að stilla í 12, 10, 8 eða 6 bita upplausn. Hver ADC deilir allt að 18 ytri rásum og framkvæmir umbreytingar í einskiptis- eða skönnunarham. Í skönnunarham er sjálfvirk umbreyting framkvæmd á völdum hópi hliðrænna inntaka.
Báðir ADC-arnir hafa örugg strætóviðmót.
Hver ADC getur verið afgreiddur af DMA stjórnanda, sem gerir kleift að flytja ADC gildi sjálfkrafa á áfangastað án nokkurra hugbúnaðaraðgerða.
Að auki getur hliðrænn eftirlitsaðgerð fylgst nákvæmlega með umbreyttu rúmmáli.tage af einni, sumum eða öllum völdum rásum. Truflun myndast þegar breytt hljóðstyrktage er utan áætlaðra viðmiðunarmarka.
Til að samstilla A/D umbreytingu og tímamæla er hægt að ræsa ADC-ana með hvaða sem er af TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 og LPTIM3 tímamælunum.

32/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.18

Hitaskynjari
Tækin eru með innbyggðum hitaskynjara sem myndar rúmmáltage (VTS) sem breytist línulega með hitastigi. Þessi hitaskynjari er tengdur innbyrðis við ADC2_INP12 og getur mælt umhverfishita tækisins á bilinu 40 til +125 °C með nákvæmni upp á ±2%.
Hitaskynjarinn hefur góða línuleika, en hann þarf að vera kvarðaður til að fá góða heildarnákvæmni í hitamælingunum. Þar sem frávik hitaskynjarans eru mismunandi eftir örgjörvum vegna mismunandi ferla, hentar ókvarðaði innri hitaskynjarinn fyrir forrit sem nema aðeins hitabreytingar. Til að bæta nákvæmni mælinga hitaskynjarans er hvert tæki kvarðað frá verksmiðju af ST. Kvörðunargögn hitaskynjarans frá verksmiðju eru geymd af ST á OTP svæðinu, sem er aðgengilegt í lesham.

3.19

Stafrænn hitaskynjari (DTS)
Tækin eru með innbyggðan tíðniútgangshitaskynjara. DTS telur tíðnina út frá LSE eða PCLK til að veita upplýsingar um hitastigið.
Eftirfarandi aðgerðir eru studdar: · truflunarmyndun eftir hitastigsþröskuldi · vekjaramerkjamyndun eftir hitastigsþröskuldi

3.20
Athugið:

VBAT rekstur
VBAT aflgjafarlénið inniheldur RTC, afritunarskrárnar og afritunar-SRAM.
Til að hámarka endingu rafhlöðunnar er þetta aflsvið veitt af VDD þegar það er tiltækt eða af rúmmálinutage beitt á VBAT pinna (þegar VDD aflgjafi er ekki til staðar). VBAT aflgjafinn skiptir um þegar PDR greinir að VDD hefur fallið niður fyrir PDR gildið.
Binditage á VBAT pinnanum getur komið frá ytri rafhlöðu, ofurþétti eða beint frá VDD. Í síðara tilvikinu virkar VBAT hamurinn ekki.
VBAT-aðgerð er virkjuð þegar VDD er ekki til staðar.
Engin þessara atburða (ytri truflanir, TAMP atburður, eða RTC viðvörun/atburðir) geta endurheimt VDD straumgjafann beint og neytt tækið úr VBAT aðgerðinni. Engu að síður, TAMP Hægt er að nota atburði og RTC-viðvörun/atburði til að mynda merki til ytri rafrásar (venjulega PMIC) sem getur endurheimt VDD-spennuna.

DS13875 Rev 5

33/219
48

Virkni lokiðview

STM32MP133C/F

3.21

Voltage tilvísunarbiðminnið (VREFBUF)
Tækin fella inn hljóðstyrktagviðmiðunarbuffer sem hægt er að nota sem rúmmáltagTilvísun fyrir ADC-ana, og einnig sem binditagTilvísun fyrir ytri íhluti í gegnum VREF+ pinna. VREFBUF getur verið öruggur. Innri VREFBUF styður fjóra binditages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Ytri spennatagHægt er að veita tilvísun í gegnum VREF+ pinna þegar innri VREFBUF er slökkt.
Mynd 4. Voltage tilvísunarbuffi

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Stafræn sía fyrir sigma-delta mótalara (DFSDM)
Tækin fella inn eina DFSDM með stuðningi fyrir tvær stafrænar síueiningar og fjórar ytri raðtengingar (sendiviðtæki) eða til skiptis fjórar innri samsíða inntök.
DFSDM tengir ytri mótunarbúnað við tækið og framkvæmir stafræna síun á mótteknum gagnastraumum. Mótunarbúnaðir eru notaðir til að umbreyta hliðrænum merkjum í stafræna raðstrauma sem mynda inntak DFSDM.
DFSDM getur einnig tengt PDM (púlsþéttleikamótun) hljóðnema og framkvæmt PDM í PCM umbreytingu og síun (vélbúnaðarhraðað). DFSDM býður upp á valfrjálsar samsíða gagnastraumainntök frá ADC-um eða úr minni tækisins (í gegnum DMA/CPU flutninga í DFSDM).
DFSDM senditækin styðja nokkur raðtengissnið (til að styðja ýmsa mótara). Stafrænar DFSDM síueiningar framkvæma stafræna vinnslu samkvæmt notendaskilgreindum síubreytum með allt að 24-bita loka ADC upplausn.

34/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

DFSDM jaðartækið styður: · Fjórar margfaldar inntaks stafrænar raðrásir:
Stillanlegt SPI viðmót til að tengja ýmsa mótara Stillanlegt Manchester kóðað 1-víra viðmót PDM (púlsþéttleikamótun) Hljóðnemainntak Hámarks inntaksklukkutíðni allt að 20 MHz (10 MHz fyrir Manchester kóðun) Klukkuúttak fyrir mótara (0 til 20 MHz) · Aðrar inntak frá fjórum innri stafrænum samsíða rásum (allt að 16 bita inntaksupplausn): Innri uppsprettur: ADC gögn eða minnisgagnastraumar (DMA) Tvær stafrænar síueiningar með stillanlegri stafrænni merkjavinnslu: Sincx sía: síuröð/gerð (1 til 5), yfirsampLinghlutfall (1 til 1024) samþætting: yfirfærslurampLinghlutfall (1 til 256) · Upplausn allt að 24 bita úttaksgagna, undirritað úttaksgagnasnið · Sjálfvirk leiðrétting gagnamissis (missi geymdur í skrá af notanda) · Stöðug eða einföld umbreyting · Upphaf umbreytingar ræst af: hugbúnaðarræsingu innri tímamælum ytri atburðum upphaf umbreytingar samstillt við fyrstu stafrænu síueininguna (DFSDM) · Analog eftirlitsmaður með: lággildis og hágildis gagnaþröskuldskrám sérstaka stillanlega Sincx stafræna síu (röð = 1 til 3,
yfirsamphlutfall = 1 til 32) inntak frá lokaútgangsgögnum eða frá völdum stafrænum raðrásum inntaks, stöðug vöktun óháð stöðluðum umbreytingum · Skammhlaupsnemi til að greina mettuð hliðræn inntaksgildi (neðra og efra svið): allt að 8 bita teljari til að greina 1 til 256 samfelld núll eða eitt á raðgagnastraumi, stöðug vöktun á hverri inntaksraðrás · Myndun rofsmerkis við hliðrænan eftirlitsatburð eða við skammhlaupsnema · Öfgaskynjari: geymsla lágmarks- og hámarksgilda lokaumbreytingargagna sem hugbúnaður uppfærir · DMA möguleiki á að lesa lokaumbreytingargögnin · Truflanir: lok umbreytingar, framhjáhlaup, hliðrænn eftirlitshundur, skammhlaup, fjarvera klukku inntaksraðrásar · „Venjulegar“ eða „sprautaðar“ umbreytingar: hægt er að óska ​​eftir „venjulegum“ umbreytingum hvenær sem er eða jafnvel í samfelldri stillingu
án þess að það hafi áhrif á tímasetningu „sprautaðra“ viðskipta „sprautaðra“ viðskipta fyrir nákvæma tímasetningu og með mikilli forgangi í viðskiptum

DS13875 Rev 5

35/219
48

Virkni lokiðview

STM32MP133C/F

3.23

True Random Number Generator (RNG)
Tækin fella inn eina RNG sem skilar 32-bita slembitölum sem eru búnar til af samþættum hliðrænum hringrásum.
Hægt er að skilgreina RNG (í ETZPC) sem aðgengilegt aðeins með öruggum hugbúnaði.
Hinn raunverulegi RNG tengist við örugg AES og PKA jaðartæki í gegnum sérstakan rútu (sem örgjörvinn les ekki).

3.24

Dulritunar- og hashvinnsluforrit (CRYP, SAES, PKA og HASH)
Tækin innbyggðu einn dulritunarvinnslueiningu sem styður háþróaða dulritunaralgrím sem venjulega eru nauðsynleg til að tryggja trúnað, sannvottun, gagnaheilindi og óhrekjanleika þegar skilaboð eru skipst á við jafningja.
Tækin eru einnig með sérstakan DPA-ónæman öruggan AES 128- og 256-bita lykil (SAES) og PKA vélbúnaðardulkóðunar-/afkóðunarhraðal, með sérstakan vélbúnaðarrútu sem örgjörvinn hefur ekki aðgang að.
Helstu eiginleikar CRYP: · DES/TDES (gagnadulkóðunarstaðall/þrefaldur gagnadulkóðunarstaðall): ECB (rafrænn
kóðabók) og CBC (dulkóðunarblokkkeðju) keðjureiknirit, 64-, 128- eða 192-bita lykill · AES (háþróaður dulkóðunarstaðall): ECB, CBC, GCM, CCM og CTR (teljarahamur) keðjureiknirit, 128-, 192- eða 256-bita lykill
Helstu eiginleikar alhliða HASH: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (örugg HASH reiknirit) · HMAC
Dulritunarhraðallinn styður myndun DMA beiðna.
CRYP, SAES, PKA og HASH er aðeins hægt að skilgreina (í ETZPC) sem aðgengileg með öruggum hugbúnaði.

3.25

Ræsing og öryggi og OTP stjórnun (BSEC)
BSEC (ræsing og öryggi og OTP stjórnun) er ætlað að stjórna OTP (einnota forritanlegum) öryggiskassa, sem notaður er fyrir innbyggða, óstöðuga geymslu fyrir stillingar tækja og öryggisbreytur. Sumir hlutar BSEC verða að vera stilltir þannig að aðeins sé hægt að nálgast þá með öruggum hugbúnaði.
BSEC getur notað OTP orð til að geyma HWKEY 256-bita fyrir SAES (örugg AES).

36/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.26

Tímamælir og varðhundar
Tækin innihalda tvo háþróaða tímastilla, tíu almenna tímastilla (þar af eru sjö öruggir), tvo grunntímastilla, fimm lágorkutímastilla, tvo eftirlitstímastilla og fjóra kerfistímastilla í hverjum Cortex-A7.
Hægt er að frysta alla teljara í villuleitarstillingu.
Taflan hér að neðan ber saman eiginleika tímastilla fyrir háþróaða stýringu, almenna notkun, grunn og lágorkutímastilla.

Gerð tímamælir

Tímamælir

Tafla 4. Samanburður á tímastillingu

Mótupplausn-
tjón

Counter gerð

Forstigsstuðull

DMA beiðni myndun

Taka upp/bera saman rásir

Viðbótarframleiðsla

Hámarksviðmót
klukka (MHz)

Hámark
tímamælir
klukka (MHz)(1)

Ítarleg TIM1, -stýring TIM8

16 bita

Upp, hvaða heiltala sem er niður, á milli 1 upp/niður og 65536

Já

TÍM2 TÍM5

32 bita

Upp, hvaða heiltala sem er niður, á milli 1 upp/niður og 65536

Já

TÍM3 TÍM4

16 bita

Upp, hvaða heiltala sem er niður, á milli 1 upp/niður og 65536

Já

Hvaða heiltala sem er

TIM12(2) 16-bita

Upp á milli 1

Nei

Almennt

og 65536

tilgangi

TÍM13(2) TÍM14(2)

16 bita

Heiltala á milli 1
og 65536

Nei

Hvaða heiltala sem er

TIM15(2) 16-bita

Upp á milli 1

Já

og 65536

TÍM16(2) TÍM17(2)

16 bita

Heiltala á milli 1
og 65536

Já

Basic

TÍM6, TÍM7

16 bita

Heiltala á milli 1
og 65536

Já

LPTIM1,

Lágafköst

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 bita

1, 2, 4, 8, Upp 16, 32, 64,
128

Nei

LPTIM5

6

4

104.5

209

4

Nei

104.5

209

4

Nei

104.5

209

2

Nei

104.5

209

1

Nei

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Nei

104.5

209

1(3)

Nei

104.5 104.5

1. Hámarksklukka er allt að 209 MHz, allt eftir TIMGxPRE bitanum í RCC. 2. Öruggur tímastillir. 3. Engin upptökurás á LPTIM.

DS13875 Rev 5

37/219
48

Virkni lokiðview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Ítarlegir tímamælar (TIM1, TIM8)
Hægt er að líta á háþróaða tímamælana (TIM1, TIM8) sem þriggja fasa PWM rafala sem eru margfaldaðir á 6 rásum. Þeir hafa viðbótar PWM útganga með forritanlegum innfelldum dauðtíma. Þá má einnig líta á sem alhliða tímamæla. Fjórar sjálfstæðar rásir þeirra má nota til: · inntaksgreiningar · úttakssamanburðar · PWM myndunar (jaðar- eða miðjustillingar) · eins púls útgangs
Ef þeir eru stilltir sem staðlaðir 16-bita tímastillir hafa þeir sömu eiginleika og almennir tímastillir. Ef þeir eru stilltir sem 16-bita PWM rafalar hafa þeir fulla mótunargetu (0-100%).
Tímastillirinn með háþróaðri stjórn getur unnið með almennum tímum í gegnum tímastillingareiginleikann fyrir samstillingu eða atburðakeðju.
TIM1 og TIM8 styðja sjálfstæða DMA beiðniframleiðslu.
Almennir tímamælar (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Það eru tíu samstillanlegir almennir tímastillarar innbyggðir í STM32MP133C/F tækjunum (sjá töflu 4 fyrir mismun). · TIM2, TIM3, TIM4, TIM5
TIM 2 og TIM5 eru byggðir á 32-bita sjálfvirkri endurhleðslu upp/niður teljara og 16-bita forkvarða, en TIM3 og TIM4 eru byggðir á 16-bita sjálfvirkri endurhleðslu upp/niður teljara og 16-bita forkvarða. Allir tímastillarar eru með fjórar óháðar rásir fyrir inntaksupptöku/úttaks samanburð, PWM eða eins púls úttak. Þetta gefur allt að 16 inntaksupptöku/úttaks samanburð/PWM á stærstu pakkningunum. Þessir almennu tímastillarar geta unnið saman, eða með öðrum almennum tímastillum og háþróuðum stjórntímum TIM1 og TIM8, í gegnum tímastillistengingareiginleikann fyrir samstillingu eða atburðakeðju. Hægt er að nota hvaða sem er af þessum almennu tímastillum til að búa til PWM úttak. TIM2, TIM3, TIM4, TIM5 hafa allir sjálfstæða DMA beiðniframleiðslu. Þeir geta meðhöndlað ferhyrnings (stigvaxandi) kóðunarmerki og stafræn úttak frá einum til fjórum Hall-áhrif skynjurum. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Þessir tímamælar eru byggðir á 16-bita sjálfvirkri endurhleðsluteljara og 16-bita forkvarða. TIM13, TIM14, TIM16 og TIM17 eru með eina sjálfstæða rás, en TIM12 og TIM15 eru með tvær sjálfstæðar rásir fyrir inntaksupptöku/úttakssamanburð, PWM eða eins púls úttak. Hægt er að samstilla þá við almenna tímamæla TIM2, TIM3, TIM4, TIM5 eða nota þá sem einfalda tímagrunna. Hægt er að skilgreina hvern þessara tímamæla (í ETZPC) sem aðgengilegan með öruggum hugbúnaði eingöngu.
Grunntímamælar (TIM6 og TIM7)
Þessir tímamælar eru aðallega notaðir sem almennur 16-bita tímagrunnur.
TIM6 og TIM7 styðja sjálfstæða DMA beiðniframleiðslu.

38/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.26.4
3.26.5 3.26.6

Lítilorku tímastillir (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Hver lágorkutímastillir hefur sjálfstæða klukku og keyrir einnig í stöðvunarham ef hann er stilltur af LSE, LSI eða ytri klukku. LPTIMx getur vakið tækið úr stöðvunarham.
Þessir lágorkutímar styðja eftirfarandi eiginleika: · 16-bita uppteljari með 16-bita sjálfvirkri endurhleðsluskrá · 16-bita samanburðarskrá · Stillanleg úttak: púls, PWM · Samfelld/einskotsstilling · Valin hugbúnaðar-/vélbúnaðarinntaksræsing · Valin klukkugjafi:
Innri klukkugjafi: LSE, LSI, HSI eða APB klukka, utanaðkomandi klukkugjafi yfir LPTIM inntak (virkar jafnvel án innri klukku)
uppspretta í gangi, notuð af púlsmæliforritinu) · Forritanleg stafræn bilunarsía · Kóðarahamur
Hægt er að skilgreina LPTIM2 og LPTIM3 (í ETZPC) sem aðgengileg aðeins með öruggum hugbúnaði.
Óháðir eftirlitsaðilar (IWDG1, IWDG2)
Óháður eftirlitshundur byggir á 12-bita niðurteljara og 8-bita forkvarða. Hann er klukkaður frá óháðum 32 kHz innri RC (LSI) og þar sem hann starfar óháð aðalklukkunni getur hann starfað í stöðvunar- og biðstöðum. Hægt er að nota IWDG sem eftirlitshund til að endurstilla tækið þegar vandamál kemur upp. Hann er stillanlegur með vélbúnaði eða hugbúnaði í gegnum valmöguleikana.
Hægt er að skilgreina IWDG1 (í ETZPC) sem aðeins aðgengilegt með öruggum hugbúnaði.
Almennir tímamælar (Cortex-A7 CNT)
Almennir tímastillarar Cortex-A7 sem eru innbyggðir í Cortex-A7 eru fóðraðir með gildum úr kerfistímasetningarframleiðslu (STGEN).
Cortex-A7 örgjörvinn býður upp á eftirfarandi tímastilla: · líkamlegan tímastilli til notkunar í öruggum og óöruggum stillingum
Skrárnar fyrir rauntímamælinn eru geymdar í bönkum til að veita örugg og óörugg eintök. · sýndartímamælir til notkunar í óöruggum stillingum · rauntímamælir til notkunar í yfirstjórnarstillingu
Almennir tímamælar eru ekki minniskortaðir jaðartæki og eru þá aðeins aðgengilegir með sérstökum Cortex-A7 samvinnsluleiðbeiningum (cp15).

3.27

Kerfistímaframleiðsla (STGEN)
Tímasetningarframleiðsla kerfisins (STGEN) býr til tímatalningargildi sem veitir samræmda view tíma fyrir alla almenna Cortex-A7 tímamæla.

DS13875 Rev 5

39/219
48

Virkni lokiðview

STM32MP133C/F

Tímasetningarframleiðsla kerfisins hefur eftirfarandi lykileiginleika: · 64-bita breidd til að forðast vandamál með rúllur · Byrja frá núlli eða forritanlegu gildi · Stjórnunar-APB-viðmót (STGENC) sem gerir kleift að vista og endurheimta tímamælinn
yfir slökkvitilvik · Aðeins leshæft APB viðmót (STGENR) sem gerir kleift að lesa tímamæligildið af öðrum
öruggur hugbúnaður og villuleitartól · Hækkun tímamælis sem hægt er að stöðva við villuleit kerfisins
STGENC er aðeins hægt að skilgreina (í ETZPC) sem aðgengilegt með öruggum hugbúnaði.

3.28

Rauntímaklukka (RTC)
RTC vekur sjálfkrafa til að stjórna öllum orkusparandi stillingum. RTC er sjálfstæður BCD tímastillir/teljari og býður upp á klukku/dagatal með forritanlegum viðvörunartruflunum.
RTC-inn inniheldur einnig reglubundið forritanlegt vekjaraflagga með truflunarmöguleikum.
Tvær 32-bita skrár innihalda sekúndur, mínútur, klukkustundir (12 eða 24 klukkustunda snið), dag (vikudag), dagsetningu (mánaðardag), mánuð og ár, tjáðar í tvíundakóðuðu tugabrotssniði (BCD). Gildi undirsekúndna er einnig fáanlegt í tvíundasniði.
Tvöfaldur stilling er studd til að auðvelda stjórnun hugbúnaðarrekla.
Bætur fyrir 28, 29 (hlaupár), 30 og 31 dags mánuði eru framkvæmdar sjálfkrafa. Einnig er hægt að framkvæma sumartímabætur.
Viðbótar 32-bita skrár innihalda forritanlegar viðvörunarundirsekúndur, sekúndur, mínútur, klukkustundir, dag og dagsetningu.
Stafræn kvörðunaraðgerð er í boði til að bæta upp fyrir frávik í nákvæmni kristalsollifrarans.
Eftir að afritunarlénið hefur verið endurstillt eru allar RTC-skrár varðar gegn hugsanlegum aðgangi að sníkjudýrum og verndaðar með öruggum aðgangi.
Svo lengi sem framboðsmagniðtagEf e er innan rekstrarsviðsins stöðvast RTC aldrei, óháð stöðu tækisins (keyrsluhamur, lágorkuhamur eða undir endurstillingu).
Helstu eiginleikar RTC eru eftirfarandi: · Dagatal með undirsekúndum, sekúndum, mínútum, klukkustundum (12 eða 24 sniði), degi (dagsetning
vika), dagsetning (mánaðardagur), mánuður og ár · Sumartímabætur forritanlegar með hugbúnaði · Forritanleg viðvörun með truflunaraðgerð. Hægt er að virkja viðvörunina með hvaða hætti sem er
samsetning dagatalsreitanna. · Sjálfvirk vekjaraeining sem býr til reglubundið flagg sem virkjar sjálfvirka vekjara
truflun · Tilvísunarklukkugreining: nákvæmari klukka frá annarri uppsprettu (50 eða 60 Hz) er hægt að nota
Notað til að auka nákvæmni dagatalsins. · Nákvæm samstilling við ytri klukku með því að nota undirsekúndufærslu · Stafræn kvörðunarrás (reglubundin leiðrétting á teljara): 0.95 ppm nákvæmni, fengin í
kvörðunargluggi upp á nokkrar sekúndur

40/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

· Tímaskráamp virkni fyrir vistun atburða · Geymsla SWKEY í RTC afritunarskrám með beinum aðgangi að SAE (ekki
lesanlegt af örgjörvanum) · Hægt er að fela truflanir/atburði:
Viðvörun A Viðvörun B Vakningartruflun Tímabilamp · TrustZone stuðningur: RTC fullkomlega öruggt Viðvörun A, viðvörun B, vekjaraklukka og tímamæliramp einstaklingsbundið öruggt eða óöruggt
RTC kvörðun stillingar gerð í öruggri á óöruggri stillingu

3.29

Tamper og varaskrár (TAMP)
32 x 32-bita afritunarskrár eru geymdar í öllum lágorkuhamum og einnig í VBAT-ham. Þær geta verið notaðar til að geyma viðkvæm gögn þar sem innihald þeirra er varið af ...amper uppgötvunarrás.
Sjö tampinntakspennar og fimm tampÚttakspennar eru fáanlegir fyrir andstæðingur-tamper uppgötvun. Ytri tampHægt er að stilla pinna fyrir brúnargreiningu, brún og stig, stiggreiningu með síun eða virka tampsem eykur öryggisstigið með því að athuga sjálfkrafa hvort tampPinnarnir eru ekki opnaðir eða skammstuttir að utan.
TAMP Helstu eiginleikar · 32 afritunarskrár (TAMP_BKPxR) útfært í RTC léninu sem eftir er
Kveikt á af VBAT þegar slökkt er á VDD-rafmagninu · 12 tampfleiri pinnar í boði (sjö inntak og fimm úttak) · Hvaða t sem eramper uppgötvun getur myndað RTC tímaamp viðburður. · Hvaða t sem erampUppgötvun eyðir afritunarskrám. · Stuðningur við TrustZone:
TampÖrugg eða óörugg stilling Afritun skráir stillingar í þremur stillingarstærðum:
. eitt öruggt les-/skrifsvæði . eitt öruggt/óöruggt lessvæði . eitt óöruggt les-/skrifsvæði · Eintóna teljara

3.30

Samþættar rafrásarviðmót (I2C1, I2C2, I2C3, I2C4, I2C5)
Tækin eru með fimm I2C tengi.
I2C strætóviðmótið sér um samskipti milli STM32MP133C/F og raðtengdu I2C strætósins. Það stýrir allri raðgreiningu, samskiptareglum, gerðardómi og tímasetningu sem er sértæk fyrir I2C strætó.

DS13875 Rev 5

41/219
48

Virkni lokiðview

STM32MP133C/F

I2C jaðartækið styður: · Samhæfni við I2C-bus forskrift og notendahandbók útgáfu 5:
Þræla- og aðalstýringarhamir, fjölstýringarmöguleikar Staðlaður hamur (Sm), með bitahraða allt að 100 kbit/s Hraðstýring (Fm), með bitahraða allt að 400 kbit/s Hraðstýring Plus (Fm+), með bitahraða allt að 1 Mbit/s og 20 mA úttaksdrif I/O 7-bita og 10-bita vistfangahamur, mörg 7-bita þrælavistföng Forritanlegir uppsetningar- og biðtímar Valfrjáls klukkuteyging · Samhæfni við kerfisstjórnunarrútu (SMBus) útgáfu 2.0: Myndun og staðfesting á pakkavilluprófun í vélbúnaði með ACK
Stuðningur við ARP (Address Resolution Protocol) stjórnun SMBus viðvörun · Eindrægni við PMBusTM (Power System Management Protocol) útgáfu 1.1 · Óháð klukka: val á óháðum klukkugjöfum sem gerir I2C samskiptahraðanum kleift að vera óháður endurforritun PCLK · Vakning úr stöðvunarham við samsvörun heimilisfangs · Forritanlegar hliðrænar og stafrænar hávaðasíur · 1 bæti biðminni með DMA getu
I2C3, I2C4 og I2C5 er aðeins hægt að skilgreina (í ETZPC) sem aðgengileg með öruggum hugbúnaði.

3.31

Alhliða samstilltur ósamstilltur móttakari sendandi (USART1, USART2, USART3, USART6 og UART4, UART5, UART7, UART8)
Tækin eru með fjóra innbyggða alhliða samstillta móttakara (USART1, USART2, USART3 og USART6) og fjóra alhliða ósamstillta móttakara (UART4, UART5, UART7 og UART8). Vísað er til töflunnar hér að neðan fyrir yfirlit yfir eiginleika USARTx og UARTx.
Þessi tengi bjóða upp á ósamstillta samskipti, IrDA SIR ENDEC stuðning, fjölvinnslu samskiptaham, einvíra hálf-tvíhliða samskiptaham og hafa LIN master/slave getu. Þau bjóða upp á vélbúnaðarstjórnun á CTS og RTS merkjum og RS485 Driver Enable. Þau geta átt samskipti á allt að 13 Mbit/s hraða.
USART1, USART2, USART3 og USART6 bjóða einnig upp á snjallkortastillingu (samhæft við ISO 7816) og SPI-lík samskiptamöguleika.
Allir USART-einingar hafa klukkusvið sem er óháð klukku örgjörvans, sem gerir USARTx kleift að vekja STM32MP133C/F úr stöðvunarham með því að nota allt að 200 Kbaud hraða. Vekjaratilvik úr stöðvunarham eru forritanleg og geta verið:
· Byrjaðu að greina bita
· allir mótteknir gagnarammar
· sértækur forritaður gagnarammi

42/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

Öll USART tengi geta verið þjónað af DMA stjórnandi.

Tafla 5. Eiginleikar USART/UART

USART stillingar/eiginleikar (1)

USART1/2/3/6

UART4/5/7/8

Stýring vélbúnaðarflæðis fyrir mótald

X

X

Stöðug samskipti með DMA

X

X

Fjölgjörvi samskipti

X

X

Samstilltur SPI stilling (master/slave)

X

–

Snjallkortastilling

X

–

Einvíra hálf-tvíhliða samskipti IrDA SIR ENDEC blokk

X

X

X

X

LIN ham

X

X

Tvöfalt klukkusvið og vakning úr orkusparnaðarham

X

X

Tímalok móttakara trufla Modbus samskipti

X

X

X

X

Sjálfvirk greining á hitastigshraða

X

X

Virkja bílstjóri

X

X

Lengd USART gagna

7, 8 og 9 bitar

1. X = stutt.

Hægt er að skilgreina USART1 og USART2 (í ETZPC) sem aðeins aðgengileg með öruggum hugbúnaði.

3.32

Raðtengd jaðartengi (SPI1, SPI2, SPI3, SPI4, SPI5) samþætt hljóðtengi (I2S1, I2S2, I2S3, I2S4)
Tækin eru með allt að fimm SPI-viðmótum (SPI2S1, SPI2S2, SPI2S3, SPI2S4 og SPI5) sem leyfa samskipti á allt að 50 Mbit/s í aðal- og þrælham, í hálf-tvíhliða, full-tvíhliða og einhliða ham. Þriggja bita forstigsbreytirinn gefur átta aðalhamtíðni og ramminn er stillanlegur frá 3 til 4 bita. Öll SPI-viðmót styðja NSS púlsham, TI-ham, vélbúnaðar CRC útreikninga og margföldun 16-bita innbyggðra Rx og Tx FIFO með DMA getu.
I2S1, I2S2, I2S3 og I2S4 eru margfölduð með SPI1, SPI2, SPI3 og SPI4. Hægt er að stjórna þeim í aðal- eða þrælham, í full-duplex og hálf-duplex samskiptaham og hægt er að stilla þá til að starfa með 16- eða 32-bita upplausn sem inntaks- eða úttaksrás. HljóðrásampStuðningur er við tíðni frá 8 kHz upp í 192 kHz. Öll I2S tengi styðja margföldun 8-bita innbyggðra Rx og Tx FIFO með DMA getu.
SPI4 og SPI5 er aðeins hægt að skilgreina (í ETZPC) sem aðgengileg með öruggum hugbúnaði.

3.33

Raðtengd hljóðviðmót (SAI1, SAI2)
Tækin fella inn tvö SAI sem gera kleift að hanna marga stereó- eða mónóhljóðsamskiptareglur.

DS13875 Rev 5

43/219
48

Virkni lokiðview

STM32MP133C/F

eins og I2S, LSB eða MSB-réttlætanleg, PCM/DSP, TDM eða AC'97. SPDIF úttak er tiltækt þegar hljóðblokkin er stillt sem sendandi. Til að auka þetta sveigjanleikastig og endurstillingarhæfni inniheldur hvert SAI tvær sjálfstæðar hljóðundirblokkir. Hver blokk hefur sinn eigin klukkugjafa og I/O línustýringu. HljóðampHljóðtíðni allt að 192 kHz er studd. Að auki er hægt að styðja allt að átta hljóðnema þökk sé innbyggðu PDM viðmóti. SAI getur virkað í aðal- eða undirhljóðstillingu. Hljóðeiningarnar geta verið annað hvort móttakari eða sendandi og geta unnið samstillt eða ósamstillt (miðað við hinn). Hægt er að tengja SAI við aðra SAI til að virka samstillt.

3.34

SPDIF móttakaraviðmót (SPDIFRX)
SPDIFRX er hannað til að taka á móti S/PDIF flæði sem er í samræmi við IEC-60958 og IEC-61937. Þessir staðlar styðja einfalda stereóstrauma upp í háa s.ample rate og þjappað fjölrása umgerð hljóð, eins og það sem skilgreint er með Dolby eða DTS (allt að 5.1).
Helstu eiginleikar SPDIFRX eru eftirfarandi: · Allt að fjórir inntak í boði · Sjálfvirk tákntíðnigreining · Hámarkstáknitíðni: 12.288 MHz · Steríóstraumur frá 32 til 192 kHz studdur · Stuðningur við hljóð IEC-60958 og IEC-61937, neytendaforrit · Stjórnun á jöfnuði · Samskipti með DMA fyrir hljóðamples · Samskipti með DMA fyrir stjórn og upplýsingar um notendarás · Truflunarmöguleikar
SPDIFRX móttakarinn býður upp á alla nauðsynlega eiginleika til að greina táknhraða og afkóða innkomandi gagnastraum. Notandinn getur valið SPDIF inntakið sem óskað er eftir og þegar gilt merki er tiltækt, endurtekur SPDIFRX...amples innkomandi merki, afkóðar Manchester-strauminn og þekkir ramma, undirramma og blokkarþætti. SPDIFRX afhendir afkóðuð gögn og tengd stöðuflögg til örgjörvans.
SPDIFRX býður einnig upp á merki sem kallast spdif_frame_sync, sem skiptir um stillingu á S/PDIF undirrammatíðni sem notuð er til að reikna út nákvæma s.amphraði fyrir klukkudriftalgrím.

3.35

Örugg stafræn inntak/úttak MultiMediaCard tengi (SDMMC1, SDMMC2)
Tvö örugg stafræn inntaks-/úttaksviðmót fyrir fjölmiðlakort (SDMMC) bjóða upp á tengi milli AHB-rútunnar og SD-minniskorta, SDIO-korta og MMC-tækja.
Eiginleikar SDMMC eru meðal annars eftirfarandi: · Samræmi við útgáfu 5.1 af Embedded MultiMediaCard kerfislýsingunni
Stuðningur við þrjár mismunandi gagnabusstillingar: 1-bita (sjálfgefið), 4-bita og 8-bita

44/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

(HS200 SDMMC_CK hraði takmarkaður við hámarks leyfilegan I/O hraða) (HS400 er ekki stutt)
· Fullkomið samhæfni við fyrri útgáfur af MultiMediaCards (afturvirk samhæfni)
· Fullkomlega í samræmi við forskriftir SD minniskorts útgáfu 4.1 (SDR104 SDMMC_CK hraði takmarkaður við hámarks leyfilegan I/O hraða, SPI stilling og UHS-II stilling ekki studd)
· Fullkomið samræmi við SDIO kortaforskrift útgáfu 4.0. Kortstuðningur fyrir tvær mismunandi gagnabushamir: 1-bita (sjálfgefið) og 4-bita (SDR104 SDMMC_CK hraði takmarkaður við hámarks leyfilegan I/O hraða, SPI hamur og UHS-II hamur ekki studdur)
· Gagnaflutningur allt að 208 Mbyte/s fyrir 8-bita stillingu (fer eftir leyfilegum hámarks I/O hraða)
· Gögn og skipanaúttak gera kleift að stjórna ytri tvíátta drifum
· Sérstakur DMA stjórnandi innbyggður í SDMMC hýsingarviðmótið, sem gerir kleift að flytja gögn hratt á milli viðmótsins og SRAM
· Stuðningur við IDMA tengda lista
· Sérstakir aflgjafar, VDDSD1 og VDDSD2 fyrir SDMMC1 og SDMMC2, sem fjarlægir þörfina fyrir að setja inn stigskiptara á SD-kortsviðmótið í UHS-I ham
Aðeins sumar GPIO-einingar fyrir SDMMC1 og SDMMC2 eru tiltækar á sérstökum VDDSD1 eða VDDSD2 spennipinna. Þær eru hluti af sjálfgefnum ræsi-GPIO-einingum fyrir SDMMC1 og SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Hægt er að bera kennsl á þær í varavirknistöflunni með merkjum með viðskeytinu „_VSD1“ eða „_VSD2“.
Hver SDMMC er tengdur við seinkunarblokk (DLYBSD) sem gerir kleift að styðja við ytri gagnatíðni yfir 100 MHz.
Bæði SDMMC tengin eru með öruggum stillingartengjum.

3.36

Stýringarsvæðisnet (FDCAN1, FDCAN2)
Undirkerfið fyrir stýringarnet (CAN) samanstendur af tveimur CAN-einingum, sameiginlegu skilaboðaminni og klukkustillingareiningu.
Báðar CAN-einingarnar (FDCAN1 og FDCAN2) eru í samræmi við ISO 11898-1 (CAN-samskiptareglur útgáfu 2.0, hluti A, B) og CAN FD-samskiptareglur útgáfu 1.0.
10 kílóbæta skilaboðaminni (e. SMS) notar síur, móttöku-FIFO, móttökubiðminnislausnir, sendingar-FIFO fyrir atburði og sendingarbiðminnislausnir (auk kveikja fyrir TTCAN). Þetta skilaboðaminni er sameiginlegt milli FDCAN1 og FDCAN2 eininganna tveggja.
Sameiginlega klukkustillingareiningin er valfrjáls. Hana er hægt að nota til að búa til kvörðuð klukku fyrir bæði FDCAN1 og FDCAN2 úr innri RC-sveiflum HSI og PLL-lyklinum, með því að meta CAN-skilaboð sem FDCAN1 móttekur.

DS13875 Rev 5

45/219
48

Virkni lokiðview

STM32MP133C/F

3.37

Universal Serial Bus High Speed ​​Host (USBH)
Tækin eru með innbyggðan USB háhraða hýsil (allt að 480 Mbit/s) með tveimur líkamlegum tengjum. USBH styður bæði lághraða, fullhraða (OHCI) og háhraða (EHCI) aðgerðir, óháð hvorri tengingu. Það samþættir tvo sendiviðtæki sem hægt er að nota fyrir annað hvort lághraða (1.2 Mbit/s), fullhraða (12 Mbit/s) eða háhraða aðgerðir (480 Mbit/s). Annar háhraða sendiviðtækið er sameiginlegt OTG háhraða.
USBH er samhæft við USB 2.0 forskriftina. USBH stýringarnar þurfa sérstakar klukkur sem eru búnar til af PLL innan USB háhraða PHY.

3.38

USB háhraðatengi fyrir á ferðinni (OTG)
Tækin eru með eitt USB OTG háhraðatæki (allt að 480 Mbit/s)/gestgjafa/OTG jaðartæki. OTG styður bæði fulla og háhraða notkun. Senditækið fyrir háhraða notkun (480 Mbit/s) er sameiginlegt með annarri USB gestgjafatenginu.
USB OTG HS er samhæft við USB 2.0 forskriftina og OTG 2.0 forskriftina. Það hefur hugbúnaðarstillanlega endapunktstillingu og styður bið/endurræsingu. USB OTG stýringarnar þurfa sérstaka 48 MHz klukku sem er mynduð af PLL innan RCC eða innan USB háhraða PHY.
Helstu eiginleikar USB OTG HS eru taldir upp hér að neðan: · Sameinuð Rx og Tx FIFO stærð upp á 4 Kbyte með breytilegri FIFO stærðarvali · Stuðningur við SRP (session request protocol) og HNP (host negotiation protocol) · Átta tvíátta endapunktar · 16 hýsingarrásir með reglubundnum OUT stuðningi · Hugbúnaður stillanlegur fyrir OTG1.3 og OTG2.0 stillingar · Stuðningur við USB 2.0 LPM (link power management) · Stuðningur við hleðslu rafhlöðu, útgáfu 1.2 · Stuðningur við HS OTG PHY · Innbyggður USB DMA · HNP/SNP/IP inni (engin þörf á utanaðkomandi viðnámi) · Fyrir OTG/Host stillingar þarf rofa ef strætó-knúin tæki eru notuð
tengdur.
USB OTG stillingartengið getur verið öruggt.

46/219

DS13875 Rev 5

STM32MP133C/F

Virkni lokiðview

3.39

Gigabit Ethernet MAC tengi (ETH1, ETH2)
Tækin bjóða upp á tvo IEEE-802.3-2002-samhæfa gígabita aðgangsstýringar (GMAC) fyrir Ethernet LAN samskipti í gegnum iðnaðarstaðlað miðilsóháð viðmót (MII), minnkað miðilsóháð viðmót (RMII) eða minnkað gígabita miðilsóháð viðmót (RGMII).
Tækin þurfa utanaðkomandi efnislegt tengi (PHY) til að tengjast efnislegu LAN-rútunni (snúið par, ljósleiðari o.s.frv.). PHY er tengdur við tengið á tækinu með því að nota 17 merki fyrir MII, 7 merki fyrir RMII eða 13 merki fyrir RGMII og hægt er að klukka það með því að nota 25 MHz (MII, RMII, RGMII) eða 125 MHz (RGMII) frá STM32MP133C/F eða frá PHY.
Tækin innihalda eftirfarandi eiginleika: · Rekstrarhamir og PHY tengi
Gagnaflutningshraði 10, 100 og 1000 Mbit/s Stuðningur við bæði full-duplex og half-duplex aðgerðir MII, RMII og RGMII PHY tengi · Vinnslustýring Fjöllaga pakkasíun: MAC-síun á uppruna (SA) og áfangastað (DA)
vistfang með fullkomnu og kjötkássu, VLAN tagSíun með fullkominni síun og kjötkássíu, síun á lagi 3 á IP-uppsprettu (SA) eða áfangastað (DA), síun á lagi 4 á uppruna- (SP) eða áfangastað (DP) tengi. Tvöföld VLAN-vinnsla: innsetning allt að tveggja VLAN-tengis. tags í sendingarleið, tag Síun í móttökuslóð IEEE 1588-2008/PTPv2 stuðningur Styður nettölfræði með RMON/MIB teljara (RFC2819/RFC2665) · Vinnsla á afhleðslu vélbúnaðar Innsetning eða eyðing forstigs og rammaupphafsgagna (SFD) Afhleðsluvél fyrir heiðarleikaprófsummu fyrir IP haus og TCP/UDP/ICMP farm: útreikningur og innsetning á sendingarprófsummu, útreikningur og samanburður á móttökuprófsummu Sjálfvirkt svar við ARP beiðni með MAC tölu tækisins TCP skipting: sjálfvirk skipting stórs TCP pakka í marga litla pakka · Lítil orkunotkun Orkusparandi Ethernet (staðall IEEE 802.3az-2010) Fjarlægur vakningarpakki og AMD Magic PacketTM uppgötvun
Hægt er að forrita bæði ETH1 og ETH2 sem örugg. Þegar þau eru örugg eru færslur yfir AXI viðmótið öruggar og aðeins er hægt að breyta stillingarskrám með öruggum aðgangi.

DS13875 Rev 5

47/219
48

Virkni lokiðview

STM32MP133C/F

3.40

Villuleitarinnviði
Tækin bjóða upp á eftirfarandi villuleitar- og rakningaraðgerðir til að styðja við hugbúnaðarþróun og kerfissamþættingu: · Villuleit á brotpunktum · Rakning kóðaframkvæmdar · Hugbúnaðarmælifræði · JTAG Villuleitartengi · Villuleitartengi fyrir raðtengingu · Inntak og úttak kveikju · Rakningartengi · Virkja villuleitar- og rakningaríhluti CoreSight
Hægt er að stjórna villuleitinni með JTAGAðgangsgátt fyrir /serial-wire kembiforrit, með því að nota stöðluð kembiforritatól í greininni.
Rakningargátt gerir kleift að safna gögnum til skráningar og greiningar.
Aðgangur að villuleit að öruggum svæðum er virkjaður með auðkenningarmerkjum í BSEC.

48/219

DS13875 Rev 5

STM32MP133C/F

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

4

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

Mynd 5. STM32MP133C/F LFBGA289 kúluúttak

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ ENDURSTILLING

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
ÚT

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

RAFKVÖRÐUN_ÖRGJÖR _KVEIKT

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

HJÁLPARKENNI_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Myndin hér að ofan sýnir efri hluta pakkans view.

DS13875 Rev 5

49/219
97

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

STM32MP133C/F

Mynd 6. STM32MP133C/F TFBGA289 kúluúttak

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ ENDURSTILLING

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

HJÁLPARKENNI_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
ÚT

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

RAFKVÖRÐUN_ ÖRVÖRUN_KVEIKT

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Myndin hér að ofan sýnir efri hluta pakkans view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

Mynd 7. STM32MP133C/F TFBGA320 kúluúttak
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 XNUMX

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD örgjörvi

PE1

PD15

VDD örgjörvi

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

VDD örgjörvi

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

VDD örgjörvi

VSS

VDD

VDD örgjörvi

VDD-kjarni

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD-kjarni

VSS

VDD

VDD-kjarni

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ ENDURSTILLING
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD örgjörvi

PC15-

L

VBAT OSC32 PI3

VSS

_ÚT

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

VDD örgjörvi
VDD-kjarni
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD-kjarni

VSS

VSS

VDD-kjarni

VSS

VSS

VSS

VSS

VSS

VDD

VDD-kjarni

VSS

VDD

VDD-kjarni

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD-kjarni

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD-kjarni

VSS

VDD

VDD-kjarni

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ ÚT

VSS_ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD-kjarni

VSS

VDD VDDQ_ CORE DDR

VSS

RAFMAGN KVEIKT

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 örgjörvi_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

HLIÐBÓT S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ KVEIKT

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Myndin hér að ofan sýnir efri hluta pakkans view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

STM32MP133C/F

Tafla 6. Skýrsla / skammstafanir notaðar í pinout töflunni

Nafn

Skammstöfun

Skilgreining

Nafn pinna Tegund pinna
I / O uppbygging
Athugasemdir Aðrar aðgerðir Viðbótaraðgerðir

Nema annað sé tekið fram, þá er virkni pinnans á meðan og eftir endurstillingu sú sama og raunverulegt pinnanafn.

S

Birgðapinna

I

Eingöngu inntak pinna

O

Útgangur aðeins pinna

I/O

Inntak/úttak pinna

A

Analog eða sérstakt stig pinna

FT(U/D/PD) 5 V þolinn inntak/úttak (með föstum upp-/niðurtaki/forritanlegum niðurtaki)

DDR

1.5 V, 1.35 V eða 1.2 VI/O fyrir DDR3, DDR3L, LPDDR2/LPDDR3 tengi

A

Analog merki

RST

Endurstillingarpinna með veikum upptökuviðnámi

_f(1) _a(2) _u(3) _h(4)

Valkostur fyrir FT I/Os I2C FM+ valkostur Analog valkostur (fæst af VDDA fyrir hliðræna hluta I/O) USB valkostur (fæst af VDD3V3_USBxx fyrir USB hluta I/O) Háhraðaúttak fyrir 1.8V dæmigert VDD (fyrir SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Mjög hraður valkostur fyrir 1.8V VDD af gerðinni (fyrir ETH, SPI, SDMMC, QUADSPI, TRACE)

Nema annað sé tekið fram í athugasemd eru allir inntak/úttak stilltir sem fljótandi inntök á meðan og eftir endurstillingu.

Föll valin í gegnum GPIOx_AFR skrár

Aðgerðir valdar/virkjaðar beint í gegnum jaðarskrár

1. Tengdar I/O-uppbyggingar í töflu 7 eru: FT_f, FT_fh, FT_fvh 2. Tengdar I/O-uppbyggingar í töflu 7 eru: FT_a, FT_ha, FT_vha 3. Tengdar I/O-uppbyggingar í töflu 7 eru: FT_u 4. Tengdar I/O-uppbyggingar í töflu 7 eru: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Tengdar I/O-uppbyggingar í töflu 7 eru: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

Inntak/úttak FT_h

VSS VDD

S

–

S

–

PE11

Inntak/úttak FT_vh

PF5

Inntak/úttak FT_h

PD3

Inntak/úttak FT_f

PE14

Inntak/úttak FT_h

VDDCPU

S

–

PD0

Inntak/úttak FT

PH12

Inntak/úttak FT_fh

PB6

Inntak/úttak FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(ræsing)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(ræsing)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(ræsing)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(ræsing)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

RACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

STM32MP133C/F

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu (framhald)

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

Inntak/úttak FT

Inntak/úttak FT_fh

Inntak/úttak FT_f

Inntak/úttak FT_h

S

–

Inntak/úttak FT_h

S

–

Inntak/úttak FT_h

Inntak/úttak FT_f

Inntak/úttak FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (ræsing)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(ræsing)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(ræsing),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(ræsing)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(ræsing)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(ræsing)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu (framhald)

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

Inntak/úttak FT_h

VDDCPU PG5

S

–

Inntak/úttak FT_h

PG15

Inntak/úttak FT_h

PG10

Inntak/úttak FT_h

VSS

S

–

PF10

Inntak/úttak FT_h

VDDCORE S

–

PF6

Inntak/úttak FT_vh

VSS VDD

S

–

S

–

PF9

Inntak/úttak FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (ræsing),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(ræsing)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX (ræsing),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(ræsing),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

STM32MP133C/F

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu (framhald)

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

Inntak/úttak FT_h

S

–

Inntak/úttak FT_h

S

–

Inntak/úttak FT_fh

Inntak/úttak FT_fh

Inntak/úttak FT_h

S

–

S

–

Inntak/úttak FT

Inntak/úttak FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(ræsing),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

TILVÍSUN_KLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

ÚT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

ÚT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu (framhald)

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

J3 J4 N5

PI2

Inntak/úttak FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ ÚT4, VEKJUUP5

K5 N4 P4

PI1

Inntak/úttak FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ ÚT3, VEKJUUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

Inntak/úttak FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ ÚT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

Inntak/úttak FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

Inntak/úttak FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

Inntak/úttak FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

STM32MP133C/F

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu (framhald)

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

M1 J7 P3

PF7

Inntak/úttak FT_vh –

M3 R1 R2

PG11

Inntak/úttak FT_vh –

L3 J6 N3

PH6

Inntak/úttak FT_fh –

N2 P4 R1

PG1

Inntak/úttak FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

Inntak/úttak FT_vh –

P1 P1 T3 PH0-OSC_IN Inntak/Úttak FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT inntak/úttak FT

–

R2 T2 R3

PH3

Inntak/úttak FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX (ræsing),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu (framhald)

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

L5 U2 W1

PG3

Inntak/úttak FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

Inntak/úttak FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

Inntak/úttak FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

Inntak/úttak FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

TILVÍSUN_KLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

Inntak/úttak FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

Inntak/úttak FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Inntak/úttak FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
Ræsibilun –
–

DS13875 Rev 5

59/219
97

Pinútgáfa, lýsing á pinnum og aðrar aðgerðir

STM32MP133C/F

Pin númer

Tafla 7. Skilgreiningar á STM32MP133C/F kúlu (framhald)

Kúluvirkni

Nafn pinna (fall á eftir
endurstilla)

Varar aðgerðir

Viðbótaraðgerðir

LFBGA289 TFBGA289 TFBGA320
Pinnagerð I/O uppbygging
Skýringar

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Inntak/úttak FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Inntak/úttak FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

Inntak/úttak FT_a

Inntak/úttak FT_a Inntak/úttak FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Inntak/úttak FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

Inntak/úttak FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Skjöl / auðlindir

STMicroelectronics STM32MP133C F 32-bita Arm Cortex-A7 1GHz örgjörvi [pdfNotendahandbók STM32MP133C F 32-bita Arm Cortex-A7 1GHz örgjörvi, STM32MP133C, F 32-bita Arm Cortex-A7 1GHz örgjörvi, Arm Cortex-A7 1GHz örgjörvi, 1GHz, örgjörvi

Heimildir

• Notendahandbók