STMicroelectronics STM32MP133C F MPU Arm Cortex-A32 7-bit 1GHz

Spesifikasi

• Inti: Arm Cortex-A7
• Memori: SDRAM Eksternal, SRAM Tertanam
• Bus Data: Antarmuka paralel 16-bit
• Keamanan/Keselamatan: Reset dan Manajemen Daya, LPLV-Stop2, Siaga
• Paket: LFBGA, TFBGA dengan pitch minimum 0.5 mm
• Manajemen Jam
• Input/Output Serba Guna
• Matriks Interkoneksi
• 4 Pengendali DMA
• Periferal Komunikasi: Hingga 29
• Periferal Analog: 6
• Timer: Hingga 24, Pengawas: 2
• Akselerasi Perangkat Keras
• Mode Debug
• Sekering: 3072-bit termasuk ID unik dan HUK untuk kunci AES 256
• Sesuai dengan ECOPACK2

Subsistem Arm Cortex-A7

Subsistem Arm Cortex-A7 dari STM32MP133C/F menyediakan…

Memori

Perangkat ini mencakup SDRAM Eksternal dan SRAM Tertanam untuk penyimpanan data…

Pengontrol DDR

Kontroler DDR3/DDR3L/LPDDR2/LPDDR3 mengelola akses memori…

Manajemen Catu Daya
Skema catu daya dan pengawas memastikan pengiriman daya yang stabil…

Manajemen Jam
RCC menangani distribusi dan konfigurasi jam…

Input/Output Tujuan Umum (GPIO)
GPIO menyediakan kemampuan antarmuka untuk perangkat eksternal…

Pengendali Perlindungan TrustZone
ETZPC meningkatkan keamanan sistem dengan mengelola hak akses…

Matriks Interkoneksi Bus
Matriks memfasilitasi transfer data antara modul yang berbeda…

Tanya Jawab Umum

T: Berapa jumlah maksimum periferal komunikasi yang didukung?
J: STM32MP133C/F mendukung hingga 29 periferal komunikasi.

T: Berapa banyak periferal analog yang tersedia?
A: Perangkat ini menawarkan 6 periferal analog untuk berbagai fungsi analog.

“

STM32MP133C STM32MP133F

Arm® Cortex®-A7 hingga 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 timer, audio, kripto, dan keamanan lanjutan
Datasheet – data produksi

Fitur
Termasuk ST state-of-the-art teknologi yang dipatenkan
Inti
· Cache level 32 terpadu Arm® Cortex®-A7 L1 32-bit 32-Kbyte I / 128-Kbyte D 2-Kbyte Arm® NEONTM dan Arm® TrustZone®

Memori
· Memori DDR eksternal hingga 1 Gbyte hingga LPDDR2/LPDDR3-1066 16-bit hingga DDR3/DDR3L-1066 16-bit
· 168 Kbyte SRAM internal: 128 Kbyte AXI SYSRAM + 32 Kbyte AHB SRAM dan 8 Kbyte SRAM di domain Backup
· Antarmuka memori Quad-SPI ganda · Pengontrol memori eksternal yang fleksibel dengan hingga
Bus data 16-bit: antarmuka paralel untuk menghubungkan IC eksternal dan memori SLC NAND dengan ECC hingga 8-bit
Keamanan/keselamatan
· Boot aman, periferal TrustZone®, 12 xtamppin er termasuk 5 x aktif tamporang asing
· Suhu, voltage, frekuensi dan pemantauan 32 kHz
Reset dan manajemen daya
· Pasokan 1.71 V hingga 3.6 VI/Os (5 I/O toleran V) · POR, PDR, PVD, dan BOR · LDO pada chip (USB 1.8 V, 1.1 V) · Regulator cadangan (~0.9 V) · Sensor suhu internal · Mode daya rendah: Tidur, Berhenti, LPLV-Berhenti,
LPLV-Stop2 dan Siaga

LFBGA

TFBGA

LFBGA289 (14 × 14mm) Jarak 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
jarak minimum 0.5 mm

· Retensi DDR dalam mode Siaga · Kontrol untuk chip pendamping PMIC

Manajemen jam
· Osilator internal: osilator HSI 64 MHz, osilator CSI 4 MHz, osilator LSI 32 kHz
· Osilator eksternal: osilator HSE 8-48 MHz, osilator LSE 32.768 kHz
· 4 × PLL dengan mode fraksional

Input/output tujuan umum
· Hingga 135 port I/O aman dengan kemampuan interupsi
· Hingga 6 bangun

Matriks interkoneksi
· Matriks bus 2 Interkoneksi Arm® AMBA® AXI 64-bit, hingga 266 MHz Interkoneksi Arm® AMBA® AHB 32-bit, hingga 209 MHz

4 pengontrol DMA untuk membongkar CPU
· Total 56 saluran fisik
· 1 x pengendali akses memori langsung (MDMA) serba guna berkecepatan tinggi
· 3 × DMA port ganda dengan kemampuan FIFO dan router permintaan untuk manajemen periferal yang optimal

September 2024
Ini adalah informasi tentang produk dalam produksi penuh.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Hingga 29 periferal komunikasi
· 5 × I2C FM+ (1 Mbps, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbps,
Antarmuka ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, termasuk 4 dengan dupleks penuh
Akurasi kelas audio I2S melalui PLL audio internal atau jam eksternal)(+2 QUADSPI + 4 dengan USART) · 2 × SAI (audio stereo: I2S, PDM, SPDIF Tx) · SPDIF Rx dengan 4 input · 2 × SDMMC hingga 8 bit (SD/e·MMCTM/SDIO) · 2 × pengontrol CAN yang mendukung protokol CAN FD · 2 × Host USB 2.0 berkecepatan tinggi atau 1 × Host USB 2.0 berkecepatan tinggi

+ 1 × USB 2.0 OTG berkecepatan tinggi secara bersamaan · 2 x perangkat keras Ethernet MAC/GMAC IEEE 1588v2, MII/RMII/RGMII
6 periferal analog
· 2 × ADC dengan resolusi maks. 12-bit hingga 5 Msps
· 1 x sensor suhu · 1 x filter digital untuk modulator sigma-delta
(DFSDM) dengan 4 saluran dan 2 filter · Referensi ADC internal atau eksternal VREF+
Hingga 24 pengatur waktu dan 2 pengawas
· 2 × 32-bit timer dengan hingga 4 IC/OC/PWM atau penghitung pulsa dan input encoder kuadratur (bertambah)
· 2 × timer canggih 16-bit · 10 × timer serbaguna 16-bit (termasuk
2 timer dasar tanpa PWM) · 5 × timer daya rendah 16-bit · RTC aman dengan akurasi sub-detik dan
kalender perangkat keras · 4 pengatur waktu sistem Cortex®-A7 (aman,
tidak aman, virtual, hypervisor) · 2 × pengawas independen
Akselerasi perangkat keras
· AES 128, 192, 256 DES/TDES

2 (mandiri, aman dan mandiri) 5 (2 dapat diamankan) 4 5 (3 dapat diamankan)
4 + 4 (termasuk 2 USART yang dapat diamankan), beberapa dapat menjadi sumber boot
2 (hingga 4 saluran audio), dengan master/slave I2S, input PCM, port SPDIF-TX 2
HSPHY Tertanam dengan BCD HS PHY Tertanam dengan BCD (dapat diamankan), dapat menjadi sumber boot
2 × HS dibagi antara Host dan input OTG 4

2 (1 × TTCAN), kalibrasi jam, buffer bersama 10 Kbyte 2 (8 + 8 bit) (dapat diamankan), e·MMC atau SD dapat menjadi sumber boot 2 catu daya independen opsional untuk antarmuka kartu SD
1 (dual-quad) (dapat diamankan), bisa menjadi sumber boot

–
–
Sepatu bot
–
Sepatu bot
Sepatu bot Sepatu bot
(1)

Alamat/data paralel 8/16-bit FMC AD-mux paralel 8/16-bit
Kriptografi DMA NAND 8/16-bit 10/100M/Gigabit Ethernet
Generator angka acak Hash True Fuse (dapat diprogram satu kali)

4 × CS, hingga 4 × 64 Mbyte
Ya, 2× CS, SLC, BCH4/8, dapat menjadi sumber boot 2 x (MII, RMI, RGMII) dengan PTP dan EEE (dapat diamankan)
3 instans (1 aman), MDMA PKA 33-saluran (dengan perlindungan DPA), DES, TDES, AES (dengan perlindungan DPA)
(semua dapat diamankan) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(dapat diamankan) True-RNG (dapat diamankan) 3072 bit efektif (aman, 1280 bit tersedia untuk pengguna)

–
Sepatu bot –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Keterangan

Tabel 1. Fitur dan jumlah periferal STM32MP133C/F (lanjutan)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Lain-lain

Fitur

LFBGA289

TFBGA289

TFBGA320

GPIO dengan interupsi (jumlah total)

135(2)

Pin Wakeup GPIO yang Dapat Diamankan

Semua
6

Tamppin er (aktif)ampeh)

12 (5)

DFSDM Hingga ADC tersinkronisasi 12-bit

4 saluran input dengan 2 filter

–

2(3) (hingga 5 Msps pada 12-bit masing-masing) (dapat diamankan)

ADC1: 19 saluran termasuk 1x internal, 18 saluran tersedia untuk

Total saluran ADC 12-bit (4)

pengguna termasuk diferensial 8x

–

ADC2: 18 saluran termasuk 6x internal, 12 saluran tersedia untuk

pengguna termasuk diferensial 6x

Pin masukan VREF+ ADC internal

1.65 V, 1.8 V, 2.048 V, 2.5 V atau masukan VREF+ –
Ya

1. QUADSPI dapat di-boot baik dari GPIO khusus atau menggunakan beberapa GPIO boot FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (lihat Tabel 7: Definisi bola STM32MP133C/F).
2. Jumlah GPIO total ini mencakup empat JTAG GPIO dan tiga GPIO BOOT dengan penggunaan terbatas (mungkin berkonflik dengan koneksi perangkat eksternal selama pemindaian batas atau boot).
3. Jika kedua ADC digunakan, jam kernel harus sama untuk kedua ADC dan prescaler ADC tertanam tidak dapat digunakan.
4. Selain itu ada juga internal channel yaitu : – Internal channel ADC1 : VREFINT – Internal channel ADC2 : temperatur, vol internaltage referensi, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Deskripsi 18/219

STM32MP133C/F

Gambar 1. Diagram blok STM32MP133C/F

perlengkapan IC

@VDDA

HSI

AXIM: Interkoneksi AXI Arm 64-bit (266 MHz) T

@VDDCPU

GIC

T

Prosesor Cortex-A7 650/1000MHz + MMU + FPU + NEONT

32 ribu dolar Australia

32 ribu dolar

CNT (pengatur waktu) T

Bahasa Inggris ETM

T

2561K2B8LK2B$L+2$SCU T
asinkron

128 bit

TT

CSI

LSI

Waktu debugamp

generator TSGEN

T

DAP
(JTAG/SWD)

Sistem RAM 128 KB

ROM 128 KB

38

2 x ETH MAC
10/100/1000 (tanpa GMII)

Waktu tempuh 15 menit

TT

T

BKPSRAM 8KB

T

Bahasa Indonesia: RNG

T

HASIL

16b Fisika

DDRCTRL 58
LPDDR2/3, DDR3/3L

asinkron

T

KRIP

T

Bahasa Inggris SAES

DDRMCE TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (ganda) T

37

16b

FMC

T

CRC

T

DLYBSD1

(kontrol SDMMC1 DLY)

T

DLYBSD2

(kontrol SDMMC2 DLY)

T

DLYBQS

(Kontrol QUADSPI DLY)

Tidak ada informasi yang ditemukan

DLY DLY

14 8b SDMMC1T 14 8b SDMMC2T

PENDIDIKAN

2

USBH

2

(2xHS Tuan rumah)

PLL USB

Waktu tempuh 15 menit

T

PKA

Waktu tempuh 15 menit

T MDMA 32 saluran

AXIMC TT

17 16b Jejak pelabuhan

ETZPC

T

IWDG1

T

@VBAT

Sarjana Ekonomi

T

Sekering OTP

@VDDA

2

RTC/AWU

T

12

TAMP / Cadangan reg T

@VBAT

2

LSE (32kHz XTAL)

T

Sistem pengaturan waktu STGENC

generasi

STGENR

USBPHYC
(kontrol USB 2 x PHY)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

Pin BOOT

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

DFSDM 4 saluran

Penyangga 10KB CCU

4

FDCAN1

4

FDCAN2

Tidak ada informasi yang ditemukan
APB2 (100MHz)

FIFO 8KB
APB5 (100MHz)

APB3 (100MHz)

APB4

asinkron AHB2APB

SRAM1 16 KB T SRAM2 8 KB T SRAM3 8 KB T

AHB2APB

Nomor DMA1
8 aliran
DMAMUX1
Nomor DMA2
8 aliran

DMAMUX2

Nomor DMA3
8 aliran

T

PMB (monitor proses)
DTS (sensor suhu digital)

Jil.tage regulator

@VDDA

Pengawasan pasokan

Waktu tempuh 15 menit

Waktu tempuh 15 menit

Waktu tempuh 15 menit

Matriks 2×2
AHB2APB

64 bit AXI

64bit AXI induk

32 bit AHB 32 bit AHB induk

32 bit APB

Perlindungan keamanan TrustZone

AHB2APB

APB2 (100MHz)

APB1 (100MHz)
Tidak ada komentar:

MLAHB: Matriks bus multi-AHB Arm 32-bit (209 MHz)
APB6
Tidak ada komentar:

@VBAT
T
Waktu tempuh 15 menit

HSE (XTAL)

2

PLL1/2/3/4

T

Gereja Katolik Roma

5

Daya T

9

T

EKSTI

16ekst

176

T

USBO

(OTG SMA)

PENDIDIKAN

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Kartu pintar IrDA

5

T

USART2

Kartu pintar IrDA

5

T

Bahasa Indonesia: SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBU

3

T

I2C4/SMBU

3

T

I2C5/SMBU

3

Saring Saring Saring

T

TIM 12

16b

2

T

TIM 13

16b

1

T

TIM 14

16b

1

T

TIM 15

16b

4

T

TIM 16

16b

3

T

TIM 17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Kartu pintar IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

penyaring penyaring

I2C1/SMBU

3

I2C2/SMBU

3

Bahasa Indonesia: SPI2/I2S2

5

Bahasa Indonesia: SPI3/I2S3

5

USART6

Kartu pintar IrDA

5

Bahasa Indonesia: SPI1/I2S1

5

Tidak ada informasi yang ditemukan

Tidak ada informasi yang ditemukan

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Fungsional lebihview

Fungsional lebihview

3.1
3.1.1
3.1.2

Subsistem Arm Cortex-A7
Fitur
Arsitektur ARMv7-A Cache instruksi L32 1 KB Cache data L32 1 KB Cache level128 2 KB Set instruksi Arm + Thumb®-2 Teknologi keamanan Arm TrustZone SIMD canggih Arm NEON Ekstensi DSP dan SIMD VFPv4 floating-point Dukungan virtualisasi perangkat keras Modul jejak tertanam (ETM) Pengontrol interupsi generik (GIC) terintegrasi dengan 160 interupsi periferal bersama Pengatur waktu generik (CNT) terintegrasi
Lebihview
Prosesor Cortex-A7 adalah prosesor aplikasi yang sangat hemat energi yang dirancang untuk memberikan kinerja yang kaya dalam perangkat wearable kelas atas, dan aplikasi konsumen dan tertanam berdaya rendah lainnya. Prosesor ini memberikan kinerja single thread hingga 20% lebih banyak daripada Cortex-A5 dan memberikan kinerja yang serupa daripada Cortex-A9.
Cortex-A7 menggabungkan semua fitur prosesor Cortex-A15 dan CortexA17 berkinerja tinggi, termasuk dukungan virtualisasi dalam perangkat keras, NEON, dan antarmuka bus AMBA 128 AXI 4-bit.
Prosesor Cortex-A7 dibangun di atas prosesor 8-s yang hemat energitage pipeline prosesor Cortex-A5. Ia juga diuntungkan oleh cache L2 terintegrasi yang dirancang untuk daya rendah, dengan latensi transaksi yang lebih rendah dan dukungan OS yang ditingkatkan untuk pemeliharaan cache. Selain itu, ada prediksi cabang yang ditingkatkan dan kinerja sistem memori yang ditingkatkan, dengan jalur penyimpanan beban 64-bit, bus AMBA 128 AXI 4-bit dan ukuran TLB yang ditingkatkan (256 entri, naik dari 128 entri untuk Cortex-A9 dan Cortex-A5), meningkatkan kinerja untuk beban kerja besar seperti web menjelajah.
Teknologi Thumb-2
Memberikan kinerja puncak kode Arm tradisional sekaligus menyediakan pengurangan kebutuhan memori hingga 30% untuk penyimpanan instruksi.
Teknologi TrustZone
Memastikan penerapan aplikasi keamanan yang andal mulai dari manajemen hak digital hingga pembayaran elektronik. Dukungan luas dari mitra teknologi dan industri.

DS13875 Rev 5

19/219
48

Fungsional lebihview

STM32MP133C/F

NEON
Teknologi NEON dapat mempercepat algoritme pemrosesan sinyal dan multimedia seperti penyandian/dekodean video, grafik 2D/3D, permainan, pemrosesan audio dan ucapan, pemrosesan gambar, telepon, dan sintesis suara. Cortex-A7 menyediakan mesin yang menawarkan kinerja dan fungsionalitas unit floating-point (FPU) Cortex-A7 dan implementasi set instruksi SIMD canggih NEON untuk percepatan lebih lanjut fungsi pemrosesan sinyal dan media. NEON memperluas FPU prosesor Cortex-A7 untuk menyediakan quad-MAC dan set register 64-bit dan 128-bit tambahan yang mendukung serangkaian operasi SIMD yang kaya pada kuantitas data integer 8-, 16- dan 32-bit dan floating-point 32-bit.
Virtualisasi perangkat keras
Dukungan perangkat keras yang sangat efisien untuk manajemen dan arbitrase data, yang memungkinkan beberapa lingkungan perangkat lunak dan aplikasinya dapat mengakses kemampuan sistem secara bersamaan. Hal ini memungkinkan terwujudnya perangkat yang tangguh, dengan lingkungan virtual yang terisolasi dengan baik satu sama lain.
Cache L1 yang dioptimalkan
Cache L1 yang dioptimalkan untuk kinerja dan daya menggabungkan teknik latensi akses minimal untuk memaksimalkan kinerja dan meminimalkan konsumsi daya.
Pengontrol cache L2 terintegrasi
Menyediakan akses latensi rendah dan bandwidth tinggi ke memori cache pada frekuensi tinggi, atau untuk mengurangi konsumsi daya yang terkait dengan akses memori di luar chip.
Unit titik mengambang (FPU) Cortex-A7
FPU menyediakan instruksi floating-point presisi tunggal dan ganda berkinerja tinggi yang kompatibel dengan arsitektur Arm VFPv4 yang secara perangkat lunak kompatibel dengan generasi sebelumnya koprosesor floating-point Arm.
Unit kontrol pengintai (SCU)
SCU bertanggung jawab untuk mengelola interkoneksi, arbitrasi, komunikasi, cache ke cache dan transfer memori sistem, koherensi cache dan kemampuan lain untuk prosesor.
Koherensi sistem ini juga mengurangi kompleksitas perangkat lunak yang terlibat dalam menjaga koherensi perangkat lunak dalam setiap driver OS.
Pengontrol interupsi generik (GIC)
Dengan menerapkan pengontrol interupsi yang terstandarisasi dan terstruktur, GIC menyediakan pendekatan yang kaya dan fleksibel terhadap komunikasi antarprosesor serta perutean dan penentuan prioritas interupsi sistem.
Mendukung hingga 192 interupsi independen, di bawah kendali perangkat lunak, perangkat keras diprioritaskan, dan dirutekan antara sistem operasi dan lapisan manajemen perangkat lunak TrustZone.
Fleksibilitas perutean ini dan dukungan untuk virtualisasi interupsi ke dalam sistem operasi, menyediakan salah satu fitur utama yang dibutuhkan untuk meningkatkan kemampuan solusi yang memanfaatkan hypervisor.

20/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.2
3.2.1
3.2.2

Memori
SDRAM Eksternal
Perangkat STM32MP133C/F menanamkan pengontrol untuk SDRAM eksternal yang mendukung hal berikut: · LPDDR2 atau LPDDR3, data 16-bit, hingga 1 Gbyte, clock hingga 533 MHz · DDR3 atau DDR3L, data 16-bit, hingga 1 Gbyte, clock hingga 533 MHz
SRAM tertanam
Semua perangkat memiliki fitur: · SYSRAM: 128 Kbytes (dengan zona aman ukuran yang dapat diprogram) · AHB SRAM: 32 Kbytes (dapat diamankan) · BKPSRAM (SRAM cadangan): 8 Kbytes
Konten area ini dilindungi dari kemungkinan akses penulisan yang tidak diinginkan, dan dapat disimpan dalam mode Siaga atau VBAT. BKPSRAM dapat ditetapkan (dalam ETZPC) sebagai dapat diakses hanya oleh perangkat lunak yang aman.

3.3

Pengontrol DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL dikombinasikan dengan DDRPHYC menyediakan solusi antarmuka memori lengkap untuk subsistem memori DDR. · Satu antarmuka port AMBA 64 AXI 4-bit (XPI) · Jam AXI asinkron ke pengontrol · Mesin sandi memori DDR (DDRMCE) yang menampilkan penulisan DDR AES-128 on-the-fly
enkripsi/baca dekripsi. · Standar yang didukung:
Spesifikasi JEDEC DDR3 SDRAM, JESD79-3E untuk DDR3/3L dengan antarmuka 16-bit
Spesifikasi JEDEC LPDDR2 SDRAM, JESD209-2E untuk LPDDR2 dengan antarmuka 16-bit
Spesifikasi JEDEC LPDDR3 SDRAM, JESD209-3B untuk LPDDR3 dengan antarmuka 16-bit
· Penjadwal canggih dan generator perintah SDRAM · Lebar data penuh yang dapat diprogram (16-bit) atau setengah lebar data (8-bit) · Dukungan QoS tingkat lanjut dengan tiga kelas lalu lintas pada baca dan dua kelas lalu lintas pada tulis · Opsi untuk menghindari kelaparan lalu lintas prioritas rendah · Koherensi terjamin untuk tulis-setelah-baca (WAR) dan baca-setelah-tulis (RAW) pada
Port AXI · Dukungan yang dapat diprogram untuk opsi panjang burst (4, 8, 16) · Penulisan gabungan untuk memungkinkan beberapa penulisan ke alamat yang sama digabungkan menjadi satu
penulisan tunggal · Konfigurasi peringkat tunggal

DS13875 Rev 5

21/219
48

Fungsional lebihview

STM32MP133C/F

· Dukungan entri dan keluar daya SDRAM otomatis yang disebabkan oleh kurangnya kedatangan transaksi untuk waktu yang dapat diprogram
· Dukungan entri dan keluar penghentian jam otomatis (LPDDR2/3) yang disebabkan oleh kurangnya kedatangan transaksi
· Dukungan operasi mode daya rendah otomatis yang disebabkan oleh kurangnya kedatangan transaksi untuk waktu yang dapat diprogram melalui antarmuka daya rendah perangkat keras
· Kebijakan paging yang dapat diprogram · Dukungan entri dan keluar penyegaran otomatis atau di bawah kendali perangkat lunak · Dukungan entri dan keluar daya mati yang dalam di bawah kendali perangkat lunak (LPDDR2 dan
LPDDR3) · Dukungan pembaruan register mode SDRAM eksplisit di bawah kendali perangkat lunak · Logika pemetaan alamat yang fleksibel untuk memungkinkan pemetaan baris, kolom,
· bit bank · Opsi kontrol penyegaran yang dapat dipilih pengguna · Blok terkait DDRPERFM untuk membantu pemantauan dan penyetelan kinerja
DDRCTRL dan DDRPHYC dapat didefinisikan (dalam ETZPC) sebagai dapat diakses melalui perangkat lunak aman saja.
Fitur utama DDRMCE (DDR memory cypher engine) tercantum di bawah ini: · Antarmuka master/slave bus sistem AXI (64-bit) · Enkripsi in-line (untuk penulisan) dan dekripsi (untuk pembacaan), berdasarkan firewall tertanam
pemrograman · Dua mode enkripsi per wilayah (maksimum satu wilayah): tidak ada enkripsi (mode bypass),
mode cipher blok · Awal dan akhir wilayah didefinisikan dengan granularitas 64-Kbyte · Penyaringan default (wilayah 0): akses apa pun yang diberikan · Penyaringan akses wilayah: tidak ada
Cipher blok yang didukung: AES Mode rantai yang didukung · Mode blok dengan cipher AES kompatibel dengan mode ECB yang ditentukan dalam publikasi standar enkripsi tingkat lanjut NIST FIPS 197 (AES), dengan fungsi derivasi kunci terkait berdasarkan algoritma Keccak-400 yang dipublikasikan di https://keccak.team websitus. · Satu set register kunci induk yang hanya dapat ditulis dan dikunci · Port konfigurasi AHB, sadar hak istimewa

22/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.4

Pengontrol ruang alamat TrustZone untuk DDR (TZC)

TZC digunakan untuk memfilter akses baca/tulis ke pengontrol DDR menurut hak TrustZone dan menurut master non-aman (NSAID) pada sembilan wilayah yang dapat diprogram: · Konfigurasi hanya didukung oleh perangkat lunak tepercaya · Satu unit filter · Sembilan wilayah:
Wilayah 0 selalu diaktifkan dan mencakup seluruh rentang alamat. Wilayah 1 hingga 8 memiliki alamat dasar/akhir yang dapat diprogram dan dapat ditetapkan ke
salah satu atau kedua filter. · Izin akses aman dan tidak aman diprogram per wilayah · Akses tidak aman difilter menurut NSAID · Wilayah yang dikontrol oleh filter yang sama tidak boleh tumpang tindih · Mode gagal dengan kesalahan dan/atau interupsi · Kemampuan penerimaan = 256 · Logika penjaga gerbang untuk mengaktifkan dan menonaktifkan setiap filter · Akses spekulatif

DS13875 Rev 5

23/219
48

Fungsional lebihview

STM32MP133C/F

3.5

Mode booting

Saat startup, sumber boot yang digunakan oleh ROM boot internal dipilih oleh pin BOOT dan byte OTP.

Tabel 2. Mode boot

BOOT2 BOOT1 BOOT0 Mode boot awal

Komentar

Tunggu koneksi masuk pada:

0

0

0

UART dan USB(1)

USART3/6 dan UART4/5/7/8 pada pin default

Perangkat USB berkecepatan tinggi pada pin OTG_HS_DP/DM (2)

0

0

1 Flash NOR serial (3) Flash NOR serial pada QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC pada SDMMC2 (default)(5)(6)

0

1

1

lampu kilat NAND (3)

Lampu kilat SLC NAND pada FMC

1

0

0

Boot pengembangan (tanpa boot memori flash)

Digunakan untuk mendapatkan akses debug tanpa boot dari memori flash (4)

1

0

1

Kartu SD (3)

Kartu SD pada SDMMC1 (default)(5)(6)

Tunggu koneksi masuk pada:

1

1

0 UART dan USB(1)(3) USART3/6 dan UART4/5/7/8 pada pin default

Perangkat USB berkecepatan tinggi pada pin OTG_HS_DP/DM (2)

1

1

1 Flash NAND serial (3) Flash NAND serial pada QUADSPI (5)

1. Dapat dinonaktifkan dengan pengaturan OTP. 2. USB memerlukan jam/kristal HSE (lihat AN5474 untuk frekuensi yang didukung dengan dan tanpa pengaturan OTP). 3. Sumber boot dapat diubah dengan pengaturan OTP (misalnyaampboot awal pada kartu SD, lalu e·MMC dengan pengaturan OTP). 4. Inti Cortex®-A7 dalam pengalih loop tak terbatas PA13. 5. Pin default dapat diubah melalui OTP. 6. Atau, antarmuka SDMMC lain selain default ini dapat dipilih melalui OTP.

Meskipun boot tingkat rendah dilakukan menggunakan jam internal, paket perangkat lunak yang disediakan ST serta antarmuka eksternal utama seperti DDR, USB (tetapi tidak terbatas pada) memerlukan kristal atau osilator eksternal untuk dihubungkan pada pin HSE.
Lihat RM0475 “MPU 32-bit berbasis Arm® tingkat lanjut STM13MP32xx” atau AN5474 “Memulai pengembangan perangkat keras lini STM32MP13xx” untuk batasan dan rekomendasi terkait koneksi pin HSE dan frekuensi yang didukung.

24/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.6

Manajemen catu daya

3.6.1
Peringatan:

Skema catu daya
· VDD merupakan suplai utama untuk I/O dan komponen internal yang tetap menyala selama mode Siaga. Volume yang bergunatagKisarannya adalah 1.71 V hingga 3.6 V (umumnya 1.8 V, 2.5 V, 3.0 V, atau 3.3 V)
VDD_PLL dan VDD_ANA harus terhubung bintang ke VDD. · VDDCPU adalah CPU Cortex-A7 yang didedikasikan untuk vol.tagpasokan e, yang nilainya tergantung pada
frekuensi CPU yang diinginkan. 1.22 V hingga 1.38 V dalam mode berjalan. VDD harus ada sebelum VDDCPU. · VDDCORE adalah vol digital utamatage dan biasanya dimatikan selama mode Siaga. VoltagRentangnya adalah 1.21 V hingga 1.29 V dalam mode berjalan. VDD harus ada sebelum VDDCORE. · Pin VBAT dapat dihubungkan ke baterai eksternal (1.6 V < VBAT < 3.6 V). Jika tidak ada baterai eksternal yang digunakan, pin ini harus dihubungkan ke VDD. · VDDA adalah analog (ADC/VREF), suplai voltage (1.62 V hingga 3.6 V). Penggunaan VREF+ internal memerlukan VDDA yang sama atau lebih tinggi dari VREF+ + 0.3 V. · Pin VDDA1V8_REG merupakan output dari regulator internal, yang terhubung secara internal ke USB PHY dan USB PLL. Regulator internal VDDA1V8_REG diaktifkan secara default dan dapat dikontrol oleh perangkat lunak. Regulator ini selalu dimatikan selama mode Siaga.
Pin BYPASS_REG1V8 tertentu tidak boleh dibiarkan mengambang. Pin tersebut harus dihubungkan ke VSS atau ke VDD untuk mengaktifkan atau menonaktifkan vol.tage regulator. Bila VDD = 1.8 V, BYPASS_REG1V8 harus ditetapkan. · Pin VDDA1V1_REG adalah output dari regulator internal, yang terhubung secara internal ke USB PHY. Regulator internal VDDA1V1_REG diaktifkan secara default dan dapat dikontrol oleh perangkat lunak. Regulator selalu dimatikan selama mode Siaga.
· VDD3V3_USBHS adalah catu daya USB berkecepatan tinggi. Voltagrentang e adalah 3.07 V hingga 3.6 V.
VDD3V3_USBHS tidak boleh ada kecuali VDDA1V8_REG ada, jika tidak kerusakan permanen dapat terjadi pada STM32MP133C/F. Hal ini harus dipastikan dengan urutan peringkat PMIC atau dengan komponen eksternal jika penerapan catu daya komponen diskret.
· VDDSD1 dan VDDSD2 masing-masing adalah catu daya kartu SD SDMMC1 dan SDMMC2 untuk mendukung mode kecepatan sangat tinggi.
· VDDQ_DDR adalah pasokan IO DDR. 1.425 V hingga 1.575 V untuk antarmuka memori DDR3 (umumnya 1.5 V)
1.283 V hingga 1.45 V untuk antarmuka memori DDR3L (umumnya 1.35 V)
1.14 V hingga 1.3 V untuk antarmuka memori LPDDR2 atau LPDDR3 (umumnya 1.2 V)
Selama fase power-up dan power-down, persyaratan urutan daya berikut harus dipatuhi:
· Jika VDD di bawah 1 V, catu daya lainnya (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) harus tetap di bawah VDD + 300 mV.
· Saat VDD di atas 1 V, semua catu daya independen.
Selama fase mati daya, VDD dapat menjadi lebih rendah sementara daripada catu daya lain hanya jika energi yang diberikan ke STM32MP133C/F tetap di bawah 1 mJ. Hal ini memungkinkan kapasitor decoupling eksternal untuk dikosongkan dengan konstanta waktu yang berbeda selama fase transien mati daya.

DS13875 Rev 5

25/219
48

Fungsional lebihview
Versi 3.6
VBOR0 1

Gambar 2. Urutan menyalakan/mematikan daya

STM32MP133C/F

VDDX(1) VDD

3.6.2
Catatan: 26/219

0.3

Nyalakan

Mode operasi

Matikan daya

waktu

Area pasokan tidak valid

VDDX < VDD + 300 mV

VDDX independen dari VDD

MSv47490V1

1. VDDX mengacu pada catu daya apa pun di antara VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Pengawas catu daya

Perangkat ini memiliki rangkaian pengaturan ulang daya hidup (POR)/pengaturan ulang daya mati (PDR) yang terintegrasi yang digabungkan dengan rangkaian pengaturan ulang Brownout (BOR):
· Reset daya hidup (POR)
Pengawas POR memantau pasokan daya VDD dan membandingkannya dengan ambang batas yang ditetapkan. Perangkat tetap dalam mode reset saat VDD berada di bawah ambang batas ini, · Reset daya mati (PDR)
Pengawas PDR memantau pasokan daya VDD. Reset dilakukan saat VDD turun di bawah ambang batas yang ditetapkan.
· Reset Brownout (BOR)
Pengawas BOR memantau pasokan daya VDD. Tiga ambang batas BOR (dari 2.1 hingga 2.7 V) dapat dikonfigurasi melalui byte opsi. Pengaturan ulang dibuat saat VDD turun di bawah ambang batas ini.
· Power-on reset VDDCORE (POR_VDDCORE) Pengawas POR_VDDCORE memantau catu daya VDDCORE dan membandingkannya dengan ambang batas yang ditetapkan. Domain VDDCORE tetap dalam mode reset saat VDDCORE berada di bawah ambang batas ini.
· Reset daya mati VDDCORE (PDR_VDDCORE) Pengawas PDR_VDDCORE memantau pasokan daya VDDCORE. Reset domain VDDCORE dibuat saat VDDCORE turun di bawah ambang batas yang ditetapkan.
· Power-on-reset VDDCPU (POR_VDDCPU) Pengawas POR_VDDCPU memantau catu daya VDDCPU dan membandingkannya dengan ambang batas yang ditetapkan. Domain VDDCPU tetap dalam mode reset saat VDDCORE berada di bawah ambang batas ini.
Pin PDR_ON dicadangkan untuk pengujian produksi STMicroelectronics dan harus selalu dihubungkan ke VDD dalam aplikasi.

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.7

Strategi daya rendah

Ada beberapa cara untuk mengurangi konsumsi daya pada STM32MP133C/F: · Kurangi konsumsi daya dinamis dengan memperlambat jam CPU dan/atau
bus matrix clocks dan/atau mengendalikan clock peripheral individual. · Hemat konsumsi daya ketika CPU dalam keadaan IDLE, dengan memilih di antara clock rendah yang tersedia
mode daya sesuai dengan kebutuhan aplikasi pengguna. Hal ini memungkinkan kompromi terbaik antara waktu mulai yang singkat, konsumsi daya yang rendah, serta sumber bangun yang tersedia, untuk dicapai. · Gunakan DVFS (volume dinamis)tagtitik operasi e dan penskalaan frekuensi) yang secara langsung mengendalikan frekuensi jam CPU serta pasokan keluaran VDDCPU.
Mode operasi memungkinkan kontrol distribusi jam ke berbagai bagian sistem dan daya sistem. Mode operasi sistem digerakkan oleh subsistem MPU.
Mode daya rendah sub-sistem MPU tercantum di bawah ini: · CSleep: Jam CPU dihentikan dan jam periferal beroperasi sebagai
sebelumnya diatur dalam RCC (pengontrol reset dan clock). · CStop: Clock peripheral CPU dihentikan. · CStandby: VDDCPU OFF
Mode daya rendah CSleep dan CStop dimasukkan oleh CPU saat menjalankan instruksi WFI (tunggu interupsi) atau WFE (tunggu kejadian).
Mode pengoperasian sistem yang tersedia adalah sebagai berikut: · Run (sistem pada performa penuh, VDDCORE, VDDCPU dan clock ON) · Stop (clock OFF) · LP-Stop (clock OFF) · LPLV-Stop (clock OFF, level suplai VDDCORE dan VDDCPU dapat diturunkan) · LPLV-Stop2 (VDDCPU OFF, VDDCORE diturunkan, dan clock OFF) · Standby (VDDCPU, VDDCORE, dan clock OFF)

Tabel 3. Mode daya sistem versus CPU

Mode daya sistem

prosesor

Mode lari

CRun atau CSleep

Mode berhenti LP-Mode berhenti LPLV-Mode berhenti LPLV-Mode Stop2
Mode siaga

CStop atau CStandby CStandby

3.8

Reset dan pengontrol jam (RCC)

Pengontrol clock dan reset mengelola pembangkitan semua clock, serta pengaturan clock, dan kontrol sistem dan pengaturan ulang peripheral. RCC menyediakan fleksibilitas tinggi dalam pemilihan sumber clock dan memungkinkan penerapan rasio clock untuk meningkatkan konsumsi daya. Selain itu, pada beberapa peripheral komunikasi yang mampu bekerja dengan

DS13875 Rev 5

27/219
48

Fungsional lebihview

STM32MP133C/F

3.8.1 3.8.2

dua domain jam yang berbeda (baik jam antarmuka bus atau jam periferal kernel), frekuensi sistem dapat diubah tanpa memodifikasi baudrate.
Manajemen jam
Perangkat tersebut menanamkan empat osilator internal, dua osilator dengan kristal atau resonator eksternal, tiga osilator internal dengan waktu mulai cepat, dan empat PLL.
RCC menerima masukan sumber jam berikut: · Osilator internal:
Jam HSI 64 MHz (akurasi 1%) Jam CSI 4 MHz Jam LSI 32 kHz Osilator eksternal: Jam HSE 8-48 MHz Jam LSE 32.768 kHz
RCC menyediakan empat PLL: · PLL1 didedikasikan untuk clocking CPU · PLL2 menyediakan:
jam untuk AXI-SS (termasuk jembatan APB4, APB5, AHB5 dan AHB6) jam untuk antarmuka DDR · PLL3 menyediakan: jam untuk AHB multi-Layer dan matriks bus periferal (termasuk APB1,
Jam kernel APB2, APB3, APB6, AHB1, AHB2, dan AHB4) untuk periferal · PLL4 didedikasikan untuk pembuatan jam kernel untuk berbagai periferal
Sistem dimulai pada jam HSI. Aplikasi pengguna kemudian dapat memilih konfigurasi jam.
Sumber pengaturan ulang sistem
Reset daya menginisialisasi semua register kecuali debug, bagian dari RCC, bagian dari RTC dan register status pengontrol daya, serta domain daya Cadangan.
Reset aplikasi dihasilkan dari salah satu sumber berikut: · reset dari pad NRST · reset dari sinyal POR dan PDR (umumnya disebut power-on reset) · reset dari BOR (umumnya disebut brownout) · reset dari pengawas independen 1 · reset dari pengawas independen 2 · reset sistem perangkat lunak dari Cortex-A7 (CPU) · kegagalan pada HSE, saat fitur sistem keamanan jam diaktifkan
Reset sistem dihasilkan dari salah satu sumber berikut: · reset aplikasi · reset dari sinyal POR_VDDCORE · keluar dari mode Siaga ke mode Jalankan

28/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

Reset prosesor MPU dihasilkan dari salah satu sumber berikut: · reset sistem · setiap kali MPU keluar dari CStandby · reset MPU perangkat lunak dari Cortex-A7 (CPU)

3.9

Input/output tujuan umum (GPIO)

Setiap pin GPIO dapat dikonfigurasikan oleh perangkat lunak sebagai output (push-pull atau open-drain, dengan atau tanpa pull-up atau pull-down), sebagai input (dengan atau tanpa pull-up atau pull-down) atau sebagai fungsi alternatif periferal. Sebagian besar pin GPIO digunakan bersama dengan fungsi alternatif digital atau analog. Semua GPIO memiliki kemampuan arus tinggi dan memiliki pemilihan kecepatan untuk mengelola derau internal, konsumsi daya, dan emisi elektromagnetik dengan lebih baik.
Setelah diatur ulang, semua GPIO berada dalam mode analog untuk mengurangi konsumsi daya.
Konfigurasi I/O dapat dikunci jika diperlukan dengan mengikuti urutan tertentu untuk menghindari penulisan palsu ke register I/O.
Semua pin GPIO dapat ditetapkan secara individual sebagai aman, artinya akses perangkat lunak ke GPIO ini dan periferal terkait yang ditetapkan sebagai aman dibatasi pada perangkat lunak aman yang berjalan pada CPU.

3.10
Catatan:

Pengontrol perlindungan TrustZone (ETZPC)
ETZPC digunakan untuk mengonfigurasi keamanan TrustZone pada bus master dan slave dengan atribut keamanan yang dapat diprogram (sumber daya yang dapat diamankan). Misalnya: · Ukuran wilayah aman SYSRAM pada chip dapat diprogram. · Periferal AHB dan APB dapat dibuat aman atau tidak aman. · SRAM AHB dapat dibuat aman atau tidak aman.
Secara default, SYSRAM, AHB SRAM, dan peripheral yang dapat diamankan diatur untuk akses aman saja, jadi, tidak dapat diakses oleh master yang tidak aman seperti DMA1/DMA2.

DS13875 Rev 5

29/219
48

Fungsional lebihview

STM32MP133C/F

3.11

Matriks interkoneksi bus
Perangkat tersebut dilengkapi matriks bus AXI, satu matriks bus AHB utama, dan jembatan bus yang memungkinkan bus master saling terhubung dengan bus slave (lihat gambar di bawah, titik-titik mewakili koneksi master/slave yang diaktifkan).
Gambar 3. Matriks bus STM32MP133C/F

Obat Kuat MDMA

SDMMC2

SDMMC1

DBG Dari MLAHB interkoneksi USBH

prosesor

ETH1 ETH2

128-sedikit

Sumbu

M9

M0

Pesawat tempur M1 M2

M3

Pesawat M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Budak bawaan AXIMC

NIC-400 AXI 64 bit 266 MHz – 10 master / 10 slave

Dari interkoneksi AXIM DMA1 DMA2 USBO DMA3

M0

Pesawat tempur M1 M2

Pesawat tempur M3 M4

M5

Pesawat tempur M6 M7

S0

S1

S2

S3

S4 S5 Interkoneksi AHB 32 bit 209 MHz – 8 master / 6 slave

DDRCTRL 533 MHz AHB bridge ke AHB6 Ke interkoneksi MLAHB FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB bridge ke AHB5 APB bridge ke APB5 APB bridge ke DBG APB
Port master sinkron AXI 64 Port slave sinkron AXI 64 Port master asinkron AXI 64 Port slave asinkron AXI 64 Port master sinkron AHB 32 Port slave sinkron AHB 32 Port master asinkron AHB 32 Port slave asinkron AHB 32
Jembatan ke AHB2 SRAM1 SRAM2 SRAM3 Ke interkoneksi AXIM Jembatan ke AHB4
MSv67511V2

MLAH

30/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.12

Pengontrol DMA
Perangkat ini memiliki modul DMA berikut untuk membongkar aktivitas CPU: · master direct memory access (MDMA)
MDMA adalah pengontrol DMA berkecepatan tinggi, yang bertanggung jawab atas semua jenis transfer memori (perifer-ke-memori, memori-ke-memori, memori-ke-perifer), tanpa tindakan CPU apa pun. Pengontrol ini memiliki antarmuka AXI utama. MDMA dapat berinteraksi dengan pengontrol DMA lainnya untuk memperluas kemampuan DMA standar, atau dapat mengelola permintaan DMA perifer secara langsung. Masing-masing dari 32 saluran dapat melakukan transfer blok, transfer blok berulang, dan transfer daftar tertaut. MDMA dapat diatur untuk melakukan transfer aman ke memori yang aman. · tiga pengontrol DMA (bukan DMA1 dan DMA2 yang aman, ditambah DMA3 yang aman) Setiap pengontrol memiliki AHB port ganda, dengan total 16 saluran DMA yang tidak aman dan delapan saluran DMA yang aman untuk melakukan transfer blok berbasis FIFO.
Dua unit DMAMUX melakukan multipleks dan mengarahkan permintaan periferal DMA ke tiga pengontrol DMA, dengan fleksibilitas tinggi, memaksimalkan jumlah permintaan DMA yang berjalan secara bersamaan, serta menghasilkan permintaan DMA dari pemicu keluaran periferal atau peristiwa DMA.
DMAMUX1 memetakan permintaan DMA dari peripheral yang tidak aman ke saluran DMA1 dan DMA2. DMAMUX2 memetakan permintaan DMA dari peripheral yang aman ke saluran DMA3.

3.13

Pengontrol interupsi dan peristiwa yang diperluas (EXTI)
Pengontrol interupsi dan peristiwa yang diperluas (EXTI) mengelola pengaktifan CPU dan sistem melalui input peristiwa yang dapat dikonfigurasi dan langsung. EXTI menyediakan permintaan pengaktifan ke kontrol daya, dan menghasilkan permintaan interupsi ke GIC, dan peristiwa ke input peristiwa CPU.
Permintaan bangun EXTI memungkinkan sistem dibangunkan dari mode Stop, dan CPU dibangunkan dari mode CStop dan CStandby.
Permintaan interupsi dan pembuatan permintaan peristiwa juga dapat digunakan dalam mode Run.
EXTI juga mencakup pilihan EXTI IOport.
Setiap interupsi atau peristiwa dapat ditetapkan sebagai aman untuk membatasi akses hanya ke perangkat lunak aman.

3.14

Unit perhitungan pemeriksaan redundansi siklik (CRC)
Unit perhitungan CRC (cyclic redundancy check) digunakan untuk mendapatkan kode CRC menggunakan polinomial yang dapat diprogram.
Di antara aplikasi lainnya, teknik berbasis CRC digunakan untuk memverifikasi transmisi data atau integritas penyimpanan. Dalam lingkup standar EN/IEC 60335-1, teknik ini menawarkan cara untuk memverifikasi integritas memori flash. Unit perhitungan CRC membantu menghitung tanda tangan perangkat lunak selama runtime, untuk dibandingkan dengan tanda tangan referensi yang dihasilkan pada waktu tautan dan disimpan di lokasi memori tertentu.

DS13875 Rev 5

31/219
48

Fungsional lebihview

STM32MP133C/F

3.15

Pengontrol memori fleksibel (FMC)
Fitur utama pengontrol FMC adalah sebagai berikut: · Antarmuka dengan perangkat yang dipetakan memori statis termasuk:
Memori flash NOR Memori akses acak statis atau pseudo-statis (SRAM, PSRAM) Memori flash NAND dengan perangkat keras ECC BCH 4-bit/8-bit · Lebar bus data 8-,16-bit · Kontrol pemilihan chip independen untuk setiap bank memori · Konfigurasi independen untuk setiap bank memori · Tulis FIFO
Register konfigurasi FMC dapat diamankan.

3.16

Antarmuka memori Quad-SPI ganda (QUADSPI)
QUADSPI adalah antarmuka komunikasi khusus yang menargetkan memori flash SPI tunggal, ganda, atau kuad. Antarmuka ini dapat beroperasi dalam salah satu dari tiga mode berikut: · Mode tidak langsung: semua operasi dilakukan menggunakan register QUADSPI. · Mode polling status: register status memori flash eksternal dibaca secara berkala dan
interupsi dapat dihasilkan jika terjadi pengaturan bendera. · Mode pemetaan memori: memori flash eksternal dipetakan ke ruang alamat
dan dilihat oleh sistem seolah-olah itu adalah memori internal.
Baik throughput maupun kapasitas dapat ditingkatkan dua kali lipat menggunakan mode dual-flash, di mana dua memori flash Quad-SPI diakses secara bersamaan.
QUADSPI digabungkan dengan blok penundaan (DLYBQS) yang memungkinkan dukungan frekuensi data eksternal di atas 100 MHz.
Register konfigurasi QUADSPI dapat diamankan, begitu pula blok penundaannya.

3.17

Konverter analog ke digital (ADC1, ADC2)
Perangkat ini menyematkan dua konverter analog-ke-digital, yang resolusinya dapat dikonfigurasikan menjadi 12-, 10-, 8- atau 6-bit. Setiap ADC berbagi hingga 18 saluran eksternal, yang melakukan konversi dalam mode single-shot atau scan. Dalam mode scan, konversi otomatis dilakukan pada sekelompok input analog yang dipilih.
Kedua ADC memiliki antarmuka bus yang dapat diamankan.
Setiap ADC dapat dilayani oleh pengontrol DMA, sehingga memungkinkan transfer otomatis nilai konversi ADC ke lokasi tujuan tanpa tindakan perangkat lunak apa pun.
Selain itu, fitur pengawas analog dapat secara akurat memantau volume yang dikonversitage dari satu, beberapa atau semua saluran yang dipilih. Interupsi dihasilkan ketika vol yang dikonversitage berada di luar ambang batas yang diprogram.
Untuk menyinkronkan konversi A/D dan pengatur waktu, ADC dapat dipicu oleh pengatur waktu TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2, dan LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.18

Sensor suhu
Perangkat ini menanamkan sensor suhu yang menghasilkan volumetage (VTS) yang bervariasi secara linear terhadap suhu. Sensor suhu ini terhubung secara internal ke ADC2_INP12 dan dapat mengukur suhu sekitar perangkat mulai dari 40 hingga +125 °C dengan presisi ±2 %.
Sensor suhu memiliki linearitas yang baik, tetapi harus dikalibrasi untuk memperoleh akurasi pengukuran suhu secara keseluruhan yang baik. Karena offset sensor suhu bervariasi dari satu chip ke chip lainnya karena variasi proses, sensor suhu internal yang tidak dikalibrasi cocok untuk aplikasi yang hanya mendeteksi perubahan suhu. Untuk meningkatkan akurasi pengukuran sensor suhu, setiap perangkat dikalibrasi secara individual oleh ST. Data kalibrasi pabrik sensor suhu disimpan oleh ST di area OTP, yang dapat diakses dalam mode baca-saja.

3.19

Sensor suhu digital (DTS)
Perangkat ini memiliki sensor suhu keluaran frekuensi. DTS menghitung frekuensi berdasarkan LSE atau PCLK untuk memberikan informasi suhu.
Fungsi berikut didukung: · pembangkitan interupsi berdasarkan ambang batas suhu · pembangkitan sinyal bangun berdasarkan ambang batas suhu

3.20
Catatan:

Operasi VBAT
Domain daya VBAT berisi RTC, register cadangan, dan SRAM cadangan.
Untuk mengoptimalkan durasi baterai, domain daya ini disuplai oleh VDD saat tersedia atau oleh vol.tage diterapkan pada pin VBAT (ketika pasokan VDD tidak tersedia). Daya VBAT diaktifkan ketika PDR mendeteksi bahwa VDD telah turun di bawah level PDR.
volumetage pada pin VBAT dapat disediakan oleh baterai eksternal, superkapasitor, atau langsung oleh VDD. Dalam kasus terakhir, mode VBAT tidak berfungsi.
Operasi VBAT diaktifkan ketika VDD tidak ada.
Tidak ada peristiwa berikut (interupsi eksternal, TAMP peristiwa, atau alarm/peristiwa RTC) mampu langsung memulihkan pasokan VDD dan memaksa perangkat keluar dari operasi VBAT. Namun demikian, TAMP Peristiwa dan alarm/peristiwa RTC dapat digunakan untuk menghasilkan sinyal ke sirkuit eksternal (biasanya PMIC) yang dapat memulihkan pasokan VDD.

DS13875 Rev 5

33/219
48

Fungsional lebihview

STM32MP133C/F

3.21

Jil.tagpenyangga referensi (VREFBUF)
Perangkat ini menanamkan voltagbuffer referensi yang dapat digunakan sebagai voltagreferensi untuk ADC, dan juga sebagai voltagreferensi untuk komponen eksternal melalui pin VREF+. VREFBUF dapat diamankan. VREFBUF internal mendukung empat vol.tages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Tegangan eksternaltagReferensi dapat diberikan melalui pin VREF+ saat VREFBUF internal mati.
Gambar 4. Voltage buffer referensi

REFINISI

+

–

VREF+

VSSA

MSv64430V1

3.22

Filter digital untuk modulator sigma-delta (DFSDM)
Perangkat tersebut menanamkan satu DFSDM dengan dukungan untuk dua modul filter digital dan empat saluran serial input eksternal (transceiver) atau alternatifnya empat input paralel internal.
Antarmuka DFSDM menghubungkan modulator eksternal ke perangkat dan melakukan penyaringan digital pada aliran data yang diterima. Modulator digunakan untuk mengubah sinyal analog menjadi aliran serial digital yang menjadi masukan DFSDM.
DFSDM juga dapat menghubungkan mikrofon PDM (modulasi kepadatan pulsa) dan melakukan konversi dan penyaringan PDM ke PCM (dipercepat oleh perangkat keras). DFSDM memiliki fitur masukan aliran data paralel opsional dari ADC atau dari memori perangkat (melalui transfer DMA/CPU ke DFSDM).
Transceiver DFSDM mendukung beberapa format antarmuka serial (untuk mendukung berbagai modulator). Modul filter digital DFSDM melakukan pemrosesan digital sesuai parameter filter yang ditentukan pengguna dengan resolusi ADC akhir hingga 24-bit.

34/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

Periferal DFSDM mendukung: · Empat saluran serial digital input multipleks:
Antarmuka SPI yang dapat dikonfigurasi untuk menghubungkan berbagai modulator Antarmuka 1-kawat berkode Manchester yang dapat dikonfigurasi Input mikrofon PDM (modulasi kepadatan pulsa) Frekuensi clock input maksimum hingga 20 MHz (10 MHz untuk pengkodean Manchester) Output clock untuk modulator (0 hingga 20 MHz) Input alternatif dari empat saluran paralel digital internal (resolusi input hingga 16-bit): Sumber internal: Data ADC atau aliran data memori (DMA) Dua modul filter digital dengan pemrosesan sinyal digital yang dapat disesuaikan: Filter Sincx: urutan/jenis filter (1 hingga 5), ​​oversamprasio ling (1 hingga 1024) integrator: oversamprasio ling (1 hingga 256) · Resolusi data keluaran hingga 24-bit, format data keluaran bertanda · Koreksi offset data otomatis (offset disimpan dalam register oleh pengguna) · Konversi tunggal atau berkelanjutan · Awal konversi dipicu oleh: pemicu perangkat lunak pengatur waktu internal peristiwa eksternal awal konversi secara sinkron dengan modul filter digital pertama (DFSDM) · Pengawas analog yang menampilkan: register ambang batas data bernilai rendah dan bernilai tinggi filter digital Sincx yang dapat dikonfigurasi khusus (urutan = 1 hingga 3,
lebih dariampRasio ling = 1 hingga 32) masukan dari data keluaran akhir atau dari saluran serial digital masukan terpilih pemantauan berkelanjutan secara independen dari konversi standar Detektor hubung singkat untuk mendeteksi nilai masukan analog jenuh (rentang bawah dan atas): penghitung hingga 8-bit untuk mendeteksi 1 hingga 256 0 atau 1 berturut-turut pada aliran data serial pemantauan terus-menerus setiap saluran serial masukan Pembangkitan sinyal putus pada peristiwa pengawas analog atau pada peristiwa detektor hubung singkat Detektor ekstrem: penyimpanan nilai minimum dan maksimum data konversi akhir yang diperbarui oleh perangkat lunak Kemampuan DMA untuk membaca data konversi akhir Interupsi: akhir konversi, overrun, pengawas analog, hubung singkat, tidak adanya jam saluran serial masukan Konversi "Reguler" atau "disuntikkan": konversi "reguler" dapat diminta kapan saja atau bahkan dalam mode berkelanjutan
tanpa berdampak pada waktu konversi yang “disuntikkan” konversi yang “disuntikkan” untuk waktu yang tepat dan dengan prioritas konversi yang tinggi

DS13875 Rev 5

35/219
48

Fungsional lebihview

STM32MP133C/F

3.23

Generator nomor acak sejati (RNG)
Perangkat tersebut menanamkan satu RNG yang memberikan angka acak 32-bit yang dihasilkan oleh sirkuit analog terintegrasi.
RNG dapat didefinisikan (dalam ETZPC) sebagai dapat diakses hanya melalui perangkat lunak yang aman.
RNG yang sebenarnya terhubung ke peripheral AES dan PKA yang diamankan melalui bus khusus (tidak dapat dibaca oleh CPU).

3.24

Prosesor kriptografi dan hash (CRYP, SAES, PKA dan HASH)
Perangkat tersebut menanamkan satu prosesor kriptografi yang mendukung algoritma kriptografi canggih yang biasanya diperlukan untuk memastikan kerahasiaan, autentikasi, integritas data, dan antipenyangkalan saat bertukar pesan dengan rekan.
Perangkat tersebut juga menyertakan kunci aman AES 128- dan 256-bit (SAES) tahan DPA khusus dan akselerator enkripsi/dekripsi perangkat keras PKA, dengan bus perangkat keras khusus yang tidak dapat diakses oleh CPU.
Fitur utama CRYP: · DES/TDES (standar enkripsi data/standar enkripsi data rangkap tiga): ECB (elektronik
algoritma rantai blok sandi (codebook) dan CBC (cipher block chaining), kunci 64-, 128- atau 192-bit · AES (standar enkripsi tingkat lanjut): algoritma rantai ECB, CBC, GCM, CCM, dan CTR (mode penghitung), kunci 128-, 192- atau 256-bit
Fitur utama Universal HASH: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (algoritma HASH aman) · HMAC
Akselerator kriptografi mendukung pembuatan permintaan DMA.
CRYP, SAES, PKA dan HASH dapat didefinisikan (dalam ETZPC) sebagai dapat diakses oleh perangkat lunak aman saja.

3.25

Boot dan keamanan dan kontrol OTP (BSEC)
BSEC (boot and security and OTP control) dimaksudkan untuk mengendalikan kotak sekering OTP (one-time programmable), yang digunakan untuk penyimpanan nonvolatil tertanam untuk konfigurasi perangkat dan parameter keamanan. Beberapa bagian dari BSEC harus dikonfigurasi agar dapat diakses hanya oleh perangkat lunak yang aman.
BSEC dapat menggunakan kata OTP untuk penyimpanan HWKEY 256-bit untuk SAES (AES aman).

36/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.26

Pengatur waktu dan pengawas
Perangkat tersebut meliputi dua pengatur waktu kontrol tingkat lanjut, sepuluh pengatur waktu serbaguna (tujuh di antaranya aman), dua pengatur waktu dasar, lima pengatur waktu daya rendah, dua pengawas, dan empat pengatur waktu sistem dalam setiap Cortex-A7.
Semua penghitung waktu dapat dibekukan dalam mode debug.
Tabel di bawah membandingkan fitur pengatur waktu kontrol lanjutan, serbaguna, dasar, dan berdaya rendah.

Jenis pengatur waktu

Pengatur waktu

Tabel 4. Perbandingan fitur pengatur waktu

Resolusi penghitung
bahasa inggris

Jenis penghitung

Faktor Preskaler

Pembuatan permintaan DMA

Menangkap/membandingkan saluran

Output pelengkap

Antarmuka maks
jam (MHz)

Maksimal
pengatur waktu
jam (MHz)(1)

TIM1 Lanjutan, -kontrol TIM8

16-sedikit

Naik, Bilangan bulat apa pun yang turun, antara 1 naik/turun dan 65536

Ya

TIM2 TIM5

32-sedikit

Naik, Bilangan bulat apa pun yang turun, antara 1 naik/turun dan 65536

Ya

TIM3 TIM4

16-sedikit

Naik, Bilangan bulat apa pun yang turun, antara 1 naik/turun dan 65536

Ya

bilangan bulat apa saja

TIM12(2) 16-bit

Naik antara 1

TIDAK

Umum

dan 65536

tujuan

TIM13(2) TIM14(2)

16-sedikit

Bilangan bulat apa pun antara 1
dan 65536

TIDAK

bilangan bulat apa saja

TIM15(2) 16-bit

Naik antara 1

Ya

dan 65536

TIM16(2) TIM17(2)

16-sedikit

Bilangan bulat apa pun antara 1
dan 65536

Ya

Dasar

TIM6, TIM7

16-sedikit

Bilangan bulat apa pun antara 1
dan 65536

Ya

LPTIM1,

Daya rendah

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-sedikit

1, 2, 4, 8, Naik 16, 32, 64,
128

TIDAK

LPTIM5

6

4

104.5

209

4

TIDAK

104.5

209

4

TIDAK

104.5

209

2

TIDAK

104.5

209

1

TIDAK

104.5

209

2

1

104.5

209

1

1

104.5

209

0

TIDAK

104.5

209

1(3)

TIDAK

104.5 104.5

1. Jam pengatur waktu maksimum hingga 209 MHz tergantung pada bit TIMGxPRE di RCC. 2. Pengatur waktu yang dapat diamankan. 3. Tidak ada saluran penangkapan pada LPTIM.

DS13875 Rev 5

37/219
48

Fungsional lebihview

STM32MP133C/F

Telepon 3.26.1 3.26.2 3.26.3

Timer kontrol lanjutan (TIM1, TIM8)
Timer kontrol lanjutan (TIM1, TIM8) dapat dilihat sebagai generator PWM tiga fase yang dimultipleks pada 6 saluran. Timer ini memiliki keluaran PWM komplementer dengan waktu mati yang dapat diprogram. Timer ini juga dapat dianggap sebagai timer serba guna yang lengkap. Keempat saluran independennya dapat digunakan untuk: · penangkapan masukan · perbandingan keluaran · pembangkitan PWM (mode sejajar tepi atau tengah) · keluaran mode satu pulsa
Jika dikonfigurasi sebagai pengatur waktu 16-bit standar, mereka memiliki fitur yang sama dengan pengatur waktu serbaguna. Jika dikonfigurasi sebagai generator PWM 16-bit, mereka memiliki kemampuan modulasi penuh (0-100%).
Pengatur waktu kontrol lanjutan dapat bekerja bersama dengan pengatur waktu serbaguna melalui fitur tautan pengatur waktu untuk sinkronisasi atau rangkaian peristiwa.
TIM1 dan TIM8 mendukung pembuatan permintaan DMA secara independen.
Timer serbaguna (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Ada sepuluh timer serbaguna yang dapat disinkronkan yang tertanam dalam perangkat STM32MP133C/F (lihat Tabel 4 untuk perbedaannya). · TIM2, TIM3, TIM4, TIM5
TIM 2 dan TIM5 didasarkan pada penghitung naik/turun auto-reload 32-bit dan prescaler 16-bit, sementara TIM3 dan TIM4 didasarkan pada penghitung naik/turun auto-reload 16-bit dan prescaler 16-bit. Semua timer memiliki empat saluran independen untuk input capture/output compare, PWM atau output mode satu pulsa. Ini memberikan hingga 16 input capture/output compare/PWM pada paket terbesar. Timer serbaguna ini dapat bekerja bersama-sama, atau dengan timer serbaguna lainnya dan timer kontrol lanjutan TIM1 dan TIM8, melalui fitur tautan timer untuk sinkronisasi atau rantai kejadian. Setiap timer serbaguna ini dapat digunakan untuk menghasilkan output PWM. TIM2, TIM3, TIM4, TIM5 semuanya memiliki pembangkitan permintaan DMA independen. Mereka mampu menangani sinyal encoder kuadratur (bertambah) dan output digital dari satu hingga empat sensor efek hall. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Timer ini didasarkan pada penghitung isi ulang otomatis 16-bit dan prescaler 16-bit. TIM13, TIM14, TIM16, dan TIM17 memiliki satu saluran independen, sedangkan TIM12 dan TIM15 memiliki dua saluran independen untuk perbandingan input capture/output, PWM, atau output mode satu pulsa. Timer ini dapat disinkronkan dengan timer serbaguna berfitur lengkap TIM2, TIM3, TIM4, TIM5 atau digunakan sebagai basis waktu sederhana. Masing-masing timer ini dapat didefinisikan (dalam ETZPC) sebagai dapat diakses hanya oleh perangkat lunak yang aman.
Timer dasar (TIM6 dan TIM7)
Pengatur waktu ini terutama digunakan sebagai basis waktu 16-bit generik.
TIM6 dan TIM7 mendukung pembuatan permintaan DMA secara independen.

38/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.26.4
3.26.5 3.26.6

Timer daya rendah (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Setiap pengatur waktu berdaya rendah memiliki jam independen dan juga berjalan dalam mode Berhenti jika diberi jam oleh LSE, LSI, atau jam eksternal. LPTIMx dapat membangunkan perangkat dari mode Berhenti.
Pengatur waktu berdaya rendah ini mendukung fitur-fitur berikut: · Penghitung naik 16-bit dengan register muat ulang otomatis 16-bit · Register pembanding 16-bit · Output yang dapat dikonfigurasi: pulsa, PWM · Mode kontinu/satu bidikan · Pemicu masukan perangkat lunak/perangkat keras yang dapat dipilih · Sumber jam yang dapat dipilih:
sumber jam internal: sumber jam eksternal LSE, LSI, HSI atau APB melalui input LPTIM (berfungsi bahkan tanpa jam internal)
sumber berjalan, digunakan oleh aplikasi penghitung pulsa) · Filter gangguan digital yang dapat diprogram · Mode encoder
LPTIM2 dan LPTIM3 dapat didefinisikan (dalam ETZPC) sebagai dapat diakses hanya melalui perangkat lunak aman.
Pengawas independen (IWDG1, IWDG2)
Pengawas independen didasarkan pada penghitung turun 12-bit dan prescaler 8-bit. Ia di-clock dari RC internal (LSI) 32 kHz yang independen dan, karena beroperasi secara independen dari clock utama, ia dapat beroperasi dalam mode Stop dan Standby. IWDG dapat digunakan sebagai pengawas untuk mengatur ulang perangkat saat terjadi masalah. Ia dapat dikonfigurasi secara perangkat keras atau perangkat lunak melalui opsi byte.
IWDG1 dapat didefinisikan (dalam ETZPC) sebagai dapat diakses hanya melalui perangkat lunak aman.
Timer generik (Cortex-A7 CNT)
Pengatur waktu generik Cortex-A7 yang tertanam di dalam Cortex-A7 diberi nilai dari pembangkitan pengaturan waktu sistem (STGEN).
Prosesor Cortex-A7 menyediakan pengatur waktu berikut: · pengatur waktu fisik untuk digunakan dalam mode aman dan tidak aman
Register untuk pengatur waktu fisik disimpan untuk menyediakan salinan aman dan tidak aman. · pengatur waktu virtual untuk digunakan dalam mode tidak aman · pengatur waktu fisik untuk digunakan dalam mode hypervisor
Timer generik bukanlah peripheral yang dipetakan memori dan kemudian hanya dapat diakses oleh instruksi koprosesor Cortex-A7 tertentu (cp15).

3.27

Pembangkitan pengatur waktu sistem (STGEN)
Pembangkitan waktu sistem (STGEN) menghasilkan nilai hitungan waktu yang memberikan konsistensi view waktu untuk semua pengatur waktu generik Cortex-A7.

DS13875 Rev 5

39/219
48

Fungsional lebihview

STM32MP133C/F

Pembuatan waktu sistem memiliki fitur-fitur utama berikut: · Lebar 64-bit untuk menghindari masalah roll-over · Mulai dari nol atau nilai yang dapat diprogram · Antarmuka Kontrol APB (STGENC) yang memungkinkan pengatur waktu disimpan dan dipulihkan
di seluruh acara powerdown · Antarmuka APB hanya baca (STGENR) yang memungkinkan nilai pengatur waktu dibaca oleh non-
perangkat lunak aman dan alat debug · Peningkatan nilai pengatur waktu yang dapat dihentikan selama debug sistem
STGENC dapat didefinisikan (dalam ETZPC) sebagai dapat diakses melalui perangkat lunak aman saja.

3.28

Jam waktu nyata (RTC)
RTC menyediakan bangun otomatis untuk mengelola semua mode daya rendah. RTC adalah pengatur waktu/penghitung BCD independen dan menyediakan jam/kalender waktu dengan interupsi alarm yang dapat diprogram.
RTC juga menyertakan bendera bangun yang dapat diprogram secara periodik dengan kemampuan interupsi.
Dua register 32-bit berisi detik, menit, jam (format 12 atau 24 jam), hari (hari dalam seminggu), tanggal (hari dalam bulan), bulan, dan tahun, yang dinyatakan dalam format desimal berkode biner (BCD). Nilai sub-detik juga tersedia dalam format biner.
Mode biner didukung untuk memudahkan manajemen driver perangkat lunak.
Kompensasi untuk bulan berhari-hari 28, 29 (tahun kabisat), 30, dan 31 dilakukan secara otomatis. Kompensasi waktu musim panas juga dapat dilakukan.
Register 32-bit tambahan berisi subdetik alarm yang dapat diprogram, detik, menit, jam, hari, dan tanggal.
Fitur kalibrasi digital tersedia untuk mengkompensasi setiap penyimpangan dalam akurasi osilator kristal.
Setelah domain Cadangan diatur ulang, semua register RTC dilindungi terhadap kemungkinan akses penulisan parasit dan dilindungi oleh akses aman.
Selama pasokan voltagSelama perangkat tetap dalam rentang operasi, RTC tidak akan pernah berhenti, apa pun status perangkatnya (Mode Jalankan, mode daya rendah, atau dalam kondisi reset).
Fitur utama RTC adalah sebagai berikut: · Kalender dengan subdetik, detik, menit, jam (format 12 atau 24), hari (hari dalam setahun), dan seterusnya.
minggu), tanggal (hari dalam bulan), bulan, dan tahun · Kompensasi penghematan siang hari yang dapat diprogram oleh perangkat lunak · Alarm yang dapat diprogram dengan fungsi interupsi. Alarm dapat dipicu oleh apa pun
kombinasi bidang kalender. · Unit bangun otomatis menghasilkan bendera periodik yang memicu bangun otomatis
deteksi jam referensi: jam sumber kedua yang lebih tepat (50 atau 60 Hz) dapat digunakan
digunakan untuk meningkatkan presisi kalender. · Sinkronisasi akurat dengan jam eksternal menggunakan fitur pergeseran sub-detik · Sirkuit kalibrasi digital (koreksi penghitung periodik): akurasi 0.95 ppm, diperoleh dalam
jendela kalibrasi beberapa detik

40/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

· Waktu Terlamaamp fungsi untuk menyimpan acara · Penyimpanan SWKEY dalam register cadangan RTC dengan akses bus langsung ke SAE (tidak
dapat dibaca oleh CPU) · Interupsi/peristiwa yang dapat ditutup:
Alarm A Alarm B Interupsi Bangun Waktuamp · Dukungan TrustZone: Alarm A, alarm B, pengatur waktu bangun, dan pengatur waktu RTC yang sepenuhnya dapat diamankanamp individu aman atau tidak aman
konfigurasi kalibrasi RTC dilakukan secara aman pada konfigurasi yang tidak aman

3.29

Tamper dan register cadangan (TAMP)
32 x 32-bit register cadangan disimpan dalam semua mode daya rendah dan juga dalam mode VBAT. Mereka dapat digunakan untuk menyimpan data sensitif karena isinya dilindungi olehamprangkaian deteksi er.
Tujuh tamppin input er dan lima tampPin keluaran er tersedia untuk anti-tampdeteksi er. Eksternal tampPin er dapat dikonfigurasi untuk deteksi tepi, tepi dan level, deteksi level dengan penyaringan, atau deteksi aktif.amper yang meningkatkan tingkat keamanan dengan memeriksa secara otomatis bahwa tampPin er tidak dibuka dari luar atau dihubung singkat.
TAMP fitur utama · 32 register cadangan (TAMP_BKPxR) diimplementasikan di domain RTC yang tetap
dihidupkan oleh VBAT saat daya VDD dimatikan · 12 tamppin er tersedia (tujuh input dan lima output) · Apa punampDeteksi er dapat menghasilkan waktu RTCamp acara. · Acara apa punampDeteksi er menghapus register cadangan. · Dukungan TrustZone:
TampKonfigurasi aman atau tidak aman Mencadangkan konfigurasi register dalam tiga area ukuran yang dapat dikonfigurasi:
. satu area baca/tulis aman . satu area tulis/baca tidak aman . satu area baca/tulis tidak aman · Penghitung monotonik

3.30

Antarmuka sirkuit terpadu (I2C1, I2C2, I2C3, I2C4, I2C5)
Perangkat tersebut menyematkan lima antarmuka I2C.
Antarmuka bus I2C menangani komunikasi antara STM32MP133C/F dan bus I2C serial. Antarmuka ini mengendalikan semua pengurutan, protokol, arbitrasi, dan pengaturan waktu khusus bus I2C.

DS13875 Rev 5

41/219
48

Fungsional lebihview

STM32MP133C/F

Periferal I2C mendukung: · Spesifikasi bus I2C dan kompatibilitas manual pengguna rev. 5:
Mode slave dan master, kemampuan multimaster Mode standar (Sm), dengan bitrate hingga 100 kbit/s Mode cepat (Fm), dengan bitrate hingga 400 kbit/s Mode cepat Plus (Fm+), dengan bitrate hingga 1 Mbit/s dan keluaran 20 mA I/O drive Mode pengalamatan 7-bit dan 10-bit, beberapa alamat slave 7-bit Waktu pengaturan dan penahanan yang dapat diprogram Peregangan jam opsional · Kompatibilitas spesifikasi bus manajemen sistem (SMBus) rev 2.0: Pembuatan dan verifikasi PEC (packet error checking) perangkat keras dengan ACK
Kontrol Dukungan protokol resolusi alamat (ARP) Peringatan SMBus Spesifikasi protokol manajemen sistem daya (PMBusTM) rev 1.1 kompatibilitas Jam independen: pilihan sumber jam independen yang memungkinkan kecepatan komunikasi I2C independen dari pemrograman ulang PCLK Bangun dari mode Berhenti pada pencocokan alamat Filter derau analog dan digital yang dapat diprogram Buffer 1-byte dengan kemampuan DMA
I2C3, I2C4, dan I2C5 dapat didefinisikan (dalam ETZPC) sebagai dapat diakses oleh perangkat lunak aman saja.

3.31

Penerima pemancar asinkron sinkron universal (USART1, USART2, USART3, USART6 dan UART4, UART5, UART7, UART8)
Perangkat ini memiliki empat pemancar penerima sinkron universal tertanam (USART1, USART2, USART3, dan USART6) dan empat pemancar penerima asinkron universal (UART4, UART5, UART7, dan UART8). Lihat tabel di bawah ini untuk ringkasan fitur USARTx dan UARTx.
Antarmuka ini menyediakan komunikasi asinkron, dukungan IrDA SIR ENDEC, mode komunikasi multiprosesor, mode komunikasi half-duplex kabel tunggal, dan memiliki kemampuan LIN master/slave. Antarmuka ini menyediakan manajemen perangkat keras sinyal CTS dan RTS, serta RS485 Driver Enable. Antarmuka ini mampu berkomunikasi dengan kecepatan hingga 13 Mbit/s.
USART1, USART2, USART3 dan USART6 juga menyediakan mode Smartcard (sesuai ISO 7816) dan kemampuan komunikasi seperti SPI.
Semua USART memiliki domain jam yang independen dari jam CPU, yang memungkinkan USARTx untuk membangunkan STM32MP133C/F dari mode Stop menggunakan baudrate hingga 200 Kbaud. Peristiwa bangun dari mode Stop dapat diprogram dan dapat:
· deteksi bit awal
· setiap bingkai data yang diterima
· bingkai data terprogram tertentu

42/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

Semua antarmuka USART dapat dilayani oleh pengontrol DMA.

Tabel 5. Fitur USART/UART

Mode/fitur USART (1)

USART1/2/3/6

Bahasa Indonesia: UART4/5/7/8

Kontrol aliran perangkat keras untuk modem

X

X

Komunikasi berkelanjutan menggunakan DMA

X

X

Komunikasi multiprosesor

X

X

Mode SPI sinkron (master/slave)

X

–

Mode kartu pintar

X

–

Komunikasi setengah-dupleks kabel tunggal Blok IrDA SIR ENDEC

X

X

X

X

modus LIN

X

X

Domain jam ganda dan bangun dari mode daya rendah

X

X

Interupsi batas waktu penerima komunikasi Modbus

X

X

X

X

Deteksi tingkat baud otomatis

X

X

Pengaktifan Pengemudi

X

X

Panjang data USART

7, 8 dan 9 bit

1. X = didukung.

USART1 dan USART2 dapat didefinisikan (dalam ETZPC) sebagai dapat diakses hanya melalui perangkat lunak aman.

3.32

Antarmuka periferal serial (SPI1, SPI2, SPI3, SPI4, SPI5) antarmuka suara terintegrasi (I2S1, I2S2, I2S3, I2S4)
Perangkat ini memiliki hingga lima SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4, dan SPI5) yang memungkinkan komunikasi hingga 50 Mbit/s dalam mode master dan slave, dalam mode half-duplex, fullduplex, dan simplex. Prescaler 3-bit memberikan delapan frekuensi mode master dan frame dapat dikonfigurasi dari 4 hingga 16 bit. Semua antarmuka SPI mendukung mode pulsa NSS, mode TI, kalkulasi CRC perangkat keras, dan perkalian FIFO Rx dan Tx tertanam 8-bit dengan kemampuan DMA.
I2S1, I2S2, I2S3, dan I2S4 di-multiplex dengan SPI1, SPI2, SPI3, dan SPI4. Mereka dapat dioperasikan dalam mode master atau slave, dalam mode komunikasi full-duplex dan half-duplex, dan dapat dikonfigurasi untuk beroperasi dengan resolusi 16 atau 32 bit sebagai saluran input atau output. Audio sampFrekuensi ling dari 8 kHz hingga 192 kHz didukung. Semua antarmuka I2S mendukung beberapa FIFO Rx dan Tx tertanam 8-bit dengan kemampuan DMA.
SPI4 dan SPI5 dapat didefinisikan (dalam ETZPC) sebagai dapat diakses oleh perangkat lunak aman saja.

3.33

Antarmuka audio serial (SAI1, SAI2)
Perangkat ini menyematkan dua SAI yang memungkinkan desain banyak protokol audio stereo atau mono

DS13875 Rev 5

43/219
48

Fungsional lebihview

STM32MP133C/F

seperti I2S, LSB atau MSB-justified, PCM/DSP, TDM atau AC'97. Output SPDIF tersedia saat blok audio dikonfigurasi sebagai pemancar. Untuk menghadirkan tingkat fleksibilitas dan konfigurasi ulang ini, setiap SAI berisi dua sub-blok audio independen. Setiap blok memiliki generator jam dan pengontrol jalur I/O sendiri. Audio sampFrekuensi ling hingga 192 kHz didukung. Selain itu, hingga delapan mikrofon dapat didukung berkat antarmuka PDM yang tertanam. SAI dapat bekerja dalam konfigurasi master atau slave. Sub-blok audio dapat berupa penerima atau pemancar dan dapat bekerja secara sinkron atau asinkron (sehubungan dengan yang lain). SAI dapat dihubungkan dengan SAI lain untuk bekerja secara sinkron.

3.34

Antarmuka penerima SPDIF (SPDIFRX)
SPDIFRX dirancang untuk menerima aliran S/PDIF yang sesuai dengan IEC-60958 dan IEC-61937. Standar ini mendukung aliran stereo sederhana hingga s tinggi.ampkecepatan tinggi, dan suara surround multi-saluran terkompresi, seperti yang ditetapkan oleh Dolby atau DTS (hingga 5.1).
Fitur utama SPDIFRX adalah sebagai berikut: · Tersedia hingga empat input · Deteksi laju simbol otomatis · Laju simbol maksimum: 12.288 MHz · Aliran stereo dari 32 hingga 192 kHz didukung · Dukungan audio IEC-60958 dan IEC-61937, aplikasi konsumen · Manajemen bit paritas · Komunikasi menggunakan DMA untuk audio samp· Komunikasi menggunakan DMA untuk kontrol dan informasi saluran pengguna · Kemampuan interupsi
Penerima SPDIFRX menyediakan semua fitur yang diperlukan untuk mendeteksi laju simbol dan mendekode aliran data yang masuk. Pengguna dapat memilih input SPDIF yang diinginkan, dan ketika sinyal yang valid tersedia, SPDIFRX akan mengirimkan kembaliampmenerima sinyal masuk, mendekode aliran Manchester, dan mengenali elemen bingkai, subbingkai, dan blok. SPDIFRX mengirimkan data yang didekode dan tanda status terkait ke CPU.
SPDIFRX juga menawarkan sinyal bernama spdif_frame_sync, yang beralih pada kecepatan sub-frame S/PDIF yang digunakan untuk menghitung s yang tepatamplaju untuk algoritma pergeseran jam.

3.35

Antarmuka MultiMediaCard input/output digital yang aman (SDMMC1, SDMMC2)
Dua antarmuka MultiMediaCard input/output digital aman (SDMMC) menyediakan antarmuka antara bus AHB dan kartu memori SD, kartu SDIO, dan perangkat MMC.
Fitur SDMMC meliputi hal berikut: · Kepatuhan terhadap Spesifikasi Sistem Embedded MultiMediaCard Versi 5.1
Dukungan kartu untuk tiga mode databus yang berbeda: 1-bit (default), 4-bit dan 8-bit

44/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

(HS200 SDMMC_CK kecepatannya dibatasi pada kecepatan I/O maksimum yang diizinkan) (HS400 tidak didukung)
· Kompatibilitas penuh dengan versi MultiMediaCards sebelumnya (kompatibilitas mundur)
· Kepatuhan penuh terhadap spesifikasi kartu memori SD versi 4.1 (kecepatan SDR104 SDMMC_CK dibatasi pada kecepatan I/O maksimum yang diizinkan, mode SPI dan mode UHS-II tidak didukung)
· Kepatuhan penuh terhadap spesifikasi kartu SDIO versi 4.0 Dukungan kartu untuk dua mode databus yang berbeda: 1-bit (default) dan 4-bit (kecepatan SDR104 SDMMC_CK dibatasi pada kecepatan I/O maksimum yang diizinkan, mode SPI dan mode UHS-II tidak didukung)
· Transfer data hingga 208 Mbyte/s untuk mode 8-bit (tergantung kecepatan I/O maksimum yang diizinkan)
· Output data dan perintah memungkinkan sinyal untuk mengontrol driver dua arah eksternal
· Pengontrol DMA khusus yang tertanam dalam antarmuka host SDMMC, memungkinkan transfer kecepatan tinggi antara antarmuka dan SRAM
· Dukungan daftar tertaut IDMA
· Catu daya khusus, VDDSD1 dan VDDSD2 untuk SDMMC1 dan SDMMC2, menghilangkan kebutuhan pemasangan penggeser level pada antarmuka kartu SD dalam mode UHS-I
Hanya beberapa GPIO untuk SDMMC1 dan SDMMC2 yang tersedia pada pin suplai VDDSD1 atau VDDSD2 khusus. Itu adalah bagian dari GPIO boot default untuk SDMMC1 dan SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Mereka dapat diidentifikasi dalam tabel fungsi alternatif dengan sinyal dengan sufiks “_VSD1” atau “_VSD2”.
Setiap SDMMC digabungkan dengan blok penundaan (DLYBSD) yang memungkinkan dukungan frekuensi data eksternal di atas 100 MHz.
Kedua antarmuka SDMMC memiliki port konfigurasi yang dapat diamankan.

3.36

Jaringan area pengontrol (FDCAN1, FDCAN2)
Subsistem jaringan area pengontrol (CAN) terdiri dari dua modul CAN, memori RAM pesan bersama, dan unit kalibrasi jam.
Kedua modul CAN (FDCAN1 dan FDCAN2) mematuhi ISO 11898-1 (spesifikasi protokol CAN versi 2.0 bagian A, B) dan spesifikasi protokol CAN FD versi 1.0.
Memori RAM pesan 10-Kbyte menerapkan filter, FIFO penerima, buffer penerima, FIFO peristiwa transmisi, dan buffer transmisi (ditambah pemicu untuk TTCAN). RAM pesan ini dibagi antara dua modul FDCAN1 dan FDCAN2.
Unit kalibrasi jam umum bersifat opsional. Unit ini dapat digunakan untuk menghasilkan jam terkalibrasi untuk FDCAN1 dan FDCAN2 dari osilator RC internal HSI dan PLL, dengan mengevaluasi pesan CAN yang diterima oleh FDCAN1.

DS13875 Rev 5

45/219
48

Fungsional lebihview

STM32MP133C/F

3.37

Host berkecepatan tinggi universal serial bus (USBH)
Perangkat ini menanamkan satu host USB berkecepatan tinggi (hingga 480 Mbit/s) dengan dua port fisik. USBH mendukung operasi rendah, kecepatan penuh (OHCI) dan kecepatan tinggi (EHCI) secara independen di setiap port. Perangkat ini mengintegrasikan dua transceiver yang dapat digunakan untuk operasi kecepatan rendah (1.2 Mbit/s), kecepatan penuh (12 Mbit/s) atau kecepatan tinggi (480 Mbit/s). Transceiver kecepatan tinggi kedua digunakan bersama dengan OTG berkecepatan tinggi.
USBH sesuai dengan spesifikasi USB 2.0. Kontroler USBH memerlukan jam khusus yang dihasilkan oleh PLL di dalam PHY USB berkecepatan tinggi.

3.38

USB berkecepatan tinggi (OTG) saat bepergian
Perangkat ini menanamkan satu perangkat/host/periferal OTG USB OTG berkecepatan tinggi (hingga 480 Mbit/s). OTG mendukung operasi kecepatan penuh dan kecepatan tinggi. Transceiver untuk operasi kecepatan tinggi (480 Mbit/s) dibagikan dengan port kedua Host USB.
USB OTG HS sesuai dengan spesifikasi USB 2.0 dan spesifikasi OTG 2.0. Perangkat ini memiliki pengaturan titik akhir yang dapat dikonfigurasi perangkat lunak dan mendukung suspend/resume. Kontroler USB OTG memerlukan clock 48 MHz khusus yang dihasilkan oleh PLL di dalam RCC atau di dalam PHY berkecepatan tinggi USB.
Fitur utama USB OTG HS tercantum di bawah ini: · Gabungan ukuran FIFO Rx dan Tx sebesar 4 Kbyte dengan ukuran FIFO dinamis · Dukungan SRP (protokol permintaan sesi) dan HNP (protokol negosiasi host) · Delapan titik akhir dua arah · 16 saluran host dengan dukungan OUT berkala · Perangkat lunak dapat dikonfigurasi ke mode operasi OTG1.3 dan OTG2.0 · Dukungan USB 2.0 LPM (manajemen daya tautan) · Dukungan revisi spesifikasi pengisian daya baterai 1.2 · Dukungan HS OTG PHY · USB DMA internal · HNP/SNP/IP di dalam (tidak memerlukan resistor eksternal apa pun) · Untuk mode OTG/Host, sakelar daya diperlukan jika perangkat bertenaga bus
terhubung.
Port konfigurasi USB OTG dapat diamankan.

46/219

DS13875 Rev 5

STM32MP133C/F

Fungsional lebihview

3.39

Antarmuka MAC Gigabit Ethernet (ETH1, ETH2)
Perangkat tersebut menyediakan dua pengontrol akses media gigabit (GMAC) yang sesuai dengan IEEE-802.3-2002 untuk komunikasi Ethernet LAN melalui antarmuka independen media (MII) standar industri, antarmuka independen media tereduksi (RMII), atau antarmuka independen media gigabit tereduksi (RGMII).
Perangkat tersebut memerlukan perangkat antarmuka fisik eksternal (PHY) untuk terhubung ke bus LAN fisik (twisted-pair, fiber, dll.). PHY terhubung ke port perangkat menggunakan 17 sinyal untuk MII, 7 sinyal untuk RMII, atau 13 sinyal untuk RGMII, dan dapat di-clock menggunakan 25 MHz (MII, RMII, RGMII) atau 125 MHz (RGMII) dari STM32MP133C/F atau dari PHY.
Perangkat ini mencakup fitur-fitur berikut: · Mode operasi dan antarmuka PHY
Kecepatan transfer data 10-, 100-, dan 1000-Mbit/s Dukungan operasi dupleks penuh dan setengah dupleks Antarmuka PHY MII, RMII, dan RGMII · Kontrol pemrosesan Penyaringan paket multi-lapis: Penyaringan MAC pada sumber (SA) dan tujuan (DA)
alamat dengan filter sempurna dan hash, VLAN tag-berbasis penyaringan dengan filter sempurna dan hash, penyaringan Lapisan 3 pada alamat sumber IP (SA) atau tujuan (DA), penyaringan Lapisan 4 pada port sumber (SP) atau tujuan (DP) Pemrosesan VLAN Ganda: penyisipan hingga dua VLAN tags di jalur transmisi, tag penyaringan di jalur penerimaan Dukungan IEEE 1588-2008/PTPv2 Mendukung statistik jaringan dengan penghitung RMON/MIB (RFC2819/RFC2665) · Pemrosesan pembongkaran perangkat keras Penyisipan atau penghapusan data pembukaan dan awal bingkai (SFD) Mesin pembongkaran checksum integritas untuk header IP dan muatan TCP/UDP/ICMP: perhitungan dan penyisipan checksum pengiriman, perhitungan dan perbandingan checksum penerimaan Respons permintaan ARP otomatis dengan alamat MAC perangkat Segmentasi TCP: pemisahan otomatis paket TCP pengiriman besar menjadi beberapa paket kecil · Mode daya rendah Ethernet hemat energi (standar IEEE 802.3az-2010) Paket bangun jarak jauh dan deteksi AMD Magic PacketTM
Baik ETH1 maupun ETH2 dapat diprogram sebagai aman. Jika aman, transaksi melalui antarmuka AXI bersifat aman, dan register konfigurasi hanya dapat dimodifikasi melalui akses aman.

DS13875 Rev 5

47/219
48

Fungsional lebihview

STM32MP133C/F

3.40

Debug infrastruktur
Perangkat ini menawarkan fitur debug dan pelacakan berikut untuk mendukung pengembangan perangkat lunak dan integrasi sistem: · Debugging titik henti · Pelacakan eksekusi kode · Instrumentasi perangkat lunak · JTAG port debug · Port debug serial-wire · Input dan output pemicu · Port trace · Komponen debug dan trace Arm CoreSight
Debug dapat dikontrol melalui JTAGPort akses debug /serial-wire, menggunakan alat debugging standar industri.
Port jejak memungkinkan data ditangkap untuk pencatatan dan analisis.
Akses debug ke area aman diaktifkan oleh sinyal autentikasi di BSEC.

48/219

DS13875 Rev 5

STM32MP133C/F

Pinout, deskripsi pin dan fungsi alternatif

4

Pinout, deskripsi pin dan fungsi alternatif

Gambar 5. Ballout STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_DDR

Bahasa Indonesia: DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_SETEL ULANG

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_DDR

VDDCORE DDR_A10

DDR_CASN

DDR_CLKP

DDR_CLKN

K

PC14OSC32_DI DALAM

PC15OSC32_
KELUAR

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_DDR

DDR_ATO

DDR_DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_DDR

DDR_VREF (Versi Inggris)

DDR_A4

VSS

DDR_DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_DDR

PWR_LP

DDR_DQM1

DDR_DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_DI DALAM

PH1OSC_KELUAR

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_AKTIF

DDR_DQ11

DDR_DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU_AKTIF

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ DAFTAR

PI6-BOOT2

VDD_PLL2

PH5

DDR_DQ12

DDR_DQS1N

DDR_DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_PADA USB_DP2

PA14

USB_DP1

MELEWATI_REG1V8

PH4

DDR_DQ15

DDR_DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

pertama

USB_DM2

USB_RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Gambar di atas menunjukkan bagian atas paket view.

DS13875 Rev 5

49/219
97

Pinout, deskripsi pin dan fungsi alternatif

STM32MP133C/F

Gambar 6. Ballout STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_DDR

DDR_SETEL ULANG

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_DDR

VSS

VDDQ_DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

MELEWATI_REG1V8

VDDCORE

VSS

VDDQ_DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ DAFTAR

PA10

DDR_VREF (Versi Inggris)

DDR_RASN

DDR_A10

VSS

DDR_CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

pertama

VSS_PLL2 VDDCORE

VSS

VDDQ_DDR

DDR_A15

DDR_CLKP

DDR_CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_DI DALAM

PC15OSC32_
KELUAR

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_DDR

VSS

VDDQ_DDR

VSS

DDR_ATO

P

PH0OSC_DI DALAM

PH1OSC_KELUAR

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ AKTIF

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_AKTIF

DDR_DQM1

DDR_DQ12

DDR_DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_USBHS

USB_DP1

PH4

DDR_DQ13

DDR_DQ14

DDR_DQS1P

DDR_DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_AKTIF

PC2

USB_DM2

VDDA1V1_ DAFTAR

VDD3V3_ USBHS

USB_DM1

PI7

Gambar di atas menunjukkan bagian atas paket view.

PWR_LP

DDR_DQ15

DDR_DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinout, deskripsi pin dan fungsi alternatif

Gambar 7. Ballout STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_DQ4

DDR_DQ1

DDR_DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

SD2 SDXNUMX

PB4

PG6

PC8

PD2

DDR_DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_DQ2

DDR_DQ5

DDR_DQM0

E

PH2

PH8

VSS

VSS

CPU VDD

PE1

PD15

CPU VDD

VSS

VDD

PB10

PH10

VDDQ_DDR

VSS

SD1 SDXNUMX

DDR_DQ3

DDR_DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_DQ7

DDR_A5

VSS

G

PF6

PG10

PG5

CPU VDD

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

CPU VDD

VSS

VDD

CPU VDD

Inti VDD

VSS

VDD

VSS

VDDQ_DDR

VSS

VSS

VDD

VDD

VSS

Inti VDD

VSS

VDD

Inti VDD

VDDQ_DDR

DDR_A13

DDR_A2

DDR_A9

DDR_ATUR ULANG
N

DDR_BA2 bahasa Indonesia

DDR_A3

DDR_A0

DDR_A7

DDR_BA0 bahasa Indonesia

DDR_CSN

DDR_ODT

K

VSS_PLL

VDD_PLL

PH11

CPU VDD

PC15-

L

Bahasa Indonesia: OSC32 PI3

VSS

_KELUAR

PC14-

M

OSC32 PC13 Bahasa Indonesia

_DI DALAM

VDD

N

PE2

PF4

PH6

PI2

CPU VDD
Inti VDD
VSS
VDD

VSS

VSS

VSS

VSS

VSS

Inti VDD

VSS

VSS

Inti VDD

VSS

VSS

VSS

VSS

VSS

VDD

Inti VDD

VSS

VDD

Inti VDD

VDDQ_DDR
VSS
VDDQ_DDR
Inti VDD

VDDQ_DDR

DDR_WEN_Bahasa Indonesia

DDR_RASN

VSS

VSS

DDR_A10

DDR_CASN

DDR_CLKN

VDDQ_DDR

DDR_A12

DDR_CLKP

DDR_A15

DDR_A11

DDR_A14

DDR_CKE

DDR_A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_DTO1

DDR_ATO

DDR_A8

DDR_BA1 bahasa Indonesia

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

Inti VDD

VSS

VDD

Inti VDD

VSS

VDDQ_DDR

VDDQ_DDR

DDR_A4

DDR_ZQ Bahasa Indonesia

DDR_A6

T

VSS

PE6

PH0OSC_DI DALAM

PA13

VSS

VSS

DDR_VREF (Versi Inggris)

DDR_DQ10

DDR_DQ8

VSS

U

PH1OSC_ KELUAR

VSS_ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

Inti VDD

VSS

VDD VDDQ_ INTI DDR

VSS

PWR_ AKTIF

DDR_DQ13

DDR_DQ9

V

PD7

VDD_ANA

PG2

PA7

VREF-

THR New Jersey

VDDA1 V1_ DAFTAR

VSS

Daya_DDR_DDR_LP DQS1P DQS1N

W

Daya_

PG3

CPU PG12_PF13

PC0

ON

PC3 VREF+PB0

PA3

PE5

VDD

USB_RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ DAFTAR

VSS

OLEH S_REG
1V8

PH5

DDR_DQ12

DDR_DQ11

DDR_DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

pertama

PF15

USB_VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_DQ15

DDR_DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ AKTIF

USB_DP2

PI5-

USB_

BOOT1 DM1

VSS_PLL2

PA10

PI7

VSS

Gambar di atas menunjukkan bagian atas paket view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinout, deskripsi pin dan fungsi alternatif

STM32MP133C/F

Tabel 6. Legenda/singkatan yang digunakan pada tabel pinout

Nama

Singkatan

Definisi

Nama pin Jenis pin
struktur I/O
Catatan Fungsi alternatif Fungsi tambahan

Kecuali ditentukan lain, fungsi pin selama dan setelah reset sama dengan nama pin sebenarnya

S

Pin suplai

I

Masukkan pin saja

O

Pin keluaran saja

masukan/keluaran

Pin masukan/keluaran

A

Pin level analog atau khusus

FT(U/D/PD) 5 V toleran I/O (dengan pull-up tetap / pull-down / pull-down terprogram)

Bahasa Inggris DDR

1.5 V, 1.35 V atau 1.2 VI/O untuk antarmuka DDR3, DDR3L, LPDDR2/LPDDR3

A

Sinyal analog

RST

Pin reset dengan resistor pull-up yang lemah

Bahasa Indonesia:f(1) _a(2) _u(3) _h(4)

Opsi untuk FT I/Os Opsi I2C FM+ Opsi analog (disediakan oleh VDDA untuk bagian analog I/O) Opsi USB (disediakan oleh VDD3V3_USBxx untuk bagian USB I/O) Output kecepatan tinggi untuk VDD tipikal 1.8V (untuk SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Opsi kecepatan sangat tinggi untuk VDD tipikal 1.8V (untuk ETH, SPI, SDMMC, QUADSPI, TRACE)

Kecuali ditentukan lain melalui catatan, semua I/O ditetapkan sebagai input mengambang selama dan setelah pengaturan ulang.

Fungsi yang dipilih melalui register GPIOx_AFR

Fungsi yang dipilih/diaktifkan secara langsung melalui register periferal

1. Struktur I/O terkait pada Tabel 7 adalah: FT_f, FT_fh, FT_fvh 2. Struktur I/O terkait pada Tabel 7 adalah: FT_a, FT_ha, FT_vha 3. Struktur I/O terkait pada Tabel 7 adalah: FT_u 4. Struktur I/O terkait pada Tabel 7 adalah: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Struktur I/O terkait pada Tabel 7 adalah: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pinout, deskripsi pin dan fungsi alternatif

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
Bahasa Indonesia: C3E2C3F6D4E7E4E1B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

masukan/keluaran FT_h

VSS VDD

S

–

S

–

PE11

masukan/keluaran FT_vh

PF5

masukan/keluaran FT_h

PD3

masukan/keluaran FT_f

PE14

masukan/keluaran FT_h

VDDCPU

S

–

PD0

masukan/keluaran FT

PH12

masukan/keluaran FT_fh

PB6

masukan/keluaran FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(booting)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(sepatu bot)/FMC_AD8

–

DILACAK12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(sepatu bot)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(sepatu bot)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

DILACAK6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinout, deskripsi pin dan fungsi alternatif

STM32MP133C/F

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F (lanjutan)

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
Bahasa Indonesia: E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

masukan/keluaran FT

masukan/keluaran FT_fh

masukan/keluaran FT_f

masukan/keluaran FT_h

S

–

masukan/keluaran FT_h

S

–

masukan/keluaran FT_h

masukan/keluaran FT_f

masukan/keluaran FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (booting)

DILACAK9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

Bahasa Indonesia:I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(sepatu bot)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(booting),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(sepatu bot)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(sepatu bot)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(booting)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinout, deskripsi pin dan fungsi alternatif

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F (lanjutan)

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

masukan/keluaran FT_h

VDDCPU PG5

S

–

masukan/keluaran FT_h

PG15

masukan/keluaran FT_h

PG10

masukan/keluaran FT_h

VSS

S

–

PF10

masukan/keluaran FT_h

VDDCORE S

–

PF6

masukan/keluaran FT_vh

VSS VDD

S

–

S

–

PF9

masukan/keluaran FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (booting),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(sepatu bot)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX (booting),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_ID/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(booting),

QUADSPI_BK2_IO3, FMC_A9

TAMP_DI DALAM4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinout, deskripsi pin dan fungsi alternatif

STM32MP133C/F

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F (lanjutan)

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

masukan/keluaran FT_h

S

–

masukan/keluaran FT_h

S

–

masukan/keluaran FT_fh

masukan/keluaran FT_fh

masukan/keluaran FT_h

S

–

S

–

masukan/keluaran FT

masukan/keluaran FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_KELUARAN2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(booting),

ETH2_MDIO, FMC_A6

TAMP_DI DALAM7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

KELUAR 5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

KELUAR 2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinout, deskripsi pin dan fungsi alternatif

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F (lanjutan)

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

J3 J4 N5

PI2

masukan/keluaran FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ KELUAR4, WKUP5

K5 N4 P4

PI1

masukan/keluaran FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_LSCO,
TAMP_IN2/TAMP_ KELUAR3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

masukan/keluaran FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ KELUAR1

K2 M2

L3

PC15OSC32_KELUAR

masukan/keluaran

FT

(1)

–

OSC32_OUT

Mobil F15 N2 U16

VSS

S

–

–

–

–

K1M1M2

PC14OSC32_DI DALAM

masukan/keluaran

FT

(1)

–

OSC32_IN

Mobil G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 dan M4

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

masukan/keluaran FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

Masukan FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

Bahasa Indonesia:I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

masukan/keluaran FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinout, deskripsi pin dan fungsi alternatif

STM32MP133C/F

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F (lanjutan)

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

M1 J7 P3

PF7

Masukan/Keluaran FT_vh –

Mobil M3R1R2

PG11

Masukan/Keluaran FT_vh –

L3 J6 N3

PH6

Masukan FT_fh –

N2P4R1

PG1

Masukan/Keluaran FT_vh –

Jalan M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

Masukan/Keluaran FT_vh –

P1 P1 T3 PH0-OSC_MASUK I/O FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_KELUAR I/O FT

–

R2 dan R2

PH3

Masukan FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX (booting),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_MASUK OSC_KELUAR –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinout, deskripsi pin dan fungsi alternatif

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F (lanjutan)

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

L5 U2 M1

PG3

Masukan/Keluaran FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

masukan/keluaran FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

masukan/keluaran FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

Mobil G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

Bahasa Indonesia:I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

masukan/keluaran FT_fh

–

ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3K7T4

PA13

masukan/keluaran FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_HIDUP

–

–

T2 N5 Y1

PA11

masukan/keluaran FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_KELUAR,

Bahasa Indonesia: I2C5_SMBA, USART3_RX,

Masukan/Keluaran FT_vh –

ETH1_MII_TX_ID/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTGAGAL –
–

DS13875 Rev 5

59/219
97

Pinout, deskripsi pin dan fungsi alternatif

STM32MP133C/F

Nomor PIN

Tabel 7. Definisi bola STM32MP133C/F (lanjutan)

Fungsi bola

Nama pin (fungsi setelah
mengatur ulang)

Fungsi alternatif

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O tipe pin
Catatan

P4 U4

Y2

PF14 (JTCK/SW CLK)

masukan/keluaran

FT

(2)

U3 L7 Y3

PA0

Masukan/Keluaran FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Masukan/Keluaran FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

masukan/keluaran FT_a

Masukan FT_a Masukan FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_KELUAR, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_KELUAR,

ETH2_PPS_KELUAR

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Masukan/Keluaran FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

Masukan/Keluaran FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_DI DALAM3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokumen / Sumber Daya

STMicroelectronics STM32MP133C F MPU Arm Cortex-A32 7-bit 1GHz [Bahasa Indonesia:] Panduan Pengguna STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Referensi

• Panduan Pengguna