STMicroelectronics STM32MP133C F 32 bitu ARM Cortex-A7 1 GHz MPU

Specifikācijas

• Kodols: Arm Cortex-A7
• Atmiņas: ārējā SDRAM, iegultā SRAM
• Datu kopne: 16 bitu paralēlā saskarne
• Drošība/Aizsardzība: Atiestatīšana un enerģijas pārvaldība, LPLV-Stop2, gaidīšanas režīms
• Iepakojums: LFBGA, TFBGA ar min. soli 0.5 mm
• Pulksteņu pārvaldība
• Vispārējas nozīmes ieejas/izejas
• Starpsavienojumu matrica
• 4 DMA kontrolieri
• Sakaru perifērijas ierīces: līdz 29
• Analogās perifērijas ierīces: 6
• Taimeri: līdz 24, sargsuņi: 2
• Aparatūras paātrinājums
• Atkļūdošanas režīms
• Drošinātāji: 3072 bitu, ieskaitot unikālu ID un HUK AES 256 atslēgām
• Atbilst ECOPACK2 prasībām

Arm Cortex-A7 apakšsistēma

STM7MP32C/F Arm Cortex-A133 apakšsistēma nodrošina…

Atmiņas

Ierīce ietver ārējo SDRAM un iegulto SRAM datu glabāšanai…

DDR kontrolieris

DDR3/DDR3L/LPDDR2/LPDDR3 kontrolieris pārvalda piekļuvi atmiņai…

Barošanas avota pārvaldība
Barošanas shēma un uzraugs nodrošina stabilu barošanas avotu…

Pulksteņu pārvaldība
RCC apstrādā pulksteņa sadalījumu un konfigurācijas…

Vispārējas nozīmes ieejas/izejas (GPIO)
GPIO nodrošina saskarnes iespējas ārējām ierīcēm…

TrustZone aizsardzības kontrolieris
ETZPC uzlabo sistēmas drošību, pārvaldot piekļuves tiesības…

Kopņu savienojumu matrica
Matrica atvieglo datu pārsūtīšanu starp dažādiem moduļiem…

FAQ

J: Kāds ir maksimālais atbalstīto sakaru perifērijas ierīču skaits?
A: STM32MP133C/F atbalsta līdz 29 sakaru perifērijas ierīcēm.

J: Cik analogo perifērijas ierīču ir pieejamas?
A: Ierīce piedāvā 6 analogās perifērijas ierīces dažādām analogajām funkcijām.

“`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 līdz 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 taimeri, audio, kriptovalūta un papildu drošība
Datu lapa – ražošanas dati

Funkcijas
Ietver ST vismodernāko patentētu tehnoloģiju
Kodols
· 32 bitu Arm® Cortex®-A7 L1 32 KB I / 32 KB D 128 KB vienotā 2. līmeņa kešatmiņa Arm® NEONTM un Arm® TrustZone®

Atmiņas
· Ārējā DDR atmiņa līdz 1 GB, līdz LPDDR2/LPDDR3-1066 16 bitiem, līdz DDR3/DDR3L-1066 16 bitiem
· 168 KB iekšējās SRAM atmiņas: 128 KB AXI SYSRAM atmiņas + 32 KB AHB SRAM atmiņas un 8 KB SRAM atmiņas dublēšanas domēnā
· Divkārša Quad-SPI atmiņas saskarne · Elastīgs ārējais atmiņas kontrolieris ar līdz pat
16 bitu datu kopne: paralēla saskarne ārējo integrālo shēmu un SLC NAND atmiņu savienošanai ar līdz pat 8 bitu ECC
Drošība/aizsardzība
· Droša sāknēšana, TrustZone® perifērijas ierīces, 12 xtamper tapas, ieskaitot 5 x aktīvo tampers
· Temperatūra, tilp.tage, frekvences un 32 kHz monitorings
Atiestatīšana un enerģijas pārvaldība
· Barošana no 1.71 V līdz 3.6 VI/Os (5 V tolerantas I/O) · POR, PDR, PVD un BOR · Mikroshēmā iebūvēti LDO (USB 1.8 V, 1.1 V) · Rezerves regulators (~0.9 V) · Iekšējie temperatūras sensori · Mazjaudas režīmi: Miega režīms, Apturēšana, LPLV Apturēšana,
LPLV-Stop2 un gaidstāves režīms

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) solis 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
minimālais solis 0.5 mm

· DDR atmiņas saglabāšana gaidīšanas režīmā · PMIC pavadošās mikroshēmas vadība

Pulksteņa vadība
· Iekšējie oscilatori: 64 MHz HSI oscilators, 4 MHz CSI oscilators, 32 kHz LSI oscilators
· Ārējie oscilatori: 8–48 MHz HSE oscilators, 32.768 kHz LSE oscilators
· 4 × PLL ar daļēju režīmu

Vispārēja pielietojuma ievade/izejas
· Līdz 135 drošām I/O pieslēgvietām ar pārtraukumu iespēju
· Līdz 6 modināšanas reizēm

Savienojumu matrica
· 2 kopņu matricas 64 bitu Arm® AMBA® AXI starpsavienojums, līdz 266 MHz 32 bitu Arm® AMBA® AHB starpsavienojums, līdz 209 MHz

4 DMA kontrolieri centrālā procesora atslogošanai
· Kopā 56 fiziskie kanāli
· 1 x ātrdarbīgs vispārējas nozīmes galvenais tiešās atmiņas piekļuves kontrolieris (MDMA)
· 3 × divu portu DMA ar FIFO un pieprasījuma maršrutētāja iespējām optimālai perifērijas ierīču pārvaldībai

2024. gada septembris
Šī ir informācija par pilnībā ražotu produktu.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Līdz 29 sakaru perifērijas ierīcēm
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816 saskarne, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, ieskaitot 4 ar pilnu dupleksu
I2S audio klases precizitāte, izmantojot iekšējo audio PLL vai ārējo pulksteni)(+2 QUADSPI + 4 ar USART) · 2 × SAI (stereo audio: I2S, PDM, SPDIF Tx) · SPDIF Rx ar 4 ieejām · 2 × SDMMC līdz 8 bitiem (SD/e·MMCTM/SDIO) · 2 × CAN kontrolleri, kas atbalsta CAN FD protokolu · 2 × USB 2.0 ātrdarbīgs resursdators vai 1 × USB 2.0 ātrdarbīgs resursdators

+ 1 × USB 2.0 ātrdarbīgs OTG vienlaikus · 2 × Ethernet MAC/GMAC IEEE 1588v2 aparatūra, MII/RMII/RGMII
6 analogās perifērijas ierīces
· 2 × ADC ar 12 bitu maksimālo izšķirtspēju līdz 5 Msps
· 1 x temperatūras sensors · 1 x digitālais filtrs sigma-delta modulatoram
(DFSDM) ar 4 kanāliem un 2 filtriem · Iekšējā vai ārējā ADC atsauce VREF+
Līdz 24 taimeriem un 2 sargsuņiem
· 2 × 32 bitu taimeri ar līdz pat 4 IC/OC/PWM vai impulsu skaitītāju un kvadratūras (inkrementāla) kodētāja ieeju
· 2 × 16 bitu uzlaboti taimeri · 10 × 16 bitu vispārējas nozīmes taimeri (ieskaitot
2 pamata taimeri bez PWM) · 5 × 16 bitu mazjaudas taimeri · Drošs RTC ar mazāk nekā sekundes precizitāti un
aparatūras kalendārs · 4 Cortex®-A7 sistēmas taimeri (droši,
nedrošs, virtuāls, hipervizors) · 2 × neatkarīgi sargsuņi
Aparatūras paātrinājums
· AES 128, 192, 256 DES/TDES

2 (neatkarīgi, neatkarīgi droši) 5 (2 nostiprināmi) 4 5 (3 nostiprināmi)
4 + 4 (ieskaitot 2 nostiprināmus USART), daži var būt sāknēšanas avots
2 (līdz 4 audio kanāliem), ar I2S galveno/pakārtoto, PCM ieeju, SPDIF-TX 2 portiem
Iegults HSPHY ar BCD Iegults HS PHY ar BCD (drošināms), var būt sāknēšanas avots
2 × HS koplietotas starp Host un OTG 4 ieejām

2 (1 × TTCAN), pulksteņa kalibrēšana, 10 KB koplietojama bufera atmiņas karte 2 (8 + 8 bitu) (drošināma), e·MMC vai SD var būt sāknēšanas avots 2 papildu neatkarīgi barošanas avoti SD karšu saskarnēm
1 (divkāršs-četrkāršs) (drošināms), var būt sāknēšanas avots

–
–
Boot
–
Boot
Zābaks
(1)

Paralēlā adrese/dati 8/16 bitu FMC Paralēlais AD-mux 8/16 bitu
NAND 8/16 bitu 10/100M/gigabitu Ethernet DMA kriptogrāfija
Hash Patieso nejaušo skaitļu ģenerators Drošinātāji (vienreiz programmējami)

4 × CS, līdz 4 × 64 MB
Jā, 2× CS, SLC, BCH4/8, var būt sāknēšanas avots 2 x (MII, RMI, RGMII) ar PTP un EEE (drošināms)
3 instances (1 droša), 33 kanālu MDMA PKA (ar DPA aizsardzību), DES, TDES, AES (ar DPA aizsardzību)
(visi droši) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(drošs) True-RNG (drošs) 3072 efektīvie biti (drošs, lietotājam pieejami 1280 biti)

–
Zābaks –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Apraksts

1. tabula. STM32MP133C/F funkcijas un perifērijas ierīču skaits (turpinājums)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Dažādi

Funkcijas

LFBGA289

TFBGA289

TFBGA320

GPIO ar pārtraukumu (kopējais skaits)

135 (2)

Nodrošināmas GPIO modināšanas pieslēgvietas

Visi
6

Tamper tapas (aktīvas tamper)

12 5 (XNUMX)

DFSDM Līdz 12 bitu sinhronizēts ADC

4 ieejas kanāli ar 2 filtriem

–

2(3) (līdz 5 Msps katrā 12 bitu versijā) (drošināms)

ADC1: 19 kanāli, ieskaitot 1 iekšējo, 18 kanāli pieejami priekš

Kopā 12 bitu ADC kanāli (4)

lietotājs, ieskaitot 8x diferenciāli

–

ADC2: 18 kanāli, ieskaitot 6 iekšējo, 12 kanāli pieejami priekš

lietotājs, ieskaitot 6x diferenciāli

Iekšējais ADC VREF VREF+ ieejas kontakts

1.65 V, 1.8 V, 2.048 V, 2.5 V vai VREF+ ieeja –
Jā

1. QUADSPI var startēties vai nu no īpaši paredzētiem GPIO, vai izmantojot dažus FMC Nand8 startēšanas GPIO (PD4, PD1, PD5, PE9, PD11, PD15 (skatiet 7. tabulu: STM32MP133C/F lodīšu definīcijas).
2. Šajā kopējā GPIO skaitā ir iekļauti četri JTAG GPIO un trīs BOOT GPIO ar ierobežotu lietojumu (robežu skenēšanas vai sāknēšanas laikā var būt konflikts ar ārējās ierīces savienojumu).
3. Ja tiek izmantoti abi ADC, kodola pulkstenim jābūt vienādam abiem ADC, un nevar izmantot iegultos ADC priekšskalerus.
4. Papildus ir arī iekšējie kanāli: – ADC1 iekšējais kanāls: VREFINT – ADC2 iekšējie kanāli: temperatūra, iekšējais tilpumstagatsauce, VDDCORE, VDDCPU, VDDQ_DDR, VBAT/4.

DS13875 Rev 5

17/219
48

Apraksts 18/219

STM32MP133C/F

1. attēls. STM32MP133C/F blokshēma

IC piederumi

@VDDA

HSI

AXIM: Arm 64 bitu AXI starpsavienojums (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 centrālais procesors 650/1000 MHz + MMU + FPU + NEONT

32 tūkstoši dolāru

32 tūkstoši I dolāru

CNT (taimeris) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asinhrons

128 biti

TT

CSI

LSI

Atkļūdošanas laiksamp

ģenerators TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (bez GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16.b Fiziskā

DDRCTRL 58
LPDDR2/3, DDR3/3L

asinhrons

T

Kripta

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8.b KVADRĀTSPI (divkāršais) T

37

16b

FMC

T

CRC

T

DLYBSD1

(SDMMC1 DLY vadība)

T

DLYBSD2

(SDMMC2 DLY vadība)

T

DLYBQS

(QUADSPI DLY vadība)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS resursdators)

PLLUSB

FIFO

T

PCA

FIFO

T MDMA 32 kanāli

AXIMC TT

17 16b Izsekošanas ports

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

OTP drošinātāji

@VDDA

2

RTC / AWU

T

12

TAMP / Rezerves reģistri T

@VBAT

2

LSE (32 kHz XTAL)

T

Sistēmas laika noteikšana STGENC

paaudzei

STGENR

USBPHYC
(USB 2 x PHY vadība)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

ZĀBAKU piespraudes

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4 kanālu DFSDM

Buferis 10KB CCU

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8 KB FIFO
APB5 (100 MHz)

APB3 (100 MHz)

APB4

asinhronais AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 straumes
DMAMUX1
DMA2
8 straumes

DMAMUX2

DMA3
8 straumes

T

PMB (procesa monitors)
DTS (digitālais temperatūras sensors)

Voltage regulatori

@VDDA

Piegādes uzraudzība

FIFO

FIFO

FIFO

2 × 2 matrica
AHB2APB

64 bitu AXI

64 bitu AXI meistars

32 bitu AHB 32 bitu AHB master

32 bitu APB

T TrustZone drošības aizsardzība

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32 bitu multi-AHB kopnes matrica (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

Veselības un drošības pārvalde (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16. nākamais

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Viedkarte IrDA

5

T

USART2

Viedkarte IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Filtrs Filtrs Filtrs

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Viedkarte IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Filtrs Filtrs

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Viedkarte IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Funkcionāls beidziesview

Funkcionāls beidziesview

3.1
3.1.1
3.1.2

Rokas Cortex-A7 apakšsistēma
Funkcijas
· ARMv7-A arhitektūra · 32 KB L1 instrukciju kešatmiņa · 32 KB L1 datu kešatmiņa · 128 KB 2. līmeņa kešatmiņa · Arm + Thumb®-2 instrukciju kopa · Arm TrustZone drošības tehnoloģija · Arm NEON uzlabotais SIMD · DSP un SIMD paplašinājumi · VFPv4 peldošā komata kods · Aparatūras virtualizācijas atbalsts · Iegultais izsekošanas modulis (ETM) · Integrēts vispārējais pārtraukumu kontrolieris (GIC) ar 160 koplietojamiem perifērijas pārtraukumiem · Integrēts vispārējais taimeris (CNT)
Beigāsview
Cortex-A7 procesors ir ļoti energoefektīvs lietojumprogrammu procesors, kas paredzēts, lai nodrošinātu izcilu veiktspēju augstas klases valkājamās ierīcēs un citās mazjaudas iegultās un patērētāju lietojumprogrammās. Tas nodrošina līdz pat 20 % lielāku vienas pavediena veiktspēju nekā Cortex-A5 un nodrošina līdzīgu veiktspēju kā Cortex-A9.
Cortex-A7 ietver visas augstas veiktspējas Cortex-A15 un CortexA17 procesoru funkcijas, tostarp virtualizācijas atbalstu aparatūrā, NEON un 128 bitu AMBA 4 AXI kopnes saskarni.
Cortex-A7 procesors ir balstīts uz energoefektīvo 8-stagCortex-A5 procesora cauruļvads. Tam ir arī integrēta L2 kešatmiņa, kas paredzēta mazam enerģijas patēriņam, ar zemāku darījumu latentumu un uzlabotu OS atbalstu kešatmiņas uzturēšanai. Turklāt ir uzlabota zaru prognozēšana un uzlabota atmiņas sistēmas veiktspēja ar 64 bitu ielādes krātuves ceļu, 128 bitu AMBA 4 AXI kopnēm un palielinātu TLB izmēru (256 ieraksti, salīdzinot ar 128 ierakstiem Cortex-A9 un Cortex-A5), palielinot veiktspēju lielām darba slodzēm, piemēram, web pārlūkošanu.
Thumb-2 tehnoloģija
Nodrošina tradicionālā Arm koda maksimālo veiktspēju, vienlaikus samazinot atmiņas nepieciešamību instrukciju glabāšanai līdz pat 30 %.
TrustZone tehnoloģija
Nodrošina drošības lietojumprogrammu uzticamu ieviešanu, sākot no digitālo tiesību pārvaldības līdz elektroniskajiem maksājumiem. Plašs tehnoloģiju un nozares partneru atbalsts.

DS13875 Rev 5

19/219
48

Funkcionāls beidziesview

STM32MP133C/F

NEONS
NEON tehnoloģija var paātrināt multimediju un signālu apstrādes algoritmus, piemēram, video kodēšanu/dekodēšanu, 2D/3D grafiku, spēļu, audio un runas apstrādi, attēlu apstrādi, telefoniju un skaņas sintēzi. Cortex-A7 nodrošina dzinēju, kas piedāvā gan Cortex-A7 peldošā komata vienības (FPU) veiktspēju un funkcionalitāti, gan NEON uzlabotās SIMD instrukciju kopas ieviešanu, lai vēl vairāk paātrinātu multivides un signālu apstrādes funkcijas. NEON paplašina Cortex-A7 procesora FPU, lai nodrošinātu četrkāršu MAC un papildu 64 bitu un 128 bitu reģistru kopu, kas atbalsta bagātīgu SIMD operāciju kopu ar 8, 16 un 32 bitu veseliem skaitļiem un 32 bitu peldošā komata datu apjomiem.
Aparatūras virtualizācija
Augsti efektīvs aparatūras atbalsts datu pārvaldībai un arbitrāžai, ar kuru palīdzību vairākas programmatūras vides un to lietojumprogrammas var vienlaikus piekļūt sistēmas iespējām. Tas ļauj realizēt ierīces, kas ir izturīgas, ar virtuālām vidēm, kas ir labi izolētas viena no otras.
Optimizētas L1 kešatmiņas
Veiktspējai un enerģijas patēriņam optimizētas L1 kešatmiņas apvieno minimālas piekļuves latentuma metodes, lai maksimāli palielinātu veiktspēju un samazinātu enerģijas patēriņu.
Integrēts L2 kešatmiņas kontrolieris
Nodrošina piekļuvi kešatmiņā saglabātajai atmiņai ar zemu latentumu un lielu joslas platumu augstā frekvencē vai lai samazinātu enerģijas patēriņu, kas saistīts ar piekļuvi atmiņai ārpus mikroshēmas.
Cortex-A7 peldošā komata bloks (FPU)
FPU nodrošina augstas veiktspējas vienas un divu precizitātes peldošā komata instrukcijas, kas ir saderīgas ar Arm VFPv4 arhitektūru, kas ir programmatūras ziņā saderīga ar iepriekšējo paaudžu Arm peldošā komata kopprocesoriem.
Snoop vadības bloks (SCU)
SCU ir atbildīgs par procesora savienojumu, arbitrāžas, komunikācijas, kešatmiņas uz kešatmiņu un sistēmas atmiņas pārsūtīšanas, kešatmiņas koherences un citu iespēju pārvaldību.
Šī sistēmas saskaņotība arī samazina programmatūras sarežģītību, kas saistīta ar programmatūras saskaņotības uzturēšanu katrā OS draiverī.
Vispārējais pārtraukumu kontrolieris (GIC)
Ieviešot standartizētu un arhitektoniski izstrādātu pārtraukumu kontrolieri, GIC nodrošina bagātīgu un elastīgu pieeju starpprocesoru komunikācijai, kā arī sistēmas pārtraukumu maršrutēšanai un prioritāšu noteikšanai.
Atbalsta līdz 192 neatkarīgiem pārtraukumiem, programmatūras vadībā, aparatūras prioritārā secībā un maršrutējot starp operētājsistēmu un TrustZone programmatūras pārvaldības slāni.
Šī maršrutēšanas elastība un pārtraukumu virtualizācijas atbalsts operētājsistēmā nodrošina vienu no galvenajām funkcijām, kas nepieciešamas, lai uzlabotu risinājuma iespējas, izmantojot hipervizoru.

20/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.2
3.2.1
3.2.2

Atmiņas
Ārējā SDRAM
STM32MP133C/F ierīcēs ir iebūvēts ārējās SDRAM kontrolieris, kas atbalsta sekojošo: · LPDDR2 vai LPDDR3, 16 bitu dati, līdz 1 GB, līdz 533 MHz pulksteņa frekvence · DDR3 vai DDR3L, 16 bitu dati, līdz 1 GB, līdz 533 MHz pulksteņa frekvence
Iegultā SRAM
Visām ierīcēm ir šādas funkcijas: · SYSRAM: 128 KB (ar programmējama izmēra drošības zonu) · AHB SRAM: 32 KB (drošināma) · BKPSRAM (rezerves SRAM): 8 KB
Šīs zonas saturs ir aizsargāts pret iespējamu nevēlamu rakstīšanas piekļuvi un to var saglabāt gaidīšanas vai VBAT režīmā. BKPSRAM (ETZPC) var definēt kā pieejamu tikai ar drošu programmatūru.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 kontrolieris (DDRCTRL)

DDRCTRL apvienojumā ar DDRPHYC nodrošina pilnīgu atmiņas saskarnes risinājumu DDR atmiņas apakšsistēmai. · Viena 64 bitu AMBA 4 AXI portu saskarne (XPI) · AXI pulkstenis, kas ir asinhrons ar kontrolieri · DDR atmiņas šifrēšanas dzinējs (DDRMCE) ar AES-128 DDR ierakstīšanu darbības laikā
Šifrēšana/lasīšana/atšifrēšana. · Atbalstītie standarti:
JEDEC DDR3 SDRAM specifikācija, JESD79-3E DDR3/3L ar 16 bitu saskarni
JEDEC LPDDR2 SDRAM specifikācija, JESD209-2E LPDDR2 ar 16 bitu saskarni
JEDEC LPDDR3 SDRAM specifikācija, JESD209-3B LPDDR3 ar 16 bitu saskarni
· Uzlabots plānotājs un SDRAM komandu ģenerators · Programmējams pilns datu platums (16 biti) vai puse no datu platuma (8 biti) · Uzlabots QoS atbalsts ar trim datplūsmas klasēm lasīšanas laikā un divām datplūsmas klasēm rakstīšanas laikā · Iespējas, lai izvairītos no zemākas prioritātes datplūsmas trūkuma · Garantēta saskaņotība rakstīšanai pēc lasīšanas (WAR) un lasīšanai pēc rakstīšanas (RAW)
AXI porti · Programmējams atbalsts impulsu garuma opcijām (4, 8, 16) · Rakstīšanas apvienošana, lai vairākus rakstīšanas uzdevumus uz vienu un to pašu adresi varētu apvienot vienā
viena rakstīšana · vienas ranga konfigurācija

DS13875 Rev 5

21/219
48

Funkcionāls beidziesview

STM32MP133C/F

· Atbalsts automātiskai SDRAM izslēgšanai un pārtraukšanai, ja programmējamā laikā netiek saņemtas transakcijas.
· Atbalsts automātiskai pulksteņa apturēšanai (LPDDR2/3) ieejā un izejā, ko izraisa darījumu neierašanās
· Atbalsts automātiskai mazjaudas režīma darbībai, ko izraisa transakciju pienākšanas trūkums programmējamā laikā, izmantojot aparatūras mazjaudas saskarni
· Programmējama lappušu politika · Atbalsts automātiskai vai programmatūras kontrolētai pašatjaunināšanas ieslēgšanai un izslēgšanai · Atbalsts dziļas izslēgšanas ieslēgšanai un izslēgšanai programmatūras kontrolētā režīmā (LPDDR2 un
LPDDR3) · Atbalsta skaidrus SDRAM režīma reģistru atjauninājumus programmatūras vadībā · Elastīga adrešu kartēšanas loģika, kas ļauj lietojumprogrammai specifiski kartēt rindas, kolonnas,
Bankas biti · Lietotāja izvēlētas atsvaidzināšanas vadības opcijas · Saistīts DDRPERFM bloks, kas palīdz veiktspējas uzraudzībā un regulēšanā
DDRCTRL un DDRPHYC (ETZPC) var definēt kā pieejamus tikai ar drošu programmatūru.
DDRMCE (DDR atmiņas šifrēšanas dzinēja) galvenās funkcijas ir uzskaitītas tālāk: · AXI sistēmas kopnes galvenā/pakārtotā saskarnes (64 bitu) · Tiešsaistes šifrēšana (rakstīšanai) un atšifrēšana (lasīšanai), pamatojoties uz iegulto ugunsmūri
programmēšana · Divi šifrēšanas režīmi katrā reģionā (maksimāli viens reģions): bez šifrēšanas (apvedceļa režīms),
bloka šifra režīms · Reģionu sākums un beigas definētas ar 64 KB granularitāti · Noklusējuma filtrēšana (0. reģions): piešķirta jebkura piekļuve · Reģiona piekļuves filtrēšana: nav
Atbalstītais bloka šifrs: AES Atbalstītais ķēžu režīms · Bloka režīms ar AES šifru ir saderīgs ar ECB režīmu, kas norādīts NIST FIPS publikācijā 197 — uzlabotajā šifrēšanas standartā (AES), ar saistītu atslēgas atvasināšanas funkciju, kuras pamatā ir Keccak-400 algoritms, kas publicēts vietnē https://keccak.team webvietne. · Viens tikai rakstīšanai paredzētu un bloķējamu galveno atslēgu reģistru komplekts · AHB konfigurācijas ports, privilēģiju apzināšanās

22/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.4

TrustZone adrešu telpas kontrolieris DDR (TZC)

TZC tiek izmantots, lai filtrētu lasīšanas/rakstīšanas piekļuves DDR kontrolierim atbilstoši TrustZone tiesībām un nedrošajam galvenajam serverim (NSAID) līdz pat deviņos programmējamos reģionos: · Konfigurāciju atbalsta tikai uzticama programmatūra · Viena filtra vienība · Deviņi reģioni:
0. reģions vienmēr ir iespējots un aptver visu adrešu diapazonu. 1.–8. reģionam ir programmējama bāzes/beigu adrese, un tos var piešķirt
Jebkurš viens vai abi filtri. · Drošas un nedrošas piekļuves atļaujas, kas ieprogrammētas katram reģionam · Nedrošas piekļuves, kas filtrētas saskaņā ar NSAID · Reģioni, ko kontrolē viens un tas pats filtrs, nedrīkst pārklāties · Kļūmes režīmi ar kļūdu un/vai pārtraukumu · Pieņemšanas spēja = 256 · Vārtu sarga loģika katra filtra iespējošanai un atspējošanai · Spekulatīvas piekļuves

DS13875 Rev 5

23/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.5

Sāknēšanas režīmi

Startēšanas laikā iekšējās sāknēšanas ROM izmantoto sāknēšanas avotu izvēlas BOOT pieslēgvieta un OTP baiti.

2. tabula. Palaišanas režīmi

BOOT2 BOOT1 BOOT0 Sākotnējais sāknēšanas režīms

komentāri

Gaidīt ienākošo savienojumu:

0

0

0

UART un USB(1)

USART3/6 un UART4/5/7/8 uz noklusējuma pieslēgvietām

USB ātrdarbīga ierīce uz OTG_HS_DP/DM pieslēgvietām (2)

0

0

1. sērijas NOR zibspuldze (3) sērijas NOR zibspuldze uz QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC uz SDMMC2 (pēc noklusējuma)(5)(6)

0

1

1

NAND zibatmiņa(3)

SLC NAND zibatmiņa uz FMC

1

0

0

Izstrādes sāknēšana (bez zibatmiņas sāknēšanas)

Izmanto, lai iegūtu atkļūdošanas piekļuvi bez palaišanas no zibatmiņas(4)

1

0

1

SD karte (3)

SD karte uz SDMMC1 (pēc noklusējuma)(5)(6)

Gaidīt ienākošo savienojumu:

1

1

0 UART un USB(1)(3) USART3/6 un UART4/5/7/8 uz noklusējuma pieslēgvietām

USB ātrdarbīga ierīce uz OTG_HS_DP/DM pieslēgvietām (2)

1

1

1 seriālā NAND zibatmiņa (3) Seriālā NAND zibatmiņa uz QUADSPI (5)

1. Var atspējot, izmantojot OTP iestatījumus. 2. USB nepieciešams HSE pulkstenis/kristāls (skatiet AN5474, lai uzzinātu par atbalstītajām frekvences ar un bez OTP iestatījumiem). 3. Sāknēšanas avotu var mainīt, izmantojot OTP iestatījumus (piemēram,amp4. Sākotnējā sāknēšana SD kartē, pēc tam e·MMC ar OTP iestatījumiem). 7. Cortex®-A13 kodols bezgalīgā ciklā, pārslēdzot PA5. 6. Noklusējuma piespraudes var mainīt, izmantojot OTP. XNUMX. Alternatīvi, ar OTP var izvēlēties citu SDMMC saskarni, nevis šo noklusējuma iestatījumu.

Lai gan zemā līmeņa sāknēšana tiek veikta, izmantojot iekšējos pulksteņus, ST piegādātajām programmatūras pakotnēm, kā arī galvenajām ārējām saskarnēm, piemēram, DDR, USB (bet ne tikai), ir nepieciešams kristāls vai ārējs oscilators, kas jāpievieno HSE pieslēgvietām.
Ierobežojumus un ieteikumus attiecībā uz HSE pieslēgvietu savienojumu un atbalstītajām frekvencēm skatiet RM0475 “STM32MP13xx uzlabotie Arm® bāzes 32 bitu MPU” vai AN5474 “Darba sākšana ar STM32MP13xx līniju aparatūras izstrādi”.

24/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.6

Barošanas avota vadība

3.6.1
Uzmanību:

Elektroapgādes shēma
· VDD ir galvenais ievades/izvades barošanas avots, un iekšējā daļa tiek uzturēta strāva gaidīšanas režīmā. Lietderīgā strāvatagDiapazons ir no 1.71 V līdz 3.6 V (tipiski 1.8 V, 2.5 V, 3.0 V vai 3.3 V).
VDD_PLL un VDD_ANA jābūt zvaigznes slēgumā savienotiem ar VDD. · VDDCPU ir Cortex-A7 procesoram paredzētais sējums.tage piegāde, kuras vērtība ir atkarīga no
vēlamā centrālā procesora frekvence. Darbības režīmā no 1.22 V līdz 1.38 V. Pirms VDDCPU jābūt VDD. · VDDCORE ir galvenais digitālais tilpumstage un parasti tiek izslēgts gaidstāves režīmā. Skaļ.tagDarbības režīmā diapazons ir no 1.21 V līdz 1.29 V. Pirms VDDCORE jābūt VDD. · VBAT pieslēgvietu var savienot ar ārējo akumulatoru (1.6 V < VBAT < 3.6 V). Ja ārējais akumulators netiek izmantots, šim pieslēgvietai jābūt savienotai ar VDD. · VDDA ir analogais (ADC/VREF), barošanas spriegumstage (no 1.62 V līdz 3.6 V). Lai izmantotu iekšējo VREF+, nepieciešams VDDA, kas ir vienāds ar vai lielāks par VREF+ + 0.3 V. · VDDA1V8_REG pieslēgvieta ir iekšējā regulatora izeja, kas iekšēji savienota ar USB PHY un USB PLL. Iekšējais VDDA1V8_REG regulators pēc noklusējuma ir iespējots un to var vadīt ar programmatūru. Gaidīšanas režīmā tas vienmēr ir izslēgts.
Konkrēto BYPASS_REG1V8 pieslēgvietu nekad nedrīkst atstāt peldošu. Lai aktivizētu vai deaktivizētu skaļumu, tai jābūt savienotai vai nu ar VSS, vai ar VDD.tage regulators. Kad VDD = 1.8 V, jāiestata BYPASS_REG1V8. · VDDA1V1_REG pieslēgvieta ir iekšējā regulatora izeja, kas iekšēji savienota ar USB PHY. Iekšējais VDDA1V1_REG regulators pēc noklusējuma ir iespējots un to var vadīt ar programmatūru. Gaidīšanas režīmā tas vienmēr ir izslēgts.
· VDD3V3_USBHS ir ātrdarbīgs USB barošanas avots. Voltagdiapazons ir no 3.07 V līdz 3.6 V.
VDD3V3_USBHS nedrīkst būt iekļauts, ja vien nav iekļauts VDDA1V8_REG, pretējā gadījumā STM32MP133C/F var rasties neatgriezeniski bojājumi. Tas jānodrošina ar PMIC rangu secību vai ar ārēju komponentu diskrēto komponentu barošanas avota ieviešanas gadījumā.
· VDDSD1 un VDDSD2 ir attiecīgi SDMMC1 un SDMMC2 SD karšu barošanas avoti, kas atbalsta īpaši ātrdarbīgu režīmu.
· VDDQ_DDR ir DDR IO barošanas avots. No 1.425 V līdz 1.575 V DDR3 atmiņu savienošanai (tipiski 1.5 V).
1.283 V līdz 1.45 V DDR3L atmiņu savienošanai (1.35 V tips)
1.14 V līdz 1.3 V LPDDR2 vai LPDDR3 atmiņu pieslēgšanai (tipiski 1.2 V)
Ieslēgšanas un izslēgšanas fāzēs ir jāievēro šādas jaudas secības prasības:
· Kad VDD ir zem 1 V, citiem barošanas avotiem (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) jāpaliek zem VDD + 300 mV.
· Ja VDD ir virs 1 V, visi barošanas avoti ir neatkarīgi.
Izslēgšanas fāzes laikā VDD var īslaicīgi kļūt zemāks nekā citiem barošanas avotiem tikai tad, ja STM32MP133C/F piegādātā enerģija paliek zem 1 mJ. Tas ļauj ārējiem atvienošanas kondensatoriem izlādēties ar dažādām laika konstantēm izslēgšanas pārejas fāzes laikā.

DS13875 Rev 5

25/219
48

Funkcionāls beidziesview
V 3.6
VBOR0 1

2. attēls. Ieslēgšanas/izslēgšanas secība

STM32MP133C/F

VDDX(1) VDD

3.6.2
Piezīme: 26/219

0.3

Ieslēgšana

Darbības režīms

Izslēgt

laiks

Nederīgs piegādes apgabals

VDDX < VDD + 300 mV

VDDX neatkarīgs no VDD

MSv47490V1

1. VDDX attiecas uz jebkuru barošanas avotu no VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Strāvas padeves uzraugs

Ierīcēm ir integrēta ieslēgšanas atiestatīšanas (POR)/izslēgšanas atiestatīšanas (PDR) shēma, kas apvienota ar strāvas padeves pārtraukuma atiestatīšanas (BOR) shēmu:
· Ieslēgšanas atiestatīšana (POR)
POR uzrauga VDD barošanas avotu un salīdzina to ar fiksētu slieksni. Ierīces paliek atiestatīšanas režīmā, kad VDD ir zem šī sliekšņa. · Izslēgšanas atiestatīšana (PDR)
PDR uzrauga VDD barošanas avotu. Atiestatīšana tiek ģenerēta, kad VDD nokrītas zem fiksētas robežvērtības.
· Zemsprieguma atiestatīšana (BOR)
BOR uzrauga VDD barošanas avotu. Trīs BOR robežvērtības (no 2.1 līdz 2.7 V) var konfigurēt, izmantojot opciju baitus. Atiestatīšana tiek ģenerēta, kad VDD nokrītas zem šīs robežvērtības.
· VDDCORE atiestatīšana pēc ieslēgšanas (POR_VDDCORE). POR_VDDCORE uzraugs uzrauga VDDCORE barošanas avotu un salīdzina to ar fiksētu slieksni. VDDCORE domēns paliek atiestatīšanas režīmā, kad VDDCORE ir zem šī sliekšņa.
· VDDCORE atiestatīšana pēc izslēgšanas (PDR_VDDCORE) PDR_VDDCORE pārraugs uzrauga VDDCORE barošanas avotu. VDDCORE domēna atiestatīšana tiek ģenerēta, kad VDDCORE nokrītas zem fiksēta sliekšņa.
· VDDCPU atiestatīšana ieslēgšanas brīdī (POR_VDDCPU). POR_VDDCPU pārraugs uzrauga VDDCPU barošanas avotu un salīdzina to ar fiksētu slieksni. VDDCPU domēns paliek atiestatīšanas režīmā, kad VDDCORE ir zem šī sliekšņa.
PDR_ON pieslēgvieta ir rezervēta STMicroelectronics ražošanas testiem, un lietojumprogrammā tai vienmēr jābūt savienotai ar VDD.

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.7

Zemas jaudas stratēģija

Ir vairāki veidi, kā samazināt STM32MP133C/F enerģijas patēriņu: · Samaziniet dinamisko enerģijas patēriņu, palēninot procesora pulksteņus un/vai
kopnes matricas pulksteņi un/vai atsevišķu perifērijas ierīču pulksteņu vadība. · Ietaupiet enerģijas patēriņu, kad centrālais procesors ir dīkstāvē, izvēloties no pieejamajiem zemas veiktspējas pulksteņiem
enerģijas režīmus atbilstoši lietotāja lietojumprogrammas vajadzībām. Tas ļauj sasniegt labāko kompromisu starp īsu ieslēgšanas laiku, zemu enerģijas patēriņu, kā arī pieejamajiem modināšanas avotiem. · Izmantojiet DVFS (dinamisko skaļumutage un frekvences mērogošanas) darbības punkti, kas tieši kontrolē CPU pulksteņa frekvenci, kā arī VDDCPU izejas barošanu.
Darbības režīmi ļauj kontrolēt pulksteņa sadalījumu starp dažādām sistēmas daļām un sistēmas jaudu. Sistēmas darbības režīmu nosaka MPU apakšsistēma.
MPU apakšsistēmas mazjaudas režīmi ir uzskaitīti tālāk: · Miega režīms: CPU pulksteņi tiek apturēti, un perifērijas ierīču pulkstenis darbojas kā
iepriekš iestatīts RCC (atiestatīšanas un pulksteņa kontrollerī). · CStop: CPU perifērijas ierīču pulksteņi tiek apturēti. · CStandby: VDDCPU OFF
CPU pāriet uz CSleep un CStop enerģijas taupīšanas režīmiem, izpildot WFI (gaidīt pārtraukumu) vai WFE (gaidīt notikumu) instrukcijas.
Pieejamie sistēmas darbības režīmi ir šādi: · Darbība (sistēma ar pilnu jaudu, VDDCORE, VDDCPU un pulksteņi IESLĒGTI) · Apturēšana (pulksteņi IZSLĒGTI) · LP-Apturēšana (pulksteņi IZSLĒGTI) · LPLV-Apturēšana (pulksteņi IZSLĒGTI, VDDCPU un VDDCPU barošanas līmenis var būt pazemināts) · LPLV-Apturēšana2 (VDDCPU IZSLĒGTS, VDDCORE pazemināts un pulksteņi IZSLĒGTI) · Gaidīšanas režīms (VDDCPU, VDDCORE un pulksteņi IZSLĒGTI)

3. tabula. Sistēmas un centrālā procesora enerģijas patēriņa režīmi

Sistēmas barošanas režīms

CPU

Darbības režīms

CRun vai CSleep

Apturēšanas režīms LP-apturēšanas režīms LPLV-apturēšanas režīms LPLV-apturēšanas2 režīms
Gaidīšanas režīms

CStop vai CStandby CStandby

3.8

Atiestatīšanas un pulksteņa kontrolleris (RCC)

Pulksteņa un atiestatīšanas kontrolieris pārvalda visu pulksteņu ģenerēšanu, kā arī pulksteņa sinhronizāciju un sistēmas un perifērijas ierīču atiestatīšanas vadību. RCC nodrošina lielu elastību pulksteņa avotu izvēlē un ļauj pielietot pulksteņa attiecības, lai uzlabotu enerģijas patēriņu. Turklāt dažās sakaru perifērijas ierīcēs, kas spēj strādāt ar

DS13875 Rev 5

27/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.8.1 3.8.2

divi dažādi pulksteņa domēni (vai nu kopnes saskarnes pulkstenis, vai kodola perifērijas pulkstenis), sistēmas frekvenci var mainīt, nemainot datu pārraides ātrumu.
Pulksteņa vadība
Ierīcēs ir iestrādāti četri iekšējie oscilatori, divi oscilatori ar ārēju kristālu vai rezonatoru, trīs iekšējie oscilatori ar ātru ieslēgšanās laiku un četri PLL.
RCC saņem šādus pulksteņa avota ievades signālus: · Iekšējie oscilatori:
64 MHz HSI pulkstenis (1 % precizitāte) 4 MHz CSI pulkstenis 32 kHz LSI pulkstenis · Ārējie oscilatori: 8–48 MHz HSE pulkstenis 32.768 kHz LSE pulkstenis
RCC nodrošina četrus PLL: · PLL1, kas paredzēts centrālā procesora (CPU) pulksteņa noteikšanai · PLL2, kas nodrošina:
pulksteņi AXI-SS (ieskaitot APB4, APB5, AHB5 un AHB6 tiltus) pulksteņi DDR saskarnei · PLL3, kas nodrošina: pulksteņus daudzslāņu AHB un perifērijas kopnes matricai (ieskaitot APB1,
APB2, APB3, APB6, AHB1, AHB2 un AHB4) kodola pulksteņi perifērijas ierīcēm · PLL4, kas paredzēts kodola pulksteņu ģenerēšanai dažādām perifērijas ierīcēm
Sistēma startējas ar HSI pulksteni. Lietotāja lietojumprogramma pēc tam var izvēlēties pulksteņa konfigurāciju.
Sistēmas atiestatīšanas avoti
Ieslēgšanas atiestatīšana inicializē visus reģistrus, izņemot atkļūdošanas reģistru, daļu no RCC, daļu no RTC un barošanas kontrollera statusa reģistriem, kā arī rezerves barošanas domēnu.
Lietojumprogrammas atiestatīšanu ģenerē viens no šiem avotiem: · atiestatīšana no NRST pad · atiestatīšana no POR un PDR signāla (parasti saukta par ieslēgšanas atiestatīšanu) · atiestatīšana no BOR (parasti saukta par sprieguma kritumu) · atiestatīšana no neatkarīgā sargsuņa 1 · atiestatīšana no neatkarīgā sargsuņa 2 · programmatūras sistēmas atiestatīšana no Cortex-A7 (CPU) · kļūme HSE, kad ir aktivizēta pulksteņa drošības sistēmas funkcija
Sistēmas atiestatīšanu ģenerē viens no šiem avotiem: · lietojumprogrammas atiestatīšana · atiestatīšana no POR_VDDCORE signāla · izeja no gaidīšanas režīma uz darbības režīmu

28/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

MPU procesora atiestatīšanu ģenerē viens no šiem avotiem: · sistēmas atiestatīšana · katru reizi, kad MPU iziet no CStandby režīma · programmatūras MPU atiestatīšana no Cortex-A7 (CPU)

3.9

Vispārējas nozīmes ieejas/izejas (GPIO)

Katru GPIO pieslēgvietu var konfigurēt ar programmatūras palīdzību kā izeju (push-pull vai open-drain, ar vai bez pull-up vai pull-down), kā ieeju (ar vai bez pull-up vai pull-down) vai kā perifērijas alternatīvu funkciju. Lielākā daļa GPIO pieslēgvietu tiek koplietotas ar digitālām vai analogām alternatīvām funkcijām. Visi GPIO ir spējīgi izturēt lielu strāvu un tiem ir ātruma izvēle, lai labāk pārvaldītu iekšējo troksni, enerģijas patēriņu un elektromagnētisko emisiju.
Pēc atiestatīšanas visi GPIO ir analogajā režīmā, lai samazinātu enerģijas patēriņu.
I/O konfigurāciju var bloķēt, ja nepieciešams, ievērojot noteiktu secību, lai novērstu neautorizētu rakstīšanu I/O reģistros.
Visus GPIO pieslēgumus var individuāli iestatīt kā drošus, kas nozīmē, ka programmatūras piekļuve šiem GPIO un saistītajām perifērijas ierīcēm, kas definētas kā drošas, ir ierobežota ar drošu programmatūru, kas darbojas centrālajā procesorā (CPU).

3.10
Piezīme:

TrustZone aizsardzības kontrolieris (ETZPC)
ETZPC tiek izmantots, lai konfigurētu kopņu vedēju un pakārtoto ierīču TrustZone drošību ar programmējamiem drošības atribūtiem (drošināmiem resursiem). Piemēram: · Var ieprogrammēt mikroshēmā iebūvētā SYSRAM drošā reģiona lielumu. · AHB un APB perifērijas ierīces var padarīt drošas vai nedrošas. · AHB SRAM var padarīt drošu vai nedrošu.
Pēc noklusējuma SYSRAM, AHB SRAM un aizsargājamās perifērijas ierīces ir iestatītas tikai drošai piekļuvei, tāpēc tām nevar piekļūt nedroši meistari, piemēram, DMA1/DMA2.

DS13875 Rev 5

29/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.11

Kopņu savienojumu matrica
Ierīcēm ir AXI kopnes matrica, viena galvenā AHB kopnes matrica un kopņu tiltiņi, kas ļauj kopņu vedējus savienot kopā ar kopņu pakārtotajiem elementiem (skatiet attēlu zemāk, punkti apzīmē iespējotos vedēja/pakārtotā savienojumus).
3. attēls. STM32MP133C/F kopnes matrica

MDMA

SDMMC2

SDMMC1

DBG no MLAHB savienojuma USBH

CPU

ETH1 ETH2

128 bitu

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Noklusējuma pakārtotais AXIMC

NIC-400 AXI 64 biti 266 MHz – 10 galvenās ierīces / 10 pakārtotās ierīces

No AXIM starpsavienojuma DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Savienojuma AHB 32 biti 209 MHz – 8 galvenie / 6 pakārtotie

DDRCTRL 533 MHz AHB tilts uz AHB6 Uz MLAHB starpsavienojums FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB tilts uz AHB5 APB tilts uz APB5 APB tilts uz DBG APB
AXI 64 sinhronais galvenais ports AXI 64 sinhronais pakārtotais ports AXI 64 asinhronais galvenais ports AXI 64 asinhronais pakārtotais ports AHB 32 sinhronais galvenais ports AHB 32 sinhronais pakārtotais ports AHB 32 asinhronais galvenais ports AHB 32 asinhronais pakārtotais ports
Tilts uz AHB2 SRAM1 SRAM2 SRAM3 Uz AXIM starpsavienojumu Tilts uz AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.12

DMA kontrolieri
Ierīcēm ir šādi DMA moduļi centrālā procesora aktivitātes atslogošanai: · galvenā tiešās atmiņas piekļuves (MDMA) moduļi
MDMA ir ātrdarbīgs DMA kontrolieris, kas atbild par visu veidu atmiņas pārsūtīšanu (no perifērijas uz atmiņu, no atmiņas uz atmiņu, no atmiņas uz perifēriju) bez jebkādas centrālā procesora darbības. Tam ir galvenā AXI saskarne. MDMA spēj mijiedarboties ar citiem DMA kontrolieriem, lai paplašinātu standarta DMA iespējas, vai arī var tieši pārvaldīt perifērijas DMA pieprasījumus. Katrs no 32 kanāliem var veikt bloku pārsūtīšanu, atkārtotu bloku pārsūtīšanu un saistītu sarakstu pārsūtīšanu. MDMA var iestatīt, lai veiktu drošus pārsūtījumus uz aizsargātām atmiņām. · trīs DMA kontrolieri (nedrošie DMA1 un DMA2, kā arī drošais DMA3). Katram kontrolierim ir divu portu AHB, kopā 16 nedroši un astoņi droši DMA kanāli FIFO balstītu bloku pārsūtīšanai.
Divas DMAMUX ierīces multipleksē un maršrutē DMA perifērijas pieprasījumus uz trim DMA kontrolieriem ar augstu elastību, maksimāli palielinot vienlaicīgi izpildīto DMA pieprasījumu skaitu, kā arī ģenerējot DMA pieprasījumus no perifērijas izejas trigeriem vai DMA notikumiem.
DMAMUX1 kartē DMA pieprasījumus no nedrošām perifērijas ierīcēm uz DMA1 un DMA2 kanāliem. DMAMUX2 kartē DMA pieprasījumus no drošām perifērijas ierīcēm uz DMA3 kanāliem.

3.13

Paplašināts pārtraukumu un notikumu kontrolieris (EXTI)
Paplašinātais pārtraukumu un notikumu kontrolieris (EXTI) pārvalda centrālā procesora un sistēmas modināšanu, izmantojot konfigurējamas un tiešas notikumu ieejas. EXTI nodrošina modināšanas pieprasījumus barošanas vadībai un ģenerē pārtraukuma pieprasījumu GIC, kā arī notikumus centrālā procesora notikumu ieejai.
EXTI modināšanas pieprasījumi ļauj pamodināt sistēmu no apturēšanas režīma un pamodināt centrālo procesoru no apturēšanas un gaidīšanas režīma režīmiem.
Pārtraukuma pieprasījuma un notikuma pieprasījuma ģenerēšanu var izmantot arī darbības režīmā.
EXTI ietver arī EXTI IOport izvēli.
Katru pārtraukumu vai notikumu var iestatīt kā drošu, lai ierobežotu piekļuvi tikai drošai programmatūrai.

3.14

Cikliskās atlaišanas pārbaudes aprēķināšanas vienība (CRC)
CRC (cikliskās redundances pārbaudes) aprēķina vienība tiek izmantota, lai iegūtu CRC kodu, izmantojot programmējamu polinomu.
CRC metodes tiek izmantotas arī datu pārraides vai glabāšanas integritātes pārbaudei. Saskaņā ar standartu EN/IEC 60335-1 tās piedāvā veidu, kā pārbaudīt zibatmiņas integritāti. CRC aprēķināšanas vienība palīdz aprēķināt programmatūras parakstu izpildes laikā, lai to salīdzinātu ar atsauces parakstu, kas ģenerēts savienojuma laikā un saglabāts noteiktā atmiņas vietā.

DS13875 Rev 5

31/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.15

Elastīgs atmiņas kontrolieris (FMC)
FMC kontrollera galvenās funkcijas ir šādas: · Saskarne ar statiskās atmiņas kartēm, tostarp:
NOR zibatmiņa Statiskā vai pseidostatiskā brīvpiekļuves atmiņa (SRAM, PSRAM) NAND zibatmiņa ar 4 bitu/8 bitu BCH aparatūras ECC · 8 bitu datu kopnes platums · Neatkarīga mikroshēmas atlases vadība katrai atmiņas bankai · Neatkarīga konfigurācija katrai atmiņas bankai · Rakstīt FIFO
FMC konfigurācijas reģistrus var padarīt drošus.

3.16

Divkāršā Quad-SPI atmiņas saskarne (QUADSPI)
QUADSPI ir specializēta komunikācijas saskarne, kas paredzēta viena, divu vai četru SPI zibatmiņām. Tā var darboties jebkurā no trim šādiem režīmiem: · Netiešais režīms: visas darbības tiek veiktas, izmantojot QUADSPI reģistrus. · Statusa aptaujas režīms: ārējās zibatmiņas statusa reģistrs tiek periodiski nolasīts un
Karoga iestatīšanas gadījumā var ģenerēt pārtraukumu. · Atmiņas kartēšanas režīms: ārējā zibatmiņa tiek kartēta adrešu telpā.
un sistēma to uztver kā iekšējo atmiņu.
Gan caurlaidspēju, gan ietilpību var palielināt divkārši, izmantojot divu zibspuldžu režīmu, kurā vienlaikus tiek piekļūts divām Quad-SPI zibatmiņām.
QUADSPI ir savienots ar kavēšanās bloku (DLYBQS), kas ļauj atbalstīt ārējo datu frekvenci virs 100 MHz.
QUADSPI konfigurācijas reģistri var būt droši, tāpat kā tā aizkaves bloks.

3.17

Analogciparu pārveidotāji (ADC1, ADC2)
Ierīcēs ir iestrādāti divi analogciparu pārveidotāji, kuru izšķirtspēju var konfigurēt uz 12, 10, 8 vai 6 bitiem. Katrs ADC koplieto līdz 18 ārējiem kanāliem, veicot konvertēšanu vienreizējas vai skenēšanas režīmā. Skenēšanas režīmā automātiskā konvertēšana tiek veikta atlasītai analogo ieeju grupai.
Abiem ADC ir aizsargājamas kopņu saskarnes.
Katru ADC var apkalpot DMA kontrolieris, tādējādi ļaujot automātiski pārsūtīt ADC konvertētās vērtības uz mērķa atrašanās vietu bez jebkādas programmatūras darbības.
Turklāt analogā sargsuņa funkcija var precīzi uzraudzīt konvertēto tilpumutage no viena, dažiem vai visiem atlasītajiem kanāliem. Pārtraukums tiek ģenerēts, kad konvertētais tilpumstage ir ārpus ieprogrammētajiem sliekšņiem.
Lai sinhronizētu analogciparu pārveidošanu un taimerus, analogciparu pārveidotājus var iedarbināt ar jebkuru no šiem taimeriem: TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 un LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.18

Temperatūras sensors
Ierīcēs ir iebūvēts temperatūras sensors, kas ģenerē tilpumutage (VTS), kas mainās lineāri atkarībā no temperatūras. Šis temperatūras sensors ir iekšēji savienots ar ADC2_INP12 un var izmērīt ierīces apkārtējās vides temperatūru diapazonā no 40 līdz +125 °C ar precizitāti ±2%.
Temperatūras sensoram ir laba linearitāte, taču tas ir jākalibrē, lai panāktu labu temperatūras mērījuma kopējo precizitāti. Tā kā temperatūras sensora nobīde dažādās mikroshēmās atšķiras procesa variāciju dēļ, nekalibrēts iekšējais temperatūras sensors ir piemērots lietojumprogrammām, kas nosaka tikai temperatūras izmaiņas. Lai uzlabotu temperatūras sensora mērījumu precizitāti, katra ierīce tiek individuāli kalibrēta rūpnīcā ar ST. Temperatūras sensora rūpnīcas kalibrēšanas dati tiek glabāti ST OTP apgabalā, kas ir pieejams tikai lasīšanas režīmā.

3.19

Digitālais temperatūras sensors (DTS)
Ierīcēs ir iebūvēts frekvences izejas temperatūras sensors. DTS skaita frekvenci, pamatojoties uz LSE vai PCLK, lai sniegtu informāciju par temperatūru.
Tiek atbalstītas šādas funkcijas: · pārtraukumu ģenerēšana pēc temperatūras sliekšņa · modināšanas signāla ģenerēšana pēc temperatūras sliekšņa

3.20
Piezīme:

VBAT darbība
VBAT barošanas domēns satur RTC, rezerves reģistrus un rezerves SRAM.
Lai optimizētu akumulatora darbības laiku, šo jaudas domēnu nodrošina VDD, ja tas ir pieejams, vai arī vol.tage tiek pielikts VBAT tapai (ja VDD barošana nav pieejama). VBAT barošana tiek pārslēgta, kad PDR nosaka, ka VDD ir nokrities zem PDR līmeņa.
SējtagSpriegumu e uz VBAT tapas var nodrošināt ārējs akumulators, superkondensators vai tieši ar VDD. Pēdējā gadījumā VBAT režīms nedarbojas.
VBAT darbība tiek aktivizēta, ja VDD nav klāt.
Neviens no šiem notikumiem (ārēji pārtraukumi, TAMP notikums vai RTC trauksme/notikumi) var tieši atjaunot VDD barošanu un piespiest ierīci pārtraukt VBAT darbību. Tomēr TAMP Notikumus un RTC trauksmes signālus/notikumus var izmantot, lai ģenerētu signālu ārējai shēmai (parasti PMIC), kas var atjaunot VDD barošanu.

DS13875 Rev 5

33/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.21

Voltagatsauces buferis (VREFBUF)
Ierīcēs ir iebūvēts skaļumstagatsauces buferšķīdums, ko var izmantot kā tilp.tagADC atsauce, kā arī kā tilpumstagĀrējo komponentu atsauce caur VREF+ tapu. VREFBUF var būt drošs. Iekšējais VREFBUF atbalsta četrus spriegumatages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Ārējais spriegumstagAtsauces signālu var nodrošināt caur VREF+ tapu, kad iekšējais VREFBUF ir izslēgts.
4. attēlstage atsauces buferis

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Digitālais filtrs sigma-delta modulatoram (DFSDM)
Ierīcēs ir iestrādāts viens DFSDM ar atbalstu diviem digitālajiem filtru moduļiem un četriem ārējiem ieejas seriālajiem kanāliem (raidītājiem/uztvērējiem) vai pārmaiņus četrām iekšējām paralēlajām ieejām.
DFSDM savieno ierīci ar ārējiem modulatoriem un veic saņemto datu plūsmu digitālo filtrēšanu. Modulatori tiek izmantoti, lai pārveidotu analogos signālus digitāli secīgās plūsmās, kas veido DFSDM ieejas.
DFSDM var arī savienot ar PDM (impulsu blīvuma modulācijas) mikrofoniem un veikt PDM pārveidošanu par PCM un filtrēšanu (aparatūras paātrinājums). DFSDM ir aprīkots ar papildu paralēlām datu plūsmas ieejām no ADC vai no ierīces atmiņas (izmantojot DMA/CPU pārsūtījumus uz DFSDM).
DFSDM raidītāji-uztvērēji atbalsta vairākus seriālās saskarnes formātus (lai atbalstītu dažādus modulatorus). DFSDM digitālie filtra moduļi veic digitālo apstrādi atbilstoši lietotāja definētiem filtra parametriem ar līdz pat 24 bitu ADC galīgo izšķirtspēju.

34/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

DFSDM perifērijas ierīce atbalsta: · Četrus multipleksētus ieejas digitālos seriālos kanālus:
konfigurējama SPI saskarne dažādu modulatoru pievienošanai konfigurējama Mančestras kodēta 1 vada saskarne PDM (impulsu blīvuma modulācija) mikrofona ieejas maksimālā ieejas pulksteņa frekvence līdz 20 MHz (10 MHz Mančestras kodēšanai) pulksteņa izeja modulatoriem (no 0 līdz 20 MHz) · Alternatīvas ieejas no četriem iekšējiem digitālajiem paralēlajiem kanāliem (līdz 16 bitu ieejas izšķirtspējai): iekšējie avoti: ADC dati vai atmiņas datu plūsmas (DMA) · Divi digitālie filtra moduļi ar regulējamu digitālo signālu apstrādi: Sincx filtrs: filtra secība/tips (no 1 līdz 5), pārsprieguma parametriamplinga koeficients (no 1 līdz 1024) integrators: pārsniegumiampling attiecība (no 1 līdz 256) · Līdz 24 bitu izejas datu izšķirtspēja, zīmes izejas datu formāts · Automātiska datu nobīdes korekcija (lietotājs saglabā nobīdi reģistrā) · Nepārtraukta vai vienreizēja konvertēšana · Konvertēšanas sākumu aktivizē: programmatūras aktivizētājs iekšējie taimeri ārējie notikumi konvertēšanas sākums sinhroni ar pirmo digitālo filtra moduli (DFSDM) · Analogais sargsuns ar: zemas vērtības un augstas vērtības datu sliekšņa reģistriem, īpašu konfigurējamu Sincx digitālo filtru (kārtība = no 1 līdz 3,
pāriamp(ling attiecība = no 1 līdz 32) ieeja no galīgajiem izejas datiem vai no izvēlētajiem ieejas digitālajiem seriālajiem kanāliem nepārtraukta uzraudzība neatkarīgi no standarta konversijas · Īsslēguma detektors piesātinātu analogo ieejas vērtību noteikšanai (apakšējais un augšējais diapazons): līdz 8 bitu skaitītājs, lai noteiktu no 1 līdz 256 secīgām 0 vai 1 seriālajā datu plūsmā nepārtraukta katra ieejas seriālā kanāla uzraudzība · Pārtraukuma signāla ģenerēšana analogā sargsuņa notikuma vai īsslēguma detektora notikuma gadījumā · Ekstrēmu vērtību detektors: programmatūras atjaunināto galīgo konversijas datu minimālo un maksimālo vērtību glabāšana · DMA iespēja nolasīt galīgos konversijas datus · Pārtraukumi: konversijas beigas, pārsniegšana, analogais sargsunis, īsslēgums, ieejas seriālā kanāla pulksteņa neesamība · “Parastās” vai “ievadītās” konversijas: “parastās” konversijas var pieprasīt jebkurā laikā vai pat nepārtrauktā režīmā
neietekmējot “ievadīto” konversiju laiku “ievadītie” konversijas precīzam laikam un ar augstu konversijas prioritāti

DS13875 Rev 5

35/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.23

Patieso nejaušo skaitļu ģenerators (RNG)
Ierīcēs ir iestrādāts viens nejaušo skaitļu ģenerators (RNG), kas piegādā 32 bitu nejaušus skaitļus, ko ģenerē integrēta analogā shēma.
RNG (ETZPC) var definēt kā pieejamu tikai ar drošu programmatūru.
Patiesais RNG izveido savienojumu ar aizsargātajām AES un PKA perifērijas ierīcēm, izmantojot īpašu kopni (ko centrālais procesors nevar nolasīt).

3.24

Kriptogrāfijas un jaucējkoda procesori (CRYP, SAES, PKA un HASH)
Ierīcēs ir iestrādāts viens kriptogrāfiskais procesors, kas atbalsta uzlabotus kriptogrāfiskos algoritmus, kas parasti nepieciešami, lai nodrošinātu konfidencialitāti, autentifikāciju, datu integritāti un nenoliedzamību, apmainoties ar ziņojumiem ar līdzinieku.
Ierīcēs ir iestrādāta arī īpaša DPA izturīga, droša AES 128 un 256 bitu atslēga (SAES) un PKA aparatūras šifrēšanas/atšifrēšanas paātrinātājs ar īpašu aparatūras kopni, kurai centrālais procesors (CPU) nevar piekļūt.
CRYP galvenās funkcijas: · DES/TDES (datu šifrēšanas standarts/trīskāršais datu šifrēšanas standarts): ECB (elektroniskais
kodu grāmata) un CBC (šifru bloku ķēdēšanas) ķēdēšanas algoritmi, 64, 128 vai 192 bitu atslēga · AES (uzlabots šifrēšanas standarts): ECB, CBC, GCM, CCM un CTR (skaitītāja režīma) ķēdēšanas algoritmi, 128, 192 vai 256 bitu atslēga
Universālās HASH galvenās funkcijas: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (droši HASH algoritmi) · HMAC
Kriptogrāfiskais paātrinātājs atbalsta DMA pieprasījumu ģenerēšanu.
CRYP, SAES, PKA un HASH (ETZPC) var definēt kā pieejamus tikai ar drošu programmatūru.

3.25

Sāknēšanas un drošības, kā arī OTP kontrole (BSEC)
BSEC (sāknēšanas un drošības, kā arī OTP vadība) ir paredzēta, lai kontrolētu OTP (vienreiz programmējamu) drošinātāju kārbu, ko izmanto iegultai nepastāvīgai ierīces konfigurācijas un drošības parametru glabāšanai. Daļai BSEC jābūt konfigurētai tā, lai tai varētu piekļūt tikai droša programmatūra.
BSEC var izmantot OTP vārdus HWKEY 256 bitu glabāšanai SAES (drošam AES).

36/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.26

Taimeri un sargsuņi
Ierīcēs ir iekļauti divi uzlabotas vadības taimeri, desmit vispārējas nozīmes taimeri (no kuriem septiņi ir aizsargāti), divi pamata taimeri, pieci mazjaudas taimeri, divi sargsuņi un četri sistēmas taimeri katrā Cortex-A7.
Visus taimera skaitītājus var iesaldēt atkļūdošanas režīmā.
Zemāk esošajā tabulā ir salīdzinātas uzlabotas vadības, vispārējas nozīmes, pamata un mazjaudas taimeru funkcijas.

Taimera veids

Taimeris

4. tabula. Taimera funkciju salīdzinājums

Pretrezolūcija
cijas

Skaitītāja veids

Prescaler faktors

DMA pieprasījuma ģenerēšana

Kanālu uztveršana/salīdzināšana

Papildinoša izvade

Maksimālā saskarne
pulkstenis (MHz)

Maks
taimeris
takts (MHz)(1)

Uzlabots TIM1, -kontroles TIM8

16 bitu

Augšup, Jebkurš vesels skaitlis uz leju, no 1 uz augšu/uz leju līdz 65536

Jā

TIM2 TIM5

32 bitu

Augšup, Jebkurš vesels skaitlis uz leju, no 1 uz augšu/uz leju līdz 65536

Jā

TIM3 TIM4

16 bitu

Augšup, Jebkurš vesels skaitlis uz leju, no 1 uz augšu/uz leju līdz 65536

Jā

Jebkurš vesels skaitlis

TIM12(2) 16 bitu

Starp 1

Nē

Ģenerālis

un 65536

mērķis

TIM13(2) TIM14(2)

16 bitu

Jebkurš vesels skaitlis no 1
un 65536

Nē

Jebkurš vesels skaitlis

TIM15(2) 16 bitu

Starp 1

Jā

un 65536

TIM16(2) TIM17(2)

16 bitu

Jebkurš vesels skaitlis no 1
un 65536

Jā

Pamata

TIM6, TIM7

16 bitu

Jebkurš vesels skaitlis no 1
un 65536

Jā

LPTIM1,

Mazjaudas

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 bitu

1, 2, 4, 8, uz augšu 16, 32, 64,
128

Nē

LPTIM5

6

4

104.5

209

4

Nē

104.5

209

4

Nē

104.5

209

2

Nē

104.5

209

1

Nē

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Nē

104.5

209

1 (3)

Nē

104.5 104.5

1. Maksimālais taimera pulksteņa frekvence ir līdz 209 MHz atkarībā no TIMGxPRE bita RCC. 2. Drošināms taimeris. 3. LPTIM nav uztveršanas kanāla.

DS13875 Rev 5

37/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Uzlabotas vadības taimeri (TIM1, TIM8)
Uzlabotās vadības taimerus (TIM1, TIM8) var uzskatīt par trīsfāžu PWM ģeneratoriem, kas multipleksēti 6 kanālos. Tiem ir komplementāras PWM izejas ar programmējamiem ievietotiem pārtraukumiem. Tos var uzskatīt arī par pilnvērtīgiem vispārējas nozīmes taimeriem. To četrus neatkarīgos kanālus var izmantot: · ieejas uztveršanai · izejas salīdzināšanai · PWM ģenerēšanai (malu vai centra izlīdzināšanas režīmi) · viena impulsa režīma izejai
Ja tie ir konfigurēti kā standarta 16 bitu taimeri, tiem ir tādas pašas funkcijas kā vispārējas nozīmes taimeriem. Ja tie ir konfigurēti kā 16 bitu PWM ģeneratori, tiem ir pilnas modulācijas iespējas (0–100 %).
Uzlabotās vadības taimeris var darboties kopā ar vispārējas nozīmes taimeriem, izmantojot taimera saistīšanas funkciju sinhronizācijai vai notikumu ķēdei.
TIM1 un TIM8 atbalsta neatkarīgu DMA pieprasījumu ģenerēšanu.
Universālie taimeri (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F ierīcēs ir iestrādāti desmit sinhronizējami vispārējas nozīmes taimeri (atšķirības skatīt 4. tabulā). · TIM2, TIM3, TIM4, TIM5
TIM 2 un TIM5 ir balstīti uz 32 bitu automātiskās pārlādēšanas augšup/lejup skaitītāju un 16 bitu iepriekšēju sadalītāju, savukārt TIM3 un TIM4 ir balstīti uz 16 bitu automātiskās pārlādēšanas augšup/lejup skaitītāju un 16 bitu iepriekšēju sadalītāju. Visiem taimeriem ir četri neatkarīgi kanāli ieejas uztveršanai/izejas salīdzināšanai, PWM vai viena impulsa režīma izejai. Tas lielākajos korpusos nodrošina līdz pat 16 ieejas uztveršanai/izejas salīdzināšanai/PWM. Šie vispārējas nozīmes taimeri var darboties kopā vai ar citiem vispārējas nozīmes taimeriem un uzlabotas vadības taimeriem TIM1 un TIM8, izmantojot taimera saites funkciju sinhronizācijai vai notikumu ķēdei. Jebkuru no šiem vispārējas nozīmes taimeriem var izmantot, lai ģenerētu PWM izejas. TIM2, TIM3, TIM4, TIM5 visiem ir neatkarīga DMA pieprasījuma ģenerēšana. Tie spēj apstrādāt kvadratūras (inkrementālus) kodētāja signālus un digitālās izejas no viena līdz četriem Hola efekta sensoriem. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Šie taimeri ir balstīti uz 16 bitu automātiskās pārlādēšanas skaitītāju un 16 bitu iepriekšēju sadalītāju. TIM13, TIM14, TIM16 un TIM17 ir viens neatkarīgs kanāls, savukārt TIM12 un TIM15 ir divi neatkarīgi kanāli ieejas uztveršanai/izejas salīdzināšanai, PWM vai viena impulsa režīma izejai. Tos var sinhronizēt ar pilnvērtīgiem vispārējas nozīmes taimeriem TIM2, TIM3, TIM4, TIM5 vai izmantot kā vienkāršas laika bāzes. Katru no šiem taimeriem var definēt (ETZPC) kā pieejamu tikai ar drošu programmatūru.
Pamata taimeri (TIM6 un TIM7)
Šie taimeri galvenokārt tiek izmantoti kā vispārēja 16 bitu laika bāze.
TIM6 un TIM7 atbalsta neatkarīgu DMA pieprasījumu ģenerēšanu.

38/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.26.4
3.26.5 3.26.6

Mazjaudas taimeri (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Katram mazjaudas taimerim ir neatkarīgs pulkstenis, un tas darbojas arī apturēšanas režīmā, ja to ieslēdz LSE, LSI vai ārējs pulkstenis. LPTIMx spēj pamodināt ierīci no apturēšanas režīma.
Šie mazjaudas taimeri atbalsta šādas funkcijas: · 16 bitu augšupejošs skaitītājs ar 16 bitu automātiskās ielādes reģistru · 16 bitu salīdzināšanas reģistrs · Konfigurējama izeja: impulss, PWM · Nepārtraukts/vienreizējas darbības režīms · Izvēlams programmatūras/aparatūras ieejas aktivizētājs · Izvēlams pulksteņa avots:
iekšējais pulksteņa avots: LSE, LSI, HSI vai APB pulkstenis, ārējais pulksteņa avots, izmantojot LPTIM ieeju (darbojas pat bez iekšējā pulksteņa)
avots darbojas, ko izmanto impulsu skaitītāja lietojumprogramma) · Programmējams digitālais traucējumu filtrs · Kodētāja režīms
LPTIM2 un LPTIM3 (ETZPC vidē) var definēt kā pieejamus tikai ar drošu programmatūru.
Neatkarīgie uzraudzības orgāni (IWDG1, IWDG2)
Neatkarīgs sargsuns ir balstīts uz 12 bitu lejupvērstu skaitītāju un 8 bitu iepriekšēju sadalītāju. To sinhronizē neatkarīgs 32 kHz iekšējais RC (LSI), un, tā kā tas darbojas neatkarīgi no galvenā pulksteņa, tas var darboties apturēšanas un gaidīšanas režīmā. IWDG var izmantot kā sargsuni, lai atiestatītu ierīci, ja rodas problēma. To var konfigurēt aparatūras vai programmatūras līmenī, izmantojot opciju baitus.
IWDG1 (ETZPC) var definēt kā pieejamu tikai ar drošu programmatūru.
Vispārīgie taimeri (Cortex-A7 CNT)
Cortex-A7 vispārīgie taimeri, kas iegulti Cortex-A7, tiek baroti ar vērtību no sistēmas laika ģenerēšanas (STGEN).
Cortex-A7 procesors nodrošina šādus taimerus: · fizisku taimeri lietošanai drošos un nedrošos režīmos
Fiziskā taimera reģistri ir bloķēti, lai nodrošinātu drošas un nedrošas kopijas. · virtuālais taimeris lietošanai nedrošos režīmos · fiziskais taimeris lietošanai hipervizora režīmā
Vispārīgie taimeri nav atmiņā kartētas perifērijas ierīces, un tiem var piekļūt tikai ar īpašām Cortex-A7 līdzprocesora instrukcijām (cp15).

3.27

Sistēmas taimera ģenerēšana (STGEN)
Sistēmas laika ģenerēšana (STGEN) ģenerē laika skaitīšanas vērtību, kas nodrošina konsekventu view laiks visiem Cortex-A7 vispārīgajiem taimeriem.

DS13875 Rev 5

39/219
48

Funkcionāls beidziesview

STM32MP133C/F

Sistēmas laika ģenerēšanai ir šādas galvenās iezīmes: · 64 bitu platums, lai izvairītos no apgāšanās problēmām · Sākšana no nulles vai programmējamas vērtības · Vadības APB saskarne (STGENC), kas ļauj saglabāt un atjaunot taimeri
izslēgšanās gadījumos · Tikai lasāma APB saskarne (STGENR), kas ļauj taimera vērtību nolasīt ne-
droša programmatūra un atkļūdošanas rīki · taimera vērtības palielināšana, ko var apturēt sistēmas atkļūdošanas laikā
STGENC (ETZPC) var definēt kā pieejamu tikai ar drošu programmatūru.

3.28

Reālā laika pulkstenis (RTC)
RTC nodrošina automātisku modināšanu, lai pārvaldītu visus mazjaudas režīmus. RTC ir neatkarīgs BCD taimeris/skaitītājs un nodrošina diennakts laika pulksteni/kalendāru ar programmējamiem trauksmes pārtraukumiem.
RTC ietver arī periodisku programmējamu modināšanas karodziņu ar pārtraukuma iespēju.
Divi 32 bitu reģistri satur sekundes, minūtes, stundas (12 vai 24 stundu formātā), dienu (nedēļas dienu), datumu (mēneša dienu), mēnesi un gadu, kas izteikti binārā kodētā decimālā formātā (BCD). Arī sekundes daļas vērtība ir pieejama binārā formātā.
Binārais režīms tiek atbalstīts, lai atvieglotu programmatūras draiveru pārvaldību.
Kompensācijas par 28, 29 (garais gads), 30 un 31 dienu mēnešiem tiek veiktas automātiski. Var veikt arī vasaras laika kompensāciju.
Papildu 32 bitu reģistri satur programmējamas trauksmes sekundes daļas, sekundes, minūtes, stundas, dienu un datumu.
Ir pieejama digitālās kalibrēšanas funkcija, lai kompensētu jebkādas kristāla oscilatora precizitātes novirzes.
Pēc dublējuma domēna atiestatīšanas visi RTC reģistri ir aizsargāti pret iespējamām parazītiskām rakstīšanas piekļuvēm un aizsargāti ar drošu piekļuvi.
Kamēr piegādes apjomstagJa e paliek darbības diapazonā, RTC nekad neapstājas neatkarīgi no ierīces stāvokļa (darbības režīms, mazjaudas režīms vai atiestatīšana).
RTC galvenās funkcijas ir šādas: · Kalendārs ar sekundes daļām, sekundēm, minūtēm, stundām (12 vai 24 formātā), dienu (diena)
nedēļa), datums (mēneša diena), mēnesis un gads · Programmatūra programmējama vasaras laika kompensācija · Programmējama trauksme ar pārtraukuma funkciju. Trauksmi var iedarbināt jebkurš
kalendāra lauku kombinācija. · Automātiskās modināšanas bloks ģenerē periodisku karodziņu, kas aktivizē automātisku modināšanu
pārtraukums · Atsauces pulksteņa noteikšana: var noteikt precīzāku otrā avota pulksteni (50 vai 60 Hz)
izmanto, lai uzlabotu kalendāra precizitāti. · Precīza sinhronizācija ar ārējo pulksteni, izmantojot sekundes nobīdes funkciju · Digitālā kalibrēšanas shēma (periodiska skaitītāja korekcija): 0.95 ppm precizitāte, iegūta
kalibrēšanas logs vairākas sekundes

40/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

· Timestamp Notikumu saglabāšanas funkcija · SWKEY saglabāšana RTC dublējuma reģistros ar tiešu kopnes piekļuvi SAE (nav
nolasāms centrālajam procesoram) · Maskējami pārtraukumi/notikumi:
Trauksme A Trauksme B Modināšanas pārtraukuma laiksamp · TrustZone atbalsts: pilnībā drošs RTC modinātājs A, modinātājs B, modinātāja taimeris un laika ierobežojumsamp individuāli droši vai nedroši
konfigurācijas RTC kalibrēšana veikta drošā vai nedrošā konfigurācijā

3.29

Tamper un rezerves reģistri (TAMP)
Visos mazjaudas režīmos un arī VBAT režīmā tiek saglabāti 32 x 32 bitu dublējuma reģistri. Tos var izmantot sensitīvu datu glabāšanai, jo to saturu aizsargāamper noteikšanas ķēde.
Septiņi tampieejas tapas un pieci tamper izejas tapas ir pieejamas prettrokšņu aizsardzībaiamper noteikšana. Ārējais tampKontaktus var konfigurēt malu noteikšanai, malu un līmeņa noteikšanai, līmeņa noteikšanai ar filtrēšanu vai aktīvai tampkas palielina drošības līmeni, automātiski pārbaudot, vai tampTās tapas nav ārēji atvērtas vai īsslēgtas.
TAMP galvenās funkcijas · 32 rezerves reģistri (TAMP_BKPxR), kas ieviests RTC domēnā, kurš paliek
ieslēdzas ar VBAT, kad VDD barošana ir izslēgta · 12 tamppieejamas er pieslēgvietas (septiņas ieejas un piecas izejas) · Jebkura tamper noteikšana var ģenerēt RTC laikuamp pasākums. · Jebkura tampAtklāšana izdzēš dublējuma reģistrus. · TrustZone atbalsts:
TampDroša vai nedroša konfigurācija. Dublējuma reģistru konfigurācija tiek sadalīta trīs konfigurējamos izmēros:
. viena lasīšanas/rakstīšanas drošā zona . viena rakstīšanas drošā/lasīšanas nedrošā zona . viena lasīšanas/rakstīšanas nedrošā zona · Monotons skaitītājs

3.30

Integrēto shēmu saskarnes (I2C1, I2C2, I2C3, I2C4, I2C5)
Ierīcēs ir iestrādātas piecas I2C saskarnes.
I2C kopnes saskarne apstrādā saziņu starp STM32MP133C/F un seriālo I2C kopni. Tā kontrolē visu I2C kopnei raksturīgo secību, protokolu, arbitrāžu un laiku.

DS13875 Rev 5

41/219
48

Funkcionāls beidziesview

STM32MP133C/F

I2C perifērijas ierīce atbalsta: · I2C kopnes specifikācijas un lietotāja rokasgrāmatas 5. rev. saderību:
Pakārtoto un galveno ierīču režīmi, vairāku vadītāju iespējas Standarta režīms (Sm), ar bitu pārraides ātrumu līdz 100 kbit/s Ātrais režīms (Fm), ar bitu pārraides ātrumu līdz 400 kbit/s Ātrais režīms Plus (Fm+), ar bitu pārraides ātrumu līdz 1 Mbit/s un 20 mA izejas piedziņas I/O 7 bitu un 10 bitu adresēšanas režīms, vairākas 7 bitu pakārtoto ierīču adreses Programmējami iestatīšanas un turēšanas laiki Papildu pulksteņa stiepšana · Sistēmas pārvaldības kopnes (SMBus) specifikācijas 2.0 versijas saderība: Aparatūras PEC (pakešu kļūdu pārbaude) ģenerēšana un verifikācija ar ACK
vadība Adrešu izšķirtspējas protokola (ARP) atbalsts SMBus brīdinājums · Barošanas sistēmas pārvaldības protokola (PMBusTM) specifikācijas 1.1. versijas saderība · Neatkarīgs pulkstenis: neatkarīgu pulksteņa avotu izvēle, kas ļauj I2C komunikācijas ātrumam būt neatkarīgam no PCLK pārprogrammēšanas · Pamošanās no apturēšanas režīma, ja adrese sakrīt · Programmējami analogie un digitālie trokšņu filtri · 1 baita buferis ar DMA iespējām
I2C3, I2C4 un I2C5 (ETZPC) var definēt kā pieejamus tikai ar drošu programmatūru.

3.31

Universāls sinhronais asinhronais uztvērējs-raidītājs (USART1, USART2, USART3, USART6 un UART4, UART5, UART7, UART8)
Ierīcēm ir četri iebūvēti universālie sinhronie uztvērēja raidītāji (USART1, USART2, USART3 un USART6) un četri universālie asinhronie uztvērēja raidītāji (UART4, UART5, UART7 un UART8). USARTx un UARTx funkciju kopsavilkumu skatiet tālāk esošajā tabulā.
Šīs saskarnes nodrošina asinhronu saziņu, IrDA SIR ENDEC atbalstu, daudzprocesoru saziņas režīmu, vienvadu pusdupleksa saziņas režīmu un tām ir LIN galvenā/pakārtotā savienojuma iespējas. Tās nodrošina CTS un RTS signālu aparatūras pārvaldību un RS485 draivera iespējošanu. Tās spēj sazināties ar ātrumu līdz 13 Mbit/s.
USART1, USART2, USART3 un USART6 nodrošina arī viedkartes režīmu (atbilst ISO 7816 standartam) un SPI līdzīgas komunikācijas iespējas.
Visiem USART ir pulksteņa domēns, kas nav atkarīgs no centrālā procesora pulksteņa, ļaujot USARTx pamodināt STM32MP133C/F no apturēšanas režīma, izmantojot datu pārraides ātrumu līdz 200 KB. Pamodināšanas notikumi no apturēšanas režīma ir programmējami un var būt:
· sākuma bitu noteikšana
· jebkurš saņemtais datu kadrs
· īpašs ieprogrammēts datu rāmis

42/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

Visas USART saskarnes var apkalpot DMA kontrolleris.

5. tabula. USART/UART funkcijas

USART režīmi/funkcijas(1)

ASV ART1/2/3/6

UART4/5/7/8

Aparatūras plūsmas kontrole modemam

X

X

Nepārtraukta saziņa, izmantojot DMA

X

X

Daudzprocesoru komunikācija

X

X

Sinhronais SPI režīms (galvenais/pakārtotais)

X

–

Viedkartes režīms

X

–

Vienvadu pusdupleksa komunikācija IrDA SIR ENDEC bloks

X

X

X

X

LIN režīms

X

X

Divkāršs pulksteņa domēns un modināšana no mazjaudas režīma

X

X

Uztvērēja taimauta pārtraukums Modbus komunikācija

X

X

X

X

Automātiska datu pārraides ātruma noteikšana

X

X

Draivera iespējošana

X

X

USART datu garums

7, 8 un 9 biti

1. X = atbalstīts.

USART1 un USART2 (ETZPC) var definēt kā pieejamus tikai ar drošu programmatūru.

3.32

Seriālās perifērijas saskarnes (SPI1, SPI2, SPI3, SPI4, SPI5) un savstarpēji integrētās skaņas saskarnes (I2S1, I2S2, I2S3, I2S4)
Ierīcēm ir līdz pieciem SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 un SPI5), kas nodrošina saziņu ar ātrumu līdz 50 Mbit/s galvenā un pakārtotā režīmā, pusdupleksa, pilna dupleksa un simpleksa režīmos. 3 bitu iepriekšējais sadalītājs nodrošina astoņas galvenā režīma frekvences, un kadru var konfigurēt no 4 līdz 16 bitiem. Visas SPI saskarnes atbalsta NSS impulsu režīmu, TI režīmu, aparatūras CRC aprēķinu un 8 bitu iegulto Rx un Tx FIFO reizināšanu ar DMA iespējām.
I2S1, I2S2, I2S3 un I2S4 ir multipleksēti ar SPI1, SPI2, SPI3 un SPI4. Tos var darbināt galvenā vai pakārtotā režīmā, pilna dupleksa un pusdupleksa komunikācijas režīmos, un tos var konfigurēt darbībai ar 16 vai 32 bitu izšķirtspēju kā ieejas vai izejas kanālu. Audio kanāliampTiek atbalstītas ling frekvences no 8 kHz līdz 192 kHz. Visas I2S saskarnes atbalsta vairākus 8 bitu iegultos Rx un Tx FIFO ar DMA iespējām.
SPI4 un SPI5 (ETZPC) var definēt kā pieejamus tikai ar drošu programmatūru.

3.33

Seriālās audio saskarnes (SAI1, SAI2)
Ierīcēs ir iestrādāti divi SAI, kas ļauj izstrādāt daudzus stereo vai mono audio protokolus.

DS13875 Rev 5

43/219
48

Funkcionāls beidziesview

STM32MP133C/F

piemēram, I2S, LSB vai MSB pamatots, PCM/DSP, TDM vai AC'97. SPDIF izeja ir pieejama, ja audio bloks ir konfigurēts kā raidītājs. Lai nodrošinātu šādu elastības un pārkonfigurējamības līmeni, katrs SAI satur divus neatkarīgus audio apakšblokus. Katram blokam ir savs pulksteņa ģenerators un I/O līnijas kontrolieris. AudioampTiek atbalstītas audio frekvences līdz 192 kHz. Turklāt, pateicoties iegultajai PDM saskarnei, var atbalstīt līdz astoņiem mikrofoniem. SAI var darboties galvenā vai pakārtotā konfigurācijā. Audio apakšbloki var būt gan uztvērēji, gan raidītāji, un tie var darboties sinhroni vai asinhroni (attiecībā pret otru). SAI var savienot ar citiem SAI, lai darbotos sinhroni.

3.34

SPDIF uztvērēja saskarne (SPDIFRX)
SPDIFRX ir paredzēts S/PDIF plūsmas saņemšanai, kas atbilst IEC-60958 un IEC-61937 standartiem. Šie standarti atbalsta vienkāršas stereo plūsmas līdz pat augstas frekvences signālam.ample ātrums un saspiesta daudzkanālu telpiskā skaņa, piemēram, tāda, ko definē Dolby vai DTS (līdz 5.1).
SPDIFRX galvenās funkcijas ir šādas: · Pieejamas līdz četrām ieejām · Automātiska simbolu ātruma noteikšana · Maksimālais simbolu ātrums: 12.288 MHz · Atbalstīta stereo plūsma no 32 līdz 192 kHz · Atbalsts audio standartiem IEC-60958 un IEC-61937, patērētāju lietojumprogrammām · Paritātes bitu pārvaldība · Saziņa, izmantojot DMA audio ierīcēmamples · Saziņa, izmantojot DMA vadībai un lietotāja kanāla informācijai · Pārtraukšanas iespējas
SPDIFRX uztvērējs nodrošina visas nepieciešamās funkcijas, lai noteiktu simbolu ātrumu un dekodētu ienākošo datu plūsmu. Lietotājs var izvēlēties vēlamo SPDIF ieeju, un, kad ir pieejams derīgs signāls, SPDIFRX atkārtoti…ampSPDIFRX uztver ienākošo signālu, dekodē Mančestras straumi un atpazīst kadrus, apakškamerus un bloku elementus. SPDIFRX piegādā centrālajam procesoram dekodētos datus un ar tiem saistītos statusa karodziņus.
SPDIFRX piedāvā arī signālu ar nosaukumu spdif_frame_sync, kas pārslēdzas S/PDIF apakškadru ātrumā, ko izmanto precīza s aprēķināšanai.amppulksteņa nobīdes algoritmu le ātrums.

3.35

Drošas digitālās ievades/izvades MultiMediaCard saskarnes (SDMMC1, SDMMC2)
Divas drošas digitālās ieejas/izejas MultiMediaCard saskarnes (SDMMC) nodrošina saskarni starp AHB kopni un SD atmiņas kartēm, SDIO kartēm un MMC ierīcēm.
SDMMC funkcijas ietver šādas: · Atbilstība iegultās multimediju kartes sistēmas specifikācijas 5.1. versijai
Kartes atbalsts trim dažādiem datu kopnes režīmiem: 1 bits (pēc noklusējuma), 4 biti un 8 biti

44/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

(HS200 SDMMC_CK ātrums ir ierobežots līdz maksimāli atļautajam I/O ātrumam) (HS400 netiek atbalstīts)
· Pilnīga saderība ar iepriekšējām MultiMediaCard karšu versijām (atpakaļejoša saderība)
· Pilnīga atbilstība SD atmiņas kartes specifikāciju 4.1 versijai (SDR104 SDMMC_CK ātrums ierobežots līdz maksimāli atļautajam I/O ātrumam, SPI režīms un UHS-II režīms netiek atbalstīti)
· Pilnīga atbilstība SDIO kartes specifikācijas 4.0 versijai. Karte atbalsta divus dažādus datu kopnes režīmus: 1 bits (pēc noklusējuma) un 4 biti (SDR104 SDMMC_CK ātrums ierobežots līdz maksimāli atļautajam I/O ātrumam, SPI režīms un UHS-II režīms netiek atbalstīti).
· Datu pārsūtīšana līdz 208 MB/s 8 bitu režīmā (atkarībā no maksimāli pieļaujamā I/O ātruma)
· Datu un komandu izvade nodrošina signālus ārējo divvirzienu draiveru vadībai
· SDMMC resursdatora saskarnē iestrādāts īpašs DMA kontrolieris, kas nodrošina ātrdarbīgu datu pārsūtīšanu starp saskarni un SRAM
· IDMA saistīto sarakstu atbalsts
· Atdalīti barošanas avoti, VDDSD1 un VDDSD2 attiecīgi SDMMC1 un SDMMC2, novērš nepieciešamību ievietot līmeņa pārslēdzēju SD kartes saskarnē UHS-I režīmā
Tikai daži SDMMC1 un SDMMC2 GPIO ir pieejami uz īpaša VDDSD1 vai VDDSD2 barošanas kontakta. Tie ir daļa no noklusējuma sāknēšanas GPIO SDMMC1 un SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Tos var identificēt alternatīvo funkciju tabulā ar signāliem ar sufiksu “_VSD1” vai “_VSD2”.
Katrs SDMMC ir savienots ar kavēšanās bloku (DLYBSD), kas ļauj atbalstīt ārējo datu frekvenci virs 100 MHz.
Abām SDMMC saskarnēm ir aizsargājamas konfigurācijas pieslēgvietas.

3.36

Kontroliera apgabala tīkls (FDCAN1, FDCAN2)
Kontroliera apgabala tīkla (CAN) apakšsistēma sastāv no diviem CAN moduļiem, koplietojamas ziņojumu RAM atmiņas un pulksteņa kalibrēšanas bloka.
Abi CAN moduļi (FDCAN1 un FDCAN2) atbilst ISO 11898-1 (CAN protokola specifikācijas 2.0 versijas A un B daļa) un CAN FD protokola specifikācijas 1.0 versijai.
10 KB ziņojumu RAM atmiņa īsteno filtrus, saņemšanas FIFO, saņemšanas buferus, pārraides notikumu FIFO un pārraides buferus (plus TTCAN trigerus). Šī ziņojumu RAM tiek koplietota starp diviem FDCAN1 un FDCAN2 moduļiem.
Kopējā pulksteņa kalibrēšanas ierīce ir papildu ierīce. To var izmantot, lai ģenerētu kalibrētu pulksteni gan FDCAN1, gan FDCAN2 no HSI iekšējā RC oscilatora un PLL, novērtējot FDCAN1 saņemtos CAN ziņojumus.

DS13875 Rev 5

45/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.37

Universālā seriālā kopne ātrgaitas resursdators (USBH)
Ierīcēs ir iebūvēts viens ātrdarbīgs USB resursdators (līdz 480 Mbit/s) ar divām fiziskām pieslēgvietām. USBH atbalsta gan zema, gan pilna ātruma (OHCI), gan ātrdarbīgas (EHCI) darbības neatkarīgi katrā pieslēgvietā. Tajā ir integrēti divi raidītāji/uztvērēji, kurus var izmantot zema ātruma (1.2 Mbit/s), pilna ātruma (12 Mbit/s) vai ātrdarbīgas darbības nodrošināšanai (480 Mbit/s). Otrais ātrdarbīgais raidītājs/uztvērējs tiek koplietots ar ātrdarbīgo OTG.
USBH atbilst USB 2.0 specifikācijai. USBH kontrolleriem ir nepieciešami īpaši pulksteņi, ko ģenerē PLL USB ātrdarbīgajā PHY.

3.38

Ātrdarbīgs USB (OTG) ports lietošanai ceļā
Ierīcēs ir iestrādāta viena ātrdarbīga (līdz 480 Mbit/s) USB OTG ierīce/resursdators/OTG perifērijas ierīce. OTG atbalsta gan pilna ātruma, gan ātrdarbīgu darbību. Ātrdarbīgas darbības raidītājs/uztvērējs (480 Mbit/s) tiek koplietots ar USB resursdatora otro portu.
USB OTG HS atbilst USB 2.0 specifikācijai un OTG 2.0 specifikācijai. Tam ir programmatūras konfigurējams galapunkta iestatījums un tas atbalsta apturēšanas/atsākšanas režīmu. USB OTG kontrolleriem ir nepieciešams īpašs 48 MHz pulkstenis, ko ģenerē PLL RCC vai USB ātrdarbīgā PHY iekšpusē.
USB OTG HS galvenās funkcijas ir uzskaitītas tālāk: · Apvienots Rx un Tx FIFO izmērs 4 KB ar dinamisku FIFO izmēru noteikšanu · SRP (sesijas pieprasījuma protokols) un HNP (resursdatora sarunu protokols) atbalsts · Astoņi divvirzienu galapunkti · 16 resursdatora kanāli ar periodisku OUT atbalstu · Programmatūra, kas konfigurējama OTG1.3 un OTG2.0 darbības režīmiem · USB 2.0 LPM (saites jaudas pārvaldības) atbalsts · Akumulatora uzlādes specifikācijas 1.2 versijas atbalsts · HS OTG PHY atbalsts · Iekšējais USB DMA · Iekšpusē HNP/SNP/IP (nav nepieciešams ārējs rezistors) · OTG/resursdatora režīmiem ir nepieciešams barošanas slēdzis, ja tiek izmantotas kopnes barošanas ierīces.
savienots.
USB OTG konfigurācijas ports var būt drošs.

46/219

DS13875 Rev 5

STM32MP133C/F

Funkcionāls beidziesview

3.39

Gigabitu Ethernet MAC saskarnes (ETH1, ETH2)
Ierīces nodrošina divus IEEE-802.3-2002 atbilstošus gigabita multivides piekļuves kontrollerus (GMAC) Ethernet LAN sakariem, izmantojot nozares standarta no vides neatkarīgu saskarni (MII), samazinātas vides neatkarīgu saskarni (RMII) vai samazinātas gigabita vides neatkarīgu saskarni (RGMII).
Ierīcēm ir nepieciešama ārēja fiziskās saskarnes ierīce (PHY), lai izveidotu savienojumu ar fizisko LAN kopni (vītā pāra kabelis, optiskā šķiedra utt.). PHY ir savienots ar ierīces portu, izmantojot 17 signālus MII, 7 signālus RMII vai 13 signālus RGMII, un to var sinhronizēt, izmantojot 25 MHz (MII, RMII, RGMII) vai 125 MHz (RGMII) frekvenci no STM32MP133C/F vai no PHY.
Ierīcēm ir šādas funkcijas: · Darbības režīmi un PHY saskarnes
Datu pārraides ātrums 10, 100 un 1000 Mbit/s Atbalsta gan pilna dupleksa, gan pusdupleksa darbības MII, RMII un RGMII PHY saskarnes · Apstrādes vadība Daudzslāņu pakešu filtrēšana: MAC filtrēšana avotā (SA) un galamērķī (DA)
adrese ar perfektu un jaucējfiltru, VLAN tagfiltrēšana ar perfektu un jaucējfiltru, 3. slāņa filtrēšana pēc IP avota (SA) vai mērķa (DA) adreses, 4. slāņa filtrēšana pēc avota (SP) vai mērķa (DP) porta. Dubultā VLAN apstrāde: līdz divu VLAN ievietošana. tags pārraides ceļā, tag filtrēšana saņemšanas ceļā IEEE 1588-2008/PTPv2 atbalsts Atbalsta tīkla statistiku ar RMON/MIB skaitītājiem (RFC2819/RFC2665) · Aparatūras atslodzes apstrāde Preambulas un kadra sākuma datu (SFD) ievietošana vai dzēšana Integritātes kontrolsummas atslodzes dzinējs IP galvenei un TCP/UDP/ICMP lietderīgajai slodzei: pārraides kontrolsummas aprēķināšana un ievietošana, saņemšanas kontrolsummas aprēķināšana un salīdzināšana Automātiska ARP pieprasījuma atbilde ar ierīces MAC adresi TCP segmentācija: lielas pārraidāmas TCP paketes automātiska sadalīšana vairākās mazās paketēs · Mazjaudas režīms Energoefektīvs Ethernet (standarts IEEE 802.3az-2010) Attālā modināšanas pakete un AMD Magic PacketTM noteikšana
Gan ETH1, gan ETH2 var programmēt kā drošus. Kad tas ir drošs, darījumi, izmantojot AXI saskarni, ir droši, un konfigurācijas reģistrus var modificēt tikai ar drošām piekļūvēm.

DS13875 Rev 5

47/219
48

Funkcionāls beidziesview

STM32MP133C/F

3.40

Atkļūdošanas infrastruktūra
Ierīces piedāvā šādas atkļūdošanas un izsekošanas funkcijas, lai atbalstītu programmatūras izstrādi un sistēmu integrāciju: · Pārtraukumpunktu atkļūdošana · Koda izpildes izsekošana · Programmatūras instrumentācija · JTAG Atkļūdošanas ports · Seriālā vada atkļūdošanas ports · Trigera ieeja un izeja · Izsekošanas ports · Arm CoreSight atkļūdošanas un izsekošanas komponenti
Atkļūdošanu var vadīt, izmantojot JTAG/seriālā vada atkļūdošanas piekļuves ports, izmantojot nozares standarta atkļūdošanas rīkus.
Izsekošanas ports ļauj tvert datus reģistrēšanai un analīzei.
Atkļūdošanas piekļuvi drošajām zonām nodrošina BSEC autentifikācijas signāli.

48/219

DS13875 Rev 5

STM32MP133C/F

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

4

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

5. attēls. STM32MP133C/F LFBGA289 balona izvads

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ ATJAUNOŠANA

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
ĀRĀ

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _IESLĒGTS

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

APVIENOT_REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Iepriekš redzamajā attēlā redzama iepakojuma augšdaļa view.

DS13875 Rev 5

49/219
97

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

STM32MP133C/F

6. attēls. STM32MP133C/F TFBGA289 balona izvads

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ ATJAUNOŠANA

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

APVIENOT_REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
ĀRĀ

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Iepriekš redzamajā attēlā redzama iepakojuma augšdaļa view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

7. attēls. STM32MP133C/F TFBGA320 balona izvads
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 XNUMX

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD centrālais procesors

PE1

PD15

VDD centrālais procesors

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

VDD centrālais procesors

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

VDD centrālais procesors

VSS

VDD

VDD centrālais procesors

VDD kodols

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD kodols

VSS

VDD

VDD kodols

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ ATIESTATĪT
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD centrālais procesors

PC15-

L

VBAT OSC32 PI3

VSS

_OUT

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

VDD centrālais procesors
VDD kodols
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD kodols

VSS

VSS

VDD kodols

VSS

VSS

VSS

VSS

VSS

VDD

VDD kodols

VSS

VDD

VDD kodols

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD kodols

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD kodols

VSS

VDD

VDD kodols

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ OUT

VSS_ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD kodols

VSS

VDD VDDQ_ PAMATDDR

VSS

PWR_ IESLĒGTS

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 centrālais procesors_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

APKAVĒT S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ IESLĒGTS

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Iepriekš redzamajā attēlā redzama iepakojuma augšdaļa view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

STM32MP133C/F

6. tabula. Piezīmju tabulā izmantotie apzīmējumi / saīsinājumi

Vārds

Saīsinājums

Definīcija

Piespraudes nosaukums Piespraudes veids
I / O struktūra
Piezīmes Alternatīvās funkcijas Papildu funkcijas

Ja vien nav norādīts citādi, piespraudes funkcija atiestatīšanas laikā un pēc tās ir tāda pati kā faktiskais piespraudes nosaukums.

S

Piegādes tapa

I

Ievadiet tikai tapu

O

Izvade tikai pin

I/O

Ievades/izvades tapa

A

Analogais vai īpašais līmeņa tapa

FT(U/D/PD) 5 V toleranta I/O (ar fiksētu augšupvērstu/lejupvērstu/programmējamu lejupvērstu)

DDR

1.5 V, 1.35 V vai 1.2 VI/O DDR3, DDR3L, LPDDR2/LPDDR3 saskarnei

A

Analogais signāls

RST

Atiestatīt tapu ar vāju pievilkšanas rezistoru

_f(1) _a(2) _u(3) _h(4)

FT I/O opcija I2C FM+ opcija Analogā opcija (piegādā VDDA I/O analogajai daļai) USB opcija (piegādā VDD3V3_USBxx I/O USB daļai) Ātrdarbīga izeja 1.8 V tipiski VDD (SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Ļoti ātrdarbīga opcija 1.8 V tipiskajam VDD (ETH, SPI, SDMMC, QUADSPI, TRACE)

Ja vien piezīmē nav norādīts citādi, visas I/O atiestatīšanas laikā un pēc tās tiek iestatītas kā peldošas ieejas.

Funkcijas, kas atlasītas, izmantojot GPIOx_AFR reģistrus

Funkcijas, kas tieši atlasītas/iespējotas, izmantojot perifērijas reģistrus

1. Saistītās I/O struktūras 7. tabulā ir: FT_f, FT_fh, FT_fvh 2. Saistītās I/O struktūras 7. tabulā ir: FT_a, FT_ha, FT_vha 3. Saistītās I/O struktūras 7. tabulā ir: FT_u 4. Saistītās I/O struktūras 7. tabulā ir: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Saistītās I/O struktūras 7. tabulā ir: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

S

–

S

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

S

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(sāknēšana)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(zābaks)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(zābaks)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(zābaks)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

STM32MP133C/F

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas (turpinājums)

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8–M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_h

I/O FT_f

I/O FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (sāknēšana)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(zābaks)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(sāknēšana),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(sāknēšana)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(sāknēšana)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(sāknēšana)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas (turpinājums)

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

S

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

S

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

S

–

S

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (sāknēšana),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(sāknēšana)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(sāknēšana),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(sāknēšana),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

STM32MP133C/F

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas (turpinājums)

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_fh

I/O FT_fh

I/O FT_h

S

–

S

–

I/O FT

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(sāknēšana),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas (turpinājums)

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ ĀRĒJAIS 1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACELC, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

STM32MP133C/F

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas (turpinājums)

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11–N12

VDD

S

–

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX (sāknēšana),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas (turpinājums)

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
ZĀBAKFAILN –
–

DS13875 Rev 5

59/219
97

Pieslēgvieta, pieslēgvietas apraksts un alternatīvās funkcijas

STM32MP133C/F

Pin numurs

7. tabula. STM32MP133C/F lodīšu definīcijas (turpinājums)

Bumbas funkcijas

Piespraudes nosaukums (funkcija pēc
atiestatīt)

Alternatīvās funkcijas

Papildu funkcijas

LFBGA289 TFBGA289 TFBGA320
Pin tipa I/O struktūra
Piezīmes

P4 U4

Y2

PF14 (JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

I/O FT_a

I/O FT_a I/O FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokumenti / Resursi

STMicroelectronics STM32MP133C F 32 bitu ARM Cortex-A7 1 GHz MPU [pdfLietotāja rokasgrāmata STM32MP133C F 32 bitu Arm Cortex-A7 1 GHz MPU, STM32MP133C, F 32 bitu Arm Cortex-A7 1 GHz MPU, Arm Cortex-A7 1 GHz MPU, 1 GHz, MPU

Atsauces

• Lietotāja rokasgrāmata