STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU Giya sa Gumagamit

Mga sulod itago

1 STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

2 Mga detalye

3 Arm Cortex-A7 Subsystem

4 Mga handumanan

5 Kontroler sa DDR

6 Mga FAQ

7 Mga Dokumento / Mga Kapanguhaan

7.1 Mga pakisayran

8 May Kalabutan nga mga Post

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

Mga detalye

Kinauyokan: Arm Cortex-A7
Mga handumanan: External SDRAM, Naka-embed nga SRAM

Data Bus: 16-bit parallel interface
Seguridad/Kaluwasan: Reset ug Power Management, LPLV-Stop2, Standby

Package: LFBGA, TFBGA uban sa min pitch 0.5 mm
Pagdumala sa Orasan

Kinatibuk-ang katuyoan nga Input/Output
Interconnect nga Matrix

4 DMA Controller
Mga Peripheral sa Komunikasyon: Hangtod sa 29

Analog Peripheral: 6
Mga Timer: Hangtod sa 24, Mga Tigbantay: 2

Pagpadali sa Hardware
Debug Mode

Mga piyus: 3072-bit lakip ang talagsaon nga ID ug HUK alang sa AES 256 nga mga yawe
Nagsunod sa ECOPACK2

Arm Cortex-A7 Subsystem

Ang Arm Cortex-A7 subsystem sa STM32MP133C/F naghatag…

Mga handumanan

Ang aparato naglakip sa External SDRAM ug Embedded SRAM alang sa pagtipig sa datos…

Kontroler sa DDR

Ang DDR3/DDR3L/LPDDR2/LPDDR3 controller nagdumala sa memory access…

Pagdumala sa Power Supply
Ang laraw sa suplay sa kuryente ug superbisor nagsiguro nga lig-on ang paghatud sa kuryente…

Pagdumala sa Orasan
Ang RCC nagdumala sa pag-apod-apod sa orasan ug mga pag-configure…

Kinatibuk-ang katuyoan nga Input/Outputs (GPIOs)
Ang mga GPIO naghatag mga kapabilidad sa interface alang sa mga eksternal nga aparato…

TrustZone Protection Controller
Ang ETZPC nagpauswag sa seguridad sa sistema pinaagi sa pagdumala sa mga katungod sa pag-access…

Bus-Interconnect Matrix
Gipadali sa matrix ang pagbalhin sa datos tali sa lainlaing mga module…

Mga FAQ

P: Unsa ang labing kadaghan nga gisuportahan nga mga peripheral sa komunikasyon?
A: Ang STM32MP133C/F nagsuporta hangtod sa 29 nga mga peripheral sa komunikasyon.

P: Pila ka mga analog peripheral ang magamit?
A: Nagtanyag ang aparato og 6 nga analog peripheral alang sa lainlaing mga function sa analog.

“`

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 hangtod sa 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 timers, audio, crypto ug adv. seguridad
Datasheet - datos sa produksiyon

Mga bahin
Naglakip sa ST state-of-the-art nga patented nga teknolohiya
Core
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte unified level 2 cache Arm® NEONTM ug Arm® TrustZone®

Mga handumanan
· External nga memorya sa DDR hangtod sa 1 Gbyte hangtod sa LPDDR2/LPDDR3-1066 16-bit hangtod sa DDR3/DDR3L-1066 16-bit
· 168 Kbytes sa internal nga SRAM: 128 Kbytes sa AXI SYSRAM + 32 Kbytes sa AHB SRAM ug 8 Kbytes sa SRAM sa Backup domain
· Dual Quad-SPI memory interface · Flexible external memory controller nga adunay hangtod sa
16-bit data bus: parallel interface para makonektar ang external ICs ug SLC NAND memories nga adunay hangtod sa 8-bit ECC
Seguridad/kaluwasan
· Luwas nga boot, TrustZone® peripheral, 12 xtamper mga pin lakip ang 5 x aktibo nga tampers
· Temperatura, voltage, frequency ug 32 kHz monitoring
Pag-reset ug pagdumala sa kuryente
· 1.71 V ngadto sa 3.6 VI/Os nga suplay (5 V-tolerant I/Os) · POR, PDR, PVD ug BOR · On-chip LDOs (USB 1.8 V, 1.1 V) · Backup regulator (~0.9 V) · Internal temperature sensors · Low-power modes: Sleep, Stop, LPLV-Stop
LPLV-Stop2 ug Standby

LFBGA

TFBGA

LFBGA289 (14 × 14mm) Pitch 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
min nga pitch 0.5 mm

· Pagpabilin sa DDR sa Standby mode · Mga kontrol alang sa kauban nga chip sa PMIC

Pagdumala sa orasan
· Mga internal nga oscillator: 64 MHz HSI oscillator, 4 MHz CSI oscillator, 32 kHz LSI oscillator
· Mga eksternal nga oscillator: 8-48 MHz HSE oscillator, 32.768 kHz LSE oscillator
· 4 × PLLs nga adunay fractional mode

Kinatibuk-ang katuyoan nga input/output
· Moabot sa 135 ka luwas nga I/O port nga adunay kapabilidad sa interrupt
· Hangtod sa 6 nga pagmata

Interconnect nga matrix
· 2 bus matrice 64-bit Arm® AMBA® AXI interconnect, hangtod sa 266 MHz 32-bit Arm® AMBA® AHB interconnect, hangtod sa 209 MHz

4 DMA controllers sa pagdiskarga sa CPU
· 56 ka pisikal nga mga channel sa kinatibuk-an
· 1 x high-speed general-purpose master direct memory access controller (MDMA)
· 3 × dual-port nga mga DMA nga adunay FIFO ug paghangyo sa mga kapabilidad sa router alang sa labing maayo nga pagdumala sa peripheral

Septiyembre 2024
Kini mao ang impormasyon sa usa ka produkto sa bug-os nga produksyon.

DS13875 Pin 5

1/219
www.st.com

STM32MP133C/F

Hangtod sa 29 nga mga peripheral sa komunikasyon
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816 interface, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, lakip ang 4 nga adunay full-duplex
I2S audio class accuracy pinaagi sa internal audio PLL o external clock)(+2 QUADSPI + 4 uban sa USART) · 2 × SAI (stereo audio: I2S, PDM, SPDIF Tx) · SPDIF Rx nga adunay 4 inputs · 2 × SDMMC hangtod sa 8 bits (SD/e·MMCTM/SDIO) × 2 USB controllers · 2 protocol. high-speed Host o 2.0 × USB 1 high-speed nga Host

+ 1 × USB 2.0 high-speed OTG dungan · 2 x Ethernet MAC/GMAC IEEE 1588v2 hardware, MII/RMII/RGMII
6 analog nga peripheral
· 2 × ADC nga adunay 12-bit max. resolusyon hangtod sa 5 Msps
· 1 x temperatura sensor · 1 x digital filter alang sa sigma-delta modulator
(DFSDM) nga adunay 4 ka channel ug 2 nga mga filter · Internal o eksternal nga ADC reference VREF+
Moabot sa 24 ka timer ug 2 ka watchdog
· 2 × 32-bit timers nga adunay hangtod sa 4 IC/OC/PWM o pulse counter ug quadrature (incremental) encoder input
· 2 × 16-bit advanced timers · 10 × 16-bit general-purpose timers (lakip ang
2 basic timers nga walay PWM) · 5 × 16-bit low-power timers · Secure RTC nga adunay sub-second accuracy ug
kalendaryo sa hardware · 4 Cortex®-A7 system timers (secure,
non-secure, virtual, hypervisor) · 2 × independent watchdogs
Pagpadali sa hardware
· AES 128, 192, 256 DES/TDES

2 (independente, independente nga luwas) 5 (2 securable) 4 5 (3 securable)
4 + 4 (lakip ang 2 securable USART), ang uban mahimong tinubdan sa boot
2 (hangtod sa 4 audio channels), nga adunay I2S master/slave, PCM input, SPDIF-TX 2 ports
Naka-embed nga HSPHY nga adunay BCD Naka-embed nga HS PHY nga adunay BCD (masiguro), mahimo’g usa ka gigikanan sa boot
2 × HS nga gipaambit tali sa Host ug OTG 4 inputs

2 (1 × TTCAN), clock calibration, 10 Kbyte shared buffer 2 (8 + 8 bits) (securable), e·MMC o SD mahimong boot source 2 optional independant power supply para sa SD card interface
1 (dual-quad) (securable), mahimong tinubdan sa boot

–
–
Boot
–
Boot
Boot nga Boot
(1)

Parallel address/data 8/16-bit FMC Parallel AD-mux 8/16-bit
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA Cryptography
Hash True random number generator Fuses (usa ka higayon nga maprograma)

4 × CS, hangtod sa 4 × 64 Mbyte
Oo, ang 2× CS, SLC, BCH4/8, mahimong tinubdan sa boot 2 x (MII, RMI, RGMII) nga adunay PTP ug EEE (securable)
3 nga mga higayon (1 luwas), 33-channel nga MDMA PKA (nga adunay proteksyon sa DPA), DES, TDES, AES (nga adunay proteksyon sa DPA)
(tanan luwas) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(securable) True-RNG (securable) 3072 epektibong bits (secure, 1280 bits available para sa user)

–
Boot -
–

16/219

DS13875 Pin 5

STM32MP133C/F

Deskripsyon

Talaan 1. STM32MP133C/F nga mga feature ug peripheral counts (gipadayon)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Miscellaneous

Mga bahin

LFBGA289

TFBGA289

TFBGA320

Mga GPIO nga adunay interrupt (total nga ihap)

135(2)

Securable GPIOs Wakeup pin

Tanan
6

Tamper mga pin (aktibo nga tamper)

12 (5)

DFSDM Hangtod sa 12-bit nga gi-synchronize nga ADC

4 input channels nga adunay 2 filters

–

2(3) (hangtod sa 5 Msps sa 12-bit matag usa) (securable)

ADC1: 19 ka channel lakip ang 1x internal, 18 ka channel nga magamit alang sa

12-bit ADC channels sa kinatibuk-an(4)

user lakip ang 8x differential

–

ADC2: 18 ka channel lakip ang 6x internal, 12 ka channel nga magamit alang sa

user lakip ang 6x differential

Internal nga ADC VREF VREF+ input pin

1.65 V, 1.8 V, 2.048 V, 2.5 V o VREF+ input –
Oo

1. Ang QUADSPI mahimong mag-boot gikan sa mga dedikado nga GPIO o gamit ang pipila ka FMC Nand8 boot GPIOs (PD4, PD1, PD5, PE9, PD11, PD15 (tan-awa ang Table 7: STM32MP133C/F ball definitions).
2. Kining kinatibuk-ang ihap sa GPIO naglakip sa upat ka JTAG Mga GPIO ug tulo ka mga BOOT GPIO nga adunay limitado nga paggamit (mahimo nga magkasumpaki sa koneksyon sa gawas nga aparato sa panahon sa pag-scan sa utlanan o pag-boot).
3. Sa diha nga ang duha ka ADC gigamit, ang kernel clock kinahanglan nga pareho alang sa duha ka ADCs ug ang embedded ADC prescalers dili magamit.
4. Dugang pa, aduna usab mga internal channel: – ADC1 internal channel: VREFINT – ADC2 internal channels: temperature, internal voltage reference, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Pin 5

17/219
48

Deskripsyon 18/219

STM32MP133C/F

Hulagway 1. STM32MP133C/F block diagram

Mga suplay sa IC

@VDDA

HSI

AXIM: Arm 64-bit AXI interconnect (266 MHz) T

@VDDCPU

GIC

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32K D$

32K I$

CNT (timer) T

ETM

2561K2B8LK2B$L+2$SCU T
async

128 bitay

CSI

LSI

Panahon sa pag-debugamp

generator TSGEN

DAP
(JTAG/SWD)

SYSRAM 128 KB

ROM 128 KB

2 x ETH MAC
10/100/1000(walay GMII)

FIFO

BKPSRAM 8KB

RNG

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

async

CRYP

SAES

DDRMCE T TZC T

DDRPHYC
T

DLY

8b QUADSPI (dual) T

16b

FMC

CRC

DLYBSD1

(SDMMC1 DLY kontrol)

DLYBSD2

(SDMMC2 DLY kontrol)

DLYBQS

(QUADSPI DLY kontrol)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

USBH

(2xHS Host)

PLUSB

FIFO

PKA

FIFO

T MDMA 32 nga mga kanal

AXIMC TT

17 16b Pagsubay sa pantalan

ETZPC

IWDG1

@VBAT

BSEC

Mga OTP Fuse

@VDDA

RTC / AWU

TAMP / Mga backup nga reg T

@VBAT

LSE (32kHz XTAL)

Sistema sa timing STGENC

kaliwatan

STGENR

USBPHYC
(USB 2 x PHY kontrol)
IWDG2

@VBAT

@VDDA

VREFBUF

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

BOOT nga mga pin

SYSCFG

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI1

SAI2

4ch DFSDM

Buffer 10KB CCU

FDCAN1

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

async AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 sapa
DMAMUX1
DMA2
8 sapa

DMAMUX2

DMA3
8 sapa

PMB (pagmonitor sa proseso)
DTS (digital temp. sensor)

Voltage regulators

@VDDA

Pagdumala sa suplay

FIFO

2 × 2 Matrix
AHB2APB

64 bits nga AXI

64bits nga AXI master

32 bits AHB 32 bits AHB master

32 ka bit nga APB

T TrustZone nga proteksyon sa seguridad

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32-bit multi-AHB bus matrix (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

PLL1/2/3/4

RCC

T PWR

EXTI

16 ext

176

USBO

(OTG HS)

PHY

12b ADC1

12b ADC2

GPIOA

16b

GPIOB

16b

GPIOC

16b

GPIOD

16b

GPIOE

16b

GPIOF

16b

GPIOG 16b 16

GPIOH

16b

GPIOI

16b

AHB2APB

USART1

Smartcard IrDA

USART2

Smartcard IrDA

SPI4/I2S4

SPI5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

Pagsala sa Pagsala

TIM12

16b

TIM13

16b

TIM14

16b

TIM15

16b

TIM16

16b

TIM17

16b

TIM2 TIM3 TIM4

32b

16b

TIM5 TIM6 TIM7

32b

16b

LPTIM1 16b

USART3

Smartcard IrDA

UART4

UART5

UART7

UART8

Pagsala sa Filter

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6

Smartcard IrDA

SPI1/I2S1

FIFO FIFO

MSv67509V2

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.1
3.1.1
3.1.2

Arm Cortex-A7 subsystem
Mga bahin
· ARMv7-A nga arkitektura · 32-Kbyte L1 nga instruksiyon cache · 32-Kbyte L1 data cache · 128-Kbyte level2 cache · Arm + Thumb®-2 set sa instruksiyon · Arm TrustZone security technology · Arm NEON advanced SIMD · DSP ug SIMD extensions · VFPv4 floating-point · Hardware virtualization support · (Naka-embed nga gene nga pagsubay) controller (Naka-embed nga gene) 160 ka gipaambit nga peripheral interrupts · Integrated generic timer (CNT)
Tapos naview
Ang Cortex-A7 processor kay usa ka episyente kaayo sa enerhiya nga mga aplikasyon nga processor nga gidesinyo aron makahatag og dato nga performance sa high-end nga mga wearable, ug uban pang low-power embedded ug consumer applications. Naghatag kini hangtod sa 20% nga labi ka pasundayag sa usa ka hilo kaysa sa Cortex-A5 ug naghatag parehas nga pasundayag kaysa sa Cortex-A9.
Ang Cortex-A7 naglakip sa tanang bahin sa high-performance nga Cortex-A15 ug CortexA17 nga mga processor, lakip ang virtualization support sa hardware, NEON, ug 128-bit AMBA 4 AXI bus interface.
Ang Cortex-A7 processor nagtukod sa 8-s nga episyente sa enerhiyatage pipeline sa Cortex-A5 processor. Nakabenepisyo usab kini gikan sa usa ka integrated L2 cache nga gidisenyo alang sa ubos nga gahum, nga adunay mas ubos nga mga latency sa transaksyon ug gipaayo nga suporta sa OS alang sa pagmentinar sa cache. Labaw pa niini, adunay gipaayo nga prediksyon sa sanga ug gipaayo nga pasundayag sa sistema sa panumduman, nga adunay 64-bit nga agianan sa loadstore, 128-bit AMBA 4 AXI nga mga bus ug nadugangan ang gidak-on sa TLB (256 nga pagsulod, gikan sa 128 nga pagsulod alang sa Cortex-A9 ug Cortex-A5), pagdugang sa pasundayag alang sa daghang mga karga sa trabaho sama sa web pag-browse
Thumb-2 nga teknolohiya
Naghatag sa kinatas-ang pasundayag sa tradisyonal nga Arm code samtang naghatag usab hangtod sa 30% nga pagkunhod sa kinahanglanon sa memorya alang sa pagtipig sa mga panudlo.
TrustZone nga teknolohiya
Gisiguro ang kasaligan nga pagpatuman sa mga aplikasyon sa seguridad gikan sa pagdumala sa mga katungod sa digital hangtod sa pagbayad sa elektroniko. Daghang suporta gikan sa teknolohiya ug mga kauban sa industriya.

DS13875 Pin 5

19/219
48

Functional nga mataposview

STM32MP133C/F

NEON
Ang NEON nga teknolohiya makapadali sa multimedia ug signal processing algorithms sama sa video encode/decode, 2D/3D graphics, gaming, audio ug speech processing, image processing, telephony, ug sound synthesis. Ang Cortex-A7 naghatag ug makina nga nagtanyag sa performance ug functionality sa Cortex-A7 floating-point unit (FPU) ug pagpatuman sa NEON advanced SIMD instruction set para sa dugang pagpadali sa media ug signal processing functions. Ang NEON nagpalapad sa Cortex-A7 processor FPU aron makahatag og quad-MAC ug dugang nga 64-bit ug 128-bit nga set sa rehistro nga nagsuporta sa usa ka dato nga set sa mga operasyon sa SIMD sa 8-, 16- ug 32-bit integer ug 32-bit floating-point data quantities.
Virtualization sa hardware
Labi ka episyente nga suporta sa hardware alang sa pagdumala sa datos ug arbitrasyon, diin daghang mga palibot sa software ug ang ilang mga aplikasyon makahimo sa dungan nga pag-access sa mga kapabilidad sa sistema. Gitugotan niini ang pagkaamgo sa mga aparato nga lig-on, nga adunay mga virtual nga palibot nga maayo nga nahimulag sa usag usa.
Na-optimize nga L1 nga mga cache
Ang performance ug power optimized L1 caches naghiusa sa gamay nga access latency techniques aron mapadako ang performance ug mamenosan ang konsumo sa kuryente.
Nahiusa nga L2 cache controller
Naghatag og low-latency ug high-bandwidth nga access sa cached memory sa high-frequency, o aron makunhuran ang konsumo sa kuryente nga nalangkit sa off-chip memory access.
Cortex-A7 floating-point unit (FPU)
Naghatag ang FPU og high-performance nga single ug double precision floating-point nga mga instruksyon nga compatible sa Arm VFPv4 architecture nga software compatible sa nangaging mga henerasyon sa Arm floating-point coprocessor.
Snoop control unit (SCU)
Ang SCU maoy responsable sa pagdumala sa interconnect, arbitrasyon, komunikasyon, cache sa cache ug mga pagbalhin sa memorya sa sistema, cache coherence ug uban pang kapabilidad alang sa processor.
Kini nga sistema sa panaghiusa makapamenos usab sa pagkakomplikado sa software nga nalangkit sa pagmintinar sa software nga panaghiusa sulod sa matag OS driver.
Generic nga interrupt controller (GIC)
Pag-implementar sa standardized ug architected interrupt controller, ang GIC naghatag ug dato ug flexible nga pamaagi sa inter-processor communication ug ang routing ug prioritization sa system interrupts.
Pagsuporta hangtod sa 192 nga independente nga mga pag-undang, sa ilawom sa pagkontrol sa software, gi-prioritize ang hardware, ug gi-ruta tali sa operating system ug layer sa pagdumala sa software sa TrustZone.
Kining routing flexibility ug ang suporta alang sa virtualization sa mga interrupts ngadto sa operating system, naghatag og usa sa mga importanteng bahin nga gikinahanglan aron mapalambo ang mga kapabilidad sa usa ka solusyon nga naggamit og hypervisor.

20/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.2
3.2.1
3.2.2

Mga handumanan
External nga SDRAM
Ang STM32MP133C/F device nag-embed ug controller para sa external SDRAM nga nagsuporta sa mosunod: · LPDDR2 o LPDDR3, 16-bit data, hangtod sa 1 Gbyte, hangtod sa 533 MHz clock · DDR3 o DDR3L, 16-bit data, hangtod sa 1 Gbyte, hangtod sa 533 MHz clock
Naka-embed nga SRAM
Ang tanan nga mga himan adunay bahin: · SYSRAM: 128 Kbytes (uban ang programmable size secure zone) · AHB SRAM: 32 Kbytes (securable) · BKPSRAM (backup SRAM): 8 Kbytes
Ang sulod niini nga dapit gipanalipdan batok sa posibleng dili gusto nga mga access sa pagsulat, ug mahimong ipabilin sa Standby o VBAT mode. Ang BKPSRAM mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 controller (DDRCTRL)

Ang DDRCTRL inubanan sa DDRPHYC naghatag usa ka kompleto nga solusyon sa interface sa memorya alang sa subsystem sa memorya sa DDR. · Usa ka 64-bit AMBA 4 AXI ports interface (XPI) · AXI clock asynchronous sa controller · DDR memory cypher engine (DDRMCE) nga adunay AES-128 DDR on-the-fly write
pag-encrypt/pagbasa sa decryption. · Gisuportahan nga mga sumbanan:
Ang detalye sa JEDEC DDR3 SDRAM, JESD79-3E para sa DDR3/3L nga adunay 16-bit interface
Ang detalye sa JEDEC LPDDR2 SDRAM, JESD209-2E para sa LPDDR2 nga adunay 16-bit interface
Ang detalye sa JEDEC LPDDR3 SDRAM, JESD209-3B para sa LPDDR3 nga adunay 16-bit interface
· Advanced scheduler ug SDRAM command generator · Programmable full data width (16-bit) o tunga sa data width (8-bit) · Advanced QoS nga suporta nga adunay tulo ka traffic class sa pagbasa ug duha ka traffic classes sa pagsulat · Mga opsyon aron malikayan ang kagutom sa ubos nga priority traffic · Garantiya nga panaghiusa alang sa write-after-read (WAR) ug read-after-write (RAW) sa
AXI ports · Programmable nga suporta alang sa burst length nga mga opsyon (4, 8, 16) · Isulat ang combine aron tugotan ang daghang mga pagsulat sa samang adres nga mahiusa ngadto sa usa ka
usa ka pagsulat · Usa ka ranggo nga configuration

DS13875 Pin 5

21/219
48

Functional nga mataposview

STM32MP133C/F

· Suporta sa awtomatik nga SDRAM power-down entry ug exit tungod sa kakulang sa pag-abot sa transaksyon alang sa programmable nga oras
· Suporta sa awtomatikong paghunong sa orasan (LPDDR2/3) nga pagsulod ug paggawas tungod sa kakulang sa pag-abot sa transaksyon
· Suporta sa awtomatik nga low-power mode nga operasyon tungod sa kakulang sa pag-abot sa transaksyon alang sa programmable nga oras pinaagi sa hardware low-power interface
· Programmable paging policy · Suporta sa awtomatik o ubos sa software control self-refresh entry ug exit · Suporta sa lawom nga power-down entry ug exit ubos sa software control (LPDDR2 ug
LPDDR3) · Suporta sa klaro nga SDRAM mode register updates ubos sa software control · Flexible address mapper logic aron tugotan ang aplikasyon nga piho nga pagmapa sa row, column,
bank bits · Mga kapilian sa pagkontrol sa pag-refresh nga mapili sa user · DDRPERFM nga may kalabutan nga block aron makatabang sa pagmonitor ug pag-tune sa performance
Ang DDRCTRL ug DDRPHYC mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.
Ang DDRMCE (DDR memory cypher engine) nag-unang mga bahin gilista sa ubos: · AXI system bus master/slave interfaces (64-bit) · In-line encryption (para sa pagsulat) ug decryption (para sa pagbasa), base sa embedded firewall
programming · Duha ka encryption mode matag rehiyon (maximum usa ka rehiyon): walay encryption (bypass mode),
block cipher mode · Pagsugod ug pagtapos sa mga rehiyon nga gihubit nga adunay 64-Kbyte nga granularity · Default nga pagsala (rehiyon 0): bisan unsang pag-access nga gihatag · Pagsala sa access sa rehiyon: wala
Gisuportahan nga block cipher: AES Gisuportahan nga chaining mode · Ang block mode nga adunay AES cipher nahiuyon sa ECB mode nga gitakda sa NIST FIPS publikasyon 197 advanced encryption standard (AES), nga adunay kauban nga key derivation function base sa Keccak-400 algorithm nga gipatik sa https://keccak.team website. · Usa ka set sa write-only ug lockable master key registers · AHB configuration port, privileged aware

22/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.4

TrustZone address space controller para sa DDR (TZC)

Gigamit ang TZC sa pagsala sa mga access sa pagbasa/pagsulat sa DDR controller sumala sa mga katungod sa TrustZone ug sumala sa non-secure master (NSAID) sa hangtod sa siyam ka programmable nga mga rehiyon: · Configuration gisuportahan sa kasaligang software lamang · Usa ka filter unit · Siyam ka rehiyon:
Ang Rehiyon 0 kanunay nga gipalihok ug gisakup ang tibuuk nga hanay sa adres. Ang mga rehiyon 1 hangtod 8 adunay programmable base-/end-address ug mahimong i-assign sa
bisan kinsa o duha nga mga pagsala. · Ang luwas ug dili luwas nga mga permiso sa pag-access nga giprograma sa matag rehiyon · Ang dili luwas nga mga pag-access nasala sumala sa NSAID · Ang mga rehiyon nga kontrolado sa parehas nga filter kinahanglan dili mag-overlap · Ang mga mode nga mapakyas nga adunay sayup ug/o pagkabalda · Kapabilidad sa pagdawat = 256 · Logic sa tigbantay sa ganghaan aron mahimo ug ma-disable ang matag filter · Mga speculative nga pag-access

DS13875 Pin 5

23/219
48

Functional nga mataposview

STM32MP133C/F

3.5

Mga mode sa boot

Sa pagsugod, ang boot source nga gigamit sa internal boot ROM gipili sa BOOT pin ug OTP bytes.

Talaan 2. Mga mode sa boot

BOOT2 BOOT1 BOOT0 Inisyal nga boot mode

Mga komento

Paghulat sa umaabot nga koneksyon sa:

UART ug USB(1)

USART3/6 ug UART4/5/7/8 sa default pins

USB high-speed device sa OTG_HS_DP/DM pins(2)

1 Serial NOR flash(3) Serial NOR flash sa QUADSPI(5)

e·MMC(3)

e·MMC sa SDMMC2 (default)(5)(6)

NAND flash(3)

SLC NAND flash sa FMC

Development boot (walay flash memory boot)

Gigamit aron makakuha og debug access nga walay boot gikan sa flash memory(4)

SD card(3)

SD card sa SDMMC1 (default)(5)(6)

Paghulat sa umaabot nga koneksyon sa:

0 UART ug USB(1)(3) USART3/6 ug UART4/5/7/8 sa default pins

USB high-speed device sa OTG_HS_DP/DM pins(2)

1 Serial NAND flash(3) Serial NAND flash sa QUADSPI(5)

1. Mahimong ma-disable pinaagi sa mga setting sa OTP. 2. Ang USB nanginahanglan ug HSE nga orasan/kristal (tan-awa ang AN5474 alang sa gisuportahan nga mga frequency nga adunay ug walay mga setting sa OTP). 3. Ang gigikanan sa boot mahimong usbon pinaagi sa mga setting sa OTP (alang sa exampang inisyal nga boot sa SD card, dayon e·MMC nga adunay mga setting sa OTP). 4. Cortex®-A7 core sa walay kinutuban nga loop toggling PA13. 5. Ang mga default nga pin mahimong usbon pinaagi sa OTP. 6. Sa laing bahin, ang laing interface sa SDMMC kay niini nga default mahimong mapili pinaagi sa OTP.

Bisan kung ang ubos nga lebel sa boot gihimo gamit ang mga internal nga orasan, ang ST naghatag mga pakete sa software ingon man ang mga dagkong eksternal nga interface sama sa DDR, USB (apan dili limitado sa) nanginahanglan usa ka kristal o usa ka eksternal nga oscillator nga konektado sa HSE pin.
Tan-awa ang RM0475 "STM32MP13xx advanced Arm®-based 32-bit MPUs" o AN5474 "Pagsugod sa STM32MP13xx lines hardware development" para sa mga pagpugong ug rekomendasyon bahin sa koneksyon sa HSE pins ug suportadong frequency.

24/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.6

Pagdumala sa suplay sa kuryente

3.6.1
Pagbantay:

Skema sa paghatag og kuryente
· Ang VDD mao ang nag-unang suplay alang sa I/Os ug internal nga bahin nga nagpabiling gipaandar sa panahon sa Standby mode. Mapuslanon voltage range mao ang 1.71 V ngadto sa 3.6 V (1.8 V, 2.5 V, 3.0 V o 3.3 V typ.)
Ang VDD_PLL ug VDD_ANA kinahanglan nga bitoon nga konektado sa VDD. · Ang VDDCPU mao ang Cortex-A7 CPU nga gipahinungod nga voltage suplay, kansang bili nagdepende sa
gitinguha nga frequency sa CPU. 1.22 V ngadto sa 1.38 V sa run mode. Ang VDD kinahanglan naa sa wala pa ang VDDCPU. · Ang VDDCORE mao ang nag-unang digital voltage ug kasagaran nga gipalong sa panahon sa Standby mode. Voltage range mao ang 1.21 V ngadto sa 1.29 V sa run mode. Ang VDD kinahanglang anaa sa dili pa ang VDDCORE. · Ang VBAT pin mahimong konektado sa eksternal nga baterya (1.6 V < VBAT < 3.6 V). Kung walay gigamit nga eksternal nga baterya, kini nga pin kinahanglan nga konektado sa VDD. · Ang VDDA mao ang analog (ADC/VREF), suplay voltage (1.62 V hangtod 3.6 V). Ang paggamit sa internal nga VREF+ nagkinahanglan sa VDDA nga katumbas o mas taas kay sa VREF+ + 0.3 V. · Ang VDDA1V8_REG pin mao ang output sa internal regulator, konektado sa sulod sa USB PHY ug USB PLL. Ang internal nga VDDA1V8_REG regulator gipalihok pinaagi sa default ug mahimong kontrolado sa software. Kanunay kini nga gipalong sa panahon sa Standby mode.
Ang espesipikong BYPASS_REG1V8 pin kinahanglan dili gayud pasagdan nga naglutaw. Kinahanglan nga konektado kini sa VSS o sa VDD aron ma-aktibo o ma-deactivate ang voltagug regulator. Kung ang VDD = 1.8 V, ang BYPASS_REG1V8 kinahanglan itakda. · Ang VDDA1V1_REG pin mao ang output sa internal regulator, konektado sa sulod sa USB PHY. Ang internal nga VDDA1V1_REG regulator gipalihok pinaagi sa default ug mahimong kontrolado sa software. Kanunay kini nga gipalong sa panahon sa Standby mode.
· Ang VDD3V3_USBHS mao ang USB high-speed nga suplay. Voltage range kay 3.07 V hangtod 3.6 V.
Ang VDD3V3_USBHS kinahanglan dili naa gawas kung naa ang VDDA1V8_REG, kung dili ang permanenteng kadaot mahimong mahitabo sa STM32MP133C/F. Kinahanglang segurohon kini pinaagi sa han-ay sa ranggo sa PMIC o uban sa gawas nga bahin sa kaso sa discrete component power supply nga pagpatuman.
· Ang VDDSD1 ug VDDSD2 mao ang SDMMC1 ug SDMMC2 SD card power supply aron suportahan ang ultra-high-speed mode.
· Ang VDDQ_DDR mao ang suplay sa DDR IO. 1.425 V hangtod 1.575 V alang sa pag-interfacing sa mga memorya sa DDR3 (1.5 V typ.)
1.283 V ngadto sa 1.45 V alang sa interfacing DDR3L memory (1.35 V typ.)
1.14 V ngadto sa 1.3 V para sa interfacing LPDDR2 o LPDDR3 memory (1.2 V typ.)
Atol sa power-up ug power-down nga mga hugna, ang mosunod nga power sequence nga mga kinahanglanon kinahanglang tahuron:
· Kung ang VDD ubos sa 1 V, ang ubang mga suplay sa kuryente (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) kinahanglang magpabilin ubos sa VDD + 300 mV.
· Kung ang VDD labaw sa 1 V, ang tanan nga suplay sa kuryente independente.
Atol sa power-down phase, ang VDD mahimong temporaryong mahimong mas ubos kay sa ubang mga suplay kon ang enerhiya nga gihatag sa STM32MP133C/F magpabilin ubos sa 1 mJ. Gitugotan niini ang mga eksternal nga decoupling capacitor nga ma-discharge nga adunay lainlaing mga kanunay nga oras sa panahon sa pagpaubos sa kusog nga yugto.

DS13875 Pin 5

25/219
48

Functional nga mataposview
V 3.6
VBOR0 1

Figure 2. Power-up/down nga han-ay

STM32MP133C/F

VDDX(1) VDD

3.6.2
Mubo nga sulat: 26/219

0.3

Kusug nga gahum

Operating mode

Pag-power down

panahon

Dili balido nga lugar sa suplay

VDDX < VDD + 300 mV

Ang VDDX nga independente sa VDD

MSv47490V1

1. Ang VDDX nagtumong sa bisan unsang suplay sa kuryente taliwala sa VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Superbisor sa suplay sa kuryente

Ang mga device adunay integrated power-on reset (POR)/ power-down reset (PDR) circuitry inubanan sa Brownout reset (BOR) circuitry:
· Pag-reset sa gahum (POR)
Ang superbisor sa POR nagmonitor sa suplay sa kuryente sa VDD ug gitandi kini sa usa ka pirmi nga threshold. Ang mga device magpabilin sa reset mode kon ang VDD ubos niini nga threshold, · Power-down reset (PDR)
Ang superbisor sa PDR nagmonitor sa suplay sa kuryente sa VDD. Usa ka pag-reset ang namugna kung ang VDD nahulog sa ubos sa usa ka piho nga threshold.
· Pag-reset sa Brownout (BOR)
Ang superbisor sa BOR nagmonitor sa suplay sa kuryente sa VDD. Tulo ka BOR thresholds (gikan sa 2.1 ngadto sa 2.7 V) mahimong ma-configure pinaagi sa opsyon nga mga byte. Ang usa ka pag-reset mamugna kung ang VDD nahulog sa ubos niini nga threshold.
· Power-on reset VDDCORE (POR_VDDCORE) Ang POR_VDDCORE supervisor nagmonitor sa VDDCORE nga suplay sa kuryente ug nagtandi niini sa usa ka fixed threshold. Ang VDDCORE domain nagpabilin sa reset mode kung ang VDDCORE naa sa ubos niini nga threshold.
· Power-down reset VDDCORE (PDR_VDDCORE) Ang PDR_VDDCORE supervisor nagmonitor sa VDDCORE power supply. Usa ka VDDCORE nga pag-reset sa domain mamugna kung ang VDDCORE nahulog ubos sa usa ka piho nga threshold.
· Power-on-reset VDDCPU (POR_VDDCPU) Ang POR_VDDCPU supervisor nagmonitor sa VDDCPU power supply ug nagtandi niini sa usa ka fixed threshold. Ang domain sa VDDCPU nagpabilin sa reset mode kung ang VDDCORE naa sa ubos niini nga threshold.
Ang PDR_ON pin gitagana alang sa STMicroelectronics production tests ug kinahanglang konektado kanunay sa VDD sa usa ka aplikasyon.

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.7

Ubos nga gahum nga estratehiya

Adunay daghang mga paagi aron makunhuran ang konsumo sa kuryente sa STM32MP133C/F: · Pakunhuran ang dinamikong konsumo sa kuryente pinaagi sa pagpahinay sa mga orasan sa CPU ug/o ang
mga orasan sa bus matrix ug/o pagkontrol sa indibidwal nga mga orasan sa peripheral. · Pag-save sa konsumo sa kuryente kung ang CPU IDLE, pinaagi sa pagpili sa mga magamit nga mubu
power modes sumala sa gikinahanglan sa user application. Gitugotan niini ang labing kaayo nga pagkompromiso tali sa mubo nga oras sa pagsugod, ubos nga pagkonsumo sa kuryente, ingon man ang magamit nga mga gigikanan sa pagmata, nga makab-ot. · Gamita ang DVFS (dinamikong voltage ug frequency scaling) operating point nga direktang nagkontrol sa CPU clock frequency ingon man sa VDDCPU output supply.
Gitugotan sa mga operating mode ang pagkontrol sa pag-apod-apod sa orasan sa lainlaing mga bahin sa sistema ug ang gahum sa sistema. Ang mode sa operasyon sa sistema gimaneho sa MPU sub-system.
Ang MPU sub-system low-power modes gilista sa ubos: · CSleep: Ang mga orasan sa CPU gipahunong ug ang (mga) peripheral nga orasan naglihok isip
nga kaniadto gibutang sa RCC (reset ug clock controller). · CStop: Ang CPU peripheral(s) nga mga orasan gipahunong. · Cstandby: VDDCPU OFF
Ang CSleep ug CStop low-power modes gisulod sa CPU sa dihang nagpatuman sa WFI (wait for interrupt) o WFE (wait for event) nga mga instruksyon.
Ang sistema sa operating mode nga magamit mao ang mga musunud: · Pagdagan (sistema sa tibuuk nga pasundayag niini, VDDCORE, VDDCPU ug mga orasan ON) · Paghunong (mga orasan OFF) · LP-Stop (mga orasan OFF) · LPLV-Stop (mga orasan OFF, VDDCORE ug VDDCPU nga lebel sa suplay mahimong ipaubos) · LPLV-Stopby OFF2, VDDCPU minusan) (VDDCPU, VDDCORE, ug mga orasan OFF)

Talaan 3. Sistema batok sa CPU power mode

Mode sa gahum sa sistema

CPU

Run mode

CRun o CSleep

Stop mode LP-Stop mode LPLV-Stop mode LPLV-Stop2 mode
Standby mode

CStop o CStandby CStandby

3.8

Reset ug clock controller (RCC)

Ang orasan ug reset controller nagdumala sa henerasyon sa tanan nga mga orasan, ingon man ang clock gating, ug ang pagkontrol sa sistema ug peripheral resets.RCC naghatag ug taas nga pagka-flexible sa pagpili sa mga tinubdan sa orasan ug nagtugot sa paggamit sa mga ratios sa orasan aron mapalambo ang konsumo sa kuryente. Dugang pa, sa pipila ka mga peripheral sa komunikasyon nga makahimo sa pagtrabaho uban

DS13875 Pin 5

27/219
48

Functional nga mataposview

STM32MP133C/F

3.8.1 3.8.2

duha ka lainlain nga mga domain sa orasan (bisan usa ka orasan sa interface sa bus o usa ka orasan sa peripheral sa kernel), mahimo’g usbon ang frequency sa sistema nga wala’y pagbag-o sa baudrate.
Pagdumala sa orasan
Ang mga himan nag-embed sa upat ka internal nga oscillator, duha ka oscillator nga adunay eksternal nga kristal o resonator, tulo ka internal nga oscillator nga adunay paspas nga oras sa pagsugod ug upat ka PLL.
Ang RCC nakadawat sa mosunod nga mga tinubdan sa orasan nga mga input: · Mga internal nga oscillator:
64 MHz HSI clock (1 % accuracy) 4 MHz CSI clock 32 kHz LSI clock · External oscillators: 8-48 MHz HSE clock 32.768 kHz LSE clock
Ang RCC naghatag ug upat ka PLL: · PLL1 nga gipahinungod sa CPU clocking · PLL2 nga naghatag:
mga orasan para sa AXI-SS (lakip ang APB4, APB5, AHB5 ug AHB6 bridges) nga mga orasan para sa DDR interface · PLL3 nga naghatag ug: mga orasan para sa multi-Layer AHB ug peripheral bus matrix (lakip ang APB1,
APB2, APB3, APB6, AHB1, AHB2, ug AHB4) kernel clocks para sa mga peripheral · PLL4 nga gipahinungod sa henerasyon sa mga kernel clock alang sa nagkalain-laing peripheral
Ang sistema magsugod sa HSI nga orasan. Ang aplikasyon sa gumagamit mahimo dayon nga mopili sa pagsumpo sa orasan.
Mga tinubdan sa pag-reset sa sistema
Ang power-on reset mag-initialize sa tanang registers gawas sa debug, usa ka bahin sa RCC, usa ka bahin sa RTC ug power controller status registers, ingon man ang Backup power domain.
Ang pag-reset sa aplikasyon gihimo gikan sa usa sa mosunod nga mga tinubdan: · pag-reset gikan sa NRST pad · pag-reset gikan sa POR ug PDR signal (kasagarang gitawag nga power-on reset) · pag-reset gikan sa BOR (sa kasagaran gitawag og brownout) · pag-reset gikan sa independent watchdog 1 · pag-reset gikan sa independent watchdog 2 · software system nga gi-reset gikan sa HPUSE, · Ang feature nga napakyas sa HPUSE-A7 gi-activate
Ang pag-reset sa sistema gihimo gikan sa usa sa mosunod nga mga tinubdan: · pag-reset sa aplikasyon · pag-reset gikan sa POR_VDDCORE signal · paggawas gikan sa Standby mode ngadto sa Run mode

28/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

Ang pag-reset sa MPU processor gihimo gikan sa usa sa mosunod nga mga tinubdan: · usa ka pag-reset sa sistema · matag higayon nga ang MPU mogawas sa CStandby · usa ka software nga pag-reset sa MPU gikan sa Cortex-A7 (CPU)

3.9

Kinatibuk-ang katuyoan nga input/outputs (GPIOs)

Ang matag usa sa mga GPIO pin mahimong ma-configure sa software isip output (push-pull o open-drain, adunay o walay pull-up o pull-down), isip input (nga adunay o walay pull-up o pull-down) o isip peripheral alternate function. Kadaghanan sa mga GPIO pin gipaambit sa digital o analog alternate functions. Ang tanan nga mga GPIO kay high-current-capable ug adunay speed selection para mas maayo nga madumala ang internal noise, power consumption ug electromagnetic emission.
Pagkahuman sa pag-reset, ang tanan nga GPIO naa sa analog mode aron makunhuran ang konsumo sa kuryente.
Ang I/O configuration mahimong ma-lock kung gikinahanglan pinaagi sa pagsunod sa usa ka piho nga han-ay aron malikayan ang bakak nga pagsulat sa I/Os nga mga rehistro.
Ang tanan nga GPIO pins mahimong tagsa-tagsa nga itakda nga luwas, nga nagpasabot nga ang software nga maka-access niini nga mga GPIO ug ang mga kaubang peripheral nga gihubit nga luwas gipugngan aron masiguro ang software nga nagdagan sa CPU.

3.10
Mubo nga sulat:

TrustZone protection controller (ETZPC)
Ang ETZPC gigamit sa pag-configure sa TrustZone nga seguridad sa mga bus masters ug mga ulipon nga adunay programmable-security attributes (securable resources). Pananglitan: · Ang on-chip SYSRAM luwas nga gidak-on sa rehiyon mahimong maprograma. · Ang mga peripheral sa AHB ug APB mahimong luwas o dili luwas. · Ang AHB SRAM mahimong luwas o dili luwas.
Sa kasagaran, ang SYSRAM, AHB SRAM ug mga securable nga peripheral gitakda aron ma-secure ang access lamang, busa, dili ma-access sa mga dili-secure nga masters sama sa DMA1/DMA2.

DS13875 Pin 5

29/219
48

Functional nga mataposview

STM32MP133C/F

3.11

Bus-interconnect nga matrix
Ang mga himan adunay usa ka AXI bus matrix, usa ka nag-unang AHB bus matrix ug mga taytayan sa bus nga nagtugot sa mga master sa bus nga madugtong sa mga ulipon sa bus (tan-awa ang hulagway sa ubos, ang mga tulbok nagrepresentar sa gipalihok nga master/slave connections).
Hulagway 3. STM32MP133C/F bus matrix

MDMA

SDMMC2

SDMMC1

DBG Gikan sa MLAHB interconnect USBH

CPU

ETH1 ETH2

128-gamay

AXIM

M1 M2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

Default nga ulipon AXIMC

NIC-400 AXI 64 bits 266 MHz – 10 ka agalon / 10 ka ulipon

Gikan sa AXIM interconnect DMA1 DMA2 USBO DMA3

M1 M2

M3 M4

M6 M7

S4 S5 Interconnect AHB 32 bits 209 MHz – 8 masters / 6 ulipon

DDRCTRL 533 MHz AHB bridge to AHB6 To MLAHB interconnect FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB bridge to AHB5 APB bridge to APB5 APB bridge to DBG APB
AXI 64 dungan nga master port AXI 64 dungan nga ulipon port AXI 64 asynchronous master port AXI 64 asynchronous nga ulipon port AHB 32 dungan nga master port AHB 32 dungan nga ulipon port AHB 32 asynchronous master port AHB 32 asynchronous nga ulipon port
Bridge sa AHB2 SRAM1 SRAM2 SRAM3 Sa AXIM interconnect Bridge sa AHB4
MSv67511V2

MLAHB

30/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.12

DMA controllers
Gipakita sa mga aparato ang mosunod nga mga module sa DMA aron madiskarga ang kalihokan sa CPU: · usa ka master nga direktang pag-access sa memorya (MDMA)
Ang MDMA usa ka high-speed DMA controller, nga maoy nagdumala sa tanang matang sa memory transfers (peripheral-to-memory, memory-to-memory, memory-to-peripheral), nga walay bisan unsang aksyon sa CPU. Kini adunay usa ka master AXI interface. Ang MDMA makahimo sa pag-interface sa ubang mga DMA controllers aron ma-extend ang standard nga kapabilidad sa DMA, o direktang makadumala sa peripheral DMA requests. Ang matag usa sa 32 ka mga channel makahimo sa block transfers, balik-balik nga block transfers ug linked list transfers. Ang MDMA mahimong itakda aron makahimo og luwas nga mga pagbalhin ngadto sa luwas nga mga panumduman. · tulo ka DMA controllers (dili secure DMA1 ug DMA2, plus secure DMA3) Ang matag controller adunay dual-port AHB, alang sa kinatibuk-an nga 16 non-secure ug walo ka secure DMA channels sa paghimo sa FIFO-based block transfers.
Duha ka DMAMUX units nga multiplex ug rota ang DMA peripheral requests ngadto sa tulo ka DMA controllers, nga adunay taas nga flexibility, pagpa-maximize sa gidaghanon sa DMA requests nga dungan nga nagdagan, ingon man usab sa paghimo og DMA requests gikan sa peripheral output triggers o DMA nga mga panghitabo.
Gimapa sa DMAMUX1 ang mga hangyo sa DMA gikan sa dili luwas nga mga peripheral hangtod sa mga kanal sa DMA1 ug DMA2. Gimapa sa DMAMUX2 ang mga hangyo sa DMA gikan sa luwas nga mga peripheral hangtod sa mga channel sa DMA3.

3.13

Extended interrupt ug event controller (EXTI)
Ang extended interrupt ug event controller (EXTI) nagdumala sa CPU ug system wakeup pinaagi sa ma-configure ug direkta nga mga input sa panghitabo. Naghatag ang EXTI og mga hangyo sa pagmata sa kontrol sa kuryente, ug nagmugna og usa ka interrupt nga hangyo sa GIC, ug mga panghitabo sa input sa panghitabo sa CPU.
Ang EXTI wakeup requests nagtugot sa sistema nga mahigmata gikan sa Stop mode, ug ang CPU nga mahigmata gikan sa CStop ug CStandby modes.
Ang interrupt request ug event request generation mahimo usab nga gamiton sa Run mode.
Ang EXTI naglakip usab sa EXTI IOport nga pagpili.
Ang matag interrupt o panghitabo mahimong itakda nga luwas aron mapugngan ang pag-access sa luwas nga software lamang.

3.14

Ang yunit sa pagkalkula sa tseklik nga pagbalik sa siklik (CRC)
Ang CRC (cyclic redundancy check) nga yunit sa kalkulasyon gigamit aron makakuha og CRC code gamit ang programmable polynomial.
Taliwala sa ubang mga aplikasyon, ang mga teknik nga nakabase sa CRC gigamit aron mapamatud-an ang pagpadala sa datos o integridad sa pagtipig. Sa sakup sa EN / IEC 60335-1 nga sumbanan, nagtanyag sila usa ka paagi sa pag-verify sa integridad sa flash memory. Ang CRC calculation unit nagtabang sa pag-compute sa usa ka signature sa software sa panahon sa runtime, nga itandi sa usa ka reference signature nga namugna sa link-time ug gitipigan sa gihatag nga memory location.

DS13875 Pin 5

31/219
48

Functional nga mataposview

STM32MP133C/F

3.15

Flexible memory controller (FMC)
Ang nag-unang bahin sa FMC controller mao ang mosunod: · Interface uban sa static-memory mapped device lakip ang:
NOR flash memory Static o pseudo-static random access memory (SRAM, PSRAM) NAND flash memory nga adunay 4-bit/8-bit BCH hardware ECC · 8-,16-bit data bus width · Independent chip-select control alang sa matag memory bank · Independent configuration alang sa matag memory bank · Isulat ang FIFO
Ang mga rehistro sa configuration sa FMC mahimong luwas.

3.16

Dual Quad-SPI memory interface (QUADSPI)
Ang QUADSPI usa ka espesyal nga interface sa komunikasyon nga nagpunting sa single, dual o quad SPI flash memory. Mahimo kini nga molihok sa bisan asa sa tulo ka mosunod nga mga paagi: · Dili direkta nga paagi: ang tanan nga mga operasyon gihimo gamit ang mga rehistro sa QUADSPI. · Status-polling mode: ang external flash memory status register regular nga basahon ug
ang usa ka interrupt mahimong mamugna sa kaso sa flag setting. · Memory-mapped mode: ang external flash memory gimapa sa address space
ug makita sa sistema ingon nga kini usa ka internal nga panumduman.
Ang throughput ug kapasidad mahimong madugangan og duha ka pilo gamit ang dual-flash mode, diin duha ka Quad-SPI flash memory ang dungan nga ma-access.
Ang QUADSPI giubanan sa usa ka delay block (DLYBQS) nga nagtugot sa suporta sa eksternal nga frequency sa datos nga labaw sa 100 MHz.
Ang mga rehistro sa pagsumpo sa QUADSPI mahimong luwas, ingon man ang block sa paglangan niini.

3.17

Analog-to-digital converters (ADC1, ADC2)
Ang mga himan nag-embed sa duha ka analog-to-digital converters, kansang resolusyon mahimong ma-configure sa 12-, 10-, 8- o 6-bit. Ang matag ADC nag-ambit hangtod sa 18 ka eksternal nga mga kanal, nga naghimo sa mga pagkakabig sa usa ka shot o scan mode. Sa scan mode, ang awtomatikong pagkakabig gihimo sa usa ka pinili nga grupo sa mga analog input.
Ang duha ka ADC adunay luwas nga mga interface sa bus.
Ang matag ADC mahimong maserbisyuhan sa usa ka DMA controller, sa ingon nagtugot sa awtomatik nga pagbalhin sa ADC nga nakabig nga mga bili ngadto sa usa ka destinasyon nga lokasyon nga walay bisan unsang software nga aksyon.
Dugang pa, ang usa ka analog watchdog nga bahin mahimong tukma nga monitor sa nakabig voltage sa usa, pipila o tanan nga pinili nga mga channel. Nahimo ang usa ka interrupt kung ang nakabig nga voltage naa sa gawas sa giprograma nga mga sukaranan.
Aron ma-synchronize ang pagkakabig sa A/D ug mga timer, ang mga ADC mahimong ma-trigger sa bisan unsang TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 ug LPTIM3 timers.

32/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.18

Sensor sa temperatura
Ang mga himan nag-embed sa usa ka sensor sa temperatura nga nagpatunghag voltage (VTS) nga magkalahi sa linya sa temperatura. Kini nga sensor sa temperatura konektado sa sulod sa ADC2_INP12 ug mahimong masukod ang temperatura sa palibot sa aparato gikan sa 40 hangtod +125 °C nga adunay katukma nga ± 2%.
Ang sensor sa temperatura adunay maayo nga linearity, apan kini kinahanglan nga i-calibrate aron makakuha usa ka maayo nga kinatibuk-ang katukma sa pagsukod sa temperatura. Ingon nga ang temperatura sensor offset managlahi gikan sa chip ngadto sa chip tungod sa proseso variation, ang uncalibrated internal temperatura sensor mao ang angay alang sa mga aplikasyon nga makamatikod sa temperatura kausaban lamang. Aron mapauswag ang katukma sa pagsukod sa sensor sa temperatura, ang matag aparato indibidwal nga gi-calibrate sa pabrika sa ST. Ang datos sa pag-calibrate sa pabrika sa temperatura sensor gitipigan sa ST sa OTP nga lugar, nga ma-access sa read-only mode.

3.19

Digital temperature sensor (DTS)
Ang mga himan nag-embed sa usa ka frequency output temperature sensor. Giihap sa DTS ang frequency base sa LSE o PCLK aron mahatagan ang impormasyon sa temperatura.
Gisuportahan ang mga musunod nga mga gimbuhaton: · pag-interrupt nga henerasyon pinaagi sa threshold sa temperatura · paghimo og signal sa pagmata pinaagi sa threshold sa temperatura

3.20
Mubo nga sulat:

operasyon sa VBAT
Ang VBAT power domain naglangkob sa RTC, backup registers ug backup SRAM.
Aron ma-optimize ang gidugayon sa baterya, kini nga power domain gihatag sa VDD kung magamit o sa voltage gipadapat sa VBAT pin (kung wala ang suplay sa VDD). Ang gahum sa VBAT gibalhin kung ang PDR nakamatikod nga ang VDD nahulog ubos sa lebel sa PDR.
Ang voltage sa VBAT pin mahimong ihatag sa usa ka eksternal nga baterya, usa ka supercapacitor o direkta sa VDD. Sa ulahi nga kaso, ang VBAT mode dili magamit.
Ang operasyon sa VBAT gi-aktibo kung wala ang VDD.
Walay usa niini nga mga panghitabo (external interrupts, TAMP event, o RTC alarm/events) makahimo sa direktang pagpasig-uli sa VDD supply ug pagpugos sa device gikan sa VBAT operation. Bisan pa, si TAMP Ang mga panghitabo ug RTC alarm/event mahimong magamit aron makamugna og signal sa usa ka external circuitry (kasagaran usa ka PMIC) nga makapabalik sa VDD supply.

DS13875 Pin 5

33/219
48

Functional nga mataposview

STM32MP133C/F

3.21

Voltage reference buffer (VREFBUF)
Ang mga himan nag-embed sa usa ka voltage reference buffer nga mahimong gamiton isip voltage pakisayran para sa mga ADC, ug ingon usab voltage reperensiya alang sa gawas nga mga sangkap pinaagi sa VREF+ pin. Ang VREFBUF mahimong luwas. Ang internal nga VREFBUF nagsuporta sa upat ka voltages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Usa ka eksternal nga voltage reference mahimong ihatag pinaagi sa VREF+ pin kon ang internal VREFBUF off.
Hulagway 4. Voltage reference buffer

VREFINT

–

VREF+

VSSA

MSv64430V1

3.22

Digital filter alang sa sigma-delta modulator (DFSDM)
Ang mga himan nag-embed sa usa ka DFSDM nga adunay suporta alang sa duha ka digital filter modules ug upat ka external input serial channels (transceivers) o alternately upat ka internal parallel inputs.
Ang DFSDM nag-interface sa mga eksternal nga modulator sa aparato ug naghimo sa digital nga pagsala sa nadawat nga mga sapa sa datos. ang mga modulator gigamit sa pag-convert sa mga analog signal ngadto sa digital-serial streams nga naglangkob sa mga input sa DFSDM.
Ang DFSDM mahimo usab nga mag-interface sa PDM (pulse-density modulation) nga mga mikropono ug ipahigayon ang PDM ngadto sa PCM conversion ug pagsala (hardware accelerated). Ang DFSDM adunay opsyonal nga parallel data stream inputs gikan sa ADCs o gikan sa device memory (pinaagi sa DMA/CPU nga pagbalhin ngadto sa DFSDM).
Ang mga transceiver sa DFSDM nagsuporta sa daghang mga format sa serial-interface (aron suportahan ang lainlaing mga modulator). Ang DFSDM digital filter modules nagpahigayon sa digital processing sumala sa user-defined filter parameters nga adunay hangtod sa 24-bit final ADC resolution.

34/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

Ang DFSDM peripheral nagsuporta: · Upat ka multiplexed input digital serial channels:
ma-configure nga interface sa SPI aron makonektar ang nagkalain-laing modulators ma-configurable nga Manchester coded 1-wire interface PDM (pulse-density modulation) input sa mikropono maximum input clock frequency hangtod sa 20 MHz (10 MHz para sa Manchester coding) clock output para sa modulators (0 to 20 MHz) · Alternative inputs gikan sa upat ka internal nga digital parallel data nga mga tinubdan (hangtod sa 16 ka internal nga digital parallel nga mga tinubdan sa data): (DMA) · Duha ka digital filter modules nga adunay adjustable digital signal processing: Sincx filter: filter order/type (1 to 5), oversampling ratio (1 ngadto sa 1024) integrator: oversampling ratio (1 ngadto sa 256) · Hangtod sa 24-bit output data resolution, gipirmahan nga output data format · Automatic data offset correction (offset gitipigan sa rehistro sa user) · Continuous or single conversion · Start-of-conversion triggered by: software trigger internal timers external events start-of-conversion synchronous with first digital filter module (DFSdogeaturing) · Analoghold thres mga rehistro nga gipahinungod nga ma-configure nga Sincx digital filter (order = 1 hangtod 3,
oversampling ratio = 1 ngadto sa 32) input gikan sa final output data o gikan sa pinili nga input digital serial channels padayon nga pag-monitor nga independente gikan sa standard conversion · Short-circuit detector aron ma-detect ang saturated analog input values (ubos ug taas nga range): hangtod sa 8-bit counter aron ma-detect ang 1 ngadto sa 256 ka sunod-sunod nga 0 o 1 sa serial data stream nga padayon nga pagmonitor sa matag input nga shortcircuit nga panghitabo sa panghitabo · Breakdog signal nga panghitabo sa input sa serial channel · Breakdog nga panghitabo Extremes detector: pagtipig sa minimum ug maximum values sa final conversion data nga gi-refresh sa software · DMA capability to read the final conversion data · Interrupts: end of conversion, overrun, analog watchdog, short circuit, input serial channel clock absence · “Regular” o “injected” conversions: “regular” conversions mahimong hangyoon sa bisan unsang oras o bisan sa padayon nga mode
nga wala’y epekto sa oras sa "gi-inject" nga mga pagkakabig nga "gi-inject" nga mga pagkakabig alang sa tukma nga oras ug adunay taas nga prayoridad sa pagkakabig

DS13875 Pin 5

35/219
48

Functional nga mataposview

STM32MP133C/F

3.23

Tinuod nga Random Number Generator (RNG)
Ang mga himan nag-embed sa usa ka RNG nga naghatud sa 32-bit nga random nga mga numero nga gihimo sa usa ka integrated analog circuit.
Ang RNG mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.
Ang tinuod nga RNG nagkonektar sa gisiguro nga AES ug PKA peripheral pinaagi sa usa ka dedikado nga bus (dili mabasa sa CPU).

3.24

Cryptographic ug hash processors (CRYP, SAES, PKA ug HASH)
Ang mga himan nag-embed sa usa ka cryptographic processor nga nagsuporta sa advanced cryptographic algorithms kasagaran gikinahanglan aron masiguro ang confidentiality, authentication, data integrity ug nonrepudiation sa dihang makigbayloay og mga mensahe sa kauban.
Ang mga himan usab nag-embed sa usa ka dedikado nga DPA resistant secure AES 128- ug 256-bit key (SAES) ug PKA hardware encryption/decryption accelerator, nga adunay gipahinungod nga hardware bus nga dili ma-access sa CPU.
CRYP nag-unang bahin: · DES/TDES (data encryption standard/triple data encryption standard): ECB (electronic
codebook) ug CBC (cipher block chaining) chaining algorithms, 64-, 128- o 192-bit key · AES (advanced encryption standard): ECB, CBC, GCM, CCM, ug CTR (counter mode) chaining algorithms, 128-, 192- o 256-bit key
Panguna nga bahin sa Universal HASH: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (secure nga HASH algorithm) · HMAC
Gisuportahan sa cryptographic accelerator ang paghimo sa hangyo sa DMA.
Ang CRYP, SAES, PKA ug HASH mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.

3.25

Boot ug seguridad ug kontrol sa OTP (BSEC)
Ang BSEC (boot ug seguridad ug kontrol sa OTP) gituyo aron makontrol ang usa ka OTP (usa ka higayon nga maprograma) nga fuse box, nga gigamit alang sa naka-embed nga dili dali nga pagtipig alang sa pagsumpo sa aparato ug mga parameter sa seguridad. Ang ubang bahin sa BSEC kinahanglang i-configure nga ma-access sa luwas nga software lamang.
Ang BSEC makagamit ug OTP nga mga pulong para sa pagtipig sa HWKEY 256-bit para sa SAES (secure AES).

36/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.26

Mga timer ug tigbantay
Ang mga himan naglakip sa duha ka advanced-control timers, napulo ka general-purpose timers (diin pito ang gi-secure), duha ka basic timers, lima ka low-power timers, duha ka watchdogs, ug upat ka system timers sa matag Cortex-A7.
Ang tanan nga mga timer counter mahimong frozen sa debug mode.
Ang lamesa sa ubos nagtandi sa mga bahin sa advanced-control, general-purpose, basic ug low-power timers.

Timer nga tipo

Timer

Talaan 4. Pagtandi sa dagway sa timer

Counter nga resolusyon-
tion

Tipo nga kontra

Prescaler nga hinungdan

Pagmugna sa hangyo sa DMA

Pagkuha / pagtandi sa mga channel

Komplementaryong output

Max nga interface
orasan (MHz)

Max
timer
orasan (MHz)(1)

Advanced nga TIM1, -kontrol ang TIM8

16-gamay

Taas, Bisan unsang integer paubos, tali sa 1 pataas/ubos ug 65536

TIM2 TIM5

32-gamay

Taas, Bisan unsang integer paubos, tali sa 1 pataas/ubos ug 65536

TIM3 TIM4

16-gamay

Taas, Bisan unsang integer paubos, tali sa 1 pataas/ubos ug 65536

Bisan unsa nga integer

TIM12(2) 16-bit

Taliwala sa 1

Dili

Heneral

ug 65536

katuyoan

TIM13(2) TIM14(2)

16-gamay

Bisan unsa nga integer Up tali sa 1
ug 65536

Dili

Bisan unsa nga integer

TIM15(2) 16-bit

Taliwala sa 1

ug 65536

TIM16(2) TIM17(2)

16-gamay

Bisan unsa nga integer Up tali sa 1
ug 65536

sukaranan

TIM6, TIM7

16-gamay

Bisan unsa nga integer Up tali sa 1
ug 65536

LPTIM1,

Ubos nga gahum

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-gamay

1, 2, 4, 8, Up 16, 32, 64,
128

Dili

LPTIM5

104.5

209

Dili

104.5

209

Dili

104.5

209

Dili

104.5

209

Dili

104.5

209

104.5

209

104.5

209

Dili

104.5

209

1(3)

Dili

104.5 104.5

1. Ang maximum timer clock kay hangtod sa 209 MHz depende sa TIMGxPRE bit sa RCC. 2. Securable nga timer. 3. Walay capture channel sa LPTIM.

DS13875 Pin 5

37/219
48

Functional nga mataposview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Advanced-control timers (TIM1, TIM8)
Ang mga advanced-control timers (TIM1, TIM8) makita isip three-phase PWM generators nga multiplexed sa 6 ka channel. Sila adunay mga komplementaryong PWM nga mga output nga adunay programmable nga gisulod nga patay nga mga panahon. Mahimo usab kini nga isipon nga kompleto nga mga timer sa kinatibuk-ang katuyoan. Ang ilang upat ka independente nga mga channel mahimong magamit para sa: · input capture · output compare · PWM generation (edge-o center-aligned modes) · one-pulse mode output
Kung gi-configure isip standard nga 16-bit timers, sila adunay parehas nga mga feature sama sa general-purpose timers. Kung gi-configure isip 16-bit PWM generators, sila adunay bug-os nga modulasyon nga kapabilidad (0-100 %).
Ang advanced-control timer mahimong mag-uban sa mga general-purpose timers pinaagi sa timer link feature para sa synchronization o event chaining.
Gisuportahan sa TIM1 ug TIM8 ang independente nga henerasyon sa hangyo sa DMA.
Mga timer sa kinatibuk-ang katuyoan (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Adunay napulo ka ma-synchronize nga general-purpose timers nga na-embed sa STM32MP133C/F device (tan-awa ang Table 4 para sa mga kalainan). · TIM2, TIM3, TIM4, TIM5
Ang TIM 2 ug TIM5 gibase sa 32-bit auto-reload up/down counter ug 16-bit prescaler, samtang ang TIM3 ug TIM4 gibase sa 16-bit auto-reload up/downcounter ug 16-bit prescaler. Ang tanan nga mga timer adunay upat ka independente nga mga channel alang sa input capture/output compare, PWM o one-pulse mode output. Naghatag kini hangtod sa 16 nga pagdakop sa input / pagtandi sa output / PWM sa labing kadaghan nga mga pakete. Kining mga general-purpose timers mahimong magtinabangay, o uban sa uban pang general-purpose timers ug ang advanced-control timers nga TIM1 ug TIM8, pinaagi sa timer link feature para sa pag-synchronize o event chaining. Ang bisan unsa niining mga general-purpose timers mahimong gamiton aron makamugna og PWM outputs. Ang TIM2, TIM3, TIM4, TIM5 tanan adunay independente nga henerasyon sa hangyo sa DMA. Sila makahimo sa pagdumala sa quadrature (incremental) nga mga signal sa encoder ug ang mga digital nga output gikan sa usa ngadto sa upat ka hall-effect sensors. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Kini nga mga timer gibase sa 16-bit auto-reload upcounter ug 16-bit prescaler. Ang TIM13, TIM14, TIM16 ug TIM17 adunay usa ka independente nga channel, samtang ang TIM12 ug TIM15 adunay duha ka independenteng mga channel alang sa input capture/output compare, PWM o one-pulse mode output. Mahimo silang i-synchronize sa TIM2, TIM3, TIM4, TIM5 nga puno sa kinatibuk-ang katuyoan nga mga timer o gigamit isip yano nga mga timebase. Ang matag usa niini nga mga timer mahimong ipasabot (sa ETZPC) nga ma-access sa luwas nga software lamang.
Panguna nga mga timer (TIM6 ug TIM7)
Kini nga mga timer kasagarang gigamit isip usa ka generic nga 16-bit time base.
Gisuportahan sa TIM6 ug TIM7 ang independente nga henerasyon sa hangyo sa DMA.

38/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.26.4
3.26.5 3.26.6

Ubos nga mga timer (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Ang matag low-power timer adunay independente nga orasan ug nagdagan usab sa Stop mode kung kini gi-clock sa LSE, LSI o usa ka eksternal nga orasan. Ang usa ka LPTIMx makahimo sa pagpukaw sa device gikan sa Stop mode.
Kini nga mga low-power timers nagsuporta sa mosunod nga mga feature: · 16-bit up counter nga adunay 16-bit autoreload register · 16-bit compare register · Configurable output: pulse, PWM · Continuous/one-shot mode · Selectable software/hardware input trigger · Pilia nga tinubdan sa orasan:
internal nga tinubdan sa orasan: LSE, LSI, HSI o APB nga orasan sa gawas nga tinubdan sa orasan sa LPTIM input (nagtrabaho bisan walay internal nga orasan
source running, nga gigamit sa pulse counter application) · Programmable digital glitch filter · Encoder mode
Ang LPTIM2 ug LPTIM3 mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.
Independiyenteng mga iro (IWDG1, IWDG2)
Ang usa ka independente nga tigbantay gibase sa usa ka 12-bit downcounter ug usa ka 8-bit prescaler. Gi-clock kini gikan sa usa ka independente nga 32 kHz internal RC (LSI) ug, tungod kay kini naglihok nga independente gikan sa main clock, mahimo kini nga molihok sa Stop ug Standby mode. Ang IWDG mahimong gamiton isip watchdog aron i-reset ang device kung adunay problema. Kini usa ka hardware- o software nga ma-configure pinaagi sa mga byte nga kapilian.
Ang IWDG1 mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.
Generic nga mga timer (Cortex-A7 CNT)
Ang Cortex-A7 generic timers nga na-embed sa sulod sa Cortex-A7 gipakaon sa kantidad gikan sa system timing generation (STGEN).
Ang Cortex-A7 processor naghatag sa mosunod nga mga timer: · pisikal nga timer para gamiton sa luwas ug dili luwas nga mga mode
Ang mga rehistro alang sa pisikal nga timer gi-banked aron makahatag luwas ug dili luwas nga mga kopya. · virtual timer para sa paggamit sa non-secure modes · pisikal nga timer alang sa paggamit sa hypervisor mode
Ang mga generic nga timer dili mga memory mapped peripheral ug unya ma-access lamang sa piho nga Cortex-A7 coprocessor nga mga instruksyon (cp15).

3.27

System timer generation (STGEN)
Ang sistema sa timing generation (STGEN) makamugna og time-count value nga naghatag og makanunayon view sa panahon alang sa tanang Cortex-A7 generic timers.

DS13875 Pin 5

39/219
48

Functional nga mataposview

STM32MP133C/F

Ang sistema sa timing generation adunay mosunod nga mahinungdanong bahin: · 64-bit ang gilapdon aron malikayan ang roll-over nga mga isyu · Magsugod gikan sa zero o usa ka programmable value · Control APB interface (STGENC) nga makapahimo sa timer nga maluwas ug mapasig-uli
sa tibuok powerdown nga mga panghitabo · Read-only APB interface (STGENR) nga makahimo sa timer value nga mabasa sa dili-
luwas nga software ug mga himan sa pag-debug · Pagtaas sa kantidad sa orasan nga mahimong mahunong sa panahon sa pag-debug sa sistema
Ang STGENC mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.

3.28

Oras sa tinuod nga oras (RTC)
Ang RTC naghatag ug awtomatik nga pagmata aron pagdumala sa tanang low-power modes. Ang RTC kay independente nga BCD timer/counter ug naghatag ug time-of-day clock/kalendaryo nga adunay programmable alarm interrupts.
Ang RTC naglakip usab sa usa ka periodic programmable wakeup flag nga adunay interrupt capability.
Duha ka 32-bit nga mga rehistro adunay mga segundo, minuto, oras (12- o 24-oras nga format), adlaw (adlaw sa semana), petsa (adlaw sa bulan), bulan, ug tuig, nga gipahayag sa binary coded decimal format (BCD). Ang sub-segundo nga bili anaa usab sa binary format.
Gisuportahan ang binary mode aron mapagaan ang pagdumala sa driver sa software.
Ang mga kompensasyon alang sa 28-, 29- (leap year), 30-, ug 31-adlaw nga mga bulan awtomatiko nga gihimo. Ang bayad sa daylight saving time mahimo usab nga himuon.
Ang dugang nga 32-bit nga mga rehistro naglangkob sa programmable alarm subseconds, segundo, minuto, oras, adlaw, ug petsa.
Ang usa ka digital nga bahin sa pagkakalibrate magamit aron mabayran ang bisan unsang pagtipas sa katukma sa kristal nga oscillator.
Human sa pag-reset sa Backup domain, ang tanang RTC registers giprotektahan batok sa posibleng mga parasitic write accesses ug giprotektahan sa secured access.
Hangtud nga ang suplay voltage nagpabilin sa operating range, ang RTC dili mohunong, bisan unsa pa ang kahimtang sa device (Run mode, low-power mode o under reset).
Ang mga nag-unang bahin sa RTC mao ang mga musunud: · Kalendaryo nga adunay mga subsegundo, segundo, minuto, oras (12 o 24 nga format), adlaw (adlaw sa
semana), petsa (adlaw sa bulan), bulan, ug tuig · Daylight saving compensation programmable sa software · Programmable alarm uban sa interrupt function. Ang alarma mahimong ma-trigger sa bisan unsa
kombinasyon sa mga natad sa kalendaryo. · Awtomatikong wakeup unit nga nagmugna og periodic flag nga nag-trigger og automatic wakeup
interrupt · Reference clock detection: ang mas tukma nga ikaduhang tinubdan nga orasan (50 o 60 Hz) mahimong
gigamit aron mapalambo ang katukma sa kalendaryo. · Tukmang pag-synchronize sa eksternal nga orasan gamit ang sub-second shift feature · Digital calibration circuit (periodic counter correction): 0.95 ppm accuracy, nakuha sa usa ka
pag-calibrate nga bintana sa pipila ka segundo

40/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

· Orasamp function alang sa pag-save sa panghitabo · Pagtipig sa SWKEY sa RTC backup nga mga rehistro nga adunay direktang pag-access sa bus sa SAE (dili
mabasa sa CPU) · Maskable interrupts/mga panghitabo:
Alarm A Alarm B Pagmata makabalda Orasamp · Suporta sa TrustZone: RTC hingpit nga luwas nga Alarm A, alarm B, wakeup timer ug orasamp indibidwal nga luwas o dili luwas
configuration RTC calibration gihimo sa luwas sa non-secure configuration

3.29

Tamper ug backup nga mga rehistro (TAMP)
Ang 32 x 32-bit backup nga mga rehistro gipabilin sa tanang low-power mode ug usab sa VBAT mode. Mahimo kini gamiton sa pagtipig sa sensitibo nga datos tungod kay ang ilang sulud gipanalipdan sa saamper detection circuit.
Pito ka tamper input pin ug lima ka tamper output pin anaa alang sa anti-tamper detection. Ang gawas nga tampAng mga pin mahimong ma-configure alang sa pag-ila sa ngilit, ngilit ug lebel, pagtuki sa lebel nga adunay pagsala, o aktibo nga tamper nga nagdugang sa lebel sa seguridad pinaagi sa awtomatik nga pagsusi nga ang tampAng mga pin dili giablihan sa gawas o gipamubu.
TAMP nag-unang bahin · 32 backup nga mga rehistro (TAMP_BKPxR) nga gipatuman sa RTC domain nga nagpabilin
gipaandar sa VBAT kung ang gahum sa VDD gipalong · 12 tampanaa ang mga pin (pito ka mga input ug lima ka mga output) · Bisan unsang tampAng er detection makamugna og RTC timestamp panghitabo. · Bisan unsang tampAng er detection mopapas sa backup registers. · Suporta sa TrustZone:
Tamper luwas o dili luwas nga configuration Ang backup nagrehistro sa configuration sa tulo ka configurable-size nga mga lugar:
. usa ka lugar nga luwas sa pagbasa/pagsulat. usa ka pagsulat nga luwas/basaha ang dili luwas nga lugar. usa ka lugar nga dili luwas sa pagbasa/pagsulat · Monotonic counter

3.30

Inter-integrated circuit interface (I2C1, I2C2, I2C3, I2C4, I2C5)
Ang mga himan nag-embed sa lima ka mga interface sa I2C.
Ang I2C bus interface nagdumala sa mga komunikasyon tali sa STM32MP133C/F ug sa serial I2C bus. Gikontrol niini ang tanang I2C bus-specific sequencing, protocol, arbitration ug timing.

DS13875 Pin 5

41/219
48

Functional nga mataposview

STM32MP133C/F

Ang I2C peripheral nagsuporta sa: · I2C-bus specification ug user manual rev. 5 pagkaangay:
Slave ug master modes, multimaster capability Standard-mode (Sm), uban ang bitrate hangtod sa 100 kbit/s Fast-mode (Fm), uban ang bitrate hangtod sa 400 kbit/s Fast-mode Plus (Fm+), nga adunay bitrate hangtod sa 1 Mbit/s ug 20 mA output drive I/Os 7-bites setup nga setup ug 10-bit nga slave mode nga 7 ug mga oras sa pagpugong Opsyonal nga pag-inat sa orasan · System management bus (SMBus) nga espesipikasyon rev 2.0 compatibility: Hardware PEC (packet error checking) nga henerasyon ug pag-verify gamit ang ACK
control Address resolution protocol (ARP) suporta SMBus alert · Power system management protocol (PMBusTM) specification rev 1.1 compatibility · Independent nga orasan: usa ka pagpili sa independente nga mga tinubdan sa orasan nga nagtugot sa I2C communication speed nga mahimong independente gikan sa PCLK reprogramming · Wakeup gikan sa Stop mode sa address match · Programmable analog ug digital noise filters · 1-byte capability buffer nga adunay DMA capability buffer
Ang I2C3, I2C4 ug I2C5 mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.

3.31

Universal synchronous asynchronous receiver transmitter (USART1, USART2, USART3, USART6 ug UART4, UART5, UART7, UART8)
Ang mga aparato adunay upat nga naka-embed nga unibersal nga dungan nga tigdawat nga mga transmitter (USART1, USART2, USART3 ug USART6) ug upat nga unibersal nga asynchronous receiver transmitter (UART4, UART5, UART7 ug UART8). Tan-awa ang lamesa sa ubos para sa usa ka summary sa mga bahin sa USARTx ug UARTx.
Kini nga mga interface naghatag og asynchronous nga komunikasyon, IrDA SIR ENDEC nga suporta, multiprocessor communication mode, single-wire half-duplex communication mode ug adunay LIN master/slave capability. Naghatag sila og pagdumala sa hardware sa mga signal sa CTS ug RTS, ug RS485 Driver Enable. Makakomunikar sila sa gikusgon nga hangtod sa 13 Mbit/s.
Ang USART1, USART2, USART3 ug USART6 naghatag usab og Smartcard mode (ISO 7816 compliant) ug SPI-like communication capability.
Ang tanan nga USART adunay usa ka domain sa orasan nga independente gikan sa orasan sa CPU, nga gitugotan ang USARTx nga pukawon ang STM32MP133C/F gikan sa Stop mode gamit ang mga baudrates hangtod sa 200 Kbaud. Ang mga panghitabo sa pagmata gikan sa Stop mode ma-program ug mahimong:
· pagsugod gamay detection
· bisan unsang nadawat nga data frame
· usa ka piho nga giprograma nga data frame

42/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

Ang tanan nga mga interface sa USART mahimong magamit sa DMA controller.

Talaan 5. Mga bahin sa USART/UART

USART modes/features(1)

USART1/2/3/6

UART4/5/7/8

Pagkontrol sa pag-agos sa hardware alang sa modem

Padayon nga komunikasyon gamit ang DMA

Pakigsulti sa Multiprocessor

Synchronous SPI mode (master/slave)

–

Mode sa Smartcard

–

Single-wire half-duplex nga komunikasyon IrDA SIR ENDEC block

LIN mode

Doble nga orasan nga domain ug pagmata gikan sa low power mode

Ang timeout sa tigdawat makabalda sa komunikasyon sa Modbus

Pagkakita sa auto baud rate

Pag-ayo sa Pagmaneho

Ang gitas-on sa datos sa USART

7, 8 ug 9 bit

1. X = gisuportahan.

Ang USART1 ug USART2 mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.

3.32

Serial peripheral interfaces (SPI1, SPI2, SPI3, SPI4, SPI5) interintegrated sound interfaces (I2S1, I2S2, I2S3, I2S4)
Ang mga aparato adunay hangtod sa lima ka mga SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4, ug SPI5) nga nagtugot sa komunikasyon hangtod sa 50 Mbit / s sa master ug slave mode, sa half-duplex, fullduplex ug simplex mode. Ang 3-bit prescaler naghatag og walo ka master mode frequency ug ang frame ma-configure gikan sa 4 ngadto sa 16 bits. Ang tanan nga mga interface sa SPI nagsuporta sa NSS pulse mode, TI mode, hardware CRC kalkulasyon ug multiply sa 8-bit embedded Rx ug Tx FIFOs nga adunay kapabilidad sa DMA.
Ang I2S1, I2S2, I2S3, ug I2S4 kay multiplexed sa SPI1, SPI2, SPI3 ug SPI4. Mahimo kini nga operahan sa master o slave mode, sa full-duplex ug half-duplex nga mga mode sa komunikasyon, ug mahimong ma-configure aron mag-operate gamit ang 16- o 32-bit nga resolusyon isip input o output channel. Audio sampAng mga frequency sa ling gikan sa 8 kHz hangtod sa 192 kHz gisuportahan. Ang tanan nga mga interface sa I2S nagsuporta sa pagpadaghan sa 8-bit nga naka-embed nga Rx ug Tx FIFOs nga adunay kapabilidad sa DMA.
Ang SPI4 ug SPI5 mahimong mahubit (sa ETZPC) nga ma-access sa luwas nga software lamang.

3.33

Mga serial audio interface (SAI1, SAI2)
Ang mga himan nag-embed sa duha ka SAI nga nagtugot sa disenyo sa daghang stereo o mono audio protocol

DS13875 Pin 5

43/219
48

Functional nga mataposview

STM32MP133C/F

sama sa I2S, LSB o MSB-justified, PCM/DSP, TDM o AC'97. Ang usa ka output sa SPDIF magamit kung ang audio block gi-configure ingon usa ka transmitter. Aron madala kini nga lebel sa pagka-flexible ug reconfigurability, ang matag SAI adunay duha ka independente nga audio sub-block. Ang matag bloke adunay kaugalingon nga clock generator ug I/O line controller. Audio sampGisuportahan ang mga frequency sa ling hangtod sa 192 kHz. Dugang pa, hangtod sa walo ka mikropono mahimong suportahan salamat sa usa ka naka-embed nga interface sa PDM. Ang SAI mahimong magtrabaho sa master o slave configuration. Ang mga sub-block sa audio mahimong tigdawat o transmitter ug mahimo’g molihok nga dungan o asynchronously (may kalabotan sa lain). Ang SAI mahimong konektado sa ubang mga SAI aron molihok nga dungan.

3.34

Interface sa tigdawat sa SPDIF (SPDIFRX)
Ang SPDIFRX gidisenyo aron makadawat ug S/PDIF nga dagan nga nagsunod sa IEC-60958 ug IEC-61937. Kini nga mga sumbanan nagsuporta sa yano nga stereo stream hangtod sa taas nga sample rate, ug compressed multi-channel surround sound, sama sa gihubit sa Dolby o DTS (hangtod sa 5.1).
Ang SPDIFRX nag-unang mga bahin mao ang mosunod: · Moabot sa upat ka mga input anaa · Awtomatikong simbolo rate detection · Maximum nga simbolo rate: 12.288 MHz · Stereo stream gikan sa 32 ngadto sa 192 kHz gisuportahan · Suporta sa audio IEC-60958 ug IEC-61937, consumer aplikasyon · Parity bit pagdumala · Komunikasyon gamit ang DMA alang sa audio samples · Komunikasyon gamit ang DMA alang sa pagkontrol ug impormasyon sa channel sa user · Pag-interrupt sa mga kapabilidad
Ang tigdawat sa SPDIFRX naghatag sa tanan nga kinahanglan nga mga bahin aron mahibal-an ang rate sa simbolo, ug ma-decode ang umaabot nga stream sa datos. Mahimong pilion sa user ang gusto nga input sa SPDIF, ug kung adunay magamit nga balido nga signal, ang SPDIFRX re-samples the incoming signal, decodes the Manchester stream, and recognised frames, sub-frames and blocks elements. Ang SPDIFRX naghatud sa datos nga na-decode sa CPU, ug mga kauban nga bandila sa status.
Ang SPDIFRX nagtanyag usab og signal nga ginganlag spdif_frame_sync, nga nag-toggle sa S/PDIF sub-frame rate nga gigamit sa pagkuwenta sa eksaktong sample rate alang sa clock drift algorithms.

3.35

Secure digital input/output MultiMediaCard interfaces (SDMMC1, SDMMC2)
Duha ka luwas nga digital input/output MultiMediaCard interface (SDMMC) naghatag ug interface tali sa AHB bus ug SD memory card, SDIO card ug MMC device.
Ang mga feature sa SDMMC naglakip sa mosunod: · Pagsunod sa Embedded MultiMediaCard System Specification Version 5.1
Suporta sa kard alang sa tulo ka lainlaing mga mode sa databus: 1-bit (default), 4-bit ug 8-bit

44/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

(HS200 SDMMC_CK speed limitado sa maximum gitugot I/O speed)(HS400 dili suportado)
· Bug-os nga pagkaangay sa nangaging mga bersyon sa MultiMediaCards (paatras nga pagkaangay)
· Bug-os nga pagsunod sa SD memory card specifications version 4.1 (SDR104 SDMMC_CK speed limitado sa maximum nga gitugotan nga I/O speed, SPI mode ug UHS-II mode dili suportado)
· Bug-os nga pagsunod sa SDIO card specification version 4.0 Card support para sa duha ka lain-laing databus modes: 1-bit (default) ug 4-bit (SDR104 SDMMC_CK speed limitado sa maximum gitugot nga I/O speed, SPI mode ug UHS-II mode dili suportado)
· Pagbalhin sa datos hangtod sa 208 Mbyte/s para sa 8-bit mode (depende sa maximum nga gitugotan nga I/O speed)
· Data ug command output makahimo sa mga signal sa pagkontrolar sa gawas bidirectional drayber
· Gipahinungod nga DMA controller nga na-embed sa SDMMC host interface, nga nagtugot sa high-speed nga pagbalhin tali sa interface ug sa SRAM
· Suporta sa listahan nga nalambigit sa IDMA
· Gipahinungod nga mga suplay sa kuryente, VDDSD1 ug VDDSD2 alang sa SDMMC1 ug SDMMC2 matag usa, nagtangtang sa panginahanglan alang sa pagsulud sa lebel-shifter sa interface sa SD card sa mode nga UHS-I
Pipila lang ka GPIO para sa SDMMC1 ug SDMMC2 ang anaa sa gipahinungod nga VDDSD1 o VDDSD2 supply pin. Kabahin kini sa default boot GPIOs para sa SDMMC1 ug SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Mahimong mailhan sila sa alternate function table pinaagi sa mga signal nga adunay suffix nga "_VSD1" o "_VSD2".
Ang matag SDMMC giubanan sa usa ka delay block (DLYBSD) nga nagtugot sa suporta sa usa ka eksternal nga frequency sa datos nga labaw sa 100 MHz.
Ang duha ka interface sa SDMMC adunay luwas nga mga pantalan sa pag-configure.

3.36

Kontroler area network (FDCAN1, FDCAN2)
Ang controller area network (CAN) subsystem naglangkob sa duha ka CAN modules, usa ka shared message RAM memory ug usa ka clock calibration unit.
Parehong CAN modules (FDCAN1 ug FDCAN2) nahiuyon sa ISO 11898-1 (CAN protocol specification version 2.0 part A, B) ug CAN FD protocol specification version 1.0.
Usa ka 10-Kbyte nga mensahe sa RAM nga panumduman nagpatuman sa mga pagsala, nakadawat sa mga FIFO, nakadawat sa mga buffer, nagpadala sa mga panghitabo sa FIFO ug nagpadala sa mga buffer (dugang sa mga trigger alang sa TTCAN). Kini nga mensahe RAM gipaambit tali sa duha ka FDCAN1 ug FDCAN2 modules.
Ang komon nga clock calibration unit kay opsyonal. Mahimo kining gamiton aron makamugna og usa ka na-calibrate nga orasan para sa FDCAN1 ug FDCAN2 gikan sa HSI internal RC oscillator ug sa PLL, pinaagi sa pagtimbang-timbang sa mga mensahe sa CAN nga nadawat sa FDCAN1.

DS13875 Pin 5

45/219
48

Functional nga mataposview

STM32MP133C/F

3.37

Universal serial bus high-speed host (USBH)
Ang mga himan nag-embed sa usa ka USB high-speed host (hangtod sa 480 Mbit/s) nga adunay duha ka pisikal nga pantalan. Gisuportahan sa USBH ang parehas nga low, full-speed (OHCI) ingon man ang high-speed (EHCI) nga operasyon nga independente sa matag pantalan. Gihiusa niini ang duha ka mga transceiver nga mahimong magamit alang sa bisan unsang low-speed (1.2 Mbit/s), full-speed (12 Mbit/s) o high-speed nga operasyon (480 Mbit/s). Ang ikaduha nga high-speed transceiver gipaambit sa OTG high-speed.
Ang USBH nagsunod sa USB 2.0 nga detalye. Ang USBH controllers nanginahanglan dedikado nga mga orasan nga gihimo sa usa ka PLL sa sulod sa USB high-speed PHY.

3.38

USB on-the-go nga high-speed (OTG)
Ang mga himan nag-embed sa usa ka USB OTG nga high-speed (hangtod sa 480 Mbit/s) device/host/OTG peripheral. Gisuportahan sa OTG ang parehas nga full-speed ug high-speed nga operasyon. Ang transceiver alang sa high-speed nga operasyon (480 Mbit/s) gipaambit sa USB Host ikaduhang pantalan.
Ang USB OTG HS nahiuyon sa USB 2.0 specification ug sa OTG 2.0 specification. Kini adunay software-configurable endpoint setting ug nagsuporta sa pagsuspinde/pagpapadayon. Ang USB OTG controllers nanginahanglan usa ka dedikado nga 48 MHz nga orasan nga gihimo sa usa ka PLL sa sulod sa RCC o sa sulod sa USB high-speed PHY.
Ang USB OTG HS nag-unang mga bahin gilista sa ubos: · Combined Rx ug Tx FIFO gidak-on sa 4 Kbyte uban sa dinamikong FIFO sizing · SRP (session request protocol) ug HNP (host negotiation protocol) suporta · Walo ka bidirectional endpoints · 16 host channels uban sa periodic OUT suporta · Software configurable sa OTG1.3 ug OTG2.0 mode sa pagdumala sa gahum · USB sumpay sa operasyon. · Pagbag-o sa detalye sa pag-charge sa baterya 2.0 suporta · Suporta sa HS OTG PHY · Internal nga USB DMA · HNP/SNP/IP sa sulod (dili kinahanglan ang bisan unsang external nga resistor) · Para sa mga mode sa OTG/Host, kinahanglan ang switch sa kuryente kung ang mga aparato nga gipadagan sa bus
konektado.
Ang USB OTG configuration port mahimong luwas.

46/219

DS13875 Pin 5

STM32MP133C/F

Functional nga mataposview

3.39

Gigabit Ethernet MAC interface (ETH1, ETH2)
Ang mga himan naghatag og duha ka IEEE-802.3-2002-compliant gigabit media access controllers (GMAC) para sa Ethernet LAN nga komunikasyon pinaagi sa industry-standard medium-independent interface (MII), usa ka pagkunhod sa medium-independent interface (RMII), o usa ka pagkunhod sa gigabit medium-independent interface (RGMII).
Ang mga aparato nanginahanglan usa ka eksternal nga pisikal nga interface nga aparato (PHY) aron makonektar sa pisikal nga LAN bus (twisted-pair, fiber, ug uban pa). Ang PHY konektado sa device port gamit ang 17 signal para sa MII, 7 signal para sa RMII, o 13 signal para sa RGMII, ug mahimong i-clock gamit ang 25 MHz (MII, RMII, RGMII) o 125 MHz (RGMII) gikan sa STM32MP133C/F o gikan sa PHY.
Ang mga himan naglakip sa mosunod nga mga bahin: · Operation mode ug PHY interface
10-, 100-, ug 1000-Mbit/s data transfer rates Suporta sa full-duplex ug half-duplex nga mga operasyon MII, RMII ug RGMII PHY interface · Pagkontrol sa pagproseso Multi-layer Packet filtering: MAC pagsala sa tinubdan (SA) ug destinasyon (DA)
address nga adunay perpekto ug hash filter, VLAN tag-based nga pagsala nga adunay perpekto ug hash filter, Layer 3 nga pagsala sa IP source (SA) o destinasyon (DA) nga adres, Layer 4 nga pagsala sa source (SP) o destinasyon (DP) port Dobleng VLAN nga pagproseso: pagsal-ot sa hangtod sa duha ka VLAN tags sa agianan sa pagpadala, tag pagsala sa agianan sa pagdawat IEEE 1588-2008/PTPv2 nga suporta Nagsuporta sa mga istatistika sa network nga adunay mga counter sa RMON/MIB (RFC2819/RFC2665) · Pagproseso sa offload sa hardware Preamble ug start-of-frame data (SFD) pagsal-ot o pagtangtang Integrity checksum offload engine para sa IP header/ug TMPCP/LCD nga pag-load sa makina alang sa IP header/ug TMPCP/pagdawat sa payload nga makina: kalkulasyon ug pagtandi sa checksum Awtomatikong tubag sa hangyo sa ARP sa device MAC address TCP segmentation: awtomatik nga pagbahin sa dako nga TCP packet ngadto sa daghang gagmay nga mga pakete · Low-power mode Energy efficient Ethernet (standard IEEE 802.3az-2010) Remote wakeup packet ug AMD Magic PacketTM detection
Ang ETH1 ug ETH2 mahimong maprograma nga luwas. Kung luwas, ang mga transaksyon sa interface sa AXI luwas, ug ang mga rehistro sa pag-configure mahimo ra usbon pinaagi sa luwas nga mga pag-access.

DS13875 Pin 5

47/219
48

Functional nga mataposview

STM32MP133C/F

3.40

Pag-debug sa imprastraktura
Ang mga himan nagtanyag sa mosunod nga debug ug pagsubay nga mga bahin aron suportahan ang software development ug sistema integration: · Breakpoint debugging · Code execution pagsubay · Software instrumentation · JTAG debug port · Serial-wire debug port · Trigger input ug output · Trace port · Arm CoreSight debug ug pagsubay sa mga component
Ang debug mahimong makontrol pinaagi sa usa ka JTAG/serial-wire debug access port, gamit ang industriya nga standard debugging tools.
Ang usa ka pagsubay nga pantalan nagtugot sa mga datos nga makuha para sa pag-log ug pagtuki.
Ang usa ka pag-access sa debug sa luwas nga mga lugar gipagana sa mga signal sa pag-authenticate sa BSEC.

48/219

DS13875 Pin 5

STM32MP133C/F

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

Hulagway 5. STM32MP133C/F LFBGA289 ballout

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

PC14OSC32_IN

PC15OSC32_
GAWAS

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

GIPANGITA ni REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Ang numero sa ibabaw nagpakita sa ibabaw nga pakete view.

DS13875 Pin 5

49/219
97

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

STM32MP133C/F

Hulagway 6. STM32MP133C/F TFBGA289 ballout

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
GAWAS

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Ang numero sa ibabaw nagpakita sa ibabaw nga pakete view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Pin 5

STM32MP133C/F

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

Hulagway 7. STM32MP133C/F TFBGA320 ballout
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

PH2

PH8

VSS

VDD nga CPU

PE1

PD15

VDD nga CPU

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

PF8

PG9

PD11 PA12

VSS

DDR_ DQ7

DDR_ A5

VSS

PF6

PG10

PG5

VDD nga CPU

PE4

PF10 PG15

PG8

PH7

PD13

PB2

PF9

VDD nga CPU

VSS

VDD

VDD nga CPU

VDD CORE

VSS

VDD

VSS

VDDQ_ DDR

VSS

VDD

VSS

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ RESET
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

VSS_ PLL

VDD_ PLL

PH11

VDD nga CPU

PC15-

VBAT OSC32 PI3

VSS

_GAWAS

PC14-

VSS OSC32 PC13

_SA

VDD

PE2

PF4

PH6

PI2

VDD nga CPU
VDD CORE
VSS
VDD

VSS

VDD CORE

VSS

VDD CORE

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD CORE

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

PA8

PF7

PI1

PI0

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

PG1

PG11

PH3

VDD

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VSS

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

VSS

PE6

PH0OSC_IN

PA13

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

PH1OSC_ OUT

VSS_ ANA

VSS

VDD

VDDA VSSA

PA6

VSS

VDD CORE

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ ON

DDR_ DQ13

DDR_ DQ9

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

PWR_

PG3

PG12 CPU_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ ON

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Ang numero sa ibabaw nagpakita sa ibabaw nga pakete view.

MSv65068V5

DS13875 Pin 5

51/219
97

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

STM32MP133C/F

Talaan 6. Legend / pagmubo nga gigamit sa lamesa sa pinout

Ngalan

Minubo

Kahubitan

Ngalan sa Pin Uri sa pin
I / O nga istraktura
Mga Nota Kapuli nga mga gimbuhaton Dugang nga mga gimbuhaton

Gawas kung gipiho, ang function sa pin sa panahon ug pagkahuman sa pag-reset parehas sa aktwal nga ngalan sa pin

Pin sa suplay

I-input lang ang pin

Output lang pin

I/O

Input/output pin

Analog o espesyal nga lebel sa pin

FT(U/D/PD) 5 V tolerant I/O (uban sa fixed pull-up / pull-down / programmable pull-down)

DDR

1.5 V, 1.35 V o 1.2 VI/O alang sa DDR3, DDR3L, LPDDR2/LPDDR3 interface

Analog nga signal

RST

I-reset ang pin gamit ang huyang nga pull-up resistor

_f(1) _a(2) _u(3) _h(4)

Opsyon para sa FT I/Os I2C FM+ option Analog option (gihatag sa VDDA para sa analog nga bahin sa I/O) USB option (gihatag sa VDD3V3_USBxx para sa USB nga bahin sa I/O) High-speed output para sa 1.8V typ. VDD (para sa SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Very-high-speed nga kapilian alang sa 1.8V typ. VDD (alang sa ETH, SPI, SDMMC, QUADSPI, TRACE)

Gawas kung gipiho sa usa ka nota, ang tanan nga I/Os gitakda isip naglutaw nga mga input sa panahon ug pagkahuman sa pag-reset

Gipili ang mga gimbuhaton pinaagi sa mga rehistro sa GPIOx_AFR

Ang mga function direkta nga gipili / gipalihok pinaagi sa mga rehistro sa peripheral

1. Ang mga may kalabutan nga I/O nga mga istruktura sa Table 7 mao ang: FT_f, FT_fh, FT_fvh 2. Ang mga may kalabutan nga I/O nga mga istruktura sa Table 7 mao ang: FT_a, FT_ha, FT_vha 3. Ang mga may kalabutan nga I/O nga mga istruktura sa Table 7 mao ang: FT_u 4. Ang mga may kalabutan nga I/O nga mga istruktura sa Table 7 mao ang: FT_a, FT_ha, FT_vha 5. Ang may kalabutan nga I/O nga mga istruktura sa Table 7 mao ang: FT_u XNUMX. Ang may kalabutan nga I/O nga mga istruktura sa _, FThXNUMX FT_fvh, FT_vh, FT_ha, FT_vha XNUMX. Ang may kalabutan nga mga istruktura sa I/O sa Table XNUMX mao ang: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Pin 5

STM32MP133C/F

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(boot)

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(boot)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(boot)/FMC_AD11

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(boot)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Pin 5

53/219
97

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

STM32MP133C/F

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan (gipadayon)

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

–

I/O FT_h

–

I/O FT_h

I/O FT_f

I/O FT_h

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(boot)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(boot)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(boot),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(boot)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(boot)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(boot)

–

–
–
WKUP1
–

54/219

DS13875 Pin 5

STM32MP133C/F

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan (gipadayon)

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(boot),

FMC_NE3

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(boot)

–

TIM16_CH1, SPI5_NSS,

UART7_RX(boot),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(boot),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Pin 5

55/219
97

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

STM32MP133C/F

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan (gipadayon)

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

–

I/O FT_h

–

I/O FT_fh

I/O FT_h

–

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(boot),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Pin 5

STM32MP133C/F

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan (gipadayon)

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

–

J2 J5 L2

VBAT

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ GAWAS1

K2 M2

PC15OSC32_OUT

I/O

(1)

–

OSC32_OUT

F15 N2 U16

VSS

–

K1 M1 M2

PC14OSC32_IN

I/O

(1)

–

OSC32_IN

G7 E3 V16

VSS

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

VDD

–

G8 E6 W16

VSS

–

USART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Pin 5

57/219
97

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

STM32MP133C/F

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan (gipadayon)

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 – N12

VDD

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1, UART7_TX(boot),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Pin 5

STM32MP133C/F

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan (gipadayon)

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

–

G10 E8 T1

VSS

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN –
–

DS13875 Pin 5

59/219
97

Pinout, paghulagway sa pin ug mga alternatibong gimbuhaton

STM32MP133C/F

Numero sa Pin

Talaan 7. STM32MP133C/F bola kahulugan (gipadayon)

Mga gimbuhaton sa bola

Ngalan sa pin (function pagkahuman
i-reset)

Mga alternatibong gimbuhaton

Dugang nga mga gimbuhaton

LFBGA289 TFBGA289 TFBGA320
Pin type I/O nga istruktura
Mga nota

P4 U4

PF14(JTCK/SW CLK)

I/O

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

I/O FT_a

I/O FT_a I/O FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

–

VDDA

–

VREF-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Pin 5

STM3

Mga Dokumento / Mga Kapanguhaan

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdf] Giya sa Gumagamit
STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Mga pakisayran

Manwal sa Gumagamit

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

Mga detalye

Arm Cortex-A7 Subsystem

Mga handumanan

Kontroler sa DDR

Mga FAQ

Mga Dokumento / Mga Kapanguhaan

Mga pakisayran

Pagbilin ug komento

Cancel reply