STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

Espesifikasyon

• Nwayo: Arm Cortex-A7
• Memwa: SDRAM ekstèn, SRAM entegre
• Otobis Done: koòdone paralèl 16-bit
• Sekirite: Reyajiste ak Jesyon Enèji, LPLV-Stop2, Anrejistreman
• Pake: LFBGA, TFBGA ak yon minimòm espas 0.5 mm
• Jesyon revèy
• Antre/Sòti pou itilizasyon jeneral
• Interconnect Matrice
• 4 Kontwolè DMA
• Periferik Kominikasyon: Jiska 29
• Periferik Analòg: 6
• Minitè: Jiska 24, Sistèm siveyans: 2
• Akselerasyon Materyèl
• Debug Mode
• Fuzib: 3072-bit ki gen ladan ID inik ak HUK pou kle AES 256
• Konfòm ak ECOPACK2

Sousistèm Arm Cortex-A7

Sous-sistèm Arm Cortex-A7 nan STM32MP133C/F la bay...

Memwa

Aparèy la gen ladan SDRAM ekstèn ak SRAM entegre pou estoke done...

DDR Controller

Kontwolè DDR3/DDR3L/LPDDR2/LPDDR3 la jere aksè memwa...

Jesyon Ekipman Pouvwa
Sistèm ekipman pou pouvwa a ak sipèvizè a asire yon livrezon pouvwa ki estab...

Jesyon revèy
RCC a jere distribisyon ak konfigirasyon revèy la...

Antre/Sòti Jeneral (GPIO)
GPIO yo bay kapasite koòdone pou aparèy ekstèn...

Kontwolè Pwoteksyon TrustZone
ETZPC a amelyore sekirite sistèm nan lè li jere dwa aksè...

Matris Entèkoneksyon Bis
Matris la fasilite transfè done ant diferan modil yo...

FAQ

K: Ki kantite maksimòm periferik kominikasyon ki sipòte?
A: STM32MP133C/F la sipòte jiska 29 periferik kominikasyon.

K: Konbyen periferik analòg ki disponib?
A: Aparèy la ofri 6 periferik analòg pou divès fonksyon analòg.

"`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 jiska 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 revèy, odyo, kriptografik ak sekirite avanse.
Datasheet - done pwodiksyon an

Karakteristik
Gen ladan ST dènye modèl patante teknoloji
Nwayo
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte kach nivo 2 inifye Arm® NEONTM ak Arm® TrustZone®

Memwa
· Memwa DDR ekstèn jiska 1 Gbyte jiska LPDDR2/LPDDR3-1066 16-bit jiska DDR3/DDR3L-1066 16-bit
· 168 Kbytes SRAM entèn: 128 Kbytes AXI SYSRAM + 32 Kbytes AHB SRAM ak 8 Kbytes SRAM nan domèn backup la
· Entèfas memwa doub Quad-SPI · Kontwolè memwa ekstèn fleksib ak jiska
Bis done 16-bit: koòdone paralèl pou konekte IC ekstèn ak memwa SLC NAND ak jiska 8-bit ECC
Sekirite/pwoteksyon
· Demaraj an sekirite, periferik TrustZone®, 12 xtampbroch er ki gen ladan 5 x t aktifampers
· Tanperati, volimtage, frekans ak siveyans 32 kHz
Reyajiste ak jesyon pouvwa
· Alimantasyon 1.71 V pou rive 3.6 VI/O (5 V-toleran I/O) · POR, PDR, PVD ak BOR · LDO sou chip (USB 1.8 V, 1.1 V) · Regilatè backup (~0.9 V) · Capteur tanperati entèn · Mòd ba-konsomasyon: Dòmi, Arè, LPLV-Arè,
LPLV-Stop2 ak Anba Sibvansyon

LFBGA

TFBGA

LFBGA289 (14 × 14mm) Espas 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
distans minimòm 0.5 mm

· Retansyon DDR nan mòd Standby · Kontwòl pou chip konpayon PMIC

Jesyon revèy
· Osilateur entèn: Osilateur HSI 64 MHz, Osilateur CSI 4 MHz, Osilateur LSI 32 kHz
· Osilateur ekstèn: Osilateur HSE 8-48 MHz, Osilateur LSE 32.768 kHz
· 4 × PLL ak mòd fraksyonèl

Antre/sorti pou rezon jeneral
· Jiska 135 pò I/O an sekirite ak kapasite entèripsyon
· Jiska 6 reveye

Matris entèkoneksyon
· 2 matris otobis 64-bit Arm® AMBA® AXI entèkoneksyon, jiska 266 MHz 32-bit Arm® AMBA® AHB entèkoneksyon, jiska 209 MHz

4 kontwolè DMA pou dechaje CPU a
· 56 chanèl fizik an total
· 1 x kontwolè aksè memwa dirèk mèt pou gwo vitès pou tout objektif (MDMA)
· 3 × DMA doub pò ak FIFO ak kapasite routeur demann pou jesyon periferik optimal

Septanm 2024
Sa a se enfòmasyon sou yon pwodwi nan pwodiksyon konplè.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Jiska 29 periferik kominikasyon
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
Entèfas ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, ki gen ladan 4 ak full-duplex
Presizyon klas odyo I2S atravè PLL odyo entèn oswa revèy ekstèn) (+2 QUADSPI + 4 ak USART) · 2 × SAI (odyo stereo: I2S, PDM, SPDIF Tx) · SPDIF Rx ak 4 antre · 2 × SDMMC jiska 8 bit (SD/e·MMCTM/SDIO) · 2 × kontwolè CAN ki sipòte pwotokòl CAN FD · 2 × USB 2.0 gwo vitès Host oswa 1 × USB 2.0 gwo vitès Host

+ 1 × USB 2.0 gwo vitès OTG an menm tan · 2 x Ethernet MAC/GMAC IEEE 1588v2 pyès ki nan konpitè, MII/RMII/RGMII
6 periferik analòg
· 2 × ADC ak yon rezolisyon maksimòm 12-bit jiska 5 Msps
· 1 x detèktè tanperati · 1 x filtè dijital pou modilatè sigma-delta
(DFSDM) ak 4 chanèl ak 2 filtè · Referans ADC entèn oswa ekstèn VREF+
Jiska 24 revèy ak 2 gadyen
· 2 × revèy 32-bit ak jiska 4 IC/OC/PWM oswa kontè batman kè ak antre kodè kwadratur (enkremantal)
· 2 × revèy avanse 16-bit · 10 × revèy jeneral 16-bit (ki gen ladan
2 revèy debaz san PWM) · 5 × revèy 16-bit ki konsome mwens enèji · RTC an sekirite ak presizyon sub-segond ak
kalandriye pyès ki nan konpitè · 4 revèy sistèm Cortex®-A7 (sekirite,
ki pa an sekirite, vityèl, ipèvizè) · 2 × siveyans endepandan
Akselerasyon pyès ki nan konpitè
· AES 128, 192, 256 DES/TDES

2 (endepandan, endepandan an sekirite) 5 (2 ka sekirize) 4 5 (3 ka sekirize)
4 + 4 (ki gen ladan 2 USART sekirizab), kèk ka yon sous demaraj
2 (jiska 4 chanèl odyo), ak I2S mèt/esklav, antre PCM, SPDIF-TX 2 pò
HSPHY entegre ak BCD HS PHY entegre ak BCD (sekirize), kapab yon sous demaraj
2 × HS pataje ant Host ak OTG 4 antre

2 (1 × TTCAN), kalibrasyon revèy, memwa tanpon pataje 10 Kbyte 2 (8 + 8 bit) (sekirize), e·MMC oswa SD kapab yon sous demaraj 2 ekipman pouvwa endepandan opsyonèl pou koòdone kat SD
1 (doub-kwad) (sekirize), kapab yon sous demaraj

–
–
Bòt
–
Bòt
Bòt Bòt
(1)

Adrès/done paralèl 8/16-bit FMC Paralèl AD-mux 8/16-bit
Kriptografi DMA NAND 8/16-bit 10/100M/Gigabit Ethernet
Hash Vrè dèlko nimewo o aza Fuses (pwogramasyon yon sèl fwa)

4 × CS, jiska 4 × 64 Mbyte
Wi, 2× CS, SLC, BCH4/8, kapab yon sous demaraj 2 x (MII, RMI, RGMII) ak PTP ak EEE (sekirize)
3 enstans (1 an sekirite), 33-chanèl MDMA PKA (avèk pwoteksyon DPA), DES, TDES, AES (avèk pwoteksyon DPA)
(tout sekirizabl) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(sekirize) True-RNG (sekirize) 3072 bit efektif (sekirize, 1280 bit disponib pou itilizatè a)

–
Bòt –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Deskripsyon

Tablo 1. Karakteristik ak kantite periferik STM32MP133C/F (swiv)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Divès

Karakteristik

LFBGA289

TFBGA289

TFBGA320

GPIO ak entèripsyon (konte total)

135(2)

GPIO ki ka pwoteje, broch reveye

Tout
6

Tampbroch er (aktif tamper)

12 (5)

DFSDM Jiska 12-bit ADC senkronize

4 chanèl antre ak 2 filtè

–

2(3) (jiska 5 Msps sou 12-bit chak) (sekirize)

ADC1: 19 chanèl ki gen ladan 1x entèn, 18 chanèl disponib pou

Chanèl ADC 12-bit an total (4)

itilizatè ki gen ladan diferans 8x

–

ADC2: 18 chanèl ki gen ladan 6x entèn, 12 chanèl disponib pou

itilizatè ki gen ladan diferans 6x

ADC entèn VREF VREF+ pin antre

Antre 1.65 V, 1.8 V, 2.048 V, 2.5 V oubyen VREF+ –
Wi

1. QUADSPI ka demarre swa apati GPIO dedye oswa lè l sèvi avèk kèk GPIO demarre FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (gade Tablo 7: Definisyon boul STM32MP133C/F).
2. Konte total GPIO sa a gen ladan kat JTAG GPIO ak twa GPIO BOOT ki gen itilizasyon limite (ka gen konfli ak koneksyon aparèy ekstèn pandan eskanè limit oswa demaraj).
3. Lè yo itilize tou de ADC yo, revèy nwayo a ta dwe menm pou tou de ADC yo epi yo pa ka itilize prescaler ADC entegre yo.
4. Anplis de sa, genyen tou chanèl entèn: – Chanèl entèn ADC1: VREFINT – Chanèl entèn ADC2: tanperati, vòl entèntagreferans lan, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Deskripsyon 18/219

STM32MP133C/F

Figi 1. Dyagram blòk STM32MP133C/F la

Founiti IC

@VDDA

HSI

AXIM: Koneksyon AXI Arm 64-bit (266 MHz) T

@VDDCPU

GIC

T

CPU Cortex-A7 650/1000 MHz + MMU + FPU + NEONT

32K D$

32K I$

CNT (minit) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asenkron

128 bit

TT

CSI

LSI

Tan debogaj laamp

dèlko TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (pa gen GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

asenkron

T

KRIP

T

SAES

DDRMCE T TZC T

DDPHYC
T

13

DLY

8b QUADSPI (doub) T

37

16b

FMC

T

CRC

T

DLYBSD1

(Kontwòl SDMMC1 DLY)

T

DLYBSD2

(Kontwòl SDMMC2 DLY)

T

DLYBQS

(Kontwòl QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS Host)

PLLUSB

FIFO

T

PKA

FIFO

T MDMA 32 chanèl

AXIMC TT

17 16b Pò tras

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

Fuzib OTP yo

@VDDA

2

RTC / AWU

T

12

TAMP / Anrejistreman backup T

@VBAT

2

LSE (32kHz XTAL)

T

Sistèm distribisyon STGENC

jenerasyon

STJENR

USBPHYC
(2 USB x kontwòl PHY)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

Broch bòt

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4ch DFSDM

Tanpon 10KB CCU

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

FIFO 8KB
APB5 (100MHz)

APB3 (100 MHz)

APB4

asenkron AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 kouran
DMAMUX1
DMA2
8 kouran

DMAMUX2

DMA3
8 kouran

T

PMB (monitè pwosesis)
DTS (Capteur tanperati dijital)

Voltage regilatè yo

@VDDA

Sipèvizyon apwovizyonman

FIFO

FIFO

FIFO

2×2 Matris
AHB2APB

64 bit AXI

Mèt AXI 64bits

32 bit AHB 32 bit AHB mèt

32 bit APB

Pwoteksyon sekirite T TrustZone

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: Matris otobis milti-AHB 32-bit Arm (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16ekstèn

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Kat entelijan IrDA

5

T

USART2

Kat entelijan IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Filtè Filtè Filtè

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Kat entelijan IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Filtre Filtre

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Kat entelijan IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Fonksyonèl souview

Fonksyonèl souview

3.1
3.1.1
3.1.2

Sousistèm Bra Cortex-A7
Karakteristik
· Achitekti ARMv7-A · Kach enstriksyon L32 1-Kbyte · Kach done L32 1-Kbyte · Kach nivo 128 2-Kbyte · Ansanm enstriksyon Arm + Thumb®-2 · Teknoloji sekirite Arm TrustZone · SIMD avanse Arm NEON · Ekstansyon DSP ak SIMD · Vig flotan VFPv4 · Sipò pou vityalizasyon pyès ki nan konpitè · Modil tras entegre (ETM) · Kontwolè entèripsyon jenerik entegre (GIC) ak 160 entèripsyon periferik pataje · Revèy jenerik entegre (CNT)
Plis paseview
Processeur Cortex-A7 la se yon processeur aplikasyon ki itilize anpil enèji, ki fèt pou bay bon pèfòmans nan aparèy pòtab wo nivo, ak lòt aplikasyon entegre ak aplikasyon pou konsomatè ki pa konsome anpil enèji. Li bay jiska 20% plis pèfòmans yon sèl fil pase Cortex-A5 la epi li bay yon pèfòmans menm jan ak Cortex-A9 la.
Cortex-A7 la enkòpore tout karakteristik processeur Cortex-A15 ak CortexA17 ki gen gwo pèfòmans yo, tankou sipò vityalizasyon nan pyès ki nan konpitè, NEON, ak koòdone bis AMBA 128 AXI 4-bit.
Processeur Cortex-A7 la baze sou 8-s ki ekonomize enèji a.tagTiyo pwosesis (tiyo) processeur Cortex-A5 la. Li benefisye tou de yon kach L2 entegre ki fèt pou konsomasyon ba, ak latans tranzaksyon ki pi ba ak yon sipò sistèm operasyon amelyore pou antretyen kach. Anplis de sa, gen yon prediksyon branch amelyore ak yon pèfòmans sistèm memwa amelyore, ak yon chemen loadstore 64-bit, bis AMBA 128 AXI 4-bit ak yon gwosè TLB ogmante (256 antre, soti nan 128 antre pou Cortex-A9 ak Cortex-A5), sa ki ogmante pèfòmans pou gwo chaj travay tankou web Navigasyon.
Teknoloji pous-2
Li bay pi bon pèfòmans kòd Arm tradisyonèl la tout pandan l ap bay jiska 30% rediksyon nan bezwen memwa pou estoke enstriksyon yo.
Teknoloji TrustZone
Asire aplikasyon serye aplikasyon sekirite yo, soti nan jesyon dwa dijital rive nan peman elektwonik. Sipò laj nan men patnè teknoloji ak endistri yo.

DS13875 Rev 5

19/219
48

Fonksyonèl souview

STM32MP133C/F

NEON
Teknoloji NEON ka akselere algoritm miltimedya ak tretman siyal tankou kodaj/dekodaj videyo, grafik 2D/3D, jwèt videyo, tretman odyo ak lapawòl, tretman imaj, telefoni, ak sentèz son. Cortex-A7 la bay yon motè ki ofri tou de pèfòmans ak fonksyonalite inite pwen flotan Cortex-A7 la (FPU) ak yon aplikasyon seri enstriksyon SIMD avanse NEON pou plis akselerasyon fonksyon tretman medya ak siyal. NEON an pwolonje FPU processeur Cortex-A7 la pou bay yon quad-MAC ak yon seri rejis 64-bit ak 128-bit adisyonèl ki sipòte yon seri rich operasyon SIMD sou kantite done antye 8, 16 ak 32-bit ak kantite done pwen flotan 32-bit.
Virtualizasyon pyès ki nan konpitè
Sipò pyès ki nan konpitè trè efikas pou jesyon done ak abitraj, kote plizyè anviwònman lojisyèl ak aplikasyon yo kapab jwenn aksè an menm tan nan kapasite sistèm lan. Sa pèmèt realizasyon aparèy ki solid, ak anviwònman vityèl ki byen izole youn ak lòt.
Kach L1 optimize
Kach L1 ki optimize pèfòmans ak enèji konbine teknik latans aksè minimòm pou maksimize pèfòmans epi minimize konsomasyon enèji.
Kontwolè kachèt L2 entegre
Bay aksè ak latansi ki ba ak gwo Pleasant nan memwa kach nan gwo frekans, oubyen pou diminye konsomasyon enèji ki asosye ak aksè memwa andeyò chip la.
Inite pwen flotan Cortex-A7 (FPU)
FPU a bay enstriksyon pwen flotan senp ak doub presizyon pèfòmans segondè konpatib ak achitekti Arm VFPv4 la ki konpatib lojisyèl ak jenerasyon anvan koprosesè pwen flotan Arm yo.
Inite kontwòl Snoop (SCU)
SCU a responsab pou jere koneksyon an, abitraj la, kominikasyon an, transfè kach ak kach ak memwa sistèm lan, koyerans kach la ak lòt kapasite pou processeur a.
Koherans sistèm sa a diminye tou konpleksite lojisyèl ki enplike nan kenbe koherans lojisyèl nan chak chofè sistèm operasyon.
Kontwolè entèripsyon jenerik (GIC)
Lè l sèvi avèk kontwolè entèripsyon estanda ak achitektire a, GIC a bay yon apwòch rich ak fleksib pou kominikasyon ant processeur yo ak routaj ak priyorizasyon entèripsyon sistèm yo.
Sipòte jiska 192 entèripsyon endepandan, anba kontwòl lojisyèl, priyorite pyès ki nan konpitè, epi achemine ant sistèm operasyon an ak kouch jesyon lojisyèl TrustZone.
Fleksibilite routage sa a ak sipò pou virtualizasyon entèripsyon nan sistèm operasyon an, bay youn nan karakteristik kle ki nesesè pou amelyore kapasite yon solisyon ki itilize yon ipèvizè.

20/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.2
3.2.1
3.2.2

Memwa
Ekstèn SDRAM
Aparèy STM32MP133C/F yo entegre yon kontwolè pou SDRAM ekstèn ki sipòte bagay sa yo: · LPDDR2 oswa LPDDR3, done 16-bit, jiska 1 Gbyte, jiska 533 MHz revèy · DDR3 oswa DDR3L, done 16-bit, jiska 1 Gbyte, jiska 533 MHz revèy
SRAM entegre
Tout aparèy yo gen karakteristik sa yo: · SYSRAM: 128 Kbytes (ak zòn sekirite gwosè pwogramab) · AHB SRAM: 32 Kbytes (sekirize) · BKPSRAM (SRAM backup): 8 Kbytes
Kontni zòn sa a pwoteje kont posib aksè ekriti endezirab, epi li ka konsève nan mòd Standby oswa VBAT. BKPSRAM ka defini (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.

3.3

Kontwolè DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL konbine avèk DDRPHYC bay yon solisyon konplè pou koòdone memwa pou sou-sistèm memwa DDR. · Yon koòdone pò AMBA 64 AXI 4-bit (XPI) · Revèy AXI asynchrone ak kontwolè a · Motè chifreman memwa DDR (DDRMCE) prezante ekriti DDR AES-128 sou plas
chifreman/lekti dechifreman. · Estanda sipòte yo:
Espesifikasyon JEDEC DDR3 SDRAM, JESD79-3E pou DDR3/3L ak yon koòdone 16-bit
Espesifikasyon JEDEC LPDDR2 SDRAM, JESD209-2E pou LPDDR2 ak yon koòdone 16-bit
Espesifikasyon JEDEC LPDDR3 SDRAM, JESD209-3B pou LPDDR3 ak yon koòdone 16-bit
· Planifikatè avanse ak dèlko kòmand SDRAM · Lajè done konplè pwogramasyon (16-bit) oswa mwatye lajè done (8-bit) · Sipò QoS avanse ak twa klas trafik lè lekti ak de klas trafik lè ekriti · Opsyon pou evite grangou trafik ki gen mwens priyorite · Koherans garanti pou ekriti apre lekti (WAR) ak lekti apre ekriti (RAW) sou
Pò AXI · Sipò pwogramasyon pou opsyon longè rafale (4, 8, 16) · Konbinezon ekriti pou pèmèt plizyè ekriti nan menm adrès la pou yo konbine nan yon
ekriti sèl · konfigirasyon yon sèl ran

DS13875 Rev 5

21/219
48

Fonksyonèl souview

STM32MP133C/F

· Sipò pou antre ak sòti otomatik lè SDRAM koupe akoz mank arive tranzaksyon pou yon tan pwogramab
· Sipò pou arè otomatik revèy (LPDDR2/3) antre ak sòti akòz mank arive tranzaksyon
· Sipò pou operasyon otomatik nan mòd ki pa konsome anpil enèji akòz mank arive tranzaksyon pou yon tan pwogramasyon atravè yon koòdone pyès ki nan konpitè ki pa konsome anpil enèji
· Règleman pajinasyon pwogramasyon · Sipò pou antre ak sòti otomatik oswa anba kontwòl lojisyèl ak oto-rafrechisman · Sipò pou antre ak sòti ak etenn pwofon anba kontwòl lojisyèl (LPDDR2 ak
LPDDR3) · Sipò pou mizajou rejis mòd SDRAM eksplisit anba kontwòl lojisyèl · Lojik mapè adrès fleksib pou pèmèt mapè espesifik aplikasyon pou ranje, kolòn,
bit bank · Opsyon kontwòl rafrechisman ou ka chwazi pa itilizatè a · Blòk asosye DDRPERFM pou ede siveyans ak ajisteman pèfòmans
Ou ka defini DDRCTRL ak DDRPHYC (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.
Karakteristik prensipal DDRMCE (motè chifreman memwa DDR) yo ki nan lis anba a: · Entèfas mèt/esklav sistèm AXI (64-bit) · Chifreman anliy (pou ekriti) ak dechifreman (pou lekti), ki baze sou yon pare-feu entegre.
pwogramasyon · De mòd chifreman pou chak rejyon (maksimòm yon rejyon): pa gen chifreman (mòd kontoune),
mòd chifman blòk · Kòmansman ak fen rejyon yo defini ak yon granularite 64-Kbyte · Filtraj pa defo (rejyon 0): nenpòt aksè yo akòde · Filtraj aksè rejyon: okenn
Chif blòk ki sipòte: AES Mòd chènman ki sipòte · Mòd blòk ak chif AES la konpatib ak mòd ECB ki espesifye nan estanda chifman avanse piblikasyon 197 NIST FIPS (AES), avèk yon fonksyon derivasyon kle ki asosye ki baze sou algorithm Keccak-400 ki pibliye sou https://keccak.team websit. · Yon seri rejis kle mèt ki ka ekri sèlman epi ki ka fèmen ak kle · Pò konfigirasyon AHB, okouran privilejye

22/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.4

Kontwolè espas adrès TrustZone pou DDR (TZC)

Yo itilize TZC pou filtre aksè lekti/ekriti nan kontwolè DDR a dapre dwa TrustZone yo ak dapre mèt ki pa an sekirite (NSAID) sou jiska nèf rejyon pwogramasyon: · Konfigirasyon sipòte sèlman pa lojisyèl ou fè konfyans · Yon inite filtè · Nèf rejyon:
Rejyon 0 toujou aktive epi li kouvri tout seri adrès la. Rejyon 1 rive 8 yo gen adrès baz/fen pwogramab epi yo ka asiyen yo a
nenpòt youn oubyen toude filtè yo. · Otorizasyon aksè an sekirite ak non an sekirite pwograme pa rejyon · Aksè non an sekirite filtre dapre NSAID · Rejyon kontwole pa menm filtè a pa dwe sipèpoze · Mòd echèk ak erè ak/oswa entèripsyon · Kapasite akseptasyon = 256 · Lojik gadyen pòtay pou aktive epi dezaktive chak filtè · Aksè espekilatif

DS13875 Rev 5

23/219
48

Fonksyonèl souview

STM32MP133C/F

3.5

Mòd bòt yo

Nan demaraj, sous demaraj ROM demaraj entèn lan itilize a chwazi pa pin BOOT la ak okte OTP yo.

Tablo 2. Mòd demaraj

BOOT2 BOOT1 BOOT0 Mòd demaraj inisyal

Kòmantè

Tann koneksyon k ap rantre a sou:

0

0

0

UART ak USB (1)

USART3/6 ak UART4/5/7/8 sou broch default yo

Aparèy USB gwo vitès sou broch OTG_HS_DP/DM (2)

0

0

1 Memwa flash seri NOR (3) Memwa flash seri NOR sou QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC sou SDMMC2 (defo)(5)(6)

0

1

1

Memwa flach NAND (3)

Flash SLC NAND sou FMC

1

0

0

Demaraj devlopman (pa gen demaraj memwa flash)

Itilize pou jwenn aksè debogaj san demaraj nan memwa flash (4)

1

0

1

Kat SD (3)

Kat SD sou SDMMC1 (defo)(5)(6)

Tann koneksyon k ap rantre a sou:

1

1

0 UART ak USB(1)(3) USART3/6 ak UART4/5/7/8 sou broch defo yo

Aparèy USB gwo vitès sou broch OTG_HS_DP/DM (2)

1

1

1 Memwa flash NAND seri (3) Memwa flash NAND seri sou QUADSPI (5)

1. Ou ka enfim li atravè paramèt OTP yo. 2. USB mande pou revèy/kristal HSE (gade AN5474 pou frekans ki sipòte yo avèk oswa san paramèt OTP yo). 3. Ou ka chanje sous demaraj la atravè paramèt OTP yo (pa egzanpamp(premye demaraj sou kat SD a, answit e·MMC ak paramèt OTP). 4. Nwayo Cortex®-A7 nan bouk enfini aktive/dezaktive PA13. 5. Broch default yo ka chanje pa OTP. 6. Altènativman, yon lòt koòdone SDMMC apa de sa a ka chwazi pa OTP.

Malgre ke demaraj nivo ki ba fèt lè l sèvi avèk revèy entèn yo, pakè lojisyèl ST yo ansanm ak gwo koòdone ekstèn tankou DDR, USB (men pa limite a) mande pou yon kristal oswa yon osilatè ekstèn konekte sou broch HSE yo.
Gade RM0475 "STM32MP13xx advanced Arm®-based 32-bit MPUs" oswa AN5474 "Getting starting with STM32MP13xx lines hardware development" pou kontrent ak rekòmandasyon konsènan koneksyon broch HSE ak frekans ki sipòte yo.

24/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.6

Jesyon ekipman pou pouvwa

3.6.1
Atansyon:

Konplo ekipman pou pouvwa
· VDD se sous prensipal pou antre/soti yo epi pati entèn yo rete ak elektrisite pandan mòd Sibstiti. Volim itiltagRanje a se 1.71 V a 3.6 V (1.8 V, 2.5 V, 3.0 V oswa 3.3 V tipik.)
VDD_PLL ak VDD_ANA dwe konekte an etwal ak VDD. · VDDCPU se volim dedye CPU Cortex-A7 la.tagrezèv la, ki gen valè depann de la
Frekans CPU vle a. 1.22 V a 1.38 V nan mòd fonksyone. VDD dwe prezan anvan VDDCPU. · VDDCORE se prensipal vòl dijital latage epi anjeneral li fèmen pandan mòd Sibstiti. VolimtagRanje a se 1.21 V a 1.29 V nan mòd fonksyonman. VDD dwe prezan anvan VDDCORE. · Ou ka konekte broch VBAT la ak batri ekstèn lan (1.6 V < VBAT < 3.6 V). Si ou pa itilize yon batri ekstèn, ou dwe konekte broch sa a ak VDD. · VDDA se vòltaj ekipman pou analogik (ADC/VREF) la.tage (1.62 V a 3.6 V). Itilizasyon VREF+ entèn lan mande yon VDDA egal a oswa pi wo pase VREF+ + 0.3 V. · Pin VDDA1V8_REG la se pwodiksyon regilatè entèn lan, ki konekte entènman ak USB PHY ak USB PLL. Regilatè VDDA1V8_REG entèn lan aktive pa default epi li ka kontwole pa lojisyèl. Li toujou fèmen pandan mòd Standby.
Pin espesifik BYPASS_REG1V8 la pa dwe janm rete k ap flote. Li dwe konekte swa ak VSS oswa ak VDD pou aktive oswa dezaktive vòl la.tagRegilatè a. Lè VDD = 1.8 V, yo ta dwe mete BYPASS_REG1V8. · Pin VDDA1V1_REG la se pwodiksyon regilatè entèn lan, ki konekte entènman ak USB PHY. Regilatè VDDA1V1_REG entèn lan aktive pa default epi li ka kontwole pa lojisyèl. Li toujou fèmen pandan mòd Standby.
· VDD3V3_USBHS se ekipman pou gwo vitès USB a. VolimtagRanje se 3.07 V a 3.6 V.
VDD3V3_USBHS pa dwe prezan sof si VDDA1V8_REG la prezan, sinon domaj pèmanan ka rive sou STM32MP133C/F la. Sa dwe asire pa lòd klasman PMIC oswa ak yon konpozan ekstèn nan ka aplikasyon ekipman pou pouvwa konpozan separe.
· VDDSD1 ak VDDSD2 se respektivman ekipman pouvwa kat SD SDMMC1 ak SDMMC2 pou sipòte mòd ultra-wo vitès.
· VDDQ_DDR se ekipman pou DDR IO a. 1.425 V rive 1.575 V pou konekte memwa DDR3 yo (1.5 V tipik)
1.283 V rive 1.45 V pou konekte memwa DDR3L yo (1.35 V tipik)
1.14 V a 1.3 V pou konekte memwa LPDDR2 oswa LPDDR3 (1.2 V tipik)
Pandan faz pouvwa-up ak pouvwa-desann, kondisyon sa yo sekans pouvwa dwe respekte:
· Lè VDD a anba 1 V, lòt ekipman pouvwa yo (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) dwe rete anba VDD + 300 mV.
· Lè VDD pi wo pase 1 V, tout ekipman pou pouvwa yo endepandan.
Pandan faz koupe kouran an, VDD ka vin pi ba tanporèman pase lòt ekipman yo sèlman si enèji ki bay STM32MP133C/F la rete anba 1 mJ. Sa pèmèt kondansateur dekouplaj ekstèn yo dechaje ak diferan konstan tan pandan faz tranzitwa koupe kouran an.

DS13875 Rev 5

25/219
48

Fonksyonèl souview
V 3.6
VBOR0 1

Figi 2. Sekans pou limen/etenn

STM32MP133C/F

VDDX(1) VDD

3.6.2
Nòt: 26/219

0.3

Pouvwa-sou

Operasyon mòd

Pouvwa-desann

tan

Zòn rezèv ki pa valab

VDDX < VDD + 300 mV

VDDX endepandan de VDD

MSv47490V1

1. VDDX refere a nenpòt ekipman pou pouvwa pami VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Sipèvizè ekipman pou pouvwa

Aparèy yo gen yon sikui entegre pou reset lè w ap limen (POR)/reset lè w ap koupe (PDR) ki makonnen ak yon sikui pou reset Brownout (BOR):
· Reyajisteman lè w ap limen (POR)
Sipèvizè POR a kontwole ekipman pou pouvwa VDD a epi li konpare l ak yon papòt fiks. Aparèy yo rete nan mòd reset lè VDD a anba papòt sa a, · Reset lè ou koupe pouvwa a (PDR)
Sipèvizè PDR a kontwole ekipman pou pouvwa VDD a. Yon reset jenere lè VDD desann anba yon papòt fiks.
· Reyajisteman Brownout (BOR)
Sipèvizè BOR a kontwole ekipman pou pouvwa VDD a. Ou ka konfigire twa papòt BOR (soti nan 2.1 a 2.7 V) atravè opsyon okte yo. Yon reset pwodui lè VDD desann anba papòt sa a.
· Reyajisteman VDDCORE lè limen (POR_VDDCORE) Sipèvizè POR_VDDCORE a kontwole ekipman pou pouvwa VDDCORE a epi li konpare l ak yon papòt fiks. Domèn VDDCORE a rete nan mòd reyajisteman lè VDDCORE a anba papòt sa a.
· Reyajisteman VDDCORE lè li koupe pouvwa a (PDR_VDDCORE) Sipèvizè PDR_VDDCORE a kontwole ekipman pou pouvwa VDDCORE a. Yon reyajisteman domèn VDDCORE pwodui lè VDDCORE desann anba yon papòt fiks.
· VDDCPU lè li rive nan pwen demaraj (POR_VDDCPU) Sipèvizè POR_VDDCPU a kontwole ekipman pou pouvwa VDDCPU a epi li konpare l ak yon papòt fiks. Domèn VDDCPU a rete nan mòd reyinisyasyon lè VDDCORE a anba papòt sa a.
Pin PDR_ON an rezève pou tès pwodiksyon STMicroelectronics epi li dwe toujou konekte ak VDD nan yon aplikasyon.

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.7

Estrateji ki pa itilize anpil enèji

Gen plizyè fason pou diminye konsomasyon enèji sou STM32MP133C/F: · Diminye konsomasyon enèji dinamik la lè w ralanti revèy CPU a ak/oswa
revèy matris bis ak/oswa kontwole revèy periferik endividyèl yo. · Ekonomize konsomasyon enèji lè CPU a IDLE, lè w chwazi pami revèy ki ba ki disponib yo
mòd pouvwa yo selon bezwen aplikasyon itilizatè a. Sa pèmèt pi bon konpwomi ant yon tan demaraj kout, yon konsomasyon enèji ki ba, ansanm ak sous reveye ki disponib yo. · Sèvi ak DVFS la (dinamik volim)tagPwen operasyon e ak eskalad frekans) ki kontwole dirèkteman frekans revèy CPU a ansanm ak ekipman pou sòti VDDCPU a.
Mòd fonksyònman yo pèmèt kontwòl distribisyon revèy la nan diferan pati sistèm nan ak puisans sistèm nan. Mòd fonksyònman sistèm nan kontwole pa sou-sistèm MPU a.
Mòd ki pa konsome anpil enèji nan sou-sistèm MPU yo ki nan lis anba a: · CSleep: Revèy CPU yo sispann epi revèy periferik(yo) a fonksyone kòm
ki te deja mete nan RCC a (reset ak kontwolè revèy). · CStop: Revèy periferik CPU a(yo) sispann. · CStandby: VDDCPU OFF
CPU a antre nan mòd ti konsomasyon enèji CSleep ak CStop lè l ap egzekite enstriksyon WFI (rete tann pou entèripsyon) oswa WFE (rete tann pou evènman) yo.
Mòd fonksyònman sistèm ki disponib yo se sa ki annapre yo: · Fonksyone (sistèm nan tout pèfòmans li, VDDCORE, VDDCPU ak revèy yo ON) · Stop (revèy yo OFF) · LP-Stop (revèy yo OFF) · LPLV-Stop (revèy yo OFF, nivo ekipman pou VDDCORE ak VDDCPU a ka bese) · LPLV-Stop2 (VDDCPU OFF, VDDCORE bese, ak revèy yo OFF) · Standby (VDDCPU, VDDCORE, ak revèy yo OFF)

Tablo 3. Mòd pouvwa sistèm kont mòd CPU

Mòd pouvwa sistèm

CPU

Kouri mòd

CRun oubyen CSleep

Mòd arè Mòd LP-Arè Mòd LPLV-Arè Mòd LPLV-Arè2
Mòd sibstiti

CStop oubyen CStandby CStandby

3.8

Reyajiste ak kontwolè revèy (RCC)

Kontwolè revèy ak reset la jere jenerasyon tout revèy yo, ansanm ak pòtay revèy la, ak kontwòl sistèm nan ak reset periferik yo. RCC bay yon gwo fleksibilite nan chwa sous revèy yo epi li pèmèt aplikasyon rapò revèy pou amelyore konsomasyon enèji a. Anplis de sa, sou kèk periferik kominikasyon ki kapab travay avèk

DS13875 Rev 5

27/219
48

Fonksyonèl souview

STM32MP133C/F

3.8.1 3.8.2

Si de domèn revèy diferan (swa yon revèy koòdone bis oswa yon revèy periferik nwayo a), frekans sistèm nan ka chanje san modifye baudrate la.
Jesyon revèy
Aparèy yo entegre kat osilatè entèn, de osilatè ak kristal ekstèn oswa rezonatè, twa osilatè entèn ak yon tan demaraj rapid ak kat PLL.
RCC a resevwa antre sous revèy sa yo: · Osilatè entèn:
Revèy HSI 64 MHz (presizyon 1 %) Revèy CSI 4 MHz Revèy LSI 32 kHz · Osilatè ekstèn: Revèy HSE 8-48 MHz Revèy LSE 32.768 kHz
RCC a bay kat PLL: · PLL1 dedye a revèy CPU a · PLL2 ki bay:
revèy pou AXI-SS la (ki gen ladan pon APB4, APB5, AHB5 ak AHB6) revèy pou koòdone DDR a · PLL3 ki bay: revèy pou AHB milti-kouch la ak matris otobis periferik la (ki gen ladan APB1,
Revèy nwayo APB2, APB3, APB6, AHB1, AHB2, ak AHB4) pou periferik · PLL4 dedye a jenerasyon revèy nwayo pou divès periferik
Sistèm nan kòmanse sou revèy HSI a. Aplikasyon itilizatè a ka chwazi konfigirasyon revèy la apre sa.
Sous Reyajisteman Sistèm
Reyajisteman lè w ap mete pouvwa a inisyalize tout rejis yo eksepte debogaj la, yon pati nan RCC a, yon pati nan RTC a ak rejis estati kontwolè pouvwa a, ansanm ak domèn pouvwa backup la.
Yon reset aplikasyon pwodui apati youn nan sous sa yo: · yon reset ki soti nan pad NRST · yon reset ki soti nan siyal POR ak PDR (jeneralman yo rele reset-limen) · yon reset ki soti nan BOR (jeneralman yo rele brownout) · yon reset ki soti nan watchdog endepandan 1 an · yon reset ki soti nan watchdog endepandan 2 an · yon reset sistèm lojisyèl ki soti nan Cortex-A7 (CPU) · yon pann sou HSE, lè fonksyon sistèm sekirite revèy la aktive
Yon réinitializasyon sistèm pwodui apati youn nan sous sa yo: · yon réinitializasyon aplikasyon · yon réinitializasyon apati siyal POR_VDDCORE · yon sòti nan mòd Standby pou ale nan mòd Run

28/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

Yon reset processeur MPU a soti nan youn nan sous sa yo: · yon reset sistèm · chak fwa MPU a soti nan CStandby · yon reset MPU lojisyèl ki soti nan Cortex-A7 (CPU) la

3.9

Antre/sorti jeneral (GPIO)

Chak broch GPIO yo ka konfigire pa lojisyèl kòm yon sòti (push-pull oubyen open-drain, avèk oubyen san pull-up oubyen pull-down), kòm yon antre (avè oubyen san pull-up oubyen pull-down) oubyen kòm yon fonksyon altènatif periferik. Pifò nan broch GPIO yo pataje ak fonksyon altènatif dijital oubyen analòg. Tout GPIO yo kapab fonksyone ak gwo kouran epi yo gen seleksyon vitès pou pi byen jere bri entèn, konsomasyon enèji ak emisyon elektwomayetik.
Apre réinitializasyon an, tout GPIO yo nan mòd analòg pou diminye konsomasyon enèji.
Ou ka bloke konfigirasyon Antre/Sòti a si sa nesesè lè w suiv yon sekans espesifik pou evite ekriti fo nan rejis Antre/Sòti yo.
Tout broch GPIO yo ka mete endividyèlman kòm an sekirite, sa vle di ke aksè lojisyèl nan GPIO sa yo ak periferik ki asosye yo defini kòm an sekirite yo limite a lojisyèl an sekirite k ap fonksyone sou CPU a.

3.10
Nòt:

Kontwolè pwoteksyon TrustZone (ETZPC)
Yo itilize ETZPC pou konfigire sekirite TrustZone pou mèt ak esklav bis yo ak atribi sekirite pwogramasyon (resous ki ka sekirize). Pa egzanp: · Yo ka pwograme gwosè rejyon sekirize SYSRAM sou chip la. · Yo ka fè periferik AHB ak APB yo an sekirite oswa san sekirite. · Yo ka fè AHB SRAM an sekirite oswa san sekirite.
Pa default, SYSRAM, AHB SRAM ak periferik sekirizab yo configuré pou aksè sekirize sèlman, kidonk, mèt ki pa sekirize tankou DMA1/DMA2 pa aksesib.

DS13875 Rev 5

29/219
48

Fonksyonèl souview

STM32MP133C/F

3.11

Matris entèkoneksyon otobis la
Aparèy yo prezante yon matris bis AXI, yon matris bis prensipal AHB ak pon bis ki pèmèt mèt bis yo konekte ak esklav bis yo (gade figi ki anba a, pwen yo reprezante koneksyon mèt/esklav ki aktive yo).
Figi 3. Matris bis STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG Soti nan koneksyon MLAHB USBH

CPU

ETH1 ETH2

128-bit

AKSIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

AXIMC esklav pa defo

NIC-400 AXI 64 bit 266 MHz – 10 mèt / 10 esklav

Soti nan koneksyon AXIM DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

Entèkoneksyon S4 S5 AHB 32 bit 209 MHz – 8 mèt / 6 esklav

DDRCTRL 533 MHz Pon AHB pou AHB6 Pou koneksyon MLAHB FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB Pon AHB pou AHB5 Pon APB pou APB5 Pon APB pou DBG APB
Pò mèt senkron AXI 64 pò esklav senkron AXI 64 pò mèt asenkron AXI 64 pò esklav asenkron AHB 64 pò mèt senkron AHB 32 pò esklav senkron AHB 32 pò mèt asenkron AHB 32 pò esklav asenkron
Pon pou AHB2 SRAM1 SRAM2 SRAM3 Pou koneksyon AXIM Pon pou AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.12

DMA contrôleur
Aparèy yo prezante modil DMA sa yo pou dechaje aktivite CPU a: · yon aksè dirèk memwa mèt (MDMA)
MDMA a se yon kontwolè DMA gwo vitès, ki responsab tout kalite transfè memwa (periferik-a-memwa, memwa-a-memwa, memwa-a-periferik), san okenn aksyon CPU. Li gen yon koòdone AXI prensipal. MDMA a kapab kominike avèk lòt kontwolè DMA yo pou ogmante kapasite DMA estanda yo, oubyen li ka jere demann DMA periferik yo dirèkteman. Chak nan 32 chanèl yo ka fè transfè blòk, transfè blòk repete ak transfè lis lye. Yo ka konfigire MDMA a pou fè transfè an sekirite nan memwa an sekirite. · twa kontwolè DMA (DMA1 ak DMA2 ki pa an sekirite, plis DMA3 an sekirite) Chak kontwolè gen yon AHB doub pò, pou yon total de 16 chanèl DMA ki pa an sekirite ak uit an sekirite pou fè transfè blòk ki baze sou FIFO.
De inite DMAMUX miltiplekse epi dirije demann periferik DMA yo bay twa kontwolè DMA yo, avèk anpil fleksibilite, maksimize kantite demann DMA ki fonksyone an menm tan, epi jenere demann DMA apati deklanchman pwodiksyon periferik oswa evènman DMA.
DMAMUX1 konekte demann DMA ki soti nan periferik ki pa an sekirite ak chanèl DMA1 ak DMA2. DMAMUX2 konekte demann DMA ki soti nan periferik an sekirite ak chanèl DMA3.

3.13

Kontwolè entèripsyon ak evènman pwolonje (EXTI)
Kontwolè entèripsyon ak evènman pwolonje a (EXTI) jere reveye CPU a ak sistèm nan atravè antre evènman konfigirab ak dirèk. EXTI bay demann reveye nan kontwòl pouvwa a, epi jenere yon demann entèripsyon nan GIC a, ak evènman nan antre evènman CPU a.
Demann reveye EXTI yo pèmèt sistèm nan reveye soti nan mòd Stop, epi CPU a reveye soti nan mòd CStop ak CStandby.
Ou kapab itilize demann entèripsyon an ak jenerasyon demann evènman an tou nan mòd Run.
EXTI a gen ladan tou seleksyon EXTI IOport la.
Chak entèripsyon oswa evènman ka mete kòm an sekirite pou limite aksè a lojisyèl an sekirite sèlman.

3.14

Inite kalkil chèk redondance siklik (CRC)
Inite kalkil CRC (siklik redondans chèk) la itilize pou jwenn yon kòd CRC lè l sèvi avèk yon polinòm pwogramasyon.
Pami lòt aplikasyon yo, teknik ki baze sou CRC yo itilize pou verifye transmisyon done oswa entegrite depo. Nan kad estanda EN/IEC 60335-1 la, yo ofri yon mwayen pou verifye entegrite memwa flash la. Inite kalkil CRC a ede kalkile yon siyati lojisyèl la pandan ekzekisyon, pou konpare ak yon siyati referans ki pwodui nan moman koneksyon an epi ki estoke nan yon kote memwa bay.

DS13875 Rev 5

31/219
48

Fonksyonèl souview

STM32MP133C/F

3.15

Kontwolè memwa fleksib (FMC)
Karakteristik prensipal kontwolè FMC a se bagay sa yo: · Entèfas ak aparèy ki gen memwa estatik, tankou:
Memwa flash NOR Memwa aksè aleatwa estatik oswa pseudo-estatik (SRAM, PSRAM) Memwa flash NAND ak pyès ki nan konpitè BCH 4-bit/8-bit ECC · Lajè otobis done 8-, 16-bit · Kontwòl seleksyon chip endepandan pou chak bank memwa · Konfigirasyon endepandan pou chak bank memwa · Ekri FIFO
Rejis konfigirasyon FMC yo ka an sekirite.

3.16

Entèfas memwa doub kwadwilatè-SPI (QUADSPI)
QUADSPI a se yon koòdone kominikasyon espesyalize ki vize memwa flash SPI senp, doub oswa kwadrip. Li ka opere nan nenpòt nan twa mòd sa yo: · Mòd endirèk: tout operasyon yo fèt lè l sèvi avèk rejis QUADSPI yo. · Mòd sondaj estati: rejis estati memwa flash ekstèn lan li detanzantan epi
Yo ka jenere yon entèripsyon si drapo a fikse. · Mòd Memwa-konfigire: memwa flash ekstèn lan konekte ak espas adrès la
epi sistèm nan wè li kòm si li te yon memwa entèn.
Yo ka ogmante tou de debi ak kapasite a de fwa lè l sèvi avèk mòd doub flash, kote yo jwenn aksè a de memwa flash Quad-SPI an menm tan.
QUADSPI makonnen ak yon blòk reta (DLYBQS) ki pèmèt sipò pou frekans done ekstèn ki pi wo pase 100 MHz.
Rejis konfigirasyon QUADSPI yo kapab an sekirite, menm jan ak blòk reta li a.

3.17

Konvètisè analòg-a-dijital (ADC1, ADC2)
Aparèy yo entegre de konvètisè analòg-a-dijital, ki gen rezolisyon yo ka configuré a 12, 10, 8 oswa 6 bit. Chak ADC pataje jiska 18 chanèl ekstèn, fè konvèsyon nan mòd yon sèl kou oswa nan mòd eskanè. Nan mòd eskanè, konvèsyon otomatik la fèt sou yon gwoup antre analòg chwazi.
Tou de ADC yo gen koòdone bis ki ka sekirize.
Chak ADC ka sèvi pa yon kontwolè DMA, kidonk sa pèmèt transfè otomatik valè ADC konvèti yo nan yon kote destinasyon san okenn aksyon lojisyèl.
Anplis de sa, yon fonksyon siveyans analòg ka kontwole volim konvèti a avèk presizyon.tage nan youn, kèk oswa tout chanèl chwazi yo. Yon entèwonp pwodwi lè vol la konvètitage se deyò papòt pwograme yo.
Pou senkronize konvèsyon A/D ak revèy yo, ADC yo ka deklanche pa nenpòt nan revèy TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 ak LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.18

Capteur tanperati
Aparèy yo entegre yon detèktè tanperati ki jenere yon vòltage (VTS) ki varye lineyèman avèk tanperati a. Capteur tanperati sa a konekte entènman ak ADC2_INP12 epi li ka mezire tanperati anbyen aparèy la soti nan 40 rive +125 °C avèk yon presizyon ±2 %.
Capteur tanperati a gen yon bon lineyite, men li dwe kalibre pou jwenn yon bon presizyon jeneral nan mezi tanperati a. Kòm offset capteur tanperati a varye de chip a chip akòz varyasyon pwosesis la, capteur tanperati entèn ki pa kalibre a apwopriye pou aplikasyon ki detekte chanjman tanperati sèlman. Pou amelyore presizyon mezi capteur tanperati a, chak aparèy kalibre endividyèlman nan faktori pa ST. Done kalibrasyon faktori capteur tanperati yo estoke pa ST nan zòn OTP a, ki aksesib nan mòd lekti sèlman.

3.19

Capteur tanperati dijital (DTS)
Aparèy yo entegre yon detèktè tanperati frekans ki soti ladan l. DTS konte frekans lan dapre LSE a oswa PCLK a pou bay enfòmasyon sou tanperati a.
Fonksyon sa yo sipòte: · jenerasyon entèripsyon pa papòt tanperati · jenerasyon siyal reveye pa papòt tanperati

3.20
Nòt:

Operasyon VBAT
Domèn pouvwa VBAT la gen ladan l RTC a, rejis backup yo ak SRAM backup la.
Pou optimize dire batri a, domèn pouvwa sa a founi pa VDD lè li disponib oubyen pa vòl la.tagLi aplike sou pin VBAT (lè pa gen ekipman pou VDD). Yo chanje puisans VBAT la lè PDR a detekte ke VDD desann anba nivo PDR a.
Vol latagYon pil ekstèn, yon superkondansateur oubyen dirèkteman pa VDD ka bay kouran e sou pin VBAT la. Nan dènye ka sa a, mòd VBAT la pa fonksyone.
Operasyon VBAT aktive lè VDD pa prezan.
Okenn nan evènman sa yo (entèripsyon ekstèn, TAMP evènman, oswa alam/evènman RTC) yo kapab dirèkteman retabli ekipman pou VDD a epi fòse aparèy la soti nan operasyon VBAT la. Malgre sa, TAMP Evènman ak alam/evènman RTC yo ka itilize pou jenere yon siyal nan yon sikui ekstèn (tipikman yon PMIC) ki ka retabli ekipman pou VDD la.

DS13875 Rev 5

33/219
48

Fonksyonèl souview

STM32MP133C/F

3.21

Voltagtanpon referans e (VREFBUF)
Aparèy yo entegre yon volimtagyon tampon referans ki ka itilize kòm volimtagreferans pou ADC yo, epi tou kòm volimtagReferans pou konpozan ekstèn yo atravè pin VREF+ la. VREFBUF la ka an sekirite. VREFBUF entèn lan sipòte kat vòltajtages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Yon vòltaj ekstèntagReferans lan ka bay atravè pin VREF+ la lè VREFBUF entèn la etenn.
Figi 4. Voltage tanpon referans

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Filtè dijital pou modilatè sigma-delta (DFSDM)
Aparèy yo entegre yon DFSDM ak sipò pou de modil filtè dijital ak kat chanèl seri antre ekstèn (transceiver) oubyen altènativman kat antre paralèl entèn.
DFSDM a konekte modilatè ekstèn yo ak aparèy la epi li fè filtraj dijital sou kouran done yo resevwa yo. Modilatè yo itilize pou konvèti siyal analòg an kouran dijital-seri ki konstitye antre DFSDM nan.
DFSDM a kapab tou konekte mikwofòn PDM (modilasyon dansite pulsasyon) epi fè konvèsyon ak filtraj PDM an PCM (akselere pa pyès ki nan konpitè). DFSDM a prezante antre kouran done paralèl opsyonèl ki soti nan ADC yo oswa nan memwa aparèy la (atravè transfè DMA/CPU nan DFSDM).
Transceiver DFSDM yo sipòte plizyè fòma entèfas seri (pou sipòte divès modilatè). Modil filtè dijital DFSDM yo fè pwosesis dijital dapre paramèt filtè defini pa itilizatè a ak yon rezolisyon ADC final ki rive jiska 24-bit.

34/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

Periferik DFSDM lan sipòte: · Kat chanèl seri dijital miltiplekse:
Entèfas SPI konfigirab pou konekte plizyè modilatè Entèfas 1-fil kode Manchester konfigirab Antre mikwofòn PDM (modilasyon dansite pulsasyon) Frekans revèy maksimòm antre jiska 20 MHz (10 MHz pou kodaj Manchester) Sòti revèy pou modilatè (0 a 20 MHz) · Antre altènatif soti nan kat chanèl paralèl dijital entèn (jiska rezolisyon antre 16-bit): sous entèn: done ADC oswa kouran done memwa (DMA) · De modil filtè dijital ak pwosesis siyal dijital reglabl: Filtè Sincx: lòd/kalite filtè (1 a 5), ​​oversampentegratè rapò ling (1 a 1024): oversamprapò ling (1 a 256) · Rezolisyon done sòti jiska 24-bit, fòma done sòti ki gen siy · Koreksyon otomatik offset done (offset estoke nan rejis la pa itilizatè a) · Konvèsyon kontinyèl oswa sèl · Kòmansman konvèsyon deklanche pa: deklanchman lojisyèl revèy entèn evènman ekstèn kòmansman konvèsyon an senkronize ak premye modil filtè dijital (DFSDM) · Sistèm siveyans analòg ki prezante: rejis papòt done ki gen ti valè ak gwo valè filtè dijital Sincx konfigirab dedye (lòd = 1 a 3,
oversamprapò ling = 1 a 32) antre soti nan done pwodiksyon final yo oswa soti nan chanèl seri dijital antre chwazi siveyans kontinyèl endepandamman de konvèsyon estanda · Detektè kous sikwi pou detekte valè antre analòg satire (ranje anba ak anwo): kontè jiska 8-bit pou detekte 1 a 256 0 oswa 1 youn apre lòt sou kouran done seri siveyans kontinyèl chak chanèl seri antre · Jenerasyon siyal repo sou evènman siveyans analòg oswa sou evènman detektè kous sikwi · Detektè ekstrèm: depo valè minimòm ak maksimòm done konvèsyon final yo rafrechi pa lojisyèl · Kapasite DMA pou li done konvèsyon final yo · Entèripsyon: fen konvèsyon, depase, siveyans analòg, kous sikwi, absans revèy chanèl seri antre · Konvèsyon "regilye" oswa "enjekte": konvèsyon "regilye" yo ka mande nenpòt ki lè oswa menm nan mòd kontinyèl
san okenn enpak sou moman konvèsyon "enjekte" yo konvèsyon "enjekte" pou yon moman presi ak yon priyorite konvèsyon ki wo

DS13875 Rev 5

35/219
48

Fonksyonèl souview

STM32MP133C/F

3.23

Vrè dèlko nimewo o aza (RNG)
Aparèy yo entegre yon RNG ki bay nimewo o aza 32-bit ki pwodui pa yon sikwi analòg entegre.
Yo ka defini RNG a (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.
Vrè RNG a konekte ak periferik AES ak PKA ki an sekirite yo atravè yon bis dedye (CPU a pa ka li).

3.24

Pwosesè kriptografik ak hach ​​(CRYP, SAES, PKA ak HASH)
Aparèy yo entegre yon processeur kriptografik ki sipòte algoritm kriptografik avanse yo anjeneral nesesè pou asire konfidansyalite, otantifikasyon, entegrite done ak non-repiyasyon lè w ap echanje mesaj ak yon kanmarad.
Aparèy yo entegre tou yon kle AES 128 ak 256 bit (SAES) dedye ki reziste DPA ak yon akseleratè chifreman/dechifreman pyès ki nan konpitè PKA, ak yon bis pyès ki nan konpitè dedye ki pa aksesib pa CPU a.
Karakteristik prensipal CRYP yo: · DES/TDES (estanda chifreman done/estanda trip chifreman done): ECB (estanda elektwonik
liv kòd) ak algoritm chènman CBC (chèn blòk chif), kle 64, 128 oswa 192 bit · AES (estanda chifreman avanse): algoritm chènman ECB, CBC, GCM, CCM, ak CTR (mòd kontè), kle 128, 192 oswa 256 bit
Karakteristik prensipal HASH inivèsèl: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (algorit HASH an sekirite) · HMAC
Akseleratè kriptografik la sipòte jenerasyon demann DMA.
Ou ka defini CRYP, SAES, PKA ak HASH (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.

3.25

Demaraj ak sekirite ak kontwòl OTP (BSEC)
BSEC a (demaraj ak sekirite ak kontwòl OTP) fèt pou kontwole yon bwat fizib OTP (yon sèl fwa pwogramab), ki itilize pou depo entegre ki pa volatil pou konfigirasyon aparèy ak paramèt sekirite. Gen kèk pati nan BSEC ki dwe konfigire kòm aksesib sèlman pa lojisyèl an sekirite.
BSEC a ka itilize mo OTP pou estoke HWKEY 256-bit pou SAES (AES an sekirite).

36/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.26

Timer ak watchdogs
Aparèy yo gen ladan yo de revèy kontwòl avanse, dis revèy jeneral (sèt nan yo sekirize), de revèy debaz, senk revèy ki konsome ti enèji, de sistèm siveyans, ak kat revèy sistèm nan chak Cortex-A7.
Tout kontè revèy yo ka bloke nan mòd debogaj.
Tablo ki anba a konpare karakteristik revèy kontwòl avanse, revèy pou itilizasyon jeneral, revèy debaz ak revèy ki konsome ti enèji.

Kalite revèy

Revèy

Tablo 4. Konparezon karakteristik revèy

Kont rezolisyon-
syon

Kalite kontwa

Faktè prescaler

Jenerasyon demann DMA

Kaptire/konpare chanèl yo

Pwodiksyon konplemantè

Entèfas maksimòm
revèy (MHz)

Max
revèy
revèy (MHz)(1)

TIM1 avanse, -kontwòl TIM8

16-bit

Monte, Nenpòt nonb antye relatif desann, ant 1 monte/desann ak 65536

Wi

TIM2 TIM5

32-bit

Monte, Nenpòt nonb antye relatif desann, ant 1 monte/desann ak 65536

Wi

TIM3 TIM4

16-bit

Monte, Nenpòt nonb antye relatif desann, ant 1 monte/desann ak 65536

Wi

Nenpòt nonb antye relatif

TIM12(2) 16-bit

Ant 1

Non

Jeneral

ak 65536

objektif

TIM13(2) TIM14(2)

16-bit

Nenpòt nonb antye ki ant 1
ak 65536

Non

Nenpòt nonb antye relatif

TIM15(2) 16-bit

Ant 1

Wi

ak 65536

TIM16(2) TIM17(2)

16-bit

Nenpòt nonb antye ki ant 1
ak 65536

Wi

Debaz

TIM6, TIM7

16-bit

Nenpòt nonb antye ki ant 1
ak 65536

Wi

LPTIM1,

Ba pouvwa

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bit

1, 2, 4, 8, Anlè 16, 32, 64,
128

Non

LPTIM5

6

4

104.5

209

4

Non

104.5

209

4

Non

104.5

209

2

Non

104.5

209

1

Non

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Non

104.5

209

1(3)

Non

104.5 104.5

1. Revèy maksimòm lan rive jiska 209 MHz selon bit TIMGxPRE nan RCC a. 2. Revèy sekirizab. 3. Pa gen kanal kaptire sou LPTIM.

DS13875 Rev 5

37/219
48

Fonksyonèl souview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Revèy kontwòl avanse (TIM1, TIM8)
Revèy kontwòl avanse yo (TIM1, TIM8) ka wè kòm jeneratè PWM twa faz miltiplekse sou 6 chanèl. Yo gen pwodiksyon PWM konplemantè ak tan mò pwogramab. Yo kapab konsidere tou kòm revèy konplè pou tout objektif. Kat chanèl endepandan yo ka itilize pou: · kaptire antre · konparezon pwodiksyon · jenerasyon PWM (mòd aliyen sou kwen oswa sant) · pwodiksyon mòd yon sèl pulsasyon
Si yo konfigire kòm revèy 16-bit estanda, yo gen menm karakteristik ak revèy jeneral yo. Si yo konfigire kòm jeneratè PWM 16-bit, yo gen tout kapasite modilasyon (0-100%).
Revèy kontwòl avanse a ka travay ansanm ak revèy jeneral yo atravè fonksyon lyen revèy la pou senkronizasyon oswa chèn evènman.
TIM1 ak TIM8 sipòte jenerasyon demann DMA endepandan.
Revèy pou tout objektif (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Gen dis revèy jeneral ki ka senkronize entegre nan aparèy STM32MP133C/F yo (gade Tablo 4 pou diferans yo). · TIM2, TIM3, TIM4, TIM5
TIM 2 ak TIM5 yo baze sou yon kontè otomatik rechaje monte/desann 32-bit ak yon prescaler 16-bit, alòske TIM3 ak TIM4 yo baze sou yon kontè otomatik rechaje monte/desann 16-bit ak yon prescaler 16-bit. Tout revèy yo prezante kat chanèl endepandan pou kaptire antre/konparezon sòti, PWM oswa sòti mòd yon sèl pulsasyon. Sa bay jiska 16 kaptire antre/konparezon sòti/PWM sou pi gwo pakè yo. Revèy jeneral sa yo ka travay ansanm, oswa ak lòt revèy jeneral yo ak revèy kontwòl avanse TIM1 ak TIM8 yo, atravè karakteristik lyen revèy la pou senkronizasyon oswa chèn evènman. Nenpòt nan revèy jeneral sa yo ka itilize pou jenere sòti PWM. TIM2, TIM3, TIM4, TIM5 tout gen jenerasyon demann DMA endepandan. Yo kapab jere siyal kodè kwadratur (enkremantal) ak sòti dijital ki soti nan youn a kat detèktè efè Hall. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Revèy sa yo baze sou yon kontè otomatik 16-bit ak yon prescaler 16-bit. TIM13, TIM14, TIM16 ak TIM17 gen yon kanal endepandan, tandiske TIM12 ak TIM15 gen de kanal endepandan pou kaptire antre/konparezon sòti, PWM oswa sòti mòd yon sèl pulsasyon. Yo ka senkronize ak revèy jeneral TIM2, TIM3, TIM4, TIM5 yo oswa itilize kòm baz tan senp. Chak nan revèy sa yo ka defini (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.
Timer debaz (TIM6 ak TIM7)
Yo sitou itilize revèy sa yo kòm yon baz tan jenerik 16-bit.
TIM6 ak TIM7 sipòte jenerasyon demann DMA endepandan.

38/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.26.4
3.26.5 3.26.6

Minitè ki konsome mwens enèji (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Chak revèy ki konsome mwens enèji gen yon revèy endepandan epi li fonksyone tou nan mòd Stop si LSE, LSI oswa yon revèy ekstèn kontwole l. Yon LPTIMx kapab reveye aparèy la soti nan mòd Stop.
Minitè sa yo ki konsome mwens enèji sipòte karakteristik sa yo: · Kontè 16-bit ki monte ak yon rejis otorechajman 16-bit · Rejis konparezon 16-bit · Sòti konfigirab: pulsasyon, PWM · Mòd kontinyèl/yon sèl kou · Deklanchman antre lojisyèl/materyèl ki ka chwazi · Sous revèy ki ka chwazi:
sous revèy entèn: sous revèy LSE, LSI, HSI oswa APB, sous revèy ekstèn sou antre LPTIM (ap travay menm san revèy entèn)
sous k ap fonksyone, itilize pa aplikasyon kontè batman kè a) · Filtè glitch dijital pwogramasyon · Mòd kodè
Ou ka defini LPTIM2 ak LPTIM3 (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.
Òganizasyon siveyans endepandan (IWDG1, IWDG2)
Yon gadyen endepandan baze sou yon kontè desann 12-bit ak yon prescaler 8-bit. Li fonksyone ak yon RC (LSI) entèn 32 kHz endepandan, epi kòm li fonksyone endepandamman de revèy prensipal la, li ka fonksyone nan mòd Stop ak Standby. IWDG ka itilize kòm yon gadyen pou re-inisyalize aparèy la lè yon pwoblèm rive. Li ka konfigire ak pyès ki nan konpitè oswa lojisyèl atravè opsyon byte yo.
Yo ka defini IWDG1 (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.
Revèy jenerik (Cortex-A7 CNT)
Revèy jenerik Cortex-A7 ki entegre andedan Cortex-A7 yo alimante pa valè ki soti nan jenerasyon distribisyon sistèm (STGEN).
Processeur Cortex-A7 la bay revèy sa yo: · revèy fizik pou itilize nan mòd sekirite ak mòd ki pa sekirite
Rejis yo pou revèy fizik la mete an bank pou bay kopi an sekirite ak kopi ki pa an sekirite. · revèy vityèl pou itilize nan mòd ki pa an sekirite · revèy fizik pou itilize nan mòd ipèvizè
Revèy jenerik yo pa periferik ki gen yon koneksyon memwa epi yo aksesib sèlman pa enstriksyon espesifik koprosesè Cortex-A7 (cp15).

3.27

Jenerasyon revèy sistèm (STGEN)
Jenerasyon distribisyon sistèm lan (STGEN) jenere yon valè konte tan ki bay yon rezilta konsistan. view tan pou tout revèy jenerik Cortex-A7 yo.

DS13875 Rev 5

39/219
48

Fonksyonèl souview

STM32MP133C/F

Jenerasyon distribisyon sistèm lan gen karakteristik kle sa yo: · 64-bit lajè pou evite pwoblèm ranvèsman · Kòmanse depi zewo oswa yon valè pwogramab · Entèfas kontwòl APB (STGENC) ki pèmèt anrejistreman ak restorasyon revèy la
atravè evènman koupe pouvwa · Entèfas APB lekti sèlman (STGENR) ki pèmèt valè revèy la pou moun ki pa
lojisyèl ak zouti debogaj an sekirite · Ogmantasyon valè revèy ki ka kanpe pandan debogaj sistèm lan
Ou ka defini STGENC (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.

3.28

Revèy an tan reyèl (RTC)
RTC a bay yon reveye otomatik pou jere tout mòd ki konsome mwens enèji. RTC a se yon revèy/kontè BCD endepandan epi li bay yon revèy/kalandriye ki montre lè jounen an ak entèripsyon alam pwogramab.
RTC a gen ladan l tou yon drapo reveye pwogramab peryodik ak kapasite entèripsyon.
De rejis 32-bit genyen segonn, minit, èdtan (fòma 12 oswa 24 èdtan), jou (jou nan semèn nan), dat (jou nan mwa a), mwa, ak ane, eksprime nan fòma desimal kode binè (BCD). Valè sub-segond yo disponib tou nan fòma binè.
Mòd binè sipòte pou fasilite jesyon chofè lojisyèl.
Konpansasyon pou mwa 28, 29 (ane bisèkstil), 30, ak 31 jou yo fèt otomatikman. Yo kapab fè konpansasyon pou lè ete tou.
Lòt rejis 32-bit yo genyen subsegond, segonn, minit, èdtan, jou ak dat alam pwogramab yo.
Yon fonksyon kalibrasyon dijital disponib pou konpanse pou nenpòt devyasyon nan presizyon osilatè kristal la.
Apre réinitializasyon domèn backup la, tout rejis RTC yo pwoteje kont posib aksè ekriti parazit epi yo pwoteje pa aksè sekirize.
Osi lontan ke volim ekipman pou latagSi e rete nan ranje operasyon an, RTC a pa janm sispann, kèlkeswa estati aparèy la (mòd Fonksyone, mòd ba-pouvwa oswa anba reset).
Karakteristik prensipal RTC yo se bagay sa yo: · Kalandriye ak subsegond, segonn, minit, èdtan (fòma 12 oswa 24), jou (jou a
semèn), dat (jou nan mwa a), mwa, ak ane · Konpansasyon lè ete pwogramab pa lojisyèl · Alam pwogramab ak fonksyon entèripsyon. Alam lan ka deklanche pa nenpòt
konbinezon chan kalandriye yo. · Inite reveye otomatik ki jenere yon drapo peryodik ki deklanche yon reveye otomatik
entèripsyon · Deteksyon revèy referans: yon dezyèm revèy sous ki pi presi (50 oswa 60 Hz) kapab
itilize pou amelyore presizyon kalandriye a. · Senkronizasyon egzak ak yon revèy ekstèn lè l sèvi avèk fonksyon chanjman sub-segond lan · Sikwi kalibrasyon dijital (koreksyon kontè peryodik): presizyon 0.95 ppm, jwenn nan yon
fenèt kalibrasyon plizyè segonn

40/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

· Timestamp fonksyon pou sove evènman · Depo SWKEY nan rejis backup RTC ak aksè dirèk nan bis SAE (pa
(lizib pa CPU a) · Entèripsyon/evènman maskab:
Alam A Alam B Entèripsyon reveye Tanamp · Sipò TrustZone: Alam A, alam B, revèy ak lè RTC ki ka pwoteje nèt.amp endividyèl an sekirite oswa ki pa an sekirite
Kalibrasyon RTC konfigirasyon an fèt an sekirite sou konfigirasyon ki pa an sekirite

3.29

Tamper ak rejis backup (TAMP)
Rejis backup 32 x 32-bit yo konsève nan tout mòd ki konsome mwens enèji epi tou nan mòd VBAT. Yo ka itilize pou estoke done sansib paske kontni yo pwoteje pa nanampsikwi deteksyon er.
Sèt tampbroch antre ak senk tampBroch pwodiksyon er yo disponib pou anti-tampdeteksyon er. T ekstèn lanampBroch er yo ka configuré pou deteksyon kwen, kwen ak nivo, deteksyon nivo ak filtraj, oswa deteksyon aktif.amper ki ogmante nivo sekirite a lè li verifye otomatikman ke t laampBroch er yo pa louvri oswa kous kout ekstènman.
TAMP karakteristik prensipal · 32 rejis backup (TAMP_BKPxR) aplike nan domèn RTC a ki rete
limen pa VBAT lè kouran VDD a etenn · 12 tamper broch disponib (sèt antre ak senk sòti) · Nenpòt tampDeteksyon er ka jenere yon tan RTCamp evènman. · Nenpòt tampDeteksyon er a efase rejis backup yo. · Sipò TrustZone:
TampKonfigirasyon an sekirite oubyen ki pa an sekirite. Sovgad la anrejistre konfigirasyon an nan twa zòn gwosè konfigirab:
. yon zòn sekirite pou lekti/ekriti . yon zòn sekirite pou lekti/ekriti ki pa sekirite . yon zòn ki pa sekirite pou lekti/ekriti · Kontwa monotonik

3.30

Entèfas sikwi entegre (I2C1, I2C2, I2C3, I2C4, I2C5)
Aparèy yo entegre senk koòdone I2C.
Entèfas bis I2C a jere kominikasyon ant STM32MP133C/F la ak bis seri I2C a. Li kontwole tout sekans, pwotokòl, abitraj ak distribisyon espesifik bis I2C a.

DS13875 Rev 5

41/219
48

Fonksyonèl souview

STM32MP133C/F

Periferik I2C a sipòte: · Konpatibilite ak spesifikasyon I2C-bus ak manyèl itilizatè rev. 5:
Mòd esklav ak mèt, kapasite miltimatè Mòd estanda (Sm), ak yon to bit jiska 100 kbit/s Mòd rapid (Fm), ak yon to bit jiska 400 kbit/s Mòd rapid Plus (Fm+), ak yon to bit jiska 1 Mbit/s ak yon sòti 20 mA Antre/Sòti kondwi Mòd adrès 7-bit ak 10-bit, plizyè adrès esklav 7-bit Konfigirasyon ak tan kenbe pwogramasyon Ekstansyon revèy opsyonèl · Konpatibilite spesifikasyon bis jesyon sistèm (SMBus) rev 2.0: Jenerasyon ak verifikasyon PEC (tcheke erè pake) pyès ki nan konpitè ak ACK
Kontwòl Sipò pou pwotokòl rezolisyon adrès (ARP) Alèt SMBus · Konpatibilite ak spesifikasyon pwotokòl jesyon sistèm pouvwa (PMBusTM) rev 1.1 · Revèy endepandan: yon chwa sous revèy endepandan ki pèmèt vitès kominikasyon I2C a endepandan de repwogramasyon PCLK · Reveye nan mòd Stop lè adrès la koresponn · Filtè bri analòg ak dijital pwogramasyon · Tanp 1-okte ak kapasite DMA
Ou ka defini I2C3, I2C4 ak I2C5 (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.

3.31

Transmetè reseptè asynchrone inivèsèl (USART1, USART2, USART3, USART6 ak UART4, UART5, UART7, UART8)
Aparèy yo gen kat transmetè reseptè inivèsèl senkron entegre (USART1, USART2, USART3 ak USART6) ak kat transmetè reseptè inivèsèl asenkron (UART4, UART5, UART7 ak UART8). Gade tablo ki anba a pou yon rezime karakteristik USARTx ak UARTx yo.
Entèfas sa yo bay kominikasyon asynchrone, sipò IrDA SIR ENDEC, mòd kominikasyon miltiprocesè, mòd kominikasyon yon sèl fil demi-duplex epi yo gen kapasite LIN mèt/esklav. Yo bay jesyon pyès ki nan konpitè pou siyal CTS ak RTS yo, ak Aktivasyon Chofè RS485. Yo kapab kominike nan vitès jiska 13 Mbit/s.
USART1, USART2, USART3 ak USART6 ofri tou mòd Smartcard (konfòm ak ISO 7816) ak kapasite kominikasyon tankou SPI.
Tout USART yo gen yon domèn revèy endepandan de revèy CPU a, sa ki pèmèt USARTx la reveye STM32MP133C/F la soti nan mòd Stop lè l sèvi avèk baudrate jiska 200 Kbaud. Evènman reveye yo soti nan mòd Stop yo pwogramab epi yo ka:
· kòmanse deteksyon bit
· nenpòt ankadreman done resevwa
· yon ankadreman done pwograme espesifik

42/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

Tout koòdone USART ka sèvi pa kontwolè DMA a.

Tablo 5. Karakteristik USART/UART yo

Mòd/karakteristik USART yo (1)

USART1/2/3/6

UART4/5/7/8

Kontwòl koule pyès ki nan konpitè pou modem

X

X

Kominikasyon kontinyèl lè l sèvi avèk DMA

X

X

Kominikasyon miltiprosesè

X

X

Mòd SPI senkronize (mèt/esklav)

X

–

Mòd kat entelijan

X

–

Blòk IrDA SIR ENDEC pou kominikasyon mwatye-duplex yon sèl fil

X

X

X

X

LIN mòd

X

X

Domèn revèy doub ak reveye soti nan mòd ki ba pouvwa

X

X

Entèripsyon tan reseptè a pou kominikasyon Modbus

X

X

X

X

Deteksyon oto baud pousantaj

X

X

Pèmèt chofè

X

X

Longè done USART yo

7, 8 ak 9 bit

1. X = sipòte.

Ou ka defini USART1 ak USART2 (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.

3.32

Entèfas periferik seri (SPI1, SPI2, SPI3, SPI4, SPI5) interfaces son entè-entegre (I2S1, I2S2, I2S3, I2S4)
Aparèy yo prezante jiska senk SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4, ak SPI5) ki pèmèt kominikasyon jiska 50 Mbit/s nan mòd mèt ak esklav, nan mòd half-duplex, full-duplex ak simplex. Prescaler 3-bit la bay uit frekans mòd mèt epi ankadreman an konfigirab soti nan 4 a 16 bit. Tout koòdone SPI yo sipòte mòd pulsasyon NSS, mòd TI, kalkil CRC pyès ki nan konpitè ak miltiplikasyon FIFO Rx ak Tx entegre 8-bit ak kapasite DMA.
I2S1, I2S2, I2S3, ak I2S4 yo miltiplekse ak SPI1, SPI2, SPI3 ak SPI4. Yo ka opere nan mòd mèt oswa esklav, nan mòd kominikasyon full-duplex ak half-duplex, epi yo ka configuré pou opere ak yon rezolisyon 16 oswa 32-bit kòm yon kanal antre oswa sòti. OdyoampYo sipòte frekans ling soti nan 8 kHz rive nan 192 kHz. Tout koòdone I2S yo sipòte miltiplikatè FIFO Rx ak Tx entegre 8-bit ak kapasite DMA.
Ou ka defini SPI4 ak SPI5 (nan ETZPC) kòm aksesib sèlman pa lojisyèl an sekirite.

3.33

Entèfas odyo seri (SAI1, SAI2)
Aparèy yo entegre de SAI ki pèmèt konsepsyon plizyè pwotokòl odyo stereo oswa mono.

DS13875 Rev 5

43/219
48

Fonksyonèl souview

STM32MP133C/F

tankou I2S, LSB oubyen MSB-jistifye, PCM/DSP, TDM oubyen AC'97. Yon sòti SPDIF disponib lè blòk odyo a configuré kòm yon transmetè. Pou pote nivo fleksibilite ak rekonfigirasyon sa a, chak SAI gen de sou-blòk odyo endepandan. Chak blòk gen pwòp dèlko revèy li ak kontwolè liy I/O li. OdyoampYo sipòte frekans odyo jiska 192 kHz. Anplis de sa, yo ka sipòte jiska uit mikwofòn gras a yon koòdone PDM entegre. SAI a ka fonksyone nan konfigirasyon mèt oswa esklav. Sou-blòk odyo yo ka swa reseptè oswa transmetè epi yo ka fonksyone senkronize oswa asenkronize (anrapò ak lòt la). SAI a ka konekte ak lòt SAI pou travay senkronize.

3.34

Entèfas reseptè SPDIF (SPDIFRX)
SPDIFRX la fèt pou resevwa yon koule S/PDIF konfòm ak IEC-60958 ak IEC-61937. Nòm sa yo sipòte kouran stereo senp jiska gwo s.ampvitès le, ak son antoure milti-chanèl konprese, tankou sa yo defini pa Dolby oswa DTS (jiska 5.1).
Karakteristik prensipal SPDIFRX yo se bagay sa yo: · Jiska kat antre disponib · Deteksyon otomatik vitès senbòl · Vitès senbòl maksimòm: 12.288 MHz · Sipòte kouran stereo soti nan 32 a 192 kHz · Sipòte odyo IEC-60958 ak IEC-61937, aplikasyon konsomatè · Jesyon bit parite · Kominikasyon lè l sèvi avèk DMA pou odyoamples · Kominikasyon lè l sèvi avèk DMA pou kontwòl ak enfòmasyon sou chanèl itilizatè · Kapasite entèripsyon
Reseptè SPDIFRX la bay tout karakteristik nesesè pou detekte to senbòl la, epi dekode kouran done k ap rantre a. Itilizatè a ka chwazi antre SPDIF li vle a, epi lè yon siyal valab disponib, SPDIFRX la re-seleksyone.ampLi dekode siyal k ap rantre a, li dekode kouran Manchester la, epi li rekonèt eleman ankadreman, sou-ankadreman ak blòk yo. SPDIFRX la delivre done dekode yo bay CPU a, ansanm ak drapo estati ki asosye yo.
SPDIFRX la ofri tou yon siyal yo rele spdif_frame_sync, ki chanje selon vitès sub-frame S/PDIF la ki itilize pou kalkile s egzak la.ampvitès pou algoritm derive revèy la.

3.35

Entèfas MultiMediaCard pou antre/soti dijital an sekirite (SDMMC1, SDMMC2)
De koòdone MultiMediaCard antre/soti dijital an sekirite (SDMMC) bay yon koòdone ant bis AHB la ak kat memwa SD, kat SDIO ak aparèy MMC yo.
Karakteristik SDMMC yo gen ladan yo bagay sa yo: · Konfòmite avèk Espesifikasyon Sistèm MultiMediaCard Entegre Vèsyon 5.1
Kat sipòte twa mòd diferan nan done: 1-bit (defo), 4-bit ak 8-bit

44/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

(Vitès HS200 SDMMC_CK limite a vitès maksimòm I/O otorize a)(HS400 pa sipòte)
· Konpatibilite konplè ak vèsyon anvan MultiMediaCards yo (konpatibilite bak)
· Konfòmite total avèk espesifikasyon kat memwa SD vèsyon 4.1 (vitès SDR104 SDMMC_CK limite a vitès maksimòm I/O otorize a, mòd SPI ak mòd UHS-II pa sipòte)
· Konfòmite konplè avèk spesifikasyon kat SDIO vèsyon 4.0. Sipò kat pou de mòd diferan databus: 1-bit (defo) ak 4-bit (vitès SDR104 SDMMC_CK limite a vitès maksimòm I/O otorize a, mòd SPI ak mòd UHS-II pa sipòte).
· Transfè done jiska 208 Mbyte/s pou mòd 8-bit la (selon vitès maksimòm I/O otorize a)
· Done ak kòmandman ki soti pèmèt siyal yo kontwole chofè bidireksyonèl ekstèn yo
· Kontwolè DMA dedye entegre nan koòdone lame SDMMC a, ki pèmèt transfè gwo vitès ant koòdone a ak SRAM la
· Sipò pou lis lyezon IDMA
· Alimantasyon dedye, VDDSD1 ak VDDSD2 pou SDMMC1 ak SDMMC2 respektivman, sa ki retire nesesite pou mete yon chanjman nivo sou koòdone kat SD a nan mòd UHS-I.
Se sèlman kèk GPIO pou SDMMC1 ak SDMMC2 ki disponib sou yon pin ekipman pou VDDSD1 oswa VDDSD2 dedye. Sa yo fè pati GPIO demaraj default pou SDMMC1 ak SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Yo ka idantifye nan tablo fonksyon altènatif la pa siyal ki gen yon sifiks "_VSD1" oswa "_VSD2".
Chak SDMMC makonnen ak yon blòk reta (DLYBSD) ki pèmèt sipò yon frekans done ekstèn ki pi wo pase 100 MHz.
Tou de koòdone SDMMC yo gen pò konfigirasyon ki ka sekirize.

3.36

Rezo zòn kontwolè (FDCAN1, FDCAN2)
Sous-sistèm rezo zòn kontwolè a (CAN) konsiste de de modil CAN, yon memwa RAM mesaj pataje ak yon inite kalibrasyon revèy.
Toulede modil CAN yo (FDCAN1 ak FDCAN2) konfòm ak ISO 11898-1 (espesifikasyon pwotokòl CAN vèsyon 2.0 pati A, B) ak spesifikasyon pwotokòl CAN FD vèsyon 1.0.
Yon memwa RAM mesaj 10-Kbyte aplike filtè, FIFO resepsyon, memwa tanpon resepsyon, FIFO evènman transmisyon ak memwa tanpon transmisyon (plis deklanchè pou TTCAN). RAM mesaj sa a pataje ant de modil FDCAN1 ak FDCAN2 yo.
Inite kalibrasyon revèy komen an se opsyonèl. Li ka itilize pou jenere yon revèy kalibre pou tou de FDCAN1 ak FDCAN2 apati osilatè RC entèn HSI a ak PLL la, lè w evalye mesaj CAN FDCAN1 la resevwa yo.

DS13875 Rev 5

45/219
48

Fonksyonèl souview

STM32MP133C/F

3.37

Otè gwo vitès otobis seri inivèsèl (USBH)
Aparèy yo entegre yon sèl pò USB gwo vitès (jiska 480 Mbit/s) ak de pò fizik. USBH sipòte tou de operasyon ba vitès, plen vitès (OHCI) osi byen ke gwo vitès (EHCI) endepandamman sou chak pò. Li entegre de transceiver ki ka itilize pou operasyon ba vitès (1.2 Mbit/s), plen vitès (12 Mbit/s) oswa gwo vitès (480 Mbit/s). Dezyèm transceiver gwo vitès la pataje ak OTG gwo vitès.
USBH a konfòm ak spesifikasyon USB 2.0 la. Kontwolè USBH yo bezwen revèy dedye ki pwodui pa yon PLL andedan PHY gwo vitès USB a.

3.38

USB gwo vitès pou pote sou ou (OTG)
Aparèy yo entegre yon pò USB OTG gwo vitès (jiska 480 Mbit/s) ki konekte ak yon lòt pò/òdinatè/periferik OTG. OTG a sipòte tou de operasyon plen vitès ak gwo vitès. Transceiver pou operasyon gwo vitès (480 Mbit/s) la pataje ak dezyèm pò USB Host la.
USB OTG HS la konfòm ak spesifikasyon USB 2.0 la ak spesifikasyon OTG 2.0 la. Li gen yon paramèt pwen final ki ka konfigire pa lojisyèl epi li sipòte sispansyon/rekòmanse. Kontwolè USB OTG yo bezwen yon revèy 48 MHz dedye ki pwodui pa yon PLL andedan RCC a oswa andedan PHY gwo vitès USB a.
Karakteristik prensipal USB OTG HS yo ki nan lis anba a: · Gwosè FIFO Rx ak Tx konbine 4 Kbyte ak gwosè FIFO dinamik · Sipò SRP (pwotokòl demann sesyon) ak HNP (pwotokòl negosyasyon lame) · Uit pwen final bidireksyonèl · 16 chanèl lame ak sipò OUT peryodik · Lojisyèl konfigirab pou mòd operasyon OTG1.3 ak OTG2.0 · Sipò USB 2.0 LPM (jesyon pouvwa lyen) · Sipò revizyon spesifikasyon chaj batri 1.2 · Sipò HS OTG PHY · USB DMA entèn · HNP/SNP/IP anndan (pa bezwen okenn rezistans ekstèn) · Pou mòd OTG/Lame, yon switch pouvwa nesesè nan ka aparèy ki mache ak bus yo...
konekte.
Pò konfigirasyon USB OTG a ka an sekirite.

46/219

DS13875 Rev 5

STM32MP133C/F

Fonksyonèl souview

3.39

Entèfas MAC Gigabit Ethernet (ETH1, ETH2)
Aparèy yo bay de kontwolè aksè medya gigabit (GMAC) konfòm ak IEEE-802.3-2002 pou kominikasyon LAN Ethernet atravè yon koòdone endepandan de medyòm (MII) estanda endistri a, yon koòdone endepandan de medyòm redwi (RMII), oswa yon koòdone endepandan de medyòm gigabit redwi (RGMII).
Aparèy yo bezwen yon aparèy entèfas fizik ekstèn (PHY) pou konekte ak bis LAN fizik la (fil trese, fib, elatriye). PHY a konekte ak pò aparèy la lè l sèvi avèk 17 siyal pou MII, 7 siyal pou RMII, oswa 13 siyal pou RGMII, epi li ka gen yon frekans 25 MHz (MII, RMII, RGMII) oswa 125 MHz (RGMII) ki soti nan STM32MP133C/F la oswa nan PHY a.
Aparèy yo gen ladan karakteristik sa yo: · Mòd operasyon ak koòdone PHY
Vitès transfè done 10, 100, ak 1000 Mbit/s Sipò pou operasyon full-duplex ak half-duplex Entèfas MII, RMII ak RGMII PHY · Kontwòl pwosesis Filtraj pake milti-kouch: Filtraj MAC sou sous (SA) ak destinasyon (DA)
adrès ak filtè pafè ak hash, VLAN tagFiltraj ki baze sou ak filtè pafè ak hach, filtraj kouch 3 sou adrès sous IP (SA) oswa adrès destinasyon (DA), filtraj kouch 4 sou pò sous (SP) oswa pò destinasyon (DP) Pwosesis doub VLAN: mete jiska de VLAN tags nan chemen transmisyon an, tag Filtraj nan chemen resepsyon an Sipò IEEE 1588-2008/PTPv2 Sipòte estatistik rezo ak kontè RMON/MIB (RFC2819/RFC2665) · Pwosesis dechaj pyès ki nan konpitè Ensèsyon oswa sipresyon done preanbil ak kòmansman ankadreman (SFD) Motè dechaj sòm verifikasyon entegrite pou header IP ak chaj TCP/UDP/ICMP: kalkil ak ensèsyon sòm verifikasyon transmisyon, kalkil ak konparezon sòm verifikasyon resepsyon Repons otomatik pou demann ARP ak adrès MAC aparèy la Segmantasyon TCP: divizyon otomatik gwo pake TCP transmisyon an plizyè ti pake · Mòd Ethernet ki pa konsome anpil enèji (estanda IEEE 802.3az-2010) Deteksyon pake reveye a distans ak AMD Magic PacketTM
Tou de ETH1 ak ETH2 ka pwograme kòm an sekirite. Lè yo an sekirite, tranzaksyon sou koòdone AXI a an sekirite, epi rejis konfigirasyon yo ka sèlman modifye pa aksè an sekirite.

DS13875 Rev 5

47/219
48

Fonksyonèl souview

STM32MP133C/F

3.40

Enfrastrikti debogaj
Aparèy yo ofri karakteristik debogaj ak trasaj sa yo pou sipòte devlopman lojisyèl ak entegrasyon sistèm: · Debogaj pwen rupture · Trasaj ekzekisyon kòd · Enstrimantasyon lojisyèl · JTAG pò debogaj · Pò debogaj fil seri · Antre ak sòti deklanchman · Pò tras · Konpozan debogaj ak tras Arm CoreSight
Ou ka kontwole debogaj la atravè yon JTAG/pò aksè debogaj fil seri, lè l sèvi avèk zouti debogaj estanda endistri a.
Yon pò tras pèmèt kaptire done pou koneksyon ak analiz.
Siyal otantifikasyon ki nan BSEC a pèmèt yon aksè debogaj nan zòn an sekirite yo.

48/219

DS13875 Rev 5

STM32MP133C/F

Brochaj, deskripsyon broch ak fonksyon altènatif

4

Brochaj, deskripsyon broch ak fonksyon altènatif

Figi 5. Bal STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
SOTI

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Figi ki anwo a montre tèt pake a view.

DS13875 Rev 5

49/219
97

Brochaj, deskripsyon broch ak fonksyon altènatif

STM32MP133C/F

Figi 6. Bal STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
SOTI

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Figi ki anwo a montre tèt pake a view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Brochaj, deskripsyon broch ak fonksyon altènatif

Figi 7. Bal STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

CPU VDD

PE1

PD15

CPU VDD

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

CPU VDD

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

CPU VDD

VSS

VDD

CPU VDD

Nwayo VDD

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

Nwayo VDD

VSS

VDD

Nwayo VDD

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ REINITIALIZASYON
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

CPU VDD

PC15-

L

VBAT OSC32 PI3

VSS

_SOTI

PC14-

M

VSS OSC32 PC13

_AN

VDD

N

PE2

PF4

PH6

PI2

CPU VDD
Nwayo VDD
VSS
VDD

VSS

VSS

VSS

VSS

VSS

Nwayo VDD

VSS

VSS

Nwayo VDD

VSS

VSS

VSS

VSS

VSS

VDD

Nwayo VDD

VSS

VDD

Nwayo VDD

VDDQ_ DDR
VSS
VDDQ_ DDR
Nwayo VDD

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

Nwayo VDD

VSS

VDD

Nwayo VDD

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ SÒTI

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

Nwayo VDD

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ ON

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

CPU PG12_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BÒT2 DP1 BÒT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ ON

USB_ DP2

PI5-

USB_

BÒT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Figi ki anwo a montre tèt pake a view.

MSv65068V5

DS13875 Rev 5

51/219
97

Brochaj, deskripsyon broch ak fonksyon altènatif

STM32MP133C/F

Tablo 6. Lejand/abreviyasyon yo itilize nan tablo pinout la

Non

Abreviyasyon

Definisyon

Non pin Kalite pin
I/O estrikti
Nòt Fonksyon altènatif Fonksyon adisyonèl

Sof si yo presize otreman, fonksyon pin lan pandan ak apre reset la se menm ak non pin aktyèl la.

S

Pwovizyon pou PIN

I

Antre sèlman PIN

O

Sòti sèlman PIN

I/O

Pin antre/sòti

A

Nivo analòg oswa espesyal

FT(U/D/PD) 5 V toleran I/O (avèk rale-anlè fiks / rale-desann / rale-desann pwogramab)

DDR

1.5 V, 1.35 V oubyen 1.2 VI/O pou DDR3, DDR3L, koòdone LPDDR2/LPDDR3

A

Analog siyal

RST

Reyajiste pin lan ak yon rezistans pull-up fèb

_f(1) _a(2) _u(3) _h(4)

Opsyon pou Antre/Sòti FT Opsyon I2C FM+ Opsyon analòg (apwovizyone pa VDDA pou pati analòg Antre/Sòti a) Opsyon USB (apwovizyone pa VDD3V3_USBxx pou pati USB Antre/Sòti a) Sòti gwo vitès pou 1.8V tipik. VDD (pou SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Opsyon trè rapid pou 1.8V tipik. VDD (pou ETH, SPI, SDMMC, QUADSPI, TRACE)

Sof si yon nòt presize otreman, tout antre/sorti yo konfigire kòm antre flotan pandan ak apre reset la.

Fonksyon yo chwazi atravè rejis GPIOx_AFR yo

Fonksyon yo chwazi/aktive dirèkteman atravè rejis periferik yo

1. Estrikti I/O ki gen rapò nan Tablo 7 yo se: FT_f, FT_fh, FT_fvh 2. Estrikti I/O ki gen rapò nan Tablo 7 yo se: FT_a, FT_ha, FT_vha 3. Estrikti I/O ki gen rapò nan Tablo 7 yo se: FT_u 4. Estrikti I/O ki gen rapò nan Tablo 7 yo se: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Estrikti I/O ki gen rapò nan Tablo 7 yo se: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Brochaj, deskripsyon broch ak fonksyon altènatif

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F yo

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

Antre/Sòti FT_h

VSS VDD

S

–

S

–

PE11

Antre/Sòti FT_vh

PF5

Antre/Sòti FT_h

PD3

Antre/Sòti FT_f

PE14

Antre/Sòti FT_h

VDDCPU

S

–

PD0

Antre/Sòti FT

PH12

Antre/Sòti FT_fh

PB6

Antre/Sòti FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(demaraj)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(bòt)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(bòt)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(bòt)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Brochaj, deskripsyon broch ak fonksyon altènatif

STM32MP133C/F

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F (swiv)

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

Antre/Sòti FT

Antre/Sòti FT_fh

Antre/Sòti FT_f

Antre/Sòti FT_h

S

–

Antre/Sòti FT_h

S

–

Antre/Sòti FT_h

Antre/Sòti FT_f

Antre/Sòti FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(bòt)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(bòt)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(demaraj),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(bòt)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(demaraj)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(demaraj)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Brochaj, deskripsyon broch ak fonksyon altènatif

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F (swiv)

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

Antre/Sòti FT_h

VDDCPU PG5

S

–

Antre/Sòti FT_h

PG15

Antre/Sòti FT_h

PG10

Antre/Sòti FT_h

VSS

S

–

PF10

Antre/Sòti FT_h

VDDCORE S

–

PF6

Antre/Sòti FT_vh

VSS VDD

S

–

S

–

PF9

Antre/Sòti FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(bòt),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(demaraj)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(demaraj),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(demaraj),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Brochaj, deskripsyon broch ak fonksyon altènatif

STM32MP133C/F

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F (swiv)

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

Antre/Sòti FT_h

S

–

Antre/Sòti FT_h

S

–

Antre/Sòti FT_fh

Antre/Sòti FT_fh

Antre/Sòti FT_h

S

–

S

–

Antre/Sòti FT

Antre/Sòti FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(demaraj),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Brochaj, deskripsyon broch ak fonksyon altènatif

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F (swiv)

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

J3 J4 N5

PI2

Antre/Sòti FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

Antre/Sòti FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 D2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

Antre/Sòti FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ SOUT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

Antre/Sòti FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

Antre/Sòti FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

Antre/Sòti FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Brochaj, deskripsyon broch ak fonksyon altènatif

STM32MP133C/F

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F (swiv)

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

M1 J7 P3

PF7

Antre/Sòti FT_vh –

M3 R1 R2

PG11

Antre/Sòti FT_vh –

L3 J6 N3

PH6

Antre/Sòti FT_fh –

N2 P4 R1

PG1

Antre/Sòti FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

Antre/Sòti FT_vh –

P1 P1 T3 PH0-OSC_IN Antre/Sòti FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT Antre/Sòti FT

–

R2 T2 R3

PH3

Antre/Sòti FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(demaraj),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Brochaj, deskripsyon broch ak fonksyon altènatif

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F (swiv)

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

L5 U2 W1

PG3

Antre/Sòti FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

Antre/Sòti FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

Antre/Sòti FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

Antre/Sòti FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

Antre/Sòti FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

Antre/Sòti FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Antre/Sòti FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILIN –
–

DS13875 Rev 5

59/219
97

Brochaj, deskripsyon broch ak fonksyon altènatif

STM32MP133C/F

Nimewo PIN

Tablo 7. Definisyon boul STM32MP133C/F (swiv)

Fonksyon boul la

Non PIN (fonksyon apre
reset)

Fonksyon altène

Fonksyon adisyonèl

LFBGA289 TFBGA289 TFBGA320
Estrikti I/O kalite pin
Nòt

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Antre/Sòti FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Antre/Sòti FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

Antre/Sòti FT_a

Antre/Sòti FT_a Antre/Sòti FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Antre/Sòti FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

Antre/Sòti FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokiman / Resous

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdfGid Itilizatè STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Referans

• Manyèl itilizatè