STMicroelectronics STM32MP133C F 32 biteko Arm Cortex-A7 1 GHz MPUa

Zehaztapenak

• Nukleoa: Besoaren kortexa-A7
• Memoriak: Kanpoko SDRAM, Txertatutako SRAM
• Datu-busa: 16 biteko interfaze paraleloa
• Segurtasuna/Babesa: Berrezarri eta Energia Kudeaketa, LPLV-Stop2, Itxaron-modua
• Paketea: LFBGA, TFBGA gutxieneko 0.5 mm-ko tartearekin
• Erlojuaren kudeaketa
• Sarrera/Irteera Orokorrak
• Interkonexio Matrizea
• 4 DMA kontrolatzaile
• Komunikazio periferikoak: Gehienez 29
• Periferiko analogikoak: 6
• Tenporizadoreak: Gehienez 24, Zaindariak: 2
• Hardwarearen azelerazioa
• Arazte modua
• Fusibleak: 3072 bitekoa, ID bakarra eta AES 256 gakoetarako HUK barne
• ECOPACK2rekin bateragarria

Besoaren Cortex-A7 azpisistema

STM7MP32C/F-ren Arm Cortex-A133 azpisistemak eskaintzen du…

Oroitzapenak

Gailuak kanpoko SDRAM eta txertatutako SRAM ditu datuak gordetzeko...

DDR kontrolagailua

DDR3/DDR3L/LPDDR2/LPDDR3 kontrolagailuak memoria sarbidea kudeatzen du…

Energia-horniduraren kudeaketa
Energia hornidura eskemak eta gainbegiraleak energia hornidura egonkorra bermatzen dute…

Erlojuaren kudeaketa
RCC-k erlojuaren banaketa eta konfigurazioak kudeatzen ditu…

Sarrera/Irteera Orokorrak (GPIOak)
GPIOek kanpoko gailuentzako interfaze gaitasunak eskaintzen dituzte…

TrustZone Babes Kontrolatzailea
ETZPC-k sistemaren segurtasuna hobetzen du sarbide-eskubideak kudeatuz…

Bus-Interkonexio Matrizea
Matrizeak modulu ezberdinen arteko datuen transferentzia errazten du…

Ohiko galderak

G: Zein da onartzen diren komunikazio periferikoen gehienezko kopurua?
A: STM32MP133C/F-k 29 komunikazio-periferiko onartzen ditu gehienez.

G: Zenbat periferiko analogiko daude eskuragarri?
A: Gailuak 6 periferiko analogiko eskaintzen ditu hainbat funtzio analogikotarako.

“`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 1 GHz-ra arte, 2×ETH, 2×CAN FD, 2×ADC, 24 tenporizadore, audioa, kriptografia eta segurtasun aurreratua
Fitxa teknikoa: ekoizpenaren datuak

Ezaugarriak
ST azken teknologia patentatua dakar
Nukleoa
· 32 biteko Arm® Cortex®-A7 L1 32 Kbyteko I / 32 Kbyteko D 128 Kbyteko 2. mailako katxe bateratua Arm® NEONTM eta Arm® TrustZone®

Oroitzapenak
· Kanpoko DDR memoria 1 Gbyte arte LPDDR2/LPDDR3-1066 16 bitera arte DDR3/DDR3L-1066 16 bitera arte
· 168 Kbyte barneko SRAM: 128 Kbyte AXI SYSRAM + 32 Kbyte AHB SRAM eta 8 Kbyte SRAM babeskopia domeinuan
· Quad-SPI memoria interfaze bikoitza · Kanpoko memoria kontrolatzaile malgua, gehienez
16 biteko datu-busa: interfaze paraleloa kanpoko ICak eta SLC NAND memoriak konektatzeko, gehienez 8 biteko ECCrekin.
Segurtasuna
· Abio segurua, TrustZone® periferikoak, 12 xtamper pinak 5 x t aktibo barneamper
· Tenperatura, bolumenatage, maiztasuna eta 32 kHz-ko monitorizazioa
Berrezartzea eta energia kudeatzea
· 1.71 V-tik 3.6 VI/I-ra bitarteko hornidura (5 V-ko I/O tolerantzia dutenak) · POR, PDR, PVD eta BOR · Txip barruko LDOak (USB 1.8 V, 1.1 V) · Erreguladore babeskoa (~0.9 V) · Barne tenperatura sentsoreak · Energia gutxiko moduak: Lo, Gelditu, LPLV-Gelditu,
LPLV-Stop2 eta Standby

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Pausoa 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
Gutxieneko tartea 0.5 mm

· DDR atxikipena Standby moduan · PMIC txip laguntzailearen kontrolak

Erlojuaren kudeaketa
· Barne osziladoreak: 64 MHz-ko HSI osziladorea, 4 MHz-ko CSI osziladorea, 32 kHz-ko LSI osziladorea
· Kanpoko osziladoreak: 8-48 MHz-ko HSE osziladorea, 32.768 kHz-ko LSE osziladorea
· 4 × PLL modu zatikatuarekin

Erabilera orokorreko sarrera/irteerak
· Gehienez 135 sarrera/irteera ataka seguru etengailu gaitasunarekin
· Gehienez 6 esnaldi

Elkarkonexio matrizea
· 2 bus matrize 64 biteko Arm® AMBA® AXI interkonexioa, 266 MHz arte 32 biteko Arm® AMBA® AHB interkonexioa, 209 MHz arte

4 DMA kontrolatzaile CPUa deskargatzeko
· Guztira 56 kanal fisiko
· 1 x abiadura handiko helburu orokorreko memoria sarbide zuzeneko kontrolatzaile nagusia (MDMA)
· 3 × portu bikoitzeko DMA, FIFO eta eskaera bideratzaile gaitasunekin, periferikoen kudeaketa optimoa lortzeko

2024ko iraila
Hau ekoizpen osoko produktu bati buruzko informazioa da.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Gehienez 29 komunikazio periferiko
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816 interfazea, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, 4 full-duplex barne)
I2S audio klasearen zehaztasuna barneko audio PLL edo kanpoko erlojuaren bidez) (+2 QUADSPI + 4 USART-ekin) · 2 × SAI (audio estereoa: I2S, PDM, SPDIF Tx) · SPDIF Rx 4 sarrerarekin · 2 × SDMMC 8 bit arte (SD/e·MMCTM/SDIO) · 2 × CAN FD protokoloa onartzen duten CAN kontrolagailu · 2 × USB 2.0 abiadura handiko Host edo 1 × USB 2.0 abiadura handiko Host

+ 1 × USB 2.0 abiadura handiko OTG aldi berean · 2 x Ethernet MAC/GMAC IEEE 1588v2 hardwarea, MII/RMII/RGMII
6 periferiko analogiko
· 2 × ADC 12 biteko gehienezko bereizmenarekin, 5 Msps-raino
· 1 x tenperatura sentsore · 1 x sigma-delta modulatzailerako iragazki digitala
(DFSDM) 4 kanal eta 2 iragazkirekin · Barne edo kanpoko ADC erreferentzia VREF+
Gehienez 24 tenporizadore eta 2 zaintzaile
· 2 × 32 biteko tenporizadore, gehienez 4 IC/OC/PWM edo pultsu kontagailurekin eta koadratura (gehigarrizko) kodetzaile sarrerarekin
· 2 × 16 biteko tenporizadore aurreratu · 10 × 16 biteko helburu orokorreko tenporizadore (barne)
2 oinarrizko tenporizadore (PWMrik gabe) · 5 × 16 biteko potentzia txikiko tenporizadore · RTC segurua segundo azpiko zehaztasunarekin eta
hardware egutegia · 4 Cortex®-A7 sistemaren tenporizadore (seguruak,
ez-segurua, birtuala, hiperbisorea) · 2 × zaintzaile independente
Hardwarearen azelerazioa
· AES 128, 192, 256 DES/TDES

2 (independentea, independente segurua) 5 (2 seguruak) 4 5 (3 seguruak)
4 + 4 (2 USART seguru barne), batzuk abioko iturri izan daitezke
2 (gehienez 4 audio kanal), I2S maisu/esklaboarekin, PCM sarrerarekin, SPDIF-TX 2 atakarekin
BCD-rekin txertatutako HSPHY BCD-rekin txertatutako HS PHY (segurgarria), abio-iturri izan daiteke
2 × HS Host eta OTG artean partekatuta 4 sarrera

2 (1 × TTCAN), erlojuaren kalibrazioa, 10 Kbyteko buffer partekatua 2 (8 + 8 bit) (segurgarria), e·MMC edo SD abioko iturri izan daiteke 2 SD txartelen interfazeetarako elikatze-iturri independente aukerakoak
1 (bikoitza-laukoitza) (segurgarria), abio-iturri izan daiteke

–
–
Boot
–
Boot
Bota Bota
(1)

Helbide/datu paraleloak 8/16 biteko FMC AD-mux paraleloa 8/16 biteko
NAND 8/16 biteko 10/100M/Gigabit Ethernet DMA Kriptografia
Hash benetako ausazko zenbakien sorgailua Fusibleak (behin programagarriak)

4 × CS, gehienez 4 × 64 Mbyte
Bai, 2× CS, SLC, BCH4/8, abio-iturri izan daiteke 2 x (MII, RMI, RGMII) PTP eta EEErekin (segurgarria)
3 instantzia (1 segurua), 33 kanaleko MDMA PKA (DPA babesarekin), DES, TDES, AES (DPA babesarekin)
(denak seguruak) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(segurgarria) True-RNG (segurgarria) 3072 bit eraginkor (segurtua, 1280 bit eskuragarri erabiltzailearentzat)

–
Bota –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Deskribapena

1. taula. STM32MP133C/F ezaugarriak eta periferikoen kopurua (jarraipena)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Hainbat

Ezaugarriak

LFBGA289

TFBGA289

TFBGA320

GPIOak etenaldiarekin (guztira)

135(2)

GPIO seguruak Esnatzeko pinak

Denak
6

Tamper pinak (t aktiboa)ampe)

12 (5)

DFSDM Gehienez 12 biteko ADC sinkronizatua

4 sarrera kanal 2 iragazkirekin

–

2(3) (gehienez 5 Msps 12 biteko bakoitzean) (segurgarria)

ADC1: 19 kanal barneko 1a barne, 18 kanal eskuragarri

12 biteko ADC kanalak guztira (4)

erabiltzailea 8x diferentziala barne

–

ADC2: 18 kanal barneko 6a barne, 12 kanal eskuragarri

erabiltzailea 6x diferentziala barne

Barneko ADC VREF VREF+ sarrera-pina

1.65 V, 1.8 V, 2.048 V, 2.5 V edo VREF+ sarrera –
Bai

1. QUADSPI-k GPIO dedikatuetatik edo FMC Nand8 abioko GPIO batzuk erabiliz abiarazi dezake (PD4, PD1, PD5, PE9, PD11, PD15 (ikus 7. taula: STM32MP133C/F bolaren definizioak).
2. GPIO kopuru oso honek lau J barne hartzen dituTAG GPIOak eta hiru BOOT GPIO erabilera mugatuarekin (kanpoko gailuaren konexioarekin gatazkak sor ditzake muga-eskaneatzea edo abiaraztean).
3. Bi ADCak erabiltzen direnean, kernelaren erlojua berdina izan behar da bi ADCentzat eta ezin dira txertatutako ADC aurreeskalatzaileak erabili.
4. Horrez gain, barne-kanalak ere badaude: – ADC1 barne-kanala: VREFINT – ADC2 barne-kanalak: tenperatura, barne-bolumenatagerreferentzia, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Deskribapena 18/219

STM32MP133C/F

1. irudia. STM32MP133C/F bloke-diagrama

IC hornigaiak

@VDDA

Hsi

AXIM: Arm 64 biteko AXI interkonexioa (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 CPUa 650/1000 MHz + MMU + FPU + NEONT

32 D$

32 I$

CNT (tenporizadorea) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asinkrono

128 bit

TT

CSI

LSI

Arazketa-denboraamp

TSGEN sorgailua

T

DAP
(JTAG/SWD)

SYSRAM 128KB

128KB-ko ROMa

38

2 x ETH MAC
10/100/1000 (GMII gabe)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b FIS

DDCTRL 58
LPDDR2/3, DDR3/3L

asinkrono

T

KRIPTURA

T

SAES

DDRMCE T TZC T

DDPHYC
T

13

DLY

8b QUADSPI (bikoitza) T

37

16b

FMC

T

CRC

T

DLYBSD1

(SDMMC1 DLY kontrola)

T

DLYBSD2

(SDMMC2 DLY kontrola)

T

DLYBQS

(QUADSPI DLY kontrola)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

FHY

2

USBH

2

(2xHS ostalaria)

PLLUSB

FIFO

T

PCA

FIFO

T MDMA 32 kanal

AXIMC TT

17 16b Trazadura ataka

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

OTP Fusibleak

@VDDA

2

RTC / AWU

T

12

TAMP / Babeskopia erregistroak T

@VBAT

2

LSE (32kHz XTAL)

T

Sistemaren denbora STGENC

belaunaldia

STGENR

USBPHYC
(USB 2 x PHY kontrola)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

BOTA pinak

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4 kanaleko DFSDM

10KB-ko CCU bufferra

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

AHB2APB asinkronoa

SRAM1 16KB-ko T SRAM2 8KB-ko T SRAM3 8KB-ko T

AHB2APB

DMA1
8 erreka
DMAMUX1
DMA2
8 erreka

DMAMUX2

DMA3
8 erreka

T

PMB (prozesu monitore)
DTS (tenperatura sentsore digitala)

liburukiatage erregulatzaileak

@VDDA

Horniduraren gainbegiratzea

FIFO

FIFO

FIFO

2×2 Matrizea
AHB2APB

64 biteko AXI

64 biteko AXI maisua

32 bit AHB 32 bit AHB maisua

32 biteko APB

T TrustZone segurtasun babesa

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32 biteko multi-AHB bus matrizea (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16ext

176

T

USBO

(OTG DBH)

FHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Txartel adimenduna IrDA

5

T

USART2

Txartel adimenduna IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Iragazkia Iragazkia Iragazkia

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Txartel adimenduna IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Iragazkia Iragazkia

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Txartel adimenduna IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Funtzionala amaitu daview

Funtzionala amaitu daview

3.1
3.1.1
3.1.2

Besoaren Cortex-A7 azpisistema
Ezaugarriak
· ARMv7-A arkitektura · 32 Kbyteko L1 instrukzio-katxea · 32 Kbyteko L1 datu-katxea · 128 Kbyteko 2. mailako katxea · Arm + Thumb®-2 instrukzio-multzoa · Arm TrustZone segurtasun-teknologia · Arm NEON SIMD aurreratua · DSP eta SIMD luzapenak · VFPv4 koma mugikorra · Hardwarearen birtualizazio-laguntza · Txertatutako trazabilitate-modulua (ETM) · 160 periferiko partekatutako etenaldi-kontrolatzaile generiko integratua (GIC) · Tenporizadore generiko integratua (CNT)
Amaituview
Cortex-A7 prozesadorea oso energia-eraginkorra den aplikazio-prozesadore bat da, goi-mailako eramangarrietan eta beste potentzia txikiko aplikazio txertatu eta kontsumitzaileetan errendimendu aberatsa eskaintzeko diseinatua. Cortex-A20ak baino % 5 gehiagoko errendimendua eskaintzen du hari bakarrean, eta Cortex-A9ak antzeko errendimendua eskaintzen du.
Cortex-A7-k Cortex-A15 eta CortexA17 prozesadoreen errendimendu handiko ezaugarri guztiak ditu, besteak beste, hardwarean birtualizaziorako euskarria, NEON eta 128 biteko AMBA 4 AXI bus interfazea.
Cortex-A7 prozesadorea energia-eraginkortasuneko 8-s-an oinarritzen da.tagCortex-A5 prozesadorearen hodibidea. Gainera, energia gutxiko diseinatutako L2 cache integratu bat du, transakzio-latentzia txikiagoekin eta cachearen mantentze-lanetarako sistema eragilearen euskarri hobetuarekin. Horrez gain, adarkatze-aurreikuspen hobetua eta memoria-sistemaren errendimendua hobetu dira, 64 biteko karga-biltegiratze bidearekin, 128 biteko AMBA 4 AXI busekin eta TLB tamaina handituarekin (256 sarrera, Cortex-A128 eta Cortex-A9-en 5 sarreratik gora), lan-karga handien errendimendua handituz, hala nola... web arakatzen.
Erpuru-2 teknologia
Arm kode tradizionalaren errendimendu gorena eskaintzen du, eta, aldi berean, argibideak gordetzeko memoria behar den % 30eraino murrizten du.
TrustZone teknologia
Segurtasun aplikazioen ezarpen fidagarria bermatzen du, eskubide digitalen kudeaketatik hasi eta ordainketa elektronikoraino. Teknologia eta industria bazkideen laguntza zabala.

DS13875 Rev 5

19/219
48

Funtzionala amaitu daview

STM32MP133C/F

NEON
NEON teknologiak multimedia eta seinaleen prozesamenduko algoritmoak bizkortu ditzake, hala nola bideoaren kodeketa/deskodeketa, 2D/3D grafikoak, jokoak, audio eta ahots prozesamendua, irudien prozesamendua, telefonia eta soinu sintesia. Cortex-A7-k Cortex-A7 puntu mugikorreko unitatearen (FPU) errendimendua eta funtzionaltasuna eskaintzen dituen motor bat eskaintzen du, eta multimedia eta seinaleen prozesamenduko funtzioak are gehiago bizkortzeko NEON SIMD instrukzio multzo aurreratuaren inplementazioa. NEON-ek Cortex-A7 prozesadorearen FPU hedatzen du lau MAC eta 64 biteko eta 128 biteko erregistro multzo gehigarri bat eskaintzeko, SIMD eragiketa multzo aberats bat onartzen duena 8, 16 eta 32 biteko zenbaki oso eta 32 biteko puntu mugikorreko datu kantitateetan.
Hardwarearen birtualizazioa
Datuen kudeaketa eta arbitrajerako hardware laguntza oso eraginkorra, hainbat software ingurunek eta haien aplikazioek sistemaren gaitasunetara aldi berean sartzeko aukera ematen duena. Horri esker, gailu sendoak gauzatu daitezke, elkarrengandik ondo isolatuta dauden ingurune birtualak erabiliz.
L1 cache optimizatuak
Errendimendu eta energia optimizatutako L1 cacheek sarbide-latentzia minimoko teknikak konbinatzen dituzte errendimendua maximizatzeko eta energia-kontsumoa minimizatzeko.
L2 cache kontrolatzaile integratua
Latentzia baxuko eta banda-zabalera handiko sarbidea eskaintzen du cache memoriarako maiztasun handian, edo txipaz kanpoko memoria sarbidearekin lotutako energia-kontsumoa murrizteko.
Cortex-A7 puntu mugikorreko unitatea (FPU)
FPUak errendimendu handiko zehaztasun bakarreko eta bikoitzeko koma mugikorreko argibideak eskaintzen ditu, Arm VFPv4 arkitekturarekin bateragarriak, eta hau Arm koma mugikorreko koprozesadoreen aurreko belaunaldiekin softwarearekin bateragarria da.
Snoop kontrol unitatea (SCU)
SCUak prozesadorearen interkonexioa, arbitrajea, komunikazioa, cachetik cacherako eta sistemaren memoriaren transferentziak, cachearen koherentzia eta bestelako gaitasunak kudeatzeaz arduratzen da.
Sistemaren koherentzia honek sistema eragile bakoitzaren kontrolatzaile barruan softwarearen koherentzia mantentzeak dakarren softwarearen konplexutasuna ere murrizten du.
Etenaldi-kontrolatzaile generikoa (GIC)
Eten-kontrolatzaile estandarizatu eta arkitektonikoa ezartzean, GIC-k prozesadoreen arteko komunikaziorako eta sistemaren etenen bideratze eta lehentasunetarako ikuspegi aberats eta malgua eskaintzen du.
Gehienez 192 eten independente onartzen ditu, softwarearen kontrolpean, hardwareak lehentasuna emanez eta sistema eragilearen eta TrustZone software kudeaketa geruzaren artean bideratuz.
Bideratze-malgutasun honek eta etenaldiak sistema eragilean birtualizatzeko euskarriak hiperbisore bat erabiltzen duen soluzio baten gaitasunak hobetzeko beharrezkoak diren ezaugarri nagusietako bat eskaintzen dute.

20/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.2
3.2.1
3.2.2

Oroitzapenak
Kanpoko SDRAM
STM32MP133C/F gailuek kanpoko SDRAM memoriarako kontrolatzaile bat dute, honako hauek onartzen dituena: · LPDDR2 edo LPDDR3, 16 biteko datuak, gehienez 1 Gbyte, gehienez 533 MHz-ko erlojua · DDR3 edo DDR3L, 16 biteko datuak, gehienez 1 Gbyte, gehienez 533 MHz-ko erlojua
SRAM txertatua
Gailu guztiek ezaugarri hauek dituzte: · SYSRAM: 128 Kbyte (programa daitekeen tamainako gune seguruarekin) · AHB SRAM: 32 Kbyte (segurtagarria) · BKPSRAM (babeskopiako SRAM): 8 Kbyte
Eremu honetako edukia nahi gabeko idazketa sarbideen aurka babestuta dago, eta Standby edo VBAT moduan gorde daiteke. BKPSRAM software seguru baten bidez soilik eskuragarri dagoela defini daiteke (ETZPC-n).

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 kontrolatzailea (DDRCTRL)

DDRCTRL-k DDRPHYC-rekin konbinatuta DDR memoria azpisistemarako memoria interfazearen irtenbide osoa eskaintzen du. · 64 biteko AMBA 4 AXI ataka interfazea (XPI) · Kontrolatzailearekiko AXI erlojua asinkronoa · DDR memoria zifratze motorra (DDRMCE) AES-128 DDR idazketa berehalakoa duena
enkriptatzea/irakurketa deskriptatzea. · Onartutako estandarrak:
JEDEC DDR3 SDRAM zehaztapena, JESD79-3E DDR3/3Lrako 16 biteko interfazearekin
JEDEC LPDDR2 SDRAM zehaztapena, JESD209-2E LPDDR2rako 16 biteko interfazearekin
JEDEC LPDDR3 SDRAM zehaztapena, JESD209-3B LPDDR3rako 16 biteko interfazearekin
· Programatzaile aurreratua eta SDRAM komando-sortzailea · Datu-zabalera osoa (16 bit) edo erdia (8 bit) programatzeko aukera · QoS aurreratuaren euskarria, hiru trafiko-klase irakurketan eta bi trafiko-klase idazketan · Lehentasun txikiagoko trafikoa ez galtzeko aukerak · Irakurketa-ontzeko idazketa (WAR) eta idazketa-ontzeko irakurketa (RAW) koherentzia bermatua
AXI atakak · Leherketa-luzera aukeren euskarri programagarria (4, 8, 16) · Idazketa konbinazioa helbide berera idazketa anitz konbinatzeko aukera emateko
idazketa bakarra · maila bakarreko konfigurazioa

DS13875 Rev 5

21/219
48

Funtzionala amaitu daview

STM32MP133C/F

· SDRAM itzaltze automatikoaren sarrera eta irteeraren laguntza, denbora programagarrian transakziorik iritsi ez delako.
· Transakziorik iritsi ez delako erlojuaren sarrera eta irteera automatikoaren (LPDDR2/3) laguntza
· Energia gutxiko modu automatikoaren funtzionamenduaren laguntza, hardwarearen energia gutxiko interfazearen bidez programatzeko denboran transakziorik ez iristeagatik.
· Orrialde-politika programagarria · Sarrera eta irteera automatikoaren edo softwarearen kontrolpean auto-freskatzearen laguntza · Softwarearen kontrolpean itzaltze sakoneko sarrera eta irteeraren laguntza (LPDDR2 eta
LPDDR3) · SDRAM moduko erregistroen eguneratze esplizituen euskarria softwarearen kontrolpean · Helbide-mapeatzaile logika malgua errenkada, zutabe eta aplikazio espezifikoen mapatzea ahalbidetzeko.
banku bitak · Erabiltzaileak hauta ditzakeen freskatze kontrol aukerak · DDRPERFM lotutako blokea errendimenduaren monitorizazioan eta doikuntzan laguntzeko
DDRCTRL eta DDRPHYC software seguru bidez soilik eskuragarri gisa defini daitezke (ETZPC-n).
DDRMCEren (DDR memoria zifratzeko motorra) ezaugarri nagusiak behean zerrendatzen dira: · AXI sistemaren bus maisu/esklabo interfazeak (64 biteko) · Lerroko enkriptatzea (idazketetarako) eta deskriptatzea (irakurketetarako), txertatutako suebakian oinarrituta
programazioa · Bi enkriptazio modu eskualde bakoitzeko (gehienez eskualde bat): enkriptaziorik ez (saihesbide modua),
Bloke-zifratze modua · 64 Kbyteko granularitatearekin definitutako eskualdeen hasiera eta amaiera · Lehenetsitako iragazketa (0 eskualdea): edozein sarbide baimenduta · Eskualde-sarbidearen iragazketa: bat ere ez
Onartutako bloke-zifraketa: AES Onartutako kateatzeko modua · AES zifraketa duen bloke-modua NIST FIPS 197 argitalpeneko enkriptatze-estandar aurreratuan (AES) zehaztutako ECB moduarekin bateragarria da, https://keccak.team-en argitaratutako Keccak-400 algoritmoan oinarritutako gako-deribazio funtzio batekin. webgunea. · Idazketa soilik eta blokeatzeko moduko giltza nagusien erregistro multzo bat · AHB konfigurazio ataka, pribilegiodun kontzientea

22/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.4

TrustZone helbide-espazioaren kontrolatzailea DDRrako (TZC)

TZC DDR kontrolatzailerako irakurketa/idazketa sarbideak iragazteko erabiltzen da, TrustZone eskubideen arabera eta master ez-seguruaren (NSAID) arabera, gehienez bederatzi eskualde programagarritan: · Konfigurazioa software fidagarriak soilik onartzen du · Iragazki unitate bat · Bederatzi eskualde:
0 eskualdea beti gaituta dago eta helbide-tarte osoa hartzen du. 1etik 8ra ​​bitarteko eskualdeek oinarrizko/amaiera helbide programagarriak dituzte eta esleitu daitezke
Iragazki bat edo biak. · Eskualde bakoitzeko programatutako sarbide-baimen seguruak eta ez-seguruak · NSAIDen arabera iragazitako sarbide ez-seguruak · Iragazki berak kontrolatutako eskualdeak ezin dira gainjarri · Akats eta/edo etenaldiekin hutsegite moduak · Onarpen gaitasuna = 256 · Iragazki bakoitza gaitzeko eta desgaitzeko atezain logika · Sarbide espekulatiboak

DS13875 Rev 5

23/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.5

Abio moduak

Abioan, barneko abio-ROMak erabiltzen duen abio-iturria BOOT pinaren eta OTP byte-en bidez hautatzen da.

2. taula. Abio moduak

BOOT2 BOOT1 BOOT0 Hasierako abio modua

Iruzkinak

Itxaron sarrerako konexioa hemen:

0

0

0

UART eta USB (1)

USART3/6 eta UART4/5/7/8 lehenetsitako pinetan

USB abiadura handiko gailua OTG_HS_DP/DM pinetan (2)

0

0

1 Serieko NOR flasha (3) Serieko NOR flasha QUADSPI-n (5)

0

1

0

e·MMC(3)

e·MMC SDMMC2-n (lehenetsia)(5)(6)

0

1

1

NAND flasha (3)

SLC NAND flasha FMC-n

1

0

0

Garapen-abiarazpena (flash memoria abiarazterik gabe)

Flash memoriatik abiarazi gabe arazketa sarbidea lortzeko erabiltzen da (4)

1

0

1

SD txartela (3)

SD txartela SDMMC1-en (lehenetsia)(5)(6)

Itxaron sarrerako konexioa hemen:

1

1

0 UART eta USB(1)(3) USART3/6 eta UART4/5/7/8 lehenetsitako pinetan

USB abiadura handiko gailua OTG_HS_DP/DM pinetan (2)

1

1

Serieko NAND flash 1 (3) Serieko NAND flash QUADSPI-n (5)

1. OTP ezarpenen bidez desgaitu daiteke. 2. USBak HSE erlojua/kristala behar du (ikusi AN5474 OTP ezarpenekin eta gabe onartutako maiztasunetarako). 3. Abio iturria OTP ezarpenen bidez alda daiteke (adibidezampSD txartelean hasierako abiarazpena, ondoren e·MMC OTP ezarpenekin). 4. Cortex®-A7 nukleoa begizta infinituan PA13 txandakatzen. 5. Lehenetsitako pinak OTP bidez alda daitezke. 6. Bestela, lehenetsitako honetatik aparteko beste SDMMC interfaze bat hauta daiteke OTP bidez.

Maila baxuko abioa barneko erlojuekin egiten den arren, STk hornitutako software paketeek zein kanpoko interfaze nagusiek, hala nola DDR, USB (baina ez bakarrik), kristal edo kanpoko osziladore bat HSE pinetan konektatzea eskatzen dute.
Ikus RM0475 “STM32MP13xx Arm®-n oinarritutako 32 biteko MPU aurreratuak” edo AN5474 “STM32MP13xx lerroen hardware garapenarekin hasteko” HSE pinen konexioari eta onartutako maiztasunei buruzko mugak eta gomendioak ikusteko.

24/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.6

Elikatze-horniduraren kudeaketa

3.6.1
Kontuz:

Energia hornitzeko eskema
· VDD S/I-etarako hornidura nagusia da eta barneko zatia Standby moduan elikatzen da. Bolumen erabilgarriatagTentsio-tartea 1.71 V eta 3.6 V artekoa da (1.8 V, 2.5 V, 3.0 V edo 3.3 V tipikoa).
VDD_PLL eta VDD_ANA VDD-ra izar moduan konektatuta egon behar dira. · VDDCPU Cortex-A7 CPUaren bolumen dedikatua da.tageskaintza, zeinaren balioa honen araberakoa den
nahi den CPU maiztasuna. 1.22 V-tik 1.38 V-ra exekuzio moduan. VDD egon behar da VDDCPU baino lehen. · VDDCORE bolumen digital nagusia datage eta normalean itzaltzen da Itxarote moduan. Bol.tagTentsio-tartea 1.21 V eta 1.29 V artekoa da martxan jartzeko moduan. VDD egon behar da VDDCORE baino lehen. · VBAT pina kanpoko bateriara konekta daiteke (1.6 V < VBAT < 3.6 V). Kanpoko bateriarik erabiltzen ez bada, pin hau VDDra konektatu behar da. · VDDA analogikoa da (ADC/VREF), hornidura-bolumenatage (1.62 V-tik 3.6 V-ra). Barneko VREF+ erabiltzeko, VREF+ + 0.3 V-ren berdina edo handiagoa den VDDA behar da. · VDDA1V8_REG pina barneko erreguladorearen irteera da, USB PHY eta USB PLL-ra barnean konektatuta. Barneko VDDA1V8_REG erreguladorea lehenespenez gaituta dago eta software bidez kontrola daiteke. Beti itzaltzen da Standby moduan dagoenean.
BYPASS_REG1V8 pin espezifikoa ez da inoiz flotatzen utzi behar. VSS edo VDD-ra konektatuta egon behar da bolumena aktibatzeko edo desaktibatzeko.tage erreguladorea. VDD = 1.8 V denean, BYPASS_REG1V8 ezarri behar da. · VDDA1V1_REG pina barne erreguladorearen irteera da, USB PHY-ra barnean konektatuta. Barneko VDDA1V1_REG erreguladorea lehenespenez gaituta dago eta software bidez kontrola daiteke. Beti itzaltzen da Standby moduan dagoenean.
· VDD3V3_USBHS USB abiadura handiko hornidura da. Bol.tagTartea 3.07 V eta 3.6 V bitartekoa da.
VDD3V3_USBHS ezin da egon VDDA1V8_REG ez badago, bestela kalte iraunkorrak gerta daitezke STM32MP133C/F-n. Hori bermatu behar da PMIC sailkapen-ordenaren bidez edo kanpoko osagai baten bidez, osagai diskretuen elikatze-iturria inplementatuz gero.
· VDDSD1 eta VDDSD2, hurrenez hurren, SDMMC1 eta SDMMC2 SD txartelen elikatze-iturriak dira, abiadura ultra-handiko modua onartzeko.
· VDDQ_DDR DDR IO hornidura da. 1.425 V-tik 1.575 V-ra DDR3 memoriak konektatzeko (1.5 V tip.)
1.283 V-tik 1.45 V-ra DDR3L memoriak konektatzeko (1.35 V tip.)
1.14 V-tik 1.3 V-ra LPDDR2 edo LPDDR3 memoriak konektatzeko (1.2 V tip.)
Pizteko eta itzaltzeko faseetan, potentzia-sekuentzia-baldintza hauek errespetatu behar dira:
· VDD 1 V-tik behera dagoenean, beste elikatze-iturriek (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) VDD + 300 mV-tik behera egon behar dute.
· VDD 1 V-tik gorakoa denean, elikadura-iturri guztiak independenteak dira.
Energia itzaltzeko fasean, VDD beste hornidura batzuk baino baxuagoa izan daiteke aldi baterako, baldin eta STM32MP133C/F-ri ematen zaion energia 1 mJ-tik behera mantentzen bada. Horri esker, kanpoko desakoplamendu-kondentsadoreak denbora-konstante desberdinekin deskargatu daitezke energia itzaltzeko trantsizio-fasean.

DS13875 Rev 5

25/219
48

Funtzionala amaitu daview
V 3.6
VBOR0 1

2. irudia. Pizteko/itzaltzeko sekuentzia

STM32MP133C/F

VDDX(1) VDD

3.6.2
Oharra: 26/219

0.3

Pizteko

Funtzionamendu modua

Itzali

denbora

Hornidura eremu baliogabea

VDDX < VDD + 300 mV

VDDX VDDtik independentea

MSv47490V1

1. VDDX-k VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR bezalako edozein elikatze-iturri adierazten du.

Elikatze horniduraren gainbegiratzailea

Gailuek pizteko berrezarpen (POR)/itzaltzeko berrezarpen (PDR) zirkuitu integratua dute, eta Brownout berrezarpen (BOR) zirkuitu bat ere bai:
· Piztean berrezartzea (POR)
POR gainbegiraleak VDD elikatze-hornidura kontrolatzen du eta atalase finko batekin alderatzen du. Gailuak berrezartze moduan geratzen dira VDD atalase horren azpitik dagoenean, · Itzaltze-berrezartzea (PDR)
PDR gainbegiraleak VDD elikatze-hornidura kontrolatzen du. Berrezarri egiten da VDD atalase finko baten azpitik jaisten denean.
· Tentsio baxuko berrezarpena (BOR)
BOR gainbegiraleak VDD elikatze-iturria kontrolatzen du. Hiru BOR atalase (2.1etik 2.7 V-ra) konfigura daitezke aukera-byteen bidez. Berrezarri bat sortzen da VDD atalase horren azpitik jaisten denean.
· VDDCORE piztean berrezartzea (POR_VDDCORE) POR_VDDCORE gainbegiraleak VDDCORE elikatze-iturria kontrolatzen du eta atalase finko batekin alderatzen du. VDDCORE domeinua berrezartze moduan mantentzen da VDDCORE atalase horren azpitik dagoenean.
· VDDCORE itzaltzean berrezartzea (PDR_VDDCORE) PDR_VDDCORE gainbegiraleak VDDCORE energia-iturria kontrolatzen du. VDDCORE domeinuaren berrezartze bat sortzen da VDDCORE atalase finko baten azpitik jaisten denean.
· VDDCPU berrezartzea piztean (POR_VDDCPU) POR_VDDCPU gainbegiraleak VDDCPUren energia-iturria kontrolatzen du eta atalase finko batekin alderatzen du. VDDCPU domeinua berrezartze moduan mantentzen da VDDCORE atalase horren azpitik dagoenean.
PDR_ON pina STMicroelectronics ekoizpen-probetarako gordeta dago eta beti VDD-ra konektatuta egon behar da aplikazio batean.

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.7

Energia gutxiko estrategia

Hainbat modu daude STM32MP133C/F-n energia-kontsumoa murrizteko: · Energia-kontsumo dinamikoa murriztu CPU erlojuak motelduz eta/edo
bus matrizearen erlojuak eta/edo periferikoen erlojuak kontrolatzea. · Aurreztu energia-kontsumoa CPUa IDLE dagoenean, eskuragarri dauden aukera baxuen artean hautatuz
energia moduak erabiltzailearen aplikazioaren beharren arabera. Horri esker, abiarazte denbora laburraren, energia kontsumo txikiaren eta eskuragarri dauden esnatzeko iturrien arteko konpromisorik onena lor daiteke. · Erabili DVFS (bolumen dinamikoa)tage eta maiztasun eskalatzea) funtzionamendu puntuak, CPU erlojuaren maiztasuna eta VDDCPU irteerako hornidura zuzenean kontrolatzen dituztenak.
Funtzionamendu moduek sistemaren atal desberdinen arteko erloju banaketa eta sistemaren potentzia kontrolatzea ahalbidetzen dute. Sistemaren funtzionamendu modua MPU azpisistemak gidatzen du.
MPU azpisistemaren energia gutxiko moduak behean zerrendatzen dira: · CSleep: CPU erlojuak geldituta daude eta periferiko(en) erlojuak honela funtzionatzen du
aurretik RCC-n ezarrita (berrezarri eta erloju-kontrolagailua). · CStop: CPU periferiko(ar)en erlojuak geldituta daude. · CStandby: VDDCPU OFF
CSleep eta CStop energia gutxiko moduetara sartzen da CPUak WFI (etenaren zain) edo WFE (gertaeraren zain) instrukzioak exekutatzen dituenean.
Sistemaren funtzionamendu moduak hauek dira: · Martxan (sistema bere errendimendu osoan, VDDCORE, VDDCORE eta erlojuak piztuta) · Gelditu (erlojuak itzalita) · LP-Stop (erlojuak itzalita) · LPLV-Stop (erlojuak itzalita, VDDCORE eta VDDCPU hornidura maila jaitsi daiteke) · LPLV-Stop2 (VDDCPU itzalita, VDDCORE jaitsita eta erlojuak itzalita) · Standby (VDDCPU, VDDCORE eta erlojuak itzalita)

3. taula. Sistemaren eta CPUaren energia moduaren arteko konparaketa

Sistemaren energia modua

CPU

Exekutatu modua

CRun edo CSleep

Geldialdi modua LP-Geldialdi modua LPLV-Geldialdi modua LPLV-Geldialdi2 modua
Egonean modua

CStop edo CStandby CStandby

3.8

Berrezarri eta erloju kontrolatzailea (RCC)

Erloju eta berrezartze kontrolagailuak erloju guztien sorrera kudeatzen du, baita erlojuaren atea eta sistemaren eta periferikoen berrezartzeen kontrola ere. RCC-k malgutasun handia eskaintzen du erloju iturrien aukeraketan eta erloju-erlazioen aplikazioa ahalbidetzen du energia-kontsumoa hobetzeko. Gainera, honekin lan egiteko gai diren komunikazio-periferiko batzuetan...

DS13875 Rev 5

27/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.8.1 3.8.2

Bi erloju-domeinu desberdin (bus interfazearen erlojua edo kernel periferikoaren erlojua), sistemaren maiztasuna alda daiteke baudrate-a aldatu gabe.
Erlojuaren kudeaketa
Gailuek lau barne-osziladore, kanpoko kristal edo erresonadorearekin bi osziladore, abiarazte-denbora azkarreko hiru barne-osziladore eta lau PLL dituzte.
RCC-k erloju-iturri sarrera hauek jasotzen ditu: · Barne osziladoreak:
64 MHz-ko HSI erlojua (% 1eko zehaztasuna) 4 MHz-ko CSI erlojua 32 kHz-ko LSI erlojua · Kanpoko osziladoreak: 8-48 MHz-ko HSE erlojua 32.768 kHz-ko LSE erlojua
RCC-k lau PLL eskaintzen ditu: · PLL1 CPUaren erloju-erlojuari eskainia · PLL2-k honako hau eskaintzen du:
AXI-SS-rako erlojuak (APB4, APB5, AHB5 eta AHB6 zubiak barne) DDR interfazearen erlojuak · PLL3-k honako hauek eskaintzen ditu: geruza anitzeko AHB eta periferikoen bus matrizearen erlojuak (APB1 barne,
APB2, APB3, APB6, AHB1, AHB2 eta AHB4) periferikoentzako kernel erlojuak · PLL4 hainbat periferikoentzako kernel erlojuak sortzeko dedikatua
Sistemak HSI erlojuan abiarazten du. Erabiltzaile aplikazioak erlojuaren konfigurazioa hauta dezake orduan.
Sistemaren berrezarpen iturriak
Piztean berrezartzeak erregistro guztiak hasieratzen ditu, arazketa-erregistroak, RCCren zati bat, RTCren zati bat eta potentzia-kontrolagailuaren egoera-erregistroak eta babeskopiaren potentzia-domeinua izan ezik.
Aplikazio baten berrezarpena honako iturri hauetako batetik sortzen da: · NRST pad-etik berrezarpena · POR eta PDR seinaletik berrezarpena (orokorrean pizteko berrezarpena deitzen zaio) · BOR-etik berrezarpena (orokorrean brownout deitzen zaio) · 1. zaindari independentetik berrezarpena · 2. zaindari independentetik berrezarpena · Cortex-A7-tik (CPU) software sistemaren berrezarpena · HSE-n huts egitea, erlojuaren segurtasun sistemaren funtzioa aktibatuta dagoenean
Sistemaren berrezarpena honako iturri hauetako batetik sortzen da: · aplikazioaren berrezarpena · POR_VDDCORE seinalearen berrezarpena · Standby modutik Exekuzio modura irtetea

28/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

MPU prozesadorearen berrezarpena honako iturri hauetako batetik sortzen da: · sistemaren berrezarpena · MPUa CStandby modutik irteten den bakoitzean · Cortex-A7-tik (CPU) egindako MPU softwarearen berrezarpena

3.9

Sarrera/irteera orokorreko (GPIOak)

GPIO pin bakoitza software bidez konfigura daiteke irteera gisa (push-pull edo open-drain, pull-up edo pull-down-ekin edo gabe), sarrera gisa (pull-up edo pull-down-ekin edo gabe) edo periferiako funtzio alternatibo gisa. GPIO pin gehienak funtzio alternatibo digital edo analogikoekin partekatzen dira. GPIO guztiak korronte handiko gaitasuna dute eta abiadura hautatzeko aukera dute barneko zarata, energia-kontsumoa eta emisio elektromagnetikoa hobeto kudeatzeko.
Berrezarri ondoren, GPIO guztiak modu analogikoan daude energia-kontsumoa murrizteko.
S/I erregistroetan idazketa faltsuak saihesteko, S/I konfigurazioa blokeatu daiteke behar izanez gero, sekuentzia espezifiko bat jarraituz.
GPIO pin guztiak banan-banan ezar daitezke seguru gisa, hau da, GPIO hauetarako eta seguru gisa definitutako periferikoetarako software sarbidea CPUan exekutatzen den software segurura mugatuta dago.

3.10
Oharra:

TrustZone babes-kontrolatzailea (ETZPC)
ETZPC bus maisuen eta esklaboen TrustZone segurtasuna konfiguratzeko erabiltzen da, segurtasun atributu programagarriak erabiliz (baliabide seguruak). Adibidez: · Txip barruko SYSRAM eskualde seguruaren tamaina programatu daiteke. · AHB eta APB periferikoak seguru edo ez-seguru bihur daitezke. · AHB SRAM seguru edo ez-seguru bihur daiteke.
Berez, SYSRAM, AHB SRAM eta periferiko seguruak sarbide segururako soilik konfiguratuta daude, beraz, DMA1/DMA2 bezalako maisu ez-seguruek ezin dute eskuratu.

DS13875 Rev 5

29/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.11

Bus-interkonexio matrizea
Gailuek AXI bus matrizea, AHB bus matrizea nagusi bat eta bus zubiak dituzte, bus nagusiak bus esklaboekin elkarri konektatzeko aukera ematen dutenak (ikus beheko irudia, puntuek gaitutako maisu/esklabo konexioak adierazten dituzte).
3. irudia. STM32MP133C/F bus matrizea

MDMA

SDMMC2

SDMMC1

DBG MLAHB interkonexiotik USBH

CPU

ETH1 ETH2

128 bitekoa

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

AXIMC esklabo lehenetsia

NIC-400 AXI 64 bit 266 MHz – 10 maisu / 10 esklabo

AXIM interkonexiotik DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Interkonexioa AHB 32 bit 209 MHz – 8 maisu / 6 esklabo

DDRCTRL 533 MHz-ko AHB zubia AHB6rako MLAHB interkonexiorako FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB-ko AHB zubia AHB5rako APB zubia APB5rako APB zubia DBG APBrako
AXI 64 maisu ataka sinkronoa AXI 64 esklabo ataka sinkronoa AXI 64 maisu ataka asinkronoa AXI 64 esklabo ataka asinkronoa AHB 32 maisu ataka sinkronoa AHB 32 esklabo ataka sinkronoa AHB 32 maisu ataka asinkronoa AHB 32 esklabo ataka asinkronoa
AHB2rako zubia SRAM1 SRAM2 SRAM3 AXIM interkonexiorako zubia AHB4rako zubia
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.12

DMA kontrolagailuak
Gailuek DMA modulu hauek dituzte CPU jarduera deskargatzeko: · memoria sarbide zuzena (MDMA) maisua
MDMA abiadura handiko DMA kontrolatzaile bat da, memoria-transferentzia mota guztiak (periferikotik memoriara, memoriatik memoriara, memoriatik periferikora) arduraduna dena, CPUaren ekintzarik gabe. AXI interfaze nagusi bat dauka. MDMAk beste DMA kontrolatzaileekin konektatu dezake DMA gaitasun estandarrak zabaltzeko, edo periferikoen DMA eskaerak zuzenean kudeatu ditzake. 32 kanal bakoitzak bloke-transferentziak, bloke-transferentzia errepikatuak eta zerrenda lotuen transferentziak egin ditzake. MDMAk memoria seguruetara transferentzia seguruak egiteko konfigura daiteke. · hiru DMA kontrolatzaile (DMA1 eta DMA2 ez seguruak, gehi DMA3 segurua) Kontrolatzaile bakoitzak AHB bikoitza du, guztira 16 DMA kanal ez-seguru eta zortzi seguru FIFO oinarritutako bloke-transferentziak egiteko.
Bi DMAMUX unitatek DMA periferikoen eskaerak multiplexatu eta hiru DMA kontrolatzaileetara bideratzen dituzte, malgutasun handiz, aldi berean exekutatzen diren DMA eskaeren kopurua maximizatuz, baita periferikoen irteerako abiarazleetatik edo DMA gertaeretatik DMA eskaerak sortuz ere.
DMAMUX1-ek periferiko ez-seguruetatik datozen DMA eskaerak DMA1 eta DMA2 kanaletara mapatzen ditu. DMAMUX2-k periferiko seguruetatik datozen DMA eskaerak DMA3 kanaletara mapatzen ditu.

3.13

Etenaldi eta gertaeren kontrolatzaile hedatua (EXTI)
Eten eta gertaeren kontrolatzaile hedatuak (EXTI) CPU eta sistemaren esnatzea kudeatzen du konfigura daitezkeen eta zuzeneko gertaera-sarrerak erabiliz. EXTI-k esnatze-eskaerak bidaltzen dizkio potentzia-kontrolari, eten eskaera bat sortzen dio GIC-ari eta gertaerak CPU gertaera-sarrerari.
EXTI esnatzeko eskaerei esker, sistema Stop modutik eta CPUa CStop eta CStandby moduetatik esnatzeko aukera ematen dute.
Etenaldi eskaera eta gertaera eskaeraren sorrera Exekuzio moduan ere erabil daitezke.
EXTIk EXTI IOport aukeraketa ere barne hartzen du.
Eten edo gertaera bakoitza seguru gisa ezar daiteke software segururako sarbidea soilik mugatzeko.

3.14

Erredundantzia ziklikoa egiaztatzeko kalkulu-unitatea (CRC)
CRC (erredundantzia ziklikoko egiaztapena) kalkulu unitatea polinomio programagarri bat erabiliz CRC kode bat lortzeko erabiltzen da.
Beste aplikazio batzuen artean, CRC oinarritutako teknikak erabiltzen dira datuen transmisioa edo biltegiratze osotasuna egiaztatzeko. EN/IEC 60335-1 arauaren esparruan, flash memoriaren osotasuna egiaztatzeko bitarteko bat eskaintzen dute. CRC kalkulu unitateak softwarearen sinadura kalkulatzen laguntzen du exekuzio-garaian, lotura-garaian sortutako eta memoria-kokapen jakin batean gordetako erreferentzia-sinadura batekin alderatzeko.

DS13875 Rev 5

31/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.15

Memoria kontrolatzaile malgua (FMC)
FMC kontrolatzailearen ezaugarri nagusiak hauek dira: · Memoria estatiko mapatutako gailuekin interfazea, besteak beste:
NOR flash memoria Ausazko sarbideko memoria estatikoa edo pseudoestatikoa (SRAM, PSRAM) NAND flash memoria 4 biteko/8 biteko BCH hardware ECCarekin · 8, 16 biteko datu-busaren zabalera · Txip-hautaketa kontrol independentea memoria-banku bakoitzerako · Konfigurazio independentea memoria-banku bakoitzerako · FIFO idazketa
FMC konfigurazio erregistroak seguru egin daitezke.

3.16

Quad-SPI memoria interfaze bikoitza (QUADSPI)
QUADSPI SPI flash memoria bakarreko, bikoitzeko edo laukoitzeko komunikazio interfaze espezializatua da. Hiru modu hauetan funtziona dezake: · Zeharkako modua: eragiketa guztiak QUADSPI erregistroak erabiliz egiten dira. · Egoera-galdeketa modua: kanpoko flash memoriaren egoera erregistroa aldizka irakurtzen da eta
bandera ezarriz gero eten bat sor daiteke. · Memoria mapatutako modua: kanpoko flash memoria helbide espaziora mapatzen da
eta sistemak barne memoria bat balitz bezala ikusten du.
Bai errendimendua bai edukiera bikoiztu daitezke flash bikoitzeko modua erabiliz, non bi Quad-SPI flash memoria aldi berean atzitzen diren.
QUADSPI atzerapen-bloke batekin (DLYBQS) akoplatuta dago, 100 MHz-tik gorako kanpoko datu-maiztasuna onartzeko aukera emanez.
QUADSPI konfigurazio erregistroak seguruak izan daitezke, baita bere atzerapen blokea ere.

3.17

Analogiko-digital bihurgailuak (ADC1, ADC2)
Gailuek bi bihurgailu analogiko-digital dituzte txertatuta, eta haien bereizmena 12, 10, 8 edo 6 bitekoa izan daiteke. ADC bakoitzak 18 kanpoko kanal partekatzen ditu gehienez, bihurketak eskaneatze moduan edo eskaneatze moduan eginez. Eskaneatze moduan, bihurketa automatikoa sarrera analogikoen talde hautatu batean egiten da.
Bi ADC-ek bus interfaze seguruak dituzte.
ADC bakoitza DMA kontrolatzaile batek zerbitzatu dezake, eta horrela, ADC bihurtutako balioak automatikoki helmuga-kokapen batera transferitzea ahalbidetzen du software ekintzarik gabe.
Gainera, zaintza-txakur analogiko baten funtzioak bihurtutako bolumena zehaztasunez kontrolatu dezake.tagAukeratutako kanal bat, batzuk edo guztiak. Eten bat sortzen da bihurtutako boltage programatutako atalaseetatik kanpo dago.
A/D bihurketa eta tenporizadoreak sinkronizatzeko, ADCak TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 eta LPTIM3 tenporizadoreek abiarazi ditzakete.

32/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.18

Tenperatura sentsorea
Gailuek bolumen bat sortzen duen tenperatura sentsore bat txertatzen dute.tage (VTS) tenperaturarekin linealki aldatzen dena. Tenperatura-sentsore hau ADC2_INP12-ra konektatuta dago barnean eta gailuaren giro-tenperatura neur dezake 40 eta +125 °C artekoa, ± % 2ko zehaztasunarekin.
Tenperatura sentsoreak linealtasun ona du, baina kalibratu egin behar da tenperatura neurketaren zehaztasun orokor ona lortzeko. Tenperatura sentsorearen desplazamendua txipa batetik bestera aldatzen denez prozesuaren aldaketen ondorioz, kalibratu gabeko barne tenperatura sentsorea egokia da tenperatura aldaketak soilik detektatzen dituzten aplikazioetarako. Tenperatura sentsorearen neurketaren zehaztasuna hobetzeko, STk gailu bakoitza banan-banan kalibratzen du fabrikan. Tenperatura sentsorearen fabrika kalibrazio datuak STk gordetzen ditu OTP eremuan, irakurtzeko soilik moduan eskuragarri dagoena.

3.19

Tenperatura sentsore digitala (DTS)
Gailuek maiztasun-irteerako tenperatura-sentsore bat txertatzen dute. DTS-k maiztasuna zenbatzen du LSE edo PCLK-n oinarrituta tenperaturari buruzko informazioa emateko.
Funtzio hauek onartzen dira: · etenaldien sorrera tenperatura-atalasearen arabera · esnatzeko seinalearen sorrera tenperatura-atalasearen arabera

3.20
Oharra:

VBAT eragiketa
VBAT potentzia domeinuak RTC, babeskopia erregistroak eta babeskopia SRAM ditu.
Bateriaren iraupena optimizatzeko, potentzia-domeinu hau VDD-k hornitzen du eskuragarri dagoenean edo bolumenaren bidez.tagVBAT pinean aplikatzen da (VDD hornidura ez dagoenean). VBAT potentzia pizten da PDR-k VDD PDR mailaren azpitik jaitsi dela detektatzen duenean.
LiburukiatagVBAT pineko e-a kanpoko bateria batek, superkondentsadore batek edo zuzenean VDD-k eman dezake. Azken kasu honetan, VBAT modua ez da funtzionatzen.
VBAT eragiketa aktibatzen da VDD ez dagoenean.
Gertaera hauetako bat ere ez (kanpoko etenaldiak, TAMP gertaera edo RTC alarma/gertaerak) VDD hornidura zuzenean berreskuratu eta gailua VBAT eragiketatik kanporatu dezakete. Hala ere, TAMP gertaerak eta RTC alarma/gertaerak erabil daitezke kanpoko zirkuitu batera (normalean PMIC batera) seinalea sortzeko, eta horrek VDD hornidura berrezar dezake.

DS13875 Rev 5

33/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.21

liburukiatagerreferentziazko bufferra (VREFBUF)
Gailuek bolumen bat txertatzen dutetagbolumen gisa erabil daitekeen erreferentzia-bufferratagADCentzako erreferentzia, eta baita bolumen gisa eretagVREF+ pinaren bidez kanpoko osagaien erreferentzia. VREFBUF segurua izan daiteke. Barneko VREFBUF-ak lau bolumen onartzen ditutagak: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Kanpoko bolumen battagBarneko VREFBUF itzalita dagoenean, erreferentzia VREF+ pinaren bidez eman daiteke.
4. irudiatage erreferentzia buffer

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Sigma-delta modulatzailerako iragazki digitala (DFSDM)
Gailuek DFSDM bat txertatzen dute, bi iragazki digital modulu eta lau kanpoko sarrera serieko kanal (transzeptoreak) edo, bestela, lau barne sarrera paralelo euskarri dituena.
DFSDM-k kanpoko modulagailuak gailura konektatzen ditu eta jasotako datu-jarioen iragazketa digitala egiten du. Modulagailuak seinale analogikoak DFSDM-ren sarrerak osatzen dituzten serie-jario digital bihurtzeko erabiltzen dira.
DFSDM-k PDM (pultsu-dentsitate modulazioa) mikrofonoekin ere konekta dezake eta PDMtik PCMrako bihurketa eta iragazketa egin dezake (hardware bidez azeleratuta). DFSDM-k ADC-etatik edo gailuaren memoriatik (DMA/CPU transferentzien bidez DFSDM-ra) datu-jario paraleloen sarrerak ditu aukeran.
DFSDM transzeptoreek hainbat serieko interfaze formatu onartzen dituzte (modulatzaile desberdinak onartzeko). DFSDM iragazki digitalen moduluek erabiltzaileak definitutako iragazki parametroen arabera prozesamendu digitala egiten dute, 24 biteko ADC bereizmen finalarekin.

34/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

DFSDM periferikoak honako hauek onartzen ditu: · Lau sarrera digitaleko serieko kanal multiplexatuak:
SPI interfazea hainbat moduladore konektatzeko konfiguragarria Manchester kodetutako hari bakarreko interfazea PDM (pultsu-dentsitate modulazioa) mikrofono sarrera gehienezko sarrerako erloju maiztasuna 1 MHz arte (20 MHz Manchester kodeketarako) erloju irteera moduladoreentzat (10tik 0 MHzra) · Barneko lau kanal paralelo digitaletatik sarrera alternatiboak (20 biteko sarrera bereizmena arte): barne iturriak: ADC datuak edo memoria datu jarioak (DMA) · Seinale digitalaren prozesamendu erregulagarriarekin bi iragazki modulu digital: Sincx iragazkia: iragazki ordena/mota (16etik 1era), gainjartzeampling erlazioa (1etik 1024ra) integratzailea: gaindikoakampling ratioa (1etik 256ra) · Gehienez 24 biteko irteerako datuen bereizmena, irteerako datuen formatua eta zeinua · Datuen desplazamenduaren zuzenketa automatikoa (erabiltzaileak erregistroan gordetako desplazamendua) · Bihurketa jarraitua edo bakarra · Bihurketaren hasiera honako hauek abiarazten dute: softwarearen abiarazlea barneko tenporizadoreak kanpoko gertaerak bihurketaren hasiera lehenengo iragazki digitalaren moduluarekin sinkronizatuta (DFSDM) · Zaintza-txakur analogikoa honako hauek dituena: balio baxuko eta balio handiko datuen atalase-erregistroak Sincx iragazki digital konfiguragarri dedikatu bat (ordena = 1etik 3ra,
gaindiakampling ratio = 1etik 32ra) sarrera azken irteerako datuetatik edo hautatutako sarrerako serieko kanal digitaletatik etengabeko monitorizazioa bihurketa estandarretik independenteki · Zirkuitulaburreko detektagailua sarrerako balio analogiko saturatuak detektatzeko (beheko eta goiko tartea): gehienez 8 biteko kontagailua serieko datu-jarioan 1etik 256ra 0 edo 1 jarraian detektatzeko, sarrerako serieko kanal bakoitza etengabe monitorizatuz · Eten-seinalea sortzea zaintza-txakur analogikoaren gertaeran edo zirkuitulaburreko detektagailuaren gertaeran · Muturreko detektagailua: azken bihurketa-datuen gutxieneko eta gehieneko balioen biltegiratzea softwareak freskatuta · DMA gaitasuna azken bihurketa-datuak irakurtzeko · Etenak: bihurketaren amaiera, gainkarga, zaintza-txakur analogikoa, zirkuitulaburra, sarrerako serieko kanalaren erlojuaren gabezia · "Arruntak" edo "injektatutako" bihurketak: "arruntak" bihurketak edozein unetan edo modu jarraituan ere eska daitezke
"Injektatutako" bihurketen denboran inolako eraginik izan gabe "Injektatutako" bihurketak denbora zehatza lortzeko eta bihurketa lehentasun handiarekin

DS13875 Rev 5

35/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.23

Egiazko ausazko zenbaki-sorgailua (RNG)
Gailuek zirkuitu analogiko integratu batek sortutako 32 biteko ausazko zenbakiak ematen dituen RNG bat txertatzen dute.
RNG software seguru baten bidez soilik eskuragarri gisa defini daiteke (ETZPC-n).
Benetako RNG-a AES eta PKA periferiko seguruetara konektatzen da bus dedikatu baten bidez (CPU-ak ezin du irakurri).

3.24

Kriptografia- eta hash prozesadoreak (CRYP, SAES, PKA eta HASH)
Gailuek prozesadore kriptografiko bat dute, eta honek, normalean, konfidentzialtasuna, autentifikazioa, datuen osotasuna eta arbuiatzerik eza bermatzeko beharrezkoak diren algoritmo kriptografiko aurreratuak onartzen ditu pareko batekin mezuak trukatzean.
Gailuek DPA erresistentea dedikatu bat ere badute, AES 128 eta 256 biteko gako (SAES) seguru bat eta PKA hardware enkriptazio/deskriptazio azeleragailu bat, CPUak eskuraezina den hardware bus dedikatu batekin.
CRYPren ezaugarri nagusiak: · DES/TDES (datuen enkriptazio estandarra/datuen enkriptazio hirukoitza estandarra): ECB (elektronikoa
kode-liburua) eta CBC (zifratze-blokeen kateatze-algoritmoak, 64, 128 edo 192 biteko gakoa · AES (enkriptatze-estandar aurreratua): ECB, CBC, GCM, CCM eta CTR (kontagailu-modua) kateatze-algoritmoak, 128, 192 edo 256 biteko gakoa
HASH unibertsalaren ezaugarri nagusiak: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (HASH algoritmo seguruak) · HMAC
Kriptografia-azeleragailuak DMA eskaerak sortzea onartzen du.
CRYP, SAES, PKA eta HASH software seguru bidez soilik eskuragarri gisa defini daitezke (ETZPC-n).

3.25

Abioa eta segurtasuna eta OTP kontrola (BSEC)
BSEC (abio eta segurtasun eta OTP kontrola) OTP (behin bakarrik programa daitekeen) fusible-kutxa bat kontrolatzeko diseinatuta dago, gailuaren konfigurazio eta segurtasun-parametroetarako biltegiratze ez-lurrunkor txertatua egiteko erabiltzen dena. BSEC-en zati batzuk software seguru batek soilik eskura ditzakeen moduan konfiguratu behar dira.
BSEC-ek OTP hitzak erabil ditzake SAESerako (AES segurua) 256 biteko HWKEY gordetzeko.

36/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.26

Tenporizadoreak eta zaindariak
Gailuek bi kontrol aurreratuko tenporizadore, hamar helburu orokorreko tenporizadore (horietako zazpi seguruak dira), bi oinarrizko tenporizadore, bost potentzia txikiko tenporizadore, bi zaintza-txakur eta lau sistema-tenporizadore dituzte Cortex-A7 bakoitzean.
Tenporizadore-kontagailu guztiak izoztu daitezke arazketa moduan.
Beheko taulan kontrol aurreratuko, helburu orokorreko, oinarrizko eta potentzia txikiko tenporizadoreen ezaugarriak alderatzen dira.

Tenporizadore mota

Tenporizadorea

4. taula. Tenporizadorearen ezaugarrien konparazioa

Kontrako ebazpena
zioa

Kontadore mota

Aurreeskalatzaile faktorea

DMA eskaeraren sorrera

Kanalak harrapatu/konparatu

Osagarrizko irteera

Interfaze maximoa
erlojua (MHz)

Max
tenporizadorea
erlojua (MHz)(1)

TIM1 aurreratua, -kontrol TIM8

16 bitekoa

Gora, edozein zenbaki oso behera, 1 gora/behera eta 65536 artean

Bai

TIM2 TIM5

32 bitekoa

Gora, edozein zenbaki oso behera, 1 gora/behera eta 65536 artean

Bai

TIM3 TIM4

16 bitekoa

Gora, edozein zenbaki oso behera, 1 gora/behera eta 65536 artean

Bai

Edozein zenbaki oso

TIM12(2) 16 biteko

1en artean gora

Ez

Orokorra

eta 65536

helburua

TIM13(2) TIM14(2)

16 bitekoa

Edozein zenbaki oso 1 artekoa
eta 65536

Ez

Edozein zenbaki oso

TIM15(2) 16 biteko

1en artean gora

Bai

eta 65536

TIM16(2) TIM17(2)

16 bitekoa

Edozein zenbaki oso 1 artekoa
eta 65536

Bai

Oinarrizkoa

TIM6, TIM7

16 bitekoa

Edozein zenbaki oso 1 artekoa
eta 65536

Bai

LPTIM1,

Potentzia txikia

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 bitekoa

1, 2, 4, 8, Gora 16, 32, 64,
128

Ez

LPTIM5

6

4

104.5

209

4

Ez

104.5

209

4

Ez

104.5

209

2

Ez

104.5

209

1

Ez

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Ez

104.5

209

1(3)

Ez

104.5 104.5

1. Gehienezko tenporizadorearen erloju-maiztasuna 209 MHz-ra artekoa da, RCC-ko TIMGxPRE bitaren arabera. 2. Tenporizadore segurua. 3. Ez dago harrapaketa-kanalik LPTIM-en.

DS13875 Rev 5

37/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Kontrol aurreratuko tenporizadoreak (TIM1, TIM8)
Kontrol aurreratuko tenporizadoreak (TIM1, TIM8) 6 kanaletan multiplexatutako hiru faseko PWM sorgailu gisa ikus daitezke. Programatzeko denbora hilak txertatuta dituzten PWM irteera osagarriak dituzte. Era berean, helburu orokorreko tenporizadore oso gisa har daitezke. Haien lau kanal independenteak honetarako erabil daitezke: · sarrera harrapatzea · irteera alderatzea · PWM sorrera (ertz edo erdian lerrokatutako moduak) · pultsu bakarreko moduko irteera
16 biteko tenporizadore estandar gisa konfiguratzen badira, helburu orokorreko tenporizadoreen ezaugarri berdinak dituzte. 16 biteko PWM sorgailu gisa konfiguratzen badira, modulazio gaitasun osoa dute (% 0-100).
Kontrol aurreratuko tenporizadoreak helburu orokorreko tenporizadoreekin batera lan egin dezake tenporizadorearen esteka funtzioaren bidez, sinkronizaziorako edo gertaerak kateatzeko.
TIM1 eta TIM8-k DMA eskaera independenteen sorrera onartzen dute.
Helburu orokorreko tenporizadoreak (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F gailuetan txertatutako hamar tenporizadore sinkronizagarri daude helburu orokorrekoak (ikus 4. taula desberdintasunak ikusteko). · TIM2, TIM3, TIM4, TIM5
TIM 2 eta TIM5 32 biteko gora/behera automatikoki birkargatzen den kontagailu batean eta 16 biteko aurreeskalatzaile batean oinarritzen dira, TIM3 eta TIM4, berriz, 16 biteko gora/behera automatikoki birkargatzen den kontagailu batean eta 16 biteko aurreeskalatzaile batean. Tenporizadore guztiek lau kanal independente dituzte sarrera-harrapaketa/irteera alderaketarako, PWM edo pultsu bakarreko moduko irteerarako. Horri esker, 16 sarrera-harrapaketa/irteera alderaketa/PWM arte lor daitezke pakete handienetan. Helburu orokorreko tenporizadore hauek elkarrekin lan egin dezakete, edo beste helburu orokorreko tenporizadoreekin eta TIM1 eta TIM8 kontrol aurreratuko tenporizadoreekin, tenporizadorearen estekaren funtzioaren bidez sinkronizaziorako edo gertaerak kateatzeko. Helburu orokorreko tenporizadore hauetako edozein erabil daiteke PWM irteerak sortzeko. TIM2, TIM3, TIM4, TIM5 guztiek DMA eskaerak sortzeko sistema independentea dute. Kodetzaile koadraturalaren (gehigarrizko) seinaleak eta Hall efektuko sentsore batetik laura bitarteko irteera digitalak kudeatzeko gai dira. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Tenporizadore hauek 16 biteko birkargatze automatikoko kontagailu batean eta 16 biteko aurreeskalatzaile batean oinarritzen dira. TIM13, TIM14, TIM16 eta TIM17-k kanal independente bat dute, eta TIM12 eta TIM15-k, berriz, bi kanal independente dituzte sarrera harrapatzeko/irteera alderatzeko, PWM edo pultsu bakarreko irteera modurako. TIM2, TIM3, TIM4, TIM5 funtzio osoko tenporizadore orokorrekin sinkronizatu daitezke edo denbora-base sinple gisa erabil daitezke. Tenporizadore horietako bakoitza software seguru baten bidez soilik eskuragarri gisa defini daiteke (ETZPC-n).
Oinarrizko tenporizadoreak (TIM6 eta TIM7)
Tenporizadore hauek batez ere 16 biteko denbora-oinarri generiko gisa erabiltzen dira.
TIM6 eta TIM7-k DMA eskaera independenteen sorrera onartzen dute.

38/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.26.4
3.26.5 3.26.6

Energia gutxiko tenporizadoreak (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Energia gutxiko tenporizadore bakoitzak erloju independentea du eta Stop moduan ere funtzionatzen du LSE, LSI edo kanpoko erloju batek erlojutzen badu. LPTIMx batek gailua Stop modutik esnatzeko gai da.
Energia gutxiko tenporizadore hauek ezaugarri hauek onartzen dituzte: · 16 biteko goranzko kontagailua 16 biteko auto-kargatze erregistroarekin · 16 biteko konparazio erregistroa · Irteera konfiguragarria: pultsua, PWM · Jarraitu/bakarra · Software/hardware sarrerako abiarazle hautagarria · Erloju iturri hautagarria:
barneko erloju iturria: LSE, LSI, HSI edo APB erlojua kanpoko erloju iturria LPTIM sarreraren bidez (barneko erlojurik gabe ere funtzionatzen du)
iturria martxan, pultsu kontagailu aplikazioak erabiltzen duena) · Programa daitekeen akats digitalaren iragazkia · Kodetzaile modua
LPTIM2 eta LPTIM3 software seguru baten bidez soilik eskuragarri gisa defini daitezke (ETZPC-n).
Zaintza-erakunde independenteak (IWDG1, IWDG2)
Zaintza-txakur independente bat 12 biteko beheranzko kontagailu batean eta 8 biteko aurreeskalatzaile batean oinarritzen da. 32 kHz-ko barne RC (LSI) independente batetik erlojutzen da eta, erloju nagusitik independenteki funtzionatzen duenez, Stop eta Standby moduan funtziona dezake. IWDG zaintzaile gisa erabil daiteke gailua berrezartzeko arazo bat gertatzen denean. Hardware edo software bidez konfigura daiteke aukera-byteen bidez.
IWDG1 software seguru baten bidez soilik eskuragarri gisa defini daiteke (ETZPC-n).
Tenporizadore generikoak (Cortex-A7 CNT)
Cortex-A7 barruan txertatutako Cortex-A7 tenporizadore generikoak sistemaren denboraren sorkuntzatik (STGEN) datorren balioaz elikatzen dira.
Cortex-A7 prozesadoreak tenporizadore hauek eskaintzen ditu: · tenporizadore fisikoa modu seguruetan eta ez-seguruetan erabiltzeko
Tenporizadore fisikoaren erregistroak bankuan gordeta daude kopia seguruak eta ez-seguruak emateko. · modu ez-seguruetan erabiltzeko tenporizadore birtuala · hiperbisore moduan erabiltzeko tenporizadore fisikoa
Tenporizadore generikoak ez dira memoria mapatutako periferikoak eta, beraz, Cortex-A7 koprozesadorearen instrukzio espezifikoen bidez soilik eskura daitezke (cp15).

3.27

Sistemaren tenporizadorearen sorrera (STGEN)
Sistemaren denboraren sorkuntzak (STGEN) denbora-zenbaketa balio bat sortzen du, eta horrek balio koherentea ematen du. view denbora Cortex-A7 tenporizadore generiko guztientzat.

DS13875 Rev 5

39/219
48

Funtzionala amaitu daview

STM32MP133C/F

Sistemaren denboraren sorrerak ezaugarri nagusi hauek ditu: · 64 biteko zabalera, iraulketa arazoak saihesteko · Zerotik edo balio programagarri batetik hasi · Kontrol APB interfazea (STGENC), tenporizadorea gorde eta leheneratzeko aukera ematen duena
itzaltze gertaeretan zehar · Irakurketa soilik duen APB interfazea (STGENR), denboragailuaren balioa ez diren pertsonek irakur dezaten ahalbidetzen duena
software segurua eta arazketa tresnak · Sistemaren arazketan gelditu daitekeen tenporizadorearen balioaren handitzea
STGENC software seguru baten bidez soilik eskuragarri gisa defini daiteke (ETZPC-n).

3.28

Denbora errealean erlojua (RTC)
RTC-k esnatzeko aukera ematen du energia gutxiko modu guztiak kudeatzeko. RTC BCD tenporizadore/kontagailu independentea da eta eguneko erloju/egutegi bat eskaintzen du alarma-etenaldi programagarriekin.
RTC-k etenaldi gaitasuna duen aldizkako esnatzeko bandera programagarri bat ere badu.
Bi 32 biteko erregistrok segundoak, minutuak, orduak (12 edo 24 orduko formatua), eguna (asteko eguna), data (hilabeteko eguna), hilabetea eta urtea dituzte, hamartar kode bitarreko formatuan (BCD) adierazita. Azpisegundoen balioa formatu bitarrean ere eskuragarri dago.
Modu bitarra onartzen da softwarearen kontrolatzaileen kudeaketa errazteko.
28, 29 (bisurte), 30 eta 31 eguneko hilabeteen konpentsazioak automatikoki egiten dira. Udako ordutegiaren konpentsazioa ere egin daiteke.
32 biteko erregistro gehigarriek alarma programagarrien azpisegundoak, segundoak, minutuak, orduak, eguna eta data dituzte.
Kristal osziladorearen zehaztasunean izandako edozein desbideratze konpentsatzeko kalibrazio digitalaren funtzio bat dago eskuragarri.
Babeskopia domeinua berrezarri ondoren, RTC erregistro guztiak idazketa sarbide parasito posibleen aurka babestuta daude eta sarbide seguru baten bidez babestuta daude.
Hornidura-bolumena bitarteantage funtzionamendu-eremuan jarraitzen badu, RTC-k ez du inoiz gelditzen, gailuaren egoera edozein dela ere (Run modua, energia gutxiko modua edo berrezartze prozesuan).
RTCren ezaugarri nagusiak hauek dira: · Egutegia azpisegundoekin, segundoekin, minutuekin, orduekin (12 edo 24 formatuan), egunarekin (egutegiaren eguna)
astea), data (hilabeteko eguna), hilabetea eta urtea · Udako ordutegiaren konpentsazioa software bidez programa daiteke · Eten funtzioa duen alarma programagarria. Alarma edozeinek eragin dezake
Egutegiko eremuen konbinazioa. · Esnatzeko unitate automatikoa, esnatzeko sistema automatikoa abiarazten duen aldizkako bandera bat sortzen duena
eten · Erreferentziazko erlojuaren detekzioa: bigarren iturriko erloju zehatzago bat (50 edo 60 Hz) erabil daiteke
Egutegiaren zehaztasuna hobetzeko erabiltzen da. · Kanpoko erloju batekin sinkronizazio zehatza segundo azpiko desplazamendu funtzioa erabiliz · Kalibrazio zirkuitu digitala (kontagailuaren zuzenketa periodikoa): 0.95 ppm-ko zehaztasuna, lortua
segundo batzuetako kalibrazio-leihoa

40/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

· Aldizamp gertaerak gordetzeko funtzioa · SWKEY-ren biltegiratzea RTC babeskopia erregistroetan, SAE-rako bus sarbide zuzenarekin (ez
CPUak irakur dezake) · Maskara daitezkeen etenaldiak/gertaerak:
A alarma B alarma Esnatzeko etenaldia Denboraamp · TrustZone laguntza: RTC guztiz segurua A alarma, B alarma, esnatzeko tenporizadorea eta ordutegiaamp banakako segurua edo ez-segurua
konfigurazio RTC kalibrazioa konfigurazio seguruan eta ez-seguruan egina

3.29

Tamper eta babeskopia erregistroak (TAMP)
32 x 32 biteko babeskopia-erregistroak energia gutxiko modu guztietan eta baita VBAT moduan ere mantentzen dira. Datu sentikorrak gordetzeko erabil daitezke, haien edukia babestuta baitago...amper detekzio zirkuitua.
Zazpi tampsarrera pinak eta bost tampirteerako pinak anti-t-rako eskuragarri daudeamper detekzioa. Kanpoko tamper pinak ertz detekziorako, ertz eta mailarako, iragazketa duen maila detekziorako edo t aktiborako konfigura daitezke.ampsegurtasun maila handitzen duena automatikoki egiaztatuz t delaamper pinak ez daude kanpotik irekita edo laburbilduta.
TAMP ezaugarri nagusiak · 32 babeskopia-erregistro (TAMP_BKPxR) RTC domeinuan inplementatuta geratzen dena
VBATek piztuta VDD potentzia itzalita dagoenean · 12 tampEskuragarri dauden er pinak (zazpi sarrera eta bost irteera) · Edozein tamper detekzioak RTC denbora-tarte bat sor dezakeamp gertaera. · Edozein tamper detekzioak babeskopia-erregistroak ezabatzen ditu. · TrustZone laguntza:
Tampkonfigurazio segurua edo ez-segurua Babeskopiak konfigurazioa hiru tamaina konfiguragarriko eremutan erregistratzen du:
. irakurtzeko/idazteko eremu seguru bat . idazteko/irakurtzeko eremu seguru ez-seguru bat . irakurtzeko/idazteko eremu seguru ez-seguru bat · Kontagailu monotonikoa

3.30

Zirkuitu integratuen interfazeak (I2C1, I2C2, I2C3, I2C4, I2C5)
Gailuek bost I2C interfaze txertatzen dituzte.
I2C bus interfazeak STM32MP133C/F eta serieko I2C busaren arteko komunikazioak kudeatzen ditu. I2C bus espezifikoen sekuentziazioa, protokoloa, arbitrajea eta denbora kontrolatzen ditu.

DS13875 Rev 5

41/219
48

Funtzionala amaitu daview

STM32MP133C/F

I2C periferikoak honako hauek onartzen ditu: · I2C-bus zehaztapena eta erabiltzailearen eskuliburuaren 5. bertsioko bateragarritasuna:
Esklabo eta maisu moduak, multimaster gaitasuna Modu estandarra (Sm), 100 kbit/s-ko bit-abiadurarekin Modu azkarra (Fm), 400 kbit/s-ko bit-abiadurarekin Modu azkarra Plus (Fm+), 1 Mbit/s-ko bit-abiadurarekin eta 20 mA-ko irteerako unitateko S/I 7 biteko eta 10 biteko helbideratze modua, hainbat 7 biteko esklabo helbide Programatzeko konfigurazio eta euste denborak Aukerako erloju luzapena · Sistemaren kudeaketa busaren (SMBus) zehaztapenaren 2.0 bertsioaren bateragarritasuna: Hardware PEC (pakete erroreen egiaztapena) sortzea eta ACK-rekin egiaztatzea
Helbideen bereizmen protokoloaren (ARP) kontrola SMBus alerta · Energia sistema kudeatzeko protokoloaren (PMBusTM) 1.1 bertsioko zehaztapenaren bateragarritasuna · Erloju independentea: erloju iturri independenteen aukeraketa, I2C komunikazio abiadura PCLK birprogramaziotik independentea izan dadin · Stop modutik esnatzea helbidea bat etortzean · Zarata iragazki analogiko eta digital programagarriak · 1 byteko bufferra DMA gaitasunarekin
I2C3, I2C4 eta I2C5 software seguru bidez soilik eskuragarri gisa defini daitezke (ETZPC-n).

3.31

Hartzaile asinkrono unibertsalaren transmisore-hartzailea (USART1, USART2, USART3, USART6 eta UART4, UART5, UART7, UART8)
Gailuek lau hargailu unibertsal sinkrono igorle (USART1, USART2, USART3 eta USART6) eta lau hargailu unibertsal asinkrono igorle (UART4, UART5, UART7 eta UART8) dituzte txertatuta. Ikusi beheko taula USARTx eta UARTx ezaugarrien laburpena ikusteko.
Interfaze hauek komunikazio asinkronoa, IrDA SIR ENDEC euskarria, prozesadore anitzeko komunikazio modua, hari bakarreko erdi-duplex komunikazio modua eta LIN maisu/esklabo gaitasuna eskaintzen dituzte. CTS eta RTS seinalen hardware kudeaketa eta RS485 Driver Gaitzea eskaintzen dituzte. 13 Mbit/s-ko abiaduran komunikatzeko gai dira.
USART1, USART2, USART3 eta USART6-k Txartel Adimendun modua (ISO 7816 araudia betetzen duena) eta SPI antzeko komunikazio gaitasuna ere eskaintzen dituzte.
USART guztiek CPUaren erlojuarekiko independentea den erloju-domeinu bat dute, USARTx-ek STM32MP133C/F Stop modutik esnatzeko aukera emanez, 200 Kbaud-eko baud-abiadurak erabiliz. Stop modutik esnatzeko gertaerak programagarriak dira eta hauek izan daitezke:
· bit detekzioa hasi
· jasotako edozein datu-marko
· datu-esparru programatu espezifiko bat

42/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

USART interfaze guztiak DMA kontrolagailuak zerbitzatu ditzake.

5. taula. USART/UART ezaugarriak

USART moduak/ezaugarriak (1)

USART1/2/3/6

UART4/5/7/8

Modemaren hardware fluxuaren kontrola

X

X

Etengabeko komunikazioa DMA erabiliz

X

X

Komunikazio multiprozesadorea

X

X

SPI modu sinkronoa (maisu/esklabo)

X

–

Txartel adimendunaren modua

X

–

Hari bakarreko erdi-duplex komunikazioa IrDA SIR ENDEC blokea

X

X

X

X

LIN modua

X

X

Erloju bikoitzeko domeinua eta energia gutxiko modutik esnatzea

X

X

Hartzailearen denbora-muga eten Modbus komunikazioa

X

X

X

X

Baud abiaduraren detekzio automatikoa

X

X

Gidaria gaitu

X

X

USART datuen luzera

7, 8 eta 9 bit

1. X = onartua.

USART1 eta USART2 software seguru baten bidez soilik eskuragarri gisa defini daitezke (ETZPC-n).

3.32

Serieko periferiko interfazeak (SPI1, SPI2, SPI3, SPI4, SPI5) eta elkarren artean integratutako soinu interfazeak (I2S1, I2S2, I2S3, I2S4)
Gailuek bost SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 eta SPI5) dituzte, eta 50 Mbit/s-ko komunikazioa ahalbidetzen dute maisu eta esklabo moduan, erdi-duplex, fullduplex eta simplex moduan. 3 biteko aurreeskalatzaileak zortzi maisu moduko maiztasun ematen ditu eta markoa 4 eta 16 bit artean konfigura daiteke. SPI interfaze guztiek NSS pultsu modua, TI modua, hardware CRC kalkulua eta 8 biteko txertatutako Rx eta Tx FIFOen biderketa onartzen dituzte DMA gaitasunarekin.
I2S1, I2S2, I2S3 eta I2S4 SPI1, SPI2, SPI3 eta SPI4-rekin multiplexatuta daude. Maisu edo esklabo moduan, full-duplex eta erdi-duplex komunikazio moduetan erabil daitezke, eta sarrera edo irteera kanal gisa 16 edo 32 biteko bereizmenarekin funtzionatzeko konfigura daitezke. Audioaamp8 kHz-tik 192 kHz-ra bitarteko maiztasunak onartzen dira. I2S interfaze guztiek 8 biteko Rx eta Tx FIFO txertatuen biderkadura onartzen dute DMA gaitasunarekin.
SPI4 eta SPI5 software seguru bidez soilik eskuragarri gisa defini daitezke (ETZPC-n).

3.33

Serieko audio interfazeak (SAI1, SAI2)
Gailuek bi SAI txertatzen dituzte, audio estereo edo mono protokolo asko diseinatzeko aukera ematen dutenak.

DS13875 Rev 5

43/219
48

Funtzionala amaitu daview

STM32MP133C/F

hala nola I2S, LSB edo MSB-justifikatua, PCM/DSP, TDM edo AC'97. SPDIF irteera bat eskuragarri dago audio blokea transmisore gisa konfiguratuta dagoenean. Malgutasun eta birkonfigurazio maila hori lortzeko, SAI bakoitzak bi audio azpibloke independente ditu. Bloke bakoitzak bere erloju-sortzailea eta S/I lineako kontrolatzailea ditu. Audioakamp192 kHz-rainoko maiztasun-audioak onartzen dira. Gainera, zortzi mikrofono arte onar daitezke txertatutako PDM interfazeari esker. SAI-ak maisu edo esklabo konfigurazioan funtziona dezake. Audio azpiblokeak hartzaileak edo igorleak izan daitezke eta sinkronoki edo asinkronoki funtziona dezakete (elkarren artean). SAI beste SAI batzuekin konekta daiteke sinkronoki lan egiteko.

3.34

SPDIF hargailuaren interfazea (SPDIFRX)
SPDIFRX IEC-60958 eta IEC-61937 arauekin bat datorren S/PDIF fluxua jasotzeko diseinatuta dago. Arau hauek estereo-jario sinpleak onartzen dituzte, s altuetaraino.ampabiadura eta konprimitutako kanal anitzeko inguratzaile soinua, hala nola Dolby edo DTS-k definitutakoak (5.1 arte).
SPDIFRX-ren ezaugarri nagusiak hauek dira: · Gehienez lau sarrera eskuragarri · Sinbolo-tasa automatikoa detektatzea · Gehienezko sinbolo-tasa: 12.288 MHz · 32 eta 192 kHz arteko estereo-jarioa onartzen da · IEC-60958 eta IEC-61937 audioaren euskarria, kontsumitzaileen aplikazioak · Paritate-bitaren kudeaketa · DMA erabiliz komunikazioa audioetarakoamples · DMA erabiliz komunikazioa kontrolerako eta erabiltzaile kanalaren informaziorako · Eten gaitasunak
SPDIFRX hargailuak sinbolo-tasa detektatzeko eta sarrerako datu-jarioa deskodifikatzeko beharrezko ezaugarri guztiak eskaintzen ditu. Erabiltzaileak nahi duen SPDIF sarrera hauta dezake, eta seinale baliodun bat eskuragarri dagoenean, SPDIFRX-ak berriro...ampSarrerako seinalea deskodetzen du, Manchester jarioa deskodetzen du eta fotogramak, azpi-fotogramak eta bloke elementuak ezagutzen ditu. SPDIFRX-k deskodetutako datuak eta dagokien egoera banderak CPUra bidaltzen ditu.
SPDIFRX-k spdif_frame_sync izeneko seinale bat ere eskaintzen du, s zehatza kalkulatzeko erabiltzen den S/PDIF azpifotograma-tasan aldatzen dena.amperloju-desbideratze algoritmoen tasa.

3.35

Sarrera/irteera digital seguruko MultiMediaCard interfazeak (SDMMC1, SDMMC2)
Bi MultiMediaCard sarrera/irteera digital seguruko interfazek (SDMMC) interfazea eskaintzen dute AHB busaren eta SD memoria txartelen, SDIO txartelen eta MMC gailuen artean.
SDMMCren ezaugarrien artean hauek daude: · Embedded MultiMediaCard Sistemaren 5.1 bertsioaren zehaztapenarekin bat dator
Txartelaren euskarria hiru datu-bus modu ezberdinetarako: 1 bitekoa (lehenetsia), 4 bitekoa eta 8 bitekoa

44/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

(HS200 SDMMC_CK abiadura baimendutako gehienezko S/I abiadurara mugatuta) (HS400 ez da onartzen)
· MultiMediaCards-en aurreko bertsioekin bateragarritasun osoa (atzeranzko bateragarritasuna)
· SD memoria txartelaren 4.1 bertsioaren zehaztapenen betetze osoa (SDR104 SDMMC_CK abiadura baimendutako S/I abiadura maximora mugatuta, SPI modua eta UHS-II modua ez dira onartzen)
· SDIO txartelaren 4.0 bertsioaren zehaztapenaren betetze osoa. Txartelak bi datu-bus modu desberdin onartzen ditu: 1 bitekoa (lehenetsia) eta 4 bitekoa (SDR104 SDMMC_CK abiadura gehienezko S/I abiadurara mugatuta, SPI modua eta UHS-II modua ez dira onartzen).
· Datuen transferentzia 208 Mbyte/s-ra artekoa 8 biteko moduan (baimendutako gehienezko S/I abiaduraren arabera)
· Datuen eta komandoen irteerak kanpoko bidirekziozko kontrolatzaileak kontrolatzeko seinaleak gaitzen ditu
· SDMMC ostalari interfazean txertatutako DMA kontrolatzaile dedikatua, interfazearen eta SRAMaren arteko abiadura handiko transferentziak ahalbidetzen dituena
· IDMA zerrenda lotuen euskarria
· Elikatze-iturri dedikatuak, VDDSD1 eta VDDSD2 SDMMC1 eta SDMMC2rako hurrenez hurren, UHS-I moduan SD txartelaren interfazean maila-aldatzailea txertatzeko beharra ezabatuz.
SDMMC1 eta SDMMC2rako GPIO batzuk baino ez daude eskuragarri VDDSD1 edo VDDSD2 hornidura-pin dedikatu batean. Hauek SDMMC1 eta SDMMC2rako abioko GPIO lehenetsien parte dira (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Ordezko funtzioen taulan identifikatu daitezke "_VSD1" edo "_VSD2" atzizkia duten seinaleen bidez.
SDMMC bakoitza atzerapen-bloke batekin (DLYBSD) akoplatuta dago, 100 MHz-tik gorako kanpoko datu-maiztasuna onartzeko aukera emanez.
Bi SDMMC interfazeek konfigurazio-ataka seguruak dituzte.

3.36

Kontrolatzaile eremuko sarea (FDCAN1, FDCAN2)
Kontrolatzaile-eremuaren sarearen (CAN) azpisistemak bi CAN moduluz, mezu partekatuen RAM memoria batez eta erlojuaren kalibrazio-unitate batez osatuta dago.
Bi CAN moduluak (FDCAN1 eta FDCAN2) ISO 11898-1 (CAN protokoloaren zehaztapenaren 2.0 bertsioa, A eta B zatiak) eta CAN FD protokoloaren zehaztapenaren 1.0 bertsioa betetzen dituzte.
10 Kbyteko mezuen RAM memoriak iragazkiak, FIFOak jasotzekoak, bufferrak jasotzekoak, gertaeren FIFOak transmititzekoak eta bufferrak (TTCANerako abiarazleak barne) ezartzen ditu. Mezuen RAM hau bi FDCAN1 eta FDCAN2 moduluen artean partekatzen da.
Erloju arruntaren kalibrazio unitatea aukerakoa da. FDCAN1 eta FDCAN2rako kalibratutako erloju bat sortzeko erabil daiteke, HSI barneko RC osziladoretik eta PLLtik abiatuta, FDCAN1ek jasotako CAN mezuak ebaluatuz.

DS13875 Rev 5

45/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.37

USBH (Unibertsal Serieko Bus Abiadura Handiko Ostalaria)
Gailuek USB abiadura handiko ostalari bat (480 Mbit/s arte) txertatzen dute bi portu fisikorekin. USBH-k abiadura baxuko, abiadura osoko (OHCI) eta abiadura handiko (EHCI) eragiketak onartzen ditu portu bakoitzean, modu independentean. Bi transzeptore integratzen ditu, abiadura baxuko (1.2 Mbit/s), abiadura osoko (12 Mbit/s) edo abiadura handiko (480 Mbit/s) eragiketetarako erabil daitezkeenak. Bigarren abiadura handiko transzeptorea OTG abiadura handikoarekin partekatzen da.
USBH-ak USB 2.0 zehaztapenarekin bat dator. USBH kontrolagailuek USB abiadura handiko PHY-aren barruan PLL batek sortutako erloju dedikatuak behar dituzte.

3.38

Abiadura handiko USB edonon (OTG)
Gailuek USB OTG abiadura handiko (480 Mbit/s-raino) gailu/ostalari/OTG periferiko bat txertatzen dute. OTG-k abiadura osoko eta abiadura handiko eragiketak onartzen ditu. Abiadura handiko eragiketarako (480 Mbit/s) transzeptorea USB Host bigarren atakarekin partekatzen da.
USB OTG HS-a USB 2.0 zehaztapenarekin eta OTG 2.0 zehaztapenarekin bateragarria da. Software bidez konfigura daitekeen amaiera-puntuaren ezarpena du eta eten/berrabiarazi onartzen du. USB OTG kontrolagailuek 48 MHz-ko erloju dedikatu bat behar dute, RCC barruko PLL batek edo USB abiadura handiko PHY-ren barruan sortutakoa.
USB OTG HS-ren ezaugarri nagusiak behean zerrendatzen dira: · 4 Kbyteko Rx eta Tx FIFO tamaina konbinatua, FIFO tamaina dinamikoarekin · SRP (saio eskaera protokoloa) eta HNP (ostalariaren negoziazio protokoloa) euskarria · Zortzi amaiera bidirekzional · 16 ostalari kanal, aldizkako irteera euskarriarekin · OTG1.3 eta OTG2.0 funtzionamendu moduetarako konfigura daitekeen softwarea · USB 2.0 LPM (lotura energia kudeaketa) euskarria · Bateriaren kargatzeko zehaztapenaren 1.2 berrikuspenaren euskarria · HS OTG PHY euskarria · Barne USB DMA · HNP/SNP/IP barruan (kanpoko erresistentziarik behar ez) · OTG/Ostalari moduetarako, pizte etengailu bat behar da bus bidez elikatzen diren gailuak...
konektatuta.
USB OTG konfigurazio ataka segurua izan daiteke.

46/219

DS13875 Rev 5

STM32MP133C/F

Funtzionala amaitu daview

3.39

Gigabit Ethernet MAC interfazeak (ETH1, ETH2)
Gailuek bi IEEE-802.3-2002 bateragarri diren gigabit multimedia sarbide kontrolatzaile (GMAC) eskaintzen dituzte Ethernet LAN komunikazioetarako, industria-estandar euskarri-independente interfaze baten (MII), euskarri-independente interfaze murriztu baten (RMII) edo euskarri-independente interfaze murriztu baten (RGMII).
Gailuek kanpoko interfaze fisikoko gailu (PHY) bat behar dute LAN bus fisikora konektatzeko (pare bihurritua, zuntz optikozkoa, etab.). PHY gailuaren atakara konektatzen da 17 seinale erabiliz MIIrako, 7 seinale erabiliz RMIIrako edo 13 seinale erabiliz RGMIIrako, eta STM25MP125C/F-tik edo PHYtik 32 MHz-ko (MII, RMII, RGMII) edo 133 MHz-ko (RGMII) maiztasuna erabiliz erloju daiteke.
Gailuek ezaugarri hauek dituzte: · Funtzionamendu moduak eta PHY interfazeak
10, 100 eta 1000 Mbit/s-ko datu-transferentzia-tasak Full-duplex eta erdi-duplex eragiketen laguntza MII, RMII eta RGMII PHY interfazeak · Prozesatzeko kontrola Geruza anitzeko paketeen iragazketa: MAC iragazketa iturrian (SA) eta helmugan (DA)
helbidea iragazki perfektu eta hash iragazkiarekin, VLAN tag-oinarritutako iragazketa iragazki perfektu eta hash iragazkiarekin, 3. geruzako iragazketa IP iturri (SA) edo helmuga (DA) helbidean, 4. geruzako iragazketa iturri (SP) edo helmuga (DP) atakan VLAN bikoitzaren prozesamendua: gehienez bi VLAN sartzea tags transmisio bidean, tag IEEE 1588-2008/PTPv2 euskarria jasotzeko bidean iragaztea RMON/MIB kontagailuekin sareko estatistikak onartzen ditu (RFC2819/RFC2665) · Hardwarearen deskarga prozesamendua Hitzaurrearen eta markoaren hasierako datuak (SFD) txertatzea edo ezabatzea IP goibururako eta TCP/UDP/ICMP kargarako osotasun-kontrolaren deskarga motorra: transmititzeko kontrolaren kalkulua eta txertatzea, jasotzeko kontrolaren kalkulua eta alderaketa gailuaren MAC helbidearekin ARP eskaeraren erantzun automatikoa TCP segmentazioa: transmititzeko TCP pakete handi bat automatikoki banatzea pakete txiki anitzetan · Energia gutxiko modua Energia eraginkorra den Ethernet (IEEE 802.3az-2010 estandarra) Urruneko esnatzeko paketea eta AMD Magic PacketTM detekzioa
ETH1 eta ETH2 bai seguru gisa programa daitezke. Seguruak direnean, AXI interfazearen bidezko transakzioak seguruak dira, eta konfigurazio erregistroak sarbide seguruen bidez bakarrik alda daitezke.

DS13875 Rev 5

47/219
48

Funtzionala amaitu daview

STM32MP133C/F

3.40

Azpiegitura araztea
Gailuek softwarearen garapena eta sistemaren integrazioa laguntzeko arazketa eta trazadura funtzio hauek eskaintzen dituzte: · Eten-puntuen arazketa · Kodearen exekuzioaren trazadura · Softwarearen instrumentazioa · JTAG arazketa ataka · Serieko hari arazketa ataka · Abiarazle sarrera eta irteera · Trazadura ataka · Arm CoreSight arazketa eta trazadura osagaiak
Debug-a J baten bidez kontrola daiteke.TAG/serieko kable bidezko arazketa sarbide-ataka, industriako arazketa-tresna estandarrak erabiliz.
Trazabilitate-ataka batek datuak erregistratzeko eta aztertzeko biltzea ahalbidetzen du.
BSEC-eko autentifikazio-seinaleek gaitzen dute eremu seguruetarako arazketa-sarbidea.

48/219

DS13875 Rev 5

STM32MP133C/F

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

4

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

5. irudia. STM32MP133C/F LFBGA289 jaurtiketa

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ BERREZARRI

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
KANPO

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PIZTU

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _PIZTUTA

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Goiko irudiak paketearen goiko aldea erakusten du view.

DS13875 Rev 5

49/219
97

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

STM32MP133C/F

6. irudia. STM32MP133C/F TFBGA289 jaurtiketa

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ BERREZARRI

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
KANPO

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Goiko irudiak paketearen goiko aldea erakusten du view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

7. irudia. STM32MP133C/F TFBGA320 jaurtiketa
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

LH13 LH12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD CPUa

PE1

PD15

VDD CPUa

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

VDD CPUa

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

VDD CPUa

VSS

VDD

VDD CPUa

VDD NUKLEOA

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD NUKLEOA

VSS

VDD

VDD NUKLEOA

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ BERREZARRI
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD CPUa

PC15-

L

VBAT OSC32 PI3

VSS

_KANPO

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

VDD CPUa
VDD NUKLEOA
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD NUKLEOA

VSS

VSS

VDD NUKLEOA

VSS

VSS

VSS

VSS

VSS

VDD

VDD NUKLEOA

VSS

VDD

VDD NUKLEOA

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD NUKLEOA

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD NUKLEOA

VSS

VDD

VDD NUKLEOA

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ IRTEERA

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD NUKLEOA

VSS

VDD VDDQ_ CORE DDR

VSS

PIZTUTA

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

SAIHESTU S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ piztuta

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Goiko irudiak paketearen goiko aldea erakusten du view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

STM32MP133C/F

6. taula. Pinout taulan erabilitako kondaira / laburdurak

Izena

Laburdura

Definizioa

Pinaren izena Pin mota
I / O egitura
Oharrak Ordezko funtzioak Funtzio gehigarriak

Bestelakorik zehaztu ezean, berrezartzean eta ondoren pinaren funtzioa benetako pinaren izenaren berdina da.

S

Hornidura-pin

I

Sarrera pin bakarrik

O

Irteera pin bakarrik

I/O

Sarrera/irteera pina

A

Pin analogikoa edo maila berezikoa

FT(U/D/PD) 5 V-ko tolerantzia duen sarrera/irteera (finkoki gora / behera / programagarriki behera)

DDR

1.5 V, 1.35 V edo 1.2 VI/O DDR3, DDR3L, LPDDR2/LPDDR3 interfazearentzat

A

Seinale analogikoa

RST

Berrezarri pin bat erresistentzia ahul batekin

_f(1) _a(2) _u(3) _h(4)

FT I/Oetarako aukera I2C FM+ aukera Analogiko aukera (VDDAk hornitua I/Oaren zati analogikorako) USB aukera (VDD3V3_USBxxek hornitua I/Oaren USB zatirako) Abiadura handiko irteera 1.8V-ko VDD tipikorako (SPI, SDMMC, QUADSPI, TRACErako)

_vh(5)

Abiadura handiko aukera 1.8 V-ko VDD tipikorako (ETH, SPI, SDMMC, QUADSPI, TRACE-rako)

Ohar batek bestelakorik zehaztu ezean, S/I guztiak sarrera flotagarri gisa ezartzen dira berrezartzean eta ondoren.

GPIOx_AFR erregistroen bidez hautatutako funtzioak

Funtzioak zuzenean hautatu/gaitu periferikoen erregistroen bidez

1. 7. taulan erlazionatutako S/I egiturak hauek dira: FT_f, FT_fh, FT_fvh 2. 7. taulan erlazionatutako S/I egiturak hauek dira: FT_a, FT_ha, FT_vha 3. 7. taulan erlazionatutako S/I egiturak hauek dira: FT_u 4. 7. taulan erlazionatutako S/I egiturak hauek dira: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. 7. taulan erlazionatutako S/I egiturak hauek dira: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

S/I FT_h

VSS VDD

S

–

S

–

PE11

S/I FT_vh

PF5

S/I FT_h

PD3

S/I FT_f

PE14

S/I FT_h

VDDCPU

S

–

PD0

S/I FT

PH12

S/I FT_fh

PB6

S/I FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(abioa)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(abioa)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(abioa)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(abioa)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

JARRAITUA6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

STM32MP133C/F

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak (jarraipena)

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

S/I FT

S/I FT_fh

S/I FT_f

S/I FT_h

S

–

S/I FT_h

S

–

S/I FT_h

S/I FT_f

S/I FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (abioa)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(abioa)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(abioa),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(abioa)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(abioa)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(abioa)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak (jarraipena)

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

S/I FT_h

VDDCPU PG5

S

–

S/I FT_h

PG15

S/I FT_h

PG10

S/I FT_h

VSS

S

–

PF10

S/I FT_h

VDDCORE S

–

PF6

S/I FT_vh

VSS VDD

S

–

S

–

PF9

S/I FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(abioa),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(abioa)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(abioa),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(abioa),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

STM32MP133C/F

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak (jarraipena)

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

S/I FT_h

S

–

S/I FT_h

S

–

S/I FT_fh

S/I FT_fh

S/I FT_h

S

–

S

–

S/I FT

S/I FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(abioa),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

ERREF._CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak (jarraipena)

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

J3 J4 N5

PI2

S/I FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

S/I FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

13. mailakoak 2. mailakoak 13. mailakoak

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

S/I FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

S/I FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

S/I FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

JARRAIPENA, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

S/I FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

STM32MP133C/F

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak (jarraipena)

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

M1 J7 P3

PF7

S/I FT_vh –

M3 R1 R2

PG11

S/I FT_vh –

L3 J6 N3

PH6

S/I FT_fh –

N2 P4 R1

PG1

S/I FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

S/I FT_vh –

P1 P1 T3 PH0-OSC_IN S/I FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT S/I FT

–

R2 T2 R3

PH3

S/I FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(abioa),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_IRTEERA –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak (jarraipena)

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

L5 U2 W1

PG3

S/I FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

S/I FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

S/I FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

S/I FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

ERREF._CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

S/I FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

S/I FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

S/I FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
ABIO-ERROTA –
–

DS13875 Rev 5

59/219
97

Pinen banaketa, pinen deskribapena eta funtzio alternatiboak

STM32MP133C/F

Pin zenbakia

7. taula. STM32MP133C/F bolaren definizioak (jarraipena)

Baloiaren funtzioak

Pin izena (funtzioa ondorengoa)
berrezarri)

Funtzio alternatiboak

Funtzio osagarriak

LFBGA289 TFBGA289 TFBGA320
Pin motako I/O egitura
Oharrak

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

S/I FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

S/I FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

S/I FT_a

S/I FT_a S/I FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

S/I FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

Usart1_tx

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

S/I FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokumentuak / Baliabideak

STMicroelectronics STM32MP133C F 32 biteko Arm Cortex-A7 1 GHz MPUa [pdfErabiltzailearen gida STM32MP133C F 32 biteko Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32 biteko Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Erreferentziak

• Erabiltzailearen eskuliburua