STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

Προδιαγραφές

• Πυρήνας: Βραχίονας Cortex-A7
• Μνήμες: Εξωτερική SDRAM, Ενσωματωμένη SRAM
• Δίαυλος δεδομένων: παράλληλη διεπαφή 16-bit
• Ασφάλεια/Προστασία: Επαναφορά και Διαχείριση Ενέργειας, LPLV-Stop2, Αναμονή
• Συσκευασία: LFBGA, TFBGA με ελάχιστο βήμα 0.5 mm
• Διαχείριση ρολογιού
• Είσοδοι/Έξοδοι γενικής χρήσης
• Matrix διασύνδεσης
• 4 Ελεγκτές DMA
• Περιφερειακά επικοινωνιών: Έως 29
• Αναλογικά περιφερειακά: 6
• Χρονοδιακόπτες: Έως 24, Φύλακες: 2
• Επιτάχυνση υλικού
• Λειτουργία εντοπισμού σφαλμάτων
• Ασφάλειες: 3072-bit συμπεριλαμβανομένου μοναδικού αναγνωριστικού και HUK για κλειδιά AES 256
• Συμβατό με ECOPACK2

Υποσύστημα βραχίονα Cortex-A7

Το υποσύστημα Arm Cortex-A7 του STM32MP133C/F παρέχει…

Αναμνήσεις

Η συσκευή περιλαμβάνει εξωτερική SDRAM και ενσωματωμένη SRAM για αποθήκευση δεδομένων…

Ελεγκτής DDR

Ο ελεγκτής DDR3/DDR3L/LPDDR2/LPDDR3 διαχειρίζεται την πρόσβαση στη μνήμη…

Διαχείριση τροφοδοσίας
Το σύστημα τροφοδοσίας και ο επόπτης διασφαλίζουν σταθερή παροχή ρεύματος…

Διαχείριση ρολογιού
Το RCC χειρίζεται την κατανομή και τις διαμορφώσεις ρολογιού…

Είσοδοι/Έξοδοι Γενικής Χρήσης (GPIO)
Τα GPIO παρέχουν δυνατότητες διασύνδεσης για εξωτερικές συσκευές…

Ελεγκτής προστασίας TrustZone
Το ETZPC ενισχύει την ασφάλεια του συστήματος διαχειριζόμενο τα δικαιώματα πρόσβασης…

Πίνακας διασύνδεσης διαύλου
Ο πίνακας διευκολύνει τη μεταφορά δεδομένων μεταξύ διαφορετικών ενοτήτων…

Συχνές ερωτήσεις

Ε: Ποιος είναι ο μέγιστος αριθμός περιφερειακών επικοινωνίας που υποστηρίζονται;
A: Το STM32MP133C/F υποστηρίζει έως και 29 περιφερειακές συσκευές επικοινωνίας.

Ε: Πόσα αναλογικά περιφερειακά είναι διαθέσιμα;
A: Η συσκευή προσφέρει 6 αναλογικά περιφερειακά για διάφορες αναλογικές λειτουργίες.

“`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 έως 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 χρονοδιακόπτες, ήχος, κρυπτογράφηση και προηγμένη ασφάλεια
Φύλλο δεδομένων – δεδομένα παραγωγής

Χαρακτηριστικά
Περιλαμβάνει τεχνολογία ST state-of-the-art κατοχυρωμένη με δίπλωμα ευρεσιτεχνίας
Πυρήνας
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte ενοποιημένη cache επιπέδου 2 Arm® NEONTM και Arm® TrustZone®

Αναμνήσεις
· Εξωτερική μνήμη DDR έως 1 Gbyte έως LPDDR2/LPDDR3-1066 16-bit έως DDR3/DDR3L-1066 16-bit
· 168 Kbytes εσωτερικής SRAM: 128 Kbytes AXI SYSRAM + 32 Kbytes AHB SRAM και 8 Kbytes SRAM σε τομέα αντιγράφων ασφαλείας
· Διπλή διεπαφή μνήμης Quad-SPI · Ευέλικτος εξωτερικός ελεγκτής μνήμης με έως και
Δίαυλος δεδομένων 16-bit: παράλληλη διεπαφή για σύνδεση εξωτερικών ολοκληρωμένων κυκλωμάτων και μνημών SLC NAND με ECC έως και 8-bit
Ασφάλεια/προστασία
· Ασφαλής εκκίνηση, περιφερειακά TrustZone®, 12 xtamper pins συμπεριλαμβανομένων 5 x ενεργών tampers
· Θερμοκρασία, όγκοςtage, συχνότητα και παρακολούθηση 32 kHz
Επαναφορά και διαχείριση ενέργειας
· Τροφοδοσία 1.71 V έως 3.6 VI/Os (Είσοδοι/Έξοδοι με ανοχή 5 V) · POR, PDR, PVD και BOR · Ενσωματωμένες LDO (USB 1.8 V, 1.1 V) · Ρυθμιστής εφεδρικής τροφοδοσίας (~0.9 V) · Εσωτερικοί αισθητήρες θερμοκρασίας · Λειτουργίες χαμηλής κατανάλωσης: Sleep, Stop, LPLV-Stop,
LPLV-Stop2 και Αναμονή

LFBGA

TFBGA

LFBGA289 (14 × 14mm) Βήμα 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
ελάχιστο βήμα 0.5 mm

· Διατήρηση DDR σε λειτουργία αναμονής · Έλεγχοι για το συνοδευτικό τσιπ PMIC

Διαχείριση ρολογιού
· Εσωτερικοί ταλαντωτές: Ταλαντωτής HSI 64 MHz, ταλαντωτής CSI 4 MHz, ταλαντωτής LSI 32 kHz
· Εξωτερικοί ταλαντωτές: Ταλαντωτής HSE 8-48 MHz, ταλαντωτής LSE 32.768 kHz
· 4 × PLL με κλασματική λειτουργία

Είσοδοι/εξόδους γενικής χρήσης
· Έως 135 ασφαλείς θύρες εισόδου/εξόδου με δυνατότητα διακοπής
· Έως 6 αφυπνίσεις

Πίνακας διασύνδεσης
· 2 πίνακες διαύλου Διασύνδεση Arm® AMBA® AXI 64-bit, έως 266 MHz Διασύνδεση Arm® AMBA® AHB 32-bit, έως 209 MHz

4 ελεγκτές DMA για την αποφόρτιση της CPU
· 56 φυσικά κανάλια συνολικά
· 1 x ελεγκτής άμεσης πρόσβασης μνήμης (MDMA) γενικής χρήσης υψηλής ταχύτητας
· 3 × DMA διπλής θύρας με δυνατότητες FIFO και δρομολογητή αιτημάτων για βέλτιστη διαχείριση περιφερειακών

Σεπτέμβριος 2024
Αυτές είναι πληροφορίες για ένα προϊόν σε πλήρη παραγωγή.

DS13875 Αναθ. 5

1/219
www.st.com

STM32MP133C/F

Έως 29 περιφερειακά επικοινωνίας
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
Διεπαφή ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, συμπεριλαμβανομένων 4 με πλήρη αμφίδρομη σύνδεση
Ακρίβεια κλάσης ήχου I2S μέσω εσωτερικού PLL ήχου ή εξωτερικού ρολογιού (+2 QUADSPI + 4 με USART) · 2 × SAI (στερεοφωνικός ήχος: I2S, PDM, SPDIF Tx) · SPDIF Rx με 4 εισόδους · 2 × SDMMC έως 8 bit (SD/e·MMCTM/SDIO) · 2 × ελεγκτές CAN που υποστηρίζουν πρωτόκολλο CAN FD · 2 × USB 2.0 high-speed Host ή 1 × USB 2.0 high-speed Host

+ 1 × USB 2.0 υψηλής ταχύτητας OTG ταυτόχρονα · 2 x υλικό Ethernet MAC/GMAC IEEE 1588v2, MII/RMII/RGMII
6 αναλογικά περιφερειακά
· 2 × ADC με μέγιστη ανάλυση 12-bit έως 5 Msps
· 1 x αισθητήρας θερμοκρασίας · 1 x ψηφιακό φίλτρο για διαμορφωτή σίγμα-δέλτα
(DFSDM) με 4 κανάλια και 2 φίλτρα · Εσωτερικό ή εξωτερικό ADC αναφοράς VREF+
Έως 24 χρονόμετρα και 2 φύλακες
· 2 × χρονοδιακόπτες 32-bit με έως 4 IC/OC/PWM ή μετρητή παλμών και είσοδο τετραγωνικού (αυξητικού) κωδικοποιητή
· 2 × προηγμένοι χρονοδιακόπτες 16-bit · 10 × χρονοδιακόπτες γενικής χρήσης 16-bit (συμπεριλαμβανομένων
2 βασικοί χρονοδιακόπτες χωρίς PWM) · 5 × χρονοδιακόπτες χαμηλής κατανάλωσης 16-bit · Ασφαλές RTC με ακρίβεια υποδευτερολέπτου και
ημερολόγιο υλικού · 4 χρονοδιακόπτες συστήματος Cortex®-A7 (ασφαλείς,
μη ασφαλές, εικονικό, υπερεπόπτης) · 2 × ανεξάρτητοι φύλακες
Επιτάχυνση υλικού
· AES 128, 192, 256 DES/TDES

2 (ανεξάρτητο, ανεξάρτητο ασφαλές) 5 (2 ασφαλίσιμα) 4 5 (3 ασφαλίσιμα)
4 + 4 (συμπεριλαμβανομένων 2 ασφαλιζόμενων USART), μερικά μπορούν να είναι πηγή εκκίνησης
2 (έως 4 κανάλια ήχου), με I2S master/slave, είσοδο PCM, θύρες SPDIF-TX 2
Ενσωματωμένο HSPHY με BCD Ενσωματωμένο HS PHY με BCD (ασφαλιζόμενο), μπορεί να είναι πηγή εκκίνησης
2 × HS κοινόχρηστα μεταξύ Host και 4 εισόδων OTG

2 (1 × TTCAN), βαθμονόμηση ρολογιού, κοινόχρηστη ενδιάμεση μνήμη 10 Kbyte 2 (8 + 8 bits) (ασφαλιζόμενη), e·MMC ή SD μπορεί να είναι πηγή εκκίνησης 2 προαιρετικά ανεξάρτητα τροφοδοτικά για διεπαφές κάρτας SD
1 (dual-quad) (ασφαλιζόμενο), μπορεί να είναι πηγή εκκίνησης

–
–
Μπότα
–
Μπότα
Μπότα Μπότα
(1)

Παράλληλη διεύθυνση/δεδομένα 8/16-bit FMC Παράλληλη AD-mux 8/16-bit
Κρυπτογραφία DMA NAND 8/16-bit 10/100M/Gigabit Ethernet
Γεννήτρια τυχαίων αριθμών Hash True Ασφάλειες (προγραμματιζόμενες μία φορά)

4 × CS, έως 4 × 64 Mbyte
Ναι, 2× CS, SLC, BCH4/8, μπορεί να είναι πηγή εκκίνησης 2 x (MII, RMI, RGMII) με PTP και EEE (ασφαλιζόμενο)
3 παρουσίες (1 ασφαλής), MDMA PKA 33 καναλιών (με προστασία DPA), DES, TDES, AES (με προστασία DPA)
(όλα με ασφάλεια) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(ασφαλές) True-RNG (ασφαλές) 3072 ενεργά bit (ασφαλές, 1280 bit διαθέσιμα για τον χρήστη)

–
Μπότα –
–

16/219

DS13875 Αναθ. 5

STM32MP133C/F

Περιγραφή

Πίνακας 1. Χαρακτηριστικά και αριθμός περιφερειακών του STM32MP133C/F (συνέχεια)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Διάφορα

Χαρακτηριστικά

LFBGA289

TFBGA289

TFBGA320

GPIO με διακοπή (συνολικός αριθμός)

135(2)

Ασφαλείς ακίδες αφύπνισης GPIO

Ολοι
6

Tamper ακίδες (ενεργό tamper)

12 (5)

DFSDM Συγχρονισμένος ADC έως 12 bit

4 κανάλια εισόδου με 2 φίλτρα

–

2(3) (έως 5 Msps σε 12-bit έκαστο) (ασφαλιζόμενο)

ADC1: 19 κανάλια συμπεριλαμβανομένου 1 εσωτερικού, 18 κανάλια διαθέσιμα για

Συνολικά κανάλια ADC 12-bit (4)

χρήστης συμπεριλαμβανομένου του διαφορικού 8x

–

ADC2: 18 κανάλια συμπεριλαμβανομένου 6 εσωτερικού, 12 κανάλια διαθέσιμα για

χρήστης συμπεριλαμβανομένου του διαφορικού 6x

Εσωτερικός ακροδέκτης εισόδου ADC VREF VREF+

Είσοδος 1.65 V, 1.8 V, 2.048 V, 2.5 V ή VREF+ –
Ναί

1. Το QUADSPI μπορεί να εκκινηθεί είτε από αποκλειστικά GPIO είτε χρησιμοποιώντας ορισμένα GPIO εκκίνησης FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (βλ. Πίνακα 7: Ορισμοί σφαιρών STM32MP133C/F).
2. Αυτός ο συνολικός αριθμός GPIO περιλαμβάνει τέσσερα JTAG GPIO και τρία GPIO BOOT με περιορισμένη χρήση (ενδέχεται να έρθουν σε διένεξη με τη σύνδεση εξωτερικής συσκευής κατά τη σάρωση ορίων ή την εκκίνηση).
3. Όταν χρησιμοποιούνται και οι δύο ADC, το ρολόι του πυρήνα θα πρέπει να είναι το ίδιο και για τους δύο ADC και δεν μπορούν να χρησιμοποιηθούν οι ενσωματωμένοι προβαθμιστές ADC.
4. Επιπλέον, υπάρχουν και εσωτερικά κανάλια: – Εσωτερικό κανάλι ADC1: VREFINT – Εσωτερικά κανάλια ADC2: θερμοκρασία, εσωτερική έντασηtagαναφορά, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Αναθ. 5

17/219
48

Περιγραφή 18/219

STM32MP133C/F

Σχήμα 1. Διάγραμμα μπλοκ STM32MP133C/F

Προμήθειες ολοκληρωμένου κυκλώματος

@VDDA

ΕΒΖ

AXIM: Διασύνδεση AXI 64-bit βραχίονα (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32 δολάρια ΗΠΑ

32 Ι$

CNT (χρονόμετρο) T

ETM

T

2561K2B8LK2B$L+2$SCU T
ασύγχρονη

128 bit

TT

CSI

LSI

Χρόνος εντοπισμού σφαλμάτωνamp

γεννήτρια TSGEN

T

ΔΑΠ
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (χωρίς GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

ΧΑΣΙΣΙ

16β ΦΥΣ

DDRCTRL 58
LPDDR2/3, DDR3/3L

ασύγχρονη

T

ΚΡΥΠ

T

ΣΑΕΣ

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (διπλό) T

37

16β

FMC

T

CRC

T

DLYBSD1

(Έλεγχος DLY SDMMC1)

T

DLYBSD2

(Έλεγχος DLY SDMMC2)

T

DLYBQS

(Έλεγχος QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8β SDMMC1 Τ 14 8β SDMMC2 Τ

PHY

2

USBH

2

(2xHS Host)

PLLUSB

FIFO

T

PCA

FIFO

MDMA 32 κανάλια

AXIMC TT

17 16b Θύρα ιχνηλάτησης

ETZPC

T

IWDG1

T

@VBAT

ΟΣΕΠ

T

Ασφάλειες OTP

@VDDA

2

RTC / AWU

T

12

TAMP / Εγγραφές δημιουργίας αντιγράφων ασφαλείας T

@VBAT

2

LSE (32kHz XTAL)

T

Χρονισμός συστήματος STGENC

παραγωγή

STGENR

USBPHYC
(Έλεγχος USB 2 x PHY)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16β LPTIM2

T

1

16β LPTIM3

T

1

16β LPTIM4

1

16β LPTIM5

3

Καρφίτσες BOOT

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4 καναλιών DFSDM

Ενδιάμεση μνήμη CCU 10KB

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

ασύγχρονη AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 ροές
DMAMUX1
DMA2
8 ροές

DMAMUX2

DMA3
8 ροές

T

PMB (παρακολούθηση διεργασιών)
DTS (ψηφιακός αισθητήρας θερμοκρασίας)

Τομtagε ρυθμιστες

@VDDA

Επίβλεψη εφοδιασμού

FIFO

FIFO

FIFO

2×2 Matrix
AHB2APB

64 bit AXI

64bit AXI master

32 bit AHB 32 bit AHB κύρια

32 bit APB

Προστασία ασφαλείας T TrustZone

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Πίνακας διαύλου πολλαπλών AHB βραχίονα 32-bit (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

ΥΠΕ (XTAL)

2

PLL1/2/3/4

T

RCC

5

Τ PWR

9

T

EXTI

16επόμενο

176

T

USBO

(OTG HS)

PHY

2

T

12β ADC1

18

T

12β ADC2

18

T

GPIOA

16β

16

T

GPIOB

16β

16

T

GPIOC

16β

16

T

GPIOD

16β

16

T

GPIOE

16β

16

T

ΓΠΙΟΦ

16β

16

T

GPIOG 16b 16

T

GPIOH

16β

15

T

GPIOI

16β

8

AHB2APB

T

USART1

Έξυπνη κάρτα IrDA

5

T

USART2

Έξυπνη κάρτα IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Φίλτρο Φίλτρο Φίλτρο

T

TIM12

16β

2

T

TIM13

16β

1

T

TIM14

16β

1

T

TIM15

16β

4

T

TIM16

16β

3

T

TIM17

16β

3

ΤΙΜ2 ΤΙΜ3 ΤΙΜ4

32β

5

16β

5

16β

5

ΤΙΜ5 ΤΙΜ6 ΤΙΜ7

32β

5

16β

16β

LPTIM1 16b

4

USART3

Έξυπνη κάρτα IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Φίλτρο Φίλτρο

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Έξυπνη κάρτα IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Αναθ. 5

STM32MP133C/F

3

Λειτουργικό overview

Λειτουργικό overview

3.1
3.1.1
3.1.2

Υποσύστημα βραχίονα Cortex-A7
Χαρακτηριστικά
· Αρχιτεκτονική ARMv7-A · Μνήμη cache εντολών L32 1 Kbyte · Μνήμη cache δεδομένων L32 1 Kbyte · Μνήμη cache επιπέδου 128 2 Kbyte · Σύνολο εντολών Arm + Thumb®-2 · Τεχνολογία ασφαλείας Arm TrustZone · Προηγμένη SIMD Arm NEON · Επεκτάσεις DSP και SIMD · VFPv4 κινητής υποδιαστολής · Υποστήριξη εικονικοποίησης υλικού · Ενσωματωμένη μονάδα ιχνηλάτησης (ETM) · Ενσωματωμένος ελεγκτής γενικών διακοπών (GIC) με 160 κοινόχρηστες περιφερειακές διακοπές · Ενσωματωμένος γενικός χρονιστής (CNT)
Υπερview
Ο επεξεργαστής Cortex-A7 είναι ένας πολύ ενεργειακά αποδοτικός επεξεργαστής εφαρμογών, σχεδιασμένος να παρέχει πλούσια απόδοση σε φορητές συσκευές υψηλής τεχνολογίας και άλλες ενσωματωμένες και καταναλωτικές εφαρμογές χαμηλής κατανάλωσης. Παρέχει έως και 20% περισσότερη απόδοση σε ένα νήμα από τον Cortex-A5 και παρόμοια απόδοση με τον Cortex-A9.
Ο Cortex-A7 ενσωματώνει όλα τα χαρακτηριστικά των επεξεργαστών υψηλής απόδοσης Cortex-A15 και CortexA17, συμπεριλαμβανομένης της υποστήριξης εικονικοποίησης σε υλικό, του NEON και της διεπαφής διαύλου AMBA 128 AXI 4-bit.
Ο επεξεργαστής Cortex-A7 βασίζεται στον ενεργειακά αποδοτικό επεξεργαστή 8-stagο αγωγός του επεξεργαστή Cortex-A5. Επωφελείται επίσης από μια ενσωματωμένη cache L2 σχεδιασμένη για χαμηλή κατανάλωση ενέργειας, με χαμηλότερες καθυστερήσεις συναλλαγών και βελτιωμένη υποστήριξη λειτουργικού συστήματος για τη συντήρηση της cache. Επιπλέον, υπάρχει βελτιωμένη πρόβλεψη διακλάδωσης και βελτιωμένη απόδοση του συστήματος μνήμης, με διαδρομή αποθήκευσης φορτίου 64-bit, διαύλους AMBA 128 AXI 4-bit και αυξημένο μέγεθος TLB (256 καταχωρήσεις, από 128 καταχωρήσεις για Cortex-A9 και Cortex-A5), αυξάνοντας την απόδοση για μεγάλα φόρτα εργασίας, όπως web περιήγηση
Τεχνολογία Thumb-2
Προσφέρει την κορυφαία απόδοση του παραδοσιακού κώδικα Arm, ενώ παράλληλα μειώνει έως και 30% τις απαιτήσεις μνήμης για την αποθήκευση εντολών.
Τεχνολογία TrustZone
Εξασφαλίζει αξιόπιστη εφαρμογή εφαρμογών ασφαλείας, από τη διαχείριση ψηφιακών δικαιωμάτων έως τις ηλεκτρονικές πληρωμές. Ευρεία υποστήριξη από τεχνολογικούς και βιομηχανικούς εταίρους.

DS13875 Αναθ. 5

19/219
48

Λειτουργικό overview

STM32MP133C/F

ΝΕΟ
Η τεχνολογία NEON μπορεί να επιταχύνει αλγόριθμους πολυμέσων και επεξεργασίας σήματος, όπως κωδικοποίηση/αποκωδικοποίηση βίντεο, γραφικά 2D/3D, παιχνίδια, επεξεργασία ήχου και ομιλίας, επεξεργασία εικόνας, τηλεφωνία και σύνθεση ήχου. Ο Cortex-A7 παρέχει μια μηχανή που προσφέρει τόσο την απόδοση όσο και τη λειτουργικότητα της μονάδας κινητής υποδιαστολής (FPU) Cortex-A7 όσο και μια υλοποίηση του προηγμένου συνόλου εντολών SIMD της NEON για περαιτέρω επιτάχυνση των λειτουργιών επεξεργασίας μέσων και σήματος. Ο NEON επεκτείνει την FPU του επεξεργαστή Cortex-A7 για να παρέχει ένα τετραπλό MAC και ένα πρόσθετο σύνολο καταχωρητών 64-bit και 128-bit που υποστηρίζει ένα πλούσιο σύνολο λειτουργιών SIMD σε ποσότητες δεδομένων ακεραίων και 8-bit κινητής υποδιαστολής 16, 32 και 32-bit.
Εικονικοποίηση υλικού
Εξαιρετικά αποτελεσματική υποστήριξη υλικού για διαχείριση δεδομένων και διαιτησία, όπου πολλαπλά περιβάλλοντα λογισμικού και οι εφαρμογές τους μπορούν να έχουν ταυτόχρονα πρόσβαση στις δυνατότητες του συστήματος. Αυτό επιτρέπει την υλοποίηση συσκευών που είναι ισχυρές, με εικονικά περιβάλλοντα που είναι καλά απομονωμένα μεταξύ τους.
Βελτιστοποιημένες προσωρινές μνήμες L1
Οι βελτιστοποιημένες για απόδοση και ισχύ cache L1 συνδυάζουν τεχνικές ελάχιστης καθυστέρησης πρόσβασης για μεγιστοποίηση της απόδοσης και ελαχιστοποίηση της κατανάλωσης ενέργειας.
Ενσωματωμένος ελεγκτής προσωρινής μνήμης L2
Παρέχει πρόσβαση χαμηλής καθυστέρησης και υψηλού εύρους ζώνης στην προσωρινή μνήμη σε υψηλές συχνότητες ή για τη μείωση της κατανάλωσης ενέργειας που σχετίζεται με την πρόσβαση στη μνήμη εκτός τσιπ.
Μονάδα κινητής υποδιαστολής (FPU) Cortex-A7
Η FPU παρέχει εντολές κινητής υποδιαστολής υψηλής απόδοσης, μονής και διπλής ακρίβειας, συμβατές με την αρχιτεκτονική Arm VFPv4, η οποία είναι συμβατή με λογισμικό με προηγούμενες γενιές συνεπεξεργαστών κινητής υποδιαστολής Arm.
Μονάδα ελέγχου Snoop (SCU)
Η SCU είναι υπεύθυνη για τη διαχείριση της διασύνδεσης, της διαιτησίας, της επικοινωνίας, των μεταφορών από cache σε cache και από τη μνήμη του συστήματος, της συνοχής της cache και άλλων δυνατοτήτων του επεξεργαστή.
Αυτή η συνοχή του συστήματος μειώνει επίσης την πολυπλοκότητα του λογισμικού που εμπλέκεται στη διατήρηση της συνοχής του λογισμικού μέσα σε κάθε πρόγραμμα οδήγησης λειτουργικού συστήματος.
Γενικός ελεγκτής διακοπών (GIC)
Υλοποιώντας τον τυποποιημένο και αρχιτεκτονικά σχεδιασμένο ελεγκτή διακοπών, το GIC παρέχει μια πλούσια και ευέλικτη προσέγγιση στην επικοινωνία μεταξύ επεξεργαστών και στη δρομολόγηση και ιεράρχηση των διακοπών του συστήματος.
Υποστήριξη έως και 192 ανεξάρτητων διακοπών, υπό έλεγχο λογισμικού, με προτεραιότητα υλικού και δρομολόγηση μεταξύ του λειτουργικού συστήματος και του επιπέδου διαχείρισης λογισμικού TrustZone.
Αυτή η ευελιξία δρομολόγησης και η υποστήριξη για εικονικοποίηση διακοπών στο λειτουργικό σύστημα, παρέχει ένα από τα βασικά χαρακτηριστικά που απαιτούνται για την ενίσχυση των δυνατοτήτων μιας λύσης που χρησιμοποιεί έναν υπερεπόπτη.

20/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.2
3.2.1
3.2.2

Αναμνήσεις
Εξωτερική SDRAM
Οι συσκευές STM32MP133C/F ενσωματώνουν έναν ελεγκτή για εξωτερική SDRAM που υποστηρίζει τα εξής: · LPDDR2 ή LPDDR3, δεδομένα 16-bit, έως 1 Gbyte, ρολόι έως 533 MHz · DDR3 ή DDR3L, δεδομένα 16-bit, έως 1 Gbyte, ρολόι έως 533 MHz
Ενσωματωμένη SRAM
Όλες οι συσκευές διαθέτουν: · SYSRAM: 128 Kbytes (με προγραμματιζόμενο μέγεθος ασφαλούς ζώνης) · AHB SRAM: 32 Kbytes (ασφαλιζόμενη) · BKPSRAM (backup SRAM): 8 Kbytes
Το περιεχόμενο αυτής της περιοχής προστατεύεται από πιθανές ανεπιθύμητες προσβάσεις εγγραφής και μπορεί να διατηρηθεί σε λειτουργία αναμονής ή VBAT. Η BKPSRAM μπορεί να οριστεί (στο ETZPC) ως προσβάσιμη μόνο από ασφαλές λογισμικό.

3.3

Ελεγκτής DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

Το DDDRCTRL σε συνδυασμό με το DDRPHYC παρέχει μια ολοκληρωμένη λύση διασύνδεσης μνήμης για το υποσύστημα μνήμης DDR. · Μία διασύνδεση θυρών AMBA 64 AXI 4-bit (XPI) · Ρολόι AXI ασύγχρονο με τον ελεγκτή · Μηχανή κρυπτογράφησης μνήμης DDR (DDRMCE) με δυνατότητα εγγραφής AES-128 DDR εν κινήσει
κρυπτογράφηση/αποκρυπτογράφηση ανάγνωσης. · Υποστηριζόμενα πρότυπα:
Προδιαγραφή JEDEC DDR3 SDRAM, JESD79-3E για DDR3/3L με διεπαφή 16-bit
Προδιαγραφή JEDEC LPDDR2 SDRAM, JESD209-2E για LPDDR2 με διεπαφή 16-bit
Προδιαγραφή JEDEC LPDDR3 SDRAM, JESD209-3B για LPDDR3 με διεπαφή 16-bit
· Προηγμένος χρονοπρογραμματιστής και γεννήτρια εντολών SDRAM · Προγραμματιζόμενο πλήρες πλάτος δεδομένων (16-bit) ή μισό πλάτος δεδομένων (8-bit) · Προηγμένη υποστήριξη QoS με τρεις κλάσεις κυκλοφορίας κατά την ανάγνωση και δύο κλάσεις κυκλοφορίας κατά την εγγραφή · Επιλογές για την αποφυγή έλλειψης κυκλοφορίας χαμηλότερης προτεραιότητας · Εγγυημένη συνοχή για εγγραφή-μετά-ανάγνωση (WAR) και ανάγνωση-μετά-εγγραφή (RAW) σε
Θύρες AXI · Προγραμματιζόμενη υποστήριξη για επιλογές μήκους ριπής (4, 8, 16) · Συνδυασμός εγγραφής για να επιτρέπεται ο συνδυασμός πολλαπλών εγγραφών στην ίδια διεύθυνση σε ένα
μονή εγγραφή · Διαμόρφωση μονής κατάταξης

DS13875 Αναθ. 5

21/219
48

Λειτουργικό overview

STM32MP133C/F

· Υποστήριξη αυτόματης εισόδου και εξόδου από την SDRAM κατά την απενεργοποίηση λόγω έλλειψης άφιξης συναλλαγών για προγραμματιζόμενο χρόνο
· Υποστήριξη αυτόματης διακοπής ρολογιού (LPDDR2/3) εισόδου και εξόδου που προκαλείται από έλλειψη άφιξης συναλλαγών
· Υποστήριξη αυτόματης λειτουργίας χαμηλής κατανάλωσης ενέργειας που προκαλείται από έλλειψη άφιξης συναλλαγών για προγραμματιζόμενο χρόνο μέσω διεπαφής χαμηλής κατανάλωσης υλικού
· Προγραμματιζόμενη πολιτική σελιδοποίησης · ​​Υποστήριξη αυτόματης ή αυτοανανέωσης εισόδου και εξόδου υπό έλεγχο λογισμικού · Υποστήριξη βαθιάς απενεργοποίησης εισόδου και εξόδου υπό έλεγχο λογισμικού (LPDDR2 και
LPDDR3) · Υποστήριξη ενημερώσεων καταχωρητών λειτουργίας SDRAM με έλεγχο λογισμικού · Ευέλικτη λογική αντιστοίχισης διευθύνσεων για να επιτρέπει την αντιστοίχιση γραμμών, στηλών, για συγκεκριμένες εφαρμογές.
bits τράπεζας · Επιλογές ελέγχου ανανέωσης που επιλέγονται από τον χρήστη · Συσχετισμένο μπλοκ DDRPERFM για βοήθεια στην παρακολούθηση και τη ρύθμιση της απόδοσης
Τα DDRCTRL και DDRPHYC μπορούν να οριστούν (στο ETZPC) ως προσβάσιμα μόνο από ασφαλές λογισμικό.
Τα κύρια χαρακτηριστικά του DDRMCE (μηχανή κρυπτογράφησης μνήμης DDR) παρατίθενται παρακάτω: · Διεπαφές master/slave διαύλου συστήματος AXI (64-bit) · Ενσωματωμένη κρυπτογράφηση (για εγγραφές) και αποκρυπτογράφηση (για αναγνώσεις), βασισμένη σε ενσωματωμένο τείχος προστασίας
προγραμματισμός · Δύο λειτουργίες κρυπτογράφησης ανά περιοχή (μέγιστο μία περιοχή): χωρίς κρυπτογράφηση (λειτουργία παράκαμψης),
λειτουργία κρυπτογράφησης μπλοκ · Έναρξη και τέλος περιοχών που ορίζονται με λεπτομέρεια 64 Kbyte · Προεπιλεγμένο φιλτράρισμα (περιοχή 0): οποιαδήποτε πρόσβαση χορηγείται · Φιλτράρισμα πρόσβασης περιοχής: κανένα
Υποστηριζόμενος κρυπτογράφος μπλοκ: AES Υποστηριζόμενη λειτουργία αλυσιδωτής σύνδεσης · ​​Η λειτουργία μπλοκ με κρυπτογράφηση AES είναι συμβατή με τη λειτουργία ECB που καθορίζεται στο πρότυπο προηγμένης κρυπτογράφησης (AES) της δημοσίευσης 197 του NIST FIPS, με μια συσχετισμένη συνάρτηση εξαγωγής κλειδιού που βασίζεται στον αλγόριθμο Keccak-400 που δημοσιεύεται στη διεύθυνση https://keccak.team webτοποθεσία. · Ένα σύνολο καταχωρητών κύριου κλειδιού μόνο για εγγραφή και κλειδώσιμου · Θύρα διαμόρφωσης AHB, με προνομιακή επίγνωση

22/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.4

Ελεγκτής χώρου διευθύνσεων TrustZone για DDR (TZC)

Το TZC χρησιμοποιείται για το φιλτράρισμα των προσβάσεων ανάγνωσης/εγγραφής στον ελεγκτή DDR σύμφωνα με τα δικαιώματα TrustZone και σύμφωνα με τον μη ασφαλή κύριο ελεγκτή (NSAID) σε έως και εννέα προγραμματιζόμενες περιοχές: · Η διαμόρφωση υποστηρίζεται μόνο από αξιόπιστο λογισμικό · Μία μονάδα φίλτρου · Εννέα περιοχές:
Η περιοχή 0 είναι πάντα ενεργοποιημένη και καλύπτει ολόκληρο το εύρος διευθύνσεων. Οι περιοχές 1 έως 8 έχουν προγραμματιζόμενη διεύθυνση βάσης/τελικού και μπορούν να αντιστοιχιστούν σε
οποιοδήποτε ή και τα δύο φίλτρα. · Προγραμματισμένα ασφαλή και μη ασφαλή δικαιώματα πρόσβασης ανά περιοχή · Οι μη ασφαλείς προσβάσεις φιλτράρονται σύμφωνα με το NSAID · Οι περιοχές που ελέγχονται από το ίδιο φίλτρο δεν πρέπει να επικαλύπτονται · Οι λειτουργίες αποτυχίας με σφάλμα ή/και διακοπή · Δυνατότητα αποδοχής = 256 · Λογική φύλακα πύλης για την ενεργοποίηση και απενεργοποίηση κάθε φίλτρου · Κερδοσκοπικές προσβάσεις

DS13875 Αναθ. 5

23/219
48

Λειτουργικό overview

STM32MP133C/F

3.5

Λειτουργίες εκκίνησης

Κατά την εκκίνηση, η πηγή εκκίνησης που χρησιμοποιείται από την εσωτερική ROM εκκίνησης επιλέγεται από τον ακροδέκτη BOOT και τα bytes OTP.

Πίνακας 2. Λειτουργίες εκκίνησης

BOOT2 BOOT1 BOOT0 Αρχική λειτουργία εκκίνησης

Σχόλια

Αναμονή εισερχόμενης σύνδεσης σε:

0

0

0

UART και USB(1)

USART3/6 και UART4/5/7/8 στις προεπιλεγμένες ακίδες

Συσκευή USB υψηλής ταχύτητας σε ακίδες OTG_HS_DP/DM(2)

0

0

1 Σειριακή NOR λάμψη (3) Σειριακή NOR λάμψη στο QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC σε SDMMC2 (προεπιλογή)(5)(6)

0

1

1

NAND flash (3)

SLC NAND flash σε FMC

1

0

0

Εκκίνηση ανάπτυξης (χωρίς εκκίνηση από μνήμη flash)

Χρησιμοποιείται για την απόκτηση πρόσβασης εντοπισμού σφαλμάτων χωρίς εκκίνηση από τη μνήμη flash (4)

1

0

1

Κάρτα SD(3)

Κάρτα SD σε SDMMC1 (προεπιλογή)(5)(6)

Αναμονή εισερχόμενης σύνδεσης σε:

1

1

0 UART και USB(1)(3) USART3/6 και UART4/5/7/8 στις προεπιλεγμένες ακίδες

Συσκευή USB υψηλής ταχύτητας σε ακίδες OTG_HS_DP/DM(2)

1

1

1 σειριακή μνήμη NAND flash (3) Σειριακή μνήμη NAND flash σε QUADSP(5)

1. Μπορεί να απενεργοποιηθεί από τις ρυθμίσεις OTP. 2. Το USB απαιτεί ρολόι/κρύσταλλο HSE (βλ. AN5474 για τις υποστηριζόμενες συχνότητες με και χωρίς ρυθμίσεις OTP). 3. Η πηγή εκκίνησης μπορεί να αλλάξει από τις ρυθμίσεις OTP (για παράδειγμαampαρχική εκκίνηση στην κάρτα SD, στη συνέχεια e·MMC με ρυθμίσεις OTP). 4. Πυρήνας Cortex®-A7 σε άπειρο βρόχο εναλλαγής PA13. 5. Οι προεπιλεγμένες ακίδες μπορούν να τροποποιηθούν από το OTP. 6. Εναλλακτικά, μια άλλη διεπαφή SDMMC εκτός από αυτήν την προεπιλεγμένη μπορεί να επιλεγεί από το OTP.

Παρόλο που η εκκίνηση χαμηλού επιπέδου γίνεται χρησιμοποιώντας εσωτερικά ρολόγια, τα πακέτα λογισμικού που παρέχονται από την ST, καθώς και οι κύριες εξωτερικές διεπαφές όπως DDR, USB (ενδεικτικά) απαιτούν σύνδεση κρυστάλλου ή εξωτερικού ταλαντωτή στις ακίδες HSE.
Ανατρέξτε στο RM0475 «STM32MP13xx προηγμένες μονάδες MPU 32-bit που βασίζονται σε Arm®» ή στο AN5474 «Ξεκινώντας με την ανάπτυξη υλικού γραμμών STM32MP13xx» για περιορισμούς και συστάσεις σχετικά με τη σύνδεση ακίδων HSE και τις υποστηριζόμενες συχνότητες.

24/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.6

Διαχείριση τροφοδοσίας

3.6.1
Προσοχή:

Σχέδιο τροφοδοσίας
· Το VDD είναι η κύρια τροφοδοσία για τις εισόδους/εξόδους και το εσωτερικό μέρος διατηρείται ενεργοποιημένο κατά τη λειτουργία αναμονής. Χρήσιμος όγκοςtagΤο εύρος είναι 1.71 V έως 3.6 V (τυπικά 1.8 V, 2.5 V, 3.0 V ή 3.3 V).
Τα VDD_PLL και VDD_ANA πρέπει να είναι συνδεδεμένα ως αστέρας με το VDD. · Το VDDCPU είναι ο τόμος που είναι αφιερωμένος στην CPU Cortex-A7.tagη προσφορά, της οποίας η αξία εξαρτάται από την
επιθυμητή συχνότητα CPU. 1.22 V έως 1.38 V σε λειτουργία. Το VDD πρέπει να υπάρχει πριν από το VDDCPU. · Το VDDCORE είναι ο κύριος ψηφιακός τόμοςtage και συνήθως απενεργοποιείται κατά τη διάρκεια της λειτουργίας αναμονής. VoltagΤο εύρος τάσης είναι 1.21 V έως 1.29 V σε λειτουργία. Πρέπει να υπάρχει VDD πριν από το VDDCORE. · Ο ακροδέκτης VBAT μπορεί να συνδεθεί στην εξωτερική μπαταρία (1.6 V < VBAT < 3.6 V). Εάν δεν χρησιμοποιείται εξωτερική μπαταρία, αυτός ο ακροδέκτης πρέπει να συνδεθεί στο VDD. · Το VDDA είναι το αναλογικό (ADC/VREF), τάση τροφοδοσίαςtage (1.62 V έως 3.6 V). Η χρήση του εσωτερικού VREF+ απαιτεί VDDA ίσο ή μεγαλύτερο από VREF+ + 0.3 V. · Ο ακροδέκτης VDDA1V8_REG είναι η έξοδος του εσωτερικού ρυθμιστή, συνδεδεμένος εσωτερικά στο USB PHY και το USB PLL. Ο εσωτερικός ρυθμιστής VDDA1V8_REG είναι ενεργοποιημένος από προεπιλογή και μπορεί να ελεγχθεί από λογισμικό. Είναι πάντα απενεργοποιημένος κατά την κατάσταση αναμονής.
Η συγκεκριμένη ακίδα BYPASS_REG1V8 δεν πρέπει ποτέ να παραμένει αιωρούμενη. Πρέπει να συνδεθεί είτε στο VSS είτε στο VDD για να ενεργοποιηθεί ή να απενεργοποιηθεί η ένταση.tagΡυθμιστής e. Όταν VDD = 1.8 V, θα πρέπει να οριστεί η επιλογή BYPASS_REG1V8. · Ο ακροδέκτης VDDA1V1_REG είναι η έξοδος του εσωτερικού ρυθμιστή, συνδεδεμένος εσωτερικά στο USB PHY. Ο εσωτερικός ρυθμιστής VDDA1V1_REG είναι ενεργοποιημένος από προεπιλογή και μπορεί να ελεγχθεί από λογισμικό. Είναι πάντα απενεργοποιημένος κατά την κατάσταση αναμονής.
· Το VDD3V3_USBHS είναι η τροφοδοσία USB υψηλής ταχύτητας. ΤόμοςtagΤο εύρος είναι από 3.07 V έως 3.6 V.
Το VDD3V3_USBHS δεν πρέπει να υπάρχει εκτός εάν υπάρχει το VDDA1V8_REG, διαφορετικά ενδέχεται να προκληθεί μόνιμη ζημιά στο STM32MP133C/F. Αυτό πρέπει να διασφαλίζεται με σειρά κατάταξης PMIC ή με εξωτερικό στοιχείο σε περίπτωση υλοποίησης τροφοδοτικού διακριτών στοιχείων.
· Τα VDDSD1 και VDDSD2 είναι αντίστοιχα τροφοδοτικά κάρτας SD SDMMC1 και SDMMC2 που υποστηρίζουν λειτουργία εξαιρετικά υψηλής ταχύτητας.
· Το VDDQ_DDR είναι η τροφοδοσία DDR IO. 1.425 V έως 1.575 V για διασύνδεση μνημών DDR3 (τυπικά 1.5 V)
1.283 V έως 1.45 V για διασύνδεση μνημών DDR3L (τυπικά 1.35 V)
1.14 V έως 1.3 V για διασύνδεση μνημών LPDDR2 ή LPDDR3 (τυπικά 1.2 V)
Κατά τη διάρκεια των φάσεων ενεργοποίησης και απενεργοποίησης, πρέπει να τηρούνται οι ακόλουθες απαιτήσεις ακολουθίας ισχύος:
· Όταν η τάση VDD είναι κάτω από 1 V, τα άλλα τροφοδοτικά (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) πρέπει να παραμένουν κάτω από την τάση VDD + 300 mV.
· Όταν το VDD είναι πάνω από 1 V, όλα τα τροφοδοτικά είναι ανεξάρτητα.
Κατά τη φάση διακοπής λειτουργίας, η VDD μπορεί προσωρινά να μειωθεί σε σχέση με άλλες παροχές μόνο εάν η ενέργεια που παρέχεται στο STM32MP133C/F παραμένει κάτω από 1 mJ. Αυτό επιτρέπει την εκφόρτιση εξωτερικών πυκνωτών αποσύνδεσης με διαφορετικές χρονικές σταθερές κατά τη διάρκεια της μεταβατικής φάσης διακοπής λειτουργίας.

DS13875 Αναθ. 5

25/219
48

Λειτουργικό overview
V 3.6
VBOR0 1

Σχήμα 2. Ακολουθία ενεργοποίησης/απενεργοποίησης

STM32MP133C/F

VDDX(1) VDD

3.6.2
Σημείωση: 26/219

0.3

Ενεργοποίηση

Τρόπος λειτουργίας

Διακοπή ρεύματος

φορά

Μη έγκυρη περιοχή παροχής

VDDX < VDD + 300 mV

VDDX ανεξάρτητα από το VDD

MSv47490V1

1. Το VDDX αναφέρεται σε οποιοδήποτε τροφοδοτικό μεταξύ των VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Επόπτης παροχής ρεύματος

Οι συσκευές διαθέτουν ενσωματωμένο κύκλωμα επαναφοράς κατά την ενεργοποίηση (POR)/επαναφοράς κατά την απενεργοποίηση (PDR) σε συνδυασμό με κύκλωμα επαναφοράς κατά την έξοδο τάσης (BOR):
· Επαναφορά κατά την ενεργοποίηση (POR)
Ο επόπτης POR παρακολουθεί την τροφοδοσία VDD και τη συγκρίνει με ένα σταθερό όριο. Οι συσκευές παραμένουν σε λειτουργία επαναφοράς όταν η VDD είναι κάτω από αυτό το όριο. · Επαναφορά διακοπής λειτουργίας (PDR)
Ο επόπτης PDR παρακολουθεί την τροφοδοσία ρεύματος του VDD. Πραγματοποιείται επαναφορά όταν το VDD πέσει κάτω από ένα σταθερό όριο.
· Επαναφορά τάσης εκτός λειτουργίας (BOR)
Ο επόπτης BOR παρακολουθεί την τροφοδοσία VDD. Τρία κατώφλια BOR (από 2.1 έως 2.7 V) μπορούν να διαμορφωθούν μέσω byte επιλογών. Μια επαναφορά δημιουργείται όταν το VDD πέσει κάτω από αυτό το όριο.
· Επαναφορά κατά την ενεργοποίηση VDDCORE (POR_VDDCORE) Ο επόπτης POR_VDDCORE παρακολουθεί την τροφοδοσία VDDCORE και τη συγκρίνει με ένα σταθερό όριο. Ο τομέας VDDCORE παραμένει σε λειτουργία επαναφοράς όταν το VDDCORE είναι κάτω από αυτό το όριο.
· Επαναφορά διακοπής λειτουργίας VDDCORE (PDR_VDDCORE) Ο επόπτης PDR_VDDCORE παρακολουθεί την τροφοδοσία ρεύματος του VDDCORE. Μια επαναφορά τομέα VDDCORE δημιουργείται όταν το VDDCORE πέσει κάτω από ένα σταθερό όριο.
· VDDCPU κατά την επαναφορά (POR_VDDCPU) Ο επόπτης POR_VDDCPU παρακολουθεί την τροφοδοσία του VDDCPU και τη συγκρίνει με ένα σταθερό όριο. Ο τομέας VDDCPU παραμένει σε λειτουργία επαναφοράς όταν το VDDCORE είναι κάτω από αυτό το όριο.
Ο ακροδέκτης PDR_ON προορίζεται για δοκιμές παραγωγής της STMicroelectronics και πρέπει πάντα να συνδέεται με το VDD σε μια εφαρμογή.

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.7

Στρατηγική χαμηλής ισχύος

Υπάρχουν διάφοροι τρόποι για να μειώσετε την κατανάλωση ενέργειας στο STM32MP133C/F: · Μειώστε τη δυναμική κατανάλωση ενέργειας επιβραδύνοντας τα ρολόγια της CPU ή/και το
ρολόγια πίνακα διαύλων ή/και έλεγχος μεμονωμένων περιφερειακών ρολογιών. · Εξοικονομήστε ενέργεια όταν η CPU είναι ΑΔΡΑΝΗΣ, επιλέγοντας μεταξύ των διαθέσιμων χαμηλών
λειτουργίες τροφοδοσίας ανάλογα με τις ανάγκες της εφαρμογής χρήστη. Αυτό επιτρέπει την επίτευξη του καλύτερου συμβιβασμού μεταξύ σύντομου χρόνου εκκίνησης, χαμηλής κατανάλωσης ενέργειας, καθώς και διαθέσιμων πηγών αφύπνισης. · Χρησιμοποιήστε το DVFS (δυναμική έντασηtage και κλιμάκωση συχνότητας) σημεία λειτουργίας που ελέγχουν άμεσα τη συχνότητα ρολογιού της CPU καθώς και την τροφοδοσία εξόδου VDDCPU.
Οι τρόποι λειτουργίας επιτρέπουν τον έλεγχο της κατανομής του ρολογιού στα διάφορα μέρη του συστήματος και την ισχύ του συστήματος. Ο τρόπος λειτουργίας του συστήματος καθοδηγείται από το υποσύστημα MPU.
Οι λειτουργίες χαμηλής κατανάλωσης ενέργειας του υποσυστήματος MPU παρατίθενται παρακάτω: · CSleep: Τα ρολόγια της CPU σταματούν και το ρολόι του/των περιφερειακού/ών συστήματος λειτουργεί ως εξής:
που έχει οριστεί προηγουμένως στο RCC (ελεγκτής επαναφοράς και ρολογιού). · CStop: Τα ρολόγια των περιφερειακών της CPU έχουν σταματήσει. · CStandby: VDDCPU OFF
Οι λειτουργίες χαμηλής κατανάλωσης CSleep και CStop ενεργοποιούνται από την CPU κατά την εκτέλεση των εντολών WFI (αναμονή για διακοπή) ή WFE (αναμονή για συμβάν).
Οι διαθέσιμες λειτουργίες του συστήματος είναι οι εξής: · Εκτέλεση (σύστημα στην πλήρη απόδοσή του, VDDCORE, VDDCPU και ρολόγια ON) · Διακοπή (ρολόγια OFF) · LP-Stop (ρολόγια OFF) · LPLV-Stop (ρολόγια OFF, η στάθμη τροφοδοσίας VDDCORE και VDDCPU μπορεί να μειωθεί) · LPLV-Stop2 (VDDCPU OFF, VDDCORE μειωμένο και ρολόγια OFF) · Αναμονή (VDDCPU, VDDCORE και ρολόγια OFF)

Πίνακας 3. Λειτουργία συστήματος έναντι λειτουργίας CPU

Λειτουργία τροφοδοσίας συστήματος

CPU

Λειτουργία εκτέλεσης

CRun ή CSleep

Λειτουργία διακοπής Λειτουργία διακοπής LP Λειτουργία διακοπής LPLV Λειτουργία διακοπής LPLV-Διακοπή2
Λειτουργία αναμονής

CStop ή CStandby CStandby

3.8

Ελεγκτής επαναφοράς και ρολογιού (RCC)

Ο ελεγκτής ρολογιού και επαναφοράς διαχειρίζεται την παραγωγή όλων των ρολογιών, καθώς και την πύλη ρολογιού και τον έλεγχο των επαναφορών του συστήματος και των περιφερειακών. Το RCC παρέχει υψηλή ευελιξία στην επιλογή πηγών ρολογιού και επιτρέπει την εφαρμογή αναλογιών ρολογιού για τη βελτίωση της κατανάλωσης ενέργειας. Επιπλέον, σε ορισμένα περιφερειακά επικοινωνίας που είναι ικανά να λειτουργούν με

DS13875 Αναθ. 5

27/219
48

Λειτουργικό overview

STM32MP133C/F

3.8.1 3.8.2

δύο διαφορετικοί τομείς ρολογιού (είτε ένα ρολόι διεπαφής διαύλου είτε ένα περιφερειακό ρολόι πυρήνα), η συχνότητα του συστήματος μπορεί να αλλάξει χωρίς να τροποποιηθεί ο ρυθμός baud.
Διαχείριση ρολογιού
Οι συσκευές ενσωματώνουν τέσσερις εσωτερικούς ταλαντωτές, δύο ταλαντωτές με εξωτερικό κρύσταλλο ή συντονιστή, τρεις εσωτερικούς ταλαντωτές με γρήγορο χρόνο εκκίνησης και τέσσερα PLL.
Το RCC λαμβάνει τις ακόλουθες εισόδους πηγής ρολογιού: · Εσωτερικοί ταλαντωτές:
Ρολόι HSI 64 MHz (ακρίβεια 1%) Ρολόι CSI 4 MHz Ρολόι LSI 32 kHz · Εξωτερικοί ταλαντωτές: Ρολόι HSE 8-48 MHz Ρολόι LSE 32.768 kHz
Το RCC παρέχει τέσσερα PLL: · PLL1 αφιερωμένο στον χρονισμό της CPU · PLL2 που παρέχει:
ρολόγια για το AXI-SS (συμπεριλαμβανομένων των γεφυρών APB4, APB5, AHB5 και AHB6) ρολόγια για τη διεπαφή DDR · PLL3 που παρέχει: ρολόγια για τον πολυστρωματικό πίνακα AHB και τον περιφερειακό πίνακα διαύλων (συμπεριλαμβανομένου του APB1,
APB2, APB3, APB6, AHB1, AHB2 και AHB4) ρολόγια πυρήνα για περιφερειακά · PLL4 αφιερωμένο στη δημιουργία ρολογιών πυρήνα για διάφορα περιφερειακά
Το σύστημα ξεκινά με το ρολόι HSI. Η εφαρμογή χρήστη μπορεί στη συνέχεια να επιλέξει τη διαμόρφωση του ρολογιού.
Πηγές επαναφοράς συστήματος
Η επαναφορά κατά την ενεργοποίηση αρχικοποιεί όλους τους καταχωρητές εκτός από τον εντοπισμό σφαλμάτων, ένα μέρος του RCC, ένα μέρος του RTC και τους καταχωρητές κατάστασης του ελεγκτή ισχύος, καθώς και τον τομέα εφεδρικής ισχύος.
Μια επαναφορά εφαρμογής δημιουργείται από μία από τις ακόλουθες πηγές: · μια επαναφορά από το πληκτρολόγιο NRST · μια επαναφορά από το σήμα POR και PDR (γενικά ονομάζεται επαναφορά κατά την ενεργοποίηση) · μια επαναφορά από το BOR (γενικά ονομάζεται brownout) · μια επαναφορά από τον ανεξάρτητο watchdog 1 · μια επαναφορά από τον ανεξάρτητο watchdog 2 · μια επαναφορά συστήματος λογισμικού από τον Cortex-A7 (CPU) · μια βλάβη στο HSE, όταν ενεργοποιείται η λειτουργία του συστήματος ασφαλείας ρολογιού
Μια επαναφορά συστήματος δημιουργείται από μία από τις ακόλουθες πηγές: · επαναφορά εφαρμογής · επαναφορά από σήμα POR_VDDCORE · έξοδο από την κατάσταση αναμονής στην κατάσταση εκτέλεσης

28/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

Μια επαναφορά επεξεργαστή MPU δημιουργείται από μία από τις ακόλουθες πηγές: · επαναφορά συστήματος · κάθε φορά που η MPU εξέρχεται από την κατάσταση αναμονής CStandby · επαναφορά λογισμικού MPU από τον Cortex-A7 (CPU)

3.9

Είσοδοι/Έξοδοι γενικής χρήσης (GPIO)

Κάθε μία από τις ακίδες GPIO μπορεί να διαμορφωθεί από λογισμικό ως έξοδος (push-pull ή open-drain, με ή χωρίς pull-up ή pull-down), ως είσοδος (με ή χωρίς pull-up ή pull-down) ή ως περιφερειακή εναλλακτική λειτουργία. Οι περισσότερες από τις ακίδες GPIO είναι κοινές με ψηφιακές ή αναλογικές εναλλακτικές λειτουργίες. Όλες οι ακίδες GPIO είναι ικανές για υψηλό ρεύμα και διαθέτουν επιλογή ταχύτητας για καλύτερη διαχείριση του εσωτερικού θορύβου, της κατανάλωσης ενέργειας και της ηλεκτρομαγνητικής εκπομπής.
Μετά την επαναφορά, όλα τα GPIO βρίσκονται σε αναλογική λειτουργία για μείωση της κατανάλωσης ενέργειας.
Η διαμόρφωση I/O μπορεί να κλειδωθεί εάν χρειαστεί ακολουθώντας μια συγκεκριμένη ακολουθία, προκειμένου να αποφευχθεί η ψευδής εγγραφή στους καταχωρητές I/O.
Όλες οι ακίδες GPIO μπορούν να οριστούν ξεχωριστά ως ασφαλείς, πράγμα που σημαίνει ότι η πρόσβαση λογισμικού σε αυτά τα GPIO και τα σχετικά περιφερειακά που ορίζονται ως ασφαλή περιορίζεται στο ασφαλές λογισμικό που εκτελείται στην CPU.

3.10
Σημείωμα:

Ελεγκτής προστασίας TrustZone (ETZPC)
Το ETZPC χρησιμοποιείται για τη διαμόρφωση της ασφάλειας TrustZone των κύριων και των υποτελών μονάδων διαύλου με προγραμματιζόμενα χαρακτηριστικά ασφαλείας (ασφαλιζόμενοι πόροι). Για παράδειγμα: · Μπορεί να προγραμματιστεί το μέγεθος της ασφαλούς περιοχής SYSRAM στο ενσωματωμένο τσιπ. · Τα περιφερειακά AHB και APB μπορούν να γίνουν ασφαλή ή μη ασφαλή. · Η SRAM AHB μπορεί να γίνει ασφαλής ή μη ασφαλής.
Από προεπιλογή, οι μνήμες SYSRAM, AHB SRAM και τα ασφαλιζόμενα περιφερειακά έχουν ρυθμιστεί μόνο σε ασφαλή πρόσβαση, επομένως δεν είναι προσβάσιμες από μη ασφαλείς κύριες μονάδες όπως η DMA1/DMA2.

DS13875 Αναθ. 5

29/219
48

Λειτουργικό overview

STM32MP133C/F

3.11

Πίνακας διασύνδεσης διαύλου
Οι συσκευές διαθέτουν έναν πίνακα διαύλου AXI, έναν κύριο πίνακα διαύλου AHB και γέφυρες διαύλου που επιτρέπουν τη διασύνδεση των masters διαύλου με bus slaves (δείτε το παρακάτω σχήμα, οι κουκκίδες αντιπροσωπεύουν τις ενεργοποιημένες συνδέσεις master/slave).
Σχήμα 3. Πίνακας διαύλου STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG από MLAHB διασύνδεση USBH

CPU

ETH1 ETH2

128-bit

ΑΞΙΜ

M9

M0

Μ1 Μ2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Προεπιλεγμένος υποτελής AXIMC

NIC-400 AXI 64 bit 266 MHz – 10 κύριες / 10 υποτελείς

Από τη διασύνδεση AXIM DMA1 DMA2 USBO DMA3

M0

Μ1 Μ2

Μ3 Μ4

M5

Μ6 Μ7

S0

S1

S2

S3

Διασύνδεση S4 S5 AHB 32 bit 209 MHz – 8 κύριες / 6 υποτελείς

DDRCTRL 533 MHz Γέφυρα AHB προς AHB6 Διασύνδεση MLAHB FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB Γέφυρα AHB προς AHB5 Γέφυρα APB προς APB5 Γέφυρα APB προς DBG APB
AXI 64 σύγχρονη κύρια θύρα AXI 64 σύγχρονη θύρα υποτελούς μονάδας AXI 64 ασύγχρονη κύρια θύρα AXI 64 ασύγχρονη θύρα υποτελούς μονάδας AHB 32 σύγχρονη κύρια θύρα AHB 32 σύγχρονη θύρα υποτελούς μονάδας AHB 32 ασύγχρονη κύρια θύρα AHB 32 ασύγχρονη θύρα υποτελούς μονάδας
Γέφυρα προς AHB2 SRAM1 SRAM2 SRAM3 Διασύνδεση προς AXIM Γέφυρα προς AHB4
MSv67511V2

MLAHB

30/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.12

Ελεγκτές DMA
Οι συσκευές διαθέτουν τις ακόλουθες μονάδες DMA για την αποφόρτιση της δραστηριότητας της CPU: · μια κύρια άμεση πρόσβαση μνήμης (MDMA)
Το MDMA είναι ένας ελεγκτής DMA υψηλής ταχύτητας, ο οποίος είναι υπεύθυνος για όλους τους τύπους μεταφορών μνήμης (από περιφερειακή σε μνήμη, από μνήμη σε μνήμη, από μνήμη σε περιφερειακή), χωρίς καμία ενέργεια από την CPU. Διαθέτει μια κύρια διεπαφή AXI. Το MDMA μπορεί να διασυνδεθεί με τους άλλους ελεγκτές DMA για να επεκτείνει τις τυπικές δυνατότητες DMA ή μπορεί να διαχειριστεί απευθείας αιτήματα περιφερειακών DMA. Κάθε ένα από τα 32 κανάλια μπορεί να εκτελέσει μεταφορές μπλοκ, επαναλαμβανόμενες μεταφορές μπλοκ και μεταφορές συνδεδεμένων λιστών. Το MDMA μπορεί να ρυθμιστεί ώστε να κάνει ασφαλείς μεταφορές σε ασφαλείς μνήμες. · τρεις ελεγκτές DMA (μη ασφαλείς DMA1 και DMA2, συν ασφαλές DMA3) Κάθε ελεγκτής διαθέτει ένα AHB διπλής θύρας, για συνολικά 16 μη ασφαλή και οκτώ ασφαλή κανάλια DMA για την εκτέλεση μεταφορών μπλοκ που βασίζονται σε FIFO.
Δύο μονάδες DMAMUX πολυπλέκουν και δρομολογούν τα αιτήματα περιφερειακών DMA στους τρεις ελεγκτές DMA, με υψηλή ευελιξία, μεγιστοποιώντας τον αριθμό των αιτημάτων DMA που εκτελούνται ταυτόχρονα, καθώς και δημιουργώντας αιτήματα DMA από ενεργοποιητές εξόδου περιφερειακών ή συμβάντα DMA.
Το DMAMUX1 αντιστοιχίζει αιτήματα DMA από μη ασφαλή περιφερειακά σε κανάλια DMA1 και DMA2. Το DMAMUX2 αντιστοιχίζει αιτήματα DMA από ασφαλή περιφερειακά σε κανάλια DMA3.

3.13

Εκτεταμένος ελεγκτής διακοπών και συμβάντων (EXTI)
Ο εκτεταμένος ελεγκτής διακοπών και συμβάντων (EXTI) διαχειρίζεται την αφύπνιση της CPU και του συστήματος μέσω διαμορφώσιμων και άμεσων εισόδων συμβάντων. Το EXTI παρέχει αιτήματα αφύπνισης στον έλεγχο ισχύος και δημιουργεί ένα αίτημα διακοπής στο GIC και συμβάντα στην είσοδο συμβάντος της CPU.
Τα αιτήματα αφύπνισης EXTI επιτρέπουν την αφύπνιση του συστήματος από τη λειτουργία διακοπής και την αφύπνιση της CPU από τις λειτουργίες CStop και CStandby.
Η δημιουργία αιτήματος διακοπής και αιτήματος συμβάντος μπορεί επίσης να χρησιμοποιηθεί σε λειτουργία Εκτέλεσης.
Το EXTI περιλαμβάνει επίσης την επιλογή EXTI IOport.
Κάθε διακοπή ή συμβάν μπορεί να οριστεί ως ασφαλές, ώστε να περιορίζεται η πρόσβαση μόνο σε ασφαλές λογισμικό.

3.14

Μονάδα υπολογισμού κυκλικού ελέγχου πλεονασμού (CRC)
Η μονάδα υπολογισμού CRC (κυκλικός έλεγχος πλεονασμού) χρησιμοποιείται για τη λήψη ενός κώδικα CRC χρησιμοποιώντας ένα προγραμματιζόμενο πολυώνυμο.
Μεταξύ άλλων εφαρμογών, οι τεχνικές που βασίζονται σε CRC χρησιμοποιούνται για την επαλήθευση της ακεραιότητας της μετάδοσης ή της αποθήκευσης δεδομένων. Στο πεδίο εφαρμογής του προτύπου EN/IEC 60335-1, προσφέρουν ένα μέσο επαλήθευσης της ακεραιότητας της μνήμης flash. Η μονάδα υπολογισμού CRC βοηθά στον υπολογισμό μιας υπογραφής του λογισμικού κατά τη διάρκεια εκτέλεσης, η οποία συγκρίνεται με μια υπογραφή αναφοράς που δημιουργείται κατά τον χρόνο σύνδεσης και αποθηκεύεται σε μια δεδομένη θέση μνήμης.

DS13875 Αναθ. 5

31/219
48

Λειτουργικό overview

STM32MP133C/F

3.15

Ευέλικτος ελεγκτής μνήμης (FMC)
Τα κύρια χαρακτηριστικά του ελεγκτή FMC είναι τα εξής: · Διασύνδεση με συσκευές με αντιστοίχιση στατικής μνήμης, συμπεριλαμβανομένων:
Μνήμη flash NOR Στατική ή ψευδοστατική μνήμη τυχαίας προσπέλασης (SRAM, PSRAM) Μνήμη flash NAND με υλικό BCH 4-bit/8-bit ECC · Πλάτος διαύλου δεδομένων 8-,16-bit · Ανεξάρτητος έλεγχος επιλογής τσιπ για κάθε τράπεζα μνήμης · Ανεξάρτητη διαμόρφωση για κάθε τράπεζα μνήμης · Εγγραφή FIFO
Τα μητρώα διαμόρφωσης FMC μπορούν να γίνουν ασφαλή.

3.16

Διπλή διεπαφή μνήμης Quad-SPI (QUADSPI)
Το QUADSPI είναι μια εξειδικευμένη διεπαφή επικοινωνίας που στοχεύει σε μονές, διπλές ή τετραπλές μνήμες flash SPI. Μπορεί να λειτουργήσει σε οποιαδήποτε από τις ακόλουθες τρεις λειτουργίες: · Έμμεση λειτουργία: όλες οι λειτουργίες εκτελούνται χρησιμοποιώντας τους καταχωρητές QUADSPI. · Λειτουργία ανίχνευσης κατάστασης: ο εξωτερικός καταχωρητής κατάστασης μνήμης flash διαβάζεται περιοδικά και
Μπορεί να δημιουργηθεί διακοπή σε περίπτωση ορισμού σημαίας. · Λειτουργία αντιστοίχισης μνήμης: η εξωτερική μνήμη flash αντιστοιχίζεται στον χώρο διευθύνσεων
και θεωρείται από το σύστημα σαν να ήταν εσωτερική μνήμη.
Τόσο η απόδοση όσο και η χωρητικότητα μπορούν να διπλασιαστούν χρησιμοποιώντας τη λειτουργία διπλής λάμψης, όπου γίνεται ταυτόχρονη πρόσβαση σε δύο μνήμες flash Quad-SPI.
Το QUADSPI είναι συνδεδεμένο με ένα μπλοκ καθυστέρησης (DLYBQS) που επιτρέπει την υποστήριξη εξωτερικών συχνοτήτων δεδομένων άνω των 100 MHz.
Οι καταχωρητές διαμόρφωσης QUADSPI μπορούν να είναι ασφαλείς, όπως και το μπλοκ καθυστέρησης.

3.17

Μετατροπείς αναλογικού σε ψηφιακό (ADC1, ADC2)
Οι συσκευές ενσωματώνουν δύο μετατροπείς αναλογικού σε ψηφιακό σήμα, των οποίων η ανάλυση μπορεί να ρυθμιστεί σε 12, 10, 8 ή 6 bit. Κάθε ADC μοιράζεται έως και 18 εξωτερικά κανάλια, εκτελώντας μετατροπές σε λειτουργία single-shot ή σάρωσης. Στη λειτουργία σάρωσης, η αυτόματη μετατροπή εκτελείται σε μια επιλεγμένη ομάδα αναλογικών εισόδων.
Και οι δύο ADC διαθέτουν ασφαλείς διεπαφές διαύλου.
Κάθε ADC μπορεί να εξυπηρετηθεί από έναν ελεγκτή DMA, επιτρέποντας έτσι την αυτόματη μεταφορά των τιμών που έχουν μετατραπεί από τον ADC σε μια θέση προορισμού χωρίς καμία ενέργεια λογισμικού.
Επιπλέον, μια λειτουργία αναλογικού watchdog μπορεί να παρακολουθεί με ακρίβεια την μετατρεπόμενη ένταση.tage από ένα, μερικά ή όλα τα επιλεγμένα κανάλια. Μια διακοπή δημιουργείται όταν ο μετατρεπόμενος τόμοςtagΤο e είναι εκτός των προγραμματισμένων ορίων.
Για τον συγχρονισμό της μετατροπής A/D και των χρονοδιακόπτων, οι ADC μπορούν να ενεργοποιηθούν από οποιονδήποτε από τους χρονοδιακόπτες TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 και LPTIM3.

32/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.18

Αισθητήρας θερμοκρασίας
Οι συσκευές ενσωματώνουν έναν αισθητήρα θερμοκρασίας που παράγει μια έντασηtage (VTS) που μεταβάλλεται γραμμικά με τη θερμοκρασία. Αυτός ο αισθητήρας θερμοκρασίας είναι εσωτερικά συνδεδεμένος στο ADC2_INP12 και μπορεί να μετρήσει τη θερμοκρασία περιβάλλοντος της συσκευής σε εύρος από 40 έως +125 °C με ακρίβεια ±2%.
Ο αισθητήρας θερμοκρασίας έχει καλή γραμμικότητα, αλλά πρέπει να βαθμονομηθεί για να επιτευχθεί καλή συνολική ακρίβεια μέτρησης θερμοκρασίας. Καθώς η μετατόπιση του αισθητήρα θερμοκρασίας ποικίλλει από τσιπ σε τσιπ λόγω διακύμανσης της διαδικασίας, ο μη βαθμονομημένος εσωτερικός αισθητήρας θερμοκρασίας είναι κατάλληλος για εφαρμογές που ανιχνεύουν μόνο αλλαγές θερμοκρασίας. Για να βελτιωθεί η ακρίβεια της μέτρησης του αισθητήρα θερμοκρασίας, κάθε συσκευή βαθμονομείται ξεχωριστά από το εργοστάσιο από το ST. Τα δεδομένα βαθμονόμησης του εργοστασίου του αισθητήρα θερμοκρασίας αποθηκεύονται από το ST στην περιοχή OTP, η οποία είναι προσβάσιμη σε λειτουργία μόνο για ανάγνωση.

3.19

Ψηφιακός αισθητήρας θερμοκρασίας (DTS)
Οι συσκευές ενσωματώνουν έναν αισθητήρα θερμοκρασίας εξόδου συχνότητας. Το DTS μετρά τη συχνότητα με βάση το LSE ή το PCLK για να παρέχει τις πληροφορίες θερμοκρασίας.
Υποστηρίζονται οι ακόλουθες λειτουργίες: · δημιουργία διακοπής μέσω κατωφλίου θερμοκρασίας · δημιουργία σήματος αφύπνισης μέσω κατωφλίου θερμοκρασίας

3.20
Σημείωμα:

Λειτουργία VBAT
Το πεδίο ισχύος VBAT περιέχει το RTC, τους εφεδρικούς καταχωρητές και την εφεδρική SRAM.
Για τη βελτιστοποίηση της διάρκειας της μπαταρίας, αυτός ο τομέας ισχύος παρέχεται από το VDD όταν είναι διαθέσιμος ή από το vol.tagΕφαρμόζεται στον ακροδέκτη VBAT (όταν δεν υπάρχει τροφοδοσία VDD). Η τροφοδοσία VBAT ενεργοποιείται όταν το PDR ανιχνεύσει ότι το VDD έχει πέσει κάτω από το επίπεδο PDR.
Ο τόμοςtagΤο e στον ακροδέκτη VBAT μπορεί να παρέχεται από μια εξωτερική μπαταρία, έναν υπερπυκνωτή ή απευθείας από VDD. Στην τελευταία περίπτωση, η λειτουργία VBAT δεν λειτουργεί.
Η λειτουργία VBAT ενεργοποιείται όταν δεν υπάρχει VDD.
Κανένα από αυτά τα συμβάντα (εξωτερικές διακοπές, TAMP συμβάν ή συναγερμός/συμβάντα RTC) είναι σε θέση να αποκαταστήσουν άμεσα την τροφοδοσία VDD και να αναγκάσουν τη συσκευή να βγει από τη λειτουργία VBAT. Παρ' όλα αυτά, η TAMP Τα συμβάντα και οι συναγερμοί/συμβάντα RTC μπορούν να χρησιμοποιηθούν για τη δημιουργία ενός σήματος σε ένα εξωτερικό κύκλωμα (συνήθως ένα PMIC) που μπορεί να αποκαταστήσει την τροφοδοσία VDD.

DS13875 Αναθ. 5

33/219
48

Λειτουργικό overview

STM32MP133C/F

3.21

Τομtagενδιάμεση μνήμη αναφοράς e (VREFBUF)
Οι συσκευές ενσωματώνουν έναν τόμοtage buffer αναφοράς που μπορεί να χρησιμοποιηθεί ως όγκοςtagη αναφορά για τους ADC, καθώς και ως τόμοςtagαναφορά για εξωτερικά εξαρτήματα μέσω της ακίδας VREF+. Το VREFBUF μπορεί να είναι ασφαλές. Το εσωτερικό VREFBUF υποστηρίζει τέσσερις τόμουςtages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Μια εξωτερική τάσηtagΗ αναφορά μπορεί να παρέχεται μέσω του ακροδέκτη VREF+ όταν το εσωτερικό VREFBUF είναι απενεργοποιημένο.
Εικόνα 4. Τομtage buffer αναφοράς

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Ψηφιακό φίλτρο για διαμορφωτή σίγμα-δέλτα (DFSDM)
Οι συσκευές ενσωματώνουν ένα DFSDM με υποστήριξη για δύο μονάδες ψηφιακών φίλτρων και τέσσερα εξωτερικά σειριακά κανάλια εισόδου (πομποδέκτες) ή εναλλακτικά τέσσερις εσωτερικές παράλληλες εισόδους.
Το DFSDM διασυνδέει εξωτερικούς διαμορφωτές με τη συσκευή και εκτελεί ψηφιακό φιλτράρισμα των λαμβανόμενων ροών δεδομένων. Οι διαμορφωτές χρησιμοποιούνται για τη μετατροπή αναλογικών σημάτων σε ψηφιακά-σειριακά σήματα που αποτελούν τις εισόδους του DFSDM.
Το DFSDM μπορεί επίσης να διασυνδέσει μικρόφωνα PDM (διαμόρφωση πυκνότητας παλμών) και να εκτελέσει μετατροπή και φιλτράρισμα από PDM σε PCM (με επιτάχυνση υλικού). Το DFSDM διαθέτει προαιρετικές παράλληλες εισόδους ροής δεδομένων από τους ADC ή από τη μνήμη της συσκευής (μέσω μεταφορών DMA/CPU σε DFSDM).
Οι πομποδέκτες DFSDM υποστηρίζουν διάφορες μορφές σειριακής διεπαφής (για την υποστήριξη διαφόρων διαμορφωτών). Οι μονάδες ψηφιακού φίλτρου DFSDM εκτελούν ψηφιακή επεξεργασία σύμφωνα με τις παραμέτρους φίλτρου που ορίζονται από τον χρήστη με τελική ανάλυση ADC έως και 24 bit.

34/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

Το περιφερειακό DFSDM υποστηρίζει: · Τέσσερα πολυπλεγμένα ψηφιακά σειριακά κανάλια εισόδου:
Διαμορφώσιμη διεπαφή SPI για τη σύνδεση διαφόρων διαμορφωτών Διαμορφώσιμη διεπαφή 1 καλωδίου με κωδικοποίηση Manchester PDM (διαμόρφωση πυκνότητας παλμών) είσοδος μικροφώνου μέγιστη συχνότητα εισόδου ρολογιού έως 20 MHz (10 MHz για κωδικοποίηση Manchester) έξοδος ρολογιού για διαμορφωτές (0 έως 20 MHz) · Εναλλακτικές είσοδοι από τέσσερα εσωτερικά ψηφιακά παράλληλα κανάλια (ανάλυση εισόδου έως 16-bit): εσωτερικές πηγές: δεδομένα ADC ή ροές δεδομένων μνήμης (DMA) · Δύο ψηφιακές μονάδες φίλτρου με ρυθμιζόμενη επεξεργασία ψηφιακού σήματος: φίλτρο Sincx: σειρά/τύπος φίλτρου (1 έως 5), oversampΟλοκληρωτής αναλογίας ling (1 προς 1024): oversampΛόγος ling (1 προς 256) · Ανάλυση δεδομένων εξόδου έως 24-bit, μορφή δεδομένων εξόδου με υπογραφή · Αυτόματη διόρθωση μετατόπισης δεδομένων (η μετατόπιση αποθηκεύεται στο καταχωρητή από τον χρήστη) · Συνεχής ή μεμονωμένη μετατροπή · Έναρξη μετατροπής που ενεργοποιείται από: ενεργοποίηση λογισμικού, εσωτερικούς χρονιστές, εξωτερικά συμβάντα, σύγχρονη έναρξη μετατροπής με την πρώτη μονάδα ψηφιακού φίλτρου (DFSDM) · Αναλογικός watchdog με: καταχωρητές κατωφλίου δεδομένων χαμηλής και υψηλής τιμής, ειδικό διαμορφώσιμο ψηφιακό φίλτρο Sincx (σειρά = 1 προς 3,
oversampλόγος ling = 1 προς 32) είσοδος από τελικά δεδομένα εξόδου ή από επιλεγμένα ψηφιακά σειριακά κανάλια εισόδου συνεχής παρακολούθηση ανεξάρτητα από την τυπική μετατροπή · Ανιχνευτής βραχυκυκλώματος για την ανίχνευση κορεσμένων αναλογικών τιμών εισόδου (κάτω και άνω εύρος): μετρητής έως 8 bit για την ανίχνευση 1 έως 256 συνεχόμενων 0 ή 1 σε σειριακή ροή δεδομένων συνεχής παρακολούθηση κάθε σειριακού καναλιού εισόδου · Δημιουργία σήματος διακοπής σε συμβάν αναλογικού watchdog ή σε συμβάν ανιχνευτή βραχυκυκλώματος · Ανιχνευτής ακραίων τιμών: αποθήκευση ελάχιστων και μέγιστων τιμών των τελικών δεδομένων μετατροπής που ανανεώνονται από λογισμικό · Δυνατότητα DMA για ανάγνωση των τελικών δεδομένων μετατροπής · Διακοπές: τέλος μετατροπής, υπέρβαση, αναλογικός watchdog, βραχυκύκλωμα, απουσία ρολογιού σειριακού καναλιού εισόδου · «Κανονικές» ή «εγχυμένες» μετατροπές: «κανονικές» μετατροπές μπορούν να ζητηθούν ανά πάσα στιγμή ή ακόμα και σε συνεχή λειτουργία
χωρίς να έχει καμία επίδραση στον χρόνο των «εισαγόμενων» μετατροπών «εισαγόμενων» μετατροπών για ακριβή χρόνο και με υψηλή προτεραιότητα μετατροπών

DS13875 Αναθ. 5

35/219
48

Λειτουργικό overview

STM32MP133C/F

3.23

Γεννήτρια πραγματικών τυχαίων αριθμών (RNG)
Οι συσκευές ενσωματώνουν ένα RNG που παρέχει τυχαίους αριθμούς 32-bit που παράγονται από ένα ενσωματωμένο αναλογικό κύκλωμα.
Το RNG μπορεί να οριστεί (στο ETZPC) ως προσβάσιμο μόνο από ασφαλές λογισμικό.
Το πραγματικό RNG συνδέεται με τα ασφαλή περιφερειακά AES και PKA μέσω ενός αποκλειστικού διαύλου (μη αναγνώσιμου από την CPU).

3.24

Κρυπτογραφικοί και hash επεξεργαστές (CRYP, SAES, PKA και HASH)
Οι συσκευές ενσωματώνουν έναν κρυπτογραφικό επεξεργαστή που υποστηρίζει τους προηγμένους κρυπτογραφικούς αλγόριθμους που συνήθως απαιτούνται για τη διασφάλιση της εμπιστευτικότητας, της αυθεντικοποίησης, της ακεραιότητας των δεδομένων και της μη αποποίησης ευθύνης κατά την ανταλλαγή μηνυμάτων με έναν ομότιμο χρήστη.
Οι συσκευές ενσωματώνουν επίσης ένα ειδικό, ανθεκτικό στο DPA, ασφαλές κλειδί AES 128- και 256-bit (SAES) και έναν επιταχυντή κρυπτογράφησης/αποκρυπτογράφησης υλικού PKA, με ειδικό δίαυλο υλικού που δεν είναι προσβάσιμος από την CPU.
Κύρια χαρακτηριστικά CRYP: · DES/TDES (πρότυπο κρυπτογράφησης δεδομένων/τριπλό πρότυπο κρυπτογράφησης δεδομένων): ECB (ηλεκτρονικό
(βιβλίο κωδικών) και αλγόριθμοι αλυσιδωτής σύνδεσης CBC (αλυσιδωτή σύνδεση μπλοκ κρυπτογράφησης), κλειδί 64, 128 ή 192 bit · AES (προηγμένο πρότυπο κρυπτογράφησης): αλγόριθμοι αλυσιδωτής σύνδεσης ECB, CBC, GCM, CCM και CTR (λειτουργία μετρητή), κλειδί 128, 192 ή 256 bit
Κύρια χαρακτηριστικά καθολικού HASH: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (ασφαλείς αλγόριθμοι HASH) · HMAC
Ο κρυπτογραφικός επιταχυντής υποστηρίζει τη δημιουργία αιτημάτων DMA.
Τα CRYP, SAES, PKA και HASH μπορούν να οριστούν (στο ETZPC) ως προσβάσιμα μόνο από ασφαλές λογισμικό.

3.25

Εκκίνηση και ασφάλεια και έλεγχος OTP (BSEC)
Το BSEC (boot and security και OTP control) προορίζεται για τον έλεγχο ενός OTP (one-time programmable) ασφαλειοθήκης, που χρησιμοποιείται για ενσωματωμένη μη πτητική αποθήκευση για τη διαμόρφωση της συσκευής και τις παραμέτρους ασφαλείας. Κάποιο μέρος του BSEC πρέπει να διαμορφωθεί ώστε να είναι προσβάσιμο μόνο από ασφαλές λογισμικό.
Το BSEC μπορεί να χρησιμοποιήσει λέξεις OTP για την αποθήκευση του HWKEY 256-bit για SAES (ασφαλές AES).

36/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.26

Χρονόμετρα και φύλακες
Οι συσκευές περιλαμβάνουν δύο χρονοδιακόπτες προηγμένου ελέγχου, δέκα χρονοδιακόπτες γενικής χρήσης (εκ των οποίων οι επτά είναι ασφαλείς), δύο βασικούς χρονοδιακόπτες, πέντε χρονοδιακόπτες χαμηλής κατανάλωσης, δύο watchdogs και τέσσερις χρονοδιακόπτες συστήματος σε κάθε Cortex-A7.
Όλοι οι μετρητές χρονομέτρου μπορούν να παγώσουν σε λειτουργία εντοπισμού σφαλμάτων.
Ο παρακάτω πίνακας συγκρίνει τα χαρακτηριστικά των χρονομετρητών προηγμένου ελέγχου, γενικής χρήσης, βασικού και χαμηλής κατανάλωσης.

Τύπος χρονοδιακόπτη

Μετρών την ώραν

Πίνακας 4. Σύγκριση χαρακτηριστικών χρονοδιακόπτη

Αντίστροφη επίλυση-
tion

Τύπος μετρητή

Συντελεστής προ-κλίμακας

Δημιουργία αιτημάτων DMA

Συλλάβετε/συγκρίνετε κανάλια

Συμπληρωματική έξοδος

Μέγιστη διεπαφή
ρολόι (MHz)

Μέγ
μετρών την ώραν
ρολόι (MHz)(1)

Προηγμένο TIM1, -έλεγχος TIM8

16-bit

Πάνω, Οποιοσδήποτε ακέραιος αριθμός προς τα κάτω, μεταξύ 1 προς τα πάνω/κάτω και 65536

Ναί

ΤΙΜ2 ΤΙΜ5

32-bit

Πάνω, Οποιοσδήποτε ακέραιος αριθμός προς τα κάτω, μεταξύ 1 προς τα πάνω/κάτω και 65536

Ναί

ΤΙΜ3 ΤΙΜ4

16-bit

Πάνω, Οποιοσδήποτε ακέραιος αριθμός προς τα κάτω, μεταξύ 1 προς τα πάνω/κάτω και 65536

Ναί

Οποιοσδήποτε ακέραιος αριθμός

TIM12(2) 16-bit

Μεταξύ 1

Οχι

Γενικός

και 65536

σκοπός

ΤΙΜ13(2) ΤΙΜ14(2)

16-bit

Οποιοσδήποτε ακέραιος αριθμός μεταξύ 1
και 65536

Οχι

Οποιοσδήποτε ακέραιος αριθμός

TIM15(2) 16-bit

Μεταξύ 1

Ναί

και 65536

ΤΙΜ16(2) ΤΙΜ17(2)

16-bit

Οποιοσδήποτε ακέραιος αριθμός μεταξύ 1
και 65536

Ναί

Βασικός

ΤΙΜ6, ΤΙΜ7

16-bit

Οποιοσδήποτε ακέραιος αριθμός μεταξύ 1
και 65536

Ναί

LPTIM1,

Χαμηλή ισχύς

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bit

1, 2, 4, 8, Πάνω 16, 32, 64,
128

Οχι

LPTIM5

6

4

104.5

209

4

Οχι

104.5

209

4

Οχι

104.5

209

2

Οχι

104.5

209

1

Οχι

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Οχι

104.5

209

1(3)

Οχι

104.5 104.5

1. Το μέγιστο ρολόι χρονοδιακόπτη είναι έως 209 MHz ανάλογα με το bit TIMGxPRE στο RCC. 2. Ασφαλής χρονοδιακόπτης. 3. Δεν υπάρχει κανάλι λήψης στο LPTIM.

DS13875 Αναθ. 5

37/219
48

Λειτουργικό overview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Χρονοδιακόπτες προηγμένου ελέγχου (TIM1, TIM8)
Οι χρονοδιακόπτες προηγμένου ελέγχου (TIM1, TIM8) μπορούν να θεωρηθούν ως τριφασικές γεννήτριες PWM πολυπλεγμένες σε 6 κανάλια. Έχουν συμπληρωματικές εξόδους PWM με προγραμματιζόμενους νεκρούς χρόνους εισαγωγής. Μπορούν επίσης να θεωρηθούν ως πλήρεις χρονοδιακόπτες γενικής χρήσης. Τα τέσσερα ανεξάρτητα κανάλια τους μπορούν να χρησιμοποιηθούν για: · λήψη εισόδου · σύγκριση εξόδου · δημιουργία PWM (λειτουργίες ευθυγράμμισης ακμής ή κέντρου) · έξοδο λειτουργίας ενός παλμού
Εάν διαμορφωθούν ως τυπικοί χρονοδιακόπτες 16-bit, έχουν τα ίδια χαρακτηριστικά με τους χρονοδιακόπτες γενικής χρήσης. Εάν διαμορφωθούν ως γεννήτριες PWM 16-bit, έχουν πλήρη δυνατότητα διαμόρφωσης (0-100%).
Ο χρονοδιακόπτης προηγμένου ελέγχου μπορεί να λειτουργήσει μαζί με τους χρονοδιακόπτες γενικής χρήσης μέσω της λειτουργίας σύνδεσης χρονοδιακόπτη για συγχρονισμό ή αλυσιδωτή σύνδεση συμβάντων.
Τα TIM1 και TIM8 υποστηρίζουν ανεξάρτητη δημιουργία αιτημάτων DMA.
Χρονοδιακόπτες γενικής χρήσης (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Υπάρχουν δέκα συγχρονιζόμενοι χρονοδιακόπτες γενικής χρήσης ενσωματωμένοι στις συσκευές STM32MP133C/F (βλ. Πίνακα 4 για διαφορές). · TIM2, TIM3, TIM4, TIM5
Τα TIM 2 και TIM5 βασίζονται σε έναν μετρητή αυτόματης επαναφόρτωσης 32-bit και έναν προδιαβαθμιστή 16-bit, ενώ τα TIM3 και TIM4 βασίζονται σε έναν μετρητή αυτόματης επαναφόρτωσης 16-bit και έναν προδιαβαθμιστή 16-bit. Όλοι οι χρονοδιακόπτες διαθέτουν τέσσερα ανεξάρτητα κανάλια για σύγκριση λήψης/εξόδου εισόδου, PWM ή έξοδο σε λειτουργία ενός παλμού. Αυτό παρέχει έως και 16 σύγκριση λήψης/εξόδου εισόδου/εξόδου στα μεγαλύτερα πακέτα. Αυτοί οι χρονοδιακόπτες γενικής χρήσης μπορούν να λειτουργήσουν μαζί ή με τους άλλους χρονοδιακόπτες γενικής χρήσης και τους χρονοδιακόπτες προηγμένου ελέγχου TIM1 και TIM8, μέσω της λειτουργίας σύνδεσης χρονοδιακόπτη για συγχρονισμό ή αλυσιδωτή σύνδεση συμβάντων. Οποιοσδήποτε από αυτούς τους χρονοδιακόπτες γενικής χρήσης μπορεί να χρησιμοποιηθεί για τη δημιουργία εξόδων PWM. Οι TIM2, TIM3, TIM4, TIM5 έχουν ανεξάρτητη δημιουργία αιτημάτων DMA. Είναι ικανοί να χειρίζονται σήματα κωδικοποιητή τετραγωνικής (αυξητικής) ροής και τις ψηφιακές εξόδους από έναν έως τέσσερις αισθητήρες Hall-effect. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Αυτοί οι χρονοδιακόπτες βασίζονται σε έναν μετρητή αυτόματης επαναφόρτωσης 16-bit και έναν προδιαβαθμιστή 16-bit. Οι TIM13, TIM14, TIM16 και TIM17 διαθέτουν ένα ανεξάρτητο κανάλι, ενώ οι TIM12 και TIM15 διαθέτουν δύο ανεξάρτητα κανάλια για σύγκριση καταγραφής εισόδου/εξόδου, PWM ή έξοδο σε λειτουργία ενός παλμού. Μπορούν να συγχρονιστούν με τους χρονοδιακόπτες γενικής χρήσης πλήρους λειτουργικότητας TIM2, TIM3, TIM4, TIM5 ή να χρησιμοποιηθούν ως απλές βάσεις χρόνου. Κάθε ένας από αυτούς τους χρονοδιακόπτες μπορεί να οριστεί (στο ETZPC) ως προσβάσιμος μόνο από ασφαλές λογισμικό.
Βασικοί χρονοδιακόπτες (TIM6 και TIM7)
Αυτοί οι χρονοδιακόπτες χρησιμοποιούνται κυρίως ως γενική βάση χρόνου 16-bit.
Τα TIM6 και TIM7 υποστηρίζουν ανεξάρτητη δημιουργία αιτημάτων DMA.

38/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.26.4
3.26.5 3.26.6

Χρονοδιακόπτες χαμηλής κατανάλωσης (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Κάθε χρονοδιακόπτης χαμηλής κατανάλωσης διαθέτει ανεξάρτητο ρολόι και λειτουργεί επίσης σε λειτουργία διακοπής εάν χρονίζεται από LSE, LSI ή εξωτερικό ρολόι. Ένα LPTIMx είναι σε θέση να αφυπνίσει τη συσκευή από τη λειτουργία διακοπής.
Αυτοί οι χρονοδιακόπτες χαμηλής κατανάλωσης υποστηρίζουν τις ακόλουθες λειτουργίες: · Αύξων μετρητής 16-bit με καταχωρητή αυτόματης επαναφόρτωσης 16-bit · Καταχωρητής σύγκρισης 16-bit · Διαμορφώσιμη έξοδος: παλμός, PWM · Συνεχής/μονόπλευρη λειτουργία · Επιλέξιμη ενεργοποίηση εισόδου λογισμικού/υλικού · Επιλέξιμη πηγή ρολογιού:
Εσωτερική πηγή ρολογιού: Εξωτερική πηγή ρολογιού LSE, LSI, HSI ή APB μέσω εισόδου LPTIM (λειτουργία ακόμη και χωρίς εσωτερικό ρολόι)
(η πηγή εκτελείται, χρησιμοποιείται από την εφαρμογή μετρητή παλμών) · Προγραμματιζόμενο φίλτρο ψηφιακών σφάλματων · Λειτουργία κωδικοποιητή
Τα LPTIM2 και LPTIM3 μπορούν να οριστούν (στο ETZPC) ως προσβάσιμα μόνο από ασφαλές λογισμικό.
Ανεξάρτητοι εποπτικοί φορείς (IWDG1, IWDG2)
Ένας ανεξάρτητος watchdog βασίζεται σε έναν downcounter 12-bit και έναν prescaler 8-bit. Χρονολογείται από έναν ανεξάρτητο εσωτερικό RC (LSI) 32 kHz και, καθώς λειτουργεί ανεξάρτητα από το κύριο ρολόι, μπορεί να λειτουργήσει σε λειτουργίες Stop και Standby. Το IWDG μπορεί να χρησιμοποιηθεί ως watchdog για την επαναφορά της συσκευής όταν παρουσιαστεί κάποιο πρόβλημα. Μπορεί να ρυθμιστεί από υλικό ή λογισμικό μέσω των bytes επιλογών.
Το IWDG1 μπορεί να οριστεί (στο ETZPC) ως προσβάσιμο μόνο από ασφαλές λογισμικό.
Γενικοί χρονοδιακόπτες (Cortex-A7 CNT)
Οι γενικοί χρονιστές Cortex-A7 που είναι ενσωματωμένοι στο Cortex-A7 τροφοδοτούνται από την τιμή από τη δημιουργία χρονισμού συστήματος (STGEN).
Ο επεξεργαστής Cortex-A7 παρέχει τους ακόλουθους χρονοδιακόπτες: · φυσικό χρονοδιακόπτη για χρήση σε ασφαλείς και μη ασφαλείς λειτουργίες
Οι καταχωρητές για τον φυσικό χρονιστή είναι αποθηκευμένοι σε τράπεζα για να παρέχουν ασφαλή και μη ασφαλή αντίγραφα. · εικονικός χρονιστής για χρήση σε μη ασφαλείς λειτουργίες · φυσικός χρονιστής για χρήση σε λειτουργία υπερεπόπτη
Οι γενικοί χρονιστές δεν είναι περιφερειακά με αντιστοίχιση μνήμης και είναι προσβάσιμοι μόνο μέσω συγκεκριμένων εντολών συνεπεξεργαστή Cortex-A7 (cp15).

3.27

Δημιουργία χρονοδιακόπτη συστήματος (STGEN)
Η δημιουργία χρονισμού συστήματος (STGEN) παράγει μια τιμή μέτρησης χρόνου που παρέχει μια συνεπή view χρόνου για όλους τους γενικούς χρονοδιακόπτες Cortex-A7.

DS13875 Αναθ. 5

39/219
48

Λειτουργικό overview

STM32MP133C/F

Η δημιουργία χρονισμού συστήματος έχει τα ακόλουθα βασικά χαρακτηριστικά: · Πλάτος 64 bit για την αποφυγή προβλημάτων rollover · Έναρξη από το μηδέν ή από μια προγραμματιζόμενη τιμή · Διεπαφή ελέγχου APB (STGENC) που επιτρέπει την αποθήκευση και την επαναφορά του χρονιστή
σε συμβάντα διακοπής λειτουργίας · Διεπαφή APB μόνο για ανάγνωση (STGENR) που επιτρέπει την ανάγνωση της τιμής του χρονοδιακόπτη από μη-
ασφαλές λογισμικό και εργαλεία εντοπισμού σφαλμάτων · Αύξηση τιμής χρονοδιακόπτη που μπορεί να διακοπεί κατά την εντοπισμό σφαλμάτων συστήματος
Το STGENC μπορεί να οριστεί (στο ETZPC) ως προσβάσιμο μόνο από ασφαλές λογισμικό.

3.28

Ρολόι πραγματικού χρόνου (RTC)
Το RTC παρέχει αυτόματη αφύπνιση για τη διαχείριση όλων των λειτουργιών χαμηλής κατανάλωσης. Το RTC είναι ένας ανεξάρτητος χρονοδιακόπτης/μετρητής BCD και παρέχει ένα ρολόι/ημερολόγιο ώρας με προγραμματιζόμενες διακοπές συναγερμού.
Το RTC περιλαμβάνει επίσης μια περιοδική προγραμματιζόμενη σημαία αφύπνισης με δυνατότητα διακοπής.
Δύο καταχωρητές 32-bit περιέχουν τα δευτερόλεπτα, τα λεπτά, τις ώρες (μορφή 12 ή 24 ωρών), την ημέρα (ημέρα της εβδομάδας), την ημερομηνία (ημέρα του μήνα), τον μήνα και το έτος, που εκφράζονται σε δυαδική κωδικοποιημένη δεκαδική μορφή (BCD). Η τιμή των υποδευτερολέπτων είναι επίσης διαθέσιμη σε δυαδική μορφή.
Υποστηρίζεται η δυαδική λειτουργία για την ευκολότερη διαχείριση του προγράμματος οδήγησης λογισμικού.
Οι αντισταθμίσεις για μήνες 28, 29 (δίσεκτο έτος), 30 και 31 ημερών εκτελούνται αυτόματα. Μπορεί επίσης να εκτελεστεί αντιστάθμιση θερινής ώρας.
Πρόσθετοι καταχωρητές 32-bit περιέχουν τα προγραμματιζόμενα υποδευτερόλεπτα συναγερμού, δευτερόλεπτα, λεπτά, ώρες, ημέρα και ημερομηνία.
Μια λειτουργία ψηφιακής βαθμονόμησης είναι διαθέσιμη για την αντιστάθμιση οποιασδήποτε απόκλισης στην ακρίβεια του κρυσταλλικού ταλαντωτή.
Μετά την επαναφορά του τομέα αντιγράφων ασφαλείας, όλα τα μητρώα RTC προστατεύονται από πιθανές παρασιτικές προσβάσεις εγγραφής και προστατεύονται από ασφαλή πρόσβαση.
Όσο ο όγκος προσφοράςtagΕάν το e παραμένει εντός του εύρους λειτουργίας, το RTC δεν σταματά ποτέ, ανεξάρτητα από την κατάσταση της συσκευής (κατάσταση λειτουργίας, λειτουργία χαμηλής κατανάλωσης ενέργειας ή σε κατάσταση επαναφοράς).
Τα κύρια χαρακτηριστικά του RTC είναι τα εξής: · Ημερολόγιο με υποδευτερόλεπτα, δευτερόλεπτα, λεπτά, ώρες (μορφή 12 ή 24), ημέρα (ημέρα του
εβδομάδα), ημερομηνία (ημέρα του μήνα), μήνα και έτος · Αντιστάθμιση θερινής ώρας προγραμματιζόμενη από λογισμικό · Προγραμματιζόμενος συναγερμός με λειτουργία διακοπής. Ο συναγερμός μπορεί να ενεργοποιηθεί από οποιοδήποτε
συνδυασμός των πεδίων ημερολογίου. · Μονάδα αυτόματης αφύπνισης που δημιουργεί μια περιοδική σημαία που ενεργοποιεί μια αυτόματη αφύπνιση
διακοπή · Ανίχνευση ρολογιού αναφοράς: μπορεί να χρησιμοποιηθεί ένα πιο ακριβές ρολόι δεύτερης πηγής (50 ή 60 Hz)
χρησιμοποιείται για τη βελτίωση της ακρίβειας του ημερολογίου. · Ακριβής συγχρονισμός με εξωτερικό ρολόι χρησιμοποιώντας τη λειτουργία μετατόπισης υποδευτερολέπτων · Ψηφιακό κύκλωμα βαθμονόμησης (διόρθωση περιοδικού μετρητή): ακρίβεια 0.95 ppm, που λαμβάνεται σε
παράθυρο βαθμονόμησης αρκετών δευτερολέπτων

40/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

· Timestamp λειτουργία για αποθήκευση συμβάντων · Αποθήκευση του SWKEY σε εφεδρικούς καταχωρητές RTC με άμεση πρόσβαση διαύλου στο SAE (όχι
αναγνώσιμο από την CPU) · Διακοπές/συμβάντα με δυνατότητα μάσκας:
Ξυπνητήρι A Ξυπνητήρι B Χρονική διακοπή αφύπνισηςamp · Υποστήριξη TrustZone: Πλήρως ασφαλές RTC Συναγερμός A, συναγερμός B, χρονοδιακόπτης αφύπνισης και χρονοδιακόπτηςamp ατομικό ασφαλές ή μη ασφαλές
Η βαθμονόμηση RTC διαμόρφωσης πραγματοποιήθηκε σε ασφαλή σε μη ασφαλή διαμόρφωση

3.29

Tamper και εφεδρικοί καταχωρητές (ΤAMP)
32 x 32-bit καταχωρητές αντιγράφων ασφαλείας διατηρούνται σε όλες τις λειτουργίες χαμηλής κατανάλωσης ενέργειας, καθώς και σε λειτουργία VBAT. Μπορούν να χρησιμοποιηθούν για την αποθήκευση ευαίσθητων δεδομένων, καθώς το περιεχόμενό τους προστατεύεται από...ampκύκλωμα ανίχνευσης er.
Επτά τampακίδες εισόδου er και πέντε tampΟι ακροδέκτες εξόδου er είναι διαθέσιμοι για anti-tampανίχνευση er. Το εξωτερικό tampΟι ακίδες er μπορούν να ρυθμιστούν για ανίχνευση ακμών, ακμών και επιπέδων, ανίχνευση επιπέδων με φιλτράρισμα ή ενεργό tampπου αυξάνει το επίπεδο ασφάλειας ελέγχοντας αυτόματα ότι το tampΟι ακίδες er δεν είναι εξωτερικά ανοιχτές ή βραχυκυκλωμένες.
TAMP κύρια χαρακτηριστικά · 32 καταχωρητές αντιγράφων ασφαλείας (TAMP_BKPxR) υλοποιημένο στον τομέα RTC που παραμένει
ενεργοποιείται από VBAT όταν η τροφοδοσία VDD είναι απενεργοποιημένη · 12 tampδιαθέσιμες ακίδες (επτά είσοδοι και πέντε έξοδοι) · Οποιαδήποτε tampΗ ανίχνευση er μπορεί να δημιουργήσει ένα χρονικό διάστημα RTCamp συμβάν. · Οποιοδήποτε tampΗ ανίχνευση er διαγράφει τα αντίγραφα ασφαλείας. · Υποστήριξη TrustZone:
ΤampΗ ρύθμιση παραμέτρων αντιγράφων ασφαλείας καταχωρεί τη ρύθμιση παραμέτρων σε τρεις περιοχές με δυνατότητα ρύθμισης μεγέθους:
. μία ασφαλής περιοχή ανάγνωσης/εγγραφής . μία ασφαλής περιοχή εγγραφής/ανάγνωσης μη ασφαλής . μία μη ασφαλής περιοχή ανάγνωσης/εγγραφής · Μονοτονικός μετρητής

3.30

Διεπαφές μεταξύ ολοκληρωμένων κυκλωμάτων (I2C1, I2C2, I2C3, I2C4, I2C5)
Οι συσκευές ενσωματώνουν πέντε διεπαφές I2C.
Η διεπαφή διαύλου I2C χειρίζεται τις επικοινωνίες μεταξύ του STM32MP133C/F και του σειριακού διαύλου I2C. Ελέγχει όλη την αλληλουχία, το πρωτόκολλο, τη διαιτησία και τον χρονισμό που αφορούν τον δίαυλο I2C.

DS13875 Αναθ. 5

41/219
48

Λειτουργικό overview

STM32MP133C/F

Το περιφερειακό I2C υποστηρίζει: · Προδιαγραφές I2C-bus και συμβατότητα με το εγχειρίδιο χρήστη έκδοση 5:
Λειτουργίες slave και master, δυνατότητα multimaster Τυπική λειτουργία (Sm), με ρυθμό μετάδοσης bit έως 100 kbit/s Γρήγορη λειτουργία (Fm), με ρυθμό μετάδοσης bit έως 400 kbit/s Γρήγορη λειτουργία Plus (Fm+), με ρυθμό μετάδοσης bit έως 1 Mbit/s και έξοδο 20 mA Είσοδοι/Έξοδοι μονάδας δίσκου Λειτουργία διευθυνσιοδότησης 7-bit και 10-bit, πολλαπλές διευθύνσεις slave 7-bit Προγραμματιζόμενη ρύθμιση και χρόνοι συγκράτησης Προαιρετική επέκταση ρολογιού · Συμβατότητα με προδιαγραφές διαύλου διαχείρισης συστήματος (SMBus) αναθεώρηση 2.0: Δημιουργία και επαλήθευση υλικού PEC (έλεγχος σφαλμάτων πακέτων) με ACK
Έλεγχος Υποστήριξη πρωτοκόλλου ανάλυσης διευθύνσεων (ARP) Ειδοποίηση SMBus · Συμβατότητα με προδιαγραφές πρωτοκόλλου διαχείρισης συστήματος ισχύος (PMBusTM) αναθεώρηση 1.1 · Ανεξάρτητο ρολόι: επιλογή ανεξάρτητων πηγών ρολογιού που επιτρέπουν στην ταχύτητα επικοινωνίας I2C να είναι ανεξάρτητη από τον επαναπρογραμματισμό PCLK · Αφύπνιση από τη λειτουργία διακοπής κατά την αντιστοίχιση διευθύνσεων · Προγραμματιζόμενα αναλογικά και ψηφιακά φίλτρα θορύβου · Buffer 1 byte με δυνατότητα DMA
Τα I2C3, I2C4 και I2C5 μπορούν να οριστούν (στο ETZPC) ως προσβάσιμα μόνο από ασφαλές λογισμικό.

3.31

Παγκόσμιος σύγχρονος ασύγχρονος δέκτης-πομπός (USART1, USART2, USART3, USART6 και UART4, UART5, UART7, UART8)
Οι συσκευές διαθέτουν τέσσερις ενσωματωμένους καθολικούς σύγχρονους δέκτες-πομπούς (USART1, USART2, USART3 και USART6) και τέσσερις καθολικούς ασύγχρονους δέκτες-πομπούς (UART4, UART5, UART7 και UART8). Ανατρέξτε στον παρακάτω πίνακα για μια σύνοψη των χαρακτηριστικών των USARTx και UARTx.
Αυτές οι διεπαφές παρέχουν ασύγχρονη επικοινωνία, υποστήριξη IrDA SIR ENDEC, λειτουργία επικοινωνίας πολλαπλών επεξεργαστών, λειτουργία ημι-αμφίδρομης επικοινωνίας μονού καλωδίου και διαθέτουν δυνατότητα LIN master/slave. Παρέχουν διαχείριση υλικού των σημάτων CTS και RTS και ενεργοποίηση προγράμματος οδήγησης RS485. Είναι σε θέση να επικοινωνούν με ταχύτητες έως και 13 Mbit/s.
Τα USART1, USART2, USART3 και USART6 παρέχουν επίσης λειτουργία Smartcard (συμβατή με ISO 7816) και δυνατότητα επικοινωνίας τύπου SPI.
Όλα τα USART έχουν ένα πεδίο ρολογιού ανεξάρτητο από το ρολόι της CPU, επιτρέποντας στο USARTx να αφυπνίζει το STM32MP133C/F από τη λειτουργία Stop χρησιμοποιώντας ρυθμούς baud έως και 200 ​​Kbaud. Τα συμβάντα αφύπνισης από τη λειτουργία Stop είναι προγραμματιζόμενα και μπορούν να είναι:
· ανίχνευση bit έναρξης
· οποιοδήποτε ληφθέν πλαίσιο δεδομένων
· ένα συγκεκριμένο προγραμματισμένο πλαίσιο δεδομένων

42/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

Όλες οι διεπαφές USART μπορούν να εξυπηρετηθούν από τον ελεγκτή DMA.

Πίνακας 5. Χαρακτηριστικά USART/UART

Λειτουργίες/χαρακτηριστικά USART(1)

USART1/2/3/6

UART4/5/7/8

Έλεγχος ροής υλικού για μόντεμ

X

X

Συνεχής επικοινωνία με χρήση DMA

X

X

Επικοινωνία πολλαπλών επεξεργαστών

X

X

Σύγχρονη λειτουργία SPI (κύρια/υποτελής)

X

–

Λειτουργία έξυπνης κάρτας

X

–

Μονόκλωνη επικοινωνία ημιαμφίδρομης επικοινωνίας IrDA SIR ENDEC μπλοκ

X

X

X

X

Λειτουργία LIN

X

X

Διπλό ρολόι και ενεργοποίηση από λειτουργία χαμηλής κατανάλωσης ενέργειας

X

X

Διακοπή χρονικού ορίου δέκτη Επικοινωνία Modbus

X

X

X

X

Αυτόματη ανίχνευση ρυθμού baud

X

X

Ενεργοποίηση προγράμματος οδήγησης

X

X

Μήκος δεδομένων USART

7, 8 και 9 bit

1. X = υποστηρίζεται.

Τα USART1 και USART2 μπορούν να οριστούν (στο ETZPC) ως προσβάσιμα μόνο από ασφαλές λογισμικό.

3.32

Σειριακές περιφερειακές διεπαφές (SPI1, SPI2, SPI3, SPI4, SPI5) ενσωματωμένες διεπαφές ήχου (I2S1, I2S2, I2S3, I2S4)
Οι συσκευές διαθέτουν έως και πέντε SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 και SPI5) που επιτρέπουν επικοινωνία έως και 50 Mbit/s σε λειτουργίες master και slave, σε λειτουργίες half-duplex, full-duplex και simplex. Ο προδιαβαθμιστής 3-bit παρέχει οκτώ συχνότητες λειτουργίας master και το πλαίσιο μπορεί να διαμορφωθεί από 4 έως 16 bit. Όλες οι διεπαφές SPI υποστηρίζουν λειτουργία παλμών NSS, λειτουργία TI, υπολογισμό CRC υλικού και πολλαπλασιασμό ενσωματωμένων FIFO Rx και Tx 8-bit με δυνατότητα DMA.
Τα I2S1, I2S2, I2S3 και I2S4 είναι πολυπλεγμένα με SPI1, SPI2, SPI3 και SPI4. Μπορούν να λειτουργούν σε λειτουργία master ή slave, σε λειτουργίες επικοινωνίας full-duplex και half-duplex και μπορούν να ρυθμιστούν ώστε να λειτουργούν με ανάλυση 16 ή 32 bit ως κανάλι εισόδου ή εξόδου.ampΥποστηρίζονται συχνότητες ling από 8 kHz έως 192 kHz. Όλες οι διεπαφές I2S υποστηρίζουν πολλαπλασιασμό ενσωματωμένων FIFO Rx και Tx 8-bit με δυνατότητα DMA.
Τα SPI4 και SPI5 μπορούν να οριστούν (στο ETZPC) ως προσβάσιμα μόνο από ασφαλές λογισμικό.

3.33

Σειριακές διεπαφές ήχου (SAI1, SAI2)
Οι συσκευές ενσωματώνουν δύο SAI που επιτρέπουν τον σχεδιασμό πολλών στερεοφωνικών ή μονοφωνικών πρωτοκόλλων ήχου.

DS13875 Αναθ. 5

43/219
48

Λειτουργικό overview

STM32MP133C/F

όπως I2S, LSB ή MSB-justified, PCM/DSP, TDM ή AC'97. Μια έξοδος SPDIF είναι διαθέσιμη όταν το μπλοκ ήχου έχει διαμορφωθεί ως πομπός. Για να επιτευχθεί αυτό το επίπεδο ευελιξίας και αναδιαμόρφωσης, κάθε SAI περιέχει δύο ανεξάρτητα υπομπλοκ ήχου. Κάθε μπλοκ έχει τη δική του γεννήτρια ρολογιού και ελεγκτή γραμμής εισόδου/εξόδου. ΉχοςampΥποστηρίζονται συχνότητες ling έως 192 kHz. Επιπλέον, μπορούν να υποστηριχθούν έως και οκτώ μικρόφωνα χάρη σε μια ενσωματωμένη διεπαφή PDM. Το SAI μπορεί να λειτουργήσει σε διαμόρφωση master ή slave. Τα υπομπλοκ ήχου μπορούν να είναι είτε δέκτης είτε πομπός και μπορούν να λειτουργούν συγχρονισμένα ή ασύγχρονα (σε σχέση με το άλλο). Το SAI μπορεί να συνδεθεί με άλλα SAI για να λειτουργεί συγχρονισμένα.

3.34

Διεπαφή δέκτη SPDIF (SPDIFRX)
Το SPDIFRX έχει σχεδιαστεί για να λαμβάνει ροή S/PDIF συμβατή με τα πρότυπα IEC-60958 και IEC-61937. Αυτά τα πρότυπα υποστηρίζουν απλές στερεοφωνικές ροές έως και υψηλές συχνότητες.ampρυθμός μετάδοσης και συμπιεσμένο πολυκαναλικό surround ήχο, όπως αυτοί που ορίζονται από Dolby ή DTS (έως 5.1).
Τα κύρια χαρακτηριστικά του SPDIFRX είναι τα εξής: · Διατίθενται έως και τέσσερις είσοδοι · Αυτόματη ανίχνευση ρυθμού συμβόλων · Μέγιστος ρυθμός συμβόλων: 12.288 MHz · Υποστηρίζεται στερεοφωνική ροή από 32 έως 192 kHz · Υποστήριξη ήχου IEC-60958 και IEC-61937, εφαρμογές καταναλωτών · Διαχείριση bit ισοτιμίας · Επικοινωνία με χρήση DMA για ήχουςamples · Επικοινωνία με χρήση DMA για έλεγχο και πληροφορίες καναλιού χρήστη · Δυνατότητες διακοπής
Ο δέκτης SPDIFRX παρέχει όλα τα απαραίτητα χαρακτηριστικά για την ανίχνευση του ρυθμού συμβόλων και την αποκωδικοποίηση της εισερχόμενης ροής δεδομένων. Ο χρήστης μπορεί να επιλέξει την επιθυμητή είσοδο SPDIF και, όταν είναι διαθέσιμο ένα έγκυρο σήμα, το SPDIFRX επαναλαμβάνει την είσοδο.ampΑποκωδικοποιεί το εισερχόμενο σήμα, αποκωδικοποιεί τη ροή του Μάντσεστερ και αναγνωρίζει πλαίσια, υποπλαίσια και στοιχεία μπλοκ. Το SPDIFRX παραδίδει στην CPU αποκωδικοποιημένα δεδομένα και τις σχετικές σημαίες κατάστασης.
Το SPDIFRX προσφέρει επίσης ένα σήμα με όνομα spdif_frame_sync, το οποίο εναλλάσσεται στον ρυθμό υποπλαισίων S/PDIF που χρησιμοποιείται για τον ακριβή υπολογισμό του s.ampο ρυθμός για αλγόριθμους μετατόπισης ρολογιού.

3.35

Ασφαλείς ψηφιακές διεπαφές MultiMediaCard εισόδου/εξόδου (SDMC1, SDMMC2)
Δύο ασφαλείς ψηφιακές διεπαφές MultiMediaCard εισόδου/εξόδου (SDMC) παρέχουν μια διεπαφή μεταξύ του διαύλου AHB και των καρτών μνήμης SD, των καρτών SDIO και των συσκευών MMC.
Τα χαρακτηριστικά του SDMMC περιλαμβάνουν τα εξής: · Συμμόρφωση με την έκδοση 5.1 του Embedded MultiMediaCard System Specification
Υποστήριξη κάρτας για τρεις διαφορετικές λειτουργίες databus: 1-bit (προεπιλογή), 4-bit και 8-bit

44/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

(Η ταχύτητα HS200 SDMMC_CK περιορίζεται στη μέγιστη επιτρεπόμενη ταχύτητα εισόδου/εξόδου (το HS400 δεν υποστηρίζεται)
· Πλήρης συμβατότητα με προηγούμενες εκδόσεις των MultiMediaCards (συμβατότητα με παλαιότερες εκδόσεις)
· Πλήρης συμμόρφωση με τις προδιαγραφές κάρτας μνήμης SD έκδοση 4.1 (η ταχύτητα SDR104 SDMMC_CK περιορίζεται στη μέγιστη επιτρεπόμενη ταχύτητα εισόδου/εξόδου, η λειτουργία SPI και η λειτουργία UHS-II δεν υποστηρίζονται)
· Πλήρης συμμόρφωση με την προδιαγραφή κάρτας SDIO έκδοση 4.0. Υποστήριξη κάρτας για δύο διαφορετικές λειτουργίες databus: 1-bit (προεπιλογή) και 4-bit (η ταχύτητα SDR104 SDMMC_CK περιορίζεται στη μέγιστη επιτρεπόμενη ταχύτητα εισόδου/εξόδου, η λειτουργία SPI και η λειτουργία UHS-II δεν υποστηρίζονται)
· Μεταφορά δεδομένων έως 208 Mbyte/s για λειτουργία 8-bit (ανάλογα με τη μέγιστη επιτρεπόμενη ταχύτητα εισόδου/εξόδου)
· Η έξοδος δεδομένων και εντολών επιτρέπει σε σήματα να ελέγχουν εξωτερικούς αμφίδρομους οδηγούς
· Αποκλειστικός ελεγκτής DMA ενσωματωμένος στη διεπαφή κεντρικού υπολογιστή SDMMC, επιτρέποντας μεταφορές υψηλής ταχύτητας μεταξύ της διεπαφής και της SRAM
· Υποστήριξη συνδεδεμένης λίστας IDMA
· Αποκλειστικά τροφοδοτικά, VDDSD1 και VDDSD2 για SDMMC1 και SDMMC2 αντίστοιχα, εξαλείφοντας την ανάγκη εισαγωγής μετατοπιστή στάθμης στη διεπαφή κάρτας SD σε λειτουργία UHS-I
Μόνο ορισμένα GPIO για SDMMC1 και SDMMC2 είναι διαθέσιμα σε έναν ειδικό ακροδέκτη τροφοδοσίας VDDSD1 ή VDDSD2. Αυτά αποτελούν μέρος των προεπιλεγμένων GPIO εκκίνησης για SDMMC1 και SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Μπορούν να αναγνωριστούν στον εναλλακτικό πίνακα λειτουργιών από σήματα με επίθημα "_VSD1" ή "_VSD2".
Κάθε SDMMC είναι συνδεδεμένο με ένα μπλοκ καθυστέρησης (DLYBSD) που επιτρέπει την υποστήριξη εξωτερικής συχνότητας δεδομένων άνω των 100 MHz.
Και οι δύο διεπαφές SDMMC διαθέτουν ασφαλείς θύρες διαμόρφωσης.

3.36

Ελεγκτής δικτύου περιοχής (FDCAN1, FDCAN2)
Το υποσύστημα δικτύου περιοχής ελεγκτή (CAN) αποτελείται από δύο μονάδες CAN, μια κοινόχρηστη μνήμη RAM μηνυμάτων και μια μονάδα βαθμονόμησης ρολογιού.
Και οι δύο μονάδες CAN (FDCAN1 και FDCAN2) συμμορφώνονται με το πρότυπο ISO 11898-1 (προδιαγραφή πρωτοκόλλου CAN έκδοση 2.0 μέρος A, B) και την προδιαγραφή πρωτοκόλλου CAN FD έκδοση 1.0.
Μια μνήμη RAM μηνυμάτων 10 Kbyte εφαρμόζει φίλτρα, λαμβάνει FIFO, λαμβάνει buffer, μεταδίδει FIFO συμβάντων και μεταδίδει buffer (συν ενεργοποιητές για TTCAN). Αυτή η μνήμη μηνυμάτων μοιράζεται μεταξύ των δύο μονάδων FDCAN1 και FDCAN2.
Η κοινή μονάδα βαθμονόμησης ρολογιού είναι προαιρετική. Μπορεί να χρησιμοποιηθεί για τη δημιουργία ενός βαθμονομημένου ρολογιού τόσο για το FDCAN1 όσο και για το FDCAN2 από τον εσωτερικό ταλαντωτή RC της HSI και το PLL, αξιολογώντας τα μηνύματα CAN που λαμβάνονται από το FDCAN1.

DS13875 Αναθ. 5

45/219
48

Λειτουργικό overview

STM32MP133C/F

3.37

Κεντρικός υπολογιστής υψηλής ταχύτητας (USBH) ενιαίου σειριακού διαύλου
Οι συσκευές ενσωματώνουν έναν κεντρικό υπολογιστή USB υψηλής ταχύτητας (έως 480 Mbit/s) με δύο φυσικές θύρες. Το USBH υποστηρίζει λειτουργίες χαμηλής, πλήρους ταχύτητας (OHCI) καθώς και υψηλής ταχύτητας (EHCI) ανεξάρτητα σε κάθε θύρα. Ενσωματώνει δύο πομποδέκτες που μπορούν να χρησιμοποιηθούν είτε για λειτουργία χαμηλής ταχύτητας (1.2 Mbit/s), πλήρους ταχύτητας (12 Mbit/s) είτε για λειτουργία υψηλής ταχύτητας (480 Mbit/s). Ο δεύτερος πομποδέκτης υψηλής ταχύτητας χρησιμοποιείται από κοινού με τον πομποδέκτη OTG υψηλής ταχύτητας.
Το USBH είναι συμβατό με την προδιαγραφή USB 2.0. Οι ελεγκτές USBH απαιτούν αποκλειστικά ρολόγια που παράγονται από ένα PLL μέσα στο USB υψηλής ταχύτητας PHY.

3.38

USB εν κινήσει υψηλής ταχύτητας (OTG)
Οι συσκευές ενσωματώνουν μία συσκευή/κεντρικό υπολογιστή/περιφερειακό OTG USB OTG υψηλής ταχύτητας (έως 480 Mbit/s). Το OTG υποστηρίζει λειτουργίες πλήρους και υψηλής ταχύτητας. Ο πομποδέκτης για λειτουργία υψηλής ταχύτητας (480 Mbit/s) είναι κοινόχρηστος με τη δεύτερη θύρα του κεντρικού υπολογιστή USB.
Το USB OTG HS είναι συμβατό με την προδιαγραφή USB 2.0 και με την προδιαγραφή OTG 2.0. Διαθέτει ρύθμιση τελικού σημείου που μπορεί να διαμορφωθεί από λογισμικό και υποστηρίζει αναστολή/συνέχιση. Οι ελεγκτές USB OTG απαιτούν ένα αποκλειστικό ρολόι 48 MHz που παράγεται από ένα PLL μέσα στο RCC ή μέσα στο USB υψηλής ταχύτητας PHY.
Τα κύρια χαρακτηριστικά του USB OTG HS παρατίθενται παρακάτω: · Συνδυασμένο μέγεθος FIFO Rx και Tx 4 Kbyte με δυναμικό μέγεθος FIFO · Υποστήριξη SRP (πρωτόκολλο αιτήματος συνεδρίας) και HNP (πρωτόκολλο διαπραγμάτευσης κεντρικού υπολογιστή) · Οκτώ αμφίδρομα τελικά σημεία · 16 κανάλια κεντρικού υπολογιστή με περιοδική υποστήριξη OUT · Λογισμικό με δυνατότητα διαμόρφωσης σε λειτουργίες OTG1.3 και OTG2.0 · Υποστήριξη USB 2.0 LPM (διαχείριση ισχύος σύνδεσης) · Υποστήριξη προδιαγραφών φόρτισης μπαταρίας αναθεώρηση 1.2 · Υποστήριξη HS OTG PHY · Εσωτερικό USB DMA · HNP/SNP/IP εσωτερικά (δεν χρειάζεται εξωτερική αντίσταση) · Για λειτουργίες OTG/Host, απαιτείται διακόπτης τροφοδοσίας σε περίπτωση που συσκευές που τροφοδοτούνται από δίαυλο
συνδεδεμένος.
Η θύρα διαμόρφωσης USB OTG μπορεί να είναι ασφαλής.

46/219

DS13875 Αναθ. 5

STM32MP133C/F

Λειτουργικό overview

3.39

Διεπαφές MAC Gigabit Ethernet (ETH1, ETH2)
Οι συσκευές παρέχουν δύο ελεγκτές πρόσβασης πολυμέσων gigabit (GMAC) συμβατούς με IEEE-802.3-2002 για επικοινωνίες Ethernet LAN μέσω μιας διεπαφής ανεξάρτητης από μέσο (MII) που αποτελεί πρότυπο του κλάδου, μιας διεπαφής ανεξάρτητης από μέσο μειωμένου μεγέθους (RMII) ή μιας διεπαφής ανεξάρτητης από μέσο μειωμένου μεγέθους gigabit (RGMII).
Οι συσκευές απαιτούν μια εξωτερική φυσική συσκευή διεπαφής (PHY) για να συνδεθούν στον φυσικό δίαυλο LAN (συνεστραμμένο ζεύγος, οπτική ίνα, κ.λπ.). Το PHY συνδέεται στη θύρα της συσκευής χρησιμοποιώντας 17 σήματα για MII, 7 σήματα για RMII ή 13 σήματα για RGMII και μπορεί να χρονιστεί χρησιμοποιώντας τα 25 MHz (MII, RMII, RGMII) ή 125 MHz (RGMII) από το STM32MP133C/F ή από το PHY.
Οι συσκευές περιλαμβάνουν τα ακόλουθα χαρακτηριστικά: · Τρόποι λειτουργίας και διεπαφές PHY
Ρυθμοί μεταφοράς δεδομένων 10, 100 και 1000 Mbit/s Υποστήριξη λειτουργιών πλήρους αμφίδρομης και ημιαμφίδρομης λειτουργίας Διεπαφές MII, RMII και RGMII PHY · Έλεγχος επεξεργασίας Φιλτράρισμα πακέτων πολλαπλών επιπέδων: Φιλτράρισμα MAC στην πηγή (SA) και τον προορισμό (DA)
διεύθυνση με τέλειο και φίλτρο κατακερματισμού, VLAN tagΦιλτράρισμα βασισμένο σε - με τέλειο φίλτρο και φίλτρο κατακερματισμού, Φιλτράρισμα επιπέδου 3 σε διεύθυνση πηγής (SA) ή προορισμού (DA) IP, Φιλτράρισμα επιπέδου 4 σε θύρα πηγής (SP) ή προορισμού (DP). Επεξεργασία διπλού VLAN: εισαγωγή έως και δύο VLAN. tags στη διαδρομή μετάδοσης, tag Φιλτράρισμα στη διαδρομή λήψης Υποστήριξη IEEE 1588-2008/PTPv2 Υποστηρίζει στατιστικά δικτύου με μετρητές RMON/MIB (RFC2819/RFC2665) · Επεξεργασία μείωσης φόρτου υλικού Εισαγωγή ή διαγραφή δεδομένων προοιμίου και έναρξης πλαισίου (SFD) Μηχανισμός μείωσης φόρτου ακεραιότητας checksum για κεφαλίδα IP και ωφέλιμο φορτίο TCP/UDP/ICMP: υπολογισμός και εισαγωγή αθροίσματος ελέγχου μετάδοσης, υπολογισμός και σύγκριση αθροίσματος ελέγχου λήψης Αυτόματη απόκριση αιτήματος ARP με τη διεύθυνση MAC της συσκευής Τμηματοποίηση TCP: αυτόματη διαίρεση μεγάλου πακέτου TCP μετάδοσης σε πολλά μικρά πακέτα · Λειτουργία χαμηλής κατανάλωσης Ενεργειακά αποδοτικό Ethernet (πρότυπο IEEE 802.3az-2010) Απομακρυσμένο πακέτο αφύπνισης και ανίχνευση AMD Magic PacketTM
Τόσο το ETH1 όσο και το ETH2 μπορούν να προγραμματιστούν ως ασφαλή. Όταν είναι ασφαλή, οι συναλλαγές μέσω της διεπαφής AXI είναι ασφαλείς και οι καταχωρητές διαμόρφωσης μπορούν να τροποποιηθούν μόνο μέσω ασφαλών προσβάσεων.

DS13875 Αναθ. 5

47/219
48

Λειτουργικό overview

STM32MP133C/F

3.40

Υποδομή εντοπισμού σφαλμάτων
Οι συσκευές προσφέρουν τις ακόλουθες λειτουργίες εντοπισμού σφαλμάτων και ιχνηλάτησης για την υποστήριξη της ανάπτυξης λογισμικού και της ολοκλήρωσης συστήματος: · Εντοπισμός σφαλμάτων σημείου διακοπής · Ιχνηλάτηση εκτέλεσης κώδικα · Όργανα λογισμικού · JTAG Θύρα εντοπισμού σφαλμάτων · Θύρα εντοπισμού σφαλμάτων σειριακού καλωδίου · Είσοδος και έξοδος ενεργοποίησης · ​​Θύρα ανίχνευσης · ​​Στοιχεία εντοπισμού σφαλμάτων και ανίχνευσης Arm CoreSight
Η αποσφαλμάτωση μπορεί να ελεγχθεί μέσω ενός J.TAGΘύρα πρόσβασης εντοπισμού σφαλμάτων /serial-wire, χρησιμοποιώντας εργαλεία εντοπισμού σφαλμάτων που είναι συμβατά με τον κλάδο.
Μια θύρα ιχνηλάτησης επιτρέπει τη συλλογή δεδομένων για καταγραφή και ανάλυση.
Η πρόσβαση για εντοπισμό σφαλμάτων σε ασφαλείς περιοχές ενεργοποιείται από τα σήματα ελέγχου ταυτότητας στο BSEC.

48/219

DS13875 Αναθ. 5

STM32MP133C/F

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

4

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

Σχήμα 5. Μπαλόνι STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

ΠΔ10

PB7

PE7

ΠΔ5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

ΠΔ2

PC9

VSS

B

ΠΔ3

PF5

ΠΔ14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

ΠΔ8

ΠΔ12

ΠΔ15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

ΠΔ6

VSS

PE11

ΠΔ1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

ΠΔ11

PA12

ΠΔ0

VSS

PA15

ΠΔ4

ΠΔ9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

ΠΔ13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
ΕΞΩ

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

ΠΔ7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

ΠΑΡΑΚΑΜΨΗ_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Το παραπάνω σχήμα δείχνει το πάνω μέρος της συσκευασίας view.

DS13875 Αναθ. 5

49/219
97

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

STM32MP133C/F

Σχήμα 6. Μπαλόνι STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

ΠΔ4

PE9

PG0

ΠΔ15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

ΠΔ8

PE0

ΠΔ5

ΠΔ9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

ΠΔ1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

ΠΔ10

VDDCPU

PB7

VDDCPU

ΠΔ12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

ΠΔ0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

ΠΔ14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

ΠΔ11

PH2

PB6

PB8

PG9

ΠΔ3

PH12

PG15

ΠΔ6

PB10

ΠΔ2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

ΠΑΡΑΚΑΜΨΗ_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
ΕΞΩ

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

ΠΔ13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

ΠΔ7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Το παραπάνω σχήμα δείχνει το πάνω μέρος της συσκευασίας view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Αναθ. 5

STM32MP133C/F

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

Σχήμα 7. Μπαλόνι STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 XNUMX

A

VSS

PA9

ΠΕ13 ΠΕ12

ΠΔ12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

ΠΔ0

PE11

PF5

PA15

ΠΔ8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

ΠΔ3

ΠΕ14 ΠΔ14

ΠΔ1

PB7

ΠΔ4

ΠΔ5

ΠΔ9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

ΠΔ2

DDR_ DDR_ DQS0P DQS0N

D

PB8

ΠΔ6

PH12

ΠΔ10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

CPU VDD

PE1

ΠΔ15

CPU VDD

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

CPU VDD

H

PE4

PF10 PG15

PG8

J

PH7

ΠΔ13

PB2

PF9

CPU VDD

VSS

VDD

CPU VDD

ΠΥΡΗΝΑΣ VDD

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

ΠΥΡΗΝΑΣ VDD

VSS

VDD

ΠΥΡΗΝΑΣ VDD

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

ΕΠΑΝΑΦΟΡΑ DDR_
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

CPU VDD

PC15-

L

VBAT OSC32 PI3

VSS

_ΕΞΩ

PC14-

M

VSS OSC32 PC13

_ΣΕ

VDD

N

PE2

PF4

PH6

PI2

CPU VDD
ΠΥΡΗΝΑΣ VDD
VSS
VDD

VSS

VSS

VSS

VSS

VSS

ΠΥΡΗΝΑΣ VDD

VSS

VSS

ΠΥΡΗΝΑΣ VDD

VSS

VSS

VSS

VSS

VSS

VDD

ΠΥΡΗΝΑΣ VDD

VSS

VDD

ΠΥΡΗΝΑΣ VDD

VDDQ_ DDR
VSS
VDDQ_ DDR
ΠΥΡΗΝΑΣ VDD

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

ΠΥΡΗΝΑΣ VDD

VSS

VDD

ΠΥΡΗΝΑΣ VDD

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ ΕΞΟΔΟΣ

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

ΠΥΡΗΝΑΣ VDD

VSS

VDD VDDQ_ ΠΥΡΗΝΑΣ DDR

VSS

PWR_ ΕΝΕΡΓΟΠΟΙΗΜΕΝΟ

DDR_ DQ13

DDR_ DQ9

V

ΠΔ7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

ΠΑΡΑΚΑΜΨΗ S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ ΕΝΕΡΓΟΠΟΙΗΜΕΝΟ

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Το παραπάνω σχήμα δείχνει το πάνω μέρος της συσκευασίας view.

MSv65068V5

DS13875 Αναθ. 5

51/219
97

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

STM32MP133C/F

Πίνακας 6. Υπόμνημα/συντμήσεις που χρησιμοποιούνται στον πίνακα pinout

Ονομα

Συντομογραφία

Ορισμός

Όνομα καρφίτσας Τύπος καρφίτσας
Δομή εισόδου/εξόδου
Σημειώσεις Εναλλακτικές λειτουργίες Πρόσθετες λειτουργίες

Εκτός εάν ορίζεται διαφορετικά, η λειτουργία του pin κατά τη διάρκεια και μετά την επαναφορά είναι η ίδια με το πραγματικό όνομα του pin.

S

Καρφίτσα τροφοδοσίας

I

Καρφίτσα μόνο εισαγωγής

O

Μόνο ακίδα εξόδου

I/O

Πείρο εισόδου/εξόδου

A

Αναλογική ή ειδική ακίδα στάθμης

FT(U/D/PD) Ανεκτική είσοδος/έξοδος 5 V (με σταθερή pull-up / pull-down / προγραμματιζόμενη pull-down)

DDR

1.5 V, 1.35 V ή 1.2 VI/O για DDR3, DDR3L, διεπαφή LPDDR2/LPDDR3

A

Αναλογικό σήμα

RST

Επαναφορά ακίδας με ασθενή αντίσταση έλξης

_f(1) _a(2) _u(3) _h(4)

Επιλογή για FT I/O Επιλογή I2C FM+ Αναλογική επιλογή (παρέχεται από την VDDA για το αναλογικό μέρος της I/O) Επιλογή USB (παρέχεται από την VDD3V3_USBxx για το μέρος USB της I/O) Έξοδος υψηλής ταχύτητας για 1.8V τυπική VDD (για SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Επιλογή πολύ υψηλής ταχύτητας για 1.8V τύπου VDD (για ETH, SPI, SDMMC, QUADSPI, TRACE)

Εκτός εάν ορίζεται διαφορετικά σε κάποια σημείωση, όλες οι είσοδοι/έξοδοι ορίζονται ως αιωρούμενες είσοδοι κατά τη διάρκεια και μετά την επαναφορά.

Συναρτήσεις που επιλέγονται μέσω των καταχωρητών GPIOx_AFR

Συναρτήσεις που επιλέγονται/ενεργοποιούνται απευθείας μέσω περιφερειακών καταχωρητών

1. Οι σχετικές δομές εισόδου/εξόδου στον Πίνακα 7 είναι: FT_f, FT_fh, FT_fvh 2. Οι σχετικές δομές εισόδου/εξόδου στον Πίνακα 7 είναι: FT_a, FT_ha, FT_vha 3. Οι σχετικές δομές εισόδου/εξόδου στον Πίνακα 7 είναι: FT_u 4. Οι σχετικές δομές εισόδου/εξόδου στον Πίνακα 7 είναι: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Οι σχετικές δομές εισόδου/εξόδου στον Πίνακα 7 είναι: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Αναθ. 5

STM32MP133C/F

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
Β2 Δ1 Β3 Β1 Γ6 Γ2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

Είσοδος/Έξοδος FT_h

VSS VDD

S

–

S

–

PE11

Είσοδος/Έξοδος FT_vh

PF5

Είσοδος/Έξοδος FT_h

ΠΔ3

Είσοδος/Έξοδος FT_f

PE14

Είσοδος/Έξοδος FT_h

VDDCPU

S

–

ΠΔ0

Είσοδος/Έξοδος FT

PH12

Είσοδος/Έξοδος FT_fh

PB6

Είσοδος/Έξοδος FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(εκκίνηση)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(εκκίνηση)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(εκκίνηση)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(εκκίνηση)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Αναθ. 5

53/219
97

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

STM32MP133C/F

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F (συνέχεια)

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

Είσοδος/Έξοδος FT

Είσοδος/Έξοδος FT_fh

Είσοδος/Έξοδος FT_f

Είσοδος/Έξοδος FT_h

S

–

Είσοδος/Έξοδος FT_h

S

–

Είσοδος/Έξοδος FT_h

Είσοδος/Έξοδος FT_f

Είσοδος/Έξοδος FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(εκκίνηση)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(εκκίνηση)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(εκκίνηση),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(εκκίνηση)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(εκκίνηση)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(εκκίνηση)

–

–

–
–
WKUP1
–

54/219

DS13875 Αναθ. 5

STM32MP133C/F

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F (συνέχεια)

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

Είσοδος/Έξοδος FT_h

VDDCPU PG5

S

–

Είσοδος/Έξοδος FT_h

PG15

Είσοδος/Έξοδος FT_h

PG10

Είσοδος/Έξοδος FT_h

VSS

S

–

PF10

Είσοδος/Έξοδος FT_h

VDDCORE S

–

PF6

Είσοδος/Έξοδος FT_vh

VSS VDD

S

–

S

–

PF9

Είσοδος/Έξοδος FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(εκκίνηση),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(εκκίνηση)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(εκκίνηση),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(εκκίνηση),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Αναθ. 5

55/219
97

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

STM32MP133C/F

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F (συνέχεια)

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

Είσοδος/Έξοδος FT_h

S

–

Είσοδος/Έξοδος FT_h

S

–

Είσοδος/Έξοδος FT_fh

Είσοδος/Έξοδος FT_fh

Είσοδος/Έξοδος FT_h

S

–

S

–

Είσοδος/Έξοδος FT

Είσοδος/Έξοδος FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(εκκίνηση),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Αναθ. 5

STM32MP133C/F

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F (συνέχεια)

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

J3 J4 N5

PI2

Είσοδος/Έξοδος FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

Κ5 Ν4 Π4

PI1

Είσοδος/Έξοδος FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

Είσοδος/Έξοδος FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ ΕΞΩ1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

Κ1 Μ1 Μ2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

Είσοδος/Έξοδος FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

Μ2 J8 P2

PA8

Είσοδος/Έξοδος FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

Είσοδος/Έξοδος FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Αναθ. 5

57/219
97

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

STM32MP133C/F

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F (συνέχεια)

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

Μ1 J7 P3

PF7

Είσοδος/Έξοδος FT_vh –

Μ3 Ρ1 Ρ2

PG11

Είσοδος/Έξοδος FT_vh –

L3 J6 N3

PH6

Είσοδος/Έξοδος FT_fh –

Ν2 Π4 Ρ1

PG1

Είσοδος/Έξοδος FT_vh –

M11 – N12

VDD

S

–

–

Ν1 Ρ2 Τ2

PE6

Είσοδος/Έξοδος FT_vh –

P1 P1 T3 PH0-OSC_IN Είσοδος/Έξοδος FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT Είσοδος/Έξοδος FT

–

R2 T2 R3

PH3

Είσοδος/Έξοδος FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(εκκίνηση),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Αναθ. 5

STM32MP133C/F

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F (συνέχεια)

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

L5 U2 W1

PG3

Είσοδος/Έξοδος FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

Είσοδος/Έξοδος FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

Είσοδος/Έξοδος FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

ΠΔ7

Είσοδος/Έξοδος FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

Είσοδος/Έξοδος FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

Τ2 Ν5 Υ1

PA11

Είσοδος/Έξοδος FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Είσοδος/Έξοδος FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN –
–

DS13875 Αναθ. 5

59/219
97

Pinout, περιγραφή pin και εναλλακτικές λειτουργίες

STM32MP133C/F

Αριθμός καρφίτσας

Πίνακας 7. Ορισμοί σφαιρών STM32MP133C/F (συνέχεια)

Λειτουργίες μπάλας

Όνομα PIN (λειτουργία μετά
επαναφορά)

Εναλλακτικές λειτουργίες

Πρόσθετες λειτουργίες

LFBGA289 TFBGA289 TFBGA320
Δομή εισόδου/εξόδου τύπου ακίδας
Σημειώσεις

P4 U4

Y2

PF14 (JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Είσοδος/Έξοδος FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Είσοδος/Έξοδος FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

Είσοδος/Έξοδος FT_a

Είσοδος/Έξοδος FT_a Είσοδος/Έξοδος FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

Τ3 Τ4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Είσοδος/Έξοδος FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

Τ4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

Είσοδος/Έξοδος FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, ΤAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Αναθ. 5

STM3

Έγγραφα / Πόροι

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdf] Οδηγός χρήστη STM32MP133C F 32-bit βραχίονας Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit βραχίονας Cortex-A7 1GHz MPU, βραχίονας Cortex-A7 1GHz MPU, 1GHz, MPU

Αναφορές

• Εγχειρίδιο χρήστη