STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

Spesifikasi

• Teras: Korteks Lengan-A7
• Kenangan: SDRAM Luaran, SRAM Terbenam
• Bas Data: antara muka selari 16-bit
• Keselamatan/Keselamatan: Tetapkan Semula dan Pengurusan Kuasa, LPLV-Stop2, Tunggu Sedia
• Pakej: LFBGA, TFBGA dengan pic min 0.5 mm
• Pengurusan Jam
• Input/Output tujuan am
• Matriks Saling Sambung
• 4 Pengawal DMA
• Peranti Komunikasi: Sehingga 29
• Peranti Analog: 6
• Pemasa: Sehingga 24, Pengawas: 2
• Pecutan Perkakasan
• Mod Nyahpepijat
• Fius: 3072-bit termasuk ID unik dan HUK untuk kunci AES 256
• mematuhi ECOPACK2

Subsistem Korteks-A7 Lengan

Subsistem Arm Cortex-A7 bagi STM32MP133C/F menyediakan…

Kenangan

Peranti ini termasuk SDRAM Luaran dan SRAM Terbenam untuk penyimpanan data…

Pengawal DDR

Pengawal DDR3/DDR3L/LPDDR2/LPDDR3 menguruskan akses memori…

Pengurusan Bekalan Kuasa
Skim bekalan kuasa dan penyelia memastikan penghantaran kuasa yang stabil…

Pengurusan Jam
RCC mengendalikan pengedaran jam dan konfigurasi…

Input/Output tujuan am (GPIO)
GPIO menyediakan keupayaan antara muka untuk peranti luaran…

Pengawal Perlindungan TrustZone
ETZPC meningkatkan keselamatan sistem dengan mengurus hak akses…

Matriks Saling Sambung Bas
Matriks memudahkan pemindahan data antara modul yang berbeza…

Soalan Lazim

S: Berapakah bilangan maksimum peranti komunikasi yang disokong?
A: STM32MP133C/F menyokong sehingga 29 peranti komunikasi.

S: Berapa banyak peranti analog yang tersedia?
A: Peranti ini menawarkan 6 peranti analog untuk pelbagai fungsi analog.

“`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 sehingga 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 pemasa, audio, kripto dan adv. keselamatan
Lembaran Data – data pengeluaran

Ciri-ciri
Termasuk teknologi terkini yang dipatenkan ST
teras
· 32-bit Arm® Cortex®-A7 L1 32-Kbait I / 32-Kbait D 128-Kbait D Cache tahap 2 bersatu Arm® NEONTM dan Arm® TrustZone®

Kenangan
· Memori DDR luaran sehingga 1 Gbyte sehingga LPDDR2/LPDDR3-1066 16-bit hingga DDR3/DDR3L-1066 16-bit
· 168 Kbait SRAM dalaman: 128 Kbait AXI SYSRAM + 32 Kbait AHB SRAM dan 8 Kbait SRAM dalam domain Sandaran
· Antara muka memori Dwi Quad-SPI · Pengawal memori luaran yang fleksibel dengan sehingga
Bas data 16-bit: antara muka selari untuk menyambungkan IC luaran dan memori SLC NAND dengan sehingga 8-bit ECC
Keselamatan/keselamatan
· But selamat, peranti TrustZone®, 12 xtamper pin termasuk 5 x aktif tampers
· Suhu, jldtage, frekuensi dan pemantauan 32 kHz
Tetapkan semula dan pengurusan kuasa
· Bekalan 1.71 V hingga 3.6 VI/Os (5 I/O tahan V) · POR, PDR, PVD dan BOR · LDO pada cip (USB 1.8 V, 1.1 V) · Pengatur sandaran (~0.9 V) · Penderia suhu dalaman · Mod kuasa rendah: Tidur, Berhenti, LPLV-Stop
LPLV-Stop2 dan Standby

LFBGA

TFBGA

LFBGA289 (14 × 14mm) Pic 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
pic min 0.5 mm

· Pengekalan DDR dalam mod Siap sedia · Kawalan untuk cip pendamping PMIC

Pengurusan jam
· Pengayun dalaman: 64 MHz HSI pengayun, 4 MHz CSI pengayun, 32 kHz LSI pengayun
· Pengayun luaran: Pengayun HSE 8-48 MHz, pengayun LSE 32.768 kHz
· 4 × PLL dengan mod pecahan

Input/output tujuan umum
· Sehingga 135 port I/O selamat dengan keupayaan gangguan
· Sehingga 6 bangun tidur

Matriks saling sambung
· 2 matriks bas 64-bit Arm® AMBA® AXI interconnect, sehingga 266 MHz 32-bit Arm® AMBA® AHB interconnect, sehingga 209 MHz

4 pengawal DMA untuk memunggah CPU
· 56 saluran fizikal secara keseluruhan
· 1 x pengawal capaian memori langsung induk tujuan am berkelajuan tinggi (MDMA)
· 3 × DMA dwi-port dengan FIFO dan meminta keupayaan penghala untuk pengurusan persisian yang optimum

September 2024
Ini adalah maklumat tentang produk dalam pengeluaran penuh.

DS13875 Wahyu 5

1/219
www.st.com

STM32MP133C/F

Sehingga 29 peranti komunikasi
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
Antara muka ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, termasuk 4 dengan dupleks penuh
Ketepatan kelas audio I2S melalui audio dalaman PLL atau jam luaran)(+2 QUADSPI + 4 dengan USART) · 2 × SAI (audio stereo: I2S, PDM, SPDIF Tx) · SPDIF Rx dengan 4 input · 2 × SDMMC sehingga 8 bit (SD/e·MMCTM/SDIO) × 2 pengawal protokol USB C. Hos berkelajuan tinggi atau Hos berkelajuan tinggi 2 × USB 2.0

+ 1 × USB 2.0 OTG berkelajuan tinggi serentak · 2 x Ethernet MAC/GMAC IEEE 1588v2 perkakasan, MII/RMII/RGMII
6 peranti analog
· 2 × ADC dengan maks. 12-bit. resolusi sehingga 5 ms
· 1 x sensor suhu · 1 x penapis digital untuk modulator sigma-delta
(DFSDM) dengan 4 saluran dan 2 penapis · Rujukan ADC dalaman atau luaran VREF+
Sehingga 24 pemasa dan 2 pengawas
· Pemasa 2 × 32-bit dengan sehingga 4 IC/OC/PWM atau pembilang nadi dan input pengekod kuadratur (bertambah)
· 2 × 16-bit pemasa lanjutan · 10 × 16-bit tujuan umum pemasa (termasuk
2 pemasa asas tanpa PWM) · 5 × 16-bit pemasa kuasa rendah · RTC selamat dengan ketepatan subsaat dan
kalendar perkakasan · 4 pemasa sistem Cortex®-A7 (selamat,
tidak selamat, maya, hipervisor) · 2 × pengawas bebas
Pecutan perkakasan
· AES 128, 192, 256 DES/TDES

2 (bebas, selamat bebas) 5 (2 boleh selamat) 4 5 (3 boleh selamat)
4 + 4 (termasuk 2 USART boleh selamat), sesetengahnya boleh menjadi sumber but
2 (sehingga 4 saluran audio), dengan induk/hamba I2S, input PCM, port SPDIF-TX 2
HSPHY terbenam dengan BCD HS PHY terbenam dengan BCD (boleh selamat), boleh menjadi sumber but
2 × HS dikongsi antara input Hos dan OTG 4

2 (1 × TTCAN), penentukuran jam, penimbal kongsi 10 Kbyte 2 (8 + 8 bit) (boleh selamat), e·MMC atau SD boleh menjadi sumber but 2 bekalan kuasa bebas pilihan untuk antara muka kad SD
1 (dual-quad) (boleh selamat), boleh menjadi sumber but

–
–
but
–
but
But But
(1)

Alamat/data selari 8/16-bit FMC Selari AD-mux 8/16-bit
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA Kriptografi
Hash True penjana nombor rawak Fius (sekali boleh diprogramkan)

4 × CS, sehingga 4 × 64 Mbyte
Ya, 2× CS, SLC, BCH4/8, boleh menjadi sumber but 2 x (MII, RMI, RGMII) dengan PTP dan EEE (boleh selamat)
3 kejadian (1 selamat), 33 saluran MDMA PKA (dengan perlindungan DPA), DES, TDES, AES (dengan perlindungan DPA)
(semua boleh selamat) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(boleh selamat) True-RNG (boleh selamat) 3072 bit berkesan (selamat, 1280 bit tersedia untuk pengguna)

–
but –
–

16/219

DS13875 Wahyu 5

STM32MP133C/F

Penerangan

Jadual 1. Ciri STM32MP133C/F dan kiraan persisian (bersambung)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Pelbagai

Ciri-ciri

LFBGA289

TFBGA289

TFBGA320

GPIO dengan gangguan (jumlah kiraan)

135(2)

Pin Wakeup GPIO boleh selamat

Semua
6

Tamper pin (aktif tamper)

12 (5)

DFSDM Sehingga 12-bit ADC disegerakkan

4 saluran input dengan 2 penapis

–

2(3) (sehingga 5 Msps pada 12-bit setiap satu) (boleh selamat)

ADC1: 19 saluran termasuk 1x dalaman, 18 saluran tersedia untuk

Jumlah saluran ADC 12-bit(4)

pengguna termasuk 8x perbezaan

–

ADC2: 18 saluran termasuk 6x dalaman, 12 saluran tersedia untuk

pengguna termasuk 6x perbezaan

Pin input ADC VREF VREF+ dalaman

Input 1.65 V, 1.8 V, 2.048 V, 2.5 V atau VREF+ –
ya

1. QUADSPI boleh but sama ada daripada GPIO khusus atau menggunakan beberapa GPIO but FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (lihat Jadual 7: definisi bola STM32MP133C/F).
2. Jumlah kiraan GPIO ini termasuk empat JTAG GPIO dan tiga BOOT GPIO dengan penggunaan terhad (mungkin bercanggah dengan sambungan peranti luaran semasa imbasan sempadan atau but).
3. Apabila kedua-dua ADC digunakan, jam kernel harus sama untuk kedua-dua ADC dan prascaler ADC terbenam tidak boleh digunakan.
4. Selain itu, terdapat juga saluran dalaman: – saluran dalaman ADC1: VREFINT – saluran dalaman ADC2: suhu, vol dalamantage rujukan, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Wahyu 5

17/219
48

Penerangan 18/219

STM32MP133C/F

Rajah 1. Rajah blok STM32MP133C/F

bekalan IC

@VDDA

HSI

AXIM: Lengan 64-bit AXI interconnect (266 MHz) T

@VDDCPU

GIC

T

CPU Cortex-A7 650/1000 MHz + MMU + FPU + NEONT

32K D$

32K I$

CNT (pemasa) T

ETM

T

2561K2B8LK2B$L+2$SCU T
tak segerak

128 bit

TT

CSI

LSI

Nyahpepijat masaamp

penjana TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000(tiada GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

tak segerak

T

CRYP

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (dwi) T

37

16b

FMC

T

CRC

T

DLYBSD1

(kawalan SDMMC1 DLY)

T

DLYBSD2

(kawalan SDMMC2 DLY)

T

DLYBQS

(kawalan QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(Hos 2xHS)

PLUSB

FIFO

T

PKA

FIFO

T MDMA 32 saluran

AXIMC TT

17 16b Jejak port

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

Fius OTP

@VDDA

2

RTC / AWU

T

12

TAMP / Peraturan sandaran T

@VBAT

2

LSE (32kHz XTAL)

T

Masa sistem STGENC

generasi

STGENR

USBPHYC
(kawalan USB 2 x PHY)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

Pin BOOT

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4ch DFSDM

Penampan 10KB CCU

4

FDAAN1

4

FDAAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

async AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 aliran
DMAMUX1
DMA2
8 aliran

DMAMUX2

DMA3
8 aliran

T

PMB (pemantau proses)
DTS (penderia suhu digital)

Voltage pengawal selia

@VDDA

Penyeliaan bekalan

FIFO

FIFO

FIFO

Matriks 2×2
AHB2APB

64 bit AXI

64bit induk AXI

32 bit AHB 32 bit AHB master

32 bit APB

T TrustZone perlindungan keselamatan

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Lengan 32-bit matriks bas berbilang AHB (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16ext

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Kad Pintar IrDA

5

T

USART2

Kad Pintar IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Penapis Penapis Penapis

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Kad Pintar IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Penapis Penapis

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Kad Pintar IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Wahyu 5

STM32MP133C/F

3

Berfungsi lebihview

Berfungsi lebihview

3.1
3.1.1
3.1.2

Subsistem Arm Cortex-A7
Ciri-ciri
· Seni bina ARMv7-A · Cache arahan 32-Kbait L1 · Cache data 32-Kbait L1 · Cache level128 2-Kbait · Set arahan Arm + Thumb®-2 · Teknologi keselamatan Arm TrustZone · SIMD lanjutan Arm NEON · Sambungan DSP dan SIMD · Titik terapung VFPv4 · Sokongan virtualisasi perkakasan · Modul pengawal gen TM terintegrasi (Embedded trace) 160 gangguan persisian dikongsi · Pemasa generik bersepadu (CNT)
Berakhirview
Pemproses Cortex-A7 ialah pemproses aplikasi yang sangat cekap tenaga yang direka untuk memberikan prestasi yang kaya dalam boleh pakai mewah, dan aplikasi terbenam dan pengguna berkuasa rendah yang lain. Ia menyediakan sehingga 20% lebih prestasi satu benang daripada Cortex-A5 dan memberikan prestasi yang serupa daripada Cortex-A9.
Cortex-A7 menggabungkan semua ciri pemproses Cortex-A15 dan CortexA17 berprestasi tinggi, termasuk sokongan virtualisasi dalam perkakasan, NEON dan antara muka bas AMBA 128 AXI 4-bit.
Pemproses Cortex-A7 dibina pada 8-s yang cekap tenagatage saluran paip pemproses Cortex-A5. Ia juga mendapat manfaat daripada cache L2 bersepadu yang direka untuk kuasa rendah, dengan latensi transaksi yang lebih rendah dan sokongan OS yang dipertingkatkan untuk penyelenggaraan cache. Di samping itu, terdapat ramalan cawangan yang lebih baik dan prestasi sistem memori yang lebih baik, dengan laluan stor beban 64-bit, bas AMBA 128 AXI 4-bit dan saiz TLB yang meningkat (256 kemasukan, naik daripada 128 entri untuk Cortex-A9 dan Cortex-A5), meningkatkan prestasi untuk beban kerja yang besar seperti web melayari.
Teknologi ibu jari-2
Menyampaikan prestasi puncak kod Arm tradisional sambil menyediakan sehingga 30% pengurangan dalam keperluan memori untuk penyimpanan arahan.
teknologi TrustZone
Memastikan pelaksanaan aplikasi keselamatan yang boleh dipercayai daripada pengurusan hak digital kepada pembayaran elektronik. Sokongan luas daripada rakan kongsi teknologi dan industri.

DS13875 Wahyu 5

19/219
48

Berfungsi lebihview

STM32MP133C/F

NEON
Teknologi NEON boleh mempercepatkan multimedia dan algoritma pemprosesan isyarat seperti pengekodan/dekod video, grafik 2D/3D, permainan, pemprosesan audio dan pertuturan, pemprosesan imej, telefon dan sintesis bunyi. Cortex-A7 menyediakan enjin yang menawarkan kedua-dua prestasi dan kefungsian unit titik terapung (FPU) Cortex-A7 dan pelaksanaan set arahan SIMD lanjutan NEON untuk mempercepatkan lagi fungsi pemprosesan media dan isyarat. NEON memanjangkan FPU pemproses Cortex-A7 untuk menyediakan quad-MAC dan set daftar tambahan 64-bit dan 128-bit yang menyokong set kaya operasi SIMD ke atas integer 8-, 16- dan 32-bit dan kuantiti data titik terapung 32-bit.
Virtualisasi perkakasan
Sokongan perkakasan yang sangat cekap untuk pengurusan data dan timbang tara, di mana pelbagai persekitaran perisian dan aplikasinya dapat mengakses keupayaan sistem secara serentak. Ini membolehkan merealisasikan peranti yang teguh, dengan persekitaran maya yang terpencil dengan baik antara satu sama lain.
Cache L1 yang dioptimumkan
Cache L1 yang dioptimumkan prestasi dan kuasa menggabungkan teknik kependaman akses minimum untuk memaksimumkan prestasi dan meminimumkan penggunaan kuasa.
Pengawal cache L2 bersepadu
Menyediakan akses kependaman rendah dan lebar jalur tinggi kepada memori cache dalam frekuensi tinggi, atau untuk mengurangkan penggunaan kuasa yang berkaitan dengan akses memori luar cip.
Unit titik terapung Cortex-A7 (FPU)
FPU menyediakan arahan titik terapung ketepatan tunggal dan berketepatan tinggi berprestasi tinggi yang serasi dengan seni bina Arm VFPv4 yang serasi perisian dengan generasi sebelumnya bagi pemproses bersama titik terapung Arm.
Unit kawalan pengintip (SCU)
SCU bertanggungjawab untuk menguruskan interkoneksi, timbang tara, komunikasi, cache ke cache dan pemindahan memori sistem, koheren cache dan keupayaan lain untuk pemproses.
Kesepaduan sistem ini juga mengurangkan kerumitan perisian yang terlibat dalam mengekalkan keselarasan perisian dalam setiap pemacu OS.
Pengawal gangguan generik (GIC)
Melaksanakan pengawal gangguan yang diseragamkan dan diarkitek, GIC menyediakan pendekatan yang kaya dan fleksibel untuk komunikasi antara pemproses dan penghalaan dan keutamaan gangguan sistem.
Menyokong sehingga 192 gangguan bebas, di bawah kawalan perisian, perkakasan diutamakan dan dihalakan antara sistem pengendalian dan lapisan pengurusan perisian TrustZone.
Fleksibiliti penghalaan ini dan sokongan untuk virtualisasi gangguan ke dalam sistem pengendalian, menyediakan salah satu ciri utama yang diperlukan untuk meningkatkan keupayaan penyelesaian yang menggunakan hypervisor.

20/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.2
3.2.1
3.2.2

Kenangan
SDRAM luaran
Peranti STM32MP133C/F membenamkan pengawal untuk SDRAM luaran yang menyokong yang berikut: · LPDDR2 atau LPDDR3, data 16-bit, sehingga 1 Gbyte, sehingga jam 533 MHz · DDR3 atau DDR3L, data 16-bit, sehingga 1 Gbyte, sehingga jam 533 MHz
SRAM terbenam
Ciri semua peranti: · SYSRAM: 128 Kbait (dengan zon selamat saiz boleh atur cara) · AHB SRAM: 32 Kbait (boleh selamat) · BKPSRAM (SRAM sandaran): 8 Kbait
Kandungan kawasan ini dilindungi daripada kemungkinan akses tulis yang tidak diingini, dan boleh dikekalkan dalam mod Tunggu Sedia atau VBAT. BKPSRAM boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.

3.3

Pengawal DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL digabungkan dengan DDRPHYC menyediakan penyelesaian antara muka memori yang lengkap untuk subsistem memori DDR. · Satu antara muka port AMBA 64 AXI (XPI) 4-bit · Jam AXI tak segerak kepada pengawal · Enjin cypher memori DDR (DDRMCE) yang menampilkan penulisan on-the-fly AES-128 DDR
penyulitan/penyahsulitan baca. · Piawaian yang disokong:
Spesifikasi JEDEC DDR3 SDRAM, JESD79-3E untuk DDR3/3L dengan antara muka 16-bit
Spesifikasi JEDEC LPDDR2 SDRAM, JESD209-2E untuk LPDDR2 dengan antara muka 16-bit
Spesifikasi JEDEC LPDDR3 SDRAM, JESD209-3B untuk LPDDR3 dengan antara muka 16-bit
· Penjadual lanjutan dan penjana arahan SDRAM · Lebar data penuh boleh atur cara (16-bit) atau separuh lebar data (8-bit) · Sokongan QoS lanjutan dengan tiga kelas trafik semasa dibaca dan dua kelas trafik semasa menulis · Pilihan untuk mengelakkan kebuluran trafik keutamaan yang lebih rendah · Keselarasan terjamin untuk tulis-selepas-baca (PERANG) dan baca-selepas-tulis (RAW) dihidupkan
Port AXI · Sokongan boleh atur cara untuk pilihan panjang pecah (4, 8, 16) · Tulis gabungan untuk membenarkan berbilang penulisan ke alamat yang sama digabungkan menjadi
tulis tunggal · Konfigurasi pangkat tunggal

DS13875 Wahyu 5

21/219
48

Berfungsi lebihview

STM32MP133C/F

· Sokongan kemasukan dan keluar kuasa SDRAM automatik yang disebabkan oleh kekurangan ketibaan transaksi untuk masa yang boleh diprogramkan
· Sokongan hentian jam automatik (LPDDR2/3) masuk dan keluar yang disebabkan oleh kekurangan ketibaan transaksi
· Sokongan operasi mod kuasa rendah automatik yang disebabkan oleh kekurangan ketibaan transaksi untuk masa boleh atur cara melalui antara muka kuasa rendah perkakasan
· Dasar paging boleh diprogramkan · Sokongan masuk dan keluar muat semula kendiri automatik atau di bawah kawalan perisian · Sokongan masuk dan keluar kuasa turun dalam di bawah kawalan perisian (LPDDR2 dan
LPDDR3) · Sokongan kemas kini daftar mod SDRAM eksplisit di bawah kawalan perisian · Logik pemeta alamat fleksibel untuk membenarkan pemetaan khusus aplikasi bagi baris, lajur,
bit bank · Pilihan kawalan muat semula yang boleh dipilih pengguna · Blok berkaitan DDRPERFM untuk membantu pemantauan dan penalaan prestasi
DDRCTRL dan DDRPHYC boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.
Ciri utama DDRMCE (enjin cypher memori DDR) disenaraikan di bawah: · Antara muka induk/hamba bas sistem AXI (64-bit) · Penyulitan dalam talian (untuk menulis) dan penyahsulitan (untuk bacaan), berdasarkan tembok api terbenam
pengaturcaraan · Dua mod penyulitan setiap rantau (maksimum satu rantau): tiada penyulitan (mod pintasan),
mod sifir blok · Mula dan tamat kawasan yang ditakrifkan dengan kebutiran 64-Kbait · Penapisan lalai (rantau 0): sebarang akses diberikan · Penapisan akses wilayah: tiada
Sifir blok yang disokong: AES Mod rantaian yang disokong · Mod blok dengan sifir AES serasi dengan mod ECB yang dinyatakan dalam penerbitan NIST FIPS 197 standard penyulitan lanjutan (AES), dengan fungsi terbitan kunci yang berkaitan berdasarkan algoritma Keccak-400 yang diterbitkan di https://keccak.team webtapak. · Satu set daftar kekunci induk tulis sahaja dan boleh dikunci · Port konfigurasi AHB, dimaklumkan secara istimewa

22/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.4

Pengawal ruang alamat TrustZone untuk DDR (TZC)

TZC digunakan untuk menapis akses baca/tulis kepada pengawal DDR mengikut hak TrustZone dan mengikut induk tidak selamat (NSAID) pada sehingga sembilan kawasan boleh atur cara: · Konfigurasi disokong oleh perisian yang dipercayai sahaja · Satu unit penapis · Sembilan wilayah:
Rantau 0 sentiasa didayakan dan meliputi keseluruhan julat alamat. Wilayah 1 hingga 8 mempunyai alamat pangkalan/akhir yang boleh diprogramkan dan boleh ditugaskan kepada
mana-mana satu atau kedua-dua penapis. · Kebenaran capaian selamat dan tidak selamat diprogramkan setiap rantau · Akses tidak selamat ditapis mengikut NSAID · Kawasan yang dikawal oleh penapis yang sama tidak boleh bertindih · Mod gagal dengan ralat dan/atau gangguan · Keupayaan penerimaan = 256 · Logik penjaga pintu untuk mendayakan dan melumpuhkan setiap penapis · Akses spekulatif

DS13875 Wahyu 5

23/219
48

Berfungsi lebihview

STM32MP133C/F

3.5

Mod but

Pada permulaan, sumber but yang digunakan oleh ROM but dalaman dipilih oleh pin BOOT dan bait OTP.

Jadual 2. Mod but

BOOT2 BOOT1 BOOT0 Mod but permulaan

Komen

Tunggu sambungan masuk pada:

0

0

0

UART dan USB(1)

USART3/6 dan UART4/5/7/8 pada pin lalai

Peranti berkelajuan tinggi USB pada pin OTG_HS_DP/DM(2)

0

0

1 denyar NOR bersiri(3) denyar NOR bersiri pada QUADSPI(5)

0

1

0

e·MMC(3)

e·MMC pada SDMMC2 (lalai)(5)(6)

0

1

1

denyar NAND(3)

kilat SLC NAND pada FMC

1

0

0

But pembangunan (tiada but memori kilat)

Digunakan untuk mendapatkan akses nyahpepijat tanpa but daripada memori kilat(4)

1

0

1

kad SD(3)

Kad SD pada SDMMC1 (lalai)(5)(6)

Tunggu sambungan masuk pada:

1

1

0 UART dan USB(1)(3) USART3/6 dan UART4/5/7/8 pada pin lalai

Peranti berkelajuan tinggi USB pada pin OTG_HS_DP/DM(2)

1

1

1 denyar NAND bersiri(3) denyar NAND bersiri pada QUADSPI(5)

1. Boleh dilumpuhkan oleh tetapan OTP. 2. USB memerlukan jam/kristal HSE (lihat AN5474 untuk frekuensi yang disokong dengan dan tanpa tetapan OTP). 3. Sumber but boleh ditukar dengan tetapan OTP (contohnyaampbut awal pada kad SD, kemudian e·MMC dengan tetapan OTP). 4. Teras Cortex®-A7 dalam gelung tak terhingga menogol PA13. 5. Pin lalai boleh diubah oleh OTP. 6. Sebagai alternatif, antara muka SDMMC lain daripada lalai ini boleh dipilih oleh OTP.

Walaupun but tahap rendah dilakukan menggunakan jam dalaman, pakej perisian yang dibekalkan oleh ST serta antara muka luaran utama seperti DDR, USB (tetapi tidak terhad kepada) memerlukan kristal atau pengayun luaran untuk disambungkan pada pin HSE.
Lihat RM0475 "MPU 32-bit berasaskan Arm® lanjutan STM13MP32xx" atau AN5474 "Bermula dengan pembangunan perkakasan talian STM32MP13xx" untuk kekangan dan cadangan mengenai sambungan pin HSE dan frekuensi yang disokong.

24/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.6

Pengurusan bekalan kuasa

3.6.1
Awas:

Skim bekalan kuasa
· VDD ialah bekalan utama untuk I/O dan bahagian dalaman kekal dikuasakan semasa mod Tunggu Sedia. vol. bergunatagjulat e ialah 1.71 V hingga 3.6 V (1.8 V, 2.5 V, 3.0 V atau 3.3 V jenis)
VDD_PLL dan VDD_ANA mesti disambungkan bintang kepada VDD. · VDDCPU ialah CPU Cortex-A7 khusus voltage bekalan, yang nilainya bergantung kepada
frekuensi CPU yang dikehendaki. 1.22 V hingga 1.38 V dalam mod larian. VDD mesti ada sebelum VDDCPU. · VDDCORE ialah vol digital utamatage dan biasanya ditutup semasa mod Tunggu Sedia. Voltagjulat e ialah 1.21 V hingga 1.29 V dalam mod larian. VDD mesti ada sebelum VDDCORE. · Pin VBAT boleh disambungkan ke bateri luaran (1.6 V < VBAT < 3.6 V). Jika tiada bateri luaran digunakan, pin ini mesti disambungkan ke VDD. · VDDA ialah analog (ADC/VREF), voltage (1.62 V hingga 3.6 V). Menggunakan VREF+ dalaman memerlukan VDDA sama atau lebih tinggi daripada VREF+ + 0.3 V. · Pin VDDA1V8_REG ialah output pengawal selia dalaman, disambungkan secara dalaman kepada USB PHY dan USB PLL. Pengatur dalaman VDDA1V8_REG didayakan secara lalai dan boleh dikawal oleh perisian. Ia sentiasa ditutup semasa mod Tunggu Sedia.
Pin BYPASS_REG1V8 khusus tidak boleh dibiarkan terapung. Ia mesti disambungkan sama ada ke VSS atau ke VDD untuk mengaktifkan atau menyahaktifkan voltage pengawal selia. Apabila VDD = 1.8 V, BYPASS_REG1V8 harus ditetapkan. · Pin VDDA1V1_REG ialah output pengawal selia dalaman, disambungkan secara dalaman kepada USB PHY. Pengatur dalaman VDDA1V1_REG didayakan secara lalai dan boleh dikawal oleh perisian. Ia sentiasa ditutup semasa mod Tunggu Sedia.
· VDD3V3_USBHS ialah bekalan berkelajuan tinggi USB. Voltagjulat e ialah 3.07 V hingga 3.6 V.
VDD3V3_USBHS tidak boleh hadir melainkan VDDA1V8_REG ada, jika tidak, kerosakan kekal mungkin berlaku pada STM32MP133C/F. Ini mesti dipastikan oleh susunan kedudukan PMIC atau dengan komponen luaran sekiranya pelaksanaan bekalan kuasa komponen diskret.
· VDDSD1 dan VDDSD2 masing-masing ialah bekalan kuasa kad SD SDMMC1 dan SDMMC2 untuk menyokong mod kelajuan ultra tinggi.
· VDDQ_DDR ialah bekalan DDR IO. 1.425 V hingga 1.575 V untuk antara muka memori DDR3 (jenis 1.5 V)
1.283 V hingga 1.45 V untuk antara muka memori DDR3L (jenis 1.35 V)
1.14 V hingga 1.3 V untuk antara muka kenangan LPDDR2 atau LPDDR3 (jenis 1.2 V)
Semasa fasa naikkan dan turun kuasa, keperluan jujukan kuasa berikut mesti dipatuhi:
· Apabila VDD berada di bawah 1 V, bekalan kuasa lain (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) mesti kekal di bawah VDD + 300 mV.
· Apabila VDD melebihi 1 V, semua bekalan kuasa adalah bebas.
Semasa fasa pengurangan kuasa, VDD boleh menjadi lebih rendah buat sementara waktu daripada bekalan lain hanya jika tenaga yang diberikan kepada STM32MP133C/F kekal di bawah 1 mJ. Ini membolehkan kapasitor penyahgandingan luaran dinyahcas dengan pemalar masa yang berbeza semasa fasa sementara pemadaman kuasa.

DS13875 Wahyu 5

25/219
48

Berfungsi lebihview
V 3.6
VBOR0 1

Rajah 2. Urutan naik/turun kuasa

STM32MP133C/F

VDDX(1) VDD

3.6.2
Nota: 26/219

0.3

Power-on

Mod pengendalian

Kekurangan kuasa

masa

Kawasan bekalan tidak sah

VDDX < VDD + 300 mV

VDDX bebas daripada VDD

MSv47490V1

1. VDDX merujuk kepada sebarang bekalan kuasa antara VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Penyelia bekalan kuasa

Peranti mempunyai litar tetapan semula kuasa (POR)/ tetapan semula kuasa (PDR) bersepadu ditambah dengan litar tetapan semula Brownout (BOR):
· Tetapan semula kuasa (POR)
Penyelia POR memantau bekalan kuasa VDD dan membandingkannya dengan ambang tetap. Peranti kekal dalam mod tetapan semula apabila VDD berada di bawah ambang ini, · Tetapan semula kuasa (PDR)
Penyelia PDR memantau bekalan kuasa VDD. Tetapan semula dijana apabila VDD jatuh di bawah ambang tetap.
· Tetapan semula Brownout (BOR)
Penyelia BOR memantau bekalan kuasa VDD. Tiga ambang BOR (dari 2.1 hingga 2.7 V) boleh dikonfigurasikan melalui bait pilihan. Tetapan semula dijana apabila VDD jatuh di bawah ambang ini.
· Tetapan semula kuasa VDDCORE (POR_VDDCORE) Penyelia POR_VDDCORE memantau bekalan kuasa VDDCORE dan membandingkannya dengan ambang tetap. Domain VDDCORE kekal dalam mod tetapan semula apabila VDDCORE berada di bawah ambang ini.
· Tetapan semula kuasa VDDCORE (PDR_VDDCORE) Penyelia PDR_VDDCORE memantau bekalan kuasa VDDCORE. Tetapan semula domain VDDCORE dijana apabila VDDCORE jatuh di bawah ambang tetap.
· Power-on-reset VDDCPU (POR_VDDCPU) Penyelia POR_VDDCPU memantau bekalan kuasa VDDCPU dan membandingkannya dengan ambang tetap. Domain VDDCPU kekal dalam mod tetapan semula apabila VDDCORE berada di bawah ambang ini.
Pin PDR_ON dikhaskan untuk ujian pengeluaran STMicroelectronics dan mesti sentiasa disambungkan ke VDD dalam aplikasi.

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.7

Strategi kuasa rendah

Terdapat beberapa cara untuk mengurangkan penggunaan kuasa pada STM32MP133C/F: · Kurangkan penggunaan kuasa dinamik dengan memperlahankan jam CPU dan/atau
jam matriks bas dan/atau mengawal jam persisian individu. · Jimat penggunaan kuasa apabila CPU IDLE, dengan memilih antara yang tersedia rendah-
mod kuasa mengikut keperluan aplikasi pengguna. Ini membolehkan kompromi terbaik antara masa permulaan yang singkat, penggunaan kuasa rendah, serta sumber bangun yang tersedia, dicapai. · Gunakan DVFS (dinamik voltage dan penskalaan frekuensi) titik operasi yang mengawal terus frekuensi jam CPU serta bekalan output VDDCPU.
Mod pengendalian membenarkan kawalan pengagihan jam ke bahagian sistem yang berbeza dan kuasa sistem. Mod operasi sistem didorong oleh subsistem MPU.
Mod kuasa rendah subsistem MPU disenaraikan di bawah: · CSleep: Jam CPU dihentikan dan jam persisian beroperasi sebagai
ditetapkan sebelum ini dalam RCC (set semula dan pengawal jam). · CStop: Jam persisian CPU dihentikan. · Cstandby: VDDCPU DIMATIKAN
Mod kuasa rendah CSleep dan CStop dimasukkan oleh CPU apabila melaksanakan arahan WFI (tunggu gangguan) atau WFE (tunggu acara).
Mod pengendalian sistem yang tersedia adalah seperti berikut: · Jalankan (sistem pada prestasi penuhnya, VDDCORE, VDDCPU dan jam HIDUP) · Henti (jam OFF) · LP-Stop (jam OFF) · LPLV-Stop (jam OFF, VDDCORE dan VDDCPU tahap bekalan mungkin diturunkan) · LPLV-Stop OFF2, VDDCPU OFF lebih rendah (VDDCPU, VDDCORE dan jam MATI)

Jadual 3. Sistem berbanding mod kuasa CPU

Mod kuasa sistem

CPU

Mod jalankan

CRun atau CSleep

Mod Henti LP-Mod Henti LPLV-Mod Henti Mod LPLV-Henti2
Mod siap sedia

CStop atau CStandby CStandby

3.8

Tetapkan semula dan pengawal jam (RCC)

Pengawal jam dan tetapan semula menguruskan penjanaan semua jam, serta gating jam, dan kawalan sistem dan tetapan semula persisian.RCC menyediakan kefleksibelan tinggi dalam pilihan sumber jam dan membenarkan penggunaan nisbah jam untuk meningkatkan penggunaan kuasa. Di samping itu, pada beberapa peranti komunikasi yang mampu berfungsi dengannya

DS13875 Wahyu 5

27/219
48

Berfungsi lebihview

STM32MP133C/F

3.8.1 3.8.2

dua domain jam yang berbeza (sama ada jam antara muka bas atau jam persisian kernel), kekerapan sistem boleh ditukar tanpa mengubah suai baudrate.
Pengurusan jam
Peranti ini membenamkan empat pengayun dalaman, dua pengayun dengan kristal luaran atau resonator, tiga pengayun dalaman dengan masa permulaan yang cepat dan empat PLL.
RCC menerima input sumber jam berikut: · Pengayun dalaman:
Jam HSI 64 MHz (1 % ketepatan) Jam CSI 4 MHz Jam LSI 32 kHz · Pengayun luaran: Jam HSE 8-48 MHz Jam LSE 32.768 kHz
RCC menyediakan empat PLL: · PLL1 khusus untuk jam CPU · PLL2 menyediakan:
jam untuk AXI-SS (termasuk jambatan APB4, APB5, AHB5 dan AHB6) untuk antara muka DDR · PLL3 menyediakan: jam untuk AHB berbilang Lapisan dan matriks bas persisian (termasuk APB1,
APB2, APB3, APB6, AHB1, AHB2, dan AHB4) jam kernel untuk persisian · PLL4 khusus untuk penjanaan jam kernel untuk pelbagai persisian
Sistem bermula pada jam HSI. Aplikasi pengguna kemudiannya boleh memilih konfigurasi jam.
Sumber tetapan semula sistem
Tetapan semula kuasa memulakan semua daftar kecuali untuk nyahpepijat, sebahagian daripada RCC, sebahagian daripada daftar status RTC dan pengawal kuasa, serta domain kuasa Sandaran.
Tetapan semula aplikasi dijana daripada salah satu sumber berikut: · tetapan semula daripada pad NRST · tetapan semula daripada isyarat POR dan PDR (biasanya dipanggil tetapan semula kuasa) · tetapan semula daripada BOR (biasanya dipanggil brownout) · tetapan semula daripada pengawas bebas 1 · tetapan semula daripada pengawas bebas 2 · tetapan semula sistem perisian daripada sistem keselamatan HPU-A7 (C Cortex-AXNUMX). diaktifkan
Tetapan semula sistem dijana daripada salah satu sumber berikut: · tetapan semula aplikasi · tetapan semula daripada isyarat POR_VDDCORE · keluar daripada mod Siap sedia ke mod Jalankan

28/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

Tetapan semula pemproses MPU dijana daripada salah satu sumber berikut: · tetapan semula sistem · setiap kali MPU keluar dari CStandby · tetapan semula MPU perisian daripada Cortex-A7 (CPU)

3.9

Input/output tujuan umum (GPIO)

Setiap pin GPIO boleh dikonfigurasikan oleh perisian sebagai output (tekan-tarik atau longkang terbuka, dengan atau tanpa tarik-ke atas atau tarik-turun), sebagai input (dengan atau tanpa tarik-turun atau tarik-turun) atau sebagai fungsi ganti persisian. Kebanyakan pin GPIO dikongsi dengan fungsi ganti digital atau analog. Semua GPIO berkeupayaan arus tinggi dan mempunyai pemilihan kelajuan untuk mengurus bunyi dalaman, penggunaan kuasa dan pelepasan elektromagnet dengan lebih baik.
Selepas set semula, semua GPIO berada dalam mod analog untuk mengurangkan penggunaan kuasa.
Konfigurasi I/O boleh dikunci jika perlu dengan mengikut urutan tertentu untuk mengelakkan penulisan palsu pada daftar I/O.
Semua pin GPIO boleh ditetapkan secara individu sebagai selamat, yang bermaksud akses perisian kepada GPIO ini dan peranti persisian yang berkaitan yang ditakrifkan sebagai selamat adalah terhad kepada perisian selamat yang dijalankan pada CPU.

3.10
Nota:

Pengawal perlindungan TrustZone (ETZPC)
ETZPC digunakan untuk mengkonfigurasi keselamatan TrustZone bagi tuan bas dan hamba dengan atribut keselamatan boleh atur cara (sumber boleh selamat). Contohnya: · Saiz kawasan selamat SYSRAM pada cip boleh diprogramkan. · Peranti AHB dan APB boleh dibuat selamat atau tidak selamat. · AHB SRAM boleh dibuat selamat atau tidak selamat.
Secara lalai, SYSRAM, AHB SRAM dan persisian boleh selamat ditetapkan untuk menjamin akses sahaja, jadi, tidak boleh diakses oleh induk tidak selamat seperti DMA1/DMA2.

DS13875 Wahyu 5

29/219
48

Berfungsi lebihview

STM32MP133C/F

3.11

Matriks sambung bas
Peranti ini menampilkan matriks bas AXI, satu matriks bas AHB utama dan jambatan bas yang membolehkan tuan bas disambungkan dengan hamba bas (lihat rajah di bawah, titik mewakili sambungan tuan/hamba yang didayakan).
Rajah 3. matriks bas STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG Daripada USBH bersambung MLAHB

CPU

ETH1 ETH2

128-bit

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Hamba lalai AXIMC

NIC-400 AXI 64 bit 266 MHz – 10 induk / 10 hamba

Daripada AXIM interconnect DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Interconnect AHB 32 bit 209 MHz – 8 master / 6 slave

DDRCTRL 533 MHz AHB jambatan ke AHB6 Ke MLAHB bersambung FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB jambatan ke AHB5 APB jambatan ke APB5 APB jambatan ke DBG APB
AXI 64 port induk segerak AXI 64 port hamba segerak AXI 64 port induk tak segerak AXI 64 port hamba tak segerak AHB 32 port induk segerak AHB 32 port hamba segerak AHB 32 port induk tak segerak AHB 32 port hamba segerak
Jambatan ke AHB2 SRAM1 SRAM2 SRAM3 Ke AXIM saling bersambung Jambatan ke AHB4
MSv67511V2

MLAHB

30/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.12

Pengawal DMA
Peranti menampilkan modul DMA berikut untuk memunggah aktiviti CPU: · akses memori langsung induk (MDMA)
MDMA ialah pengawal DMA berkelajuan tinggi, yang bertanggungjawab ke atas semua jenis pemindahan memori (periferal-ke-memori, memori-ke-memori, memori-ke-periferal), tanpa sebarang tindakan CPU. Ia mempunyai antara muka AXI induk. MDMA dapat berantara muka dengan pengawal DMA lain untuk melanjutkan keupayaan DMA standard, atau boleh mengurus permintaan DMA persisian secara langsung. Setiap daripada 32 saluran boleh melakukan pemindahan blok, pemindahan blok berulang dan pemindahan senarai terpaut. MDMA boleh ditetapkan untuk membuat pemindahan selamat ke kenangan terjamin. · tiga pengawal DMA (tidak selamat DMA1 dan DMA2, ditambah dengan DMA3 selamat) Setiap pengawal mempunyai dwi-port AHB, untuk sejumlah 16 saluran DMA tidak selamat dan lapan selamat untuk melaksanakan pemindahan blok berasaskan FIFO.
Dua unit DMAMUX pemultipleks dan halakan permintaan persisian DMA kepada tiga pengawal DMA, dengan fleksibiliti tinggi, memaksimumkan bilangan permintaan DMA yang berjalan serentak, serta menjana permintaan DMA daripada pencetus output persisian atau peristiwa DMA.
DMAMUX1 memetakan permintaan DMA daripada peranti tidak selamat kepada saluran DMA1 dan DMA2. DMAMUX2 memetakan permintaan DMA daripada peranti selamat kepada saluran DMA3.

3.13

Pengawal gangguan dan acara lanjutan (EXTI)
Pengawal gangguan dan acara lanjutan (EXTI) mengurus CPU dan bangun sistem melalui input acara boleh dikonfigurasikan dan langsung. EXTI menyediakan permintaan bangun kepada kawalan kuasa, dan menjana permintaan gangguan kepada GIC, dan peristiwa kepada input acara CPU.
Permintaan bangun EXTI membolehkan sistem dibangunkan daripada mod Henti dan CPU dibangunkan daripada mod CStop dan CStandby.
Permintaan gangguan dan penjanaan permintaan acara juga boleh digunakan dalam mod Jalankan.
EXTI juga termasuk pilihan EXTI IOport.
Setiap gangguan atau peristiwa boleh ditetapkan sebagai selamat untuk menyekat akses kepada perisian selamat sahaja.

3.14

Unit pengiraan cek redundansi kitaran (CRC)
Unit pengiraan CRC (cyclic redundancy check) digunakan untuk mendapatkan kod CRC menggunakan polinomial boleh atur cara.
Antara aplikasi lain, teknik berasaskan CRC digunakan untuk mengesahkan penghantaran data atau integriti storan. Dalam skop standard EN/IEC 60335-1, mereka menawarkan cara untuk mengesahkan integriti memori denyar. Unit pengiraan CRC membantu mengira tandatangan perisian semasa masa jalan, untuk dibandingkan dengan tandatangan rujukan yang dijana pada masa pautan dan disimpan di lokasi memori tertentu.

DS13875 Wahyu 5

31/219
48

Berfungsi lebihview

STM32MP133C/F

3.15

Pengawal memori fleksibel (FMC)
Ciri utama pengawal FMC adalah seperti berikut: · Antara muka dengan peranti dipetakan memori statik termasuk:
Memori kilat NOR Memori capaian rawak statik atau pseudo-statik (SRAM, PSRAM) Memori kilat NAND dengan perkakasan BCH 4-bit/8-bit ECC · Lebar bas data 8-,16-bit · Kawalan pilih cip bebas untuk setiap bank memori · Konfigurasi bebas untuk setiap bank memori · Tulis FIFO
Daftar konfigurasi FMC boleh dibuat selamat.

3.16

Antara muka memori Dwi Quad-SPI (QUADSPI)
QUADSPI ialah antara muka komunikasi khusus yang menyasarkan kenangan kilat SPI tunggal, dwi atau quad. Ia boleh beroperasi dalam mana-mana tiga mod berikut: · Mod tidak langsung: semua operasi dilakukan menggunakan daftar QUADSPI. · Mod undian status: daftar status memori kilat luaran dibaca secara berkala dan
gangguan boleh dijana sekiranya penetapan bendera. · Mod dipetakan memori: memori denyar luaran dipetakan ke ruang alamat
dan dilihat oleh sistem seolah-olah ia adalah memori dalaman.
Kedua-dua daya pemprosesan dan kapasiti boleh ditingkatkan dua kali ganda menggunakan mod dwi-denyar, di mana dua memori denyar Quad-SPI diakses serentak.
QUADSPI digandingkan dengan blok kelewatan (DLYBQS) yang membenarkan sokongan frekuensi data luaran melebihi 100 MHz.
Daftar konfigurasi QUADSPI boleh selamat, serta blok kelewatannya.

3.17

Penukar analog-ke-digital (ADC1, ADC2)
Peranti membenamkan dua penukar analog-ke-digital, yang resolusinya boleh dikonfigurasikan kepada 12-, 10-, 8- atau 6-bit. Setiap ADC berkongsi sehingga 18 saluran luaran, melakukan penukaran dalam mod tangkapan tunggal atau imbasan. Dalam mod imbasan, penukaran automatik dilakukan pada kumpulan input analog terpilih.
Kedua-dua ADC mempunyai antara muka bas yang boleh selamat.
Setiap ADC boleh disampaikan oleh pengawal DMA, sekali gus membenarkan pemindahan automatik nilai ditukar ADC ke lokasi destinasi tanpa sebarang tindakan perisian.
Di samping itu, ciri pengawas analog boleh memantau vol yang ditukar dengan tepattage satu, sebilangan atau semua saluran yang dipilih. Gangguan dihasilkan apabila vol ditukartage berada di luar ambang yang diprogramkan.
Untuk menyegerakkan penukaran dan pemasa A/D, ADC boleh dicetuskan oleh mana-mana pemasa TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 dan LPTIM3.

32/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.18

Penderia suhu
Peranti membenamkan penderia suhu yang menjana voltage (VTS) yang berubah secara linear dengan suhu. Penderia suhu ini disambungkan secara dalaman kepada ADC2_INP12 dan boleh mengukur suhu ambien peranti antara 40 hingga +125 °C dengan ketepatan ±2 %.
Penderia suhu mempunyai kelinearan yang baik, tetapi ia perlu ditentukur untuk mendapatkan ketepatan keseluruhan pengukuran suhu yang baik. Memandangkan pengimbangan penderia suhu berbeza dari cip ke cip disebabkan oleh variasi proses, penderia suhu dalaman yang tidak ditentukur sesuai untuk aplikasi yang mengesan perubahan suhu sahaja. Untuk meningkatkan ketepatan pengukuran penderia suhu, setiap peranti ditentukur kilang secara individu oleh ST. Data penentukuran kilang sensor suhu disimpan oleh ST dalam kawasan OTP, yang boleh diakses dalam mod baca sahaja.

3.19

Penderia suhu digital (DTS)
Peranti membenamkan penderia suhu output frekuensi. DTS mengira frekuensi berdasarkan LSE atau PCLK untuk memberikan maklumat suhu.
Fungsi berikut disokong: · penjanaan gangguan mengikut ambang suhu · penjanaan isyarat bangun mengikut ambang suhu

3.20
Nota:

Operasi VBAT
Domain kuasa VBAT mengandungi RTC, daftar sandaran dan SRAM sandaran.
Untuk mengoptimumkan tempoh bateri, domain kuasa ini dibekalkan oleh VDD apabila tersedia atau oleh voltage digunakan pada pin VBAT (apabila bekalan VDD tidak ada). Kuasa VBAT ditukar apabila PDR mengesan bahawa VDD telah menurun di bawah paras PDR.
Jilidtage pada pin VBAT boleh disediakan oleh bateri luaran, supercapacitor atau secara langsung oleh VDD. Dalam kes kemudian, mod VBAT tidak berfungsi.
Operasi VBAT diaktifkan apabila VDD tidak hadir.
Tiada satu pun daripada peristiwa ini (gangguan luaran, TAMP peristiwa, atau penggera/acara RTC) dapat memulihkan bekalan VDD secara langsung dan memaksa peranti keluar daripada operasi VBAT. Namun begitu, TAMP peristiwa dan penggera/acara RTC boleh digunakan untuk menjana isyarat kepada litar luaran (biasanya PMIC) yang boleh memulihkan bekalan VDD.

DS13875 Wahyu 5

33/219
48

Berfungsi lebihview

STM32MP133C/F

3.21

Voltage penimbal rujukan (VREFBUF)
Peranti membenamkan voltage penampan rujukan yang boleh digunakan sebagai voltage rujukan untuk ADC, dan juga sebagai voltage rujukan untuk komponen luaran melalui pin VREF+. VREFBUF boleh selamat. VREFBUF dalaman menyokong empat jilidtages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Vol luarantagRujukan boleh disediakan melalui pin VREF+ apabila VREFBUF dalaman dimatikan.
Rajah 4. Voltage penimbal rujukan

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Penapis digital untuk modulator sigma-delta (DFSDM)
Peranti membenamkan satu DFSDM dengan sokongan untuk dua modul penapis digital dan empat saluran bersiri input luaran (transceiver) atau empat input selari dalaman secara bergilir-gilir.
DFSDM antara muka modulator luaran ke peranti dan melakukan penapisan digital bagi aliran data yang diterima. modulator digunakan untuk menukar isyarat analog kepada aliran bersiri digital yang membentuk input DFSDM.
DFSDM juga boleh antara muka mikrofon PDM (modulasi ketumpatan nadi) dan melakukan penukaran dan penapisan PDM kepada PCM (perkakasan dipercepatkan). DFSDM menampilkan input aliran data selari pilihan daripada ADC atau daripada memori peranti (melalui pemindahan DMA/CPU ke DFSDM).
Transceiver DFSDM menyokong beberapa format antara muka bersiri (untuk menyokong pelbagai modulator). Modul penapis digital DFSDM melaksanakan pemprosesan digital mengikut parameter penapis yang ditentukan pengguna dengan resolusi ADC akhir sehingga 24-bit.

34/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

Peranti DFSDM menyokong: · Empat saluran bersiri digital input berganda:
antara muka SPI boleh dikonfigurasikan untuk menyambungkan pelbagai modulator boleh dikonfigurasikan antara muka 1 wayar Manchester berkod antara muka PDM (modulasi ketumpatan nadi) input mikrofon input mikrofon kekerapan jam input maksimum sehingga 20 MHz (10 MHz untuk pengekodan Manchester) keluaran jam untuk modulator (0 hingga 20 MHz) · Input alternatif daripada empat saluran data selari dalaman digital-bit (sehingga strim data dalaman ADC 16): (DMA) · Dua modul penapis digital dengan pemprosesan isyarat digital boleh laras: Penapis Sincx: susunan/jenis penapis (1 hingga 5), ​​lebihanampnisbah ling (1 hingga 1024) penyepadu: oversampNisbah ling (1 hingga 256) · Peleraian data output sehingga 24-bit, format data keluaran yang ditandatangani · Pembetulan mengimbangi data automatik (mengimbangi disimpan dalam daftar oleh pengguna) · Penukaran berterusan atau tunggal · Permulaan penukaran yang dicetuskan oleh: pencetus perisian pemasa dalaman peristiwa luaran permulaan penukaran secara serentak dengan modul penapis digital pertama (DFSDM) dan ciri pemerhatian nilai tinggi yang rendah mendaftarkan penapis digital Sincx yang boleh dikonfigurasikan khusus (pesanan = 1 hingga 3,
oversampnisbah ling = 1 hingga 32) input daripada data keluaran akhir atau daripada saluran bersiri digital input terpilih pemantauan berterusan secara bebas daripada penukaran standard · Pengesan litar pintas untuk mengesan nilai input analog tepu (julat bawah dan atas): sehingga pembilang 8-bit untuk mengesan 1 hingga 256 berturut-turut 0 atau 1 pada strim data bersiri pemantauan secara berterusan pada setiap saluran siri penjanaan sinyal pintas analog masukan Pengesan melampau: penyimpanan nilai minimum dan maksimum data penukaran akhir yang disegarkan semula oleh perisian · Keupayaan DMA untuk membaca data penukaran akhir · Gangguan: tamat penukaran, overrun, pengawas analog, litar pintas, ketiadaan jam saluran bersiri input · Penukaran "Biasa" atau "disuntik": penukaran "biasa" boleh diminta pada bila-bila masa atau dalam mod berterusan
tanpa mempunyai sebarang kesan pada masa penukaran "disuntik" penukaran "disuntik" untuk pemasaan yang tepat dan dengan keutamaan penukaran yang tinggi

DS13875 Wahyu 5

35/219
48

Berfungsi lebihview

STM32MP133C/F

3.23

Penjana nombor rawak benar (RNG)
Peranti membenamkan satu RNG yang menyampaikan nombor rawak 32-bit yang dijana oleh litar analog bersepadu.
RNG boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.
RNG sebenar bersambung ke peranti AES dan PKA yang selamat melalui bas khusus (tidak boleh dibaca oleh CPU).

3.24

Pemproses kriptografi dan cincang (CRYP, SAES, PKA dan HASH)
Peranti tersebut membenamkan satu pemproses kriptografi yang menyokong algoritma kriptografi lanjutan yang biasanya diperlukan untuk memastikan kerahsiaan, pengesahan, integriti data dan bukan penolakan apabila bertukar-tukar mesej dengan rakan sebaya.
Peranti ini juga membenamkan kunci AES 128- dan 256-bit (SAES) selamat tahan DPA khusus dan pemecut penyulitan/penyahsulitan perkakasan PKA, dengan bas perkakasan khusus tidak boleh diakses oleh CPU.
Ciri utama CRYP: · DES/TDES (standard penyulitan data/standard penyulitan data tiga kali ganda): ECB (elektronik
buku kod) dan algoritma perantaian CBC (perantaian blok sifir), kunci 64-, 128- atau 192-bit · AES (standard penyulitan lanjutan): algoritma perantaian ECB, CBC, GCM, CCM dan CTR (mod balas), kunci 128-, 192- atau 256-bit
Ciri utama HASH Universal: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (algoritma HASH selamat) · HMAC
Pemecut kriptografi menyokong penjanaan permintaan DMA.
CRYP, SAES, PKA dan HASH boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.

3.25

But dan kawalan keselamatan dan OTP (BSEC)
BSEC (kawalan but dan keselamatan dan OTP) bertujuan untuk mengawal kotak fius OTP (sekali diprogramkan), digunakan untuk storan tidak meruap terbenam untuk konfigurasi peranti dan parameter keselamatan. Sesetengah bahagian BSEC mesti dikonfigurasikan sebagai boleh diakses oleh perisian selamat sahaja.
BSEC boleh menggunakan perkataan OTP untuk penyimpanan HWKEY 256-bit untuk SAES (AES selamat).

36/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.26

Pemasa dan pengawas
Peranti tersebut termasuk dua pemasa kawalan lanjutan, sepuluh pemasa tujuan umum (yang tujuh daripadanya selamat), dua pemasa asas, lima pemasa kuasa rendah, dua pemerhati dan empat pemasa sistem dalam setiap Cortex-A7.
Semua pembilang pemasa boleh dibekukan dalam mod nyahpepijat.
Jadual di bawah membandingkan ciri-ciri kawalan lanjutan, tujuan umum, asas dan pemasa kuasa rendah.

Jenis pemasa

Pemasa

Jadual 4. Perbandingan ciri pemasa

Resolusi balas-
tion

Jenis kaunter

Faktor prescaler

Penjanaan permintaan DMA

Tangkap/bandingkan saluran

Keluaran pelengkap

Antara muka maksimum
jam (MHz)

Maks
pemasa
jam (MHz)(1)

TIM1 lanjutan, -kawal TIM8

16-bit

Atas, Mana-mana integer ke bawah, antara 1 atas/bawah dan 65536

ya

TIM2 TIM5

32-bit

Atas, Mana-mana integer ke bawah, antara 1 atas/bawah dan 65536

ya

TIM3 TIM4

16-bit

Atas, Mana-mana integer ke bawah, antara 1 atas/bawah dan 65536

ya

Sebarang integer

TIM12(2) 16-bit

Naik antara 1

Tidak

Umum

dan 65536

tujuan

TIM13(2) TIM14(2)

16-bit

Mana-mana integer Naik antara 1
dan 65536

Tidak

Sebarang integer

TIM15(2) 16-bit

Naik antara 1

ya

dan 65536

TIM16(2) TIM17(2)

16-bit

Mana-mana integer Naik antara 1
dan 65536

ya

asas

TIM6, TIM7

16-bit

Mana-mana integer Naik antara 1
dan 65536

ya

LPTIM1,

Kuasa rendah

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bit

1, 2, 4, 8, Naik 16, 32, 64,
128

Tidak

LPTIM5

6

4

104.5

209

4

Tidak

104.5

209

4

Tidak

104.5

209

2

Tidak

104.5

209

1

Tidak

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Tidak

104.5

209

1(3)

Tidak

104.5 104.5

1. Jam pemasa maksimum adalah sehingga 209 MHz bergantung pada bit TIMGxPRE dalam RCC. 2. Pemasa boleh selamat. 3. Tiada saluran tangkapan pada LPTIM.

DS13875 Wahyu 5

37/219
48

Berfungsi lebihview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Pemasa kawalan lanjutan (TIM1, TIM8)
Pemasa kawalan lanjutan (TIM1, TIM8) boleh dilihat sebagai penjana PWM tiga fasa yang dimultiplekskan pada 6 saluran. Mereka mempunyai output PWM pelengkap dengan masa mati yang boleh diprogramkan. Ia juga boleh dianggap sebagai pemasa tujuan am yang lengkap. Empat saluran bebas mereka boleh digunakan untuk: · tangkapan input · perbandingan output · Penjanaan PWM (mod sejajar tepi atau tengah) · output mod satu nadi
Jika dikonfigurasikan sebagai pemasa 16-bit standard, ia mempunyai ciri yang sama seperti pemasa tujuan umum. Jika dikonfigurasikan sebagai penjana PWM 16-bit, ia mempunyai keupayaan modulasi penuh (0-100 %).
Pemasa kawalan lanjutan boleh berfungsi bersama-sama dengan pemasa tujuan umum melalui ciri pautan pemasa untuk penyegerakan atau rantaian acara.
TIM1 dan TIM8 menyokong penjanaan permintaan DMA bebas.
Pemasa tujuan am (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Terdapat sepuluh pemasa tujuan am boleh disegerakkan yang dibenamkan dalam peranti STM32MP133C/F (lihat Jadual 4 untuk perbezaan). · TIM2, TIM3, TIM4, TIM5
TIM 2 dan TIM5 adalah berdasarkan pembilang naik/turun auto-muat semula 32-bit dan praskala 16-bit, manakala TIM3 dan TIM4 adalah berdasarkan pembilang naik/turun automatik 16-bit dan praskala 16-bit. Semua pemasa mempunyai empat saluran bebas untuk perbandingan tangkapan/output input, PWM atau output mod satu nadi. Ini memberikan sehingga 16 tangkapan input/perbandingan output/PWM pada pakej terbesar. Pemasa tujuan am ini boleh berfungsi bersama-sama, atau dengan pemasa tujuan am yang lain dan pemasa kawalan lanjutan TIM1 dan TIM8, melalui ciri pautan pemasa untuk penyegerakan atau rantaian acara. Mana-mana pemasa tujuan umum ini boleh digunakan untuk menjana output PWM. TIM2, TIM3, TIM4, TIM5 semuanya mempunyai penjanaan permintaan DMA bebas. Mereka mampu mengendalikan isyarat pengekod kuadratur (bertambah) dan output digital daripada satu hingga empat penderia kesan dewan. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Pemasa ini adalah berdasarkan pembilang muat semula automatik 16-bit dan praskala 16-bit. TIM13, TIM14, TIM16 dan TIM17 menampilkan satu saluran bebas, manakala TIM12 dan TIM15 mempunyai dua saluran bebas untuk perbandingan tangkapan/output input, PWM atau output mod satu nadi. Ia boleh disegerakkan dengan pemasa tujuan am berciri penuh TIM2, TIM3, TIM4, TIM5 atau digunakan sebagai pangkalan masa mudah. Setiap pemasa ini boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.
Pemasa asas (TIM6 dan TIM7)
Pemasa ini digunakan terutamanya sebagai asas masa 16-bit generik.
TIM6 dan TIM7 menyokong penjanaan permintaan DMA bebas.

38/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.26.4
3.26.5 3.26.6

Pemasa kuasa rendah (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Setiap pemasa kuasa rendah mempunyai jam bebas dan berjalan juga dalam mod Berhenti jika ia dicatatkan oleh LSE, LSI atau jam luaran. LPTIMx dapat membangunkan peranti daripada mod Berhenti.
Pemasa kuasa rendah ini menyokong ciri berikut: · Pembilang ke atas 16-bit dengan daftar autoreload 16-bit · Daftar bandingkan 16-bit · Output boleh dikonfigurasikan: nadi, PWM · Mod berterusan/satu pukulan · Pencetus input perisian/perkakasan boleh dipilih · Sumber jam boleh dipilih:
sumber jam dalaman: LSE, LSI, HSI atau APB jam sumber jam luaran melalui input LPTIM (berfungsi walaupun tanpa jam dalaman
sumber berjalan, digunakan oleh aplikasi pembilang nadi) · Penapis gangguan digital boleh diprogramkan · Mod pengekod
LPTIM2 dan LPTIM3 boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.
Pengawas bebas (IWDG1, IWDG2)
Anjing pemerhati bebas adalah berdasarkan downcounter 12-bit dan prescaler 8-bit. Ia dicatatkan daripada RC dalaman (LSI) 32 kHz bebas dan, kerana ia beroperasi secara bebas daripada jam utama, ia boleh beroperasi dalam mod Berhenti dan Tunggu Sedia. IWDG boleh digunakan sebagai pengawas untuk menetapkan semula peranti apabila masalah berlaku. Ia adalah perkakasan atau perisian boleh dikonfigurasikan melalui bait pilihan.
IWDG1 boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.
Pemasa generik (Cortex-A7 CNT)
Pemasa generik Cortex-A7 yang tertanam di dalam Cortex-A7 disuap oleh nilai daripada penjanaan pemasaan sistem (STGEN).
Pemproses Cortex-A7 menyediakan pemasa berikut: · pemasa fizikal untuk digunakan dalam mod selamat dan tidak selamat
Daftar untuk pemasa fizikal dibankkan untuk menyediakan salinan selamat dan tidak selamat. · pemasa maya untuk digunakan dalam mod tidak selamat · pemasa fizikal untuk digunakan dalam mod hipervisor
Pemasa generik bukan persisian yang dipetakan memori dan kemudiannya hanya boleh diakses oleh arahan koprosesor Cortex-A7 tertentu (cp15).

3.27

Penjanaan pemasa sistem (STGEN)
Penjanaan masa sistem (STGEN) menjana nilai kiraan masa yang memberikan konsisten view masa untuk semua pemasa generik Cortex-A7.

DS13875 Wahyu 5

39/219
48

Berfungsi lebihview

STM32MP133C/F

Penjanaan pemasaan sistem mempunyai ciri utama berikut: · 64-bit lebar untuk mengelakkan isu roll-over · Bermula dari sifar atau nilai boleh atur cara · Antara muka APB Kawalan (STGENC) yang membolehkan pemasa disimpan dan dipulihkan
merentas peristiwa powerdown · Antara muka APB baca sahaja (STGENR) yang membolehkan nilai pemasa dibaca oleh bukan-
perisian selamat dan alatan nyahpepijat · Penambahan nilai pemasa yang boleh dihentikan semasa nyahpepijat sistem
STGENC boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.

3.28

Jam masa nyata (RTC)
RTC menyediakan bangun automatik untuk mengurus semua mod kuasa rendah.RTC ialah pemasa/kaunter BCD bebas dan menyediakan jam/kalendar masa dalam sehari dengan gangguan penggera boleh atur cara.
RTC juga termasuk bendera bangun boleh atur cara berkala dengan keupayaan gangguan.
Dua daftar 32-bit mengandungi saat, minit, jam (format 12 atau 24 jam), hari (hari dalam seminggu), tarikh (hari bulan), bulan dan tahun, dinyatakan dalam format perpuluhan berkod binari (BCD). Nilai sub-saat juga tersedia dalam format binari.
Mod binari disokong untuk memudahkan pengurusan pemacu perisian.
Pampasan untuk 28-, 29- (tahun lompat), 30-, dan 31 hari bulan dilakukan secara automatik. Pampasan masa penjimatan siang juga boleh dilakukan.
Daftar 32-bit tambahan mengandungi subsaat penggera boleh atur cara, saat, minit, jam, hari dan tarikh.
Ciri penentukuran digital tersedia untuk mengimbangi sebarang sisihan dalam ketepatan pengayun kristal.
Selepas penetapan semula domain Sandaran, semua daftar RTC dilindungi daripada kemungkinan akses tulis parasit dan dilindungi oleh akses selamat.
Selagi bekalan voltage kekal dalam julat pengendalian, RTC tidak pernah berhenti, tanpa mengira status peranti (Mod Jalankan, mod kuasa rendah atau dalam set semula).
Ciri utama RTC adalah seperti berikut: · Kalendar dengan subsaat, saat, minit, jam (format 12 atau 24), hari (hari
minggu), tarikh (hari dalam bulan), bulan dan tahun · Pampasan penjimatan siang boleh diprogramkan oleh perisian · Penggera boleh atur cara dengan fungsi gangguan. Penggera boleh dicetuskan oleh mana-mana
gabungan medan kalendar. · Unit bangun automatik menjana bendera berkala yang mencetuskan bangun automatik
gangguan · Pengesanan jam rujukan: jam sumber kedua yang lebih tepat (50 atau 60 Hz) boleh
digunakan untuk meningkatkan ketepatan kalendar. · Penyegerakan tepat dengan jam luaran menggunakan ciri anjakan subsaat · Litar penentukuran digital (pembetulan pembilang berkala): Ketepatan 0.95 ppm, diperoleh dalam
tetingkap penentukuran beberapa saat

40/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

· Masaamp fungsi untuk penjimatan acara · Penyimpanan SWKEY dalam daftar sandaran RTC dengan akses bas terus ke SAE (bukan
boleh dibaca oleh CPU) · Gangguan/peristiwa boleh topeng:
Penggera A Penggera B Waktu gangguan bangunamp · Sokongan TrustZone: Penggera A boleh selamat sepenuhnya RTC, penggera B, pemasa bangun dan masaamp individu selamat atau tidak selamat
konfigurasi penentukuran RTC dilakukan dalam selamat pada konfigurasi tidak selamat

3.29

Tamper dan daftar sandaran (TAMP)
Daftar sandaran 32 x 32-bit dikekalkan dalam semua mod kuasa rendah dan juga dalam mod VBAT. Ia boleh digunakan untuk menyimpan data sensitif kerana kandungannya dilindungi oleh atamplitar pengesanan.
Tujuh tamppin input er dan lima tamper pin output tersedia untuk anti-tamper pengesanan. Bahagian luar tamppin boleh dikonfigurasikan untuk pengesanan tepi, tepi dan aras, pengesanan aras dengan penapisan, atau t aktifamper yang meningkatkan tahap keselamatan dengan menyemak secara automatik bahawa tamper pin tidak dibuka secara luaran atau dipintas.
TAMP ciri utama · 32 daftar sandaran (TAMP_BKPxR) dilaksanakan dalam domain RTC yang kekal
dihidupkan oleh VBAT apabila kuasa VDD dimatikan · 12 tamper pin tersedia (tujuh input dan lima output) · Mana-mana tamppengesanan boleh menjana masa RTCamp peristiwa. · Mana-mana tamppengesanan er memadamkan daftar sandaran. · Sokongan TrustZone:
TampKonfigurasi selamat atau tidak selamat Konfigurasi daftar sandaran dalam tiga kawasan bersaiz boleh dikonfigurasikan:
. satu kawasan selamat baca/tulis . satu tulis selamat/baca kawasan tidak selamat . satu kawasan baca/tulis tidak selamat · Pembilang monotonic

3.30

Antara muka litar bersepadu antara (I2C1, I2C2, I2C3, I2C4, I2C5)
Peranti ini membenamkan lima antara muka I2C.
Antara muka bas I2C mengendalikan komunikasi antara STM32MP133C/F dan bas I2C bersiri. Ia mengawal semua penjujukan, protokol, timbang tara dan pemasaan khusus bas I2C.

DS13875 Wahyu 5

41/219
48

Berfungsi lebihview

STM32MP133C/F

Peranti I2C menyokong: · Spesifikasi I2C-bas dan rev manual pengguna. 5 keserasian:
Mod hamba dan induk, keupayaan berbilang induk Mod Standard (Sm), dengan kadar bit sehingga 100 kbit/s Mod Pantas (Fm), dengan kadar bit sehingga 400 kbit/s Mod Cepat Plus (Fm+), dengan kadar bit sehingga 1 Mbit/s dan pemacu output 20 mA Penyediaan I/Os 7-bit pengalamatan bit dan mod 10 pengalamatan slave berbilang slave. dan masa tahan Regangan jam pilihan · Sistem pengurusan bas (SMBus) spesifikasi rev 7 keserasian: Perkakasan PEC (pemeriksaan ralat paket) penjanaan dan pengesahan dengan ACK
kawalan Protokol resolusi alamat (ARP) menyokong amaran SMBus · Protokol pengurusan sistem kuasa (PMBusTM) spesifikasi rev 1.1 Keserasian · Jam bebas: pilihan sumber jam bebas yang membolehkan kelajuan komunikasi I2C menjadi bebas daripada pengaturcaraan semula PCLK · Bangun dari mod Berhenti pada padanan alamat · Penapis hingar analog dan digital boleh atur cara · Penampan kebolehupayaan 1 bait dengan DMA
I2C3, I2C4 dan I2C5 boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.

3.31

Pemancar penerima tak segerak sejagat (USART1, USART2, USART3, USART6 dan UART4, UART5, UART7, UART8)
Peranti ini mempunyai empat pemancar penerima segerak universal terbenam (USART1, USART2, USART3 dan USART6) dan empat pemancar penerima tak segerak universal (UART4, UART5, UART7 dan UART8). Rujuk jadual di bawah untuk ringkasan ciri USARTx dan UARTx.
Antara muka ini menyediakan komunikasi tak segerak, sokongan IrDA SIR ENDEC, mod komunikasi berbilang pemproses, mod komunikasi separuh dupleks wayar tunggal dan mempunyai keupayaan induk/hamba LIN. Mereka menyediakan pengurusan perkakasan isyarat CTS dan RTS, dan Pemacu RS485 Dayakan. Mereka mampu berkomunikasi pada kelajuan sehingga 13 Mbit/s.
USART1, USART2, USART3 dan USART6 juga menyediakan mod Kad Pintar (mematuhi ISO 7816) dan keupayaan komunikasi seperti SPI.
Semua USART mempunyai domain jam bebas daripada jam CPU, membenarkan USARTx untuk membangunkan STM32MP133C/F daripada mod Berhenti menggunakan baudrates sehingga 200 Kbaud. Peristiwa bangun daripada mod Berhenti boleh diprogramkan dan boleh:
· mulakan pengesanan bit
· sebarang bingkai data yang diterima
· bingkai data terprogram khusus

42/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

Semua antara muka USART boleh disampaikan oleh pengawal DMA.

Jadual 5. Ciri USART/UART

Mod/ciri USART(1)

USART1/2/3/6

UART4/5/7/8

Kawalan aliran perkakasan untuk modem

X

X

Komunikasi berterusan menggunakan DMA

X

X

Komunikasi multiprosesor

X

X

Mod SPI segerak (tuan/hamba)

X

–

Mod kad pintar

X

–

Komunikasi separuh dupleks wayar tunggal IrDA SIR ENDEC blok

X

X

X

X

mod LIN

X

X

Domain dwi jam dan bangun daripada mod kuasa rendah

X

X

Tamat masa penerima mengganggu komunikasi Modbus

X

X

X

X

Pengesanan kadar baud automatik

X

X

Pemandu Dayakan

X

X

Panjang data USART

7, 8 dan 9 bit

1. X = disokong.

USART1 dan USART2 boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.

3.32

Antara muka persisian bersiri (SPI1, SPI2, SPI3, SPI4, SPI5) antara muka bunyi bersepadu (I2S1, I2S2, I2S3, I2S4)
Peranti ini menampilkan sehingga lima SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 dan SPI5) yang membolehkan komunikasi sehingga 50 Mbit/s dalam mod induk dan hamba, dalam mod half-duplex, fullduplex dan simplex. Prascaler 3-bit memberikan lapan frekuensi mod induk dan bingkai boleh dikonfigurasikan daripada 4 hingga 16 bit. Semua antara muka SPI menyokong mod nadi NSS, mod TI, pengiraan CRC perkakasan dan pendaraban Rx dan Tx FIFO terbenam 8-bit dengan keupayaan DMA.
I2S1, I2S2, I2S3 dan I2S4 dimultiplekskan dengan SPI1, SPI2, SPI3 dan SPI4. Ia boleh dikendalikan dalam mod induk atau hamba, dalam mod komunikasi dupleks penuh dan separuh dupleks, dan boleh dikonfigurasikan untuk beroperasi dengan resolusi 16- atau 32-bit sebagai saluran input atau output. Audio sampfrekuensi ling dari 8 kHz hingga 192 kHz disokong. Semua antara muka I2S menyokong penggandaan Rx dan Tx FIFO tertanam 8-bit dengan keupayaan DMA.
SPI4 dan SPI5 boleh ditakrifkan (dalam ETZPC) sebagai boleh diakses oleh perisian selamat sahaja.

3.33

Antara muka audio bersiri (SAI1, SAI2)
Peranti ini membenamkan dua SAI yang membenarkan reka bentuk banyak protokol audio stereo atau mono

DS13875 Wahyu 5

43/219
48

Berfungsi lebihview

STM32MP133C/F

seperti I2S, LSB atau MSB-justified, PCM/DSP, TDM atau AC'97. Output SPDIF tersedia apabila blok audio dikonfigurasikan sebagai pemancar. Untuk membawa tahap fleksibiliti dan kebolehkonfigurasian ini, setiap SAI mengandungi dua sub-blok audio bebas. Setiap blok mempunyai penjana jam sendiri dan pengawal talian I/O. Audio sampfrekuensi ling sehingga 192 kHz disokong. Di samping itu, sehingga lapan mikrofon boleh disokong terima kasih kepada antara muka PDM terbenam. SAI boleh berfungsi dalam konfigurasi induk atau hamba. Sub-blok audio boleh sama ada penerima atau pemancar dan boleh berfungsi secara serentak atau tidak segerak (berkenaan dengan yang lain). SAI boleh disambungkan dengan SAI lain untuk berfungsi secara serentak.

3.34

Antara muka penerima SPDIF (SPDIFRX)
SPDIFRX direka bentuk untuk menerima aliran S/PDIF yang mematuhi IEC-60958 dan IEC-61937. Piawaian ini menyokong strim stereo ringkas sehingga s tinggiampkadar dan bunyi sekeliling berbilang saluran yang dimampatkan, seperti yang ditakrifkan oleh Dolby atau DTS (sehingga 5.1).
Ciri utama SPDIFRX adalah seperti berikut: · Sehingga empat input tersedia · Pengesanan kadar simbol automatik · Kadar simbol maksimum: 12.288 MHz · Strim stereo dari 32 hingga 192 kHz disokong · Sokongan audio IEC-60958 dan IEC-61937, aplikasi pengguna · Pengurusan bit pariti · Komunikasi menggunakan DMA untuk audioamples · Komunikasi menggunakan DMA untuk kawalan dan maklumat saluran pengguna · Keupayaan mengganggu
Penerima SPDIFRX menyediakan semua ciri yang diperlukan untuk mengesan kadar simbol, dan menyahkod aliran data masuk. Pengguna boleh memilih input SPDIF yang dikehendaki, dan apabila isyarat yang sah tersedia, SPDIFRX semulaamples isyarat masuk, menyahkod aliran Manchester, dan mengenali bingkai, sub-bingkai dan elemen blok. SPDIFRX menghantar kepada data yang dinyahkod CPU dan bendera status yang berkaitan.
SPDIFRX juga menawarkan isyarat bernama spdif_frame_sync, yang bertukar pada kadar sub-bingkai S/PDIF yang digunakan untuk mengira s tepatampkadar untuk algoritma drift jam.

3.35

Antara muka MultiMediaCard input/output digital selamat (SDMMC1, SDMMC2)
Dua antara muka MultiMediaCard input/output digital selamat (SDMMC) menyediakan antara muka antara bas AHB dan kad memori SD, kad SDIO dan peranti MMC.
Ciri-ciri SDMMC termasuk yang berikut: · Pematuhan dengan Spesifikasi Sistem MultiMediaCard Terbenam Versi 5.1
Sokongan kad untuk tiga mod bas data yang berbeza: 1-bit (lalai), 4-bit dan 8-bit

44/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

(HS200 SDMMC_CK kelajuan terhad kepada kelajuan I/O maksimum yang dibenarkan)(HS400 tidak disokong)
· Keserasian penuh dengan versi MultiMediaCards sebelumnya (keserasian ke belakang)
· Pematuhan penuh dengan spesifikasi kad memori SD versi 4.1 (kelajuan SDR104 SDMMC_CK terhad kepada kelajuan I/O maksimum yang dibenarkan, mod SPI dan mod UHS-II tidak disokong)
· Pematuhan penuh dengan spesifikasi kad SDIO versi 4.0 Sokongan kad untuk dua mod bas data berbeza: 1-bit (lalai) dan 4-bit (kelajuan SDR104 SDMMC_CK terhad kepada kelajuan I/O maksimum yang dibenarkan, mod SPI dan mod UHS-II tidak disokong)
· Pemindahan data sehingga 208 Mbyte/s untuk mod 8-bit (bergantung pada kelajuan I/O maksimum yang dibenarkan)
· Data dan output arahan membolehkan isyarat mengawal pemacu dua arah luaran
· Pengawal DMA khusus dibenamkan dalam antara muka hos SDMMC, membenarkan pemindahan berkelajuan tinggi antara antara muka dan SRAM
· Sokongan senarai terpaut IDMA
· Bekalan kuasa khusus, VDDSD1 dan VDDSD2 untuk SDMMC1 dan SDMMC2 masing-masing, menghilangkan keperluan untuk sisipan penukar tahap pada antara muka kad SD dalam mod UHS-I
Hanya beberapa GPIO untuk SDMMC1 dan SDMMC2 tersedia pada pin bekalan VDDSD1 atau VDDSD2 khusus. Itu adalah sebahagian daripada GPIO but lalai untuk SDMMC1 dan SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Ia boleh dikenal pasti dalam jadual fungsi ganti dengan isyarat dengan akhiran “_VSD1” atau “_VSD2”.
Setiap SDMMC digandingkan dengan blok kelewatan (DLYBSD) yang membenarkan sokongan frekuensi data luaran melebihi 100 MHz.
Kedua-dua antara muka SDMMC mempunyai port konfigurasi yang boleh selamat.

3.36

Rangkaian kawasan pengawal (FDCAN1, FDCAN2)
Subsistem rangkaian kawasan pengawal (CAN) terdiri daripada dua modul CAN, memori RAM mesej kongsi dan unit penentukuran jam.
Kedua-dua modul CAN (FDCAN1 dan FDCAN2) mematuhi ISO 11898-1 (spesifikasi protokol CAN versi 2.0 bahagian A, B) dan spesifikasi protokol CAN FD versi 1.0.
Memori RAM mesej 10-Kbyte melaksanakan penapis, menerima FIFO, menerima penimbal, menghantar FIFO peristiwa dan menghantar penimbal (tambah pencetus untuk TTCAN). RAM mesej ini dikongsi antara dua modul FDCAN1 dan FDCAN2.
Unit penentukuran jam biasa adalah pilihan. Ia boleh digunakan untuk menjana jam yang ditentukur untuk FDCAN1 dan FDCAN2 daripada pengayun RC dalaman HSI dan PLL, dengan menilai mesej CAN yang diterima oleh FDCAN1.

DS13875 Wahyu 5

45/219
48

Berfungsi lebihview

STM32MP133C/F

3.37

Hos berkelajuan tinggi bas bersiri universal (USBH)
Peranti membenamkan satu hos berkelajuan tinggi USB (sehingga 480 Mbit/s) dengan dua port fizikal. USBH menyokong kedua-dua operasi rendah, kelajuan penuh (OHCI) serta kelajuan tinggi (EHCI) secara bebas pada setiap port. Ia menyepadukan dua transceiver yang boleh digunakan untuk sama ada kelajuan rendah (1.2 Mbit/s), kelajuan penuh (12 Mbit/s) atau operasi berkelajuan tinggi (480 Mbit/s). Transceiver berkelajuan tinggi kedua dikongsi dengan kelajuan tinggi OTG.
USBH mematuhi spesifikasi USB 2.0. Pengawal USBH memerlukan jam khusus yang dijana oleh PLL di dalam PHY berkelajuan tinggi USB.

3.38

USB on-the-go berkelajuan tinggi (OTG)
Peranti membenamkan satu peranti USB OTG berkelajuan tinggi (sehingga 480 Mbit/s) peranti/hos/periferal OTG. OTG menyokong kedua-dua operasi berkelajuan penuh dan berkelajuan tinggi. Transceiver untuk operasi berkelajuan tinggi (480 Mbit/s) dikongsi dengan port kedua Hos USB.
USB OTG HS mematuhi spesifikasi USB 2.0 dan dengan spesifikasi OTG 2.0. Ia mempunyai tetapan titik akhir yang boleh dikonfigurasikan perisian dan menyokong penggantungan/sambung semula. Pengawal USB OTG memerlukan jam 48 MHz khusus yang dijana oleh PLL di dalam RCC atau di dalam PHY berkelajuan tinggi USB.
Ciri utama USB OTG HS disenaraikan di bawah: · Saiz gabungan Rx dan Tx FIFO sebanyak 4 Kbyte dengan saiz FIFO dinamik · SRP (protokol permintaan sesi) dan sokongan HNP (protokol rundingan hos) · Lapan titik tamat dwiarah · 16 saluran hos dengan sokongan OUT berkala · Perisian boleh dikonfigurasikan kepada pengendalian kuasa OTG1.3 dan OTG2.0. · Semakan spesifikasi pengecasan bateri 2.0 sokongan · Sokongan HS OTG PHY · DMA USB Dalaman · HNP/SNP/IP di dalam (tidak memerlukan sebarang perintang luaran) · Untuk mod OTG/Hos, suis kuasa diperlukan sekiranya peranti berkuasa bas
bersambung.
Port konfigurasi USB OTG boleh selamat.

46/219

DS13875 Wahyu 5

STM32MP133C/F

Berfungsi lebihview

3.39

Antara muka MAC Gigabit Ethernet (ETH1, ETH2)
Peranti ini menyediakan dua pengawal capaian media gigabit (GMAC) patuh IEEE-802.3-2002 untuk komunikasi Ethernet LAN melalui antara muka bebas sederhana (MII) standard industri, antara muka bebas sederhana terkurang (RMII) atau antara muka bebas sederhana gigabit terkurang (RGMII).
Peranti memerlukan peranti antara muka fizikal luaran (PHY) untuk menyambung ke bas LAN fizikal (pasangan berpintal, gentian, dsb.). PHY disambungkan ke port peranti menggunakan 17 isyarat untuk MII, 7 isyarat untuk RMII atau 13 isyarat untuk RGMII dan boleh ditala menggunakan 25 MHz (MII, RMII, RGMII) atau 125 MHz (RGMII) daripada STM32MP133C/F atau daripada PHY.
Peranti termasuk ciri berikut: · Mod operasi dan antara muka PHY
Kadar pemindahan data 10-, 100-, dan 1000-Mbit/s Sokongan kedua-dua operasi dupleks penuh dan separuh dupleks Antara muka MII, RMII dan RGMII PHY · Kawalan pemprosesan Penapisan Paket Berbilang Lapisan: Penapisan MAC pada sumber (SA) dan destinasi (DA)
alamat dengan penapis sempurna dan cincang, VLAN tag-penapisan berasaskan dengan penapis sempurna dan cincang, Penapisan Lapisan 3 pada sumber IP (SA) atau alamat destinasi (DA), penapisan Lapisan 4 pada port sumber (SP) atau destinasi (DP) Pemprosesan VLAN berganda: penyisipan sehingga dua VLAN tags dalam laluan penghantaran, tag penapisan dalam laluan terima Sokongan IEEE 1588-2008/PTPv2 Menyokong statistik rangkaian dengan pembilang RMON/MIB (RFC2819/RFC2665) · Pemprosesan pemunggahan perkakasan Penyisipan atau pemadaman data permulaan dan permulaan bingkai (SFD) Integriti checksum offload engine untuk pengepala IP/ICMPCP/loading penerima: pengiraan dan perbandingan checksum Tindak balas permintaan ARP automatik dengan peranti Pembahagian TCP alamat MAC: pemisahan automatik paket TCP penghantaran besar kepada berbilang paket kecil · Mod kuasa rendah Ethernet cekap tenaga (standard IEEE 802.3az-2010) Paket bangun jauh dan pengesanan AMD Magic PacketTM
Kedua-dua ETH1 dan ETH2 boleh diprogramkan sebagai selamat. Apabila selamat, transaksi melalui antara muka AXI adalah selamat, dan daftar konfigurasi hanya boleh diubah suai dengan akses selamat.

DS13875 Wahyu 5

47/219
48

Berfungsi lebihview

STM32MP133C/F

3.40

Nyahpepijat infrastruktur
Peranti menawarkan ciri nyahpepijat dan surih berikut untuk menyokong pembangunan perisian dan penyepaduan sistem: · Penyahpepijatan titik putus · Pengesanan pelaksanaan kod · Instrumentasi perisian · JTAG port nyahpepijat · Port nyahpepijat wayar bersiri · Input dan output pencetus · Port jejak · Nyahpepijat dan komponen jejak Arm CoreSight
Nyahpepijat boleh dikawal melalui JTAG/ port akses nyahpepijat wayar bersiri, menggunakan alat penyahpepijatan standard industri.
Port jejak membolehkan data ditangkap untuk pengelogan dan analisis.
Akses nyahpepijat ke kawasan selamat didayakan oleh isyarat pengesahan dalam BSEC.

48/219

DS13875 Wahyu 5

STM32MP133C/F

Pinout, perihalan pin dan fungsi ganti

4

Pinout, perihalan pin dan fungsi ganti

Rajah 5. STM32MP133C/F LFBGA289 undian

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
KELUAR

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Rajah di atas menunjukkan bahagian atas pakej view.

DS13875 Wahyu 5

49/219
97

Pinout, perihalan pin dan fungsi ganti

STM32MP133C/F

Rajah 6. STM32MP133C/F TFBGA289 undian

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
KELUAR

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Rajah di atas menunjukkan bahagian atas pakej view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Wahyu 5

STM32MP133C/F

Pinout, perihalan pin dan fungsi ganti

Rajah 7. STM32MP133C/F TFBGA320 undian
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

CPU VDD

PE1

PD15

CPU VDD

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

CPU VDD

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

CPU VDD

VSS

VDD

CPU VDD

TERAS VDD

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

TERAS VDD

VSS

VDD

TERAS VDD

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ TETAP SEMULA
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

CPU VDD

PC15-

L

VBAT OSC32 PI3

VSS

_KELUAR

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

CPU VDD
TERAS VDD
VSS
VDD

VSS

VSS

VSS

VSS

VSS

TERAS VDD

VSS

VSS

TERAS VDD

VSS

VSS

VSS

VSS

VSS

VDD

TERAS VDD

VSS

VDD

TERAS VDD

VDDQ_ DDR
VSS
VDDQ_ DDR
TERAS VDD

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

TERAS VDD

VSS

VDD

TERAS VDD

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ KELUAR

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

TERAS VDD

VSS

VDD VDDQ_ TERAS DDR

VSS

PWR_ HIDUP

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ HIDUP

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Rajah di atas menunjukkan bahagian atas pakej view.

MSv65068V5

DS13875 Wahyu 5

51/219
97

Pinout, perihalan pin dan fungsi ganti

STM32MP133C/F

Jadual 6. Legenda / singkatan yang digunakan dalam jadual pinout

Nama

Singkatan

Definisi

Nama pin Jenis pin
Struktur I / O
Nota Fungsi ganti Fungsi tambahan

Melainkan dinyatakan sebaliknya, fungsi pin semasa dan selepas penetapan semula adalah sama dengan nama pin sebenar

S

Pin bekalan

I

Input sahaja pin

O

Output sahaja pin

I/O

Pin input/output

A

Pin tahap analog atau khas

FT(U/D/PD) 5 V bertoleransi I/O (dengan tarik-turun tetap / tarik-turun / boleh atur cara tarik-turun)

DDR

1.5 V, 1.35 V atau 1.2 VI/O untuk antara muka DDR3, DDR3L, LPDDR2/LPDDR3

A

Isyarat analog

RST

Tetapkan semula pin dengan perintang tarik yang lemah

_f(1) _a(2) _u(3) _h(4)

Pilihan untuk pilihan FT I/Os I2C FM+ Pilihan Analog (dibekalkan oleh VDDA untuk bahagian analog I/O) pilihan USB (dibekalkan oleh VDD3V3_USBxx untuk bahagian USB I/O) Output berkelajuan tinggi untuk taip 1.8V. VDD (untuk SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Pilihan berkelajuan sangat tinggi untuk taip 1.8V. VDD (untuk ETH, SPI, SDMMC, QUADSPI, TRACE)

Melainkan dinyatakan sebaliknya oleh nota, semua I/O ditetapkan sebagai input terapung semasa dan selepas penetapan semula

Fungsi dipilih melalui daftar GPIOx_AFR

Fungsi dipilih/didayakan secara langsung melalui daftar persisian

1. Struktur I/O yang berkaitan dalam Jadual 7 ialah: FT_f, FT_fh, FT_fvh 2. Struktur I/O yang berkaitan dalam Jadual 7 ialah: FT_a, FT_ha, FT_vha 3. Struktur I/O yang berkaitan dalam Jadual 7 ialah: FT_u 4. Struktur I/O yang berkaitan dalam Jadual 7 ialah: _ FTh FT_fvh, FT_vh, FT_ha, FT_vha 5. Struktur I/O yang berkaitan dalam Jadual 7 ialah: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Wahyu 5

STM32MP133C/F

Pinout, perihalan pin dan fungsi ganti

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

S

–

S

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

S

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(but)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(but)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(but)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(but)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Wahyu 5

53/219
97

Pinout, perihalan pin dan fungsi ganti

STM32MP133C/F

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F (bersambung)

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_h

I/O FT_f

I/O FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(but)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(but)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(but),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(but)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(but)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(but)

–

–

–
–
WKUP1
–

54/219

DS13875 Wahyu 5

STM32MP133C/F

Pinout, perihalan pin dan fungsi ganti

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F (bersambung)

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

S

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

S

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

S

–

S

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(but),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(but)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(but),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(but),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Wahyu 5

55/219
97

Pinout, perihalan pin dan fungsi ganti

STM32MP133C/F

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F (bersambung)

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_fh

I/O FT_fh

I/O FT_h

S

–

S

–

I/O FT

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(but),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Wahyu 5

STM32MP133C/F

Pinout, perihalan pin dan fungsi ganti

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F (bersambung)

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ KELUAR1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Wahyu 5

57/219
97

Pinout, perihalan pin dan fungsi ganti

STM32MP133C/F

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F (bersambung)

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(but),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Wahyu 5

STM32MP133C/F

Pinout, perihalan pin dan fungsi ganti

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F (bersambung)

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN –
–

DS13875 Wahyu 5

59/219
97

Pinout, perihalan pin dan fungsi ganti

STM32MP133C/F

Nombor Pin

Jadual 7. Definisi bola STM32MP133C/F (bersambung)

Fungsi bola

Nama pin (fungsi selepas
set semula)

Fungsi ganti

Fungsi tambahan

LFBGA289 TFBGA289 TFBGA320
Struktur I/O jenis pin
Nota

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

I/O FT_a

I/O FT_a I/O FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Wahyu 5

STM3

Dokumen / Sumber

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdf] Panduan Pengguna STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Rujukan

• Manual Pengguna