STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU အသုံးပြုသူလမ်းညွှန်

မာတိကာ ပုန်း

1 STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

2 သတ်မှတ်ချက်များ

3 Arm Cortex-A7 စနစ်ခွဲ

4 အမှတ်တရများ

5 DDR ထိန်းချုပ်ကိရိယာ

6 အမေးအဖြေများ

7 စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

7.1 ကိုးကား

8 ဆက်စပ်ပို့စ်များ

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

သတ်မှတ်ချက်များ

Core- Arm Cortex-A7
မှတ်ဉာဏ်များ- ပြင်ပ SDRAM၊ Embedded SRAM

ဒေတာဘတ်စ်- 16-bit အပြိုင်အင်တာဖေ့စ်
လုံခြုံရေး/ဘေးကင်းမှု- ပြန်လည်သတ်မှတ်ပြီး ပါဝါစီမံခန့်ခွဲမှု၊ LPLV-Stop2၊ အသင့်အနေအထား

ပက်ကေ့ချ်- LFBGA၊ TFBGA အနိမ့်ပိုင်း 0.5 မီလီမီတာ
နာရီစီမံခန့်ခွဲမှု

အထွေထွေ ရည်ရွယ်ချက် ထည့်သွင်းခြင်း/အထွက်များ
အပြန်အလှန်ချိတ်ဆက် Matrix

4 DMA ထိန်းချုပ်ကိရိယာများ
ဆက်သွယ်ရေးပစ္စည်းကိရိယာများ- 29 အထိ

လက်တံ ကိရိယာများ- ၆
တိုင်မာများ- ၂၄ အထိ၊ Watchdogs- ၂

Hardware Acceleration
အမှားရှာမုဒ်

Fuses- AES 3072 သော့များအတွက် ထူးခြားသော ID နှင့် HUK အပါအဝင် 256-bit
ECOPACK2 နှင့် ကိုက်ညီသည်။

Arm Cortex-A7 စနစ်ခွဲ

STM7MP32C/F ၏ Arm Cortex-A133 ခွဲစနစ်သည်...

အမှတ်တရများ

စက်တွင် ဒေတာသိမ်းဆည်းရန်အတွက် External SDRAM နှင့် Embedded SRAM တို့ ပါဝင်သည်...

DDR ထိန်းချုပ်ကိရိယာ

DDR3/DDR3L/LPDDR2/LPDDR3 ထိန်းချုပ်ကိရိယာသည် မှတ်ဉာဏ်ဝင်ရောက်ခွင့်ကို စီမံခန့်ခွဲသည်...

Power Supply Management
ဓာတ်အားထောက်ပံ့မှုအစီအစဉ်နှင့် ကြီးကြပ်သူသည် တည်ငြိမ်သော ဓာတ်အားပေးပို့မှုကို သေချာစေသည်...

နာရီစီမံခန့်ခွဲမှု
RCC သည် နာရီဖြန့်ဖြူးမှုနှင့် ဖွဲ့စည်းမှုများအား ကိုင်တွယ်ဆောင်ရွက်ပေးသည်...

အထွေထွေ ရည်ရွယ်ချက် အဝင်/အထွက်များ (GPIOs)
GPIO များသည် ပြင်ပစက်ပစ္စည်းများအတွက် ကြားခံစွမ်းရည်များကို ပံ့ပိုးပေးသည်...

TrustZone Protection Controller
ETZPC သည် ဝင်ရောက်ခွင့်အခွင့်အရေးများကို စီမံခန့်ခွဲခြင်းဖြင့် စနစ်လုံခြုံရေးကို မြှင့်တင်ပေးသည်...

Bus-Interconnect Matrix
matrix သည် မတူညီသော module များအကြား ဒေတာလွှဲပြောင်းခြင်းကို လွယ်ကူချောမွေ့စေသည်...

အမေးအဖြေများ

မေး- ဆက်သွယ်ရေး အရံအတားများ အများဆုံး ပံ့ပိုးထားသည့် အရေအတွက်မှာ အဘယ်နည်း။
A- STM32MP133C/F သည် ဆက်သွယ်ရေး အရံပစ္စည်း ၂၉ ခုအထိ ပံ့ပိုးပေးသည်။

မေး- Analog Peripherals ဘယ်လောက်ရှိလဲ။
A- စက်ပစ္စည်းသည် analog function အမျိုးမျိုးအတွက် analog အရံအရံ 6 ခုကို ပေးဆောင်သည်။

“`

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 အထိ 1 GHz၊ 2×ETH၊ 2×CAN FD၊ 2×ADC၊ တိုင်မာ ၂၄ ခု၊ အော်ဒီယို၊ crypto နှင့် adv။ လုံခြုံရေး
ဒေတာစာရွက် - ထုတ်လုပ်မှုဒေတာ

အင်္ဂါရပ်များ
ST ခေတ်မီနည်းပညာမူပိုင်ခွင့်ပါရှိပါသည်။
အူတိုင်
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte ပေါင်းစည်းထားသော အဆင့် 2 cache Arm® NEONTM နှင့် Arm® TrustZone®

အမှတ်တရများ
· ပြင်ပ DDR မှတ်ဉာဏ် 1 Gbyte အထိ LPDDR2/LPDDR3-1066 အထိ 16-bit အထိ DDR3/DDR3L-1066 16-bit အထိ
· အတွင်း SRAM ၏ 168 Kbytes- AXI SYSRAM ၏ 128 Kbytes + AHB SRAM ၏ 32 Kbytes နှင့် Backup domain တွင် 8 Kbytes SRAM
· Dual Quad-SPI memory interface · အထိအတွေ့အထိ လိုက်လျောညီထွေရှိသော ပြင်ပမှတ်ဉာဏ် ထိန်းချုပ်ကိရိယာ
16-bit ဒေတာဘတ်စ်- 8-bit ECC အထိ ပြင်ပ IC များနှင့် SLC NAND မှတ်ဉာဏ်များကို ချိတ်ဆက်ရန် အပြိုင်အင်တာဖေ့စ်
လုံခြုံရေး/ဘေးကင်းရေး
· Secure boot၊ TrustZone® အရံကိရိယာများ၊ 12 xtamp5 x တက်ကြွသော t အပါအဝင် er pins များampers
· အပူချိန်၊ အတွဲtage၊ ကြိမ်နှုန်းနှင့် 32 kHz စောင့်ကြည့်ခြင်း။
ပြန်လည်စတင်ခြင်းနှင့်ပါဝါစီမံခန့်ခွဲမှု
· 1.71 V မှ 3.6 VI/Os ထောက်ပံ့မှု (5 V-ခံနိုင်ရည်ရှိသော I/Os) · POR, PDR, PVD နှင့် BOR · On-chip LDOs (USB 1.8 V, 1.1 V) · Backup regulator (~0.9 V) · အတွင်းပိုင်းအပူချိန်အာရုံခံကိရိယာများ · ပါဝါနိမ့်သောမုဒ်များ- အိပ်စက်ခြင်း၊ ရပ်တန့်ခြင်း၊ L
LPLV-Stop2 နှင့် Standby

LFBGA

TFBGA

LFBGA289 (14 × 14mm) Pitch 0.8 မီလီမီတာ

TFBGA289 (9×9 mm) TFBGA320 (11×11 mm)၊
min pitch 0.5 mm

· အသင့်အနေအထားမုဒ်တွင် DDR ထိန်းသိမ်းမှု · PMIC အဖော်ချစ်ပ်အတွက် ထိန်းချုပ်မှုများ

နာရီစီမံခန့်ခွဲမှု
· အတွင်းပိုင်း အလှည့်အပြောင်းများ- 64 MHz HSI oscillator, 4 MHz CSI oscillator, 32 kHz LSI oscillator
· ပြင်ပ လှည့်ကွက်များ- 8-48 MHz HSE oscillator၊ 32.768 kHz LSE oscillator
· အပိုင်းပိုင်းမုဒ်ပါရှိသော 4 × PLLs

ယေဘူယျ ရည်ရွယ်ချက် အဝင်/အထွက်များ
· ကြားဖြတ်လုပ်ဆောင်နိုင်စွမ်းရှိသော လုံခြုံသော I/O ဆိပ်ကမ်း ၁၃၅ ခုအထိ
· 6 နှိုးအထိ

အပြန်အလှန်ချိတ်ဆက် matrix
· ဘတ်စ်ကားမက်ထရစ် 2 ခု 64-bit Arm® AMBA® AXI အပြန်အလှန်ချိတ်ဆက်မှု၊ 266 MHz 32-bit Arm® AMBA® AHB အပြန်အလှန်ချိတ်ဆက်မှု၊ 209 MHz အထိ

CPU ကိုဖြုတ်ရန် 4 DMA ထိန်းချုပ်ကိရိယာများ
· စုစုပေါင်း ရုပ်ပိုင်းဆိုင်ရာချန်နယ် 56 ခု
· 1 x မြန်နှုန်းမြင့် ယေဘူယျရည်ရွယ်ချက် မာစတာတိုက်ရိုက်မှတ်ဉာဏ်ဝင်ရောက်မှု ထိန်းချုပ်ကိရိယာ (MDMA)
· FIFO ပါရှိသော 3 × dual-port DMA များ နှင့် အကောင်းဆုံးသော အရံစီမံခန့်ခွဲမှုအတွက် router စွမ်းရည်များကို တောင်းဆိုသည်

စက်တင်ဘာလ 2024
ဤသည်မှာ ထုတ်လုပ်မှုအပြည့်ဖြင့် ထုတ်ကုန်တစ်ခု၏ အချက်အလက်ဖြစ်သည်။

DS13875 Rev 5

၅/၅
www.st.com

STM32MP133C/F

ဆက်သွယ်ရေးပစ္စည်း 29 ခုအထိ
· 5 × I2C FM+ (1 Mbit/s၊ SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s၊
ISO7816 အင်တာဖေ့စ်၊ LIN၊ IrDA၊ SPI) · 5 × SPI (50 Mbit/s၊ 4 full-duplex အပါအဝင်၊
အတွင်းပိုင်းအော်ဒီယို PLL သို့မဟုတ် ပြင်ပနာရီမှတစ်ဆင့် I2S အသံအတန်းတိကျမှန်ကန်မှု)(+2 QUADSPI + 4 USART နှင့်အတူ) · 2 × SAI (စတီရီယိုအသံ- I2S၊ PDM၊ SPDIF Tx) · SPDIF Rx သွင်းအားစု 4 ခုပါသော · 2 × SDMMC အထိ 8 bits (SD/e·MMCTM/SDIO ထိန်းချုပ်မှု) · 2 × CSD ပံ့ပိုးမှု USB 2 မြန်နှုန်းမြင့် Host သို့မဟုတ် 2.0 × USB 1 မြန်နှုန်းမြင့် Host

+ 1 × USB 2.0 မြန်နှုန်းမြင့် OTG တစ်ပြိုင်နက် · 2 x Ethernet MAC/GMAC IEEE 1588v2 ဟာ့ဒ်ဝဲ၊ MII/RMII/RGMII
6 analog အရံအတားများ
· 2-bit အမြင့်ဆုံး 12 × ADCs resolution 5 Msps အထိ
· 1 x အပူချိန်အာရုံခံကိရိယာ · sigma-delta modulator အတွက် 1 x ဒစ်ဂျစ်တယ် စစ်ထုတ်မှု
ချန်နယ် 4 ခုနှင့် စစ်ထုတ်မှု 2 ခုပါရှိသော (DFSDM) · ပြည်တွင်း သို့မဟုတ် ပြင်ပ ADC ရည်ညွှန်း VREF+
တိုင်မာ 24 ခုအထိနှင့် စောင့်ကြည့်မှု 2 ခုအထိ
· 2 IC/OC/PWM သို့မဟုတ် pulse counter နှင့် quadrature (incremental) encoder input အထိပါရှိသော 32 × 4-ဘစ်တိုင်မာများ
· 2 × 16-ဘစ် အဆင့်မြင့် တိုင်မာများ · 10 × 16-ဘစ် အထွေထွေ ရည်ရွယ်ချက် တိုင်မာများ (အပါအဝင်၊
PWM မပါဘဲ အခြေခံ တိုင်မာ 2 ခု) · 5 × 16-ဘစ် ပါဝါနည်းသော အချိန်တိုင်းကိရိယာများ · စက္ကန့်ပိုင်း တိကျမှုဖြင့် RTC ကို လုံခြုံအောင် ၊
ဟာ့ဒ်ဝဲပြက္ခဒိန် · 4 Cortex®-A7 စနစ်တိုင်မာများ (လုံခြုံသည်၊
လုံခြုံမှုမရှိသော၊ virtual၊ hypervisor) · 2 × လွတ်လပ်သော စောင့်ကြည့်စစ်ဆေးသူများ
Hardware အရှိန်မြှင့်ခြင်း။
· AES 128၊ 192၊ 256 DES/TDES

2 (လွတ်လပ်သော၊ အမှီအခိုကင်းသော) 5 (2 လုံခြုံသည်) 4 5 (3 လုံခြုံသည်)
4 + 4 (လုံခြုံစိတ်ချရသော USART 2 ခု အပါအဝင်)၊ အချို့သည် boot အရင်းအမြစ်ဖြစ်နိုင်သည်။
I2S မာစတာ/ကျွန်၊ PCM ထည့်သွင်းမှု၊ SPDIF-TX 4 ပေါက်များပါသည့် 2 (အသံချန်နယ် 2 ခုအထိ)
BCD ဖြင့် မြှုပ်သွင်းထားသော HSPHY သည် BCD ဖြင့် မြှုပ်ထားသော HS PHY (လုံခြုံအောင်ပြုလုပ်နိုင်သည်)၊
2 × HS သည် Host နှင့် OTG 4 သွင်းအားစုများကြားတွင် မျှဝေထားသည်။

2 (1 × TTCAN)၊ နာရီချိန်ညှိခြင်း၊ 10 Kbyte မျှဝေထားသော ကြားခံ 2 (8 + 8 ဘစ်များ) (လုံခြုံစိတ်ချရသော)၊ e·MMC သို့မဟုတ် SD သည် boot ရင်းမြစ် 2 SD ကတ်အင်တာဖေ့စ်များအတွက် စိတ်ကြိုက်ရွေးချယ်နိုင်သော သီးခြားပါဝါထောက်ပံ့မှုများ
1 (dual-quad) (securable)၊ boot source ဖြစ်နိုင်ပါသည်။

–
–
ဘူ့
–
ဘူ့
Boot Boot
(၄)

Parallel လိပ်စာ/ဒေတာ 8/16-bit FMC Parallel AD-mux 8/16-bit
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA ရေးနည်း
Hash True ကျပန်းနံပါတ် မီးစက် Fuses (တစ်ကြိမ်တည်း ပရိုဂရမ်ထုတ်နိုင်သော)

4 × CS၊ 4 × 64 Mbyte အထိ
ဟုတ်ပါသည်၊ 2× CS၊ SLC၊ BCH4/8၊ PTP နှင့် EEE (လုံခြုံစိတ်ချရသော) ဖြင့် 2 x (MII၊ RMI၊ RGMII) သည် boot source တစ်ခုဖြစ်နိုင်သည်။
ဖြစ်ရပ် ၃ ခု (လုံခြုံစိတ်ချရမှု ၁ ခု)၊ ၃၃-ချန်နယ် MDMA PKA (DPA ကာကွယ်မှုဖြင့်)၊ DES၊ TDES၊ AES (DPA အကာအကွယ်ဖြင့်)
(အားလုံးကို လုံခြုံစေပါသည်) SHA-1၊ SHA-224၊ SHA-256၊ SHA-384၊ SHA-512၊ SHA-3၊ HMAC
(လုံခြုံစိတ်ချရသော) True-RNG (လုံခြုံစိတ်ချရသော) 3072 ထိရောက်သောဘစ်များ (အသုံးပြုသူအတွက် လုံခြုံသော၊ 1280 ဘစ်များ ရနိုင်သည်)

–
Boot –
–

၅/၅

DS13875 Rev 5

STM32MP133C/F

ဖော်ပြချက်

ဇယား 1. STM32MP133C/F အင်္ဂါရပ်များနှင့် အရံအရေအတွက်များ (ဆက်ရန်)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF အထွေထွေ

အင်္ဂါရပ်များ

LFBGA289

TFBGA289

TFBGA320

ကြားဖြတ်ပါရှိသော GPIOs (စုစုပေါင်းအရေအတွက်)

(၄) ၉၀၀၊

လုံခြုံသော GPIOs နိုးထရန် ပင်နံပါတ်များ

အားလုံး
6

Tamper pins (တက်ကြွသော tamper)

(၉း၂၀)၊

DFSDM အထိ 12-bit ထပ်တူပြုထားသော ADC

စစ်ထုတ်မှု 4 ခုပါသော ထည့်သွင်းချန်နယ် 2 ခု

–

2(3) (5-bit တစ်ခုစီတွင် 12 Msps အထိ) (လုံခြုံနိုင်သည်)

ADC1- 19x အတွင်းပိုင်း အပါအဝင် ချန်နယ် 1 ခု၊ အတွက် ရနိုင်သော ချန်နယ် 18 ခု

စုစုပေါင်း 12-bit ADC ချန်နယ်များ

8x ကွဲပြားမှုအပါအဝင်အသုံးပြုသူ

–

ADC2- 18x အတွင်းပိုင်း အပါအဝင် ချန်နယ် 6 ခု၊ အတွက် ရနိုင်သော ချန်နယ် 12 ခု

6x ကွဲပြားမှုအပါအဝင်အသုံးပြုသူ

အတွင်းပိုင်း ADC VREF VREF+ အဝင် ပင်နံပါတ်

1.65 V၊ 1.8 V၊ 2.048 V၊ 2.5 V သို့မဟုတ် VREF+ ထည့်သွင်းမှု –
ဟုတ်ကဲ့

1. QUADSPI သည် သီးခြား GPIO များမှသော်လည်းကောင်း သို့မဟုတ် အချို့သော FMC Nand8 boot GPIOs (PD4, PD1, PD5, PE9, PD11, PD15 (ဇယား 7: STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များကို ကြည့်ပါ) ကိုအသုံးပြု၍ စတင်နိုင်သည်)။
2. ဤစုစုပေါင်း GPIO အရေအတွက်တွင် J လေးခုပါဝင်သည်။TAG GPIO နှင့် BOOT GPIO သုံးခုကို အကန့်အသတ်ဖြင့်အသုံးပြုခြင်း (နယ်နိမိတ်စကင်န် သို့မဟုတ် စတင်စဉ်အတွင်း ပြင်ပစက်ပစ္စည်းချိတ်ဆက်မှုနှင့် ကွဲလွဲမှုရှိနိုင်သည်)။
3. ADC နှစ်ခုလုံးကို အသုံးပြုသောအခါ၊ kernel နာရီသည် ADC နှစ်ခုလုံးအတွက် တူညီသင့်ပြီး မြှုပ်ထားသော ADC prescalers များကို အသုံးမပြုနိုင်ပါ။
4. ထို့အပြင်၊ အတွင်းပိုင်းချန်နယ်များလည်း ရှိသည်- ADC1 အတွင်းပိုင်းချန်နယ်- VREFINT – ADC2 အတွင်းပိုင်းချန်နယ်များ- အပူချိန်၊ အတွင်းပိုင်း voltage ရည်ညွှန်းချက်၊ VDDCORE၊ VDDCPU၊ VDDQ_DDR၊ VBAT / 4။

DS13875 Rev 5

၅/၅
48

ဖော်ပြချက် ၁၈/၂၁၉

STM32MP133C/F

ပုံ 1. STM32MP133C/F ဘလောက်ပုံစံ

IC ပစ္စည်းများ

@VDDA

HSI

AXIM- လက်မောင်း 64-bit AXI အပြန်အလှန်ချိတ်ဆက်မှု (266 MHz) T

@VDDCPU

GIC

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32K D$

32K I$

CNT (တိုင်မာ) T

ETM

2561K2B8LK2B$L+2$SCU T
async

128 bits

CSI

LSI

အမှားရှာအတွေ့ဆုံးamp

မီးစက် TSGEN

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB ဖြစ်ပါတယ်။

2 x ETH MAC
10/100/1000 (GMII မရှိ)

FIFO

BKPSRAM 8KB

RNG

HASH

16b PHY

DDRCTRL ၅၈
LPDDR2/3၊ DDR3/3L

async

CRYP

SAES

DDRMCE T TZC T

DDRPHYC
T

DLY

8b QUADSPI (dual) T

၁၀ခ

FMC

CRC

DLYBSD1

(SDMMC1 DLY ထိန်းချုပ်မှု)

DLYBSD2

(SDMMC2 DLY ထိန်းချုပ်မှု)

DLYBQS

(QUADSPI DLY ထိန်းချုပ်မှု)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

USBH

(2xHS လက်ခံဆောင်ရွက်ပေးသူ)

PLLUSB

FIFO

PKA

FIFO

T MDMA 32 လိုင်းများ

AGIMC TT

17 16b Trace port

ETZPC

IWDG1

@VBAT

BSEC

OTP Fuses

@VDDA

RTC / AWU

TAMP / Backup regs T

@VBAT

LSE (32kHz XTAL)

စနစ်အချိန်ကိုက် STGENC

မျိုးဆက်

STGENR

USBPHYC
(USB 2 x PHY ထိန်းချုပ်မှု)
IWDG2

@VBAT

@VDDA

VREFBUF

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

BOOT တံသင်

SYSCFG

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI1

SAI2

4ch DFSDM

ကြားခံ 10KB CCU

FDCAN ၁

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

async AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
၃ ချောင်း
DMAMUX1
DMA2
၃ ချောင်း

DMAMUX2

DMA3
၃ ချောင်း

PMB (လုပ်ငန်းစဉ်စောင့်ကြည့်)
DTS (ဒစ်ဂျစ်တယ်အပူချိန်အာရုံခံကိရိယာ)

ထယ်၊tage အားပြိုင်မှုများ

@VDDA

ထောက်ပံ့ရေးကြီးကြပ်မှု

FIFO

2×2 မက်ထရစ်
AHB2APB

64 ဘစ် AXI

64bits AXI မာစတာ

32 bits AHB 32 bits AHB မာစတာ

32 bits APB

TrustZone လုံခြုံရေးကာကွယ်မှု

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB- Arm 32-bit multi-AHB bus matrix (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

PLL1/2/3/4

RCC

T PWR

EXTI

16 ext

176

USBO

(OTG HS)

PHY

12b ADC1

12b ADC2

GPIOA

၁၀ခ

.ရာဝတီ

၁၀ခ

ကုလသမဂ္ဂ

၁၀ခ

ဇဝေဇဝါ

၁၀ခ

GPIOE

၁၀ခ

IOရာဝတီ

၁၀ခ

GPIOG 16b ၁၆

GPIOH

၁၀ခ

GPIOI

၁၀ခ

AHB2APB

USART1

Smartcard IrDA

USART2

Smartcard IrDA

SPI4/I2S4

SPI5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

Filter Filter Filter

TIM12

၁၀ခ

TIM13

၁၀ခ

TIM14

၁၀ခ

TIM15

၁၀ခ

TIM16

၁၀ခ

TIM17

၁၀ခ

TIM2 TIM3 TIM4

၁၀ခ

TIM5 TIM6 TIM7

၁၀ခ

LPTIM1 16b

USART3

Smartcard IrDA

UART4

UART5

UART7

UART8

စစ်ထုတ်ရန်စစ်ထုတ်သည်

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6

Smartcard IrDA

SPI1/I2S1

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.1
3.1.1
3.1.2

Arm Cortex-A7 စနစ်ခွဲ
အင်္ဂါရပ်များ
· ARMv7-A ဗိသုကာ · 32-Kbyte L1 ညွှန်ကြားချက် ကက်ရှ် · 32-Kbyte L1 ဒေတာ ကက်ရှ် · 128-Kbyte အဆင့်2 ကက်ရှ် · Arm + Thumb®-2 ညွှန်ကြားချက်အစုံ · Arm TrustZone လုံခြုံရေး နည်းပညာ · Arm NEON အဆင့်မြင့် SIMD · DSP နှင့် SIMD တိုးချဲ့မှုများ · VFPv4 floating-point · ဟာ့ဒ်ဝဲ ဗီဇဆိုင်ရာ ပံ့ပိုးမှု ·g မျှဝေထားသော အရံအတားအဆီးများ 160 ပါရှိသော ကြားဖြတ်ထိန်းချုပ်သူ (GIC) · ပေါင်းစပ်ထားသော ယေဘုယျအချိန်တိုင်းကိရိယာ (CNT)
ကျော်view
Cortex-A7 ပရိုဆက်ဆာသည် အလွန်စွမ်းအင်သက်သာသော အသုံးချပရိုဆက်ဆာဖြစ်ပြီး စွမ်းဆောင်ရည်မြင့် ဝတ်ဆင်နိုင်သော ကိရိယာများနှင့် အခြားသော ပါဝါနိမ့်ထည့်သွင်းထားသည့် အသုံးချပရိုဂရမ်များတွင် ကြွယ်ဝစွာ စွမ်းဆောင်နိုင်စေရန် ဒီဇိုင်းထုတ်ထားသည့် ပရိုဆက်ဆာတစ်ခုဖြစ်သည်။ ၎င်းသည် Cortex-A20 ထက် 5% ပိုသော single thread စွမ်းဆောင်ရည်ကို ထောက်ပံ့ပေးပြီး Cortex-A9 ထက် အလားတူစွမ်းဆောင်ရည်ကို ပေးပါသည်။
Cortex-A7 သည် ဟာ့ဒ်ဝဲ၊ NEON နှင့် 15-bit AMBA 17 AXI bus interface တွင် virtualization ပံ့ပိုးမှုအပါအဝင် စွမ်းဆောင်ရည်မြင့် Cortex-A128 နှင့် CortexA4 ပရိုဆက်ဆာများ၏ အင်္ဂါရပ်အားလုံးကို ပေါင်းစပ်ထားသည်။
Cortex-A7 ပရိုဆက်ဆာသည် စွမ်းအင်သက်သာသော 8-s ကို တည်ဆောက်သည်။tagCortex-A5 ပရိုဆက်ဆာ၏ e ပိုက်လိုင်း။ ၎င်းသည် ပါဝါနည်းပါးမှုအတွက် ဒီဇိုင်းထုတ်ထားသည့် ပေါင်းစပ် L2 ကက်ရှ်တစ်ခုမှလည်း အကျိုးကျေးဇူးများ ၊ ငွေပေးငွေယူ latencies နည်းပါးပြီး cache ပြုပြင်ထိန်းသိမ်းမှုအတွက် ပိုမိုကောင်းမွန်သော OS ပံ့ပိုးမှုဖြင့် အကျိုးကျေးဇူးများ ရရှိစေပါသည်။ ၎င်းအပြင်၊ 64-ဘစ် loadstore လမ်းကြောင်း၊ 128-bit AMBA 4 AXI ဘတ်စ်ကားများနှင့် TLB အရွယ်အစား (256 entry၊ Cortex-A128 နှင့် Cortex-A9 အတွက် 5 entry မှ XNUMX entry မှ XNUMX ခုအထိ) ပါ၀င်သည်) ကဲ့သို့သော ကြီးမားသော workload များအတွက် စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပါသည်။ web ရှာဖွေကြည့်ရှုခြင်း။
Thumb-2 နည်းပညာ
ညွှန်ကြားချက်များ သိုလှောင်မှုအတွက် မမ်မိုရီလိုအပ်ချက်ကို 30% အထိ လျှော့ချပေးကာ သမားရိုးကျ လက်မောင်းကုဒ်၏ အထွတ်အထိပ် စွမ်းဆောင်ရည်ကို ပေးဆောင်သည်။
TrustZone နည်းပညာ
ဒစ်ဂျစ်တယ်အခွင့်အရေးစီမံခန့်ခွဲမှုမှ အီလက်ထရွန်းနစ်ငွေပေးချေမှုအထိ လုံခြုံရေးအပလီကေးရှင်းများ၏ ယုံကြည်စိတ်ချရသော အကောင်အထည်ဖော်မှုကို သေချာစေသည်။ နည်းပညာနှင့် စက်မှုလုပ်ငန်းလုပ်ဖော်ကိုင်ဖက်များထံမှ ကျယ်ပြန့်သော ပံ့ပိုးကူညီမှု။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

နီယွန်
NEON နည်းပညာသည် ဗီဒီယိုကုဒ်/ကုဒ်နံပါတ်၊ 2D/3D ဂရပ်ဖစ်၊ ဂိမ်းဆော့ခြင်း၊ အသံနှင့် စကားပြောလုပ်ဆောင်ခြင်း၊ ရုပ်ပုံလုပ်ဆောင်ခြင်း၊ တယ်လီဖုန်းနှင့် အသံပေါင်းစပ်ခြင်းစသည့် မာလ်တီမီဒီယာနှင့် အချက်ပြလုပ်ဆောင်ခြင်းဆိုင်ရာ အယ်လဂိုရီသမ်များကို အရှိန်မြှင့်နိုင်သည်။ Cortex-A7 သည် Cortex-A7 ရေပေါ်မှတ်ယူနစ် (FPU) ၏ စွမ်းဆောင်ရည်နှင့် လုပ်ဆောင်နိုင်စွမ်းကို ပံ့ပိုးပေးသည့် အင်ဂျင်နှင့် မီဒီယာနှင့် အချက်ပြလုပ်ဆောင်ခြင်းဆိုင်ရာ လုပ်ဆောင်ချက်များကို အရှိန်မြှင့်ရန်အတွက် NEON အဆင့်မြင့် SIMD လမ်းညွှန်ချက်အစုံကို အကောင်အထည်ဖော်ပေးပါသည်။ NEON သည် 7-, 64- နှင့် 128-ဘစ် ကိန်းပြည့်နှင့် 8-ဘစ် ရေပေါ်အချက် ဒေတာ ပမာဏများထက် ကြွယ်ဝသော SIMD လုပ်ဆောင်ချက်များကို ပံ့ပိုးပေးသည့် အပိုဆောင်း 16-bit နှင့် 32-bit မှတ်ပုံတင်ခြင်းအစုံကို ပံ့ပိုးပေးရန်အတွက် NEON သည် Cortex-A32 ပရိုဆက်ဆာ FPU ကို တိုးချဲ့ပေးပါသည်။
Hardware virtualization
ဒေတာစီမံခန့်ခွဲမှုနှင့် ခုံသမာဓိစီရင်ဆုံးဖြတ်ခြင်းအတွက် အလွန်ထိရောက်သော ဟာ့ဒ်ဝဲပံ့ပိုးမှုဖြင့် ဆော့ဖ်ဝဲလ်ပတ်ဝန်းကျင်များနှင့် ၎င်းတို့၏အက်ပ်လီကေးရှင်းများသည် စနစ်စွမ်းဆောင်ရည်များကို တစ်ပြိုင်နက် ဝင်ရောက်ကြည့်ရှုနိုင်မည်ဖြစ်သည်။ ၎င်းသည် တစ်ခုနှင့်တစ်ခု ကောင်းစွာ သီးခြားခွဲထားသည့် virtual ပတ်ဝန်းကျင်များဖြင့် ကြံ့ခိုင်သော စက်ပစ္စည်းများကို နားလည်နိုင်စေပါသည်။
L1 ကက်ရှ်များကို ပိုမိုကောင်းမွန်အောင်ပြုလုပ်ထားသည်။
စွမ်းဆောင်ရည်နှင့် ပါဝါပိုကောင်းအောင်ပြုလုပ်ထားသော L1 ကက်ရှ်များသည် စွမ်းဆောင်ရည်ကို မြှင့်တင်ရန်နှင့် ပါဝါသုံးစွဲမှု အနည်းဆုံးဖြစ်စေရန်အတွက် အနည်းငယ်မျှသာ ဝင်ရောက်နိုင်သော latency နည်းပညာများကို ပေါင်းစပ်ထားသည်။
ပေါင်းစပ်ထားသော L2 cache ထိန်းချုပ်ကိရိယာ
ကြိမ်နှုန်းမြင့်သော ကက်ရှ်မမ်မိုရီသို့ ကြာမြင့်ချိန်နည်းပါးပြီး လှိုင်းနှုန်းမြင့်ဝင်ရောက်ခွင့်ကို ပံ့ပိုးပေးသည် သို့မဟုတ် off-chip မမ်မိုရီဝင်ရောက်မှုနှင့်ဆက်စပ်နေသော ပါဝါသုံးစွဲမှုကို လျှော့ချရန်။
Cortex-A7 ရေပေါ်မှတ်ယူနစ် (FPU)
FPU သည် Arm floating-point coprocessor ၏ယခင်မျိုးဆက်များနှင့်တွဲဖက်သော ဆော့ဖ်ဝဲလ်ဖြစ်သည့် Arm VFPv4 ဗိသုကာနှင့် တွဲဖက်အသုံးပြုနိုင်သော စွမ်းဆောင်ရည်မြင့် တစ်ခုတည်းနှင့် နှစ်ဆသော တိကျသော floating-point ညွှန်ကြားချက်များကို ပံ့ပိုးပေးပါသည်။
Snoop ထိန်းချုပ်မှုယူနစ် (SCU)
SCU သည် အပြန်အလှန်ချိတ်ဆက်မှု၊ ခုံသမာဓိ၊ ဆက်သွယ်ရေး၊ ကက်ရှ်သို့ ကက်ရှ်နှင့် စနစ်မှတ်ဉာဏ်လွှဲပြောင်းမှုများ၊ ပရိုဆက်ဆာအတွက် ကက်ရှ်အစပ်အဟပ်နှင့် အခြားစွမ်းရည်များကို စီမံခန့်ခွဲရန် တာဝန်ရှိသည်။
ဤစနစ်ပေါင်းစပ်မှုသည် OS ဒရိုက်ဗာတစ်ခုစီအတွင်း ဆော့ဖ်ဝဲပေါင်းစပ်မှုကို ထိန်းသိမ်းရာတွင် ပါဝင်သော ဆော့ဖ်ဝဲရှုပ်ထွေးမှုကိုလည်း လျှော့ချပေးသည်။
ယေဘူယျ ကြားဖြတ်ထိန်းချုပ်ကိရိယာ (GIC)
စံချိန်စံညွှန်းပြည့်မီပြီး ဗိသုကာဖန်တီးထားသော ကြားဖြတ်ထိန်းချုပ်ကိရိယာကို အကောင်အထည်ဖော်ခြင်းဖြင့်၊ GIC သည် ပရိုဆက်ဆာအချင်းချင်း ဆက်သွယ်မှုနှင့် စနစ်အနှောင့်အယှက်များကို လမ်းကြောင်းတင်ခြင်းနှင့် ဦးစားပေးခြင်းအတွက် ကြွယ်ဝပြီး လိုက်လျောညီထွေရှိသော ချဉ်းကပ်မှုကို ပေးပါသည်။
ဆော့ဖ်ဝဲလ်ထိန်းချုပ်မှုအောက်တွင်၊ ဟာ့ဒ်ဝဲကို ဦးစားပေးထားသော၊ လည်ပတ်မှုစနစ်နှင့် TrustZone ဆော့ဖ်ဝဲလ်စီမံခန့်ခွဲမှုအလွှာကြားတွင် ဖြတ်တောက်ထားသော သီးခြားလွတ်လပ်သော အနှောင့်အယှက် 192 ခုအထိ ပံ့ပိုးပေးခြင်း။
ဤလမ်းကြောင်းပြောင်းလွယ်မှုနှင့် လည်ပတ်မှုစနစ်သို့ အနှောင့်အယှက်များကို virtualization ပြုလုပ်ခြင်းအတွက် ပံ့ပိုးမှုသည် hypervisor ကိုအသုံးပြု၍ ဖြေရှင်းချက်တစ်ခု၏စွမ်းရည်များကို မြှင့်တင်ရန် လိုအပ်သော အဓိကအင်္ဂါရပ်များထဲမှ တစ်ခုကို ပေးဆောင်သည်။

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.2
3.2.1
3.2.2

အမှတ်တရများ
ပြင်ပ SDRAM
STM32MP133C/F စက်ပစ္စည်းများသည် အောက်ပါတို့ကို ပံ့ပိုးပေးသည့် ပြင်ပ SDRAM အတွက် ထိန်းချုပ်ကိရိယာကို မြှုပ်နှံထားသည်- · LPDDR2 သို့မဟုတ် LPDDR3၊ 16-ဘစ်ဒေတာ၊ 1 Gbyte အထိ၊ 533 MHz အထိ နာရီ · DDR3 သို့မဟုတ် DDR3L၊ 16-ဘစ်ဒေတာ၊ 1 Gbyte အထိ၊ 533 MHz အထိ
SRAM ထည့်သွင်းထားသည်။
စက်ပစ္စည်းအားလုံး၏အင်္ဂါရပ်- · SYSRAM: 128 Kbytes (ပရိုဂရမ်အရွယ်အစား လုံခြုံသောဇုန်ဖြင့်) · AHB SRAM: 32 Kbytes (လုံခြုံစိတ်ချရသော) · BKPSRAM (အရန်သိမ်းဆည်းနိုင်သော SRAM): 8 Kbytes
ဤဧရိယာ၏ အကြောင်းအရာကို မလိုလားအပ်သော စာရေးသားဝင်ရောက်မှုများမှ ကာကွယ်ထားပြီး Standby သို့မဟုတ် VBAT မုဒ်တွင် ထိန်းသိမ်းထားနိုင်သည်။ BKPSRAM ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ အသုံးပြုခွင့်အဖြစ် သတ်မှတ်နိုင်သည်။

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 ထိန်းချုပ်ကိရိယာ (DDRCTRL)

DDRCTRL DDRPHYC နှင့် ပေါင်းစပ်ထားသော DDR memory subsystem အတွက် ပြီးပြည့်စုံသော memory interface solution ကို ပေးပါသည်။ · 64-bit AMBA 4 AXI အပေါက်များ အင်တာဖေ့စ် (XPI) တစ်လုံး · ထိန်းချုပ်ကိရိယာသို့ AXI နာရီအဖြစ် အညီဖြစ်စေသော · DDR မမ်မိုရီ ဆိုက်ဖာအင်ဂျင် (DDRMCE) AES-128 DDR တွင် ပျံသန်းမှုတွင် ရေးသားခြင်းပါ၀င်သည်
ကုဒ်ဝှက်ခြင်း/ဖတ်ရန် စာဝှက်စနစ်။ · ပံ့ပိုးထားသော စံနှုန်းများ
JEDEC DDR3 SDRAM သတ်မှတ်ချက်၊ DDR79/3L အတွက် JESD3-3E အတွက် 16-bit မျက်နှာပြင်
JEDEC LPDDR2 SDRAM သတ်မှတ်ချက်၊ LPDDR209 အတွက် JESD2-2E
JEDEC LPDDR3 SDRAM သတ်မှတ်ချက်၊ LPDDR209 အတွက် JESD3-3B အတွက် 16-bit မျက်နှာပြင်
· အဆင့်မြင့်အချိန်ဇယားဆွဲသူနှင့် SDRAM အမိန့်ပေးစနစ် · ပရိုဂရမ်ထုတ်နိုင်သော ဒေတာအကျယ် (16-ဘစ်) သို့မဟုတ် ဒေတာတစ်ဝက်အကျယ် (8-ဘစ်) · ဖတ်ရှုခြင်းတွင် လမ်းကြောင်းသုံးမျိုးနှင့် ရေးထားသည့် လမ်းကြောင်းနှစ်ခုပါရှိသော အဆင့်မြင့် QoS ပံ့ပိုးမှု · ဦးစားပေးအသွားအလာကို ငတ်မွတ်ခြင်းမှ ရှောင်ရှားရန် ရွေးချယ်စရာများ · ရေး-ဖတ်ပြီးနောက် (WAR) နှင့် ဖတ်ရှုပြီးနောက် (WAR) အပေါ်တွင် ဆက်စပ်မှုရှိကြောင်း အာမခံပါသည်။
AXI ပို့တ်များ · ဆက်တိုက် အရှည်ရွေးချယ်စရာများအတွက် ပရိုဂရမ်ထုတ်နိုင်သော ပံ့ပိုးမှု (4၊ 8၊ 16) · တူညီသောလိပ်စာသို့ စာများစွာကို ပေါင်းစည်းနိုင်စေရန် ပေါင်းစပ်ရေးသားခြင်း
single write · Single rank configuration

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

· ပရိုဂရမ်လုပ်နိုင်သော အချိန်အတွက် ငွေပေးငွေယူရောက်ရှိမှု မရှိခြင်းကြောင့် ဖြစ်ပေါ်လာသော အလိုအလျောက် SDRAM ပါဝါချခြင်းနှင့် ထွက်ပေါက်ကို ပံ့ပိုးပေးခြင်း
· ငွေပေးငွေယူရောက်ရှိမှုနည်းပါးခြင်းကြောင့် ဖြစ်ပေါ်လာသော အလိုအလျောက်နာရီရပ်တန့်ခြင်း (LPDDR2/3) အဝင်အထွက်ကို ပံ့ပိုးပေးခြင်း
· ဟာ့ဒ်ဝဲ ပါဝါနည်းသော အင်တာဖေ့စ်မှတစ်ဆင့် ပရိုဂရမ်လုပ်နိုင်သော အချိန်အတွက် ငွေပေးငွေယူရောက်ရှိမှု မရှိခြင်းကြောင့် ဖြစ်ပေါ်လာသော အလိုအလျောက် ပါဝါနိမ့်မုဒ် လည်ပတ်မှုကို ပံ့ပိုးပေးခြင်း
· ပရိုဂရမ်ထုတ်နိုင်သော စာမျက်နှာပေါ်လစီ · အလိုအလျောက် သို့မဟုတ် ဆော့ဖ်ဝဲထိန်းချုပ်မှုအောက်တွင် ကိုယ်တိုင်ဝင်ရောက်ခြင်းနှင့် ပြန်လည်စတင်ခြင်းအား ပံ့ပိုးပေးခြင်း · ဆော့ဖ်ဝဲလ်ထိန်းချုပ်မှုအောက်တွင် နက်ရှိုင်းသော ပါဝါချွေတာခြင်းနှင့် ထွက်ပေါက်များကို ပံ့ပိုးပေးခြင်း (LPDDR2 နှင့်
LPDDR3) · ဆော့ဖ်ဝဲလ်ထိန်းချုပ်မှုအောက်တွင် တိကျပြတ်သားသော SDRAM မုဒ်စာရင်းသွင်းအပ်ဒိတ်များကို ပံ့ပိုးပေးခြင်း · အပလီကေးရှင်းအလိုက် အတန်း၊ ကော်လံကို မြေပုံဆွဲခွင့်ပြုရန် လိုက်လျောညီထွေရှိသော လိပ်စာမြေပုံပါ လော့ဂျစ်၊
ဘဏ်ဘစ်များ · အသုံးပြုသူရွေးချယ်နိုင်သော ပြန်လည်ဆန်းသစ်ထိန်းချုပ်မှုဆိုင်ရာ ရွေးချယ်စရာများ · စွမ်းဆောင်ရည် စောင့်ကြည့်ခြင်းနှင့် ချိန်ညှိခြင်းအတွက် အထောက်အကူဖြစ်စေရန် DDRPERFM ဆက်စပ်ပိတ်ဆို့ခြင်း
DDRCTRL နှင့် DDRPHYC ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ ဝင်ရောက်နိုင်သည်ဟု သတ်မှတ်နိုင်သည်။
DDRMCE (DDR memory cypher engine) ၏ အဓိကအင်္ဂါရပ်များကို အောက်တွင်ဖော်ပြထားသည်- · AXI စနစ်ဘတ်စ်မာစတာ/ကျွန်အင်တာဖေ့စ်များ (64-bit) · In-line encryption (ရေးရန်အတွက်) နှင့် decryption (ဖတ်ရန်အတွက်) မြှုပ်ထားသော firewall ကိုအခြေခံ၍
ပရိုဂရမ်းမင်း · ဒေသတစ်ခုလျှင် ကုဒ်ဝှက်ခြင်းမုဒ် နှစ်ခု (အများဆုံး ဒေသတစ်ခု): ကုဒ်ဝှက်ခြင်း မရှိ (ရှောင်ကွင်းမုဒ်)၊
block cipher မုဒ် · 64-Kbyte အသေးစိတ်ဖြင့် သတ်မှတ်ထားသော ဒေသများ၏ အစနှင့်အဆုံး · မူရင်းစစ်ထုတ်ခြင်း (ဒေသ 0): မည်သည့်ဝင်ရောက်ခွင့်ကိုမဆို ခွင့်ပြုထားသည် · ဒေသဝင်ရောက်ခွင့်ကို စစ်ထုတ်ခြင်း- မရှိပါ။
ပံ့ပိုးထားသော ပိတ်ဆို့စာဝှက်- AES ပံ့ပိုးထားသော ကြိုးဝိုင်းမုဒ် · AES cipher ပါသော ပိတ်ဆို့မုဒ်သည် NIST FIPS ထုတ်ဝေမှု 197 အဆင့်မြင့် လျှို့ဝှက်ကုဒ်သွင်းစံ (AES) တွင် သတ်မှတ်ထားသည့် ECB မုဒ်နှင့် တွဲဖက်အသုံးပြုနိုင်သော သော့ဆင်းသက်မှုလုပ်ဆောင်ချက်ဖြင့် https://keccak-400 algorithm ကိုအခြေခံ၍ https://keccak.team website. · ရေး-သပ်သပ်နှင့် လော့ခ်ချနိုင်သော မာစတာကီး မှတ်ပုံတင်ခြင်း အစုံလိုက် · AHB ဖွဲ့စည်းမှုဆိုင်ရာ ဆိပ်ကမ်း၊ အခွင့်ထူးခံ သတိပြုမိသည်

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.4

DDR (TZC) အတွက် TrustZone လိပ်စာ space controller

TZC ကို TrustZone လုပ်ပိုင်ခွင့်များနှင့် မလုံခြုံသော မာစတာ (NSAID) အရ DDR ထိန်းချုပ်ကိရိယာသို့ ဖတ်ရှု/ရေးခြင်းများကို စစ်ထုတ်ရန် အသုံးပြုသည်- · ယုံကြည်စိတ်ချရသော ဆော့ဖ်ဝဲလ်တစ်ခုတည်းကသာ ပံ့ပိုးထားသော ဖွဲ့စည်းမှု · စစ်ထုတ်သည့်ယူနစ်တစ်ခု · ဒေသ ကိုးခု-
တိုင်းဒေသကြီး 0 ကို အမြဲဖွင့်ထားပြီး လိပ်စာအပိုင်းအခြားတစ်ခုလုံးကို အကျုံးဝင်သည်။ ဒေသ 1 မှ 8 တွင် programmable base-/end-address ရှိပြီး တာဝန်ပေးနိုင်ပါသည်။
တစ်ခု သို့မဟုတ် နှစ်ခုလုံး စစ်ထုတ်ခြင်း · လုံခြုံပြီး မလုံခြုံသော အသုံးပြုခွင့်ခွင့်ပြုချက်များကို ဒေသအလိုက် အစီအစဉ်ချ · NSAID အရ စစ်ထုတ်ထားသော လုံခြုံမှုမရှိသော ဝင်ရောက်မှုများကို · တူညီသောစစ်ထုတ်မှုဖြင့် ထိန်းချုပ်ထားသော နယ်မြေများသည် ထပ်နေမည်မဟုတ်ပါ · အမှားအယွင်းများနှင့်/သို့မဟုတ် နှောက်ယှက်သည့်မုဒ်များ ပျက်ကွက်ခြင်း · လက်ခံနိုင်မှု = 256 · စစ်ထုတ်မှုတစ်ခုစီကို ဖွင့်ရန်နှင့် ပိတ်ရန် ဂိတ်စောင့်လော့ဂျစ် · မှန်းဆအသုံးပြုခွင့်များ

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

3.5

boot mode များ

စတင်ချိန်တွင်၊ internal boot ROM မှအသုံးပြုသည့် boot source ကို BOOT pin နှင့် OTP bytes မှ ရွေးချယ်ထားသည်။

ဇယား 2. Boot မုဒ်များ

BOOT2 BOOT1 BOOT0 ကနဦး boot မုဒ်

မှတ်ချက်များ

အဝင်ချိတ်ဆက်မှုကို စောင့်ပါ-

UART နှင့် USB (1)

ပုံသေပင်ထိုးများတွင် USART3/6 နှင့် UART4/5/7/8

OTG_HS_DP/DM pins(2) ခုရှိ USB မြန်နှုန်းမြင့် ကိရိယာ

1 Serial NOR flash(3) QUADSPI(5) ရှိ Serial NOR flash

e·MMC(3)

e·MMC တွင် SDMMC2 (မူလ)(5)(6)

NAND ဖလက်ရှ် (၃)

FMC တွင် SLC NAND ဖလက်ရှ်

ဖွံ့ဖြိုးတိုးတက်မှုစတင်ခြင်း (flash memory boot မရှိပါ)

flash memory မှ boot မလုပ်ဘဲ debug access ကိုရယူရန်အသုံးပြုသည်(4)

SD ကတ် (၃)

SD ကတ်တွင် SDMMC1 (မူလ)(5)(6)

အဝင်ချိတ်ဆက်မှုကို စောင့်ပါ-

0 UART နှင့် USB(1)(3)USART3/6 နှင့် UART4/5/7/8 တို့သည် မူလပင်ချောင်းများပေါ်တွင်

OTG_HS_DP/DM pins(2) ခုရှိ USB မြန်နှုန်းမြင့် ကိရိယာ

1 Serial NAND ဖလက်ရှ်(၃) QUADSPI(3) ရှိ Serial NAND ဖလက်ရှ်

1. OTP ဆက်တင်များဖြင့် ပိတ်ထားနိုင်ပါသည်။ 2. USB သည် HSE နာရီ/သလင်းကျောက် လိုအပ်သည် (OTP ဆက်တင်များ နှင့် ပံ့ပိုးထားသော ကြိမ်နှုန်းများအတွက် AN5474 ကို ကြည့်ပါ)။ 3. Boot ရင်းမြစ်ကို OTP ဆက်တင်များဖြင့် ပြောင်းလဲနိုင်သည် (ဥပမာampSD ကတ်တွင် ကနဦးစတင်ပါ၊ ထို့နောက် OTP ဆက်တင်များဖြင့် e·MMC)။ 4. Cortex®-A7 core သည် PA13 ကို အဆုံးမရှိ အလှည့်အပြောင်းလုပ်ရန်။ 5. ပုံသေပင်နံပါတ်များကို OTP ဖြင့် ပြောင်းလဲနိုင်သည်။ 6. တစ်နည်းအားဖြင့်၊ ဤပုံသေမဟုတ်သော အခြား SDMMC အင်တာဖေ့စ်ကို OTP မှ ရွေးချယ်နိုင်သည်။

အဆင့်နိမ့် boot ကို စက်တွင်းနာရီများကို အသုံးပြု၍ ပြီးသော်လည်း၊ ST မှ ပံ့ပိုးပေးထားသော software packages များအပြင် DDR၊ USB (သို့သော်လည်း အကန့်အသတ်မရှိ) ကဲ့သို့သော အဓိက ပြင်ပ interface များသည် HSE pins တွင် crystal သို့မဟုတ် external oscillator တစ်ခု လိုအပ်ပါသည်။
HSE pins ချိတ်ဆက်မှုနှင့် ပံ့ပိုးပေးထားသည့် ကြိမ်နှုန်းများအကြောင်း ကန့်သတ်ချက်များနှင့် အကြံပြုချက်များ အတွက် RM0475 “STM32MP13xx အဆင့်မြင့် Arm®-based 32-bit MPUs” သို့မဟုတ် AN5474 “STM32MP13xx လိုင်းများ ဟာ့ဒ်ဝဲဖွံ့ဖြိုးတိုးတက်မှု စတင်ခြင်း” ကို ကြည့်ပါ။

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.6

ပါဝါထောက်ပံ့မှုစီမံခန့်ခွဲမှု

3.6.1
သတိပြုရန်-

Power supply အစီအစဉ်
· VDD သည် I/Os အတွက် ပင်မထောက်ပံ့မှုဖြစ်ပြီး Standby မုဒ်တွင် ပါဝါထားရှိထားသည့် အတွင်းပိုင်းအစိတ်အပိုင်းဖြစ်သည်။ အသုံးဝင်ပုံ voltage အတိုင်းအတာသည် 1.71 V မှ 3.6 V (1.8 V၊ 2.5 V၊ 3.0 V သို့မဟုတ် 3.3 V အမျိုးအစားဖြစ်သည်။)
VDD_PLL နှင့် VDD_ANA သည် VDD နှင့် ကြယ်ပွင့်ချိတ်ဆက်ရပါမည်။ · VDDCPU သည် Cortex-A7 CPU သီးသန့် vol ဖြစ်သည်။tage supply ၏တန်ဖိုးပေါ်တွင်မူတည်သည်။
လိုချင်သော CPU ကြိမ်နှုန်း။ လည်ပတ်မုဒ်တွင် 1.22 V မှ 1.38 V အထိရှိသည်။ VDD သည် VDDCPU ရှေ့တွင် ရှိနေရပါမည်။ · VDDCORE သည် အဓိက ဒစ်ဂျစ်တယ် အတွဲဖြစ်သည်။tage နှင့် Standby မုဒ်တွင် များသောအားဖြင့် ပိတ်သည်။ ထယ်၊tage range သည် run mode တွင် 1.21 V မှ 1.29 V ဖြစ်သည်။ VDD သည် VDDCORE ရှေ့တွင် ရှိနေရပါမည်။ · VBAT ပင်နံပါတ်သည် ပြင်ပဘက်ထရီ (1.6 V < VBAT < 3.6 V) နှင့် ချိတ်ဆက်နိုင်သည်။ ပြင်ပဘက်ထရီကို အသုံးမပြုပါက၊ ဤပင်ကို VDD သို့ ချိတ်ဆက်ရပါမည်။ · VDDA သည် analog (ADC/VREF)၊ ပံ့ပိုးမှု voltage (1.62 V မှ 3.6 V)။ အတွင်းပိုင်း VREF+ ကိုအသုံးပြုခြင်းသည် VREF+ + 0.3 V နှင့် ညီမျှသော သို့မဟုတ် ပိုမြင့်သော VDDA လိုအပ်သည်။ · VDDA1V8_REG ပင်နံပါတ်သည် USB PHY နှင့် USB PLL နှင့် အတွင်းပိုင်းချိတ်ဆက်ထားသော အတွင်းပိုင်းထိန်းညှိကိရိယာ၏ အထွက်ဖြစ်သည်။ အတွင်းပိုင်း VDDA1V8_REG ထိန်းညှိအား ပုံမှန်အားဖြင့် ဖွင့်ထားပြီး ဆော့ဖ်ဝဲဖြင့် ထိန်းချုပ်နိုင်သည်။ Standby မုဒ်တွင် အမြဲတမ်း ပိတ်ထားသည်။
သီးခြား BYPASS_REG1V8 ပင်နံပါတ်သည် မည်သည့်အခါမျှ လွင့်မျောနေမည်မဟုတ်ပါ။ ၎င်းသည် vol ကိုဖွင့်ရန် သို့မဟုတ် ပိတ်ရန် VSS သို့မဟုတ် VDD သို့ ချိတ်ဆက်ရပါမည်။tage စည်းကမ်းထိန်းသိမ်းရေး။ VDD = 1.8 V ဖြစ်သောအခါ BYPASS_REG1V8 ကို သတ်မှတ်သင့်သည်။ · VDDA1V1_REG ပင်နံပါတ်သည် USB PHY နှင့် အတွင်းပိုင်းချိတ်ဆက်ထားသော အတွင်းပိုင်းထိန်းညှိကိရိယာ၏ အထွက်ဖြစ်သည်။ အတွင်းပိုင်း VDDA1V1_REG ထိန်းညှိအား ပုံမှန်အားဖြင့် ဖွင့်ထားပြီး ဆော့ဖ်ဝဲဖြင့် ထိန်းချုပ်နိုင်သည်။ Standby မုဒ်တွင် အမြဲတမ်း ပိတ်ထားသည်။
· VDD3V3_USBHS သည် USB မြန်နှုန်းမြင့်ထောက်ပံ့မှုဖြစ်သည်။ ထယ်၊tage range သည် 3.07 V မှ 3.6 V
VDD3V3_USBHS သည် VDDA1V8_REG ရှိမနေပါက VDD32V133_USBHS ရှိမနေရပါမည်၊ မဟုတ်ပါက STMXNUMXMPXNUMXC/F တွင် အမြဲတမ်းပျက်စီးမှုများ ဖြစ်ပေါ်နိုင်ပါသည်။ ၎င်းကို PMIC အဆင့်သတ်မှတ်မှုအမိန့် သို့မဟုတ် သီးခြားအစိတ်အပိုင်း ပါဝါထောက်ပံ့မှုအကောင်အထည်ဖော်မှုတွင် ပြင်ပအစိတ်အပိုင်းဖြင့် သေချာစေရမည်။
· VDDSD1 နှင့် VDDSD2 တို့သည် အလွန်မြန်နှုန်းမြင့်မုဒ်ကို ပံ့ပိုးရန်အတွက် SDMMC1 နှင့် SDMMC2 SD ကတ်ပါဝါထောက်ပံ့မှုများ အသီးသီးရှိသည်။
· VDDQ_DDR သည် DDR IO ထောက်ပံ့မှုဖြစ်သည်။ DDR1.425 မှတ်ဉာဏ်များကို ချိတ်ဆက်ရန်အတွက် 1.575 V မှ 3 V (1.5 V အမျိုးအစား။)
DDR1.283L မှတ်ဉာဏ်များကို ချိတ်ဆက်ရန်အတွက် 1.45 V မှ 3 V (1.35 V အမျိုးအစား။)
LPDDR1.14 သို့မဟုတ် LPDDR1.3 မှတ်ဉာဏ်များကို ချိတ်ဆက်ရန်အတွက် 2 V မှ 3 V (1.2 V အမျိုးအစား။)
ပါဝါတက်ချိန်နှင့် ပါဝါချခြင်းအဆင့်များအတွင်း အောက်ပါ ပါဝါအစီအစဥ်လိုအပ်ချက်များကို လေးစားလိုက်နာရပါမည်-
· VDD သည် 1 V အောက်တွင်ရှိနေပါက အခြားပါဝါထောက်ပံ့မှုများ (VDDCORE၊ VDDCPU၊ VDDSD1၊ VDDSD2၊ VDDA၊ VDDA1V8_REG၊ VDDA1V1_REG၊ VDD3V3_USBHS၊ VDDQ_DDR) သည် VDD + 300 mV အောက်တွင် ရှိနေရပါမည်။
· VDD သည် 1 V အထက်တွင် ပါဝါထောက်ပံ့မှုအားလုံးသည် သီးခြားဖြစ်သည်။
ပါဝါချသည့်အဆင့်တွင် STM32MP133C/F မှ 1 mJ အောက်တွင်ကျန်ရှိနေပါက VDD သည် အခြားထောက်ပံ့ရေးပစ္စည်းများထက် ခေတ္တလျော့နည်းသွားနိုင်သည်။ ၎င်းသည် power-down transient အဆင့်အတွင်း ပြင်ပ decoupling capacitors များကို မတူညီသော time constants များဖြင့် ထုတ်လွှတ်နိုင်စေပါသည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview
V 3.6
VBOR0 ၁

ပုံ 2။ ပါဝါတက်/ချခြင်း အစီအစဉ်

STM32MP133C/F

VDDX(1) VDD

3.6.2
မှတ်ချက်- ၂၆/၂၁၉

0.3

ပါဝါ - အပေါ်

လည်ပတ်မှုမုဒ်

ပါဝါချပါ

အချိန်

ထောက်ပံ့ရေးဧရိယာ မမှန်ကန်ပါ။

VDDX < VDD + 300 mV

VDDX သည် VDD မှ သီးခြားဖြစ်သည်။

MSv47490V1

1. VDDX သည် VDDCORE၊ VDDCPU၊ VDDSD1၊ VDDSD2၊ VDDA၊ VDDA1V8_REG၊ VDDA1V1_REG၊ VDD3V3_USBHS၊ VDDQ_DDR တို့တွင် မည်သည့် power supply ကိုမဆို ရည်ညွှန်းပါသည်။

ပါဝါထောက်ပံ့ရေးကြီးကြပ်ရေးမှူး

စက်များတွင် ပေါင်းစပ်ပါဝါဖွင့်ခြင်း ပြန်လည်သတ်မှတ်ခြင်း (POR)/ ပါဝါချွေတာမှု (PDR) ဆားကစ်ပတ်လမ်း ပါ၀င်သော Brownout ပြန်လည်သတ်မှတ်ခြင်း (BOR) ဆားကစ်ပတ်လမ်းဖြင့် တွဲလျက်ပါရှိသည်-
· ပါဝါဖွင့်ခြင်း ပြန်လည်သတ်မှတ်ခြင်း (POR)
POR ကြီးကြပ်ရေးမှူးသည် VDD ပါဝါထောက်ပံ့မှုကို စောင့်ကြည့်ပြီး ၎င်းအား သတ်မှတ်ထားသော အတိုင်းအတာတစ်ခုနှင့် နှိုင်းယှဉ်သည်။ VDD သည် ဤသတ်မှတ်ချက်ထက် နိမ့်နေသည့်အခါ စက်ပစ္စည်းများသည် ပြန်လည်သတ်မှတ်မုဒ်တွင် ရှိနေပါသည်၊ · Power-down reset (PDR)
PDR ကြီးကြပ်သူသည် VDD ပါဝါထောက်ပံ့မှုကို စောင့်ကြည့်သည်။ VDD သည် သတ်မှတ်ထားသော အဆင့်တစ်ခုအောက် ကျဆင်းသွားသောအခါ ပြန်လည်သတ်မှတ်ခြင်းကို ထုတ်ပေးပါသည်။
· Brownout ပြန်လည်သတ်မှတ်ခြင်း (BOR)
BOR ကြီးကြပ်ရေးမှူးသည် VDD ပါဝါထောက်ပံ့မှုကို စောင့်ကြည့်သည်။ BOR သတ်မှတ်ချက်သုံးခု (2.1 မှ 2.7 V) ကို ရွေးချယ်မှု ဘိုက်များမှတဆင့် ပြင်ဆင်သတ်မှတ်နိုင်သည်။ VDD သည် ဤသတ်မှတ်ချက်အောက် ကျဆင်းသွားသောအခါ ပြန်လည်သတ်မှတ်ခြင်းကို ထုတ်ပေးပါသည်။
· Power-on reset VDDCORE (POR_VDDCORE) POR_VDDCORE ကြီးကြပ်ရေးမှူးသည် VDDCORE ပါဝါထောက်ပံ့မှုကို စောင့်ကြည့်ပြီး ၎င်းအား ပုံသေသတ်မှတ်ထားသော အဆင့်တစ်ခုနှင့် နှိုင်းယှဉ်သည်။ VDDCORE သည် ဤကန့်သတ်ချက်အောက်ရှိချိန်တွင် VDDCORE ဒိုမိန်းသည် ပြန်လည်သတ်မှတ်မုဒ်တွင် ရှိနေပါသည်။
· ပါဝါချခြင်းကို ပြန်လည်သတ်မှတ်ခြင်း VDDCORE (PDR_VDDCORE) PDR_VDDCORE ကြီးကြပ်ရေးမှူးသည် VDDCORE ပါဝါထောက်ပံ့မှုကို စောင့်ကြည့်သည်။ VDDCORE သည် သတ်မှတ်ထားသော အဆင့်တစ်ခုအောက် ကျဆင်းသွားသောအခါ VDDCORE ဒိုမိန်းပြန်လည်သတ်မှတ်ခြင်းကို ထုတ်ပေးပါသည်။
· Power-on-reset VDDCPU (POR_VDDCPU) POR_VDDCPU ကြီးကြပ်ရေးမှူးသည် VDDCPU ပါဝါထောက်ပံ့မှုကို စောင့်ကြည့်ပြီး ၎င်းအား ပုံသေသတ်မှတ်ထားသော အဆင့်တစ်ခုနှင့် နှိုင်းယှဉ်သည်။ VDDCORE သည် ဤကန့်သတ်ချက်အောက်ရှိချိန်တွင် VDDCPU ဒိုမိန်းသည် ပြန်လည်သတ်မှတ်မုဒ်တွင် ရှိနေပါသည်။
PDR_ON ပင်နံပါတ်အား STMicroelectronics ထုတ်လုပ်မှုစမ်းသပ်မှုများအတွက် သီးသန့်ထားရှိပြီး အက်ပ်တစ်ခုတွင် VDD နှင့် အမြဲချိတ်ဆက်ထားရပါမည်။

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.7

ပါဝါနည်းဗျူဟာ

STM32MP133C/F တွင် ပါဝါသုံးစွဲမှုကို လျှော့ချရန် နည်းလမ်းများစွာ ရှိသည်- · CPU နာရီများနှင့်/သို့မဟုတ် တို့ကို နှေးကွေးခြင်းဖြင့် သွက်လက်သော ပါဝါသုံးစွဲမှုကို လျှော့ချပါ။
ဘတ်စ်ကား matrix နာရီများနှင့်/သို့မဟုတ် တစ်ဦးချင်းစီ အရံနာရီများကို ထိန်းချုပ်ခြင်း။ · ရရှိနိုင်သောနည်းများကြားတွင် ရွေးချယ်ခြင်းဖြင့် CPU သည် IDLE ဖြစ်သောအခါ ပါဝါသုံးစွဲမှုကို သက်သာစေသည်။
သုံးစွဲသူအပလီကေးရှင်းလိုအပ်ချက်အရ ပါဝါမုဒ်များ။ ၎င်းသည် တိုတောင်းသော စတင်ချိန်၊ ပါဝါသုံးစွဲမှု နည်းပါးခြင်းနှင့် ရရှိနိုင်သော နိုးကြားမှု အရင်းအမြစ်များကြားတွင် အကောင်းဆုံး အပေးအယူကို ရရှိစေပါသည်။ · DVFS (dynamic voltage နှင့် frequency scaling) CPU clock frequency နှင့် VDDCPU output supply ကို တိုက်ရိုက်ထိန်းချုပ်သည့် လည်ပတ်မှုအမှတ်များ။
လည်ပတ်မှုမုဒ်များသည် မတူညီသော စနစ်အစိတ်အပိုင်းများနှင့် စနစ်၏ပါဝါအား နာရီဖြန့်ဝေမှုကို ထိန်းချုပ်ခွင့်ပြုသည်။ စနစ်လည်ပတ်မှုမုဒ်ကို MPU စနစ်ခွဲဖြင့် မောင်းနှင်သည်။
MPU စနစ်ခွဲအား ပါဝါနည်းသောမုဒ်များကို အောက်တွင်ဖော်ပြထားသည်- · CSleep- CPU နာရီများကို ရပ်တန့်လိုက်ပြီး အရံ(များ) နာရီသည် အလုပ်လုပ်သည်။
ယခင်က RCC (ပြန်လည်သတ်မှတ်ခြင်းနှင့်နာရီထိန်းချုပ်ကိရိယာ) တွင်သတ်မှတ်ထားသည်။ · CStop- CPU အရံ(များ) နာရီများကို ရပ်ထားသည်။ · CStandby- VDDCPU ပိတ်ထားသည်။
WFI (နှောင့်ယှက်ခြင်းကို စောင့်ဆိုင်းပါ) သို့မဟုတ် WFE (ဖြစ်ရပ်အတွက် စောင့်ပါ) ညွှန်ကြားချက်များကို လုပ်ဆောင်သည့်အခါ CSleep နှင့် CStop ပါဝါနည်းသောမုဒ်များကို CPU မှ ထည့်သွင်းပါသည်။
ရရှိနိုင်သော စနစ်လည်ပတ်မှုမုဒ်များမှာ အောက်ပါအတိုင်းဖြစ်သည်- · Run (၎င်း၏စွမ်းဆောင်ရည်အပြည့်ဖြင့်စနစ်၊ VDDCORE၊ VDDCPU နှင့် နာရီများကိုဖွင့်ထားသည်) · ရပ်ပါ (နာရီများပိတ်ထားသည်) · LP-Stop (နာရီများပိတ်ထားသည်) · LPLV-Stop (နာရီများပိတ်၊ VDDCORE နှင့် VDDCPU ထောက်ပံ့မှုအဆင့်များကို လျှော့ချနိုင်သည်) · LPLV-Stop2 (VDDC နှင့် မတ်တပ်ရပ်နာရီများ) နည်းပါးသွားသည် (VDDCPU၊ VDDCORE နှင့် နာရီများကို ပိတ်ထားသည်)

ဇယား 3. စနစ်နှင့် CPU ပါဝါမုဒ်

စနစ်ပါဝါမုဒ်

CPU ပါ။

မုဒ်ကိုဖွင့်ပါ။

CRun သို့မဟုတ် CSleep

ရပ်မုဒ် LP-ရပ်မုဒ် LPLV-ရပ်မုဒ် LPLV-Stop2 မုဒ်
အသင့်အနေအထား

CStop သို့မဟုတ် CStandby CSStandby

3.8

ပြန်လည်သတ်မှတ်ခြင်းနှင့် နာရီထိန်းချုပ်ကိရိယာ (RCC)

နာရီနှင့် ပြန်လည်သတ်မှတ်မှု ထိန်းချုပ်ကိရိယာသည် နာရီအားလုံး၏ မျိုးဆက်ကို စီမံပေးသည့်အပြင် နာရီတံခါးပေါက်၊ စနစ်နှင့် အရံပြန်လည်သတ်မှတ်မှုများကို ထိန်းချုပ်ပါသည်။RCC သည် နာရီရင်းမြစ်များ၏ ရွေးချယ်မှုတွင် မြင့်မားသောပြောင်းလွယ်ပြင်လွယ်ကို ပေးစွမ်းပြီး ပါဝါသုံးစွဲမှုကို မြှင့်တင်ရန် နာရီအချိုးများကို အသုံးချနိုင်စေသည်။ ထို့အပြင်၊ အချို့သောဆက်သွယ်ရေးအရံပစ္စည်းများပေါ်တွင်နှင့်အတူအလုပ်လုပ်နိုင်စွမ်းရှိပါတယ်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

၇၁၄၀၅ ၀.၀၃၅

မတူညီသောနာရီဒိုမိန်းနှစ်ခု (ဘတ်စ်ကားကြားခံနာရီ သို့မဟုတ် kernel အရံနာရီတစ်ခု)၊ baudrate ကိုမွမ်းမံခြင်းမရှိဘဲ စနစ်ကြိမ်နှုန်းကို ပြောင်းလဲနိုင်သည်။
နာရီစီမံခန့်ခွဲမှု
စက်ပစ္စည်းများသည် အတွင်းပိုင်းအော်စစီလတာလေးခု၊ ပြင်ပပုံဆောင်ခဲ သို့မဟုတ် ပဲ့တင်သံပါသည့် အလှည့်အပြောင်းနှစ်ခု၊ မြန်ဆန်စွာစတင်ချိန်နှင့် PLL လေးခုပါရှိသော စက်တွင်း oscillator သုံးခုကို ထည့်သွင်းထားသည်။
RCC သည် အောက်ဖော်ပြပါ နာရီရင်းမြစ် ထည့်သွင်းမှုများကို လက်ခံရရှိသည်- · အတွင်းပိုင်း တုန်ခါမှုများ-
64 MHz HSI နာရီ (1 % တိကျမှု) 4 MHz CSI နာရီ 32 kHz LSI နာရီ · ပြင်ပ လှည့်ပတ်မှု- 8-48 MHz HSE နာရီ 32.768 kHz LSE နာရီ
RCC သည် PLL လေးခုကို ပံ့ပိုးပေးသည်- · CPU clocking အတွက် ရည်စူးထားသော PLL1 · PLL2 သည်-
AXI-SS အတွက် နာရီများ (APB4၊ APB5၊ AHB5 နှင့် AHB6 တံတားများ အပါအဝင်) DDR အင်တာဖေ့စ်အတွက် နာရီများ · PLL3 အတွက်- ပံ့ပိုးပေးသည့် အလွှာပေါင်းစုံ AHB နှင့် peripheral bus matrix (APB1 အပါအဝင်၊
APB2၊ APB3၊ APB6၊ AHB1၊ AHB2 နှင့် AHB4) အရံကိရိယာများအတွက် kernel နာရီများ · PLL4 အမျိုးမျိုးသော အရံကိရိယာများအတွက် kernel နာရီများ၏ မျိုးဆက်အတွက် ရည်စူးထားသော PLLXNUMX
စနစ်သည် HSI နာရီတွင်စတင်သည်။ ထို့နောက် အသုံးပြုသူအပလီကေးရှင်းသည် နာရီပုံစံဖွဲ့စည်းပုံကို ရွေးချယ်နိုင်သည်။
စနစ်ပြန်လည်သတ်မှတ်ခြင်း ပါဝင်ပါတယ်။
ပါဝါဖွင့်ခြင်းကို ပြန်လည်သတ်မှတ်ခြင်းသည် အမှားအယွင်း၊ RCC ၏တစ်စိတ်တစ်ပိုင်း၊ RTC နှင့် ပါဝါထိန်းချုပ်မှုအခြေအနေ မှတ်ပုံတင်မှုများ၏ တစ်စိတ်တစ်ပိုင်းနှင့် အရန်သိမ်းဆည်းခြင်း ပါဝါဒိုမိန်းမှလွဲ၍ မှတ်ပုံတင်ခြင်းအားလုံးကို အစပြုပါသည်။
အပလီကေးရှင်းပြန်လည်သတ်မှတ်ခြင်းကို အောက်ပါရင်းမြစ်များထဲမှတစ်ခုမှ ထုတ်ပေးသည်- · NRST pad မှ ပြန်လည်သတ်မှတ်ခြင်း · POR နှင့် PDR အချက်ပြမှ ပြန်လည်သတ်မှတ်ခြင်း (ယေဘုယျအားဖြင့် ပါဝါဖွင့်ထားမှုဟု ခေါ်သည်) · BOR (ယေဘုယျအားဖြင့် brownout ဟုခေါ်သည်) မှ ပြန်လည်သတ်မှတ်ခြင်း · လွတ်လပ်သောစောင့်ကြည့်ရေးအဖွဲ့မှ ပြန်လည်သတ်မှတ်ခြင်း 1 · လွတ်လပ်သောစောင့်ကြည့်လေ့လာရေးမှ ပြန်လည်သတ်မှတ်ခြင်း 2 · 7 (ClockPUSE) လုံခြုံရေးစနစ် ပျက်ကွက်သည့်အခါ ဆော့ဖ်ဝဲစနစ် ပြန်လည်သတ်မှတ်ခြင်း ရပါပြီ။
စနစ်ပြန်လည်သတ်မှတ်ခြင်းကို အောက်ပါအရင်းအမြစ်များထဲမှတစ်ခုမှထုတ်ပေးသည်- · အပလီကေးရှင်းပြန်လည်သတ်မှတ်ခြင်း · POR_VDDCORE အချက်ပြမှုမှ ပြန်လည်သတ်မှတ်ခြင်း · Standby မုဒ်မှ Run မုဒ်သို့ ထွက်ပေါက်

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

MPU ပရိုဆက်ဆာ ပြန်လည်သတ်မှတ်ခြင်းကို အောက်ပါအရင်းအမြစ်များထဲမှ တစ်ခုမှ ထုတ်ပေးသည်- · စနစ်ပြန်လည်သတ်မှတ်ခြင်း · MPU မှ CStandby မှ ထွက်သည့်အခါတိုင်း · Cortex-A7 (CPU) မှ ဆော့ဖ်ဝဲလ် MPU အား ပြန်လည်သတ်မှတ်ခြင်း

3.9

အထွေထွေ ရည်ရွယ်ချက် အဝင်/အထွက်များ (GPIOs)

GPIO pins တစ်ခုစီကို အထွက် (push-pull သို့မဟုတ် open-drain၊ ဖြင့် သို့မဟုတ် မပါပဲ)၊ input (pull-up သို့မဟုတ် pull-down) သို့မဟုတ် peripheral alternate function အဖြစ် software ဖြင့် configure လုပ်နိုင်ပါသည်။ GPIO pins အများစုကို ဒစ်ဂျစ်တယ် သို့မဟုတ် analog အစားထိုးလုပ်ဆောင်ချက်များဖြင့် မျှဝေထားသည်။ GPIO အားလုံးသည် လက်ရှိလုပ်ဆောင်နိုင်စွမ်းမြင့်မားပြီး အတွင်းပိုင်းဆူညံသံ၊ ပါဝါသုံးစွဲမှုနှင့် လျှပ်စစ်သံလိုက်ထုတ်လွှတ်မှုကို ပိုမိုကောင်းမွန်စွာစီမံခန့်ခွဲရန် မြန်နှုန်းရွေးချယ်မှုရှိသည်။
ပြန်လည်သတ်မှတ်ပြီးနောက်၊ ပါဝါသုံးစွဲမှုကိုလျှော့ချရန် GPIO များအားလုံးသည် analog မုဒ်တွင်ရှိသည်။
I/Os မှတ်ပုံတင်များထံ မသမာသောစာရေးခြင်းကို ရှောင်ရှားရန်အတွက် သီးခြား sequence ကို လိုက်နာခြင်းဖြင့် လိုအပ်ပါက I/O configuration ကို လော့ခ်ချနိုင်သည်။
GPIO ပင်များအားလုံးကို လုံခြုံသည်ဟု တစ်ဦးချင်းသတ်မှတ်နိုင်သည်၊ ဆိုလိုသည်မှာ ဤ GPIO များနှင့် ဆက်စပ်ပစ္စည်းများကို လုံခြုံသည်ဟု သတ်မှတ်ထားသော ဆော့ဖ်ဝဲလ်အား ဝင်ရောက်ခွင့်သည် CPU ပေါ်တွင် လုပ်ဆောင်နေသော ဆော့ဖ်ဝဲကို လုံခြုံစေရန် ကန့်သတ်ထားသည်။

3.10
မှတ်ချက် -

TrustZone ကာကွယ်မှု ထိန်းချုပ်ကိရိယာ (ETZPC)
ETZPC ကို ဘတ်စ်ကားသခင်များနှင့် ကျွန်များ၏ TrustZone လုံခြုံရေးကို ပရိုဂရမ်ထုတ်နိုင်သော လုံခြုံရေးလက္ခဏာများ (လုံခြုံသောအရင်းအမြစ်များ) ဖြင့် ပြင်ဆင်သတ်မှတ်ရန်အတွက် အသုံးပြုပါသည်။ ဥပမာ- · On-chip SYSRAM လုံခြုံသောဒေသအရွယ်အစားကို ပရိုဂရမ်ပြုလုပ်နိုင်သည်။ · AHB နှင့် APB အရံပစ္စည်းများကို လုံခြုံအောင် ပြုလုပ်ထားနိုင်သည် သို့မဟုတ် မလုံခြုံပါ။ · AHB SRAM ကို လုံခြုံအောင် ပြုလုပ်ထားနိုင်သည် သို့မဟုတ် မလုံခြုံပါ။
မူရင်းအားဖြင့်၊ SYSRAM၊ AHB SRAM နှင့် လုံခြုံသောအရံအတားများကိုသာ လုံခြုံသောဝင်ရောက်ခွင့်အဖြစ် သတ်မှတ်ထားသောကြောင့် DMA1/DMA2 ကဲ့သို့သော မလုံခြုံသောမာစတာများမှ ဝင်ရောက်၍မရပါ။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

3.11

Bus-interconnect matrix
စက်ပစ္စည်းများတွင် AXI bus matrix၊ ပင်မ AHB bus matrix တစ်ခုနှင့် bus masters များကို bus slaves များနှင့် အပြန်အလှန်ချိတ်ဆက်နိုင်စေမည့် bus bridge များပါရှိသည် (အောက်ပါပုံတွင်ကြည့်ပါ၊ အစက်များသည် enabled master/slave ချိတ်ဆက်မှုများကို ကိုယ်စားပြုသည်)။
ပုံ 3. STM32MP133C/F ဘတ်စ်မက်ထရစ်

MDMA

SDMMC2

SDMMC1

DBG သည် MLAHB မှ USBH အပြန်အလှန်ချိတ်ဆက်ပါ။

CPU ပါ။

ETH1 ETH2

128-ဘစ်

AXIM

M1 M2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

မူရင်းကျွန် AXIMC

NIC-400 AXI 64 bits 266 MHz – သခင် 10 ဦး/ကျွန် 10 ဦး

AXIM မှ DMA1 DMA2 USBO DMA3 အပြန်အလှန်ချိတ်ဆက်ပါ။

M1 M2

M3 M4

M6 M7

S4 S5 အပြန်အလှန်ချိတ်ဆက် AHB 32 bits 209 MHz – 8 masters / 6 slaves

DDRCTRL 533 MHz AHB တံတားမှ AHB6 သို့ MLAHB အပြန်အလှန်ချိတ်ဆက် FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB တံတားမှ AHB5 APB တံတားမှ APB5 APB တံတားသို့ DBG APB တံတား
AXI 64 synchronous master port AXI 64 synchronous slave port AXI 64 asynchronous master port AXI 64 asynchronous slave port AHB 32 synchronous master port AHB 32 synchronous slave port AHB 32 asynchronous master port AHB 32 asynchronous XNUMX
AHB2 SRAM1 SRAM2 SRAM3 သို့ တံတား AXIM သို့ တံတား AHB4 သို့ အပြန်အလှန်ချိတ်ဆက်ပါ။
MSv67511V2

MLAHB

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.12

DMA ထိန်းချုပ်ကိရိယာများ
စက်များတွင် CPU လုပ်ဆောင်ချက်ကို ပြန်ဖွင့်ရန် အောက်ပါ DMA မော်ဂျူးများ ပါဝင်သည်- · မာစတာ တိုက်ရိုက်မှတ်ဉာဏ်ဝင်ရောက်ခွင့် (MDMA)
MDMA သည် CPU လုပ်ဆောင်မှုတစ်စုံတစ်ရာမရှိဘဲ မမ်မိုရီလွှဲပြောင်းမှုအမျိုးအစားအားလုံး (အစွန်မှမှတ်ဉာဏ်၊ မန်မိုရီမှမှတ်ဉာဏ်သို့) မန်မိုရီမှ အစွန်အဖျားသို့ ကူးပြောင်းမှုများကို တာဝန်ယူသည့် မြန်နှုန်းမြင့် DMA ထိန်းချုပ်ကိရိယာတစ်ခုဖြစ်သည်။ ၎င်းတွင် master AXI interface တစ်ခုပါရှိသည်။ MDMA သည် စံ DMA စွမ်းရည်များကို တိုးချဲ့ရန်အတွက် အခြားသော DMA ထိန်းချုပ်ကိရိယာများနှင့် ချိတ်ဆက်နိုင်သည် သို့မဟုတ် အရံ DMA တောင်းဆိုမှုများကို တိုက်ရိုက်စီမံခန့်ခွဲနိုင်သည်။ ချန်နယ် 32 ခုမှ တစ်ခုစီသည် ပိတ်ဆို့လွှဲပြောင်းမှုများ၊ ထပ်ခါတလဲလဲ ပိတ်ဆို့ခြင်းများ လွှဲပြောင်းမှုများနှင့် ချိတ်ဆက်ထားသော စာရင်းလွှဲပြောင်းမှုများကို လုပ်ဆောင်နိုင်သည်။ MDMA ကို လုံခြုံသောအမှတ်တရများသို့ လုံခြုံသောလွှဲပြောင်းမှုများပြုလုပ်ရန် သတ်မှတ်နိုင်သည်။ · DMA ထိန်းချုပ်သူသုံးမျိုး (မလုံခြုံသော DMA1 နှင့် DMA2၊ နှင့် လုံခြုံသော DMA3) ထိန်းချုပ်ကိရိယာတစ်ခုစီတွင် လုံခြုံခြင်းမရှိသော AHB လိုင်းနှစ်ခုရှိပြီး စုစုပေါင်း 16 နှင့် လုံခြုံသော DMA ချန်နယ်ရှစ်ခုအတွက် FIFO အခြေပြုပိတ်ဆို့လွှဲပြောင်းမှုများလုပ်ဆောင်ရန်။
DMAMUX ယူနစ်နှစ်ခုသည် multiplex နှင့် DMA အရံတောင်းဆိုမှုများကို DMA ထိန်းချုပ်သူ သုံးခုထံ လမ်းကြောင်းပြောင်းပေးကာ မြင့်မားသော လိုက်လျောညီထွေရှိမှု၊ တစ်ပြိုင်နက် လုပ်ဆောင်သည့် DMA တောင်းဆိုမှု အရေအတွက်ကို အမြင့်ဆုံးဖြစ်စေပြီး အရံအထွက်အစပျိုးမှုများ သို့မဟုတ် DMA ဖြစ်ရပ်များမှ DMA တောင်းဆိုမှုများကို ဖန်တီးပေးသည်။
DMAMUX1 သည် လုံခြုံမှုမရှိသော အရံပစ္စည်းများမှ DMA1 နှင့် DMA2 ချန်နယ်များသို့ DMA တောင်းဆိုမှုများကို မြေပုံဆွဲသည်။ DMAMUX2 သည် လုံခြုံသော အရံပစ္စည်းများမှ DMA3 ချန်နယ်များသို့ DMA တောင်းဆိုမှုများကို မြေပုံဆွဲသည်။

3.13

တိုးချဲ့ထားသော ကြားဖြတ်နှင့် ဖြစ်ရပ်ထိန်းချုပ်ကိရိယာ (EXTI)
တိုးချဲ့ထားသော အနှောက်အယှက်နှင့် အဖြစ်အပျက်ထိန်းချုပ်သူ (EXTI) သည် ပြင်ဆင်သတ်မှတ်နိုင်သော နှင့် တိုက်ရိုက်ဖြစ်ရပ်ထည့်သွင်းမှုများမှတစ်ဆင့် CPU နှင့် စနစ်နိုးကြားမှုကို စီမံခန့်ခွဲသည်။ EXTI သည် ပါဝါထိန်းချုပ်မှုအတွက် နိုးကြားမှုတောင်းဆိုမှုများကို ပံ့ပိုးပေးကာ GIC သို့ ကြားဖြတ်တောင်းဆိုချက်တစ်ခုနှင့် CPU ဖြစ်ရပ်ထည့်သွင်းမှုသို့ ဖြစ်ရပ်များကို ထုတ်ပေးသည်။
EXTI နှိုးဆော်ချက်များသည် စနစ်အား ရပ်တန့်မုဒ်မှ နှိုးနိုင်စေရန်နှင့် CPU အား CStop နှင့် CSStandby မုဒ်များမှ နိုးထစေပါသည်။
ကြားဖြတ်တောင်းဆိုမှုနှင့် ဖြစ်ရပ်တောင်းဆိုမှုမျိုးဆက်တို့ကို Run မုဒ်တွင်လည်း အသုံးပြုနိုင်သည်။
EXTI တွင် EXTI IOport ရွေးချယ်မှုလည်း ပါဝင်သည်။
အနှောင့်အယှက်တစ်ခုစီ သို့မဟုတ် ဖြစ်ရပ်တစ်ခုစီသည် လုံခြုံသောဆော့ဖ်ဝဲကိုသာ ဝင်ရောက်ခွင့်ကို ကန့်သတ်ရန်အတွက် လုံခြုံသည်ဟု သတ်မှတ်နိုင်သည်။

3.14

Cyclic redundancy check တွက်ချက်မှုယူနစ် (CRC)
CRC (သံသရာအထပ်ထပ်စစ်ဆေးခြင်း) တွက်ချက်မှုယူနစ်ကို ပရိုဂရမ်mable polynomial သုံးပြီး CRC ကုဒ်တစ်ခုရရန် အသုံးပြုသည်။
အခြားအပလီကေးရှင်းများကြားတွင် ဒေတာပေးပို့ခြင်း သို့မဟုတ် သိုလှောင်မှုခိုင်မာမှုကို စစ်ဆေးရန်အတွက် CRC-based နည်းပညာများကို အသုံးပြုပါသည်။ EN/IEC 60335-1 စံသတ်မှတ်ချက်၏ နယ်ပယ်တွင်၊ ၎င်းတို့သည် flash memory မှန်ကန်မှုကို စစ်ဆေးသည့်နည်းလမ်းကို ပေးဆောင်သည်။ CRC တွက်ချက်မှုယူနစ်သည် runtime အတွင်းဆော့ဖ်ဝဲ၏လက်မှတ်ကိုတွက်ချက်ရာတွင်ကူညီပေးသည်၊ link-time တွင်ထုတ်ပေးသောရည်ညွှန်းချက်လက်မှတ်နှင့်နှိုင်းယှဉ်ရန်နှင့်သတ်မှတ်ထားသောမှတ်ဉာဏ်တည်နေရာတွင်သိမ်းဆည်းထားသည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

3.15

Flexible Memory Controller (FMC)
FMC controller ၏ အဓိကအင်္ဂါရပ်များမှာ အောက်ပါအတိုင်းဖြစ်သည်- · ပါဝင်သော static-memory mapped devices များနှင့် အင်တာဖေ့စ်-
NOR flash memory သည် တည်ငြိမ်သော သို့မဟုတ် pseudo-static random access memory (SRAM၊ PSRAM) 4-bit/8-bit BCH ဟာ့ဒ်ဝဲ ECC ပါရှိသော NAND flash memory · 8-,16-bit data bus width · memory bank တစ်ခုစီအတွက် လွတ်လပ်သော ချစ်ပ်ရွေးချယ်ထိန်းချုပ်မှု · memory bank တစ်ခုစီအတွက် သီးခြားဖွဲ့စည်းပုံ · FIFO ကိုရေးပါ
FMC ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်မှုများကို လုံခြုံအောင် ပြုလုပ်နိုင်သည်။

3.16

Dual Quad-SPI မမ်မိုရီ အင်တာဖေ့စ် (QUADSPI)
QUADSPI သည် တစ်ခုတည်း၊ နှစ်ခု သို့မဟုတ် quad SPI flash memory များကို ပစ်မှတ်ထားသည့် အထူးပြုဆက်သွယ်ရေး အင်တာဖေ့စ်တစ်ခုဖြစ်သည်။ ၎င်းသည် အောက်ပါမုဒ်သုံးမျိုးထဲမှ တစ်ခုခုကို လုပ်ဆောင်နိုင်သည်- · သွယ်ဝိုက်သောမုဒ်- လုပ်ဆောင်ချက်အားလုံးကို QUADSPI မှတ်ပုံတင်မှုများကို အသုံးပြု၍ လုပ်ဆောင်သည်။ · အခြေအနေ-မဲဆန္ဒမုဒ်- ပြင်ပ flash memory အခြေအနေ မှတ်ပုံတင်ခြင်းကို အခါအားလျော်စွာ ဖတ်ပြီး
အလံဆက်တင်တွင် ကြားဖြတ်တစ်ခု ဖန်တီးနိုင်သည်။ · Memory-mapped mode- ပြင်ပ flash memory ကို address space တွင် ပုံဖော်ထားသည်။
၎င်းကို internal memory တစ်ခုအဖြစ် system ကမြင်သည်။
Quad-SPI flash memory နှစ်ခုကို တစ်ပြိုင်နက်ဝင်ရောက်အသုံးပြုနိုင်သည့် dual-flash မုဒ်ကို အသုံးပြု၍ ဖြတ်သန်းနိုင်မှုနှင့် စွမ်းရည်နှစ်ခုစလုံးကို နှစ်ဆတိုးနိုင်သည်။
QUADSPI သည် 100 MHz အထက် ပြင်ပဒေတာကြိမ်နှုန်းကို ပံ့ပိုးပေးနိုင်သည့် နှောင့်နှေးပိတ်ဆို့ (DLYBQS) နှင့် တွဲထားသည်။
QUADSPI ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်မှုများသည် လုံခြုံနိုင်ပြီး ၎င်း၏နှောင့်နှေးမှုပိတ်ဆို့နိုင်သည်။

3.17

Analog-to-digital converters (ADC1၊ ADC2)
စက်ပစ္စည်းများသည် ပုံရိပ်ပြတ်သားမှုကို 12-၊ 10-၊ 8- သို့မဟုတ် 6-ဘစ်အဖြစ် သတ်မှတ်နိုင်သည့် အန်နာမှတစ်-ဒစ်ဂျစ်တယ် converters နှစ်ခုကို ထည့်သွင်းထားသည်။ ADC တစ်ခုစီသည် ပြင်ပချန်နယ် 18 ခုအထိ မျှဝေနိုင်ပြီး တစ်ချက်ရိုက်ချက် သို့မဟုတ် စကင်န်မုဒ်တွင် ပြောင်းလဲမှုများကို လုပ်ဆောင်သည်။ စကင်န်မုဒ်တွင်၊ ရွေးချယ်ထားသော analog inputs အုပ်စုတွင် အလိုအလျောက်ပြောင်းလဲခြင်းကို လုပ်ဆောင်ပါသည်။
ADC နှစ်ခုစလုံးတွင် လုံခြုံသောဘတ်စ်ကား အင်တာဖေ့စ်များရှိသည်။
ADC တစ်ခုစီကို DMA ထိန်းချုပ်ကိရိယာဖြင့် ဆောင်ရွက်ပေးနိုင်ပြီး၊ ထို့ကြောင့် ဆော့ဖ်ဝဲလ်လုပ်ဆောင်ချက်မရှိဘဲ ADC မှ တန်ဖိုးများကို ဦးတည်ရာတည်နေရာသို့ အလိုအလျောက် လွှဲပြောင်းပေးနိုင်သည်။
ထို့အပြင်၊ analog watchdog အင်္ဂါရပ်သည် converted vol ကိုတိကျစွာစောင့်ကြည့်နိုင်သည်။tagတစ်ခု၊ အချို့ သို့မဟုတ် ရွေးချယ်ထားသော ချန်နယ်များထဲမှ e။ vol သို့ပြောင်းသောအခါတွင် ကြားဖြတ်တစ်ခုထုတ်ပေးသည်။tage သည် ပရိုဂရမ်သတ်မှတ်ထားသော ကန့်သတ်ချက်များအပြင်ဘက်တွင်ရှိသည်။
A/D ပြောင်းလဲခြင်းနှင့် အချိန်တိုင်းစက်များကို တစ်ပြိုင်တည်းလုပ်ဆောင်ရန်၊ ADC များကို TIM1၊ TIM2၊ TIM3၊ TIM4၊ TIM6၊ TIM8၊ TIM15၊ LPTIM1၊ LPTIM2 နှင့် LPTIM3 တိုင်မာများမှ အစပျိုးနိုင်ပါသည်။

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.18

အပူချိန်အာရုံခံကိရိယာ
ကိရိယာများသည် ဗို့အားထုတ်ပေးသည့် အပူချိန်အာရုံခံကိရိယာကို ထည့်သွင်းထားသည်။tage (VTS) သည် အပူချိန်နှင့် အညီအညွတ် ကွဲပြားသည်။ ဤအပူချိန်အာရုံခံကိရိယာသည် ADC2_INP12 နှင့် အတွင်းပိုင်းချိတ်ဆက်ထားပြီး စက်၏ပတ်ဝန်းကျင်အပူချိန် 40 မှ +125°C မှ ±2% တိကျစွာတိုင်းတာနိုင်သည်။
အပူချိန်အာရုံခံကိရိယာသည် ကောင်းမွန်သော linearity ရှိသည်၊ သို့သော် အပူချိန်တိုင်းတာမှု၏ အလုံးစုံတိကျမှုကို ရရှိရန် ၎င်းကို ချိန်ညှိရန် လိုအပ်သည်။ လုပ်ငန်းစဉ်ကွဲပြားမှုကြောင့် အပူချိန်အာရုံခံကိရိယာအော့ဖ်ဆက်သည် ချစ်ပ်တစ်ခုမှတစ်ခုသို့ ကွဲပြားသောကြောင့်၊ ချိန်ညှိမထားသော အတွင်းပိုင်းအပူချိန်အာရုံခံကိရိယာသည် အပူချိန်ပြောင်းလဲမှုများကိုသာ သိရှိနိုင်သော အပလီကေးရှင်းများအတွက် သင့်လျော်သည်။ အပူချိန်အာရုံခံကိရိယာ တိုင်းတာခြင်း၏ တိကျမှုကို ပိုမိုကောင်းမွန်စေရန်၊ စက်တစ်ခုစီကို ST ဖြင့် စက်ရုံခွဲတစ်ခုချင်းအလိုက် ချိန်ညှိထားသည်။ အပူချိန်အာရုံခံကိရိယာစက်ရုံမှ ချိန်ညှိခြင်းဒေတာကို OTP ဧရိယာတွင် ST မှ သိမ်းဆည်းထားပြီး၊ ၎င်းသည် ဖတ်ရှုရန်သာမုဒ်တွင် အသုံးပြုနိုင်သည်။

3.19

ဒစ်ဂျစ်တယ်အပူချိန်အာရုံခံကိရိယာ (DTS)
စက်ပစ္စည်းများသည် ကြိမ်နှုန်းအထွက် အပူချိန်အာရုံခံကိရိယာကို ထည့်သွင်းထားသည်။ DTS သည် အပူချိန် အချက်အလက်ကို ပံ့ပိုးပေးရန်အတွက် LSE သို့မဟုတ် PCLK ကို အခြေခံသည့် ကြိမ်နှုန်းကို ရေတွက်သည်။
အောက်ပါလုပ်ဆောင်ချက်များကို ပံ့ပိုးပေးသည်- · အပူချိန်အဆင့်အလိုက် မျိုးဆက်ပြတ်တောက်ခြင်း · အပူချိန်ကန့်သတ်ချက်ဖြင့် နိုးထခြင်းအချက်ပြမှု ထုတ်လုပ်ခြင်း

3.20
မှတ်ချက် -

VBAT လည်ပတ်မှု
VBAT ပါဝါဒိုမိန်းတွင် RTC၊ အရန်မှတ်ပုံတင်များနှင့် အရန်သိမ်းဆည်းခြင်း SRAM ပါရှိသည်။
ဘက်ထရီကြာချိန်ကို ပိုမိုကောင်းမွန်အောင်ပြုလုပ်ရန်အတွက်၊ ဤပါဝါဒိုမိန်းကို VDD မှ ရရှိသည့်အခါ သို့မဟုတ် vol ဖြင့် ပံ့ပိုးပေးပါသည်။tage သည် VBAT ပင်နံပါတ်ပေါ်တွင် သက်ရောက်သည် (VDD ထောက်ပံ့မှု မရှိသောအခါ)။ VDD သည် PDR အဆင့်အောက် ကျဆင်းသွားကြောင်း PDR မှ တွေ့ရှိသောအခါ VBAT ပါဝါကို ပြောင်းသည်။
voltagVBAT pin ပေါ်ရှိ e ကို ပြင်ပဘက်ထရီ၊ supercapacitor သို့မဟုတ် VDD မှ တိုက်ရိုက်ပံ့ပိုးပေးနိုင်ပါသည်။ နောက်ပိုင်းတွင်၊ VBAT မုဒ်သည် အလုပ်မဖြစ်ပါ။
VDD မရှိသည့်အခါ VBAT လုပ်ဆောင်ချက်ကို အသက်သွင်းသည်။
ဤဖြစ်ရပ်များ တစ်ခုမှ (ပြင်ပ အနှောင့်အယှက်များ၊ TAMP ဖြစ်ရပ် သို့မဟုတ် RTC နှိုးဆော်သံ/ဖြစ်ရပ်များ) သည် VDD ထောက်ပံ့မှုကို တိုက်ရိုက်ပြန်လည်ရယူပြီး စက်ပစ္စည်းကို VBAT လည်ပတ်မှုမှ ဖယ်ရှားနိုင်သည်။ ဘယ်လိုပဲဖြစ်ဖြစ်ဗျာ့AMP အဖြစ်အပျက်များနှင့် RTC နှိုးစက်/ဖြစ်ရပ်များကို VDD ထောက်ပံ့မှုကို ပြန်လည်ရယူနိုင်သည့် ပြင်ပဆားကစ်တစ်ခု (ပုံမှန်အားဖြင့် PMIC) သို့ အချက်ပြမှုတစ်ခုထုတ်ပေးရန် အသုံးပြုနိုင်သည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

3.21

ထယ်၊tage ရည်ညွှန်းကြားခံ (VREFBUF)
စက်ပစ္စည်းများသည် voltagvol အဖြစ်သုံးနိုင်သော e ရည်ညွှန်းကြားခံtagADCs များအတွက် e ရည်ညွှန်းချက်၊ voltagVREF+ ပင်နံပါတ်မှတစ်ဆင့် ပြင်ပအစိတ်အပိုင်းများအတွက် ရည်ညွှန်းချက်။ VREFBUF သည် လုံခြုံနိုင်သည်။ အတွင်းပိုင်း VREFBUF သည် vol လေးခုကိုထောက်ပံ့ပေးသည်။tages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V ပြင်ပ voltagအတွင်းပိုင်း VREFBUF ကိုပိတ်ထားသည့်အခါ VREF+ ပင်နံပါတ်မှတစ်ဆင့် e ရည်ညွှန်းချက်ကို ပံ့ပိုးပေးနိုင်ပါသည်။
ပုံ 4. Voltage ရည်ညွှန်းကြားခံ

အတည်ပြုချက်

–

VREF+

VSSA

MSv64430V1

3.22

sigma-delta modulator (DFSDM) အတွက် ဒစ်ဂျစ်တယ် စစ်ထုတ်ခြင်း
စက်များသည် DFSDM တစ်ခုအား ဒစ်ဂျစ်တယ် စစ်ထုတ်မှု မော်ဂျူးနှစ်ခုနှင့် ပြင်ပထည့်သွင်းမှု အမှတ်စဉ် ချန်နယ် လေးခုအတွက် ပံ့ပိုးမှုဖြင့် DFSDM တစ်ခု သို့မဟုတ် အတွင်းပိုင်း အပြိုင်ထည့်သွင်းမှု လေးခုကို အလှည့်ကျ ထည့်သွင်းထားသည်။
DFSDM သည် စက်ပစ္စည်းသို့ ပြင်ပ မော်ဂျူလာများကို ကြားခံဆောင်ရွက်ပေးပြီး လက်ခံရရှိသော ဒေတာစီးကြောင်းများ၏ ဒစ်ဂျစ်တယ်စစ်ထုတ်ခြင်းကို လုပ်ဆောင်သည်။ DFSDM ၏ inputs များပါဝင်သည့် ဒစ်ဂျစ်တယ်-စီးရီးစီးကြောင်းများအဖြစ် analog အချက်ပြမှုများကို ပြောင်းလဲရန် မော်ဂျူးကိရိယာများကို အသုံးပြုသည်။
DFSDM သည် PDM (pulse-density modulation) မိုက်ခရိုဖုန်းကိုလည်း ချိတ်ဆက်နိုင်ပြီး PDM မှ PCM သို့ ပြောင်းလဲခြင်းနှင့် စစ်ထုတ်ခြင်း (ဟာ့ဒ်ဝဲကို အရှိန်မြှင့်) လုပ်ဆောင်နိုင်သည်။ DFSDM တွင် ရွေးချယ်နိုင်သော အပြိုင်ဒေတာစီးကြောင်းထည့်သွင်းမှုများကို ADCs သို့မဟုတ် စက်မှတ်ဉာဏ်မှ (DMA/CPU မှတဆင့် DFSDM သို့ လွှဲပြောင်းခြင်း) ပါရှိသည်။
DFSDM transceivers များသည် များစွာသော serial-interface ဖော်မတ်များကို ပံ့ပိုးသည် (အမျိုးမျိုးသော modulators များကို ပံ့ပိုးရန်)။ DFSDM ဒစ်ဂျစ်တယ် filter module များသည် 24-bit နောက်ဆုံး ADC ရုပ်ထွက်အထိ အသုံးပြုသူသတ်မှတ်ထားသော filter ဘောင်များအတိုင်း ဒစ်ဂျစ်တယ်လုပ်ဆောင်မှုကို လုပ်ဆောင်သည်။

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

DFSDM အရံကို ပံ့ပိုးပေးသည်- · multiplexed input digital serial channels လေးခု-
အမျိုးမျိုးသော modulator များကိုချိတ်ဆက်ရန် configurable Manchester coded 1-wire interface PDM (pulse-density modulation) microphone input အမြင့်ဆုံး input clock frequency အထိ 20 MHz (Manchester coding အတွက် 10 MHz) နာရီအထွက် modulators (0 မှ 20 MHz) · 16 internal-parall (ဒစ်ဂျစ်တယ် လိုင်း 1 ခု) မှ အစားထိုးထည့်သွင်းမှုများ ကြည်လင်ပြတ်သားမှု): အတွင်းပိုင်းရင်းမြစ်များ- ADC ဒေတာ သို့မဟုတ် မမ်မိုရီဒေတာစီးကြောင်းများ (DMA) · ချိန်ညှိနိုင်သော ဒစ်ဂျစ်တယ်အချက်ပြလုပ်ဆောင်မှုပါရှိသော ဒစ်ဂျစ်တယ် စစ်ထုတ်မှု မော်ဂျူးနှစ်ခု- Sincx စစ်ထုတ်မှု- စစ်ထုတ်မှု/အမျိုးအစား (5 မှ XNUMX) အထိ၊ampling ratio (1 မှ 1024) integrator- oversampling အချိုး (1 မှ 256) · 24-bit အထွက်ဒေတာ ကြည်လင်ပြတ်သားမှုအထိ၊ လက်မှတ်ထိုးထားသော အထွက်ဒေတာဖော်မတ် · အလိုအလျောက် ဒေတာအော့ဖ်ဆက် အမှားပြင်ခြင်း (အသုံးပြုသူမှ စာရင်းသွင်းသိမ်းဆည်းထားသည့် အော့ဖ်ဆက်) · ဆက်တိုက် သို့မဟုတ် တစ်ခုတည်းအဖြစ် ပြောင်းလဲခြင်း · စတင်ခြင်းမှ ပြောင်းလဲခြင်း- ဆော့ဖ်ဝဲလ်မှ အစပျိုးခြင်း- အတွင်းပိုင်းအချိန်တိုင်းကိရိယာများ ပြင်ပဖြစ်ရပ်များကို အစပျိုးခြင်း ပထမဒစ်ဂျစ်တယ်-နည်းဖြင့် ပထမအကြိမ် ဒစ်ဂျစ်တယ် စစ်ထုတ်မှု မော်ဂျူးနှင့် တပြိုင်နက်ကြည့်ရှုခြင်း · Analogued (DFS တန်ဖိုးမြင့်ဒေတာအဆင့်သတ်မှတ်စာရင်းသွင်းမှုများတွင် သီးသန့်စီစဉ်သတ်မှတ်နိုင်သော Sincx ဒစ်ဂျစ်တယ်စစ်ထုတ်မှု (အမှာစာ = 1 မှ 3၊
oversampling အချိုး = 1 မှ 32) နောက်ဆုံးထွက်ရှိဒေတာမှထည့်သွင်းခြင်း သို့မဟုတ် ရွေးချယ်ထားသောထည့်သွင်းမှုမှ ဒစ်ဂျစ်တယ်အမှတ်စဉ်ချန်နယ်များမှ သီးခြားလွတ်လပ်စွာ စဉ်ဆက်မပြတ်စောင့်ကြည့်ခြင်း · စံပြောင်းလဲခြင်းမှ သီးခြားလွတ်လပ်စွာ ဆက်တိုက်စောင့်ကြည့်ခြင်း · saturated analog input values (အောက်ခြေနှင့် ထိပ်ပိုင်းအကွာအဝေးကိုရှာဖွေရန် short-circuit detector): 8 မှ 1 အထိ ဆက်တိုက် 256's သို့မဟုတ် 0's ဆက်တိုက်ထုတ်လွှင့်နေသော analog လိုင်းတစ်ခုစီတွင် data များကို ဆက်တိုက်ကြည့်ရှုရန် 1-bit အထိ၊ watchdog event သို့မဟုတ် short-circuit detector event · Extremes detector- software ဖြင့် refreshed နောက်ဆုံး converted data ၏ အနိမ့်ဆုံးနှင့် အမြင့်ဆုံးတန်ဖိုးများ သိုလှောင်မှု · DMA မှ နောက်ဆုံးပြောင်းလဲခြင်းဒေတာကို ဖတ်နိုင်မှု · Interrupts- ပြောင်းလဲခြင်း၏အဆုံး၊ overrun၊ analog watchdog၊ short circuit၊ input serial channel နာရီမရှိခြင်း · "Regular" or "injected" conversions- "ပုံမှန်" သို့မဟုတ် "injected" converts မည်သည့်အချိန်တွင်မဆို ပုံမှန် သို့မဟုတ် ပုံမှန်အတိုင်းပြုလုပ်နိုင်ပါသည်။
တိကျသောအချိန်နှင့် မြင့်မားသောပြောင်းလဲခြင်းဦးစားပေးမှုဖြင့် "ထိုးသွင်းသည်" ကူးပြောင်းမှုများတွင် "ထိုးသွင်းသည်" ၏အချိန်အပေါ် သက်ရောက်မှုမရှိဘဲ၊

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

3.23

စစ်မှန်သော ကျပန်းနံပါတ် မီးစက် (RNG)
ပေါင်းစပ် analog circuit မှထုတ်ပေးသော 32-bit ကျပန်းနံပါတ်များကို ပေးဆောင်သည့် ကိရိယာများသည် RNG တစ်ခုကို ထည့်သွင်းထားသည်။
RNG ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ ဝင်ရောက်နိုင်သည်ဟု သတ်မှတ်နိုင်သည်။
စစ်မှန်သော RNG သည် သီးသန့်ဘတ်စ်တစ်ခုမှတစ်ဆင့် လုံခြုံသော AES နှင့် PKA အရံအတားများနှင့် ချိတ်ဆက်သည် (CPU မှဖတ်၍မရပါ)။

3.24

ကူးယူဖော်ပြခြင်းနှင့် hash ပရိုဆက်ဆာများ (CRYP၊ SAES၊ PKA နှင့် HASH)
စက်ပစ္စည်းများသည် သက်တူရွယ်တူတစ်ဦးနှင့် မက်ဆေ့ချ်များဖလှယ်သည့်အခါ လျှို့ဝှက်မှု၊ အထောက်အထားစိစစ်မှု၊ ဒေတာခိုင်လုံမှုနှင့် ငြင်းဆိုခြင်းမရှိကြောင်း သေချာစေရန်အတွက် ပုံမှန်အားဖြင့် လိုအပ်သောအဆင့်မြင့် cryptographic algorithms များကို ပံ့ပိုးပေးသည့် cryptographic ပရိုဆက်ဆာတစ်ခုအား ထည့်သွင်းထားသည်။
စက်ပစ္စည်းများသည် အထူးသီးသန့် DPA ခံနိုင်ရည်ရှိသော လုံခြုံသော AES 128- နှင့် 256-bit သော့ (SAES) နှင့် PKA ဟာ့ဒ်ဝဲ ကုဒ်ဝှက်ခြင်း/စာဝှက်ခြင်း အရှိန်မြှင့်စက်ကို CPU မှ အသုံးပြုနိုင်ခြင်းမရှိသော ဟာ့ဒ်ဝဲဘတ်စ်ကားများဖြင့်လည်း ထည့်သွင်းထားပါသည်။
CRYP ၏ အဓိက အင်္ဂါရပ်များ- · DES/TDES (ဒေတာ ကုဒ်ဝှက်ခြင်း စံနှုန်း/ သုံးဆ ဒေတာ ကုဒ်ဝှက်ခြင်း စံနှုန်း): ECB (အီလက်ထရွန်းနစ်
codebook) နှင့် CBC (cipher block chaining) chaining algorithms၊ 64-၊ 128- သို့မဟုတ် 192-bit key · AES (အဆင့်မြင့် ကုဒ်ဝှက်စံနှုန်း)- ECB၊ CBC၊ GCM၊ CCM နှင့် CTR (ကောင်တာမုဒ်) chaining algorithms၊ 128-၊ 192- သို့မဟုတ် 256-bit သော့
Universal HASH အဓိကအင်္ဂါရပ်များ- · SHA-1၊ SHA-224၊ SHA-256၊ SHA-384၊ SHA-512၊ SHA-3 (လုံခြုံသော HASH အယ်ဂိုရီသမ်များ) · HMAC
cryptographic accelerator သည် DMA တောင်းဆိုမှုမျိုးဆက်ကို ပံ့ပိုးပေးသည်။
CRYP၊ SAES၊ PKA နှင့် HASH ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲဖြင့်သာ အသုံးပြုခွင့်အဖြစ် သတ်မှတ်နိုင်သည်။

3.25

Boot နှင့် လုံခြုံရေးနှင့် OTP ထိန်းချုပ်မှု (BSEC)
BSEC (boot and security နှင့် OTP ထိန်းချုပ်မှု) သည် စက်ပစ္စည်းဖွဲ့စည်းပုံနှင့် လုံခြုံရေးကန့်သတ်ဘောင်များအတွက် ထည့်သွင်းထားသော မတည်ငြိမ်သောသိုလှောင်မှုအတွက် အသုံးပြုသည့် OTP (တစ်ကြိမ်တည်း ပရိုဂရမ်လုပ်နိုင်သော) fuse box ကို ထိန်းချုပ်ရန် ရည်ရွယ်ပါသည်။ BSEC ၏ အချို့သော အစိတ်အပိုင်းများကို လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ ဝင်ရောက်နိုင်သည်အဖြစ် ပြင်ဆင်သတ်မှတ်ရပါမည်။
BSEC သည် SAES (secure AES) အတွက် HWKEY 256-bit သိုလှောင်မှုအတွက် OTP စကားလုံးများကို အသုံးပြုနိုင်သည်။

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.26

Timers နှင့် watchdogs
စက်ပစ္စည်းများတွင် အဆင့်မြင့်ထိန်းချုပ်မှုတိုင်မာနှစ်ခု၊ ယေဘုယျရည်ရွယ်ချက်အချိန်တိုင်းကိရိယာ ၁၀ ခု (ထိုအထဲမှ ခုနစ်ခုကို လုံခြုံစေသည်)၊ အခြေခံအချိန်တိုင်းကိရိယာနှစ်ခု၊ ပါဝါနည်းသောအချိန်တိုင်းကိရိယာငါးခု၊ စောင့်ကြည့်ကိရိယာနှစ်ခုနှင့် Cortex-A7 တစ်ခုစီတွင် စနစ်အချိန်တိုင်းကိရိယာလေးခု ပါဝင်ပါသည်။
တိုင်မာကောင်တာအားလုံးကို အမှားရှာပြင်မုဒ်တွင် ရပ်ထားနိုင်သည်။
အောက်ဖော်ပြပါဇယားသည် အဆင့်မြင့်ထိန်းချုပ်မှု၊ ယေဘုယျရည်ရွယ်ချက်၊ အခြေခံနှင့် ပါဝါနည်းသည့်တိုင်မာများ၏ အင်္ဂါရပ်များကို နှိုင်းယှဉ်ထားသည်။

Timer အမျိုးအစား

အချိန်တိုင်း

စားပွဲတင် 4. Timer အင်္ဂါရပ်နှိုင်းယှဉ်

တန်ပြန်ဖြေရှင်းချက်-
အဆို

ကောင်တာအမျိုးအစား

Prescaler factor

DMA တောင်းဆိုမှုမျိုးဆက်

ချန်နယ်များကို ရိုက်ကူး/ နှိုင်းယှဉ်ပါ။

ဖြည့်စွက်အထွက်

မက်သွင်
နာရီ (MHz)

မက်တယ်။
timer
နာရီ (MHz) (၁)

အဆင့်မြင့် TIM1၊ -control TIM8

16-ဘစ်

အတက်၊ မည်သည့်ကိန်းပြည့်မဆို အောက်၊ 1 အတက်/အောက် နှင့် 65536 ကြား

ဟုတ်ကဲ့

TIM2 TIM5

32-ဘစ်

အတက်၊ မည်သည့်ကိန်းပြည့်မဆို အောက်၊ 1 အတက်/အောက် နှင့် 65536 ကြား

ဟုတ်ကဲ့

TIM3 TIM4

16-ဘစ်

အတက်၊ မည်သည့်ကိန်းပြည့်မဆို အောက်၊ 1 အတက်/အောက် နှင့် 65536 ကြား

ဟုတ်ကဲ့

ကိန်းပြည့်တစ်ခုခု

TIM12(2) 16-bit

1 မှတက်

မရှိ

အထွေထွေ

နှင့် ၅

ရည်ရွယ်ချက်

TIM13(2) TIM14(2)

16-ဘစ်

1 အကြားတွင် မည်သည့်ကိန်းပြည့်မဆိုတက်ပါ။
နှင့် ၅

မရှိ

ကိန်းပြည့်တစ်ခုခု

TIM15(2) 16-bit

1 မှတက်

ဟုတ်ကဲ့

နှင့် ၅

TIM16(2) TIM17(2)

16-ဘစ်

1 အကြားတွင် မည်သည့်ကိန်းပြည့်မဆိုတက်ပါ။
နှင့် ၅

ဟုတ်ကဲ့

အခြေခံ

TIM6၊ TIM7

16-ဘစ်

1 အကြားတွင် မည်သည့်ကိန်းပြည့်မဆိုတက်ပါ။
နှင့် ၅

ဟုတ်ကဲ့

LPTIM1၊

ပါဝါနိမ့်

LPTIM2(2)၊ LPTIM3(2)၊
LPTIM4၊

16-ဘစ်

1, 2, 4, 8, Up 16, 32, 64၊
128

မရှိ

LPTIM5

104.5

209

မရှိ

104.5

209

မရှိ

104.5

209

မရှိ

104.5

209

မရှိ

104.5

209

104.5

209

104.5

209

မရှိ

104.5

209

(၄) ၉၀၀၊

မရှိ

၇၁၄၀၅ ၀.၀၃၅

1. RCC ရှိ TIMGxPRE ဘစ်ပေါ်မူတည်၍ အမြင့်ဆုံးအချိန်တိုင်းနာရီနာရီသည် 209 MHz အထိဖြစ်သည်။ 2. လုံခြုံသောအချိန်တိုင်းကိရိယာ။ 3. LPTIM တွင် ရိုက်ကူးရေးချန်နယ်မရှိပါ။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

၁၃၀၀ ၇၆၉ ၆၈၈

အဆင့်မြင့်ထိန်းချုပ်မှုတိုင်မာများ (TIM1၊ TIM8)
အဆင့်မြင့်ထိန်းချုပ်မှုတိုင်မာများ (TIM1၊ TIM8) ကို ချန်နယ် 6 ခုတွင် ပေါင်းထားသော သုံးဆင့် PWM ဂျင်နရေတာများအဖြစ် တွေ့မြင်နိုင်ပါသည်။ ၎င်းတို့တွင် ပရိုဂရမ်ထည့်သွင်းနိုင်သော သေဆုံးချိန်များနှင့်အတူ ဖြည့်စွက် PWM အထွက်များရှိသည်။ ၎င်းတို့ကို ပြီးပြည့်စုံသော ယေဘူယျ ရည်ရွယ်ချက် တိုင်မာများအဖြစ်လည်း ယူဆနိုင်သည်။ ၎င်းတို့၏ သီးခြားချန်နယ်လေးခုကို အသုံးပြုနိုင်သည်- · input capture · output comparison · PWM မျိုးဆက် ( edge- or center-aligned modes) · one-pulse mode output
ပုံမှန် 16-ဘစ်တိုင်မာများအဖြစ် ပြင်ဆင်သတ်မှတ်ပါက၊ ၎င်းတို့တွင် ယေဘူယျရည်ရွယ်ချက်အချိန်မာများကဲ့သို့ တူညီသောအင်္ဂါရပ်များရှိသည်။ 16-bit PWM ဂျင်နရေတာများအဖြစ် ပြင်ဆင်သတ်မှတ်ပါက၊ ၎င်းတို့တွင် အပြည့်အဝ ပြုပြင်နိုင်စွမ်း (0-100%) ရှိသည်။
အဆင့်မြင့်ထိန်းချုပ်မှုအချိန်တိုင်းကိရိယာသည် အချိန်ကိုက်ချိတ်ဆက်ခြင်းအင်္ဂါရပ်မှတစ်ဆင့် ယေဘူယျရည်ရွယ်ချက်အချိန်မာများနှင့် အတူတကွလုပ်ဆောင်နိုင်သည်။
TIM1 နှင့် TIM8 သည် လွတ်လပ်သော DMA တောင်းဆိုမှုမျိုးဆက်ကို ပံ့ပိုးပေးသည်။
ယေဘူယျ ရည်ရွယ်ချက် တိုင်မာများ (TIM2၊ TIM3၊ TIM4၊ TIM5၊ TIM12၊ TIM13၊ TIM14၊ TIM15၊ TIM16၊ TIM17)
STM32MP133C/F စက်ပစ္စည်းများတွင် ထည့်သွင်းထားသော ထပ်တူကျနိုင်သော ယေဘူယျ-ရည်ရွယ်ချက် တိုင်မာဆယ်ခု ရှိသည် (ကွဲပြားမှုများကို ဇယား 4 တွင်ကြည့်ပါ)။ · TIM2၊ TIM3၊ TIM4၊ TIM5
TIM 2 နှင့် TIM5 သည် 32-bit အလိုအလျောက်ပြန်ဖွင့်ခြင်းကောင်တာနှင့် 16-ဘစ်ကြိုတင်စကေးစနစ်အပေါ်အခြေခံထားပြီး TIM3 နှင့် TIM4 တို့သည် 16-bit အလိုအလျောက်ပြန်ဖွင့်ခြင်းအပေါ်/အောက်ကောင်တာနှင့် 16-ဘစ်ကြိုတင်စကေးရှင်းအပေါ်အခြေခံထားသည်။ တိုင်မာများအားလုံးတွင် ထည့်သွင်းရိုက်ကူးခြင်း/အထွက် နှိုင်းယှဉ်မှု၊ PWM သို့မဟုတ် one-pulse မုဒ်အထွက်အတွက် သီးခြားချန်နယ်လေးခုပါရှိသည်။ ၎င်းသည် အကြီးဆုံးပက်ကေ့ဂျ်များတွင် ထည့်သွင်းမှုဖမ်းယူခြင်း/အထွက် နှိုင်းယှဉ်မှု/PWMs 16 ခုအထိ ပေးသည်။ ဤယေဘူယျရည်ရွယ်ချက်တိုင်မာများသည် တစ်ပြိုင်တည်းလုပ်ဆောင်ခြင်း သို့မဟုတ် ဖြစ်ရပ်ကွင်းဆက်ခြင်းအတွက် တိုင်မာလင့်ခ်အင်္ဂါရပ်မှတစ်ဆင့် အခြားသော ယေဘူယျရည်ရွယ်ချက်တိုင်မာများနှင့် အဆင့်မြင့်ထိန်းချုပ်မှုတိုင်မာများ TIM1 နှင့် TIM8 တို့နှင့်အတူ အတူတကွလုပ်ဆောင်နိုင်သည်။ PWM အထွက်များထုတ်လုပ်ရန် ဤအထွေထွေရည်ရွယ်ချက်အချိန်တိုင်းကိရိယာများကို အသုံးပြုနိုင်သည်။ TIM2၊ TIM3၊ TIM4၊ TIM5 အားလုံးတွင် သီးခြား DMA တောင်းဆိုမှု မျိုးဆက် ရှိသည်။ ၎င်းတို့သည် quadrature (incremental) encoder signals များနှင့် hall-effect sensors တစ်ခုမှ လေးခုမှ digital output များကို ကိုင်တွယ်နိုင်စွမ်းရှိသည်။ · TIM12၊ TIM13၊ TIM14၊ TIM15၊ TIM16၊ TIM17 ဤအချိန်တိုင်းကိရိယာများသည် 16-ဘစ်အလိုအလျောက်ပြန်လည်စတင်သည့်အပေါ်ကောင်တာနှင့် 16-ဘစ်ကြိုတင်စကေးကိရိယာအပေါ် အခြေခံထားသည်။ TIM13၊ TIM14၊ TIM16 နှင့် TIM17 သည် သီးခြားချန်နယ်တစ်ခုဖြစ်ပြီး TIM12 နှင့် TIM15 တွင် အဝင်ဖမ်းယူခြင်း/အထွက် နှိုင်းယှဉ်ရန် သီးခြားချန်နယ်နှစ်ခု၊ PWM သို့မဟုတ် one-pulse mode output ရှိသည်။ ၎င်းတို့ကို TIM2၊ TIM3၊ TIM4၊ TIM5 တွင် အင်္ဂါရပ်ပြည့် အထွေထွေ ရည်ရွယ်ချက် တိုင်မာများနှင့် ထပ်တူပြုနိုင်သည် သို့မဟုတ် ရိုးရှင်းသော အချိန်ဇယားများအဖြစ် အသုံးပြုနိုင်သည်။ ဤအချိန်တိုင်းကိရိယာတစ်ခုစီကို လုံခြုံသောဆော့ဖ်ဝဲဖြင့်သာ အသုံးပြုခွင့်အဖြစ် (ETZPC တွင်) သတ်မှတ်နိုင်သည်။
အခြေခံ အချိန်တိုင်းကိရိယာများ (TIM6 နှင့် TIM7)
ဤတိုင်မာများကို ယေဘူယျ 16-bit အချိန်အခြေခံအဖြစ် အဓိကအသုံးပြုသည်။
TIM6 နှင့် TIM7 သည် လွတ်လပ်သော DMA တောင်းဆိုမှုမျိုးဆက်ကို ပံ့ပိုးပေးသည်။

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.26.4
၇၁၄၀၅ ၀.၀၃၅

ပါဝါနည်းသည့်တိုင်မာများ (LPTIM1၊ LPTIM2၊ LPTIM3၊ LPTIM4၊ LPTIM5)
ပါဝါနည်းသောအချိန်တိုင်းကိရိယာတစ်ခုစီတွင် သီးခြားနာရီတစ်ခုရှိပြီး LSE၊ LSI သို့မဟုတ် ပြင်ပနာရီဖြင့် clock ပြုလုပ်ထားလျှင် Stop မုဒ်တွင်လည်း လုပ်ဆောင်ပါသည်။ LPTIMx သည် စက်ကို ရပ်တန့်မုဒ်မှ နှိုးနိုင်သည်။
ဤပါဝါနည်းသော အချိန်တိုင်းကိရိယာများသည် အောက်ပါအင်္ဂါရပ်များကို ပံ့ပိုးပေးသည်- · 16-bit autoreload register ပါရှိသော 16-bit up counter · 16-bit နှိုင်းယှဉ် register · Configurable output- pulse, PWM · Continuous/one-shot mode · ရွေးချယ်နိုင်သော software/hardware input trigger · ရွေးချယ်နိုင်သော နာရီအရင်းအမြစ်-
အတွင်းနာရီအရင်းအမြစ်- LSE၊ LSI၊ HSI သို့မဟုတ် APB နာရီ ပြင်ပနာရီရင်းမြစ် LPTIM ထည့်သွင်းခြင်း (အတွင်းပိုင်းနာရီမရှိသော်လည်း အလုပ်လုပ်သည်
အရင်းအမြစ်လည်ပတ်နေခြင်း၊ သွေးခုန်နှုန်းကောင်တာအက်ပလီကေးရှင်းမှအသုံးပြုသည်) · Programmable digital glitch filter · ကုဒ်ဒါမုဒ်
LPTIM2 နှင့် LPTIM3 ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲဖြင့်သာ ဝင်ရောက်အသုံးပြုနိုင်သည်ဟု သတ်မှတ်နိုင်သည်။
လွတ်လပ်သော စောင့်ကြည့်အဖွဲ့များ (IWDG1၊ IWDG2)
အမှီအခိုကင်းသောစောင့်ကြည့်ရေးခွေးသည် 12-ဘစ်လျှော့စျေးနှင့် 8-ဘစ်ကြိုတင်စကေးရှင်းအပေါ်အခြေခံသည်။ ၎င်းကို လွတ်လပ်သော 32 kHz အတွင်းပိုင်း RC (LSI) မှ နာရီသတ်မှတ်ထားပြီး ၎င်းသည် ပင်မနာရီမှ သီးခြားလုပ်ဆောင်သောကြောင့်၊ ၎င်းသည် Stop နှင့် Standby မုဒ်များတွင် လည်ပတ်နိုင်သည်။ ပြဿနာတစ်ခုဖြစ်ပွားသည့်အခါ စက်ပစ္စည်းကို ပြန်လည်သတ်မှတ်ရန် IWDG ကို စောင့်ကြည့်ကိရိယာအဖြစ် အသုံးပြုနိုင်သည်။ ၎င်းသည် ရွေးချယ်မှု bytes မှတဆင့် ဟာ့ဒ်ဝဲ သို့မဟုတ် ဆော့ဖ်ဝဲလ်ကို ပြင်ဆင်နိုင်သည်။
IWDG1 ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲဖြင့်သာ ဝင်ရောက်အသုံးပြုနိုင်သည်ဟု သတ်မှတ်နိုင်သည်။
ယေဘူယျတိုင်မာများ (Cortex-A7 CNT)
Cortex-A7 တွင် ထည့်သွင်းထားသော ယေဘူယျအချိန်တိုင်းကိရိယာများကို စနစ်အချိန်ကိုက်မျိုးဆက် (STGEN) မှ တန်ဖိုးဖြင့် ဖြည့်သွင်းသည်။
Cortex-A7 ပရိုဆက်ဆာသည် အောက်ပါအချိန်တိုင်းကိရိယာများကို ပံ့ပိုးပေးသည်- · လုံခြုံပြီး မလုံခြုံသောမုဒ်များတွင် အသုံးပြုရန်အတွက် ရုပ်ပိုင်းဆိုင်ရာအချိန်တိုင်းကိရိယာ
ရုပ်ပိုင်းဆိုင်ရာအချိန်တိုင်းကိရိယာအတွက် မှတ်ပုံတင်မှုများကို လုံခြုံပြီး လုံခြုံမှုမရှိသော မိတ္တူများကို ပေးဆောင်ရန် ဘဏ်စာရင်းပေးထားသည်။ · လုံခြုံမှုမရှိသောမုဒ်များတွင် အသုံးပြုရန်အတွက် virtual timer · hypervisor မုဒ်တွင် အသုံးပြုရန်အတွက် ရုပ်ပိုင်းဆိုင်ရာအချိန်တိုင်းကိရိယာ
ယေဘူယျအချိန်တိုင်းကိရိယာများသည် မန်မိုရီမြေပုံပြုလုပ်ထားသော အရံကိရိယာများမဟုတ်သည့်အပြင် တိကျသော Cortex-A7 ပေါင်းစပ်ပရိုဆက်ဆာညွှန်ကြားချက်များ (cp15) ဖြင့်သာ အသုံးပြုနိုင်သည်။

3.27

စနစ် အချိန်တိုင်းကိရိယာ မျိုးဆက် (STGEN)
စနစ် Timing Generation (STGEN) သည် တစ်သမတ်တည်း ပံ့ပိုးပေးသည့် အချိန်-ရေတွက်မှုတန်ဖိုးကို ထုတ်ပေးသည်။ view Cortex-A7 ယေဘူယျတိုင်မာများအားလုံးအတွက် အချိန်ဖြစ်သည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

စနစ်အချိန်ကိုက်ထုတ်လုပ်ခြင်းတွင် အောက်ပါသော့ချက်အင်္ဂါရပ်များ ပါရှိသည်- · roll-over ပြဿနာများကိုရှောင်ရှားရန် 64-bit ကျယ်ဝန်းသည် · သုည သို့မဟုတ် ပရိုဂရမ်မာတန်ဖိုးတစ်ခုမှ စတင်သည် · အချိန်တိုင်းကိရိယာကို သိမ်းဆည်းပြီး ပြန်လည်ရယူနိုင်စေမည့် ထိန်းချုပ် APB အင်တာဖေ့စ် (STGENC)
powerdown ဖြစ်ရပ်များတစ်လျှောက် · ဖတ်ရန်-သီးသန့် APB အင်တာဖေ့စ် (STGENR) သည် timer တန်ဖိုးကို မဟုတ်သူများက ဖတ်နိုင်စေသည်
လုံခြုံသောဆော့ဖ်ဝဲနှင့် အမှားရှာပြင်ကိရိယာများ · စနစ်အမှားရှာပြင်နေစဉ်တွင် ရပ်သွားနိုင်သည့် အချိန်တိုင်းမှတ်တန်ဖိုးကို တိုးမြှင့်ခြင်း။
STGENC ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ ဝင်ရောက်နိုင်သည်ဟု သတ်မှတ်နိုင်သည်။

3.28

အချိန်မှန်နာရီ (RTC)
RTC သည် ပါဝါနိမ့်သောမုဒ်များအားလုံးကို စီမံခန့်ခွဲရန် အလိုအလျောက်နိုးထမှုကို ပံ့ပိုးပေးပါသည်။ RTC သည် သီးခြား BCD အချိန်တိုင်းကိရိယာ/ကောင်တာတစ်ခုဖြစ်ပြီး ပရိုဂရမ်ထုတ်နိုင်သော နှိုးစက်နှောင့်ယှက်မှုများနှင့်အတူ နေ့စဥ်အချိန်တိုင်းနာရီ/ပြက္ခဒိန်ကို ပံ့ပိုးပေးပါသည်။
RTC တွင် အနှောင့်အယှက်ပေးနိုင်စွမ်းရှိသော အချိန်အပိုင်းအခြားအလိုက် အစီအစဉ်ဆွဲနိုင်သော နိုးထမှုအလံလည်း ပါဝင်သည်။
32-ဘစ် မှတ်ပုံတင်မှုနှစ်ခုတွင် စက္ကန့်၊ မိနစ်၊ နာရီ (12- သို့မဟုတ် 24-နာရီ ဖော်မတ်)၊ နေ့ (ရက်သတ္တပတ်၏နေ့)၊ ရက်စွဲ (လ၏နေ့)၊ လနှင့် နှစ်၊ ဒွိကုဒ်နံပါတ် ဒဿမဖော်မတ် (BCD) ဖြင့် ဖော်ပြထားပါသည်။ စက္ကန့်ခွဲတန်ဖိုးကိုလည်း binary ဖော်မတ်ဖြင့် ရနိုင်သည်။
ဆော့ဖ်ဝဲလ်ယာဉ်မောင်းစီမံခန့်ခွဲမှုကို လွယ်ကူစေရန် Binary မုဒ်ကို ပံ့ပိုးထားသည်။
28-၊ 29- (ရက်ထပ်နှစ်)၊ 30- နှင့် 31-ရက်လများအတွက် လျော်ကြေးများကို အလိုအလျောက်ဆောင်ရွက်ပေးပါသည်။ နေ့အလင်းရောင် ခြွေတာချိန် လျော်ကြေးကိုလည်း ဆောင်ရွက်ပေးနိုင်သည်။
အပို 32-ဘစ် မှတ်ပုံတင်များတွင် ပရိုဂရမ်ထုတ်နိုင်သော နှိုးစက်စက္ကန့်ပိုင်း၊ စက္ကန့်၊ မိနစ်၊ နာရီ၊ နေ့နှင့် ရက်စွဲတို့ပါရှိသည်။
Crystal oscillator တိကျမှုတွင် သွေဖည်မှုတစ်ခုခုအတွက် လျော်ကြေးပေးရန် ဒစ်ဂျစ်တယ် ချိန်ညှိခြင်း အင်္ဂါရပ်ကို ရရှိနိုင်သည်။
အရန်သိမ်းထားသော ဒိုမိန်းကို ပြန်လည်သတ်မှတ်ပြီးနောက်၊ RTC မှတ်ပုံတင်ခြင်းအားလုံးကို ဖြစ်နိုင်ချေရှိသော ကပ်ပါးစာရေးသားဝင်ရောက်ခွင့်များမှ ကာကွယ်ထားပြီး လုံခြုံသောဝင်ရောက်ခွင့်ဖြင့် ကာကွယ်ထားသည်။
ထောက်ပံ့မှု voltage သည် လည်ပတ်မှုအကွာအဝေးတွင်ရှိနေသည်၊ RTC သည် စက်အခြေအနေ မည်သို့ပင်ရှိစေကာမူ မည်သည့်အခါမျှ မရပ်တန့်ပါ (Run mode၊ low-power mode သို့မဟုတ် reset under)။
RTC ၏ အဓိကအင်္ဂါရပ်များမှာ အောက်ပါအတိုင်းဖြစ်သည်- · စက္ကန့်ပိုင်း၊ စက္ကန့်၊ မိနစ်၊ နာရီ (12 သို့မဟုတ် 24 ဖော်မတ်)၊ နေ့ (နေ့ရက်) ပါသော ပြက္ခဒိန်
ရက်သတ္တပတ်)၊ ရက်စွဲ (လ၏နေ့)၊ လနှင့်နှစ် · ဆော့ဖ်ဝဲဖြင့် လုပ်ဆောင်နိုင်သော နေ့အလင်းရောင် ခြွေတာရေး လျော်ကြေးငွေ · အနှောင့်အယှက် လုပ်ဆောင်ချက်ပါရှိသော ပရိုဂရမ်မာ အချက်ပေးသံ။ နှိုးစက်ကို မည်သည့်အရာကမဆို အစပျိုးနိုင်သည်။
ပြက္ခဒိန်အကွက်များ ပေါင်းစပ်ခြင်း။ · အလိုအလျောက်နိုးထသည့်ယူနစ်သည် အလိုအလျောက်နိုးထမှုကို အစပျိုးပေးသည့် အချိန်အပိုင်းအခြားအလိုက် အလံကိုထုတ်ပေးသည်။
နှောင့်ယှက်ခြင်း · ရည်ညွှန်းနာရီ ထောက်လှမ်းခြင်း- ပိုမိုတိကျသော ဒုတိယအရင်းအမြစ်နာရီ (50 သို့မဟုတ် 60 Hz) ဖြစ်နိုင်သည်
ပြက္ခဒိန်တိကျမှုကို မြှင့်တင်ရန် အသုံးပြုသည်။ · ဒုတိယအပြောင်းအရွှေ့အင်္ဂါရပ်ကို အသုံးပြု၍ ပြင်ပနာရီတစ်ခုနှင့် တိကျသောထပ်တူပြုခြင်း · ဒစ်ဂျစ်တယ်စံနှုန်းသတ်မှတ်မှုဆားကစ် (periodic counter correction): 0.95 ppm တိကျမှု၊
စက္ကန့်ပေါင်းများစွာ calibration window

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

· အချိန်အများဆုံးamp ပွဲသိမ်းခြင်းအတွက် လုပ်ဆောင်ချက် · RTC အရန်ကူးယူထားသော မှတ်ပုံတင်များတွင် SWKEY သိုလှောင်မှုသည် SAE သို့ တိုက်ရိုက်ဘတ်စ်ကားဝင်ရောက်ခွင့် (မဟုတ်ပါ။
CPU မှဖတ်နိုင်သည်) · Maskable အနှောင့်အယှက်များ/ဖြစ်ရပ်များ-
နှိုးစက် A နှိုးစက် B နိုးထမှု နှောင့်ယှက်သည့်အချိန်amp · TrustZone ပံ့ပိုးမှု- RTC အပြည့်အဝလုံခြုံစိတ်ချရသော Alarm A၊ နှိုးစက် B၊ နိုးထချိန်မာနှင့် အချိန်အကြာဆုံးamp တစ်ဦးချင်း လုံခြုံသည် သို့မဟုတ် မလုံခြုံ
configuration RTC calibration သည် secure မဟုတ်သော configuration တွင် လုံခြုံစွာပြုလုပ်ထားပါသည်။

3.29

Tamper နှင့် backup registers (TAMP)
32 x 32-ဘစ် အရန်စာရင်းများကို ပါဝါနိမ့်မုဒ်များအားလုံးနှင့် VBAT မုဒ်တွင် ထိန်းသိမ်းထားသည်။ ၎င်းတို့၏အကြောင်းအရာကို at ကကာကွယ်ထားသောကြောင့် ၎င်းတို့ကို အထိခိုက်မခံသောဒေတာကို သိမ်းဆည်းရန် ၎င်းတို့ကို အသုံးပြုနိုင်သည်။amper detection circuit ။
ပုဇွန်တောင်မြို့နယ် ခုနစ်ခု၊amper input pins နှင့် t ငါးခုamper output pins များသည် anti-t အတွက် ရနိုင်သည်။amper detection ။ ပြင်ပ ပုဇွန်တောင်မြို့နယ်amper pins များကို edge detection၊ edge နှင့် level၊ level detection၊ သို့မဟုတ် active t အတွက် configure လုပ်နိုင်ပါသည်။ampt ကို အလိုအလျောက်စစ်ဆေးခြင်းဖြင့် လုံခြုံရေးအဆင့်ကို တိုးမြှင့်ပေးသော er ဖြစ်သည်။amper pin များကို ပြင်ပတွင် ဖွင့်ထားခြင်း သို့မဟုတ် အတိုချုံးထားခြင်း မရှိပါ။
TAMP အဓိကအင်္ဂါရပ်များ · အရန်စာရင်း 32 ခု (TAMP_BKPxR) ကျန်ရှိနေသည့် RTC ဒိုမိန်းတွင် အကောင်အထည် ဖော်ထားသည်။
VDD ပါဝါပိတ်လိုက်သောအခါတွင် VBAT မှ ပါဝါဖွင့်ထားသည် · 12 tampရနိုင်သော ပင်နံပါတ်များ (အဝင်ခုနစ်ခုနှင့် အထွက်ငါးခု) · မည်သည့် tamper detection သည် RTC အမြှောက်ဆုံးကိုထုတ်ပေးနိုင်သည်။amp အဖြစ်အပျက်။ · မည်သည့် tamper detection သည် အရန်စာရင်းများကို ဖျက်သည်။ · TrustZone ပံ့ပိုးမှု-
Tamper လုံခြုံသော သို့မဟုတ် မလုံခြုံသော ဖွဲ့စည်းမှုပုံစံ အရန်သိမ်းဆည်းမှုသည် ပြင်ဆင်သတ်မှတ်နိုင်သော အရွယ်အစားနယ်ပယ်သုံးခုတွင် ဖွဲ့စည်းမှုပုံစံကို မှတ်ပုံတင်သည်-
. လုံခြုံသောဧရိယာတစ်ခုကို ဖတ်/ရေးပါ။ တစ်ခုက secure/read non-security area လို့ရေးပါ။ မလုံခြုံသောဧရိယာ · Monotonic ကောင်တာတစ်ခုကို ဖတ်/ရေးပါ။

3.30

အပြန်အလှန်ပေါင်းစပ်ထားသော ဆားကစ်အင်တာဖေ့စ်များ (I2C1၊ I2C2၊ I2C3၊ I2C4၊ I2C5)
စက်ပစ္စည်းများသည် I2C အင်တာဖေ့စ်ငါးခုကို ထည့်သွင်းထားသည်။
I2C ဘတ်စ်ကားကြားခံသည် STM32MP133C/F နှင့် အမှတ်စဉ် I2C ဘတ်စ်ကားအကြား ဆက်သွယ်ရေးကို ကိုင်တွယ်ပေးသည်။ ၎င်းသည် I2C ဘတ်စ်ကား-သီးသန့် စီတန်းခြင်း၊ ပရိုတိုကော၊ ခုံသမာဓိနှင့် အချိန်ကိုက်အားလုံးကို ထိန်းချုပ်သည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

I2C peripheral ကို ပံ့ပိုးပေးသည်- · I2C-bus specification နှင့် user manual rev. 5 လိုက်ဖက်မှု
Slave နှင့် မာစတာမုဒ်များ၊ multimaster စွမ်းရည် Standard-mode (Sm)၊ ဘစ်နှုန်း 100 kbit/s Fast-mode (Fm) အထိ 400 kbit/s Fast-mode Plus (Fm+) အထိ ဘစ်နှုန်း 1 Mbit/s နှင့် 20 mA အထွက် drive I/Os 7-bit နှင့် multiple slave မုဒ် 10-bit၊ လိပ်စာများ ပရိုဂရမ်ထည့်သွင်းနိုင်သော အချိန်များ စိတ်ကြိုက်ရွေးချယ်နိုင်သော နာရီကို ဆွဲဆန့်ခြင်း · စနစ်စီမံခန့်ခွဲမှုဘတ်စ်ကား (SMBus) သတ်မှတ်ချက် rev 7 လိုက်ဖက်ညီမှု- Hardware PEC (packet error checking) မျိုးဆက်နှင့် ACK ဖြင့် အတည်ပြုခြင်း
ထိန်းချုပ်ရန် လိပ်စာ ကြည်လင်ပြတ်သားမှု ပရိုတိုကော (ARP) သည် SMBus သတိပေးချက်ကို ပံ့ပိုးပေးသည် · ပါဝါစနစ် စီမံခန့်ခွဲမှု ပရိုတိုကော (PMBusTM) သတ်မှတ်ချက် rev 1.1 လိုက်ဖက်ညီမှု · အမှီအခိုကင်းသော နာရီ- I2C ဆက်သွယ်ရေးအမြန်နှုန်းကို PCLK ပြန်လည်ပရိုဂရမ်ရေးဆွဲခြင်းမှ သီးခြားခွဲထွက်ခွင့်ပြုသည့် I1C ဆက်သွယ်ရေးအမြန်နှုန်းကို ခွင့်ပြုခြင်း · D-Stop mode တွင် လိပ်စာကိုက်ညီမှုမှ နိုးထခြင်း · Programmable analog နှင့် digital-noisebyte bMA ပါရှိသော ပရိုဂရမ်များ · XNUMX
I2C3၊ I2C4 နှင့် I2C5 ကို လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ ဝင်ရောက်နိုင်သည်ဟု (ETZPC တွင်) သတ်မှတ်နိုင်သည်။

3.31

Universal synchronous asynchronous receiver transmitter (USART1၊ USAART2၊ USAART3၊ USAART6 နှင့် UART4၊ UART5၊ UART7၊ UART8)
စက်များတွင် ထည့်သွင်းထားသော universal synchronous receiver transmitter လေးခု (USART1၊ USAART2၊ USAART3 နှင့် USART6) နှင့် universal asynchronous receiver transmitter လေးခု (UART4၊ UART5၊ UART7 နှင့် UART8) ရှိသည်။ USARTx နှင့် UARTx အင်္ဂါရပ်များ အကျဉ်းချုပ်အတွက် အောက်ပါဇယားကို ကိုးကားပါ။
ဤအင်တာဖေ့စ်များသည် အညီအမျှဆက်သွယ်ရေး၊ IrDA SIR ENDEC ပံ့ပိုးမှု၊ ဘက်စုံပရိုဆက်ဆာဆက်သွယ်ရေးမုဒ်၊ single-wire half-duplex ဆက်သွယ်ရေးမုဒ်ကို ပံ့ပိုးပေးပြီး LIN မာစတာ/ကျွန်လုပ်နိုင်စွမ်းရှိသည်။ ၎င်းတို့သည် CTS နှင့် RTS အချက်ပြမှုများ၏ ဟာ့ဒ်ဝဲစီမံခန့်ခွဲမှုကို ပံ့ပိုးပေးပြီး RS485 Driver Enable ဖြစ်သည်။ ၎င်းတို့သည် 13 Mbit/s အထိ အမြန်နှုန်းဖြင့် ဆက်သွယ်နိုင်သည်။
USART1၊ USAART2၊ USAART3 နှင့် USART6 သည် Smartcard မုဒ် (ISO 7816 လိုက်နာမှု) နှင့် SPI ကဲ့သို့သော ဆက်သွယ်ရေးစွမ်းရည်ကို ပေးဆောင်ပါသည်။
USART အားလုံးတွင် CPU clock မှ လွတ်ကင်းသော နာရီဒိုမိန်းတစ်ခု ရှိပြီး USARTx အား baudrates 32 Kbaud အထိ အသုံးပြု၍ STM133MP200C/F အား Stop မုဒ်မှ နှိုးနိုင်စေပါသည်။ Stop မုဒ်မှ နိုးထခြင်း ဖြစ်ရပ်များသည် ပရိုဂရမ် လုပ်နိုင်ပြီး ဖြစ်နိုင်သည်-
· bit detection စတင်ပါ။
· လက်ခံရရှိထားသော မည်သည့်ဒေတာဘောင်
· တိကျသော ပရိုဂရမ်ဒေတာဘောင်တစ်ခု

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

USART အင်တာဖေ့စ်အားလုံးကို DMA ထိန်းချုပ်ကိရိယာဖြင့် ဆောင်ရွက်ပေးနိုင်သည်။

ဇယား 5. USART/UART အင်္ဂါရပ်များ

USART မုဒ်များ/အင်္ဂါရပ်များ(၁)

USART1/2/3/6

UART4/5/7/8

modem အတွက်ဟာ့ဒ်ဝဲစီးဆင်းမှုကိုထိန်းချုပ်

DMA ကိုအသုံးပြုပြီးအဆက်မပြတ်ဆက်သွယ်ရေး

Multiprocessor ဆက်သွယ်ရေး

ထပ်တူကျသော SPI မုဒ် (မာစတာ/ကျွန်)

–

စမတ်ကတ်မုဒ်

–

Single-wire half-duplex ဆက်သွယ်ရေး IrDA SIR ENDEC ပိတ်ဆို့ခြင်း။

LIN မုဒ်

Dual Clock domain နှင့် low power mode မှနှိုးခြင်း။

လက်ခံသူ အချိန်လွန်သည် Modbus ဆက်သွယ်မှုကို နှောင့်ယှက်သည်။

အော်တို baud နှုန်းကိုထောက်လှမ်း

Driver ကိုဖွင့်ပါ။

USART ဒေတာအရှည်

7၊ 8 နှင့် 9 ဘစ်များ

1. X = ထောက်ခံသည်။

USART1 နှင့် USART2 ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ ဝင်ရောက်နိုင်သည်ဟု သတ်မှတ်နိုင်သည်။

3.32

အတွဲလိုက် အရံအင်တာဖေ့စ်များ (SPI1၊ SPI2၊ SPI3၊ SPI4၊ SPI5) အပြန်အလှန်ပေါင်းစပ်ထားသော အသံကြားခံများ (I2S1၊ I2S2၊ I2S3၊ I2S4)
စက်များတွင် 2 Mbit/s အထိ ဆက်သွယ်ရေးကို Master နှင့် slave မုဒ်များတွင် 1 Mbit/s အထိ ခွင့်ပြုပေးသော SPIs (SPI2S2၊ SPI2S3၊ SPI2S4၊ SPI5S50 နှင့် SPI3) အထိ ပါဝင်ပါသည်။ 4-bit prescaler သည် master mode frequencies ရှစ်ခုကိုပေးစွမ်းပြီး frame ကို 16 bit မှ 8 bits မှ configure လုပ်နိုင်သည်။ SPI အင်တာဖေ့စ်အားလုံးသည် NSS သွေးခုန်နှုန်းမုဒ်၊ TI မုဒ်၊ ဟာ့ဒ်ဝဲ CRC တွက်ချက်မှုနှင့် DMA စွမ်းရည်ရှိသော XNUMX-bit မြှုပ်နှံထားသော Rx နှင့် Tx FIFO များကို များပြားစေပါသည်။
I2S1၊ I2S2၊ I2S3 နှင့် I2S4 တို့ကို SPI1၊ SPI2၊ SPI3 နှင့် SPI4 တို့ဖြင့် ပေါင်းထားသည်။ ၎င်းတို့ကို master သို့မဟုတ် slave မုဒ်တွင်၊ full-duplex နှင့် half-duplex ဆက်သွယ်မှုမုဒ်တွင် လုပ်ဆောင်နိုင်ပြီး၊ 16- သို့မဟုတ် 32-bit resolution ဖြင့် လည်ပတ်ရန်အတွက် အဝင် သို့မဟုတ် အထွက်ချန်နယ်တစ်ခုအဖြစ် သတ်မှတ်နိုင်သည်။ အသံ ၎ampling frequencies ကို 8 kHz မှ 192 kHz အထိ ပံ့ပိုးထားပါသည်။ I2S အင်တာဖေ့စ်များအားလုံးသည် DMA စွမ်းရည်ဖြင့် 8-bit မြှုပ်နှံထားသော Rx နှင့် Tx FIFOs များကို များပြားစေပါသည်။
SPI4 နှင့် SPI5 ကို (ETZPC တွင်) လုံခြုံသောဆော့ဖ်ဝဲလ်ဖြင့်သာ ဝင်ရောက်နိုင်သည်ဟု သတ်မှတ်နိုင်သည်။

3.33

အမှတ်စဉ် အသံကြားခံများ (SAI1၊ SAI2)
စက်ပစ္စည်းများသည် စတီရီယို သို့မဟုတ် မိုနိုအသံပရိုတိုကောများစွာကို ဒီဇိုင်းထုတ်ခွင့်ပြုသည့် SAI နှစ်ခုကို ထည့်သွင်းထားသည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

I2S၊ LSB သို့မဟုတ် MSB-တရားမျှတသော၊ PCM/DSP၊ TDM သို့မဟုတ် AC'97 ကဲ့သို့သော။ အော်ဒီယိုဘလောက်ကို ထုတ်လွှင့်သူအဖြစ် သတ်မှတ်သည့်အခါ SPDIF အထွက်ကို ရနိုင်သည်။ ဤပြောင်းလွယ်ပြင်လွယ်နှင့် ပြန်လည်ပြင်ဆင်နိုင်မှုအဆင့်ကို ယူဆောင်လာရန်၊ SAI တစ်ခုစီတွင် သီးခြားလွတ်လပ်သော အသံအပိုင်းခွဲနှစ်ခုပါရှိသည်။ ဘလောက်တစ်ခုစီတွင် ၎င်း၏ကိုယ်ပိုင်နာရီမီးစက်နှင့် I/O လိုင်းထိန်းချုပ်ကိရိယာရှိသည်။ အသံ ၎ampling frequencies ကို 192 kHz အထိ ပံ့ပိုးထားသည်။ ထို့အပြင် ထည့်သွင်းထားသော PDM မျက်နှာပြင်ကြောင့် မိုက်ခရိုဖုန်း ရှစ်ခုအထိ ပံ့ပိုးနိုင်သည်။ SAI သည် master သို့မဟုတ် slave configuration တွင်အလုပ်လုပ်နိုင်သည်။ အော်ဒီယို အပိုင်းခွဲများသည် လက်ခံသူ သို့မဟုတ် အသံလွှင့်စက် ဖြစ်နိုင်ပြီး တပြိုင်တည်း သို့မဟုတ် တပြိုင်နက် လုပ်ဆောင်နိုင်သည် (အခြားတစ်ခုနှင့် စပ်လျဉ်း၍)။ SAI သည် အခြား SAI များနှင့် ချိတ်ဆက်၍ တပြိုင်နက် လုပ်ဆောင်နိုင်သည်။

3.34

SPDIF လက်ခံသူ အင်တာဖေ့စ် (SPDIFRX)
SPDIFRX သည် IEC-60958 နှင့် IEC-61937 တို့နှင့် ကိုက်ညီသော S/PDIF စီးဆင်းမှုကို လက်ခံရရှိရန် ဒီဇိုင်းထုတ်ထားသည်။ ဤစံနှုန်းများသည် ရိုးရှင်းသော စတီရီယိုစီးကြောင်းများကို အမြင့် s အထိ ပံ့ပိုးပေးသည်။ample rate နှင့် Dolby သို့မဟုတ် DTS (5.1 အထိ) မှသတ်မှတ်ထားသော ရုပ်သံလိုင်းပေါင်းစုံ ပတ်ပတ်လည်အသံများကို ဖိသိပ်ထားသည်။
SPDIFRX ၏ အဓိကအင်္ဂါရပ်များမှာ အောက်ပါအတိုင်းဖြစ်သည်- · ထည့်သွင်းမှုလေးခုအထိ ရရှိနိုင် · အလိုအလျောက် သင်္ကေတနှုန်းကို ထောက်လှမ်းခြင်း · အများဆုံး သင်္ကေတနှုန်း- 12.288 MHz · စတီရီယိုစီးကြောင်း 32 မှ 192 kHz အထိ ပံ့ပိုးပေးထားသော · အသံ IEC-60958 နှင့် IEC-61937၊ သုံးစွဲသူအပလီကေးရှင်းများ · အသံစီမံခန့်ခွဲမှုအတွက် parity bit နှင့် DMA ဆက်သွယ်ရေးamples · ထိန်းချုပ်မှုနှင့် အသုံးပြုသူချန်နယ်အချက်အလက်အတွက် DMA ကိုအသုံးပြု၍ ဆက်သွယ်ရေး · အနှောင့်အယှက်ပေးနိုင်စွမ်းများ
SPDIFRX လက်ခံသူသည် သင်္ကေတနှုန်းကို သိရှိရန်နှင့် ဝင်လာသည့်ဒေတာစီးကြောင်းကို ကုဒ်လုပ်ရန်အတွက် လိုအပ်သောအင်္ဂါရပ်အားလုံးကို ပံ့ပိုးပေးပါသည်။ အသုံးပြုသူသည် လိုချင်သော SPDIF ထည့်သွင်းမှုကို ရွေးချယ်နိုင်ပြီး မှန်ကန်သောအချက်ပြမှုတစ်ခုရရှိနိုင်သောအခါ၊ SPDIFRX သည် ပြန်လည်လုပ်ဆောင်သည်။ampအဝင်အချက်ပြမှုကိုဖြစ်စေသည်၊ မန်ချက်စတာစီးကြောင်းကို decode လုပ်ကာ frames၊ frames ခွဲများနှင့် blocks အစိတ်အပိုင်းများကို အသိအမှတ်ပြုသည်။ SPDIFRX သည် CPU ကုဒ်လုပ်ထားသော ဒေတာနှင့် ဆက်စပ်အခြေအနေ အလံများထံ ပေးပို့သည်။
SPDIFRX သည် spdif_frame_sync ဟုခေါ်သော အချက်ပြမှုကိုလည်း ပေးဆောင်ထားပြီး၊ အတိအကျကို တွက်ချက်ရန်အတွက် အသုံးပြုသည့် S/PDIF ဘောင်ခွဲနှုန်းဖြင့် ပြောင်းပေးသည်။ampclock drift algorithms အတွက် le နှုန်း။

3.35

လုံခြုံသော ဒစ်ဂျစ်တယ် အဝင်/အထွက် MultiMediaCard အင်တာဖေ့စ်များ (SDMMC1၊ SDMMC2)
လုံခြုံသော ဒစ်ဂျစ်တယ် အဝင်/အထွက် MultiMediaCard အင်တာဖေ့စ်နှစ်ခု (SDMMC) သည် AHB bus နှင့် SD မန်မိုရီကတ်များ၊ SDIO ကတ်များနှင့် MMC စက်ပစ္စည်းများအကြား ချိတ်ဆက်မှုကို ပေးဆောင်သည်။
SDMMC အင်္ဂါရပ်များတွင် အောက်ပါတို့ ပါဝင်သည်- · Embedded MultiMediaCard စနစ်သတ်မှတ်ချက် ဗားရှင်း 5.1 နှင့် လိုက်နာမှု
မတူညီသောဒေတာဘတ်စ်မုဒ်သုံးမျိုးအတွက် ကတ်ပံ့ပိုးမှု- 1-ဘစ် (မူလ)၊ 4-ဘစ်နှင့် 8-ဘစ်

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

(HS200 SDMMC_CK အမြန်နှုန်းကို အများဆုံးခွင့်ပြုထားသော I/O အမြန်နှုန်းသို့ ကန့်သတ်ထားသည်)(HS400 ကို မပံ့ပိုးပါ)
· MultiMediaCards ၏ ယခင်ဗားရှင်းများနှင့် အပြည့်အဝလိုက်ဖက်မှု (နောက်ပြန်လိုက်ဖက်မှု)
· SD မန်မိုရီကတ် သတ်မှတ်ချက်များ ဗားရှင်း 4.1 နှင့် အပြည့်အဝ လိုက်နာမှု (SDR104 SDMMC_CK အမြန်နှုန်းကို အများဆုံး ခွင့်ပြုထားသော I/O မြန်နှုန်း၊ SPI မုဒ် နှင့် UHS-II မုဒ်တို့ကို ပံ့ပိုးမထားပါ)
· SDIO ကတ်သတ်မှတ်ချက်ဗားရှင်း 4.0 ကတ်ပံ့ပိုးမှု အပြည့်အဝလိုက်နာမှု- 1-ဘစ် (ပုံသေ) နှင့် 4-ဘစ် (SDR104 SDMMC_CK အမြန်နှုန်း အမြင့်ဆုံးခွင့်ပြုထားသော I/O အမြန်နှုန်း၊ SPI မုဒ်နှင့် UHS-II မုဒ်တို့ကို ပံ့ပိုးမပေးပါ)
· 208-bit မုဒ်အတွက် 8 Mbyte/s အထိ ဒေတာလွှဲပြောင်းခြင်း (အမြင့်ဆုံးခွင့်ပြုထားသော I/O မြန်နှုန်းပေါ် မူတည်၍)
· ဒေတာနှင့် အမိန့်ပေးသည့်အထွက်သည် ပြင်ပနှစ်လမ်းညွန် ဒရိုက်ဘာများကို ထိန်းချုပ်ရန် အချက်ပြမှုများကို ဖွင့်ပေးသည်။
· Interface နှင့် SRAM အကြား မြန်နှုန်းမြင့် လွှဲပြောင်းမှုများကို ခွင့်ပြုပေးသော SDMMC host interface တွင် သီးသန့် DMA controller ကို ထည့်သွင်းထားသည်။
· IDMA ချိတ်ဆက်ထားသောစာရင်းပံ့ပိုးမှု
· SDMMC1 နှင့် SDMMC2 အတွက် သီးခြားပါဝါထောက်ပံ့မှုများ၊ VDDSD1 နှင့် VDDSD2 အသီးသီး၊ UHS-I မုဒ်ရှိ SD ကတ်မျက်နှာပြင်တွင် အဆင့်-ပြောင်းသည့်ထည့်သွင်းမှုလိုအပ်မှုကို ဖယ်ရှားခြင်း
SDMMC1 နှင့် SDMMC2 အတွက် GPIO အချို့ကိုသာ VDDSD1 သို့မဟုတ် VDDSD2 ထောက်ပံ့ရေးပင်နံပါတ်တွင် ရနိုင်ပါသည်။ ၎င်းတို့သည် SDMMC1 နှင့် SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6) အတွက် မူရင်း boot GPIO ၏ တစ်စိတ်တစ်ပိုင်းဖြစ်သည်။ ၎င်းတို့ကို “_VSD1” သို့မဟုတ် “_VSD2” နောက်ဆက်တွဲဖြင့် အချက်ပြမှုများဖြင့် အစားထိုးလုပ်ဆောင်မှုဇယားတွင် ၎င်းတို့ကို ဖော်ထုတ်နိုင်ပါသည်။
SDMMC တစ်ခုစီသည် 100 MHz အထက် ပြင်ပဒေတာကြိမ်နှုန်းကို ပံ့ပိုးပေးနိုင်သော နှောင့်နှေးပိတ်ဆို့ (DLYBSD) နှင့် ပေါင်းစပ်ထားသည်။
SDMMC အင်တာဖေ့စ်နှစ်ခုစလုံးတွင် လုံခြုံသောဖွဲ့စည်းမှုပုံစံပေါက်များရှိသည်။

3.36

ထိန်းချုပ်သူဧရိယာကွန်ရက် (FDCAN1၊ FDCAN2)
ထိန်းချုပ်သူဧရိယာကွန်ရက် (CAN) စနစ်ခွဲတွင် CAN မော်ဂျူးနှစ်ခု၊ မျှဝေထားသော မက်ဆေ့ချ် RAM မှတ်ဉာဏ်နှင့် နာရီချိန်ညှိယူနစ်တို့ ပါဝင်သည်။
CAN module နှစ်ခုလုံး (FDCAN1 နှင့် FDCAN2) သည် ISO 11898-1 (CAN protocol specification version 2.0 part A, B) နှင့် CAN FD protocol specification version 1.0 တို့နှင့် ကိုက်ညီပါသည်။
10-Kbyte မက်ဆေ့ချ်ကို RAM မန်မိုရီက စစ်ထုတ်ခြင်း၊ FIFOs လက်ခံခြင်း၊ ကြားခံများလက်ခံခြင်း၊ ဖြစ်ရပ် FIFO များကို ထုတ်လွှင့်ခြင်းနှင့် ပို့လွှတ်ခြင်းကြားခံများ (TTCAN အတွက် ပေါင်းထည့်ခြင်းများ)။ ဤမက်ဆေ့ချ်ကို RAM သည် FDCAN1 နှင့် FDCAN2 မော်ဂျူးနှစ်ခုကြားတွင် မျှဝေထားသည်။
သာမန်နာရီချိန်ညှိယူနစ်သည် စိတ်ကြိုက်ရွေးချယ်နိုင်သည်။ FDCAN1 မှရရှိသော CAN မက်ဆေ့ချ်များကို အကဲဖြတ်ခြင်းဖြင့် HSI အတွင်းပိုင်း RC oscillator နှင့် PLL တို့မှ FDCAN2 နှင့် FDCAN1 နှစ်ခုလုံးအတွက် ချိန်ညှိထားသောနာရီကို ထုတ်လုပ်ရန် ၎င်းကို အသုံးပြုနိုင်သည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

3.37

Universal serial bus မြန်နှုန်းမြင့် host (USBH)
စက်ပစ္စည်းများသည် ရုပ်ပိုင်းဆိုင်ရာအပေါက်နှစ်ခုဖြင့် USB မြန်နှုန်းမြင့် host တစ်ခု (480 Mbit/s အထိ) ထည့်သွင်းထားသည်။ USBH သည် အနိမ့်ဆုံး၊ မြန်နှုန်းအပြည့် (OHCI) နှင့် မြန်နှုန်းမြင့် (EHCI) လုပ်ဆောင်ချက်များကို ပို့တ်တစ်ခုစီတွင် သီးခြားပံ့ပိုးပေးသည်။ ၎င်းသည် မြန်နှုန်းနိမ့် (1.2 Mbit/s)၊ မြန်နှုန်းအပြည့် (12 Mbit/s) သို့မဟုတ် မြန်နှုန်းမြင့်လုပ်ဆောင်မှု (480 Mbit/s) အတွက် အသုံးပြုနိုင်သည့် transceiver နှစ်ခုကို ပေါင်းစပ်ထားသည်။ ဒုတိယအမြန်နှုန်းမြင့် transceiver ကို OTG မြန်နှုန်းမြင့်ဖြင့် မျှဝေပါသည်။
USBH သည် USB 2.0 သတ်မှတ်ချက်များနှင့် ကိုက်ညီသည်။ USBH ထိန်းချုပ်ကိရိယာများသည် USB မြန်နှုန်းမြင့် PHY အတွင်းရှိ PLL မှထုတ်ပေးသည့် သီးခြားနာရီများ လိုအပ်သည်။

3.38

USB မြန်နှုန်းမြင့် (OTG)
ကိရိယာများသည် USB OTG မြန်နှုန်းမြင့် (480 Mbit/s အထိ) စက်/အိမ်ရှင်/OTG အရံကိရိယာတစ်ခု မြှုပ်နှံထားသည်။ OTG သည် မြန်နှုန်းအပြည့်နှင့် မြန်နှုန်းမြင့်လုပ်ဆောင်မှုများကို ပံ့ပိုးပေးသည်။ မြန်နှုန်းမြင့်လုပ်ဆောင်မှုအတွက် အာရုံခံကိရိယာ (480 Mbit/s) ကို USB Host ဒုတိယအပေါက်ဖြင့် မျှဝေထားသည်။
USB OTG HS သည် USB 2.0 သတ်မှတ်ချက်များနှင့် OTG 2.0 သတ်မှတ်ချက်များနှင့် ကိုက်ညီပါသည်။ ၎င်းတွင် software-configurable endpoint ဆက်တင်ရှိပြီး suspend/resume ကို ပံ့ပိုးပေးပါသည်။ USB OTG ထိန်းချုပ်ကိရိယာများသည် RCC အတွင်း သို့မဟုတ် USB မြန်နှုန်းမြင့် PHY အတွင်းတွင် PLL မှထုတ်ပေးသည့် သီးသန့် 48 MHz နာရီ လိုအပ်သည်။
USB OTG HS ၏ အဓိကအင်္ဂါရပ်များကို အောက်တွင်ဖော်ပြထားသည်- · Rx နှင့် Tx FIFO အရွယ်အစား 4 Kbyte ပေါင်းစပ်ထားသော FIFO အရွယ်အစား · SRP (session request protocol) နှင့် HNP (host negotiation protocol) ပံ့ပိုးမှု · bidirectional endpoints ရှစ်ခု · အချိန်အပိုင်းအခြားအလိုက် OUT ပံ့ပိုးမှုရှိသော host ချန်နယ် 16 ခု · ဆော့ဖ်ဝဲ။ 1.3 နှင့် OTG2.0G2.0. LPM (လင့်ခ်ပါဝါစီမံခန့်ခွဲမှု) ပံ့ပိုးမှု · ဘက်ထရီအားသွင်းခြင်း သတ်မှတ်ချက် ပြုပြင်မွမ်းမံမှု 1.2 ပံ့ပိုးမှု · HS OTG PHY ပံ့ပိုးမှု · အတွင်းပိုင်း USB DMA · HNP/SNP/IP အတွင်းပိုင်း (ပြင်ပ ခုခံမှု မလိုအပ်ပါ) · OTG/Host မုဒ်များအတွက်၊ ဘတ်စ်ကားသုံး စက်ပစ္စည်းများတွင် ပါဝါခလုတ်တစ်ခု လိုအပ်ပါသည်။
ချိတ်ဆက်ထားသည်။
USB OTG ဖွဲ့စည်းမှုအပေါက်သည် လုံခြုံနိုင်သည်။

၅/၅

DS13875 Rev 5

STM32MP133C/F

အလုပ်လုပ်တဲ့အပေါ်မှာview

3.39

Gigabit Ethernet MAC အင်တာဖေ့စ်များ (ETH1၊ ETH2)
စက်ပစ္စည်းများသည် IEEE-802.3-2002 နှင့်ကိုက်ညီသော gigabit media access controllers (GMAC) နှစ်ခုအား စက်မှုလုပ်ငန်း-စံ အလယ်အလတ်လွတ်လပ်သောအင်တာဖေ့စ် (MII)၊ လျှော့ချထားသော အလယ်အလတ်လွတ်လပ်သောအင်တာဖေ့စ် (RMII) သို့မဟုတ် လျှော့နည်းသော gigabit အလတ်စား-အမှီအခိုကင်းသော အင်တာဖေ့စ် (RGMII) မှတဆင့် Ethernet LAN ဆက်သွယ်ရေးအတွက် ပံ့ပိုးပေးပါသည်။
စက်များသည် ရုပ်ပိုင်းဆိုင်ရာ LAN ဘတ်စ် (twisted-pair, fiber, etc.) သို့ချိတ်ဆက်ရန်အတွက် ပြင်ပရုပ်ပိုင်းဆိုင်ရာကြားခံကိရိယာ (PHY) လိုအပ်သည်။ PHY သည် MII အတွက် အချက်ပြ 17 ခု၊ RMII အတွက် အချက်ပြ 7 ခု၊ သို့မဟုတ် RGMII အတွက် အချက်ပြ 13 ခုကို အသုံးပြု၍ စက်ပစ္စည်းအပေါက်သို့ ချိတ်ဆက်ထားပြီး 25 MHz (MII, RMII, RGMII) သို့မဟုတ် STM125MP32C/F သို့မဟုတ် PHY မှ 133 MHz (RGMII) တို့ကို အသုံးပြု၍ နာရီသတ်မှတ်နိုင်သည်။
စက်များတွင် အောက်ပါအင်္ဂါရပ်များ ပါဝင်သည်- · လည်ပတ်မှုမုဒ်များနှင့် PHY အင်တာဖေ့စ်များ
10-၊ 100- နှင့် 1000-Mbit/s ဒေတာလွှဲပြောင်းမှုနှုန်းများသည် full-duplex နှင့် half-duplex လုပ်ဆောင်ချက်များကို MII၊ RMII နှင့် RGMII PHY အင်တာဖေ့စ်များ ပံ့ပိုးပေးခြင်း · စီမံဆောင်ရွက်ခြင်း ထိန်းချုပ်မှု Multi-layer Packet filtering- အရင်းအမြစ် (SA) နှင့် destination (DA) တွင် MAC စစ်ထုတ်ခြင်း
ပြီးပြည့်စုံပြီး hash filter၊ VLAN ပါရှိသောလိပ်စာ tagပြီးပြည့်စုံပြီး hash filter ဖြင့် အခြေခံစစ်ထုတ်ခြင်း၊ IP ရင်းမြစ် (SA) သို့မဟုတ် ဦးတည်ရာ (DA) လိပ်စာတွင် အလွှာ 3 စစ်ထုတ်ခြင်း၊ အရင်းအမြစ် (SP) သို့မဟုတ် ဦးတည်ရာ (DP) ပို့တ်တွင် အလွှာ 4 ကို စစ်ထုတ်ခြင်း - VLAN နှစ်ခုလုပ်ဆောင်ခြင်း- VLAN နှစ်ခုအထိ ထည့်သွင်းခြင်း tags ပို့လွှတ်လမ်းကြောင်း၊ tag လက်ခံလမ်းကြောင်းတွင် စစ်ထုတ်ခြင်း IEEE 1588-2008/PTPv2 ပံ့ပိုးမှု RMON/MIB ကောင်တာများဖြင့် ကွန်ရက်စာရင်းအင်းများကို ပံ့ပိုးပေးသည် (RFC2819/RFC2665) · Hardware offload processing Preamble and start-of-frame data (SFD) ထည့်သွင်းခြင်း သို့မဟုတ် ဖျက်ခြင်း Integrity checksum offload engine for IP header နှင့် TCPmit ပေးချေမှု ထည့်သွင်းခြင်းနှင့် TCPccal ၊ checksum တွက်ချက်ခြင်းနှင့် နှိုင်းယှဉ်ခြင်း စက်၏ MAC လိပ်စာ TCP အမျိုးအစားခွဲခြင်းနှင့် အလိုအလျောက် ARP တောင်းဆိုချက် တုံ့ပြန်ခြင်း- TCP ပက်ကေ့ဂျ်၏ ကြီးမားသော ပို့လွှတ်မှု TCP ပက်ကေ့ခ်ျကို အလိုအလျောက် ခွဲထုတ်ခြင်း · ပါဝါမုဒ်အနည်းအများ စွမ်းအင်သက်သာသော အီသာနက် (စံ IEEE 802.3az-2010) အဝေးမှနိုးထသည့်ပက်ကတ်နှင့် AMD Magic PacketTM ထောက်လှမ်းခြင်း
ETH1 နှင့် ETH2 နှစ်မျိုးလုံးကို လုံခြုံအောင် ပရိုဂရမ်ပြုလုပ်နိုင်သည်။ လုံခြုံသောအခါတွင်၊ AXI အင်တာဖေ့စ်ပေါ်ရှိ ငွေပေးငွေယူများသည် လုံခြုံပြီး ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်မှုများကို လုံခြုံသောဝင်ရောက်မှုများဖြင့်သာ ပြုပြင်နိုင်ပါသည်။

DS13875 Rev 5

၅/၅
48

အလုပ်လုပ်တဲ့အပေါ်မှာview

STM32MP133C/F

3.40

အခြေခံအဆောက်အအုံကို အမှားရှာပါ။
စက်ပစ္စည်းများသည် ဆော့ဖ်ဝဲလ်ဖွံ့ဖြိုးတိုးတက်မှုနှင့် စနစ်ပေါင်းစည်းမှုကို ပံ့ပိုးရန်အတွက် အောက်ပါအမှားအယွင်းနှင့် ခြေရာခံအင်္ဂါရပ်များကို ပေးဆောင်သည်- · Breakpoint debugging · Code execution tracing · Software instrumentation · JTAG အမှားရှာပြင်ခြင်း ပို့တ် · Serial-wire debug port · အဝင်နှင့် အထွက်ကို အစပျိုးခြင်း · ခြေရာခံ ပို့တ် · Arm CoreSight အမှားအယွင်းနှင့် ခြေရာခံ အစိတ်အပိုင်းများ
အမှားအယွင်းကို J မှတစ်ဆင့် ထိန်းချုပ်နိုင်သည်။TAGစက်မှုလုပ်ငန်းစံ အမှားရှာတူးလ်များကို အသုံးပြု၍ /serial-wire debug ဝင်ရောက်သည့် ဆိပ်ကမ်း။
ခြေရာခံပို့တ်သည် မှတ်တမ်းနှင့် ခွဲခြမ်းစိတ်ဖြာရန်အတွက် ဒေတာများကို ဖမ်းယူနိုင်စေပါသည်။
လုံခြုံသောနေရာများသို့ အမှားရှာဝင်ရောက်ခြင်းအား BSEC တွင် အထောက်အထားစိစစ်ခြင်းအချက်ပြမှုများဖြင့် ဖွင့်ထားသည်။

၅/၅

DS13875 Rev 5

STM32MP133C/F

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

ပုံ 5. STM32MP133C/F LFBGA289 ဘောလုံးထွက်ခြင်း။

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ ပြန်လည်သတ်မှတ်သည်။

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

PC14OSC32_IN

PC15OSC32_
ထုတ်လိုက်

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

အပေါ်ကပုံမှာ package top ကိုပြထားတယ်။ view.

DS13875 Rev 5

၅/၅
97

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

STM32MP133C/F

ပုံ 6. STM32MP133C/F TFBGA289 ဘောလုံးထွက်ခြင်း။

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ ပြန်လည်သတ်မှတ်သည်။

DDR_DQ7 DDR_DQ6

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
ထုတ်လိုက်

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

အပေါ်ကပုံမှာ package top ကိုပြထားတယ်။ view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

၅/၅

DS13875 Rev 5

STM32MP133C/F

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

ပုံ 7. STM32MP133C/F TFBGA320 ဘောလုံးထွက်ခြင်း။
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 ၁၂

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14 ပါ။

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

PH2

PH8

VSS

VDD CPU

PE1

PD15

VDD CPU

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

PF8

PG9

PD11 PA12

VSS

DDR_ DQ7

DDR_ A5

VSS

PF6

PG10

PG5

VDD CPU

PE4

PF10 PG15

PG8

PH7

PD13

PB2

PF9

VDD CPU

VSS

VDD

VDD CPU

VDD Core

VSS

VDD

VSS

VDDQ_ DDR

VSS

VDD

VSS

VDD Core

VSS

VDD

VDD Core

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ ပြန်သတ်မှတ်ပါ။
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

VSS_ PLL

VDD_ PLL

PH11

VDD CPU

PC15-

VBAT OSC32 PI3

VSS

_ထွက်

PC14-

VSS OSC32 PC13

_IN

VDD

PE2

PF4

PH6

PI2

VDD CPU
VDD Core
VSS
VDD

VSS

VDD Core

VSS

VDD Core

VSS

VDD

VDD Core

VSS

VDD

VDD Core

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD Core

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

PA8

PF7

PI1

PI0

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

PG1

PG11

PH3

VDD

VSS

VDD

VDD Core

VSS

VDD

VDD Core

VSS

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

VSS

PE6

PH0OSC_IN

PA13

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

PH1OSC_ ထွက်သည်။

VSS_ ANA

VSS

VDD

VDDA VSSA

PA6

VSS

VDD Core

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ ဖွင့်ထားသည်။

DDR_ DQ13

DDR_ DQ9

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

PWR_

PG3

PG12 CPU_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ ဖွင့်ထားသည်။

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

အပေါ်ကပုံမှာ package top ကိုပြထားတယ်။ view.

MSv65068V5

DS13875 Rev 5

၅/၅
97

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

STM32MP133C/F

ဇယား ၁၀။ pinout ဇယားတွင်အသုံးပြုသောဒဏ္Legာရီ / အတိုကောက်

နာမည်

အတိုကောက်

အဓိပ္ပါယ်

ပင်အမည် Pin အမျိုးအစား
I / O ဖွဲ့စည်းပုံ
Notes Alternate functions အပိုလုပ်ဆောင်ချက်များ

အခြားသတ်မှတ်ထားခြင်းမရှိပါက၊ ပြန်လည်သတ်မှတ်ချိန်နှင့်အပြီးတွင် ပင်၏လုပ်ဆောင်ချက်သည် တကယ့်ပင်အမည်နှင့် အတူတူပင်ဖြစ်ပါသည်။

ထောက်ပံ့ရေးတံ

ပင်နံပါတ်ကိုသာ ထည့်သွင်းပါ။

ပင်အထွက်သာ

I/O

အဝင်/အထွက် ပင်နံပါတ်

အင်နာလော့ သို့မဟုတ် အထူးအဆင့် ပင်နံပါတ်

FT(U/D/PD) 5 V ခံနိုင်ရည်ရှိသော I/O (ပုံသေဆွဲ-အတက်/ဆွဲချ/ပရိုဂရမ်ထုတ်နိုင်သော ဆွဲနုတ်မှုနှင့်အတူ)

DDR

DDR1.5၊ DDR1.35L၊ LPDDR1.2/LPDDR3 ကြားခံအတွက် 3 V သို့မဟုတ် 2 VI/O

လက်တံအချက်ပြ

RST

အားနည်းသော ဆွဲငင်အား ခုခံမှုဖြင့် ပင်ကို ပြန်လည်သတ်မှတ်ပါ။

_f(1) _a(2) _u(3) _h(4)

FT I/Os I2C FM+ ရွေးချယ်စရာအတွက် ရွေးချယ်စရာ အန်နာလော့ရွေးချယ်မှု (I/O ၏ analog အစိတ်အပိုင်းအတွက် VDDA မှ ပံ့ပိုးပေးသည်) USB ရွေးချယ်မှု (I/O ၏ USB အစိတ်အပိုင်းအတွက် VDD3V3_USBxx မှ ပံ့ပိုးပေးသည်) 1.8V အမျိုးအစားအတွက် မြန်နှုန်းမြင့်အထွက်အား။ VDD (SPI၊ SDMMC၊ QUADSPI၊ TRACE အတွက်)

_vh(5)

1.8V အမျိုးအစားအတွက် အလွန်မြန်နှုန်းမြင့် ရွေးချယ်မှု။ VDD (ETH၊ SPI၊ SDMMC၊ QUADSPI၊ TRACE အတွက်)

မှတ်စုတစ်ခုမှ အခြားနည်းဖြင့် သတ်မှတ်ထားခြင်းမရှိပါက၊ I/O အားလုံးကို ပြန်လည်သတ်မှတ်ချိန်နှင့် ပြန်လည်သတ်မှတ်ပြီးနောက်တွင် ရေပေါ်ထည့်သွင်းမှုများအဖြစ် သတ်မှတ်ထားသည်။

GPIOx_AFR မှတ်ပုံတင်မှုများမှတဆင့် ရွေးချယ်ထားသော လုပ်ဆောင်ချက်များ

လုပ်ဆောင်ချက်များကို အရံမှတ်ပုံတင်များမှတစ်ဆင့် တိုက်ရိုက်ရွေးချယ်/ဖွင့်ထားသည်။

1. ဇယား 7 ရှိ ဆက်စပ် I/O တည်ဆောက်ပုံများမှာ- FT_f, FT_fh, FT_fvh 2. ဇယား 7 ရှိ ဆက်စပ် I/O တည်ဆောက်ပုံများမှာ- FT_a, FT_ha, FT_vha 3. ဇယား 7 ရှိ ဆက်စပ် I/O တည်ဆောက်ပုံများမှာ- FT_u 4. ဆက်စပ် I/O တည်ဆောက်ပုံများဖြစ်သည်- FT_h7၊ FT_fvh၊ FT_vh၊ FT_ha၊ FT_vha 5။ ဇယား 7 ရှိ ဆက်စပ် I/O တည်ဆောက်ပုံများမှာ- FT_vh၊ FT_vha၊ FT_fvh

၅/၅

DS13875 Rev 5

STM32MP133C/F

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

TIM1_CH2၊ I2C3_SMBA၊

–

DFSDM1_DATIN0၊ USAART1_TX၊ UART4_TX၊

FMC_NWAIT(စတင်ခြင်း)

–

TIM1_CH2၊

USART2_CTS/USART2_NSS၊

SAI1_D2၊

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER၊

ETH1_MII_TX_ER၊

FMC_D8(boot)/FMC_AD8

–

TRACED12၊ DFSDM1_CKIN0၊ I2C1_SMBA၊ FMC_A5

TIM2_CH1၊

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3၊ FMC_CLK

TIM1_BKIN၊ SAI1_D4၊

UART8_RTS/UART8_DE၊

–

QUADSPI_BK1_NCS၊

QUADSPI_BK2_IO2၊

FMC_D11(boot)/FMC_AD11

–

SAI1_MCLK_A၊ SAI1_CK1၊

–

FDCAN1_RX၊

FMC_D2(boot)/FMC_AD2

USART2_TX၊ TIM5_CH3၊

DFSDM1_CKIN1၊ I2C3_SCL၊

–

SPI5_MOSI၊ SAI1_SCK_A၊ QUADSPI_BK2_IO2၊

SAI1_CK2၊ ETH1_MII_CRS၊

FMC_A6

TRACED6၊ TIM16_CH1N၊

TIM4_CH1၊ TIM8_CH1၊

–

USART1_TX၊ SAI1_CK2၊ QUADSPI_BK1_NCS၊

ETH2_MDIO၊ FMC_NE3၊

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

၅/၅
97

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

STM32MP133C/F

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ (ဆက်ရန်)

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

–

I/O FT_h

–

I/O FT_h

I/O FT_f

I/O FT_h

–

TIM16_CH1N၊ SAI1_D1၊ SAI1_SD_A၊ UART4_TX(boot)

TRACED9၊ TIM5_ETR၊

–

USART2_RX၊ I2C3_SDA၊

FMC_A8၊ HDP2

TIM16_CH1၊ TIM4_CH3၊

I2C1_SCL၊ I2C3_SCL၊

–

DFSDM1_DATIN1၊

UART4_RX၊ SAI1_D1၊

FMC_D13(boot)/FMC_AD13

TIM1_ETR၊ SAI2_MCLK_A၊

USART1_RTS/USART1_DE၊

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV၊ FMC_A7

–

LPTIM1_IN2၊ UART7_TX၊

QUADSPI_BK2_IO0(boot)၊

–

ETH2_MII_CRS၊

ETH1_MII_CRS၊ FMC_NE4၊

ETH2_RGMII_CLK125

–

LPTIM2_IN2၊ I2C4_SMBA၊

USART3_CTS/USART3_NSS၊

SPDIFRX_IN0၊

–

QUADSPI_BK1_IO2၊

ETH2_RGMII_CLK125၊

FMC_CLE(boot)/FMC_A16၊

UART7_RX

DBTRGO၊ I2C2_SDA၊

–

USART6_RX၊ SPDIFRX_IN3၊ FDCAN1_RX၊ FMC_NE2၊

FMC_NCE(စတင်ခြင်း)

TIM16_CH1N၊ TIM4_CH3၊

–

TIM8_CH3၊ SAI1_SCK_B၊ USAART6_TX၊ TIM13_CH1၊

QUADSPI_BK1_IO0(စတင်ခြင်း)

–

–
–
WKUP1
–

၅/၅

DS13875 Rev 5

STM32MP133C/F

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ (ဆက်ရန်)

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

–

PF9

I/O FT_h

TIM2_CH1၊ TIM8_ETR၊

SPI5_MISO၊ SAI1_MCLK_B၊

USART3_RTS/USART3_DE၊

–

SPDIFRX_IN2၊

QUADSPI_BK2_IO2၊

QUADSPI_BK1_IO3၊

FMC_NE2၊ ETH2_CLK

–

TIM17_CH1၊ ETH2_MDC၊ FMC_A15

USART6_CTS/USART6_NSS၊

–

UART7_CTS၊ QUADSPI_BK1_IO1၊

ETH2_PHY_INTN

SPI5_SCK၊ SAI1_SD_B၊

–

UART8_CTS၊ FDCAN1_TX၊ QUADSPI_BK2_IO1(boot)၊

FMC_NE3

–

TIM16_BKIN၊ SAI1_D3၊ TIM8_BKIN၊ SPI5_NSS၊ – USART6_RTS/USART6_DE၊ UART7_RTS/UART7_DE၊
QUADSPI_CLK(boot)

–

TIM16_CH1၊ SPI5_NSS၊

UART7_RX(boot)၊

–

QUADSPI_BK1_IO2၊ ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N၊ TIM1_CH1၊

DFSDM1_CKIN3၊ SAI1_D4၊

–

UART7_CTS၊ UART8_RX၊ TIM14_CH1၊

QUADSPI_BK1_IO1(boot)၊

QUADSPI_BK2_IO3၊ FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

၅/၅
97

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

STM32MP133C/F

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ (ဆက်ရန်)

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

–

I/O FT_h

–

I/O FT_fh

I/O FT_h

–

I/O FT

SPI5_MISO၊ SAI1_D2၊

DFSDM1_DATIN3၊

TIM15_CH1N၊ I2S_CKIN၊

–

SAI1_FS_A၊ UART7_RTS/UART7_DE၊

–

UART8_TX၊

QUADSPI_BK2_NCS၊

FMC_NCE2၊ FMC_A25

–

RTC_OUT2၊ SAI1_D1၊

I2S_CKIN၊ SAI1_SD_A၊

–

UART4_RX၊

QUADSPI_BK1_NCS(boot)၊

ETH2_MDIO၊ FMC_A6

TAMP_IN7

–

SAI2_FS_B၊ I2C3_SDA၊

SPI5_SCK၊

–

QUADSPI_BK2_IO3၊ ETH2_MII_TX_CLK၊

–

ETH1_MII_TX_CLK၊

QUADSPI_BK1_IO3

SPI5_NSS၊ TIM5_CH2၊

SAI2_SD_A၊

SPI2_NSS/I2S2_WS၊

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK၊ FMC_A12

LPTIM2_ETR၊ TIM4_CH2၊

TIM8_CH2၊ SAI1_CK1၊

–

SAI1_MCLK_A၊ USAART1_RX၊ QUADSPI_BK1_IO3၊

–

QUADSPI_BK2_IO2၊

FMC_A18

–

(၄)

SPDIFRX_IN3၊

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5၊ WKUP2

RTC_OUT1/RTC_TS/

(၄)

–

RTC_LSCO၊ TAMP_IN1/TAMP_

OUT2၊ WKUP3

၅/၅

DS13875 Rev 5

STM32MP133C/F

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ (ဆက်ရန်)

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

J3 J4 N5

PI2

I/O FT

(၄)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4၊ WKUP5

K5 N4 P4

PI1

I/O FT

(၄)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO၊
TAMP_IN2/TAMP_ OUT3၊ WKUP4

F13 L2 U13

VSS

–

J2 J5 L2

VBAT

–

L4 N3 P5

PI0

I/O FT

(၄)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

PC15OSC32_OUT

I/O

(၄)

–

OSC32_OUT

F15 N2 U16

VSS

–

K1 M1 M2

PC14OSC32_IN

I/O

(၄)

–

OSC32_IN

G7 E3 V16

VSS

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

VDD

–

G8 E6 W16

VSS

–

USART2_RX၊

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0၊ FMC_A4

MCO1၊ SAI2_MCLK_A၊

TIM8_BKIN2၊ I2C4_SDA၊

SPI5_MISO၊ SAI2_CK1၊

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK၊ SPI2_MOSI/I2S2_SDO၊

–

OTG_HS_SOF၊

ETH2_MII_RXD3/ETH2_

RGMII_RXD3၊ FMC_A21

TRACECLK၊ TIM2_ETR၊

I2C4_SCL၊ SPI5_MOSI၊

SAI1_FS_B၊

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE၊ SPDIFRX_IN1၊

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1၊ FMC_A23

DS13875 Rev 5

၅/၅
97

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

STM32MP133C/F

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ (ဆက်ရန်)

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 – N12

VDD

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1၊ UART7_TX(boot)၊
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0၊ FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1၊ FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2၊ QUADSPI_BK1_NCS
LPTIM1_ETR၊ TIM4_ETR၊ SAI2_FS_A၊ I2C2_SMBA၊
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2၊ TIM1_BKIN2၊ SAI2_SCK_B၊ TIM15_CH2၊ I2C3_SMBA၊ SAI1_SCK_B၊ UART4_RTS/UART4_DE၊
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL၊ SPI5_MOSI၊ QUADSPI_BK2_IO1၊ ETH1_MII_COL၊ ETH2_MII_COL၊ QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

၅/၅

DS13875 Rev 5

STM32MP133C/F

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ (ဆက်ရန်)

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2၊ I2C2_SDA၊ SAI2_SD_B၊ FDCAN2_RX၊ ETH2_RGMII_GTX_CLK၊
ETH1_MDIO၊ FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

I/O FT

–

MCO2၊ TIM8_BKIN၊ SAI2_MCLK_B၊ ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1၊ SAI2_SCK_A၊

SAI2_CK2၊

USART6_RTS/USART6_DE၊

USART3_CTS၊

–

ETH2_PHY_INTN၊

ETH1_PHY_INTN၊

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

–

G10 E8 T1

VSS

–

N3 R3 V1

MCO1၊ USAART2_CK၊

I2C2_SCL၊ I2C3_SDA၊

SPDIFRX_IN0၊

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK၊

QUADSPI_BK1_IO2၊

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO၊ DBTRGI၊ MCO1၊ UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4၊ I2C5_SCL၊

SPI2_NSS/I2S2_WS၊

USART1_CTS/USART1_NSS၊

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1၊ ETH1_CLK၊

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4၊ LPTIM1_OUT၊

I2C5_SMBA၊ USART3_RX၊

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN –
–

DS13875 Rev 5

၅/၅
97

Pinout၊ ပင်ထိုးဖော်ပြချက်နှင့် အခြားလုပ်ဆောင်ချက်များ

STM32MP133C/F

ပင်နံပါတ်

ဇယား 7. STM32MP133C/F ဘောလုံး အဓိပ္ပါယ်ဖွင့်ဆိုချက်များ (ဆက်ရန်)

ဘောလုံးလုပ်ဆောင်ချက်များ

Pin name (နောက်မှာ လုပ်ဆောင်ချက်
ပြန်လည်သတ်မှတ်ပါ)

အခြားလုပ်ဆောင်ချက်များကို

အပိုလုပ်ဆောင်ချက်များ

LFBGA289 TFBGA289 TFBGA320
ပင်ထိုးအမျိုးအစား I/O ဖွဲ့စည်းပုံ
မှတ်စုများ

P4 U4

PF14(JTCK/SW CLK)

I/O

(၄)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1၊ TIM5_CH1၊ TIM8_ETR၊ TIM15_BKIN၊ SAI1_SD_B၊ UART5_TX၊
ETH1_MII_CRS၊ ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR၊ SAI1_MCLK_B၊

I/O FT_a –

DFSDM1_DATIN3၊

USART2_TX၊ UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

I/O FT_a

I/O FT_a I/O FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0၊ – USART2_RTS/USART2_DE၊
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3၊ TIM5_CH3၊ – LPTIM4_OUT၊ TIM15_CH1၊
USART2_TX၊ ETH1_MDIO

TIM2_CH1/TIM2_ETR၊

USART2_CK၊ TIM8_CH1N၊

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A၊ ETH1_PPS_OUT၊

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A၊ SAI1_CK2၊

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

–

VDDA

–

VREF-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER၊ ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3၊ ADC2_INP3
ADC1_INP1၊ ADC2_INP1
ADC1_INP2
ADC1_INP0၊ ADC1_INN1၊ ADC2_INP0၊ ADC2_INN1၊ TAMP_IN3
ADC1_INP6၊ ADC1_INN2
–

၅/၅

DS13875 Rev 5

STM3

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdf] အသုံးပြုသူလမ်းညွှန်
STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

ကိုးကား

အသုံးပြုသူလက်စွဲ

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

သတ်မှတ်ချက်များ

Arm Cortex-A7 စနစ်ခွဲ

အမှတ်တရများ

DDR ထိန်းချုပ်ကိရိယာ

အမေးအဖြေများ

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

ကိုးကား

ဆက်စပ်ပို့စ်များ

မှတ်ချက်တစ်ခုချန်ထားပါ။

ပြန်ကြားချက်ကို ပယ်ဖျက်ပါ။