STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

Specifikimet

• Bërthama: Krahu Cortex-A7
• Memorie: SDRAM e jashtme, SRAM e integruar
• Autobusi i të Dhënave: Ndërfaqe paralele 16-bitëshe
• Siguria/Mbrojtja: Rivendosja dhe Menaxhimi i Energjisë, LPLV-Stop2, Në Gatishmëri
• Paketa: LFBGA, TFBGA me hap minimal 0.5 mm
• Menaxhimi i orës
• Hyrje/Dalje për qëllime të përgjithshme
• Matrica e ndërlidhjes
• 4 Kontrollues DMA
• Pajisjet periferike të komunikimit: Deri në 29
• Pajisje periferike analoge: 6
• Kohëmatësit: Deri në 24, Mbikëqyrësit: 2
• Përshpejtimi i Pajisjeve
• Modaliteti i korrigjimit
• Siguresat: 3072-bit duke përfshirë ID unike dhe HUK për çelësat AES 256
• Në përputhje me ECOPACK2

Nënsistemi i krahut Cortex-A7

Nënsistemi Arm Cortex-A7 i STM32MP133C/F ofron…

Kujtimet

Pajisja përfshin SDRAM të jashtëm dhe SRAM të integruar për ruajtjen e të dhënave…

Kontrolluesi DDR

Kontrolluesi DDR3/DDR3L/LPDDR2/LPDDR3 menaxhon aksesin në memorie…

Menaxhimi i Furnizimit me Energji
Skema e furnizimit me energji dhe mbikëqyrësi sigurojnë furnizim të qëndrueshëm me energji…

Menaxhimi i orës
RCC merret me shpërndarjen dhe konfigurimin e orës…

Hyrje/Dalje për Qëllim të Përgjithshëm (GPIO)
GPIO-të ofrojnë aftësi ndërfaqeje për pajisje të jashtme…

Kontrolluesi i Mbrojtjes së Zonës së Besimit
ETZPC rrit sigurinë e sistemit duke menaxhuar të drejtat e aksesit…

Matrica e Ndërlidhjes së Autobusëve
Matrica lehtëson transferimin e të dhënave midis moduleve të ndryshme…

Pyetjet e shpeshta

P: Cili është numri maksimal i pajisjeve periferike të komunikimit të mbështetura?
A: STM32MP133C/F mbështet deri në 29 pajisje periferike komunikimi.

P: Sa pajisje periferike analoge janë në dispozicion?
A: Pajisja ofron 6 pajisje periferike analoge për funksione të ndryshme analoge.

“`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 deri në 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 kohëmatës, audio, kripto dhe siguri e avancuar
Fleta e të dhënave – të dhënat e prodhimit

Veçoritë
Përfshin teknologjinë më të fundit të patentuar ST
Bërthama
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte memorje e unifikuar e nivelit 2 Arm® NEONTM dhe Arm® TrustZone®

Kujtimet
· Memorie e jashtme DDR deri në 1 Gbyte deri në LPDDR2/LPDDR3-1066 16-bit deri në DDR3/DDR3L-1066 16-bit
· 168 Kbajt SRAM i brendshëm: 128 Kbajt AXI SYSRAM + 32 Kbajt AHB SRAM dhe 8 Kbajt SRAM në domenin Backup
· Ndërfaqe memorieje e dyfishtë Quad-SPI · Kontrollues memorieje i jashtëm fleksibël me deri në
Bus i të dhënave 16-bit: ndërfaqe paralele për të lidhur IC-të e jashtme dhe memoriet SLC NAND me ECC deri në 8-bit
Siguri/mbrojtje
· Nisje e sigurt, pajisje periferike TrustZone®, 12 xtampkunjat er duke përfshirë 5 x t aktiveampers
· Temperatura, vëllimitage, frekuenca dhe monitorimi 32 kHz
Rivendosja dhe menaxhimi i energjisë
· Furnizim VI/O 1.71 V deri në 3.6 (I/O tolerante ndaj 5 V) · POR, PDR, PVD dhe BOR · LDO në çip (USB 1.8 V, 1.1 V) · Rregullator rezervë (~0.9 V) · Sensorë të temperaturës së brendshme · Modalitete me energji të ulët: Gjumë, Ndalesë, Ndalesë LPLV,
LPLV-Stop2 dhe Standby

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Hapi 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
hapi minimal 0.5 mm

· Ruajtja e DDR në modalitetin e gatishmërisë · Kontrollet për çipin shoqërues PMIC

Menaxhimi i orës
· Oscilatorë të brendshëm: Oscilator HSI 64 MHz, oscilator CSI 4 MHz, oscilator LSI 32 kHz
· Oscilatorë të jashtëm: Oscilator HSE 8-48 MHz, oscilator LSE 32.768 kHz
· 4 × PLL me modalitet fraksional

Input/output për qëllime të përgjithshme
· Deri në 135 porta të sigurta I/O me aftësi ndërprerjeje
· Deri në 6 zgjime

Matrica e ndërlidhjes
· 2 matrica bus-i Ndërlidhje 64-bit Arm® AMBA® AXI, deri në 266 MHz Ndërlidhje 32-bit Arm® AMBA® AHB, deri në 209 MHz

4 kontrollues DMA për të shkarkuar CPU-në
· 56 kanale fizike në total
· 1 x kontrollues kryesor i aksesit të drejtpërdrejtë në memorie me shpejtësi të lartë për qëllime të përgjithshme (MDMA)
· 3 × DMA me dy porta me aftësi FIFO dhe ruteri kërkese për menaxhim optimal të pajisjeve periferike

shtator 2024
Ky është informacion për një produkt në prodhim të plotë.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Deri në 29 pajisje periferike komunikimi
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
Ndërfaqja ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, duke përfshirë 4 me full-duplex
Saktësia e klasës audio I2S nëpërmjet PLL audio të brendshme ose orës së jashtme (+2 QUADSPI + 4 me USART) · 2 × SAI (audio stereo: I2S, PDM, SPDIF Tx) · SPDIF Rx me 4 hyrje · 2 × SDMMC deri në 8 bit (SD/e·MMCTM/SDIO) · 2 × kontrollues CAN që mbështesin protokollin CAN FD · 2 × USB 2.0 Host me shpejtësi të lartë ose 1 × USB 2.0 Host me shpejtësi të lartë

+ 1 × USB 2.0 OTG me shpejtësi të lartë njëkohësisht · 2 x pajisje Ethernet MAC/GMAC IEEE 1588v2, MII/RMII/RGMII
6 pajisje periferike analoge
· 2 × ADC me rezolucion maksimal 12-bit deri në 5 Msps
· 1 x sensor temperature · 1 x filtër dixhital për modulatorin sigma-delta
(DFSDM) me 4 kanale dhe 2 filtra · Referencë ADC e brendshme ose e jashtme VREF+
Deri në 24 kohëmatës dhe 2 roje
· 2 × kohëmatës 32-bitësh me deri në 4 IC/OC/PWM ose numërues pulsesh dhe hyrje enkoderi kuadraturë (inkrementale)
· 2 × kohëmatës të avancuar 16-bit · 10 × kohëmatës 16-bit për qëllime të përgjithshme (duke përfshirë
2 kohëmatës bazë pa PWM) · 5 × kohëmatës 16-bitësh me fuqi të ulët · RTC i sigurt me saktësi nën sekondë dhe
kalendar hardueri · 4 kohëmatës sistemi Cortex®-A7 (të sigurt,
jo i sigurt, virtual, hipervizor) · 2 × mbikëqyrës të pavarur
Përshpejtimi i harduerit
· AES 128, 192, 256 DES/TDES

2 (i pavarur, i pavarur i sigurt) 5 (2 i sigurueshëm) 4 5 (3 i sigurueshëm)
4 + 4 (duke përfshirë 2 USART të sigurta), disa mund të jenë një burim nisjeje
2 (deri në 4 kanale audio), me I2S master/slave, hyrje PCM, 2 porta SPDIF-TX
HSPHY i integruar me BCD HS PHY i integruar me BCD (i sigurt), mund të jetë një burim nisjeje
2 × HS të ndara midis hyrjeve Host dhe OTG 4

2 (1 × TTCAN), kalibrim i orës, buffer i përbashkët 10 Kbyte 2 (8 + 8 bit) (i sigurt), e·MMC ose SD mund të jenë një burim nisjeje 2 furnizime opsionale të pavarura me energji për ndërfaqet e kartave SD
1 (dual-quad) (i sigurt), mund të jetë një burim nisjeje

–
–
Çizme
–
Çizme
Çizme Çizme
(1)

Adresë/të dhëna paralele 8/16-bit FMC AD-mux paralel 8/16-bit
Kriptografia DMA NAND 8/16-bit 10/100M/Gigabit Ethernet
Gjenerator numrash të rastësishëm Hash True Siguresa (të programueshme një herë)

4 × CS, deri në 4 × 64 Mbyte
Po, 2× CS, SLC, BCH4/8, mund të jetë një burim nisjeje 2 x (MII, RMI, RGMII) me PTP dhe EEE (i sigurt)
3 instanca (1 e sigurt), MDMA PKA me 33 kanale (me mbrojtje DPA), DES, TDES, AES (me mbrojtje DPA)
(të gjitha të sigurueshme) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(i sigurt) True-RNG (i sigurt) 3072 bit efektivë (i sigurt, 1280 bit të disponueshëm për përdoruesin)

–
Çizme –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Përshkrimi

Tabela 1. Karakteristikat dhe numërimi i pajisjeve periferike të STM32MP133C/F (vazhdon)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Të ndryshme

Veçoritë

LFBGA289

TFBGA289

TFBGA320

GPIO me ndërprerje (numri total)

135 (2)

GPIO të sigurta, kunja zgjimi

Të gjitha
6

Tampkunjat er (aktive tampepo)

12 (5)

DFSDM ADC i sinkronizuar deri në 12-bit

4 kanale hyrëse me 2 filtra

–

2(3) (deri në 5 Msps në secilin 12-bit) (i sigurt)

ADC1: 19 kanale duke përfshirë 1 të brendshëm, 18 kanale të disponueshme për

Kanale ADC 12-bitëshe në total (4)

përdorues duke përfshirë diferencialin 8x

–

ADC2: 18 kanale duke përfshirë 6 të brendshëm, 12 kanale të disponueshme për

përdorues duke përfshirë diferencialin 6x

Pini hyrës i brendshëm i ADC VREF VREF+

Hyrje 1.65 V, 1.8 V, 2.048 V, 2.5 V ose VREF+ –
po

1. QUADSPI mund të niset ose nga GPIO të dedikuara ose duke përdorur disa GPIO nisëse FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (shih Tabelën 7: Përkufizimet e topave STM32MP133C/F).
2. Ky numërim total i GPIO përfshin katër JTAG GPIO dhe tre BOOT GPIO me përdorim të kufizuar (mund të ketë konflikt me lidhjen e pajisjes së jashtme gjatë skanimit kufitar ose nisjes).
3. Kur përdoren të dy ADC-të, ora e bërthamës duhet të jetë e njëjtë për të dy ADC-të dhe parashkallëzuesit e integruar të ADC-së nuk mund të përdoren.
4. Përveç kësaj, ekzistojnë edhe kanale të brendshme: – Kanali i brendshëm ADC1: VREFINT – Kanalet e brendshme ADC2: temperatura, vëllimi i brendshëmtagreferencë, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Përshkrimi 18/219

STM32MP133C/F

Figura 1. Diagrami bllok i STM32MP133C/F

Furnizime të IC-së

@VDDA

HSI

AXIM: Ndërlidhje AXI me krah 64-bit (266 MHz) T

@VDDCPU

GIC

T

CPU Cortex-A7 650/1000 MHz + MMU + FPU + NEONT

32 mijë dollarë amerikanë

32 mijë dollarë amerikanë

CNT (kohëmatës) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asinkron

128 bit

TT

CSI

LSI

Koha e debugimitamp

gjenerator TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (pa GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

asinkron

T

CRYP

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (i dyfishtë) T

37

16b

MFK

T

KDF

T

DLYBSD1

(Kontrolli SDMMC1 DLY)

T

DLYBSD2

(Kontrolli SDMMC2 DLY)

T

DLYBQS

(Kontrolli QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS Host)

PLLUSB

FIFO

T

PKA

FIFO

MDMA 32 kanale

AXIMC TT

17 16b Porta e gjurmimit

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

Siguresat OTP

@VDDA

2

RTC / AWU

T

12

TAMP / Regjistrat e rezervimit T

@VBAT

2

LSE (32kHz XTAL)

T

Kohëzgjatja e sistemit STGENC

brezi

STGENR

USBPHYC
(Kontroll USB 2 x PHY)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

Kunjat BOOT

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4 kanale DFSDM

Memorie e përkohshme CCU 10KB

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

AHB2APB asinkron

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 prurje
DMAMUX1
DMA2
8 prurje

DMAMUX2

DMA3
8 prurje

T

PMB (monitor i procesit)
DTS (sensor dixhital i temperaturës)

Vëlltage rregullatorët

@VDDA

Mbikëqyrja e furnizimit

FIFO

FIFO

FIFO

Matrica 2×2
AHB2APB

64 bit AXI

Master AXI 64-bitësh

32 bit AHB 32 bit AHB master

32 bit APB

Mbrojtja e sigurisë T TrustZone

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Matricë bus-i shumë-AHB me krah 32-bit (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16ext

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Kartë inteligjente IrDA

5

T

USART2

Kartë inteligjente IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Filtër Filtër Filtër

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Kartë inteligjente IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Filtri i filtrit

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Kartë inteligjente IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Funksionale mbiview

Funksionale mbiview

3.1
3.1.1
3.1.2

Nënsistemi i krahut Cortex-A7
Veçoritë
· Arkitektura ARMv7-A · Memorie e përkohshme e udhëzimeve L32 1-KB · Memorie e përkohshme e të dhënave L32 1-KB · Memorie e përkohshme e nivelit 128 2-KB · Seti i udhëzimeve Arm + Thumb®-2 · Teknologjia e sigurisë Arm TrustZone · SIMD e avancuar Arm NEON · Zgjerime DSP dhe SIMD · VFPv4 me pikë lundruese · Mbështetje për virtualizimin e harduerit · Modul gjurmimi i integruar (ETM) · Kontrollues i integruar i ndërprerjeve gjenerike (GIC) me 160 ndërprerje periferike të përbashkëta · Kohëmatës gjenerik i integruar (CNT)
Mbiview
Procesori Cortex-A7 është një procesor aplikacionesh me efikasitet shumë të lartë energjetik, i projektuar për të ofruar performancë të pasur në pajisjet që vishen të nivelit të lartë dhe aplikacione të tjera të integruara dhe për konsumatorët me energji të ulët. Ai ofron deri në 20% më shumë performancë me një fije të vetme sesa Cortex-A5 dhe ofron performancë të ngjashme me Cortex-A9.
Cortex-A7 përfshin të gjitha karakteristikat e procesorëve me performancë të lartë Cortex-A15 dhe CortexA17, duke përfshirë mbështetjen e virtualizimit në harduer, NEON dhe ndërfaqen e autobusit AMBA 128 AXI 4-bit.
Procesori Cortex-A7 ndërtohet mbi procesorin 8-s me efikasitet energjetik.tagtubacioni i procesorit Cortex-A5. Ai gjithashtu përfiton nga një memorje e integruar L2 e projektuar për energji të ulët, me vonesa më të ulëta transaksionesh dhe mbështetje të përmirësuar të sistemit operativ për mirëmbajtjen e memorjes së përkohshme. Për më tepër, ka parashikim të përmirësuar të degëve dhe performancë të përmirësuar të sistemit të memories, me shteg ruajtjeje të ngarkesës 64-bit, autobusë AMBA 128 AXI 4-bit dhe madhësi të rritur të TLB (hyrje 256, nga hyrje 128 për Cortex-A9 dhe Cortex-A5), duke rritur performancën për ngarkesa të mëdha pune si p.sh. web shfletimi
Teknologjia Thumb-2
Ofron performancën maksimale të kodit tradicional Arm, ndërkohë që siguron gjithashtu deri në 30% ulje të kërkesës për memorie për ruajtjen e udhëzimeve.
Teknologjia TrustZone
Siguron zbatim të besueshëm të aplikacioneve të sigurisë duke filluar nga menaxhimi i të drejtave dixhitale deri te pagesa elektronike. Mbështetje e gjerë nga partnerët e teknologjisë dhe industrisë.

DS13875 Rev 5

19/219
48

Funksionale mbiview

STM32MP133C/F

NEON
Teknologjia NEON mund të përshpejtojë algoritmet e përpunimit të sinjaleve dhe multimedias, të tilla si kodimi/dekodimi i videos, grafika 2D/3D, lojërat, përpunimi i audios dhe i të folurit, përpunimi i imazhit, telefonia dhe sinteza e zërit. Cortex-A7 ofron një motor që ofron si performancën ashtu edhe funksionalitetin e njësisë me pikë lundruese (FPU) Cortex-A7 dhe një implementim të setit të udhëzimeve të avancuara SIMD të NEON për përshpejtim të mëtejshëm të funksioneve të përpunimit të medias dhe sinjalit. NEON zgjeron FPU-në e procesorit Cortex-A7 për të ofruar një set regjistrash quad-MAC dhe shtesë 64-bit dhe 128-bit që mbështesin një set të pasur operacionesh SIMD mbi sasi të dhënash të plota 8, 16 dhe 32-bit dhe 32-bit me pikë lundruese.
Virtualizimi i pajisjeve
Mbështetje harduerike shumë efikase për menaxhimin dhe arbitrimin e të dhënave, ku mjedise të shumëfishta softuerësh dhe aplikacionet e tyre janë në gjendje të qasen njëkohësisht në aftësitë e sistemit. Kjo mundëson realizimin e pajisjeve që janë të fuqishme, me mjedise virtuale që janë të izoluara mirë nga njëra-tjetra.
Memorje të optimizuara L1
Memorjet cache L1 të optimizuara për performancën dhe energjinë kombinojnë teknikat e vonesës minimale të aksesit për të maksimizuar performancën dhe për të minimizuar konsumin e energjisë.
Kontrollues i integruar i memorjes së përkohshme L2
Ofron qasje me latencë të ulët dhe gjerësi të lartë brezi në memorien e ruajtur në frekuencë të lartë, ose për të zvogëluar konsumin e energjisë të lidhur me qasjen në memorien jashtë çipit.
Njësia me pikë lundruese (FPU) Cortex-A7
FPU ofron instruksione me pikë lundruese me precizion të vetëm dhe të dyfishtë, të pajtueshme me arkitekturën Arm VFPv4, e cila është softuerike e pajtueshme me gjeneratat e mëparshme të bashkëprocesorëve me pikë lundruese Arm.
Njësia e kontrollit Snoop (SCU)
SCU është përgjegjëse për menaxhimin e ndërlidhjes, arbitrazhit, komunikimit, transferimeve nga memoria cache në memorje dhe nga memoria e sistemit, koherencën e memorjes cache dhe aftësive të tjera për procesorin.
Kjo koherencë e sistemit gjithashtu zvogëlon kompleksitetin e softuerit të përfshirë në ruajtjen e koherencës së softuerit brenda secilit drajver të sistemit operativ.
Kontrolluesi i ndërprerjeve gjenerike (GIC)
Duke zbatuar kontrolluesin e ndërprerjeve të standardizuara dhe të arkitekturuara, GIC ofron një qasje të pasur dhe fleksibile ndaj komunikimit ndërprocesues dhe drejtimit dhe përparësimit të ndërprerjeve të sistemit.
Mbështet deri në 192 ndërprerje të pavarura, nën kontrollin e softuerit, të prioritizuara nga hardueri dhe të drejtuara midis sistemit operativ dhe shtresës së menaxhimit të softuerit TrustZone.
Ky fleksibilitet në rrugëzim dhe mbështetja për virtualizimin e ndërprerjeve në sistemin operativ, ofrojnë një nga karakteristikat kryesore të nevojshme për të përmirësuar aftësitë e një zgjidhjeje që përdor një hipervizor.

20/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.2
3.2.1
3.2.2

Kujtimet
SDRAM e jashtme
Pajisjet STM32MP133C/F përfshijnë një kontrollues për SDRAM të jashtëm që mbështet sa vijon: · LPDDR2 ose LPDDR3, të dhëna 16-bit, deri në 1 Gbyte, deri në 533 MHz orë · DDR3 ose DDR3L, të dhëna 16-bit, deri në 1 Gbyte, deri në 533 MHz orë
SRAM i integruar
Të gjitha pajisjet kanë këto karakteristika: · SYSRAM: 128 Kbajt (me zonë të sigurt me madhësi të programueshme) · AHB SRAM: 32 Kbajt (e sigurt) · BKPSRAM (SRAM rezervë): 8 Kbajt
Përmbajtja e kësaj zone është e mbrojtur nga akseset e mundshme të padëshiruara të shkrimit dhe mund të ruhet në modalitetin Standby ose VBAT. BKPSRAM mund të përcaktohet (në ETZPC) si e arritshme vetëm nga softuer i sigurt.

3.3

Kontrolluesi DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDDRCTRL i kombinuar me DDDRPHYC ofron një zgjidhje të plotë të ndërfaqes së memories për nënsistemin e memories DDR. · Një ndërfaqe 64-bitëshe AMBA me 4 porta AXI (XPI) · Ora AXI asinkrone me kontrolluesin · Motori i kodimit të memories DDR (DDRMCE) me shkrim të menjëhershëm AES-128 DDR.
enkriptim/dekriptim leximi. · Standardet e mbështetura:
Specifikimi JEDEC DDR3 SDRAM, JESD79-3E për DDR3/3L me ndërfaqe 16-bitëshe
Specifikimi JEDEC LPDDR2 SDRAM, JESD209-2E për LPDDR2 me ndërfaqe 16-bitëshe
Specifikimi JEDEC LPDDR3 SDRAM, JESD209-3B për LPDDR3 me ndërfaqe 16-bitëshe
· Planifikues i avancuar dhe gjenerator komandash SDRAM · Gjerësia e plotë e të dhënave e programueshme (16-bit) ose gjysma e gjerësisë së të dhënave (8-bit) · Mbështetje e avancuar QoS me tre klasa trafiku në lexim dhe dy klasa trafiku në shkrim · Opsione për të shmangur mungesën e trafikut me përparësi më të ulët · Koherencë e garantuar për shkrim-pas-leximit (WAR) dhe lexim-pas-shkrimit (RAW) në
Porta AXI · Mbështetje e programueshme për opsionet e gjatësisë së shpërthimit (4, 8, 16) · Shkrim i kombinuar për të lejuar që shkrime të shumëfishta në të njëjtën adresë të kombinohen në një
shkrim i vetëm · Konfigurim me një gradë të vetme

DS13875 Rev 5

21/219
48

Funksionale mbiview

STM32MP133C/F

· Mbështetje për hyrjen dhe daljen automatike të SDRAM-it pas fikjes së energjisë të shkaktuar nga mungesa e mbërritjes së transaksioneve për kohën e programueshme
· Mbështetje për ndalimin automatik të orës (LPDDR2/3) të hyrjes dhe daljes së shkaktuar nga mungesa e mbërritjes së transaksioneve
· Mbështetje për funksionimin automatik të modalitetit me energji të ulët të shkaktuar nga mungesa e mbërritjes së transaksioneve për kohën e programueshme nëpërmjet ndërfaqes harduerike me energji të ulët
· Politikë e programueshme e faqezimit · Mbështetje për hyrje dhe dalje automatike ose nën kontrollin e softuerit me vetë-rifreskim · Mbështetje për hyrje dhe dalje të thella pas fikjes nën kontrollin e softuerit (LPDDR2 dhe
LPDDR3) · Mbështetje për përditësime eksplicite të regjistrave të modalitetit SDRAM nën kontrollin e softuerit · Logjikë fleksibile e hartëzuesit të adresave për të lejuar hartëzim specifik të aplikacionit të rreshtit, kolonës,
bit bankar · Opsione kontrolli të rifreskimit të zgjedhura nga përdoruesi · Bllok i shoqëruar me DDRPERFM për të ndihmuar në monitorimin dhe akordimin e performancës
DDRCTRL dhe DDRPHYC mund të përcaktohen (në ETZPC) si të arritshme vetëm nga softuer i sigurt.
Karakteristikat kryesore të DDRMCE (motorit të kodimit të memories DDR) janë renditur më poshtë: · Ndërfaqe kryesore/skllave të autobusit të sistemit AXI (64-bit) · Enkriptim i integruar (për shkrime) dhe dekriptim (për lexim), bazuar në një firewall të integruar.
programim · Dy mënyra enkriptimi për rajon (maksimumi një rajon): pa enkriptim (modaliteti i anashkalimit),
modaliteti i kodimit të bllokut · Fillimi dhe fundi i rajoneve të përcaktuara me granularitet 64-KBajt · Filtrimi i parazgjedhur (rajoni 0): çdo akses i dhënë · Filtrimi i aksesit të rajonit: asnjë
Shifra blloku e mbështetur: AES Modaliteti i zinxhirit të mbështetur · Modaliteti i bllokut me shifrën AES është i pajtueshëm me modalitetin ECB të specifikuar në standardin e enkriptimit të avancuar (AES) të botimit 197 të NIST FIPS, me një funksion të shoqëruar të nxjerrjes së çelësit bazuar në algoritmin Keccak-400 të publikuar në https://keccak.team webvend. · Një grup regjistrash çelësi kryesor vetëm për shkrim dhe të kyçshëm · Portë konfigurimi AHB, i vetëdijshëm për privilegjet

22/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.4

Kontrolluesi i hapësirës së adresës TrustZone për DDR (TZC)

TZC përdoret për të filtruar akseset e leximit/shkrimit në kontrolluesin DDR sipas të drejtave të TrustZone dhe sipas masterit jo të sigurt (NSAID) në deri në nëntë rajone të programueshme: · Konfigurimi mbështetet vetëm nga softuer i besuar · Një njësi filtri · Nëntë rajone:
Rajoni 0 është gjithmonë i aktivizuar dhe mbulon të gjithë diapazonin e adresave. Rajonet 1 deri në 8 kanë adresë bazë/fundore të programueshme dhe mund t'i caktohen
ndonjë ose të dy filtrat. · Leje qasje të sigurta dhe jo të sigurta të programuara për rajon · Qasje jo të sigurta të filtruara sipas NSAID · Rajonet e kontrolluara nga i njëjti filtër nuk duhet të mbivendosen · Modalitetet e dështimit me gabim dhe/ose ndërprerje · Aftësia e pranimit = 256 · Logjika e mbajtësit të portës për të aktivizuar dhe çaktivizuar secilin filtër · Qasje spekulative

DS13875 Rev 5

23/219
48

Funksionale mbiview

STM32MP133C/F

3.5

Modalitetet e nisjes

Në fillim, burimi i nisjes i përdorur nga ROM-i i brendshëm i nisjes zgjidhet nga pin-i BOOT dhe bajtet OTP.

Tabela 2. Modalitetet e nisjes

BOOT2 BOOT1 BOOT0 Modaliteti fillestar i nisjes

Komentet

Prisni lidhjen hyrëse në:

0

0

0

UART dhe USB(1)

USART3/6 dhe UART4/5/7/8 në kunjat e paracaktuara

Pajisje USB me shpejtësi të lartë në kunjat OTG_HS_DP/DM (2)

0

0

1 NOR serial flash (3) NOR serial flash në QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC në SDMMC2 (parazgjedhur)(5)(6)

0

1

1

Flash NAND (3)

Flash SLC NAND në FMC

1

0

0

Nisja e zhvillimit (pa nisje me memorie flash)

Përdoret për të marrë akses në debugim pa nisje nga memoria flash (4)

1

0

1

Kartë SD (3)

Kartë SD në SDMMC1 (parazgjedhur)(5)(6)

Prisni lidhjen hyrëse në:

1

1

0 UART dhe USB(1)(3) USART3/6 dhe UART4/5/7/8 në kunjat e paracaktuara

Pajisje USB me shpejtësi të lartë në kunjat OTG_HS_DP/DM (2)

1

1

1 memorie NAND seriale (3) memorie NAND seriale në QUADSPI (5)

1. Mund të çaktivizohet nga cilësimet OTP. 2. USB kërkon orën/kristalin HSE (shih AN5474 për frekuencat e mbështetura me dhe pa cilësime OTP). 3. Burimi i nisjes mund të ndryshohet nga cilësimet OTP (për shembullampnisja fillestare në kartën SD, pastaj e·MMC me cilësimet OTP). 4. Bërthama Cortex®-A7 në lakun infinit duke aktivizuar/çaktivizuar PA13. 5. PIN-et e paracaktuara mund të ndryshohen nga OTP. 6. Si alternativë, një ndërfaqe tjetër SDMMC përveç kësaj të paracaktuar mund të zgjidhet nga OTP.

Edhe pse nisja e nivelit të ulët bëhet duke përdorur ora të brendshme, paketat softuerike të ofruara nga ST, si dhe ndërfaqet kryesore të jashtme si DDR, USB (por pa u kufizuar në to) kërkojnë që një kristal ose një oscilator i jashtëm të lidhet në kunjat HSE.
Shihni RM0475 “STM32MP13xx MPU 32-bit të bazuara në Arm® të avancuar” ose AN5474 “Fillimi me zhvillimin e harduerit të linjave STM32MP13xx” për kufizime dhe rekomandime në lidhje me lidhjen e kunjave HSE dhe frekuencat e mbështetura.

24/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.6

Menaxhimi i furnizimit me energji elektrike

3.6.1
Kujdes:

Skema e furnizimit me energji elektrike
· VDD është furnizimi kryesor për I/O dhe pjesa e brendshme mbahet e furnizuar me energji gjatë modalitetit Standby. Vëllimi i dobishëmtagDiapazoni është 1.71 V deri në 3.6 V (tip. 1.8 V, 2.5 V, 3.0 V ose 3.3 V).
VDD_PLL dhe VDD_ANA duhet të jenë të lidhura në yll me VDD. · VDDCPU është vëllimi i dedikuar i CPU-së Cortex-A7.tagfurnizimi, vlera e të cilit varet nga
Frekuenca e dëshiruar e CPU-së. 1.22 V deri në 1.38 V në modalitetin e funksionimit. VDD duhet të jetë i pranishëm para VDDCPU. · VDDCORE është vëllimi kryesor dixhitaltage dhe zakonisht fiket gjatë modalitetit të gatishmërisë. Vol.tagDiapazoni është 1.21 V deri në 1.29 V në modalitetin e funksionimit. VDD duhet të jetë i pranishëm para VDDCORE. · Pika VBAT mund të lidhet me baterinë e jashtme (1.6 V < VBAT < 3.6 V). Nëse nuk përdoret bateri e jashtme, kjo pinë duhet të lidhet me VDD. · VDDA është analog (ADC/VREF), volumi i furnizimittage (1.62 V deri në 3.6 V). Përdorimi i VREF+ të brendshëm kërkon VDDA të barabartë ose më të lartë se VREF+ + 0.3 V. · Pika VDDA1V8_REG është dalja e rregullatorit të brendshëm, e lidhur brenda vendit me USB PHY dhe USB PLL. Rregullatori i brendshëm VDDA1V8_REG është i aktivizuar si parazgjedhje dhe mund të kontrollohet nga softueri. Ai gjithmonë fiket gjatë modalitetit të gatishmërisë.
Pika specifike BYPASS_REG1V8 nuk duhet të lihet kurrë pezull. Duhet të lidhet ose me VSS ose me VDD për të aktivizuar ose çaktivizuar vol-in.tagRregullatori e. Kur VDD = 1.8 V, duhet të vendoset BYPASS_REG1V8. · Pini VDDA1V1_REG është dalja e rregullatorit të brendshëm, i lidhur brenda me USB PHY. Rregullatori i brendshëm VDDA1V1_REG është i aktivizuar si parazgjedhje dhe mund të kontrollohet nga softueri. Ai gjithmonë fiket gjatë modalitetit të gatishmërisë.
· VDD3V3_USBHS është furnizimi me USB me shpejtësi të lartë. Vol.tagGama e saj është 3.07 V në 3.6 V.
VDD3V3_USBHS nuk duhet të jetë i pranishëm nëse nuk është i pranishëm VDDA1V8_REG, përndryshe mund të ndodhë dëmtim i përhershëm në STM32MP133C/F. Kjo duhet të sigurohet me anë të renditjes PMIC ose me komponent të jashtëm në rast të implementimit të furnizimit me energji me komponentë diskretë.
· VDDSD1 dhe VDDSD2 janë përkatësisht furnizime me energji për kartat SD SDMMC1 dhe SDMMC2 për të mbështetur modalitetin me shpejtësi ultra të lartë.
· VDDQ_DDR është furnizimi DDR IO. 1.425 V deri në 1.575 V për ndërlidhjen e memorieve DDR3 (tip. 1.5 V).
1.283 V deri në 1.45 V për ndërlidhjen e memorieve DDR3L (tip. 1.35 V)
1.14 V deri në 1.3 V për ndërlidhjen e memorieve LPDDR2 ose LPDDR3 (tip. 1.2 V)
Gjatë fazave të ndezjes dhe fikjes, duhet të respektohen kërkesat e mëposhtme të renditjes së energjisë:
· Kur VDD është nën 1 V, furnizimet e tjera me energji (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) duhet të mbeten nën VDD + 300 mV.
· Kur VDD është mbi 1 V, të gjitha furnizimet me energji elektrike janë të pavarura.
Gjatë fazës së fikjes së energjisë, VDD mund të bëhet përkohësisht më i ulët se furnizimet e tjera vetëm nëse energjia e furnizuar për STM32MP133C/F mbetet nën 1 mJ. Kjo lejon që kondensatorët e shkëputjes së jashtme të shkarkohen me konstante të ndryshme kohore gjatë fazës kalimtare të fikjes së energjisë.

DS13875 Rev 5

25/219
48

Funksionale mbiview
V 3.6
VBOR0 1

Figura 2. Sekuenca e ndezjes/fikjes

STM32MP133C/F

VDDX (1) VDD

3.6.2
Shënim: 26/219

0.3

Pushtet mbi

Mënyra e funksionimit

Fike

koha

Zonë e pavlefshme furnizimi

VDDX < VDD + 300 mV

VDDX e pavarur nga VDD

MSv47490V1

1. VDDX i referohet çdo furnizimi me energji midis VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Mbikëqyrësi i furnizimit me energji elektrike

Pajisjet kanë një qark të integruar të rivendosjes së ndezjes (POR)/rivendosjes së fikjes së energjisë (PDR) të shoqëruar me një qark të rivendosjes së rënies së fuqisë (BOR):
· Rivendosja e ndezjes (POR)
Mbikëqyrësi i POR monitoron furnizimin me energji të VDD-së dhe e krahason atë me një prag të caktuar. Pajisjet mbeten në modalitetin e rivendosjes kur VDD është nën këtë prag, · Rivendosja e ndërprerjes së energjisë (PDR)
Mbikëqyrësi i PDR monitoron furnizimin me energji të VDD-së. Një rivendosje gjenerohet kur VDD bie nën një prag të caktuar.
· Rivendosja e rënies së tensionit (BOR)
Mbikëqyrësi i BOR monitoron furnizimin me energji të VDD-së. Tre pragje BOR (nga 2.1 në 2.7 V) mund të konfigurohen përmes bajteve të opsioneve. Një rivendosje gjenerohet kur VDD bie nën këtë prag.
· Rivendosja e energjisë VDDCORE gjatë ndezjes (POR_VDDCORE) Mbikëqyrësi i POR_VDDCORE monitoron furnizimin me energji VDDCORE dhe e krahason atë me një prag të caktuar. Domeni VDDCORE mbetet në modalitetin e rivendosjes kur VDDCORE është nën këtë prag.
· Rivendosja e VDDCORE pas ndërprerjes së energjisë (PDR_VDDCORE) Mbikëqyrësi PDR_VDDCORE monitoron furnizimin me energji të VDDCORE. Një rivendosje e domenit VDDCORE gjenerohet kur VDDCORE bie nën një prag të caktuar.
· VDDCPU me ndezje pas rivendosjes (POR_VDDCPU) Mbikëqyrësi POR_VDDCPU monitoron furnizimin me energji të VDDCPU dhe e krahason atë me një prag të caktuar. Domeni VDDCPU mbetet në modalitetin e rivendosjes kur VDDCORE është nën këtë prag.
Pika PDR_ON është e rezervuar për testet e prodhimit të STMicroelectronics dhe duhet të jetë gjithmonë e lidhur me VDD në një aplikacion.

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.7

Strategjia me fuqi të ulët

Ka disa mënyra për të ulur konsumin e energjisë në STM32MP133C/F: · Ulni konsumin dinamik të energjisë duke ngadalësuar orët e CPU-së dhe/ose
ora matricë autobusi dhe/ose kontrollimi i orave individuale periferike. · Kurseni konsumin e energjisë kur CPU është IDLE, duke zgjedhur midis niveleve të ulëta të disponueshme.
modalitetet e energjisë sipas nevojave të aplikacionit të përdoruesit. Kjo lejon arritjen e kompromisit më të mirë midis kohës së shkurtër të nisjes, konsumit të ulët të energjisë, si dhe burimeve të disponueshme të zgjimit. · Përdorni DVFS (volumi dinamiktage dhe shkallëzimi i frekuencës) pikat operative që kontrollojnë drejtpërdrejt frekuencën e orës së CPU-së, si dhe furnizimin me dalje të VDDCPU.
Modalitetet e funksionimit lejojnë kontrollin e shpërndarjes së orës në pjesë të ndryshme të sistemit dhe fuqinë e sistemit. Modaliteti i funksionimit të sistemit drejtohet nga nënsistemi MPU.
Modalitetet me energji të ulët të nënsistemit MPU janë renditur më poshtë: · CSleep: Ora e CPU-së ndalet dhe ora e periferikut (periferikëve) funksionon si
vendosur më parë në RCC (kontrolluesi i rivendosjes dhe i orës). · CStop: Orët e periferikëve të CPU-së janë të ndaluara. · CStandby: VDDCPU OFF
Modalitetet me energji të ulët CSleep dhe CStop futen nga CPU-ja kur ekzekutohen instruksionet WFI (prit për ndërprerje) ose WFE (prit për ngjarje).
Modalitetet e funksionimit të sistemit të disponueshme janë si më poshtë: · Ekzekutim (sistemi në performancën e tij të plotë, VDDCORE, VDDCPU dhe orët ON) · Ndalo (orët ON) · LP-Stop (orët ON) · LPLV-Stop (orët ON, niveli i furnizimit të VDDCORE dhe VDDCPU mund të ulet) · LPLV-Stop2 (VDDCPU OFF, VDDCORE i ulur dhe orët ON) · Në pritje (VDDCPU, VDDCORE dhe orët ON)

Tabela 3. Modaliteti i fuqisë së sistemit kundrejt atij të CPU-së

Modaliteti i energjisë së sistemit

CPU

Modaliteti i ekzekutimit

CRun ose CSleep

Modaliteti i ndalimit Modaliteti LP-Ndalim Modaliteti LPLV-Ndalim Modaliteti LPLV-Ndalim2
Modaliteti i gatishmërisë

CStop ose CStandby CStandby

3.8

Rivendosja dhe kontrolluesi i orës (RCC)

Kontrolluesi i orës dhe rivendosjes menaxhon gjenerimin e të gjitha orëve, si dhe portën e orës, dhe kontrollin e rivendosjeve të sistemit dhe periferikëve. RCC ofron një fleksibilitet të lartë në zgjedhjen e burimeve të orës dhe lejon zbatimin e raporteve të orës për të përmirësuar konsumin e energjisë. Përveç kësaj, në disa pajisje periferike komunikimi që janë të afta të punojnë me

DS13875 Rev 5

27/219
48

Funksionale mbiview

STM32MP133C/F

3.8.1 3.8.2

dy domene të ndryshme të orës (ose një orë e ndërfaqes së autobusit ose një orë periferike e bërthamës), frekuenca e sistemit mund të ndryshohet pa modifikuar shpejtësinë e baudrit.
Menaxhimi i orës
Pajisjet përfshijnë katër oscilatorë të brendshëm, dy oscilatorë me kristal ose rezonator të jashtëm, tre oscilatorë të brendshëm me kohë të shpejtë fillimi dhe katër PLL.
RCC merr hyrjet e mëposhtme të burimit të orës: · Oscilatorë të brendshëm:
Frekuencë HSI 64 MHz (saktësi 1%) Frekuencë CSI 4 MHz Frekuencë LSI 32 kHz · Oscilatorë të jashtëm: Frekuencë HSE 8-48 MHz Frekuencë LSE 32.768 kHz
RCC ofron katër PLL: · PLL1 i dedikuar për caktimin e kohës së CPU-së · PLL2 që ofron:
ora për AXI-SS (duke përfshirë urat APB4, APB5, AHB5 dhe AHB6) ora për ndërfaqen DDR · PLL3 që ofron: ora për matricën shumështresore AHB dhe bus periferik (duke përfshirë APB1,
APB2, APB3, APB6, AHB1, AHB2 dhe AHB4) orët e bërthamës për periferikët · PLL4 i dedikuar për gjenerimin e orëve të bërthamës për periferikë të ndryshëm
Sistemi fillon në orën HSI. Aplikacioni i përdoruesit mund të zgjedhë më pas konfigurimin e orës.
Burimet e rivendosjes së sistemit
Rivendosja e ndezjes inicializon të gjithë regjistrat përveç debug-ut, një pjese të RCC-së, një pjese të RTC-së dhe regjistrave të statusit të kontrolluesit të energjisë, si dhe domenit të energjisë rezervë.
Një rivendosje e aplikacionit gjenerohet nga një nga burimet e mëposhtme: · një rivendosje nga jastëku NRST · një rivendosje nga sinjali POR dhe PDR (zakonisht quhet rivendosje gjatë ndezjes) · një rivendosje nga BOR (zakonisht quhet ndërprerje e tensionit) · një rivendosje nga mbikëqyrësi i pavarur 1 · një rivendosje nga mbikëqyrësi i pavarur 2 · një rivendosje e sistemit të softuerit nga Cortex-A7 (CPU) · një dështim në HSE, kur aktivizohet funksioni i sistemit të sigurisë së orës
Një rivendosje e sistemit gjenerohet nga një nga burimet e mëposhtme: · një rivendosje e aplikacionit · një rivendosje nga sinjali POR_VDDCORE · një dalje nga modaliteti i gatishmërisë në modalitetin e ekzekutimit

28/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

Një rivendosje e procesorit MPU gjenerohet nga një nga burimet e mëposhtme: · një rivendosje e sistemit · çdo herë që MPU del nga CStandby · një rivendosje e MPU-së së softuerit nga Cortex-A7 (CPU)

3.9

Hyrje/dalje për qëllime të përgjithshme (GPIO)

Secila prej kunjave GPIO mund të konfigurohet nga softueri si dalje (shtytje-tërheqje ose hapje-kullim, me ose pa tërheqje lart ose poshtë), si hyrje (me ose pa tërheqje lart ose poshtë) ose si funksion alternativ periferik. Shumica e kunjave GPIO ndahen me funksione alternative dixhitale ose analoge. Të gjitha kunjat GPIO janë të afta për rrymë të lartë dhe kanë përzgjedhje shpejtësie për të menaxhuar më mirë zhurmën e brendshme, konsumin e energjisë dhe emetimin elektromagnetik.
Pas rivendosjes, të gjitha GPIO-të janë në modalitetin analog për të zvogëluar konsumin e energjisë.
Konfigurimi i I/O mund të bllokohet nëse është e nevojshme duke ndjekur një sekuencë specifike për të shmangur shkrimin e rremë në regjistrat I/O.
Të gjitha kunjat GPIO mund të vendosen individualisht si të sigurta, që do të thotë se qasjet e softuerit në këto GPIO dhe periferikët e shoqëruar të përcaktuar si të sigurta janë të kufizuara në softuerin e sigurt që funksionon në CPU.

3.10
Shënim:

Kontrolluesi i mbrojtjes TrustZone (ETZPC)
ETZPC përdoret për të konfiguruar sigurinë TrustZone të master-ëve dhe slav-ëve të autobusit me atribute sigurie të programueshme (burime të sigurta). Për shembull: · Madhësia e rajonit të sigurt SYSRAM në çip mund të programohet. · Pajisjet periferike AHB dhe APB mund të bëhen të sigurta ose jo të sigurta. · SRAM AHB mund të bëhet e sigurt ose jo e sigurt.
Si parazgjedhje, SYSRAM, AHB SRAM dhe pajisjet periferike të sigurta janë të konfiguruara vetëm për akses të sigurt, pra nuk janë të arritshme nga memorjet kryesore jo të sigurta si DMA1/DMA2.

DS13875 Rev 5

29/219
48

Funksionale mbiview

STM32MP133C/F

3.11

Matrica e ndërlidhjes së autobusëve
Pajisjet kanë një matricë bus-i AXI, një matricë kryesore bus-i AHB dhe ura bus-i që lejojnë që master-bus-at të jenë të ndërlidhur me slavet e bus-it (shih figurën më poshtë, pikat përfaqësojnë lidhjet e aktivizuara master/slave).
Figura 3. Matrica e bus-it STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG Nga MLAHB ndërlidhës USBH

CPU

ETH1 ETH2

128-bit

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Skllav i parazgjedhur AXIMC

NIC-400 AXI 64 bit 266 MHz – 10 master / 10 slave

Nga ndërlidhja AXIM DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

Ndërlidhja S4 S5 AHB 32 bit 209 MHz – 8 master / 6 slave

DDRCTRL 533 MHz Urë AHB në AHB6 Ndërlidhje me MLAHB FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB Urë AHB në AHB5 Urë APB në APB5 urë APB në DBG APB
AXI 64 portë kryesore sinkrone AXI 64 portë skllave sinkrone AXI 64 portë kryesore asinkrone AXI 64 portë skllave asinkrone AHB 32 portë kryesore sinkrone AHB 32 portë skllave sinkrone AHB 32 port kryesore asinkrone AHB 32 portë skllave asinkrone
Urë për në AHB2 SRAM1 SRAM2 SRAM3 Ndërlidhja me AXIM Urë për në AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.12

Kontrollorët DMA
Pajisjet kanë modulet e mëposhtme DMA për të shkarkuar aktivitetin e CPU-së: · një akses të drejtpërdrejtë në memorien kryesore (MDMA)
MDMA është një kontrollues DMA me shpejtësi të lartë, i cili është përgjegjës për të gjitha llojet e transferimeve të memories (nga periferiku në memorie, nga memorie në memorie, nga memorie në periferi), pa asnjë veprim të CPU-së. Ai përmban një ndërfaqe kryesore AXI. MDMA është në gjendje të ndërveprojë me kontrolluesit e tjerë DMA për të zgjeruar aftësitë standarde DMA, ose mund të menaxhojë kërkesat periferike DMA direkt. Secili prej 32 kanaleve mund të kryejë transferime blloku, transferime të përsëritura blloku dhe transferime të listës së lidhur. MDMA mund të konfigurohet për të bërë transferime të sigurta në memorie të sigurta. · tre kontrollues DMA (DMA1 dhe DMA2 jo të sigurt, plus DMA3 i sigurt) Çdo kontrollues ka një AHB me dy porta, për një total prej 16 kanalesh DMA jo të sigurta dhe tetë kanalesh DMA të sigurta për të kryer transferime blloku të bazuara në FIFO.
Dy njësi DMAMUX multipleksojnë dhe drejtojnë kërkesat periferike DMA te tre kontrolluesit DMA, me fleksibilitet të lartë, duke maksimizuar numrin e kërkesave DMA që ekzekutohen njëkohësisht, si dhe duke gjeneruar kërkesa DMA nga shkaktarët e daljes periferike ose ngjarjet DMA.
DMAMUX1 lidh kërkesat DMA nga periferikët e pasigurt në kanalet DMA1 dhe DMA2. DMAMUX2 lidh kërkesat DMA nga periferikët e sigurt në kanalet DMA3.

3.13

Kontrolluesi i zgjatur i ndërprerjeve dhe ngjarjeve (EXTI)
Kontrolluesi i zgjatur i ndërprerjeve dhe ngjarjeve (EXTI) menaxhon zgjimin e CPU-së dhe sistemit përmes hyrjeve të ngjarjeve të konfigurueshme dhe të drejtpërdrejta. EXTI ofron kërkesa zgjimi për kontrollin e energjisë dhe gjeneron një kërkesë ndërprerjeje për GIC-në, si dhe ngjarje për hyrjen e ngjarjeve të CPU-së.
Kërkesat e zgjimit EXTI lejojnë që sistemi të zgjohet nga modaliteti Stop dhe CPU-ja të zgjohet nga modalitetet CStop dhe CStandby.
Kërkesa për ndërprerje dhe gjenerimi i kërkesës për ngjarje mund të përdoret gjithashtu në modalitetin Run.
EXTI përfshin gjithashtu përzgjedhjen EXTI IOport.
Çdo ndërprerje ose ngjarje mund të caktohet si e sigurt në mënyrë që të kufizohet aksesi vetëm në softuer të sigurt.

3.14

Njësia e llogaritjes së kontrollit të tepricës ciklike (CRC)
Njësia llogaritëse CRC (kontrolli ciklik i redundancës) përdoret për të marrë një kod CRC duke përdorur një polinom të programueshëm.
Ndër aplikime të tjera, teknikat e bazuara në CRC përdoren për të verifikuar integritetin e transmetimit ose ruajtjes së të dhënave. Në kuadër të standardit EN/IEC 60335-1, ato ofrojnë një mjet për të verifikuar integritetin e memories flash. Njësia e llogaritjes CRC ndihmon në llogaritjen e një nënshkrimi të softuerit gjatë kohës së ekzekutimit, për t'u krahasuar me një nënshkrim reference të gjeneruar në kohën e lidhjes dhe të ruajtur në një vendndodhje të caktuar të memories.

DS13875 Rev 5

31/219
48

Funksionale mbiview

STM32MP133C/F

3.15

Kontrollues fleksibël i memories (FMC)
Karakteristikat kryesore të kontrolluesit FMC janë si më poshtë: · Ndërfaqe me pajisje të hartuara me memorie statike, duke përfshirë:
Memorie flash NOR Memorie statike ose pseudostatike me akses të rastësishëm (SRAM, PSRAM) Memorie flash NAND me harduer BCH 4-bit/8-bit ECC · Gjerësia e bus-it të të dhënave 8-,16-bit · Kontroll i pavarur i përzgjedhjes së çipit për secilën bankë memorieje · Konfigurim i pavarur për secilën bankë memorieje · Shkrim FIFO
Regjistrat e konfigurimit të FMC mund të bëhen të sigurt.

3.16

Ndërfaqe memorieje e dyfishtë Quad-SPI (QUADSPI)
QUADSPI është një ndërfaqe komunikimi e specializuar që synon memoriet flash SPI me një, dy ose katër funksione. Mund të funksionojë në cilindo nga tre mënyrat e mëposhtme: · Mënyra indirekte: të gjitha operacionet kryhen duke përdorur regjistrat QUADSPI. · Mënyra e sondazhit të statusit: regjistri i statusit të memories flash të jashtme lexohet periodikisht dhe
Një ndërprerje mund të gjenerohet në rast të vendosjes së flamurit. · Modaliteti i hartuar në memorie: memoria flash e jashtme hartohet në hapësirën e adresave
dhe shihet nga sistemi sikur të ishte një memorie e brendshme.
Si rendimenti ashtu edhe kapaciteti mund të dyfishohen duke përdorur modalitetin e dyfishtë të ndezjes, ku aksesohen njëkohësisht dy memorie flash Quad-SPI.
QUADSPI është i lidhur me një bllok vonese (DLYBQS) që lejon mbështetjen e frekuencës së të dhënave të jashtme mbi 100 MHz.
Regjistrat e konfigurimit QUADSPI mund të jenë të sigurt, si dhe blloku i tij i vonesës.

3.17

Konvertuesit analog-në-dixhital (ADC1, ADC2)
Pajisjet përfshijnë dy konvertues analog-dixhital, rezolucioni i të cilëve mund të konfigurohet në 12, 10, 8 ose 6 bit. Çdo ADC ndan deri në 18 kanale të jashtme, duke kryer konvertime në modalitetin me një të shtënë ose skanim. Në modalitetin e skanimit, konvertimi automatik kryhet në një grup të zgjedhur hyrjesh analoge.
Të dy ADC-të kanë ndërfaqe të sigurta të autobusit.
Çdo ADC mund të shërbehet nga një kontrollues DMA, duke lejuar kështu transferimin automatik të vlerave të konvertuara nga ADC në një vendndodhje destinacioni pa ndonjë veprim të softuerit.
Për më tepër, një funksion analog mbikëqyrës mund të monitorojë me saktësi vëllimin e konvertuar.tage një, disa ose të gjitha kanaleve të zgjedhura. Një ndërprerje gjenerohet kur voltage është jashtë pragjeve të programuar.
Për të sinkronizuar konvertimin A/D dhe kohëmatësit, ADC-të mund të aktivizohen nga cilido prej kohëmatësve TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 dhe LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.18

Sensori i temperaturës
Pajisjet përfshijnë një sensor temperature që gjeneron një vëllimtage (VTS) që ndryshon linearisht me temperaturën. Ky sensor temperature është i lidhur brenda me ADC2_INP12 dhe mund të matë temperaturën e ambientit të pajisjes që varion nga 40 deri në +125 °C me një saktësi prej ±2%.
Sensori i temperaturës ka një linearitet të mirë, por duhet të kalibrohet për të marrë një saktësi të mirë të përgjithshme të matjes së temperaturës. Meqenëse zhvendosja e sensorit të temperaturës ndryshon nga çipi në çip për shkak të ndryshimit të procesit, sensori i temperaturës së brendshme i pakalibruar është i përshtatshëm për aplikacionet që zbulojnë vetëm ndryshimet e temperaturës. Për të përmirësuar saktësinë e matjes së sensorit të temperaturës, çdo pajisje kalibrohet individualisht në fabrikë nga ST. Të dhënat e kalibrimit të fabrikës së sensorit të temperaturës ruhen nga ST në zonën OTP, e cila është e arritshme në modalitetin vetëm për lexim.

3.19

Sensori dixhital i temperaturës (DTS)
Pajisjet përfshijnë një sensor të temperaturës së daljes së frekuencës. DTS llogarit frekuencën bazuar në LSE ose PCLK për të siguruar informacionin e temperaturës.
Mbështeten funksionet e mëposhtme: · gjenerimi i ndërprerjeve sipas pragut të temperaturës · gjenerimi i sinjalit të zgjimit sipas pragut të temperaturës

3.20
Shënim:

Operacioni VBAT
Domeni i fuqisë VBAT përmban RTC-në, regjistrat rezervë dhe SRAM-in rezervë.
Për të optimizuar kohëzgjatjen e baterisë, ky domen energjie furnizohet nga VDD kur është i disponueshëm ose nga vëllimi.tagAplikohet në pinin VBAT (kur furnizimi me VDD nuk është i pranishëm). Energjia VBAT ndizet kur PDR zbulon se VDD ka rënë nën nivelin e PDR.
Vëllimitage në pinin VBAT mund të sigurohet nga një bateri e jashtme, një superkondensator ose direkt nga VDD. Në rastin e dytë, modaliteti VBAT nuk është funksional.
Funksionimi VBAT aktivizohet kur VDD nuk është i pranishëm.
Asnjë nga këto ngjarje (ndërprerje të jashtme, TAMP ngjarje, ose alarm/ngjarjet RTC) janë në gjendje të rivendosin drejtpërdrejt furnizimin VDD dhe ta detyrojnë pajisjen të dalë nga funksionimi VBAT. Megjithatë, TAMP Ngjarjet dhe alarmet/ngjarjet RTC mund të përdoren për të gjeneruar një sinjal në një qark të jashtëm (zakonisht një PMIC) që mund të rivendosë furnizimin me VDD.

DS13875 Rev 5

33/219
48

Funksionale mbiview

STM32MP133C/F

3.21

Vëlltagbuferi i referencës (VREFBUF)
Pajisjet përfshijnë një vëllimtagbufer reference që mund të përdoret si vëllimtagreferenca për ADC-të, dhe gjithashtu si vëllimitagreferencë për komponentët e jashtëm përmes pinit VREF+. VREFBUF mund të jetë i sigurt. VREFBUF i brendshëm mbështet katër vëllimetages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Një vëllim i jashtëmtagReferenca mund të sigurohet përmes pinit VREF+ kur VREFBUF i brendshëm është i fikur.
Figura 4. Voltage tampon referencë

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Filtër dixhital për modulatorin sigma-delta (DFSDM)
Pajisjet përfshijnë një DFSDM me mbështetje për dy module filtrash dixhitalë dhe katër kanale seriale hyrëse të jashtme (transmetues-transmetues) ose alternativisht katër hyrje paralele të brendshme.
DFSDM lidh modulatorët e jashtëm me pajisjen dhe kryen filtrim dixhital të rrjedhave të të dhënave të marra. Modulatorët përdoren për të kthyer sinjalet analoge në rrjedha dixhitale-seriale që përbëjnë hyrjet e DFSDM.
DFSDM gjithashtu mund të ndërfaqë mikrofona PDM (modulim i dendësisë së pulsit) dhe të kryejë konvertimin dhe filtrimin PDM në PCM (të përshpejtuar nga hardueri). DFSDM përmban hyrje opsionale të rrjedhës paralele të të dhënave nga ADC-të ose nga memoria e pajisjes (përmes transferimeve DMA/CPU në DFSDM).
Transmetuesit DFSDM mbështesin disa formate të ndërfaqes seriale (për të mbështetur modulatorë të ndryshëm). Modulet e filtrit dixhital DFSDM kryejnë përpunim dixhital sipas parametrave të filtrit të përcaktuar nga përdoruesi me rezolucion përfundimtar ADC deri në 24-bit.

34/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

Pajisja periferike DFSDM mbështet: · Katër kanale seriale dixhitale hyrëse të multipleksuara:
Ndërfaqe SPI e konfigurueshme për të lidhur modulatorë të ndryshëm Ndërfaqe 1-tel e koduar në Manchester e konfigurueshme PDM (modulim i dendësisë së pulsit) Hyrje mikrofoni Frekuenca maksimale e hyrjes së orës deri në 20 MHz (10 MHz për kodimin në Manchester) Dalje e orës për modulatorët (0 deri në 20 MHz) · Hyrje alternative nga katër kanale paralele dixhitale të brendshme (rezolucion hyrjeje deri në 16-bit): Burime të brendshme: Të dhëna ADC ose rrjedha të dhënash memorieje (DMA) · Dy module filtri dixhital me përpunim të sinjalit dixhital të rregullueshëm: Filtër Sincx: rendi/lloji i filtrit (1 deri në 5), mbivendosjeampraporti ling (1 deri në 1024) integrator: oversampraporti i lingut (1 deri në 256) · Rezolucion i të dhënave dalëse deri në 24-bit, format i të dhënave dalëse të nënshkruara · Korrigjim automatik i zhvendosjes së të dhënave (zhvendosja ruhet në regjistër nga përdoruesi) · Konvertim i vazhdueshëm ose i vetëm · Fillimi i konvertimit shkaktohet nga: aktivizimi i softuerit, kohëmatësit e brendshëm, ngjarjet e jashtme, fillimi i konvertimit në mënyrë sinkrone me modulin e parë të filtrit dixhital (DFSDM) · Mbikëqyrës analog që përmban: regjistra të pragut të të dhënave me vlerë të ulët dhe të lartë, filtër dixhital Sincx i dedikuar i konfigurueshëm (rendi = 1 deri në 3,
oversampraporti ling = 1 deri në 32) hyrje nga të dhënat përfundimtare të daljes ose nga kanalet seriale dixhitale të hyrjes së zgjedhura monitorim i vazhdueshëm në mënyrë të pavarur nga konvertimi standard · Detektor i qarkut të shkurtër për të zbuluar vlerat e ngopura të hyrjes analoge (diapazoni i poshtëm dhe i sipërm): numërues deri në 8-bit për të zbuluar nga 1 deri në 256 0 ose 1 të njëpasnjëshme në rrjedhën e të dhënave serike monitorim i vazhdueshëm i çdo kanali serial të hyrjes · Gjenerimi i sinjalit të ndërprerjes në ngjarjen analoge watchdog ose në ngjarjen e detektorit të qarkut të shkurtër · Detektor ekstremesh: ruajtja e vlerave minimale dhe maksimale të të dhënave përfundimtare të konvertimit të rifreskuara nga softueri · Aftësia DMA për të lexuar të dhënat përfundimtare të konvertimit · Ndërprerje: fundi i konvertimit, tejkalimi, watchdog analog, qark i shkurtër, mungesa e orës së kanalit serial të hyrjes · Konvertime "të rregullta" ose "të injektuara": konvertimet "të rregullta" mund të kërkohen në çdo kohë ose edhe në modalitetin e vazhdueshëm
pa pasur ndonjë ndikim në kohën e konvertimeve të "injektuara" konvertime të "injektuara" për kohë të saktë dhe me përparësi të lartë konvertimi

DS13875 Rev 5

35/219
48

Funksionale mbiview

STM32MP133C/F

3.23

Gjeneruesi i vërtetë i numrave të rastësishëm (RNG)
Pajisjet përfshijnë një RNG që jep numra të rastësishëm 32-bit të gjeneruar nga një qark analog i integruar.
RNG mund të përcaktohet (në ETZPC) si i arritshëm vetëm nga softuer i sigurt.
RNG-ja e vërtetë lidhet me periferikët e siguruar AES dhe PKA nëpërmjet një autobusi të dedikuar (i palexueshëm nga CPU-ja).

3.24

Procesorë kriptografikë dhe hash (CRYP, SAES, PKA dhe HASH)
Pajisjet përfshijnë një procesor kriptografik që mbështet algoritmet e avancuara kriptografike që zakonisht kërkohen për të siguruar konfidencialitetin, autentifikimin, integritetin e të dhënave dhe mosmohimin e tyre gjatë shkëmbimit të mesazheve me një koleg.
Pajisjet gjithashtu përfshijnë një çelës të dedikuar AES 128- dhe 256-bit (SAES) rezistent ndaj DPA-së dhe një përshpejtues të enkriptimit/dekriptimit harduerik PKA, me një autobus harduerik të dedikuar që nuk është i arritshëm nga CPU-ja.
Karakteristikat kryesore të CRYP: · DES/TDES (standardi i enkriptimit të të dhënave/standardi i trefishtë i enkriptimit të të dhënave): ECB (elektronik
libri i kodeve) dhe algoritmet e zinxhirit CBC (zinxhir blloku i shifrimit), çelës 64-, 128- ose 192-bit · AES (standard i avancuar i enkriptimit): algoritmet e zinxhirit ECB, CBC, GCM, CCM dhe CTR (modaliteti i numëruesit), çelës 128-, 192- ose 256-bit
Karakteristikat kryesore të HASH universale: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (algoritme HASH të sigurta) · HMAC
Përshpejtuesi kriptografik mbështet gjenerimin e kërkesave DMA.
CRYP, SAES, PKA dhe HASH mund të përcaktohen (në ETZPC) si të arritshme vetëm nga softuer i sigurt.

3.25

Nisja dhe siguria dhe kontrolli OTP (BSEC)
BSEC (kontrolli i nisjes dhe sigurisë dhe OTP) ka për qëllim të kontrollojë një kuti siguresash OTP (të programueshme një herë), e përdorur për ruajtjen e të dhënave të integruara jo të paqëndrueshme për konfigurimin e pajisjes dhe parametrat e sigurisë. Një pjesë e BSEC duhet të konfigurohet si e arritshme vetëm nga softuer i sigurt.
BSEC mund të përdorë fjalë OTP për ruajtjen e HWKEY 256-bit për SAES (AES i sigurt).

36/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.26

Kohëmatësit dhe vrojtuesit
Pajisjet përfshijnë dy kohëmatës me kontroll të avancuar, dhjetë kohëmatës për qëllime të përgjithshme (nga të cilët shtatë janë të siguruar), dy kohëmatës bazë, pesë kohëmatës me fuqi të ulët, dy mbikëqyrës dhe katër kohëmatës sistemi në secilin Cortex-A7.
Të gjithë numëruesit e kohëmatësit mund të ngrihen në modalitetin e debugimit.
Tabela më poshtë krahason karakteristikat e kohëmatësve me kontroll të avancuar, për qëllime të përgjithshme, bazë dhe me fuqi të ulët.

Lloji i kohëmatësit

Timer

Tabela 4. Krahasimi i veçorisë së kohëmatësit

Kundër-zgjidhje
tion

Lloji kundër

Faktori i parashkallëzimit

Gjenerimi i kërkesave DMA

Kap/krahaso kanalet

Prodhim plotësues

Ndërfaqja maksimale
ora (MHz)

Maks
kohëmatës
ora (MHz)(1)

TIM1 i avancuar, -kontroll TIM8

16-bit

Lart, Çdo numër i plotë poshtë, midis 1 lart/poshtë dhe 65536

po

TIM2 TIM5

32-bit

Lart, Çdo numër i plotë poshtë, midis 1 lart/poshtë dhe 65536

po

TIM3 TIM4

16-bit

Lart, Çdo numër i plotë poshtë, midis 1 lart/poshtë dhe 65536

po

Çdo numër i plotë

TIM12(2) 16-bit

Deri midis 1

Nr

Gjeneral

dhe 65536

qëllimi

TIM13(2) TIM14(2)

16-bit

Çdo numër i plotë midis 1
dhe 65536

Nr

Çdo numër i plotë

TIM15(2) 16-bit

Deri midis 1

po

dhe 65536

TIM16(2) TIM17(2)

16-bit

Çdo numër i plotë midis 1
dhe 65536

po

bazë

TIM6, TIM7

16-bit

Çdo numër i plotë midis 1
dhe 65536

po

LPTIM1,

Fuqi e ulët

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bit

1, 2, 4, 8, Lart 16, 32, 64,
128

Nr

LPTIM5

6

4

104.5

209

4

Nr

104.5

209

4

Nr

104.5

209

2

Nr

104.5

209

1

Nr

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Nr

104.5

209

1 (3)

Nr

104.5 104.5

1. Frekuenca maksimale e kohëmatësit është deri në 209 MHz në varësi të bitit TIMGxPRE në RCC. 2. Kohëmatës i sigurt. 3. Nuk ka kanal kapjeje në LPTIM.

DS13875 Rev 5

37/219
48

Funksionale mbiview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Kohëmatësit me kontroll të avancuar (TIM1, TIM8)
Kohëmatësit me kontroll të avancuar (TIM1, TIM8) mund të shihen si gjeneratorë PWM trefazorë të multipleksuar në 6 kanale. Ata kanë dalje PWM plotësuese me kohë të vdekura të programueshme të futura. Ato gjithashtu mund të konsiderohen si kohëmatës të plotë me qëllim të përgjithshëm. Katër kanalet e tyre të pavarura mund të përdoren për: · kapjen e hyrjeve · krahasimin e daljeve · gjenerimin e PWM (modalitete të rreshtuara në skaj ose në qendër) · daljen në modalitetin me një puls
Nëse konfigurohen si kohëmatës standardë 16-bitësh, ata kanë të njëjtat karakteristika si kohëmatësit me qëllim të përgjithshëm. Nëse konfigurohen si gjeneratorë PWM 16-bitësh, ata kanë aftësi të plotë modulimi (0-100%).
Kohëmatësi me kontroll të avancuar mund të funksionojë së bashku me kohëmatësit për qëllime të përgjithshme nëpërmjet funksionit të lidhjes së kohëmatësit për sinkronizim ose zinxhir ngjarjesh.
TIM1 dhe TIM8 mbështesin gjenerimin e pavarur të kërkesave DMA.
Kohëmatësit për qëllime të përgjithshme (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Ekzistojnë dhjetë kohëmatës të sinkronizueshëm për qëllime të përgjithshme të integruar në pajisjet STM32MP133C/F (shih Tabelën 4 për ndryshimet). · TIM2, TIM3, TIM4, TIM5
TIM 2 dhe TIM5 bazohen në një numërues ngritjeje/poshtës automatik 32-bitësh dhe një parashkallëzues 16-bitësh, ndërsa TIM3 dhe TIM4 bazohen në një numërues ngritjeje/poshtës automatik 16-bitësh dhe një parashkallëzues 16-bitësh. Të gjithë kohëmatësit kanë katër kanale të pavarura për krahasim kapjeje/daljeje hyrjesh, PWM ose dalje me një puls. Kjo jep deri në 16 krahasime kapjeje/daljeje hyrjesh/PWM në paketat më të mëdha. Këta kohëmatës me qëllim të përgjithshëm mund të punojnë së bashku, ose me kohëmatës të tjerë me qëllim të përgjithshëm dhe kohëmatësit me kontroll të avancuar TIM1 dhe TIM8, nëpërmjet funksionit të lidhjes së kohëmatësit për sinkronizim ose zinxhir ngjarjesh. Çdo njëri prej këtyre kohëmatësve me qëllim të përgjithshëm mund të përdoret për të gjeneruar dalje PWM. TIM2, TIM3, TIM4, TIM5 të gjithë kanë gjenerim të pavarur të kërkesave DMA. Ata janë të aftë të trajtojnë sinjale enkoderi kuadraturë (inkrementale) dhe dalje dixhitale nga një deri në katër sensorë me efekt Hall. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Këta kohëmatës bazohen në një numërues ngritjeje automatike 16-bitësh dhe një parashkallëzues 16-bitësh. TIM13, TIM14, TIM16 dhe TIM17 kanë një kanal të pavarur, ndërsa TIM12 dhe TIM15 kanë dy kanale të pavarura për krahasimin e kapjes/daljes së hyrjes, PWM ose daljen në modalitetin me një puls. Ato mund të sinkronizohen me kohëmatësit me funksione të plota TIM2, TIM3, TIM4, TIM5 për qëllime të përgjithshme ose të përdoren si baza kohore të thjeshta. Secili prej këtyre kohëmatësve mund të përcaktohet (në ETZPC) si i arritshëm vetëm nga softuer i sigurt.
Kohëmatësit bazë (TIM6 dhe TIM7)
Këta kohëmatës përdoren kryesisht si një bazë kohore gjenerike 16-bitëshe.
TIM6 dhe TIM7 mbështesin gjenerimin e pavarur të kërkesave DMA.

38/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.26.4
3.26.5 3.26.6

Kohëmatësit me fuqi të ulët (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Çdo kohëmatës me energji të ulët ka një orë të pavarur dhe funksionon edhe në modalitetin Ndalesë nëse kronometrohet nga LSE, LSI ose një orë e jashtme. Një LPTIMx është në gjendje ta zgjojë pajisjen nga modaliteti Ndalesë.
Këta kohëmatës me fuqi të ulët mbështesin karakteristikat e mëposhtme: · Numërues ngritës 16-bitësh me regjistër ngarkimi automatik 16-bitësh · Regjistr krahasimi 16-bitësh · Dalje e konfigurueshme: puls, PWM · Modalitet i vazhdueshëm/me një të shtënë · Shkaktues i hyrjes së përzgjedhshme të softuerit/harduerit · Burim i përzgjedhshëm i orës:
burimi i orës së brendshme: burimi i orës së jashtme LSE, LSI, HSI ose APB mbi hyrjen LPTIM (duke punuar edhe pa orë të brendshme
burimi në punë, i përdorur nga aplikacioni i numëruesit të pulseve) · Filtër i programueshëm i gabimeve dixhitale · Modaliteti i koduesit
LPTIM2 dhe LPTIM3 mund të përcaktohen (në ETZPC) si të arritshme vetëm nga softuer i sigurt.
Mbikëqyrës të pavarur (IWDG1, IWDG2)
Një monitor i pavarur bazohet në një numërues zbritës 12-bitësh dhe një parashkallëzues 8-bitësh. Ai kronometrohet nga një RC (LSI) i brendshëm i pavarur 32 kHz dhe, meqenëse funksionon në mënyrë të pavarur nga ora kryesore, mund të funksionojë në modalitetet Stop dhe Standby. IWDG mund të përdoret si monitor për të rivendosur pajisjen kur ndodh një problem. Mund të konfigurohet nga hardueri ose softueri përmes bajtave të opsioneve.
IWDG1 mund të përcaktohet (në ETZPC) si i arritshëm vetëm nga softuer i sigurt.
Kohëmatësit gjenerikë (Cortex-A7 CNT)
Kohëmatësit gjenerikë Cortex-A7 të integruar brenda Cortex-A7 ushqehen nga vlera nga gjenerimi i kohës së sistemit (STGEN).
Procesori Cortex-A7 ofron kohëmatësit e mëposhtëm: · kohëmatës fizik për përdorim në modalitete të sigurta dhe jo të sigurta
Regjistrat për kohëmatësin fizik janë të vendosur në bankë për të ofruar kopje të sigurta dhe jo të sigurta. · kohëmatës virtual për përdorim në modalitete jo të sigurta · kohëmatës fizik për përdorim në modalitetin hipervizor
Kohëmatësit gjenerikë nuk janë pajisje periferike të hartuara në memorie dhe janë të arritshëm vetëm nga udhëzime specifike të bashkëprocesorit Cortex-A7 (cp15).

3.27

Gjenerimi i kohëmatësit të sistemit (STGEN)
Gjenerimi i kohës së sistemit (STGEN) gjeneron një vlerë të numërimit të kohës që ofron një vlerë të qëndrueshme view të kohës për të gjithë kohëmatësit gjenerikë Cortex-A7.

DS13875 Rev 5

39/219
48

Funksionale mbiview

STM32MP133C/F

Gjenerimi i kohëmatjes së sistemit ka karakteristikat kryesore të mëposhtme: · Gjerësi 64-bit për të shmangur problemet e rikthimit · Filloni nga zero ose një vlerë e programueshme · Ndërfaqja e kontrollit APB (STGENC) që mundëson ruajtjen dhe rivendosjen e kohëmatësit
nëpër ngjarjet e ndërprerjes së energjisë · Ndërfaqja APB vetëm për lexim (STGENR) që mundëson që vlera e kohëmatësit të lexohet nga jo-
softuer dhe mjete të sigurta për debugim · Rritja e vlerës së kohëmatësit që mund të ndalet gjatë debugimit të sistemit
STGENC mund të përcaktohet (në ETZPC) si i arritshëm vetëm nga softuer i sigurt.

3.28

Ora në kohë reale (RTC)
RTC ofron një zgjim automatik për të menaxhuar të gjitha modalitetet me energji të ulët. RTC është një kohëmatës/numërues BCD i pavarur dhe ofron një orë/kalendar të kohës së ditës me ndërprerje alarmi të programueshme.
RTC përfshin gjithashtu një flamur zgjimi periodik të programueshëm me aftësi ndërprerjeje.
Dy regjistra 32-bitësh përmbajnë sekondat, minutat, orët (formati 12 ose 24-orësh), ditën (dita e javës), datën (dita e muajit), muajin dhe vitin, të shprehura në formatin dhjetor të koduar binar (BCD). Vlera e nënsekondave është gjithashtu e disponueshme në format binar.
Modaliteti binar mbështetet për të lehtësuar menaxhimin e drajverëve të softuerëve.
Kompensimet për muajt 28-, 29- (vit i brishtë), 30- dhe 31-ditor kryhen automatikisht. Mund të kryhet edhe kompensimi për kohën e kursimit të dritës së ditës.
Regjistrat shtesë 32-bit përmbajnë nënsekondat, sekondat, minutat, orët, ditën dhe datën e alarmit të programueshëm.
Një funksion kalibrimi dixhital është i disponueshëm për të kompensuar çdo devijim në saktësinë e oscilatorit kristalor.
Pas rivendosjes së domenit rezervë, të gjithë regjistrat RTC mbrohen nga akseset e mundshme parazitare të shkrimit dhe mbrohen nga aksesi i sigurt.
Për sa kohë që vëllimi i furnizimittagNëse mbetet në diapazonin e funksionimit, RTC nuk ndalet kurrë, pavarësisht nga statusi i pajisjes (modaliteti i funksionimit, modaliteti me energji të ulët ose nën rivendosje).
Karakteristikat kryesore të RTC janë si më poshtë: · Kalendar me nënsekonda, sekonda, minuta, orë (format 12 ose 24), ditë (dita e
javë), datë (dita e muajit), muaj dhe vit · Kompensimi i kursimit të dritës së ditës i programueshëm nga softueri · Alarm i programueshëm me funksion ndërprerjeje. Alarmi mund të shkaktohet nga çdo
kombinim i fushave të kalendarit. · Njësia e zgjimit automatik që gjeneron një flamur periodik që shkakton një zgjim automatik
ndërprerja · Zbulimi i orës referuese: mund të jetë një orë burimi e dytë më e saktë (50 ose 60 Hz)
përdoret për të rritur saktësinë e kalendarit. · Sinkronizim i saktë me një orë të jashtme duke përdorur veçorinë e zhvendosjes nën sekondë · Qarku i kalibrimit dixhital (korrigjim periodik i numëruesit): saktësi 0.95 ppm, e marrë në një
dritare kalibrimi prej disa sekondash

40/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

· Kohëzgjatjaamp funksion për ruajtjen e ngjarjeve · Ruajtja e SWKEY në regjistrat rezervë RTC me qasje të drejtpërdrejtë në autobus në SAE (jo
i lexueshëm nga CPU) · Ndërprerje/ngjarje të maskueshme:
Alarmi A Alarmi B Koha e ndërprerjes së zgjimitamp · Mbështetje për TrustZone: Alarm A, alarm B, kohëmatës zgjimi dhe kohëmatës plotësisht i sigurt RTCamp individuale e sigurt ose e pasigurt
Kalibrimi i konfigurimit RTC u krye në konfigurim të sigurt në konfigurim jo të sigurt

3.29

Tamper dhe regjistrat rezervë (TAMP)
Regjistrat rezervë 32 x 32-bit ruhen në të gjitha modalitetet me energji të ulët dhe gjithashtu në modalitetin VBAT. Ato mund të përdoren për të ruajtur të dhëna të ndjeshme pasi përmbajtja e tyre mbrohet ngaampqarku i zbulimit të er.
Shtatë tampkunjat hyrëse dhe pesë tampkunjat e daljes janë të disponueshme për anti-tampzbulimi i er. T i jashtëmampKunjat mund të konfigurohen për zbulimin e skajit, skajin dhe nivelin, zbulimin e nivelit me filtrim ose t aktiv.ampqë rrit nivelin e sigurisë duke kontrolluar automatikisht që tampKunjat e saj nuk janë të hapura ose të shkurtra nga jashtë.
TAMP karakteristikat kryesore · 32 regjistra rezervë (TAMP_BKPxR) i implementuar në domenin RTC që mbetet
ndizet nga VBAT kur energjia VDD është e fikur · 12 tampkunjat er të disponueshme (shtatë hyrje dhe pesë dalje) · Çdo tampZbulimi i er mund të gjenerojë një kohë RTCamp ngjarje. · Çdo tampZbulimi i er fshin regjistrat rezervë. · Mbështetja e TrustZone:
TampKonfigurim i sigurt ose jo i sigurt. Rezervimi regjistron konfigurimin në tre zona me madhësi të konfigurueshme:
. një zonë e sigurt leximi/shkrimi . një zonë shkrimi e sigurt/leximi jo e sigurt . një zonë leximi/shkrimi jo e sigurt · Numërues monotonik

3.30

Ndërfaqet e qarqeve të integruara (I2C1, I2C2, I2C3, I2C4, I2C5)
Pajisjet përfshijnë pesë ndërfaqe I2C.
Ndërfaqja e autobusit I2C trajton komunikimet midis STM32MP133C/F dhe autobusit serial I2C. Ai kontrollon të gjitha sekuencimet, protokollet, arbitrazhin dhe kohën specifike të autobusit I2C.

DS13875 Rev 5

41/219
48

Funksionale mbiview

STM32MP133C/F

Pajisja periferike I2C mbështet: · Specifikimi i autobusit I2C dhe përputhshmëria me manualin e përdoruesit rev. 5:
Modalitetet skllav dhe master, aftësi multimaster Modalitet standard (Sm), me një bitrate deri në 100 kbit/s Modalitet i shpejtë (Fm), me një bitrate deri në 400 kbit/s Modalitet i shpejtë Plus (Fm+), me një bitrate deri në 1 Mbit/s dhe 20 mA dalje Hyrje/Dalje të diskut Modalitet adresimi 7-bit dhe 10-bit, adresa të shumëfishta skllav 7-bit Konfigurim dhe kohë mbajtjeje të programueshme Shtrirje opsionale e orës · Pajtueshmëri me specifikimet e autobusit të menaxhimit të sistemit (SMBus) rev 2.0: Gjenerimi dhe verifikimi i harduerit PEC (kontrollimi i gabimeve të paketave) me ACK
Protokolli i kontrollit të zgjidhjes së adresës (ARP) mbështet alarmin SMBus · Përputhshmëria me specifikimin e protokollit të menaxhimit të sistemit të energjisë (PMBusTM) rev 1.1 · Ora e pavarur: një zgjedhje burimesh të pavarura të orës që lejojnë që shpejtësia e komunikimit I2C të jetë e pavarur nga riprogramimi i PCLK · Zgjimi nga modaliteti i ndalimit në përputhjen e adresës · Filtra zhurmash analoge dhe dixhitale të programueshëm · Bufer 1-bajt me aftësi DMA
I2C3, I2C4 dhe I2C5 mund të përcaktohen (në ETZPC) si të arritshme vetëm nga softuer i sigurt.

3.31

Marrës asinkron universal sinkron transmetues (USART1, USART2, USART3, USART6 dhe UART4, UART5, UART7, UART8)
Pajisjet kanë katër transmetues universalë sinkronë marrës të integruar (USART1, USART2, USART3 dhe USART6) dhe katër transmetues universalë asinkronë marrës (UART4, UART5, UART7 dhe UART8). Referojuni tabelës më poshtë për një përmbledhje të veçorive të USARTx dhe UARTx.
Këto ndërfaqe ofrojnë komunikim asinkron, mbështetje IrDA SIR ENDEC, modalitet komunikimi me shumë procesorë, modalitet komunikimi gjysmë-dupleks me një tel të vetëm dhe kanë aftësi LIN master/slave. Ato ofrojnë menaxhim hardueri të sinjaleve CTS dhe RTS, dhe aktivizimin e shoferit RS485. Ato janë në gjendje të komunikojnë me shpejtësi deri në 13 Mbit/s.
USART1, USART2, USART3 dhe USART6 ofrojnë gjithashtu modalitetin Smartcard (në përputhje me ISO 7816) dhe aftësi komunikimi të ngjashme me SPI.
Të gjitha USART-et kanë një domen ore të pavarur nga ora e CPU-së, duke i lejuar USARTx-it të zgjojë STM32MP133C/F nga modaliteti Stop duke përdorur shpejtësi baudrate deri në 200 Kbaud. Ngjarjet e zgjimit nga modaliteti Stop janë të programueshme dhe mund të jenë:
· fillimi i zbulimit të bitit
· çdo kornizë të dhënash të pranuara
· një kornizë specifike e të dhënave të programuara

42/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

Të gjitha ndërfaqet USART mund të shërbehen nga kontrolluesi DMA.

Tabela 5. Karakteristikat e USART/UART

Modalitetet/karakteristikat e USART (1)

USART1/2/3/6

UART4/5/7/8

Kontrolli i rrjedhës së pajisjeve për modemin

X

X

Komunikimi i vazhdueshëm duke përdorur DMA

X

X

Komunikimi multiprocesor

X

X

Modaliteti SPI sinkron (master/slave)

X

–

Modaliteti i kartës inteligjente

X

–

Komunikim gjysmë-dupleks me një tel të vetëm Blloku IrDA SIR ENDEC

X

X

X

X

Modaliteti LIN

X

X

Domen me orë të dyfishtë dhe zgjim nga modaliteti me energji të ulët

X

X

Ndërprerje e kohës së skadimit të marrësit në komunikimin Modbus

X

X

X

X

Zbulimi automatik i shpejtësisë së baudit

X

X

Aktivizo shoferin

X

X

Gjatësia e të dhënave USART

7, 8 dhe 9 bit

1. X = mbështetur.

USART1 dhe USART2 mund të përcaktohen (në ETZPC) si të arritshme vetëm nga softuer i sigurt.

3.32

Ndërfaqe periferike seriale (SPI1, SPI2, SPI3, SPI4, SPI5) ndërfaqe zanore të integruara (I2S1, I2S2, I2S3, I2S4)
Pajisjet kanë deri në pesë SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 dhe SPI5) që lejojnë komunikim deri në 50 Mbit/s në modalitetet master dhe slave, në modalitetet half-duplex, full-duplex dhe simplex. Parashkallëzuesi 3-bit jep tetë frekuenca në modalitetin master dhe korniza është e konfigurueshme nga 4 deri në 16 bit. Të gjitha ndërfaqet SPI mbështesin modalitetin e pulsit NSS, modalitetin TI, llogaritjen CRC të harduerit dhe shumëzimin e FIFO-ve Rx dhe Tx të integruara 8-bit me aftësi DMA.
I2S1, I2S2, I2S3 dhe I2S4 janë të multipleksuara me SPI1, SPI2, SPI3 dhe SPI4. Ato mund të operohen në modalitetin master ose slave, në modalitetet e komunikimit full-duplex dhe half-duplex, dhe mund të konfigurohen për të operuar me një rezolucion 16 ose 32-bit si një kanal hyrës ose dalës.ampMbështeten frekuencat e transmetimit nga 8 kHz deri në 192 kHz. Të gjitha ndërfaqet I2S mbështesin shumëfishimin e FIFO-ve Rx dhe Tx të integruara 8-bit me aftësi DMA.
SPI4 dhe SPI5 mund të përcaktohen (në ETZPC) si të arritshme vetëm nga softuer i sigurt.

3.33

Ndërfaqe audio seriale (SAI1, SAI2)
Pajisjet përfshijnë dy SAI që lejojnë hartimin e shumë protokolleve audio stereo ose mono.

DS13875 Rev 5

43/219
48

Funksionale mbiview

STM32MP133C/F

siç janë I2S, LSB ose MSB-justified, PCM/DSP, TDM ose AC'97. Një dalje SPDIF është e disponueshme kur blloku audio është konfiguruar si transmetues. Për të sjellë këtë nivel fleksibiliteti dhe rikonfigurimi, çdo SAI përmban dy nën-blloqe audio të pavarura. Çdo bllok ka gjeneratorin e vet të orës dhe kontrolluesin e linjës I/O. S audioampMbështeten frekuenca ling deri në 192 kHz. Përveç kësaj, deri në tetë mikrofonë mund të mbështeten falë një ndërfaqeje të integruar PDM. SAI mund të funksionojë në konfigurim master ose slave. Nën-blloqet audio mund të jenë marrës ose transmetues dhe mund të funksionojnë në mënyrë sinkrone ose asinkrone (në lidhje me tjetrin). SAI mund të lidhet me SAI të tjerë për të punuar në mënyrë sinkrone.

3.34

Ndërfaqja e marrësit SPDIF (SPDIFRX)
SPDIFRX është projektuar për të marrë një rrjedhë S/PDIF në përputhje me IEC-60958 dhe IEC-61937. Këto standarde mbështesin rrjedha të thjeshta stereo deri në frekuenca të larta.ampshpejtësia le dhe tingulli rrethues shumëkanalësh i kompresuar, siç janë ato të përcaktuara nga Dolby ose DTS (deri në 5.1).
Karakteristikat kryesore të SPDIFRX janë si më poshtë: · Deri në katër hyrje të disponueshme · Zbulim automatik i shkallës së simboleve · Shkalla maksimale e simboleve: 12.288 MHz · Mbështetet transmetimi stereo nga 32 deri në 192 kHz · Mbështetje për aplikacionet audio IEC-60958 dhe IEC-61937, për konsumatorët · Menaxhim i biteve të paritetit · Komunikim duke përdorur DMA për sinjalet audioamples · Komunikim duke përdorur DMA për kontroll dhe informacion të kanalit të përdoruesit · Aftësi ndërprerjeje
Marrësi SPDIFRX ofron të gjitha veçoritë e nevojshme për të zbuluar shkallën e simboleve dhe për të deshifruar rrjedhën hyrëse të të dhënave. Përdoruesi mund të zgjedhë hyrjen e dëshiruar SPDIF dhe, kur të jetë i disponueshëm një sinjal i vlefshëm, SPDIFRX ri-transmeton.ampPërcakton sinjalin hyrës, dekodon rrjedhën e Mançesterit dhe njeh elementët e kornizave, nën-kornizave dhe blloqeve. SPDIFRX i dorëzon CPU-së të dhënat e dekoduara dhe flamujt e statusit të shoqëruar.
SPDIFRX gjithashtu ofron një sinjal të quajtur spdif_frame_sync, i cili ndryshon në shpejtësinë e nën-kornizave S/PDIF që përdoret për të llogaritur s-në e saktë.ampshkalla le për algoritmet e zhvendosjes së orës.

3.35

Ndërfaqe të sigurta dixhitale hyrëse/dalëse MultiMediaCard (SDMC1, SDMMC2)
Dy ndërfaqe të sigurta dixhitale hyrëse/dalëse MultiMediaCard (SDMMC) ofrojnë një ndërfaqe midis autobusit AHB dhe kartave të memories SD, kartave SDIO dhe pajisjeve MMC.
Karakteristikat e SDMMC përfshijnë si në vijim: · Pajtueshmëri me Specifikimin e Sistemit të Kartës MultiMedia të Integruar Versioni 5.1
Mbështetje për kartat për tre mënyra të ndryshme të të dhënave: 1-bit (parazgjedhur), 4-bit dhe 8-bit

44/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

(Shpejtësia HS200 SDMMC_CK e kufizuar në shpejtësinë maksimale të lejuar të hyrjes/daljes) (HS400 nuk mbështetet)
· Pajtueshmëri e plotë me versionet e mëparshme të MultiMediaCards (pajtueshmëri e prapambetur)
· Pajtueshmëri e plotë me specifikimet e kartës së memories SD versioni 4.1 (shpejtësia SDR104 SDMMC_CK e kufizuar në shpejtësinë maksimale të lejuar të hyrjes/daljes, modaliteti SPI dhe modaliteti UHS-II nuk mbështeten)
· Pajtueshmëri e plotë me specifikimet e kartës SDIO version 4.0 Mbështetje për kartën për dy mënyra të ndryshme të të dhënave: 1-bit (parazgjedhur) dhe 4-bit (shpejtësia SDR104 SDMMC_CK e kufizuar në shpejtësinë maksimale të lejuar të hyrjes/daljes, modaliteti SPI dhe modaliteti UHS-II nuk mbështeten)
· Transferimi i të dhënave deri në 208 Mbyte/s për modalitetin 8-bit (në varësi të shpejtësisë maksimale të lejuar të hyrjes/daljes)
· Dalja e të dhënave dhe komandave mundëson që sinjalet të kontrollojnë drejtuesit e jashtëm dypalësh
· Kontrollues i dedikuar DMA i integruar në ndërfaqen pritëse SDMMC, duke lejuar transferime me shpejtësi të lartë midis ndërfaqes dhe SRAM-it
· Mbështetje për listën e lidhur IDMA
· Furnizime të dedikuara me energji, VDDSD1 dhe VDDSD2 për SDMMC1 dhe SDMMC2 përkatësisht, duke eliminuar nevojën për futjen e ndërruesit të nivelit në ndërfaqen e kartës SD në modalitetin UHS-I
Vetëm disa GPIO për SDMMC1 dhe SDMMC2 janë të disponueshme në një pin furnizimi të dedikuar VDDSD1 ose VDDSD2. Ato janë pjesë e GPIO-ve të nisjes së parazgjedhur për SDMMC1 dhe SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Ato mund të identifikohen në tabelën e funksioneve alternative nga sinjalet me një prapashtesë "_VSD1" ose "_VSD2".
Çdo SDMMC është i lidhur me një bllok vonese (DLYBSD) që lejon mbështetjen e një frekuence të dhënash të jashtme mbi 100 MHz.
Të dy ndërfaqet SDMMC kanë porta konfigurimi të sigurta.

3.36

Rrjeti i zonës së kontrolluesit (FDCAN1, FDCAN2)
Nënsistemi i rrjetit të zonës së kontrolluesit (CAN) përbëhet nga dy module CAN, një memorie RAM për mesazhe të përbashkëta dhe një njësi kalibrimi të orës.
Të dy modulet CAN (FDCAN1 dhe FDCAN2) janë në përputhje me ISO 11898-1 (specifikimi i protokollit CAN versioni 2.0 pjesa A, B) dhe specifikimi i protokollit CAN FD versioni 1.0.
Një memorie RAM mesazhesh prej 10 KBajt zbaton filtra, merr FIFO, merr buffer-a, transmeton FIFO ngjarjesh dhe transmeton buffer-a (plus shkaktuesit për TTCAN). Kjo RAM mesazhesh ndahet midis dy moduleve FDCAN1 dhe FDCAN2.
Njësia e kalibrimit të orës së përbashkët është opsionale. Mund të përdoret për të gjeneruar një orë të kalibruar si për FDCAN1 ashtu edhe për FDCAN2 nga oscilatori i brendshëm RC HSI dhe PLL, duke vlerësuar mesazhet CAN të marra nga FDCAN1.

DS13875 Rev 5

45/219
48

Funksionale mbiview

STM32MP133C/F

3.37

Pritës me shpejtësi të lartë i autobusit serial universal (USBH)
Pajisjet përfshijnë një host USB me shpejtësi të lartë (deri në 480 Mbit/s) me dy porta fizike. USBH mbështet operacione me shpejtësi të ulët dhe të plotë (OHCI) si dhe me shpejtësi të lartë (EHCI) në mënyrë të pavarur në secilën portë. Ai integron dy marrës-transmetues që mund të përdoren për operacion me shpejtësi të ulët (1.2 Mbit/s), shpejtësi të plotë (12 Mbit/s) ose shpejtësi të lartë (480 Mbit/s). Marrës-transmetuesi i dytë me shpejtësi të lartë ndahet me OTG me shpejtësi të lartë.
USBH është në përputhje me specifikimet USB 2.0. Kontrolluesit USBH kërkojnë orë të dedikuara që gjenerohen nga një PLL brenda USB me shpejtësi të lartë PHY.

3.38

USB me shpejtësi të lartë (OTG) për lëvizje
Pajisjet përfshijnë një pajisje/host/periferik OTG USB OTG me shpejtësi të lartë (deri në 480 Mbit/s). OTG mbështet operacione me shpejtësi të plotë dhe me shpejtësi të lartë. Transmetuesi-transmetues për operacion me shpejtësi të lartë (480 Mbit/s) ndahet me portën e dytë të hostit USB.
USB OTG HS është në përputhje me specifikimet USB 2.0 dhe me specifikimet OTG 2.0. Ai ka cilësime fundore të konfigurueshme nga softueri dhe mbështet pezullimin/rifillimin. Kontrolluesit USB OTG kërkojnë një orë të dedikuar 48 MHz që gjenerohet nga një PLL brenda RCC ose brenda USB high-speed PHY.
Karakteristikat kryesore të USB OTG HS janë renditur më poshtë: · Madhësi e kombinuar FIFO Rx dhe Tx prej 4 Kbyte me madhësi dinamike FIFO · Mbështetje SRP (protokolli i kërkesës së sesionit) dhe HNP (protokolli i negociatave të hostit) · Tetë pika fundore bidirektive · 16 kanale host me mbështetje periodike OUT · Softuer i konfigurueshëm në mënyrat e funksionimit OTG1.3 dhe OTG2.0 · Mbështetje USB 2.0 LPM (menaxhimi i energjisë së lidhjes) · Mbështetje për specifikimet e karikimit të baterisë sipas rishikimit 1.2 · Mbështetje HS OTG PHY · USB DMA e brendshme · HNP/SNP/IP brenda (nuk ka nevojë për ndonjë rezistencë të jashtme) · Për mënyrat OTG/Host, nevojitet një çelës energjie në rast se pajisjet e mundësuara nga autobusi janë
lidhur.
Porta e konfigurimit USB OTG mund të jetë e sigurt.

46/219

DS13875 Rev 5

STM32MP133C/F

Funksionale mbiview

3.39

Ndërfaqet Gigabit Ethernet MAC (ETH1, ETH2)
Pajisjet ofrojnë dy kontrollues të aksesit media gigabit (GMAC) në përputhje me IEEE-802.3-2002 për komunikimet Ethernet LAN përmes një ndërfaqeje standarde të industrisë të pavarur nga mediumi (MII), një ndërfaqe të reduktuar të pavarur nga mediumi (RMII) ose një ndërfaqe të reduktuar të pavarur nga mediumi gigabit (RGMII).
Pajisjet kërkojnë një pajisje të jashtme ndërfaqeje fizike (PHY) për t'u lidhur me autobusin fizik LAN (çift i përdredhur, fibër, etj.). PHY është i lidhur me portën e pajisjes duke përdorur 17 sinjale për MII, 7 sinjale për RMII, ose 13 sinjale për RGMII, dhe mund të akordohet duke përdorur 25 MHz (MII, RMII, RGMII) ose 125 MHz (RGMII) nga STM32MP133C/F ose nga PHY.
Pajisjet përfshijnë karakteristikat e mëposhtme: · Mënyrat e funksionimit dhe ndërfaqet PHY
Shpejtësi transferimi të dhënash 10, 100 dhe 1000 Mbit/s Mbështetje për operacione full-duplex dhe half-duplex Ndërfaqe MII, RMII dhe RGMII PHY · Kontroll përpunimi Filtrim paketash me shumë shtresa: Filtrim MAC në burim (SA) dhe destinacion (DA)
adresë me filtër perfekt dhe hash, VLAN tagFiltrim i bazuar në - me filtër perfekt dhe hash, Filtrim i Shtresës 3 në adresën IP të burimit (SA) ose destinacionit (DA), Filtrim i Shtresës 4 në portën burimore (SP) ose destinacionit (DP). Përpunim i dyfishtë VLAN: futja e deri në dy VLAN-ve. tags në rrugën e transmetimit, tag Filtrim në rrugën e marrjes Mbështetje për IEEE 1588-2008/PTPv2 Mbështet statistikat e rrjetit me numërues RMON/MIB (RFC2819/RFC2665) · Përpunim i shkarkimit të harduerit Futje ose fshirje e të dhënave të parathënies dhe fillimit të kornizës (SFD) Motor shkarkimi i kontrollit të integritetit për kokën IP dhe ngarkesën TCP/UDP/ICMP: llogaritja dhe futja e kontrollit të transmetimit, llogaritja dhe krahasimi i kontrollit të marrjes Përgjigja automatike e kërkesës ARP me adresën MAC të pajisjes Segmentimi TCP: ndarja automatike e paketës së madhe TCP të transmetimit në paketa të shumta të vogla · Modalitet me energji të ulët Ethernet me efikasitet energjetik (standardi IEEE 802.3az-2010) Paketa e zgjimit në distancë dhe zbulimi i AMD Magic PacketTM
Si ETH1 ashtu edhe ETH2 mund të programohen si të sigurta. Kur janë të sigurta, transaksionet përmes ndërfaqes AXI janë të sigurta dhe regjistrat e konfigurimit mund të modifikohen vetëm nga akseset e sigurta.

DS13875 Rev 5

47/219
48

Funksionale mbiview

STM32MP133C/F

3.40

Infrastruktura e debugimit
Pajisjet ofrojnë veçoritë e mëposhtme të debugimit dhe gjurmimit për të mbështetur zhvillimin e softuerit dhe integrimin e sistemit: · Debugimi i pikave të ndërprerjes · Gjurmimi i ekzekutimit të kodit · Instrumentimi i softuerit · JTAG portë debugimi · Portë debugimi me tel serial · Hyrje dhe dalje shkrehëse · Portë gjurmimi · Komponentë debugimi dhe gjurmimi të Arm CoreSight
Debugimi mund të kontrollohet nëpërmjet një J-je.TAGPorta e aksesit për debugim /serial-wire, duke përdorur mjete standarde të industrisë për debugim.
Një port gjurmimi lejon që të dhënat të kapen për regjistrim dhe analizë.
Një qasje për debugim në zonat e sigurta mundësohet nga sinjalet e autentifikimit në BSEC.

48/219

DS13875 Rev 5

STM32MP133C/F

Pinout, përshkrimi i pin-it dhe funksionet alternative

4

Pinout, përshkrimi i pin-it dhe funksionet alternative

Figura 5. Toptha STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
JASHTË

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Figura e mësipërme tregon pjesën e sipërme të paketës view.

DS13875 Rev 5

49/219
97

Pinout, përshkrimi i pin-it dhe funksionet alternative

STM32MP133C/F

Figura 6. Topth STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
JASHTË

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Figura e mësipërme tregon pjesën e sipërme të paketës view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinout, përshkrimi i pin-it dhe funksionet alternative

Figura 7. Topth STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

CPU VDD

PE1

PD15

CPU VDD

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

CPU VDD

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

CPU VDD

VSS

VDD

CPU VDD

BËRTHAMË VDD

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

BËRTHAMË VDD

VSS

VDD

BËRTHAMË VDD

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

RIVENDOSJA E DDR_
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

CPU VDD

PC15-

L

VBAT OSC32 PI3

VSS

_JASHT

PC14-

M

VSS OSC32 PC13

_NË

VDD

N

PE2

PF4

PH6

PI2

CPU VDD
BËRTHAMË VDD
VSS
VDD

VSS

VSS

VSS

VSS

VSS

BËRTHAMË VDD

VSS

VSS

BËRTHAMË VDD

VSS

VSS

VSS

VSS

VSS

VDD

BËRTHAMË VDD

VSS

VDD

BËRTHAMË VDD

VDDQ_ DDR
VSS
VDDQ_ DDR
BËRTHAMË VDD

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

BËRTHAMË VDD

VSS

VDD

BËRTHAMË VDD

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ OUT

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

BËRTHAMË VDD

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ ON

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1 V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ AKTIV

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Figura e mësipërme tregon pjesën e sipërme të paketës view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinout, përshkrimi i pin-it dhe funksionet alternative

STM32MP133C/F

Tabela 6. Legjenda / shkurtesat e përdorura në tabelën pinout

Emri

Shkurtesa

Përkufizimi

Emri i pinit Lloji i pinit
Struktura I / O
Shënime Funksione alternative Funksione shtesë

Nëse nuk specifikohet ndryshe, funksioni i pin-it gjatë dhe pas rivendosjes është i njëjtë me emrin aktual të pin-it.

S

Kunja e furnizimit

I

Fut vetëm pinin

O

Dalje vetëm pin

I/O

Pini hyrje/dalje

A

Pin analog ose i nivelit special

FT(U/D/PD) Hyrje/Dalje tolerante 5 V (me tërheqje fikse lart/poshtë/poshtë të programueshme)

DDR

1.5 V, 1.35 V ose 1.2 VI/O për ndërfaqe DDR3, DDR3L, LPDDR2/LPDDR3

A

Sinjali analog

RST

Rivendosni kunjin me rezistencë të dobët tërheqëse

_f(1) _a(2) _u(3) _h(4)

Opsion për hyrje/dalje FT Opsion I2C FM+ Opsion analog (i furnizuar nga VDDA për pjesën analoge të hyrjes/daljes) Opsion USB (i furnizuar nga VDD3V3_USBxx për pjesën USB të hyrjes/daljes) Dalje me shpejtësi të lartë për VDD tipik 1.8V (për SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Opsion me shpejtësi shumë të lartë për VDD tip 1.8V (për ETH, SPI, SDMMC, QUADSPI, TRACE)

Nëse nuk specifikohet ndryshe nga një shënim, të gjitha hyrjet/daljet caktohen si hyrje lundruese gjatë dhe pas rivendosjes.

Funksionet e zgjedhura përmes regjistrave GPIOx_AFR

Funksionet e zgjedhura/aktivizuara direkt përmes regjistrave periferikë

1. Strukturat I/O përkatëse në Tabelën 7 janë: FT_f, FT_fh, FT_fvh 2. Strukturat I/O përkatëse në Tabelën 7 janë: FT_a, FT_ha, FT_vha 3. Strukturat I/O përkatëse në Tabelën 7 janë: FT_u 4. Strukturat I/O përkatëse në Tabelën 7 janë: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Strukturat I/O përkatëse në Tabelën 7 janë: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pinout, përshkrimi i pin-it dhe funksionet alternative

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

S

–

S

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

Hyrje/Dalje FT_f

PE14

I/O FT_h

VDDCPU

S

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(nisje)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(boot)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(boot)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(boot)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

GJURMUAR6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinout, përshkrimi i pin-it dhe funksionet alternative

STM32MP133C/F

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F (vazhdon)

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

A17 A17 T17 M7 - J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

I/O FT

I/O FT_fh

Hyrje/Dalje FT_f

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_h

Hyrje/Dalje FT_f

I/O FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(nisje)

GJURMUAR9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(boot)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(nisje),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(boot)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(boot)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(nisje)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinout, përshkrimi i pin-it dhe funksionet alternative

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F (vazhdon)

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

S

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

S

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

S

–

S

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(nisje),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(nisje)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(nisje),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(nisje),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinout, përshkrimi i pin-it dhe funksionet alternative

STM32MP133C/F

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F (vazhdon)

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_fh

I/O FT_fh

I/O FT_h

S

–

S

–

I/O FT

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(nisje),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinout, përshkrimi i pin-it dhe funksionet alternative

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F (vazhdon)

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

Hyrje/Dalje FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinout, përshkrimi i pin-it dhe funksionet alternative

STM32MP133C/F

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F (vazhdon)

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

M1 J7 P3

PF7

Hyrje/Dalje FT_vh –

M3 R1 R2

PG11

Hyrje/Dalje FT_vh –

L3 J6 N3

PH6

Hyrje/Dalje FT_fh –

N2 P4 R1

PG1

Hyrje/Dalje FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

Hyrje/Dalje FT_vh –

P1 P1 T3 PH0-OSC_IN Hyrje/Dalje FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT Hyrje/Dalje FT

–

R2 T2 R3

PH3

Hyrje/Dalje FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(nisje),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinout, përshkrimi i pin-it dhe funksionet alternative

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F (vazhdon)

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

L5 U2 W1

PG3

Hyrje/Dalje FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

Hyrje/Dalje FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Hyrje/Dalje FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN –
–

DS13875 Rev 5

59/219
97

Pinout, përshkrimi i pin-it dhe funksionet alternative

STM32MP133C/F

Numri i pinit

Tabela 7. Përkufizimet e topave STM32MP133C/F (vazhdon)

Funksionet e topit

Emri i PIN-it (funksioni pas
rivendos)

Funksionet alternative

Funksione shtesë

LFBGA289 TFBGA289 TFBGA320
Struktura I/O e tipit pin
Shënime

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Hyrje/Dalje FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Hyrje/Dalje FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

I/O FT_a

I/O FT_a I/O FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Hyrje/Dalje FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

Hyrje/Dalje FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokumentet / Burimet

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdfUdhëzuesi i përdoruesit STM32MP133C F Krahu 32-bit Cortex-A7 1GHz MPU, STM32MP133C, F Krahu 32-bit Cortex-A7 1GHz MPU, Krahu Cortex-A7 1GHz MPU, 1GHz, MPU

Referencat

• Manuali i Përdoruesit