STMicroelectronics STM32MP133C F 32-բիթանոց Arm Cortex-A7 1GHz MPU

Տեխնիկական պայմաններ

• Միջուկ՝ Cortex-A7 բազուկ
• Հիշողություններ՝ արտաքին SDRAM, ներդրված SRAM
• Տվյալների ավտոբուս. 16-բիթանոց զուգահեռ ինտերֆեյս
• Անվտանգություն/Պաշտպանություն. Վերագործարկում և էներգիայի կառավարում, LPLV-Stop2, Սպասման ռեժիմ
• Փաթեթ՝ LFBGA, TFBGA՝ նվազագույն քայլով՝ 0.5 մմ
• Ժամացույցի կառավարում
• Ընդհանուր նշանակության մուտքեր/ելքեր
• Փոխկապակցման մատրիցա
• 4 DMA կառավարիչներ
• Կապի ծայրամասային սարքեր՝ մինչև 29
• Անալոգային ծայրամասային սարքեր՝ 6
• Ժամաչափեր՝ մինչև 24, Հսկիչներ՝ 2
• Սարքավորումների արագացում
• Վրիպազերծման ռեժիմ
• Ապահովիչներ՝ 3072-բիթ, ներառյալ AES 256 բանալիների համար եզակի ID և HUK
• ECOPACK2-ի հետ համատեղելի

Arm Cortex-A7 ենթահամակարգ

STM7MP32C/F-ի Arm Cortex-A133 ենթահամակարգը ապահովում է…

Հիշողություններ

Սարքը ներառում է արտաքին SDRAM և ներկառուցված SRAM՝ տվյալների պահպանման համար…

DDR վերահսկիչ

DDR3/DDR3L/LPDDR2/LPDDR3 կարգավորիչը կառավարում է հիշողությանը մուտքը…

Էլեկտրամատակարարման կառավարում
Էլեկտրամատակարարման սխեման և վերահսկիչը ապահովում են կայուն էլեկտրաէներգիայի մատակարարում…

Ժամացույցի կառավարում
RCC-ն կարգավորում է ժամացույցի բաշխումը և կոնֆիգուրացիաները…

Ընդհանուր նշանակության մուտքեր/ելքեր (GPIO)
GPIO-ները ապահովում են արտաքին սարքերի ինտերֆեյսի հնարավորություններ…

TrustZone պաշտպանության կառավարիչ
ETZPC-ն բարձրացնում է համակարգի անվտանգությունը՝ կառավարելով մուտքի իրավունքները…

Ավտոբուսային միջկապի մատրից
Մատրիցը հեշտացնում է տվյալների փոխանցումը տարբեր մոդուլների միջև…

ՀՏՀ-ներ

Հարց. Որքա՞ն է աջակցվող կապի ծայրամասային սարքերի առավելագույն քանակը։
Ա. STM32MP133C/F-ը աջակցում է մինչև 29 կապի ծայրամասային սարք։

Հարց. Քանի՞ անալոգային ծայրամասային սարք է հասանելի։
Ա. Սարքն առաջարկում է 6 անալոգային ծայրամասային սարք՝ տարբեր անալոգային գործառույթների համար:

«»:

STM32MP133C STM32MP133F

Arm® Cortex®-A7 մինչև 1 ԳՀց, 2×ETH, 2×CAN FD, 2×ADC, 24 ժմչփ, աուդիո, կրիպտո և լրացուցիչ անվտանգություն
Տվյալների թերթիկ - արտադրության տվյալներ

Առանձնահատկություններ
Ներառում է ST գերժամանակակից արտոնագրված տեխնոլոգիա
Հիմնական
· 32-բիթանոց Arm® Cortex®-A7 L1 32 կբայթ I / 32 կբայթ D 128 կբայթ միասնական 2-րդ մակարդակի քեշ Arm® NEONTM և Arm® TrustZone®

Հիշողություններ
· Արտաքին DDR հիշողություն մինչև 1 Գբայթ մինչև LPDDR2/LPDDR3-1066 16-բիթ մինչև DDR3/DDR3L-1066 16-բիթ
· 168 Կբայթ ներքին SRAM՝ 128 Կբայթ AXI SYSRAM + 32 Կբայթ AHB SRAM և 8 Կբայթ SRAM պահուստային տիրույթում
· Կրկնակի Quad-SPI հիշողության ինտերֆեյս · Ճկուն արտաքին հիշողության կառավարիչ՝ մինչև
16-բիթային տվյալների ավտոբուս. զուգահեռ ինտերֆեյս՝ արտաքին ինտեգրալ սխեմաների և SLC NAND հիշողությունների միացման համար՝ մինչև 8-բիթային ECC-ով։
Անվտանգություն/պաշտպանություն
· Անվտանգ բեռնում, TrustZone® ծայրամասային սարքեր, 12 xtamper քորոցներ, ներառյալ 5 ակտիվ tampեր
· Ջերմաստիճան, ծավալtage, հաճախականությունը և 32 կՀց մոնիթորինգը
Վերականգնել և էներգիայի կառավարում
· 1.71 Վ-ից մինչև 3.6 VI/O սնուցում (5 Վ-հանդուրժող մուտք/ելքեր) · POR, PDR, PVD և BOR · Չիպի վրա տեղադրված LDO-ներ (USB 1.8 Վ, 1.1 Վ) · Պահեստային կարգավորիչ (~0.9 Վ) · Ներքին ջերմաստիճանի սենսորներ · Էներգախնայողության ռեժիմներ՝ քնելու ռեժիմ, կանգառ, LPLV-կանգառ,
LPLV-Stop2 և սպասման ռեժիմ

LFBGA

TFBGA

LFBGA289 (14 × 14 մմ) 0.8 մմ քայլ

TFBGA289 (9 × 9 մմ) TFBGA320 (11 × 11 մմ)
նվազագույն քայլը՝ 0.5 մմ

· DDR պահպանում սպասման ռեժիմում · PMIC ուղեկից չիպի կառավարում

Ժամացույցի կառավարում
· Ներքին օսցիլյատորներ՝ 64 ՄՀց HSI օսցիլյատոր, 4 ՄՀց CSI օսցիլյատոր, 32 կՀց LSI օսցիլյատոր
· Արտաքին օսցիլյատորներ՝ 8-48 ՄՀց HSE օսցիլյատոր, 32.768 կՀց LSE օսցիլյատոր
· 4 × PLL-ներ կոտորակային ռեժիմով

Ընդհանուր նշանակության մուտքեր/ելքեր
· Մինչև 135 անվտանգ մուտք/ելք միացք՝ ընդհատման հնարավորությամբ
· Մինչև 6 արթնացում

Միջկապակցված մատրից
· 2 ավտոբուսային մատրիցներ՝ 64-բիթանոց Arm® AMBA® AXI միջկապ, մինչև 266 ՄՀց, 32-բիթանոց Arm® AMBA® AHB միջկապ, մինչև 209 ՄՀց

4 DMA կարգավորիչներ՝ պրոցեսորի բեռնաթափման համար
· Ընդհանուր առմամբ 56 ֆիզիկական ալիք
· 1 x բարձր արագությամբ ընդհանուր նշանակության գլխավոր ուղղակի հիշողության մուտքի կարգավորիչ (MDMA)
· 3 × երկմիացքային DMA-ներ FIFO-ով և հարցման ռաութերի հնարավորություններով՝ ծայրամասային սարքերի օպտիմալ կառավարման համար

2024 թվականի սեպտեմբեր
Սա տեղեկատվություն է ամբողջական արտադրության արտադրանքի մասին:

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Մինչև 29 կապի ծայրամասային սարքեր
· 5 × I2C FM+ (1 Մբիթ/վրկ, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Մբիթ/վրկ,
ISO7816 ինտերֆեյս, LIN, IrDA, SPI) · 5 × SPI (50 Մբիթ/վրկ, այդ թվում՝ 4 լրիվ դուպլեքսով
I2S աուդիո դասի ճշգրտություն՝ ներքին աուդիո PLL-ի կամ արտաքին ժամացույցի միջոցով (+2 QUADSPI + 4՝ USART-ով) · 2 × SAI (ստերեո աուդիո՝ I2S, PDM, SPDIF Tx) · SPDIF Rx՝ 4 մուտքով · 2 × SDMMC մինչև 8 բիթ (SD/e·MMCTM/SDIO) · 2 × CAN կարգավորիչներ, որոնք աջակցում են CAN FD արձանագրությանը · 2 × USB 2.0 բարձր արագության հոսթ կամ 1 × USB 2.0 բարձր արագության հոսթ

+ 1 × USB 2.0 բարձր արագությամբ OTG միաժամանակյա · 2 x Ethernet MAC/GMAC IEEE 1588v2 սարքավորում, MII/RMII/RGMII
6 անալոգային ծայրամասային սարքեր
· 2 × ADC-ներ՝ 12-բիթանոց առավելագույն լուծաչափով՝ մինչև 5 Մսի վայրկյան
· 1 x ջերմաստիճանի սենսոր · 1 x թվային ֆիլտր սիգմա-դելտա մոդուլյատորի համար
(DFSDM) 4 ալիքով և 2 ֆիլտրով · Ներքին կամ արտաքին ADC հղման VREF+
Մինչև 24 ժամաչափ և 2 պահակ
· 2 × 32-բիթային ժամանակաչափեր՝ մինչև 4 IC/OC/PWM կամ իմպուլսային հաշվիչով և քառակուսային (աճողական) կոդավորիչի մուտքով
· 2 × 16-բիթանոց առաջադեմ ժամանակաչափեր · 10 × 16-բիթանոց ընդհանուր նշանակության ժամանակաչափեր (ներառյալ
2 հիմնական ժամանակաչափ (առանց PWM) · 5 × 16-բիթանոց ցածր էներգիայի ժամանակաչափեր · Անվտանգ RTC վայրկյանների ընթացքում ճշգրտությամբ և
ապարատային օրացույց · 4 Cortex®-A7 համակարգի ժամանակաչափեր (անվտանգ,
ոչ անվտանգ, վիրտուալ, հիպերվիզոր) · 2 × անկախ հսկիչներ
Սարքավորումների արագացում
· AES 128, 192, 256 DES/TDES

2 (անկախ, անկախ անվտանգ) 5 (2 անվտանգ) 4 5 (3 անվտանգ)
4 + 4 (ներառյալ 2 անվտանգ USART), որոշները կարող են լինել բեռնման աղբյուր
2 (մինչև 4 աուդիո ալիք), I2S գլխավոր/ենթակա միացքով, PCM մուտք, SPDIF-TX 2 միացք
Ներդրված HSPHY BCD-ով։ Ներդրված HS PHY BCD-ով (ապահովելի), կարող է լինել բեռնման աղբյուր։
2 × HS, որը համօգտագործվում է Host-ի և OTG 4 մուտքերի միջև

2 (1 × TTCAN), ժամացույցի կարգաբերում, 10 կբայթ ընդհանուր բուֆեր 2 (8 + 8 բիթ) (ապահովագրելի), e·MMC կամ SD կարող են լինել բեռնման աղբյուր 2 լրացուցիչ անկախ սնուցման աղբյուրներ SD քարտի միջերեսների համար
1 (երկակի քառակի) (ապահովելի), կարող է լինել բեռնման աղբյուր

–
–
Կոշիկ
–
Կոշիկ
Բոտաս կոշիկ
(1)

Զուգահեռ հասցե/տվյալներ 8/16-բիթ FMC Զուգահեռ AD-մուքս 8/16-բիթ
NAND 8/16-բիթ 10/100M/Գիգաբիթ Ethernet DMA կրիպտոգրաֆիա
Հեշ True պատահական թվերի գեներատոր Ապահովիչներ (միանգամյա ծրագրավորվող)

4 × CS, մինչև 4 × 64 Մբայթ
Այո, 2× CS, SLC, BCH4/8, կարող է լինել 2 x (MII, RMI, RGMII) բեռնման աղբյուր PTP-ով և EEE-ով (ապահովագրելի)
3 օրինակ (1 անվտանգ), 33-ալիքային MDMA PKA (DPA պաշտպանությամբ), DES, TDES, AES (DPA պաշտպանությամբ)
(բոլորն ապահովված են) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(ապահովելի) True-RNG (ապահովելի) 3072 արդյունավետ բիթ (ապահով, օգտատիրոջ համար հասանելի է 1280 բիթ)

–
Բեռնախցիկ –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Նկարագրություն

Աղյուսակ 1. STM32MP133C/F-ի առանձնահատկությունները և ծայրամասային սարքերի քանակը (շարունակություն)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Զանազան

Առանձնահատկություններ

LFBGA289

TFBGA289

TFBGA320

GPIO-ներ ընդհատումով (ընդհանուր քանակ)

135 (2)

Անվտանգ GPIO-ներ, արթնացման քորոցներ

Բոլորը
6

Tamper քորոցներ (ակտիվ tampեր)

12 (5)

DFSDM Մինչև 12-բիթային համաժամեցված ADC

4 մուտքային ալիք՝ 2 ֆիլտրով

–

2(3) (մինչև 5 ՄՍՊ 12-բիթանոց յուրաքանչյուրի վրա) (ապահովագրելի)

ADC1: 19 ալիք, այդ թվում՝ 1x ներքին, հասանելի է 18 ալիք

Ընդհանուր 12-բիթային ADC ալիքներ (4)

օգտագործող, ներառյալ 8x դիֆերենցիալը

–

ADC2: 18 ալիք, այդ թվում՝ 6x ներքին, հասանելի է 12 ալիք

օգտագործող, ներառյալ 6x դիֆերենցիալը

Ներքին ADC VREF VREF+ մուտքային pin

1.65 Վ, 1.8 Վ, 2.048 Վ, 2.5 Վ կամ VREF+ մուտք –
Այո՛

1. QUADSPI-ն կարող է բեռնավորվել կամ նվիրված GPIO-ներից, կամ որոշ FMC Nand8 բեռնավորվող GPIO-ների միջոցով (PD4, PD1, PD5, PE9, PD11, PD15 (տե՛ս աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները):
2. GPIO-ի այս ընդհանուր քանակը ներառում է չորս ՋTAG GPIO-ներ և երեք BOOT GPIO-ներ սահմանափակ օգտագործմամբ (կարող են հակասել արտաքին սարքի միացմանը սահմանային սկանավորման կամ բեռնման ժամանակ):
3. Երբ օգտագործվում են երկու ADC-ներ, միջուկային ժամացույցը պետք է նույնը լինի երկու ADC-ների համար, և ներկառուցված ADC նախասկալերները չեն կարող օգտագործվել։
4. Բացի այդ, կան նաև ներքին ալիքներ՝ – ADC1 ներքին ալիք՝ VREFINT – ADC2 ներքին ալիքներ՝ ջերմաստիճան, ներքին ծավալtagէլեկտրոնային հղում, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4:

DS13875 Rev 5

17/219
48

Նկարագրություն 18/219

STM32MP133C/F

Նկար 1. STM32MP133C/F բլոկ-սխեման

Ինտեգրալ սխեմայի պարագաներ

@VDDA

HSI

AXIM: Arm 64-բիթ AXI միջկապ (266 ՄՀց) T

@VDDCPU

GIC

T

Cortex-A7 պրոցեսոր 650/1000 ՄՀց + MMU + FPU + NEONT

32 հազար դոլար

32 հազար իռլանդական դոլար

CNT (ժմչփ) T

ETM

T

2561K2B8LK2B$L+2$SCU T
ասինխրոն

128 բիթ

TT

ՔՀԻ

LSI

Վրիպազերծման ժամանակըamp

TSGEN գեներատոր

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (առանց GMII-ի)

ՖԻՖՈ

ՏՏ

T

BKPSRAM 8KB

T

RNG

T

ՀԱՇ

16բ ՖԻԶ

DDRCTRL 58
LPDDR2/3, DDR3/3L

ասինխրոն

T

Կրիպ

T

ՍԱԵՍ

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8բ ՔՎԱԴՍՊԻ (երկակի) T

37

16բ

ՖՄԿ

T

CRC

T

DLYBSD1

(SDMC1 DLY կառավարում)

T

DLYBSD2

(SDMC2 DLY կառավարում)

T

DLYBQS

(QUADSPI DLY կառավարում)

ՖԻՖՈ ՖԻՖՈ

DLY DLY

14 8բ SDMMC1 T 14 8բ SDMMC2 T

ՖՀԻ

2

USBH

2

(2xHS հոսթինգ)

PLLUSB

ՖԻՖՈ

T

ՊԿԱ

ՖԻՖՈ

MDMA 32 ալիք

AXIMC TT

17 16բ Հետևման միացք

ETZPC

T

IWDG1

T

@VBAT

ՍԾՏՀ

T

OTP ապահովիչներ

@VDDA

2

RTC / AWU

T

12

TAMP / Պահուստային գրանցումներ T

@VBAT

2

LSE (32 կՀց XTAL)

T

Համակարգի ժամանակաչափում STGENC

սերունդ

STGENR

USBPHYC
(USB 2 x PHY կառավարում)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16բ LPTIM2

T

1

16բ LPTIM3

T

1

16բ LPTIM4

1

16բ LPTIM5

3

BOOT քորոցներ

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4-ալիքային DFSDM

Բուֆեր 10ԿԲ CCU

4

FDCAN1

4

FDCAN2

ՖԻՖՈ ՖԻՖՈ
APB2 (100 ՄՀց)

8ԿԲ FIFO
APB5 (100 ՄՀց)

APB3 (100 ՄՀց)

APB4

ասինխրոն AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 հոսք
DMAMUX1
DMA2
8 հոսք

DMAMUX2

DMA3
8 հոսք

T

PMB (գործընթացի մոնիտոր)
DTS (թվային ջերմաստիճանի սենսոր)

Հատtagէլեկտրոնային կարգավորիչներ

@VDDA

Մատակարարման վերահսկողություն

ՖԻՖՈ

ՖԻՖՈ

ՖԻՖՈ

2×2 Մատրիցա
AHB2APB

64 բիթ AXI

64-բիթանոց AXI վարպետ

32 բիթ AHB 32 բիթ AHB գլխավոր

32 բիթ APB

T TrustZone անվտանգության պաշտպանություն

AHB2APB

APB2 (100 ՄՀց)

APB1 (100 ՄՀց)
ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ

MLAHB: 32-բիթանոց բազմա-AHB ավտոբուսային մատրիցային բազային միացում (209 ՄՀց)
APB6
ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ ՖԻՖՈ

@VBAT
T
ՖԻՖՈ

HSE (XTAL)

2

PLL1/2/3/4

T

ՃՇՇ

5

T PWR

9

T

EXTI

16լրացուցիչ

176

T

USBO

(OTG HS)

ՖՀԻ

2

T

12բ ADC1

18

T

12բ ADC2

18

T

GPIOA

16բ

16

T

ԳՊԻՈԲ

16բ

16

T

GPIOC

16բ

16

T

ԳՊԻՈԴ

16բ

16

T

GPIOE

16բ

16

T

ԳՊԻՈՖ

16բ

16

T

GPIOG 16բ 16

T

ԳՊԻՕՀ

16բ

15

T

GPIOI

16բ

8

AHB2APB

T

USART1

Խելացի քարտ IrDA

5

T

USART2

Խելացի քարտ IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Ֆիլտր Ֆիլտր Ֆիլտր

T

TIM12

16բ

2

T

TIM13

16բ

1

T

TIM14

16բ

1

T

TIM15

16բ

4

T

TIM16

16բ

3

T

TIM17

16բ

3

ԹԻՄ2 ԹԻՄ3 ԹԻՄ4

32բ

5

16բ

5

16բ

5

ԹԻՄ5 ԹԻՄ6 ԹԻՄ7

32բ

5

16բ

16բ

LPTIM1 16բ

4

USART3

Խելացի քարտ IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Զտիչի զտիչ

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Խելացի քարտ IrDA

5

SPI1/I2S1

5

ՖԻՖՈ ՖԻՖՈ

ՖԻՖՈ ՖԻՖՈ

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Ֆունկցիոնալ ավարտվածview

Ֆունկցիոնալ ավարտվածview

3.1
3.1.1
3.1.2

Arm Cortex-A7 ենթահամակարգ
Առանձնահատկություններ
· ARMv7-A ճարտարապետություն · 32 կբայթ L1 հրահանգների քեշ · 32 կբայթ L1 տվյալների քեշ · 128 կբայթ level2 քեշ · Arm + Thumb®-2 հրահանգների հավաքածու · Arm TrustZone անվտանգության տեխնոլոգիա · Arm NEON advanced SIMD · DSP և SIMD ընդլայնումներ · VFPv4 լողացող կետ · Սարքավորումների վիրտուալիզացիայի աջակցություն · Ներդրված հետագծման մոդուլ (ETM) · Ինտեգրված ընդհանուր ընդհատումների կառավարիչ (GIC)՝ 160 համատեղ օգտագործվող ծայրամասային ընդհատումներով · Ինտեգրված ընդհանուր ժամանակաչափ (CNT)
Ավարտվել էview
Cortex-A7 պրոցեսորը շատ էներգաարդյունավետ կիրառական պրոցեսոր է, որը նախագծված է բարձրակարգ կրելի սարքերում, ինչպես նաև այլ ցածր էներգասպառմամբ ներկառուցված և սպառողական կիրառություններում հարուստ կատարողականություն ապահովելու համար: Այն ապահովում է մինչև 20%-ով ավելի մեծ միաթելային կատարողականություն, քան Cortex-A5-ը և նմանատիպ կատարողականություն, քան Cortex-A9-ը:
Cortex-A7-ը ներառում է բարձր արդյունավետությամբ Cortex-A15 և CortexA17 պրոցեսորների բոլոր հնարավորությունները, ներառյալ վիրտուալիզացիայի աջակցությունը սարքային համակարգում, NEON-ը և 128-բիթանոց AMBA 4 AXI ավտոբուսային ինտերֆեյսը։
Cortex-A7 պրոցեսորը հիմնված է էներգաարդյունավետ 8-s պրոցեսորի վրա։tagCortex-A5 պրոցեսորի խողովակաշարը։ Այն նաև օգտվում է ինտեգրված L2 քեշից, որը նախատեսված է ցածր էներգիայի համար, ավելի ցածր գործարքների ուշացումներով և բարելավված օպերացիոն համակարգի աջակցությամբ քեշի պահպանման համար։ Բացի այդ, կա բարելավված ճյուղավորման կանխատեսում և բարելավված հիշողության համակարգի աշխատանք՝ 64-բիթանոց բեռնման պահեստի ուղիով, 128-բիթանոց AMBA 4 AXI ավտոբուսներով և TLB չափի ավելացմամբ (256 մուտք, Cortex-A128-ի և Cortex-A9-ի 5 մուտքից ավելի), ինչը մեծացնում է աշխատանքն այնպիսի մեծ աշխատանքային բեռների համար, ինչպիսիք են՝ web թերթելիս:
Thumb-2 տեխնոլոգիա
Ապահովում է ավանդական Arm կոդի ամենաբարձր արդյունավետությունը՝ միաժամանակ մինչև 30%-ով կրճատելով հրահանգների պահպանման համար անհրաժեշտ հիշողության քանակը։
TrustZone տեխնոլոգիա
Ապահովում է անվտանգության ծրագրերի հուսալի ներդրում՝ թվային իրավունքների կառավարումից մինչև էլեկտրոնային վճարումներ։ Տեխնոլոգիական և արդյունաբերական գործընկերների լայն աջակցություն։

DS13875 Rev 5

19/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

ՆԵՈՆ
NEON տեխնոլոգիան կարող է արագացնել մուլտիմեդիա և ազդանշանների մշակման ալգորիթմները, ինչպիսիք են տեսանյութերի կոդավորումը/վերծանումը, 2D/3D գրաֆիկան, խաղերը, աուդիո և խոսքի մշակումը, պատկերի մշակումը, հեռախոսակապը և ձայնի սինթեզը: Cortex-A7-ը ապահովում է շարժիչ, որն առաջարկում է ինչպես Cortex-A7 լողացող կետի միավորի (FPU) կատարողականությունն ու ֆունկցիոնալությունը, այնպես էլ NEON-ի առաջադեմ SIMD հրահանգների հավաքածուի իրականացումը՝ մեդիա և ազդանշանների մշակման գործառույթների հետագա արագացման համար: NEON-ը ընդլայնում է Cortex-A7 պրոցեսորի FPU-ն՝ ապահովելու համար քառակի MAC և լրացուցիչ 64-բիթային և 128-բիթային գրանցամատյանների հավաքածու, որոնք աջակցում են SIMD գործողությունների հարուստ հավաքածու՝ 8, 16 և 32-բիթային ամբողջ և 32-բիթային լողացող կետի տվյալների քանակների վրա:
Սարքավորումների վիրտուալիզացիա
Տվյալների կառավարման և արբիտրաժի համար բարձր արդյունավետությամբ ապարատային աջակցություն, որի շնորհիվ բազմաթիվ ծրագրային միջավայրեր և դրանց կիրառությունները կարող են միաժամանակ մուտք գործել համակարգի հնարավորություններին: Սա հնարավորություն է տալիս իրականացնել կայուն սարքեր՝ միմյանցից լավ մեկուսացված վիրտուալ միջավայրերով:
Օպտիմիզացված L1 քեշեր
Արդյունավետության և հզորության օպտիմալացված L1 քեշերը համատեղում են նվազագույն մուտքի լատենտության տեխնիկաները՝ արդյունավետությունը մեծացնելու և էներգիայի սպառումը նվազագույնի հասցնելու համար։
Ինտեգրված L2 քեշի կառավարիչ
Ապահովում է ցածր լատենտությամբ և բարձր թողունակությամբ մուտք դեպի քեշավորված հիշողություն բարձր հաճախականությամբ կամ նվազեցնելու չիպից դուրս հիշողությանը մուտք գործելու հետ կապված էներգիայի սպառումը։
Cortex-A7 լողացող կետի միավոր (FPU)
FPU-ն ապահովում է բարձր արդյունավետությամբ միա և կրկնակի ճշգրտությամբ լողացող կետով հրահանգներ, որոնք համատեղելի են Arm VFPv4 ճարտարապետության հետ, որը ծրագրային ապահովմամբ համատեղելի է Arm լողացող կետով համապրոցեսորների նախորդ սերունդների հետ։
Snoop կառավարման միավոր (SCU)
SCU-ն պատասխանատու է պրոցեսորի փոխկապակցման, արբիտրաժի, հաղորդակցության, քեշից քեշ և համակարգային հիշողություն փոխանցումների, քեշի համահունչության և այլ հնարավորությունների կառավարման համար։
Այս համակարգի համահունչությունը նաև նվազեցնում է ծրագրային ապահովման բարդությունը, որը կապված է յուրաքանչյուր ՕՀ դրայվերի ներսում ծրագրային ապահովման համահունչությունը պահպանելու հետ։
Ընդհանուր ընդհատման կարգավորիչ (GIC)
Կիրառելով ստանդարտացված և ճարտարապետականորեն մշակված ընդհատումների կարգավորիչ, GIC-ը ապահովում է հարուստ և ճկուն մոտեցում պրոցեսորների միջև հաղորդակցության, ինչպես նաև համակարգային ընդհատումների երթուղայնացման և առաջնահերթության սահմանման համար։
Աջակցում է մինչև 192 անկախ ընդհատումների, ծրագրային ապահովման վերահսկողության ներքո, սարքավորումների առաջնահերթությամբ և օպերացիոն համակարգի ու TrustZone ծրագրային կառավարման շերտի միջև երթուղային փոխանցմամբ։
Այս երթուղավորման ճկունությունը և օպերացիոն համակարգում ընդհատումների վիրտուալիզացիայի աջակցությունը հիպերվիզոր օգտագործող լուծման հնարավորությունները բարելավելու համար անհրաժեշտ հիմնական առանձնահատկություններից մեկն է։

20/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.2
3.2.1
3.2.2

Հիշողություններ
Արտաքին SDRAM
STM32MP133C/F սարքերը ներառում են արտաքին SDRAM հիշողության կառավարիչ, որը աջակցում է հետևյալին՝ · LPDDR2 կամ LPDDR3, 16-բիթային տվյալներ, մինչև 1 Գբայթ, մինչև 533 ՄՀց հաճախականություն · DDR3 կամ DDR3L, 16-բիթային տվյալներ, մինչև 1 Գբայթ, մինչև 533 ՄՀց հաճախականություն
Ներկառուցված SRAM
Բոլոր սարքերը ներառում են՝ · SYSRAM՝ 128 Կբայթ (ծրագրավորվող չափի անվտանգ գոտիով) · AHB SRAM՝ 32 Կբայթ (ապահովագրելի) · BKPSRAM (պահեստային SRAM՝ 8 Կբայթ
Այս տարածքի բովանդակությունը պաշտպանված է հնարավոր անցանկալի գրառման մուտքերից և կարող է պահպանվել սպասման կամ VBAT ռեժիմում: BKPSRAM-ը կարող է սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի կողմից:

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 կառավարիչ (DDRCTRL)

DDRCTRL-ը DDRPHYC-ի հետ համատեղ ապահովում է DDR հիշողության ենթահամակարգի համար հիշողության ինտերֆեյսի ամբողջական լուծում։ · Մեկ 64-բիթանոց AMBA 4 AXI միացքներով ինտերֆեյս (XPI) · AXI ժամացույցը ասինխրոն է կառավարիչի հետ · DDR հիշողության գաղտնագրող շարժիչ (DDRMCE)՝ AES-128 DDR օպերատիվ գրառման հնարավորությամբ։
կոդավորում/կարդացված վերծանում։ · Աջակցվող ստանդարտներ՝
JEDEC DDR3 SDRAM սպեցիֆիկացիա, JESD79-3E DDR3/3L-ի համար՝ 16-բիթային ինտերֆեյսով
JEDEC LPDDR2 SDRAM սպեցիֆիկացիա, JESD209-2E LPDDR2-ի համար՝ 16-բիթային ինտերֆեյսով
JEDEC LPDDR3 SDRAM սպեցիֆիկացիա, JESD209-3B LPDDR3-ի համար՝ 16-բիթային ինտերֆեյսով
· Առաջադեմ ժամանակացույց և SDRAM հրամանների գեներատոր · Ծրագրավորվող լրիվ տվյալների լայնություն (16-բիթ) կամ կիսով չափ տվյալների լայնություն (8-բիթ) · Առաջադեմ QoS աջակցություն՝ ընթերցման ժամանակ երեք տրաֆիկի դասով և գրման ժամանակ երկու տրաֆիկի դասով · Ընտրանքներ՝ ցածր առաջնահերթության տրաֆիկի սովից խուսափելու համար · Երաշխավորված համահունչություն գրելու-կարդալուց հետո (WAR) և կարդալ-գրելուց հետո (RAW) ռեժիմների համար
AXI միացքներ · Ծրագրավորվող աջակցություն պոռթկման տևողության տարբերակների համար (4, 8, 16) · Գրառումների համադրություն՝ նույն հասցեին բազմաթիվ գրառումները համադրելու համար
մեկ գրություն · Միակ կարգի կոնֆիգուրացիա

DS13875 Rev 5

21/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

· Ծրագրավորվող ժամանակի ընթացքում գործարքների բացակայության պատճառով SDRAM-ի ավտոմատ անջատման և անջատման աջակցություն
· Գործարքի ժամանման բացակայության պատճառով ավտոմատ ժամացույցի կանգառի (LPDDR2/3) մուտքի և ելքի աջակցություն
· Աջակցություն ավտոմատ ցածր էներգիայի ռեժիմի աշխատանքին, որը պայմանավորված է ծրագրավորվող ժամանակի գործարքների ժամանման բացակայությամբ՝ ապարատային ցածր էներգիայի ինտերֆեյսի միջոցով
· Ծրագրավորվող էջերի քաղաքականություն · Ավտոմատ կամ ծրագրային ապահովման վերահսկողության ներքո ինքնաթարմացման մուտքի և ելքի աջակցություն · Ծրագրային ապահովման վերահսկողության ներքո խորը անջատման մուտքի և ելքի աջակցություն (LPDDR2 և
LPDDR3) · Ծրագրային ապահովման վերահսկողության ներքո SDRAM ռեժիմի ռեգիստրների հստակ թարմացումների աջակցություն · Հասցեների քարտեզագրման ճկուն տրամաբանություն՝ տողերի, սյուների և այլնի կիրառման համար հատուկ քարտեզագրման հնարավորություն ընձեռելու համար։
բանկի բիթեր · Օգտատիրոջ կողմից ընտրվող թարմացման կառավարման տարբերակներ · DDRPERFM-ի հետ կապված բլոկ՝ կատարողականի մոնիթորինգի և կարգավորման համար
DDRCTRL-ը և DDRPHYC-ը կարող են սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։
DDDMCE-ի (DDR հիշողության գաղտնագրման շարժիչ) հիմնական առանձնահատկությունները ներկայացված են ստորև. · AXI համակարգի ավտոբուսի գլխավոր/ենթակա ինտերֆեյսներ (64-բիթ) · Ներկառուցված firewall-ի վրա հիմնված ներկառուցված կոդավորում (գրառումների համար) և վերծանում (ընթերցումների համար)
ծրագրավորում · Յուրաքանչյուր տարածաշրջանում երկու կոդավորման ռեժիմ (առավելագույնը մեկ տարածաշրջան). կոդավորում չկա (շրջանցման ռեժիմ),
բլոկային գաղտնագրման ռեժիմ · Տարածաշրջանների սկիզբը և ավարտը սահմանված են 64 կիլոբայթ հատիկավորությամբ · Լռելյայն զտում (տարածաշրջան 0). ցանկացած մուտքի իրավունք տրված է · Տարածաշրջանի մուտքի զտում. ոչ մեկը
Աջակցվող բլոկային գաղտնագիր՝ AES Աջակցվող շղթայական ռեժիմ · AES գաղտնագրով բլոկային ռեժիմը համատեղելի է NIST FIPS հրատարակության 197-րդ առաջադեմ գաղտնագրման ստանդարտում (AES) նշված ECB ռեժիմի հետ՝ https://keccak.team կայքում հրապարակված Keccak-400 ալգորիթմի վրա հիմնված բանալու ածանցման ֆունկցիայով։ webկայք։ · Միայն գրելու և կողպվող գլխավոր բանալիների գրանցամատյանների մեկ հավաքածու · AHB կոնֆիգուրացիայի միացք, արտոնյալ տեղեկացված

22/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.4

TrustZone հասցեի տարածքի կարգավորիչ DDR (TZC)-ի համար

TZC-ն օգտագործվում է DDR կառավարիչի ընթերցման/գրելու մուտքերը զտելու համար՝ համաձայն TrustZone իրավունքների և ըստ ոչ անվտանգ գլխավորի (NSAID)՝ մինչև ինը ծրագրավորվող տարածաշրջաններում. · Կազմաձևումը աջակցվում է միայն վստահելի ծրագրաշարի կողմից · Մեկ ֆիլտրի միավոր · Ինը տարածաշրջաններ.
0 շրջանը միշտ միացված է և ընդգրկում է ամբողջ հասցեների տիրույթը: 1-ից 8 շրջաններն ունեն ծրագրավորվող բազային/վերջնական հասցե և կարող են նշանակվել
Ֆիլտրերից որևէ մեկը կամ երկուսն էլ։ · Անվտանգ և ոչ անվտանգ մուտքի թույլտվություններ, որոնք ծրագրավորված են յուրաքանչյուր տարածաշրջանի համար · Ոչ անվտանգ մուտքերը, որոնք զտված են NSAID-ի համաձայն · Նույն ֆիլտրով կառավարվող տարածաշրջանները չպետք է համընկնեն · Սխալի և/կամ ընդհատման հետ կապված ձախողման ռեժիմներ · Ընդունման հնարավորություն = 256 · Յուրաքանչյուր ֆիլտրի միացման և անջատման դարպասապահի տրամաբանություն · Սպեկուլյատիվ մուտքեր

DS13875 Rev 5

23/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.5

Բեռնման ռեժիմներ

Գործարկման ժամանակ ներքին բեռնման ROM-ի կողմից օգտագործվող բեռնման աղբյուրը ընտրվում է BOOT pin-ի և OTP բայթերի միջոցով։

Աղյուսակ 2. Բեռնման ռեժիմներ

BOOT2 BOOT1 BOOT0 Սկզբնական բեռնման ռեժիմ

Մեկնաբանություններ

Սպասեք մուտքային կապի վրա՝

0

0

0

UART և USB(1)

ԱՄՆ-ի ստանդարտ կոնտակտների վրա՝ ...

USB բարձր արագությամբ սարք OTG_HS_DP/DM միացումների վրա (2)

0

0

1 հաջորդական NOR ֆլեշ (3) հաջորդական NOR ֆլեշ QUADSP-ի վրա (5)

0

1

0

e·MMC(3)

e·MMC SDMMC2-ի վրա (լռելյայն)(5)(6)

0

1

1

NAND ֆլեշ (3)

SLC NAND ֆլեշ կրիչ FMC-ի վրա

1

0

0

Զարգացման բեռնում (առանց ֆլեշ հիշողության բեռնման)

Օգտագործվում է ֆլեշ հիշողությունից բեռնավորման առանց վրիպազերծման հասանելիություն ստանալու համար (4)

1

0

1

SD քարտ (3)

SD քարտ SDMMC1-ի վրա (լռելյայն)(5)(6)

Սպասեք մուտքային կապի վրա՝

1

1

0 UART և USB(1)(3) USART3/6 և UART4/5/7/8՝ լռելյայն միացումների վրա

USB բարձր արագությամբ սարք OTG_HS_DP/DM միացումների վրա (2)

1

1

1 հաջորդական NAND ֆլեշ (3) հաջորդական NAND ֆլեշ QUADSP (5)-ի վրա

1. Կարող է անջատվել OTP կարգավորումներով։ 2. USB-ն պահանջում է HSE ժամացույց/բյուրեղապակյա (տե՛ս AN5474-ը՝ OTP կարգավորումներով և առանց դրանց աջակցվող հաճախականությունների համար)։ 3. Բեռնման աղբյուրը կարող է փոխվել OTP կարգավորումներով (օրինակ՝ampՍկզբնական բեռնումը SD քարտի վրա, ապա e·MMC OTP կարգավորումներով): 4. Cortex®-A7 միջուկը անվերջ ցիկլի մեջ է՝ PA13-ը միացնելով/անջատելով: 5. OTP-ի միջոցով կարող են փոփոխվել լռելյայն pin-երը: 6. Այլընտրանքորեն, OTP-ի միջոցով կարող է ընտրվել այս լռելյայնից տարբեր SDMMC ինտերֆեյս:

Չնայած ցածր մակարդակի բեռնումը կատարվում է ներքին ժամացույցների միջոցով, ST-ի կողմից մատակարարվող ծրագրային փաթեթները, ինչպես նաև հիմնական արտաքին ինտերֆեյսները, ինչպիսիք են DDR-ն, USB-ն (բայց ոչ միայն), պահանջում են բյուրեղ կամ արտաքին օսցիլյատոր, որը միացված է HSE միացումներին։
HSE միացումների միացման և աջակցվող հաճախականությունների վերաբերյալ սահմանափակումների և առաջարկությունների համար տե՛ս RM0475 «STM32MP13xx առաջադեմ Arm®-ի վրա հիմնված 32-բիթային MPU-ներ» կամ AN5474 «STM32MP13xx գծերի սարքավորումների մշակում» հոդվածները։

24/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.6

Էլեկտրամատակարարման կառավարում

3.6.1
Զգուշացում.

Էլեկտրամատակարարման սխեման
· VDD-ն մուտքերի/ելքերի հիմնական սնուցման աղբյուրն է, և ներքին մասը սպասման ռեժիմում սնուցվում է։ Օգտակար ծավալtagԼարման միջակայքը 1.71 Վ-ից մինչև 3.6 Վ է (տիպիկ՝ 1.8 Վ, 2.5 Վ, 3.0 Վ կամ 3.3 Վ):
VDD_PLL-ը և VDD_ANA-ն պետք է աստղաձև միացված լինեն VDD-ին։ · VDDCPU-ն Cortex-A7 պրոցեսորի համար նախատեսված հատորն է։tagէլեկտրոնային մատակարարում, որի արժեքը կախված է
ցանկալի CPU հաճախականություն։ 1.22 Վ-ից մինչև 1.38 Վ աշխատանքային ռեժիմում։ VDD-ն պետք է առկա լինի VDDPU-ից առաջ։ · VDDCORE-ը հիմնական թվային ծավալն է։tagև սովորաբար անջատվում է սպասման ռեժիմում։ ՀատորtagԼարման միջակայքը աշխատանքային ռեժիմում 1.21 Վ-ից մինչև 1.29 Վ է: VDD-ն պետք է առկա լինի VDDCORE-ից առաջ: · VBAT միացումը կարող է միացվել արտաքին մարտկոցին (1.6 Վ < VBAT < 3.6 Վ): Եթե արտաքին մարտկոց չի օգտագործվում, այս միացումը պետք է միացված լինի VDD-ին: · VDDA-ն անալոգային է (ADC/VREF), մատակարարման ծավալըtage (1.62 Վ-ից մինչև 3.6 Վ): Ներքին VREF+-ի օգտագործման համար անհրաժեշտ է VDDA, որը հավասար է կամ ավելի բարձր է, քան VREF+ + 0.3 Վ-ն: · VDDA1V8_REG միացումը ներքին կարգավորիչի ելքն է, որը ներքինորեն միացված է USB PHY-ին և USB PLL-ին: Ներքին VDDA1V8_REG կարգավորիչը միացված է լռելյայնորեն և կարող է կառավարվել ծրագրային ապահովմամբ: Այն միշտ անջատվում է սպասման ռեժիմում:
BYPASS_REG1V8 կոնկրետ պինդը երբեք չպետք է լողացող մնա։ Այն պետք է միացված լինի կամ VSS-ին, կամ VDD-ին՝ vol-ը միացնելու կամ անջատելու համար։tagկարգավորիչ։ Երբ VDD = 1.8 Վ, պետք է սահմանվի BYPASS_REG1V8-ը։ · VDDA1V1_REG պինդը ներքին կարգավորիչի ելքն է, որը ներքինորեն միացված է USB PHY-ին։ Ներքին VDDA1V1_REG կարգավորիչը միացված է լռելյայնորեն և կարող է կառավարվել ծրագրային ապահովմամբ։ Այն միշտ անջատվում է սպասման ռեժիմում։
· VDD3V3_USBHS-ը USB բարձր արագության սնուցման աղբյուր է։ Հատորtagտիրույթը 3.07 Վ-ից մինչև 3.6 Վ է:
VDD3V3_USBHS-ը չպետք է առկա լինի, եթե VDDA1V8_REG-ը առկա չէ, հակառակ դեպքում STM32MP133C/F-ի վրա կարող է առաջանալ մշտական ​​վնաս: Սա պետք է ապահովվի PMIC դասակարգման կարգով կամ արտաքին բաղադրիչով՝ դիսկրետ բաղադրիչով էլեկտրամատակարարման ներդրման դեպքում:
· VDDSD1-ը և VDDSD2-ը համապատասխանաբար SDMMC1 և SDMMC2 SD քարտի սնուցման աղբյուրներ են՝ գերբարձր արագության ռեժիմն ապահովելու համար։
· VDDQ_DDR-ը DDR IO սնուցումն է: 1.425 Վ-ից մինչև 1.575 Վ՝ DDR3 հիշողությունների միացման համար (տիպիկ՝ 1.5 Վ):
1.283 Վ-ից մինչև 1.45 Վ DDR3L հիշողությունների միացման համար (տիպիկ՝ 1.35 Վ)
1.14 Վ-ից մինչև 1.3 Վ՝ LPDDR2 կամ LPDDR3 հիշողությունների միացման համար (տիպիկ՝ 1.2 Վ)
Միացման և անջատման փուլերի ընթացքում պետք է պահպանվեն էներգիայի հաջորդականության հետևյալ պահանջները.
· Երբ VDD-ն 1 Վ-ից ցածր է, մյուս սնուցման աղբյուրները (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) պետք է մնան VDD + 300 մՎ-ից ցածր։
· Երբ VDD-ը 1 Վ-ից բարձր է, բոլոր սնուցման աղբյուրները անկախ են:
Անջատման փուլում VDD-ն կարող է ժամանակավորապես ավելի ցածր լինել, քան մյուս մատակարարումների դեպքում, միայն այն դեպքում, եթե STM32MP133C/F-ին մատակարարվող էներգիան մնում է 1 մՋ-ից ցածր։ Սա թույլ է տալիս արտաքին անջատիչ կոնդենսատորները լիցքաթափվել տարբեր ժամանակային հաստատուններով անջատման անցումային փուլում։

DS13875 Rev 5

25/219
48

Ֆունկցիոնալ ավարտվածview
V 3.6
VBOR0 1

Նկար 2. Միացման/անջատման հաջորդականություն

STM32MP133C/F

VDDX (1) VDD

3.6.2
Նշում. 26/219

0.3

Միացում

Գործառնական ռեժիմ

Անջատում

ժամանակ

Անվավեր մատակարարման տարածք

VDDX < VDD + 300 mV

VDDX անկախ VDD-ից

MSv47490V1

1. VDDX-ը վերաբերում է VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR-ից ցանկացած էլեկտրամատակարարման համակարգի:

Էլեկտրամատակարարման վերահսկիչ

Սարքերն ունեն ինտեգրված միացման-վերագործարկման (POR)/անջատման-վերագործարկման (PDR) սխեմա, որը զուգորդված է լարման անկման-վերագործարկման (BOR) սխեմայի հետ։
· Միացման վերագործարկում (POR)
POR վերահսկիչը վերահսկում է VDD-ի էլեկտրամատակարարումը և համեմատում այն ​​ֆիքսված շեմի հետ: Սարքերը մնում են վերագործարկման ռեժիմում, երբ VDD-ն ցածր է այս շեմից, · Անջատման վերագործարկում (PDR)
PDR վերահսկիչը վերահսկում է VDD-ի էներգամատակարարումը: Վերագործարկում է կատարվում, երբ VDD-ն իջնում ​​է ֆիքսված շեմից ցածր:
· Բեռնախցիկի լարման վերագործարկում (BOR)
BOR վերահսկիչը վերահսկում է VDD-ի էլեկտրամատակարարումը: Ընտրանքային բայթերի միջոցով կարելի է կարգավորել BOR-ի երեք շեմ (2.1-ից մինչև 2.7 Վ): Վերագործարկում է կատարվում, երբ VDD-ն իջնում ​​է այս շեմից ցածր:
· VDDCORE-ի վերագործարկում միացման ժամանակ (POR_VDDCORE) POR_VDDCORE վերահսկիչը վերահսկում է VDDCORE-ի սնուցման աղբյուրը և համեմատում այն ​​ֆիքսված շեմի հետ: VDDCORE տիրույթը մնում է վերագործարկման ռեժիմում, երբ VDDCORE-ը ցածր է այս շեմից:
· VDDCORE-ի անջատման վերագործարկում (PDR_VDDCORE) PDR_VDDCORE վերահսկիչը վերահսկում է VDDCORE-ի էլեկտրամատակարարումը: VDDCORE տիրույթի վերագործարկումը տեղի է ունենում, երբ VDDCORE-ը իջնում ​​է ֆիքսված շեմից ցածր:
· VDDCPU-ի միացման վերագործարկում (POR_VDDCPU) POR_VDDCPU վերահսկիչը վերահսկում է VDDCPU-ի սնուցման աղբյուրը և համեմատում այն ​​ֆիքսված շեմի հետ: VDDCPU տիրույթը մնում է վերագործարկման ռեժիմում, երբ VDDCORE-ը ցածր է այս շեմից:
PDR_ON pin-ը նախատեսված է STMicroelectronics-ի արտադրական թեստերի համար և միշտ պետք է միացված լինի VDD-ին ծրագրում։

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.7

Ցածր էներգիայի ռազմավարություն

STM32MP133C/F-ի էներգիայի սպառումը նվազեցնելու մի քանի եղանակ կա. · Նվազեցրեք դինամիկ էներգիայի սպառումը՝ դանդաղեցնելով պրոցեսորի ժամացույցները և/կամ
ավտոբուսային մատրիցային ժամացույցներ և/կամ առանձին ծայրամասային ժամացույցների կառավարում: · Խնայեք էներգիայի սպառումը, երբ պրոցեսորը անգործունակ է, ընտրելով առկա ցածր-
էներգիայի ռեժիմները՝ ըստ օգտատիրոջ ծրագրի կարիքների։ Սա թույլ է տալիս հասնել լավագույն փոխզիջմանը՝ կարճ մեկնարկի ժամանակի, ցածր էներգիայի սպառման, ինչպես նաև առկա արթնացման աղբյուրների միջև։ · Օգտագործեք DVFS-ը (դինամիկ ծավալիtage և հաճախականության մասշտաբավորում) աշխատանքային կետեր, որոնք անմիջականորեն կառավարում են պրոցեսորի ժամացույցի հաճախականությունը, ինչպես նաև VDDCPU ելքային սնուցումը։
Աշխատանքային ռեժիմները թույլ են տալիս կառավարել ժամացույցի բաշխումը համակարգի տարբեր մասերին և համակարգի հզորությունը։ Համակարգի աշխատանքային ռեժիմը կառավարվում է MPU ենթահամակարգի կողմից։
MPU ենթահամակարգի էներգախնայողության ռեժիմները ներկայացված են ստորև՝ · CSleep. CPU-ի ժամացույցները կանգ են առնում, և ծայրամասային(ներ)ի ժամացույցը գործում է որպես
նախկինում կարգավորված է RCC-ում (վերագործարկման և ժամացույցի կարգավորիչ): · CStop: CPU ծայրամասային(ներ)ի ժամացույցները կանգ են առել: · CStandby: VDDCPU OFF
CSleep և CStop էներգախնայողության ռեժիմները մուտքագրվում են CPU-ի կողմից՝ WFI (սպասել ընդհատման) կամ WFE (սպասել իրադարձության) հրահանգները կատարելիս։
Համակարգի աշխատանքային ռեժիմները հետևյալն են՝ · Աշխատեցնել (համակարգը իր ամբողջ հզորությամբ, VDDCORE, VDDCPU և ժամացույցները միացված են) · Կանգնեցնել (ժամացույցները անջատված են) · LP-Կանգնեցնել (ժամացույցները անջատված են) · LPLV-Կանգնեցնել (ժամացույցները անջատված են, VDDCORE-ի և VDDCPU-ի սնուցման մակարդակը կարող է իջեցվել) · LPLV-Կանգնեցնել 2 (VDDCPU անջատված է, VDDCORE-ը իջեցված է, և ժամացույցները անջատված են) · Սպասման ռեժիմ (VDDCPU, VDDCORE և ժամացույցները անջատված են)

Աղյուսակ 3. Համակարգի և պրոցեսորի աշխատանքի ռեժիմ

Համակարգի սնուցման ռեժիմ

CPU

Գործարկման ռեժիմ

CRun կամ CSleep

Կանգնեցման ռեժիմ՝ LP-Կանգնեցման ռեժիմ՝ LPLV-Կանգնեցման ռեժիմ՝ LPLV-Կանգնեցման ռեժիմ՝ 2 ռեժիմ
Սպասման ռեժիմ

CStop կամ CStandby CStandby

3.8

Վերականգնել և ժամացույցի կարգավորիչ (RCC)

Ժամացույցի և վերագործարկման կարգավորիչը կառավարում է բոլոր ժամացույցների գեներացիան, ինչպես նաև ժամացույցի դարպասավորումը, ինչպես նաև համակարգի և ծայրամասային սարքերի վերագործարկումների կառավարումը: RCC-ն ապահովում է բարձր ճկունություն ժամացույցի աղբյուրների ընտրության հարցում և թույլ է տալիս կիրառել ժամացույցի հարաբերակցություններ՝ էներգիայի սպառումը բարելավելու համար: Բացի այդ, որոշ կապի ծայրամասային սարքերի վրա, որոնք կարող են աշխատել

DS13875 Rev 5

27/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.8.1 3.8.2

Երկու տարբեր ժամացույցի տիրույթներ (կամ ավտոբուսային ինտերֆեյսի ժամացույց, կամ միջուկային ծայրամասային ժամացույց), համակարգի հաճախականությունը կարող է փոխվել առանց բոդրատի արագությունը փոփոխելու։
Ժամացույցի կառավարում
Սարքերը ներկառուցված են չորս ներքին օսցիլյատորներով, երկու արտաքին բյուրեղով կամ ռեզոնատորով օսցիլյատորներով, երեք արագ մեկնարկի ժամանակով ներքին օսցիլյատորներով և չորս PLL-ներով։
RCC-ն ստանում է հետևյալ ժամացույցի աղբյուրի մուտքային ազդանշանները՝ · Ներքին օսցիլյատորներ՝
64 ՄՀց HSI ժամացույց (1% ճշգրտություն) 4 ՄՀց CSI ժամացույց 32 կՀց LSI ժամացույց · Արտաքին օսցիլյատորներ՝ 8-48 ՄՀց HSE ժամացույց 32.768 կՀց LSE ժամացույց
RCC-ն տրամադրում է չորս PLL՝ · PLL1, որը նախատեսված է պրոցեսորի ժամանակացույցի համար · PLL2, որը տրամադրում է.
AXI-SS-ի ժամացույցներ (ներառյալ APB4, APB5, AHB5 և AHB6 կամուրջները) DDR ինտերֆեյսի ժամացույցներ · PLL3-ը ապահովում է՝ բազմաշերտ AHB-ի և ծայրամասային ավտոբուսային մատրիցի ժամացույցներ (ներառյալ APB1-ը),
APB2, APB3, APB6, AHB1, AHB2 և AHB4) ծայրամասային սարքերի համար նախատեսված միջուկային ժամացույցներ · PLL4-ը նախատեսված է տարբեր ծայրամասային սարքերի համար միջուկային ժամացույցների ստեղծման համար
Համակարգը մեկնարկում է HSI ժամացույցի վրա։ Այնուհետև օգտատիրոջ ծրագիրը կարող է ընտրել ժամացույցի կարգավորումը։
Համակարգի վերագործարկման աղբյուրներ
Միացման վերագործարկումը նախնականացնում է բոլոր գրանցամատյանները, բացառությամբ debug-ի, RCC-ի մի մասի, RTC-ի մի մասի և սնուցման կարգավորիչի կարգավիճակի գրանցամատյանների, ինչպես նաև Backup սնուցման տիրույթի։
Ծրագրի վերագործարկումը ստեղծվում է հետևյալ աղբյուրներից մեկից՝ · NRST վահանակից վերագործարկում · POR և PDR ազդանշանից վերագործարկում (սովորաբար կոչվում է միացման վերագործարկում) · BOR-ից վերագործարկում (սովորաբար կոչվում է լարման անկում) · անկախ վերահսկիչ 1-ից վերագործարկում · անկախ վերահսկիչ 2-ից վերագործարկում · ծրագրային համակարգի վերագործարկում Cortex-A7-ից (CPU) · HSE-ի խափանում, երբ ժամացույցի անվտանգության համակարգի գործառույթը ակտիվացված է
Համակարգի վերագործարկումը կատարվում է հետևյալ աղբյուրներից մեկից՝ · ծրագրի վերագործարկում · POR_VDDCORE ազդանշանի վերագործարկում · սպասման ռեժիմից աշխատանքային ռեժիմ դուրս գալ

28/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

MPU պրոցեսորի վերագործարկումը կատարվում է հետևյալ աղբյուրներից մեկից՝ · համակարգի վերագործարկում · ամեն անգամ, երբ MPU-ն դուրս է գալիս CStandby ռեժիմից · Cortex-A7-ից (CPU) MPU ծրագրային վերագործարկում

3.9

Ընդհանուր նշանակության մուտքեր/ելքեր (GPIO)

GPIO միացումներից յուրաքանչյուրը կարող է կարգավորվել ծրագրային ապահովմամբ որպես ելք (մղիչ-քաշող կամ բաց-դրեյն, վերև կամ ներքև քաշելու հնարավորությամբ կամ առանց դրա), որպես մուտք (վերև կամ ներքև քաշելու հնարավորությամբ կամ առանց դրա) կամ որպես ծայրամասային այլընտրանքային ֆունկցիա։ GPIO միացումների մեծ մասը համատեղ օգտագործվում է թվային կամ անալոգային այլընտրանքային ֆունկցիաների հետ։ Բոլոր GPIO-ները կարող են աշխատել բարձր հոսանքի հետ և ունեն արագության ընտրություն՝ ներքին աղմուկը, էներգիայի սպառումը և էլեկտրամագնիսական ճառագայթումը ավելի լավ կառավարելու համար։
Վերագործարկումից հետո բոլոր GPIO-ները գտնվում են անալոգային ռեժիմում՝ էներգիայի սպառումը նվազեցնելու համար։
Մուտք/Ելք կոնֆիգուրացիան կարող է կողպվել անհրաժեշտության դեպքում՝ հետևելով որոշակի հաջորդականության՝ մուտք/ելք գրանցամատյաններում կեղծ գրառումներից խուսափելու համար։
Բոլոր GPIO քորոցները կարող են անհատապես սահմանվել որպես անվտանգ, ինչը նշանակում է, որ այս GPIO-ներին և դրանց հետ կապված անվտանգ սարքերին ծրագրային ապահովման մուտքը սահմանափակված է CPU-ի վրա աշխատող անվտանգ ծրագրակազմով։

3.10
Նշում.

TrustZone պաշտպանության կարգավորիչ (ETZPC)
ETZPC-ն օգտագործվում է ծրագրավորվող անվտանգության ատրիբուտներով (ապահովելի ռեսուրսներ) ավտոբուսի գլխավոր և ստրուկների TrustZone անվտանգությունը կարգավորելու համար։ Օրինակ՝ · Կարող է ծրագրավորվել չիպի վրա տեղադրված SYSRAM անվտանգ տարածքի չափը։ · AHB և APB ծայրամասային սարքերը կարող են դառնալ անվտանգ կամ ոչ անվտանգ։ · AHB SRAM-ը կարող է դառնալ անվտանգ կամ ոչ անվտանգ։
Ըստ լռելյայնի, SYSRAM-ը, AHB SRAM-ը և անվտանգ ծայրամասային սարքերը կարգավորված են միայն անվտանգ մուտքի համար, ուստի դրանք հասանելի չեն ոչ անվտանգ հիմնական սարքերի, ինչպիսիք են DMA1/DMA2-ը, կողմից։

DS13875 Rev 5

29/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.11

Ավտոբուսային միջկապի մատրից
Սարքերը ներառում են AXI ավտոբուսային մատրից, մեկ հիմնական AHB ավտոբուսային մատրից և ավտոբուսային կամուրջներ, որոնք թույլ են տալիս ավտոբուսի գլխավոր կարգավորիչներին փոխկապակցված լինել ավտոբուսային ստրուկների հետ (տե՛ս ստորև բերված նկարը, կետերը ներկայացնում են միացված գլխավոր/ստրուկ միացումները):
Նկար 3. STM32MP133C/F ավտոբուսային մատրից

MDMA

SDMMC2

SDMMC1

DBG MLAHB միջկապակցված USBH-ից

CPU

ETH1 ETH2

128-բիթ

ԱՔՍԻՄ

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Լռելյայն ստրուկ AXIMC

NIC-400 AXI 64 բիթ 266 ՄՀց – 10 գլխավոր / 10 ստրուկ

AXIM միջկապակցման DMA1 DMA2 USBO DMA3-ից

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 միջմիավոր AHB 32 բիթ 209 ՄՀց – 8 գլխավոր / 6 ստրուկ

DDRCTRL 533 ՄՀց AHB կամուրջ դեպի AHB6 MLAHB փոխկապակցում FMC/NAND QUADSPI SYSRAM 128 ԿԲ ROM 128 ԿԲ AHB կամուրջ դեպի AHB5 APB կամուրջ դեպի APB5 APB կամուրջ դեպի DBG APB
AXI 64 համաժամանակյա գլխավոր պորտ AXI 64 համաժամանակյա ստրուկ պորտ AXI 64 ասինխրոն գլխավոր պորտ AXI 64 ասինխրոն ստրուկ պորտ AHB 32 համաժամանակյա գլխավոր պորտ AHB 32 համաժամանակյա ստրուկ պորտ AHB 32 ասինխրոն գլխավոր պորտ AHB 32 ասինխրոն ստրուկ պորտ
Կամուրջ դեպի AHB2, SRAM1, SRAM2, SRAM3, AXIM-ի միջկապ, կամուրջ դեպի AHB4
MSv67511V2

ՄԼԱՀԲ

30/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.12

DMA կարգավորիչներ
Սարքերը ներառում են հետևյալ DMA մոդուլները՝ CPU-ի ակտիվությունը բեռնաթափելու համար. · գլխավոր ուղղակի հիշողության մուտք (MDMA)
MDMA-ն բարձր արագությամբ DMA կառավարիչ է, որը պատասխանատու է հիշողության բոլոր տեսակի փոխանցումների համար (ծայրամասայինից հիշողություն, հիշողությունից հիշողություն, հիշողությունից ծայրամասային), առանց որևէ CPU-ի գործողության: Այն ունի գլխավոր AXI ինտերֆեյս: MDMA-ն կարող է միանալ մյուս DMA կառավարիչներին` ստանդարտ DMA հնարավորությունները ընդլայնելու համար, կամ կարող է անմիջապես կառավարել ծայրամասային DMA հարցումները: 32 ալիքներից յուրաքանչյուրը կարող է կատարել բլոկային փոխանցումներ, կրկնվող բլոկային փոխանցումներ և կապակցված ցուցակային փոխանցումներ: MDMA-ն կարող է կարգավորվել անվտանգ փոխանցումներ կատարելու համար դեպի անվտանգ հիշողություններ: · երեք DMA կառավարիչներ (ոչ անվտանգ DMA1 և DMA2, գումարած անվտանգ DMA3): Յուրաքանչյուր կառավարիչ ունի երկմուտքային AHB, ընդհանուր առմամբ 16 ոչ անվտանգ և ութ անվտանգ DMA ալիք` FIFO-ի վրա հիմնված բլոկային փոխանցումներ կատարելու համար:
Երկու DMAMUX միավորները մուլտիպլեքսավորում և ուղղորդում են DMA ծայրամասային սարքերի հարցումները երեք DMA կարգավորիչներին՝ բարձր ճկունությամբ, մաքսիմալացնելով միաժամանակ կատարվող DMA հարցումների քանակը, ինչպես նաև ստեղծելով DMA հարցումներ ծայրամասային սարքերի ելքային ակտիվացուցիչներից կամ DMA իրադարձություններից։
DMAMUX1-ը կապում է ոչ անվտանգ ծայրամասային սարքերից ստացված DMA հարցումները DMA1 և DMA2 ալիքների հետ։ DMAMUX2-ը կապում է անվտանգ ծայրամասային սարքերից ստացված DMA հարցումները DMA3 ալիքների հետ։

3.13

Ընդլայնված ընդհատումների և իրադարձությունների կառավարիչ (EXTI)
Ընդլայնված ընդհատումների և իրադարձությունների կառավարիչը (EXTI) կառավարում է պրոցեսորի և համակարգի արթնացումը կարգավորելի և ուղղակի իրադարձությունների մուտքերի միջոցով: EXTI-ն արթնացման հարցումներ է ուղարկում սնուցման կառավարմանը և ընդհատման հարցում է առաջացնում GIC-ին, իսկ իրադարձություններ՝ պրոցեսորի իրադարձությունների մուտքին:
EXTI արթնացման հարցումները թույլ են տալիս համակարգը արթնանալ Stop ռեժիմից, իսկ պրոցեսորը՝ արթնանալ CStop և CStandby ռեժիմներից։
Ընդհատման հարցումը և իրադարձության հարցումների ստեղծումը կարող են օգտագործվել նաև Run ռեժիմում։
EXTI-ը ներառում է նաև EXTI IOport ընտրությունը:
Յուրաքանչյուր ընդհատում կամ իրադարձություն կարող է սահմանվել որպես անվտանգ՝ միայն անվտանգ ծրագրաշարի մուտքը սահմանափակելու համար։

3.14

Ցիկլային ավելորդության ստուգման հաշվարկման միավոր (CRC)
CRC (ցիկլային ավելորդության ստուգում) հաշվարկային միավորը օգտագործվում է ծրագրավորվող բազմանդամի միջոցով CRC կոդ ստանալու համար։
Այլ կիրառությունների շարքում, CRC-ի վրա հիմնված տեխնիկաները օգտագործվում են տվյալների փոխանցման կամ պահպանման ամբողջականությունը ստուգելու համար: EN/IEC 60335-1 ստանդարտի շրջանակներում դրանք առաջարկում են ֆլեշ հիշողության ամբողջականությունը ստուգելու միջոց: CRC հաշվարկային միավորը օգնում է հաշվարկել ծրագրային ապահովման ստորագրությունը աշխատանքի ընթացքում, որը համեմատվում է միացման պահին ստեղծված և տվյալ հիշողության մեջ պահված հղման ստորագրության հետ:

DS13875 Rev 5

31/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.15

ճկուն հիշողության կարգավորիչ (FMC)
FMC կարգավորիչի հիմնական առանձնահատկություններն են հետևյալը՝ · Ինտերֆեյս ստատիկ հիշողությամբ քարտեզագրված սարքերի հետ, ներառյալ՝
NOR ֆլեշ հիշողություն Ստատիկ կամ կեղծ-ստատիկ պատահական մուտքի հիշողություն (SRAM, PSRAM) NAND ֆլեշ հիշողություն 4-բիթ/8-բիթ BCH սարքային ECC-ով · 8-, 16-բիթ տվյալների ավտոբուսի լայնություն · Չիպի ընտրության անկախ կառավարում յուրաքանչյուր հիշողության բանկի համար · Յուրաքանչյուր հիշողության բանկի համար անկախ կոնֆիգուրացիա · FIFO գրելու հնարավորություն
FMC կոնֆիգուրացիայի գրանցամատյանները կարող են անվտանգ դառնալ։

3.16

Կրկնակի Quad-SPI հիշողության ինտերֆեյս (QUADSPI)
QUADSPI-ն մասնագիտացված հաղորդակցման ինտերֆեյս է, որը նախատեսված է մեկ, կրկնակի կամ քառակի SPI ֆլեշ հիշողությունների համար։ Այն կարող է աշխատել հետևյալ երեք ռեժիմներից որևէ մեկով՝ · Անուղղակի ռեժիմ. բոլոր գործողությունները կատարվում են QUADSPI գրանցամատյանների միջոցով։ · Կարգավիճակի հարցման ռեժիմ. արտաքին ֆլեշ հիշողության կարգավիճակի գրանցամատյանը պարբերաբար կարդացվում և...
Դրոշակի սահմանման դեպքում կարող է առաջանալ ընդհատում։ · Հիշողության քարտեզագրված ռեժիմ. արտաքին ֆլեշ հիշողությունը քարտեզագրված է հասցեների տարածությանը։
և համակարգի կողմից ընկալվում է որպես ներքին հիշողություն։
Ե՛վ թողունակությունը, և՛ հզորությունը կարող են կրկնապատկվել՝ օգտագործելով կրկնակի ֆլեշ ռեժիմը, որտեղ միաժամանակ մուտք են գործում երկու Quad-SPI ֆլեշ հիշողություններ։
QUADSPI-ն միացված է հապաղման բլոկի (DLYBQS) հետ, որը թույլ է տալիս աջակցել 100 ՄՀց-ից բարձր արտաքին տվյալների հաճախականությանը։
QUADSPI կոնֆիգուրացիայի գրանցամատյանները կարող են անվտանգ լինել, ինչպես նաև դրանց ուշացման բլոկը։

3.17

Անալոգ-թվային փոխարկիչներ (ADC1, ADC2)
Սարքերը ներառում են երկու անալոգ-թվային փոխարկիչներ, որոնց լուծաչափը կարող է կարգավորվել մինչև 12, 10, 8 կամ 6 բիթ: Յուրաքանչյուր ADC համատեղ օգտագործում է մինչև 18 արտաքին ալիք՝ կատարելով փոխակերպումներ մեկ կադրով կամ սկանավորման ռեժիմում: Սկանավորման ռեժիմում ավտոմատ փոխակերպումը կատարվում է անալոգային մուտքերի ընտրված խմբի վրա:
Երկու ADC-ներն էլ ունեն անվտանգ ավտոբուսային ինտերֆեյսներ։
Յուրաքանչյուր ADC կարող է սպասարկվել DMA կարգավորիչի կողմից, այդպիսով թույլ տալով ADC-ի փոխակերպված արժեքների ավտոմատ փոխանցումը նպատակակետային վայր՝ առանց որևէ ծրագրային գործողության։
Բացի այդ, անալոգային հսկիչի գործառույթը կարող է ճշգրիտ վերահսկել փոխակերպված ծավալըtagմեկից, որոշ կամ բոլոր ընտրված ալիքներից: Ընդհատում է առաջանում, երբ փոխարկված voltage-ը ծրագրավորված շեմերից դուրս է։
A/D փոխակերպումը և ժամանակաչափերը համաժամեցնելու համար, ADC-ները կարող են ակտիվացվել TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 և LPTIM3 ժամանակաչափերից որևէ մեկի կողմից։

32/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.18

Ջերմաստիճանի սենսոր
Սարքերը ներկառուցված են ջերմաստիճանի սենսորով, որը ստեղծում է ծավալիtage (VTS), որը գծայինորեն տատանվում է ջերմաստիճանի հետ։ Այս ջերմաստիճանի սենսորը ներքինորեն միացված է ADC2_INP12-ին և կարող է չափել սարքի շրջակա միջավայրի ջերմաստիճանը 40-ից մինչև +125 °C սահմաններում՝ ±2% ճշգրտությամբ։
Ջերմաստիճանի սենսորն ունի լավ գծայինություն, սակայն այն պետք է տրամաչափվի՝ ջերմաստիճանի չափման ընդհանուր լավ ճշգրտություն ստանալու համար: Քանի որ ջերմաստիճանի սենսորի շեղումը տարբերվում է չիպից չիպ՝ գործընթացի տատանումների պատճառով, չտրամաչափված ներքին ջերմաստիճանի սենսորը հարմար է միայն ջերմաստիճանի փոփոխությունները հայտնաբերող կիրառությունների համար: Ջերմաստիճանի սենսորի չափման ճշգրտությունը բարելավելու համար յուրաքանչյուր սարք առանձին գործարանային տրամաչափվում է ST-ի կողմից: Ջերմաստիճանի սենսորի գործարանային տրամաչափման տվյալները ST-ի կողմից պահվում են OTP տարածքում, որը հասանելի է միայն ընթերցման ռեժիմում:

3.19

Թվային ջերմաստիճանի սենսոր (DTS)
Սարքերը ներառում են հաճախականության ելքային ջերմաստիճանի սենսոր: DTS-ը հաշվարկում է հաճախականությունը՝ հիմնվելով LSE-ի կամ PCLK-ի վրա՝ ջերմաստիճանի մասին տեղեկատվություն տրամադրելու համար:
Հետևյալ գործառույթները աջակցվում են՝ · ընդհատումների առաջացում ջերմաստիճանի շեմի միջոցով · արթնացման ազդանշանի առաջացում ջերմաստիճանի շեմի միջոցով

3.20
Նշում.

VBAT գործողություն
VBAT հզորության տիրույթը պարունակում է RTC-ն, պահուստային գրանցամատյանները և պահուստային SRAM-ը։
Մարտկոցի տևողությունը օպտիմալացնելու համար այս հզորության տիրույթը մատակարարվում է VDD-ի կողմից, երբ այն հասանելի է, կամ ծավալի կողմից։tage-ն կիրառվում է VBAT միացման վրա (երբ VDD սնուցում չկա): VBAT սնուցումը միանում է, երբ PDR-ը հայտնաբերում է, որ VDD-ն իջել է PDR մակարդակից ցածր:
ՀատորըtagVBAT միակցիչի վրա գտնվող e-ն կարող է ապահովվել արտաքին մարտկոցի, սուպերկոնդենսատորի կամ անմիջապես VDD-ի միջոցով։ Վերջին դեպքում VBAT ռեժիմը չի գործում։
VBAT գործողությունը ակտիվանում է, երբ VDD-ն բացակայում է։
Այս իրադարձություններից ոչ մեկը (արտաքին ընդհատումներ, T)AMP իրադարձություն կամ RTC տագնապ/իրադարձություններ) կարող են անմիջապես վերականգնել VDD-ի մատակարարումը և սարքը դուրս մղել VBAT գործողությունից։ Այնուամենայնիվ, TAMP իրադարձությունները և RTC տագնապը/իրադարձությունները կարող են օգտագործվել արտաքին սխեմային (սովորաբար PMIC) ազդանշան ստեղծելու համար, որը կարող է վերականգնել VDD-ի մատակարարումը։

DS13875 Rev 5

33/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.21

Հատtagէլեկտրոնային հղման բուֆեր (VREFBUF)
Սարքերը ներկառուցում են հատորtagէլեկտրոնային հղման բուֆեր, որը կարող է օգտագործվել որպես ծավալtagADC-ների համար հղումը, ինչպես նաև հատորըtagարտաքին բաղադրիչների համար հղում VREF+ միակցիչի միջոցով։ VREFBUF-ը կարող է անվտանգ լինել։ Ներքին VREFBUF-ը աջակցում է չորս հատորtages: · 1.65 Վ · 1.8 Վ · 2.048 Վ · 2.5 Վ Արտաքին ծավալtagՀղումը կարող է տրամադրվել VREF+ միակցիչի միջոցով, երբ ներքին VREFBUF-ը անջատված է։
Նկար 4. Հատtage հղում բուֆեր

ՎՐԵՖԻՆՏ

+

–

VREF+

VSSA

MSv64430V1

3.22

Սիգմա-դելտա մոդուլյատորի (DFSDM) թվային ֆիլտր
Սարքերը ներկառուցված են մեկ DFSDM՝ երկու թվային ֆիլտրի մոդուլների և չորս արտաքին մուտքային հաջորդական ալիքների (հաղորդիչ-հաղորդիչներ) կամ հերթագայաբար չորս ներքին զուգահեռ մուտքերի աջակցությամբ։
DFSDM-ը արտաքին մոդուլյատորները միացնում է սարքին և կատարում է ստացված տվյալների հոսքերի թվային ֆիլտրացիա։ Մոդուլյատորներն օգտագործվում են անալոգային ազդանշանները թվային-սերիական հոսքերի փոխակերպելու համար, որոնք կազմում են DFSDM-ի մուտքերը։
DFSDM-ը կարող է նաև միանալ PDM (իմպուլսային խտության մոդուլյացիա) միկրոֆոններին և կատարել PDM-ի PCM փոխակերպում և ֆիլտրում (ապարատային արագացում): DFSDM-ն առաջարկում է զուգահեռ տվյալների հոսքի լրացուցիչ մուտքեր ADC-ներից կամ սարքի հիշողությունից (DMA/CPU փոխանցումների միջոցով դեպի DFSDM):
DFSDM ընդունիչ-ընդունիչները աջակցում են մի քանի սերիական ինտերֆեյսի ձևաչափեր (տարբեր մոդուլյատորներ աջակցելու համար): DFSDM թվային ֆիլտրի մոդուլները կատարում են թվային մշակում՝ համաձայն օգտատիրոջ կողմից սահմանված ֆիլտրի պարամետրերի՝ մինչև 24-բիթանոց վերջնական ADC լուծաչափով:

34/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

DFSDM ծայրամասային սարքը աջակցում է. · Չորս մուլտիպլեքսային մուտքային թվային սերիական ալիքներ.
Կարգավորելի SPI ինտերֆեյս՝ տարբեր մոդուլյատորներ միացնելու համար, Կարգավորելի Մանչեսթեր կոդավորված 1-լարային ինտերֆեյս PDM (իմպուլսային խտության մոդուլյացիա), միկրոֆոնի մուտք, առավելագույն մուտքային ժամացույցի հաճախականություն մինչև 20 ՄՀց (10 ՄՀց Մանչեսթերի կոդավորման համար), ժամացույցի ելք մոդուլյատորների համար (0-ից 20 ՄՀց): · Այլընտրանքային մուտքեր չորս ներքին թվային զուգահեռ ալիքներից (մինչև 16-բիթային մուտքային լուծաչափ): Ներքին աղբյուրներ՝ ADC տվյալներ կամ հիշողության տվյալների հոսքեր (DMA): · Երկու թվային ֆիլտրի մոդուլ՝ կարգավորելի թվային ազդանշանի մշակմամբ: Sincx ֆիլտր՝ ֆիլտրի կարգ/տեսակ (1-ից 5), օվերս:ampլինգ հարաբերակցություն (1-ից 1024) ինտեգրատոր՝ օվերներampլինգի հարաբերակցություն (1-ից 256) · Մինչև 24-բիթային ելքային տվյալների լուծաչափ, ստորագրված ելքային տվյալների ձևաչափ · Տվյալների ավտոմատ շեղման ուղղում (շեղումը պահվում է գրանցամատյանում օգտատիրոջ կողմից) · Անընդհատ կամ մեկանգամյա փոխակերպում · Փոխակերպման սկիզբը ակտիվանում է. ծրագրային ապահովման ակտիվացման ներքին ժամանակաչափեր արտաքին իրադարձություններ փոխակերպման սկիզբը համաժամանակյա առաջին թվային ֆիլտրի մոդուլի (DFSDM) հետ · Անալոգային հսկիչ, որը ներառում է. ցածր և բարձր արժեքի տվյալների շեմային գրանցամատյաններ, նվիրված կարգավորելի Sincx թվային ֆիլտր (կարգ = 1-ից 3,
oversampling հարաբերակցություն = 1-ից 32) մուտքագրում վերջնական ելքային տվյալներից կամ ընտրված մուտքային թվային հաջորդական ալիքներից՝ շարունակական մոնիթորինգ՝ անկախ ստանդարտ փոխակերպումից · Կարճ միացման դետեկտոր՝ անալոգային մուտքային հագեցած արժեքները հայտնաբերելու համար (ներքևի և վերևի միջակայք). մինչև 8-բիթային հաշվիչ՝ սերիական տվյալների հոսքի վրա 1-ից 256 հաջորդական 0-ներ կամ 1-եր հայտնաբերելու համար՝ յուրաքանչյուր մուտքային հաջորդական ալիքի անընդհատ մոնիթորինգ · Խափանման ազդանշանի ստեղծում անալոգային հսկիչի իրադարձության կամ կարճ միացման դետեկտորի իրադարձության դեպքում · Ծայրահեղությունների դետեկտոր. ծրագրային ապահովմամբ թարմացված վերջնական փոխակերպման տվյալների նվազագույն և առավելագույն արժեքների պահպանում · DMA հնարավորություն՝ վերջնական փոխակերպման տվյալները կարդալու · Ընդհատումներ. փոխակերպման ավարտ, գերբեռնվածություն, անալոգային հսկիչ, կարճ միացում, մուտքային հաջորդական ալիքի ժամացույցի բացակայություն · «Կանոնավոր» կամ «ներարկված» փոխակերպումներ. «կանոնավոր» փոխակերպումները կարող են պահանջվել ցանկացած պահի կամ նույնիսկ շարունակական ռեժիմով
առանց որևէ ազդեցություն ունենալու «ներարկված» փոխակերպումների ժամանակացույցի վրա՝ ճշգրիտ ժամանակացույցի և բարձր փոխակերպման առաջնահերթության համար «ներարկված» փոխակերպումներ

DS13875 Rev 5

35/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.23

Իրական պատահական թվերի գեներատոր (RNG)
Սարքերը ներառում են մեկ RNG, որը տրամադրում է ինտեգրված անալոգային սխեմայի կողմից ստեղծված 32-բիթանոց պատահական թվեր։
RNG-ն կարող է սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։
Իսկական RNG-ն միանում է պաշտպանված AES և PKA ծայրամասային սարքերին նվիրված ավտոբուսի միջոցով (չի կարդացվում CPU-ի կողմից):

3.24

Գաղտնագրական և հեշ պրոցեսորներ (CRYP, SAES, PKA և HASH)
Սարքերը ներառում են մեկ կրիպտոգրաֆիկ պրոցեսոր, որը աջակցում է առաջադեմ կրիպտոգրաֆիկ ալգորիթմներին, որոնք սովորաբար անհրաժեշտ են գործընկերոջ հետ հաղորդագրություններ փոխանակելիս գաղտնիությունը, նույնականացումը, տվյալների ամբողջականությունը և չհերքումը ապահովելու համար։
Սարքերը նաև ներառում են DPA-ակայուն անվտանգ AES 128 և 256-բիթանոց բանալի (SAES) և PKA ապարատային կոդավորման/վերծանման արագացուցիչ, որի համար նախատեսված ապարատային ավտոբուսը հասանելի չէ պրոցեսորի համար։
CRYP-ի հիմնական առանձնահատկությունները՝ · DES/TDES (տվյալների կոդավորման ստանդարտ/եռակի տվյալների կոդավորման ստանդարտ). ECB (էլեկտրոնային
կոդերի գիրք) և CBC (գաղտնագրերի բլոկների շղթայականացում) շղթայական ալգորիթմներ, 64, 128 կամ 192 բիթանոց բանալի · AES (առաջադեմ կոդավորման ստանդարտ): ECB, CBC, GCM, CCM և CTR (հաշվիչի ռեժիմ) շղթայական ալգորիթմներ, 128, 192 կամ 256 բիթանոց բանալի
Համընդհանուր HASH-ի հիմնական առանձնահատկությունները՝ · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (անվտանգ HASH ալգորիթմներ) · HMAC
Գաղտնագրական արագացուցիչը աջակցում է DMA հարցումների գեներացմանը։
CRYP-ը, SAES-ը, PKA-ն և HASH-ը կարող են սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։

3.25

Բեռնման և անվտանգության, ինչպես նաև OTP-ի վերահսկման (BSEC)
BSEC-ը (բեռնման և անվտանգության և OTP կառավարման) նախատեսված է OTP (միանգամյա ծրագրավորվող) ապահովիչների տուփը կառավարելու համար, որն օգտագործվում է սարքի կարգավորման և անվտանգության պարամետրերի ներդրված ոչ անկայուն պահեստավորման համար: BSEC-ի որոշ մասը պետք է կարգավորվի այնպես, որ հասանելի լինի միայն անվտանգ ծրագրաշարի միջոցով:
BSEC-ը կարող է օգտագործել OTP բառեր SAES-ի (անվտանգ AES) համար HWKEY 256-բիթանոց պահեստավորման համար։

36/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.26

Ժամաչափեր և պահակ շներ
Սարքերը ներառում են երկու առաջադեմ կառավարման ժամանակաչափ, տասը ընդհանուր նշանակության ժամանակաչափ (որոնցից յոթը պաշտպանված են), երկու հիմնական ժամանակաչափ, հինգ ցածր էներգիայի ժամանակաչափ, երկու վերահսկիչ և չորս համակարգային ժամանակաչափ յուրաքանչյուր Cortex-A7-ում։
Բոլոր ժամանակաչափի հաշվիչները կարող են սառեցվել վրիպազերծման ռեժիմում։
Ստորև բերված աղյուսակը համեմատում է առաջադեմ կառավարման, ընդհանուր նշանակության, հիմնական և ցածր էներգասպառման ժամանակաչափերի առանձնահատկությունները։

Ժամաչափի տեսակը

Ժամաչափ

Աղյուսակ 4. Ժամաչափի առանձնահատկությունների համեմատություն

Հակառակ լուծաչափ
tion

Հաշվիչի տեսակը

Նախասանդղակի գործակից

DMA հարցման ստեղծում

Գրանցել/համեմատել ալիքները

Լրացուցիչ արդյունք

Առավելագույն ինտերֆեյս
ժամացույց (ՄՀց)

Մաքս
ժմչփ
ժամացույց (ՄՀց)(1)

Ընդլայնված TIM1, -կառավարման TIM8

16-բիթ

Վերև, ցանկացած ամբողջ թիվ ներքև, 1 վերև/ներքև և 65536 միջև

Այո՛

ԹԻՄ2 ԹԻՄ5

32-բիթ

Վերև, ցանկացած ամբողջ թիվ ներքև, 1 վերև/ներքև և 65536 միջև

Այո՛

ԹԻՄ3 ԹԻՄ4

16-բիթ

Վերև, ցանկացած ամբողջ թիվ ներքև, 1 վերև/ներքև և 65536 միջև

Այո՛

Ցանկացած ամբողջ թիվ

TIM12(2) 16-բիթ

Մինչև 1-ի միջև

Ոչ

Գեներալ

և 65536

նպատակը

TIM13(2) TIM14(2)

16-բիթ

Ցանկացած ամբողջ թիվ 1-ի միջև
և 65536

Ոչ

Ցանկացած ամբողջ թիվ

TIM15(2) 16-բիթ

Մինչև 1-ի միջև

Այո՛

և 65536

TIM16(2) TIM17(2)

16-բիթ

Ցանկացած ամբողջ թիվ 1-ի միջև
և 65536

Այո՛

Հիմնական

ԹԻՄ6, ԹԻՄ7

16-բիթ

Ցանկացած ամբողջ թիվ 1-ի միջև
և 65536

Այո՛

LPTIM1,

Ցածր հզորություն

ԼՊՏԻՄ2(2), ԼՊՏԻՄ3(2),
LPTIM4,

16-բիթ

1, 2, 4, 8, Վերև 16, 32, 64,
128

Ոչ

LPTIM5

6

4

104.5

209

4

Ոչ

104.5

209

4

Ոչ

104.5

209

2

Ոչ

104.5

209

1

Ոչ

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Ոչ

104.5

209

1 (3)

Ոչ

104.5 104.5

1. Ժամաչափի առավելագույն հաճախականությունը մինչև 209 ՄՀց է՝ կախված RCC-ի TIMGxPRE բիթից։ 2. Ապահովվող ժամանակաչափ։ 3. LPTIM-ի վրա գրանցման ալիք չկա։

DS13875 Rev 5

37/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Առաջադեմ կառավարման ժամանակաչափեր (TIM1, TIM8)
Առաջադեմ կառավարման ժամանակաչափերը (TIM1, TIM8) կարելի է դիտարկել որպես եռաֆազ PWM գեներատորներ, որոնք մուլտիպլեքսավորված են 6 ալիքներով: Դրանք ունեն լրացուցիչ PWM ելքեր՝ ծրագրավորվող ներմուծված մեռյալ ժամանակներով: Դրանք կարող են նաև դիտարկվել որպես ամբողջական ընդհանուր նշանակության ժամանակաչափեր: Դրանց չորս անկախ ալիքները կարող են օգտագործվել հետևյալի համար՝ · մուտքի գրանցման · ելքի համեմատության · PWM ստեղծման (եզրային կամ կենտրոնական հավասարեցված ռեժիմներ) · մեկ իմպուլսային ռեժիմի ելքի համար
Եթե ​​դրանք կարգավորվում են որպես ստանդարտ 16-բիթային ժամանակաչափեր, ապա դրանք ունեն նույն հատկանիշները, ինչ ընդհանուր նշանակության ժամանակաչափերը: Եթե դրանք կարգավորվում են որպես 16-բիթային PWM գեներատորներ, ապա դրանք ունեն լիարժեք մոդուլյացիայի հնարավորություն (0-100%):
Առաջադեմ կառավարման ժամանակաչափը կարող է աշխատել ընդհանուր նշանակության ժամանակաչափերի հետ՝ ժամանակաչափի կապի գործառույթի միջոցով՝ համաժամեցման կամ իրադարձությունների շղթայականացման համար։
TIM1-ը և TIM8-ը աջակցում են անկախ DMA հարցումների գեներացմանը։
Ընդհանուր նշանակության ժամանակաչափեր (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F սարքերում ներդրված են տասը համաժամեցվող ընդհանուր նշանակության ժամանակաչափեր (տարբերությունների համար տե՛ս աղյուսակ 4-ը): · TIM2, TIM3, TIM4, TIM5
TIM 2-ը և TIM5-ը հիմնված են 32-բիթանոց ավտոմատ վերաբեռնման վեր/ներքև հաշվիչի և 16-բիթանոց նախաչափիչի վրա, մինչդեռ TIM3-ը և TIM4-ը հիմնված են 16-բիթանոց ավտոմատ վերաբեռնման վեր/ներքև հաշվիչի և 16-բիթանոց նախաչափիչի վրա: Բոլոր ժամանակաչափերն ունեն չորս անկախ ալիք՝ մուտքի գրանցման/ելքի համեմատության, PWM-ի կամ մեկ իմպուլսային ռեժիմի ելքի համար: Սա ամենամեծ փաթեթներում տալիս է մինչև 16 մուտքի գրանցման/ելքի համեմատություն/PWM: Այս ընդհանուր նշանակության ժամանակաչափերը կարող են աշխատել միասին կամ այլ ընդհանուր նշանակության ժամանակաչափերի և առաջադեմ կառավարման ժամանակաչափերի TIM1 և TIM8-ի հետ՝ ժամանակաչափի կապի գործառույթի միջոցով՝ համաժամեցման կամ իրադարձությունների շղթայականացման համար: Այս ընդհանուր նշանակության ժամանակաչափերից ցանկացածը կարող է օգտագործվել PWM ելքեր ստեղծելու համար: TIM2-ը, TIM3-ը, TIM4-ը, TIM5-ը բոլորն ունեն անկախ DMA հարցումների ստեղծում: Դրանք կարող են մշակել քառակուսային (աճողական) կոդավորիչի ազդանշաններ և մեկից չորս Հոլլի էֆեկտի սենսորների թվային ելքեր: · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Այս ժամանակաչափերը հիմնված են 16-բիթանոց ավտոմատ վերաբեռնման հաշվիչի և 16-բիթանոց նախասկալերի վրա: TIM13, TIM14, TIM16 և TIM17-ը ունեն մեկ անկախ ալիք, մինչդեռ TIM12-ը և TIM15-ը ունեն երկու անկախ ալիք՝ մուտքի գրանցման/ելքի համեմատության, PWM կամ մեկ իմպուլսային ռեժիմի ելքի համար: Դրանք կարող են համաժամեցվել TIM2, TIM3, TIM4, TIM5 լիարժեք ընդհանուր նշանակության ժամանակաչափերի հետ կամ օգտագործվել որպես պարզ ժամանակային բազաներ: Այս ժամանակաչափերից յուրաքանչյուրը կարող է սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով:
Հիմնական ժամանակաչափեր (TIM6 և TIM7)
Այս ժամանակաչափերը հիմնականում օգտագործվում են որպես ընդհանուր 16-բիթային ժամանակային բազա։
TIM6-ը և TIM7-ը աջակցում են անկախ DMA հարցումների գեներացմանը։

38/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.26.4
3.26.5 3.26.6

Ցածր հզորության ժամանակաչափեր (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Յուրաքանչյուր ցածր էներգիայի ժամանակաչափ ունի անկախ ժամացույց և աշխատում է նաև կանգառի ռեժիմում, եթե այն կարգավորվում է LSE, LSI կամ արտաքին ժամացույցով: LPTIMx-ը կարող է արթնացնել սարքը կանգառի ռեժիմից:
Այս ցածր էներգիայի ժամանակաչափերը աջակցում են հետևյալ հնարավորությունները՝ · 16-բիթային վերևից հաշվիչ՝ 16-բիթային ավտոմատ վերաբեռնման գրանցամատյանով · 16-բիթային համեմատության գրանցամատյան · Կարգավորելի ելք՝ իմպուլսային, PWM · Անընդհատ/մեկանգամյա ռեժիմ · Ընտրելի ծրագրային/ապարատային մուտքային ակտիվացուցիչ · Ընտրելի ժամացույցի աղբյուր՝
Ներքին ժամացույցի աղբյուր՝ LSE, LSI, HSI կամ APB ժամացույցի արտաքին ժամացույցի աղբյուր LPTIM մուտքի միջոցով (աշխատում է նույնիսկ առանց ներքին ժամացույցի)
աղբյուրը աշխատում է, օգտագործվում է իմպուլսների հաշվիչի ծրագրի կողմից) · Ծրագրավորվող թվային խափանումների ֆիլտր · Կոդավորիչի ռեժիմ
LPTIM2-ը և LPTIM3-ը կարող են սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։
Անկախ վերահսկող մարմիններ (IWDG1, IWDG2)
Անկախ հսկիչը հիմնված է 12-բիթային դաունչաուչերի և 8-բիթային նախասկալերի վրա: Այն կառավարվում է անկախ 32 կՀց ներքին RC (LSI)-ից և, քանի որ այն աշխատում է հիմնական ժամացույցից անկախ, կարող է աշխատել կանգառի և սպասման ռեժիմներում: IWDG-ն կարող է օգտագործվել որպես հսկիչ՝ սարքը վերագործարկելու համար, երբ խնդիր է առաջանում: Այն կարող է կարգավորվել ապարատային կամ ծրագրային ապահովման միջոցով՝ օպցիոն բայթերի միջոցով:
IWDG1-ը կարող է սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։
Ընդհանուր ժամանակաչափեր (Cortex-A7 CNT)
Cortex-A7-ի ներսում ներդրված Cortex-A7 ընդհանուր ժամանակաչափերը սնվում են համակարգի ժամանակի ստեղծման (STGEN) արժեքով։
Cortex-A7 պրոցեսորը տրամադրում է հետևյալ ժամանակաչափերը՝ · ֆիզիկական ժամանակաչափ՝ անվտանգ և ոչ անվտանգ ռեժիմներում օգտագործելու համար
Ֆիզիկական ժամանակաչափի գրանցամատյանները բանկում են՝ անվտանգ և ոչ անվտանգ պատճեններ ապահովելու համար։ · վիրտուալ ժամանակաչափ՝ ոչ անվտանգ ռեժիմներում օգտագործելու համար · ֆիզիկական ժամանակաչափ՝ հիպերվիզորի ռեժիմում օգտագործելու համար
Ընդհանուր ժամանակաչափերը հիշողության մեջ քարտեզագրված ծայրամասային սարքեր չեն և դրանց հասանելիությունը կատարվում է միայն Cortex-A7 համապրոցեսորային հատուկ հրահանգներով (cp15):

3.27

Համակարգի ժամանակաչափի ստեղծում (STGEN)
Համակարգի ժամանակի գեներացումը (STGEN) ստեղծում է ժամանակի հաշվիչի արժեք, որը ապահովում է հետևողական view ժամանակի չափանիշ բոլոր Cortex-A7 ընդհանուր ժամանակաչափերի համար։

DS13875 Rev 5

39/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

Համակարգի ժամանակի գեներացիան ունի հետևյալ հիմնական առանձնահատկությունները՝ · 64-բիթ լայնություն՝ գլորման խնդիրներից խուսափելու համար · Սկսել զրոյից կամ ծրագրավորվող արժեքից · Կառավարման APB ինտերֆեյս (STGENC), որը թույլ է տալիս պահպանել և վերականգնել ժամանակաչափը
անջատման դեպքերի միջև · Միայն ընթերցման APB ինտերֆեյս (STGENR), որը թույլ է տալիս ժամանակաչափի արժեքը կարդալ ոչ-
անվտանգ ծրագրային ապահովում և վրիպազերծման գործիքներ · Ժամանակաչափի արժեքի ավելացում, որը կարող է դադարեցվել համակարգի վրիպազերծման ժամանակ
STGENC-ը կարող է սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։

3.28

Clockամացույց իրական ժամանակում (RTC)
RTC-ն ապահովում է ավտոմատ արթնացում՝ բոլոր էներգախնայողության ռեժիմները կառավարելու համար: RTC-ն անկախ BCD ժամանակաչափ/հաշվիչ է և ապահովում է օրվա ժամի ժամացույց/օրացույց՝ ծրագրավորվող տագնապի ընդհատումներով:
RTC-ն ներառում է նաև պարբերական ծրագրավորվող արթնացման դրոշ՝ ընդհատման հնարավորությամբ։
Երկու 32-բիթանոց գրանցամատյանները պարունակում են վայրկյանները, րոպեները, ժամերը (12 կամ 24-ժամյա ձևաչափով), օրը (շաբաթվա օրը), ամսաթիվը (ամսի օրը), ամիսը և տարին, որոնք արտահայտվում են երկուական կոդավորված տասնորդական ձևաչափով (BCD): Ենթավայրկյանների արժեքը նույնպես հասանելի է երկուական ձևաչափով:
Երկուական ռեժիմը աջակցվում է ծրագրային ապահովման դրայվերների կառավարումը հեշտացնելու համար։
28, 29 (նահանջ տարի), 30 և 31-օրյա ամիսների համար փոխհատուցումները կատարվում են ավտոմատ կերպով: Կարող է կատարվել նաև ամառային ժամանակի փոխհատուցում:
Լրացուցիչ 32-բիթային գրանցամատյանները պարունակում են ծրագրավորվող տագնապի ենթավայրկյանները, վայրկյանները, րոպեները, ժամերը, օրը և ամսաթիվը։
Բյուրեղային օսցիլյատորի ճշգրտության ցանկացած շեղում փոխհատուցելու համար հասանելի է թվային կալիբրացման գործառույթ։
Պահուստային դոմեյնի վերագործարկումից հետո բոլոր RTC գրանցամատյանները պաշտպանված են հնարավոր պարազիտային գրառման մուտքերից և պաշտպանված են անվտանգ մուտքով։
Քանի դեռ մատակարարման ծավալըtagԵթե ​​մնում է աշխատանքային տիրույթում, RTC-ն երբեք չի դադարում՝ անկախ սարքի կարգավիճակից (աշխատանքային ռեժիմ, էներգախնայողության ռեժիմ կամ վերագործարկման փուլում):
RTC-ի հիմնական առանձնահատկություններն են՝ · Օրացույց՝ ենթավայրկյաններով, վայրկյաններով, րոպեներով, ժամերով (12 կամ 24 ձևաչափով), օր (օրվա օր)
շաբաթ), ամսաթիվ (ամսվա օր), ամիս և տարի · Ամառային փոխհատուցում, որը ծրագրավորվում է ծրագրաշարով · Ծրագրավորվող ահազանգ՝ ընդհատման գործառույթով: Ահազանգը կարող է ակտիվացվել ցանկացած
օրացույցի դաշտերի համադրություն: · Ավտոմատ արթնացման սարք, որը ստեղծում է պարբերական դրոշ, որը ակտիվացնում է ավտոմատ արթնացում
ընդհատում · Հղման ժամացույցի հայտնաբերում. կարելի է օգտագործել ավելի ճշգրիտ երկրորդ աղբյուրի ժամացույց (50 կամ 60 Հց)
օգտագործվում է օրացույցի ճշգրտությունը բարձրացնելու համար: · Ճշգրիտ համաժամեցում արտաքին ժամացույցի հետ՝ օգտագործելով վայրկյանների ընթացքում անցման գործառույթը: · Թվային տրամաչափման սխեմա (պարբերական հաշվիչի ուղղում). 0.95 ppm ճշգրտություն, ստացված
մի քանի վայրկյան տևողությամբ կալիբրացման պատուհան

40/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

· Timestamp իրադարձությունների պահպանման ֆունկցիա · SWKEY-ի պահպանում RTC պահուստային գրանցամատյաններում՝ SAE-ին ուղիղ մուտքով (ոչ
(կարելի է կարդալ CPU-ի կողմից) · Քողարկվող ընդհատումներ/իրադարձություններ՝
Զարթուցիչ A Զարթուցիչ B Արթնացման ընդհատման ժամանակացույցamp · TrustZone աջակցություն. RTC լիովին անվտանգ տագնապ A, տագնապ B, արթնացման ժամանակաչափ և ժամանակացույցamp անհատական ​​անվտանգ կամ ոչ անվտանգ
RTC կարգավորումը կատարվել է անվտանգ և ոչ անվտանգ կարգավորումներում

3.29

Tamper և պահուստային գրանցամատյաններ (TAMP)
32 x 32-բիթային պահուստային գրանցամատյանները պահպանվում են բոլոր էներգախնայողության ռեժիմներում, ինչպես նաև VBAT ռեժիմում։ Դրանք կարող են օգտագործվել զգայուն տվյալներ պահելու համար, քանի որ դրանց պարունակությունը պաշտպանված է at-ով։amper հայտնաբերման միացում։
Յոթ տampմուտքային քորոցներ և հինգ tampելքային քորոցները հասանելի են հակա-t-ի համարamper հայտնաբերում։ Արտաքին t-նamper քորոցները կարող են կարգավորվել եզրերի հայտնաբերման, եզրերի և մակարդակի, ֆիլտրով մակարդակի հայտնաբերման կամ ակտիվ t-ի համար։ampորը բարձրացնում է անվտանգության մակարդակը՝ ավտոմատ կերպով ստուգելով, որ t-նampնրա քորոցները դրսից բացված կամ կարճ միացված չեն։
TAMP հիմնական առանձնահատկություններ · 32 պահուստային գրանցամատյան (TAMP_BKPxR) իրականացված RTC տիրույթում, որը մնում է
միացվում է VBAT-ով, երբ VDD-ի սնուցումն անջատված է · 12 տampհասանելի են er միացումներ (յոթ մուտք և հինգ ելք) · Ցանկացած tamper հայտնաբերումը կարող է առաջացնել RTC ժամանակաչափamp իրադարձություն։ · Ցանկացած tamper հայտնաբերումը ջնջում է պահուստային գրանցամատյանները։ · TrustZone աջակցություն։
Տampկամ անվտանգ կամ ոչ անվտանգ կոնֆիգուրացիա։ Պահուստային պատճենը գրանցում է կոնֆիգուրացիան երեք կարգավորելի չափի տարածքներում.
. մեկ ընթերցման/գրելու անվտանգ տարածք . մեկ գրելու անվտանգ/ընթերցման ոչ անվտանգ տարածք . մեկ ընթերցման/գրելու ոչ անվտանգ տարածք · Մոնոտոն հաշվիչ

3.30

Ինտեգրված սխեմաների միջերեսներ (I2C1, I2C2, I2C3, I2C4, I2C5)
Սարքերը ներկառուցված են հինգ I2C ինտերֆեյսներով։
I2C ավտոբուսային ինտերֆեյսը կարգավորում է STM32MP133C/F-ի և սերիական I2C ավտոբուսի միջև հաղորդակցությունը։ Այն կառավարում է I2C ավտոբուսին բնորոշ բոլոր հաջորդականությունները, արձանագրությունները, արբիտրաժը և ժամանակացույցը։

DS13875 Rev 5

41/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

I2C ծայրամասային սարքը աջակցում է. · I2C-bus-ի սպեցիֆիկացիա և օգտագործողի ձեռնարկի 5-րդ տարբերակի համատեղելիություն.
Ստրուկ և վարպետ ռեժիմներ, բազմամաստեր հնարավորություն Ստանդարտ ռեժիմ (Sm), մինչև 100 կբիթ/վրկ բիթային արագությամբ Արագ ռեժիմ (Fm), մինչև 400 կբիթ/վրկ բիթային արագությամբ Արագ ռեժիմ Plus (Fm+), մինչև 1 Մբիթ/վրկ բիթային արագությամբ և 20 մԱ ելքային սկավառակի մուտք/ելքեր 7-բիթային և 10-բիթային հասցեավորման ռեժիմ, բազմակի 7-բիթային ստրուկ հասցեներ Ծրագրավորելի կարգավորում և պահման ժամանակներ Ժամացույցի լրացուցիչ ձգում Համակարգի կառավարման ավտոբուսի (SMBus) սպեցիֆիկացիայի rev 2.0 համատեղելիություն. PEC (փաթեթների սխալների ստուգում) սարքավորումների ստեղծում և ստուգում ACK-ով
Հասցեի լուծման արձանագրության (ARP) աջակցություն SMBus զգոնություն · Էներգահամակարգի կառավարման արձանագրության (PMBusTM) սպեցիֆիկացիայի 1.1 տարբերակի համատեղելիություն · Անկախ ժամացույց. անկախ ժամացույցի աղբյուրների ընտրություն, որը թույլ է տալիս I2C հաղորդակցության արագությունը անկախ լինել PCLK վերածրագրավորումից · Արթնացում կանգառի ռեժիմից՝ հասցեի համապատասխանության դեպքում · Ծրագրավորվող անալոգային և թվային աղմուկի ֆիլտրեր · 1 բայթանոց բուֆեր՝ DMA հնարավորությամբ
I2C3, I2C4 և I2C5-ը կարող են սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։

3.31

Համընդհանուր սինխրոն ասինխրոն ընդունիչ-հաղորդիչ (USART1, USART2, USART3, USART6 և UART4, UART5, UART7, UART8)
Սարքերն ունեն չորս ներկառուցված ունիվերսալ սինխրոն ընդունիչ-հաղորդիչներ (USART1, USART2, USART3 և USART6) և չորս ունիվերսալ ասինխրոն ընդունիչ-հաղորդիչներ (UART4, UART5, UART7 և UART8): USARTx-ի և UARTx-ի առանձնահատկությունների ամփոփման համար դիմեք ստորև բերված աղյուսակին:
Այս ինտերֆեյսները ապահովում են ասինխրոն կապ, IrDA SIR ENDEC աջակցություն, բազմապրոցեսորային կապի ռեժիմ, միալար կիսա-դուպլեքս կապի ռեժիմ և ունեն LIN գլխավոր/ստրուկ կապի հնարավորություն: Դրանք ապահովում են CTS և RTS ազդանշանների ապարատային կառավարում և RS485 դրայվերի ակտիվացում: Դրանք կարող են կապ հաստատել մինչև 13 Մբիթ/վրկ արագությամբ:
USART1-ը, USART2-ը, USART3-ը և USART6-ը նաև ապահովում են Smartcard ռեժիմ (համապատասխանում է ISO 7816 ստանդարտին) և SPI-անման հաղորդակցման հնարավորություն։
Բոլոր USART-ները ունեն պրոցեսորի ժամացույցից անկախ ժամացույցի տիրույթ, ինչը թույլ է տալիս USARTx-ին արթնացնել STM32MP133C/F-ը Stop ռեժիմից՝ օգտագործելով մինչև 200 Կբաուդ բոդրեյթներ: Stop ռեժիմից արթնացման իրադարձությունները ծրագրավորելի են և կարող են լինել.
· մեկնարկի բիթի հայտնաբերում
· ստացված ցանկացած տվյալների շրջանակ
· հատուկ ծրագրավորված տվյալների շրջանակ

42/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

Բոլոր USART ինտերֆեյսները կարող են սպասարկվել DMA վերահսկիչի կողմից:

Աղյուսակ 5. USART/UART առանձնահատկությունները

USART ռեժիմներ/հատկություններ (1)

USART1/2/3/6

UART4/5/7/8

Սարքավորումների հոսքի վերահսկում մոդեմի համար

X

X

Շարունակական հաղորդակցություն DMA-ի միջոցով

X

X

Բազմապրոցեսորային հաղորդակցություն

X

X

Սինխրոն SPI ռեժիմ (հիմնական/ստրուկ)

X

–

Խելացի քարտի ռեժիմ

X

–

Միալար կիսա-դուպլեքս կապ IrDA SIR ENDEC բլոկ

X

X

X

X

LIN ռեժիմ

X

X

Երկակի ժամացույցի տիրույթ և արթնացում ցածր էներգիայի ռեժիմից

X

X

Ընդունիչի ժամանակի սպառման ընդհատում Modbus հաղորդակցություն

X

X

X

X

Ավտոմատ բուդ արագության հայտնաբերում

X

X

Վարորդը միացնել

X

X

USART տվյալների երկարությունը

7, 8 և 9 բիթ

1. X = աջակցվում է։

USART1-ը և USART2-ը կարող են սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։

3.32

Սերիական ծայրամասային ինտերֆեյսներ (SPI1, SPI2, SPI3, SPI4, SPI5) ինտեգրված ձայնային ինտերֆեյսներ (I2S1, I2S2, I2S3, I2S4)
Սարքերը ներառում են մինչև հինգ SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 և SPI5), որոնք թույլ են տալիս մինչև 50 Մբիթ/վրկ կապ՝ գլխավոր և ստրուկ ռեժիմներում, կիսա-դուպլեքս, լիա-դուպլեքս և սիմպլեքս ռեժիմներում: 3-բիթային նախասանդղակը տալիս է ութ գլխավոր ռեժիմի հաճախականություն, իսկ շրջանակը կարգավորելի է 4-ից 16 բիթ: Բոլոր SPI ինտերֆեյսները աջակցում են NSS իմպուլսային ռեժիմին, TI ռեժիմին, ապարատային CRC հաշվարկին և 8-բիթային ներդրված Rx և Tx FIFO-ների բազմապատկմանը՝ DMA հնարավորությամբ:
I2S1, I2S2, I2S3 և I2S4-ը մուլտիպլեքսավորված են SPI1, SPI2, SPI3 և SPI4-ի հետ։ Դրանք կարող են աշխատել գլխավոր կամ ստրուկ ռեժիմով, լրիվ դուպլեքս և կիսադուպլեքս կապի ռեժիմներով և կարող են կարգավորվել 16 կամ 32 բիթանոց լուծաչափով աշխատելու համար որպես մուտքային կամ ելքային ալիք։ Աուդիո ալիքներampԱջակցվում են 8 կՀց-ից մինչև 192 կՀց հաճախականություններ։ Բոլոր I2S ինտերֆեյսները աջակցում են 8-բիթանոց ներդրված Rx և Tx FIFO-ների բազմապատկումը՝ DMA հնարավորությամբ։
SPI4-ը և SPI5-ը կարող են սահմանվել (ETZPC-ում) որպես հասանելի միայն անվտանգ ծրագրաշարի միջոցով։

3.33

Սերիական աուդիո ինտերֆեյսներ (SAI1, SAI2)
Սարքերը ներառում են երկու SAI, որոնք թույլ են տալիս նախագծել բազմաթիվ ստերեո կամ մոնո աուդիո արձանագրություններ։

DS13875 Rev 5

43/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

ինչպիսիք են I2S, LSB կամ MSB-հիմնավորված, PCM/DSP, TDM կամ AC'97: SPDIF ելքը հասանելի է, երբ աուդիո բլոկը կարգավորված է որպես հաղորդիչ: Այս մակարդակի ճկունություն և վերակազմակերպելիություն ապահովելու համար յուրաքանչյուր SAI պարունակում է երկու անկախ աուդիո ենթաբլոկ: Յուրաքանչյուր բլոկ ունի իր սեփական ժամացույցի գեներատորը և մուտքի/ելքի գծի կարգավորիչը: Աուդիո sampԱջակցվում են մինչև 192 կՀց հաճախականություններ։ Բացի այդ, ներդրված PDM ինտերֆեյսի շնորհիվ կարող է աջակցվել մինչև ութ միկրոֆոն։ SAI-ը կարող է աշխատել գլխավոր կամ ենթակա կոնֆիգուրացիայով։ Աուդիո ենթաբլոկները կարող են լինել կամ ընդունիչ, կամ հաղորդիչ և կարող են աշխատել սինխրոն կամ ասինխրոն (մյուսի նկատմամբ)։ SAI-ը կարող է միացվել այլ SAI-ների հետ՝ սինխրոն աշխատելու համար։

3.34

SPDIF ընդունիչի ինտերֆեյս (SPDIFRX)
SPDIFRX-ը նախագծված է IEC-60958 և IEC-61937 ստանդարտներին համապատասխանող S/PDIF հոսք ստանալու համար։ Այս ստանդարտները աջակցում են պարզ ստերեո հոսքերի մինչև բարձր հաճախականություններ։ampբարձր հաճախականություն և սեղմված բազմալիք շրջապատող ձայն, ինչպիսիք են Dolby-ի կամ DTS-ի կողմից սահմանվածները (մինչև 5.1):
SPDIFRX-ի հիմնական առանձնահատկություններն են՝ · Մինչև չորս մուտք հասանելի է · Սիմվոլների արագության ավտոմատ հայտնաբերում · Սիմվոլների առավելագույն արագություն՝ 12.288 ՄՀց · Ստերեո հոսքի աջակցություն 32-ից մինչև 192 կՀց · IEC-60958 և IEC-61937 աուդիո ծրագրերի աջակցություն, սպառողական ծրագրեր · Պարիտետային բիթերի կառավարում · Հաղորդակցություն DMA-ի միջոցով աուդիո հաղորդագրություններումamples · Հաղորդակցություն DMA-ի միջոցով կառավարման և օգտագործողի ալիքի տեղեկատվության համար · Ընդհատման հնարավորություններ
SPDIFRX ընդունիչը ապահովում է բոլոր անհրաժեշտ հնարավորությունները՝ սիմվոլների արագությունը հայտնաբերելու և մուտքային տվյալների հոսքը վերծանելու համար։ Օգտատերը կարող է ընտրել ցանկալի SPDIF մուտքը, և երբ հասանելի է վավեր ազդանշան, SPDIFRX-ը վերագործարկում է։ampSPDIFRX-ը վերծանում է մուտքային ազդանշանը, վերծանում է Մանչեսթերի հոսքը և ճանաչում շրջանակները, ենթաշրջանակները և բլոկների տարրերը: SPDIFRX-ը CPU-ին է մատակարարում վերծանված տվյալները և դրանց հետ կապված կարգավիճակի դրոշակները:
SPDIFRX-ը նաև առաջարկում է spdif_frame_sync անունով ազդանշան, որը միանում է S/PDIF ենթակադրերի հաճախականությանը, որն օգտագործվում է ճշգրիտ s-ը հաշվարկելու համար։ampԺամացույցի շեղման ալգորիթմների le rate-ը։

3.35

Անվտանգ թվային մուտք/ելք MultiMediaCard ինտերֆեյսներ (SDMC1, SDMMC2)
Երկու անվտանգ թվային մուտք/ելք MultiMediaCard ինտերֆեյսներ (SDMMC) ապահովում են ինտերֆեյս AHB ավտոբուսի և SD հիշողության քարտերի, SDIO քարտերի և MMC սարքերի միջև։
SDMMC-ի առանձնահատկությունները ներառում են հետևյալը՝ · Համապատասխանություն ներդրված բազմամեդիա քարտի համակարգի սպեցիֆիկացիայի 5.1 տարբերակի հետ
Քարտի աջակցություն տվյալների փոխանցման երեք տարբեր ռեժիմների համար՝ 1-բիթ (լռելյայն), 4-բիթ և 8-բիթ

44/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

(HS200 SDMMC_CK արագությունը սահմանափակված է առավելագույն թույլատրելի մուտքի/ելքի արագությամբ) (HS400-ը չի աջակցվում)
· Լրիվ համատեղելիություն MultiMediaCards-ի նախորդ տարբերակների հետ (հետին համատեղելիություն)
· SD հիշողության քարտի 4.1 տարբերակի սպեցիֆիկացիաների լիարժեք համապատասխանություն (SDR104 SDMMC_CK արագությունը սահմանափակված է առավելագույն թույլատրելի մուտքի/ելքի արագությամբ, SPI ռեժիմը և UHS-II ռեժիմը չեն աջակցվում):
· SDIO քարտի սպեցիֆիկացիայի 4.0 տարբերակի հետ լիարժեք համապատասխանություն։ Քարտի աջակցություն երկու տարբեր տվյալների ավտոբուսի ռեժիմների համար՝ 1-բիթ (լռելյայն) և 4-բիթ (SDR104 SDMMC_CK արագությունը սահմանափակված է առավելագույն թույլատրելի մուտքի/ելքի արագությամբ, SPI ռեժիմը և UHS-II ռեժիմը չեն աջակցվում):
· Տվյալների փոխանցում մինչև 208 Մբայթ/վրկ 8-բիթային ռեժիմի համար (կախված առավելագույն թույլատրելի մուտք/ելք արագությունից)
· Տվյալների և հրամանների ելքը հնարավորություն է տալիս ազդանշաններին կառավարել արտաքին երկկողմանի դրայվերները
· SDMMC հոսթ ինտերֆեյսում ներդրված նվիրված DMA կառավարիչ, որը թույլ է տալիս բարձր արագությամբ փոխանցումներ կատարել ինտերֆեյսի և SRAM-ի միջև
· IDMA կապված ցուցակի աջակցություն
· Հատուկ սնուցման աղբյուրներ՝ VDDSD1 և VDDSD2 համապատասխանաբար SDMMC1-ի և SDMMC2-ի համար, որոնք վերացնում են SD քարտի ինտերֆեյսի վրա մակարդակի փոխիչի տեղադրման անհրաժեշտությունը UHS-I ռեժիմում
SDMMC1-ի և SDMMC2-ի համար նախատեսված միայն որոշ GPIO-ներ են հասանելի VDDSD1 կամ VDDSD2 մատակարարման միակցիչի վրա: Դրանք SDMMC1-ի և SDMMC2-ի համար նախատեսված լռելյայն բեռնման GPIO-ների մասն են կազմում (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6): Դրանք կարող են նույնականացվել այլընտրանքային ֆունկցիաների աղյուսակում՝ «_VSD1» կամ «_VSD2» վերջածանցով ազդանշաններով:
Յուրաքանչյուր SDMMC-ն միացված է ուշացման բլոկի (DLYBSD) հետ, որը թույլ է տալիս աջակցել 100 ՄՀց-ից բարձր արտաքին տվյալների հաճախականությանը։
Երկու SDMMC ինտերֆեյսներն էլ ունեն անվտանգ կարգավորման միացքներ։

3.36

Կառավարիչի տարածքային ցանց (FDCAN1, FDCAN2)
Կառավարիչի տարածքային ցանցի (CAN) ենթահամակարգը բաղկացած է երկու CAN մոդուլից, համատեղ օգտագործվող հաղորդագրությունների RAM հիշողությունից և ժամացույցի կարգաբերման միավորից։
Երկու CAN մոդուլներն էլ (FDCAN1 և FDCAN2) համապատասխանում են ISO 11898-1 (CAN արձանագրության սպեցիֆիկացիայի տարբերակ 2.0 մաս A, B) և CAN FD արձանագրության սպեցիֆիկացիայի տարբերակ 1.0 ստանդարտներին։
10 կբայթ ծավալով հաղորդագրությունների RAM հիշողությունը կիրառում է ֆիլտրեր, ընդունում է FIFO-ներ, ընդունում է բուֆերներ, փոխանցում է իրադարձությունների FIFO-ներ և փոխանցում է բուֆերներ (գումարած TTCAN-ի ակտիվացուցիչներ): Այս հաղորդագրությունների RAM-ը համատեղ օգտագործվում է երկու FDCAN1 և FDCAN2 մոդուլների միջև:
Ընդհանուր ժամացույցի կարգաբերման միավորը լրացուցիչ է: Այն կարող է օգտագործվել FDCAN1-ի և FDCAN2-ի համար կարգաբերված ժամացույց ստեղծելու համար՝ HSI ներքին RC օսցիլյատորից և PLL-ից, գնահատելով FDCAN1-ի կողմից ստացված CAN հաղորդագրությունները:

DS13875 Rev 5

45/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.37

Համընդհանուր սերիական ավտոբուսի բարձր արագության հոսթ (USBH)
Սարքերը ներառում են մեկ USB բարձր արագության հոսթ (մինչև 480 Մբիթ/վրկ)՝ երկու ֆիզիկական միացքներով: USBH-ը յուրաքանչյուր միացքի վրա անկախ աջակցում է ինչպես ցածր, լրիվ արագության (OHCI), այնպես էլ բարձր արագության (EHCI) գործողություններին: Այն ինտեգրում է երկու ընդունիչ-հաղորդիչ, որոնք կարող են օգտագործվել ցածր արագության (1.2 Մբիթ/վրկ), լրիվ արագության (12 Մբիթ/վրկ) կամ բարձր արագության (480 Մբիթ/վրկ) աշխատանքի համար: Երկրորդ բարձր արագության ընդունիչ-հաղորդիչը համատեղ օգտագործվում է OTG բարձր արագության միացքիչների հետ:
USBH-ը համապատասխանում է USB 2.0 սպեցիֆիկացիային: USBH կարգավորիչները պահանջում են նվիրված ժամացույցներ, որոնք ստեղծվում են USB բարձր արագությամբ PHY-ի ներսում գտնվող PLL-ի կողմից:

3.38

USB՝ ճանապարհին օգտագործելու համար, բարձր արագությամբ (OTG)
Սարքերը ներառում են մեկ USB OTG բարձր արագությամբ (մինչև 480 Մբիթ/վրկ) սարք/հոսթ/OTG ծայրամասային սարք։ OTG-ն աջակցում է ինչպես լրիվ, այնպես էլ բարձր արագությամբ գործողությունները։ Բարձր արագությամբ (480 Մբիթ/վրկ) գործողության համար նախատեսված ընդունիչ-ընդունիչը համատեղ օգտագործվում է USB Host-ի երկրորդ միացքի հետ։
USB OTG HS-ը համատեղելի է USB 2.0 և OTG 2.0 սպեցիֆիկացիաների հետ։ Այն ունի ծրագրային ապահովմամբ կարգավորվող վերջնակետի կարգավորում և աջակցում է կասեցման/վերսկսման ռեժիմներին։ USB OTG կարգավորիչները պահանջում են նվիրված 48 ՄՀց հաճախականություն, որը ստեղծվում է RCC-ի ներսում գտնվող PLL-ի կամ USB բարձր արագությամբ PHY-ի ներսում։
USB OTG HS-ի հիմնական առանձնահատկությունները ներկայացված են ստորև. · 4 կբայթի համակցված Rx և Tx FIFO չափս՝ դինամիկ FIFO չափսերով · SRP (սեսիայի հարցման արձանագրություն) և HNP (հոսթի բանակցությունների արձանագրություն) աջակցություն · Ութ երկկողմանի վերջնակետեր · 16 հոսթի ալիք՝ պարբերական OUT աջակցությամբ · OTG1.3 և OTG2.0 աշխատանքային ռեժիմներին կարգավորվող ծրագիր · USB 2.0 LPM (կապի էներգիայի կառավարում) աջակցություն · Մարտկոցի լիցքավորման սպեցիֆիկացիայի 1.2 վերանայման աջակցություն · HS OTG PHY աջակցություն · Ներքին USB DMA · HNP/SNP/IP ներսում (արտաքին դիմադրության կարիք չկա) · OTG/Հոսթի ռեժիմների համար անհրաժեշտ է սնուցման անջատիչ, եթե ավտոբուսով աշխատող սարքերը տեղադրված են
միացված.
USB OTG կարգավորման միացքը կարող է անվտանգ լինել։

46/219

DS13875 Rev 5

STM32MP133C/F

Ֆունկցիոնալ ավարտվածview

3.39

Գիգաբիթային Ethernet MAC ինտերֆեյսներ (ETH1, ETH2)
Սարքերը ապահովում են երկու IEEE-802.3-2002 ստանդարտին համապատասխանող գիգաբիթային մեդիա մուտքի կարգավորիչներ (GMAC) Ethernet LAN կապի համար՝ արդյունաբերական ստանդարտ միջավայրից անկախ ինտերֆեյսի (MII), կրճատված միջավայրից անկախ ինտերֆեյսի (RMII) կամ կրճատված գիգաբիթային միջավայրից անկախ ինտերֆեյսի (RGMII) միջոցով:
Սարքերը պահանջում են արտաքին ֆիզիկական ինտերֆեյսի սարք (PHY)՝ ֆիզիկական LAN bus-ին (ոլորված զույգ, մանրաթել և այլն) միանալու համար: PHY-ը միացված է սարքի միացքին MII-ի համար 17 ազդանշանների, RMII-ի համար 7 ազդանշանների կամ RGMII-ի համար 13 ազդանշանների միջոցով և կարող է կարգավորվել STM25MP125C/F-ից կամ PHY-ից 32 ՄՀց (MII, RMII, RGMII) կամ 133 ՄՀց (RGMII) հաճախականությունների միջոցով:
Սարքերը ներառում են հետևյալ հատկանիշները՝ · Աշխատանքային ռեժիմներ և PHY ինտերֆեյսներ
10, 100 և 1000 Մբիթ/վրկ տվյալների փոխանցման արագություններ՝ լիարժեք դուպլեքս և կիսադուպլեքս գործողությունների աջակցություն, MII, RMII և RGMII PHY ինտերֆեյսներ, մշակման կառավարում, բազմաշերտ փաթեթների ֆիլտրում. MAC ֆիլտրում աղբյուրի (SA) և նպատակակետի (DA) վրա։
հասցե կատարյալ և հեշ ֆիլտրով, VLAN tag-հիմնված ֆիլտրացում՝ կատարյալ և հեշ ֆիլտրով, 3-րդ մակարդակի ֆիլտրացում IP աղբյուրի (SA) կամ նպատակակետի (DA) հասցեի վրա, 4-րդ մակարդակի ֆիլտրացում աղբյուրի (SP) կամ նպատակակետի (DP) միացքի վրա։ Կրկնակի VLAN մշակում՝ մինչև երկու VLAN-ի տեղադրում։ tags փոխանցման ուղու վրա, tag IEEE 1588-2008/PTPv2 ընդունման ուղու ֆիլտրացում Աջակցում է ցանցային վիճակագրությանը RMON/MIB հաշվիչներով (RFC2819/RFC2665) · Սարքավորումների բեռնաթափման մշակում Նախաբանի և կադրի մեկնարկի տվյալների (SFD) տեղադրում կամ ջնջում Ամբողջականության ստուգիչ գումարի բեռնաթափման մեխանիզմ IP վերնագրի և TCP/UDP/ICMP բեռի համար. փոխանցման ստուգիչ գումարի հաշվարկ և տեղադրում, ստացման ստուգիչ գումարի հաշվարկ և համեմատություն ARP հարցման ավտոմատ պատասխան սարքի MAC հասցեով TCP սեգմենտացիա. փոխանցվող մեծ TCP փաթեթի ավտոմատ բաժանում մի քանի փոքր փաթեթների · Էներգախնայողության ռեժիմ Էներգաարդյունավետ Ethernet (IEEE 802.3az-2010 ստանդարտ) Հեռակա արթնացման փաթեթ և AMD Magic PacketTM հայտնաբերում
Ե՛վ ETH1-ը, և՛ ETH2-ը կարող են ծրագրավորվել որպես անվտանգ։ Անվտանգ լինելու դեպքում AXI ինտերֆեյսի միջոցով կատարվող գործարքները անվտանգ են, և կոնֆիգուրացիայի գրանցամատյանները կարող են փոփոխվել միայն անվտանգ մուտքերի միջոցով։

DS13875 Rev 5

47/219
48

Ֆունկցիոնալ ավարտվածview

STM32MP133C/F

3.40

Վրիպազերծման ենթակառուցվածք
Սարքերը առաջարկում են հետևյալ վրիպազերծման և հետևման գործառույթները՝ ծրագրային ապահովման մշակմանը և համակարգի ինտեգրացիային աջակցելու համար. · Խափանման կետի վրիպազերծում · Կոդի կատարման հետևում · Ծրագրային գործիքավորում · JTAG վրիպազերծման միացք · Սերիական լարով վրիպազերծման միացք · Գործարկիչի մուտք և ելք · Հետևման միացք · Arm CoreSight վրիպազերծման և հետագծման բաղադրիչներ
Վրիպազերծումը կարող է կառավարվել J-ի միջոցով։TAG/serial-wire վրիպազերծման մուտքի միացք, օգտագործելով արդյունաբերական ստանդարտ վրիպազերծման գործիքները։
Հետևման պորտը թույլ է տալիս տվյալներ հավաքել գրանցման և վերլուծության համար։
Անվտանգ տարածքներ վրիպազերծման մուտքը հնարավոր է դառնում ՍԾՏՀ-ում նույնականացման ազդանշանների միջոցով։

48/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

4

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

Նկար 5. STM32MP133C/F LFBGA289 գնդիկավոր

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ Վերագործարկում

F

PG10

PG5

PG8

PH2

PH8

ՎԴԴԿՊՈՒ

VDD

ՎԴԴԿՊՈՒ ՎԴԴԿՊՈՒ

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

ՎԴԴԿՊՈՒ

VSS

ՎԴԴԿՈՐ ՎԴԴԿՈՐ ՎԴԴԿՈՐ

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
ԴՈՒՐՍ

VSS

PC13

PI1

VDD

VSS

ՎԴԴԿՈՐ ՎԴԴԿՈՐ ՎԴԴԿՈՐ

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

ՆՋՏՐՍՏ

VSS_USB VDDA1V1_

HS

ԳՐԱՆՑ

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

ՇՈՒՅՑԱՆՑՈՒՄ_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Վերևում նկարը ցույց է տալիս փաթեթի վերևի մասը view.

DS13875 Rev 5

49/219
97

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

STM32MP133C/F

Նկար 6. STM32MP133C/F TFBGA289 գնդիկավոր

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

ՎԴԴԿՊՈՒ

PB7

ՎԴԴԿՊՈՒ

PD12

ՎԴԴԿՊՈՒ

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ Վերագործարկում

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

ՎԴԴԿՊՈՒ

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

ՎԴԴԿՊՈՒ

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

ՎԴԴԿՊՈՒ

VSS

VDDCORE

PH11

PI3

PF9

PG6

ՇՈՒՅՑԱՆՑՈՒՄ_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

Ջ VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
ԴՈՒՐՍ

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

ՆՋՏՐՍՏ

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Վերևում նկարը ցույց է տալիս փաթեթի վերևի մասը view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

Նկար 7. STM32MP133C/F TFBGA320 գնդիկավոր
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

ՎԴԴ SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD պրոցեսոր

PE1

PD15

VDD պրոցեսոր

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

ՎԴԴ SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

VDD պրոցեսոր

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

VDD պրոցեսոր

VSS

VDD

VDD պրոցեսոր

VDD CORE

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ Վերագործարկում
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD պրոցեսոր

PC15-

L

VBAT OSC32 PI3

VSS

_ԴՈՒՐՍ

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

VDD պրոցեսոր
VDD CORE
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD CORE

VSS

VSS

VDD CORE

VSS

VSS

VSS

VSS

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD CORE

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ OUT

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD CORE

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ ՄԻԱՑՎԱԾ

DDR_ DQ13

DDR_ DQ9

V

PD7

ՎԴԴ_ ԱՆԱ

PG2

PA7

VREF-

Նյու Ջերսիի TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

ՎԴԴ_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ ՄԻԱՑՎԱԾ

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Վերևում նկարը ցույց է տալիս փաթեթի վերևի մասը view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

STM32MP133C/F

Աղյուսակ 6. Լեգենդ/հապավումներ, որոնք օգտագործվում են աղյուսակում

Անուն

Հապավում

Սահմանում

Գծի անվանում Գծի տեսակ
I/O կառուցվածքը
Նշումներ Այլընտրանքային գործառույթներ Լրացուցիչ գործառույթներ

Եթե ​​այլ կերպ նշված չէ, PIN կոդի ֆունկցիան վերագործարկման ընթացքում և դրանից հետո նույնն է, ինչ PIN կոդի իրական անվանումը։

S

Մատակարարման քորոց

I

Մուտքագրեք միայն փին

O

Արդյունք միայն կապում

I/O

Մուտքային/ելքային փին

A

Անալոգային կամ հատուկ մակարդակի քորոց

FT(U/D/PD) 5 Վ հանդուրժողական մուտք/ելք (ֆիքսված վերև/ներքև/ծրագրավորվող ներքև)

DDR

1.5 Վ, 1.35 Վ կամ 1.2 VI/O՝ DDR3, DDR3L, LPDDR2/LPDDR3 ինտերֆեյսի համար

A

Անալոգային ազդանշան

RST

Վերականգնել քորոցը թույլ քաշող դիմադրության դեպքում

_f(1) _a(2) _u(3) _h(4)

FT I/O-ների տարբերակ I2C FM+ տարբերակ Անալոգային տարբերակ (մատակարարվում է VDDA-ի կողմից I/O-ի անալոգային մասի համար) USB տարբերակ (մատակարարվում է VDD3V3_USBxx-ի կողմից I/O-ի USB մասի համար) Բարձր արագության ելք 1.8V տիպիկ VDD-ի համար (SPI, SDMMC, QUADSPI, TRACE-ի համար)

_vh(5)

Շատ բարձր արագության տարբերակ 1.8V տիպի VDD-ի համար (ETH, SPI, SDMMC, QUADSPI, TRACE-ի համար)

Եթե ​​նշումով այլ բան նշված չէ, բոլոր մուտքերը/ելքերը սահմանվում են որպես լողացող մուտքեր վերագործարկման ընթացքում և դրանից հետո։

GPIOx_AFR գրանցամատյանների միջոցով ընտրված ֆունկցիաներ

Ֆունկցիաները անմիջապես ընտրվում/միացվում են ծայրամասային գրանցիչների միջոցով

1. Աղյուսակ 7-ում ներկայացված են համապատասխան մուտք/ելքի կառուցվածքները՝ FT_f, FT_fh, FT_fvh։ 2. Աղյուսակ 7-ում ներկայացված են համապատասխան մուտք/ելքի կառուցվածքները՝ FT_a, FT_ha, FT_vha։ 3. Աղյուսակ 7-ում ներկայացված են համապատասխան մուտք/ելքի կառուցվածքները՝ FT_u։ 4. Աղյուսակ 7-ում ներկայացված են համապատասխան մուտք/ելքի կառուցվածքները՝ FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha։ 5. Աղյուսակ 7-ում ներկայացված են համապատասխան մուտք/ելքի կառուցվածքները՝ FT_vh, FT_vha, FT_fvh։

52/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
Բ2 Դ1 Բ3 Բ1 Գ6 Գ2
C3 E2 C3 F6 D4 E7 E4 E1 B1
Գ2 Գ7 Դ3
C1 G3 C1

VDDCORE S

–

PA9

Մուտք/Ելք FT_h

VSS VDD

S

–

S

–

PE11

Մուտք/Ելք FT_vh

PF5

Մուտք/Ելք FT_h

PD3

Մուտք/Ելք FT_f

PE14

Մուտք/Ելք FT_h

ՎԴԴԿՊՈՒ

S

–

PD0

Մուտք/Ելք FT

PH12

Մուտք/Ելք FT_fh

PB6

Մուտք/Ելք FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(բեռնում)

–

–

–

–

TIM1_CH2,

ԱՄՆ-ի 2-րդ դասարան ...

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8 (բեռնման)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11 (բեռնման)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2 (բեռնման)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

Հետևված6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

STM32MP133C/F

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները (շարունակություն)

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

Մուտք/Ելք FT

Մուտք/Ելք FT_fh

Մուտք/Ելք FT_f

Մուտք/Ելք FT_h

S

–

Մուտք/Ելք FT_h

S

–

Մուտք/Ելք FT_h

Մուտք/Ելք FT_f

Մուտք/Ելք FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(բեռնում)

Հետևյալ9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13 (բեռնման)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

ԱՄՆ-ի արվեստի թանգարան1_RTS/ԱՄՆ-ի արվեստի թանգարան1_DE

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(բեռնում),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

ԱՄՆ-ի 3-րդ դասարան ...

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(բեռնում)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(բեռնում)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(բեռնում)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները (շարունակություն)

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

Ֆ3 Ջ3 Հ5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

Մուտք/Ելք FT_h

VDDCPU PG5

S

–

Մուտք/Ելք FT_h

PG15

Մուտք/Ելք FT_h

PG10

Մուտք/Ելք FT_h

VSS

S

–

PF10

Մուտք/Ելք FT_h

VDDCORE S

–

PF6

Մուտք/Ելք FT_vh

VSS VDD

S

–

S

–

PF9

Մուտք/Ելք FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

ԱՄՆ-ի արվեստի թանգարան3_RTS/ԱՄՆ-ի արվեստի թանգարան3_DE

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

ԱՄՆ-ի 6-րդ դասարան ...

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (բեռնման),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(բեռնում)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(բեռնում),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(բեռնում),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

STM32MP133C/F

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները (շարունակություն)

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
Հ1 Հ7 Կ3
Ջ1 Ն1 Ջ2 Ջ5 Ջ1 Կ2 Ջ4 Ջ2 Կ1 Հ2 Հ8 Լ4 Կ4 Մ3 Մ3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

Մուտք/Ելք FT_h

S

–

Մուտք/Ելք FT_h

S

–

Մուտք/Ելք FT_fh

Մուտք/Ելք FT_fh

Մուտք/Ելք FT_h

S

–

S

–

Մուտք/Ելք FT

Մուտք/Ելք FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(բեռնում),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

Հղում_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները (շարունակություն)

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

Ջ3 Ջ4 Ն5

PI2

Մուտք/Ելք FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

Մուտք/Ելք FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

Ջ2 Ջ5 Լ2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

Մուտք/Ելք FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

Կ1 Մ1 Մ2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

Լ2 Պ3 Ն2

PF4

Մուտք/Ելք FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

Մ2 Ջ8 Պ2

PA8

Մուտք/Ելք FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

Լ1 Տ1 Ն1

PE2

Մուտք/Ելք FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

STM32MP133C/F

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները (շարունակություն)

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

Մ1 Ջ7 Պ3

PF7

Մուտք/Ելք FT_vh –

Մ3 Ռ1 Ռ2

PG11

Մուտք/Ելք FT_vh –

Լ3 Ջ6 Ն3

PH6

Մուտք/Ելք FT_fh –

Ն2 Պ4 Ռ1

PG1

Մուտք/Ելք FT_vh –

M11 – N12

VDD

S

–

–

Ն1 Ռ2 Տ2

PE6

Մուտք/Ելք FT_vh –

P1 P1 T3 PH0-OSC_IN Մուտք/Ելք FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT Մուտք/Ելք FT

–

Ռ2 Տ2 Ռ3

PH3

Մուտք/Ելք FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(բեռնում),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները (շարունակություն)

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

L5 U2 W1

PG3

Մուտք/Ելք FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

Մուտք/Ելք FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

Մուտք/Ելք FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

ԱՄՆ-ի արվեստի թանգարան6_RTS/ԱՄՆ-ի արվեստի թանգարան6_DE

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

Մուտք/Ելք FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

Հղում_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

Մուտք/Ելք FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

Մուտք/Ելք FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

ԱՄՆ-ի 1-րդ դասարան ...

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Մուտք/Ելք FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
ԲՈՒԹՖԵՅԼՆ –
–

DS13875 Rev 5

59/219
97

Pinout, pin նկարագրություն և այլընտրանքային գործառույթներ

STM32MP133C/F

Փին համարը

Աղյուսակ 7. STM32MP133C/F գնդակի սահմանումները (շարունակություն)

Գնդակի ֆունկցիաները

Pin անունը (գործառույթը հետո)
վերակայել)

Այլընտրանքային գործառույթներ

Լրացուցիչ գործառույթներ

LFBGA289 TFBGA289 TFBGA320
Pin տիպի I/O կառուցվածք
Նշումներ

P4 U4

Y2

PF14 (JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Մուտք/Ելք FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Մուտք/Ելք FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

Մուտք/Ելք FT_a

Մուտք/Ելք FT_a Մուտք/Ելք FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Մուտք/Ելք FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

Մուտք/Ելք FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, ՏAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Փաստաթղթեր / ռեսուրսներ

STMicroelectronics STM32MP133C F 32-բիթանոց Arm Cortex-A7 1GHz MPU [pdf] Օգտագործողի ուղեցույց STM32MP133C F 32-բիթային Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-բիթային Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Հղումներ

• Օգտագործողի ձեռնարկ