STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់

មាតិកា លាក់

1 STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

2 លក្ខណៈបច្ចេកទេស

3 ប្រព័ន្ធរង Arm Cortex-A7

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

លក្ខណៈបច្ចេកទេស

ស្នូល៖ Arm Cortex-A7
អង្គចងចាំ៖ SDRAM ខាងក្រៅ, SRAM ដែលបានបង្កប់

Data Bus៖ ចំណុចប្រទាក់ប៉ារ៉ាឡែល ១៦ ប៊ីត
សុវត្ថិភាព/សុវត្ថិភាព៖ កំណត់ឡើងវិញ និងការគ្រប់គ្រងថាមពល, LPLV-Stop2, រង់ចាំ

កញ្ចប់៖ LFBGA, TFBGA ជាមួយនឹងកម្រិតអប្បបរមា 0.5 ម។
ការគ្រប់គ្រងនាឡិកា

គោលបំណងទូទៅនៃការបញ្ចូល/លទ្ធផល
ម៉ាទ្រីសអន្តរទំនាក់ទំនង

4 ឧបករណ៍បញ្ជា DMA
គ្រឿងកុំព្យូទ័រទំនាក់ទំនង៖ រហូតដល់ ២៩

គ្រឿងកុំព្យូទ័រអាណាឡូក៖ ៦
កម្មវិធីកំណត់ម៉ោង៖ រហូតដល់ 24 ដង អ្នកឃ្លាំមើល៖ 2

ការបង្កើនល្បឿនផ្នែករឹង
របៀបបំបាត់កំហុស

Fuses៖ 3072-bit រួមទាំង ID តែមួយគត់ និង HUK សម្រាប់ AES 256 keys
អនុលោមតាម ECOPACK2

ប្រព័ន្ធរង Arm Cortex-A7

ប្រព័ន្ធរង Arm Cortex-A7 នៃ STM32MP133C/F ផ្តល់…

អនុស្សាវរីយ៍

ឧបករណ៍នេះរួមមាន External SDRAM និង Embedded SRAM សម្រាប់ផ្ទុកទិន្នន័យ…

ឧបករណ៍បញ្ជា DDR

ឧបករណ៍បញ្ជា DDR3/DDR3L/LPDDR2/LPDDR3 គ្រប់គ្រងការចូលប្រើអង្គចងចាំ…

ការគ្រប់គ្រងការផ្គត់ផ្គង់ថាមពល
គ្រោងការណ៍ផ្គត់ផ្គង់ថាមពល និងអ្នកត្រួតពិនិត្យធានាការចែកចាយថាមពលមានស្ថេរភាព…

ការគ្រប់គ្រងនាឡិកា
RCC គ្រប់គ្រងការចែកចាយ និងការកំណត់រចនាសម្ព័ន្ធនាឡិកា…

ការបញ្ចូល/លទ្ធផលគោលបំណងទូទៅ (GPIOs)
GPIOs ផ្តល់នូវសមត្ថភាពចំណុចប្រទាក់សម្រាប់ឧបករណ៍ខាងក្រៅ…

ឧបករណ៍ត្រួតពិនិត្យការការពារ TrustZone
ETZPC បង្កើនសុវត្ថិភាពប្រព័ន្ធដោយការគ្រប់គ្រងសិទ្ធិចូលប្រើ…

Bus-Interconnect Matrix
ម៉ាទ្រីសជួយសម្រួលដល់ការផ្ទេរទិន្នន័យរវាងម៉ូឌុលផ្សេងៗ…

សំណួរគេសួរញឹកញាប់

សំណួរ៖ តើចំនួនអតិបរមានៃគ្រឿងកុំព្យូទ័រទំនាក់ទំនងត្រូវបានគាំទ្រអ្វីខ្លះ?
A: STM32MP133C/F គាំទ្រឧបករណ៍ទំនាក់ទំនងរហូតដល់ 29 គ្រឿង។

សំណួរ៖ តើឧបករណ៍ភ្ជាប់អាណាឡូកមានប៉ុន្មាន?
ចម្លើយ៖ ឧបករណ៍នេះផ្តល់នូវឧបករណ៍ភ្ជាប់អាណាឡូកចំនួន ៦ សម្រាប់មុខងារអាណាឡូកផ្សេងៗ។

“`

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 រហូតដល់ 1 GHz, 2 × ETH, 2 × CAN FD, 2 × ADC, 24 កម្មវិធីកំណត់ម៉ោង, អូឌីយ៉ូ, crypto និង adv ។ សន្តិសុខ
តារាងទិន្នន័យ - ទិន្នន័យផលិតកម្ម

លក្ខណៈពិសេស
រួមបញ្ចូលបច្ចេកវិទ្យាប៉ាតង់ទំនើប ST
ស្នូល
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte cache កម្រិត 2 បង្រួបបង្រួម Arm® NEONTM និង Arm® TrustZone®

អនុស្សាវរីយ៍
· អង្គចងចាំ DDR ខាងក្រៅរហូតដល់ 1 Gbyte រហូតដល់ LPDDR2/LPDDR3-1066 16-bit រហូតដល់ DDR3/DDR3L-1066 16-bit
· 168 Kbytes នៃ SRAM ខាងក្នុង៖ 128 Kbytes នៃ AXI SYSRAM + 32 Kbytes នៃ AHB SRAM និង 8 Kbytes នៃ SRAM ក្នុងដែនបម្រុងទុក
· ចំណុចប្រទាក់អង្គចងចាំ Dual Quad-SPI · ឧបករណ៍បញ្ជាអង្គចងចាំខាងក្រៅដែលអាចបត់បែនបានជាមួយនឹងរហូតដល់
ឡានក្រុងទិន្នន័យ 16 ប៊ីត៖ ចំណុចប្រទាក់ប៉ារ៉ាឡែលដើម្បីភ្ជាប់ IC ខាងក្រៅ និងអង្គចងចាំ SLC NAND ជាមួយនឹង ECC រហូតដល់ 8 ប៊ីត
សុវត្ថិភាព/សុវត្ថិភាព
· សុវត្ថិភាព boot, TrustZone® គ្រឿងកុំព្យូទ័រ, 12 xtamper pins រួមទាំង 5 x សកម្ម tampers
· សីតុណ្ហភាព, វ៉ុលtage, ប្រេកង់និងការត្រួតពិនិត្យ 32 kHz
កំណត់ឡើងវិញនិងការគ្រប់គ្រងថាមពល
· ការផ្គត់ផ្គង់ថាមពល 1.71 V ដល់ 3.6 VI/Os (5 V-tolerant I/Os) · POR, PDR, PVD និង BOR · On-chip LDOs (USB 1.8 V, 1.1 V) · និយតករបម្រុងទុក (~0.9 V) · ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពខាងក្នុង · របៀបថាមពលទាប៖ Sleep-Stop, L
LPLV-Stop2 និង Standby

LFBGA

TFBGA

LFBGA289 (14 × 14mm) ទីលាន 0.8 ម។

TFBGA289 (9×9 mm) TFBGA320 (11×11 mm)
កម្រិតអប្បបរមា 0.5 ម។

· ការរក្សាទុក DDR នៅក្នុងរបៀបរង់ចាំ · ការគ្រប់គ្រងសម្រាប់បន្ទះឈីបដៃគូ PMIC

ការគ្រប់គ្រងនាឡិកា
· លំយោលខាងក្នុង៖ លំយោល HSI 64 MHz, លំយោល CSI 4 MHz, លំយោល LSI 32 kHz
· លំយោលខាងក្រៅ៖ 8-48 MHz HSE oscillator, 32.768 kHz LSE oscillator
· 4 × PLLs ជាមួយនឹងរបៀបប្រភាគ

ការបញ្ចូល/លទ្ធផលដែលមានគោលបំណងទូទៅ
· ច្រក I/O សុវត្ថិភាពរហូតដល់ 135 ដែលមានសមត្ថភាពរំខាន
· ភ្ញាក់ឡើងរហូតដល់ 6 ដង

ម៉ាទ្រីសតភ្ជាប់គ្នា។
· 2 bus matrices 64-bit Arm® AMBA® AXI interconnect រហូតដល់ 266 MHz 32-bit Arm® AMBA® AHB interconnect រហូតដល់ 209 MHz

ឧបករណ៍បញ្ជា DMA ចំនួន 4 ដើម្បីដកស៊ីភីយូ
· 56 ឆានែលរាងកាយសរុប
· 1 x ឧបករណ៍បញ្ជាការចូលប្រើអង្គចងចាំផ្ទាល់ (MDMA) ដែលមានគោលបំណងទូទៅដែលមានល្បឿនលឿន
· 3 × DMAs ច្រកពីរជាមួយ FIFO និងស្នើសុំសមត្ថភាពរ៉ោតទ័រសម្រាប់ការគ្រប់គ្រងគ្រឿងកុំព្យូទ័រដ៏ល្អប្រសើរ

ខែកញ្ញា ឆ្នាំ 2024
នេះគឺជាព័ត៌មានអំពីផលិតផលនៅក្នុងផលិតកម្មពេញលេញ។

DS13875 Rev 5

៥/៥
www.st.com

STM32MP133C/F

ឧបករណ៍ទំនាក់ទំនងរហូតដល់ 29
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ចំណុចប្រទាក់ ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit / s រួមទាំង 4 ជាមួយ full-duplex
ភាពត្រឹមត្រូវនៃថ្នាក់អូឌីយ៉ូ I2S តាមរយៈ PLL អូឌីយ៉ូខាងក្នុង ឬនាឡិកាខាងក្រៅ) (+2 QUADSPI + 4 ជាមួយ USART) · 2 × SAI (អូឌីយ៉ូស្តេរ៉េអូ: I2S, PDM, SPDIF Tx) · SPDIF Rx ជាមួយ 4 ធាតុបញ្ចូល · 2 × SDMMC រហូតដល់ទៅ 8 ប៊ីត (SD/e·MMCTM/SDIO) · ការគាំទ្រ 2 × ការគាំទ្រ USB ម៉ាស៊ីនដែលមានល្បឿនលឿន 2 ឬ 2.0 × USB 1 ម៉ាស៊ីនដែលមានល្បឿនលឿន

+ 1 × USB 2.0 OTG ល្បឿនលឿនក្នុងពេលដំណាលគ្នា · 2 x Ethernet MAC/GMAC IEEE 1588v2 hardware, MII/RMII/RGMII
6 ឧបករណ៍ភ្ជាប់អាណាឡូក
· 2 × ADCs ជាមួយ 12-bit អតិបរមា។ ដំណោះស្រាយរហូតដល់ 5 Msps
· 1 x ឧបករណ៏សីតុណ្ហភាព · 1 x តម្រងឌីជីថលសម្រាប់ម៉ូឌុល sigma-delta
(DFSDM) ដែលមាន 4 ប៉ុស្តិ៍ និង 2 តម្រង · ឯកសារយោង ADC ខាងក្នុង ឬខាងក្រៅ VREF+
រហូតដល់ទៅ 24 កម្មវិធីកំណត់ម៉ោង និង 2 អ្នកឃ្លាំមើល
· ឧបករណ៍កំណត់ម៉ោង 2 × 32 ប៊ីតដែលមានរហូតដល់ 4 IC/OC/PWM ឬជីពចរ និងធាតុបញ្ចូលកូដបួនជ្រុង (បន្ថែម)
· 2 × 16-bit កម្មវិធីកំណត់ម៉ោងកម្រិតខ្ពស់ · 10 × 16-bit កម្មវិធីកំណត់ពេលវេលាគោលបំណងទូទៅ (រួមទាំង
កម្មវិធីកំណត់ម៉ោងមូលដ្ឋាន 2 ដោយគ្មាន PWM) · 5 × 16 ប៊ីតកម្មវិធីកំណត់ពេលវេលាថាមពលទាប · RTC មានសុវត្ថិភាពជាមួយនឹងភាពត្រឹមត្រូវអនុវិនាទី និង
ប្រតិទិនផ្នែករឹង · 4 កម្មវិធីកំណត់ម៉ោងប្រព័ន្ធ Cortex®-A7 (សុវត្ថិភាព,
មិនមានសុវត្ថិភាព, និម្មិត, hypervisor) · 2 × អ្នកឃ្លាំមើលឯករាជ្យ
ការបង្កើនល្បឿនផ្នែករឹង
· AES 128, 192, 256 DES/TDES

2 (សុវត្ថិភាព ឯករាជ្យ) 5 (សុវត្ថិភាព 2) 4 5 (3 សុវត្ថិភាព)
4 + 4 (រួមទាំង USART 2 ដែលអាចធានាបាន) ខ្លះអាចជាប្រភពចាប់ផ្ដើម
2 (រហូតដល់ 4 ប៉ុស្តិ៍អូឌីយ៉ូ) ជាមួយនឹង I2S master/slave, PCM input, SPDIF-TX 2 ports
បានបង្កប់ HSPHY ជាមួយ BCD ដែលបានបង្កប់ HS PHY ជាមួយ BCD (សុវត្ថិភាព) អាចជាប្រភពចាប់ផ្ដើម
2 × HS ចែករំលែករវាងម៉ាស៊ីន និង OTG 4 បញ្ចូល

2 (1 × TTCAN), ការក្រិតតាមទ្រនិចនាឡិកា, 10 Kbyte shared buffer 2 (8 + 8 bits) (securable), e·MMC ឬ SD អាចជាប្រភពចាប់ផ្ដើម 2 ស្រេចចិត្ត ការផ្គត់ផ្គង់ថាមពលឯករាជ្យសម្រាប់ចំណុចប្រទាក់កាត SD
1 (dual-quad) (សុវត្ថិភាព) អាចជាប្រភពចាប់ផ្ដើម

–
–
ចាប់ផ្ដើម
–
ចាប់ផ្ដើម
ចាប់ផ្ដើម Boot
(១៦១៦)

អាសយដ្ឋាន/ទិន្នន័យប៉ារ៉ាឡែល 8/16-ប៊ីត FMC ប៉ារ៉ាឡែល AD-mux 8/16-ប៊ីត
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA Cryptography
ម៉ាស៊ីនបង្កើតលេខចៃដន្យ Hash True Fuses (អាចកម្មវិធីបានតែម្តង)

4 × CS រហូតដល់ 4 × 64 Mbyte
បាទ/ចាស 2× CS, SLC, BCH4/8 អាចជាប្រភពចាប់ផ្ដើម 2 x (MII, RMI, RGMII) ជាមួយ PTP និង EEE (សុវត្ថិភាព)
3 ករណី (1 សុវត្ថិភាព) 33-channel MDMA PKA (ជាមួយការការពារ DPA), DES, TDES, AES (ជាមួយការការពារ DPA)
(អាចធានាបានទាំងអស់) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(សុវត្ថិភាព) True-RNG (សុវត្ថិភាព) 3072 ប៊ីតមានប្រសិទ្ធភាព (សុវត្ថិភាព 1280 ប៊ីតមានសម្រាប់អ្នកប្រើប្រាស់)

–
ចាប់ផ្ដើម -
–

៥/៥

DS13875 Rev 5

STM32MP133C/F

ការពិពណ៌នា

តារាង 1. លក្ខណៈពិសេស STM32MP133C/F និងការរាប់គ្រឿងកុំព្យូទ័រ (ត)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF ផ្សេងៗ

លក្ខណៈពិសេស

LFBGA289

TFBGA289

TFBGA320

GPIOs ដែលមានការរំខាន (ចំនួនសរុប)

២៥(៤)

ម្ជុលដាស់ GPIOs ដែលមានសុវត្ថិភាព

ទាំងអស់។
6

Tamper pins (សកម្ម tampអេ)

12 (5)

DFSDM រហូតដល់ 12 ប៊ីតធ្វើសមកាលកម្ម ADC

4 ឆានែលបញ្ចូលដែលមានតម្រង 2

–

2 (3) (រហូតដល់ 5 Msps នៅលើ 12 ប៊ីតនីមួយៗ) (សុវត្ថិភាព)

ADC1: 19 channels រួមទាំង 1x internal, 18 channels available for

ឆានែល ADC 12 ប៊ីតសរុប (4)

អ្នកប្រើប្រាស់រួមទាំងឌីផេរ៉ង់ស្យែល 8x

–

ADC2: 18 channels រួមទាំង 6x internal, 12 channels available for

អ្នកប្រើប្រាស់រួមទាំងឌីផេរ៉ង់ស្យែល 6x

ម្ជុលបញ្ចូលខាងក្នុង ADC VREF VREF+

1.65 V, 1.8 V, 2.048 V, 2.5 V ឬ VREF+ បញ្ចូល -
បាទ

1. QUADSPI អាចចាប់ផ្ដើមពី GPIOs ជាក់លាក់ ឬប្រើ FMC Nand8 boot GPIOs មួយចំនួន (PD4, PD1, PD5, PE9, PD11, PD15 (សូមមើលតារាងទី 7: និយមន័យបាល់ STM32MP133C/F) ។
2. ការរាប់ GPIO សរុបនេះរួមមាន JTAG GPIOs និង BOOT GPIOs ចំនួនបីជាមួយនឹងការប្រើប្រាស់មានកំណត់ (អាចប៉ះទង្គិចជាមួយនឹងការភ្ជាប់ឧបករណ៍ខាងក្រៅកំឡុងពេលស្កេនព្រំដែន ឬចាប់ផ្ដើម)។
3. នៅពេលដែល ADCs ទាំងពីរត្រូវបានប្រើប្រាស់ នាឡិកាខឺណែលគួរតែដូចគ្នាសម្រាប់ទាំង ADCs ហើយ ADC prescalers ដែលបានបង្កប់មិនអាចប្រើបានទេ។
4. លើសពីនេះ វាក៏មានបណ្តាញខាងក្នុងផងដែរ៖ – ADC1 internal channels: VREFINT – ADC2 internal channels: temperature, internal voltage ឯកសារយោង, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4 ។

DS13875 Rev 5

៥/៥
48

ការពិពណ៌នា 18/219

STM32MP133C/F

រូបភាពទី 1. ដ្យាក្រាមប្លុក STM32MP133C/F

ការផ្គត់ផ្គង់ IC

@VDDA

HSI

AXIM: Arm 64-bit AXI interconnect (266 MHz) T

@VDDCPU

GIC

ស៊ីភីយូ Cortex-A7 650/1000 MHz + MMU + FPU + NEONT

32K D$

៣២ ម៉ឺនដុល្លារ

CNT (កម្មវិធីកំណត់ម៉ោង) T

ETM

2561K2B8LK2B$L+2$SCU T
អសមកាល

128 ប៊ីត

CSI

LSI

បំបាត់កំហុសបានច្រើនបំផុតamp

ម៉ាស៊ីនភ្លើង TSGEN

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

2 x ETH MAC
10/100/1000 (គ្មាន GMII)

FIFO

BKPSRAM 8KB

RNG

ហាស

១៦ ខ ភី

DDRCTRL ៥៨
LPDDR2/3, DDR3/3L

អសមកាល

CRYP

SAES

DDRMCE T TZC T

DDRPHYC
T

ឌីលី

8b QUADSPI (ពីរ) T

៣.៤៥១ខ

FMC

កាកបាទក្រហមកម្ពុជា

DLYBSD1

(ការគ្រប់គ្រង SDMMC1 DLY)

DLYBSD2

(ការគ្រប់គ្រង SDMMC2 DLY)

DLYBQS

(ការត្រួតពិនិត្យ QUADSPI DLY)

FIFO FIFO

ឌីលី ឌីលី

14 8b SDMMC1 T 14 8b SDMMC2 T

ភី

USBH

(ម៉ាស៊ីន 2xHS)

PLLUSB

FIFO

ភីខេ

FIFO

T MDMA 32 ប៉ុស្តិ៍

AGIMC TT

17 16b ច្រកដាន

ETZPC

IWDG1

@VBAT

BSEC

OTP Fuses

@VDDA

RTC / AWU

TAMP / ឯកសារបម្រុងទុក T

@VBAT

LSE (32kHz XTAL)

ពេលវេលាប្រព័ន្ធ STGENC

ជំនាន់

STGENR

USBPHYC
(USB 2 x PHY control)
IWDG2

@VBAT

@VDDA

VREFBUF

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

ម្ជុល BOOT

អេសស៊ីអេសអេហ្វជី

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI 1

SAI 2

4ch DFSDM

Buffer 10KB CCU

FDCAN1

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

async AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 ស្ទ្រីម
DMAMUX1
DMA2
8 ស្ទ្រីម

DMAMUX2

DMA3
8 ស្ទ្រីម

PMB (ម៉ូនីទ័រដំណើរការ)
DTS (ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពឌីជីថល)

វ៉ុលtagនិយតករ

@VDDA

ការត្រួតពិនិត្យការផ្គត់ផ្គង់

FIFO

ម៉ាទ្រីស ១៦ × ៤
AHB2APB

64 ប៊ីត AXI

មេ AXI 64 ប៊ីត

32 ប៊ីត AHB មេ 32 ប៊ីត AHB

32 ប៊ីត APB

ការការពារសុវត្ថិភាព TrustZone

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32-bit multi-AHB bus matrix (209 MHz)
APB6
FIFO FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

PLL1/2/3/4

RCC

T PWR

អាយធីធី

16 បន្ត

176

យូអេសប៊ីអូ

(OTG HS)

ភី

12b ADC1

12b ADC2

ជីភីអូអេ

៣.៤៥១ខ

ជីភីអាយអូប

៣.៤៥១ខ

GPIOC

៣.៤៥១ខ

GPIOD

៣.៤៥១ខ

GPIOE

៣.៤៥១ខ

ជីភីអូអេហ្វ

៣.៤៥១ខ

GPIOG 16b ១៦

GPIOH

៣.៤៥១ខ

GPIOI

៣.៤៥១ខ

AHB2APB

USART០

Smartcard IrDA

USART០

Smartcard IrDA

SPI4/I2S4

អេសភីអាយ ១

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

តម្រងតម្រងតម្រង

ធីម១០

៣.៤៥១ខ

ធីម១០

៣.៤៥១ខ

ធីម១០

៣.៤៥១ខ

ធីម១០

៣.៤៥១ខ

ធីម១០

៣.៤៥១ខ

ធីម១០

៣.៤៥១ខ

TIM2 TIM3 TIM4

៣.៤៥១ខ

TIM5 TIM6 TIM7

៣.៤៥១ខ

LPTIM1 16b

USART០

Smartcard IrDA

UART4

UART5

UART7

UART8

តម្រងតម្រង

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART០

Smartcard IrDA

SPI1/I2S1

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.1
3.1.1
3.1.2

ប្រព័ន្ធរង Arm Cortex-A7
លក្ខណៈពិសេស
· ស្ថាបត្យកម្ម ARMv7-A · ឃ្លាំងសម្ងាត់ការណែនាំ 32-Kbyte L1 · ឃ្លាំងផ្ទុកទិន្នន័យ 32-Kbyte L1 · ឃ្លាំងសម្ងាត់ 128-Kbyte level2 · Arm + Thumb®-2 សំណុំការណែនាំ · Arm TrustZone បច្ចេកវិទ្យាសុវត្ថិភាព · Arm NEON SIMD កម្រិតខ្ពស់ · DSP និង SIMD extensions · VFPv4 floating-point · ការគាំទ្រជីនិម្មិត G (Hardware virtualization) · ឧបករណ៍បញ្ជារំខាន (GIC) ជាមួយ 160 ការរំខានគ្រឿងកុំព្យូទ័រ · កម្មវិធីកំណត់ម៉ោងទូទៅរួមបញ្ចូលគ្នា (CNT)
ជាងview
ខួរក្បាល Cortex-A7 គឺជាកម្មវិធីដំណើរការកម្មវិធីដែលមានប្រសិទ្ធភាពថាមពលខ្លាំង ដែលត្រូវបានរចនាឡើងដើម្បីផ្តល់នូវដំណើរការដ៏សម្បូរបែបនៅក្នុងឧបករណ៍ពាក់កម្រិតខ្ពស់ និងកម្មវិធីបង្កប់ និងប្រើប្រាស់ថាមពលទាបផ្សេងទៀត។ វាផ្តល់នូវដំណើរការខ្សែតែមួយច្រើនជាង Cortex-A20 រហូតដល់ 5% ហើយផ្តល់នូវដំណើរការស្រដៀងគ្នាជាង Cortex-A9 ។
Cortex-A7 រួមបញ្ចូលនូវលក្ខណៈពិសេសទាំងអស់នៃដំណើរការ Cortex-A15 និង CortexA17 ដែលមានប្រសិទ្ធភាពខ្ពស់ រួមទាំងការគាំទ្រនិម្មិតនៅក្នុងផ្នែករឹង NEON និង 128-bit AMBA 4 AXI bus interface។
ខួរក្បាល Cortex-A7 បង្កើតនៅលើ 8-s ដែលសន្សំសំចៃថាមពលtage បំពង់នៃខួរក្បាល Cortex-A5 ។ វាក៏ទទួលបានអត្ថប្រយោជន៍ផងដែរពីឃ្លាំងសម្ងាត់ L2 រួមបញ្ចូលគ្នាដែលត្រូវបានរចនាឡើងសម្រាប់ថាមពលទាប ជាមួយនឹងភាពយឺតនៃប្រតិបត្តិការទាប និងការគាំទ្រប្រព័ន្ធប្រតិបត្តិការប្រសើរឡើងសម្រាប់ការថែទាំឃ្លាំងសម្ងាត់។ លើសពីនេះ មានការព្យាករណ៍សាខាប្រសើរឡើង និងដំណើរការប្រព័ន្ធអង្គចងចាំប្រសើរឡើង ជាមួយនឹងផ្លូវផ្ទុក 64 ប៊ីត ឡានក្រុង AMBA 128 AXI 4 ប៊ីត និងទំហំ TLB កើនឡើង (ធាតុ 256 កើនឡើងពី 128 ធាតុសម្រាប់ Cortex-A9 និង Cortex-A5) ការបង្កើនការអនុវត្តសម្រាប់បន្ទុកការងារធំដូចជា web ការរុករក។
បច្ចេកវិទ្យាមេដៃ-2
ផ្តល់នូវប្រសិទ្ធភាពខ្ពស់បំផុតនៃកូដ Arm ប្រពៃណី ខណៈពេលដែលផ្តល់នូវការកាត់បន្ថយរហូតដល់ 30% នៃតម្រូវការអង្គចងចាំសម្រាប់ការផ្ទុកការណែនាំ។
បច្ចេកវិទ្យា TrustZone
ធានានូវការអនុវត្តដែលអាចទុកចិត្តបាននៃកម្មវិធីសុវត្ថិភាព ចាប់ពីការគ្រប់គ្រងសិទ្ធិឌីជីថល រហូតដល់ការទូទាត់តាមអេឡិចត្រូនិក។ ការគាំទ្រយ៉ាងទូលំទូលាយពីដៃគូបច្ចេកវិទ្យា និងឧស្សាហកម្ម។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

អ៊ីអន
បច្ចេកវិទ្យា NEON អាចបង្កើនល្បឿនដំណើរការពហុមេឌៀ និងសញ្ញាដូចជាការអ៊ិនកូដ/ឌិកូដវីដេអូ ក្រាហ្វិក 2D/3D ហ្គេម ដំណើរការសំឡេង និងការបញ្ចេញសំឡេង ដំណើរការរូបភាព ទូរស័ព្ទ និងការសំយោគសំឡេង។ Cortex-A7 ផ្តល់នូវម៉ាស៊ីនដែលផ្តល់ទាំងដំណើរការ និងមុខងារនៃ Cortex-A7 floating-point unit (FPU) និងការអនុវត្តនូវការណែនាំអំពី SIMD កម្រិតខ្ពស់ NEON សម្រាប់ការបង្កើនល្បឿនបន្ថែមទៀតនៃមុខងារដំណើរការប្រព័ន្ធផ្សព្វផ្សាយ និងសញ្ញា។ NEON ពង្រីកប្រព័ន្ធដំណើរការ Cortex-A7 FPU ដើម្បីផ្តល់នូវ quad-MAC និងសំណុំការចុះឈ្មោះ 64-bit និង 128-bit បន្ថែម ដែលគាំទ្រសំណុំប្រតិបត្តិការ SIMD ដ៏សម្បូរបែបលើចំនួនគត់ 8-, 16- និង 32-bit និង 32-bit floating-point data-points។
និម្មិតផ្នែករឹង
ការគាំទ្រផ្នែករឹងប្រកបដោយប្រសិទ្ធភាពខ្ពស់សម្រាប់ការគ្រប់គ្រងទិន្នន័យ និងអាជ្ញាកណ្តាល ដែលបរិស្ថានកម្មវិធីជាច្រើន និងកម្មវិធីរបស់ពួកគេអាចចូលប្រើសមត្ថភាពប្រព័ន្ធក្នុងពេលដំណាលគ្នា។ នេះអនុញ្ញាតឱ្យការសម្រេចបាននូវឧបករណ៍ដែលរឹងមាំ ជាមួយនឹងបរិស្ថាននិម្មិតដែលដាច់ឆ្ងាយពីគ្នាទៅវិញទៅមក។
ឃ្លាំងសម្ងាត់ L1 ធ្វើឱ្យប្រសើរ
ឃ្លាំងសម្ងាត់ L1 ដំណើរការ និងថាមពលដែលបានធ្វើឱ្យប្រសើររួមបញ្ចូលគ្នានូវបច្ចេកទេសភាពយឺតក្នុងការចូលប្រើតិចតួច ដើម្បីបង្កើនប្រសិទ្ធភាព និងកាត់បន្ថយការប្រើប្រាស់ថាមពល។
ឧបករណ៍បញ្ជាឃ្លាំងសម្ងាត់ L2 រួមបញ្ចូលគ្នា
ផ្តល់នូវភាពយឺតយ៉ាវទាប និងកម្រិតបញ្ជូនខ្ពស់ក្នុងការចូលប្រើអង្គចងចាំក្នុងឃ្លាំងសម្ងាត់ក្នុងប្រេកង់ខ្ពស់ ឬកាត់បន្ថយការប្រើប្រាស់ថាមពលដែលទាក់ទងនឹងការចូលប្រើអង្គចងចាំក្រៅបន្ទះឈីប។
អង្គភាពចំណុចអណ្តែតទឹក Cortex-A7 (FPU)
FPU ផ្តល់នូវការណែនាំចំណុចអណ្តែតទឹកដែលមានភាពជាក់លាក់តែមួយ និងពីរដងដែលអាចប្រើបានជាមួយស្ថាបត្យកម្ម Arm VFPv4 ដែលជាកម្មវិធីដែលឆបគ្នាជាមួយឧបករណ៍ដំណើរការចំណុចអណ្តែតលើ Arm ជំនាន់មុនៗ។
អង្គភាពគ្រប់គ្រង Snoop (SCU)
SCU ទទួលខុសត្រូវក្នុងការគ្រប់គ្រងការភ្ជាប់គ្នាទៅវិញទៅមក អាជ្ញាកណ្តាល ការទំនាក់ទំនង ឃ្លាំងសម្ងាត់ទៅកាន់ឃ្លាំងសម្ងាត់ និងការផ្ទេរអង្គចងចាំប្រព័ន្ធ ការភ្ជាប់ឃ្លាំងសម្ងាត់ និងសមត្ថភាពផ្សេងទៀតសម្រាប់ខួរក្បាល។
ភាពស៊ីសង្វាក់គ្នានៃប្រព័ន្ធនេះក៏កាត់បន្ថយភាពស្មុគស្មាញផ្នែកទន់ដែលពាក់ព័ន្ធនឹងការរក្សាភាពស៊ីសង្វាក់គ្នានៃកម្មវិធីនៅក្នុងកម្មវិធីបញ្ជា OS នីមួយៗ។
ឧបករណ៍បញ្ជាការរំខានទូទៅ (GIC)
ដោយអនុវត្តឧបករណ៍បញ្ជារំខានដែលមានលក្ខណៈស្តង់ដារ និងស្ថាបត្យកម្ម GIC ផ្តល់នូវវិធីសាស្រ្តដ៏សម្បូរបែប និងអាចបត់បែនបានចំពោះទំនាក់ទំនងអន្តរដំណើរការ និងការកំណត់ផ្លូវ និងអាទិភាពនៃការរំខានប្រព័ន្ធ។
គាំទ្រដល់ការរំខានឯករាជ្យរហូតដល់ 192 ក្រោមការគ្រប់គ្រងផ្នែកទន់ ហាដវែរជាអាទិភាព និងបានបញ្ជូនរវាងប្រព័ន្ធប្រតិបត្តិការ និងស្រទាប់គ្រប់គ្រងកម្មវិធី TrustZone ។
ភាពបត់បែននៃផ្លូវនេះ និងការគាំទ្រសម្រាប់និម្មិតនៃការរំខានទៅក្នុងប្រព័ន្ធប្រតិបត្តិការ ផ្តល់នូវលក្ខណៈពិសេសដ៏សំខាន់មួយដែលត្រូវការដើម្បីបង្កើនសមត្ថភាពនៃដំណោះស្រាយដោយប្រើ hypervisor ។

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.2
3.2.1
3.2.2

អនុស្សាវរីយ៍
SDRAM ខាងក្រៅ
ឧបករណ៍ STM32MP133C/F បង្កប់ឧបករណ៍បញ្ជាសម្រាប់ SDRAM ខាងក្រៅដែលគាំទ្រដូចខាងក្រោម៖ · LPDDR2 ឬ LPDDR3 ទិន្នន័យ 16 ប៊ីត រហូតដល់ 1 Gbyte រហូតដល់ 533 MHz នាឡិកា · DDR3 ឬ DDR3L ទិន្នន័យ 16 ប៊ីត រហូតដល់ 1 Gbyte រហូតដល់ 533 MHz
SRAM ដែលបានបង្កប់
លក្ខណៈពិសេសរបស់ឧបករណ៍ទាំងអស់៖ · SYSRAM: 128 Kbytes (ជាមួយតំបន់សុវត្ថិភាពទំហំកម្មវិធី) · AHB SRAM: 32 Kbytes (សុវត្ថិភាព) · BKPSRAM (SRAM បម្រុងទុក): 8 Kbytes
ខ្លឹមសារនៃតំបន់នេះត្រូវបានការពារប្រឆាំងនឹងការចូលប្រើការសរសេរដែលមិនចង់បានដែលអាចកើតមាន ហើយអាចត្រូវបានរក្សាទុកក្នុងរបៀប Standby ឬ VBAT ។ BKPSRAM អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។

3.3

ឧបករណ៍បញ្ជា DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL រួមបញ្ចូលគ្នាជាមួយ DDRPHYC ផ្តល់នូវដំណោះស្រាយចំណុចប្រទាក់អង្គចងចាំពេញលេញសម្រាប់ប្រព័ន្ធរងអង្គចងចាំ DDR ។ · មួយ 64-bit AMBA 4 AXI ports interface (XPI) · AXI clock asynchronous to the controller · DDR memory cypher engine (DDRMCE) featuring AES-128 DDR on-the-fly write
ការអ៊ិនគ្រីប / អានការឌិគ្រីប។ ·ស្តង់ដារដែលគាំទ្រ៖
ការបញ្ជាក់របស់ JEDEC DDR3 SDRAM, JESD79-3E សម្រាប់ DDR3/3L ជាមួយនឹងចំណុចប្រទាក់ 16 ប៊ីត
ការបញ្ជាក់របស់ JEDEC LPDDR2 SDRAM, JESD209-2E សម្រាប់ LPDDR2 ជាមួយនឹងចំណុចប្រទាក់ 16 ប៊ីត
ការបញ្ជាក់របស់ JEDEC LPDDR3 SDRAM, JESD209-3B សម្រាប់ LPDDR3 ដែលមានចំណុចប្រទាក់ 16 ប៊ីត
· កម្មវិធីកំណត់ពេលកម្រិតខ្ពស់ និងកម្មវិធីបង្កើតពាក្យបញ្ជា SDRAM · ទទឹងទិន្នន័យពេញលេញដែលអាចសរសេរកម្មវិធីបាន (16 ប៊ីត) ឬទទឹងទិន្នន័យពាក់កណ្តាល (8 ប៊ីត) · ការគាំទ្រ QoS កម្រិតខ្ពស់ជាមួយនឹងថ្នាក់ចរាចរណ៍ចំនួនបីនៅលើការអាន និងថ្នាក់ចរាចរណ៍ពីរនៅលើការសរសេរ · ជម្រើសដើម្បីជៀសវាងការអត់ឃ្លាននៃចរាចរណ៍អាទិភាពទាប · ធានាភាពស៊ីសង្វាក់គ្នាសម្រាប់ការសរសេរក្រោយអាន (WAR) និងអាន (ក្រោយ-write)
ច្រក AXI · ការគាំទ្រកម្មវិធីសម្រាប់ជម្រើសប្រវែងផ្ទុះ (4, 8, 16) · សរសេរផ្សំដើម្បីអនុញ្ញាតឱ្យការសរសេរច្រើនទៅអាសយដ្ឋានដូចគ្នាត្រូវបានបញ្ចូលគ្នាជា
សរសេរតែមួយ · ការកំណត់រចនាសម្ព័ន្ធចំណាត់ថ្នាក់តែមួយ

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

· ការគាំទ្រនៃការបញ្ចូលថាមពលចុះក្រោម SDRAM ដោយស្វ័យប្រវត្តិដែលបណ្តាលមកពីកង្វះនៃការមកដល់នៃប្រតិបត្តិការសម្រាប់ពេលវេលាដែលអាចកម្មវិធីបាន។
· ការគាំទ្រនៃការបញ្ឈប់នាឡិកាដោយស្វ័យប្រវត្តិ (LPDDR2/3) ការចូលនិងចេញដែលបណ្តាលមកពីកង្វះនៃការមកដល់នៃប្រតិបត្តិការ
· ការគាំទ្រនៃប្រតិបត្តិការរបៀបថាមពលទាបដោយស្វ័យប្រវត្តិដែលបណ្តាលមកពីកង្វះនៃការមកដល់នៃប្រតិបត្តិការសម្រាប់ពេលវេលាដែលអាចសរសេរកម្មវិធីបានតាមរយៈចំណុចប្រទាក់ថាមពលទាបផ្នែករឹង
· គោលការណ៍កំណត់ទំព័រដែលអាចសរសេរកម្មវិធីបាន · ការគាំទ្រការចូល និងចេញដោយស្វ័យប្រវត្តភាពដោយស្វ័យប្រវត្តិ ឬនៅក្រោមការគ្រប់គ្រងកម្មវិធី · ការគាំទ្រការចូល និងចេញដោយថាមពលយ៉ាងជ្រៅក្រោមការគ្រប់គ្រងផ្នែកទន់ (LPDDR2 និង
LPDDR3) · ការគាំទ្រនៃរបៀប SDRAM ច្បាស់លាស់ចុះឈ្មោះអាប់ដេតនៅក្រោមការគ្រប់គ្រងកម្មវិធី · តក្កវិជ្ជាផែនទីអាសយដ្ឋានដែលអាចបត់បែនបាន ដើម្បីអនុញ្ញាតឱ្យកម្មវិធីជាក់លាក់នៃការគូសវាសនៃជួរដេក ជួរឈរ។
ប៊ីតធនាគារ · ជម្រើសត្រួតពិនិត្យការធ្វើឱ្យស្រស់ដែលអាចជ្រើសរើសបានដោយអ្នកប្រើប្រាស់ · ប្លុកដែលពាក់ព័ន្ធ DDRPERFM ដើម្បីជួយសម្រាប់ការត្រួតពិនិត្យការអនុវត្ត និងការលៃតម្រូវ
DDRCTRL និង DDRPHYC អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។
លក្ខណៈពិសេសចម្បងរបស់ DDRMCE (DDR memory cypher engine) ត្រូវបានរាយខាងក្រោម៖ · AXI system bus master/slave interfaces (64-bit) · In-line encryption (for writes) និងការ decryption (for reads) ដោយផ្អែកលើ firewall ដែលបានបង្កប់
ការសរសេរកម្មវិធី · របៀបអ៊ិនគ្រីបពីរក្នុងមួយតំបន់ (អតិបរមាមួយតំបន់): គ្មានការអ៊ិនគ្រីប (របៀបឆ្លងកាត់),
block cipher mode · ការចាប់ផ្តើម និងចុងបញ្ចប់នៃតំបន់ដែលបានកំណត់ដោយ granularity 64-Kbyte · ការត្រងលំនាំដើម (តំបន់ 0): ការចូលប្រើណាមួយដែលត្រូវបានផ្តល់ · ការត្រងការចូលប្រើក្នុងតំបន់៖ គ្មាន
កូដប្លុកដែលបានគាំទ្រ៖ របៀបខ្សែសង្វាក់ដែលគាំទ្រ AES · របៀបប្លុកជាមួយលេខកូដ AES គឺត្រូវគ្នាជាមួយរបៀប ECB ដែលបានបញ្ជាក់នៅក្នុងការបោះពុម្ពផ្សាយ NIST FIPS ស្តង់ដារការអ៊ិនគ្រីបកម្រិតខ្ពស់ 197 (AES) ជាមួយនឹងមុខងារទាញយកកូនសោដែលពាក់ព័ន្ធដោយផ្អែកលើក្បួនដោះស្រាយ Keccak-400 ដែលបានចេញផ្សាយនៅលើគេហទំព័រ https://keccak.team webគេហទំព័រ។ · សំណុំនៃការចុះឈ្មោះសោមេដែលអាចចាក់សោបានតែមួយប៉ុណ្ណោះ · ច្រកកំណត់រចនាសម្ព័ន្ធ AHB ដឹងដោយឯកសិទ្ធិ

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.4

ឧបករណ៍បញ្ជាលំហអាសយដ្ឋាន TrustZone សម្រាប់ DDR (TZC)

TZC ត្រូវបានប្រើដើម្បីត្រងការចូលអាន/សរសេរទៅកាន់ឧបករណ៍បញ្ជា DDR យោងតាមសិទ្ធិ TrustZone និងយោងទៅតាមមេដែលមិនមានសុវត្ថិភាព (NSAID) លើតំបន់ដែលអាចសរសេរកម្មវិធីបានរហូតដល់ប្រាំបួន៖ · ការកំណត់រចនាសម្ព័ន្ធដែលគាំទ្រដោយកម្មវិធីដែលអាចទុកចិត្តបានតែប៉ុណ្ណោះ · ឯកតាតម្រងមួយ · តំបន់ប្រាំបួន៖
តំបន់ 0 តែងតែត្រូវបានបើក និងគ្របដណ្តប់ជួរអាសយដ្ឋានទាំងមូល។ តំបន់ទី 1 ដល់ទី 8 មានមូលដ្ឋានដែលអាចសរសេរកម្មវិធីបាន -/end-address និងអាចត្រូវបានកំណត់ទៅ
តម្រងមួយ ឬទាំងពីរ។ · ការអនុញ្ញាតការចូលប្រើដែលមានសុវត្ថិភាព និងមិនមានសុវតិ្ថភាពដែលបានរៀបចំតាមតំបន់ · ការចូលប្រើដែលមិនមានសុវត្ថិភាពត្រូវបានត្រងយោងទៅតាម NSAID · តំបន់ដែលគ្រប់គ្រងដោយតម្រងដូចគ្នាមិនត្រូវជាន់គ្នា · Fail modes with error and/or interrupt · acceptance capability = 256 · Gate keeper logic ដើម្បីបើក និងបិទតម្រងនីមួយៗ · ការចូលប្រើប្រាស់ប៉ាន់ស្មាន

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

3.5

ម៉ូដស្បែកជើងកវែង

នៅពេលចាប់ផ្តើម ប្រភពចាប់ផ្ដើមដែលប្រើដោយរ៉ូមចាប់ផ្ដើមខាងក្នុងត្រូវបានជ្រើសរើសដោយ BOOT pin និង OTP បៃ។

តារាង 2. របៀបចាប់ផ្ដើម

BOOT2 BOOT1 BOOT0 របៀបចាប់ផ្ដើមដំបូង

មតិយោបល់

រង់ចាំការភ្ជាប់មកជាមួយ៖

UART និង USB (1)

USART3/6 និង UART4/5/7/8 នៅលើម្ជុលលំនាំដើម

ឧបករណ៍ USB ដែលមានល្បឿនលឿននៅលើម្ជុល OTG_HS_DP/DM (2)

1 Serial NOR flash(3) Serial NOR flash នៅលើ QUADSPI(5)

e·MMC(3)

e·MMC នៅលើ SDMMC2 (លំនាំដើម)(5)(6)

ពន្លឺ NAND (3)

SLC NAND flash នៅលើ FMC

ការចាប់ផ្ដើមអភិវឌ្ឍន៍ (គ្មានការចាប់ផ្ដើមអង្គចងចាំពន្លឺទេ)

ប្រើដើម្បីទទួលបានការចូលប្រើបំបាត់កំហុសដោយមិនចាំបាច់ចាប់ផ្ដើមពីអង្គចងចាំពន្លឺ(4)

កាត SD (3)

កាត SD នៅលើ SDMMC1 (លំនាំដើម)(5)(6)

រង់ចាំការភ្ជាប់មកជាមួយ៖

0 UART និង USB(1)(3) USART3/6 និង UART4/5/7/8 នៅលើម្ជុលលំនាំដើម

ឧបករណ៍ USB ដែលមានល្បឿនលឿននៅលើម្ជុល OTG_HS_DP/DM (2)

1 Serial NAND flash(3) Serial NAND flash នៅលើ QUADPI(5)

1. អាចត្រូវបានបិទដោយការកំណត់ OTP ។ 2. USB ទាមទារ HSE clock/crystal (សូមមើល AN5474 សម្រាប់ប្រេកង់ដែលគាំទ្រដោយមាន និងគ្មានការកំណត់ OTP)។ 3. ប្រភពចាប់ផ្ដើមអាចត្រូវបានផ្លាស់ប្តូរដោយការកំណត់ OTP (សម្រាប់ឧampចាប់ផ្តើមដំបូងនៅលើកាត SD បន្ទាប់មក e·MMC ជាមួយនឹងការកំណត់ OTP)។ 4. ស្នូល Cortex®-A7 នៅក្នុងរង្វិលជុំគ្មានកំណត់បិទបើក PA13 ។ 5. ម្ជុលលំនាំដើមអាចត្រូវបានផ្លាស់ប្តូរដោយ OTP ។ 6. ម៉្យាងទៀត ចំណុចប្រទាក់ SDMMC មួយផ្សេងទៀតដែលលើសពីលំនាំដើមនេះអាចត្រូវបានជ្រើសរើសដោយ OTP ។

ទោះបីជាការចាប់ផ្ដើមកម្រិតទាបត្រូវបានធ្វើដោយប្រើនាឡិកាខាងក្នុងក៏ដោយ ST បានផ្តល់កញ្ចប់កម្មវិធី ក៏ដូចជាចំណុចប្រទាក់ខាងក្រៅសំខាន់ៗដូចជា DDR, USB (ប៉ុន្តែមិនកំណត់ចំពោះ) ទាមទារគ្រីស្តាល់ ឬលំយោលខាងក្រៅដើម្បីភ្ជាប់នៅលើម្ជុល HSE ។
សូមមើល RM0475 “STM32MP13xx advanced Arm®-based MPUs” ឬ AN32 “ការចាប់ផ្តើមជាមួយនឹងការអភិវឌ្ឍន៍ផ្នែករឹងបន្ទាត់ STM5474MP32xx” សម្រាប់ឧបសគ្គ និងការណែនាំទាក់ទងនឹងការតភ្ជាប់ម្ជុល HSE និងប្រេកង់ដែលគាំទ្រ។

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.6

ការគ្រប់គ្រងការផ្គត់ផ្គង់ថាមពល

3.6.1
ប្រយ័ត្ន៖

គ្រោងការណ៍ផ្គត់ផ្គង់ថាមពល
· VDD គឺជាការផ្គត់ផ្គង់ចម្បងសម្រាប់ I/Os ហើយផ្នែកខាងក្នុងត្រូវបានរក្សាថាមពលកំឡុងពេល Standby mode។ វ៉ុលមានប្រយោជន៍tagជួរ e គឺ 1.71 V ដល់ 3.6 V (1.8 V, 2.5 V, 3.0 V ឬ 3.3 V ប្រភេទ។ )
VDD_PLL និង VDD_ANA ត្រូវតែភ្ជាប់ផ្កាយទៅ VDD ។ · VDDCPU គឺជា CPU Cortex-A7 ដែលឧទ្ទិសវ៉ុលtagការផ្គត់ផ្គង់ e ដែលតម្លៃរបស់វាអាស្រ័យលើ
ប្រេកង់ស៊ីភីយូដែលចង់បាន។ 1.22 V ទៅ 1.38 V នៅក្នុងរបៀបដំណើរការ។ VDD ត្រូវតែមានវត្តមានមុន VDDCPU ។ · VDDCORE គឺជាវ៉ុលឌីជីថលចម្បងtage ហើយជាធម្មតាត្រូវបានបិទក្នុងអំឡុងពេលរបៀបរង់ចាំ។ វ៉ុលtagជួរ e គឺ 1.21 V ទៅ 1.29 V នៅក្នុងរបៀបដំណើរការ។ VDD ត្រូវតែមានវត្តមានមុន VDDCORE ។ · ម្ជុល VBAT អាចភ្ជាប់ទៅនឹងថ្មខាងក្រៅ (1.6 V < VBAT < 3.6 V) ។ ប្រសិនបើគ្មានថ្មខាងក្រៅត្រូវបានប្រើប្រាស់ទេ ម្ជុលនេះត្រូវតែភ្ជាប់ទៅ VDD ។ · VDDA គឺជាអាណាឡូក (ADC/VREF) ការផ្គត់ផ្គង់វ៉ុលtage (1.62 V ដល់ 3.6 V) ។ ការប្រើប្រាស់ VREF+ ខាងក្នុងតម្រូវឱ្យ VDDA ស្មើនឹង ឬខ្ពស់ជាង VREF+ + 0.3 V. · ម្ជុល VDDA1V8_REG គឺជាលទ្ធផលនៃនិយតករខាងក្នុង ដែលភ្ជាប់ខាងក្នុងជាមួយ USB PHY និង USB PLL ។ និយតករ VDDA1V8_REG ខាងក្នុងត្រូវបានបើកតាមលំនាំដើម ហើយអាចត្រូវបានគ្រប់គ្រងដោយកម្មវិធី។ វាតែងតែត្រូវបានបិទក្នុងអំឡុងពេលរបៀបរង់ចាំ។
ម្ជុល BYPASS_REG1V8 ជាក់លាក់មិនត្រូវទុកចោលអណ្តែតទេ។ វាត្រូវតែភ្ជាប់ទៅ VSS ឬទៅ VDD ដើម្បីធ្វើឱ្យសកម្ម ឬអសកម្មវ៉ុលtage និយតករ។ នៅពេល VDD = 1.8 V, BYPASS_REG1V8 គួរតែត្រូវបានកំណត់។ · VDDA1V1_REG pin គឺជាលទ្ធផលនៃនិយតករខាងក្នុង ដែលភ្ជាប់ខាងក្នុងទៅ USB PHY។ និយតករ VDDA1V1_REG ខាងក្នុងត្រូវបានបើកតាមលំនាំដើម ហើយអាចត្រូវបានគ្រប់គ្រងដោយកម្មវិធី។ វាតែងតែត្រូវបានបិទក្នុងអំឡុងពេលរបៀបរង់ចាំ។
· VDD3V3_USBHS គឺជាការផ្គត់ផ្គង់ USB ដែលមានល្បឿនលឿន។ វ៉ុលtagជួរ e គឺ 3.07 V ទៅ 3.6 V ។
VDD3V3_USBHS មិនត្រូវមានវត្តមានទេ លុះត្រាតែមានវត្តមាន VDDA1V8_REG បើមិនដូច្នេះទេ ការខូចខាតជាអចិន្ត្រៃយ៍អាចកើតឡើងនៅលើ STM32MP133C/F។ នេះត្រូវតែត្រូវបានធានាដោយលំដាប់ចំណាត់ថ្នាក់ PMIC ឬជាមួយសមាសភាគខាងក្រៅ ក្នុងករណីនៃការអនុវត្តការផ្គត់ផ្គង់ថាមពលដាច់ដោយឡែក។
· VDDSD1 និង VDDSD2 គឺរៀងគ្នា SDMMC1 និង SDMMC2 ការផ្គត់ផ្គង់ថាមពលកាត SD ដើម្បីគាំទ្ររបៀបល្បឿនលឿនបំផុត។
· VDDQ_DDR គឺជាការផ្គត់ផ្គង់ DDR IO ។ 1.425 V ដល់ 1.575 V សម្រាប់ភ្ជាប់អង្គចងចាំ DDR3 (ប្រភេទ 1.5 V)
1.283 V ដល់ 1.45 V សម្រាប់ភ្ជាប់អង្គចងចាំ DDR3L (ប្រភេទ 1.35 V)
1.14 V ដល់ 1.3 V សម្រាប់ភ្ជាប់អង្គចងចាំ LPDDR2 ឬ LPDDR3 (ប្រភេទ 1.2 V)
ក្នុងកំឡុងដំណាក់កាលថាមពល និងថាមពលចុះក្រោម តម្រូវការលំដាប់ថាមពលខាងក្រោមត្រូវតែគោរព៖
· នៅពេលដែល VDD ទាបជាង 1 V ការផ្គត់ផ្គង់ថាមពលផ្សេងទៀត (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) ត្រូវតែនៅខាងក្រោម VDD + 300 mV ។
· នៅពេលដែល VDD លើសពី 1 V ការផ្គត់ផ្គង់ថាមពលទាំងអស់គឺឯករាជ្យ។
ក្នុងដំណាក់កាលបិទថាមពល VDD អាចទាបជាងការផ្គត់ផ្គង់ផ្សេងទៀតជាបណ្តោះអាសន្នលុះត្រាតែថាមពលដែលបានផ្តល់ទៅ STM32MP133C/F នៅតែទាបជាង 1 mJ។ នេះអនុញ្ញាតឱ្យឧបករណ៍បំប្លែងកុងទ័រខាងក្រៅត្រូវបានរំសាយចេញជាមួយនឹងថេរពេលវេលាខុសៗគ្នាក្នុងដំណាក់កាលបណ្តោះអាសន្នថាមពលចុះក្រោម។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview
វី ១.១
VBOR0 ១

រូបភាពទី 2. លំដាប់ថាមពលឡើង/ចុះ

STM32MP133C/F

VDDX(1) VDD

3.6.2
ចំណាំ៖ ២៦/២១៩

0.3

បើកថាមពល

របៀបប្រតិបត្តិការ

អំណាចធ្លាក់ចុះ

ពេលវេលា

តំបន់ផ្គត់ផ្គង់មិនត្រឹមត្រូវ

VDDX < VDD + 300 mV

VDDX ឯករាជ្យពី VDD

MSv47490V1

1. VDDX សំដៅលើការផ្គត់ផ្គង់ថាមពលណាមួយក្នុងចំណោម VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR ។

អ្នកគ្រប់គ្រងការផ្គត់ផ្គង់ថាមពល

ឧបករណ៍មានសៀគ្វីកំណត់ថាមពលឡើងវិញ (POR) / កំណត់ឡើងវិញថាមពលចុះក្រោម (PDR) រួមបញ្ចូលគ្នាជាមួយសៀគ្វីកំណត់ឡើងវិញ Brownout (BOR)៖
· កំណត់ថាមពលឡើងវិញ (POR)
អ្នកគ្រប់គ្រង POR ត្រួតពិនិត្យការផ្គត់ផ្គង់ថាមពល VDD ហើយប្រៀបធៀបវាទៅនឹងកម្រិតកំណត់។ ឧបករណ៍នៅតែស្ថិតក្នុងរបៀបកំណត់ឡើងវិញនៅពេលដែល VDD ទាបជាងកម្រិតនេះ · ការកំណត់ថាមពលចុះក្រោម (PDR)
អ្នកគ្រប់គ្រង PDR ត្រួតពិនិត្យការផ្គត់ផ្គង់ថាមពល VDD ។ ការកំណត់ឡើងវិញត្រូវបានបង្កើតនៅពេលដែល VDD ធ្លាក់ចុះក្រោមកម្រិតកំណត់។
· Brownout កំណត់ឡើងវិញ (BOR)
អ្នកគ្រប់គ្រង BOR ត្រួតពិនិត្យការផ្គត់ផ្គង់ថាមពល VDD ។ កម្រិត BOR បី (ពី 2.1 ដល់ 2.7 V) អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធតាមរយៈបៃជម្រើស។ ការកំណត់ឡើងវិញត្រូវបានបង្កើតនៅពេលដែល VDD ធ្លាក់ចុះក្រោមកម្រិតនេះ។
· កំណត់ថាមពលឡើងវិញ VDDCORE (POR_VDDCORE) អ្នកគ្រប់គ្រង POR_VDDCORE ត្រួតពិនិត្យការផ្គត់ផ្គង់ថាមពល VDDCORE ហើយប្រៀបធៀបវាទៅនឹងកម្រិតកំណត់។ ដែន VDDCORE នៅតែស្ថិតក្នុងរបៀបកំណត់ឡើងវិញ នៅពេលដែល VDDCORE ស្ថិតនៅក្រោមកម្រិតនេះ។
· កំណត់ថាមពលឡើងវិញ VDDCORE (PDR_VDDCORE) អ្នកគ្រប់គ្រង PDR_VDDCORE ត្រួតពិនិត្យការផ្គត់ផ្គង់ថាមពល VDDCORE ។ ការកំណត់ដែន VDDCORE ឡើងវិញត្រូវបានបង្កើតនៅពេលដែល VDDCORE ធ្លាក់ចុះក្រោមកម្រិតកំណត់។
· កំណត់ថាមពលឡើងវិញ VDDCPU (POR_VDDCPU) អ្នកគ្រប់គ្រង POR_VDDCPU ត្រួតពិនិត្យការផ្គត់ផ្គង់ថាមពល VDDCPU ហើយប្រៀបធៀបវាទៅនឹងកម្រិតកំណត់។ ដែន VDDCPU នៅតែស្ថិតក្នុងរបៀបកំណត់ឡើងវិញ នៅពេលដែល VDDCORE ស្ថិតនៅក្រោមកម្រិតនេះ។
ម្ជុល PDR_ON ត្រូវបានបម្រុងទុកសម្រាប់ការធ្វើតេស្តផលិតកម្ម STMicroelectronics ហើយត្រូវតែភ្ជាប់ជាមួយ VDD ជានិច្ចនៅក្នុងកម្មវិធីមួយ។

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.7

យុទ្ធសាស្ត្រថាមពលទាប

មានវិធីជាច្រើនដើម្បីកាត់បន្ថយការប្រើប្រាស់ថាមពលនៅលើ STM32MP133C/F: · កាត់បន្ថយការប្រើប្រាស់ថាមពលថាមវន្តដោយបន្ថយល្បឿននាឡិកា CPU និង/ឬ
នាឡិកាម៉ាទ្រីសឡានក្រុង និង/ឬគ្រប់គ្រងនាឡិកាគ្រឿងកុំព្យូទ័រនីមួយៗ។ · សន្សំសំចៃការប្រើប្រាស់ថាមពលនៅពេលដែលស៊ីភីយូ IDLE ដោយជ្រើសរើសក្នុងចំណោមកម្រិតទាបដែលមាន
របៀបថាមពលតាមតម្រូវការកម្មវិធីអ្នកប្រើប្រាស់។ នេះអនុញ្ញាតឱ្យសម្រេចបាននូវការសម្របសម្រួលដ៏ល្អបំផុតរវាងរយៈពេលចាប់ផ្តើមខ្លី ការប្រើប្រាស់ថាមពលទាប ក៏ដូចជាប្រភពនៃការភ្ញាក់ដែលអាចប្រើបាន។ · ប្រើ DVFS (លេខថាមវន្តtage និង frequency scaling) ចំណុចប្រតិបត្តិការដែលគ្រប់គ្រងដោយផ្ទាល់នូវប្រេកង់នាឡិកា CPU ក៏ដូចជាការផ្គត់ផ្គង់ទិន្នផល VDDCPU ។
របៀបប្រតិបត្តិការអនុញ្ញាតឱ្យគ្រប់គ្រងការចែកចាយនាឡិកាទៅកាន់ផ្នែកផ្សេងៗនៃប្រព័ន្ធ និងថាមពលនៃប្រព័ន្ធ។ របៀបប្រតិបត្តិការប្រព័ន្ធត្រូវបានជំរុញដោយប្រព័ន្ធរង MPU ។
របៀបថាមពលទាបនៃប្រព័ន្ធរង MPU ត្រូវបានរាយខាងក្រោម៖ · CSleep៖ នាឡិកា CPU ត្រូវបានបញ្ឈប់ ហើយនាឡិកាគ្រឿងកុំព្យូទ័រដំណើរការជា
កំណត់ពីមុននៅក្នុង RCC (កំណត់ឡើងវិញ និងឧបករណ៍បញ្ជានាឡិកា)។ · CStop៖ នាឡិកាគ្រឿងកុំព្យូទ័រ CPU ត្រូវបានបញ្ឈប់។ · CStandby: VDDCPU បិទ
របៀបថាមពលទាប CSleep និង CStop ត្រូវបានបញ្ចូលដោយ CPU នៅពេលប្រតិបត្តិ WFI (រង់ចាំការរំខាន) ឬ WFE (រង់ចាំព្រឹត្តិការណ៍) ការណែនាំ។
របៀបប្រតិបត្តិការរបស់ប្រព័ន្ធដែលអាចប្រើបានមានដូចខាងក្រោម៖ · ដំណើរការ (ប្រព័ន្ធនៅដំណើរការពេញលេញរបស់វា VDDCORE VDDCPU និងនាឡិកាបើក) · បញ្ឈប់ (នាឡិកាបិទ) · LP-Stop (នាឡិកាបិទ) · LPLV-Stop (ម៉ោងបិទ VDDCORE និង VDDCPU កម្រិតផ្គត់ផ្គង់អាចនឹងត្រូវបានបន្ទាប) · LPLV-Stop2 (VDDC) OFF (VDDCPU, VDDCORE និងនាឡិកាបិទ)

តារាងទី 3. ប្រព័ន្ធធៀបនឹងរបៀបថាមពលស៊ីភីយូ

របៀបថាមពលប្រព័ន្ធ

ស៊ីភីយូ

របៀបដំណើរការ

CRun ឬ CSleep

របៀបបញ្ឈប់ LP-Stop mode LPLV-Stop mode LPLV-Stop2 mode
របៀបរង់ចាំ

CStop ឬ CStandby CStandby

3.8

កំណត់ឡើងវិញ និងឧបករណ៍បញ្ជានាឡិកា (RCC)

ឧបករណ៍បញ្ជានាឡិកា និងកំណត់ឡើងវិញគ្រប់គ្រងការបង្កើតនាឡិកាទាំងអស់ ក៏ដូចជានាឡិការោទិ៍ និងការគ្រប់គ្រងប្រព័ន្ធ និងការកំណត់ឡើងវិញគ្រឿងកុំព្យូទ័រ។ RCC ផ្តល់នូវភាពបត់បែនខ្ពស់ក្នុងជម្រើសនៃប្រភពនាឡិកា និងអនុញ្ញាតឱ្យអនុវត្តសមាមាត្រនាឡិកាដើម្បីកែលម្អការប្រើប្រាស់ថាមពល។ លើសពីនេះទៀតនៅលើឧបករណ៍ទំនាក់ទំនងមួយចំនួនដែលមានសមត្ថភាពធ្វើការជាមួយ

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

៦៧ ៨

ដែននាឡិកាពីរផ្សេងគ្នា (ទាំងនាឡិកាចំណុចប្រទាក់ឡានក្រុង ឬនាឡិកាគ្រឿងកុំព្យូទ័រខឺណែល) ប្រេកង់ប្រព័ន្ធអាចត្រូវបានផ្លាស់ប្តូរដោយមិនកែប្រែ baudrate ។
ការគ្រប់គ្រងនាឡិកា
ឧបករណ៍ទាំងនោះបង្កប់លំយោលខាងក្នុងចំនួនបួន លំយោលពីរជាមួយគ្រីស្តាល់ខាងក្រៅ ឬឧបករណ៍បំពងសំឡេង លំយោលខាងក្នុងចំនួន 3 ជាមួយនឹងពេលវេលាចាប់ផ្តើមរហ័ស និងបួន PLLs ។
RCC ទទួលបានធាតុបញ្ចូលប្រភពនាឡិកាខាងក្រោម៖ · លំយោលខាងក្នុង៖
នាឡិកា HSI 64 MHz (ភាពត្រឹមត្រូវ 1%) 4 MHz CSI clock 32 kHz LSI clock · លំយោលខាងក្រៅ៖ 8-48 MHz HSE clock 32.768 kHz LSE clock
RCC ផ្តល់ PLLs ចំនួនបួន៖ · PLL1 ឧទ្ទិសដល់ CPU Clocking · PLL2 ផ្តល់ៈ
នាឡិកាសម្រាប់ AXI-SS (រួមទាំងស្ពាន APB4, APB5, AHB5 និង AHB6) នាឡិកាសម្រាប់ចំណុចប្រទាក់ DDR · PLL3 ផ្តល់: នាឡិកាសម្រាប់ពហុស្រទាប់ AHB និងម៉ាទ្រីសរថយន្តក្រុងគ្រឿងកុំព្យូទ័រ (រួមទាំង APB1,
APB2, APB3, APB6, AHB1, AHB2, និង AHB4) នាឡិកាខឺណែលសម្រាប់គ្រឿងកុំព្យូទ័រ · PLL4 ឧទ្ទិសដល់ជំនាន់នៃនាឡិកាខឺណែលសម្រាប់គ្រឿងកុំព្យូទ័រផ្សេងៗ
ប្រព័ន្ធចាប់ផ្តើមនៅលើនាឡិកា HSI ។ បន្ទាប់មកកម្មវិធីអ្នកប្រើប្រាស់អាចជ្រើសរើសការកំណត់រចនាសម្ព័ន្ធនាឡិកា។
ប្រភពកំណត់ប្រព័ន្ធឡើងវិញ
ការកំណត់ការបើកថាមពលឡើងវិញចាប់ផ្តើមការចុះឈ្មោះទាំងអស់ លើកលែងតែការបំបាត់កំហុស ដែលជាផ្នែកនៃ RCC ផ្នែកនៃ RTC និងការចុះបញ្ជីស្ថានភាពឧបករណ៍បញ្ជាថាមពល ក៏ដូចជាដែនថាមពលបម្រុងទុក។
ការកំណត់កម្មវិធីឡើងវិញត្រូវបានបង្កើតចេញពីប្រភពមួយក្នុងចំណោមប្រភពខាងក្រោម៖ · កំណត់ឡើងវិញពីបន្ទះ NRST · កំណត់ឡើងវិញពី POR និង PDR signal (ជាទូទៅគេហៅថា power-on reset) · កំណត់ឡើងវិញពី BOR (ជាទូទៅគេហៅថា brownout) · កំណត់ឡើងវិញពី watchdog ឯករាជ្យ 1 · កំណត់ឡើងវិញពី watchdog ឯករាជ្យ 2 · ប្រព័ន្ធកម្មវិធីកំណត់ឡើងវិញពីមុខងារ Cortex-7 ( Cortex-A) នៅពេល ត្រូវបានធ្វើឱ្យសកម្ម
ការកំណត់ប្រព័ន្ធឡើងវិញត្រូវបានបង្កើតចេញពីប្រភពមួយក្នុងចំណោមប្រភពខាងក្រោម៖ · ការកំណត់កម្មវិធីឡើងវិញ · កំណត់ឡើងវិញពីសញ្ញា POR_VDDCORE · ការចាកចេញពីរបៀបរង់ចាំទៅរបៀបរត់

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

ការកំណត់ដំណើរការ MPU ឡើងវិញត្រូវបានបង្កើតចេញពីប្រភពមួយក្នុងចំណោមប្រភពខាងក្រោម៖ · ការកំណត់ប្រព័ន្ធឡើងវិញ · រាល់ពេលដែល MPU ចេញពី CStandby · កម្មវិធី MPU កំណត់ឡើងវិញពី Cortex-A7 (CPU)

3.9

ការបញ្ចូល/លទ្ធផលគោលបំណងទូទៅ (GPIOs)

ម្ជុល GPIO នីមួយៗអាចត្រូវបានកំណត់រចនាសម្ព័ន្ធដោយកម្មវិធីជាលទ្ធផល (រុញ-ទាញ ឬបង្ហូរចេញ ដោយមានឬគ្មានការទាញឡើង ឬទាញចុះក្រោម) ជាការបញ្ចូល (ដោយមានឬគ្មានការទាញឡើងលើ ឬទាញចុះក្រោម) ឬជាមុខងារជំនួសគ្រឿងកុំព្យូទ័រ។ ភាគច្រើននៃម្ជុល GPIO ត្រូវបានចែករំលែកជាមួយមុខងារជំនួសឌីជីថល ឬអាណាឡូក។ GPIOs ទាំងអស់មានសមត្ថភាពខ្ពស់នាពេលបច្ចុប្បន្ន និងមានជម្រើសល្បឿនដើម្បីគ្រប់គ្រងសំលេងរំខានខាងក្នុង ការប្រើប្រាស់ថាមពល និងការបំភាយអេឡិចត្រូម៉ាញ៉េទិចកាន់តែប្រសើរ។
បន្ទាប់ពីកំណត់ឡើងវិញ GPIO ទាំងអស់ស្ថិតនៅក្នុងរបៀបអាណាឡូក ដើម្បីកាត់បន្ថយការប្រើប្រាស់ថាមពល។
ការកំណត់រចនាសម្ព័ន្ធ I/O អាចត្រូវបានចាក់សោប្រសិនបើចាំបាច់ដោយធ្វើតាមលំដាប់ជាក់លាក់មួយ ដើម្បីជៀសវាងការសរសេរខុសឆ្គងទៅកាន់ការចុះឈ្មោះ I/Os ។
ម្ជុល GPIO ទាំងអស់អាចត្រូវបានកំណត់ជាលក្ខណៈបុគ្គលថាមានសុវត្ថិភាព ដែលមានន័យថាកម្មវិធីចូលប្រើ GPIOs ទាំងនេះ និងគ្រឿងកុំព្យូទ័រដែលពាក់ព័ន្ធដែលបានកំណត់ថាមានសុវត្ថិភាពត្រូវបានដាក់កម្រិតដើម្បីធានាសុវត្ថិភាពកម្មវិធីដែលកំពុងដំណើរការលើស៊ីភីយូ។

3.10
ចំណាំ៖

ឧបករណ៍បញ្ជាការពារ TrustZone (ETZPC)
ETZPC ត្រូវបានប្រើដើម្បីកំណត់រចនាសម្ព័ន្ធសុវត្ថិភាព TrustZone នៃចៅហ្វាយនាយ និងទាសកររថយន្តក្រុង ជាមួយនឹងគុណលក្ខណៈសុវត្ថិភាពដែលអាចសរសេរកម្មវិធីបាន (ធនធានដែលមានសុវត្ថិភាព)។ ឧទាហរណ៍៖ · ទំហំតំបន់សុវត្ថិភាព SYSRAM នៅលើបន្ទះឈីបអាចត្រូវបានសរសេរកម្មវិធី។ · គ្រឿងកុំព្យូទ័រ AHB និង APB អាចត្រូវបានធ្វើឱ្យមានសុវត្ថិភាព ឬមិនមានសុវត្ថិភាព។ · AHB SRAM អាចត្រូវបានធ្វើឱ្យមានសុវត្ថិភាពឬមិនមានសុវត្ថិភាព។
តាមលំនាំដើម SYSRAM, AHB SRAMs និងគ្រឿងកុំព្យូទ័រដែលអាចធានាបានត្រូវបានកំណត់ដើម្បីធានាការចូលប្រើតែប៉ុណ្ណោះ ដូច្នេះ មិនអាចចូលប្រើបានដោយចៅហ្វាយនាយដែលមិនមានសុវត្ថិភាពដូចជា DMA1/DMA2 ទេ។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

3.11

ម៉ាទ្រីស Bus-interconnect
ឧបករណ៍នេះមានម៉ាទ្រីសឡានក្រុង AXI ម៉ាទ្រីសឡានក្រុង AHB និងស្ពានឡានក្រុងដែលអនុញ្ញាតឱ្យចៅហ្វាយនាយឡានក្រុងអាចទាក់ទងគ្នាជាមួយទាសករឡានក្រុង (សូមមើលរូបខាងក្រោម ចំនុចតំណាងឱ្យការតភ្ជាប់មេ/ទាសករដែលបានបើក)។
រូបភាពទី 3. ម៉ាទ្រីសឡានក្រុង STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG ពី MLAHB ភ្ជាប់អន្តរ USBH

ស៊ីភីយូ

អេធី ១ អេធី ២

128 ប៊ីត

AXIM

M1 M2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

ទាសករលំនាំដើម AXIMC

NIC-400 AXI 64 ប៊ីត 266 MHz - ចៅហ្វាយនាយ 10 នាក់ / ទាសករ 10 នាក់

ពី AXIM ភ្ជាប់ DMA1 DMA2 USBO DMA3

M1 M2

M3 M4

M6 M7

S4 S5 Interconnect AHB 32 bits 209 MHz – 8 masters / 6 slaves

ស្ពាន DDRCTRL 533 MHz AHB ទៅ AHB6 ទៅ MLAHB តភ្ជាប់អន្តរ FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB ស្ពាន AHB ទៅស្ពាន AHB5 APB ទៅស្ពាន APB5 APB ទៅ DBG APB
AXI 64 synchronous master port AXI 64 synchronous slave port AXI 64 asynchronous master port AXI 64 asynchronous slave port AHB 32 synchronous master port AHB 32 synchronous slave port AHB 32 asynchronous master port as slavenchronous 32
ស្ពានទៅ AHB2 SRAM1 SRAM2 SRAM3 ទៅ AXIM ស្ពានតភ្ជាប់ទៅ AHB4
MSv67511V2

MLAHB

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.12

ឧបករណ៍បញ្ជា DMA
ឧបករណ៍មានលក្ខណៈពិសេសម៉ូឌុល DMA ខាងក្រោមដើម្បីដកសកម្មភាពស៊ីភីយូ៖ · ការចូលប្រើអង្គចងចាំដោយផ្ទាល់មេ (MDMA)
MDMA គឺជាឧបករណ៍បញ្ជា DMA ល្បឿនលឿន ដែលទទួលខុសត្រូវលើការផ្ទេរអង្គចងចាំគ្រប់ប្រភេទ (គ្រឿងកុំព្យូទ័រទៅអង្គចងចាំ អង្គចងចាំទៅអង្គចងចាំ អង្គចងចាំទៅគ្រឿងកុំព្យូទ័រ) ដោយមិនមានសកម្មភាពស៊ីភីយូណាមួយឡើយ។ វាមានចំណុចប្រទាក់ AXI មេ។ MDMA អាចធ្វើអន្តរកម្មជាមួយឧបករណ៍បញ្ជា DMA ផ្សេងទៀតដើម្បីពង្រីកសមត្ថភាពស្តង់ដារ DMA ឬអាចគ្រប់គ្រងសំណើរ DMA គ្រឿងកុំព្យូទ័រដោយផ្ទាល់។ បណ្តាញទាំង 32 នីមួយៗអាចអនុវត្តការផ្ទេរប្លុក ការផ្ទេរប្លុកម្តងហើយម្តងទៀត និងការផ្ទេរបញ្ជីដែលបានភ្ជាប់។ MDMA អាចត្រូវបានកំណត់ដើម្បីធ្វើការផ្ទេរប្រាក់ទៅកាន់ការចងចាំដែលមានសុវត្ថិភាព។ · ឧបករណ៍បញ្ជា DMA ចំនួនបី (មិនមានសុវត្ថិភាព DMA1 និង DMA2 បូកនឹង DMA3 សុវត្ថិភាព) ឧបករណ៍បញ្ជានីមួយៗមានច្រក AHB ពីរ សម្រាប់បណ្តាញ DMA សរុបចំនួន 16 និងបណ្តាញសុវត្ថិភាពចំនួនប្រាំបី ដើម្បីអនុវត្តការផ្ទេរប្លុកដែលមានមូលដ្ឋានលើ FIFO ។
ឯកតា DMAMUX ពីរ multiplex និងបញ្ជូនសំណើគ្រឿងកុំព្យូទ័រ DMA ទៅកាន់ឧបករណ៍បញ្ជា DMA ទាំងបី ដោយមានភាពបត់បែនខ្ពស់ បង្កើនចំនួនសំណើ DMA ដែលដំណើរការក្នុងពេលដំណាលគ្នា ក៏ដូចជាបង្កើតសំណើ DMA ពីការកេះទិន្នផលគ្រឿងកុំព្យូទ័រ ឬព្រឹត្តិការណ៍ DMA ។
DMAMUX1 ធ្វើផែនទីសំណើ DMA ពីគ្រឿងកុំព្យូទ័រដែលមិនមានសុវត្ថិភាពទៅឆានែល DMA1 និង DMA2 ។ DMAMUX2 ធ្វើផែនទីសំណើ DMA ពីឧបករណ៍ភ្ជាប់សុវត្ថិភាពទៅឆានែល DMA3 ។

3.13

កម្មវិធីគ្រប់គ្រងការរំខាន និងព្រឹត្តិការណ៍បន្ថែម (EXTI)
ឧបករណ៍បញ្ជាការរំខាន និងព្រឹត្តិការណ៍ដែលបានពង្រីក (EXTI) គ្រប់គ្រង CPU និងការដាស់ប្រព័ន្ធតាមរយៈការបញ្ចូលព្រឹត្តិការណ៍ដែលអាចកំណត់រចនាសម្ព័ន្ធបាន និងដោយផ្ទាល់។ EXTI ផ្តល់សំណើរភ្ញាក់រលឹកដល់ការគ្រប់គ្រងថាមពល និងបង្កើតសំណើររំខានដល់ GIC និងព្រឹត្តិការណ៍ដល់ការបញ្ចូលព្រឹត្តិការណ៍ CPU ។
សំណើការភ្ញាក់ EXTI អនុញ្ញាតឱ្យប្រព័ន្ធត្រូវបានដាស់ពីរបៀបបញ្ឈប់ ហើយស៊ីភីយូត្រូវបានដាស់ពីរបៀប CStop និង CSTandby ។
សំណើររំខាន និងការបង្កើតសំណើព្រឹត្តិការណ៍ក៏អាចត្រូវបានប្រើនៅក្នុងរបៀបរត់ផងដែរ។
EXTI ក៏រួមបញ្ចូលទាំងការជ្រើសរើស EXTI IOport ផងដែរ។
ការរំខាន ឬព្រឹត្តិការណ៍នីមួយៗអាចត្រូវបានកំណត់ថាមានសុវត្ថិភាព ដើម្បីដាក់កម្រិតការចូលប្រើកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។

3.14

ផ្នែកគណនាការលែងត្រូវការតាក់ស៊ីស៊ីក្លូ
ឯកតាគណនា CRC (cyclic redundancy check) ត្រូវបានប្រើដើម្បីទទួលបានលេខកូដ CRC ដោយប្រើពហុនាមដែលអាចសរសេរកម្មវិធីបាន។
ក្នុងចំណោមកម្មវិធីផ្សេងទៀត បច្ចេកទេសផ្អែកលើ CRC ត្រូវបានប្រើដើម្បីផ្ទៀងផ្ទាត់ការបញ្ជូនទិន្នន័យ ឬភាពត្រឹមត្រូវនៃការផ្ទុក។ នៅក្នុងវិសាលភាពនៃស្តង់ដារ EN/IEC 60335-1 ពួកគេផ្តល់មធ្យោបាយនៃការផ្ទៀងផ្ទាត់ភាពត្រឹមត្រូវនៃអង្គចងចាំពន្លឺ។ ឯកតាគណនា CRC ជួយគណនាហត្ថលេខារបស់កម្មវិធីកំឡុងពេលដំណើរការ ដើម្បីប្រៀបធៀបជាមួយហត្ថលេខាយោងដែលបានបង្កើតនៅពេលភ្ជាប់ និងរក្សាទុកនៅទីតាំងអង្គចងចាំដែលបានផ្តល់ឱ្យ។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

3.15

ឧបករណ៍បញ្ជាអង្គចងចាំដែលអាចបត់បែនបាន (FMC)
លក្ខណៈសំខាន់ៗរបស់ឧបករណ៍បញ្ជា FMC មានដូចខាងក្រោម៖ · ចំណុចប្រទាក់ជាមួយឧបករណ៍ដែលបានគូសផែនទីមេម៉ូរីឋិតិវន្ត រួមមានៈ
NOR flash memory ឋិតិវន្ត ឬ pseudo-static random access memory (SRAM, PSRAM) NAND flash memory with 4-bit/8-bit BCH hardware ECC · 8-,16-bit data bus width · បន្ទះឈីបឯករាជ្យ-ជ្រើសរើសវត្ថុបញ្ជាសម្រាប់ធនាគារអង្គចងចាំនីមួយៗ · ការកំណត់រចនាសម្ព័ន្ធឯករាជ្យសម្រាប់ធនាគារអង្គចងចាំនីមួយៗ · សរសេរ FIFO
ការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ FMC អាចត្រូវបានធ្វើឱ្យមានសុវត្ថិភាព។

3.16

ចំណុចប្រទាក់អង្គចងចាំពីរ Quad-SPI (QUADSPI)
QUADSPI គឺជាចំណុចប្រទាក់ទំនាក់ទំនងឯកទេសដែលផ្តោតលើការចងចាំតែមួយ, ពីរ ឬ quad SPI flash ។ វាអាចដំណើរការក្នុងរបៀបណាមួយក្នុងចំណោមបីដូចខាងក្រោម៖ · របៀបប្រយោល៖ ប្រតិបត្តិការទាំងអស់ត្រូវបានអនុវត្តដោយប្រើការចុះឈ្មោះ QUADSPI ។ · របៀបបោះឆ្នោតស្ថានភាព៖ ការចុះឈ្មោះស្ថានភាពអង្គចងចាំពន្លឺខាងក្រៅត្រូវបានអានជាទៀងទាត់ និង
ការរំខានអាចត្រូវបានបង្កើតក្នុងករណីកំណត់ទង់។ · របៀបគូសផែនទីអង្គចងចាំ៖ អង្គចងចាំពន្លឺខាងក្រៅត្រូវបានផ្គូផ្គងទៅនឹងទំហំអាសយដ្ឋាន
ហើយត្រូវបានមើលឃើញដោយប្រព័ន្ធដូចជាប្រសិនបើវាជាអង្គចងចាំខាងក្នុង។
ទាំងការបញ្ជូន និងសមត្ថភាពអាចត្រូវបានបង្កើនពីរដងដោយប្រើមុខងារ dual-flash ដែលអង្គចងចាំ Quad-SPI flash ពីរត្រូវបានចូលដំណើរការក្នុងពេលដំណាលគ្នា។
QUADSPI ត្រូវបានភ្ជាប់ជាមួយប្លុកពន្យាពេល (DLYBQS) ដែលអនុញ្ញាតឱ្យមានការគាំទ្រនៃប្រេកង់ទិន្នន័យខាងក្រៅលើសពី 100 MHz ។
ការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធ QUADSPI អាចមានសុវត្ថិភាព ក៏ដូចជាការទប់ស្កាត់ការពន្យារពេលរបស់វា។

3.17

កម្មវិធីបម្លែងអាណាឡូកទៅឌីជីថល (ADC1, ADC2)
ឧបករណ៍បង្កប់ឧបករណ៍បំប្លែងអាណាឡូកទៅឌីជីថលពីរ ដែលគុណភាពបង្ហាញរបស់វាអាចត្រូវបានកំណត់រចនាសម្ព័ន្ធទៅជា 12-, 10-, 8- ឬ 6-bit។ ADC នីមួយៗចែករំលែកដល់ទៅ 18 ប៉ុស្តិ៍ខាងក្រៅ ដោយធ្វើការបំប្លែងនៅក្នុងរបៀបថតតែមួយ ឬស្កែន។ នៅក្នុងរបៀបស្កេន ការបំប្លែងដោយស្វ័យប្រវត្តិត្រូវបានអនុវត្តលើក្រុមបញ្ចូលអាណាឡូកដែលបានជ្រើសរើស។
ADCs ទាំងពីរមានចំណុចប្រទាក់ឡានក្រុងដែលមានសុវត្ថិភាព។
ADC នីមួយៗអាចត្រូវបានបម្រើដោយឧបករណ៍បញ្ជា DMA ដូច្នេះអនុញ្ញាតឱ្យផ្ទេរដោយស្វ័យប្រវត្តិនៃតម្លៃដែលបានបំប្លែង ADC ទៅទីតាំងគោលដៅដោយមិនមានសកម្មភាពកម្មវិធីណាមួយឡើយ។
លើសពីនេះ មុខងារឃ្លាំមើលអាណាឡូកអាចត្រួតពិនិត្យបានយ៉ាងត្រឹមត្រូវនូវវ៉ុលដែលបានបំប្លែងtage នៃបណ្តាញមួយ បណ្តាញដែលបានជ្រើសរើសមួយចំនួន ឬទាំងអស់។ ការរំខានត្រូវបានបង្កើតនៅពេលដែលវ៉ុលដែលបានបំប្លែងtage គឺនៅក្រៅកម្រិតកំណត់កម្មវិធី។
ដើម្បីធ្វើសមកាលកម្មការបំប្លែង A/D និងកម្មវិធីកំណត់ម៉ោង ADC អាចត្រូវបានបង្កឡើងដោយកម្មវិធីកំណត់ពេលវេលាណាមួយនៃ TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 និង LPTIM3។

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.18

ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាព
ឧបករណ៍បង្កប់ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពដែលបង្កើតវ៉ុលtage (VTS) ដែលប្រែប្រួលតាមជួរជាមួយសីតុណ្ហភាព។ ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពនេះត្រូវបានភ្ជាប់ខាងក្នុងទៅ ADC2_INP12 ហើយអាចវាស់សីតុណ្ហភាពជុំវិញឧបករណ៍ចាប់ពី 40 ដល់ +125 °C ជាមួយនឹងភាពជាក់លាក់ ±2%។
ឧបករណ៏សីតុណ្ហភាពមានលីនេអ៊ែរល្អ ប៉ុន្តែវាត្រូវតែត្រូវបានក្រិតតាមខ្នាត ដើម្បីទទួលបានភាពត្រឹមត្រូវរួមដ៏ល្អនៃការវាស់សីតុណ្ហភាព។ ដោយសារអុហ្វសិតឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពប្រែប្រួលពីបន្ទះឈីបមួយទៅបន្ទះឈីប ដោយសារការប្រែប្រួលនៃដំណើរការ ឧបករណ៏សីតុណ្ហភាពខាងក្នុងដែលមិនបានក្រិតតាមខ្នាតគឺសមរម្យសម្រាប់កម្មវិធីដែលរកឃើញការផ្លាស់ប្តូរសីតុណ្ហភាពតែប៉ុណ្ណោះ។ ដើម្បីកែលម្អភាពត្រឹមត្រូវនៃការវាស់វែងឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាព ឧបករណ៍នីមួយៗត្រូវបានក្រិតតាមខ្នាតដោយរោងចក្រដោយ ST ។ ទិន្នន័យការក្រិតតាមខ្នាតរបស់ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពរបស់រោងចក្រត្រូវបានរក្សាទុកដោយ ST នៅក្នុងតំបន់ OTP ដែលអាចចូលប្រើបានក្នុងរបៀបបានតែអានប៉ុណ្ណោះ។

3.19

ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពឌីជីថល (DTS)
ឧបករណ៍បង្កប់ឧបករណ៍ចាប់សញ្ញាសីតុណ្ហភាពទិន្នផលប្រេកង់។ DTS រាប់ប្រេកង់ដោយផ្អែកលើ LSE ឬ PCLK ដើម្បីផ្តល់ព័ត៌មានអំពីសីតុណ្ហភាព។
មុខងារខាងក្រោមត្រូវបានគាំទ្រ៖ · រំខានការបង្កើតដោយកម្រិតសីតុណ្ហភាព · ការបង្កើតសញ្ញាភ្ញាក់ឡើងតាមកម្រិតសីតុណ្ហភាព

3.20
ចំណាំ៖

ប្រតិបត្តិការ VBAT
ដែនថាមពល VBAT មាន RTC ការចុះឈ្មោះបម្រុងទុក និង SRAM បម្រុងទុក។
ដើម្បីបង្កើនប្រសិទ្ធភាពរយៈពេលថ្ម ដែនថាមពលនេះត្រូវបានផ្គត់ផ្គង់ដោយ VDD នៅពេលដែលមាន ឬដោយវ៉ុលtage បានអនុវត្តនៅលើ VBAT pin (នៅពេលដែលការផ្គត់ផ្គង់ VDD មិនមានវត្តមាន) ។ ថាមពល VBAT ត្រូវបានប្តូរនៅពេលដែល PDR រកឃើញថា VDD បានធ្លាក់ចុះក្រោមកម្រិត PDR ។
វ៉ុលtage នៅលើជើង pin VBAT អាចត្រូវបានផ្តល់ដោយថ្មខាងក្រៅ, supercapacitor ឬដោយផ្ទាល់ដោយ VDD ។ ក្នុងករណីក្រោយ របៀប VBAT មិនដំណើរការទេ។
ប្រតិបត្តិការ VBAT ត្រូវបានធ្វើឱ្យសកម្មនៅពេលដែល VDD មិនមានវត្តមាន។
គ្មានព្រឹត្តិការណ៍ទាំងនេះទេ (ការរំខានខាងក្រៅ, TAMP ព្រឹត្តិការណ៍ ឬ RTC alarm/events) អាចស្តារការផ្គត់ផ្គង់ VDD ដោយផ្ទាល់ និងបង្ខំឧបករណ៍ចេញពីប្រតិបត្តិការ VBAT ។ យ៉ាងណាក៏ដោយ TAMP ព្រឹត្តិការណ៍ និងការជូនដំណឹង/ព្រឹត្តិការណ៍ RTC អាចត្រូវបានប្រើដើម្បីបង្កើតសញ្ញាទៅសៀគ្វីខាងក្រៅ (ជាធម្មតា PMIC) ដែលអាចស្ដារការផ្គត់ផ្គង់ VDD ។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

3.21

វ៉ុលtage សតិបណ្ដោះអាសន្នយោង (VREFBUF)
ឧបករណ៍បង្កប់វ៉ុលtage reference buffer ដែលអាចប្រើជា voltage ឯកសារយោងសម្រាប់ ADCs និងជាលេខtage សេចក្តីយោងសម្រាប់សមាសធាតុខាងក្រៅតាមរយៈម្ជុល VREF+ ។ VREFBUF អាចមានសុវត្ថិភាព។ ខាងក្នុង VREFBUF គាំទ្របួនវ៉ុលtages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V វ៉ុលខាងក្រៅtagសេចក្តីយោង e អាចត្រូវបានផ្តល់ជូនតាមរយៈម្ជុល VREF+ នៅពេលដែល VREFBUF ខាងក្នុងត្រូវបានបិទ។
រូបភាពទី 4. វ៉ុលtage ឯកសារយោង

បញ្ជាក់

–

VREF+

វ។ ស។ ស

MSv64430V1

3.22

តម្រងឌីជីថលសម្រាប់ម៉ូឌុល sigma-delta (DFSDM)
ឧបករណ៍ដែលបានបង្កប់ DFSDM មួយជាមួយនឹងការគាំទ្រសម្រាប់ម៉ូឌុលតម្រងឌីជីថលពីរ និងបណ្តាញសៀរៀលបញ្ចូលខាងក្រៅចំនួន 4 (ឧបករណ៍បញ្ជូន) ឬឆ្លាស់គ្នាការបញ្ចូលប៉ារ៉ាឡែលខាងក្នុងចំនួនបួន។
DFSDM ធ្វើអន្តរកម្មម៉ូឌុលខាងក្រៅទៅឧបករណ៍ និងដំណើរការតម្រងឌីជីថលនៃស្ទ្រីមទិន្នន័យដែលទទួលបាន។ ម៉ូឌុលត្រូវបានប្រើប្រាស់ដើម្បីបំប្លែងសញ្ញាអាណាឡូកទៅជាស្ទ្រីមឌីជីថល-សៀរៀល ដែលបង្កើតជាធាតុបញ្ចូលរបស់ DFSDM ។
DFSDM ក៏អាចភ្ជាប់មីក្រូហ្វូន PDM (pulse-density modulation) និងអនុវត្តការបំប្លែង PDM ទៅជា PCM និងត្រង (ការបង្កើនល្បឿនផ្នែករឹង)។ DFSDM មានលក្ខណៈពិសេសជាជម្រើសនៃការបញ្ចូលទិន្នន័យស្ទ្រីមប៉ារ៉ាឡែលពី ADCs ឬពីអង្គចងចាំឧបករណ៍ (តាមរយៈ DMA/CPU ផ្ទេរទៅ DFSDM) ។
ឧបករណ៍បញ្ជូន DFSDM គាំទ្រទ្រង់ទ្រាយចំណុចប្រទាក់សៀរៀលជាច្រើន (ដើម្បីគាំទ្រម៉ូឌុលផ្សេងៗ) ។ ម៉ូឌុលតម្រងឌីជីថល DFSDM ដំណើរការឌីជីថលស្របតាមប៉ារ៉ាម៉ែត្រតម្រងដែលកំណត់ដោយអ្នកប្រើប្រាស់ជាមួយនឹងដំណោះស្រាយ ADC ចុងក្រោយរហូតដល់ 24 ប៊ីត។

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

គ្រឿងកុំព្យូទ័រ DFSDM គាំទ្រ៖ · បណ្តាញសៀរៀលឌីជីថលបញ្ចូលពហុគុណចំនួនបួន៖
ចំណុចប្រទាក់ SPI ដែលអាចកំណត់រចនាសម្ព័ន្ធបានដើម្បីភ្ជាប់ម៉ូឌុលផ្សេងៗដែលអាចកំណត់រចនាសម្ព័ន្ធបាន Manchester coded 1-wire interface PDM (pulse-density modulation) microphone input ប្រេកង់នាឡិកាបញ្ចូលអតិបរមារហូតដល់ 20 MHz (10 MHz for Manchester coding) clock outputs for modulators (0 to 20 MHz) · Alternative-input inputs from 16 channel parallel ដំណោះស្រាយ)៖ ប្រភពខាងក្នុង៖ ទិន្នន័យ ADC ឬស្ទ្រីមទិន្នន័យអង្គចងចាំ (DMA) · ម៉ូឌុលតម្រងឌីជីថលពីរដែលមានដំណើរការសញ្ញាឌីជីថលដែលអាចលៃតម្រូវបាន៖ តម្រង Sincx៖ លំដាប់តម្រង/ប្រភេទ (1 ដល់ 5) លើសampling ratio (1 ដល់ 1024) integrator: oversampសមាមាត្រ ling (1 ដល់ 256) · គុណភាពបង្ហាញទិន្នន័យទិន្នផលរហូតដល់ 24 ប៊ីត ទ្រង់ទ្រាយទិន្នន័យលទ្ធផលដែលបានចុះហត្ថលេខា · ការកែតម្រូវទិន្នន័យដោយស្វ័យប្រវត្តិ (អុហ្វសិតដែលបានរក្សាទុកក្នុងការចុះឈ្មោះដោយអ្នកប្រើប្រាស់) · ការបំប្លែងជាបន្តបន្ទាប់ ឬតែមួយ · ការចាប់ផ្តើមនៃការបំប្លែងដែលបង្កឡើងដោយ៖ កម្មវិធីបង្កកកម្មវិធីកំណត់ម៉ោងខាងក្នុង ព្រឹត្តិការណ៍ខាងក្រៅ ការចាប់ផ្តើមនៃការបំប្លែងដោយសមកាលកម្មជាមួយម៉ូឌុលតម្រងឌីជីថលដំបូង) · ទិដ្ឋភាព DFS កម្រិតទិន្នន័យតម្លៃខ្ពស់ចុះឈ្មោះតម្រងឌីជីថល Sincx ដែលអាចកំណត់រចនាសម្ព័ន្ធបាន (លំដាប់ = 1 ដល់ 3,
លើសampសមាមាត្រ ling = 1 ដល់ 32) ធាតុបញ្ចូលពីទិន្នន័យលទ្ធផលចុងក្រោយ ឬពីបណ្តាញសៀរៀលឌីជីថលបញ្ចូលដែលបានជ្រើសរើស ការត្រួតពិនិត្យបន្តដោយឯករាជ្យពីការបំប្លែងស្តង់ដារ · ឧបករណ៍ចាប់សៀគ្វីខ្លីដើម្បីរកមើលតម្លៃបញ្ចូលអាណាឡូកដែលឆ្អែត (ជួរខាងក្រោម និងកំពូល): រហូតដល់ 8 ប៊ីត ដើម្បីរកឃើញពី 1 ដល់ 256 ជាប់គ្នា 0's ឬ 1's បំបែកទិន្នន័យនៅលើបណ្តាញអាណាឡូកបន្តបន្តបន្ទាប់គ្នា ព្រឹត្តិការណ៍ watchdog ឬនៅលើព្រឹត្តិការណ៍ឧបករណ៍ចាប់សៀគ្វីខ្លី · ឧបករណ៍ចាប់ខ្លាំង៖ ការផ្ទុកតម្លៃអប្បបរមា និងអតិបរមានៃទិន្នន័យបំប្លែងចុងក្រោយដែលត្រូវបានធ្វើឱ្យស្រស់ដោយកម្មវិធី · សមត្ថភាព DMA ដើម្បីអានទិន្នន័យការបំប្លែងចុងក្រោយ · ការរំខាន៖ ការបញ្ចប់ការបំប្លែង ការរត់ហួស អាណាឡូកឃ្លាំមើល សៀគ្វីខ្លី ការបញ្ចូលអវត្តមាននៃឆានែលសៀរៀល · ការបំប្លែង "ទៀងទាត់" ឬ "ចាក់" ការបំប្លែងជាបន្ត៖ "ទៀងទាត់" ឬតាមពេលវេលា
ដោយមិនមានផលប៉ះពាល់ណាមួយលើពេលវេលានៃការបំប្លែង "ចាក់" ការបំប្លែង "ចាក់" សម្រាប់ពេលវេលាច្បាស់លាស់ និងមានអាទិភាពការបំប្លែងខ្ពស់

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

3.23

ម៉ាស៊ីនបង្កើតលេខចៃដន្យពិត (RNG)
ឧបករណ៍បង្កប់ RNG មួយដែលផ្តល់លេខចៃដន្យ 32 ប៊ីតដែលបង្កើតដោយសៀគ្វីអាណាឡូករួមបញ្ចូលគ្នា។
RNG អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។
RNG ពិតភ្ជាប់ទៅគ្រឿងកុំព្យូទ័រ AES និង PKA ដែលមានសុវត្ថិភាពតាមរយៈឡានក្រុងពិសេស (មិនអាចអានបានដោយស៊ីភីយូ)។

3.24

ដំណើរការគ្រីបតូគ្រីប និងហាស (CRYP, SAES, PKA និង HASH)
ឧបករណ៍បង្កប់នូវដំណើរការគ្រីបគ្រីបមួយ ដែលគាំទ្រក្បួនដោះស្រាយការគ្រីបកម្រិតខ្ពស់ដែលជាធម្មតាត្រូវបានទាមទារ ដើម្បីធានានូវភាពសម្ងាត់ ការផ្ទៀងផ្ទាត់ភាពត្រឹមត្រូវ ទិន្នន័យ និងការមិនបដិសេធនៅពេលផ្លាស់ប្តូរសារជាមួយមិត្តភ័ក្តិ។
ឧបករណ៍ទាំងនោះក៏បានបង្កប់នូវសោរសុវត្ថិភាព AES 128- និង 256-bit (SAES) និង PKA hardware encryption/decryption accelerator ជាមួយនឹង hardware bus ដែលមិនអាចចូលប្រើបានដោយ CPU ។
លក្ខណៈសំខាន់ៗរបស់ CRYP៖ · DES/TDES (ស្តង់ដារការអ៊ិនគ្រីបទិន្នន័យ/ស្តង់ដារការអ៊ិនគ្រីបទិន្នន័យបីដង): ECB (អេឡិចត្រូនិក
codebook) និង CBC (cipher block chaining) ក្បួនដោះស្រាយខ្សែសង្វាក់, 64-, 128- ឬ 192-bit key · AES (advanced encryption standard): ECB, CBC, GCM, CCM, and CTR (counter mode) chaining key, 128-, 192- or 256-bit
លក្ខណៈសំខាន់ៗរបស់ HASH ជាសកល៖ · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (ក្បួនដោះស្រាយ HASH សុវត្ថិភាព) · HMAC
ឧបករណ៍បង្កើនល្បឿនគ្រីបគាំទ្រការបង្កើតសំណើ DMA ។
CRYP, SAES, PKA និង HASH អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ដែលអាចប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។

3.25

ការចាប់ផ្ដើម និងសុវត្ថិភាព និងការគ្រប់គ្រង OTP (BSEC)
BSEC (boot and security and OTP control) មានបំណងគ្រប់គ្រងប្រអប់ហ្វុយហ្ស៊ីប OTP (មួយដងអាចសរសេរកម្មវិធីបាន) ដែលប្រើសម្រាប់ផ្ទុកទិន្នន័យដែលមិនងាយនឹងបង្កជាហេតុដែលបានបង្កប់សម្រាប់ការកំណត់រចនាសម្ព័ន្ធឧបករណ៍ និងប៉ារ៉ាម៉ែត្រសុវត្ថិភាព។ ផ្នែកខ្លះនៃ BSEC ត្រូវតែកំណត់រចនាសម្ព័ន្ធដែលអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។
BSEC អាចប្រើពាក្យ OTP សម្រាប់ការផ្ទុក HWKEY 256-bit សម្រាប់ SAES (AES សុវត្ថិភាព)។

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.26

កម្មវិធីកំណត់ពេលវេលានិងអ្នកឃ្លាំមើល
ឧបករណ៍រួមមានកម្មវិធីកំណត់ម៉ោងគ្រប់គ្រងកម្រិតខ្ពស់ចំនួន 7 ឧបករណ៍កំណត់ពេលវេលាគោលបំណងទូទៅចំនួន XNUMX (ក្នុងនោះ XNUMX ត្រូវបានធានាសុវត្ថិភាព) កម្មវិធីកំណត់ម៉ោងមូលដ្ឋានចំនួន XNUMX ឧបករណ៍កំណត់ពេលថាមពលទាបចំនួន XNUMX ឧបករណ៍ឃ្លាំមើលចំនួន XNUMX និងឧបករណ៍កំណត់ម៉ោងប្រព័ន្ធចំនួន XNUMX នៅក្នុង Cortex-AXNUMX នីមួយៗ។
ឧបករណ៍កំណត់ម៉ោងទាំងអស់អាចត្រូវបានបង្កកក្នុងរបៀបបំបាត់កំហុស។
តារាងខាងក្រោមប្រៀបធៀបលក្ខណៈនៃការគ្រប់គ្រងកម្រិតខ្ពស់ គោលបំណងទូទៅ មូលដ្ឋាន និងឧបករណ៍កំណត់ម៉ោងថាមពលទាប។

ប្រភេទកម្មវិធីកំណត់ម៉ោង

កម្មវិធីកំណត់ម៉ោង

តារាង ៥. ការប្រៀបធៀបលក្ខណៈរបស់ឧបករណ៍កំណត់ពេលវេលា

ដំណោះស្រាយប្រឆាំង-
tion

ប្រភេទបញ្ជរ

កត្តាកំណត់ជាមុន

ការបង្កើតសំណើ DMA

ចាប់យក / ប្រៀបធៀបឆានែល

ទិន្នផលបំពេញបន្ថែម

ចំណុចប្រទាក់អតិបរមា
នាឡិកា (MHz)

អតិបរមា
កម្មវិធីកំណត់ម៉ោង
នាឡិកា (MHz) (1)

កម្រិតខ្ពស់ TIM1, -control TIM8

16 ប៊ីត

ឡើងលើ ចំនួនគត់ចុះក្រោម រវាង 1 ឡើង/ចុះ និង 65536

បាទ

TIM2 TIM5

32 ប៊ីត

ឡើងលើ ចំនួនគត់ចុះក្រោម រវាង 1 ឡើង/ចុះ និង 65536

បាទ

TIM3 TIM4

16 ប៊ីត

ឡើងលើ ចំនួនគត់ចុះក្រោម រវាង 1 ឡើង/ចុះ និង 65536

បាទ

ចំនួនគត់

TIM12(2) 16-ប៊ីត

ឡើងរវាង 1

ទេ

ទូទៅ

និង ២៥

គោលបំណង

TIM13(2) TIM14(2)

16 ប៊ីត

ចំនួនគត់ណាមួយឡើងរវាង 1
និង ២៥

ទេ

ចំនួនគត់

TIM15(2) 16-ប៊ីត

ឡើងរវាង 1

បាទ

និង ២៥

TIM16(2) TIM17(2)

16 ប៊ីត

ចំនួនគត់ណាមួយឡើងរវាង 1
និង ២៥

បាទ

មូលដ្ឋាន

TIM6, TIM7

16 ប៊ីត

ចំនួនគត់ណាមួយឡើងរវាង 1
និង ២៥

បាទ

LPTIM1,

ថាមពលទាប

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 ប៊ីត

1, 2, 4, 8, ឡើង 16, 32, 64,
128

ទេ

LPTIM5

104.5

209

ទេ

104.5

209

ទេ

104.5

209

ទេ

104.5

209

ទេ

104.5

209

104.5

209

104.5

209

ទេ

104.5

209

២៥(៤)

ទេ

៦៧ ៨

1. នាឡិកាកំណត់ម៉ោងអតិបរមាគឺរហូតដល់ 209 MHz អាស្រ័យលើប៊ីត TIMGxPRE នៅក្នុង RCC ។ 2. កម្មវិធីកំណត់ម៉ោងដែលមានសុវត្ថិភាព។ 3. មិនមានឆានែលចាប់យកនៅលើ LPTIM ទេ។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

១២៣ ៤

កម្មវិធីកំណត់ម៉ោងគ្រប់គ្រងកម្រិតខ្ពស់ (TIM1, TIM8)
ឧបករណ៍កំណត់ម៉ោងគ្រប់គ្រងកម្រិតខ្ពស់ (TIM1, TIM8) អាចត្រូវបានគេមើលឃើញថាជាម៉ាស៊ីនភ្លើង PWM បីដំណាក់កាលដែលពហុគុណនៅលើ 6 ប៉ុស្តិ៍។ ពួកគេមានលទ្ធផល PWM បំពេញបន្ថែមជាមួយនឹងពេលវេលាស្លាប់ដែលបានបញ្ចូលកម្មវិធី។ ពួកគេក៏អាចត្រូវបានចាត់ទុកថាជាកម្មវិធីកំណត់ពេលវេលាគោលបំណងទូទៅពេញលេញផងដែរ។ ប៉ុស្តិ៍ឯករាជ្យចំនួនបួនរបស់ពួកគេអាចត្រូវបានប្រើសម្រាប់: · ការចាប់យកបញ្ចូល · ទិន្នផលប្រៀបធៀប · ការបង្កើត PWM (របៀបគែមឬតម្រឹមកណ្តាល) · លទ្ធផលរបៀបជីពចរមួយ
ប្រសិនបើកំណត់រចនាសម្ព័ន្ធជាកម្មវិធីកំណត់ម៉ោង 16 ប៊ីតស្តង់ដារ ពួកវាមានលក្ខណៈពិសេសដូចគ្នាទៅនឹងកម្មវិធីកំណត់ពេលវេលាគោលបំណងទូទៅ។ ប្រសិនបើកំណត់រចនាសម្ព័ន្ធជាម៉ាស៊ីនភ្លើង PWM 16 ប៊ីត នោះពួកគេមានសមត្ថភាពម៉ូឌុលពេញលេញ (0-100%) ។
កម្មវិធីកំណត់ម៉ោងគ្រប់គ្រងកម្រិតខ្ពស់អាចដំណើរការរួមគ្នាជាមួយឧបករណ៍កំណត់ពេលវេលាដែលមានគោលបំណងទូទៅតាមរយៈមុខងារតំណកម្មវិធីកំណត់ពេលវេលាសម្រាប់ការធ្វើសមកាលកម្ម ឬខ្សែសង្វាក់ព្រឹត្តិការណ៍។
TIM1 និង TIM8 គាំទ្រការបង្កើតសំណើ DMA ឯករាជ្យ។
ឧបករណ៍កំណត់ពេលវេលាគោលបំណងទូទៅ (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
មានឧបករណ៍កំណត់ម៉ោងដែលអាចធ្វើសមកាលកម្មទូទៅចំនួនដប់ដែលបានបង្កប់នៅក្នុងឧបករណ៍ STM32MP133C/F (សូមមើលតារាងទី 4 សម្រាប់ភាពខុសគ្នា)។ · TIM2, TIM3, TIM4, TIM5
TIM 2 និង TIM5 គឺផ្អែកលើការរាប់ឡើង/ចុះក្រោមដោយស្វ័យប្រវត្តិ 32 ប៊ីត និង 16-bit prescaler ខណៈពេលដែល TIM3 និង TIM4 ផ្អែកលើ 16-bit auto-reloader up/downcounter និង prescaler 16-bit។ កម្មវិធីកំណត់ម៉ោងទាំងអស់មានប៉ុស្តិ៍ឯករាជ្យចំនួនបួនសម្រាប់ការចាប់យក/ទិន្នផលប្រៀបធៀបការបញ្ចូល PWM ឬលទ្ធផលរបៀបជីពចរមួយ។ វាផ្តល់ឱ្យរហូតដល់ទៅ 16 ការចាប់យក / ទិន្នផលប្រៀបធៀប / PWMs នៅលើកញ្ចប់ធំបំផុត។ កម្មវិធីកំណត់ម៉ោងគោលបំណងទូទៅទាំងនេះអាចដំណើរការជាមួយគ្នា ឬជាមួយឧបករណ៍កំណត់ពេលវេលាគោលបំណងទូទៅផ្សេងទៀត និងឧបករណ៍កំណត់ពេលវេលាគ្រប់គ្រងកម្រិតខ្ពស់ TIM1 និង TIM8 តាមរយៈមុខងារតំណកម្មវិធីកំណត់ពេលវេលាសម្រាប់ការធ្វើសមកាលកម្ម ឬខ្សែសង្វាក់ព្រឹត្តិការណ៍។ ឧបករណ៍កំណត់ពេលវេលាគោលបំណងទូទៅណាមួយអាចត្រូវបានប្រើដើម្បីបង្កើតលទ្ធផល PWM ។ TIM2, TIM3, TIM4, TIM5 ទាំងអស់មានការបង្កើតសំណើ DMA ឯករាជ្យ។ ពួកវាមានសមត្ថភាពគ្រប់គ្រងសញ្ញាឧបករណ៍បំលែងកូដរាងបួនជ្រុង (បន្ថែម) និងលទ្ធផលឌីជីថលពីឧបករណ៍ចាប់សញ្ញាបែបផែនសាលពីមួយទៅបួន។ · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 កម្មវិធីកំណត់ម៉ោងទាំងនេះគឺផ្អែកលើកម្មវិធីគណនាឡើងវិញដោយស្វ័យប្រវត្តិ 16 ប៊ីត និងឧបករណ៍កំណត់ទំហំ 16 ប៊ីតជាមុន។ TIM13, TIM14, TIM16 និង TIM17 មានឆានែលឯករាជ្យមួយ ចំណែក TIM12 និង TIM15 មានឆានែលឯករាជ្យពីរសម្រាប់ការចាប់យក/ទិន្នផលប្រៀបធៀប PWM ឬទិន្នផលរបៀបជីពចរមួយ។ ពួកវាអាចធ្វើសមកាលកម្មជាមួយកម្មវិធីកំណត់ម៉ោងមុខងារទូទៅដែលមានមុខងារពេញលេញ TIM2, TIM3, TIM4, TIM5 ឬប្រើជាតារាងពេលវេលាសាមញ្ញ។ កម្មវិធីកំណត់ម៉ោងទាំងនេះនីមួយៗអាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។
កម្មវិធីកំណត់ម៉ោងមូលដ្ឋាន (TIM6 និង TIM7)
កម្មវិធីកំណត់ម៉ោងទាំងនេះត្រូវបានប្រើជាចម្បងជាមូលដ្ឋានពេលវេលា 16 ប៊ីតទូទៅ។
TIM6 និង TIM7 គាំទ្រការបង្កើតសំណើ DMA ឯករាជ្យ។

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.26.4
៦៧ ៨

កម្មវិធីកំណត់ម៉ោងថាមពលទាប (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
កម្មវិធីកំណត់ម៉ោងថាមពលទាបនីមួយៗមាននាឡិកាឯករាជ្យ ហើយដំណើរការផងដែរនៅក្នុងរបៀបបញ្ឈប់ ប្រសិនបើវាត្រូវបានកំណត់ដោយ LSE, LSI ឬនាឡិកាខាងក្រៅ។ LPTIMx អាចដាស់ឧបករណ៍ពីរបៀបបញ្ឈប់។
កម្មវិធីកំណត់ម៉ោងថាមពលទាបទាំងនេះគាំទ្រមុខងារដូចខាងក្រោម៖ · 16-bit up counter ជាមួយនឹង 16-bit autoreload register · 16-bitប្រៀបធៀប register · ទិន្នផលដែលអាចកំណត់បាន៖ pulse, PWM · Continuous/one-shot mode · selectable software/hardware input trigger · ជ្រើសរើសប្រភពនាឡិកា៖
ប្រភពនាឡិកាខាងក្នុង៖ LSE, LSI, HSI ឬ APB clock ប្រភពនាឡិកាខាងក្រៅលើការបញ្ចូល LPTIM (ដំណើរការទោះបីជាមិនមាននាឡិកាខាងក្នុងក៏ដោយ។
ប្រភពដែលកំពុងដំណើរការ ប្រើដោយកម្មវិធីរាប់ជីពចរ) · តម្រងភាពមិនប្រក្រតីឌីជីថលដែលអាចសរសេរកម្មវិធីបាន · របៀបអ៊ិនកូដឌ័រ
LPTIM2 និង LPTIM3 អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។
ក្រុមឃ្លាំមើលឯករាជ្យ (IWDG1, IWDG2)
ឧបករណ៍ឃ្លាំមើលឯករាជ្យគឺផ្អែកលើ 12-bit downcounter និង 8-bit prescaler ។ វាត្រូវបានកំណត់ម៉ោងពីឯករាជ្យ 32 kHz ខាងក្នុង RC (LSI) ហើយដោយសារវាដំណើរការដោយឯករាជ្យពីនាឡិកាមេ វាអាចដំណើរការក្នុងរបៀបឈប់ និងរង់ចាំ។ IWDG អាចត្រូវបានប្រើជាអ្នកឃ្លាំមើលដើម្បីកំណត់ឧបករណ៍ឡើងវិញនៅពេលដែលមានបញ្ហាកើតឡើង។ វាគឺជាផ្នែករឹង- ឬកម្មវិធីអាចកំណត់រចនាសម្ព័ន្ធបានតាមរយៈបៃជម្រើស។
IWDG1 អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។
ឧបករណ៍កំណត់ម៉ោងទូទៅ (Cortex-A7 CNT)
ឧបករណ៍កំណត់ម៉ោងទូទៅ Cortex-A7 ដែលបង្កប់នៅខាងក្នុង Cortex-A7 ត្រូវបានផ្តល់អាហារដោយតម្លៃពីការបង្កើតពេលវេលាប្រព័ន្ធ (STGEN) ។
ខួរក្បាល Cortex-A7 ផ្តល់នូវកម្មវិធីកំណត់ពេលវេលាដូចខាងក្រោម៖ · កម្មវិធីកំណត់ពេលវេលារាងកាយសម្រាប់ប្រើក្នុងរបៀបសុវត្ថិភាព និងមិនមានសុវត្ថិភាព
ការចុះឈ្មោះសម្រាប់កម្មវិធីកំណត់ពេលវេលារាងកាយត្រូវបានធនាគារដើម្បីផ្តល់ច្បាប់ចម្លងសុវត្ថិភាពនិងមិនមានសុវត្ថិភាព។ · កម្មវិធីកំណត់ពេលវេលានិម្មិតសម្រាប់ប្រើក្នុងរបៀបមិនមានសុវត្ថិភាព · កម្មវិធីកំណត់ពេលវេលាជាក់ស្តែងសម្រាប់ប្រើក្នុងទម្រង់ hypervisor
ឧបករណ៍កំណត់ម៉ោងទូទៅមិនមែនជាឧបករណ៍ភ្ជាប់ដែលបានគូសផែនទីអង្គចងចាំទេ ហើយក្រោយមកអាចចូលប្រើបានតែតាមរយៈការណែនាំជាក់លាក់របស់ Cortex-A7 coprocessor (cp15)។

3.27

ការបង្កើតកម្មវិធីកំណត់ម៉ោងប្រព័ន្ធ (STGEN)
ការបង្កើតពេលវេលាប្រព័ន្ធ (STGEN) បង្កើតតម្លៃរាប់ពេលវេលាដែលផ្តល់នូវភាពស៊ីសង្វាក់គ្នា។ view នៃពេលវេលាសម្រាប់កម្មវិធីកំណត់ម៉ោងទូទៅ Cortex-A7 ទាំងអស់។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

ការបង្កើតពេលវេលាប្រព័ន្ធមានមុខងារសំខាន់ៗដូចខាងក្រោម៖ · ទទឹង 64 ប៊ីត ដើម្បីជៀសវាងបញ្ហាវិលជុំ · ចាប់ផ្តើមពីសូន្យ ឬតម្លៃដែលអាចសរសេរកម្មវិធីបាន · គ្រប់គ្រងចំណុចប្រទាក់ APB (STGENC) ដែលអនុញ្ញាតឱ្យកម្មវិធីកំណត់ម៉ោងត្រូវបានរក្សាទុក និងស្ដារឡើងវិញ
ឆ្លងកាត់ព្រឹត្តិការណ៍បិទភ្លើង · ចំណុចប្រទាក់ APB បានតែអាន (STGENR) ដែលអនុញ្ញាតឱ្យតម្លៃកម្មវិធីកំណត់ពេលត្រូវបានអានដោយមិនមែន
កម្មវិធីសុវត្ថិភាព និងឧបករណ៍បំបាត់កំហុស · ការបង្កើនតម្លៃកម្មវិធីកំណត់ពេលដែលអាចបញ្ឈប់បានកំឡុងពេលបំបាត់កំហុសរបស់ប្រព័ន្ធ
STGENC អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។

3.28

ពេលវេលាពិតប្រាកដ (RTC)
RTC ផ្តល់នូវការដាស់ដោយស្វ័យប្រវត្តិដើម្បីគ្រប់គ្រងរបៀបថាមពលទាបទាំងអស់។ RTC គឺជាកម្មវិធីកំណត់ម៉ោង/បញ្ជរ BCD ឯករាជ្យ និងផ្តល់នូវនាឡិកា/ប្រតិទិនតាមពេលវេលាជាមួយនឹងកម្មវិធីរំខានម៉ោងរោទិ៍។
RTC រួមបញ្ចូលផងដែរនូវទង់ដាស់តឿនកម្មវិធីតាមកាលកំណត់ដែលមានសមត្ថភាពរំខាន។
ការចុះឈ្មោះ 32 ប៊ីតចំនួនពីរមានវិនាទី នាទី ម៉ោង (12- ឬ 24-hour format) ថ្ងៃ (ថ្ងៃនៃសប្តាហ៍) កាលបរិច្ឆេទ (ថ្ងៃនៃខែ) ខែ និងឆ្នាំ ដែលបង្ហាញជាទម្រង់គោលដប់កូដគោលពីរ (BCD)។ តម្លៃអនុវិនាទីក៏មានជាទម្រង់គោលពីរផងដែរ។
របៀបគោលពីរត្រូវបានគាំទ្រដើម្បីសម្រួលការគ្រប់គ្រងកម្មវិធីបញ្ជាកម្មវិធី។
សំណងសម្រាប់ 28-, 29- (ឆ្នាំបង្គ្រប់), 30-, និង 31-ថ្ងៃខែត្រូវបានអនុវត្តដោយស្វ័យប្រវត្តិ។ សំណងពេលវេលាសន្សំពន្លឺថ្ងៃក៏អាចត្រូវបានអនុវត្តផងដែរ។
ការចុះឈ្មោះ 32 ប៊ីតបន្ថែមមាននាទីនៃការជូនដំណឹងដែលអាចកម្មវិធីបាន វិនាទី នាទី ម៉ោង ម៉ោង ថ្ងៃ និងកាលបរិច្ឆេទ។
មុខងារក្រិតតាមឌីជីថលមានដើម្បីទូទាត់ការខុសឆ្គងក្នុងភាពត្រឹមត្រូវនៃគ្រីស្តាល់លំយោល។
បន្ទាប់ពីការកំណត់ដែនបម្រុងទុកឡើងវិញ ការចុះឈ្មោះ RTC ទាំងអស់ត្រូវបានការពារប្រឆាំងនឹងការចូលប្រើការសរសេរប៉ារ៉ាស៊ីត និងត្រូវបានការពារដោយការចូលប្រើប្រាស់ដែលមានសុវត្ថិភាព។
ដរាបណាការផ្គត់ផ្គង់វ៉ុលtage នៅតែស្ថិតក្នុងជួរប្រតិបត្តិការ RTC មិនដែលឈប់ ដោយមិនគិតពីស្ថានភាពឧបករណ៍ (របៀបដំណើរការ របៀបថាមពលទាប ឬស្ថិតនៅក្រោមការកំណត់ឡើងវិញ)។
លក្ខណៈសំខាន់ៗរបស់ RTC មានដូចខាងក្រោម៖ · ប្រតិទិនដែលមានវិនាទី វិនាទី នាទី ម៉ោង (ទ្រង់ទ្រាយ 12 ឬ 24) ថ្ងៃ (ថ្ងៃនៃ
សប្តាហ៍) កាលបរិច្ឆេទ (ថ្ងៃនៃខែ) ខែ និងឆ្នាំ · សំណងសន្សំពន្លឺថ្ងៃអាចកម្មវិធីបានដោយកម្មវិធី · សំឡេងរោទិ៍ដែលអាចសរសេរកម្មវិធីបានជាមួយនឹងមុខងាររំខាន។ ការជូនដំណឹងអាចត្រូវបានកេះដោយណាមួយ។
ការរួមបញ្ចូលគ្នានៃវាលប្រតិទិន។ · អង្គភាពភ្ញាក់ដោយស្វ័យប្រវត្តិបង្កើតទង់ជាតិតាមកាលកំណត់ដែលបង្កឱ្យមានការភ្ញាក់ដោយស្វ័យប្រវត្តិ
រំខាន · ការរកឃើញនាឡិកាយោង៖ នាឡិកាប្រភពទីពីរច្បាស់លាស់ជាង (50 ឬ 60 Hz) អាចជា
ប្រើដើម្បីបង្កើនភាពជាក់លាក់នៃប្រតិទិន។ · ការធ្វើសមកាលកម្មត្រឹមត្រូវជាមួយនាឡិកាខាងក្រៅដោយប្រើមុខងារបំលាស់ទីពីរ · សៀគ្វីក្រិតតាមខ្នាតឌីជីថល (ការកែតម្រូវតាមកាលកំណត់): ភាពត្រឹមត្រូវ 0.95 ppm ទទួលបាននៅក្នុង
បង្អួចក្រិតតាមខ្នាតជាច្រើនវិនាទី

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

· ពេលវេលាamp មុខងារសម្រាប់ការរក្សាទុកព្រឹត្តិការណ៍ · ការផ្ទុក SWKEY នៅក្នុងការចុះឈ្មោះបម្រុងទុក RTC ជាមួយនឹងការចូលប្រើរថយន្តក្រុងដោយផ្ទាល់ទៅកាន់ SAE (មិនមែន
អាចអានបានដោយ CPU) · ការរំខាន/ព្រឹត្តិការណ៍ដែលអាចបិទបាំងបាន៖
ការជូនដំណឹង A សំឡេងរោទិ៍ B ការភ្ញាក់ដឹងខ្លួនរំខានពេលវេលាamp · ការគាំទ្រ TrustZone៖ RTC ដែលអាចធានាបានពេញលេញ សំឡេងរោទិ៍ A, ការជូនដំណឹង B, កម្មវិធីកំណត់ម៉ោងភ្ញាក់ និងពេលវេលាបំផុតamp បុគ្គលសុវត្ថិភាព ឬមិនមានសុវត្ថិភាព
ការកំណត់រចនាសម្ព័ន្ធ ការក្រិតតាមខ្នាត RTC ធ្វើឡើងដោយសុវត្ថិភាពលើការកំណត់រចនាសម្ព័ន្ធមិនមានសុវត្ថិភាព

3.29

Tamper និងការចុះឈ្មោះបម្រុងទុក (TAMP)
ការចុះឈ្មោះបម្រុងទុក 32 x 32 ប៊ីតត្រូវបានរក្សាទុកនៅក្នុងរបៀបថាមពលទាបទាំងអស់ និងនៅក្នុងរបៀប VBAT ផងដែរ។ ពួកវាអាចត្រូវបានប្រើដើម្បីរក្សាទុកទិន្នន័យរសើប ដោយសារមាតិការបស់ពួកគេត្រូវបានការពារដោយ atampសៀគ្វីរាវរក។
ប្រាំពីរ tamper ម្ជុលបញ្ចូលនិងប្រាំ tamper output pins អាចរកបានសម្រាប់ការប្រឆាំង tampការរកឃើញ។ ខាងក្រៅ tamper pins អាចត្រូវបានកំណត់រចនាសម្ព័ន្ធសម្រាប់ការរកឃើញគែម គែម និងកម្រិត ការរកឃើញកម្រិតជាមួយនឹងការត្រង ឬ t សកម្មamper ដែលបង្កើនកម្រិតសុវត្ថិភាពដោយការត្រួតពិនិត្យដោយស្វ័យប្រវត្តិថា tamper pins មិនត្រូវបានបើកខាងក្រៅ ឬខ្លីទេ។
TAMP មុខងារសំខាន់ៗ · 32 ការចុះឈ្មោះបម្រុងទុក (TAMP_BKPxR) បានអនុវត្តនៅក្នុងដែន RTC ដែលនៅសេសសល់
បើកដោយ VBAT នៅពេលដែលថាមពល VDD ត្រូវបានបិទ · 12 tamper pins available (ប្រាំពីរ inputs និង 5 outputs) · Any tampការរកឃើញ er អាចបង្កើតពេលវេលា RTCamp ព្រឹត្តិការណ៍។ · ណាមួយ tampការរកឃើញ er លុបការចុះឈ្មោះបម្រុងទុក។ · ការគាំទ្រ TrustZone៖
ធamper សុវត្ថិភាព ឬមិនសុវត្ថិភាពការកំណត់រចនាសម្ព័ន្ធការបម្រុងទុកចុះឈ្មោះការកំណត់រចនាសម្ព័ន្ធក្នុងតំបន់ទំហំកំណត់ចំនួនបី:
. មួយ អាន/សរសេរ តំបន់សុវត្ថិភាព។ មួយសរសេរតំបន់សុវត្ថិភាព/អានមិនមានសុវត្ថិភាព។ មួយអាន/សរសេរតំបន់ដែលមិនមានសុវត្ថិភាព · បញ្ជរ Monotonic

3.30

ចំណុចប្រទាក់សៀគ្វីរួមបញ្ចូលគ្នា (I2C1, I2C2, I2C3, I2C4, I2C5)
ឧបករណ៍ទាំងនោះបង្កប់ចំណុចប្រទាក់ I2C ចំនួនប្រាំ។
ចំណុចប្រទាក់ឡានក្រុង I2C គ្រប់គ្រងទំនាក់ទំនងរវាង STM32MP133C/F និងឡានក្រុង I2C សៀរៀល។ វាគ្រប់គ្រងរាល់ការចាត់ថ្នាក់ជាក់លាក់នៃឡានក្រុង I2C ពិធីការ អាជ្ញាកណ្តាល និងពេលវេលា។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

គ្រឿងកុំព្យូទ័រ I2C គាំទ្រ៖ · ការកំណត់ I2C-bus និងសៀវភៅណែនាំអ្នកប្រើប្រាស់។ 5 ភាពឆបគ្នា:
របៀប Slave និង Master សមត្ថភាព multimaster Standard-mode (Sm) ជាមួយនឹងអត្រាប៊ីតរហូតដល់ 100 kbit/s Fast-mode (Fm) ជាមួយនឹងអត្រាប៊ីតរហូតដល់ 400 kbit/s Fast-mode Plus (Fm+) ជាមួយនឹងអត្រាប៊ីតរហូតដល់ 1 Mbit/s និង 20 mA output drive I/Os ពហុប៊ីត 7-bit និង slave mode 10-bit ។ អាស័យដ្ឋាន ការកំណត់កម្មវិធី និងពេលវេលាដែលអាចដាក់បាន ការពង្រីកនាឡិកាជាជម្រើស · ការបញ្ជាក់របស់រថយន្តក្រុងគ្រប់គ្រងប្រព័ន្ធ (SMBus) ភាពឆបគ្នានៃកំណែ 7៖ ផ្នែករឹង PEC (ការត្រួតពិនិត្យកំហុសកញ្ចប់) ជំនាន់ និងការផ្ទៀងផ្ទាត់ជាមួយ ACK
control address resolution protocol (ARP) គាំទ្រ SMBus alert · Power system management protocol (PMBusTM) specification rev 1.1 compatibility · នាឡិកាឯករាជ្យ៖ ជម្រើសនៃប្រភពនាឡិកាឯករាជ្យដែលអនុញ្ញាតឱ្យល្បឿនទំនាក់ទំនង I2C ឯករាជ្យពី PCLK reprogramming · ភ្ញាក់ពីរបៀបបញ្ឈប់នៅលើ address match · programmable analog and digital noisebyte filters · 1
I2C3, I2C4 និង I2C5 អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។

3.31

ឧបករណ៍បញ្ជូនអ្នកទទួលអសមកាលសមកាលកម្មជាសកល (USART1, USAART2, USART3, USART6 និង UART4, UART5, UART7, UART8)
ឧបករណ៍នេះមានឧបករណ៍បញ្ជូនអ្នកទទួលសមកាលកម្មជាសកលចំនួនបួនដែលបានបង្កប់ (USART1, USAART2, USAART3 និង USART6) និងឧបករណ៍បញ្ជូនអ្នកទទួលអសមកាលជាសកលចំនួនបួន (UART4, UART5, UART7 និង UART8) ។ សូមមើលតារាងខាងក្រោមសម្រាប់សេចក្តីសង្ខេបនៃលក្ខណៈពិសេស USARTx និង UARTx ។
ចំណុចប្រទាក់ទាំងនេះផ្តល់នូវការទំនាក់ទំនងអសមកាល ការគាំទ្រ IrDA SIR ENDEC របៀបទំនាក់ទំនងពហុដំណើរការ របៀបទំនាក់ទំនងពាក់កណ្តាលពីរខ្សែតែមួយ និងមានសមត្ថភាព LIN master/slave ។ ពួកគេផ្តល់នូវការគ្រប់គ្រងផ្នែករឹងនៃសញ្ញា CTS និង RTS ហើយ RS485 Driver Enable ។ ពួកគេអាចទំនាក់ទំនងក្នុងល្បឿនរហូតដល់ 13 Mbit/s ។
USART1, USART2, USAART3 និង USAART6 ក៏ផ្តល់នូវមុខងារ Smartcard (អនុលោមតាម ISO 7816) និងសមត្ថភាពទំនាក់ទំនងដូច SPI ។
USART ទាំងអស់មាន clock domain ឯករាជ្យពី CPU clock ដែលអនុញ្ញាតឱ្យ USARTx ដាស់ STM32MP133C/F ពី Stop mode ដោយប្រើ baudrates រហូតដល់ 200 Kbaud។ ព្រឹត្តិការណ៍ដាស់ពីមុខងារ Stop គឺអាចសរសេរកម្មវិធីបាន ហើយអាចជា៖
·ចាប់ផ្តើមការរកឃើញប៊ីត
·ស៊ុមទិន្នន័យដែលទទួលបាន
· ស៊ុមទិន្នន័យកម្មវិធីជាក់លាក់

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

ចំណុចប្រទាក់ USART ទាំងអស់អាចត្រូវបានបម្រើដោយឧបករណ៍បញ្ជា DMA ។

តារាង 5. លក្ខណៈពិសេស USART/UART

របៀប/មុខងារ USART (1)

USART1/2/3/6

UART4/5/7/8

ការគ្រប់គ្រងលំហូរផ្នែករឹងសម្រាប់ម៉ូឌឹម

ការប្រាស្រ័យទាក់ទងជាបន្តបន្ទាប់ដោយប្រើឌីអេមអេ

ការទំនាក់ទំនងពហុមុខងារ

របៀប SPI ធ្វើសមកាលកម្ម (មេ/ទាសករ)

–

របៀប Smartcard

–

ការទំនាក់ទំនងពាក់កណ្តាលពីរខ្សែតែមួយ IrDA SIR ENDEC ប្លុក

របៀប LIN

ដែននាឡិកាពីរ និងការភ្ញាក់ពីរបៀបថាមពលទាប

អស់ពេលអ្នកទទួលរំខានការទំនាក់ទំនង Modbus

ការរកឃើញអត្រា baud ដោយស្វ័យប្រវត្តិ

បើកកម្មវិធីបញ្ជា

ប្រវែងទិន្នន័យ USART

7, 8 និង 9 ប៊ីត

1. X = គាំទ្រ។

USART1 និង USART2 អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។

3.32

ចំណុចប្រទាក់គ្រឿងកុំព្យូទ័រស៊េរី (SPI1, SPI2, SPI3, SPI4, SPI5) ចំណុចប្រទាក់សំឡេងរួមបញ្ចូលគ្នា (I2S1, I2S2, I2S3, I2S4)
ឧបករណ៍នេះមានលក្ខណៈពិសេសរហូតដល់ប្រាំ SPIs (SPI2S1, SPI2S2, SPI2S3, SPI2S4 និង SPI5) ដែលអនុញ្ញាតឱ្យទំនាក់ទំនងក្នុងល្បឿនរហូតដល់ 50 Mbit/s នៅក្នុងរបៀបមេ និង slave នៅក្នុងរបៀបពាក់កណ្តាល duplex, fullduplex និង simplex ។ ឧបករណ៍បំលែងទំហំ 3 ប៊ីតផ្តល់នូវប្រេកង់មេចំនួនប្រាំបី ហើយស៊ុមអាចកំណត់រចនាសម្ព័ន្ធបានពី 4 ទៅ 16 ប៊ីត។ ចំណុចប្រទាក់ SPI ទាំងអស់គាំទ្រ NSS pulse mode, TI mode, hardware CRC calculation និងគុណនៃ 8-bit ដែលបានបង្កប់ Rx និង Tx FIFOs ជាមួយនឹងសមត្ថភាព DMA ។
I2S1, I2S2, I2S3, និង I2S4 ត្រូវបានគុណនឹង SPI1, SPI2, SPI3 និង SPI4 ។ ពួកវាអាចត្រូវបានដំណើរការនៅក្នុងរបៀបមេ ឬ slave ក្នុងរបៀបទំនាក់ទំនងពេញពីរជាន់ និងពាក់កណ្តាលពីរ ហើយអាចត្រូវបានកំណត់រចនាសម្ព័ន្ធដើម្បីដំណើរការជាមួយនឹងដំណោះស្រាយ 16 ឬ 32 ប៊ីតជាឆានែលបញ្ចូលឬទិន្នផល។ អូឌីយ៉ូ សampប្រេកង់ ling ចាប់ពី 8 kHz ដល់ 192 kHz ត្រូវបានគាំទ្រ។ ចំណុចប្រទាក់ I2S ទាំងអស់គាំទ្រគុណនៃ 8-bit ដែលបានបង្កប់ Rx និង Tx FIFOs ជាមួយនឹងសមត្ថភាព DMA ។
SPI4 និង SPI5 អាចត្រូវបានកំណត់ (នៅក្នុង ETZPC) ថាអាចចូលប្រើបានដោយកម្មវិធីសុវត្ថិភាពតែប៉ុណ្ណោះ។

3.33

ចំណុចប្រទាក់អូឌីយ៉ូស៊េរី (SAI1, SAI2)
ឧបករណ៍បង្កប់ SAIs ពីរដែលអនុញ្ញាតឱ្យរចនាពិធីការអូឌីយ៉ូស្តេរ៉េអូ ឬម៉ូណូជាច្រើន។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

ដូចជា I2S, LSB ឬ MSB-justified, PCM/DSP, TDM ឬ AC'97។ លទ្ធផល SPDIF អាចរកបាននៅពេលដែលប្លុកអូឌីយ៉ូត្រូវបានកំណត់រចនាសម្ព័ន្ធជាឧបករណ៍បញ្ជូន។ ដើម្បីនាំមកនូវកម្រិតនៃភាពបត់បែន និងការកំណត់រចនាសម្ព័ន្ធឡើងវិញ SAI នីមួយៗមានប្លុករងសំឡេងឯករាជ្យពីរ។ ប្លុកនីមួយៗមានម៉ាស៊ីនបង្កើតនាឡិកាផ្ទាល់ខ្លួន និងឧបករណ៍បញ្ជាបន្ទាត់ I/O ។ អូឌីយ៉ូ សampប្រេកង់ ling រហូតដល់ 192 kHz ត្រូវបានគាំទ្រ។ លើសពីនេះ មីក្រូហ្វូនរហូតដល់ប្រាំបីអាចត្រូវបានគាំទ្រដោយអរគុណចំពោះចំណុចប្រទាក់ PDM ដែលបានបង្កប់។ SAI អាចធ្វើការក្នុងការកំណត់រចនាសម្ព័ន្ធមេ ឬទាសករ។ ប្លុករងអូឌីយ៉ូអាចជាអ្នកទទួល ឬអ្នកបញ្ជូន ហើយអាចដំណើរការក្នុងពេលដំណាលគ្នា ឬអសមកាល (ដោយគោរពទៅមួយទៀត)។ SAI អាចត្រូវបានភ្ជាប់ជាមួយ SAIs ផ្សេងទៀតដើម្បីដំណើរការស្របគ្នា។

3.34

ចំណុចប្រទាក់អ្នកទទួល SPDIF (SPDIFRX)
SPDIFRX ត្រូវបានរចនាឡើងដើម្បីទទួលបានលំហូរ S/PDIF ដែលអនុលោមតាម IEC-60958 និង IEC-61937 ។ ស្តង់ដារទាំងនេះគាំទ្រការស្ទ្រីមស្តេរ៉េអូសាមញ្ញរហូតដល់កម្រិតខ្ពស់ample អត្រា និងសំឡេងជុំវិញពហុឆានែលដែលបានបង្ហាប់ ដូចជាសំឡេងដែលបានកំណត់ដោយ Dolby ឬ DTS (រហូតដល់ 5.1)។
លក្ខណៈសំខាន់ៗរបស់ SPDIFRX មានដូចខាងក្រោម៖ · ការបញ្ចូលរហូតដល់បួនដែលមាន · ការរកឃើញអត្រានិមិត្តសញ្ញាដោយស្វ័យប្រវត្តិ · អត្រានិមិត្តសញ្ញាអតិបរមា៖ 12.288 MHz · ការស្ទ្រីមស្តេរ៉េអូពី 32 ដល់ 192 kHz ត្រូវបានគាំទ្រ · ការគាំទ្រអូឌីយ៉ូ IEC-60958 និង IEC-61937 កម្មវិធីអ្នកប្រើប្រាស់ · Parity bit management · ទំនាក់ទំនងដោយប្រើ DMAamples · ការប្រាស្រ័យទាក់ទងដោយប្រើ DMA សម្រាប់ការគ្រប់គ្រង និងព័ត៌មានឆានែលអ្នកប្រើប្រាស់ · សមត្ថភាពរំខាន
អ្នកទទួល SPDIFRX ផ្តល់នូវលក្ខណៈពិសេសចាំបាច់ទាំងអស់ដើម្បីរកមើលអត្រានិមិត្តសញ្ញា និងឌិកូដស្ទ្រីមទិន្នន័យចូល។ អ្នកប្រើប្រាស់អាចជ្រើសរើសការបញ្ចូល SPDIF ដែលចង់បាន ហើយនៅពេលដែលមានសញ្ញាត្រឹមត្រូវ SPDIFRX ចាប់ផ្តើមឡើងវិញamples សញ្ញាចូល ឌិកូដស្ទ្រីម Manchester និងទទួលស្គាល់ស៊ុម ស៊ុមរង និងធាតុប្លុក។ SPDIFRX បញ្ជូនទៅកាន់ទិន្នន័យដែលបានឌិកូដ CPU និងទង់ស្ថានភាពដែលពាក់ព័ន្ធ។
SPDIFRX ក៏ផ្តល់នូវសញ្ញាមួយដែលមានឈ្មោះថា spdif_frame_sync ដែលបិទបើកនៅអត្រាស៊ុមរង S/PDIF ដែលត្រូវបានប្រើដើម្បីគណនា s ពិតប្រាកដ។ample អត្រាសម្រាប់ក្បួនដោះស្រាយរសាត់នាឡិកា។

3.35

ធានាសុវត្ថិភាពការបញ្ចូល/ទិន្នផលឌីជីថលចំណុចប្រទាក់ MultiMediaCard (SDMMC1, SDMMC2)
ចំណុចប្រទាក់ MultiMediaCard សុវត្ថិភាពពីរ (SDMMC) ផ្តល់ចំណុចប្រទាក់រវាង AHB bus និង SD memory cards, SDIO cards និង MMC devices។
លក្ខណៈពិសេស SDMMC រួមមានដូចខាងក្រោម៖ · ការអនុលោមតាមការកំណត់ប្រព័ន្ធ MultiMediaCard ដែលបានបង្កប់កំណែ 5.1
ការគាំទ្រកាតសម្រាប់របៀប databus បីផ្សេងគ្នា៖ 1-bit (លំនាំដើម), 4-bit និង 8-bit

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

(ល្បឿន HS200 SDMMC_CK ត្រូវបានកំណត់ត្រឹមល្បឿន I/O អតិបរមាដែលត្រូវបានអនុញ្ញាត) (HS400 មិនត្រូវបានគាំទ្រទេ)
· ភាពឆបគ្នាពេញលេញជាមួយនឹងកំណែមុននៃ MultiMediaCards (ភាពឆបគ្នាថយក្រោយ)
· ការអនុលោមភាពពេញលេញជាមួយនឹងលក្ខណៈពិសេសកាតមេម៉ូរី SD កំណែ 4.1 (ល្បឿន SDR104 SDMMC_CK ត្រូវបានកំណត់ត្រឹមល្បឿន I/O អតិបរមាដែលត្រូវបានអនុញ្ញាត របៀប SPI និងរបៀប UHS-II មិនត្រូវបានគាំទ្រទេ)
· ការអនុលោមតាមច្បាប់ពេញលេញជាមួយកាត SDIO កំណែ 4.0 ការគាំទ្រកាតសម្រាប់របៀប databus ពីរផ្សេងគ្នា: 1-bit (លំនាំដើម) និង 4-bit (SDR104 SDMMC_CK ល្បឿនកំណត់ត្រឹមល្បឿន I/O អតិបរមាដែលអនុញ្ញាត, របៀប SPI និងរបៀប UHS-II មិនត្រូវបានគាំទ្រទេ)
· ផ្ទេរទិន្នន័យរហូតដល់ 208 Mbyte/s សម្រាប់របៀប 8-bit (អាស្រ័យលើល្បឿន I/O អតិបរមាដែលអនុញ្ញាត)
· ទិន្នន័យ និងលទ្ធផលពាក្យបញ្ជាបើកសញ្ញាដើម្បីគ្រប់គ្រងកម្មវិធីបញ្ជាទ្វេទិសខាងក្រៅ
· ឧបករណ៍បញ្ជា DMA ឧទ្ទិសបានបង្កប់នៅក្នុងចំណុចប្រទាក់ម៉ាស៊ីន SDMMC ដែលអនុញ្ញាតឱ្យផ្ទេរល្បឿនលឿនរវាងចំណុចប្រទាក់និង SRAM
·ការគាំទ្របញ្ជីភ្ជាប់ IDMA
· ការផ្គត់ផ្គង់ថាមពលដែលបានឧទ្ទិស VDDSD1 និង VDDSD2 សម្រាប់ SDMMC1 និង SDMMC2 រៀងៗខ្លួន ដោយដកចេញនូវតម្រូវការសម្រាប់ការបញ្ចូលកម្រិតផ្លាស់ប្តូរនៅលើចំណុចប្រទាក់កាត SD នៅក្នុងរបៀប UHS-I
មានតែ GPIOs មួយចំនួនសម្រាប់ SDMMC1 និង SDMMC2 ប៉ុណ្ណោះដែលមាននៅលើម្ជុលផ្គត់ផ្គង់ VDDSD1 ឬ VDDSD2 ជាក់លាក់។ ទាំងនេះគឺជាផ្នែកនៃ GPIOs ចាប់ផ្ដើមលំនាំដើមសម្រាប់ SDMMC1 និង SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6)។ ពួកគេអាចត្រូវបានកំណត់អត្តសញ្ញាណនៅក្នុងតារាងមុខងារជំនួសដោយសញ្ញាដែលមានបច្ច័យ “_VSD1” ឬ “_VSD2” ។
SDMMC នីមួយៗត្រូវបានភ្ជាប់ជាមួយប្លុកពន្យាពេល (DLYBSD) ដែលអនុញ្ញាតឱ្យមានការគាំទ្រប្រេកង់ទិន្នន័យខាងក្រៅលើសពី 100 MHz ។
ចំណុចប្រទាក់ SDMMC ទាំងពីរមានច្រកកំណត់រចនាសម្ព័ន្ធសុវត្ថិភាព។

3.36

បណ្តាញតំបន់ត្រួតពិនិត្យ (FDCAN1, FDCAN2)
ប្រព័ន្ធរងនៃបណ្តាញតំបន់ឧបករណ៍បញ្ជា (CAN) មានម៉ូឌុល CAN ពីរ អង្គចងចាំ RAM សារដែលបានចែករំលែក និងឯកតាក្រិតនាឡិកា។
ម៉ូឌុល CAN ទាំងពីរ (FDCAN1 និង FDCAN2) គឺអនុលោមតាម ISO 11898-1 (ការបញ្ជាក់ពិធីការ CAN កំណែ 2.0 ផ្នែក A, B) និង CAN FD protocol specification version 1.0 ។
អង្គចងចាំ RAM សារ 10 Kbyte អនុវត្តតម្រង ទទួល FIFOs ទទួល buffers បញ្ជូនព្រឹត្តិការណ៍ FIFOs និងបញ្ជូនសតិបណ្ដោះអាសន្ន (បូកនឹងកេះសម្រាប់ TTCAN) ។ RAM សារនេះត្រូវបានចែករំលែករវាងម៉ូឌុល FDCAN1 និង FDCAN2 ពីរ។
ឯកតាក្រិតនាឡិកាធម្មតាគឺស្រេចចិត្ត។ វាអាចត្រូវបានប្រើដើម្បីបង្កើតនាឡិកាក្រិតសម្រាប់ទាំង FDCAN1 និង FDCAN2 ពីលំយោល RC ខាងក្នុង HSI និង PLL ដោយវាយតម្លៃសារ CAN ដែលបានទទួលដោយ FDCAN1 ។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

3.37

រថយន្តក្រុងល្បឿនលឿនជាសកល (USBH)
ឧបករណ៍បង្កប់ USB ល្បឿនលឿនមួយ (រហូតដល់ 480 Mbit/s) ជាមួយនឹងច្រករាងកាយពីរ។ USBH គាំទ្រទាំងល្បឿនទាប ពេញ (OHCI) ក៏ដូចជាប្រតិបត្តិការល្បឿនលឿន (EHCI) ដោយឯករាជ្យនៅលើច្រកនីមួយៗ។ វារួមបញ្ចូលឧបករណ៍បញ្ជូនពីរដែលអាចប្រើបានសម្រាប់ល្បឿនទាប (1.2 Mbit/s) ល្បឿនពេញ (12 Mbit/s) ឬប្រតិបត្តិការល្បឿនលឿន (480 Mbit/s)។ ឧបករណ៍បញ្ជូនល្បឿនលឿនទីពីរត្រូវបានចែករំលែកជាមួយ OTG ល្បឿនលឿន។
USBH គឺអនុលោមតាមការកំណត់របស់ USB 2.0 ។ ឧបករណ៍បញ្ជា USBH ទាមទារនាឡិកាដែលបង្កើតដោយ PLL នៅខាងក្នុង USB PHY ល្បឿនលឿន។

3.38

USB ល្បឿនលឿន (OTG)
ឧបករណ៍បង្កប់ USB OTG ល្បឿនលឿនមួយ (រហូតដល់ 480 Mbit/s) ឧបករណ៍/ម៉ាស៊ីន/គ្រឿងកុំព្យូទ័រ OTG ។ OTG គាំទ្រទាំងប្រតិបត្តិការពេញល្បឿន និងល្បឿនលឿន។ ឧបករណ៍បញ្ជូនសម្រាប់ប្រតិបត្តិការល្បឿនលឿន (480 Mbit/s) ត្រូវបានចែករំលែកជាមួយច្រកទីពីររបស់ USB Host ។
USB OTG HS គឺអនុលោមតាមការកំណត់របស់ USB 2.0 និងជាមួយការបញ្ជាក់ OTG 2.0 ។ វាមានការកំណត់ចំណុចបញ្ចប់ដែលអាចកំណត់រចនាសម្ព័ន្ធកម្មវិធីបាន និងគាំទ្រការផ្អាក/បន្ត។ ឧបករណ៍បញ្ជា USB OTG ត្រូវការនាឡិកា 48 MHz ដែលបង្កើតដោយ PLL នៅខាងក្នុង RCC ឬខាងក្នុង USB PHY ល្បឿនលឿន។
លក្ខណៈពិសេសចម្បងរបស់ USB OTG HS ត្រូវបានរាយខាងក្រោម៖ · រួមបញ្ចូលគ្នានូវទំហំ Rx និង Tx FIFO នៃ 4 Kbyte ជាមួយនឹងទំហំ FIFO ថាមវន្ត · SRP (ពិធីការស្នើសុំវគ្គ) និង HNP (ពិធីការចរចារម្ចាស់ផ្ទះ) · ចំណុចបញ្ចប់ទ្វេទិសប្រាំបី · ឆានែលម៉ាស៊ីនចំនួន 16 ដែលមានការគាំទ្រតាមកាលកំណត់ · កម្មវិធីដែលអាចកំណត់រចនាសម្ព័ន្ធបាន 1.3 និង OTG2.0 ។ ការគាំទ្រ LPM (link power management) · ការកែប្រែការបញ្ជាក់ការបញ្ចូលថ្ម 2.0 ការគាំទ្រ · ការគាំទ្រ HS OTG PHY · ខាងក្នុង USB DMA · HNP/SNP/IP ខាងក្នុង (មិនត្រូវការឧបករណ៍ទប់ទល់ខាងក្រៅណាមួយទេ) · សម្រាប់របៀប OTG/Host ត្រូវការកុងតាក់ថាមពល ក្នុងករណីឧបករណ៍ដែលដំណើរការដោយឡានក្រុង។
ភ្ជាប់។
ច្រកកំណត់រចនាសម្ព័ន្ធ USB OTG អាចមានសុវត្ថិភាព។

៥/៥

DS13875 Rev 5

STM32MP133C/F

មុខងារលើសview

3.39

ចំណុចប្រទាក់ Gigabit Ethernet MAC (ETH1, ETH2)
ឧបករណ៍ផ្តល់ឧបករណ៍បញ្ជាការចូលប្រើប្រព័ន្ធផ្សព្វផ្សាយជីហ្គាប៊ីត (GMAC) ដែលអនុលោមតាម IEEE-802.3-2002 ចំនួនពីរសម្រាប់ការទំនាក់ទំនងអ៊ីសឺរណិត LAN តាមរយៈចំណុចប្រទាក់ឯករាជ្យមធ្យមកម្រិតស្តង់ដារឧស្សាហកម្ម (MII) ចំណុចប្រទាក់ឯករាជ្យកម្រិតមធ្យម (RMII) ឬចំណុចប្រទាក់ឯករាជ្យមធ្យមកម្រិតជីហ្គាប៊ីត (RGMII) ។
ឧបករណ៍ត្រូវការឧបករណ៍ចំណុចប្រទាក់រូបវន្តខាងក្រៅ (PHY) ដើម្បីភ្ជាប់ទៅឡានក្រុង LAN ជាក់ស្តែង (twisted-pair, fiber ។ល។)។ PHY ត្រូវបានភ្ជាប់ទៅច្រកឧបករណ៍ដោយប្រើសញ្ញា 17 សម្រាប់ MII សញ្ញា 7 សម្រាប់ RMII ឬ 13 សញ្ញាសម្រាប់ RGMII ហើយអាចត្រូវបានកំណត់ម៉ោងដោយប្រើ 25 MHz (MII, RMII, RGMII) ឬ 125 MHz (RGMII) ពី STM32MP133C/F ឬពី PHY ។
ឧបករណ៍រួមមានមុខងារដូចខាងក្រោម៖ · របៀបប្រតិបត្តិការ និងចំណុចប្រទាក់ PHY
អត្រាផ្ទេរទិន្នន័យ 10-, 100-, និង 1000-Mbit/s គាំទ្រទាំងប្រតិបត្តិការពេញលេញ និងពាក់កណ្តាលពីរជាន់ MII, RMII និង RGMII PHY ចំណុចប្រទាក់ · ការគ្រប់គ្រងដំណើរការតម្រងកញ្ចប់ច្រើនស្រទាប់៖ ការត្រង MAC នៅលើប្រភព (SA) និងទិសដៅ (DA)
អាស័យដ្ឋានជាមួយតម្រងដ៏ល្អឥតខ្ចោះ និង hash, VLAN tag-ការត្រងដែលមានមូលដ្ឋានជាមួយនឹងតម្រងដ៏ល្អឥតខ្ចោះ និង hash ការត្រងស្រទាប់ទី 3 លើប្រភព IP (SA) ឬអាសយដ្ឋានទិសដៅ (DA) ការត្រងស្រទាប់ទី 4 លើប្រភព (SP) ឬច្រកទិសដៅ (DP) ដំណើរការ VLAN ទ្វេ៖ ការបញ្ចូល VLAN ដល់ទៅពីរ tags នៅក្នុងផ្លូវបញ្ជូន, tag ការត្រងនៅក្នុងផ្លូវទទួល IEEE 1588-2008/PTPv2 គាំទ្រស្ថិតិបណ្តាញជាមួយនឹងបញ្ជរ RMON/MIB (RFC2819/RFC2665) · ដំណើរការការបិទដំណើរការផ្នែករឹងផ្នែករឹង ឬការបញ្ចូល ឬលុបទិន្នន័យ Preamble and start-of-frame data (SFD) Integrity checksum offload engine for IP header and TCPmit paying and TCPccal ការគណនា និងការប្រៀបធៀប ការឆ្លើយតបសំណើ ARP ដោយស្វ័យប្រវត្តិជាមួយឧបករណ៍ MAC អាសយដ្ឋាន TCP segmentation: ការបំបែកដោយស្វ័យប្រវត្តិនៃការបញ្ជូន TCP packet ដ៏ធំចូលទៅក្នុងកញ្ចប់តូចៗជាច្រើន · របៀបថាមពលទាប Ethernet ប្រសិទ្ធភាពថាមពល (ស្តង់ដារ IEEE 802.3az-2010) កញ្ចប់ភ្ញាក់ពីចម្ងាយ និងការរកឃើញ AMD Magic PacketTM
ទាំង ETH1 និង ETH2 អាចត្រូវបានដាក់កម្មវិធីឱ្យមានសុវត្ថិភាព។ នៅពេលមានសុវត្ថិភាព ប្រតិបត្តិការលើចំណុចប្រទាក់ AXI គឺមានសុវត្ថិភាព ហើយការចុះឈ្មោះកំណត់រចនាសម្ព័ន្ធអាចត្រូវបានកែប្រែដោយការចូលប្រើសុវត្ថិភាពប៉ុណ្ណោះ។

DS13875 Rev 5

៥/៥
48

មុខងារលើសview

STM32MP133C/F

3.40

ជួសជុលហេដ្ឋារចនាសម្ព័ន្ធ
ឧបករណ៍ផ្តល់ជូននូវមុខងារបំបាត់កំហុស និងតាមដានខាងក្រោម ដើម្បីគាំទ្រដល់ការអភិវឌ្ឍន៍កម្មវិធី និងការរួមបញ្ចូលប្រព័ន្ធ៖ · ការបំបាត់កំហុសចំណុចបំបែក · ការតាមដានការអនុវត្តកូដ · ឧបករណ៍កម្មវិធី · JTAG ច្រកបំបាត់កំហុស · ច្រកបំបាត់កំហុស Serial-wire · គន្លឹះបញ្ចូល និងទិន្នផល · ច្រកដាន · Arm CoreSight សមាសធាតុបំបាត់កំហុស និងដាន
ការបំបាត់កំហុសអាចត្រូវបានគ្រប់គ្រងតាមរយៈ JTAG/serial-wire debug port access ដោយប្រើឧបករណ៍បំបាត់កំហុសស្តង់ដារឧស្សាហកម្ម។
ច្រកដានអនុញ្ញាតឱ្យចាប់យកទិន្នន័យសម្រាប់ការកត់ត្រា និងវិភាគ។
ការចូលប្រើបំបាត់កំហុសទៅកាន់តំបន់សុវត្ថិភាពត្រូវបានបើកដោយសញ្ញាផ្ទៀងផ្ទាត់នៅក្នុង BSEC ។

៥/៥

DS13875 Rev 5

STM32MP133C/F

Pinout, pin description និងមុខងារជំនួស

រូបភាពទី 5. សន្លឹកឆ្នោត STM32MP133C/F LFBGA289

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ កំណត់ឡើងវិញ

PG10

PG5

PG8

PH2

PH8

VDDCPU

វីឌី

VDDCPU VDDCPU

វីឌី

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

PF9

PF6

PF10

PG15

PF8

វីឌី

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

PD13

អ។ វ។ ត។ ប

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

PC14OSC32_IN

PC15OSC32_
ចេញ

VSS

PC13

PI1

វីឌី

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

PF4

PH6

PI0

PG3

វីឌី

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

PF7

PA8

PG11

VDD_ANA VSS_ANA

វីឌី

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

PE6

PG1

PD7

VSS

PB11

PF13

វ។ ស។ ស

PA3

NJTRST

VSS_USB VDDA1V1_

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

វីឌីដា

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

វីឌី

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

រូបខាងលើបង្ហាញពីកញ្ចប់ខាងលើ view.

DS13875 Rev 5

៥/៥
97

Pinout, pin description និងមុខងារជំនួស

STM32MP133C/F

រូបភាពទី 6. សន្លឹកឆ្នោត STM32MP133C/F TFBGA289

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PE13

PD1

PE1

PE7

VSS

វីឌី

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

វីឌី

PB15

វីឌី

VSS

VDDQ_ DDR

DDR_ កំណត់ឡើងវិញ

DDR_DQ7 DDR_DQ6

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

PH8

PA12

វីឌី

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

អ។ វ។ ត។ ប

PH6

PF7

PA8

PF12

វីឌី

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

PE4

PF10

PB2

វីឌី

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
ចេញ

PC13

វីឌី

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

វីឌី

PC3

PC5

វីឌី

PI4-BOOT0

វីឌី

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

PE2

PH3

PF13

PC0

វ។ ស។ ស

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

VSS

PG3

PG2

PF14

វីឌីដា

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

រូបខាងលើបង្ហាញពីកញ្ចប់ខាងលើ view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

៥/៥

DS13875 Rev 5

STM32MP133C/F

Pinout, pin description និងមុខងារជំនួស

រូបភាពទី 7. សន្លឹកឆ្នោត STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

កុំព្យូទ័រ PC10 PC12

PC9

VSS

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

PH2

PH8

VSS

ស៊ីភីយូ VDD

PE1

PD15

ស៊ីភីយូ VDD

VSS

វីឌី

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

PF8

PG9

PD11 PA12

VSS

DDR_ DQ7

DDR_ A5

VSS

PF6

PG10

PG5

ស៊ីភីយូ VDD

PE4

PF10 PG15

PG8

PH7

PD13

PB2

PF9

ស៊ីភីយូ VDD

VSS

វីឌី

ស៊ីភីយូ VDD

ស្នូល VDD

VSS

វីឌី

VSS

VDDQ_ DDR

VSS

វីឌី

VSS

ស្នូល VDD

VSS

វីឌី

ស្នូល VDD

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ កំណត់ឡើងវិញ
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

VSS_ PLL

VDD_ PLL

PH11

ស៊ីភីយូ VDD

PC15-

VBAT OSC32 PI3

VSS

_ ចេញ

PC14-

VSS OSC32 PC13

_IN

វីឌី

PE2

PF4

PH6

PI2

ស៊ីភីយូ VDD
ស្នូល VDD
VSS
វីឌី

VSS

ស្នូល VDD

VSS

ស្នូល VDD

VSS

វីឌី

ស្នូល VDD

VSS

វីឌី

ស្នូល VDD

VDDQ_ DDR
VSS
VDDQ_ DDR
ស្នូល VDD

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

PA8

PF7

PI1

PI0

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

PG1

PG11

PH3

វីឌី

VSS

វីឌី

ស្នូល VDD

VSS

វីឌី

ស្នូល VDD

VSS

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

VSS

PE6

PH0OSC_IN

PA13

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

PH1OSC_ ចេញ

VSS_ ANA

VSS

វីឌី

VDDA VSSA

PA6

VSS

ស្នូល VDD

VSS

VDD VDDQ_ ស្នូល DDR

VSS

PWR_ បើក

DDR_ DQ13

DDR_ DQ9

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

PWR_

PG3

PG12 CPU_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

វីឌី

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ បើក

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

រូបខាងលើបង្ហាញពីកញ្ចប់ខាងលើ view.

MSv65068V5

DS13875 Rev 5

៥/៥
97

Pinout, pin description និងមុខងារជំនួស

STM32MP133C/F

តារាង ១០. តាង / អក្សរកាត់ដែលត្រូវបានប្រើនៅក្នុងតារាងភ្ជាប់

ឈ្មោះ

អក្សរកាត់

និយមន័យ

Pin name ប្រភេទ Pin
រចនាសម្ព័ន I / O
ចំណាំមុខងារជំនួស មុខងារបន្ថែម

លុះត្រាតែមានការបញ្ជាក់ផ្សេងពីនេះ មុខងារម្ជុលអំឡុងពេល និងក្រោយពេលកំណត់ឡើងវិញគឺដូចគ្នានឹងឈ្មោះម្ជុលពិតប្រាកដ

ម្ជុលផ្គត់ផ្គង់

បញ្ចូលតែម្ជុលប៉ុណ្ណោះ។

បញ្ចេញតែម្ជុល

អាយ/អូ

ម្ជុលបញ្ចូល / ទិន្នផល

អាណាឡូក ឬម្ជុលកម្រិតពិសេស

FT (U/D/PD) 5 V អត់ធ្មត់ I/O (ជាមួយនឹងការទាញឡើង / ទាញចុះក្រោម / កម្មវិធីអាចទាញចុះក្រោម)

DDR

1.5 V, 1.35 V ឬ 1.2 VI/O សម្រាប់ចំណុចប្រទាក់ DDR3, DDR3L, LPDDR2/LPDDR3

សញ្ញាអាណាឡូក

RST

កំណត់ម្ជុលឡើងវិញជាមួយនឹងរេស៊ីស្តង់ទាញឡើងខ្សោយ

_f(1) _a(2) _u(3) _h(4)

ជម្រើសសម្រាប់ FT I/Os I2C FM+ option ជម្រើសអាណាឡូក (ផ្គត់ផ្គង់ដោយ VDDA សម្រាប់ផ្នែកអាណាឡូកនៃ I/O) ជម្រើស USB (ផ្គត់ផ្គង់ដោយ VDD3V3_USBxx សម្រាប់ផ្នែក USB នៃ I/O) ទិន្នផលល្បឿនលឿនសម្រាប់ប្រភេទ 1.8V ។ VDD (សម្រាប់ SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

ជម្រើសល្បឿនខ្ពស់សម្រាប់ប្រភេទ 1.8V ។ VDD (សម្រាប់ ETH, SPI, SDMMC, QUADSPI, TRACE)

លើកលែងតែមានការបញ្ជាក់ផ្សេងដោយចំណាំ នោះ I/Os ទាំងអស់ត្រូវបានកំណត់ជាការបញ្ចូលអណ្តែតក្នុងអំឡុងពេល និងក្រោយពេលកំណត់ឡើងវិញ

មុខងារដែលបានជ្រើសរើសតាមរយៈការចុះឈ្មោះ GPIOx_AFR

មុខងារដែលបានជ្រើសរើសដោយផ្ទាល់/បើកដំណើរការតាមរយៈការចុះឈ្មោះគ្រឿងកុំព្យូទ័រ

1. រចនាសម្ព័ន្ធ I/O ពាក់ព័ន្ធក្នុងតារាងទី 7 គឺ៖ FT_f, FT_fh, FT_fvh 2. រចនាសម្ព័ន្ធ I/O ដែលពាក់ព័ន្ធក្នុងតារាងទី 7 គឺ៖ FT_a, FT_ha, FT_vha 3. រចនាសម្ព័ន្ធ I/O ដែលពាក់ព័ន្ធក្នុងតារាងទី 7 គឺ៖ FT_u 4. រចនាសម្ព័ន្ធ I/O ដែលពាក់ព័ន្ធគឺនៅក្នុង៖ FT_Fh7 រចនាសម្ព័ន្ធ FT_fvh, FT_vh, FT_ha, FT_vha 5. រចនាសម្ព័ន្ធ I/O ដែលពាក់ព័ន្ធនៅក្នុងតារាងទី 7 គឺ៖ FT_vh, FT_vha, FT_fvh

៥/៥

DS13875 Rev 5

STM32MP133C/F

Pinout, pin description និងមុខងារជំនួស

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USAART1_TX, UART4_TX,

FMC_NWAIT(ចាប់ផ្ដើម)

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(ចាប់ផ្ដើម)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(ចាប់ផ្ដើម)/FMC_AD11

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(ចាប់ផ្ដើម)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6 ។

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

៥/៥
97

Pinout, pin description និងមុខងារជំនួស

STM32MP133C/F

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F (ត)

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 - M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

–

I/O FT_h

–

I/O FT_h

I/O FT_f

I/O FT_h

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(ចាប់ផ្ដើម)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(ចាប់ផ្ដើម)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0 (ចាប់ផ្ដើម),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(boot)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(ចាប់ផ្ដើម)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0 (ចាប់ផ្ដើម)

–

–
–
WKUP1
–

៥/៥

DS13875 Rev 5

STM32MP133C/F

Pinout, pin description និងមុខងារជំនួស

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F (ត)

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(ចាប់ផ្ដើម),

FMC_NE3

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(ចាប់ផ្ដើម)

–

TIM16_CH1, SPI5_NSS,

UART7_RX(ចាប់ផ្ដើម),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1 (ចាប់ផ្ដើម),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

៥/៥
97

Pinout, pin description និងមុខងារជំនួស

STM32MP133C/F

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F (ត)

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

–

I/O FT_h

–

I/O FT_fh

I/O FT_h

–

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(ចាប់ផ្ដើម),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

(១៦១៦)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(១៦១៦)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

៥/៥

DS13875 Rev 5

STM32MP133C/F

Pinout, pin description និងមុខងារជំនួស

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F (ត)

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

J3 J4 N5

PI2

I/O FT

(១៦១៦)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(១៦១៦)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

–

J2 J5 L2

អ។ វ។ ត។ ប

–

L4 N3 P5

PI0

I/O FT

(១៦១៦)

SPDIFRX_IN0

TAMP_IN8/TAMP_ ចេញ ១

K2 M2

PC15OSC32_OUT

អាយ/អូ

(១៦១៦)

–

OSC32_OUT

F15 N2 U16

VSS

–

K1 M1 M2

PC14OSC32_IN

អាយ/អូ

(១៦១៦)

–

OSC32_IN

G7 E3 V16

VSS

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

វីឌី

–

G8 E6 W16

VSS

–

USART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

៥/៥
97

Pinout, pin description និងមុខងារជំនួស

STM32MP133C/F

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F (ត)

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 - N12

វីឌី

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1, UART7_TX (ចាប់ផ្ដើម),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

៥/៥

DS13875 Rev 5

STM32MP133C/F

Pinout, pin description និងមុខងារជំនួស

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F (ត)

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

វីឌី

–

G10 E8 T1

VSS

–

N3 R3 V1

MCO1, USAART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN -
–

DS13875 Rev 5

៥/៥
97

Pinout, pin description និងមុខងារជំនួស

STM32MP133C/F

លេខសម្ងាត់

តារាងទី 7. និយមន័យបាល់ STM32MP133C/F (ត)

មុខងារបាល់

ឈ្មោះម្ជុល (មុខងារបន្ទាប់ពី
កំណត់ឡើងវិញ)

មុខងារជំនួស

មុខងារបន្ថែម

LFBGA289 TFBGA289 TFBGA320
ប្រភេទម្ជុលរចនាសម្ព័ន្ធ I/O
កំណត់ចំណាំ

P4 U4

PF14(JTCK/SW CLK)

អាយ/អូ

(១៦១៦)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

I/O FT_a

I/O FT_a I/O FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

–

វីឌីដា

–

VREF-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

៥/៥

DS13875 Rev 5

STM3

ឯកសារ/ធនធាន

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [pdf] ការណែនាំអ្នកប្រើប្រាស់
STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

ឯកសារយោង

សៀវភៅណែនាំអ្នកប្រើប្រាស់

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

លក្ខណៈបច្ចេកទេស

ប្រព័ន្ធរង Arm Cortex-A7

អនុស្សាវរីយ៍

ឧបករណ៍បញ្ជា DDR

សំណួរគេសួរញឹកញាប់

ឯកសារ/ធនធាន

ឯកសារយោង

ប្រកាសដែលពាក់ព័ន្ធ

ទុកមតិយោបល់

បោះបង់ការឆ្លើយតប