STMicroelectronics STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU 用户指南

内容隐藏

1 意法半导体 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU

2 规格

意法半导体 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU

规格

核心：Arm Cortex-A7
存储器：外部 SDRAM、嵌入式 SRAM

数据总线：16位并行接口
安全/保障：重置和电源管理、LPLV-Stop2、待机

封装：LFBGA、TFBGA，最小间距0.5毫米
时钟管理

通用输入/输出
互连矩阵

4个DMA控制器
通讯外设：最多 29 个

模拟外设：6
定时器：最多 24 个，看门狗：2 个

硬件加速
调试模式

保险丝：3072 位，包括唯一 ID 和用于 AES 256 密钥的 HUK
符合ECOPACK2标准

Arm Cortex-A7子系统

STM7MP32C/F 的 Arm Cortex-A133 子系统提供……

回忆

该设备包括外部 SDRAM 和嵌入式 SRAM，用于数据存储……

内存控制器

DDR3/DDR3L/LPDDR2/LPDDR3 控制器管理内存访问……

电源管理
电源方案和监控器确保稳定的电力输送……

时钟管理
RCC 处理时钟分配和配置……

通用输入/输出 (GPIO)
GPIO 为外部设备提供接口功能……

TrustZone保护控制器
ETZPC 通过管理访问权限来增强系统安全性……

总线互连矩阵
矩阵促进了不同模块之间的数据传输……

常见问题解答

问：最多支持多少个通信外设？
答：STM32MP133C/F最多支持29个通信外设。

问：有多少种模拟外设可用？
答：该设备提供 6 个模拟外设，用于各种模拟功能。

“`

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 高达 1 GHz，2×ETH，2×CAN FD，2×ADC，24 个计时器，音频，加密和高级安全
数据表 – 生产数据

特征
包含 ST 最先进的专利技术
核
· 32 位 Arm® Cortex®-A7 L1 32 KB I / 32 KB D 128 KB 统一 2 级缓存 Arm® NEONTM 和 Arm® TrustZone®

回忆
· 外部 DDR 内存高达 1 Gbyte，最高可达 LPDDR2/LPDDR3-1066 16 位，最高可达 DDR3/DDR3L-1066 16 位
· 168 KB 内部 SRAM：128 KB AXI SYSRAM + 32 KB AHB SRAM 和 8 KB 备份域 SRAM
· 双 Quad-SPI 存储器接口 · 灵活的外部存储器控制器，最多可支持
16 位数据总线：并行接口，用于连接外部 IC 和 SLC NAND 存储器，ECC 高达 8 位
安全保障
· 安全启动、TrustZone® 外设、12 xtamper 引脚包括 5 x 有源 tamp读者
· 温度、体积tage、频率和 32 kHz 监控
重置和电源管理
· 1.71 V 至 3.6 VI/Os 电源（5 V 容限 I/Os）· POR、PDR、PVD 和 BOR · 片上 LDO（USB 1.8 V、1.1 V）· 备用稳压器（~0.9 V）· 内部温度传感器· 低功耗模式：睡眠、停止、LPLV 停止、
LPLV-Stop2 和待机

LFBGA

TFBGA

LFBGA289（14 × 14毫米）间距0.8毫米

TFBGA289（9×9毫米）TFBGA320（11×11毫米）
最小间距 0.5 毫米

· 待机模式下的 DDR 保留 · PMIC 配套芯片的控制

时钟管理
· 内部振荡器：64 MHz HSI 振荡器、4 MHz CSI 振荡器、32 kHz LSI 振荡器
· 外部振荡器：8-48 MHz HSE 振荡器、32.768 kHz LSE 振荡器
· 4 个带分数模式的 PLL

通用输入/输出
· 最多 135 个具有中断功能的安全 I/O 端口
· 最多 6 个唤醒

互连矩阵
· 2 个总线矩阵 64 位 Arm® AMBA® AXI 互连，最高可达 266 MHz 32 位 Arm® AMBA® AHB 互连，最高可达 209 MHz

4 个 DMA 控制器，用于卸载 CPU
· 共计56个物理通道
· 1 x 高速通用主直接内存访问控制器（MDMA）
· 3 个双端口 DMA，具有 FIFO 和请求路由器功能，可实现最佳外设管理

2024 年 XNUMX 月
这是有关全面生产的产品的信息。

DS13875 修订版 5

1/219
www.st.com

STM32MP133C/F

多达 29 个通信外设
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816 接口、LIN、IrDA、SPI）· 5 × SPI（50 Mbit/s，其中 4 个为全双工
通过内部音频 PLL 或外部时钟实现 I2S 音频级精度（+2 QUADSPI + 4 带 USART）· 2 × SAI（立体声音频：I2S、PDM、SPDIF Tx）· 带 4 个输入的 SPDIF Rx· 2 × SDMMC 高达 8 位（SD/e·MMCTM/SDIO）· 2 × 支持 CAN FD 协议的 CAN 控制器· 2 × USB 2.0 高速主机或 1 × USB 2.0 高速主机

+ 1 × USB 2.0 高速 OTG 同时 · 2 x 以太网 MAC/GMAC IEEE 1588v2 硬件，MII/RMII/RGMII
6个模拟外设
· 2 个 ADC，最大分辨率为 12 位，最高可达 5 Msps
· 1 x 温度传感器 · 1 x 用于 Sigma-Delta 调制器的数字滤波器
（DFSDM）具有 4 个通道和 2 个滤波器·内部或外部 ADC 参考 VREF+
多达 24 个定时器和 2 个看门狗
· 2 个 32 位定时器，最多 4 个 IC/OC/PWM 或脉冲计数器和正交（增量）编码器输入
· 2 个 16 位高级定时器 · 10 个 16 位通用定时器（包括
2 个基本定时器（无 PWM）· 5 个 16 位低功耗定时器· 亚秒级精度的安全 RTC 和
硬件日历·4 个 Cortex®-A7 系统定时器（安全、
非安全、虚拟、虚拟机管理程序）· 2 × 独立看门狗
硬件加速
· AES 128、192、256 DES/TDES

2 (独立，独立安全) 5 (2 可安全) 4 5 (3 可安全)
4 + 4（包括 2 个可安全的 USART），一些可作为启动源
2 个（最多 4 个音频通道），带 I2S 主/从、PCM 输入、SPDIF-TX 2 个端口
带有 BCD 的嵌入式 HSPHY 带有 BCD（可安全）的嵌入式 HS PHY，可作为启动源
主机和 OTG 2 输入之间共享 4 × HS

2 (1 × TTCAN)，时钟校准，10 KB 共享缓冲区 2 (8 + 8 位)（可保护），e·MMC 或 SD 可作为启动源 2 个可选独立电源，用于 SD 卡接口
1（双四）（可安全），可作为启动源

–
–
引导
–
引导
引导引导
（1）

并行地址/数据 8/16 位 FMC 并行 AD-mux 8/16 位
NAND 8/16 位 10/100M/千兆以太网 DMA 加密
哈希真随机数生成器保险丝（一次性可编程）

4 × CS，最大可达 4 × 64 MB
是的，2× CS、SLC、BCH4/8，可以作为带有 PTP 和 EEE（可安全）的 2 x（MII、RMI、RGMII）启动源
3 个实例（1 个安全）、33 通道 MDMA PKA（带 DPA 保护）、DES、TDES、AES（带 DPA 保护）
（全部安全）SHA-1、SHA-224、SHA-256、SHA-384、SHA-512、SHA-3、HMAC
（可安全）True-RNG（可安全）3072 个有效位（安全，1280 位可供用户使用）

–
引导 –
–

16/219

DS13875 修订版 5

STM32MP133C/F

描述

表 1. STM32MP133C/F 特性和外设数量（续）

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF 其他

特征

LFBGA289

TFBGA289

TFBGA320

带中断的 GPIO（总数）

135(2)

可保护的 GPIO 唤醒引脚

全部
6

Tamper 引脚（有源amper）

12 (5)

DFSDM 高达 12 位同步 ADC

4 个输入通道，带 2 个滤波器

–

2(3)（每个 5 位高达 12 Msps）（可保护）

ADC1：19 个通道（包括 1 个内部通道），18 个通道可供

共12位ADC通道(4)

用户包括 8x 差分

–

ADC2：18 个通道（包括 6 个内部通道），12 个通道可供

用户包括 6x 差分

内部 ADC VREF VREF+ 输入引脚

1.65 V、1.8 V、2.048 V、2.5 V 或 VREF+ 输入 –
是的

1. QUADSPI 可以从专用 GPIO 启动，也可以使用一些 FMC Nand8 启动 GPIO（PD4、PD1、PD5、PE9、PD11、PD15（参见表 7：STM32MP133C/F 球定义））。
2. GPIO 总数包括四个 JTAG GPIO 和三个使用有限的 BOOT GPIO（在边界扫描或启动期间可能与外部设备连接冲突）。
3. 当使用两个 ADC 时，两个 ADC 的内核时钟应该相同，并且不能使用嵌入式 ADC 预分频器。
4. 此外，还有内部通道： – ADC1 内部通道：VREFINT – ADC2 内部通道：温度、内部电压tage 参考，VDDCORE，VDDCPU，VDDQ_DDR，VBAT/4。

DS13875 修订版 5

17/219
48

描述 18/219

STM32MP133C/F

图 1. STM32MP133C/F 框图

IC 电源

@VDA

HSI

AXIM：Arm 64 位 AXI 互连 (266 MHz) T

@VDDCPU

政府投资公司

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32美元

CNT（定时器）T

远程医疗

2561K2B8LK2B$L+2$SCU T
异步

128 位

CSI

大规模集成电路

调试时间戳amp

生成器 TSGEN

磷酸氢钙
(JTAG/社署）

系统内存 128KB

只读存储器 128KB

2 个 ETH MAC
10/100/1000（无 GMII）

先进先出

8KB黑匣子

随机数生成器

哈希

16b 物理层

DDR控制 58
LPDDR2/3、DDR3/3L

异步

加密

萨斯

DDRMCE T TZC T

DDR物理层控制器
T

延迟时间

8b QUADSPI（双）T

16b

联邦移动通信委员会

CRC

DLYBSD1

（SDMMC1 DLY控制）

DLYBSD2

（SDMMC2 DLY控制）

动态光照渲染系统

（QUADSPI DLY 控制）

先进先出

德莱德

14 8b SDMMC1T 14 8b SDMMC2T

物理层

USBH

（2xHS 主机）

PLLUSB

先进先出

PCA

先进先出

T MDMA 32通道

AXIMC TT

17 16b 跟踪端口

ETZPC

IWDG1

@VBAT

黑海证券交易委员会

OTP保险丝

@VDA

RTC/AWU

TAMP / 备份注册表 T

@VBAT

LSE（32kHz 晶体）

系统时序 STGENC

一代

STGENR

USBPHYC
（USB 2 x PHY控制）
IWDG2

@VBAT

@VDA

VREF缓冲器

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

启动引脚

系统配置文件

高清图

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI1

SAI2

4通道DFSDM

缓冲区 10KB CCU

FDCAN1

FDCAN2

先进先出
APB2（100兆赫）

8KB 先进先出
APB5（100MHz）

APB3（100兆赫）

APB4

异步AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 条流
DMAMUX1
DMA2
8 条流

DMAMUX2

DMA3
8 条流

PMB（过程监视器）
DTS（数字温度传感器）

卷tag监管者

@VDA

供应监管

先进先出

2×2矩阵
AHB2APB

64位AXI

64位AXI主控

32 位 AHB 32 位 AHB 主设备

32位APB

T TrustZone 安全保护

AHB2APB

APB2（100兆赫）

APB1（100兆赫）
先进先出先进先出先进先出先进先出

MLAHB：Arm 32 位多 AHB 总线矩阵 (209 MHz)
APB6
先进先出先进先出先进先出

@VBAT
T
先进先出

健康服务与经济学院（XTAL）

PLL1/2/3/4

碾压混凝土

压水堆

出口

16ext

176

美国大学体育协会

（OTG HS）

物理层

12b ADC1

12b ADC2

通用输入输出接口

16b

通用输入输出接口

16b

通用输入输出

16b

通用输入输出接口

16b

通用输入输出接口

16b

通用输入输出

16b

GPIOG 16b 16

GPIOH

16b

通用投资接口

16b

AHB2APB

USART1

智能卡红外线

USART2

智能卡红外线

SPI4/I2S4

SPI5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

过滤器过滤器过滤器

TIM12

16b

TIM13

16b

TIM14

16b

TIM15

16b

TIM16

16b

TIM17

16b

定时器2 定时器3 定时器4

32b

16b

定时器5 定时器6 定时器7

32b

16b

LPTIM1 16b

USART3

智能卡红外线

串口4

串口5

串口7

串口8

过滤器过滤器

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6

智能卡红外线

SPI1/I2S1

先进先出

MSv67509V2

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.1
3.1.1
3.1.2

Arm Cortex-A7子系统
特征
· ARMv7-A 架构 · 32 KB L1 指令缓存 · 32 KB L1 数据缓存 · 128 KB 2 级缓存 · Arm + Thumb®-2 指令集 · Arm TrustZone 安全技术 · Arm NEON 高级 SIMD · DSP 和 SIMD 扩展 · VFPv4 浮点 · 硬件虚拟化支持 · 嵌入式跟踪模块 (ETM) · 集成通用中断控制器 (GIC)，具有 160 个共享外设中断 · 集成通用计时器 (CNT)
超过view
Cortex-A7 处理器是一款非常节能的应用处理器，旨在为高端可穿戴设备以及其他低功耗嵌入式和消费类应用提供丰富的性能。它的单线程性能比 Cortex-A20 提升高达 5%，性能与 Cortex-A9 相当。
Cortex-A7 融合了高性能 Cortex-A15 和 CortexA17 处理器的所有特性，包括硬件虚拟化支持、NEON 和 128 位 AMBA 4 AXI 总线接口。
Cortex-A7 处理器基于节能的 8-stagCortex-A5 处理器的流水线。它还受益于专为低功耗设计的集成 L2 缓存，具有更低的事务延迟和改进的操作系统缓存维护支持。此外，它还改进了分支预测和内存系统性能，配备 64 位加载存储路径、128 位 AMBA 4 AXI 总线和更大的 TLB 大小（256 个条目，高于 Cortex-A128 和 Cortex-A9 的 5 个条目），从而提升了处理大型工作负载的性能，例如 web 浏览。
Thumb-2 技术
提供传统 Arm 代码的峰值性能，同时还将指令存储的内存需求减少 30%。
TrustZone技术
确保从数字版权管理到电子支付等安全应用的可靠实施。获得技术和行业合作伙伴的广泛支持。

DS13875 修订版 5

19/219
48

功能结束view

STM32MP133C/F

氖
NEON 技术可以加速多媒体和信号处理算法，例如视频编码/解码、2D/3D 图形、游戏、音频和语音处理、图像处理、电话和声音合成。Cortex-A7 提供了一个引擎，它既具备 Cortex-A7 浮点单元 (FPU) 的性能和功能，又实现了 NEON 高级 SIMD 指令集，从而进一步加速媒体和信号处理功能。NEON 扩展了 Cortex-A7 处理器的 FPU，提供了一个四核 MAC 以及额外的 64 位和 128 位寄存器组，支持对 8 位、16 位和 32 位整数和 32 位浮点数据进行丰富的 SIMD 运算。
硬件虚拟化
高效的硬件支持数据管理和仲裁，使多个软件环境及其应用程序能够同时访问系统功能。这使得设备能够实现稳健运行，并具有彼此良好隔离的虚拟环境。
优化的 L1 缓存
性能和功率优化的 L1 缓存结合了最小访问延迟技术，以最大限度地提高性能并最大限度地降低功耗。
集成 L2 缓存控制器
提供对高速缓存内存的低延迟和高带宽访问，或降低与片外内存访问相关的功耗。
Cortex-A7浮点单元（FPU）
FPU 提供与 Arm VFPv4 架构兼容的高性能单精度和双精度浮点指令，该架构与前几代 Arm 浮点协处理器在软件上兼容。
侦听控制单元 (SCU)
SCU 负责管理处理器的互连、仲裁、通信、缓存到缓存和系统内存传输、缓存一致性和其他功能。
这种系统一致性还降低了维护每个操作系统驱动程序内的软件一致性所涉及的软件复杂性。
通用中断控制器 (GIC)
GIC 实现了标准化和架构化的中断控制器，为处理器间通信以及系统中断的路由和优先级排序提供了丰富而灵活的方法。
支持最多 192 个独立中断，在软件控制下，硬件优先，并在操作系统和 TrustZone 软件管理层之间路由。
这种路由灵活性以及对操作系统中断虚拟化的支持，提供了增强利用虚拟机管理程序的解决方案功能所需的关键特性之一。

20/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.2
3.2.1
3.2.2

回忆
外部 SDRAM
STM32MP133C/F 器件嵌入了外部 SDRAM 控制器，支持以下功能：· LPDDR2 或 LPDDR3，16 位数据，高达 1 Gbyte，高达 533 MHz 时钟· DDR3 或 DDR3L，16 位数据，高达 1 Gbyte，高达 533 MHz 时钟
嵌入式 SRAM
所有设备均具有以下特性：· SYSRAM：128 KB（具有可编程大小的安全区域）· AHB SRAM：32 KB（可安全）· BKPSRAM（备份 SRAM）：8 KB
该区域的内容受到保护，以防止不必要的写入访问，并可在待机或 VBAT 模式下保留。BKPSRAM 可在 ETZPC 中定义为仅由安全软件访问。

3.3

DDR3/DDR3L/LPDDR2/LPDDR3控制器（DDRCTRL）

DDRCTRL 与 DDRPHYC 相结合，为 DDR 内存子系统提供了完整的内存接口解决方案。· 一个 64 位 AMBA 4 AXI 端口接口 (XPI) · AXI 时钟与控制器异步 · DDR 内存加密引擎 (DDRMCE)，具有 AES-128 DDR 即时写入功能
加密/读取解密。·支持的标准：
JEDEC DDR3 SDRAM 规范，JESD79-3E 适用于具有 3 位接口的 DDR3/16L
JEDEC LPDDR2 SDRAM 规范，JESD209-2E 适用于具有 2 位接口的 LPDDR16
JEDEC LPDDR3 SDRAM 规范，JESD209-3B 适用于具有 3 位接口的 LPDDR16
· 高级调度程序和 SDRAM 命令生成器 · 可编程全数据宽度（16 位）或半数据宽度（8 位） · 高级 QoS 支持，读取时具有三个流量类别，写入时具有两个流量类别 · 可选择避免低优先级流量匮乏 · 保证读后写 (WAR) 和写后读 (RAW) 的一致性
AXI 端口·可编程支持突发长度选项（4、8、16）·写入组合允许将对同一地址的多个写入组合成一个
单写入 · 单等级配置

DS13875 修订版 5

21/219
48

功能结束view

STM32MP133C/F

· 支持由于可编程时间内事务到达不足而导致的 SDRAM 自动掉电进入和退出
· 支持因缺乏事务到达而导致的自动时钟停止（LPDDR2/3）进入和退出
· 通过硬件低功耗接口支持因可编程时间内交易未到达而导致的自动低功耗模式操作
· 可编程分页策略 · 支持自动或软件控制的自刷新进入和退出 · 支持软件控制的深度掉电进入和退出（LPDDR2 和
LPDDR3) · 支持在软件控制下显式更新 SDRAM 模式寄存器 · 灵活的地址映射器逻辑，允许特定于应用程序的行、列映射，
银行位·用户可选的刷新控制选项·DDRPERFM相关块，有助于性能监控和调整
DDRCTRL 和 DDRPHYC 可以定义为（在 ETZPC 中）仅可由安全软件访问。
DDRMCE（DDR 内存密码引擎）的主要特性如下：· AXI 系统总线主/从接口（64 位）· 基于嵌入式防火墙的在线加密（用于写入）和解密（用于读取）
编程·每个区域两种加密模式（最多一个区域）：无加密（旁路模式），
分组密码模式·以 64 KB 粒度定义的区域的开始和结束·默认过滤（区域 0）：授予任何访问·区域访问过滤：无
支持的分组密码：AES 支持的链接模式 · AES 密码的分组模式与 NIST FIPS 出版物 197 高级加密标准 (AES) 中指定的 ECB 模式兼容，并具有基于 https://keccak.team 上发布的 Keccak-400 算法的相关密钥派生函数 web站点。· 一组只写且可锁定的主密钥寄存器· AHB配置端口，特权感知

22/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.4

用于 DDR 的 TrustZone 地址空间控制器 (TZC)

TZC 用于根据 TrustZone 权限和最多 9 个可编程区域上的非安全主机 (NSAID) 过滤对 DDR 控制器的读/写访问：· 仅受可信软件支持的配置· 一个过滤单元· 九个区域：
区域 0 始终处于启用状态，并覆盖整个地址范围。区域 1 至 8 具有可编程的基地址/结束地址，可分配给
任何一个或两个过滤器。· 每个区域编程的安全和非安全访问权限· 根据 NSAID 过滤的非安全访问· 由同一过滤器控制的区域不得重叠· 带有错误和/或中断的故障模式· 接受能力 = 256· 用于启用和禁用每个过滤器的门卫逻辑· 推测访问

DS13875 修订版 5

23/219
48

功能结束view

STM32MP133C/F

3.5

开机模式

在启动时，内部启动 ROM 使用的启动源由 BOOT 引脚和 OTP 字节选择。

表 2. 启动模式

BOOT2 BOOT1 BOOT0 初始启动模式

等待传入连接：

UART 和 USB(1)

默认引脚上的 USART3/6 和 UART4/5/7/8

OTG_HS_DP/DM 引脚上的 USB 高速设备(2)

1 串行 NOR 闪存(3) QUADSPI 上的串行 NOR 闪存(5)

电子MMC(3)

SDMMC2 上的 e·MMC（默认）(5)(6)

NAND闪存(3)

FMC 上的 SLC NAND 闪存

开发启动（无闪存启动）

用于无需从闪存启动即可获取调试访问权限(4)

SD 卡(3)

SDMMC1 上的 SD 卡（默认）(5)(6)

等待传入连接：

0 UART 和 USB(1)(3) 默认引脚上的 USART3/6 和 UART4/5/7/8

OTG_HS_DP/DM 引脚上的 USB 高速设备(2)

1 串行 NAND 闪存(3) QUADSPI 上的串行 NAND 闪存(5)

1. 可通过 OTP 设置禁用。2. USB 需要 HSE 时钟/晶振（有关使用和不使用 OTP 设置时支持的频率，请参阅 AN5474）。3. 启动源可通过 OTP 设置更改（例如ample 在 SD 卡上进行初始启动，然后使用 OTP 设置的 e·MMC。4. Cortex®-A7 内核无限循环切换 PA13。5. 默认引脚可以通过 OTP 更改。6. 或者，也可以通过 OTP 选择此默认引脚以外的其他 SDMMC 接口。

虽然低级启动是使用内部时钟完成的，但 ST 提供的软件包以及主要外部接口（如 DDR、USB（但不限于））需要在 HSE 引脚上连接晶体或外部振荡器。
有关 HSE 引脚连接和支持频率的限制和建议，请参阅 RM0475“STM32MP13xx 基于 Arm® 的高级 32 位 MPU”或 AN5474“STM32MP13xx 系列硬件开发入门”。

24/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.6

电源管理

3.6.1
警告：

电源方案
· VDD 是 I/O 和内部部件的主电源，在待机模式下保持供电。有用的卷tag范围为 1.71 V 至 3.6 V（典型值 1.8 V、2.5 V、3.0 V 或 3.3 V）
VDD_PLL 和 VDD_ANA 必须星型连接至 VDD。· VDDCPU 是 Cortex-A7 CPU 专用卷tag供应，其价值取决于
所需的CPU频率。运行模式下为1.22 V至1.38 V。VDD必须在VDDCPU之前存在。· VDDCORE是主要的数字电压源。tage，通常在待机模式下关闭。Voltag运行模式下，电压范围为 1.21 V 至 1.29 V。VDD 必须在 VDDCORE 之前存在。· VBAT 引脚可连接到外部电池 (1.6 V < VBAT < 3.6 V)。如果不使用外部电池，则此引脚必须连接到 VDD。· VDDA 是模拟 (ADC/VREF) 电源电压tage (1.62 V 至 3.6 V)。使用内部 VREF+ 需要 VDDA 等于或高于 VREF++ 0.3 V。· VDDA1V8_REG 引脚是内部稳压器的输出，内部连接到 USB PHY 和 USB PLL。内部 VDDA1V8_REG 稳压器默认启用，可通过软件控制。待机模式下，该稳压器始终处于关闭状态。
BYPASS_REG1V8 引脚必须悬空。必须将其连接到 VSS 或 VDD 才能激活或停用 voltag稳压器。当 VDD = 1.8 V 时，应设置 BYPASS_REG1V8。· VDDA1V1_REG 引脚是内部稳压器的输出，内部连接到 USB PHY。内部 VDDA1V1_REG 稳压器默认启用，可通过软件控制。待机模式下，该稳压器始终处于关闭状态。
· VDD3V3_USBHS 为 USB 高速电源。Voltag范围为 3.07 V 至 3.6 V。
除非 VDDA3V3_REG 存在，否则 VDD1V8_USBHS 不得存在，否则 STM32MP133C/F 可能会受到永久性损坏。必须通过 PMIC 排序来确保这一点，如果采用分立元件供电，则需要使用外部元件。
· VDDSD1、VDDSD2分别为SDMMC1、SDMMC2 SD卡电源，支持超高速模式。
· VDDQ_DDR 是 DDR IO 电源。用于连接 DDR1.425 存储器的电压为 1.575 V 至 3 V（典型值 1.5 V）。
1.283 V 至 1.45 V 用于连接 DDR3L 存储器（典型值 1.35 V）
1.14 V 至 1.3 V 用于连接 LPDDR2 或 LPDDR3 存储器（典型值 1.2 V）
在加电和断电阶段，必须遵守以下电源顺序要求：
· 当 VDD 低于 1 V 时，其他电源（VDDCORE、VDDCPU、VDDSD1、VDDSD2、VDDA、VDDA1V8_REG、VDDA1V1_REG、VDD3V3_USBHS、VDDQ_DDR）必须保持在 VDD + 300 mV 以下。
· 当 VDD 高于 1 V 时，所有电源都是独立的。
在掉电阶段，只有当提供给 STM32MP133C/F 的能量保持在 1 mJ 以下时，VDD 才会暂时低于其他电源电压。这允许外部去耦电容在掉电瞬态阶段以不同的时间常数放电。

DS13875 修订版 5

25/219
48

功能结束view
第六卷
VBOR0 1

图 2. 上电/断电序列

STM32MP133C/F

VDDX(1) 电源电压

3.6.2
注：26/219

0.3

打开

工作模式

掉电

时间

无效供应区域

VDDX < VDD + 300 mV

VDDX 独立于 VDD

MSv47490V1

1. VDDX 指 VDDCORE、VDDCPU、VDDSD1、VDDSD2、VDDA、VDDA1V8_REG、VDDA1V1_REG、VDD3V3_USBHS、VDDQ_DDR 中的任意一个电源。

电源主管

该器件具有集成上电复位 (POR)/掉电复位 (PDR) 电路以及掉电复位 (BOR) 电路：
· 上电复位（POR）
POR监控器监控VDD电源，并将其与固定阈值进行比较。当VDD低于此阈值时，器件将保持复位模式。· 掉电复位 (PDR)
PDR监控器监控VDD电源。当VDD降至固定阈值以下时，会产生复位。
· 掉电复位（BOR）
BOR 监控器监控 VDD 电源。可通过选项字节配置三个 BOR 阈值（2.1 至 2.7 V）。当 VDD 低于此阈值时，将产生复位。
· 上电复位 VDDCORE (POR_VDDCORE) POR_VDDCORE 监控器监控 VDDCORE 电源，并将其与固定阈值进行比较。当 VDDCORE 低于此阈值时，VDDCORE 域保持复位模式。
· 掉电复位 VDDCORE (PDR_VDDCORE) PDR_VDDCORE 监控器监控 VDDCORE 电源。当 VDDCORE 电压低于固定阈值时，会产生 VDDCORE 域复位。
· 上电复位 VDDCPU (POR_VDDCPU) POR_VDDCPU 监控器监控 VDDCPU 电源，并将其与一个固定阈值进行比较。当 VDDCORE 低于此阈值时，VDDCPU 域保持复位模式。
PDR_ON 引脚保留用于意法半导体生产测试，在应用中必须始终连接到 VDD。

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.7

低功耗策略

有几种方法可以降低 STM32MP133C/F 的功耗：· 通过降低 CPU 时钟和/或
总线矩阵时钟和/或控制单个外设时钟。· 在 CPU 空闲时，通过选择可用的低功耗
根据用户应用需求选择合适的功耗模式。这样可以在短启动时间、低功耗以及可用的唤醒源之间实现最佳平衡。· 使用 DVFS（动态电压频率扫描）tag和频率缩放）操作点直接控制 CPU 时钟频率以及 VDDCPU 输出电源。
操作模式允许控制系统不同部件的时钟分配以及系统电源。系统操作模式由 MPU 子系统驱动。
MPU 子系统低功耗模式如下：· CSleep：CPU 时钟停止，外设时钟按
先前在 RCC（复位和时钟控制器）中设置。· CStop：CPU 外设时钟停止。· CStandby：VDDCPU 关闭
当执行 WFI（等待中断）或 WFE（等待事件）指令时，CPU 进入 CSleep 和 CStop 低功耗模式。
可用的系统操作模式如下：· 运行（系统以全部性能运行，VDDCORE、VDDCPU 和时钟开启）· 停止（时钟关闭）· LP-Stop（时钟关闭）· LPLV-Stop（时钟关闭，VDDCORE 和 VDDCPU 供电水平可能会降低）· LPLV-Stop2（VDDCPU 关闭，VDDCORE 降低，时钟关闭）· 待机（VDDCPU、VDDCORE 和时钟关闭）

表 3. 系统与 CPU 电源模式

系统电源模式

中央处理器

运行方式

CRun 或 CSleep

停止模式 LP-Stop 模式 LPLV-Stop 模式 LPLV-Stop2 模式
待机模式

CStop 或 CStandby CStandby

3.8

复位和时钟控制器 (RCC)

时钟和复位控制器负责管理所有时钟的生成、时钟门控以及系统和外设复位的控制。RCC 在时钟源选择方面提供了高度的灵活性，并允许应用时钟比来优化功耗。此外，在某些能够与

DS13875 修订版 5

27/219
48

功能结束view

STM32MP133C/F

3.8.1 3.8.2

两个不同的时钟域（总线接口时钟或内核外设时钟），可以在不修改波特率的情况下改变系统频率。
时钟管理
该设备嵌入了四个内部振荡器、两个带有外部晶体或谐振器的振荡器、三个具有快速启动时间的内部振荡器和四个 PLL。
RCC 接收以下时钟源输入：· 内部振荡器：
64 MHz HSI 时钟（1% 精度）4 MHz CSI 时钟 32 kHz LSI 时钟·外部振荡器：8-48 MHz HSE 时钟 32.768 kHz LSE 时钟
RCC 提供四个 PLL：· PLL1 专用于 CPU 时钟· PLL2 提供：
AXI-SS 时钟（包括 APB4、APB5、AHB5 和 AHB6 桥） DDR 接口时钟 · PLL3 提供：多层 AHB 和外设总线矩阵时钟（包括 APB1、
APB2、APB3、APB6、AHB1、AHB2 和 AHB4）内核时钟用于外设 · PLL4 专用于生成各种外设的内核时钟
系统以 HSI 时钟启动。然后用户应用程序可以选择时钟配置。
系统复位源
上电复位会初始化除调试、部分 RCC、部分 RTC 和电源控制器状态寄存器以及备份电源域之外的所有寄存器。
应用程序复位由以下来源之一产生：· 来自 NRST 引脚的复位· 来自 POR 和 PDR 信号的复位（通常称为上电复位）· 来自 BOR 的复位（通常称为掉电）· 来自独立看门狗 1 的复位· 来自独立看门狗 2 的复位· 来自 Cortex-A7（CPU）的软件系统复位· 当时钟安全系统功能激活时，HSE 发生故障
系统复位由以下原因之一产生：· 应用程序复位· POR_VDDCORE 信号复位· 从待机模式退出到运行模式

28/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

MPU 处理器复位由以下原因之一产生：· 系统复位· 每次 MPU 退出 CStandby 时· 来自 Cortex-A7（CPU）的软件 MPU 复位

3.9

通用输入/输出 (GPIO)

每个 GPIO 引脚均可通过软件配置为输出（推挽或开漏，带或不带上拉或下拉）、输入（带或不带上拉或下拉）或外设复用功能。大多数 GPIO 引脚与数字或模拟复用功能共享。所有 GPIO 均支持高电流，并具有速度选择功能，以便更好地管理内部噪声、功耗和电磁辐射。
复位后，所有GPIO都处于模拟模式，以降低功耗。
如果需要，可以按照特定序列锁定 I/O 配置，以避免对 I/O 寄存器进行错误写入。
所有 GPIO 引脚都可以单独设置为安全，这意味着对这些 GPIO 和定义为安全的相关外设的软件访问仅限于在 CPU 上运行的安全软件。

3.10
笔记：

TrustZone保护控制器（ETZPC）
ETZPC 用于配置具有可编程安全属性（安全资源）的总线主设备和从设备的 TrustZone 安全性。例如：· 片上 SYSRAM 安全区域大小可编程。· AHB 和 APB 外设可设置为安全或非安全。· AHB SRAM 可设置为安全或非安全。
默认情况下，SYSRAM、AHB SRAM 和安全外设设置为仅安全访问，因此无法由非安全主机（如 DMA1/DMA2）访问。

DS13875 修订版 5

29/219
48

功能结束view

STM32MP133C/F

3.11

总线互连矩阵
该设备具有一个 AXI 总线矩阵、一个主 AHB 总线矩阵和总线桥，允许总线主设备与总线从设备互连（参见下图，点代表启用的主/从连接）。
图3. STM32MP133C/F总线矩阵

摇头丸

SDMMC2

SDMMC1

DBG 来自 MLAHB 互连 USBH

中央处理器

以太币1 以太币2

128 位

艾克西姆

M1 M2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

默认从属 AXIMC

NIC-400 AXI 64 位 266 MHz – 10 个主设备/10 个从设备

来自 AXIM 互连 DMA1 DMA2 USBO DMA3

M1 M2

M3 M4

M6 M7

S4 S5 互连 AHB 32 位 209 MHz – 8 个主设备/6 个从设备

DDRCTRL 533 MHz AHB 桥接至 AHB6 至 MLAHB 互连 FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB 桥接至 AHB5 APB 桥接至 APB5 APB 桥接至 DBG APB
AXI 64 同步主端口 AXI 64 同步从端口 AXI 64 异步主端口 AXI 64 异步从端口 AHB 32 同步主端口 AHB 32 同步从端口 AHB 32 异步主端口 AHB 32 异步从端口
桥接至 AHB2 SRAM1 SRAM2 SRAM3 至 AXIM 互连桥接至 AHB4
MSv67511V2

MLAHB

30/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.12

DMA 控制器
该设备具有以下 DMA 模块来卸载 CPU 活动：· 主直接内存访问 (MDMA)
MDMA 是一个高速 DMA 控制器，负责所有类型的内存传输（外设到内存、内存到内存、内存到外设），无需任何 CPU 操作。它具有一个主 AXI 接口。MDMA 能够与其他 DMA 控制器连接以扩展标准 DMA 功能，或者直接管理外设 DMA 请求。32 个通道中的每一个都可以执行块传输、重复块传输和链表传输。MDMA 可以设置为向安全内存进行安全传输。· 三个 DMA 控制器（非安全 DMA1 和 DMA2，以及安全 DMA3）。每个控制器都有一个双端口 AHB，总共 16 个非安全 DMA 通道和 XNUMX 个安全 DMA 通道，用于执行基于 FIFO 的块传输。
两个 DMAMUX 单元将 DMA 外设请求复用并路由到三个 DMA 控制器，具有高度灵活性，可最大限度地增加并发运行的 DMA 请求数量，也可以从外设输出触发或 DMA 事件生成 DMA 请求。
DMAMUX1 将非安全外设的 DMA 请求映射到 DMA1 和 DMA2 通道。DMAMUX2 将安全外设的 DMA 请求映射到 DMA3 通道。

3.13

扩展中断和事件控制器（EXTI）
扩展中断和事件控制器 (EXTI) 通过可配置的直接事件输入管理 CPU 和系统唤醒。EXTI 向电源控制提供唤醒请求，并向 GIC 生成中断请求，以及向 CPU 事件输入生成事件。
EXTI 唤醒请求允许系统从停止模式唤醒，并允许 CPU 从 CStop 和 CStandby 模式唤醒。
中断请求和事件请求生成也可以在运行模式下使用。
EXTI 还包括 EXTI IO 端口选择。
每个中断或事件都可以设置为安全的，以便仅限制对安全软件的访问。

3.14

循环冗余校验计算单元（CRC）
CRC（循环冗余校验）计算单元用于使用可编程多项式获取CRC码。
在其他应用中，基于 CRC 的技术用于验证数据传输或存储的完整性。在 EN/IEC 60335-1 标准的范围内，它们提供了一种验证闪存完整性的方法。CRC 计算单元有助于在运行时计算软件的签名，并将其与链接时生成并存储在给定内存位置的参考签名进行比较。

DS13875 修订版 5

31/219
48

功能结束view

STM32MP133C/F

3.15

灵活内存控制器 (FMC)
FMC 控制器的主要特点如下：· 与静态内存映射设备的接口包括：
NOR 闪存静态或伪静态随机存取存储器（SRAM、PSRAM）具有 4 位/8 位 BCH 硬件 ECC 的 NAND 闪存 · 8、16 位数据总线宽度 · 每个存储器组的独立片选控制 · 每个存储器组的独立配置 · 写入 FIFO
FMC配置寄存器可以变得安全。

3.16

双四通道SPI存储器接口（QUADSPI）
QUADSPI 是一种专用通信接口，适用于单、双或四 SPI 闪存。它可以在以下三种模式下运行：· 间接模式：所有操作均使用 QUADSPI 寄存器执行。· 状态轮询模式：定期读取外部闪存状态寄存器，并
当标志位被设置时，会产生中断。· 内存映射模式：将外部闪存映射到地址空间
并且系统将其视为内部存储器。
使用双闪存模式（可同时访问两个 Quad-SPI 闪存）可以使吞吐量和容量都增加一倍。
QUADSPI 与延迟块 (DLYBQS) 耦合，可支持 100 MHz 以上的外部数据频率。
QUADSPI 配置寄存器及其延迟块可以是安全的。

3.17

模数转换器（ADC1、ADC2）
该器件内置两个模数转换器 (ADC)，其分辨率可配置为 12 位、10 位、8 位或 6 位。每个 ADC 共享多达 18 个外部通道，可在单次或扫描模式下进行转换。在扫描模式下，系统会对选定的一组模拟输入执行自动转换。
两种 ADC 均具有可安全的总线接口。
每个 ADC 都可以由一个 DMA 控制器提供服务，从而无需任何软件操作即可将 ADC 转换值自动传输到目标位置。
此外，模拟看门狗功能可以准确监控转换后的音量tage 一个、一些或所有选定的频道。转换后的 vol 时产生中断tage 超出设定的阈值。
为了同步 A/D 转换和定时器，ADC 可以由 TIM1、TIM2、TIM3、TIM4、TIM6、TIM8、TIM15、LPTIM1、LPTIM2 和 LPTIM3 定时器中的任意一个触发。

32/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.18

温度传感器
该设备嵌入了一个温度传感器，可以产生音量tage (VTS) 随温度线性变化。该温度传感器内部连接到 ADC2_INP12，可以测量 40 至 +125 °C 范围内的设备环境温度，精度为 ±2 %。
温度传感器具有良好的线性度，但必须进行校准才能获得良好的整体温度测量精度。由于工艺差异会导致温度传感器失调因芯片而异，因此未校准的内部温度传感器适用于仅检测温度变化的应用。为了提高温度传感器测量精度，每个器件均由意法半导体单独进行出厂校准。温度传感器出厂校准数据由意法半导体存储在OTP区域，该区域以只读模式访问。

3.19

数字温度传感器（DTS）
该设备嵌入频率输出温度传感器。DTS 根据 LSE 或 PCLK 计数频率以提供温度信息。
支持以下功能：· 根据温度阈值生成中断· 根据温度阈值生成唤醒信号

3.20
笔记：

VBAT操作
VBAT电源域包含RTC、备份寄存器和备份SRAM。
为了优化电池续航时间，该电源域由 VDD 供电（如果可用）或由 voltag施加于 VBAT 引脚（当 VDD 电源不存在时）。当 PDR 检测到 VDD 降至 PDR 电平以下时，VBAT 电源切换。
卷tagVBAT 引脚上的电源可以由外部电池、超级电容或直接由 VDD 供电。在后一种情况下，VBAT 模式不起作用。
当 VDD 不存在时，VBAT 操作被激活。
这些事件（外部中断、TAMP 事件或 RTC 闹钟/事件）能够直接恢复 VDD 电源并强制设备退出 VBAT 操作。然而，TAMP 事件和 RTC 警报/事件可用于向外部电路（通常是 PMIC）生成信号，以恢复 VDD 电源。

DS13875 修订版 5

33/219
48

功能结束view

STM32MP133C/F

3.21

卷tag参考缓冲区（VREFBUF）
该设备嵌入了卷tag可用作卷的参考缓冲区tagADC 的参考文献，也可作为卷tag通过 VREF+ 引脚为外部组件提供参考电压。VREFBUF 可以安全。内部 VREFBUF 支持四个卷tages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V 外部电压tag当内部 VREFBUF 关闭时，可以通过 VREF+ 引脚提供参考。
图 4. 卷tag参考缓冲区

维特

–

参考电压+

VSSA

MSv64430V1

3.22

用于 Σ-Δ 调制器 (DFSDM) 的数字滤波器
该设备嵌入一个 DFSDM，支持两个数字滤波器模块和四个外部输入串行通道（收发器）或四个内部并行输入。
DFSDM 将外部调制器连接到设备并对接收到的数据流执行数字滤波。调制器用于将模拟信号转换为构成 DFSDM 输入的数字串行流。
DFSDM 还可以连接 PDM（脉冲密度调制）麦克风，并执行 PDM 到 PCM 的转换和滤波（硬件加速）。DFSDM 具有可选的并行数据流输入，数据流来自 ADC 或设备内存（通过 DMA/CPU 传输到 DFSDM）。
DFSDM收发器支持多种串行接口格式（以支持各种调制器）。DFSDM数字滤波器模块根据用户定义的滤波器参数执行数字处理，最终ADC分辨率高达24位。

34/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

DFSDM外设支持：·四个多路复用输入数字串行通道：
可配置的 SPI 接口，用于连接各种调制器可配置的曼彻斯特编码单线接口 PDM（脉冲密度调制）麦克风输入最大输入时钟频率高达 1 MHz（曼彻斯特编码为 20 MHz）调制器的时钟输出（10 至 0 MHz） · 来自四个内部数字并行通道的备选输入（高达 20 位输入分辨率）：内部来源：ADC 数据或内存数据流（DMA） · 两个具有可调数字信号处理功能的数字滤波器模块： Sincx 滤波器：滤波器阶数/类型（16 至 1），过载ampling 比率（1 至 1024）积分器：oversamp转换率（1 至 256）· 高达 24 位输出数据分辨率，有符号输出数据格式· 自动数据偏移校正（用户将偏移存储在寄存器中）· 连续或单次转换· 转换开始由以下方式触发：软件触发器、内部定时器、外部事件、与第一个数字滤波器模块 (DFSDM) 同步开始转换· 模拟看门狗具有以下特点：低值和高值数据阈值寄存器、专用可配置 Sincx 数字滤波器（阶数 = 1 至 3，
超过amp转换速率 = 1 比 32) 来自最终输出数据或选定输入数字串行通道的输入独立于标准转换进行连续监控·短路检测器，用于检测饱和模拟输入值（底部和顶部范围）：高达 8 位计数器，用于检测串行数据流中 1 到 256 个连续的 0 或 1，连续监控每个输入串行通道·在模拟看门狗事件或短路检测器事件上生成中断信号·极值检测器：存储由软件刷新的最终转换数据的最小值和最大值·DMA 功能可读取最终转换数据·中断：转换结束、超限、模拟看门狗、短路、输入串行通道时钟缺失·“常规”或“注入”转换：“常规”转换可以在任何时间请求，甚至可以在连续模式下请求
不会对“注入”转换的时间产生任何影响，“注入”转换可实现精确的时间安排并具有较高的转换优先级

DS13875 修订版 5

35/219
48

功能结束view

STM32MP133C/F

3.23

真随机数生成器 (RNG)
该设备嵌入了一个 RNG，可提供由集成模拟电路生成的 32 位随机数。
RNG 可以定义为（在 ETZPC 中）仅可由安全软件访问。
真正的 RNG 通过专用总线（CPU 不可读）连接到安全的 AES 和 PKA 外围设备。

3.24

加密和哈希处理器（CRYP、SAES、PKA 和 HASH）
该设备嵌入了一个加密处理器，支持通常需要确保与对方交换消息时的机密性、身份验证、数据完整性和不可否认性的高级加密算法。
该设备还嵌入了专用的抗 DPA 安全 AES 128 位和 256 位密钥 (SAES) 和 PKA 硬件加密/解密加速器，并具有 CPU 无法访问的专用硬件总线。
CRYP主要特点：·DES/TDES（数据加密标准/三重数据加密标准）：ECB（电子
· AES（高级加密标准）：ECB、CBC、GCM、CCM 和 CTR（计数器模式）链接算法，64、128 或 192 位密钥
通用HASH主要特点：·SHA-1、SHA-224、SHA-256、SHA-384、SHA-512、SHA-3（安全HASH算法）·HMAC
加密加速器支持 DMA 请求生成。
CRYP、SAES、PKA 和 HASH 可以定义为（在 ETZPC 中）仅可由安全软件访问。

3.25

启动和安全以及 OTP 控制 (BSEC)
BSEC（启动、安全及 OTP 控制）旨在控制一次性可编程 (OTP) 保险丝盒，该保险丝盒用于嵌入式非易失性存储设备配置和安全参数。BSEC 的某些部分必须配置为仅由安全软件访问。
BSEC 可以使用 OTP 字存储 SAES（安全 AES）的 256 位 HWKEY。

36/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.26

计时器和看门狗
该设备在每个 Cortex-A7 中包含两个高级控制定时器、十个通用定时器（其中七个是安全的）、两个基本定时器、五个低功耗定时器、两个看门狗和四个系统定时器。
所有定时器计数器都可以在调试模式下冻结。
下表比较了高级控制、通用、基本和低功耗定时器的特性。

定时器类型

计时器

表4.计时器功能比较

反决议
化

计数器类型

预分频器因子

DMA请求生成

捕获/比较通道

互补输出

最大接口
时钟（MHz）

最大限度
计时器
时钟 (MHz)(1)

高级TIM1，控制TIM8

16 位

向上、向下任意整数，介于 1 向上/向下和 65536 之间

是的

定时器2 定时器5

32 位

向上、向下任意整数，介于 1 向上/向下和 65536 之间

是的

定时器3 定时器4

16 位

向上、向下任意整数，介于 1 向上/向下和 65536 之间

是的

任何整数

TIM12(2) 16位

1 之间

不

一般的

和 65536

目的

TIM13(2) TIM14(2)

16 位

1 之间的任意整数
和 65536

不

任何整数

TIM15(2) 16位

1 之间

是的

和 65536

TIM16(2) TIM17(2)

16 位

1 之间的任意整数
和 65536

是的

基本的

TIM6、TIM7

16 位

1 之间的任意整数
和 65536

是的

LPTIM1，

低功耗

LPTIM2(2)、LPTIM3(2)、
LPTIM4，

16 位

1, 2, 4, 8, 上 16, 32, 64,
128

不

LPTIM5

104.5

209

不

104.5

209

不

104.5

209

不

104.5

209

不

104.5

209

104.5

209

104.5

209

不

104.5

209

1(3)

不

104.5 104.5

1. 最大定时器时钟最高可达 209 MHz，具体取决于 RCC 中的 TIMGxPRE 位。2. 安全定时器。3. LPTIM 上无捕获通道。

DS13875 修订版 5

37/219
48

功能结束view

STM32MP133C/F

3.26.1 3.26.2 3.26.3

高级控制定时器（TIM1、TIM8）
高级控制定时器（TIM1、TIM8）可视为 6 通道复用的三相 PWM 发生器。它们具有互补 PWM 输出，并带有可编程插入死区时间。它们也可被视为完整的通用定时器。其四个独立通道可用于：· 输入捕获 · 输出比较 · PWM 生成（边沿对齐或中心对齐模式）· 单脉冲模式输出
如果配置为标准16位定时器，它们具有与通用定时器相同的功能。如果配置为16位PWM发生器，它们具有完全调制能力（0-100%）。
高级控制定时器可以通过定时器链接功能与通用定时器协同工作，实现同步或事件链。
TIM1和TIM8支持独立的DMA请求生成。
通用定时器（TIM2、TIM3、TIM4、TIM5、TIM12、TIM13、TIM14、TIM15、TIM16、TIM17）
STM32MP133C/F 器件内嵌 4 个可同步通用定时器（差异见表 2）。· TIM3、TIM4、TIM5、TIMXNUMX
TIM 2 和 TIM5 基于 32 位自动重载增/减计数器和 16 位预分频器，而 TIM3 和 TIM4 基于 16 位自动重载增/减计数器和 16 位预分频器。所有定时器均具有四个独立通道，用于输入捕获/输出比较、PWM 或单脉冲模式输出。这使得最大封装上最多可支持 16 个输入捕获/输出比较/PWM。这些通用定时器可以协同工作，也可以与其他通用定时器以及高级控制定时器 TIM1 和 TIM8 协同工作，通过定时器链接功能进行同步或事件链式传输。这些通用定时器中的任何一个都可用于生成 PWM 输出。TIM2、TIM3、TIM4 和 TIM5 均具有独立的 DMA 请求生成功能。它们能够处理正交（增量）编码器信号以及来自一到四个霍尔效应传感器的数字输出。 · TIM12、TIM13、TIM14、TIM15、TIM16、TIM17 这些定时器基于一个 16 位自动重载上升计数器和一个 16 位预分频器。TIM13、TIM14、TIM16 和 TIM17 具有一个独立通道，而 TIM12 和 TIM15 具有两个独立通道，用于输入捕获/输出比较、PWM 或单脉冲模式输出。它们可以与 TIM2、TIM3、TIM4、TIM5 全功能通用定时器同步，或用作简单的时基。这些定时器中的每一个都可以（在 ETZPC 中）定义为仅由安全软件访问。
基本定时器（TIM6 和 TIM7）
这些计时器主要用作通用的 16 位时间基准。
TIM6和TIM7支持独立的DMA请求生成。

38/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.26.4
3.26.5 3.26.6

低功耗定时器（LPTIM1、LPTIM2、LPTIM3、LPTIM4、LPTIM5）
每个低功耗定时器都拥有独立的时钟，如果由 LSE、LSI 或外部时钟提供时钟，则在停止模式下也能运行。LPTIMx 可以将设备从停止模式唤醒。
这些低功耗定时器支持以下功能：·带有 16 位自动重载寄存器的 16 位上升计数器·16 位比较寄存器·可配置输出：脉冲、PWM·连续/单次模式·可选软件/硬件输入触发器·可选时钟源：
内部时钟源：LSE、LSI、HSI 或 APB 时钟通过 LPTIM 输入的外部时钟源（即使没有内部时钟也能工作）
源运行，由脉冲计数器应用程序使用）·可编程数字毛刺滤波器·编码器模式
LPTIM2 和 LPTIM3 可以定义为（在 ETZPC 中）仅可由安全软件访问。
独立看门狗（IWDG1、IWDG2）
独立看门狗基于一个 12 位递减计数器和一个 8 位预分频器。它由一个独立的 32 kHz 内部 RC (LSI) 时钟驱动，并且由于其工作独立于主时钟，因此可以在停止和待机模式下工作。IWDG 可用作看门狗，在出现问题时复位设备。它可通过选项字节进行硬件或软件配置。
IWDG1 可以定义为（在 ETZPC 中）仅可由安全软件访问。
通用计时器（Cortex-A7 CNT）
Cortex-A7 内部嵌入的 Cortex-A7 通用计时器由系统时序生成 (STGEN) 的值提供。
Cortex-A7 处理器提供以下计时器：· 用于安全和非安全模式的物理计时器
物理计时器的寄存器被分组以提供安全和非安全副本。· 用于非安全模式的虚拟计时器· 用于虚拟机管理程序模式的物理计时器
通用计时器不是内存映射外设，因此只能通过特定的 Cortex-A7 协处理器指令 (cp15) 访问。

3.27

系统定时器生成 (STGEN)
系统定时生成（STGEN）生成一个时间计数值，提供一致的 view 所有 Cortex-A7 通用计时器的时间。

DS13875 修订版 5

39/219
48

功能结束view

STM32MP133C/F

系统时序生成具有以下主要特点：· 64 位宽，以避免出现翻转问题· 从零或可编程值开始· 控制 APB 接口 (STGENC)，可保存和恢复定时器
跨断电事件·只读 APB 接口（STGENR），允许非
安全软件和调试工具· 可在系统调试期间停止定时器值递增
STGENC 可以定义为（在 ETZPC 中）仅可由安全软件访问。

3.28

实时时钟（RTC）
RTC 提供自动唤醒功能来管理所有低功耗模式。RTC 是一个独立的 BCD 定时器/计数器，并提供带有可编程闹钟中断的时钟/日历。
RTC 还包括具有中断功能的定期可编程唤醒标志。
两个 32 位寄存器包含秒、分、小时（12 小时制或 24 小时制）、日（星期几）、日期（月份中的某天）、月份和年份，以二进制编码的十进制 (BCD) 格式表示。亚秒值也以二进制格式表示。
支持二进制模式以简化软件驱动程序管理。
自动补偿28天、29天（闰年）、30天和31天的月份。还可以进行夏令时补偿。
额外的 32 位寄存器包含可编程闹钟亚秒、秒、分钟、小时、星期和日期。
数字校准功能可用于补偿晶体振荡器精度的任何偏差。
备份域重置后，所有 RTC 寄存器均受到保护，以防止可能的寄生写访问，并受到安全访问的保护。
只要供应量tage 保持在操作范围内，RTC 永不停止，无论设备状态如何（运行模式、低功耗模式或复位）。
RTC 的主要功能如下：· 带有亚秒、秒、分、小时（12 或 24 格式）、星期（星期几）的日历
· 可由软件编程的夏令时补偿 · 可编程闹钟，带中断功能。闹钟可由任何
日历字段的组合。· 自动唤醒单元生成触发自动唤醒的周期性标志
中断·参考时钟检测：可以使用更精确的第二个源时钟（50 或 60 Hz）
用于提高日历精度。· 使用亚秒级偏移功能与外部时钟精确同步· 数字校准电路（周期计数器校正）：精度为 0.95 ppm，在
几秒钟的校准窗口

40/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

· 时代amp 事件保存功能·将 SWKEY 存储在 RTC 备份寄存器中，并可直接通过总线访问 SAE（不
可由 CPU 读取）·可屏蔽中断/事件：
警报 A 警报 B 唤醒中断时间amp · TrustZone 支持：RTC 完全安全警报 A、警报 B、唤醒定时器和定时器amp 个人安全或非安全
配置 RTC 校准在安全或非安全配置下完成

3.29

Tamper 和备份寄存器 (TAMP)
32 x 32 位备份寄存器在所有低功耗模式以及 VBAT 模式下均保留。它们可用于存储敏感数据，因为其内容受到至少amp检测电路。
七吨amp呃输入引脚和五个amp呃输出引脚可用于抗Tamper检测。外部amper 引脚可配置为边沿检测、边沿和电平、带滤波的电平检测或有源amp通过自动检查来提高安全级别amper 引脚未从外部开路或短路。
TAMP 主要特点·32个备份寄存器（TAMP_BKPxR）在 RTC 域中实现，其余
当 VDD 电源关闭时，通过 VBAT 上电 · 12 tamper 引脚可用 (七个输入和五个输出) · 任何amper检测可以生成RTC时间amp 事件。· 任何amp错误检测会擦除备份寄存器。· TrustZone 支持：
吨amp安全或非安全配置备份寄存器配置在三个可配置大小的区域中：
. 一个读/写安全区域 . 一个写安全/读非安全区域 . 一个读/写非安全区域 · 单调计数器

3.30

集成电路间接口（I2C1、I2C2、I2C3、I2C4、I2C5）
该设备嵌入了五个 I2C 接口。
I2C 总线接口负责处理 STM32MP133C/F 与串行 I2C 总线之间的通信。它控制所有 I2C 总线特定的排序、协议、仲裁和时序。

DS13875 修订版 5

41/219
48

功能结束view

STM32MP133C/F

I2C 外设支持：· I2C 总线规范和用户手册修订版 5 兼容性：
从机和主机模式，多主机功能标准模式 (Sm)，比特率高达 100 kbit/s 快速模式 (Fm)，比特率高达 400 kbit/s 增强型快速模式 (Fm+)，比特率高达 1 Mbit/s，20 mA 输出驱动 I/O 7 位和 10 位寻址模式，多个 7 位从机地址可编程设置和保持时间可选时钟延长 · 系统管理总线 (SMBus) 规范修订版 2.0 兼容性：硬件 PEC (数据包错误检查) 生成和使用 ACK 进行验证
控制地址解析协议 (ARP) 支持 SMBus 警报 · 电源系统管理协议 (PMBusTM) 规范修订版 1.1 兼容性 · 独立时钟：选择独立时钟源，允许 I2C 通信速度独立于 PCLK 重新编程 · 地址匹配时从停止模式唤醒 · 可编程模拟和数字噪声滤波器 · 具有 DMA 功能的 1 字节缓冲区
I2C3、I2C4 和 I2C5 可以定义为（在 ETZPC 中）仅可由安全软件访问。

3.31

通用同步异步接收发送器（USART1、USART2、USART3、USART6 和 UART4、UART5、UART7、UART8）
该器件内置四个通用同步收发器（USART1、USART2、USART3 和 USART6）以及四个通用异步收发器（UART4、UART5、UART7 和 UART8）。USARTx 和 UARTx 的功能概述请参见下表。
这些接口提供异步通信、IrDA SIR ENDEC 支持、多处理器通信模式、单线半双工通信模式，并具备 LIN 主/从功能。它们提供 CTS 和 RTS 信号的硬件管理以及 RS485 驱动器启用功能。它们的通信速度高达 13 Mbit/s。
USART1、USART2、USART3 和 USART6 还提供智能卡模式（符合 ISO 7816 标准）和类似 SPI 的通信功能。
所有 USART 都具有独立于 CPU 时钟的时钟域，允许 USARTx 使用高达 32 Kbaud 的波特率将 STM133MP200C/F 从停止模式唤醒。停止模式的唤醒事件是可编程的，可以是：
· 起始位检测
· 任何接收到的数据帧
· 特定的编程数据帧

42/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

所有 USART 接口都可以由 DMA 控制器提供服务。

表 5. USART/UART 特性

USART 模式/功能(1)

USART1/2/3/6

UART4/5/7/8

调制解调器的硬件流控制

使用DMA进行连续通讯

多处理器通讯

同步SPI模式（主/从）

–

智能卡模式

–

单线半双工通信 IrDA SIR ENDEC 块

林模式

双时钟域和低功耗模式唤醒

接收器超时中断Modbus通信

自动波特率检测

驱动程序启用

USART 数据长度

7、8 和 9 位

1.X = 支持。

USART1 和 USART2 可以定义为（在 ETZPC 中）仅可由安全软件访问。

3.32

串行外设接口（SPI1、SPI2、SPI3、SPI4、SPI5）内部集成音频接口（I2S1、I2S2、I2S3、I2S4）
这些器件具有多达五个 SPI（SPI2S1、SPI2S2、SPI2S3、SPI2S4 和 SPI5），可在主从模式下、半双工、全双工和单工模式下实现高达 50 Mbit/s 的通信速率。3 位预分频器提供八个主模式频率，帧可配置为 4 至 16 位。所有 SPI 接口均支持 NSS 脉冲模式、TI 模式、硬件 CRC 计算以及具有 DMA 功能的 8 位嵌入式 Rx 和 Tx FIFO 乘法。
I2S1、I2S2、I2S3 和 I2S4 与 SPI1、SPI2、SPI3 和 SPI4 复用。它们可以以主机或从机模式运行，支持全双工和半双工通信模式，并可配置为以 16 位或 32 位分辨率作为输入或输出通道运行。音频amp支持从 8 kHz 到 192 kHz 的传输频率。所有 I2S 接口均支持多个具有 DMA 功能的 8 位嵌入式 Rx 和 Tx FIFO。
SPI4 和 SPI5 可以定义为（在 ETZPC 中）仅可由安全软件访问。

3.33

串行音频接口（SAI1、SAI2）
该设备嵌入了两个 SAI，允许设计多种立体声或单声道音频协议

DS13875 修订版 5

43/219
48

功能结束view

STM32MP133C/F

例如 I2S、LSB 或 MSB 对齐、PCM/DSP、TDM 或 AC'97。当音频模块配置为发射器时，可使用 SPDIF 输出。为了实现这种灵活性和可重构性，每个 SAI 包含两个独立的音频子模块。每个模块都有自己的时钟发生器和 I/O 线路控制器。音频amp支持高达 192 kHz 的音频频率。此外，得益于嵌入式 PDM 接口，最多可支持八个麦克风。SAI 可在主配置或从配置下工作。音频子模块可以是接收器或发射器，并且可以同步或异步工作（相对于另一个）。SAI 可以与其他 SAI 连接以实现同步工作。

3.34

SPDIF接收器接口（SPDIFRX）
SPDIFRX 设计用于接收符合 IEC-60958 和 IEC-61937 标准的 S/PDIF 数据流。这些标准支持从简单的立体声数据流到高amp速率和压缩的多声道环绕声，例如由杜比或 DTS 定义的声道（最高 5.1）。
SPDIFRX 的主要特性如下：· 最多可提供四个输入· 自动符号率检测· 最大符号率：12.288 MHz· 支持 32 至 192 kHz 的立体声流· 支持音频 IEC-60958 和 IEC-61937、消费类应用· 奇偶校验位管理· 使用 DMA 进行音频通信amples·使用 DMA 进行控制和用户通道信息的通信·中断功能
SPDIFRX 接收器提供检测符号率和解码输入数据流所需的所有功能。用户可以选择所需的 SPDIF 输入，当有有效信号可用时，SPDIFRX 会重新amp接收输入信号，解码曼彻斯特码流，并识别帧、子帧和块元素。SPDIFRX 将解码后的数据和相关状态标志传送至 CPU。
SPDIFRX 还提供了一个名为 spdif_frame_sync 的信号，该信号以 S/PDIF 子帧速率切换，用于计算精确的amp时钟漂移算法的速率。

3.35

安全数字输入/输出多媒体卡接口（SDMMC1、SDMMC2）
两个安全数字输入/输出多媒体卡接口（SDMMC）提供了AHB总线与SD存储卡、SDIO卡和MMC设备之间的接口。
SDMMC 特性包括：· 符合嵌入式多媒体卡系统规范 5.1 版
卡支持三种不同的数据总线模式：1 位（默认）、4 位和 8 位

44/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

（HS200 SDMMC_CK 速度受限于允许的最大 I/O 速度）（不支持 HS400）
· 与以前版本的多媒体卡完全兼容（向后兼容）
· 完全符合 SD 存储卡规范 4.1 版（SDR104 SDMMC_CK 速度限制为最大允许 I/O 速度，不支持 SPI 模式和 UHS-II 模式）
· 完全符合 SDIO 卡规范版本 4.0 卡支持两种不同的数据总线模式：1 位（默认）和 4 位（SDR104 SDMMC_CK 速度限制为最大允许 I/O 速度，不支持 SPI 模式和 UHS-II 模式）
· 208 位模式下数据传输率高达 8 Mbyte/s（取决于允许的最大 I/O 速度）
· 数据和命令输出使能信号，用于控制外部双向驱动器
· SDMMC 主机接口中嵌入专用 DMA 控制器，允许接口和 SRAM 之间进行高速传输
· IDMA 链表支持
· 专用电源 VDDSD1 和 VDDSD2 分别用于 SDMMC1 和 SDMMC2，无需在 UHS-I 模式下在 SD 卡接口上插入电平转换器
SDMMC1 和 SDMMC2 的部分 GPIO 可在专用 VDDSD1 或 VDDSD2 电源引脚上使用。这些 GPIO 属于 SDMMC1 和 SDMMC2 的默认启动 GPIO（SDMMC1：PC[12:8]、PD[2]，SDMMC2：PB[15,14,4,3]、PE3、PG6）。它们可以在复用功能表中通过带有“_VSD1”或“_VSD2”后缀的信号进行识别。
每个 SDMMC 都与一个延迟块 (DLYBSD) 相连，从而支持高于 100 MHz 的外部数据频率。
两个 SDMMC 接口都有可安全的配置端口。

3.36

控制器局域网（FDCAN1、FDCAN2）
控制器局域网 (CAN) 子系统由两个 CAN 模块、一个共享消息 RAM 存储器和一个时钟校准单元组成。
两个 CAN 模块（FDCAN1 和 FDCAN2）均符合 ISO 11898-1（CAN 协议规范版本 2.0 部分 A、B）和 CAN FD 协议规范版本 1.0。
10 KB 的消息 RAM 存储器用于实现过滤器、接收 FIFO、接收缓冲区、发送事件 FIFO 和发送缓冲区（以及 TTCAN 的触发器）。该消息 RAM 由 FDCAN1 和 FDCAN2 两个模块共享。
通用时钟校准单元是可选的。它可以通过评估 FDCAN1 接收的 CAN 报文，从 HSI 内部 RC 振荡器和 PLL 为 FDCAN2 和 FDCAN1 生成校准时钟。

DS13875 修订版 5

45/219
48

功能结束view

STM32MP133C/F

3.37

通用串行总线高速主机（USBH）
该设备嵌入一个 USB 高速主机（最高 480 Mbit/s），并带有两个物理端口。USBH 在每个端口上独立支持低速、全速 (OHCI) 和高速 (EHCI) 操作。它集成两个收发器，可用于低速 (1.2 Mbit/s)、全速 (12 Mbit/s) 或高速 (480 Mbit/s) 操作。第二个高速收发器与 OTG 高速收发器共享。
USBH 符合 USB 2.0 规范。USBH 控制器需要由 USB 高速 PHY 内部的 PLL 生成的专用时钟。

3.38

高速 USB 移动传输 (OTG)
该器件嵌入一个 USB OTG 高速（最高 480 Mbit/s）设备/主机/OTG 外设。OTG 支持全速和高速操作。用于高速操作 (480 Mbit/s) 的收发器与 USB 主机的第二个端口共享。
USB OTG HS 符合 USB 2.0 规范和 OTG 2.0 规范。它具有软件可配置的端点设置，并支持暂停/恢复功能。USB OTG 控制器需要专用的 48 MHz 时钟，该时钟由 RCC 内部的 PLL 或 USB 高速 PHY 内部生成。
USB OTG HS 的主要特性如下：· Rx 和 Tx FIFO 大小总和为 4 KB，并支持动态 FIFO 大小调整· SRP（会话请求协议）和 HNP（主机协商协议）支持· 八个双向端点· 16 个主机通道，支持定期 OUT· 可通过软件配置为 OTG1.3 和 OTG2.0 操作模式· USB 2.0 LPM（链路电源管理）支持· 电池充电规范修订版 1.2 支持· HS OTG PHY 支持· 内部 USB DMA· 内置 HNP/SNP/IP（无需任何外部电阻）· 对于 OTG/主机模式，需要一个电源开关，以防总线供电设备
已连接。
USB OTG配置端口可以是安全的。

46/219

DS13875 修订版 5

STM32MP133C/F

功能结束view

3.39

千兆以太网MAC接口（ETH1、ETH2）
该设备通过行业标准介质独立接口 (MII)、精简介质独立接口 (RMII) 或精简千兆介质独立接口 (RGMII) 为以太网 LAN 通信提供两个符合 IEEE-802.3-2002 的千兆介质访问控制器 (GMAC)。
这些设备需要外部物理接口设备 (PHY) 连接到物理 LAN 总线（双绞线、光纤等）。PHY 使用 17 个信号（MII）、7 个信号（RMII）或 13 个信号（RGMII）连接到设备端口，并且可以使用 STM25MP125C/F 或 PHY 的 32 MHz（MII、RMII、RGMII）或 133 MHz（RGMII）时钟进行时钟控制。
该设备具有以下特点：· 操作模式和 PHY 接口
10、100 和 1000 Mbit/s 数据传输速率支持全双工和半双工操作 MII、RMII 和 RGMII PHY 接口·处理控制多层数据包过滤：源 (SA) 和目标 (DA) 的 MAC 过滤
具有完美和哈希过滤器的地址，VLAN tag- 基于完美和哈希过滤器的过滤，IP 源 (SA) 或目标 (DA) 地址的第 3 层过滤，源 (SP) 或目标 (DP) 端口的第 4 层过滤双 VLAN 处理：插入最多两个 VLAN tags 在传输路径中， tag 接收路径中的过滤 IEEE 1588-2008/PTPv2 支持通过 RMON/MIB 计数器 (RFC2819/RFC2665) 支持网络统计 · 硬件卸载处理前导码和帧起始数据 (SFD) 插入或删除 IP 报头和 TCP/UDP/ICMP 有效负载的完整性校验和卸载引擎：传输校验和计算和插入、接收校验和计算和比较使用设备 MAC 地址自动响应 ARP 请求 TCP 分段：自动将大型传输 TCP 数据包拆分为多个小数据包 · 低功耗模式节能以太网（标准 IEEE 802.3az-2010）远程唤醒数据包和 AMD Magic PacketTM 检测
ETH1 和 ETH2 均可安全编程。安全状态下，AXI 接口上的事务是安全的，并且配置寄存器只能通过安全访问进行修改。

DS13875 修订版 5

47/219
48

功能结束view

STM32MP133C/F

3.40

调试基础设施
该设备提供以下调试和跟踪功能以支持软件开发和系统集成：·断点调试·代码执行跟踪·软件检测·JTAG 调试端口·串行线调试端口·触发输入和输出·跟踪端口·Arm CoreSight 调试和跟踪组件
可以通过 J 控制调试TAG/串行线调试访问端口，使用行业标准调试工具。
跟踪端口允许捕获数据以进行记录和分析。
通过 BSEC 中的认证信号可以启用对安全区域的调试访问。

48/219

DS13875 修订版 5

STM32MP133C/F

引脚排列、引脚说明和备用功能

图 5. STM32MP133C/F LFBGA289 球出

虚拟安全服务

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

虚拟安全服务

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

虚拟安全服务

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

PB8

PD6

虚拟安全服务

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

虚拟安全服务

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

虚拟安全服务

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ 复位

PG10

PG5

PG8

PH2

PH8

电源电压

电压源

VDDCPU VDDCPU

电压源

VDDQ_ DDR

虚拟安全服务

DDR_A13

虚拟安全服务

DDR_A9

DDR_A2

PF9

PF6

PF10

PG15

PF8

电压源

虚拟安全服务

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

电源电压

虚拟安全服务

VDD核心 VDD核心 VDD核心

虚拟安全服务

VDDQ_ DDR

DDR_WEN

虚拟安全服务

DDR_ODT DDR_CSN

DDR_RASN

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

虚拟安全服务

VDD内核

虚拟安全服务

VDD内核

虚拟安全服务

VDDQ_ DDR

VDDCORE DDR_A10

DDR_CASN

DDR_CLKP

DDR_CLKN

PC14OSC32_IN

PC15OSC32_
出去

虚拟安全服务

PC13

PI1

电压源

虚拟安全服务

VDD核心 VDD核心 VDD核心

虚拟安全服务

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

PF4

PH6

PI0

PG3

电压源

虚拟安全服务

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

PF7

PA8

PG11

VDD_ANA VSS_ANA

电压源

VDDQ_ DDR

DDR_ VREF

DDR_A4

虚拟安全服务

DDR_ DTO1

DDR_A6

PE6

PG1

PD7

虚拟安全服务

PB11

PF13

VSSA

PA3

南京科技大学

VSS_USB VDDA1V1_

登记

VDDQ_ DDR

电源低压

DDR_ DQM1

DDR_DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_输入

PH1OSC_输出

PA13

PF14

PA2

参考电压

电源电压

PG13

PG14

VDD3V3_USBHS

虚拟安全服务

PI5-BOOT1 VSS_PLL2 电源开启

DDR_DQ11

DDR_DQ13

DDR_DQ9

PG2

PH3

电源CPU开启

PA1

虚拟安全服务

参考电压+

PC5

虚拟安全服务

电压源

PF15

VDDA1V8_寄存器

PI6-BOOT2

VDD_PLL2

PH5

DDR_DQ12

DDR_DQS1N

DDR_DQS1P

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_DQ15

DDR_DQ14

虚拟安全服务

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

自然资源部

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

虚拟安全服务

MSv65067V5

上图为封装顶部 view.

DS13875 修订版 5

49/219
97

引脚排列、引脚说明和备用功能

STM32MP133C/F

图 6. STM32MP133C/F TFBGA289 球形引出

虚拟安全服务

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

虚拟安全服务

PE12

PD8

PE0

PD5

PD9

PH14

PF2

虚拟安全服务

PF3

PB13

PB3

PE3

PC12

虚拟安全服务

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

PE13

PD1

PE1

PE7

虚拟安全服务

电压源

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

PF5

PA9

PD10

电源电压

PB7

电源电压

PD12

电源电压

PH9

电压源

PB15

电压源

虚拟安全服务

VDDQ_ DDR

DDR_ 复位

DDR_DQ7 DDR_DQ6

PD0

PE14

虚拟安全服务

PE11

电源电压

虚拟安全服务

PA15

虚拟安全服务

PH13

虚拟安全服务

PB4

虚拟安全服务

VDDQ_ DDR

虚拟安全服务

VDDQ_ DDR

虚拟安全服务

DDR_A13

PH8

PA12

电压源

电源电压

虚拟安全服务

VDD内核

PD14

PE8

PB5

VDD内核

PC10

VDD内核

虚拟安全服务

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

PF8

电源电压

虚拟安全服务

VDD内核

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDD内核

虚拟安全服务

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

电压源

VDDA1V8_寄存器

PA10

DDR_ VREF

DDR_RASN

DDR_A10

虚拟安全服务

DDR_CASN

PE4

PF10

PB2

电压源

虚拟安全服务

VDD内核

PA13

PA1

PC4

自然资源部

VSS_PLL2 VDD核心

虚拟安全服务

VDDQ_ DDR

DDR_A15

DDR_CLKP

DDR_CLKN

PF6

虚拟安全服务

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
出去

PC13

电压源

虚拟安全服务

PB11

PA5

PB0

VDD内核

USB_ RREF

PI6-BOOT2 VDD核心

虚拟安全服务

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

虚拟安全服务

PI0

PI1

PA11

虚拟安全服务

PA4

PB1

虚拟安全服务

PI5-BOOT1

虚拟安全服务

VDDQ_ DDR

虚拟安全服务

VDDQ_ DDR

虚拟安全服务

DDR_ATO

PH0OSC_输入

PH1OSC_输出

PF4

PG1

虚拟安全服务

电压源

PC3

PC5

电压源

PI4-BOOT0

电压源

虚拟安全服务

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_CPU_ON

PA2

PA7

PC1

PA6

PG13

南京科技大学

PA14

虚拟安全服务

电源开启

DDR_ DQM1

DDR_DQ12

DDR_DQ11

DDR_DQ9

PE2

PH3

PF13

PC0

VSSA

参考电压

PA3

PG14

USB_DP2

虚拟安全服务

VSS_USBHS

USB_DP1

PH4

DDR_DQ13

DDR_DQ14

DDR_DQS1P

DDR_DQS1N

虚拟安全服务

PG3

PG2

PF14

电源电压

参考电压+

PDR_ON

PC2

USB_DM2

VDDA1V1_寄存器

VDD3V3_USBHS

USB_DM1

PI7

上图为封装顶部 view.

电源低压

DDR_DQ15

DDR_DQ10

虚拟安全服务

MSv67512V3

50/219

DS13875 修订版 5

STM32MP133C/F

引脚排列、引脚说明和备用功能

图 7. STM32MP133C/F TFBGA320 球形引出
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

虚拟安全服务

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

个人电脑10个人电脑12

PC9

虚拟安全服务

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

虚拟安全服务

PB5

PC6

PB15 PB14

PE3

PC11

DDR_DQ4

DDR_DQ1

DDR_DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

PF2

PB13

虚拟安全服务

DDR_DQ2

DDR_DQ5

DDR_ DQM0

PH2

PH8

虚拟安全服务

电源电压 CPU

PE1

PD15

电源电压 CPU

虚拟安全服务

电压源

PB10

PH10

VDDQ_ DDR

虚拟安全服务

VDD SD1

DDR_DQ3

DDR_DQ6

PF8

PG9

PD11 PA12

虚拟安全服务

DDR_DQ7

DDR_ A5

虚拟安全服务

PF6

PG10

PG5

电源电压 CPU

PE4

PF10 PG15

PG8

PH7

PD13

PB2

PF9

电源电压 CPU

虚拟安全服务

电压源

电源电压 CPU

VDD 核心

虚拟安全服务

电压源

虚拟安全服务

VDDQ_ DDR

虚拟安全服务

电压源

虚拟安全服务

VDD 核心

虚拟安全服务

电压源

VDD 核心

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ 复位
N

DDR_BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_BA0

DDR_CSN

DDR_ ODT

VSS_ PLL

VDD_锁相环

PH11

电源电压 CPU

PC15-

VBAT OSC32 PI3

虚拟安全服务

_出去

PC14-

VSS OSC32 PC13

_在

电压源

PE2

PF4

PH6

PI2

电源电压 CPU
VDD 核心
虚拟安全服务
电压源

虚拟安全服务

VDD 核心

虚拟安全服务

VDD 核心

虚拟安全服务

电压源

VDD 核心

虚拟安全服务

电压源

VDD 核心

VDDQ_ DDR
虚拟安全服务
VDDQ_ DDR
VDD 核心

VDDQ_ DDR

DDR_ 温

DDR_RASN

虚拟安全服务

DDR_ A10

DDR_CASN

DDR_CLKN

VDDQ_ DDR

DDR_ A12

DDR_CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_CKE

DDR_ A1

PA8

PF7

PI1

PI0

虚拟安全服务

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_BA1

PG1

PG11

PH3

电压源

虚拟安全服务

电压源

VDD 核心

虚拟安全服务

电压源

VDD 核心

虚拟安全服务

VDDQ_ DDR

DDR_ A4

DDR_ZQ

DDR_ A6

虚拟安全服务

PE6

PH0OSC_输入

PA13

虚拟安全服务

DDR_ VREF

DDR_DQ10

DDR_DQ8

虚拟安全服务

PH1OSC_ 输出

VSS_ANA

虚拟安全服务

电压源

VDA VSSA

PA6

虚拟安全服务

VDD 核心

虚拟安全服务

VDD VDDQ_ 核心 DDR

虚拟安全服务

电源开启

DDR_DQ13

DDR_DQ9

PD7

VDD_ANA

PG2

PA7

参考电压

新泽西州 TRST

VDDA1 V1_ 寄存器

虚拟安全服务

PWR_DDR_DDR_LP DQS1P DQS1N

电源

PG3

PG12 CPU_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

电压源

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ 寄存器

虚拟安全服务

旁路寄存器
1V8

PH5

DDR_DQ12

DDR_DQ11

DDR_ DQM1

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

自然资源部

PF15

USB_VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_DQ15

DDR_DQ14

虚拟安全服务

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_开启

USB_DP2

PI5-

USB_

引导1 DM1

VSS_ PLL2

PA10

PI7

虚拟安全服务

上图为封装顶部 view.

MSv65068V5

DS13875 修订版 5

51/219
97

引脚排列、引脚说明和备用功能

STM32MP133C/F

表6.引脚分配表中使用的图例/缩写

姓名

缩写

定义

引脚名称引脚类型
I / O结构
备注替代功能附加功能

除非另有说明，复位期间和复位后的引脚功能与实际引脚名称相同

电源引脚

仅输入引脚

仅输出引脚

输入/输出

输入/输出引脚

模拟或特殊电平引脚

FT(U/D/PD) 5 V 容限 I/O（带固定上拉/下拉/可编程下拉）

DDR

DDR1.5、DDR1.35L、LPDDR1.2/LPDDR3 接口的电压为 3 V、2 V 或 3 VI/O

模拟信号

恢复时间

带弱上拉电阻的复位引脚

_f(1) _a(2) _u(3) _h(4)

FT I/O 选项 I2C FM+ 选项模拟选项（由 VDDA 为 I/O 的模拟部分供电） USB 选项（由 VDD3V3_USBxx 为 I/O 的 USB 部分供电） 1.8V 典型值 VDD 的高速输出（用于 SPI、SDMMC、QUADSPI、TRACE）

_vh(5)

典型值 1.8V VDD 的超高速选项（适用于 ETH、SPI、SDMMC、QUADSPI、TRACE）

除非另有说明，所有 I/O 在复位期间和复位后均设置为浮动输入

通过GPIOx_AFR寄存器选择的功能

通过外设寄存器直接选择/启用的功能

1. 表 7 中相关的 I/O 结构为：FT_f、FT_fh、FT_fvh 2. 表 7 中相关的 I/O 结构为：FT_a、FT_ha、FT_vha 3. 表 7 中相关的 I/O 结构为：FT_u 4. 表 7 中相关的 I/O 结构为：FT_h、FT_fh、FT_fvh、FT_vh、FT_ha、FT_vha 5. 表 7 中相关的 I/O 结构为：FT_vh、FT_vha、FT_fvh

52/219

DS13875 修订版 5

STM32MP133C/F

引脚排列、引脚说明和备用功能

密码

表 7. STM32MP133C/F 球定义

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE

–

PA9

输入/输出 FT_h

电压源

–

PE11

输入/输出 FT_vh

PF5

输入/输出 FT_h

PD3

输入/输出 FT_f

PE14

输入/输出 FT_h

电源电压

–

PD0

输入/输出光纤通道

PH12

输入/输出 FT_fh

PB6

输入/输出 FT_h

–

TIM1_CH2，I2C3_SMBA，

–

DFSDM1_DATIN0、USART1_TX、UART4_TX、

FMC_NWAIT（启动）

–

TIM1_CH2，

USART2_CTS/USART2_NSS，

SAI1_D2，

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER，

ETH1_MII_TX_ER，

FMC_D8(启动)/FMC_AD8

–

TRACED12，DFSDM1_CKIN0，I2C1_SMBA，FMC_A5

TIM2_CH1，

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3，FMC_CLK

TIM1_BKIN，SAI1_D4，

UART8_RTS/UART8_DE，

–

QUADSPI_BK1_NCS，

QUADSPI_BK2_IO2，

FMC_D11(启动)/FMC_AD11

–

SAI1_MCLK_A，SAI1_CK1，

–

FDCAN1_RX，

FMC_D2(启动)/FMC_AD2

USART2_TX，TIM5_CH3，

DFSDM1_CKIN1，I2C3_SCL，

–

SPI5_MOSI、SAI1_SCK_A、QUADSPI_BK2_IO2、

SAI1_CK2，ETH1_MII_CRS，

FMC_A6

TRACED6，TIM16_CH1N，

TIM4_CH1、TIM8_CH1、

–

USART1_TX、SAI1_CK2、QUADSPI_BK1_NCS、

ETH2_MDIO，FMC_NE3，

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 修订版 5

53/219
97

引脚排列、引脚说明和备用功能

STM32MP133C/F

密码

表 7. STM32MP133C/F 球定义（续）

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

输入/输出光纤通道

输入/输出 FT_fh

输入/输出 FT_f

输入/输出 FT_h

–

输入/输出 FT_h

–

输入/输出 FT_h

输入/输出 FT_f

输入/输出 FT_h

–

TIM16_CH1N、SAI1_D1、SAI1_SD_A、UART4_TX（启动）

TRACED9，TIM5_ETR，

–

USART2_RX，I2C3_SDA，

FMC_A8，HDP2

TIM16_CH1、TIM4_CH3、

I2C1_SCL、I2C3_SCL、

–

DFSDM1_DATIN1，

UART4_RX，SAI1_D1，

FMC_D13(启动)/FMC_AD13

TIM1_ETR，SAI2_MCLK_A，

USART1_RTS/USART1_DE，

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV，FMC_A7

–

LPTIM1_IN2、UART7_TX、

QUADSPI_BK2_IO0（启动），

–

ETH2_MII_CRS，

ETH1_MII_CRS，FMC_NE4，

ETH2_RGMII_CLK125

–

LPTIM2_IN2、I2C4_SMBA、

USART3_CTS/USART3_NSS，

SPDIFRX_IN0，

–

QUADSPI_BK1_IO2，

ETH2_RGMII_CLK125，

FMC_CLE（启动）/FMC_A16，

串口7_RX

DBTRGO，I2C2_SDA，

–

USART6_RX、SPDIFRX_IN3、FDCAN1_RX、FMC_NE2、

FMC_NCE（启动）

TIM16_CH1N、TIM4_CH3、

–

TIM8_CH3、SAI1_SCK_B、USART6_TX、TIM13_CH1、

QUADSPI_BK1_IO0（启动）

–

–
–
WKUP1
–

54/219

DS13875 修订版 5

STM32MP133C/F

引脚排列、引脚说明和备用功能

密码

表 7. STM32MP133C/F 球定义（续）

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

输入/输出 FT_h

VDDCPU PG5

–

输入/输出 FT_h

PG15

输入/输出 FT_h

PG10

输入/输出 FT_h

虚拟安全服务

–

PF10

输入/输出 FT_h

VDDCORE

–

PF6

输入/输出 FT_vh

电压源

–

PF9

输入/输出 FT_h

TIM2_CH1、TIM8_ETR、

SPI5_MISO，SAI1_MCLK_B，

USART3_RTS/USART3_DE，

–

SPDIFRX_IN2，

QUADSPI_BK2_IO2，

QUADSPI_BK1_IO3，

FMC_NE2，ETH2_CLK

–

TIM17_CH1、ETH2_MDC、FMC_A15

USART6_CTS/USART6_NSS，

–

UART7_CTS，QUADSPI_BK1_IO1，

ETH2_PHY_INTN

SPI5_SCK，SAI1_SD_B，

–

UART8_CTS、FDCAN1_TX、QUADSPI_BK2_IO1（启动）

FMC_NE3

–

TIM16_BKIN、SAI1_D3、TIM8_BKIN、SPI5_NSS、 – USART6_RTS/USART6_DE、UART7_RTS/UART7_DE、
QUADSPI_CLK（启动）

–

TIM16_CH1，SPI5_NSS，

UART7_RX（启动），

–

QUADSPI_BK1_IO2，ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N、TIM1_CH1、

DFSDM1_CKIN3，SAI1_D4，

–

UART7_CTS、UART8_RX、TIM14_CH1、

QUADSPI_BK1_IO1（启动），

QUADSPI_BK2_IO3，FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 修订版 5

55/219
97

引脚排列、引脚说明和备用功能

STM32MP133C/F

密码

表 7. STM32MP133C/F 球定义（续）

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

输入/输出 FT_h

–

输入/输出 FT_h

–

输入/输出 FT_fh

输入/输出 FT_h

–

输入/输出光纤通道

SPI5味噌,SAI1_D2,

DFSDM1_DATIN3，

TIM15_CH1N，I2S_CKIN，

–

SAI1_FS_A、UART7_RTS/UART7_DE、

–

UART8_TX，

QUADSPI_BK2_NCS，

FMC_NCE2、FMC_A25

–

RTC_OUT2、SAI1_D1、

I2S_CKIN，SAI1_SD_A，

–

UART4_RX，

QUADSPI_BK1_NCS（启动），

ETH2_MDIO，FMC_A6

TAMP_IN7

–

SAI2_FS_B、I2C3_SDA、

SPI5_SCK，

–

QUADSPI_BK2_IO3，ETH2_MII_TX_CLK，

–

ETH1_MII_TX_CLK，

QUADSPI_BK1_IO3

SPI5_NSS，TIM5_CH2，

SAI2_SD_A，

SPI2_NSS/I2S2_WS，

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK，FMC_A12

LPTIM2_ETR，TIM4_CH2，

TIM8_CH2，SAI1_CK1，

–

SAI1_MCLK_A、USART1_RX、QUADSPI_BK1_IO3、

–

QUADSPI_BK2_IO2，

FMC_A18

–

（1）

SPDIFRX_IN3，

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5，WKUP2

RTC_OUT1/RTC_TS/

（1）

–

RTC_LSCO，TAMP_IN1/TAMP_

OUT2，WKUP3

56/219

DS13875 修订版 5

STM32MP133C/F

引脚排列、引脚说明和备用功能

密码

表 7. STM32MP133C/F 球定义（续）

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

J3 J4 N5

PI2

输入/输出光纤通道

（1）

SPDIFRX_输入2

TAMP_IN3/TAMP_ 输出4，WKUP5

K5 N4 P4

PI1

输入/输出光纤通道

（1）

SPDIFRX_输入1

RTC_OUT2/RTC_ LSCO，
TAMP_IN2/TAMP_ 输出3，WKUP4

F13 L2 U13

虚拟安全服务

–

J2 J5 L2

VBAT

–

L4 N3 P5

PI0

输入/输出光纤通道

（1）

SPDIFRX_输入0

TAMP_IN8/TAMP_ 输出1

K2 平方米

PC15OSC32_OUT

输入/输出

（1）

–

OSC32_输出

F15 N2 U16

虚拟安全服务

–

K1 M1 M2

PC14OSC32_IN

输入/输出

（1）

–

OSC32_IN

G7 E3 V16

虚拟安全服务

–

H9 K6 N15 VDD核心

–

M10 M4 N9

电压源

–

G8 E6 W16

虚拟安全服务

–

USART2_RX，

L2 P3 N2

PF4

输入/输出 FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0，FMC_A4

MCO1，SAI2_MCLK_A，

TIM8_BKIN2，I2C4_SDA，

SPI5味噌,SAI2_CK1,

M2 J8 P2

PA8

输入/输出 FT_fh –

USART1_CK，SPI2_MOSI/I2S2_SDO，

–

OTG_HS_SOF，

ETH2_MII_RXD3/ETH2_

RGMII_RXD3，FMC_A21

TRACECLK，TIM2_ETR，

I2C4_SCL、SPI5_MOSI、

SAI1_FS_B，

L1 T1 N1

PE2

输入/输出 FT_fh

–

USART6_RTS/USART6_DE、SPDIFRX_IN1、

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1，FMC_A23

DS13875 修订版 5

57/219
97

引脚排列、引脚说明和备用功能

STM32MP133C/F

密码

表 7. STM32MP133C/F 球定义（续）

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

M1 J7 P3

PF7

输入/输出 FT_vh –

M3 R1 R2

PG11

输入/输出 FT_vh –

L3 J6 N3

PH6

输入/输出 FT_fh –

N2 P4 R1

PG1

输入/输出 FT_vh –

M11 – N12

电压源

–

N1 R2 T2

PE6

输入/输出 FT_vh –

P1 P1 T3 PH0-OSC_IN 输入/输出 FT

–

G9 U1 N11

虚拟安全服务

–

P2 P2 U2 PH1-OSC_OUT 输入/输出 FT

–

R2 T2 R3

PH3

输入/输出 FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1，UART7_TX（启动），
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0，FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1，FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2，QUADSPI_BK1_NCS
LPTIM1_ETR、TIM4_ETR、SAI2_FS_A、I2C2_SMBA、
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2、TIM1_BKIN2、SAI2_SCK_B、TIM15_CH2、I2C3_SMBA、SAI1_SCK_B、UART4_RTS/UART4_DE、
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL、SPI5_MOSI、QUADSPI_BK2_IO1、ETH1_MII_COL、ETH2_MII_COL、QUADSPI_BK1_IO0
–

–
–
–
OSC_输入 OSC_输出 –

58/219

DS13875 修订版 5

STM32MP133C/F

引脚排列、引脚说明和备用功能

密码

表 7. STM32MP133C/F 球定义（续）

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

L5 U2 W1

PG3

输入/输出 FT_fvh –

TIM8_BKIN2、I2C2_SDA、SAI2_SD_B、FDCAN2_RX、ETH2_RGMII_GTX_CLK、
ETH1_MDIO，FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

输入/输出光纤通道

–

MCO2、TIM8_BKIN、SAI2_MCLK_B、ETH1_MDC

T1 L6 W2

PG12

输入/输出光纤通道

LPTIM1_IN1、SAI2_SCK_A、

SAI2_CK2，

USART6_RTS/USART6_DE，

USART3_CTS，

–

ETH2_PHY_INTN，

ETH1_PHY_INTN，

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

电压源

–

G10 E8 T1

虚拟安全服务

–

N3 R3 V1

MCO1，USART2_CK，

I2C2_SCL、I2C3_SDA、

SPDIFRX_IN0，

PD7

输入/输出 FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

参考时钟，

QUADSPI_BK1_IO2，

FMC_NE1

P3 K7 T4

PA13

输入/输出光纤通道

–

DBTRGO、DBTRGI、MCO1、UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

T2 N5 Y1

PA11

输入/输出 FT_f

TIM1_CH4，I2C5_SCL，

SPI2_NSS/I2S2_WS，

USART1_CTS/USART1_NSS，

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1，ETH1_CLK，

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4，LPTIM1_OUT，

I2C5_SMBA，USART3_RX，

输入/输出 FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
引导失败 –
–

DS13875 修订版 5

59/219
97

引脚排列、引脚说明和备用功能

STM32MP133C/F

密码

表 7. STM32MP133C/F 球定义（续）

球功能

引脚名称（功能后
重置）

备用功能

附加功能

LFBGA289 TFBGA289 TFBGA320
引脚类型 I/O 结构
笔记

P4 U4

PF14(JTCK/SW CLK)

输入/输出

（2）

U3 L7 Y3

PA0

输入/输出 FT_a –

JTCK/SWCLK
TIM2_CH1、TIM5_CH1、TIM8_ETR、TIM15_BKIN、SAI1_SD_B、UART5_TX、
ETH1_MII_CRS、ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR，SAI1_MCLK_B，

输入/输出 FT_a –

DFSDM1_DATIN3，

USART2_TX，UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

输入/输出 FT_a

输入/输出 FT_a 输入/输出 FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
参考时钟

TIM2_CH3、TIM5_CH3、–LPTIM4_OUT、TIM15_CH1、
USART2_TX，ETH1_MDIO

TIM2_CH1/TIM2_ETR，

USART2_CK，TIM8_CH1N，

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A，ETH1_PPS_输出，

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A，SAI1_CK2，

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

I/O FT_vha –

参考电压+

–

电源电压

–

参考电压

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER、ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3、ADC2_INP3
ADC1_INP1、ADC2_INP1
ADC1_INP2
ADC1_INP0、ADC1_INN1、ADC2_INP0、ADC2_INN1、TAMP_IN3
ADC1_INP6、ADC1_INN2
–

60/219

DS13875 修订版 5

STM3

文件/资源

意法半导体 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU [pdf] 用户指南
STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU，STM32MP133C，F 32 位 Arm Cortex-A7 1GHz MPU，Arm Cortex-A7 1GHz MPU，1GHz，MPU

参考

用户手册

意法半导体 STM32MP133C F 32 位 Arm Cortex-A7 1GHz MPU

规格

Arm Cortex-A7子系统

回忆

内存控制器

常见问题解答

文件/资源

参考

发表评论

取消回复