intel AN 837 Mga Giya sa Disenyo alang sa HDMI FPGA IP
Mga Giya sa Disenyo alang sa HDMI Intel® FPGA IP
Ang mga giya sa disenyo makatabang nimo sa pagpatuman sa High-Definition Multimedia Interface (HDMI) Intel FPGA IPs gamit ang FPGA device. Kini nga mga giya nagpadali sa mga disenyo sa board alang sa HDMI Intel® FPGA IP video interface.
- Giya sa Gumagamit sa HDMI Intel FPGA IP
- AN 745: Mga Giya sa Disenyo alang sa Intel FPGA DisplayPort Interface
HDMI Intel FPGA IP Design Guidelines
Ang interface sa HDMI Intel FPGA adunay Transition Minimized Differential Signaling (TMDS) data ug mga channel sa orasan. Ang interface nagdala usab usa ka Video Electronics Standards Association (VESA) Display Data Channel (DDC). Ang TMDS channels nagdala sa video, audio, ug auxiliary data. Ang DDC gibase sa I2C protocol. Ang HDMI Intel FPGA IP core naggamit sa DDC sa pagbasa sa Extended Display Identification Data (EDID) ug pagbayloay sa configuration ug impormasyon sa status tali sa HDMI source ug sink.
HDMI Intel FPGA IP Board Design Tips
Kung ikaw nagdesinyo sa imong HDMI Intel FPGA IP system, hunahunaa ang mosunod nga mga tip sa disenyo sa board.
- Paggamit dili molapas sa duha ka vias kada pagsubay ug likayi pinaagi sa mga stubs
- Ipares ang differential pair impedance sa impedance sa connector ug cable assembly (100 ohm ± 10%)
- Pagmenos sa inter-pair ug intra-pair skew aron matubag ang TMDS signal skew nga kinahanglanon
- Likayi ang pagruta sa usa ka pares nga magkalainlain sa usa ka gintang sa ilawom sa eroplano
- Gamita ang standard high speed PCB design practices
- Gamita ang mga level shifter aron matuman ang electrical compliance sa TX ug RX
- Paggamit ug lig-on nga mga kable, sama sa Cat2 cable alang sa HDMI 2.0
Mga Diagram sa Eskematiko
Ang Bitec schematic diagram sa gihatag nga mga link naghulagway sa topology alang sa Intel FPGA development boards. Ang paggamit sa HDMI 2.0 link topology nagkinahanglan kanimo sa pagtagbo sa 3.3 V electrical compliance. Aron mahimamat ang 3.3 V nga pagsunod sa mga aparato sa Intel FPGA, kinahanglan nimo nga mogamit usa ka level shifter. Gamit ug DC-coupled redriver o retimer isip level shifter para sa transmitter ug receiver.
Ang mga external vendor device mao ang TMDS181 ug TDP158RSBT, parehong nagdagan sa DCcoupled links. Kinahanglan nimo ang usa ka tukma nga pull-up sa mga linya sa CEC aron masiguro ang pagpaandar kung inter-operate sa ubang mga aparato nga remote control sa consumer. Ang Bitec schematic diagram kay CTS-certified. Ang sertipikasyon, bisan pa, piho nga lebel sa produkto. Gitambagan ang mga tigdesinyo sa plataporma nga pamatud-an ang katapusan nga produkto alang sa husto nga pagpaandar.
May Kalabutan nga Impormasyon
- Schematic Diagram alang sa HSMC HDMI Daughter Card Revision 8
- Schematic Diagram alang sa FMC HDMI Daughter Card Revision 11
- Schematic Diagram alang sa FMC HDMI Daughter Card Revision 6
Hot-Plug Detect (HPD)
Ang signal sa HPD nagdepende sa umaabot nga +5V Power signal, alang sa example, ang HPD pin mahimong ipahayag lamang kung ang +5V Power signal gikan sa tinubdan mamatikdan. Aron mag-interface sa usa ka FPGA, kinahanglan nimo nga hubaron ang 5V HPD signal sa FPGA I/O vol.tage level (VCCIO), gamit ang voltage level translator sama sa TI TXB0102, nga walay pull-up resistors integrated. Kinahanglang ibira sa usa ka tinubdan sa HDMI ang signal sa HPD aron kini kasaligan nga makalahi tali sa naglutaw nga signal sa HPD ug sa taas nga vol.tage level nga signal sa HPD. Ang HDMI sink + 5V Power signal kinahanglang hubaron sa FPGA I/O voltage lebel (VCCIO). Ang signal kinahanglan nga mahuyang nga gibira paubos gamit ang resistor (10K) aron makalahi ang naglutaw nga + 5V Power signal kung wala gimaneho sa HDMI source. Ang HDMI tinubdan + 5V Power signal adunay over-current nga proteksyon nga dili molapas sa 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
Ang HDMI Intel FPGA IP DDC gibase sa mga signal sa I2C (SCL ug SDA) ug nagkinahanglan og mga pull-up resistors. Aron mag-interface sa usa ka Intel FPGA, kinahanglan nimo nga hubaron ang 5V SCL ug SDA nga lebel sa signal sa FPGA I/O vol.tage level (VCCIO) gamit ang voltage level translator, sama sa TI TXS0102 nga gigamit sa Bitec HDMI 2.0 nga anak nga kard. Ang TI TXS0102 voltage level translator device nag-integrate sa internal pull-up resistors aron walay on-board pull-up resistors ang gikinahanglan.
Kasaysayan sa Pagbag-o sa Dokumento alang sa AN 837: Mga Giya sa Disenyo alang sa HDMI Intel FPGA IP
| Bersyon sa Dokumento | Mga kausaban |
| 2019.01.28 |
|
| Petsa | Bersyon | Mga kausaban |
| Enero 2018 | 2018.01.22 | Inisyal nga pagpagawas.
Mubo nga sulat: Kini nga dokumento naglangkob sa HDMI Intel FPGA design guidelines nga gikuha gikan sa AN 745: Design Guidelines for DisplayPort ug HDMI Interfaces ug giilisan og ngalan nga AN 745: Design Guidelines para sa Intel FPGA DisplayPort Interface. |
Intel Corporation. Tanang katungod gigahin. Ang Intel, ang logo sa Intel, ug uban pang mga marka sa Intel mao ang mga marka sa pamatigayon sa Intel Corporation o mga subsidiary niini. Gigarantiya sa Intel ang paghimo sa iyang mga produkto nga FPGA ug semiconductor sa kasamtangang mga espesipikasyon subay sa standard warranty sa Intel apan adunay katungod sa paghimog mga pagbag-o sa bisan unsang produkto ug serbisyo bisan unsang orasa nga wala’y pahibalo. Ang Intel walay responsibilidad o tulubagon nga naggikan sa aplikasyon o paggamit sa bisan unsang impormasyon, produkto, o serbisyo nga gihulagway dinhi gawas sa dayag nga giuyonan sa pagsulat sa Intel. Gitambagan ang mga kostumer sa Intel nga makuha ang pinakabag-o nga bersyon sa mga detalye sa aparato sa dili pa magsalig sa bisan unsang gipatik nga kasayuran ug sa dili pa magbutang mga order alang sa mga produkto o serbisyo.
Ang ubang mga ngalan ug mga tatak mahimong maangkon ingon nga kabtangan sa uban.
ID: 683677
Bersyon: 2019-01-28
Mga Dokumento / Mga Kapanguhaan
 |
intel AN 837 Mga Giya sa Disenyo alang sa HDMI FPGA IP [pdf] Giya sa Gumagamit AN 837 Design Guidelines para sa HDMI FPGA IP, AN 837, Design Guidelines para sa HDMI FPGA IP, Guidelines para sa HDMI FPGA IP, HDMI FPGA IP |
