intel AN 837 smjernice za dizajn za HDMI FPGA IP
Smjernice za dizajn HDMI Intel® FPGA IP
Smjernice za dizajn pomažu vam da implementirate Intel FPGA IP adrese visoke definicije multimedijalnog interfejsa (HDMI) koristeći FPGA uređaje. Ove smernice olakšavaju dizajn ploča za HDMI Intel® FPGA IP video interfejse.
- HDMI Intel FPGA IP korisnički priručnik
- AN 745: Smjernice za dizajn Intel FPGA DisplayPort interfejsa
HDMI Intel FPGA IP smjernice za dizajn
HDMI Intel FPGA sučelje ima prijenos podataka i kanale takta sa minimalnim diferencijalnim signalom (TMDS). Interfejs takođe nosi kanal za prikaz podataka (DDC) Asocijacije za standarde video elektronike (VESA). TMDS kanali prenose video, audio i pomoćne podatke. DDC je baziran na I2C protokolu. HDMI Intel FPGA IP jezgro koristi DDC za čitanje proširenih podataka za identifikaciju ekrana (EDID) i razmjenu informacija o konfiguraciji i statusu između HDMI izvora i prijemnika.
Savjeti za dizajn HDMI Intel FPGA IP ploče
Kada dizajnirate svoj HDMI Intel FPGA IP sistem, razmotrite sljedeće savjete za dizajn ploče.
- Ne koristite više od dva vias-a po tragu i izbjegavajte prolazne spojeve
- Uskladite impedanciju diferencijalnog para sa impedancijom konektora i sklopa kabla (100 ohma ±10%)
- Minimizirajte iskrivljenje između parova i unutar para kako biste ispunili zahtjev za iskrivljenost signala TMDS
- Izbjegavajte usmjeravanje diferencijalnog para preko praznine u donjoj ravni
- Koristite standardne prakse dizajna PCB-a velike brzine
- Koristite mjenjače nivoa kako biste zadovoljili električnu usklađenost i na TX i RX
- Koristite robusne kablove, kao što je Cat2 kabl za HDMI 2.0
Šematski dijagrami
Bitec šematski dijagrami u datim vezama ilustruju topologiju za Intel FPGA razvojne ploče. Korištenje HDMI 2.0 topologije veze zahtijeva da ispunite električnu usklađenost od 3.3 V. Da biste ispunili 3.3 V usaglašenost na Intel FPGA uređajima, potrebno je da koristite pomerač nivoa. Koristite DC-coupled reddriver ili retimer kao mjenjač nivoa za predajnik i prijemnik.
Uređaji eksternog proizvođača su TMDS181 i TDP158RSBT, oba rade na DC spojenim vezama. Potreban vam je odgovarajući pull-up na CEC linijama kako biste osigurali funkcionalnost pri međusobnom radu s drugim potrošačkim uređajima za daljinsko upravljanje. Bitec šematski dijagrami imaju CTS certifikat. Certifikacija je, međutim, specifična za nivo proizvoda. Dizajnerima platforme se savjetuje da certificiraju konačni proizvod za ispravnu funkcionalnost.
Povezane informacije
- Šematski dijagram za HSMC HDMI kćer karticu Revizija 8
- Šematski dijagram za FMC HDMI kćer karticu Revizija 11
- Šematski dijagram za FMC HDMI kćer karticu Revizija 6
Otkrivanje vrućeg priključka (HPD)
HPD signal zavisi od dolaznog signala napajanja +5V, nprampda, HPD pin se može potvrditi samo kada se detektuje +5V signal napajanja iz izvora. Za povezivanje sa FPGA, morate prevesti 5V HPD signal u FPGA I/O voltage nivo (VCCIO), koristeći voltagPrevodilac nivoa kao što je TI TXB0102, koji nema integrisane pull-up otpornike. HDMI izvor treba da povuče HPD signal tako da može pouzdano razlikovati plutajući HPD signal od visokog glasnoćetage nivo HPD signala. HDMI sinkron +5V Power signal mora biti preveden u FPGA I/O voltage nivo (VCCIO). Signal mora biti slabo povučen otpornikom (10K) da bi se razlikovao plutajući signal snage +5V kada ga ne pokreće HDMI izvor. HDMI izvor +5V Power signal ima zaštitu od prekomjerne struje ne veću od 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
HDMI Intel FPGA IP DDC je baziran na I2C signalima (SCL i SDA) i zahtijevaju otpornike za povlačenje. Za povezivanje sa Intel FPGA, morate prevesti nivo signala od 5V SCL i SDA u FPGA I/O voltage nivo (VCCIO) koristeći voltagPrevodilac nivoa, kao što je TI TXS0102 koji se koristi u Bitec HDMI 2.0 ćerki kartici. TI TXS0102 voltagUređaj za pretvaranje nivoa integriše unutrašnje otpornike za povlačenje tako da nisu potrebni ugrađeni otpornici za povlačenje.
Istorija revizija dokumenta za AN 837: Smjernice za dizajn HDMI Intel FPGA IP
| Verzija dokumenta | Promjene |
| 2019.01.28 |
|
| Datum | Verzija | Promjene |
| januara 2018 | 2018.01.22 | Prvo izdanje.
Napomena: Ovaj dokument sadrži smernice za dizajn HDMI Intel FPGA koje su uklonjene iz AN 745: Smernice za dizajn za DisplayPort i HDMI interfejse i preimenovane u AN 745: Smernice za dizajn za Intel FPGA DisplayPort interfejs. |
Intel Corporation. Sva prava zadržana. Intel, Intel logo i druge Intel oznake su zaštitni znaci Intel Corporation ili njenih podružnica. Intel garantuje performanse svojih FPGA i poluprovodničkih proizvoda u skladu sa trenutnim specifikacijama u skladu sa Intelovom standardnom garancijom, ali zadržava pravo da izvrši izmene bilo kojeg proizvoda i usluge u bilo koje vreme bez prethodne najave. Intel ne preuzima nikakvu odgovornost ili odgovornost koja proizilazi iz primene ili korišćenja bilo koje informacije, proizvoda ili usluge opisane ovde, osim ako je Intel izričito pristao u pisanoj formi. Intelovim kupcima se savjetuje da nabave najnoviju verziju specifikacija uređaja prije nego što se oslone na bilo koju objavljenu informaciju i prije naručivanja proizvoda ili usluga.
Druga imena i robne marke mogu se smatrati vlasništvom drugih.
ID: 683677
verzija: 2019-01-28
Dokumenti / Resursi
 |
intel AN 837 smjernice za dizajn za HDMI FPGA IP [pdf] Korisnički priručnik Smjernice za dizajn AN 837 za HDMI FPGA IP, AN 837, Smjernice za dizajn za HDMI FPGA IP, Smjernice za HDMI FPGA IP, HDMI FPGA IP |
