intel AN 837 Ontwerpriglyne vir HDMI FPGA IP
Ontwerpriglyne vir HDMI Intel® FPGA IP
Die ontwerpriglyne help jou om die High-Definition Multimedia Interface (HDMI) Intel FPGA IP's te implementeer deur FPGA-toestelle te gebruik. Hierdie riglyne vergemaklik bordontwerpe vir die HDMI Intel® FPGA IP-video-koppelvlakke.
- HDMI Intel FPGA IP Gebruikersgids
- AN 745: Ontwerpriglyne vir Intel FPGA DisplayPort-koppelvlak
HDMI Intel FPGA IP Ontwerpriglyne
Die HDMI Intel FPGA-koppelvlak het Transition Minimized Differential Signaling (TMDS) data en klokkanale. Die koppelvlak dra ook 'n Video Electronics Standards Association (VESA) Display Data Channel (DDC). Die TMDS-kanale dra video-, oudio- en bykomstige data. Die DDC is gebaseer op I2C-protokol. Die HDMI Intel FPGA IP-kern gebruik die DDC om Extended Display Identification Data (EDID) te lees en konfigurasie- en statusinligting tussen 'n HDMI-bron en sink uit te ruil.
HDMI Intel FPGA IP-bordontwerpwenke
Wanneer jy jou HDMI Intel FPGA IP-stelsel ontwerp, oorweeg die volgende raadontwerpwenke.
- Gebruik nie meer as twee vias per spoor nie en vermy viastompe
- Pas die differensiële paar impedansie by die impedansie van die koppelstuk en kabelsamestelling (100 ohm ±10%)
- Minimaliseer inter-paar en intra-paar skeefheid om aan die TMDS sein skeef vereiste te voldoen
- Vermy die roetering van 'n differensiële paar oor 'n gaping in die onderste vlak
- Gebruik standaard hoëspoed PCB-ontwerppraktyke
- Gebruik vlakverskuiwings om aan elektriese voldoening by beide TX en RX te voldoen
- Gebruik robuuste kabels, soos Cat2-kabel vir HDMI 2.0
Skematiese diagramme
Die Bitec-skematiese diagramme in die verskafde skakels illustreer die topologie vir die Intel FPGA-ontwikkelingsborde. Die gebruik van HDMI 2.0-skakeltopologie vereis dat jy aan die 3.3 V-elektriese voldoening voldoen. Om aan die 3.3 V-voldoening op Intel FPGA-toestelle te voldoen, moet jy 'n vlakskuifskakelaar gebruik. Gebruik 'n GS-gekoppelde heraanjaer of herontspanner as die vlakskuifskakelaar vir die sender en ontvanger.
Die eksterne verskaffer-toestelle is TMDS181 en TDP158RSBT, albei loop op DC-gekoppelde skakels. Jy benodig 'n behoorlike optrek by CEC-lyne om funksionaliteit te verseker wanneer jy met ander verbruikersafstandbeheertoestelle werk. Die Bitec-skematiese diagramme is CTS-gesertifiseer. Sertifisering is egter produkvlakspesifiek. Platformontwerpers word aangeraai om die finale produk vir behoorlike funksionaliteit te sertifiseer.
Verwante inligting
- Skematiese diagram vir HSMC HDMI-dogterkaarthersiening 8
- Skematiese diagram vir FMC HDMI-dogterkaarthersiening 11
- Skematiese diagram vir FMC HDMI-dogterkaarthersiening 6
Hot-Plug Detect (HPD)
Die HPD-sein hang af van die inkomende +5V-kragsein, bvample, die HPD-pen mag slegs beweer word wanneer die +5V-kragsein van die bron bespeur word. Om met 'n FPGA te koppel, moet jy die 5V HPD-sein na die FPGA I/O vol vertaaltage vlak (VCCIO), met behulp van 'n voltage vlakvertaler soos TI TXB0102, wat nie optrekweerstande geïntegreer het nie. 'n HDMI-bron moet die HPD-sein aftrek sodat dit betroubaar kan onderskei tussen 'n drywende HPD-sein en 'n hoë vol.tage vlak HPD sein. 'n HDMI sink +5V Kragsein moet vertaal word na FPGA I/O voltage vlak (VCCIO). Die sein moet swak afgetrek word met 'n weerstand (10K) om 'n drywende +5V kragsein te onderskei wanneer dit nie deur 'n HDMI-bron aangedryf word nie. 'n HDMI-bron +5V kragsein het oorstroombeskerming van nie meer as 0.5A nie.
HDMI Intel FPGA IP Display Data Channel (DDC)
Die HDMI Intel FPGA IP DDC is gebaseer op die I2C-seine (SCL en SDA) en benodig optrekweerstande. Om met 'n Intel FPGA te koppel, moet jy die 5V SCL en SDA seinvlak na die FPGA I/O vol vertaaltage vlak (VCCIO) met behulp van 'n voltage vlakvertaler, soos TI TXS0102 soos gebruik in die Bitec HDMI 2.0 dogterkaart. Die TI TXS0102 voltagDie vlakvertalertoestel integreer interne optrekweerstande sodat geen optrekweerstande aan boord benodig word nie.
Dokumenthersieningsgeskiedenis vir AN 837: Ontwerpriglyne vir HDMI Intel FPGA IP
| Dokument weergawe | Veranderinge |
| 2019.01.28 |
|
| Datum | Weergawe | Veranderinge |
| Januarie 2018 | 2018.01.22 | Aanvanklike vrystelling.
Let wel: Hierdie dokument bevat HDMI Intel FPGA ontwerpriglyne wat verwyder is van AN 745: Ontwerpriglyne vir DisplayPort- en HDMI-koppelvlakke en herdoop is AN 745: Ontwerpriglyne vir Intel FPGA DisplayPort-koppelvlak. |
Intel Corporation. Alle regte voorbehou. Intel, die Intel-logo en ander Intel-merke is handelsmerke van Intel Corporation of sy filiale. Intel waarborg die werkverrigting van sy FPGA- en halfgeleierprodukte volgens huidige spesifikasies in ooreenstemming met Intel se standaardwaarborg, maar behou die reg voor om enige tyd sonder kennisgewing veranderinge aan enige produkte en dienste aan te bring. Intel aanvaar geen verantwoordelikheid of aanspreeklikheid wat voortspruit uit die toepassing of gebruik van enige inligting, produk of diens wat hierin beskryf word nie, behalwe soos uitdruklik skriftelik deur Intel ooreengekom. Intel-kliënte word aangeraai om die nuutste weergawe van toestelspesifikasies te bekom voordat hulle op enige gepubliseerde inligting staatmaak en voordat bestellings vir produkte of dienste geplaas word.
Ander name en handelsmerke kan as die eiendom van ander geëis word.
ID: 683677
Weergawe: 2019-01-28
Dokumente / Hulpbronne
 |
intel AN 837 Ontwerpriglyne vir HDMI FPGA IP [pdf] Gebruikersgids AN 837 Ontwerpriglyne vir HDMI FPGA IP, AN 837, Ontwerpriglyne vir HDMI FPGA IP, Riglyne vir HDMI FPGA IP, HDMI FPGA IP |
