Интерфейсҳои хотираи беруна Intel Stratix 10 FPGA IP Design Example

Дизайн Example Дастури оғози зуд барои интерфейсҳои хотираи беруна Intel® Stratix® 10 FPGA IP

Интерфейси нав ва тарроҳии бештар автоматӣ, собиқample ҷараёни барои Intel® Stratix® 10 интерфейсҳои хотираи беруна дастрас аст. СобиқampҶадвали le Designs дар муҳаррири параметр ба шумо имкон медиҳад, ки эҷоди синтез ва симулятсияро муайян кунед file маҷмӯи, ки шумо метавонед барои тасдиқи IP-и EMIF-и худ истифода баред. Шумо метавонед собиқ эҷод кунедampтарроҳии le махсусан барои маҷмӯаи таҳияи Intel FPGA ё барои ҳама гуна EMIF IP, ки шумо тавлид мекунед.

Расми 1. Тарҳрезии умумӣ Мисample Ҷараёни корӣ

Тасвири 2. Таҳияи EMIF Example Design бо маҷмӯаи таҳияи Intel Stratix 10

Эҷоди лоиҳаи EMIF

Барои версияи нармафзори Intel Quartus® Prime 17.1 ва дертар, шумо бояд пеш аз тавлиди EMIF IP ва тарҳрезии собиқ лоиҳаи Intel Quartus Prime эҷод кунед.ampле.

1. Нармафзори Intel Quartus Prime -ро оғоз кунед ва интихоб кунед File ➤ Устоди лоиҳаи нав. Баъдан клик кунед.
2. Барои лоиҳае, ки шумо мехоҳед эҷод кунед, директория ва nme-ро муайян кунед. Баъдан клик кунед.
3. Боварӣ ҳосил кунед, ки лоиҳаи холӣ интихоб шудааст. Ояндаро ду маротиба клик кунед.
4. Дар зери филтри ном рақами қисми дастгоҳро нависед.
5. Дар зери Дастгоҳҳои дастрас, дастгоҳи мувофиқро интихоб кунед.
6. Finish -ро пахш кунед.

Таҳия ва танзим кардани EMIF IP

Қадамҳои зерин нишон медиҳанд, ки чӣ тавр тавлид ва танзим кардани IP-и EMIF. Ин роҳнамо интерфейси DDR4-ро эҷод мекунад, аммо қадамҳо барои протоколҳои дигар шабеҳанд.

1. Дар равзанаи Каталоги IP, Intel Stratix 10 Interfaces External Memory-ро интихоб кунед. (Агар равзанаи Каталоги IP намоён набошад, интихоб кунед View ➤ Утилитаи Windows ➤ Каталоги IP.)
2. Дар муҳаррири параметрҳои IP, номи объектро барои IP EMIF пешниҳод кунед (номе, ки шумо дар ин ҷо пешниҳод мекунед file номи IP) ва директорияро муайян кунед. Эҷод ро пахш кунед.
3. Муҳаррири параметр дорои ҷадвалҳои сершумор аст, ки дар он шумо бояд параметрҳоро барои инъикоси татбиқи EMIF-и худ танзим кунед:

Дастурҳои муҳаррири параметрҳои Intel Stratix 10 EMIF

Ҷадвали 1. Дастурҳои муҳаррири параметрҳои EMIF

Ҷадвали Муҳаррири параметр	Дастурҳо
Генерал	Боварӣ ҳосил кунед, ки параметрҳои зерин дуруст ворид карда шудаанд: • Сатҳи суръат барои дастгоҳ. • Басомади соати хотира. • Басомади соати истинод ба PLL.
Хотира	• Барои ворид кардани параметрҳо ба варақаи маълумоти дастгоҳи хотираи худ муроҷиат кунед Хотира ҷадвал. • Шумо инчунин бояд як макони мушаххасро барои pin ALERT# ворид кунед. (Танҳо ба протоколи хотираи DDR4 дахл дорад.)
Мем I/O	• Барои таҳқиқоти ибтидоии лоиҳа, шумо метавонед танзимоти пешфарзро дар Мем I/O ҷадвал. • Барои тасдиқи пешрафтаи тарҳ, шумо бояд моделиронии тахтаро барои ба даст овардани танзимоти оптималии қатъкунӣ анҷом диҳед.
FPGA I/O	• Барои таҳқиқоти ибтидоии лоиҳа, шумо метавонед танзимоти пешфарзро дар FPGA I/O ҷадвал. • Барои тасдиқи пешрафтаи тарроҳӣ, шумо бояд моделсозии тахтаро бо моделҳои алоқаманди IBIS иҷро кунед, то стандартҳои мувофиқи I/O-ро интихоб кунед.
Мем Тайминг	• Барои таҳқиқоти ибтидоии лоиҳа, шумо метавонед танзимоти пешфарзро дар Мем Тайминг ҷадвал. • Барои тасдиқи тарҳи пешрафта, шумо бояд параметрҳоро мувофиқи варақаи маълумотии дастгоҳи хотираи худ ворид кунед.
Раёсат	• Барои таҳқиқоти ибтидоии лоиҳа, шумо метавонед танзимоти пешфарзро дар Раёсат ҷадвал. • Барои тасдиқи пешрафтаи тарҳрезӣ ва бастани вақти дақиқ, шумо бояд симулятсияи тахтаро барои ба даст овардани дахолати дақиқи байнисимволӣ (ISI) / байниҳамдигарӣ ва иттилооти каҷ кардани тахта ва бастаҳо анҷом диҳед ва онро дар Раёсат ҷадвал.
Назоратчӣ	Параметрҳои контроллерро мувофиқи конфигуратсия ва рафтори дилхоҳи контролери хотираи худ танзим кунед.
Диагностика	Шумо метавонед параметрҳоро дар зер истифода баред Диагностика ҷадвал барои кӯмак дар озмоиш ва ислоҳи интерфейси хотираи шумо.
Example Designs	Дар Example Designs ҷадвал ба шумо имкон медиҳад, ки тарроҳии собиқро эҷод кунедamples барои синтез ва моделиронӣ. Тарҳрезии тавлидшуда собиқample як системаи мукаммали EMIF мебошад, ки аз EMIF IP ва драйвере иборат аст, ки трафики тасодуфиро барои тасдиқи интерфейси хотира тавлид мекунад.

Барои маълумоти муфассал дар бораи параметрҳои инфиродӣ, ба боби мувофиқи протоколи хотираи дастури корбари Intel Stratix 10 Interfaces External Memory IP муроҷиат кунед.

Эҷоди тарҳи синтезшавандаи EMIF Example

Барои маҷмӯаи таҳияи Intel Stratix 10, гузоштани аксари танзимоти IP-и Intel Stratix 10 EMIF дар арзишҳои пешфарз кофӣ аст. Барои тавлиди тарҳи синтезшаванда, масаланample, ин қадамҳоро иҷро кунед:

1. Дар ҷадвали Диагностика, асбобҳои EMIF/Debug Debug/On-chip Port and In-System-Sources-and-Probes-ро фаъол созед, то дастрасӣ ба хусусиятҳои мавҷудаи ислоҳи ислоҳро таъмин кунад.
2. Дар бораи Exampҷадвали le Designs, боварӣ ҳосил кунед, ки қуттии Синтез қайд карда шудааст.
3. IP-и EMIF-ро танзим кунед ва тавлиди Ex-ро клик кунедample Design дар кунҷи рости болоии тиреза.
4. Феҳристи тарроҳии EMIF-ро муайян кунедample ва OK-ро пахш кунед. Насли бомуваффақияти тарҳи EMIF собиқample зеринро эҷод мекунад fileдар зери феҳристи qii гузошта шудааст.

Тасвири 3. Тарҳрезии синтезшавандаи тавлидшуда Example File Сохтор

Эзоҳ: Агар шумо қуттии санҷиши Simulation ё Synthesis-ро интихоб накунед, директорияи таъинот тарҳи тарроҳии Платформаро дар бар мегирад. fileс, ки аз ҷониби нармафзори Intel Quartus Prime мустақиман тартиб дода намешаванд, аммо метавонанд бошанд viewтаҳрир ё таҳти Таҳрири Платформа. Дар ин ҳолат шумо метавонед фармонҳои зеринро барои тавлиди синтез ва симулятсия иҷро кунед file маҷмӯи.

• Барои сохтани лоиҳаи компилятсионӣ, шумо бояд скрипти quartus_sh -t make_qii_design.tcl -ро дар директорияи таъинот иҷро кунед.
• Барои сохтани лоиҳаи моделиронӣ, шумо бояд скрипти quartus_sh -t make_sim_design.tcl -ро дар директорияи таъинот иҷро кунед.

Маълумоти марбут

• Синтез Мисample Design дар саҳифаи 19
• Тавсифи параметрҳои Intel Stratix 10 EMIF IP барои DDR3
• Тавсифи параметрҳои Intel Stratix 10 EMIF IP барои DDR4
• Тавсифи параметрҳои Intel Stratix 10 EMIF IP барои QDRII/II+/Xtreme
• Тавсифи параметрҳои Intel Stratix 10 EMIF IP барои QDR-IV
• Тавсифи параметрҳои Intel Stratix 10 EMIF IP барои RLDRAM 3

Таҳияи EMIF Design Example барои Simulation
Барои маҷмӯаи таҳияи Intel Stratix 10, гузоштани аксари танзимоти IP-и Intel Stratix 10 EMIF дар арзишҳои пешфарз кофӣ аст. Барои тавлиди тарҳрезии собиқampле барои
моделиронӣ, ин қадамҳоро иҷро кунед:

1. Дар ҷадвали Диагностика, шумо метавонед байни ду намуди калибрченкунӣ интихоб кунед: Гузаронидани Калибрченкунӣ ва Калибркунии пурра. (Барои тафсилот дар бораи ин шеваҳо, ба Иҷрои моделсозӣ ва сахтафзор, баъдтар дар ин боб муроҷиат кунед.) Барои кам кардани вақти моделиронӣ, абстракт PHY -ро барои моделсозии зуд интихоб кунед.
2. Дар бораи Exampҷадвали le Designs, боварӣ ҳосил кунед, ки қуттии Simulation тафтиш карда шудааст. Инчунин формати зарурии Simulation HDL-ро интихоб кунед, ё Verilog ё VHDL.
3. IP-и EMIF-ро танзим кунед ва тавлиди Ex-ро клик кунедample Design дар кунҷи рости болоии тиреза.
4. Феҳристи тарроҳии EMIF-ро муайян кунедample ва OK-ро пахш кунед.

Насли бомуваффақияти тарҳи EMIF собиқample сершумор эҷод мекунад file маҷмӯаҳо барои симуляторҳои гуногуни дастгирӣ, дар зери директорияи sim/ed_sim.

Тасвири 4. Тарҳрезии моделсозии тавлидшуда Example File Сохтор

Шарҳ: Агар шумо қуттии санҷиши Simulation ё Synthesis-ро интихоб накунед, директорияи таъинот тарҳи тарроҳии Платформаро дар бар мегирад fileс, ки аз ҷониби нармафзори Intel Quartus Prime мустақиман тартиб дода намешаванд, аммо метавонанд бошанд viewтаҳрир ё таҳти Таҳрири Платформа. Дар ин ҳолат шумо метавонед фармонҳои зеринро барои тавлиди синтез ва симулятсия иҷро кунед file маҷмӯи.

• Барои сохтани лоиҳаи компилятсионӣ, шумо бояд скрипти quartus_sh -t make_qii_design.tcl -ро дар директорияи таъинот иҷро кунед.
• Барои сохтани лоиҳаи моделиронӣ, шумо бояд скрипти quartus_sh -t make_sim_design.tcl -ро дар директорияи таъинот иҷро кунед.

Маълумоти марбут
• Симулятсия Мисample Design on
• Intel Stratix 10 EMIF IP – Simulating Memory IP
• Моделсозӣ нисбат ба Татбиқи сахтафзор дар

Симуляция нисбат ба татбиқи сахтафзор
Барои моделиронии интерфейси хотираи берунӣ, шумо метавонед дар ҷадвали Диагностика ҳангоми тавлиди IP ё калибрченкунӣ гузаред ё калибрченкунии пурраро интихоб кунед.
Моделҳои моделиронии EMIF
Ин ҷадвал хусусиятҳои калибрченкунии гузариш ва моделҳои калибркунии пурраро муқоиса мекунад.

Љадвали 2. Моделњои моделиронии EMIF: Гузаштан аз Калибровка ва Калибркунии пурра

Гузаронидани калибрченкунӣ	Калибрченкунии пурра
Моделизатсия дар сатҳи система, ки ба мантиқи корбар тамаркуз мекунад.	Моделсозии интерфейси хотира, ки ба калибрченкунӣ тамаркуз мекунад.
Тафсилоти калибрченкунӣ сабт нашудааст.	Ҳама сtages калибрченкунӣ.
Қобилияти нигоҳдорӣ ва дарёфти маълумот дорад.	Нивелиркунӣ, дескви дар як бит ва ғайраҳоро дар бар мегирад.
Самаранокии дақиқро ифода мекунад.
Кафолати тахтаро ба назар намегирад.

RTL Simulation нисбат ба татбиқи сахтафзор

Ин ҷадвал фарқиятҳои калидӣ байни симулятсияи EMIF ва татбиқи сахтафзорро нишон медиҳад.

Љадвали 3. Simulation EMIF RTL нисбат ба татбиќи сахтафзор

Симуляцияи RTL	Амалисозии сахтафзор
Рамзи оғозкунӣ ва калибризатсияи Nios® ҳамзамон иҷро мешаванд.	Рамзи оғозкунӣ ва калибризатсияи Nios пайдарпай иҷро мешаванд.
Интерфейсҳо сигнали сигнали cal_doneро ҳамзамон дар симулятсия тасдиқ мекунанд.	Амалиётҳои васлкунанда тартиби калибрченкуниро муайян мекунанд ва интерфейсҳо ҳамзамон cal_done-ро тасдиқ намекунанд.

Шумо бояд моделиронии RTL-ро дар асоси намунаҳои трафик барои барномаи тарроҳии худ иҷро кунед. Дар хотир доред, ки симулятсияи RTL таъхирҳои пайгирии PCB-ро модел намекунад, ки метавонад номутобиқатии таъхир дар байни моделиронии RTL ва татбиқи сахтафзорро ба вуҷуд орад.

Моделсозии интерфейси хотираи берунии IP бо ModelSim

Ин тартиб нишон медиҳад, ки чӣ гуна тарҳрезии EMIF-ро тақлид кардан мумкин астampле.

1. Нармафзори Mentor Graphics* ModelSim-ро оғоз кунед ва интихоб кунед File ➤ Тағйир додани директория. Ба феҳристи sim/ed_sim/mentor дар дохили тарҳи тавлидшуда гузаредample папка.
2. Боварӣ ҳосил кунед, ки равзанаи транскрипт дар поёни экран намоиш дода мешавад. Агар равзанаи транскрипт намоён набошад, онро бо клик нишон диҳед View ➤ Транскрипт.
3. Дар равзанаи транскрипт, source msim_setup.tcl -ро иҷро кунед.
4. Пас аз он ки source msim_setup.tcl корашро анҷом медиҳад, ld_debug -ро дар равзанаи транскрипт иҷро кунед.
5. Пас аз ба итмом расонидани ld_debug, тафтиш кунед, ки равзанаи Объектҳо намоиш дода мешавад. Агар равзанаи Объектҳо намоён набошад, онро бо клик нишон диҳед View ➤ Объектҳо.
6. Дар равзанаи Объектҳо сигналҳоеро интихоб кунед, ки шумо мехоҳед бо пахши рости муш ва интихоби Иловаи мавҷ тақлид кунед.
7. Пас аз анҷом додани интихоби сигналҳо барои симулятсия, run -all -ро дар равзанаи VTranscript иҷро кунед. Симуляция то анҷом ёфтани он кор мекунад.
8. Агар симулятсия намоён набошад, клик кунед View ➤ Мавҷ.

Маълумоти марбут
Intel Stratix 10 EMIF IP - Моделсозии хотираи IP

Ҷойгиркунии PIN барои Intel Stratix 10 EMIF IP

Ин мавзӯъ дастурҳоро барои ҷойгиркунии пинҳо пешниҳод мекунад.

Барview

Intel Stratix 10 FPGAs дорои сохтори зерин мебошанд:

• Ҳар як дастгоҳ аз 2 то 3 сутуни воридот / баромад дорад.
• Ҳар як сутуни вуруд/чор то 12 бонки вуруд/баро дар бар мегирад.
• Ҳар як бонки воридотӣ аз 4 хат иборат аст.
• Ҳар як сатр дорои 12 пинҳои таъиноти умумии I/O (GPIO) мебошад.

Дастурҳои умумии Pin
Нуқтаҳои зерин дастурҳои умумиро пешниҳод мекунанд:

• Боварӣ ҳосил кунед, ки пинҳо барои интерфейси хотираи берунии додашуда дар як сутуни ягонаи воридотӣ / баромад ҷойгиранд.
• Интерфейсҳое, ки якчанд бонкҳоро фаро мегиранд, бояд ба талаботи зерин ҷавобгӯ бошанд:
  • Бонкҳо бояд ба ҳам наздик бошанд. Барои маълумот дар бораи бонкҳои ҳамсоя, ба дастури корбари Intel Stratix 10 Interfaces External Memory IP муроҷиат кунед.
  • Суроға ва бонки фармон бояд дар як бонки марказӣ ҷойгир бошад, то ки таъхирро кам кунад. Агар интерфейси хотира шумораи ҷуфти бонкҳоро истифода барад, суроға ва бонки фармон метавонанд дар яке аз ду бонкҳои марказӣ ҷойгир бошанд.
• Пинҳои истифоданашуда метавонанд ҳамчун пинҳои таъиноти умумӣ истифода шаванд.
• Ҳама суроғаҳо ва фармонҳо ва пинҳои алоқаманд бояд дар як бонк ҷойгир бошанд.
• Суроғаҳо, фармонҳо ва пинҳои маълумот метавонанд бонкро дар шароити зерин мубодила кунанд:
  • Суроғаҳо, фармонҳо ва пинҳои додаҳо наметавонанд як хатти вуруд / баромадро мубодила кунанд.
  • Барои пинҳои додаҳо танҳо як хатти истифоданашудаи вуруд/чор дар суроға ва бонки фармон метавонад истифода шавад.

Ҷадвали 4. Маҳдудиятҳои умумӣ

Навъи сигнал	Маҳдудият
Data Strobe	Ҳама сигналҳои ба гурӯҳи DQ тааллуқдошта бояд дар як хатти вуруд/чор ҷойгир бошанд.
Маълумот	Пайвастҳои DQ-и алоқаманд бояд дар ҳамон хатти вуруд/чор ҷойгир бошанд. Барои протоколҳое, ки хатҳои дуҷонибаи маълумотро дастгирӣ намекунанд, сигналҳои хондан бояд аз сигналҳои навиштан алоҳида гурӯҳбандӣ карда шаванд.
Адрес ва фармон	Нишонҳои суроға ва фармонҳо бояд дар маконҳои пешакӣ муайяншуда дар дохили як бонки воридотӣ ҷойгир бошанд.

Бонкҳои ҳамсоя

Барои он ки бонкҳо ҳамшафат ҳисобида шаванд, онҳо бояд дар як сутуни вуруд/чор зиндагӣ кунанд, Барои муайян кардани он, ки бонкҳо дар ҳамсоя ҳастанд, ба бонкҳои модулии дохилшавӣ ва баромад дар қисмати Дастгоҳҳои Stratix 10, ки дар Stratix 10 Ҳадафи умумии I ҷойгиранд, муроҷиат кунед. /О
Дастури корбар.

Ҳангоми истинод ба ҷадвалҳои Дастури истифодабарандаи Ҳадафи Умумии И/О Stratix 10, боварӣ ҳосил кардан мумкин аст, ки ҳамаи бонкҳои нишондодашуда дар ҳамсоя ҳастанд, ба шарте ки аломати ' – ' мавҷуд набошад; рамзи ' – ' нишон медиҳад, ки бонк барои бастабандӣ баста нашудааст.
Супоришҳои пинҳонӣ

Барои муайян кардани маконҳо барои ҳамаи пинҳои I/O EMIF, шумо бояд ба ҷадвали пинҳои дастгоҳи худ муроҷиат кунед. Ҳангоми истинод ба ҷадвали пинҳо рақамҳои бонкӣ, индексҳои I/O бонкӣ ва номҳои пинҳо дода мешаванд. Шумо метавонед индексҳои пинҳоро барои суроғаҳо ва пинҳои фармон дар Ҷадвали схемаи Stratix 10, ки дар Intel FPGA ҷойгир аст, пайдо кунед. webсайт. Шумо метавонед супоришҳои пинҳоро бо роҳҳои гуногун иҷро кунед. Усули тавсияшаванда ин аст, ки ба таври дастӣ баъзе сигналҳои интерфейсро маҳдуд кунад ва ба Intel Quartus Prime Fitter иҷозат диҳад, ки боқимондаро идора кунад. Ин усул аз машварат бо ҷадвалҳои пинҳо барои дарёфти мавқеъҳои ҳуқуқӣ барои баъзе пинҳои интерфейс ва таъини онҳо тавассути .qsf иборат аст. file ки бо тарҳи EMIF сохта шудааст, собиқampле. Барои ин усули ҷойгиркунии I/O, шумо бояд сигналҳои зеринро маҳдуд кунед:

• CK0
• Як пин DQS барои як гурӯҳ
• Соати истинод ба PLL
• RZQ

Дар асоси маҳдудиятҳои дар боло зикршуда, Intel Quartus Prime Fitter дар ҳолати зарурӣ пинҳоро дар дохили ҳар як хат мегардонад. Тасвири зерин як собиқро нишон медиҳадample аз таъиноти PIN барои интерфейси DDR3 x72 бо интихоби зерин:

• Суроға ва рамзи фармон дар бонки 2M ҷойгир карда шудааст ва 3 хатро талаб мекунад.
  • CK0 ба пин 8 дар бонки 2М маҳдуд аст.
  • Пайвасткунакҳои соати истинод ба PLL бо пинҳои 24 ва 25 дар бонки 2M маҳдуданд.
  • RZQ ба пин 26 дар бонки 2М маҳдуд аст.
• Маълумот дар бонкҳои 2N, 2M ва 2L ҷойгир карда мешавад ва 9 хатро талаб мекунад.
  • Гурӯҳҳои DQS 1-4 дар бонки 2N ҷойгир карда шудаанд.
  • Гурӯҳи DQS 0 дар бонки 2M ҷойгир карда шудааст.
  • Гурӯҳҳои DQS 5-8 дар бонки 2L ҷойгир карда шудаанд.

Тасвири 5. Супоришҳои Pin Мисample: Интерфейси DDR3 x73

Дар ин собикample, барои маҳдуд кардани CK0 ба pin 8 дар бонки 2M, шумо сатри зеринро ба .qsf илова мекунед file, дар асоси ҷадвали пинҳои мувофиқ:

Формати таъини пинҳои дар боло зикршуда метавонад ба ҳама пинҳо татбиқ карда шавад:

Маълумоти марбут

• Бонкҳои модулии I/O дар дастгоҳҳои Intel Stratix 10
• Intel Stratix 10 EMIF IP DDR3
• Intel Stratix 10 EMIF IP барои DDR4
• Intel Stratix 10 EMIF IP барои QDRII/II+/Xtreme
• Intel Stratix 10 EMIF IP барои QDR-IV
• Intel Stratix 10 EMIF IP барои RLDRAM 3

Тартиб ва барномасозии Intel Stratix 10 EMIF Design Example

Пас аз он ки шумо дар .qsf супоришҳои пинҳои заруриро анҷом додед file, шумо метавонед тарҳи собиқро тартиб диҳедample дар нармафзори Intel Quartus Prime.

1. Ба папкаи Intel Quartus Prime гузаред, ки тарҳи собиқро дар бар мегирадampдиректория.
2. Лоиҳаи Intel Quartus Prime -ро кушоед file, (.qpf).
3. Барои оғози ҷамъоварӣ, клик кунед Коркард ➤ Оғози компиляция. Бомуваффакият анчом ёфтани тартиб додани .sof file, ки ба тарҳрезӣ имкон медиҳад, ки дар сахтафзор кор кунад.
4. Барои барномарезии дастгоҳи худ бо тарҳи тартибдодашуда, барномасозро ба воситаи ангуштзании Tools ➤ Programmer кушоед.
5. Дар барномасоз, барои ошкор кардани дастгоҳҳои дастгирӣшаванда худкор муайян кардан -ро клик кунед.
6. Дастгоҳи Intel Stratix 10-ро интихоб кунед ва сипас Тағир-ро интихоб кунед File.
7. Ба ed_synth.sof тавлидшуда гузаред file ва Кушодан-ро интихоб кунед.
8. Барои оғози барномасозии дастгоҳи Intel Stratix 10 Оғоз -ро клик кунед. Вақте ки дастгоҳ бомуваффақият барномарезӣ мешавад, сатри пешрафт дар тарафи рости болои тиреза бояд 100% (Бомуваффақият) нишон диҳад.

Ислоҳоти Intel Stratix 10 EMIF Design Example
Toolkit Debug EMIF барои кӯмак дар ислоҳи тарҳҳои интерфейси хотираи беруна дастрас аст. Маҷмӯаи асбобҳо ба шумо имкон медиҳад, ки ҳошияҳои хондан ва навиштанро намоиш диҳед ва диаграммаҳои чашмро эҷод кунед. Пас аз барномарезии маҷмӯаи таҳияи Intel Stratix 10, шумо метавонед кори онро бо истифода аз Toolkit Debug EMIF тафтиш кунед.

1. Барои оғоз кардани абзори EMIF Debug, ба Tools ➤ Tools Debugging System ➤ External Memory Interface Toolkit гузаред.
2. Клик кунед Оғози пайвастшавӣ.
3. Пайваст кардани лоиҳаро ба дастгоҳ клик кунед. Тиреза пайдо мешавад; тафтиш кунед, ки дастгоҳи дуруст интихоб карда шудааст ва дурустии .sof file интихоб карда мешавад.
4. Эҷоди пайвасти интерфейси хотираро клик кунед. Танзимоти пешфарзро бо пахш кардани OK қабул кунед.

Маҷмӯи таҳияи Intel Stratix 10 ҳоло барои кор кардан бо Toolkit Debug EMIF сохта шудааст ва шумо метавонед бо пахши дукаратаи опсияи мувофиқ ҳар яке аз гузоришҳои зеринро тавлид кунед:

• Калибрченкунии такрорӣ. Ҳисоботи калибрченкунӣ таҳия мекунад, ки дар он ҳолати калибрченкунӣ дар як гурӯҳи DQ/DQS дар якҷоягӣ бо маржаҳо барои ҳар як пин DQ/DQS ҷамъбаст мешавад.
• Маржаи ронанда. Ҳисоботеро таҳия мекунад, ки дар он ҳошияи хондан ва навиштан дар як пинҳои вуруд / баромад ҷамъбаст карда мешавад. Ин аз маржаи калибрченкунӣ фарқ мекунад, зеро маржаи ронанда дар ҷараёни трафики ҳолати корбар гирифта мешавад, на ҳангоми калибрченкунӣ
• Эҷоди диаграммаи чашм. Диаграммаҳои хондан ва навиштани чашмро барои ҳар як пин DQ дар асоси намунаҳои маълумоти калибрченкунӣ тавлид мекунад.
• Калибркунии қатъкунӣ. Қиматҳои гуногуни қатъшавиро меҷӯшад ва дар бораи маржаҳое, ки ҳар як арзиши хотима медиҳад, гузориш медиҳад. Ин хусусиятро барои кӯмак ба интихоби қатъи оптималии интерфейси хотира истифода баред.

Маълумоти марбут
Intel Stratix 10 EMIF Debugging IP

Дизайн Example Тавсифи барои хотираи берунии интерфейсҳои Intel Stratix 10 FPGA IP

Вақте ки шумо IP-и EMIF-и худро параметрсозӣ ва тавлид мекунед, шумо метавонед муайян кунед, ки система директорияҳоро барои моделиронӣ ва синтез эҷод мекунад file маҷмӯи, ва тавлид file ба таври худкор муқаррар мекунад. Агар шумо Симуляция ё Синтезро дар зери Example Design Fileс дар бораи Example Тарҳҳо ҷадвали, система як моделиронӣ пурра месозад file маҷмӯи ё синтези пурра file мувофиқи интихоби шумо муқаррар кунед.

Синтез Мисample Design

Синтез, масаланampтарҳи le дорои блокҳои асосии дар расми зер нишон дода шудааст.

• Генератори трафик, ки синтезшавандаи Avalon®-MM мебошадample драйвере, ки намунаи псевдо-тасодуфавии хондан ва навиштанро ба миқдори параметри суроғаҳо амалӣ мекунад. Генератори трафик инчунин маълумоти аз хотира хондашударо назорат мекунад, то боварӣ ҳосил кунад, ки он ба маълумоти хаттӣ мувофиқат мекунад ва дар акси ҳол нокомиро тасдиқ мекунад.
• Намунаи интерфейси хотира, ки дар бар мегирад:
  • Назоратчии хотира, ки байни интерфейси Avalon-MM ва интерфейси AFI муътадил аст.
  • PHY, ки ҳамчун интерфейси байни контролери хотира ва дастгоҳҳои хотираи беруна барои иҷрои амалиёти хондан ва навиштан хизмат мекунад.

Расми 6. Синтез Мисample Design

Агар шумо хусусияти Ping Pong PHY-ро истифода баред, синтези собикampтарроҳии le ду генератори трафикро дар бар мегирад, ки ба ду дастгоҳи хотираи мустақил тавассути ду контроллерҳои мустақил ва як PHY умумӣ фармон медиҳанд, тавре ки дар расми зерин нишон дода шудааст.

Расми 7. Синтез Мисample Design барои Ping Pong PHY

Агар шумо RLDRAM 3-ро истифода баред, генератори трафик дар синтез, масаланampтарроҳии le мустақиман бо PHY бо истифода аз AFI муошират мекунад, тавре ки дар расми зерин нишон дода шудааст.

Расми 8. Синтез Мисample Design барои интерфейсҳои RLDRAM 3

Эзоҳ: Агар як ё якчанд параметрҳои режими мубодилаи PLL, режими мубодилаи DLL ё режими мубодилаи OCT ба ҳама гуна қимат ба ғайр аз мубодилаи бе мубодила муқаррар карда шаванд, синтези пешampтарҳи le дорои ду генератори трафик / мисолҳои интерфейси хотира. Ду мисоли генератори трафик/интерфейси хотира танҳо бо пайвастҳои муштараки PLL/DLL/OCT, ки аз ҷониби танзимоти параметр муайян карда шудаанд, алоқаманданд. Намунаҳои генератори трафик/интерфейси хотира нишон медиҳанд, ки чӣ гуна шумо метавонед ин гуна пайвастҳоро дар тарҳҳои шахсии худ созед.
Шарҳ: Ҷараёни синтези тарафи сеюм, ки дар дастури корбари Intel Quartus Prime Edition Standard Edition тавсиф шудааст: Синтези тарафи сеюм ҷараёни дастгирӣшаванда барои EMIF IP нест.
Маълумоти марбут
Эҷоди тарҳи синтезшавандаи EMIF Example on

Симуляция Example Design
Симуляция собиқampтарҳи le дорои блокҳои асосии дар расми зерин нишон дода шудааст.

• Як мисоли синтез, масаланampтарҳрезӣ. Тавре ки дар фасли қаблӣ тавсиф шудааст, синтези собиқampтарроҳии le дорои генератори трафик ва намунаи интерфейси хотира мебошад. Ин блокҳо ба таври нобаёнӣ ба моделҳои абстрактии симулятсия мувофиқанд, агар барои моделсозии зуд мувофиқ бошанд.
• Модели хотира, ки ҳамчун модели умумӣ амал мекунад, ки ба мушаххасоти протоколи хотира мувофиқат мекунад. Аксар вақт, фурӯшандагони хотира барои ҷузъҳои мушаххаси хотираи худ моделҳои моделиронӣ пешниҳод мекунанд, ки шумо метавонед аз онҳо зеркашӣ кунед webсайтҳо.
• Санҷиши вазъ, ки сигналҳои вазъро аз интерфейси хотираи берунаи IP ва генератори трафик назорат мекунад, то ҳолати умумии гузариш ё нокомиро нишон диҳад.

Тасвири 9. Моделсозии Мисample Design

Агар шумо хусусияти Ping Pong PHY-ро истифода баред, симулятсияи собиқampтарроҳии le ду генератори трафикро дар бар мегирад, ки ба ду дастгоҳи хотираи мустақил тавассути ду контроллерҳои мустақил ва як PHY умумӣ фармон медиҳанд, тавре ки дар расми зерин нишон дода шудааст.

Тасвири 10. Моделсозии Мисample Design барои Ping Pong PHY

Агар шумо RLDRAM 3-ро истифода баред, генератори трафик дар симулятсия собиқampтарроҳии le мустақиман бо PHY бо истифода аз AFI муошират мекунад, тавре ки дар расми зерин нишон дода шудааст.

Тасвири 11. Моделсозии Мисample Design барои интерфейсҳои RLDRAM 3

Маълумоти марбут
Таҳияи EMIF Design Example барои Simulation фаъол

Example Designs интерфейси ҷадвали
Муҳаррири параметрҳо ExampҶадвали le Designs, ки ба шумо имкон медиҳад, ки собиқи худро параметрсозӣ ва тавлид кунедample designs.l
Дастрас ExampБахши тарҳрезӣ
Сарпӯши интихоби тарҳрезӣ ба шумо имкон медиҳад, ки собиқи дилхоҳро интихоб кунедampтарҳрезӣ. Дар айни замон, EMIF Example Design ягона интихоби дастрас аст ва бо нобаёнӣ интихоб карда мешавад.

Таърихи бознигарии ҳуҷҷатҳо барои интерфейсҳои хотираи беруна Intel Stratix 10 FPGA IP Design ExampДастури корбар

Версияи ҳуҷҷат	Версияи Intel Quartus Prime	Тағйирот
2021.03.29	21.1	• Дар Example Design Оғози зуд боб, истинодҳо ба симулятор NCSim * хориҷ карда шуданд.
2018.09.24	18.1	• Рақамҳои навшуда дар Эҷоди тарҳи синтезшавандаи EMIF Example ва Таҳияи EMIF Design Example барои Simulation мавзӯъҳо.
2018.05.07	18.0	• Сарлавҳаи ҳуҷҷат аз Intel Stratix 10 Интерфейсҳои хотираи берунии IP Design ExampДастури корбар ба Интерфейсҳои хотираи беруна Intel Stratix 10 FPGA IP Design ExampДастури корбар. • Нуқтаҳои ислоҳшуда дар Барview фасли Ҷойгиркунии PIN барои Intel Stratix 10 EMIF IP мавзуъ.

Сана	Версия	Тағйирот
ноябри соли 2017	2017.11.06	Нашри аввал.

Корпоратсияи Intel. Ҳамаи ҳуқуқ маҳфуз аст. Intel, логотипи Intel ва дигар тамғаҳои Intel тамғаҳои тиҷоратии Intel Corporation ё филиалҳои он мебошанд. Intel иҷрои маҳсулоти FPGA ва нимноқилҳои худро мувофиқи мушаххасоти ҷорӣ мутобиқи кафолати стандартии Intel кафолат медиҳад, аммо ҳуқуқ дорад, ки дар вақти дилхоҳ бидуни огоҳӣ ба ҳама гуна маҳсулот ва хидматҳо тағйирот ворид кунад. Intel ҳеҷ гуна масъулият ё масъулиятеро, ки аз барнома ё истифодаи ҳама гуна маълумот, маҳсулот ё хидмати дар ин ҷо тавсифшуда бармеояд, ба дӯш намегирад, ба истиснои ҳолатҳое, ки Intel дар шакли хаттӣ розӣ шудааст. Ба муштариёни Intel тавсия дода мешавад, ки пеш аз такя ба ягон маълумоти нашршуда ва пеш аз фармоиш додани маҳсулот ё хидматҳо версияи охирини мушаххасоти дастгоҳро дастрас кунанд. * Дигар номҳо ва брендҳо метавонанд ҳамчун моликияти дигарон даъво карда шаванд.

Ҳуҷҷатҳо / Сарчашмаҳо

Интерфейсҳои хотираи берунии intel Intel Stratix 10 FPGA IP Design Example [pdf] Дастури корбар Интерфейсҳои хотираи беруна Intel Stratix 10 FPGA IP Design Exampле, беруна, хотираи интерфейсҳои Intel Stratix 10 FPGA IP Design Example, Intel Stratix 10 FPGA IP Design Example, 10 FPGA IP Design Example

Иқтибосҳо

• Дастури корбар