బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP డిజైన్ ఎక్స్ample
డిజైన్ ఎక్స్ample బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం త్వరిత ప్రారంభ మార్గదర్శిని Intel® Stratix® 10 FPGA IP
కొత్త ఇంటర్ఫేస్ మరియు మరింత ఆటోమేటెడ్ డిజైన్ మాజీampIntel® Stratix® 10 బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం le ఫ్లో అందుబాటులో ఉంది. మాజీampపారామీటర్ ఎడిటర్‌లోని le డిజైన్స్ ట్యాబ్ సంశ్లేషణ మరియు అనుకరణ యొక్క సృష్టిని పేర్కొనడానికి మిమ్మల్ని అనుమతిస్తుంది file మీ EMIF IPని ధృవీకరించడానికి మీరు ఉపయోగించగల సెట్లు. మీరు మాజీని సృష్టించవచ్చుampఇంటెల్ FPGA డెవలప్‌మెంట్ కిట్ లేదా మీరు రూపొందించే ఏదైనా EMIF IP కోసం ప్రత్యేకంగా డిజైన్ చేయండి.
మూర్తి 1. సాధారణ డిజైన్ Example వర్క్‌ఫ్లోస్
మూర్తి 2. EMIF ఉదాampఇంటెల్ స్ట్రాటిక్స్ 10 డెవలప్‌మెంట్ కిట్‌తో డిజైన్
EMIF ప్రాజెక్ట్‌ను సృష్టిస్తోంది
Intel Quartus® Prime సాఫ్ట్‌వేర్ వెర్షన్ 17.1 మరియు తరువాతి కోసం, మీరు EMIF IP మరియు డిజైన్ ఎక్స్‌ని రూపొందించే ముందు తప్పనిసరిగా Intel Quartus Prime ప్రాజెక్ట్‌ని సృష్టించాలిample.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌ను ప్రారంభించి, ఎంచుకోండి File ➤ కొత్త ప్రాజెక్ట్ విజార్డ్. తదుపరి క్లిక్ చేయండి.
- మీరు సృష్టించాలనుకుంటున్న ప్రాజెక్ట్ కోసం డైరెక్టరీని మరియు nmeని పేర్కొనండి. తదుపరి క్లిక్ చేయండి.
- ఖాళీ ప్రాజెక్ట్ ఎంచుకోబడిందని ధృవీకరించండి. రెండు సార్లు తదుపరి క్లిక్ చేయండి.
- పేరు ఫిల్టర్ కింద, పరికరం పార్ట్ నంబర్‌ను టైప్ చేయండి.
- అందుబాటులో ఉన్న పరికరాల క్రింద, తగిన పరికరాన్ని ఎంచుకోండి.
- ముగించు క్లిక్ చేయండి.
EMIF IPని రూపొందించడం మరియు కాన్ఫిగర్ చేయడం
EMIF IPని ఎలా రూపొందించాలో మరియు కాన్ఫిగర్ చేయాలో క్రింది దశలు వివరిస్తాయి. ఈ వాక్‌త్రూ DDR4 ఇంటర్‌ఫేస్‌ను సృష్టిస్తుంది, కానీ ఇతర ప్రోటోకాల్‌ల కోసం దశలు సమానంగా ఉంటాయి.
- IP కేటలాగ్ విండోలో, Intel Stratix 10 బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లను ఎంచుకోండి. (IP కేటలాగ్ విండో కనిపించకపోతే, ఎంచుకోండి View ➤ యుటిలిటీ విండోస్ ➤ IP కేటలాగ్.)
- IP పారామీటర్ ఎడిటర్‌లో, EMIF IP కోసం ఎంటిటీ పేరును అందించండి (మీరు ఇక్కడ అందించే పేరు file IP కోసం పేరు) మరియు డైరెక్టరీని పేర్కొనండి. సృష్టించు క్లిక్ చేయండి.
- పారామీటర్ ఎడిటర్ బహుళ ట్యాబ్‌లను కలిగి ఉంది, ఇక్కడ మీరు మీ EMIF అమలును ప్రతిబింబించేలా పారామితులను కాన్ఫిగర్ చేయాలి:
Intel Stratix 10 EMIF పారామీటర్ ఎడిటర్ మార్గదర్శకాలు
పట్టిక 1. EMIF పారామీటర్ ఎడిటర్ మార్గదర్శకాలు
| పారామీటర్ ఎడిటర్ ట్యాబ్ | మార్గదర్శకాలు |
| జనరల్ | కింది పారామితులు సరిగ్గా నమోదు చేయబడిందని నిర్ధారించుకోండి:
• పరికరం కోసం స్పీడ్ గ్రేడ్. • మెమరీ క్లాక్ ఫ్రీక్వెన్సీ. • PLL రిఫరెన్స్ క్లాక్ ఫ్రీక్వెన్సీ. |
| జ్ఞాపకశక్తి | • పారామితులను నమోదు చేయడానికి మీ మెమరీ పరికరం కోసం డేటా షీట్‌ను చూడండి జ్ఞాపకశక్తి ట్యాబ్.
• మీరు ALERT# పిన్ కోసం నిర్దిష్ట స్థానాన్ని కూడా నమోదు చేయాలి. (DDR4 మెమరీ ప్రోటోకాల్‌కు మాత్రమే వర్తిస్తుంది.) |
| మెమ్ I/O | • ప్రారంభ ప్రాజెక్ట్ పరిశోధనల కోసం, మీరు డిఫాల్ట్ సెట్టింగ్‌లను ఉపయోగించవచ్చు
మెమ్ I/O ట్యాబ్. • అధునాతన డిజైన్ ధ్రువీకరణ కోసం, మీరు సరైన ముగింపు సెట్టింగ్‌లను పొందేందుకు బోర్డు అనుకరణను నిర్వహించాలి. |
| FPGA I/O | • ప్రారంభ ప్రాజెక్ట్ పరిశోధనల కోసం, మీరు డిఫాల్ట్ సెట్టింగ్‌లను ఉపయోగించవచ్చు
FPGA I/O ట్యాబ్. • అధునాతన డిజైన్ ధ్రువీకరణ కోసం, మీరు తగిన I/O ప్రమాణాలను ఎంచుకోవడానికి అనుబంధిత IBIS మోడల్‌లతో బోర్డు అనుకరణను నిర్వహించాలి. |
| మేమ్ టైమింగ్ | • ప్రారంభ ప్రాజెక్ట్ పరిశోధనల కోసం, మీరు డిఫాల్ట్ సెట్టింగ్‌లను ఉపయోగించవచ్చు
మేమ్ టైమింగ్ ట్యాబ్. • అధునాతన డిజైన్ ధ్రువీకరణ కోసం, మీరు మీ మెమరీ పరికరం యొక్క డేటా షీట్ ప్రకారం పారామితులను నమోదు చేయాలి. |
| బోర్డు | • ప్రారంభ ప్రాజెక్ట్ పరిశోధనల కోసం, మీరు డిఫాల్ట్ సెట్టింగ్‌లను ఉపయోగించవచ్చు
బోర్డు ట్యాబ్. • అధునాతన డిజైన్ ధ్రువీకరణ మరియు ఖచ్చితమైన సమయ ముగింపు కోసం, మీరు ఖచ్చితమైన ఇంటర్‌సింబల్ ఇంటర్‌ఫరెన్స్ (ISI)/ క్రాస్‌స్టాక్ మరియు బోర్డ్ మరియు ప్యాకేజీ స్కే సమాచారాన్ని పొందేందుకు బోర్డు అనుకరణను నిర్వహించాలి మరియు దానిని నమోదు చేయాలి బోర్డు ట్యాబ్. |
| కంట్రోలర్ | మీ మెమరీ కంట్రోలర్ కోసం కావలసిన కాన్ఫిగరేషన్ మరియు ప్రవర్తన ప్రకారం కంట్రోలర్ పారామితులను సెట్ చేయండి. |
| డయాగ్నోస్టిక్స్ | మీరు పారామితులను ఉపయోగించవచ్చు డయాగ్నోస్టిక్స్ మీ మెమరీ ఇంటర్‌ఫేస్‌ని పరీక్షించడంలో మరియు డీబగ్గింగ్ చేయడంలో సహాయపడే ట్యాబ్. |
| Exampలే డిజైన్స్ | ది Exampలే డిజైన్స్ టాబ్ మీరు డిజైన్ ex రూపొందించడానికి అనుమతిస్తుందిampసంశ్లేషణ మరియు అనుకరణ కోసం les. రూపొందించిన డిజైన్ మాజీample అనేది EMIF IP మరియు మెమరీ ఇంటర్‌ఫేస్‌ను ధృవీకరించడానికి యాదృచ్ఛిక ట్రాఫిక్‌ను రూపొందించే డ్రైవర్‌తో కూడిన పూర్తి EMIF సిస్టమ్. |
వ్యక్తిగత పారామితులపై వివరణాత్మక సమాచారం కోసం, Intel Stratix 10 ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్‌ల IP యూజర్ గైడ్‌లో మీ మెమరీ ప్రోటోకాల్ కోసం తగిన అధ్యాయాన్ని చూడండి.
సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example
Intel Stratix 10 డెవలప్‌మెంట్ కిట్ కోసం, చాలా వరకు Intel Stratix 10 EMIF IP సెట్టింగ్‌లను వాటి డిఫాల్ట్ విలువల్లో ఉంచడం సరిపోతుంది. సంశ్లేషణ చేయదగిన డిజైన్‌ను రూపొందించడానికి మాజీample, ఈ దశలను అనుసరించండి:
- డయాగ్నోస్టిక్స్ ట్యాబ్‌లో, అందుబాటులో ఉన్న డీబగ్గింగ్ ఫీచర్‌లకు ప్రాప్యతను అందించడానికి EMIF డీబగ్ టూల్‌కిట్/ఆన్-చిప్ డీబగ్ పోర్ట్ మరియు ఇన్-సిస్టమ్-సోర్సెస్-అండ్-ప్రోబ్‌లను ప్రారంభించండి.
- మాజీలోample డిజైన్స్ ట్యాబ్, సింథసిస్ బాక్స్ తనిఖీ చేయబడిందని నిర్ధారించుకోండి.
- EMIF IPని కాన్ఫిగర్ చేసి, Exని రూపొందించు క్లిక్ చేయండిample విండో ఎగువ-కుడి మూలలో డిజైన్.
- EMIF డిజైన్ కోసం డైరెక్టరీని పేర్కొనండి example మరియు సరి క్లిక్ చేయండి. EMIF డిజైన్ యొక్క విజయవంతమైన తరం మాజీample కింది వాటిని సృష్టిస్తుంది fileqii డైరెక్టరీ క్రింద సెట్ చేయబడింది.
మూర్తి 3. రూపొందించబడిన సింథసైజబుల్ డిజైన్ Example File నిర్మాణం
గమనిక: మీరు సిమ్యులేషన్ లేదా సింథసిస్ చెక్‌బాక్స్‌ని ఎంచుకోకుంటే, డెస్టినేషన్ డైరెక్టరీ ప్లాట్‌ఫారమ్ డిజైనర్ డిజైన్‌ను కలిగి ఉంటుంది files, ఇవి ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ ద్వారా నేరుగా సంకలనం చేయబడవు, కానీ కావచ్చు viewed లేదా ప్లాట్‌ఫారమ్ డిజైనర్ క్రింద సవరించబడింది. ఈ పరిస్థితిలో మీరు సంశ్లేషణ మరియు అనుకరణను రూపొందించడానికి క్రింది ఆదేశాలను అమలు చేయవచ్చు file సెట్లు.
- కంపైల్ చేయదగిన ప్రాజెక్ట్‌ను సృష్టించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_qii_design.tcl స్క్రిప్ట్‌ని అమలు చేయాలి.
- అనుకరణ ప్రాజెక్ట్‌ను రూపొందించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_sim_design.tcl స్క్రిప్ట్‌ని అమలు చేయాలి.
సంబంధిత సమాచారం
- సంశ్లేషణ Example డిజైన్ పేజీ 19లో
- DDR10 కోసం Intel Stratix 3 EMIF IP పారామీటర్ వివరణలు
- DDR10 కోసం Intel Stratix 4 EMIF IP పారామీటర్ వివరణలు
- QDRII/II+/Xtreme కోసం Intel Stratix 10 EMIF IP పారామీటర్ వివరణలు
- QDR-IV కోసం Intel Stratix 10 EMIF IP పారామీటర్ వివరణలు
- RLDRAM కోసం Intel Stratix 10 EMIF IP పారామీటర్ వివరణలు 3
EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le
Intel Stratix 10 డెవలప్‌మెంట్ కిట్ కోసం, చాలా వరకు Intel Stratix 10 EMIF IP సెట్టింగ్‌లను వాటి డిఫాల్ట్ విలువల్లో ఉంచడం సరిపోతుంది. డిజైన్‌ను రూపొందించడానికి మాజీample కోసం
అనుకరణ, ఈ దశలను అనుసరించండి:
- డయాగ్నోస్టిక్స్ ట్యాబ్‌లో, మీరు రెండు కాలిబ్రేషన్ మోడ్‌ల మధ్య ఎంచుకోవచ్చు: స్కిప్ కాలిబ్రేషన్ మరియు ఫుల్ కాలిబ్రేషన్. (ఈ మోడ్‌ల వివరాల కోసం, ఈ అధ్యాయంలో తర్వాత అనుకరణ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్ చూడండి.) అనుకరణ సమయాన్ని తగ్గించడానికి, వేగవంతమైన అనుకరణ కోసం నైరూప్య PHYని ఎంచుకోండి.
- మాజీలోample డిజైన్స్ ట్యాబ్, సిమ్యులేషన్ బాక్స్ తనిఖీ చేయబడిందని నిర్ధారించుకోండి. అవసరమైన సిమ్యులేషన్ HDL ఆకృతిని కూడా ఎంచుకోండి, వెరిలాగ్ లేదా VHDL.
- EMIF IPని కాన్ఫిగర్ చేసి, Exని రూపొందించు క్లిక్ చేయండిample విండో ఎగువ-కుడి మూలలో డిజైన్.
- EMIF డిజైన్ కోసం డైరెక్టరీని పేర్కొనండి example మరియు సరి క్లిక్ చేయండి.
EMIF డిజైన్ యొక్క విజయవంతమైన తరం మాజీample బహుళ సృష్టిస్తుంది file sim/ed_sim డైరెక్టరీ క్రింద వివిధ మద్దతు ఉన్న సిమ్యులేటర్‌ల కోసం సెట్ చేస్తుంది.
మూర్తి 4. జనరేటెడ్ సిమ్యులేషన్ డిజైన్ Example File నిర్మాణం
గమనిక: మీరు సిమ్యులేషన్ లేదా సింథసిస్ చెక్‌బాక్స్‌ని ఎంచుకోకుంటే, డెస్టినేషన్ డైరెక్టరీ ప్లాట్‌ఫారమ్ డిజైనర్ డిజైన్‌ను కలిగి ఉంటుంది files, ఇవి ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ ద్వారా నేరుగా సంకలనం చేయబడవు, కానీ కావచ్చు viewed లేదా ప్లాట్‌ఫారమ్ డిజైనర్ క్రింద సవరించబడింది. ఈ పరిస్థితిలో మీరు సంశ్లేషణ మరియు అనుకరణను రూపొందించడానికి క్రింది ఆదేశాలను అమలు చేయవచ్చు file సెట్లు.
- కంపైల్ చేయదగిన ప్రాజెక్ట్‌ను సృష్టించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_qii_design.tcl స్క్రిప్ట్‌ని అమలు చేయాలి.
- అనుకరణ ప్రాజెక్ట్‌ను రూపొందించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_sim_design.tcl స్క్రిప్ట్‌ని అమలు చేయాలి.
సంబంధిత సమాచారం
• అనుకరణ Example డిజైన్ ఆన్
• Intel Stratix 10 EMIF IP – మెమరీ IPని అనుకరించడం
• అనుకరణ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్ ఆన్
అనుకరణ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్
బాహ్య మెమరీ ఇంటర్ఫేస్ అనుకరణ కోసం, మీరు IP జనరేషన్ సమయంలో డయాగ్నోస్టిక్స్ ట్యాబ్‌లో స్కిప్ క్యాలిబ్రేషన్ లేదా పూర్తి క్రమాంకనం ఎంచుకోవచ్చు.
EMIF అనుకరణ నమూనాలు
ఈ పట్టిక స్కిప్ క్రమాంకనం మరియు పూర్తి అమరిక నమూనాల లక్షణాలను పోల్చింది.
పట్టిక 2. EMIF అనుకరణ నమూనాలు: స్కిప్ కాలిబ్రేషన్ వర్సెస్ పూర్తి క్రమాంకనం
| క్రమాంకనం దాటవేయి | పూర్తి క్రమాంకనం |
| వినియోగదారు లాజిక్‌పై దృష్టి సారించే సిస్టమ్-స్థాయి అనుకరణ. | క్రమాంకనంపై దృష్టి సారించే మెమరీ ఇంటర్ఫేస్ అనుకరణ. |
| క్రమాంకనం యొక్క వివరాలు సంగ్రహించబడలేదు. | అందరినీ సంగ్రహిస్తుందిtagక్రమాంకనం యొక్క es. |
| డేటాను నిల్వ చేయడానికి మరియు తిరిగి పొందగల సామర్థ్యాన్ని కలిగి ఉంటుంది. | లెవలింగ్, పర్-బిట్ డెస్క్యూ మొదలైనవాటిని కలిగి ఉంటుంది. |
| ఖచ్చితమైన సామర్థ్యాన్ని సూచిస్తుంది. | |
| బోర్డు వక్రీకరణను పరిగణించదు. | |
RTL సిమ్యులేషన్ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్
ఈ పట్టిక EMIF అనుకరణ మరియు హార్డ్‌వేర్ అమలు మధ్య కీలక వ్యత్యాసాలను హైలైట్ చేస్తుంది.
టేబుల్ 3. EMIF RTL సిమ్యులేషన్ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్
| RTL అనుకరణ | హార్డ్‌వేర్ అమలు |
| Nios® ప్రారంభించడం మరియు అమరిక కోడ్ సమాంతరంగా అమలు చేయబడతాయి. | Nios ప్రారంభించడం మరియు క్రమాంకనం కోడ్ వరుసగా అమలు. |
| ఇంటర్‌ఫేస్‌లు సిమ్యులేషన్‌లో ఏకకాలంలో కాల్_డన్ సిగ్నల్ సిగ్నల్‌ను నిర్ధారిస్తాయి. | ఫిట్టర్ కార్యకలాపాలు క్రమాంకనం యొక్క క్రమాన్ని నిర్ణయిస్తాయి మరియు ఇంటర్‌ఫేస్‌లు ఏకకాలంలో cal_doneని నిర్ధారించవు. |
మీరు మీ డిజైన్ అప్లికేషన్ కోసం ట్రాఫిక్ నమూనాల ఆధారంగా RTL అనుకరణలను అమలు చేయాలి. RTL అనుకరణ PCB ట్రేస్ జాప్యాలను మోడల్ చేయదని గమనించండి, ఇది RTL అనుకరణ మరియు హార్డ్‌వేర్ అమలు మధ్య జాప్యంలో వ్యత్యాసాన్ని కలిగిస్తుంది.
మోడల్‌సిమ్‌తో బాహ్య మెమరీ ఇంటర్ఫేస్ IPని అనుకరించడం
ఈ విధానం EMIF డిజైన్ మాజీని ఎలా అనుకరించాలో చూపిస్తుందిample.
- మెంటర్ గ్రాఫిక్స్* మోడల్‌సిమ్ సాఫ్ట్‌వేర్‌ను ప్రారంభించి, ఎంచుకోండి File ➤ డైరెక్టరీని మార్చండి. రూపొందించబడిన డిజైన్ ఎక్స్‌లోని sim/ed_sim/మెంటర్ డైరెక్టరీకి నావిగేట్ చేయండిample ఫోల్డర్.
- ట్రాన్స్క్రిప్ట్ విండో స్క్రీన్ దిగువన ప్రదర్శించబడిందని ధృవీకరించండి. ట్రాన్స్క్రిప్ట్ విండో కనిపించకపోతే, క్లిక్ చేయడం ద్వారా దాన్ని ప్రదర్శించండి View ➤ ట్రాన్స్క్రిప్ట్.
- ట్రాన్స్క్రిప్ట్ విండోలో, source msim_setup.tclని అమలు చేయండి.
- సోర్స్ msim_setup.tcl రన్ అయిన తర్వాత, ట్రాన్స్క్రిప్ట్ విండోలో ld_debugని రన్ చేయండి.
- ld_debug అమలు పూర్తయిన తర్వాత, Objects విండో ప్రదర్శించబడిందని ధృవీకరించండి. ఆబ్జెక్ట్స్ విండో కనిపించకపోతే, దాన్ని క్లిక్ చేయడం ద్వారా ప్రదర్శించండి View ➤ వస్తువులు.
- ఆబ్జెక్ట్స్ విండోలో, రైట్‌క్లిక్ చేసి, యాడ్ వేవ్ ఎంచుకోవడం ద్వారా మీరు సిమ్యులేట్ చేయాలనుకుంటున్న సిగ్నల్‌లను ఎంచుకోండి.
- మీరు అనుకరణ కోసం సిగ్నల్‌లను ఎంచుకోవడం పూర్తి చేసిన తర్వాత, VTranscript విండోలో రన్-ఆల్‌ని అమలు చేయండి. ఇది పూర్తయ్యే వరకు అనుకరణ నడుస్తుంది.
- అనుకరణ కనిపించకపోతే, క్లిక్ చేయండి View ➤ వేవ్.
సంబంధిత సమాచారం
Intel Stratix 10 EMIF IP – మెమరీ IPని అనుకరించడం
Intel Stratix 10 EMIF IP కోసం పిన్ ప్లేస్‌మెంట్
ఈ అంశం పిన్ ప్లేస్‌మెంట్ కోసం మార్గదర్శకాలను అందిస్తుంది.
పైగాview
Intel Stratix 10 FPGAలు క్రింది నిర్మాణాన్ని కలిగి ఉన్నాయి:
- ప్రతి పరికరం 2 మరియు 3 I/O నిలువు వరుసలను కలిగి ఉంటుంది.
- ప్రతి I/O నిలువు వరుస గరిష్టంగా 12 I/O బ్యాంకులను కలిగి ఉంటుంది.
- ప్రతి I/O బ్యాంక్ 4 లేన్‌లను కలిగి ఉంటుంది.
- ప్రతి లేన్‌లో 12 సాధారణ ప్రయోజన I/O (GPIO) పిన్‌లు ఉంటాయి.
సాధారణ పిన్ మార్గదర్శకాలు
కింది పాయింట్లు సాధారణ పిన్ మార్గదర్శకాలను అందిస్తాయి:
- ఇచ్చిన బాహ్య మెమరీ ఇంటర్ఫేస్ కోసం పిన్‌లు ఒకే I/O నిలువు వరుసలో ఉన్నాయని నిర్ధారించుకోండి.
- బహుళ బ్యాంకులను విస్తరించే ఇంటర్‌ఫేస్‌లు తప్పనిసరిగా కింది అవసరాలను తీర్చాలి:
- బ్యాంకులు ఒకదానికొకటి ప్రక్కనే ఉండాలి. ప్రక్కనే ఉన్న బ్యాంకుల సమాచారం కోసం, Intel Stratix 10 ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్‌ల IP యూజర్ గైడ్‌ని చూడండి.
- జాప్యాన్ని తగ్గించడానికి చిరునామా మరియు కమాండ్ బ్యాంక్ తప్పనిసరిగా సెంటర్ బ్యాంక్‌లో ఉండాలి. మెమరీ ఇంటర్ఫేస్ సరి సంఖ్యలో బ్యాంకులను ఉపయోగిస్తే, చిరునామా మరియు కమాండ్ బ్యాంక్ రెండు సెంటర్ బ్యాంక్‌లలో దేనిలోనైనా ఉండవచ్చు.
- ఉపయోగించని పిన్‌లను సాధారణ-ప్రయోజన I/O పిన్‌లుగా ఉపయోగించవచ్చు.
- అన్ని చిరునామా మరియు కమాండ్ మరియు అనుబంధిత పిన్‌లు తప్పనిసరిగా ఒకే బ్యాంకులో ఉండాలి.
- చిరునామా మరియు కమాండ్ మరియు డేటా పిన్‌లు క్రింది షరతులలో బ్యాంక్‌ను పంచుకోవచ్చు:
- చిరునామా మరియు కమాండ్ మరియు డేటా పిన్‌లు I/O లేన్‌ను పంచుకోలేవు.
- డేటా పిన్‌ల కోసం చిరునామా మరియు కమాండ్ బ్యాంక్‌లో ఉపయోగించని I/O లేన్ మాత్రమే ఉపయోగించబడుతుంది.
టేబుల్ 4. సాధారణ పిన్ పరిమితులు
| సిగ్నల్ రకం | నిర్బంధం |
| డేటా స్ట్రోబ్ | DQ సమూహానికి చెందిన అన్ని సిగ్నల్‌లు తప్పనిసరిగా ఒకే I/O లేన్‌లో ఉండాలి. |
| డేటా | సంబంధిత DQ పిన్‌లు తప్పనిసరిగా అదే I/O లేన్‌లో ఉండాలి. ద్విదిశాత్మక డేటా లైన్‌లకు మద్దతు ఇవ్వని ప్రోటోకాల్‌ల కోసం, రీడ్ సిగ్నల్‌లను రైట్ సిగ్నల్‌ల నుండి విడిగా సమూహం చేయాలి. |
| చిరునామా మరియు ఆదేశం | చిరునామా మరియు కమాండ్ పిన్‌లు తప్పనిసరిగా I/O బ్యాంక్‌లోని ముందే నిర్వచించబడిన ప్రదేశాలలో ఉండాలి. |
ప్రక్కనే ఉన్న బ్యాంకులు
బ్యాంకులు ప్రక్కనే ఉన్నట్లు పరిగణించబడాలంటే, అవి తప్పనిసరిగా అదే I/O కాలమ్‌లో ఉండాలి, బ్యాంకులు ప్రక్కనే ఉన్నాయో లేదో తెలుసుకోవడానికి, స్ట్రాటిక్స్ 10 జనరల్ పర్పస్ Iలో ఉన్న స్ట్రాటిక్స్ 10 పరికరాల విభాగంలోని మాడ్యులర్ I/O బ్యాంక్‌ల స్థానం మరియు పిన్ కౌంట్‌లను చూడండి. /ఓ
వినియోగదారు గైడ్.
స్ట్రాటిక్స్ 10 జనరల్ పర్పస్ I/O యూజర్ గైడ్‌లోని పట్టికలను సూచించేటప్పుడు, చూపిన అన్ని బ్యాంకులు పక్కపక్కనే ఉన్నాయని భావించడం సురక్షితం, ఒకవేళ ' – ' గుర్తు ఉంటే తప్ప; a ' – ' చిహ్నం ప్యాకేజీ కోసం బ్యాంక్ బాండ్ అవుట్ చేయబడలేదని సూచిస్తుంది.
పిన్ అసైన్‌మెంట్‌లు
అన్ని EMIF I/O పిన్‌ల కోసం స్థానాలను గుర్తించడానికి మీరు మీ పరికరం కోసం పిన్ పట్టికను సూచించాలి. పిన్ టేబుల్‌ని సూచించేటప్పుడు, బ్యాంక్ నంబర్‌లు, I/O బ్యాంక్ సూచికలు మరియు పిన్ పేర్లు అందించబడతాయి. మీరు Intel FPGAలో ఉన్న స్ట్రాటిక్స్ 10 స్కీమ్ టేబుల్‌లో చిరునామా మరియు కమాండ్ పిన్‌ల కోసం పిన్ సూచికలను కనుగొనవచ్చు. webసైట్. మీరు పిన్ అసైన్‌మెంట్‌లను వివిధ మార్గాల్లో చేయవచ్చు. సిఫార్సు చేయబడిన విధానం ఏమిటంటే కొన్ని ఇంటర్ఫేస్ సిగ్నల్‌లను మాన్యువల్‌గా నిరోధించడం మరియు మిగిలిన వాటిని ఇంటెల్ క్వార్టస్ ప్రైమ్ ఫిట్టర్ నిర్వహించేలా చేయడం. ఈ పద్ధతిలో కొన్ని ఇంటర్ఫేస్ పిన్‌ల కోసం చట్టపరమైన స్థానాలను కనుగొనడానికి పిన్ టేబుల్‌లను సంప్రదించడం మరియు వాటిని .qsf ద్వారా కేటాయించడం ఉంటుంది. file అది EMIF డిజైన్‌తో రూపొందించబడింది example. I/O ప్లేస్‌మెంట్ యొక్క ఈ పద్ధతి కోసం, మీరు క్రింది సంకేతాలను తప్పనిసరిగా పరిమితం చేయాలి:
- CK0
- ఒక్కో సమూహానికి ఒక DQS పిన్
- PLL సూచన గడియారం
- RZQ
పై పరిమితుల ఆధారంగా, ఇంటెల్ క్వార్టస్ ప్రైమ్ ఫిట్టర్ ప్రతి లేన్‌లో అవసరమైన విధంగా పిన్‌లను తిప్పుతుంది. కింది బొమ్మ ఒక మాజీని వివరిస్తుందిampకింది ఎంపికలతో DDR3 x72 ఇంటర్ఫేస్ కోసం పిన్ అసైన్‌మెంట్‌లు:
- చిరునామా మరియు కమాండ్ పిన్ బ్యాంక్ 2Mలో ఉంచబడ్డాయి మరియు 3 లేన్‌లు అవసరం.
- CK0 బ్యాంక్ 8Mలో పిన్ 2కి పరిమితం చేయబడింది.
- PLL రిఫరెన్స్ క్లాక్ పిన్‌లు బ్యాంక్ 24Mలో 25 మరియు 2 పిన్‌లకు పరిమితం చేయబడ్డాయి.
- RZQ బ్యాంక్ 26Mలో పిన్ 2కి పరిమితం చేయబడింది.
- 2N, 2M మరియు 2L బ్యాంక్‌లలో డేటా ఉంచబడుతుంది మరియు 9 లేన్‌లు అవసరం.
- DQS సమూహాలు 1-4 బ్యాంకు 2Nలో ఉంచబడ్డాయి.
- DQS గ్రూప్ 0 బ్యాంక్ 2Mలో ఉంచబడింది.
- DQS సమూహాలు 5-8 బ్యాంకు 2Lలో ఉంచబడ్డాయి.
మూర్తి 5. పిన్ అసైన్‌మెంట్‌లు ఉదాample: DDR3 x73 ఇంటర్ఫేస్
ఇందులో మాజీample, బ్యాంక్ 0Mలో CK8ని పిన్ 2కి పరిమితం చేయడానికి, మీరు ఈ క్రింది పంక్తిని .qsfకి జోడిస్తారు file, తగిన పిన్ పట్టిక ఆధారంగా:
పై పిన్ అసైన్‌మెంట్ ఫార్మాట్ అన్ని పిన్‌లకు వర్తించవచ్చు:
సంబంధిత సమాచారం
- Intel Stratix 10 పరికరాలలో మాడ్యులర్ I/O బ్యాంకులు
- ఇంటెల్ స్ట్రాటిక్స్ 10 EMIF IP DDR3
- DDR10 కోసం Intel Stratix 4 EMIF IP
- QDRII/II+/Xtreme కోసం Intel Stratix 10 EMIF IP
- QDR-IV కోసం Intel Stratix 10 EMIF IP
- RLDRAM 10 కోసం ఇంటెల్ స్ట్రాటిక్స్ 3 EMIF IP
Intel Stratix 10 EMIF డిజైన్ ఎక్స్‌ని కంపైల్ చేయడం మరియు ప్రోగ్రామింగ్ చేయడంample
మీరు .qsfలో అవసరమైన పిన్ అసైన్‌మెంట్‌లను చేసిన తర్వాత file, మీరు డిజైన్ మాజీ కంపైల్ చేయవచ్చుampఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌లో le.
- డిజైన్ ఎక్స్‌ని కలిగి ఉన్న ఇంటెల్ క్వార్టస్ ప్రైమ్ ఫోల్డర్‌కి నావిగేట్ చేయండిample డైరెక్టరీ.
- ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ను తెరవండి file, (.qpf).
- సంకలనాన్ని ప్రారంభించడానికి, ప్రాసెసింగ్ ➤ సంకలనాన్ని ప్రారంభించు క్లిక్ చేయండి. సంకలనం విజయవంతంగా పూర్తి చేయడం వలన .sof ఉత్పత్తి అవుతుంది file, ఇది హార్డ్‌వేర్‌పై అమలు చేయడానికి డిజైన్‌ను అనుమతిస్తుంది.
- కంపైల్ చేయబడిన డిజైన్‌తో మీ పరికరాన్ని ప్రోగ్రామ్ చేయడానికి, టూల్స్ ➤ ప్రోగ్రామర్‌ని క్లిక్ చేయడం ద్వారా ప్రోగ్రామర్‌ని తెరవండి.
- ప్రోగ్రామర్‌లో, మద్దతు ఉన్న పరికరాలను గుర్తించడానికి ఆటో డిటెక్ట్ క్లిక్ చేయండి.
- Intel Stratix 10 పరికరాన్ని ఎంచుకుని, ఆపై మార్చు ఎంచుకోండి File.
- జనరేట్ చేయబడిన ed_synth.sofకి నావిగేట్ చేయండి file మరియు ఓపెన్ ఎంచుకోండి.
- Intel Stratix 10 పరికరాన్ని ప్రోగ్రామింగ్ చేయడం ప్రారంభించడానికి ప్రారంభం క్లిక్ చేయండి. పరికరం విజయవంతంగా ప్రోగ్రామ్ చేయబడినప్పుడు, విండో యొక్క ఎగువ-కుడి వైపున ఉన్న ప్రోగ్రెస్ బార్ 100% (విజయవంతం) అని సూచించాలి.
Intel Stratix 10 EMIF డిజైన్ ఎక్స్‌ని డీబగ్గింగ్ చేస్తోందిample
బాహ్య మెమరీ ఇంటర్ఫేస్ డిజైన్‌లను డీబగ్గింగ్ చేయడంలో సహాయం చేయడానికి EMIF డీబగ్ టూల్‌కిట్ అందుబాటులో ఉంది. రీడ్ మరియు రైట్ మార్జిన్‌లను ప్రదర్శించడానికి మరియు కంటి రేఖాచిత్రాలను రూపొందించడానికి టూల్‌కిట్ మిమ్మల్ని అనుమతిస్తుంది. మీరు Intel Stratix 10 డెవలప్‌మెంట్ కిట్‌ను ప్రోగ్రామ్ చేసిన తర్వాత, మీరు EMIF డీబగ్ టూల్‌కిట్‌ని ఉపయోగించి దాని ఆపరేషన్‌ను ధృవీకరించవచ్చు.
- EMIF డీబగ్ టూల్‌కిట్‌ని ప్రారంభించడానికి, టూల్స్ ➤ సిస్టమ్ డీబగ్గింగ్ టూల్స్ ➤ ఎక్స్‌టర్నల్ మెమరీ ఇంటర్ఫేస్ టూల్‌కిట్‌కి నావిగేట్ చేయండి.
- కనెక్షన్లను ప్రారంభించు క్లిక్ చేయండి.
- పరికరానికి ప్రాజెక్ట్ లింక్ క్లిక్ చేయండి. ఒక విండో కనిపిస్తుంది; సరైన పరికరం ఎంచుకోబడిందని మరియు సరైనది .sof అని ధృవీకరించండి file ఎంపిక చేయబడింది.
- మెమరీ ఇంటర్ఫేస్ కనెక్షన్‌ని సృష్టించు క్లిక్ చేయండి. సరే క్లిక్ చేయడం ద్వారా డిఫాల్ట్ సెట్టింగ్‌లను ఆమోదించండి.
Intel Stratix 10 డెవలప్‌మెంట్ కిట్ ఇప్పుడు EMIF డీబగ్ టూల్‌కిట్‌తో పనిచేయడానికి సెటప్ చేయబడింది మరియు మీరు సంబంధిత ఎంపికపై డబుల్-క్లిక్ చేయడం ద్వారా కింది నివేదికలలో దేనినైనా రూపొందించవచ్చు:
- క్రమాంకనం మళ్లీ అమలు చేయండి. ప్రతి DQ/DQS పిన్ కోసం మార్జిన్‌లతో పాటు ప్రతి DQ/DQS సమూహానికి అమరిక స్థితిని సంగ్రహించే క్రమాంకన నివేదికను రూపొందిస్తుంది.
- డ్రైవర్ మార్జినింగ్. I/O పిన్‌కి రీడ్ అండ్ రైట్ మార్జిన్‌లను సంగ్రహించే నివేదికను రూపొందిస్తుంది. ఇది అమరిక మార్జినింగ్ నుండి భిన్నంగా ఉంటుంది, ఎందుకంటే డ్రైవర్ మార్జినింగ్ క్రమాంకనం సమయంలో కాకుండా వినియోగదారు మోడ్ ట్రాఫిక్ సమయంలో సంగ్రహించబడుతుంది
- కంటి రేఖాచిత్రాన్ని రూపొందించండి. కాలిబ్రేషన్ డేటా నమూనాల ఆధారంగా ప్రతి DQ పిన్ కోసం కంటి రేఖాచిత్రాలను చదవడం మరియు వ్రాయడం రూపొందిస్తుంది.
- రద్దును క్రమాంకనం చేయండి. వేర్వేరు ముగింపు విలువలను స్వీప్ చేస్తుంది మరియు ప్రతి ముగింపు విలువ అందించే మార్జిన్‌లను నివేదిస్తుంది. మెమరీ ఇంటర్ఫేస్ కోసం సరైన ముగింపును ఎంచుకోవడంలో సహాయపడటానికి ఈ లక్షణాన్ని ఉపయోగించండి.
సంబంధిత సమాచారం
Intel Stratix 10 EMIF IP డీబగ్గింగ్
డిజైన్ ఎక్స్ample బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం వివరణ Intel Stratix 10 FPGA IP
మీరు మీ EMIF IPని పారామితి చేసి మరియు రూపొందించినప్పుడు, సిస్టమ్ అనుకరణ మరియు సంశ్లేషణ కోసం డైరెక్టరీలను సృష్టిస్తుందని మీరు పేర్కొనవచ్చు file సెట్లు, మరియు ఉత్పత్తి file స్వయంచాలకంగా సెట్ చేస్తుంది. మీరు Ex కింద సిమ్యులేషన్ లేదా సింథసిస్ ఎంచుకుంటేampలే డిజైన్ FileEx లో లుample డిజైన్స్ ట్యాబ్, సిస్టమ్ పూర్తి అనుకరణను సృష్టిస్తుంది file సెట్ లేదా పూర్తి సంశ్లేషణ file మీ ఎంపికకు అనుగుణంగా సెట్ చేయండి.
సంశ్లేషణ Exampలే డిజైన్
సంశ్లేషణ example డిజైన్ దిగువ చిత్రంలో చూపిన ప్రధాన బ్లాక్‌లను కలిగి ఉంది.
- ట్రాఫిక్ జనరేటర్, ఇది సింథసైజ్ చేయగల Avalon®-MM మాజీample డ్రైవర్, ఇది పారామితి చేయబడిన చిరునామాల సంఖ్యకు చదవడం మరియు వ్రాయడం యొక్క నకిలీ-యాదృచ్ఛిక నమూనాను అమలు చేస్తుంది. ట్రాఫిక్ జనరేటర్ మెమరీ నుండి చదివిన డేటాను కూడా పర్యవేక్షిస్తుంది, అది వ్రాసిన డేటాతో సరిపోలుతుందని మరియు లేకపోతే వైఫల్యాన్ని నిర్ధారిస్తుంది.
- మెమరీ ఇంటర్ఫేస్ యొక్క ఉదాహరణ, ఇందులో ఇవి ఉన్నాయి:
- Avalon-MM ఇంటర్ఫేస్ మరియు AFI ఇంటర్ఫేస్ మధ్య మోడరేట్ చేసే మెమరీ కంట్రోలర్.
- PHY, ఇది రీడ్ మరియు రైట్ ఆపరేషన్‌లను నిర్వహించడానికి మెమరీ కంట్రోలర్ మరియు బాహ్య మెమరీ పరికరాల మధ్య ఇంటర్‌ఫేస్‌గా పనిచేస్తుంది.
మూర్తి 6. సంశ్లేషణ Exampలే డిజైన్
మీరు పింగ్ పాంగ్ PHY ఫీచర్‌ని ఉపయోగిస్తుంటే, సింథసిస్ ఎక్స్ample డిజైన్‌లో కింది చిత్రంలో చూపిన విధంగా రెండు స్వతంత్ర కంట్రోలర్‌లు మరియు ఒక సాధారణ PHY ద్వారా రెండు స్వతంత్ర మెమరీ పరికరాలకు ఆదేశాలను జారీ చేసే రెండు ట్రాఫిక్ జనరేటర్‌లు ఉన్నాయి.
మూర్తి 7. సంశ్లేషణ Exampపింగ్ పాంగ్ PHY కోసం డిజైన్
మీరు RLDRAM 3ని ఉపయోగిస్తుంటే, సంశ్లేషణ ex లో ట్రాఫిక్ జనరేటర్ampకింది చిత్రంలో చూపిన విధంగా le డిజైన్ AFIని ఉపయోగించి నేరుగా PHYతో కమ్యూనికేట్ చేస్తుంది.
మూర్తి 8. సంశ్లేషణ Example RLDRAM 3 ఇంటర్‌ఫేస్‌ల కోసం డిజైన్
గమనిక: ఒకటి లేదా అంతకంటే ఎక్కువ PLL షేరింగ్ మోడ్, DLL షేరింగ్ మోడ్ లేదా OCT షేరింగ్ మోడ్ పారామీటర్‌లు నో షేరింగ్ కాకుండా వేరే ఏదైనా విలువకు సెట్ చేయబడితే, సంశ్లేషణ మాజీample డిజైన్‌లో రెండు ట్రాఫిక్ జనరేటర్/మెమరీ ఇంటర్ఫేస్ ఉదంతాలు ఉంటాయి. రెండు ట్రాఫిక్ జనరేటర్/మెమరీ ఇంటర్ఫేస్ ఉదంతాలు పారామీటర్ సెట్టింగ్‌ల ద్వారా నిర్వచించబడిన భాగస్వామ్య PLL/DLL/OCT కనెక్షన్‌ల ద్వారా మాత్రమే సంబంధం కలిగి ఉంటాయి. ట్రాఫిక్ జనరేటర్/మెమరీ ఇంటర్ఫేస్ ఉదంతాలు మీరు మీ స్వంత డిజైన్‌లలో అలాంటి కనెక్షన్లను ఎలా చేయగలరో చూపుతాయి.
గమనిక: ఇంటెల్ క్వార్టస్ ప్రైమ్ స్టాండర్డ్ ఎడిషన్ యూజర్ గైడ్‌లో వివరించిన విధంగా థర్డ్-పార్టీ సింథసిస్ ఫ్లో: థర్డ్-పార్టీ సింథసిస్ అనేది EMIF IPకి మద్దతు ఉన్న ఫ్లో కాదు.
సంబంధిత సమాచారం
సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Exampలే ఆన్
అనుకరణ Exampలే డిజైన్
అనుకరణ example డిజైన్ క్రింది చిత్రంలో చూపిన ప్రధాన బ్లాక్‌లను కలిగి ఉంది.
- సంశ్లేషణ మాజీ యొక్క ఉదాహరణample డిజైన్. మునుపటి విభాగంలో వివరించిన విధంగా, సంశ్లేషణ example డిజైన్ ట్రాఫిక్ జనరేటర్ మరియు మెమరీ ఇంటర్ఫేస్ యొక్క ఉదాహరణను కలిగి ఉంది. వేగవంతమైన అనుకరణకు తగిన చోట ఈ బ్లాక్‌లు వియుక్త అనుకరణ నమూనాలకు డిఫాల్ట్‌గా ఉంటాయి.
- మెమరీ మోడల్, ఇది మెమరీ ప్రోటోకాల్ స్పెసిఫికేషన్‌లకు కట్టుబడి ఉండే సాధారణ నమూనాగా పనిచేస్తుంది. తరచుగా, మెమరీ విక్రేతలు వారి నిర్దిష్ట మెమరీ భాగాల కోసం అనుకరణ నమూనాలను అందిస్తారు, వాటిని మీరు వారి నుండి డౌన్‌లోడ్ చేసుకోవచ్చు. webసైట్లు.
- స్టేటస్ చెకర్, ఇది మొత్తం పాస్ లేదా ఫెయిల్ కండిషన్‌ను సూచించడానికి, బాహ్య మెమరీ ఇంటర్ఫేస్ IP మరియు ట్రాఫిక్ జనరేటర్ నుండి స్టేటస్ సిగ్నల్‌లను పర్యవేక్షిస్తుంది.
మూర్తి 9. అనుకరణ ఉదాampలే డిజైన్
మీరు పింగ్ పాంగ్ PHY ఫీచర్‌ని ఉపయోగిస్తుంటే, సిమ్యులేషన్ ఎక్స్ample డిజైన్‌లో కింది చిత్రంలో చూపిన విధంగా రెండు స్వతంత్ర కంట్రోలర్‌లు మరియు ఒక సాధారణ PHY ద్వారా రెండు స్వతంత్ర మెమరీ పరికరాలకు ఆదేశాలను జారీ చేసే రెండు ట్రాఫిక్ జనరేటర్‌లు ఉన్నాయి.
మూర్తి 10. అనుకరణ ఉదాampపింగ్ పాంగ్ PHY కోసం డిజైన్
మీరు RLDRAM 3ని ఉపయోగిస్తుంటే, అనుకరణలో ట్రాఫిక్ జనరేటర్ ఉదాampకింది చిత్రంలో చూపిన విధంగా le డిజైన్ AFIని ఉపయోగించి నేరుగా PHYతో కమ్యూనికేట్ చేస్తుంది.
మూర్తి 11. అనుకరణ ఉదాample RLDRAM 3 ఇంటర్‌ఫేస్‌ల కోసం డిజైన్
సంబంధిత సమాచారం
EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le
Example డిజైన్స్ ఇంటర్ఫేస్ టాబ్
పారామీటర్ ఎడిటర్‌లో Example డిజైన్స్ ట్యాబ్, ఇది మీ మాజీని పారామీటర్ చేయడానికి మరియు రూపొందించడానికి మిమ్మల్ని అనుమతిస్తుందిampలే డిజైన్స్.ఎల్
అందుబాటులో ఉదాample డిజైన్స్ విభాగం
ఎంచుకోండి డిజైన్ పుల్‌డౌన్ మీకు కావలసిన మాజీని ఎంచుకోవడానికి అనుమతిస్తుందిample డిజైన్. ప్రస్తుతం, EMIF Example డిజైన్ మాత్రమే అందుబాటులో ఉన్న ఎంపిక, మరియు డిఫాల్ట్‌గా ఎంచుకోబడుతుంది.
బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం డాక్యుమెంట్ రివిజన్ చరిత్ర Intel Stratix 10 FPGA IP డిజైన్ ఎక్స్ample యూజర్ గైడ్
| డాక్యుమెంట్ వెర్షన్ | ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్ | మార్పులు |
| 2021.03.29 | 21.1 | • లో Example డిజైన్ త్వరిత ప్రారంభం అధ్యాయం, NCSim* సిమ్యులేటర్‌కు సంబంధించిన సూచనలు తీసివేయబడ్డాయి. |
| 2018.09.24 | 18.1 | • లో నవీకరించబడిన గణాంకాలు సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example మరియు EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le విషయాలు. |
| 2018.05.07 | 18.0 | • నుండి పత్రం శీర్షిక మార్చబడింది ఇంటెల్ స్ట్రాటిక్స్ 10 ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్‌లు IP డిజైన్ ఎక్స్ample యూజర్ గైడ్ కు బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP డిజైన్ ఎక్స్ample యూజర్ గైడ్.
• బుల్లెట్ పాయింట్లు సరిచేయబడ్డాయి పైగాview యొక్క విభాగం Intel Stratix 10 EMIF IP కోసం పిన్ ప్లేస్‌మెంట్ అంశం. |
| తేదీ | వెర్షన్ | మార్పులు |
| నవంబర్ 2017 | 2017.11.06 | ప్రారంభ విడుదల. |
ఇంటెల్ కార్పొరేషన్. అన్ని హక్కులు ప్రత్యేకించబడ్డాయి. ఇంటెల్, ఇంటెల్ లోగో మరియు ఇతర ఇంటెల్ గుర్తులు ఇంటెల్ కార్పొరేషన్ లేదా దాని అనుబంధ సంస్థల ట్రేడ్‌మార్క్‌లు. Intel దాని FPGA మరియు సెమీకండక్టర్ ఉత్పత్తుల పనితీరును ఇంటెల్ యొక్క ప్రామాణిక వారంటీకి అనుగుణంగా ప్రస్తుత స్పెసిఫికేషన్‌లకు హామీ ఇస్తుంది, అయితే నోటీసు లేకుండా ఏ సమయంలోనైనా ఏదైనా ఉత్పత్తులు మరియు సేవలకు మార్పులు చేసే హక్కును కలిగి ఉంది. ఇంటెల్ వ్రాతపూర్వకంగా అంగీకరించినట్లు మినహా ఇక్కడ వివరించిన ఏదైనా సమాచారం, ఉత్పత్తి లేదా సేవ యొక్క అప్లికేషన్ లేదా ఉపయోగం నుండి ఉత్పన్నమయ్యే బాధ్యత లేదా బాధ్యతను Intel తీసుకోదు. ఇంటెల్ కస్టమర్‌లు ఏదైనా ప్రచురించబడిన సమాచారంపై ఆధారపడే ముందు మరియు ఉత్పత్తులు లేదా సేవల కోసం ఆర్డర్‌లు చేసే ముందు పరికర నిర్దేశాల యొక్క తాజా వెర్షన్‌ను పొందాలని సూచించారు. *ఇతర పేర్లు మరియు బ్రాండ్‌లను ఇతరుల ఆస్తిగా క్లెయిమ్ చేయవచ్చు.
పత్రాలు / వనరులు
 |
intel బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Stratix 10 FPGA IP డిజైన్ Example [pdf] యూజర్ గైడ్ బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP డిజైన్ ఎక్స్ample, బాహ్య, మెమరీ ఇంటర్‌ఫేస్‌లు ఇంటెల్ స్ట్రాటిక్స్ 10 FPGA IP డిజైన్ ఎక్స్ample, Intel Stratix 10 FPGA IP డిజైన్ Example, 10 FPGA IP డిజైన్ Example |
