MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI panrima
Pambuka (Ask a Question)
IP panrima Microchip High-Definition Multimedia Interface (HDMI) ndhukung data video lan panrima data paket audio sing diterangake ing spesifikasi standar HDMI. HDMI RX IP dirancang khusus kanggo piranti FPGA PolarFire® FPGA lan PolarFire System on Chip (SoC) sing ndhukung HDMI 2.0 kanggo resolusi nganti 1920 × 1080 ing 60 Hz ing mode siji piksel lan nganti 3840 × 2160 ing 60 Hz ing mode papat piksel. RX IP ndhukung Hot Plug Detect (HPD) kanggo ngawasi daya urip utawa mati lan copot utawa plug acara kanggo nuduhake komunikasi antarane sumber HDMI lan sink HDMI.
Sumber HDMI nggunakake saluran Data Tampilan (DDC) kanggo maca Data Identifikasi Tampilan Lengkap (EDID) sink kanggo nemokake konfigurasi lan/utawa kapabilitas Sink. HDMI RX IP duwe EDID sing wis diprogram, sing sumber HDMI bisa diwaca liwat saluran I2C standar. Transceiver piranti PolarFire FPGA lan PolarFire SoC FPGA digunakake bebarengan karo RX IP kanggo deserialize data serial menyang data 10-bit. Saluran data ing HDMI diijini duwe skew owahan ing antarane. HDMI RX IP mbusak miring ing antarane saluran data nggunakake First-In First-Out (FIFO). IP iki ngowahi data Transition Minimized Differential Signaling (TMDS) sing ditampa saka sumber HDMI liwat transceiver dadi data piksel RGB 24-bit, data audio 24-bit lan sinyal kontrol. Papat token kontrol standar sing ditemtokake ing protokol HDMI digunakake kanggo fase nyelarasake data sajrone deseralisasi.
Ringkesan
Tabel ing ngisor iki nyedhiyakake ringkesan karakteristik HDMI RX IP.
Tabel 1. Karakteristik HDMI RX IP
| Versi inti | Pandhuan pangguna iki ndhukung HDMI RX IP v5.4. |
| Kulawarga Piranti sing Didhukung |
|
| Aliran Alat sing Didhukung | Mbutuhake Libero® SoC v12.0 utawa rilis sing luwih anyar. |
| Antarmuka sing Didhukung | Antarmuka sing didhukung dening HDMI RX IP yaiku:
|
| Lisensi | HDMI RX IP diwenehake karo rong opsi lisensi ing ngisor iki:
|
Fitur
HDMI RX IP nduweni fitur ing ngisor iki:
- Kompatibel kanggo HDMI 2.0
- Ndhukung 8, 10, 12 lan 16 Bit Kedalaman Warna
- Ndhukung Format Warna kaya RGB, YUV 4:2:2 lan YUV 4:4:4
- Ndhukung siji utawa papat piksel saben input jam
- Ndhukung Resolusi nganti 1920 ✕ 1080 ing 60 Hz ing mode One Pixel lan nganti 3840 ✕ 2160 ing 60 Hz ing mode Four Pixel.
- Ndeteksi Hot-Plug
- Ndhukung Skema Decoding - TMDS
- Ndhukung DVI Input
- Ndhukung Saluran Data Tampilan (DDC) lan Saluran Data Tampilan Enhanced (E-DDC)
- Ndhukung Native lan AXI4 Stream Video Interface kanggo Transfer Data Video
- Ndhukung Native lan AXI4 Stream Audio Interface kanggo Transfer Data Audio
Fitur sing ora didhukung
Ing ngisor iki minangka fitur HDMI RX IP sing ora didhukung:
- 4:2:0 format werna ora didhukung.
- Dhuwur Dynamic Range (HDR) lan High-bandwidth Digital Content Protection (HDCP) ora didhukung.
- Variabel Refresh Rate (VRR) lan Auto Low Latency Mode (ALLM) ora didhukung.
- Parameter Wektu Horizontal sing ora bisa dibagi dadi papat ing mode Four Pixel ora didhukung.
Pandhuan Instalasi
Inti IP kudu diinstal menyang Katalog IP piranti lunak Libero® SoC kanthi otomatis liwat fungsi nganyari Katalog IP ing piranti lunak Libero SoC, utawa diundhuh kanthi manual saka katalog. Sawise inti IP wis diinstal ing Libero SoC software IP Katalog, wis diatur, kui lan instantiated ing Smart Design kanggo Gawan ing project Libero.
Piranti Sumber Dites (Aja Pitakonan)
Tabel ing ngisor iki nampilake piranti sumber sing diuji.
Tabel 1-1. Piranti Sumber Dites
| Piranti | Mode piksel | Resolusi Diuji | Kedalaman Warna (Bit) | Mode werna | Audio |
| Quantumdata™ M41h HDMI Analyzer | 1 | 720P 30 FPS, 720P 60 FPS lan 1080P 60 FPS | 8 | RGB, YUV444 lan YUV422 | ya wis |
| 1080P 30 FPS | 8, 10, 12 lan 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS lan 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 lan 16 | ||||
| 4K 30 FPS | 8, 10, 12 lan 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | ya wis |
| 4 | 1080P 60 FPS lan 4K 30 FPS | ||||
| Dell Latitude 3420 Kab | 1 | 1080P 60 FPS | 8 | RGB | ya wis |
| 4 | 4K 30 FPS lan 4K 60 FPS | ||||
| Astro VA-1844A HDMI® Tester | 1 | 720P 30 FPS, 720P 60 FPS lan 1080P 60 FPS | 8 | RGB, YUV444 lan YUV422 | ya wis |
| 1080P 30 FPS | 8, 10, 12 lan 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS lan 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 lan 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 Kit | 1 | 1080P 30 FPS | 8 | RGB | Ora |
| 4 | 4K 60 FPS |
Konfigurasi IP HDMI RX (Tanya Pitakonan)
Bagian iki menehi liwatview antarmuka HDMI RX IP Configurator lan komponen. HDMI RX IP Configurator nyedhiyakake antarmuka grafis kanggo nyetel inti HDMI RX. Configurator iki ngidini pangguna milih paramèter kayata Jumlah Piksel, Jumlah saluran audio, Antarmuka Video, Antarmuka Audio, SCRAMBLER, Kedalaman Warna, Format Warna, Testbench lan Lisensi. Antarmuka Configurator kalebu menu gulung mudhun lan opsi kanggo ngatur setelan. Konfigurasi tombol diterangake ing Tabel 4-1. Tokoh ing ngisor iki menehi rincian view saka antarmuka HDMI RX IP Configurator.
Gambar 2-1. HDMI RX IP Configurator
Antarmuka uga kalebu tombol OK lan Batal kanggo konfirmasi utawa mbusak konfigurasi.
Implementasi Hardware (Ask a Question)
Tokoh ing ngisor iki njlèntrèhaké antarmuka HDMI RX IP karo transceiver (XCVR).
Gambar 3-1. Diagram Blok HDMI RX
Gambar 3-2. Diagram Blok Rincian Penerima
HDMI RX kasusun saka telung stages:
- Aligner fase nyelarasake data paralel babagan kontrol wates token nggunakake slip bit transceiver.
- Dekoder TMDS ngowahi data sing dienkode 10-bit dadi data piksel video 8-bit, data paket audio 4-bit lan sinyal kontrol 2-bit.
- FIFO mbusak miring ing antarane jam jalur R, G lan B.
Phase Aligner (Ask a Question)
Data podo 10-dicokot saka XCVR ora tansah didadekake siji karo bab wates tembung TMDS dienkode. Data paralel kudu rada digeser lan didadekake siji supaya bisa decode data kasebut. Phase aligner nyelarasake data paralel sing mlebu menyang wates tembung nggunakake fitur bit-slip ing XCVR. XCVR ing mode Per-Monitor DPI Awareness (PMA) ngidini fitur bit-slip, ing ngendi nyetel alignment tembung deserialized 10-bit kanthi 1-bit. Saben wektu, sawise nyetel tembung 10-bit kanthi posisi slip 1, dibandhingake karo salah siji saka papat token kontrol protokol HDMI kanggo ngunci posisi kasebut sajrone periode kontrol. Tembung 10-bit didadekake siji kanthi bener lan dianggep bener kanggo s sabanjuretages. Saben saluran werna wis aligner phase dhewe, decoder TMDS wiwit dekoding mung nalika kabeh aligners phase dikunci kanggo mbenerake wates tembung.
TMDS Decoder (Ask a Question)
Dekoder TMDS dekode 10-bit deserialized saka transceiver dadi data piksel 8-bit sajrone wektu video. HSYNC, VSYNC lan PACKET HEADER digawe sajrone periode kontrol saka data saluran biru 10-bit. Data paket audio didekode ing saluran R lan G kanthi patang bit. Decoder TMDS saben saluran makaryakke ing jam dhewe. Mula, bisa uga ana miring tartamtu ing antarane saluran.
Saluran menyang Saluran De-Skew (Aja Pitakonan)
Logika de-skew adhedhasar FIFO digunakake kanggo mbusak miring ing antarane saluran. Saben saluran nampa sinyal sing bener saka unit alignment fase kanggo nunjukake yen data 10-bit sing mlebu saka aligner fase bener. Yen kabeh saluran bener (wis entuk keselarasan fase), modul FIFO wiwit ngirim data liwat modul FIFO nggunakake sinyal aktif maca lan nulis (terus nulis lan maca metu). Nalika token kontrol dideteksi ing samubarang output FIFO, maca metu aliran dilereni soko tugas, lan sinyal sing dideteksi panandha kui kanggo nunjukaké rawuh saka panandha tartamtu ing stream video. Aliran diwaca diterusake mung nalika panandha iki wis teka ing kabeh telung saluran. Akibaté, skew sing relevan dibusak. FIFOs dual-jam nyinkronake kabeh telung aliran data menyang jam saluran biru kanggo mbusak skew sing cocog. Gambar ing ngisor iki nggambarake teknik saluran kanggo saluran de-skew.
Gambar 3-3. Saluran menyang Channel De-Skew
DDC (Ask a Question)
DDC minangka saluran komunikasi adhedhasar spesifikasi bis I2C. Sumber nggunakake printah I2C kanggo informasi diwaca saka E-EDID sink karo alamat abdi. HDMI RX IP nggunakake EDID sing wis ditemtokake kanthi resolusi macem-macem ndhukung resolusi nganti 1920 ✕ 1080 ing 60 Hz ing mode One Pixel lan nganti 3840 ✕ 2160 ing 60 Hz ing mode Four Pixel.
EDID makili jeneng tampilan minangka tampilan Microchip HDMI.
Parameter HDMI RX lan Sinyal Antarmuka (Tanya Pitakonan)
Bagean iki mbahas paramèter ing konfigurator HDMI RX GUI lan sinyal I/O.
Parameter Konfigurasi (Takon Pitakonan)
Tabel ing ngisor iki nampilake paramèter konfigurasi ing HDMI RX IP.
Tabel 4-1. Parameter Konfigurasi
| Jeneng Parameter | Katrangan |
| Format Warna | Nemtokake ruang warna. Ndhukung format warna ing ngisor iki:
|
| Kedalaman Warna | Nemtokake jumlah bit saben komponen warna. Ndhukung 8, 10, 12 lan 16 bit saben komponen. |
| Jumlah Piksel | Nuduhake jumlah piksel saben input jam:
|
| SCRAMBLER | Dhukungan kanggo resolusi 4K ing 60 frame per detik:
|
| Jumlah saluran audio | Ndhukung jumlah saluran audio:
|
| Antarmuka Video | Native lan AXI stream |
| Antarmuka Audio | Native lan AXI stream |
| Tes bangku | Ngidini pilihan lingkungan bench test. Ndhukung opsi bench test ing ngisor iki:
|
| Lisensi | Nemtokake jinis lisensi. Nyedhiyakake rong pilihan lisensi ing ngisor iki:
|
Pelabuhan (Ask a Question)
Tabel ing ngisor iki nampilake port input lan output saka HDMI RX IP kanggo antarmuka Native nalika Format Warna RGB.
Tabel 4-2. Input lan Output kanggo Native Interface
| Jeneng Sinyal | arah | Jembar (Bit) | Katrangan |
| RESET_N_I | Input | 1 | Sinyal reset asinkron kurang aktif |
| R_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran "R" saka XCVR |
| G_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran "G" saka XCVR |
| B_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran "B" saka XCVR |
| EDID_RESET_N_I | Input | 1 | Sinyal reset edid bedo aktif-kurang |
| R_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel saluran "R". |
| G_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel saluran "G". |
| B_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel saluran "B". |
| Jeneng Sinyal | arah | Jembar (Bit) | Katrangan |
| DATA_R_I | Input | JUMLAH PIKSEL ✕ 10 bit | Nampa data paralel saluran "R" saka XCVR |
| DATA_G_I | Input | JUMLAH PIKSEL ✕ 10 bit | Nampa data paralel saluran "G" saka XCVR |
| DATA_B_I | Input | JUMLAH PIKSEL ✕ 10 bit | Nampa data paralel saluran "B" saka XCVR |
| SCL_I | Input | 1 | Input jam serial I2C kanggo DDC |
| HPD_I | Input | 1 | Plug panas ndeteksi sinyal input. Sumber disambungake kanggo sink sinyal HPD kudu dhuwur. |
| SDA_I | Input | 1 | Input data serial I2C kanggo DDC |
| EDID_CLK_I | Input | 1 | Jam sistem kanggo modul I2C |
| BIT_SLIP_R_O | Output | 1 | Sinyal slip bit menyang saluran "R" transceiver |
| BIT_SLIP_G_O | Output | 1 | Sinyal slip bit menyang saluran "G" transceiver |
| BIT_SLIP_B_O | Output | 1 | Sinyal slip bit menyang saluran "B" transceiver |
| VIDEO_DATA_VALID_O | Output | 1 | Data video output sah |
| AUDIO_DATA_VALID_O | Output | 1 | Data audio output sah |
| H_SYNC_O | Output | 1 | Pulsa sinkronisasi horisontal |
| V_SYNC_O | Output | 1 | Pulsa sinkronisasi vertikal aktif |
| R_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "R". |
| TINDAK | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "G". |
| B_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "B". |
| SDA_O | Output | 1 | I2C output data serial kanggo DDC |
| HPD_O | Output | 1 | Hot plug ndeteksi sinyal output |
| ACR_CTS_O | Output | 20 | Wektu Siklus Regenerasi Jam Audioamp nilai |
| ACR_N_O | Output | 20 | Parameter Nilai Regenerasi Jam Audio (N). |
| ACR_VALID_O | Output | 1 | Sinyal Regenerasi Jam Audio sing bener |
| AUDIO_SAMPLE_CH1_O | Output | 24 | Saluran 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Output | 24 | Saluran 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Output | 24 | Saluran 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Output | 24 | Saluran 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Output | 24 | Saluran 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Output | 24 | Saluran 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Output | 24 | Saluran 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Output | 24 | Saluran 8 audio sample data |
| HDMI_DVI_MODE_O | Output | 1 | Ing ngisor iki ana rong mode:
|
Tabel ing ngisor iki nggambarake port input lan output HDMI RX IP kanggo Antarmuka Video Stream AXI4.
Tabel 4-3. Port Input lan Output kanggo Antarmuka Video Stream AXI4
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| TDATA_O | Output | JUMLAH PIKSEL ✕ Kedalaman Warna ✕ 3 bit | Data video output [R, G, B] |
| TVALID_O | Output | 1 | Video output sah |
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| TLAST_O | Output | 1 | Sinyal mburi pigura Output |
| TUSER_O | Output | 3 |
|
| TSTRB_O | Output | 3 | Output data video strobo |
| TKEEP_O | Output | 3 | Output data video tetep |
Tabel ing ngisor iki nggambarake port input lan output HDMI RX IP kanggo AXI4 Stream Audio Interface.
Tabel 4-4. Port Input lan Output kanggo Antarmuka Audio Stream AXI4
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| AUDIO_TDATA_O | Output | 24 | Output data audio |
| AUDIO_TID_O | Output | 3 | Saluran audio output |
| AUDIO_TVALID_O | Output | 1 | Output sinyal audio sing bener |
Tabel ing ngisor iki nampilake port input lan output HDMI RX IP kanggo antarmuka Native nalika Format Warna YUV444.
Tabel 4-5. Input lan Output kanggo Native Interface
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| RESET_N_I | Input | 1 | Sinyal reset asinkron kurang aktif |
| LANE3_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran Lane 3 saka XCVR |
| LANE2_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran Lane 2 saka XCVR |
| LANE1_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran Lane 1 saka XCVR |
| EDID_RESET_N_I | Input | 1 | Sinyal reset edid bedo aktif-kurang |
| LANE3_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel Lane 3 |
| LANE2_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel Lane 2 |
| LANE1_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel Lane 1 |
| DATA_LANE3_I | Input | JUMLAH PIKSEL ✕ 10 bit | Ditampa Lane 3 data podo saka XCVR |
| DATA_LANE2_I | Input | JUMLAH PIKSEL ✕ 10 bit | Ditampa Lane 2 data podo saka XCVR |
| DATA_LANE1_I | Input | JUMLAH PIKSEL ✕ 10 bit | Ditampa Lane 1 data podo saka XCVR |
| SCL_I | Input | 1 | Input jam serial I2C kanggo DDC |
| HPD_I | Input | 1 | Plug panas ndeteksi sinyal input. Sumber disambungake kanggo sink sinyal HPD kudu dhuwur. |
| SDA_I | Input | 1 | Input data serial I2C kanggo DDC |
| EDID_CLK_I | Input | 1 | Jam sistem kanggo modul I2C |
| BIT_SLIP_LANE3_O | Output | 1 | Sinyal slip bit menyang Lane 3 saka transceiver |
| BIT_SLIP_LANE2_O | Output | 1 | Sinyal slip bit menyang Lane 2 saka transceiver |
| BIT_SLIP_LANE1_O | Output | 1 | Sinyal slip bit menyang Lane 1 saka transceiver |
| VIDEO_DATA_VALID_O | Output | 1 | Data video output sah |
| AUDIO_DATA_VALID_O | Output | 1 | Data audio output sah |
| H_SYNC_O | Output | 1 | Pulsa sinkronisasi horisontal |
| V_SYNC_O | Output | 1 | Pulsa sinkronisasi vertikal aktif |
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| Y_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "Y". |
| Cb_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "Cb". |
| Cr_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "Cr". |
| SDA_O | Output | 1 | I2C output data serial kanggo DDC |
| HPD_O | Output | 1 | Hot plug ndeteksi sinyal output |
| ACR_CTS_O | Output | 20 | Wektu Siklus Regenerasi Jam Audioamp nilai |
| ACR_N_O | Output | 20 | Parameter Nilai Regenerasi Jam Audio (N). |
| ACR_VALID_O | Output | 1 | Sinyal Regenerasi Jam Audio sing bener |
| AUDIO_SAMPLE_CH1_O | Output | 24 | Saluran 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Output | 24 | Saluran 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Output | 24 | Saluran 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Output | 24 | Saluran 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Output | 24 | Saluran 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Output | 24 | Saluran 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Output | 24 | Saluran 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Output | 24 | Saluran 8 audio sample data |
Tabel ing ngisor iki nampilake port input lan output HDMI RX IP kanggo antarmuka Native nalika Format Warna YUV422.
Tabel 4-6. Input lan Output kanggo Native Interface
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| RESET_N_I | Input | 1 | Sinyal reset asinkron kurang aktif |
| LANE3_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran Lane 3 saka XCVR |
| LANE2_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran Lane 2 saka XCVR |
| LANE1_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran Lane 1 saka XCVR |
| EDID_RESET_N_I | Input | 1 | Sinyal reset edid bedo aktif-kurang |
| LANE3_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel Lane 3 |
| LANE2_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel Lane 2 |
| LANE1_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel Lane 1 |
| DATA_LANE3_I | Input | JUMLAH PIKSEL ✕ 10 bit | Ditampa Lane 3 data podo saka XCVR |
| DATA_LANE2_I | Input | JUMLAH PIKSEL ✕ 10 bit | Ditampa Lane 2 data podo saka XCVR |
| DATA_LANE1_I | Input | JUMLAH PIKSEL ✕ 10 bit | Ditampa Lane 1 data podo saka XCVR |
| SCL_I | Input | 1 | Input jam serial I2C kanggo DDC |
| HPD_I | Input | 1 | Plug panas ndeteksi sinyal input. Sumber disambungake kanggo sink sinyal HPD kudu dhuwur. |
| SDA_I | Input | 1 | Input data serial I2C kanggo DDC |
| EDID_CLK_I | Input | 1 | Jam sistem kanggo modul I2C |
| BIT_SLIP_LANE3_O | Output | 1 | Sinyal slip bit menyang Lane 3 saka transceiver |
| BIT_SLIP_LANE2_O | Output | 1 | Sinyal slip bit menyang Lane 2 saka transceiver |
| BIT_SLIP_LANE1_O | Output | 1 | Sinyal slip bit menyang Lane 1 saka transceiver |
| VIDEO_DATA_VALID_O | Output | 1 | Data video output sah |
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| AUDIO_DATA_VALID_O | Output | 1 | Data audio output sah |
| H_SYNC_O | Output | 1 | Pulsa sinkronisasi horisontal |
| V_SYNC_O | Output | 1 | Pulsa sinkronisasi vertikal aktif |
| Y_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "Y". |
| C_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "C". |
| SDA_O | Output | 1 | I2C output data serial kanggo DDC |
| HPD_O | Output | 1 | Hot plug ndeteksi sinyal output |
| ACR_CTS_O | Output | 20 | Wektu Siklus Regenerasi Jam Audioamp nilai |
| ACR_N_O | Output | 20 | Parameter Nilai Regenerasi Jam Audio (N). |
| ACR_VALID_O | Output | 1 | Sinyal Regenerasi Jam Audio sing bener |
| AUDIO_SAMPLE_CH1_O | Output | 24 | Saluran 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Output | 24 | Saluran 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Output | 24 | Saluran 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Output | 24 | Saluran 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Output | 24 | Saluran 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Output | 24 | Saluran 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Output | 24 | Saluran 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Output | 24 | Saluran 8 audio sample data |
Tabel ing ngisor iki nampilake port input lan output HDMI RX IP kanggo antarmuka Native nalika SCRAMBLER diaktifake.
Tabel 4-7. Input lan Output kanggo Native Interface
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| RESET_N_I | Input | 1 | Sinyal reset asinkron kurang aktif |
| R_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran "R" saka XCVR |
| G_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran "G" saka XCVR |
| B_RX_CLK_I | Input | 1 | Jam paralel kanggo saluran "B" saka XCVR |
| EDID_RESET_N_I | Input | 1 | Sinyal reset edid bedo aktif-kurang |
| HDMI_CABLE_CLK_I | Input | 1 | Jam kabel saka sumber HDMI |
| R_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel saluran "R". |
| G_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel saluran "G". |
| B_RX_VALID_I | Input | 1 | Sinyal sing bener saka XCVR kanggo data paralel saluran "B". |
| DATA_R_I | Input | JUMLAH PIKSEL ✕ 10 bit | Nampa data paralel saluran "R" saka XCVR |
| DATA_G_I | Input | JUMLAH PIKSEL ✕ 10 bit | Nampa data paralel saluran "G" saka XCVR |
| DATA_B_I | Input | JUMLAH PIKSEL ✕ 10 bit | Nampa data paralel saluran "B" saka XCVR |
| SCL_I | Input | 1 | Input jam serial I2C kanggo DDC |
| HPD_I | Input | 1 | Plug panas ndeteksi sinyal input. Sumber disambungake menyang sink, lan sinyal HPD kudu dhuwur. |
| SDA_I | Input | 1 | Input data serial I2C kanggo DDC |
| EDID_CLK_I | Input | 1 | Jam sistem kanggo modul I2C |
| BIT_SLIP_R_O | Output | 1 | Sinyal slip bit menyang saluran "R" transceiver |
| BIT_SLIP_G_O | Output | 1 | Sinyal slip bit menyang saluran "G" transceiver |
| Jeneng Port | arah | Jembar (Bit) | Katrangan |
| BIT_SLIP_B_O | Output | 1 | Sinyal slip bit menyang saluran "B" transceiver |
| VIDEO_DATA_VALID_O | Output | 1 | Data video output sah |
| AUDIO_DATA_VALID_O | Output1 | 1 | Data audio output sah |
| H_SYNC_O | Output | 1 | Pulsa sinkronisasi horisontal |
| V_SYNC_O | Output | 1 | Pulsa sinkronisasi vertikal aktif |
| DATA_ RATE_O | Output | 16 | Rx data rate. Ing ngisor iki minangka nilai data rate:
|
| R_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "R". |
| TINDAK | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "G". |
| B_O | Output | JUMLAH PIKSEL ✕ Warna ambane bit | Decoded data "B". |
| SDA_O | Output | 1 | I2C output data serial kanggo DDC |
| HPD_O | Output | 1 | Hot plug ndeteksi sinyal output |
| ACR_CTS_O | Output | 20 | Wektu Siklus Regenerasi Jam Audioamp nilai |
| ACR_N_O | Output | 20 | Parameter Nilai Regenerasi Jam Audio (N). |
| ACR_VALID_O | Output | 1 | Sinyal Regenerasi Jam Audio sing bener |
| AUDIO_SAMPLE_CH1_O | Output | 24 | Saluran 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Output | 24 | Saluran 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Output | 24 | Saluran 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Output | 24 | Saluran 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Output | 24 | Saluran 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Output | 24 | Saluran 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Output | 24 | Saluran 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Output | 24 | Saluran 8 audio sample data |
Simulasi Testbench (Aja Pitakonan)
Testbench diwenehake kanggo mriksa fungsi inti HDMI RX. Testbench mung dianggo ing Native Interface nalika jumlah piksel siji.
Kanggo simulasi inti nggunakake testbench, tindakake langkah ing ngisor iki:
- Ing jendhela Design Flow, nggedhekake Nggawe Desain.
- Klik-tengen Gawe SmartDesign Testbench, banjur klik Run, kaya sing ditampilake ing gambar ing ngisor iki.
Gambar 5-1. Nggawe SmartDesign Testbench
- Ketik jeneng kanggo testbench SmartDesign, banjur klik OK.
Gambar 5-2. Jeneng SmartDesign Testbench
Testbench SmartDesign digawe, lan kanvas katon ing sisih tengen panel Design Flow. - Navigasi menyang Katalog Libero® SoC, pilih View > Windows > IP Catalog, banjur nggedhekake Solutions-Video. Klik kaping pindho HDMI RX IP (v5.4.0) banjur klik OK.
- Pilih kabeh port, klik-tengen lan pilih Promote to Top Level.
- Ing toolbar SmartDesign, klik Generate Component.
- Ing tab Stimulus Hierarchy, klik-tengen ing testbench HDMI_RX_TB file, banjur klik Simulate Pre-Synth Design > Open Interactively.
Alat ModelSim® mbukak karo testbench, kaya sing dituduhake ing gambar ing ngisor iki.
Gambar 5-3. Alat ModelSim karo HDMI RX Testbench File
Penting: If simulasi diselani amarga watesan wektu roto kasebut ing DO file, gunakake run -all printah kanggo ngrampungake simulasi.
Lisensi (Ask a Question)
HDMI RX IP diwenehake karo rong opsi lisensi ing ngisor iki:
- Enkripsi: Kode RTL ndhelik lengkap diwenehake kanggo inti. Kasedhiya gratis karo lisensi Libero, sing ngidini inti bisa instantiated karo SmartDesign. Sampeyan bisa nindakake Simulasi, Sintesis, Layout, lan program silikon FPGA nggunakake Suite desain Libero.
- RTL: Kode sumber RTL lengkap dikunci lisensi, sing kudu dituku kanthi kapisah.
Asil Simulasi (Takon Pitakonan)
Diagram wektu ing ngisor iki kanggo HDMI RX IP nuduhake data video lan wektu data kontrol.
Gambar 6-1. Data Video
Diagram ing ngisor iki nuduhake output hsync lan vsync kanggo input data kontrol sing cocog.
Gambar 6-2. Sinkronisasi Horisontal lan Sinyal Sinkronisasi Vertikal
Diagram ing ngisor iki nuduhake bagean EDID.
Gambar 6-3. Sinyal EDID
Pemanfaatan Sumber Daya (Ask a Question)
HDMI RX IP dileksanakake ing PolarFire® FPGA (MPF300T - 1FCG1152I Paket). Tabel ing ngisor iki nampilake sumber daya sing digunakake nalika Jumlah Piksel = 1 piksel.
Tabel 7-1. Panggunaan Sumber Daya kanggo 1 Mode Piksel
| Format Warna | Kedalaman Warna | SCRAMBLER | Kain 4LUT | Kain DFF | Antarmuka 4LUT | Antarmuka DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Pateni | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Pateni | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Pateni | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Pateni | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Pateni | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Pateni | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Pateni | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Pateni | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Pateni | 1585 | 1327 | 492 | 492 | 14 | 9 |
Tabel ing ngisor iki nampilake sumber daya sing digunakake nalika Jumlah Piksel = 4 piksel.
Tabel 7-2. Panggunaan Sumber Daya kanggo 4 Mode Piksel
| Format Warna | Kedalaman Warna | SCRAMBLER | Kain 4LUT | Kain DFF | Antarmuka 4LUT | Antarmuka DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Pateni | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Pateni | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Pateni | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Aktifake | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Aktifake | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Aktifake | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Pateni | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Pateni | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Pateni | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Pateni | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Tabel ing ngisor iki nampilake sumber daya sing digunakake nalika Jumlah Piksel = 4 piksel lan SCRAMBLER diaktifake.
Tabel 7-3. Pemanfaatan Sumber Daya kanggo Mode 4 Piksel lan SCRAMBLER Diaktifake
| Format Warna | Kedalaman Warna | SCRAMBLER | Kain 4LUT | Kain DFF | Antarmuka 4LUT | Antarmuka DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Aktifake | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Aktifake | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Aktifake | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Integrasi Sistem (Ask a Question)
Bagean iki nuduhake carane nggabungake IP menyang desain Libero.
Tabel ing ngisor iki nampilake konfigurasi PF XCVR, PF TX PLL lan PF CCC sing dibutuhake kanggo macem-macem resolusi lan ambane bit.
Tabel 8-1. PF XCVR, PF TX PLL lan PF CCC Konfigurasi
| Resolusi | Bit Jembar | Konfigurasi PF XCVR | CDR REF CLOCK PADS | Konfigurasi PF CCC | |||
| RX Data Rate | RX CDR Ref Frekuensi Jam | RX PCS Kain Jembar | Frekuensi Input | Frekuensi Output | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX S KabampDesain 1: Nalika diatur ing werna ambane = 8-dicokot lan Jumlah piksel = 1 mode Piksel, ditampilake ing tokoh ing ngisor iki.
Gambar 8-1. HDMI RX S Kabampl Desain 1
Kanggo example, ing konfigurasi 8-bit, komponen ing ngisor iki minangka bagéan saka desain:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) wis diatur kanggo TX lan RX mode duplex lengkap. Tingkat data RX 1485 Mbps ing mode PMA, kanthi jembar data dikonfigurasi minangka 10 bit kanggo 1 mode PXL lan jam referensi CDR 148.5 MHz. Tingkat data TX 1485 Mbps ing mode PMA, kanthi jembar data dikonfigurasi minangka 10 bit kanthi faktor divisi jam 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK lan LANE3_CDR_REF_CLK mimpin saka PF_XCVR_REF_CLK karo AE27, AE28 pin Pad.
- EDID CLK_I pin kudu mimpin karo 150 MHz jam karo CCC.
- R_RX_CLK_I, G_RX_CLK_I lan B_RX_CLK_I mimpin dening LANE3_TX_CLK_R, LANE2_TX_CLK_R lan LANE1_TX_CLK_R, mungguh.
- R_RX_VALID_I, G_RX_VALID_I lan B_RX_VALID_I mimpin dening LANE3_RX_VAL, LANE2_RX_VAL lan LANE1_RX_VAL, mungguh.
- DATA_R_I, DATA_G_I lan DATA_B_I didhukung dening LANE3_RX_DATA, LANE2_RX_DATA lan LANE1_RX_DATA.
HDMI RX S KabampDesain 2: Nalika diatur ing werna ambane = 8-dicokot lan Jumlah piksel = 4 mode Piksel, ditampilake ing tokoh ing ngisor iki.
Gambar 8-2. HDMI RX S Kabampl Desain 2
Kanggo example, ing konfigurasi 8-bit, komponen ing ngisor iki minangka bagéan saka desain:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) wis diatur kanggo TX lan RX mode duplex lengkap. Tingkat data RX 1485 Mbps ing mode PMA, kanthi jembar data dikonfigurasi minangka 40 bit kanggo 4 mode PXL lan jam referensi CDR 148.5 MHz. Tingkat data TX 1485 Mbps ing mode PMA, kanthi jembar data dikonfigurasi minangka 40 bit kanthi faktor divisi jam 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK lan LANE3_CDR_REF_CLK mimpin saka PF_XCVR_REF_CLK karo AE27, AE28 pin Pad.
- EDID CLK_I pin kudu mimpin karo 150 MHz jam karo CCC.
- R_RX_CLK_I, G_RX_CLK_I lan B_RX_CLK_I mimpin dening LANE3_TX_CLK_R, LANE2_TX_CLK_R lan LANE1_TX_CLK_R, mungguh.
- R_RX_VALID_I, G_RX_VALID_I lan B_RX_VALID_I mimpin dening LANE3_RX_VAL, LANE2_RX_VAL lan LANE1_RX_VAL, mungguh.
- DATA_R_I, DATA_G_I lan DATA_B_I didhukung dening LANE3_RX_DATA, LANE2_RX_DATA lan LANE1_RX_DATA.
HDMI RX S KabampDesain 3: Nalika diatur ing werna ambane = 8-dicokot lan Jumlah piksel = 4 mode Piksel lan SCRAMBLER = Aktif, ditampilake ing tokoh ing ngisor iki.
Gambar 8-3. HDMI RX S Kabampl Desain 3
Kanggo example, ing konfigurasi 8-bit, komponen ing ngisor iki minangka bagéan saka desain:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) diatur kanggo mode TX lan RX Independent. Tingkat data RX 5940 Mbps ing mode PMA, karo jembaré data diatur minangka 40 dicokot kanggo 4 mode PXL lan 148.5 MHz CDR jam referensi. Tingkat data TX 5940 Mbps ing mode PMA, kanthi jembar data dikonfigurasi minangka 40 bit kanthi faktor divisi jam 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK lan LANE3_CDR_REF_CLK mimpin saka PF_XCVR_REF_CLK karo AF29, AF30 pin Pad.
- EDID CLK_I pin kudu drive karo 150 MHz jam karo CCC.
- R_RX_CLK_I, G_RX_CLK_I lan B_RX_CLK_I mimpin dening LANE3_TX_CLK_R, LANE2_TX_CLK_R lan LANE1_TX_CLK_R, mungguh.
- R_RX_VALID_I, G_RX_VALID_I lan B_RX_VALID_I mimpin dening LANE3_RX_VAL, LANE2_RX_VAL lan LANE1_RX_VAL, mungguh.
- DATA_R_I, DATA_G_I lan DATA_B_I didhukung dening LANE3_RX_DATA, LANE2_RX_DATA lan LANE1_RX_DATA.
HDMI RX S KabampDesain 4: Nalika diatur ing werna ambane = 12-dicokot lan Jumlah piksel = 4 mode Piksel lan SCRAMBLER = Aktif, ditampilake ing tokoh ing ngisor iki.
Gambar 8-4. HDMI RX S Kabampl Desain 4
Kanggo example, ing konfigurasi 12-bit, komponen ing ngisor iki minangka bagéan saka desain:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasi kanggo mode RX Mung. Tingkat data RX 4455 Mbps ing mode PMA, kanthi jembar data dikonfigurasi minangka 40 bit kanggo 4 mode PXL lan jam referensi CDR 148.5 MHz.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK lan LANE3_CDR_REF_CLK mimpin saka PF_XCVR_REF_CLK karo AF29, AF30 pin Pad.
- EDID CLK_I pin kudu drive karo 150 MHz jam karo CCC.
- R_RX_CLK_I, G_RX_CLK_I lan B_RX_CLK_I mimpin dening LANE3_TX_CLK_R, LANE2_TX_CLK_R lan LANE1_TX_CLK_R, mungguh.
- R_RX_VALID_I, G_RX_VALID_I lan B_RX_VALID_I mimpin dening LANE3_RX_VAL, LANE2_RX_VAL lan LANE1_RX_VAL, mungguh.
- DATA_R_I, DATA_G_I lan DATA_B_I didhukung dening LANE3_RX_DATA, LANE2_RX_DATA lan LANE1_RX_DATA.
- Modul PF_CCC_C0 ngasilake jam sing jenenge OUT0_FABCLK_0 kanthi frekuensi 74.25 MHz, asale saka jam input 111.375 MHz, sing didorong dening LANE1_RX_CLK_R.
HDMI RX S KabampDesain 5: Nalika diatur ing werna ambane = 8-dicokot, Jumlah piksel = 4 mode Piksel lan SCRAMBLER = Aktif ditampilake ing tokoh ing ngisor iki. Desain iki minangka data rate dinamis kanthi DRI.
Gambar 8-5. HDMI RX S Kabampl Desain 5
Kanggo example, ing konfigurasi 8-bit, komponen ing ngisor iki minangka bagéan saka desain:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasi kanggo mode RX Mung kanthi antarmuka konfigurasi ulang dinamis sing diaktifake. Tingkat data RX 5940 Mbps ing mode PMA, karo jembaré data diatur minangka 40 dicokot kanggo 4 mode PXL lan 148.5 MHz CDR jam referensi.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK lan LANE3_CDR_REF_CLK mimpin saka PF_XCVR_REF_CLK karo AF29, AF30 pin Pad.
- EDID CLK_I pin kudu drive karo 150 MHz jam karo CCC.
- R_RX_CLK_I, G_RX_CLK_I lan B_RX_CLK_I mimpin dening LANE3_TX_CLK_R, LANE2_TX_CLK_R lan LANE1_TX_CLK_R, mungguh.
- R_RX_VALID_I, G_RX_VALID_I lan B_RX_VALID_I mimpin dening LANE3_RX_VAL, LANE2_RX_VAL lan LANE1_RX_VAL, mungguh.
- DATA_R_I, DATA_G_I lan DATA_B_I didhukung dening LANE3_RX_DATA, LANE2_RX_DATA lan LANE1_RX_DATA.
Riwayat Revisi (Ask a Question)
Riwayat revisi nggambarake owah-owahan sing ditindakake ing dokumen kasebut. Owah-owahan kasebut didhaptar kanthi revisi, diwiwiti saka publikasi paling anyar.
Tabel 9-1. Riwayat Revisi
| Revisi | Tanggal | Katrangan |
| D | 02/2025 | Ing ngisor iki dhaptar owah-owahan sing ditindakake ing revisi C dokumen kasebut:
|
| C | 02/2023 | Ing ngisor iki dhaptar owah-owahan sing ditindakake ing revisi C dokumen kasebut:
|
| B | 09/2022 | Ing ngisor iki dhaptar owah-owahan sing ditindakake ing revisi B dokumen kasebut:
|
| A | 04/2022 | Ing ngisor iki dhaptar owah-owahan ing revisi A dokumen:
|
| 2.0 | — | Ing ngisor iki ringkesan owah-owahan sing ditindakake ing revisi iki.
|
| 1.0 | 08/2021 | Revisi Awal. |
Dhukungan FPGA Microchip
Klompok produk Microchip FPGA ndhukung produk karo macem-macem layanan dhukungan, kalebu Layanan Pelanggan, Pusat Dhukungan Teknis Pelanggan, a websitus, lan kantor sales donya. Pelanggan disaranake ngunjungi sumber online Microchip sadurunge ngubungi dhukungan amarga kemungkinan pitakone wis dijawab. Hubungi Pusat Dhukungan Teknis liwat websitus ing www.microchip.com/support. Sebutake nomer Komponen Piranti FPGA, pilih kategori kasus sing cocog, lan upload desain files nalika nggawe cilik support technical. Hubungi Layanan Pelanggan kanggo dhukungan produk non-teknis, kayata rega produk, upgrade produk, informasi nganyari, status pesenan, lan wewenang.
- Saka Amerika Utara, telpon 800.262.1060
- Saka negara liya, hubungi 650.318.4460
- Fax, saka ngendi wae ing donya, 650.318.8044
Informasi Microchip
merek dagang
Jeneng lan logo "Microchip", logo "M", lan jeneng, logo, lan merek liyane minangka merek dagang kadhaptar lan ora kadhaptar saka Microchip Technology Incorporated utawa afiliasi lan/utawa anak perusahaan ing Amerika Serikat lan/utawa negara liya ("Microchip merek dagang"). Informasi babagan Microchip Trademarks bisa ditemokake ing https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Kabar Legal
Publikasi iki lan informasi ing kene mung bisa digunakake karo produk Microchip, kalebu kanggo ngrancang, nguji, lan nggabungake produk Microchip karo aplikasi sampeyan. Panganggone informasi iki kanthi cara liya nglanggar syarat kasebut. Informasi babagan aplikasi piranti diwenehake mung kanggo penak sampeyan lan bisa uga diganti karo nganyari. Sampeyan tanggung jawab kanggo mesthekake yen aplikasi sampeyan cocog karo spesifikasi sampeyan. Hubungi kantor sales Microchip lokal kanggo dhukungan tambahan utawa, entuk dhukungan tambahan ing www.microchip.com/en-us/support/design-help/client-support-services.
INFORMASI IKI DISEDIAKAN BY MICROCHIP "AS IS". MICROCHIP TANPA REPRESENTASI UTAWA JAMINAN APA SAJA APA SAJA UTAWA TERSURAT, TERTULIS UTAWA LISAN, STATUTORY UTAWA LAIN, sing ana hubungane karo informasi kasebut kalebu nanging ora winates karo JAMINAN NON-INFLARITY, NON-INFRINGEMENT. TUJUAN, Utawa JAMINAN sing ana gandhengane karo KONDISI, KUALITAS, UTAWA KINERJA.
MICROCHIP ORA TANGGUH TANGGUNG JAWAB ANGGAP, KHUSUS, PUNITIF, INSIDENTAL, UTAWA KONSEQUENTIAL RUGI, RUSAK, BIAYA, UTAWA BAYARAN APA SAJA KANGGO ING INFORMASI UTAWA PENGGUNAAN, NANGUN SING DIBUAT, SANAYAN ANA KEMUNGKINAN UTAWA KERUSAKAN SING BISA DIPIKIR. TO THE FULLEST EXTENT diijini dening hukum, TANGGUNG JAWAB TOTAL MICROCHIP ING ALL CLAIMS ing sembarang cara sing ana hubungane karo informasi utawa panggunaan ora ngluwihi jumlah biaya, yen ana, sing sampeyan wis mbayar langsung menyang microchip kanggo informasi.
Panggunaan piranti Microchip ing support urip lan / utawa aplikasi safety tanggung ing resiko panuku, lan panuku setuju kanggo defend, indemnify lan terus Microchip mbebayani saka samubarang lan kabeh karusakan, claims, cocog, utawa expenses asil saka nggunakake kuwi. Ora ana lisensi sing diwenehake, kanthi implisit utawa liya, miturut hak properti intelektual Microchip kajaba kasebut.
Fitur Proteksi Kode Piranti Microchip
Elinga rincian ing ngisor iki babagan fitur perlindungan kode ing produk Microchip:
- Produk Microchip cocog karo spesifikasi sing ana ing Lembar Data Microchip tartamtu.
- Microchip percaya yen kulawarga produk kasebut aman nalika digunakake kanthi cara sing dikarepake, ing spesifikasi operasi, lan ing kahanan normal.
- Nilai Microchip lan agresif nglindhungi hak properti intelektual sawijining. Usaha kanggo nglanggar fitur perlindungan kode produk Microchip dilarang banget lan bisa uga nglanggar Digital Millennium Copyright Act.
- Microchip utawa pabrikan semikonduktor liyane ora bisa njamin keamanan kode kasebut. Proteksi kode ora ateges manawa produk kasebut "ora bisa dipecah". Proteksi kode terus berkembang. Microchip nduweni komitmen kanggo terus ningkatake fitur perlindungan kode produk kita.
© 2025 Microchip Technology Inc. lan anak perusahaan
FAQ
- P: Kepiye carane nganyari inti HDMI RX IP?
A: Inti IP bisa dianyari liwat piranti lunak Libero SoC utawa diundhuh kanthi manual saka katalog. Sawise diinstal ing Katalog IP piranti lunak Libero SoC, bisa dikonfigurasi, digawe, lan instantiated ing SmartDesign kanggo dilebokake ing proyek kasebut.
Dokumen / Sumber Daya
 |
MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI panrima [pdf] Pandhuan pangguna PolarFire FPGA, PolarFire FPGA High Definition Multimedia Interface HDMI Receiver, High Definition Multimedia Interface HDMI Receiver, Multimedia Interface HDMI Receiver, Antarmuka HDMI Receiver, HDMI Receiver |
