MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI-ontvanger
Inleiding (Stel een vraag)
De High-Definition Multimedia Interface (HDMI) receiver IP van Microchip ondersteunt de ontvangst van videodata en audiopakketdata zoals beschreven in de HDMI-standaardspecificatie. HDMI RX IP is speciaal ontworpen voor PolarFire® FPGA en PolarFire System on Chip (SoC) FPGA-apparaten die HDMI 2.0 ondersteunen voor resoluties tot 1920 × 1080 bij 60 Hz in één pixelmodus en tot 3840 × 2160 bij 60 Hz in vier pixelmodus. RX IP ondersteunt Hot Plug Detect (HPD) voor het bewaken van in- of uitschakelen en loskoppelen of aansluiten van gebeurtenissen om communicatie tussen HDMI-bron en HDMI-sink aan te geven.
De HDMI-bron gebruikt het Display Data-kanaal (DDC) om de Extended Display Identification Data (EDID) van de sink te lezen om de configuratie en/of mogelijkheden van de sink te ontdekken. De HDMI RX IP heeft een voorgeprogrammeerde EDID, die een HDMI-bron kan lezen via een standaard I2C-kanaal. PolarFire FPGA- en PolarFire SoC FPGA-apparaattransceivers worden samen met RX IP gebruikt om seriële data te deserialiseren naar 10-bits data. De datakanalen in HDMI mogen een aanzienlijke scheefheid tussen hen hebben. De HDMI RX IP verwijdert de scheefheid tussen de datakanalen met behulp van First-In First-Out (FIFO's). Deze IP converteert de Transition Minimized Differential Signaling (TMDS)-data die van de HDMI-bron via de transceiver worden ontvangen naar 24-bits RGB-pixeldata, 24-bits audiodata en besturingssignalen. De vier standaardbesturingstokens die in het HDMI-protocol zijn gespecificeerd, worden gebruikt om de data tijdens deserialisatie in fase uit te lijnen.
Samenvatting
De volgende tabel geeft een overzicht van de HDMI RX IP-kenmerken.
Tabel 1. HDMI RX IP-kenmerken
| Kernversie | Deze gebruikershandleiding ondersteunt HDMI RX IP v5.4. |
| Ondersteunde apparaatfamilies |
|
| Ondersteunde toolflow | Vereist Libero® SoC v12.0 of latere releases. |
| Ondersteunde interfaces | De door HDMI RX IP ondersteunde interfaces zijn:
|
| Licentieverlening | HDMI RX IP wordt geleverd met de volgende twee licentieopties:
|
Functies
HDMI RX IP heeft de volgende kenmerken:
- Compatibel met HDMI 2.0
- Ondersteunt 8, 10, 12 en 16 bits kleurdiepte
- Ondersteunt kleurformaten zoals RGB, YUV 4:2:2 en YUV 4:4:4
- Ondersteunt één of vier pixels per klokingang
- Ondersteunt resoluties tot 1920 ✕ 1080 bij 60 Hz in de One Pixel-modus en tot 3840 ✕ 2160 bij 60 Hz in de Four Pixel-modus.
- Detecteert Hot-Plug
- Ondersteunt decoderingsschema – TMDS
- Ondersteunt DVI-ingang
- Ondersteunt Display Data Channel (DDC) en Enhanced Display Data Channel (E-DDC)
- Ondersteunt Native en AXI4 Stream Video Interface voor videodataoverdracht
- Ondersteunt Native en AXI4 Stream Audio Interface voor audiogegevensoverdracht
Niet-ondersteunde functies
Hieronder staan de niet-ondersteunde functies van HDMI RX IP:
- Het kleurformaat 4:2:0 wordt niet ondersteund.
- High Dynamic Range (HDR) en High-bandwidth Digital Content Protection (HDCP) worden niet ondersteund.
- Variabele vernieuwingsfrequentie (VRR) en automatische lage latentiemodus (ALLM) worden niet ondersteund.
- Horizontale timingparameters die niet deelbaar zijn door vier in de vierpixelmodus, worden niet ondersteund.
Installatie-instructies
De IP-core moet automatisch worden geïnstalleerd in de IP-catalogus van Libero® SoC-software via de IP-catalogus-updatefunctie in Libero SoC-software, of wordt handmatig gedownload uit de catalogus. Zodra de IP-core is geïnstalleerd in Libero SoC-software IP-catalogus, wordt deze geconfigureerd, gegenereerd en geïnstantieerd binnen Smart Design voor opname in het Libero-project.
Geteste bronapparaten (Stel een vraag)
In de volgende tabel staan de geteste bronapparaten.
Tabel 1-1. Geteste bronnen Apparaten
| Apparaten | Pixelmodus | Getest resoluties | Kleurdiepte (bit) | Kleurmodus | Geluid |
| quantumdata™ M41h HDMI-analysator | 1 | 720P 30 FPS, 720P 60 FPS en 1080P 60 FPS | 8 | RGB, YUV444 en YUV422 | Ja |
| 1080P 30 FPS | 8, 10, 12 en 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS en 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 en 16 | ||||
| 4K 30 FPS | 8, 10, 12 en 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Ja |
| 4 | 1080P 60 FPS en 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Ja |
| 4 | 4K 30 FPS en 4K 60 FPS | ||||
| Astro VA-1844A HDMI®-tester | 1 | 720P 30 FPS, 720P 60 FPS en 1080P 60 FPS | 8 | RGB, YUV444 en YUV422 | Ja |
| 1080P 30 FPS | 8, 10, 12 en 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS en 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 en 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01-set | 1 | 1080P 30 FPS | 8 | RGB | Nee |
| 4 | 4K 60 FPS |
HDMI RX IP-configuratie (Stel een vraag)
In dit gedeelte wordt een overzicht gegevenview van de HDMI RX IP Configurator-interface en de componenten ervan. De HDMI RX IP Configurator biedt een grafische interface om de HDMI RX-kern in te stellen. Met deze configurator kan de gebruiker parameters selecteren zoals Aantal pixels, Aantal audiokanalen, Video-interface, Audio-interface, SCRAMBLER, Kleurdiepte, Kleurformaat, Testbench en Licentie. De Configurator-interface bevat vervolgkeuzemenu's en opties om de instellingen aan te passen. De belangrijkste configuraties worden beschreven in Tabel 4-1. De volgende afbeelding biedt een gedetailleerde view van de HDMI RX IP Configurator-interface.
Afbeelding 2-1. HDMI RX IP-configurator
De interface bevat ook de knoppen OK en Annuleren waarmee u de configuraties kunt bevestigen of annuleren.
Hardware-implementatie (Stel een vraag)
De volgende afbeeldingen beschrijven de HDMI RX IP-interface met transceiver (XCVR).
Figuur 3-1. HDMI RX-blokdiagram
Figuur 3-2. Gedetailleerd blokdiagram van de ontvanger
HDMI RX bestaat uit drie stagzijn:
- De fase-aligner lijnt de parallelle gegevens uit ten opzichte van de grenzen van de controletokens met behulp van de bitslip van de transceiver.
- De TMDS-decoder zet de 10-bits gecodeerde gegevens om in 8-bits videopixelgegevens, 4-bits audiopakketgegevens en 2-bits besturingssignalen.
- De FIFO's verhelpen de scheefstand tussen de klokken van de R-, G- en B-banen.
Fase-aligner (Stel een vraag)
De 10-bits parallelle gegevens van de XCVR zijn niet altijd uitgelijnd met betrekking tot de TMDS-gecodeerde woordgrenzen. De parallelle gegevens moeten bitverschoven en uitgelijnd worden om de gegevens te decoderen. De fase-aligner lijnt de binnenkomende parallelle gegevens uit op woordgrenzen met behulp van de bit-slip-functie in de XCVR. XCVR in de Per-Monitor DPI Awareness (PMA)-modus maakt een bit-slip-functie mogelijk, waarbij de uitlijning van het 10-bits gedeserialiseerde woord met 1 bit wordt aangepast. Elke keer, na het aanpassen van de 10-bits woordpositie met 1 bit-slip, wordt het vergeleken met een van de vier controletokens van het HDMI-protocol om de positie te vergrendelen tijdens de controleperiode. Het 10-bits woord is correct uitgelijnd en wordt als geldig beschouwd voor de volgende stages. Elk kleurkanaal heeft zijn eigen fase-aligner, de TMDS-decoder start pas met decoderen als alle fase-aligners zijn vergrendeld om de woordgrenzen te corrigeren.
TMDS-decoder (Stel een vraag)
TMDS-decoder decodeert de 10-bits gedeserialiseerde van de transceiver naar 8-bits pixelgegevens tijdens de videoperiode. HSYNC, VSYNC en PACKET HEADER worden gegenereerd tijdens de controleperiode van de 10-bits blauwe kanaalgegevens. De audiopakketgegevens worden gedecodeerd op het R- en G-kanaal, elk met vier bits. De TMDS-decoder van elk kanaal werkt op zijn eigen klok. Daarom kan er een bepaalde scheefheid tussen de kanalen zijn.
Kanaal naar kanaal de-skew (Stel een vraag)
Een FIFO-gebaseerde de-skew logica wordt gebruikt om de scheefheid tussen de kanalen te verwijderen. Elk kanaal ontvangt een geldig signaal van de fase-uitlijningseenheden om aan te geven of de binnenkomende 10-bits gegevens van de fase-uitlijner geldig zijn. Als alle kanalen geldig zijn (fase-uitlijning hebben bereikt), begint de FIFO-module gegevens door de FIFO-module te sturen met behulp van lees- en schrijf-inschakelsignalen (continu in- en uitlezen). Wanneer een controletoken wordt gedetecteerd in een van de FIFO-uitgangen, wordt de uitleesstroom opgeschort en wordt een marker gedetecteerd signaal gegenereerd om de aankomst van een bepaalde marker in de videostream aan te geven. De uitleesstroom wordt pas hervat wanneer deze marker op alle drie de kanalen is aangekomen. Als gevolg hiervan wordt de relevante scheefheid verwijderd. De dual-clock FIFO's synchroniseren alle drie de gegevensstromen met de blauwe kanaalklok om de relevante scheefheid te verwijderen. De volgende afbeelding beschrijft de kanaal-naar-kanaal de-skew techniek.
Figuur 3-3. Kanaal-naar-kanaal-correctie
DDC (Stel een vraag)
De DDC is een communicatiekanaal gebaseerd op de I2C bus specificatie. De bron gebruikt I2C commando's om informatie te lezen van een sink's E-EDID met een slave adres. De HDMI RX IP gebruikt vooraf gedefinieerde EDID met meerdere resoluties ondersteunt resoluties tot 1920 ✕ 1080 bij 60 Hz in One Pixel modus en tot 3840 ✕ 2160 bij 60 Hz in Four Pixel modus.
De EDID vertegenwoordigt de weergavenaam als Microchip HDMI-scherm.
HDMI RX-parameters en interfacesignalen (Stel een vraag)
In dit gedeelte worden de parameters in de HDMI RX GUI-configurator en I/O-signalen besproken.
Configuratieparameters (Stel een vraag)
In de volgende tabel staan de configuratieparameters in de HDMI RX IP.
Tabel 4-1. Configuratieparameters
| Parameternaam | Beschrijving |
| Kleur Formaat | Definieert de kleurruimte. Ondersteunt de volgende kleurformaten:
|
| Kleurdiepte | Geeft het aantal bits per kleurcomponent aan. Ondersteunt 8, 10, 12 en 16 bits per component. |
| Aantal pixels | Geeft het aantal pixels per klokingang aan:
|
| VERSTROOIER | Ondersteuning voor 4K-resolutie bij 60 frames per seconde:
|
| Aantal audiokanalen | Ondersteunt een aantal audiokanalen:
|
| Video-interface | Native en AXI-stream |
| Audio-interface | Native en AXI-stream |
| Testbank | Maakt de selectie van een testbankomgeving mogelijk. Ondersteunt de volgende testbankopties:
|
| Licentie | Specificeert het type licentie. Biedt de volgende twee licentieopties:
|
Havens (Stel een vraag)
In de volgende tabel staan de invoer- en uitvoerpoorten van de HDMI RX IP voor Native-interface wanneer de kleurindeling RGB is.
Tabel 4-2. Input en output voor native interface
| Signaalnaam | Richting | Breedte (bits) | Beschrijving |
| RESET_N_I | Invoer | 1 | Actief-laag asynchroon resetsignaal |
| R_RX_CLK_I | Invoer | 1 | Parallelle klok voor “R”-kanaal van XCVR |
| G_RX_CLK_I | Invoer | 1 | Parallelle klok voor kanaal “G” van XCVR |
| B_RX_CLK_I | Invoer | 1 | Parallelle klok voor kanaal “B” van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Actief-laag asynchroon edid resetsignaal |
| R_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle data van het “R”-kanaal |
| G_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van kanaal “G” |
| B_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van kanaal “B” |
| Signaalnaam | Richting | Breedte (bits) | Beschrijving |
| DATA_R_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen "R"-kanaal parallelle gegevens van XCVR |
| DATA_G_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen "G"-kanaal parallelle gegevens van XCVR |
| GEGEVENS_B_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen "B"-kanaal parallelle gegevens van XCVR |
| SCL_I | Invoer | 1 | I2C seriële klokingang voor DDC |
| HPD_I | Invoer | 1 | Hot plug detecteert invoersignaal. Bron is verbonden met sink HPD-signaal moet hoog zijn. |
| SDA_ik | Invoer | 1 | I2C seriële data-invoer voor DDC |
| EDID_CLK_I | Invoer | 1 | Systeemklok voor I2C-module |
| BIT_SLIP_R_O | Uitvoer | 1 | Bit slip signaal naar “R” kanaal van transceiver |
| BIT_SLIP_G_O | Uitvoer | 1 | Bit slip signaal naar “G” kanaal van transceiver |
| BIT_SLIP_B_O | Uitvoer | 1 | Bit slip signaal naar “B” kanaal van transceiver |
| VIDEO_GEGEVENS_GELDIGHEID_O | Uitvoer | 1 | Videogegevens geldige uitvoer |
| AUDIO_GEGEVENS_GELDIGHEID_O | Uitvoer | 1 | Audiogegevens geldige uitvoer |
| H_SYNC_O | Uitvoer | 1 | Horizontale synchronisatiepuls |
| V_SYNC_O | Uitvoer | 1 | Actieve verticale synchronisatiepuls |
| R_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde "R"-gegevens |
| GAAN | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde "G"-gegevens |
| B_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde “B”-gegevens |
| SDA_O | Uitvoer | 1 | I2C seriële data-uitvoer voor DDC |
| HPD_O | Uitvoer | 1 | Hot plug detectie uitgangssignaal |
| ACR_CTS_O | Uitvoer | 20 | Audioklok regeneratiecyclus tijdamp waarde |
| ACR_N_O | Uitvoer | 20 | Audioklokregeneratiewaarde (N) parameter |
| ACR_GELDIG_O | Uitvoer | 1 | Audioklokregeneratie geldig signaal |
| AUDIO_SAMPLE_CH1_O | Uitvoer | 24 | Kanaal 1 audio sampde datum |
| AUDIO_SAMPLE_CH2_O | Uitvoer | 24 | Kanaal 2 audio sampde datum |
| AUDIO_SAMPLE_CH3_O | Uitvoer | 24 | Kanaal 3 audio sampde datum |
| AUDIO_SAMPLE_CH4_O | Uitvoer | 24 | Kanaal 4 audio sampde datum |
| AUDIO_SAMPLE_CH5_O | Uitvoer | 24 | Kanaal 5 audio sampde datum |
| AUDIO_SAMPLE_CH6_O | Uitvoer | 24 | Kanaal 6 audio sampde datum |
| AUDIO_SAMPLE_CH7_O | Uitvoer | 24 | Kanaal 7 audio sampde datum |
| AUDIO_SAMPLE_CH8_O | Uitvoer | 24 | Kanaal 8 audio sampde datum |
| HDMI_DVI_MODUS_O | Uitvoer | 1 | De twee modi zijn als volgt:
|
De volgende tabel beschrijft de in- en uitvoerpoorten van HDMI RX IP voor AXI4 Stream Video Interface.
Tabel 4-3. In- en uitgangspoorten voor AXI4 Stream Video Interface
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| TDATA_O | Uitvoer | AANTAL PIXELS ✕ Kleurdiepte ✕ 3 bits | Uitvoer videogegevens [R, G, B] |
| TVALID_O | Uitvoer | 1 | Uitvoervideo geldig |
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| TLAST_O | Uitvoer | 1 | Uitvoerframe-eindsignaal |
| TUSER_O | Uitvoer | 3 |
|
| TSTRB_O | Uitvoer | 3 | Uitvoer videodata stroboscoop |
| TKEEP_O | Uitvoer | 3 | Uitvoer videogegevens behouden |
De volgende tabel beschrijft de in- en uitgangspoorten van HDMI RX IP voor AXI4 Stream Audio Interface.
Tabel 4-4. In- en uitgangspoorten voor AXI4 Stream Audio Interface
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| AUDIO_TDATA_O | Uitvoer | 24 | Audiogegevens uitvoeren |
| AUDIO_TID_O | Uitvoer | 3 | Uitgangsaudiokanaal |
| AUDIO_TVALID_O | Uitvoer | 1 | Uitvoer audio geldig signaal |
In de volgende tabel staan de invoer- en uitvoerpoorten van de HDMI RX IP voor Native interface wanneer de kleurindeling YUV444 is.
Tabel 4-5. Input en output voor native interface
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| RESET_N_I | Invoer | 1 | Actief-laag asynchroon resetsignaal |
| LANE3_RX_CLK_I | Invoer | 1 | Parallelle klok voor Lane 3-kanaal van XCVR |
| LANE2_RX_CLK_I | Invoer | 1 | Parallelle klok voor Lane 2-kanaal van XCVR |
| LANE1_RX_CLK_I | Invoer | 1 | Parallelle klok voor Lane 1-kanaal van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Actief-laag asynchroon edid resetsignaal |
| LANE3_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van rijstrook 3 |
| LANE2_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van rijstrook 2 |
| LANE1_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van rijstrook 1 |
| DATA_LANE3_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen parallelle gegevens van baan 3 van XCVR |
| DATA_LANE2_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen parallelle gegevens van baan 2 van XCVR |
| DATA_LANE1_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen parallelle gegevens van baan 1 van XCVR |
| SCL_I | Invoer | 1 | I2C seriële klokingang voor DDC |
| HPD_I | Invoer | 1 | Hot plug detecteert invoersignaal. Bron is verbonden met sink HPD-signaal moet hoog zijn. |
| SDA_ik | Invoer | 1 | I2C seriële data-invoer voor DDC |
| EDID_CLK_I | Invoer | 1 | Systeemklok voor I2C-module |
| BIT_SLIP_LANE3_O | Uitvoer | 1 | Bit slip signaal naar baan 3 van transceiver |
| BIT_SLIP_LANE2_O | Uitvoer | 1 | Bit slip signaal naar baan 2 van transceiver |
| BIT_SLIP_LANE1_O | Uitvoer | 1 | Bit slip signaal naar baan 1 van transceiver |
| VIDEO_GEGEVENS_GELDIGHEID_O | Uitvoer | 1 | Videogegevens geldige uitvoer |
| AUDIO_GEGEVENS_GELDIGHEID_O | Uitvoer | 1 | Audiogegevens geldige uitvoer |
| H_SYNC_O | Uitvoer | 1 | Horizontale synchronisatiepuls |
| V_SYNC_O | Uitvoer | 1 | Actieve verticale synchronisatiepuls |
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| J_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde “Y”-gegevens |
| Cb_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde “Cb”-gegevens |
| Cr_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde “Cr”-gegevens |
| SDA_O | Uitvoer | 1 | I2C seriële data-uitvoer voor DDC |
| HPD_O | Uitvoer | 1 | Hot plug detectie uitgangssignaal |
| ACR_CTS_O | Uitvoer | 20 | Audioklok regeneratiecyclus timestamp waarde |
| ACR_N_O | Uitvoer | 20 | Audioklokregeneratiewaarde (N) parameter |
| ACR_GELDIG_O | Uitvoer | 1 | Audioklokregeneratie geldig signaal |
| AUDIO_SAMPLE_CH1_O | Uitvoer | 24 | Kanaal 1 audio sampde datum |
| AUDIO_SAMPLE_CH2_O | Uitvoer | 24 | Kanaal 2 audio sampde datum |
| AUDIO_SAMPLE_CH3_O | Uitvoer | 24 | Kanaal 3 audio sampde datum |
| AUDIO_SAMPLE_CH4_O | Uitvoer | 24 | Kanaal 4 audio sampde datum |
| AUDIO_SAMPLE_CH5_O | Uitvoer | 24 | Kanaal 5 audio sampde datum |
| AUDIO_SAMPLE_CH6_O | Uitvoer | 24 | Kanaal 6 audio sampde datum |
| AUDIO_SAMPLE_CH7_O | Uitvoer | 24 | Kanaal 7 audio sampde datum |
| AUDIO_SAMPLE_CH8_O | Uitvoer | 24 | Kanaal 8 audio sampde datum |
In de volgende tabel staan de invoer- en uitvoerpoorten van de HDMI RX IP voor Native interface wanneer de kleurindeling YUV422 is.
Tabel 4-6. Input en output voor native interface
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| RESET_N_I | Invoer | 1 | Actief-laag asynchroon resetsignaal |
| LANE3_RX_CLK_I | Invoer | 1 | Parallelle klok voor Lane 3-kanaal van XCVR |
| LANE2_RX_CLK_I | Invoer | 1 | Parallelle klok voor Lane 2-kanaal van XCVR |
| LANE1_RX_CLK_I | Invoer | 1 | Parallelle klok voor Lane 1-kanaal van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Actief-laag asynchroon edid resetsignaal |
| LANE3_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van rijstrook 3 |
| LANE2_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van rijstrook 2 |
| LANE1_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van rijstrook 1 |
| DATA_LANE3_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen parallelle gegevens van baan 3 van XCVR |
| DATA_LANE2_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen parallelle gegevens van baan 2 van XCVR |
| DATA_LANE1_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen parallelle gegevens van baan 1 van XCVR |
| SCL_I | Invoer | 1 | I2C seriële klokingang voor DDC |
| HPD_I | Invoer | 1 | Hot plug detecteert invoersignaal. Bron is verbonden met sink HPD-signaal moet hoog zijn. |
| SDA_ik | Invoer | 1 | I2C seriële data-invoer voor DDC |
| EDID_CLK_I | Invoer | 1 | Systeemklok voor I2C-module |
| BIT_SLIP_LANE3_O | Uitvoer | 1 | Bit slip signaal naar baan 3 van transceiver |
| BIT_SLIP_LANE2_O | Uitvoer | 1 | Bit slip signaal naar baan 2 van transceiver |
| BIT_SLIP_LANE1_O | Uitvoer | 1 | Bit slip signaal naar baan 1 van transceiver |
| VIDEO_GEGEVENS_GELDIGHEID_O | Uitvoer | 1 | Videogegevens geldige uitvoer |
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| AUDIO_GEGEVENS_GELDIGHEID_O | Uitvoer | 1 | Audiogegevens geldige uitvoer |
| H_SYNC_O | Uitvoer | 1 | Horizontale synchronisatiepuls |
| V_SYNC_O | Uitvoer | 1 | Actieve verticale synchronisatiepuls |
| J_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde “Y”-gegevens |
| CO | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde "C"-gegevens |
| SDA_O | Uitvoer | 1 | I2C seriële data-uitvoer voor DDC |
| HPD_O | Uitvoer | 1 | Hot plug detectie uitgangssignaal |
| ACR_CTS_O | Uitvoer | 20 | Audioklok regeneratiecyclus timestamp waarde |
| ACR_N_O | Uitvoer | 20 | Audioklokregeneratiewaarde (N) parameter |
| ACR_GELDIG_O | Uitvoer | 1 | Audioklokregeneratie geldig signaal |
| AUDIO_SAMPLE_CH1_O | Uitvoer | 24 | Kanaal 1 audio sampde datum |
| AUDIO_SAMPLE_CH2_O | Uitvoer | 24 | Kanaal 2 audio sampde datum |
| AUDIO_SAMPLE_CH3_O | Uitvoer | 24 | Kanaal 3 audio sampde datum |
| AUDIO_SAMPLE_CH4_O | Uitvoer | 24 | Kanaal 4 audio sampde datum |
| AUDIO_SAMPLE_CH5_O | Uitvoer | 24 | Kanaal 5 audio sampde datum |
| AUDIO_SAMPLE_CH6_O | Uitvoer | 24 | Kanaal 6 audio sampde datum |
| AUDIO_SAMPLE_CH7_O | Uitvoer | 24 | Kanaal 7 audio sampde datum |
| AUDIO_SAMPLE_CH8_O | Uitvoer | 24 | Kanaal 8 audio sampde datum |
In de volgende tabel staan de invoer- en uitvoerpoorten van de HDMI RX IP voor Native-interface wanneer SCRAMBLER is ingeschakeld.
Tabel 4-7. Input en output voor native interface
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| RESET_N_I | Invoer | 1 | Actief-laag asynchroon resetsignaal |
| R_RX_CLK_I | Invoer | 1 | Parallelle klok voor “R”-kanaal van XCVR |
| G_RX_CLK_I | Invoer | 1 | Parallelle klok voor kanaal “G” van XCVR |
| B_RX_CLK_I | Invoer | 1 | Parallelle klok voor kanaal “B” van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Actief-laag asynchroon edid resetsignaal |
| HDMI_KABEL_CLK_I | Invoer | 1 | Kabelklok van de HDMI-bron |
| R_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle data van het “R”-kanaal |
| G_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van kanaal “G” |
| B_RX_GELDIG_I | Invoer | 1 | Geldig signaal van XCVR voor parallelle gegevens van kanaal “B” |
| DATA_R_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen "R"-kanaal parallelle gegevens van XCVR |
| DATA_G_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen "G"-kanaal parallelle gegevens van XCVR |
| GEGEVENS_B_I | Invoer | AANTAL PIXELS ✕ 10 bits | Ontvangen "B"-kanaal parallelle gegevens van XCVR |
| SCL_I | Invoer | 1 | I2C seriële klokingang voor DDC |
| HPD_I | Invoer | 1 | Hot plug detecteert invoersignaal. De bron is verbonden met de sink en het HPD-signaal moet hoog zijn. |
| SDA_ik | Invoer | 1 | I2C seriële data-invoer voor DDC |
| EDID_CLK_I | Invoer | 1 | Systeemklok voor I2C-module |
| BIT_SLIP_R_O | Uitvoer | 1 | Bit slip signaal naar “R” kanaal van transceiver |
| BIT_SLIP_G_O | Uitvoer | 1 | Bit slip signaal naar “G” kanaal van transceiver |
| Havennaam | Richting | Breedte (bits) | Beschrijving |
| BIT_SLIP_B_O | Uitvoer | 1 | Bit slip signaal naar “B” kanaal van transceiver |
| VIDEO_GEGEVENS_GELDIGHEID_O | Uitvoer | 1 | Videogegevens geldige uitvoer |
| AUDIO_GEGEVENS_GELDIGHEID_O | Output1 | 1 | Audiogegevens geldige uitvoer |
| H_SYNC_O | Uitvoer | 1 | Horizontale synchronisatiepuls |
| V_SYNC_O | Uitvoer | 1 | Actieve verticale synchronisatiepuls |
| GEGEVENS_SNELHEID_O | Uitvoer | 16 | Rx-gegevenssnelheid. Hieronder staan de gegevenssnelheidswaarden:
|
| R_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde "R"-gegevens |
| GAAN | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde "G"-gegevens |
| B_O | Uitvoer | AANTAL PIXELS ✕ Kleurdieptebits | Gedecodeerde “B”-gegevens |
| SDA_O | Uitvoer | 1 | I2C seriële data-uitvoer voor DDC |
| HPD_O | Uitvoer | 1 | Hot plug detectie uitgangssignaal |
| ACR_CTS_O | Uitvoer | 20 | Audioklok regeneratiecyclus timestamp waarde |
| ACR_N_O | Uitvoer | 20 | Audioklokregeneratiewaarde (N) parameter |
| ACR_GELDIG_O | Uitvoer | 1 | Audioklokregeneratie geldig signaal |
| AUDIO_SAMPLE_CH1_O | Uitvoer | 24 | Kanaal 1 audio sampde datum |
| AUDIO_SAMPLE_CH2_O | Uitvoer | 24 | Kanaal 2 audio sampde datum |
| AUDIO_SAMPLE_CH3_O | Uitvoer | 24 | Kanaal 3 audio sampde datum |
| AUDIO_SAMPLE_CH4_O | Uitvoer | 24 | Kanaal 4 audio sampde datum |
| AUDIO_SAMPLE_CH5_O | Uitvoer | 24 | Kanaal 5 audio sampde datum |
| AUDIO_SAMPLE_CH6_O | Uitvoer | 24 | Kanaal 6 audio sampde datum |
| AUDIO_SAMPLE_CH7_O | Uitvoer | 24 | Kanaal 7 audio sampde datum |
| AUDIO_SAMPLE_CH8_O | Uitvoer | 24 | Kanaal 8 audio sampde datum |
Testbench-simulatie (Stel een vraag)
Testbench is beschikbaar om de functionaliteit van HDMI RX core te controleren. Testbench werkt alleen in Native Interface wanneer het aantal pixels één is.
Voer de volgende stappen uit om de kern te simuleren met behulp van de testbank:
- Vouw in het venster Ontwerpstroom de optie Ontwerp maken uit.
- Klik met de rechtermuisknop op Create SmartDesign Testbench en klik vervolgens op Run, zoals weergegeven in de volgende afbeelding.
Figuur 5-1. SmartDesign Testbench maken
- Voer een naam in voor de SmartDesign-testbank en klik op OK.
Figuur 5-2. SmartDesign Testbench een naam geven
Er wordt een SmartDesign-testbench gemaakt en er verschijnt een canvas rechts van het Design Flow-venster. - Navigeer naar Libero® SoC Catalog, selecteer View > Windows > IP Catalog en vouw vervolgens Solutions-Video uit. Dubbelklik op HDMI RX IP (v5.4.0) en klik vervolgens op OK.
- Selecteer alle poorten, klik met de rechtermuisknop en selecteer Promoten naar hoofdniveau.
- Klik op Component genereren op de SmartDesign-werkbalk.
- Klik met de rechtermuisknop op de HDMI_RX_TB-testbank op het tabblad Stimulushiërarchie fileen klik vervolgens op Pre-Synth-ontwerp simuleren > Interactief openen.
De ModelSim®-tool wordt geopend met de testbank, zoals weergegeven in de volgende afbeelding.
Figuur 5-3. ModelSim Tool met HDMI RX Testbench File
Belangrijk: ikals de simulatie wordt onderbroken vanwege de looptijdlimiet die is gespecificeerd in de DO file, gebruik de opdracht run -all om de simulatie te voltooien.
Licentie (Stel een vraag)
HDMI RX IP wordt geleverd met de volgende twee licentieopties:
- Gecodeerd: Volledige gecodeerde RTL-code wordt geleverd voor de kern. Het is gratis beschikbaar met elke Libero-licentie, waardoor de kern kan worden geïnstantieerd met SmartDesign. U kunt simulatie, synthese, lay-out uitvoeren en de FPGA-silicon programmeren met behulp van de Libero-ontwerpsuite.
- RTL: De volledige RTL-broncode is licentiegebonden en dient apart te worden aangeschaft.
Simulatieresultaten (Stel een vraag)
Het volgende timingdiagram voor HDMI RX IP toont videodata- en besturingsdataperioden.
Figuur 6-1. Videogegevens
Het onderstaande diagram toont de hsync- en vsync-uitgangen voor de overeenkomstige besturingsgegevensingangen.
Figuur 6-2. Horizontale synchronisatie- en verticale synchronisatiesignalen
Het onderstaande diagram toont het EDID-gedeelte.
Figuur 6-3. EDID-signalen
Gebruik van hulpbronnen (Stel een vraag)
HDMI RX IP is geïmplementeerd in PolarFire® FPGA (MPF300T – 1FCG1152I-pakket). De volgende tabel geeft de bronnen weer die worden gebruikt wanneer Aantal pixels = 1 pixel.
Tabel 7-1. Resourcegebruik voor 1-pixelmodus
| Kleur Formaat | Kleurdiepte | VERSTROOIER | Stof 4LUT | Stof DFF | Interface4LUT | Interface-DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Uitzetten | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Uitzetten | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Uitzetten | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Uitzetten | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Uitzetten | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Uitzetten | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Uitzetten | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Uitzetten | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Uitzetten | 1585 | 1327 | 492 | 492 | 14 | 9 |
In de volgende tabel staan de bronnen die worden gebruikt wanneer Aantal pixels = 4 pixels.
Tabel 7-2. Resourcegebruik voor 4-pixelmodus
| Kleur Formaat | Kleurdiepte | VERSTROOIER | Stof 4LUT | Stof DFF | Interface4LUT | Interface-DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Uitzetten | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Uitzetten | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Uitzetten | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Inschakelen | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Inschakelen | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Inschakelen | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Uitzetten | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Uitzetten | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Uitzetten | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Uitzetten | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
In de volgende tabel staan de bronnen die worden gebruikt wanneer Aantal pixels = 4 pixels en SCRAMBLER is ingeschakeld.
Tabel 7-3. Resourcegebruik voor 4-pixelmodus en SCRAMBLER is ingeschakeld
| Kleur Formaat | Kleurdiepte | VERSTROOIER | Stof 4LUT | Stof DFF | Interface4LUT | Interface-DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Inschakelen | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Inschakelen | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Inschakelen | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Systeemintegratie (Stel een vraag)
In dit gedeelte wordt uitgelegd hoe u het IP in het Libero-ontwerp kunt integreren.
In de volgende tabel staan de configuraties van PF XCVR, PF TX PLL en PF CCC die vereist zijn voor verschillende resoluties en bitbreedtes.
Tabel 8-1. PF XCVR, PF TX PLL en PF CCC-configuraties
| Oplossing | Bitbreedte: | PF XCVR-configuratie | CDR REF KLOKBLOKKEN | PF CCC-configuratie | |||
| RX-gegevenssnelheid | RX CDR Ref klokfrequentie | RX PCS Stofbreedte | Ingangsfrequentie | Uitgangsfrequentie | |||
| 1 PXL-formaat (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL-formaat (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL-formaat (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL-formaat (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX-Sample Ontwerp 1: Wanneer geconfigureerd in de modus Kleurdiepte = 8-bits en Aantal pixels = 1 pixel, wordt dit weergegeven in de volgende afbeelding.
Afbeelding 8-1. HDMI RX Samphet ontwerp 1
Bijvoorbeeldample, in 8-bit configuraties maken de volgende componenten deel uit van het ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is geconfigureerd voor TX en RX full duplex-modus. RX-gegevenssnelheid van 1485 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 10 bit voor 1 PXL-modus en 148.5 MHz CDR-referentieklok. TX-gegevenssnelheid van 1485 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 10 bit met klokdelingsfactor 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK worden aangestuurd vanuit de PF_XCVR_REF_CLK met AE27, AE28 Pad-pinnen.
- De EDID CLK_I-pin moet worden aangestuurd met een kloksnelheid van 150 MHz met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I worden respectievelijk aangestuurd door LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I worden respectievelijk aangestuurd door LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL.
- DATA_R_I, DATA_G_I en DATA_B_I worden respectievelijk aangestuurd door LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA.
HDMI RX-Sample Ontwerp 2: Wanneer geconfigureerd in de modus Kleurdiepte = 8-bits en Aantal pixels = 4 pixel, wordt dit weergegeven in de volgende afbeelding.
Afbeelding 8-2. HDMI RX Samphet ontwerp 2
Bijvoorbeeldample, in 8-bit configuraties maken de volgende componenten deel uit van het ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is geconfigureerd voor TX en RX full duplex-modus. RX-gegevenssnelheid van 1485 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 40 bit voor 4 PXL-modus en 148.5 MHz CDR-referentieklok. TX-gegevenssnelheid van 1485 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 40 bit met klokdelingsfactor 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK worden aangestuurd vanuit de PF_XCVR_REF_CLK met AE27, AE28 Pad-pinnen.
- De EDID CLK_I-pin moet worden aangestuurd met een kloksnelheid van 150 MHz met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I worden respectievelijk aangestuurd door LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I worden respectievelijk aangestuurd door LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL.
- DATA_R_I, DATA_G_I en DATA_B_I worden respectievelijk aangestuurd door LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA.
HDMI RX-Sample Ontwerp 3: Wanneer geconfigureerd in de modus Kleurdiepte = 8-bits en Aantal pixels = 4 pixels en SCRAMBLER = Ingeschakeld, wordt dit weergegeven in de volgende afbeelding.
Afbeelding 8-3. HDMI RX Samphet ontwerp 3
Bijvoorbeeldample, in 8-bit configuraties maken de volgende componenten deel uit van het ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is geconfigureerd voor TX en RX onafhankelijke modus. RX-gegevenssnelheid van 5940 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 40 bit voor 4 PXL-modus en 148.5 MHz CDR-referentieklok. TX-gegevenssnelheid van 5940 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 40 bit met klokdelingsfactor 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK worden aangestuurd vanuit de PF_XCVR_REF_CLK met AF29, AF30 Pad-pinnen.
- De EDID CLK_I-pin moet worden aangestuurd met een kloksnelheid van 150 MHz met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I worden respectievelijk aangestuurd door LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I worden respectievelijk aangestuurd door LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL.
- DATA_R_I, DATA_G_I en DATA_B_I worden respectievelijk aangestuurd door LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA.
HDMI RX-Sample Ontwerp 4: Wanneer geconfigureerd in de modus Kleurdiepte = 12-bits en Aantal pixels = 4 pixels en SCRAMBLER = Ingeschakeld, wordt dit weergegeven in de volgende afbeelding.
Afbeelding 8-4. HDMI RX Samphet ontwerp 4
Bijvoorbeeldample, in 12-bit configuraties maken de volgende componenten deel uit van het ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is geconfigureerd voor de RX Only-modus. RX-gegevenssnelheid van 4455 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 40 bit voor 4 PXL-modus en 148.5 MHz CDR-referentieklok.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK worden aangestuurd vanuit de PF_XCVR_REF_CLK met AF29, AF30 Pad-pinnen.
- De EDID CLK_I-pin moet worden aangestuurd met een kloksnelheid van 150 MHz met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I worden respectievelijk aangestuurd door LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I worden respectievelijk aangestuurd door LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL.
- DATA_R_I, DATA_G_I en DATA_B_I worden respectievelijk aangestuurd door LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA.
- De module PF_CCC_C0 genereert een klok met de naam OUT0_FABCLK_0 met een frequentie van 74.25 MHz, afgeleid van een ingangsklok van 111.375 MHz, die wordt aangestuurd door LANE1_RX_CLK_R.
HDMI RX-Sample Ontwerp 5: Wanneer geconfigureerd in Color Depth = 8-bit, Number of Pixels = 4 Pixel mode en SCRAMBLER = Enabled wordt getoond in de volgende afbeelding. Dit ontwerp is dynamische datasnelheid met DRI.
Afbeelding 8-5. HDMI RX Samphet ontwerp 5
Bijvoorbeeldample, in 8-bit configuraties maken de volgende componenten deel uit van het ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is geconfigureerd voor de RX Only-modus met ingeschakelde dynamische herconfiguratie-interface. RX-gegevenssnelheid van 5940 Mbps in PMA-modus, met de gegevensbreedte geconfigureerd als 40 bit voor 4 PXL-modus en 148.5 MHz CDR-referentieklok.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK worden aangestuurd vanuit de PF_XCVR_REF_CLK met AF29, AF30 Pad-pinnen.
- De EDID CLK_I-pin moet worden aangestuurd met een kloksnelheid van 150 MHz met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I worden respectievelijk aangestuurd door LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I worden respectievelijk aangestuurd door LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL.
- DATA_R_I, DATA_G_I en DATA_B_I worden respectievelijk aangestuurd door LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA.
Revisiegeschiedenis (Stel een vraag)
De revisiegeschiedenis beschrijft de wijzigingen die in het document zijn doorgevoerd. De wijzigingen worden per revisie weergegeven, beginnend met de meest recente publicatie.
Tabel 9-1. Revisie geschiedenis
| Herziening | Datum | Beschrijving |
| D | 02/2025 | Hieronder vindt u een lijst met wijzigingen die zijn aangebracht in revisie C van het document:
|
| C | 02/2023 | Hieronder vindt u een lijst met wijzigingen die zijn aangebracht in revisie C van het document:
|
| B | 09/2022 | Hieronder vindt u een lijst met wijzigingen die zijn aangebracht in revisie B van het document:
|
| A | 04/2022 | Het volgende is de lijst met wijzigingen in revisie A van het document:
|
| 2.0 | — | Het volgende is een samenvatting van de wijzigingen die in deze herziening zijn aangebracht.
|
| 1.0 | 08/2021 | Eerste herziening. |
Microchip FPGA-ondersteuning
De Microchip FPGA-productgroep ondersteunt zijn producten met verschillende ondersteunende diensten, waaronder klantenservice, Customer Technical Support Center, a weblocatie en wereldwijde verkoopkantoren. Klanten wordt aangeraden de online bronnen van Microchip te bezoeken voordat ze contact opnemen met de ondersteuning, omdat de kans groot is dat hun vragen al zijn beantwoord. Neem contact op met het technische ondersteuningscentrum via het weblocatie bij www.microchip.com/support. Vermeld het onderdeelnummer van het FPGA-apparaat, selecteer de juiste case-categorie en upload het ontwerp files tijdens het maken van een technische ondersteuningsaanvraag. Neem contact op met de klantenservice voor niet-technische productondersteuning, zoals productprijzen, productupgrades, update-informatie, bestelstatus en autorisatie.
- Vanuit Noord-Amerika belt u 800.262.1060
- Vanuit de rest van de wereld belt u 650.318.4460
- Fax, overal ter wereld, 650.318.8044
Microchip-informatie
Handelsmerken
De naam en het logo van “Microchip”, het “M”-logo en andere namen, logo’s en merken zijn geregistreerde en niet-geregistreerde handelsmerken van Microchip Technology Incorporated of haar filialen en/of dochterondernemingen in de Verenigde Staten en/of andere landen (“Microchip-handelsmerken”). Informatie over Microchip-handelsmerken is te vinden op https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN-nummer: 979-8-3371-0744-8
Juridische kennisgeving
Deze publicatie en de informatie hierin mogen alleen worden gebruikt met Microchip-producten, inclusief voor het ontwerpen, testen en integreren van Microchip-producten met uw toepassing. Gebruik van deze informatie op een andere manier is in strijd met deze voorwaarden. Informatie over apparaattoepassingen wordt alleen voor uw gemak verstrekt en kan worden vervangen door updates. Het is uw verantwoordelijkheid om ervoor te zorgen dat uw toepassing voldoet aan uw specificaties. Neem contact op met uw plaatselijke Microchip-verkoopkantoor voor aanvullende ondersteuning of verkrijg aanvullende ondersteuning op: www.microchip.com/en-us/support/design-help/client-support-services.
DEZE INFORMATIE WORDT DOOR MICROCHIP GELEVERD "ZOALS HET IS". MICROCHIP GEEFT GEEN ENKELE VERKLARING OF GARANTIE VAN WELKE AARD DAN OOK, EXPLICIET OF IMPLICIET, SCHRIFTELIJK OF MONDELING, WETTELIJK OF ANDERSZINS, MET BETREKKING TOT DE INFORMATIE, INCLUSIEF MAAR NIET BEPERKT TOT ENIGE IMPLICIETE GARANTIES VAN NIET-INBREUK, VERKOOPBAARHEID EN GESCHIKTHEID VOOR EEN BEPAALD DOEL, OF GARANTIES MET BETREKKING TOT DE STAAT, KWALITEIT OF PRESTATIES ERVAN.
MICROCHIP IS IN GEEN GEVAL AANSPRAKELIJK VOOR ENIGE INDIRECTE, SPECIALE, PUNITIEVE, INCIDENTELE OF GEVOLGSCHADE, KOSTEN OF UITGAVEN VAN WELKE AARD DAN OOK IN VERBAND MET DE INFORMATIE OF HET GEBRUIK ERVAN, ONGEACHT DE OORZAAK, ZELFS ALS MICROCHIP OP DE HOOGTE IS GESTELD VAN DE MOGELIJKHEID OF ALS DE SCHADE VOORZIENBAAR IS. VOOR ZOVER TOEGESTAAN DOOR DE WET, ZAL DE TOTALE AANSPRAKELIJKHEID VAN MICROCHIP VOOR ALLE CLAIMS DIE OP ENIGERLEI WIJZE GERELATEERD ZIJN AAN DE INFORMATIE OF HET GEBRUIK ERVAN, HET BEDRAG VAN DE EVENTUELE KOSTEN DIE U RECHTSTREEKS AAN MICROCHIP HEBT BETAALD VOOR DE INFORMATIE, NIET OVERSCHRIJDEN.
Het gebruik van Microchip-apparaten in levensondersteunings- en/of veiligheidstoepassingen is geheel voor eigen risico van de koper, en de koper stemt ermee in Microchip te verdedigen, schadeloos te stellen en te vrijwaren van alle schade, claims, rechtszaken of kosten die voortvloeien uit dergelijk gebruik. Er worden geen licenties, impliciet of anderszins, overgedragen onder de intellectuele eigendomsrechten van Microchip, tenzij anders vermeld.
Microchip Devices Code Beschermingsfunctie
Let op de volgende details over de codebeveiligingsfunctie op Microchip-producten:
- Microchipproducten voldoen aan de specificaties die in het betreffende Microchip-gegevensblad staan.
- Microchip is ervan overtuigd dat haar productfamilie veilig is wanneer deze op de beoogde manier, binnen de operationele specificaties en onder normale omstandigheden wordt gebruikt.
- Microchip waardeert en beschermt zijn intellectuele eigendomsrechten op agressieve wijze. Pogingen om de codebeschermingsfuncties van Microchip-producten te schenden zijn ten strengste verboden en kunnen in strijd zijn met de Digital Millennium Copyright Act.
- Noch Microchip, noch enige andere fabrikant van halfgeleiders kan de veiligheid van zijn code garanderen. Codebescherming betekent niet dat wij garanderen dat het product "onbreekbaar" is. Codebescherming is voortdurend in ontwikkeling. Microchip streeft ernaar de codebeschermingsfuncties van onze producten voortdurend te verbeteren.
© 2025 Microchip Technology Inc. en haar dochterondernemingen
Veelgestelde vragen
- V: Hoe kan ik de HDMI RX IP-core updaten?
A: De IP-core kan worden bijgewerkt via Libero SoC-software of handmatig worden gedownload uit de catalogus. Eenmaal geïnstalleerd in Libero SoC-software IP Catalog, kan het worden geconfigureerd, gegenereerd en geïnstantieerd binnen SmartDesign voor opname in het project.
Documenten / Bronnen
 |
MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI-ontvanger [pdf] Gebruikershandleiding PolarFire FPGA, PolarFire FPGA High Definition Multimedia Interface HDMI-ontvanger, High Definition Multimedia Interface HDMI-ontvanger, Multimedia Interface HDMI-ontvanger, Interface HDMI-ontvanger, HDMI-ontvanger |
