MICROCHIP PolarFire FPGA augstas izšķirtspējas multivides interfeisa HDMI uztvērējs
Ievads (uzdot jautājumu)
Microchip augstas izšķirtspējas multivides interfeisa (HDMI) uztvērēja IP atbalsta video datu un audio pakešdatu uztveršanu, kas aprakstīta HDMI standarta specifikācijā. HDMI RX IP ir īpaši izstrādāts PolarFire® FPGA un PolarFire System on Chip (SoC) FPGA ierīcēm, kas atbalsta HDMI 2.0 izšķirtspējai līdz 1920 × 1080 pie 60 Hz viena pikseļa režīmā un līdz 3840 × 2160 ar 60 Hz četru pikseļu režīmā. RX IP atbalsta Hot Plug Detect (Hot Plug Detect — HPD), lai uzraudzītu strāvas ieslēgšanas vai izslēgšanas un atvienošanas vai pievienošanas notikumus, lai norādītu uz saziņu starp HDMI avotu un HDMI izlietni.
HDMI avots izmanto displeja datu kanālu (DDC), lai nolasītu izlietnes paplašinātos displeja identifikācijas datus (EDID), lai atklātu izlietnes konfigurāciju un/vai iespējas. HDMI RX IP ir iepriekš ieprogrammēts EDID, ko HDMI avots var nolasīt, izmantojot standarta I2C kanālu. PolarFire FPGA un PolarFire SoC FPGA ierīču raiduztvērēji tiek izmantoti kopā ar RX IP, lai sērijas datus deserializētu 10 bitu datos. HDMI datu kanāliem ir pieļaujama ievērojama novirze starp tiem. HDMI RX IP novērš novirzi starp datu kanāliem, izmantojot FIFO (First-In First-Out). Šis IP pārveido pārejas minimālās diferenciālās signalizācijas (TMDS) datus, kas saņemti no HDMI avota, izmantojot raiduztvērēju, 24 bitu RGB pikseļu datos, 24 bitu audio datos un vadības signālos. Četri standarta vadības marķieri, kas norādīti HDMI protokolā, tiek izmantoti datu fāzu izlīdzināšanai deserializācijas laikā.
Kopsavilkums
Nākamajā tabulā ir sniegts HDMI RX IP raksturlielumu kopsavilkums.
1. tabula. HDMI RX IP raksturlielumi
| Pamata versija | Šī lietotāja rokasgrāmata atbalsta HDMI RX IP v5.4. |
| Atbalstītās ierīču ģimenes |
|
| Atbalstītā rīku plūsma | Nepieciešami Libero® SoC v12.0 vai jaunāki laidieni. |
| Atbalstītās saskarnes | HDMI RX IP atbalstītās saskarnes ir:
|
| Licencēšana | HDMI RX IP tiek nodrošināts ar šādām divām licences opcijām:
|
Funkcijas
HDMI RX IP ir šādas funkcijas:
- Savietojams ar HDMI 2.0
- Atbalsta 8, 10, 12 un 16 bitu krāsu dziļumu
- Atbalsta krāsu formātus, piemēram, RGB, YUV 4:2:2 un YUV 4:4:4
- Atbalsta vienu vai četrus pikseļus uz vienu pulksteni
- Atbalsta izšķirtspēju līdz 1920 ✕ ✕ 1080 pie 60 Hz viena pikseļa režīmā un līdz 3840 ✕ 2160 ar 60 Hz četru pikseļu režīmā.
- Atklāj Hot-Plug
- Atbalsta dekodēšanas shēmu - TMDS
- Atbalsta DVI ievadi
- Atbalsta displeja datu kanālu (DDC) un uzlaboto displeja datu kanālu (E-DDC)
- Atbalsta vietējo un AXI4 straumēšanas video interfeisu video datu pārsūtīšanai
- Atbalsta vietējo un AXI4 straumes audio interfeisu audio datu pārsūtīšanai
Neatbalstītas funkcijas
Tālāk ir norādītas neatbalstītās HDMI RX IP funkcijas:
- 4:2:0 krāsu formāts netiek atbalstīts.
- Augsts dinamiskais diapazons (HDR) un liela joslas platuma digitālā satura aizsardzība (HDCP) netiek atbalstīti.
- Mainīgais atsvaidzes intensitātes (VRR) un automātiskais zema latentuma režīms (ALLM) netiek atbalstīts.
- Horizontālā laika parametri, kas četru pikseļu režīmā nav dalāmi ar četri, netiek atbalstīti.
Uzstādīšanas instrukcijas
IP kodols ir jāinstalē Libero® SoC programmatūras IP katalogā automātiski, izmantojot Libero SoC programmatūras IP kataloga atjaunināšanas funkciju, vai arī tas ir manuāli lejupielādēts no kataloga. Kad IP kodols ir instalēts Libero SoC programmatūras IP katalogā, tas tiek konfigurēts, ģenerēts un iemiesots Smart Design, lai iekļautu Libero projektā.
Pārbaudītās avota ierīces (uzdodiet jautājumu)
Nākamajā tabulā ir norādītas pārbaudītās avota ierīces.
Tabula 1-1. Pārbaudīto avotu ierīces
| Ierīces | Pikseļu režīms | Izšķirtspējas pārbaudītas | Krāsu dziļums (biti) | Krāsu režīms | Audio |
| quantumdata™ M41h HDMI analizators | 1 | 720P 30 FPS, 720P 60 FPS un 1080P 60 FPS | 8 | RGB, YUV444 un YUV422 | Jā |
| 1080P 30 FPS | 8, 10, 12 un 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS un 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 un 16 | ||||
| 4K 30 kadri sekundē | 8, 10, 12 un 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Jā |
| 4 | 1080P 60 FPS un 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Jā |
| 4 | 4K 30 FPS un 4K 60 FPS | ||||
| Astro VA-1844A HDMI® testeris | 1 | 720P 30 FPS, 720P 60 FPS un 1080P 60 FPS | 8 | RGB, YUV444 un YUV422 | Jā |
| 1080P 30 FPS | 8, 10, 12 un 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS un 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 un 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 komplekts | 1 | 1080P 30 FPS | 8 | RGB | Nē |
| 4 | 4K 60 kadri sekundē |
HDMI RX IP konfigurācija (uzdodiet jautājumu)
Šajā sadaļā ir sniegts pārskatsview HDMI RX IP konfiguratora saskarnes un tā komponentu HDMI RX IP konfigurators nodrošina grafisku interfeisu HDMI RX kodola iestatīšanai. Šis konfigurators ļauj lietotājam izvēlēties tādus parametrus kā pikseļu skaits, audio kanālu skaits, video interfeiss, audio interfeiss, SCRAMBLER, krāsu dziļums, krāsu formāts, testa stends un licence. Konfiguratora saskarnē ir iekļautas nolaižamās izvēlnes un iestatījumu pielāgošanas opcijas. Galvenās konfigurācijas ir aprakstītas tabulā 4-1. Nākamajā attēlā ir sniegta detalizēta informācija view no HDMI RX IP konfiguratora saskarnes.
Attēls 2-1. HDMI RX IP konfigurators
Saskarnē ir arī pogas Labi un Atcelt, lai apstiprinātu vai atmestu konfigurācijas.
Aparatūras ieviešana (uzdodiet jautājumu)
Šajos attēlos ir aprakstīta HDMI RX IP saskarne ar raiduztvērēju (XCVR).
Attēls 3-1. HDMI RX blokshēma
Attēls 3-2. Uztvērēja detalizēta blokshēma
HDMI RX sastāv no trim stages:
- Fāzes izlīdzinātājs izlīdzina paralēlos datus attiecībā uz vadības marķiera robežām, izmantojot raiduztvērēja bitu slīdēšanu.
- TMDS dekodētājs pārveido 10 bitu kodētos datus 8 bitu video pikseļu datos, 4 bitu audio pakešu datos un 2 bitu vadības signālos.
- FIFO novērš novirzi starp R, G un B joslu pulksteņiem.
Fāzes izlīdzinātājs (uzdodiet jautājumu)
10 bitu paralēlie dati no XCVR ne vienmēr ir saskaņoti ar TMDS kodētajām vārdu robežām. Lai datus atšifrētu, paralēlie dati ir jāpārvieto un jāsaskaņo. Fāzes izlīdzinātājs pielīdzina ienākošos paralēlos datus vārdu robežām, izmantojot bitu slīdēšanas funkciju XCVR. XCVR režīmā Per-Monitor DPI Awareness (PMA) ļauj izmantot bitu slīdēšanas funkciju, kur tas pielāgo 10 bitu deserializētā vārda izlīdzināšanu par 1 bitu. Katru reizi pēc 10 bitu vārda pielāgošanas par 1 bitu slīdēšanas pozīciju tas tiek salīdzināts ar jebkuru no četriem HDMI protokola vadības marķieriem, lai bloķētu pozīciju kontroles periodā. 10 bitu vārds ir pareizi līdzināts un tiek uzskatīts par derīgu nākamajām stages. Katram krāsu kanālam ir savs fāzes izlīdzinātājs, TMDS dekodētājs sāk dekodēt tikai tad, kad visi fāzu izlīdzinātāji ir bloķēti, lai labotu vārdu robežas.
TMDS dekodētājs (uzdodiet jautājumu)
TMDS dekodētājs video perioda laikā dekodē 10 bitu deserializētos datus no raiduztvērēja 8 bitu pikseļu datos. HSYNC, VSYNC un PACKET HEADER tiek ģenerēti kontroles periodā no 10 bitu zilā kanāla datiem. Audio pakešu dati tiek dekodēti R un G kanālā ar četriem bitiem. Katra kanāla TMDS dekoderis darbojas ar savu pulksteni. Tādējādi starp kanāliem var būt zināma novirze.
Kanāls uz kanālu De-Skew (uzdodiet jautājumu)
Lai novērstu novirzi starp kanāliem, tiek izmantota uz FIFO balstīta šķībuma samazināšanas loģika. Katrs kanāls saņem derīgu signālu no fāzes izlīdzināšanas vienībām, lai norādītu, vai ienākošie 10 bitu dati no fāzes izlīdzinātāja ir derīgi. Ja visi kanāli ir derīgi (ir sasniegta fāzes izlīdzināšana), FIFO modulis sāk pārraidīt datus caur FIFO moduli, izmantojot lasīšanas un rakstīšanas iespējošanas signālus (nepārtraukti ierakstot un nolasot). Ja kādā no FIFO izejām tiek atklāts vadības marķieris, nolasīšanas plūsma tiek apturēta un tiek ģenerēts marķiera noteiktais signāls, kas norāda uz konkrēta marķiera ierašanos video straumē. Nolasīšanas plūsma tiek atsākta tikai tad, kad šis marķieris ir nonācis visos trīs kanālos. Rezultātā tiek noņemts attiecīgais šķībums. Divu pulksteņu FIFO sinhronizē visas trīs datu plūsmas ar zilā kanāla pulksteni, lai novērstu attiecīgo novirzi. Nākamajā attēlā ir aprakstīta šķībuma samazināšanas metode no kanāla uz kanālu.
Attēls 3-3. Kanāls uz kanālu De-Skew
DDC (uzdot jautājumu)
DDC ir sakaru kanāls, kura pamatā ir I2C kopnes specifikācija. Avots izmanto I2C komandas, lai nolasītu informāciju no izlietnes E-EDID ar vergu adresi. HDMI RX IP izmanto iepriekš definētu EDID ar vairākām izšķirtspējām, atbalsta izšķirtspēju līdz 1920 ✕ 1080 pie 60 Hz viena pikseļa režīmā un līdz 3840 ✕ 2160 ar 60 Hz četru pikseļu režīmā.
EDID apzīmē parādāmo nosaukumu kā Microchip HDMI displeju.
HDMI RX parametri un interfeisa signāli (uzdodiet jautājumu)
Šajā sadaļā ir apskatīti parametri HDMI RX GUI konfiguratorā un I/O signāli.
Konfigurācijas parametri (uzdot jautājumu)
Nākamajā tabulā ir norādīti HDMI RX IP konfigurācijas parametri.
4-1 tabula. Konfigurācijas parametri
| Parametra nosaukums | Apraksts |
| Krāsu formāts | Nosaka krāsu telpu. Atbalsta šādus krāsu formātus:
|
| Krāsu dziļums | Norāda bitu skaitu uz krāsu komponentu. Atbalsta 8, 10, 12 un 16 bitus katrā komponentā. |
| Pikseļu skaits | Norāda pikseļu skaitu uz vienu pulksteņa ievadi:
|
| SKRAMBLĒTĀJS | Atbalsts 4K izšķirtspējai ar ātrumu 60 kadri sekundē:
|
| Audio kanālu skaits | Atbalsta audio kanālu skaitu:
|
| Video saskarne | Vietējā un AXI straume |
| Audio interfeiss | Vietējā un AXI straume |
| Pārbaudes stends | Ļauj izvēlēties testa stenda vidi. Atbalsta šādas testa stenda iespējas:
|
| Licence | Norāda licences veidu. Nodrošina šādas divas licences iespējas:
|
Porti (uzdodiet jautājumu)
Nākamajā tabulā ir norādīti HDMI RX IP ievades un izvades porti vietējam interfeisam, ja krāsu formāts ir RGB.
4-2 tabula. Ievade un izvade vietējam interfeisam
| Signāla nosaukums | Virziens | Platums (biti) | Apraksts |
| RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais atiestatīšanas signāls |
| R_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis “R” kanālam no XCVR |
| G_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis “G” kanālam no XCVR |
| B_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis “B” kanālam no XCVR |
| EDID_RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais edid atiestatīšanas signāls |
| R_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR “R” kanāla paralēlajiem datiem |
| G_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR “G” kanāla paralēlajiem datiem |
| B_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR “B” kanāla paralēlajiem datiem |
| Signāla nosaukums | Virziens | Platums (biti) | Apraksts |
| DATA_R_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti “R” kanāla paralēlie dati no XCVR |
| DATA_G_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti “G” kanāla paralēlie dati no XCVR |
| DATA_B_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti “B” kanāla paralēlie dati no XCVR |
| SCL_I | Ievade | 1 | I2C sērijas pulksteņa ieeja DDC |
| HPD_I | Ievade | 1 | Karstā kontaktdakša nosaka ievades signālu. Avots ir savienots ar izlietni. HPD signālam jābūt augstam. |
| SDA_I | Ievade | 1 | I2C sērijas datu ievade DDC |
| EDID_CLK_I | Ievade | 1 | Sistēmas pulkstenis I2C modulim |
| BIT_SLIP_R_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja “R” kanālu |
| BIT_SLIP_G_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja “G” kanālu |
| BIT_SLIP_B_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja “B” kanālu |
| VIDEO_DATA_VALID_O | Izvade | 1 | Video datu derīga izvade |
| AUDIO_DATA_VALID_O | Izvade | 1 | Audio datu derīga izvade |
| H_SYNC_O | Izvade | 1 | Horizontālais sinhronizācijas impulss |
| V_SYNC_O | Izvade | 1 | Aktīvs vertikālās sinhronizācijas impulss |
| R_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “R” dati |
| G_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “G” dati |
| B_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “B” dati |
| SDA_O | Izvade | 1 | I2C sērijas datu izvade DDC |
| HPD_O | Izvade | 1 | Karstā kontaktdakša nosaka izejas signālu |
| ACR_CTS_O | Izvade | 20 | Audio pulksteņa atjaunošanas cikla laiksamp vērtību |
| ACR_N_O | Izvade | 20 | Audio pulksteņa atjaunošanas vērtības (N) parametrs |
| ACR_VALID_O | Izvade | 1 | Audio pulksteņa atjaunošanas derīgs signāls |
| AUDIO_SAMPLE_CH1_O | Izvade | 24 | 1. kanāla audio sample dati |
| AUDIO_SAMPLE_CH2_O | Izvade | 24 | 2. kanāla audio sample dati |
| AUDIO_SAMPLE_CH3_O | Izvade | 24 | 3. kanāla audio sample dati |
| AUDIO_SAMPLE_CH4_O | Izvade | 24 | 4. kanāla audio sample dati |
| AUDIO_SAMPLE_CH5_O | Izvade | 24 | 5. kanāla audio sample dati |
| AUDIO_SAMPLE_CH6_O | Izvade | 24 | 6. kanāla audio sample dati |
| AUDIO_SAMPLE_CH7_O | Izvade | 24 | 7. kanāla audio sample dati |
| AUDIO_SAMPLE_CH8_O | Izvade | 24 | 8. kanāla audio sample dati |
| HDMI_DVI_MODE_O | Izvade | 1 | Tālāk ir norādīti divi režīmi.
|
Šajā tabulā ir aprakstīti HDMI RX IP ievades un izvades porti AXI4 straumēšanas video interfeisam.
4-3 tabula. Ieejas un izejas porti AXI4 straumēšanas video interfeisam
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| TDATA_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu Dziļums ✕ 3 biti | Izvadīt video datus [R, G, B] |
| TVALID_O | Izvade | 1 | Izvades video derīgs |
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| TLAST_O | Izvade | 1 | Izvades kadra beigu signāls |
| TUSER_O | Izvade | 3 |
|
| TSTRB_O | Izvade | 3 | Izejas video datu stroboskops |
| TKEEP_O | Izvade | 3 | Izvades video datu saglabāšana |
Šajā tabulā ir aprakstīti HDMI RX IP ievades un izvades porti AXI4 straumes audio interfeisam.
4-4 tabula. Ieejas un izejas porti AXI4 straumes audio interfeisam
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| AUDIO_TDATA_O | Izvade | 24 | Izvadīt audio datus |
| AUDIO_TID_O | Izvade | 3 | Izejas audio kanāls |
| AUDIO_TVALID_O | Izvade | 1 | Izvada derīgu audio signālu |
Nākamajā tabulā ir norādīti HDMI RX IP ievades un izvades porti vietējam interfeisam, ja krāsu formāts ir YUV444.
4-5 tabula. Ievade un izvade vietējam interfeisam
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais atiestatīšanas signāls |
| LANE3_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis 3. joslas kanālam no XCVR |
| LANE2_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis 2. joslas kanālam no XCVR |
| LANE1_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis 1. joslas kanālam no XCVR |
| EDID_RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais edid atiestatīšanas signāls |
| LANE3_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR 3. joslas paralēlajiem datiem |
| LANE2_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR 2. joslas paralēlajiem datiem |
| LANE1_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR 1. joslas paralēlajiem datiem |
| DATA_LANE3_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti 3. joslas paralēlie dati no XCVR |
| DATA_LANE2_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti 2. joslas paralēlie dati no XCVR |
| DATA_LANE1_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti 1. joslas paralēlie dati no XCVR |
| SCL_I | Ievade | 1 | I2C sērijas pulksteņa ieeja DDC |
| HPD_I | Ievade | 1 | Karstā kontaktdakša nosaka ievades signālu. Avots ir savienots ar izlietni. HPD signālam jābūt augstam. |
| SDA_I | Ievade | 1 | I2C sērijas datu ievade DDC |
| EDID_CLK_I | Ievade | 1 | Sistēmas pulkstenis I2C modulim |
| BIT_SLIP_LANE3_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja 3. joslu |
| BIT_SLIP_LANE2_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja 2. joslu |
| BIT_SLIP_LANE1_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja 1. joslu |
| VIDEO_DATA_VALID_O | Izvade | 1 | Video datu derīga izvade |
| AUDIO_DATA_VALID_O | Izvade | 1 | Audio datu derīga izvade |
| H_SYNC_O | Izvade | 1 | Horizontālais sinhronizācijas impulss |
| V_SYNC_O | Izvade | 1 | Aktīvs vertikālās sinhronizācijas impulss |
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| Y_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “Y” dati |
| Cb_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “Cb” dati |
| Cr_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “Cr” dati |
| SDA_O | Izvade | 1 | I2C sērijas datu izvade DDC |
| HPD_O | Izvade | 1 | Karstā kontaktdakša nosaka izejas signālu |
| ACR_CTS_O | Izvade | 20 | Audio pulksteņa atjaunošanas cikla laikiamp vērtību |
| ACR_N_O | Izvade | 20 | Audio pulksteņa atjaunošanas vērtības (N) parametrs |
| ACR_VALID_O | Izvade | 1 | Audio pulksteņa atjaunošanas derīgs signāls |
| AUDIO_SAMPLE_CH1_O | Izvade | 24 | 1. kanāla audio sample dati |
| AUDIO_SAMPLE_CH2_O | Izvade | 24 | 2. kanāla audio sample dati |
| AUDIO_SAMPLE_CH3_O | Izvade | 24 | 3. kanāla audio sample dati |
| AUDIO_SAMPLE_CH4_O | Izvade | 24 | 4. kanāla audio sample dati |
| AUDIO_SAMPLE_CH5_O | Izvade | 24 | 5. kanāla audio sample dati |
| AUDIO_SAMPLE_CH6_O | Izvade | 24 | 6. kanāla audio sample dati |
| AUDIO_SAMPLE_CH7_O | Izvade | 24 | 7. kanāla audio sample dati |
| AUDIO_SAMPLE_CH8_O | Izvade | 24 | 8. kanāla audio sample dati |
Nākamajā tabulā ir norādīti HDMI RX IP ievades un izvades porti vietējam interfeisam, ja krāsu formāts ir YUV422.
4-6 tabula. Ievade un izvade vietējam interfeisam
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais atiestatīšanas signāls |
| LANE3_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis 3. joslas kanālam no XCVR |
| LANE2_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis 2. joslas kanālam no XCVR |
| LANE1_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis 1. joslas kanālam no XCVR |
| EDID_RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais edid atiestatīšanas signāls |
| LANE3_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR 3. joslas paralēlajiem datiem |
| LANE2_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR 2. joslas paralēlajiem datiem |
| LANE1_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR 1. joslas paralēlajiem datiem |
| DATA_LANE3_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti 3. joslas paralēlie dati no XCVR |
| DATA_LANE2_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti 2. joslas paralēlie dati no XCVR |
| DATA_LANE1_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti 1. joslas paralēlie dati no XCVR |
| SCL_I | Ievade | 1 | I2C sērijas pulksteņa ieeja DDC |
| HPD_I | Ievade | 1 | Karstā kontaktdakša nosaka ievades signālu. Avots ir savienots ar izlietni. HPD signālam jābūt augstam. |
| SDA_I | Ievade | 1 | I2C sērijas datu ievade DDC |
| EDID_CLK_I | Ievade | 1 | Sistēmas pulkstenis I2C modulim |
| BIT_SLIP_LANE3_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja 3. joslu |
| BIT_SLIP_LANE2_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja 2. joslu |
| BIT_SLIP_LANE1_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja 1. joslu |
| VIDEO_DATA_VALID_O | Izvade | 1 | Video datu derīga izvade |
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| AUDIO_DATA_VALID_O | Izvade | 1 | Audio datu derīga izvade |
| H_SYNC_O | Izvade | 1 | Horizontālais sinhronizācijas impulss |
| V_SYNC_O | Izvade | 1 | Aktīvs vertikālās sinhronizācijas impulss |
| Y_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “Y” dati |
| C_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “C” dati |
| SDA_O | Izvade | 1 | I2C sērijas datu izvade DDC |
| HPD_O | Izvade | 1 | Karstā kontaktdakša nosaka izejas signālu |
| ACR_CTS_O | Izvade | 20 | Audio pulksteņa atjaunošanas cikla laikiamp vērtību |
| ACR_N_O | Izvade | 20 | Audio pulksteņa atjaunošanas vērtības (N) parametrs |
| ACR_VALID_O | Izvade | 1 | Audio pulksteņa atjaunošanas derīgs signāls |
| AUDIO_SAMPLE_CH1_O | Izvade | 24 | 1. kanāla audio sample dati |
| AUDIO_SAMPLE_CH2_O | Izvade | 24 | 2. kanāla audio sample dati |
| AUDIO_SAMPLE_CH3_O | Izvade | 24 | 3. kanāla audio sample dati |
| AUDIO_SAMPLE_CH4_O | Izvade | 24 | 4. kanāla audio sample dati |
| AUDIO_SAMPLE_CH5_O | Izvade | 24 | 5. kanāla audio sample dati |
| AUDIO_SAMPLE_CH6_O | Izvade | 24 | 6. kanāla audio sample dati |
| AUDIO_SAMPLE_CH7_O | Izvade | 24 | 7. kanāla audio sample dati |
| AUDIO_SAMPLE_CH8_O | Izvade | 24 | 8. kanāla audio sample dati |
Nākamajā tabulā ir norādīti HDMI RX IP ievades un izvades porti vietējam interfeisam, ja SCRAMBLER ir iespējots.
4-7 tabula. Ievade un izvade vietējam interfeisam
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais atiestatīšanas signāls |
| R_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis “R” kanālam no XCVR |
| G_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis “G” kanālam no XCVR |
| B_RX_CLK_I | Ievade | 1 | Paralēlais pulkstenis “B” kanālam no XCVR |
| EDID_RESET_N_I | Ievade | 1 | Aktīvs-zems asinhronais edid atiestatīšanas signāls |
| HDMI_CABLE_CLK_I | Ievade | 1 | Kabeļa pulkstenis no HDMI avota |
| R_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR “R” kanāla paralēlajiem datiem |
| G_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR “G” kanāla paralēlajiem datiem |
| B_RX_VALID_I | Ievade | 1 | Derīgs signāls no XCVR “B” kanāla paralēlajiem datiem |
| DATA_R_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti “R” kanāla paralēlie dati no XCVR |
| DATA_G_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti “G” kanāla paralēlie dati no XCVR |
| DATA_B_I | Ievade | PIKSEĻU SKAITS ✕ 10 biti | Saņemti “B” kanāla paralēlie dati no XCVR |
| SCL_I | Ievade | 1 | I2C sērijas pulksteņa ieeja DDC |
| HPD_I | Ievade | 1 | Karstā kontaktdakša nosaka ievades signālu. Avots ir pievienots izlietnei, un HPD signālam jābūt augstam. |
| SDA_I | Ievade | 1 | I2C sērijas datu ievade DDC |
| EDID_CLK_I | Ievade | 1 | Sistēmas pulkstenis I2C modulim |
| BIT_SLIP_R_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja “R” kanālu |
| BIT_SLIP_G_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja “G” kanālu |
| Ostas nosaukums | Virziens | Platums (biti) | Apraksts |
| BIT_SLIP_B_O | Izvade | 1 | Bitu slīdēšanas signāls uz raiduztvērēja “B” kanālu |
| VIDEO_DATA_VALID_O | Izvade | 1 | Video datu derīga izvade |
| AUDIO_DATA_VALID_O | Izvade1 | 1 | Audio datu derīga izvade |
| H_SYNC_O | Izvade | 1 | Horizontālais sinhronizācijas impulss |
| V_SYNC_O | Izvade | 1 | Aktīvs vertikālās sinhronizācijas impulss |
| DATA_ RATE_O | Izvade | 16 | Rx datu pārraides ātrums. Tālāk ir norādītas datu pārraides ātruma vērtības.
|
| R_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “R” dati |
| G_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “G” dati |
| B_O | Izvade | PIKSEĻU SKAITS ✕ Krāsu dziļuma biti | Atšifrēti “B” dati |
| SDA_O | Izvade | 1 | I2C sērijas datu izvade DDC |
| HPD_O | Izvade | 1 | Karstā kontaktdakša nosaka izejas signālu |
| ACR_CTS_O | Izvade | 20 | Audio pulksteņa atjaunošanas cikla laikiamp vērtību |
| ACR_N_O | Izvade | 20 | Audio pulksteņa atjaunošanas vērtības (N) parametrs |
| ACR_VALID_O | Izvade | 1 | Audio pulksteņa atjaunošanas derīgs signāls |
| AUDIO_SAMPLE_CH1_O | Izvade | 24 | 1. kanāla audio sample dati |
| AUDIO_SAMPLE_CH2_O | Izvade | 24 | 2. kanāla audio sample dati |
| AUDIO_SAMPLE_CH3_O | Izvade | 24 | 3. kanāla audio sample dati |
| AUDIO_SAMPLE_CH4_O | Izvade | 24 | 4. kanāla audio sample dati |
| AUDIO_SAMPLE_CH5_O | Izvade | 24 | 5. kanāla audio sample dati |
| AUDIO_SAMPLE_CH6_O | Izvade | 24 | 6. kanāla audio sample dati |
| AUDIO_SAMPLE_CH7_O | Izvade | 24 | 7. kanāla audio sample dati |
| AUDIO_SAMPLE_CH8_O | Izvade | 24 | 8. kanāla audio sample dati |
Testbench simulācija (uzdodiet jautājumu)
Testbench ir paredzēts, lai pārbaudītu HDMI RX kodola funkcionalitāti. Testbench darbojas tikai vietējā saskarnē, ja pikseļu skaits ir viens.
Lai simulētu kodolu, izmantojot testa stendu, veiciet šādas darbības:
- Logā Dizaina plūsma izvērsiet Izveidot dizainu.
- Ar peles labo pogu noklikšķiniet uz Izveidot SmartDesign Testbench un pēc tam noklikšķiniet uz Palaist, kā parādīts nākamajā attēlā.
Attēls 5-1. SmartDesign Testbench izveide
- Ievadiet SmartDesign testa stenda nosaukumu un pēc tam noklikšķiniet uz Labi.
Attēls 5-2. SmartDesign Testbench nosaukšana
SmartDesign testbends tiek izveidots, un dizaina plūsmas rūts labajā pusē tiek parādīts audekls. - Dodieties uz Libero® SoC katalogu, atlasiet View > Windows > IP katalogs un pēc tam izvērsiet Solutions-Video. Veiciet dubultklikšķi uz HDMI RX IP (v5.4.0) un pēc tam noklikšķiniet uz Labi.
- Atlasiet visus portus, ar peles labo pogu noklikšķiniet un atlasiet Paaugstināt uz augstāko līmeni.
- SmartDesign rīkjoslā noklikšķiniet uz Ģenerēt komponentu.
- Cilnē Stimulu hierarhija ar peles labo pogu noklikšķiniet uz HDMI_RX_TB testa stenda fileun pēc tam noklikšķiniet uz Simulēt pirmssintēšanas dizainu > Atvērt interaktīvi.
ModelSim® rīks tiek atvērts kopā ar testa stendu, kā parādīts nākamajā attēlā.
Attēls 5-3. ModelSim rīks ar HDMI RX Testbench File
Svarīgi: If simulācija tiek pārtraukta izpildes laika ierobežojuma dēļ, kas norādīts DO file, izmantojiet komandu run -all, lai pabeigtu simulāciju.
Licence (uzdodiet jautājumu)
HDMI RX IP tiek nodrošināts ar šādām divām licences opcijām:
- Šifrēts: kodolam tiek nodrošināts pilns šifrēts RTL kods. Tas ir pieejams bez maksas ar jebkuru Libero licenci, ļaujot kodolam iemiesot ar SmartDesign. Varat veikt simulāciju, sintēzi, izkārtojumu un programmēt FPGA silīciju, izmantojot Libero dizaina komplektu.
- RTL: Pilns RTL pirmkods ir bloķēts ar licenci, kas jāiegādājas atsevišķi.
Simulācijas rezultāti (uzdodiet jautājumu)
Šajā HDMI RX IP laika diagrammā ir parādīti video dati un vadības datu periodi.
Attēls 6-1. Video dati
Nākamajā diagrammā parādītas hsync un vsync izejas atbilstošajām vadības datu ievadēm.
Attēls 6-2. Horizontālās sinhronizācijas un vertikālās sinhronizācijas signāli
Sekojošā diagramma parāda EDID daļu.
Attēls 6-3. EDID signāli
Resursu izmantošana (uzdodiet jautājumu)
HDMI RX IP ir ieviests PolarFire® FPGA (MPF300T – 1FCG1152I pakotne). Nākamajā tabulā ir norādīti resursi, kas tiek izmantoti, ja pikseļu skaits = 1 pikselis.
7-1 tabula. Resursu izmantošana 1 pikseļa režīmam
| Krāsu formāts | Krāsu dziļums | SKRAMBLĒTĀJS | Audums 4LUT | Audums DFF | Interfeiss 4LUT | Interfeiss DFF | uSRAM (64 × 12) | LSRAM (20 k) |
| RGB | 8 | Atspējot | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Atspējot | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Atspējot | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Atspējot | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Atspējot | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Atspējot | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Atspējot | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Atspējot | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Atspējot | 1585 | 1327 | 492 | 492 | 14 | 9 |
Nākamajā tabulā ir norādīti resursi, kas tiek izmantoti, ja pikseļu skaits = 4 pikseļi.
7-2 tabula. Resursu izmantošana 4 pikseļa režīmam
| Krāsu formāts | Krāsu dziļums | SKRAMBLĒTĀJS | Audums 4LUT | Audums DFF | Interfeiss 4LUT | Interfeiss DFF | uSRAM (64 × 12) | LSRAM (20 k) |
| RGB | 8 | Atspējot | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Atspējot | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Atspējot | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Iespējot | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Iespējot | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Iespējot | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Atspējot | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Atspējot | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Atspējot | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Atspējot | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Šajā tabulā ir norādīti resursi, kas tiek izmantoti, kad Pikseļu skaits = 4 pikseļi un ir iespējots SCRAMBLER.
7-3 tabula. Resursu izmantošana 4 pikseļu režīmam un SCRAMBLER ir iespējota
| Krāsu formāts | Krāsu dziļums | SKRAMBLĒTĀJS | Audums 4LUT | Audums DFF | Interfeiss 4LUT | Interfeiss DFF | uSRAM (64 × 12) | LSRAM (20 k) |
| RGB | 8 | Iespējot | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Iespējot | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Iespējot | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Sistēmas integrācija (uzdodiet jautājumu)
Šajā sadaļā parādīts, kā integrēt IP Libero dizainā.
Nākamajā tabulā ir norādītas PF XCVR, PF TX PLL un PF CCC konfigurācijas, kas nepieciešamas dažādām izšķirtspējām un bitu platumiem.
Tabula 8-1. PF XCVR, PF TX PLL un PF CCC konfigurācijas
| Izšķirtspēja | Bitu platums | PF XCVR konfigurācija | CDR REF PULKSTEŅU PLĀKSNES | PF CCC konfigurācija | |||
| RX datu pārraides ātrums | RX CDR Ref pulksteņa frekvence | RX PCS auduma platums | Ievades frekvence | Izejas frekvence | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4 kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4 Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sample Design 1: Ja tas ir konfigurēts režīmā Color Depth = 8-bit un Number of Pixels = 1 Pixel, ir parādīts nākamajā attēlā.
Attēls 8-1. HDMI RX Sample dizains 1
Piemēram,ample, 8 bitu konfigurācijās dizaina sastāvdaļa ir šādi komponenti:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ir konfigurēts TX un RX pilna dupleksa režīmam. RX datu pārraides ātrums 1485 Mbps PMA režīmā, datu platums konfigurēts kā 10 biti 1 PXL režīmam un 148.5 MHz CDR atsauces pulkstenis. TX datu pārraides ātrums 1485 Mb/s PMA režīmā, datu platums konfigurēts kā 10 biti ar pulksteņa dalīšanas koeficientu 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK un LANE3_CDR_REF_CLK tiek virzīti no PF_XCVR_REF_CLK ar AE27, AE28 spilventiņu tapām.
- EDID CLK_I kontakts jāvada ar 150 MHz pulksteni ar CCC.
- R_RX_CLK_I, G_RX_CLK_I un B_RX_CLK_I vada attiecīgi LANE3_TX_CLK_R, LANE2_TX_CLK_R un LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I un B_RX_VALID_I vada attiecīgi LANE3_RX_VAL, LANE2_RX_VAL un LANE1_RX_VAL.
- DATA_R_I, DATA_G_I un DATA_B_I vada attiecīgi LANE3_RX_DATA, LANE2_RX_DATA un LANE1_RX_DATA.
HDMI RX Sample Design 2: Ja tas ir konfigurēts režīmā Color Depth = 8-bit un Number of Pixels = 4 Pixel, ir parādīts nākamajā attēlā.
Attēls 8-2. HDMI RX Sample dizains 2
Piemēram,ample, 8 bitu konfigurācijās dizaina sastāvdaļa ir šādi komponenti:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ir konfigurēts TX un RX pilna dupleksa režīmam. RX datu pārraides ātrums 1485 Mbps PMA režīmā, datu platums konfigurēts kā 40 biti 4 PXL režīmam un 148.5 MHz CDR atsauces pulkstenis. TX datu pārraides ātrums 1485 Mb/s PMA režīmā, datu platums konfigurēts kā 40 biti ar pulksteņa dalīšanas koeficientu 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK un LANE3_CDR_REF_CLK tiek virzīti no PF_XCVR_REF_CLK ar AE27, AE28 spilventiņu tapām.
- EDID CLK_I kontakts jāvada ar 150 MHz pulksteni ar CCC.
- R_RX_CLK_I, G_RX_CLK_I un B_RX_CLK_I vada attiecīgi LANE3_TX_CLK_R, LANE2_TX_CLK_R un LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I un B_RX_VALID_I vada attiecīgi LANE3_RX_VAL, LANE2_RX_VAL un LANE1_RX_VAL.
- DATA_R_I, DATA_G_I un DATA_B_I vada attiecīgi LANE3_RX_DATA, LANE2_RX_DATA un LANE1_RX_DATA.
HDMI RX Sample Design 3: Ja tas ir konfigurēts režīmā Krāsu dziļums = 8 biti un pikseļu skaits = 4 pikseļi un SCRAMBLER = iespējots, ir parādīts nākamajā attēlā.
Attēls 8-3. HDMI RX Sample dizains 3
Piemēram,ample, 8 bitu konfigurācijās dizaina sastāvdaļa ir šādi komponenti:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ir konfigurēts TX un RX neatkarīgajam režīmam. RX datu pārraides ātrums 5940 Mb/s PMA režīmā ar datu platumu, kas konfigurēts kā 40 biti 4 PXL režīmam un 148.5 MHz CDR atsauces pulksteni. TX datu pārraides ātrums 5940 Mb/s PMA režīmā, datu platums konfigurēts kā 40 biti ar pulksteņa dalīšanas koeficientu 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK un LANE3_CDR_REF_CLK tiek virzīti no PF_XCVR_REF_CLK ar AF29, AF30 spilventiņu tapām.
- EDID CLK_I kontaktam jādarbojas ar 150 MHz pulksteni ar CCC.
- R_RX_CLK_I, G_RX_CLK_I un B_RX_CLK_I vada attiecīgi LANE3_TX_CLK_R, LANE2_TX_CLK_R un LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I un B_RX_VALID_I vada attiecīgi LANE3_RX_VAL, LANE2_RX_VAL un LANE1_RX_VAL.
- DATA_R_I, DATA_G_I un DATA_B_I vada attiecīgi LANE3_RX_DATA, LANE2_RX_DATA un LANE1_RX_DATA.
HDMI RX Sample Design 4: Ja tas ir konfigurēts režīmā Krāsu dziļums = 12 biti un pikseļu skaits = 4 pikseļi un SCRAMBLER = iespējots, ir parādīts nākamajā attēlā.
Attēls 8-4. HDMI RX Sample dizains 4
Piemēram,ample, 12 bitu konfigurācijās dizaina sastāvdaļa ir šādi komponenti:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ir konfigurēts tikai RX režīmam. RX datu pārraides ātrums 4455 Mbps PMA režīmā ar datu platumu, kas konfigurēts kā 40 biti 4 PXL režīmam un 148.5 MHz CDR atsauces pulksteni.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK un LANE3_CDR_REF_CLK tiek virzīti no PF_XCVR_REF_CLK ar AF29, AF30 spilventiņu tapām.
- EDID CLK_I kontaktam jādarbojas ar 150 MHz pulksteni ar CCC.
- R_RX_CLK_I, G_RX_CLK_I un B_RX_CLK_I vada attiecīgi LANE3_TX_CLK_R, LANE2_TX_CLK_R un LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I un B_RX_VALID_I vada attiecīgi LANE3_RX_VAL, LANE2_RX_VAL un LANE1_RX_VAL.
- DATA_R_I, DATA_G_I un DATA_B_I vada attiecīgi LANE3_RX_DATA, LANE2_RX_DATA un LANE1_RX_DATA.
- PF_CCC_C0 modulis ģenerē pulksteni ar nosaukumu OUT0_FABCLK_0 ar frekvenci 74.25 MHz, kas iegūts no 111.375 MHz ieejas pulksteņa, ko vada LANE1_RX_CLK_R.
HDMI RX Sample Design 5: Ja tas ir konfigurēts režīmā Color Depth = 8 biti, pikseļu skaits = 4 pikseļu režīms un SCRAMBLER = iespējots, ir parādīts nākamajā attēlā. Šis dizains ir dinamisks datu pārraides ātrums ar DRI.
Attēls 8-5. HDMI RX Sample dizains 5
Piemēram,ample, 8 bitu konfigurācijās dizaina sastāvdaļa ir šādi komponenti:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ir konfigurēts tikai RX režīmam ar iespējotu dinamiskās pārkonfigurācijas saskarni. RX datu pārraides ātrums 5940 Mb/s PMA režīmā ar datu platumu, kas konfigurēts kā 40 biti 4 PXL režīmam un 148.5 MHz CDR atsauces pulksteni.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK un LANE3_CDR_REF_CLK tiek virzīti no PF_XCVR_REF_CLK ar AF29, AF30 spilventiņu tapām.
- EDID CLK_I kontaktam jādarbojas ar 150 MHz pulksteni ar CCC.
- R_RX_CLK_I, G_RX_CLK_I un B_RX_CLK_I vada attiecīgi LANE3_TX_CLK_R, LANE2_TX_CLK_R un LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I un B_RX_VALID_I vada attiecīgi LANE3_RX_VAL, LANE2_RX_VAL un LANE1_RX_VAL.
- DATA_R_I, DATA_G_I un DATA_B_I vada attiecīgi LANE3_RX_DATA, LANE2_RX_DATA un LANE1_RX_DATA.
Pārskatīšanas vēsture (uzdot jautājumu)
Pārskatīšanas vēsturē ir aprakstītas izmaiņas, kas tika ieviestas dokumentā. Izmaiņas ir uzskaitītas pēc pārskatīšanas, sākot ar jaunāko publikāciju.
Tabula 9-1. Pārskatīšanas vēsture
| Pārskatīšana | Datums | Apraksts |
| D | 02/2025 | Šis ir dokumenta C redakcijā veikto izmaiņu saraksts:
|
| C | 02/2023 | Šis ir dokumenta C redakcijā veikto izmaiņu saraksts:
|
| B | 09/2022 | Šis ir dokumenta B redakcijā veikto izmaiņu saraksts:
|
| A | 04/2022 | Šis ir izmaiņu saraksts dokumenta A redakcijā:
|
| 2.0 | — | Tālāk ir sniegts šajā pārskatīšanā veikto izmaiņu kopsavilkums.
|
| 1.0 | 08/2021 | Sākotnējā pārskatīšana. |
Mikročipu FPGA atbalsts
Microchip FPGA produktu grupa nodrošina savus produktus ar dažādiem atbalsta pakalpojumiem, tostarp klientu apkalpošanu, klientu tehniskā atbalsta centru, a webvietne un tirdzniecības biroji visā pasaulē. Klientiem ieteicams apmeklēt Microchip tiešsaistes resursus pirms sazināšanās ar atbalsta dienestu, jo ļoti iespējams, ka uz viņu jautājumiem jau ir atbildēts. Sazinieties ar Tehniskā atbalsta centru, izmantojot webvietne plkst www.microchip.com/support. Norādiet FPGA ierīces daļas numuru, atlasiet atbilstošo korpusa kategoriju un augšupielādējiet dizainu files, veidojot tehniskā atbalsta lietu. Sazinieties ar klientu apkalpošanas dienestu, lai saņemtu netehnisku produktu atbalstu, piemēram, produktu cenas, produktu jauninājumus, atjauninājumu informāciju, pasūtījuma statusu un autorizāciju.
- No Ziemeļamerikas zvaniet 800.262.1060
- No pārējām pasaules valstīm zvaniet 650.318.4460
- Fakss no jebkuras vietas pasaulē, 650.318.8044 XNUMX XNUMX
Informācija par mikroshēmu
Preču zīmes
“Microchip” nosaukums un logotips, “M” logotips un citi nosaukumi, logotipi un zīmoli ir reģistrētas un nereģistrētas Microchip Technology Incorporated vai tā saistīto uzņēmumu un/vai meitasuzņēmumu preču zīmes Amerikas Savienotajās Valstīs un/vai citās valstīs (“Microchip” Preču zīmes”). Informāciju par mikroshēmu preču zīmēm var atrast vietnē https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Juridisks paziņojums
Šo publikāciju un tajā esošo informāciju var izmantot tikai ar Microchip produktiem, tostarp, lai izstrādātu, pārbaudītu un integrētu Microchip produktus ar jūsu lietojumprogrammu. Šīs informācijas izmantošana jebkādā citā veidā pārkāpj šos noteikumus. Informācija par ierīces lietojumprogrammām tiek sniegta tikai jūsu ērtībām, un to var aizstāt ar atjauninājumiem. Jūs esat atbildīgs par to, lai jūsu pieteikums atbilstu jūsu specifikācijām. Sazinieties ar vietējo Microchip pārdošanas biroju, lai saņemtu papildu atbalstu, vai saņemiet papildu atbalstu vietnē www.microchip.com/en-us/support/design-help/client-support-services.
ŠO INFORMĀCIJA TIEK SNIEGTA MICROCHIP “KĀDA IR”. MICROCHIP NESNIEDZ NEKĀDA VEIDA TIEŠAS VAI NETIEŠAS, RAKSTISKAS VAI MUTISKAS, STRUKTŪRAS VAI CITĀDI GARANTIJAS, KAS SAISTĪTAS AR INFORMĀCIJU, IESKAITOT, BET NEAPROBEŽOTIES, AR JEBKĀDĀM NETIEŠĀM GARANTIJĀM. PIEMĒROTĪBA KONKRĒTAM MĒRĶIEM VAI GARANTIJĀS, KAS SAISTĪTAS AR TĀ STĀVOKLI, KVALITĀTI VAI DARBĪBU.
NEKĀDĀ GADĪJUMĀ MICROCHIP NEBŪS ATBILDĪGS PAR JEBKĀDIEM NETIEŠIEM, ĪPAŠIEM, SODĪGIEM, NEJAUŠIEM VAI IZSEKOTIEM ZAUDĒJUMIEM, BOJĀJUMIEM, IZMAKSĀM VAI JEBKĀDA VEIDA IZDEVUMIEM, KAS SAISTĪTI AR INFORMĀCIJU VAI TĀS IZMANTOJUMU TIEK INFORMĒTS PAR IESPĒJU VAI BOJĀJUMI IR PAREDZĀMI. CIKLĀ LIKUMĀ ATĻAUTAJĀ MĪRĀ MICROCHIP KOPĒJĀS ATBILDĪBAS PAR VISĀM PRASĪBĀM, KAS NEKādā VEIDA SAISTĪTAS AR INFORMĀCIJU VAI TĀS IZMANTOŠANU, NEPĀRSNIEDZ MAKSU SUMMU, JA TĀDAS, KAS JŪS JŪS ESAT SAMAKSĀJAT PAR MICROCHIP.
Microchip ierīču izmantošana dzīvības uzturēšanas un/vai drošības lietojumos ir pilnībā pakļauta pircēja riskam, un pircējs piekrīt aizsargāt, atlīdzināt un turēt nekaitīgu Microchip no jebkādiem un visiem zaudējumiem, prasībām, prasībām vai izdevumiem, kas izriet no šādas lietošanas. Saskaņā ar Microchip intelektuālā īpašuma tiesībām licences netiek nodotas, netieši vai citādi, ja vien nav norādīts citādi.
Mikroshēmu ierīču koda aizsardzības līdzeklis
Ņemiet vērā šādu informāciju par koda aizsardzības līdzekli Microchip produktiem:
- Mikročipu izstrādājumi atbilst specifikācijām, kas ietvertas to konkrētajā mikroshēmas datu lapā.
- Microchip uzskata, ka tā produktu saime ir droša, ja to izmanto paredzētajā veidā, saskaņā ar darbības specifikācijām un normālos apstākļos.
- Mikroshēma novērtē un agresīvi aizsargā savas intelektuālā īpašuma tiesības. Mēģinājumi pārkāpt Microchip produktu koda aizsardzības līdzekļus ir stingri aizliegti, un tie var pārkāpt Digitālās tūkstošgades autortiesību likumu.
- Ne Microchip, ne kāds cits pusvadītāju ražotājs nevar garantēt sava koda drošību. Koda aizsardzība nenozīmē, ka mēs garantējam, ka produkts ir “nesalaužams”. Koda aizsardzība pastāvīgi attīstās. Microchip ir apņēmies nepārtraukti uzlabot mūsu produktu koda aizsardzības funkcijas.
© 2025 Microchip Technology Inc. un tā meitasuzņēmumi
FAQ
- J: Kā atjaunināt HDMI RX IP kodolu?
A: IP kodolu var atjaunināt, izmantojot Libero SoC programmatūru, vai manuāli lejupielādēt no kataloga. Kad tas ir instalēts Libero SoC programmatūras IP katalogā, to var konfigurēt, ģenerēt un instantizēt programmā SmartDesign, lai to iekļautu projektā.
Dokumenti / Resursi
 |
MICROCHIP PolarFire FPGA augstas izšķirtspējas multivides interfeisa HDMI uztvērējs [pdfLietotāja rokasgrāmata PolarFire FPGA, PolarFire FPGA augstas izšķirtspējas multivides interfeisa HDMI uztvērējs, augstas izšķirtspējas multivides interfeisa HDMI uztvērējs, multivides interfeisa HDMI uztvērējs, interfeisa HDMI uztvērējs, HDMI uztvērējs |
