MICROCHIP PolarFire FPGA High Definition מולטימדיה ממשק HDMI מקלט
הקדמה (שאלו שאלה)
מקלט ה-IP של Microchip High-Definition Multimedia Interface (HDMI) תומך בקליטה של נתוני וידאו ונתוני מנות אודיו המתוארים במפרט התקן HDMI. HDMI RX IP תוכנן במיוחד עבור התקני PolarFire® FPGA ו-PolarFire System on Chip (SoC) FPGA התומכים ב-HDMI 2.0 עבור רזולוציות של עד 1920 × 1080 ב-60 הרץ במצב פיקסל אחד ועד 3840 × 2160 ב-60 הרץ במצב ארבעה פיקסלים. RX IP תומך ב-Hot Plug Detect (HPD) לניטור הפעלה או כיבוי ואירועי ניתוק או תקע כדי לציין תקשורת בין מקור HDMI לשקע HDMI.
מקור ה-HDMI משתמש בערוץ ה-Display Data (DDC) כדי לקרוא את נתוני זיהוי התצוגה המורחבים (EDID) של הכיור כדי לגלות את התצורה ו/או היכולות של ה-Sink. ל-HDMI RX IP יש EDID מתוכנת מראש, שמקור HDMI יכול לקרוא דרך ערוץ I2C סטנדרטי. משדרים של מכשירי PolarFire FPGA ו-PolarFire SoC FPGA משמשים יחד עם RX IP כדי לבטל נתונים סדרתיים לנתונים של 10 סיביות. לערוצי הנתונים ב-HDMI מותר להיות הטיה ניכרת ביניהם. ה-HDMI RX IP מסיר את ההטיה בין ערוצי הנתונים באמצעות First-In First-Out (FIFO). IP זה ממיר את נתוני ה-Transition Minimized Differential Signaling (TMDS) המתקבלים ממקור ה-HDMI דרך מקלט המשדר לנתוני 24-bit RGB פיקסל, נתוני שמע של 24-bit ואותות בקרה. ארבעת אסימוני הבקרה הסטנדרטיים המצוינים בפרוטוקול HDMI משמשים ליישור שלב של הנתונים במהלך דה-סריאליזציה.
תַקצִיר
הטבלה הבאה מספקת סיכום של מאפייני HDMI RX IP.
טבלה 1. מאפייני HDMI RX IP
| גרסת ליבה | מדריך למשתמש זה תומך ב-HDMI RX IP v5.4. |
| משפחות מכשירים נתמכים |
|
| זרימת כלים נתמכת | דורש Libero® SoC v12.0 או מהדורות מאוחרות יותר. |
| ממשקים נתמכים | הממשקים הנתמכים על ידי HDMI RX IP הם:
|
| רישוי | HDMI RX IP מסופק עם שתי אפשרויות הרישיון הבאות:
|
תכונות
HDMI RX IP כולל את התכונות הבאות:
- תואם עבור HDMI 2.0
- תומך בעומק צבע של 8, 10, 12 ו-16 סיביות
- תומך בפורמטים צבעוניים כמו RGB, YUV 4:2:2 ו-YUV 4:4:4
- תומך בכניסת פיקסלים אחד או ארבעה לשעון
- תומך ברזולוציות של עד 1920 ✕ 1080 ב-60 הרץ במצב פיקסל אחד ועד 3840 ✕ 2160 ב-60 הרץ במצב ארבעה פיקסלים.
- מזהה Hot Plug
- תומך בתוכנית פענוח - TMDS
- תומך בכניסת DVI
- תומך בערוץ נתוני תצוגה (DDC) וערוץ נתוני תצוגה משופר (E-DDC)
- תומך בממשק וידאו מקורי ו-AXI4 Stream להעברת נתוני וידאו
- תומך בממשק אודיו מקורי ו-AXI4 Stream להעברת נתוני אודיו
תכונות לא נתמכות
להלן התכונות שאינן נתמכות של HDMI RX IP:
- פורמט צבע 4:2:0 אינו נתמך.
- טווח דינמי גבוה (HDR) והגנה על תוכן דיגיטלי עם רוחב פס גבוה (HDCP) אינם נתמכים.
- קצב רענון משתנה (VRR) ומצב אחזור נמוך אוטומטי (ALLM) אינם נתמכים.
- אין תמיכה בפרמטרים של תזמון אופקי שאינם ניתנים לחלוקה בארבעה במצב ארבעה פיקסלים.
הוראות התקנה
ליבת ה-IP חייבת להיות מותקנת בקטלוג ה-IP של תוכנת Libero® SoC באופן אוטומטי באמצעות פונקציית עדכון קטלוג IP בתוכנת Libero SoC, או שהיא יורדת ידנית מהקטלוג. לאחר שליבת ה-IP מותקנת בקטלוג ה-IP של תוכנת Libero SoC, היא מוגדרת, נוצרת ומוצגת בתוך Smart Design להכללה בפרויקט Libero.
מכשירי מקור שנבדקו (שאלו שאלה)
הטבלה הבאה מפרטת את התקני המקור שנבדקו.
טבלה 1-1. התקני מקורות שנבדקו
| התקנים | מצב פיקסל | נבדקו רזולוציות | עומק צבע (ביט) | מצב צבע | שֶׁמַע |
| מנתח HDMI quantumdata™ M41h | 1 | 720P 30 FPS, 720P 60 FPS ו-1080P 60 FPS | 8 | RGB, YUV444 ו-YUV422 | כֵּן |
| 1080P 30 FPS | 8, 10, 12 ו-16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS ו-4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 ו-16 | ||||
| 4K 30 FPS | 8, 10, 12 ו-16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | כֵּן |
| 4 | 1080P 60 FPS ו-4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | כֵּן |
| 4 | 4K 30 FPS ו-4K 60 FPS | ||||
| Astro VA-1844A HDMI® בודק | 1 | 720P 30 FPS, 720P 60 FPS ו-1080P 60 FPS | 8 | RGB, YUV444 ו-YUV422 | כֵּן |
| 1080P 30 FPS | 8, 10, 12 ו-16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS ו-4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 ו-16 | ||||
| ערכת NVIDIA® Jetson AGX Orin 32GB H01 | 1 | 1080P 30 FPS | 8 | RGB | לֹא |
| 4 | 4K 60 FPS |
תצורת HDMI RX IP (שאל שאלה)
סעיף זה מספק סוףview של ממשק HDMI RX IP Configurator ומרכיביו. HDMI RX IP Configurator מספק ממשק גרפי להגדרת ליבת HDMI RX. קונפיגורטור זה מאפשר למשתמש לבחור פרמטרים כגון מספר פיקסלים, מספר ערוצי שמע, ממשק וידאו, ממשק שמע, SCRAMBLER, עומק צבע, פורמט צבע, ספסל בדיקה ורישיון. ממשק Configurator כולל תפריטים נפתחים ואפשרויות להתאמה אישית של ההגדרות. תצורות המפתח מתוארות בטבלה 4-1. האיור הבא מספק הסבר מפורט view של ממשק HDMI RX IP Configurator.
איור 2-1. HDMI RX IP Configurator
הממשק כולל גם כפתורי אישור וביטול כדי לאשר או לבטל את התצורות.
יישום חומרה (שאל שאלה)
האיורים הבאים מתארים את ממשק HDMI RX IP עם מקלט משדר (XCVR).
איור 3-1. תרשים בלוק HDMI RX
איור 3-2. תרשים בלוקים מפורט של מקלט
HDMI RX מורכב משלושה stages:
- מיישר הפאזה מיישר את הנתונים המקבילים ביחס לגבולות אסימון הבקרה באמצעות החלקת סיביות של משדר.
- מפענח ה-TMDS ממיר את הנתונים המקודדים של 10 סיביות לנתוני פיקסל וידאו של 8 סיביות, נתוני מנות שמע של 4 סיביות ואותות בקרה של 2 סיביות.
- ה-FIFO מסירים את ההטיה בין השעונים של נתיבי R, G ו-B.
מיישר שלב (שאל שאלה)
הנתונים המקבילים של 10 סיביות מה-XCVR לא תמיד מיושרים ביחס לגבולות המילים המקודדים ב-TMDS. יש להזיז וליישר את הנתונים המקבילים כדי לפענח את הנתונים. יישור השלב מיישר את הנתונים המקבילים הנכנסים לגבולות המילים באמצעות תכונת החלקת הסיביות ב-XCVR. XCVR במצב Per-Monitor DPI Awareness (PMA) מאפשר תכונת החלקת סיביות, שבה היא מתאימה את היישור של המילה 10 סיביות דה-serialized ב-1 סיביות. בכל פעם, לאחר התאמת המילה של 10 סיביות לפי מיקום החלקה של סיביות אחת, היא מושווה לכל אחד מארבעת אסימוני הבקרה של פרוטוקול HDMI כדי לנעול את המיקום במהלך תקופת הבקרה. המילה של 1 סיביות מיושרת כהלכה ונחשבת לתקפה עבור ה-s הבאותtages. לכל ערוץ צבע יש מיישר פאזה משלו, מפענח ה-TMDS מתחיל לפענח רק כאשר כל מיישרי הפאזות נעולים כדי לתקן את גבולות המילים.
מפענח TMDS (שאל שאלה)
מפענח TMDS מפענח את ה-10 סיביות שהוסרו מהמשדר לנתוני פיקסלים של 8 סיביות במהלך תקופת הווידאו. HSYNC, VSYNC ו-PACKET HEADER נוצרים במהלך תקופת הבקרה מנתוני הערוץ הכחול של 10 סיביות. נתוני מנות האודיו מפוענחים לערוץ R ו-G כל אחד עם ארבעה ביטים. מפענח ה-TMDS של כל ערוץ פועל על השעון שלו. לפיכך, יכול להיות לו הטיה מסוימת בין הערוצים.
ערוץ לערוץ De-Skew (שאל שאלה)
לוגיקה מבוססת FIFO משמשת להסרת הטיה בין הערוצים. כל ערוץ מקבל אות חוקי מיחידות יישור הפאזה כדי לציין אם הנתונים הנכנסים של 10 סיביות ממיישר הפאזה תקפים. אם כל הערוצים תקפים (השיגו יישור פאזה), מודול FIFO מתחיל להעביר נתונים דרך מודול FIFO באמצעות אותות הפעלת קריאה וכתיבה (כתיבה והקריאה מתמשכת). כאשר מזוהה אסימון בקרה בכל אחת מיציאות ה-FIFO, זרימת הקריאה מושעה, ונוצר אות שזוהה סמן כדי לציין את הגעתו של סמן מסוים בזרם הווידאו. זרימת הקריאה מתחדשת רק כאשר הסמן הזה הגיע לכל שלושת הערוצים. כתוצאה מכך, ההטיה הרלוונטית מוסרת. FIFOs השעון הכפול מסנכרנים את כל שלושת זרמי הנתונים לשעון הערוץ הכחול כדי להסיר את ההטיה הרלוונטית. האיור הבא מתאר את טכניקת ביטול ההטיה של ערוץ לערוץ.
איור 3-3. ערוץ לערוץ De-Skew
DDC (שאל שאלה)
ה-DDC הוא ערוץ תקשורת המבוסס על מפרט אפיק I2C. המקור משתמש בפקודות I2C כדי לקרוא מידע מה-E-EDID של כיור עם כתובת עבד. ה-HDMI RX IP משתמש ב-EDID מוגדר מראש עם רזולוציות מרובות תומך ברזולוציות של עד 1920 ✕ 1080 ב-60 הרץ במצב One Pixel ועד 3840 ✕ 2160 ב-60 הרץ במצב ארבעה פיקסלים.
ה-EDID מייצג את שם התצוגה בתור תצוגת HDMI של Microchip.
פרמטרים של HDMI RX ואותות ממשק (שאל שאלה)
סעיף זה דן בפרמטרים בתצורת HDMI RX GUI ובאותות ה-I/O.
פרמטרי תצורה (שאל שאלה)
הטבלה הבאה מפרטת את פרמטרי התצורה ב-HDMI RX IP.
טבלה 4-1. פרמטרי תצורה
| שם פרמטר | תֵאוּר |
| פורמט צבע | מגדיר את מרחב הצבעים. תומך בפורמטי הצבעים הבאים:
|
| עומק צבע | מציין את מספר הביטים לכל רכיב צבע. תומך ב-8, 10, 12 ו-16 סיביות לכל רכיב. |
| מספר פיקסלים | מציין את מספר הפיקסלים לכל קלט שעון:
|
| סקרמבלר | תמיכה ברזולוציית 4K ב-60 פריימים לשנייה:
|
| מספר ערוצי שמע | תומך במספר ערוצי שמע:
|
| ממשק וידאו | זרם מקורי ו-AXI |
| ממשק שמע | זרם מקורי ו-AXI |
| ספסל מבחן | מאפשר בחירה של סביבת ספסל בדיקה. תומך באפשרויות הבאות של ספסל הבדיקה:
|
| רִשָׁיוֹן | מציין את סוג הרישיון. מספק את שתי אפשרויות הרישיון הבאות:
|
יציאות (שאלו שאלה)
הטבלה הבאה מפרטת את יציאות הקלט והפלט של ממשק HDMI RX IP עבור Native כאשר פורמט הצבע הוא RGB.
טבלה 4-2. קלט ופלט עבור ממשק מקורי
| שם אות | כיוון | רוחב (סיביות) | תֵאוּר |
| RESET_N_I | קֶלֶט | 1 | אות איפוס אסינכרוני אקטיבי-נמוך |
| R_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ "R" מבית XCVR |
| G_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ "G" מבית XCVR |
| B_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ "B" מבית XCVR |
| EDID_RESET_N_I | קֶלֶט | 1 | אות איפוס אדיד פעיל-נמוך אסינכרוני |
| R_RX_VALID_I | קֶלֶט | 1 | אות חוקי מ-XCVR עבור נתונים מקבילים של ערוץ "R". |
| G_RX_VALID_I | קֶלֶט | 1 | אות חוקי מ-XCVR עבור נתונים מקבילים של ערוץ "G". |
| B_RX_VALID_I | קֶלֶט | 1 | אות חוקי מ-XCVR עבור נתונים מקבילים של ערוץ "B". |
| שם אות | כיוון | רוחב (סיביות) | תֵאוּר |
| DATA_R_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ערוץ "R" מ-XCVR |
| DATA_G_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ערוץ "G" מ-XCVR |
| DATA_B_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | קיבלו נתונים מקבילים של ערוץ "B" מ-XCVR |
| SCL_I | קֶלֶט | 1 | כניסת שעון טורי I2C עבור DDC |
| HPD_I | קֶלֶט | 1 | תקע חם לזהות אות כניסה. המקור מחובר לכיור אות HPD צריך להיות גבוה. |
| SDA_I | קֶלֶט | 1 | קלט נתונים טוריים של I2C עבור DDC |
| EDID_CLK_I | קֶלֶט | 1 | שעון מערכת למודול I2C |
| BIT_SLIP_R_O | תְפוּקָה | 1 | אות החלקת סיביות לערוץ "R" של מקלט המשדר |
| BIT_SLIP_G_O | תְפוּקָה | 1 | אות החלקת סיביות לערוץ "G" של מקלט המשדר |
| BIT_SLIP_B_O | תְפוּקָה | 1 | אות החלקת סיביות לערוץ "B" של מקלט המשדר |
| VIDEO_DATA_VALID_O | תְפוּקָה | 1 | פלט חוקי של נתוני וידאו |
| AUDIO_DATA_VALID_O | תְפוּקָה | 1 | פלט חוקי של נתוני אודיו |
| H_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אופקי |
| V_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אנכי פעיל |
| R_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "R" מפוענחים |
| ללכת | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "G" מפוענחים |
| B_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "B" מפוענחים |
| SDA_O | תְפוּקָה | 1 | פלט נתונים טוריים של I2C עבור DDC |
| HPD_O | תְפוּקָה | 1 | תקע חם לזהות אות פלט |
| ACR_CTS_O | תְפוּקָה | 20 | זמן מחזור התחדשות שעון אודיוamp עֵרֶך |
| ACR_N_O | תְפוּקָה | 20 | פרמטר ערך התחדשות שעון אודיו (N). |
| ACR_VALID_O | תְפוּקָה | 1 | אות חוקי של חידוש שעון אודיו |
| AUDIO_SAMPLE_CH1_O | תְפוּקָה | 24 | שמע ערוץ 1ampלנתונים |
| AUDIO_SAMPLE_CH2_O | תְפוּקָה | 24 | שמע ערוץ 2ampלנתונים |
| AUDIO_SAMPLE_CH3_O | תְפוּקָה | 24 | שמע ערוץ 3ampלנתונים |
| AUDIO_SAMPLE_CH4_O | תְפוּקָה | 24 | שמע ערוץ 4ampלנתונים |
| AUDIO_SAMPLE_CH5_O | תְפוּקָה | 24 | שמע ערוץ 5ampלנתונים |
| AUDIO_SAMPLE_CH6_O | תְפוּקָה | 24 | שמע ערוץ 6ampלנתונים |
| AUDIO_SAMPLE_CH7_O | תְפוּקָה | 24 | שמע ערוץ 7ampלנתונים |
| AUDIO_SAMPLE_CH8_O | תְפוּקָה | 24 | שמע ערוץ 8ampלנתונים |
| HDMI_DVI_MODE_O | תְפוּקָה | 1 | להלן שני המצבים:
|
הטבלה הבאה מתארת את יציאות הקלט והפלט של HDMI RX IP עבור ממשק AXI4 Stream Video.
טבלה 4-3. יציאות קלט ופלט עבור ממשק וידאו AXI4 Stream
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| TDATA_O | תְפוּקָה | מספר פיקסלים ✕ עומק צבע ✕ 3 ביטים | פלט נתוני וידאו [R, G, B] |
| TVALID_O | תְפוּקָה | 1 | פלט וידאו חוקי |
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| TLAST_O | תְפוּקָה | 1 | אות סיום מסגרת פלט |
| TUSER_O | תְפוּקָה | 3 |
|
| TSTRB_O | תְפוּקָה | 3 | פלט נתוני וידאו |
| TKEEP_O | תְפוּקָה | 3 | שמירת נתוני פלט וידאו |
הטבלה הבאה מתארת את יציאות הקלט והפלט של HDMI RX IP עבור AXI4 Stream Audio Interface.
טבלה 4-4. יציאות קלט ופלט עבור ממשק שמע AXI4 Stream
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| AUDIO_TDATA_O | תְפוּקָה | 24 | פלט נתוני אודיו |
| AUDIO_TID_O | תְפוּקָה | 3 | ערוץ שמע פלט |
| AUDIO_TVALID_O | תְפוּקָה | 1 | פלט אות אודיו חוקי |
הטבלה הבאה מפרטת את יציאות הקלט והפלט של ממשק HDMI RX IP עבור Native כאשר פורמט הצבע הוא YUV444.
טבלה 4-5. קלט ופלט עבור ממשק מקורי
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| RESET_N_I | קֶלֶט | 1 | אות איפוס אסינכרוני אקטיבי-נמוך |
| LANE3_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ נתיב 3 מבית XCVR |
| LANE2_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ נתיב 2 מבית XCVR |
| LANE1_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ נתיב 1 מבית XCVR |
| EDID_RESET_N_I | קֶלֶט | 1 | אות איפוס אדיד פעיל-נמוך אסינכרוני |
| LANE3_RX_VALID_I | קֶלֶט | 1 | אות תקף מ-XCVR עבור נתונים מקבילים של נתיב 3 |
| LANE2_RX_VALID_I | קֶלֶט | 1 | אות תקף מ-XCVR עבור נתונים מקבילים של נתיב 2 |
| LANE1_RX_VALID_I | קֶלֶט | 1 | אות תקף מ-XCVR עבור נתונים מקבילים של נתיב 1 |
| DATA_LANE3_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ליין 3 מ-XCVR |
| DATA_LANE2_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ליין 2 מ-XCVR |
| DATA_LANE1_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ליין 1 מ-XCVR |
| SCL_I | קֶלֶט | 1 | כניסת שעון טורי I2C עבור DDC |
| HPD_I | קֶלֶט | 1 | תקע חם לזהות אות כניסה. המקור מחובר לכיור אות HPD צריך להיות גבוה. |
| SDA_I | קֶלֶט | 1 | קלט נתונים טוריים של I2C עבור DDC |
| EDID_CLK_I | קֶלֶט | 1 | שעון מערכת למודול I2C |
| BIT_SLIP_LANE3_O | תְפוּקָה | 1 | אות החלקת סיביות לנתיב 3 של מקלט המשדר |
| BIT_SLIP_LANE2_O | תְפוּקָה | 1 | אות החלקת סיביות לנתיב 2 של מקלט המשדר |
| BIT_SLIP_LANE1_O | תְפוּקָה | 1 | אות החלקת סיביות לנתיב 1 של מקלט המשדר |
| VIDEO_DATA_VALID_O | תְפוּקָה | 1 | פלט חוקי של נתוני וידאו |
| AUDIO_DATA_VALID_O | תְפוּקָה | 1 | פלט חוקי של נתוני אודיו |
| H_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אופקי |
| V_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אנכי פעיל |
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| Y_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "Y" מפוענחים |
| Cb_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "Cb" מפוענחים |
| Cr_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "Cr" מפוענחים |
| SDA_O | תְפוּקָה | 1 | פלט נתונים טוריים של I2C עבור DDC |
| HPD_O | תְפוּקָה | 1 | תקע חם לזהות אות פלט |
| ACR_CTS_O | תְפוּקָה | 20 | זמן מחזור חידוש שעון אודיוamp עֵרֶך |
| ACR_N_O | תְפוּקָה | 20 | פרמטר ערך התחדשות שעון אודיו (N). |
| ACR_VALID_O | תְפוּקָה | 1 | אות חוקי של חידוש שעון אודיו |
| AUDIO_SAMPLE_CH1_O | תְפוּקָה | 24 | שמע ערוץ 1ampלנתונים |
| AUDIO_SAMPLE_CH2_O | תְפוּקָה | 24 | שמע ערוץ 2ampלנתונים |
| AUDIO_SAMPLE_CH3_O | תְפוּקָה | 24 | שמע ערוץ 3ampלנתונים |
| AUDIO_SAMPLE_CH4_O | תְפוּקָה | 24 | שמע ערוץ 4ampלנתונים |
| AUDIO_SAMPLE_CH5_O | תְפוּקָה | 24 | שמע ערוץ 5ampלנתונים |
| AUDIO_SAMPLE_CH6_O | תְפוּקָה | 24 | שמע ערוץ 6ampלנתונים |
| AUDIO_SAMPLE_CH7_O | תְפוּקָה | 24 | שמע ערוץ 7ampלנתונים |
| AUDIO_SAMPLE_CH8_O | תְפוּקָה | 24 | שמע ערוץ 8ampלנתונים |
הטבלה הבאה מפרטת את יציאות הקלט והפלט של ממשק HDMI RX IP עבור Native כאשר פורמט הצבע הוא YUV422.
טבלה 4-6. קלט ופלט עבור ממשק מקורי
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| RESET_N_I | קֶלֶט | 1 | אות איפוס אסינכרוני אקטיבי-נמוך |
| LANE3_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ נתיב 3 מבית XCVR |
| LANE2_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ נתיב 2 מבית XCVR |
| LANE1_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ נתיב 1 מבית XCVR |
| EDID_RESET_N_I | קֶלֶט | 1 | אות איפוס אדיד פעיל-נמוך אסינכרוני |
| LANE3_RX_VALID_I | קֶלֶט | 1 | אות תקף מ-XCVR עבור נתונים מקבילים של נתיב 3 |
| LANE2_RX_VALID_I | קֶלֶט | 1 | אות תקף מ-XCVR עבור נתונים מקבילים של נתיב 2 |
| LANE1_RX_VALID_I | קֶלֶט | 1 | אות תקף מ-XCVR עבור נתונים מקבילים של נתיב 1 |
| DATA_LANE3_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ליין 3 מ-XCVR |
| DATA_LANE2_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ליין 2 מ-XCVR |
| DATA_LANE1_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ליין 1 מ-XCVR |
| SCL_I | קֶלֶט | 1 | כניסת שעון טורי I2C עבור DDC |
| HPD_I | קֶלֶט | 1 | תקע חם לזהות אות כניסה. המקור מחובר לכיור אות HPD צריך להיות גבוה. |
| SDA_I | קֶלֶט | 1 | קלט נתונים טוריים של I2C עבור DDC |
| EDID_CLK_I | קֶלֶט | 1 | שעון מערכת למודול I2C |
| BIT_SLIP_LANE3_O | תְפוּקָה | 1 | אות החלקת סיביות לנתיב 3 של מקלט המשדר |
| BIT_SLIP_LANE2_O | תְפוּקָה | 1 | אות החלקת סיביות לנתיב 2 של מקלט המשדר |
| BIT_SLIP_LANE1_O | תְפוּקָה | 1 | אות החלקת סיביות לנתיב 1 של מקלט המשדר |
| VIDEO_DATA_VALID_O | תְפוּקָה | 1 | פלט חוקי של נתוני וידאו |
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| AUDIO_DATA_VALID_O | תְפוּקָה | 1 | פלט חוקי של נתוני אודיו |
| H_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אופקי |
| V_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אנכי פעיל |
| Y_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "Y" מפוענחים |
| מְשׁוּתָף | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "C" מפוענחים |
| SDA_O | תְפוּקָה | 1 | פלט נתונים טוריים של I2C עבור DDC |
| HPD_O | תְפוּקָה | 1 | תקע חם לזהות אות פלט |
| ACR_CTS_O | תְפוּקָה | 20 | זמן מחזור חידוש שעון אודיוamp עֵרֶך |
| ACR_N_O | תְפוּקָה | 20 | פרמטר ערך התחדשות שעון אודיו (N). |
| ACR_VALID_O | תְפוּקָה | 1 | אות חוקי של חידוש שעון אודיו |
| AUDIO_SAMPLE_CH1_O | תְפוּקָה | 24 | שמע ערוץ 1ampלנתונים |
| AUDIO_SAMPLE_CH2_O | תְפוּקָה | 24 | שמע ערוץ 2ampלנתונים |
| AUDIO_SAMPLE_CH3_O | תְפוּקָה | 24 | שמע ערוץ 3ampלנתונים |
| AUDIO_SAMPLE_CH4_O | תְפוּקָה | 24 | שמע ערוץ 4ampלנתונים |
| AUDIO_SAMPLE_CH5_O | תְפוּקָה | 24 | שמע ערוץ 5ampלנתונים |
| AUDIO_SAMPLE_CH6_O | תְפוּקָה | 24 | שמע ערוץ 6ampלנתונים |
| AUDIO_SAMPLE_CH7_O | תְפוּקָה | 24 | שמע ערוץ 7ampלנתונים |
| AUDIO_SAMPLE_CH8_O | תְפוּקָה | 24 | שמע ערוץ 8ampלנתונים |
הטבלה הבאה מפרטת את יציאות הקלט והפלט של ממשק HDMI RX IP עבור Native כאשר SCRAMBLER מופעל.
טבלה 4-7. קלט ופלט עבור ממשק מקורי
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| RESET_N_I | קֶלֶט | 1 | אות איפוס אסינכרוני אקטיבי-נמוך |
| R_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ "R" מבית XCVR |
| G_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ "G" מבית XCVR |
| B_RX_CLK_I | קֶלֶט | 1 | שעון מקביל לערוץ "B" מבית XCVR |
| EDID_RESET_N_I | קֶלֶט | 1 | אות איפוס אדיד פעיל-נמוך אסינכרוני |
| HDMI_CABLE_CLK_I | קֶלֶט | 1 | שעון כבל ממקור HDMI |
| R_RX_VALID_I | קֶלֶט | 1 | אות חוקי מ-XCVR עבור נתונים מקבילים של ערוץ "R". |
| G_RX_VALID_I | קֶלֶט | 1 | אות חוקי מ-XCVR עבור נתונים מקבילים של ערוץ "G". |
| B_RX_VALID_I | קֶלֶט | 1 | אות חוקי מ-XCVR עבור נתונים מקבילים של ערוץ "B". |
| DATA_R_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ערוץ "R" מ-XCVR |
| DATA_G_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | התקבל נתונים מקבילים של ערוץ "G" מ-XCVR |
| DATA_B_I | קֶלֶט | מספר פיקסלים ✕ 10 ביטים | קיבלו נתונים מקבילים של ערוץ "B" מ-XCVR |
| SCL_I | קֶלֶט | 1 | כניסת שעון טורי I2C עבור DDC |
| HPD_I | קֶלֶט | 1 | תקע חם לזהות אות כניסה. המקור מחובר לכיור, ואות ה-HPD צריך להיות גבוה. |
| SDA_I | קֶלֶט | 1 | קלט נתונים טוריים של I2C עבור DDC |
| EDID_CLK_I | קֶלֶט | 1 | שעון מערכת למודול I2C |
| BIT_SLIP_R_O | תְפוּקָה | 1 | אות החלקת סיביות לערוץ "R" של מקלט המשדר |
| BIT_SLIP_G_O | תְפוּקָה | 1 | אות החלקת סיביות לערוץ "G" של מקלט המשדר |
| שם הנמל | כיוון | רוחב (סיביות) | תֵאוּר |
| BIT_SLIP_B_O | תְפוּקָה | 1 | אות החלקת סיביות לערוץ "B" של מקלט המשדר |
| VIDEO_DATA_VALID_O | תְפוּקָה | 1 | פלט חוקי של נתוני וידאו |
| AUDIO_DATA_VALID_O | פלט | 1 | פלט חוקי של נתוני אודיו |
| H_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אופקי |
| V_SYNC_O | תְפוּקָה | 1 | דופק סנכרון אנכי פעיל |
| DATA_ RATE_O | תְפוּקָה | 16 | קצב נתונים Rx. להלן ערכי קצב הנתונים:
|
| R_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "R" מפוענחים |
| ללכת | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "G" מפוענחים |
| B_O | תְפוּקָה | מספר פיקסלים ✕ סיביות עומק צבע | נתוני "B" מפוענחים |
| SDA_O | תְפוּקָה | 1 | פלט נתונים טוריים של I2C עבור DDC |
| HPD_O | תְפוּקָה | 1 | תקע חם לזהות אות פלט |
| ACR_CTS_O | תְפוּקָה | 20 | זמן מחזור חידוש שעון אודיוamp עֵרֶך |
| ACR_N_O | תְפוּקָה | 20 | פרמטר ערך התחדשות שעון אודיו (N). |
| ACR_VALID_O | תְפוּקָה | 1 | אות חוקי של חידוש שעון אודיו |
| AUDIO_SAMPLE_CH1_O | תְפוּקָה | 24 | שמע ערוץ 1ampלנתונים |
| AUDIO_SAMPLE_CH2_O | תְפוּקָה | 24 | שמע ערוץ 2ampלנתונים |
| AUDIO_SAMPLE_CH3_O | תְפוּקָה | 24 | שמע ערוץ 3ampלנתונים |
| AUDIO_SAMPLE_CH4_O | תְפוּקָה | 24 | שמע ערוץ 4ampלנתונים |
| AUDIO_SAMPLE_CH5_O | תְפוּקָה | 24 | שמע ערוץ 5ampלנתונים |
| AUDIO_SAMPLE_CH6_O | תְפוּקָה | 24 | שמע ערוץ 6ampלנתונים |
| AUDIO_SAMPLE_CH7_O | תְפוּקָה | 24 | שמע ערוץ 7ampלנתונים |
| AUDIO_SAMPLE_CH8_O | תְפוּקָה | 24 | שמע ערוץ 8ampלנתונים |
סימולציית ספסל בדיקה (שאלו שאלה)
Testbench מסופק כדי לבדוק את הפונקציונליות של ליבת HDMI RX. Testbench עובד רק בממשק מקורי כאשר מספר הפיקסלים הוא אחד.
כדי לדמות את הליבה באמצעות ספסל הבדיקה, בצע את השלבים הבאים:
- בחלון זרימת עיצוב, הרחב את יצירת עיצוב.
- לחץ לחיצה ימנית על Create SmartDesign Testbench ולאחר מכן לחץ על הפעל, כפי שמוצג באיור הבא.
איור 5-1. יצירת SmartDesign Testbench
- הזן שם עבור ספסל הבדיקה של SmartDesign ולאחר מכן לחץ על אישור.
איור 5-2. מתן שם ל-SmartDesign Testbench
נוצר שולחן בדיקה של SmartDesign, וקנבס מופיע מימין לחלונית Design Flow. - נווט אל Libero® SoC Catalog, בחר View > Windows > IP Catalog, ולאחר מכן הרחב את Solutions-Video. לחץ פעמיים על HDMI RX IP (v5.4.0) ולאחר מכן לחץ על אישור.
- בחר את כל היציאות, לחץ לחיצה ימנית ובחר קדם לרמה העליונה.
- בסרגל הכלים SmartDesign, לחץ על צור רכיב.
- בכרטיסייה היררכיית גירוי, לחץ לחיצה ימנית על ספסל הבדיקה HDMI_RX_TB file, ולאחר מכן לחץ על הדמיית עיצוב טרום סינת' > פתח באופן אינטראקטיבי.
הכלי ModelSim® נפתח עם ספסל הבדיקה, כפי שמוצג באיור הבא.
איור 5-3. כלי ModelSim עם HDMI RX Testbench File
חשוב: אניאם הסימולציה נקטעת עקב מגבלת זמן הריצה המצוינת ב-DO file, השתמש בפקודה run -all כדי להשלים את הסימולציה.
רישיון (שאל שאלה)
HDMI RX IP מסופק עם שתי אפשרויות הרישיון הבאות:
- מוצפן: קוד RTL מוצפן מלא מסופק עבור הליבה. זה זמין בחינם עם כל רישיון Libero, מה שמאפשר ליצור את הליבה עם SmartDesign. אתה יכול לבצע סימולציה, סינתזה, פריסה ולתכנת את סיליקון FPGA באמצעות חבילת העיצוב Libero.
- RTL: קוד מקור RTL שלם נעול ברישיון, אותו יש לרכוש בנפרד.
תוצאות סימולציה (שאלו שאלה)
דיאגרמת התזמון הבאה עבור HDMI RX IP מציגה נתוני וידאו ותקופות נתוני בקרה.
איור 6-1. נתוני וידאו
התרשים הבא מציג את יציאות hsync ו-vsync עבור כניסות נתוני הבקרה התואמות.
איור 6-2. אותות סנכרון אופקי וסנכרון אנכי
התרשים הבא מציג את חלק EDID.
איור 6-3. אותות EDID
ניצול משאבים (שאל שאלה)
HDMI RX IP מיושם ב-PolarFire® FPGA (MPF300T – 1FCG1152I Package). הטבלה הבאה מפרטת את המשאבים המשמשים כאשר מספר פיקסלים = פיקסל אחד.
טבלה 7-1. ניצול משאבים עבור מצב פיקסל אחד
| פורמט צבע | עומק צבע | סקרמבלר | בד 4LUT | בד DFF | ממשק 4LUT | ממשק DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | השבת | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | השבת | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | השבת | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | השבת | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | השבת | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | השבת | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | השבת | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | השבת | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | השבת | 1585 | 1327 | 492 | 492 | 14 | 9 |
הטבלה הבאה מפרטת את המשאבים המשמשים כאשר מספר פיקסלים = 4 פיקסלים.
טבלה 7-2. ניצול משאבים עבור מצב פיקסל אחד
| פורמט צבע | עומק צבע | סקרמבלר | בד 4LUT | בד DFF | ממשק 4LUT | ממשק DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | השבת | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | השבת | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | השבת | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | לְאַפשֵׁר | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | לְאַפשֵׁר | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | לְאַפשֵׁר | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | השבת | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | השבת | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | השבת | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | השבת | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
הטבלה הבאה מפרטת את המשאבים המשמשים כאשר מספר פיקסלים = 4 פיקסלים ו-SCRAMBLER מופעל.
טבלה 7-3. ניצול משאבים עבור מצב 4 פיקסלים ו-SCRAMBLER מופעל
| פורמט צבע | עומק צבע | סקרמבלר | בד 4LUT | בד DFF | ממשק 4LUT | ממשק DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | לְאַפשֵׁר | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | לְאַפשֵׁר | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | לְאַפשֵׁר | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
שילוב מערכת (שאל שאלה)
סעיף זה מראה כיצד לשלב את ה-IP בעיצוב Libero.
הטבלה הבאה מפרטת את התצורות של PF XCVR, PF TX PLL ו-PF CCC הנדרשות עבור רזולוציות ורוחב סיביות שונים.
טבלה 8-1. תצורות PF XCVR, PF TX PLL ו-PF CCC
| הַחְלָטָה | רוחב סיביות | תצורת PF XCVR | רפידות שעון CDR REF | תצורת PF CCC | |||
| קצב נתונים RX | תדר שעון RX CDR Ref | רוחב בד RX PCS | תדר קלט | תדר פלט | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sample Design 1: כאשר מוגדר במצב עומק צבע = 8 סיביות ומספר פיקסלים = פיקסל אחד, מוצג באיור הבא.
איור 8-1. HDMI RX Sample Design 1
למשלample, בתצורות של 8 סיביות, הרכיבים הבאים הם חלק מהעיצוב:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) מוגדר למצב TX ו-RX דופלקס מלא. קצב נתונים RX של 1485 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-10 סיביות עבור מצב PXL 1 ושעון ייחוס CDR של 148.5 מגה-הרץ. קצב נתונים TX של 1485 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-10 סיביות עם גורם חלוקת שעון 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ו-LANE3_CDR_REF_CLK מונעים מה-PF_XCVR_REF_CLK עם פינים AE27, AE28 Pad.
- פין EDID CLK_I צריך להיות מונע עם שעון 150 מגה-הרץ עם CCC.
- R_RX_CLK_I, G_RX_CLK_I ו-B_RX_CLK_I מונעים על ידי LANE3_TX_CLK_R, LANE2_TX_CLK_R ו-LANE1_TX_CLK_R, בהתאמה.
- R_RX_VALID_I, G_RX_VALID_I ו-B_RX_VALID_I מונעים על ידי LANE3_RX_VAL, LANE2_RX_VAL ו-LANE1_RX_VAL, בהתאמה.
- DATA_R_I, DATA_G_I ו-DATA_B_I מונעים על ידי LANE3_RX_DATA, LANE2_RX_DATA ו-LANE1_RX_DATA, בהתאמה.
HDMI RX Sample Design 2: כאשר מוגדר במצב עומק צבע = 8 סיביות ומספר פיקסלים = פיקסל אחד, מוצג באיור הבא.
איור 8-2. HDMI RX Sample Design 2
למשלample, בתצורות של 8 סיביות, הרכיבים הבאים הם חלק מהעיצוב:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) מוגדר למצב TX ו-RX דופלקס מלא. קצב נתונים RX של 1485 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-40 סיביות עבור מצב PXL 4 ושעון ייחוס CDR של 148.5 מגה-הרץ. קצב נתונים TX של 1485 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-40 סיביות עם גורם חלוקת שעון 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ו-LANE3_CDR_REF_CLK מונעים מה-PF_XCVR_REF_CLK עם פינים AE27, AE28 Pad.
- פין EDID CLK_I צריך להיות מונע עם שעון 150 מגה-הרץ עם CCC.
- R_RX_CLK_I, G_RX_CLK_I ו-B_RX_CLK_I מונעים על ידי LANE3_TX_CLK_R, LANE2_TX_CLK_R ו-LANE1_TX_CLK_R, בהתאמה.
- R_RX_VALID_I, G_RX_VALID_I ו-B_RX_VALID_I מונעים על ידי LANE3_RX_VAL, LANE2_RX_VAL ו-LANE1_RX_VAL, בהתאמה.
- DATA_R_I, DATA_G_I ו-DATA_B_I מונעים על ידי LANE3_RX_DATA, LANE2_RX_DATA ו-LANE1_RX_DATA, בהתאמה.
HDMI RX Sample Design 3: כאשר מוגדר ב-Color Depth = 8-bit ומספר פיקסלים = 4 פיקסלים מצב ו-SCRAMBLER = Enabled, מוצג באיור הבא.
איור 8-3. HDMI RX Sample Design 3
למשלample, בתצורות של 8 סיביות, הרכיבים הבאים הם חלק מהעיצוב:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) מוגדר עבור מצב TX ו-RX עצמאי. קצב נתונים RX של 5940 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-40 סיביות עבור מצב 4 PXL ושעון ייחוס CDR של 148.5 מגה-הרץ. קצב נתונים TX של 5940 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-40 סיביות עם מקדם חלוקת שעון 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ו-LANE3_CDR_REF_CLK מונעים מה-PF_XCVR_REF_CLK עם פינים AF29, AF30 Pad.
- EDID CLK_I pin צריך לנהוג עם שעון 150 מגה-הרץ עם CCC.
- R_RX_CLK_I, G_RX_CLK_I ו-B_RX_CLK_I מונעים על ידי LANE3_TX_CLK_R, LANE2_TX_CLK_R ו-LANE1_TX_CLK_R, בהתאמה.
- R_RX_VALID_I, G_RX_VALID_I ו-B_RX_VALID_I מונעים על ידי LANE3_RX_VAL, LANE2_RX_VAL ו-LANE1_RX_VAL, בהתאמה.
- DATA_R_I, DATA_G_I ו-DATA_B_I מונעים על ידי LANE3_RX_DATA, LANE2_RX_DATA ו-LANE1_RX_DATA, בהתאמה.
HDMI RX Sample Design 4: כאשר מוגדר ב-Color Depth = 12-bit ומספר פיקסלים = 4 פיקסלים מצב ו-SCRAMBLER = Enabled, מוצג באיור הבא.
איור 8-4. HDMI RX Sample Design 4
למשלample, בתצורות של 12 סיביות, הרכיבים הבאים הם חלק מהעיצוב:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) מוגדר למצב RX Only. קצב נתונים RX של 4455 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-40 סיביות עבור מצב 4 PXL ושעון ייחוס CDR של 148.5 מגה-הרץ.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ו-LANE3_CDR_REF_CLK מונעים מה-PF_XCVR_REF_CLK עם פינים AF29, AF30 Pad.
- EDID CLK_I pin צריך לנהוג עם שעון 150 מגה-הרץ עם CCC.
- R_RX_CLK_I, G_RX_CLK_I ו-B_RX_CLK_I מונעים על ידי LANE3_TX_CLK_R, LANE2_TX_CLK_R ו-LANE1_TX_CLK_R, בהתאמה.
- R_RX_VALID_I, G_RX_VALID_I ו-B_RX_VALID_I מונעים על ידי LANE3_RX_VAL, LANE2_RX_VAL ו-LANE1_RX_VAL, בהתאמה.
- DATA_R_I, DATA_G_I ו-DATA_B_I מונעים על ידי LANE3_RX_DATA, LANE2_RX_DATA ו-LANE1_RX_DATA, בהתאמה.
- מודול PF_CCC_C0 יוצר שעון בשם OUT0_FABCLK_0 בתדר של 74.25 מגה-הרץ, הנגזר משעון קלט של 111.375 מגה-הרץ, אשר מונע על ידי LANE1_RX_CLK_R.
HDMI RX Sample Design 5: כאשר מוגדר ב-Color Depth = 8-bit, מספר פיקסלים = 4 פיקסלים מצב ו-SCRAMBLER = Enabled מוצג באיור הבא. עיצוב זה הוא קצב נתונים דינמי עם DRI.
איור 8-5. HDMI RX Sample Design 5
למשלample, בתצורות של 8 סיביות, הרכיבים הבאים הם חלק מהעיצוב:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) מוגדר למצב RX Only עם ממשק הגדרה מחדש דינמי מופעל. קצב נתונים RX של 5940 Mbps במצב PMA, כאשר רוחב הנתונים מוגדר כ-40 סיביות עבור מצב 4 PXL ושעון ייחוס CDR של 148.5 מגה-הרץ.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ו-LANE3_CDR_REF_CLK מונעים מה-PF_XCVR_REF_CLK עם פינים AF29, AF30 Pad.
- EDID CLK_I pin צריך לנהוג עם שעון 150 מגה-הרץ עם CCC.
- R_RX_CLK_I, G_RX_CLK_I ו-B_RX_CLK_I מונעים על ידי LANE3_TX_CLK_R, LANE2_TX_CLK_R ו-LANE1_TX_CLK_R, בהתאמה.
- R_RX_VALID_I, G_RX_VALID_I ו-B_RX_VALID_I מונעים על ידי LANE3_RX_VAL, LANE2_RX_VAL ו-LANE1_RX_VAL, בהתאמה.
- DATA_R_I, DATA_G_I ו-DATA_B_I מונעים על ידי LANE3_RX_DATA, LANE2_RX_DATA ו-LANE1_RX_DATA, בהתאמה.
היסטוריית גרסאות (שאל שאלה)
היסטוריית הגרסאות מתארת את השינויים שיושמו במסמך. השינויים מפורטים לפי עדכון, החל מהפרסום העדכני ביותר.
טבלה 9-1. היסטוריית גרסאות
| עדכון | תַאֲרִיך | תֵאוּר |
| D | 02/2025 | להלן רשימת השינויים שבוצעו בגרסה C של המסמך:
|
| C | 02/2023 | להלן רשימת השינויים שבוצעו בגרסה C של המסמך:
|
| B | 09/2022 | להלן רשימת השינויים שבוצעו בגרסה B של המסמך:
|
| A | 04/2022 | להלן רשימת השינויים בגרסה א' של המסמך:
|
| 2.0 | — | להלן סיכום של השינויים שבוצעו בגרסה זו.
|
| 1.0 | 08/2021 | תיקון ראשוני. |
תמיכת Microchip FPGA
קבוצת מוצרי Microchip FPGA מגבה את מוצריה בשירותי תמיכה שונים, כולל שירות לקוחות, מרכז תמיכה טכנית ללקוחות, webאתר ומשרדי מכירות ברחבי העולם. מומלץ ללקוחות לבקר במשאבים מקוונים של Microchip לפני יצירת קשר עם התמיכה מכיוון שסביר מאוד שהשאלות שלהם כבר נענו. צור קשר עם מרכז התמיכה הטכנית דרך ה webאתר ב www.microchip.com/support. ציינו את מספר החלק של מכשיר ה-FPGA, בחרו בקטגוריית המקרה המתאימה והעלו עיצוב files תוך יצירת מקרה תמיכה טכנית. צור קשר עם שירות הלקוחות לתמיכה במוצר לא טכני, כגון תמחור מוצר, שדרוגי מוצר, מידע עדכון, סטטוס הזמנה והרשאה.
- מצפון אמריקה, התקשר למספר 800.262.1060
- משאר העולם, התקשר למספר 650.318.4460
- פקס, מכל מקום בעולם, 650.318.8044
מידע על שבבים
סימני מסחר
השם והלוגו של "Microchip", הלוגו "M" ושמות, לוגו ומותגים אחרים הם סימנים מסחריים רשומים ולא רשומים של Microchip Technology Incorporated או של שותפיה ו/או חברות בת שלה בארצות הברית ו/או במדינות אחרות ("Microchip" סימני מסחר"). מידע לגבי סימני מסחר של Microchip ניתן למצוא בכתובת https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
הודעה משפטית
ניתן להשתמש בפרסום זה ובמידע המופיע כאן רק עם מוצרי Microchip, לרבות לתכנון, בדיקה ושילוב של מוצרי Microchip עם האפליקציה שלך. שימוש במידע זה בכל דרך אחרת מפר תנאים אלה. מידע לגבי יישומי מכשיר מסופק רק לנוחיותך וייתכן שיוחלף על ידי עדכונים. באחריותך לוודא שהיישום שלך עומד במפרטים שלך. צור קשר עם משרד המכירות המקומי של Microchip לקבלת תמיכה נוספת או, קבל תמיכה נוספת בכתובת www.microchip.com/en-us/support/design-help/client-support-services.
מידע זה מסופק על ידי MICROCHIP "כמות שהוא". MICROCHIP אינה מציגה מצגים או התחייבויות מכל סוג, בין אם מפורשות או משתמעות, בכתב או בעל-פה, בחוק או אחרת, הקשורות למידע, כולל אך לא מוגבלת לשום התחייבות משתמעת של התחייבות-התחייבות, והבטחות. התאמה למטרה מסוימת, או אחריות הקשורה למצבה, לאיכותה או לביצועיה.
בשום מקרה, MICROCHIP לא תישא באחריות לכל אובדן עקיף, מיוחד, עונשי, מקרי או תוצאתי, נזק, עלות או הוצאה מכל סוג שהוא הקשור למידע או לשימוש בו, בכל מקרה בו ובין כך. האפשרות או הנזקים ניתנים לחיזוי. במידה המלאה המותרת על פי חוק, החבות הכוללת של MICROCHIP על כל התביעות בכל דרך הקשורה למידע או לשימוש בו לא תעלה על סכום העמלות, אם בכלל, ששילמת ישירות ל-MiCROCHIP.
השימוש במכשירי Microchip ביישומי תמיכה ו/או בטיחות הוא לחלוטין על אחריותו של הקונה, והקונה מסכים להגן, לשפות ולשמור על Microchip ללא מזיק מכל נזק, תביעה, תביעה או הוצאות הנובעות משימוש כאמור. שום רישיונות לא מועברים, במשתמע או בכל דרך אחרת, תחת כל זכויות קניין רוחני של Microchip, אלא אם צוין אחרת.
תכונת הגנת קוד של התקני מיקרו-שבב
שימו לב לפרטים הבאים של תכונת הגנת הקוד במוצרי Microchip:
- מוצרי Microchip עומדים במפרט הכלול בגיליון הנתונים הספציפי של Microchip.
- Microchip מאמינה שמשפחת המוצרים שלה מאובטחת כאשר משתמשים בהם באופן המיועד, במסגרת מפרטי ההפעלה ובתנאים רגילים.
- Microchip מעריך ומגן באגרסיביות על זכויות הקניין הרוחני שלו. ניסיונות להפר את תכונות הגנת הקוד של מוצרי Microchip אסורים בהחלט ועלולים להפר את Digital Millennium Copyright Act.
- לא Microchip ולא כל יצרן מוליכים למחצה אחר יכולים להבטיח את אבטחת הקוד שלו. הגנת קוד אינה אומרת שאנו מבטיחים שהמוצר "בלתי שביר". הגנת קוד מתפתחת כל הזמן. Microchip מחויבת לשיפור מתמיד של תכונות הגנת הקוד של המוצרים שלנו.
© 2025 Microchip Technology Inc. וחברות הבנות שלה
שאלות נפוצות
- ש: כיצד אוכל לעדכן את ליבת ה-HDMI RX IP?
ת: ניתן לעדכן את ליבת ה-IP באמצעות תוכנת Libero SoC או להוריד ידנית מהקטלוג. לאחר ההתקנה בקטלוג ה-IP של תוכנת Libero SoC, ניתן להגדיר אותו, ליצור אותו ולהפעיל אותו בתוך SmartDesign להכללה בפרויקט.
מסמכים / משאבים
 |
MICROCHIP PolarFire FPGA High Definition מולטימדיה ממשק HDMI מקלט [pdfמדריך למשתמש PolarFire FPGA, PolarFire FPGA High Definition ממשק HDMI HDMI מקלט, High Definition ממשק מולטימדיה HDMI מקלט, ממשק מולטימדיה HDMI מקלט, ממשק HDMI מקלט, מקלט HDMI |
