MICROCHIP PolarFire FPGA Marrës HDMI me ndërfaqe multimediale me definicion të lartë
Hyrje (Bëni një pyetje)
IP-ja e marrësit të Ndërfaqes Multimediale me definicion të lartë (HDMI) të Microchip-it mbështet marrjen e të dhënave video dhe të të dhënave të paketave audio të përshkruar në specifikimet standarde HDMI. HDMI RX IP është projektuar posaçërisht për pajisjet PolarFire® FPGA dhe PolarFire në Chip (SoC) FPGA që mbështesin HDMI 2.0 për rezolucione deri në 1920 × 1080 në 60 Hz në modalitetin me një piksel dhe deri në 3840 × 2160 në modalitetin 60 Hz në katër pixel. RX IP mbështet Detektimin e prizës së nxehtë (HPD) për monitorimin e ndezjes ose fikjes së energjisë dhe shkëputjen ose prizën e ngjarjeve për të treguar komunikimin midis burimit HDMI dhe lavamanit HDMI.
Burimi HDMI përdor kanalin e të dhënave të ekranit (DDC) për të lexuar të dhënat e identifikimit të ekranit të zgjeruar (EDID) të lavamanit për të zbuluar konfigurimin dhe/ose aftësitë e lavamanit. IP HDMI RX ka EDID të para-programuar, të cilin një burim HDMI mund ta lexojë përmes një kanali standard I2C. Transmetuesit e pajisjes PolarFire FPGA dhe PolarFire SoC FPGA përdoren së bashku me RX IP për të deserializuar të dhënat serike në të dhëna 10-bit. Kanalet e të dhënave në HDMI lejohen të kenë një anim të konsiderueshëm midis tyre. IP HDMI RX heq animin midis kanaleve të të dhënave duke përdorur First-In First-Out (FIFO). Kjo IP konverton të dhënat e sinjalizimit diferencial të minimizuar të tranzicionit (TMDS) të marra nga burimi HDMI përmes transmetuesit në të dhëna pikselësh RGB 24-bit, të dhëna audio 24-bit dhe sinjale kontrolli. Katër shenjat standarde të kontrollit të specifikuara në protokollin HDMI përdoren për të rreshtuar fazat e të dhënave gjatë deserializimit.
Përmbledhje
Tabela e mëposhtme ofron një përmbledhje të karakteristikave të HDMI RX IP.
Tabela 1. Karakteristikat HDMI RX IP
| Versioni bazë | Ky udhëzues përdoruesi mbështet HDMI RX IP v5.4. |
| Familjet e pajisjeve të mbështetura |
|
| Rrjedha e mjeteve të mbështetura | Kërkon versione Libero® SoC v12.0 ose versione të mëvonshme. |
| Ndërfaqet e mbështetura | Ndërfaqet e mbështetura nga HDMI RX IP janë:
|
| Licencimi | HDMI RX IP ofrohet me dy opsionet e mëposhtme të licencës:
|
Veçoritë
HDMI RX IP ka karakteristikat e mëposhtme:
- E përputhshme për HDMI 2.0
- Mbështet thellësinë e ngjyrave 8, 10, 12 dhe 16 bit
- Mbështet formatet e ngjyrave si RGB, YUV 4:2:2 dhe YUV 4:4:4
- Mbështet një ose katër piksel për hyrje të orës
- Mbështet rezolucione deri në 1920 ✕ 1080 në 60 Hz në modalitetin me një piksel dhe deri në 3840 ✕ 2160 në 60 Hz në modalitetin katër piksel.
- Zbulon prizën e nxehtë
- Mbështet skemën e dekodimit - TMDS
- Mbështet hyrjen DVI
- Mbështet Kanalin e të Dhënave të Ekranit (DDC) dhe Kanalin e Përmirësuar të të Dhënave të Ekranit (E-DDC)
- Mbështet ndërfaqen Native dhe AXI4 Stream Video për transferimin e të dhënave video
- Mbështet ndërfaqen e audios Native dhe AXI4 Stream për transferimin e të dhënave audio
Karakteristikat e pambështetura
Më poshtë janë veçoritë e pambështetura të HDMI RX IP:
- Formati i ngjyrave 4:2:0 nuk mbështetet.
- Gama e lartë dinamike (HDR) dhe Mbrojtja e përmbajtjes dixhitale me gjerësi të lartë bande (HDCP) nuk mbështeten.
- Shpejtësia e ndryshueshme e rifreskimit (VRR) dhe modaliteti automatik i vonesës së ulët (ALLM) nuk mbështeten.
- Parametrat e kohës horizontale që nuk ndahen me katër në modalitetin Four Pixel nuk mbështeten.
Udhëzimet e instalimit
Bërthama IP duhet të instalohet automatikisht në Katalogun IP të softuerit Libero® SoC përmes funksionit të përditësimit të IP Katalogut në softuerin Libero SoC ose shkarkohet manualisht nga katalogu. Pasi bërthama IP të instalohet në Katalogun IP të softuerit Libero SoC, ai konfigurohet, gjenerohet dhe instantohet brenda Smart Design për t'u përfshirë në projektin Libero.
Pajisjet me burim të testuar (Bëni një pyetje)
Tabela e mëposhtme liston pajisjet burimore të testuara.
Tabela 1-1. Pajisjet me burime të testuara
| Pajisjet | Modaliteti Pixel | Rezolucionet e testuara | Thellësia e ngjyrës (bit) | Modaliteti i ngjyrave | Audio |
| Analizuesi HDMI quantumdata™ M41h | 1 | 720P 30 FPS, 720P 60 FPS dhe 1080P 60 FPS | 8 | RGB, YUV444 dhe YUV422 | po |
| 1080P 30 FPS | 8, 10, 12 dhe 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS dhe 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 dhe 16 | ||||
| 4K 30 FPS | 8, 10, 12 dhe 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | po |
| 4 | 1080P 60 FPS dhe 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | po |
| 4 | 4K 30 FPS dhe 4K 60 FPS | ||||
| Testues HDMI® Astro VA-1844A | 1 | 720P 30 FPS, 720P 60 FPS dhe 1080P 60 FPS | 8 | RGB, YUV444 dhe YUV422 | po |
| 1080P 30 FPS | 8, 10, 12 dhe 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS dhe 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 dhe 16 | ||||
| Kompleti NVIDIA® Jetson AGX Orin 32 GB H01 | 1 | 1080P 30 FPS | 8 | RGB | Nr |
| 4 | 4K 60 FPS |
Konfigurimi i HDMI RX IP (Bëni një pyetje)
Ky seksion ofron një mbiview i ndërfaqes HDMI RX IP Configurator dhe komponentëve të tij. Konfiguruesi HDMI RX IP ofron një ndërfaqe grafike për të konfiguruar bërthamën HDMI RX. Ky konfigurues i lejon përdoruesit të zgjedhë parametra të tillë si Numri i pikselëve, Numri i kanaleve audio, Ndërfaqja e videos, Ndërfaqja audio, SCRAMBLER, Thellësia e ngjyrave, Formati i ngjyrave, Tabela e provës dhe Licenca. Ndërfaqja e Konfiguratorit përfshin menytë rënëse dhe opsionet për të personalizuar cilësimet. Konfigurimet kryesore janë përshkruar në tabelën 4-1. Figura e mëposhtme jep një të detajuar view i ndërfaqes HDMI RX IP Configurator.
Figura 2-1. Konfiguruesi IP HDMI RX
Ndërfaqja përfshin gjithashtu butonat OK dhe Anulo për të konfirmuar ose hequr konfigurimet.
Zbatimi i harduerit (Bëni një pyetje)
Shifrat e mëposhtme përshkruajnë ndërfaqen HDMI RX IP me transmetuesin (XCVR).
Figura 3-1. Diagrami i bllokut HDMI RX
Figura 3-2. Diagrami i detajuar i bllokut të marrësit
HDMI RX përbëhet nga tre stages:
- Aligner fazor rreshton të dhënat paralele në lidhje me kufijtë e tokenit të kontrollit duke përdorur rrëshqitjen e bitit të transmetuesit.
- Dekoderi TMDS konverton të dhënat e koduara 10-bit në të dhëna piksel video 8-bit, të dhëna të paketës audio 4-bit dhe sinjale kontrolli 2-bit.
- FIFO-të heqin animin midis orëve të korsive R, G dhe B.
Faza Aligner (Bëni një pyetje)
Të dhënat paralele 10-bitëshe nga XCVR nuk përputhen gjithmonë në lidhje me kufijtë e fjalëve të koduara TMDS. Të dhënat paralele duhet të zhvendosen dhe të rreshtohen në mënyrë që të deshifrohen të dhënat. Rreshti i fazës rreshton të dhënat paralele hyrëse me kufijtë e fjalëve duke përdorur veçorinë e rrëshqitjes së bitave në XCVR. XCVR në modalitetin e vetëdijes për DPI për monitor (PMA) lejon funksionin e rrëshqitjes së bitave, ku rregullon shtrirjen e fjalës së deserializuar 10-bit me 1-bit. Çdo herë, pas rregullimit të fjalës 10-bit me pozicionin e rrëshqitjes 1 bit, ai krahasohet me cilindo nga katër shenjat e kontrollit të protokollit HDMI për të kyçur pozicionin gjatë periudhës së kontrollit. Fjala 10-bitëshe radhitur saktë dhe konsiderohet e vlefshme për s-të e ardhshmetages. Çdo kanal me ngjyra ka shtrirësin e vet të fazës, dekoderi TMDS fillon të dekodojë vetëm kur të gjithë rreshtuesit e fazës janë të kyçur për të korrigjuar kufijtë e fjalëve.
Dekoder TMDS (Bëni një pyetje)
Dekoderi TMDS dekodon 10-bitët e deserializuar nga transmetuesi në të dhëna pikselësh 8-bit gjatë periudhës së videos. HSYNC, VSYNC dhe PACKET HEADER gjenerohen gjatë periudhës së kontrollit nga të dhënat e kanalit blu 10-bit. Të dhënat e paketës audio deshifrohen në kanalet R dhe G secili me katër bit. Dekoderi TMDS i çdo kanali funksionon në orën e vet. Prandaj, mund të ketë një anim të caktuar midis kanaleve.
De-Skew kanali në kanal (Bëni një pyetje)
Një logjikë de-skew e bazuar në FIFO përdoret për të hequr animin midis kanaleve. Çdo kanal merr një sinjal të vlefshëm nga njësitë e shtrirjes së fazës për të treguar nëse të dhënat hyrëse 10-bit nga rreshtuesi i fazës janë të vlefshme. Nëse të gjitha kanalet janë të vlefshme (kanë arritur shtrirjen e fazës), moduli FIFO fillon të kalojë të dhëna përmes modulit FIFO duke përdorur sinjalet e aktivizimit të leximit dhe shkrimit (duke shkruar dhe lexuar vazhdimisht). Kur një token kontrolli zbulohet në ndonjë nga daljet FIFO, rrjedha e leximit pezullohet dhe gjenerohet një sinjal i zbuluar nga shënuesi për të treguar mbërritjen e një shënuesi të veçantë në transmetimin e videos. Rrjedha e leximit rifillon vetëm kur ky shënues të ketë mbërritur në të tre kanalet. Si rezultat, animi përkatës hiqet. FIFO-të me orë të dyfishta sinkronizojnë të tre rrjedhat e të dhënave me orën e kanalit blu për të hequr animin përkatës. Figura e mëposhtme përshkruan teknikën e heqjes së animit nga kanali në kanal.
Figura 3-3. Kanali në kanal De-Skew
DDC (Bëni një pyetje)
DDC është një kanal komunikimi i bazuar në specifikimet e autobusit I2C. Burimi përdor komandat I2C për të lexuar informacionin nga E-EDID i një lavaman me një adresë skllav. IP HDMI RX përdor EDID të paracaktuar me rezolucion të shumëfishtë që mbështet rezolucione deri në 1920 ✕ 1080 në 60 Hz në modalitetin me një pixel dhe deri në 3840 ✕ 2160 në 60 Hz në modalitetin katër piksel.
EDID përfaqëson emrin e ekranit si ekran HDMI Microchip.
Parametrat dhe sinjalet e ndërfaqes HDMI RX (Bëni një pyetje)
Ky seksion diskuton parametrat në konfiguruesin HDMI RX GUI dhe sinjalet I/O.
Parametrat e konfigurimit (Bëni një pyetje)
Tabela e mëposhtme liston parametrat e konfigurimit në IP-në HDMI RX.
Tabela 4-1. Parametrat e konfigurimit
| Emri i parametrit | Përshkrimi |
| Formati i ngjyrave | Përcakton hapësirën e ngjyrave. Mbështet formatet e mëposhtme të ngjyrave:
|
| Thellësia e ngjyrave | Specifikon numrin e biteve për komponent ngjyrë. Mbështet 8, 10, 12 dhe 16 bit për komponent. |
| Numri i pikseleve | Tregon numrin e pikselëve për hyrje të orës:
|
| SCRAMBLER | Mbështetje për rezolucionin 4K me 60 korniza për sekondë:
|
| Numri i kanaleve audio | Mbështet numrin e kanaleve audio:
|
| Ndërfaqja e videos | Përroi vendas dhe AXI |
| Ndërfaqja audio | Përroi vendas dhe AXI |
| Stola e provës | Lejon zgjedhjen e një mjedisi të stolit të testimit. Mbështet opsionet e mëposhtme të stolit të provës:
|
| Licenca | Përcakton llojin e licencës. Ofron dy opsionet e mëposhtme të licencës:
|
Portet (Bëni një pyetje)
Tabela e mëposhtme liston portat hyrëse dhe dalëse të HDMI RX IP për ndërfaqen Native kur Formati i ngjyrave është RGB.
Tabela 4-2. Hyrja dhe dalja për ndërfaqen vendase
| Emri i sinjalit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| RESET_N_I | Input | 1 | Sinjali i rivendosjes asinkron aktiv-të ulët |
| R_RX_CLK_I | Input | 1 | Ora paralele për kanalin "R" nga XCVR |
| G_RX_CLK_I | Input | 1 | Ora paralele për kanalin "G" nga XCVR |
| B_RX_CLK_I | Input | 1 | Ora paralele për kanalin "B" nga XCVR |
| EDID_RESET_N_I | Input | 1 | Sinjali i rivendosjes së modifikimit aktiv-të ulët asinkron |
| R_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të kanalit "R". |
| G_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të kanalit "G". |
| B_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të kanalit "B". |
| Emri i sinjalit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| DATA_R_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Ka marrë të dhëna paralele të kanalit "R" nga XCVR |
| DATA_G_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Ka marrë të dhëna paralele të kanalit "G" nga XCVR |
| DATA_B_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Ka marrë të dhëna paralele të kanalit "B" nga XCVR |
| SCL_I | Input | 1 | Hyrja e orës serike I2C për DDC |
| HPD_I | Input | 1 | Spina e nxehtë zbulon sinjalin e hyrjes. Burimi është i lidhur me lavamanin HPD sinjali duhet të jetë i lartë. |
| SDA_I | Input | 1 | Hyrja e të dhënave serike I2C për DDC |
| EDID_CLK_I | Input | 1 | Ora e sistemit për modulin I2C |
| BIT_SLIP_R_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në kanalin "R" të transmetuesit |
| BIT_SLIP_G_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në kanalin "G" të transmetuesit |
| BIT_SLIP_B_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në kanalin "B" të transmetuesit |
| VIDEO_DATA_VALID_O | Prodhimi | 1 | Dalje të vlefshme të të dhënave video |
| AUDIO_DATA_VALID_O | Prodhimi | 1 | Dalje e vlefshme e të dhënave audio |
| H_SYNC_O | Prodhimi | 1 | Pulsi i sinkronizimit horizontal |
| V_SYNC_O | Prodhimi | 1 | Pulsi aktiv i sinkronizimit vertikal |
| R_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "R". |
| G_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "G". |
| B_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "B". |
| SDA_O | Prodhimi | 1 | Dalja e të dhënave serike I2C për DDC |
| HPD_O | Prodhimi | 1 | Spina e nxehtë zbulon sinjalin e daljes |
| ACR_CTS_O | Prodhimi | 20 | Kohëzgjatja e ciklit të rigjenerimit të orës audioamp vlerë |
| ACR_N_O | Prodhimi | 20 | Parametri i vlerës së rigjenerimit të orës audio (N). |
| ACR_VALID_O | Prodhimi | 1 | Sinjali i vlefshëm i rigjenerimit të orës audio |
| AUDIO_SAMPLE_CH1_O | Prodhimi | 24 | Kanali 1 audio sample te dhena |
| AUDIO_SAMPLE_CH2_O | Prodhimi | 24 | Kanali 2 audio sample te dhena |
| AUDIO_SAMPLE_CH3_O | Prodhimi | 24 | Kanali 3 audio sample te dhena |
| AUDIO_SAMPLE_CH4_O | Prodhimi | 24 | Kanali 4 audio sample te dhena |
| AUDIO_SAMPLE_CH5_O | Prodhimi | 24 | Kanali 5 audio sample te dhena |
| AUDIO_SAMPLE_CH6_O | Prodhimi | 24 | Kanali 6 audio sample te dhena |
| AUDIO_SAMPLE_CH7_O | Prodhimi | 24 | Kanali 7 audio sample te dhena |
| AUDIO_SAMPLE_CH8_O | Prodhimi | 24 | Kanali 8 audio sample te dhena |
| HDMI_DVI_MODE_O | Prodhimi | 1 | Më poshtë janë dy mënyrat:
|
Tabela e mëposhtme përshkruan portat hyrëse dhe dalëse të HDMI RX IP për ndërfaqen video të transmetimit AXI4.
Tabela 4-3. Portat hyrëse dhe dalëse për ndërfaqen e transmetimit video AXI4
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| TDATA_O | Prodhimi | NUMRI I PIKELEVE ✕ Thellësia e ngjyrës ✕ 3 bit | Dalja e të dhënave video [R, G, B] |
| TVALID_O | Prodhimi | 1 | Videoja dalëse është e vlefshme |
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| TLAST_O | Prodhimi | 1 | Sinjali i përfundimit të kornizës dalëse |
| TUSER_O | Prodhimi | 3 |
|
| TSTRB_O | Prodhimi | 3 | Nxjerr strobin e të dhënave video |
| TKEEP_O | Prodhimi | 3 | Ruajtja e të dhënave video dalëse |
Tabela e mëposhtme përshkruan portat hyrëse dhe dalëse të HDMI RX IP për ndërfaqen audio AXI4 Stream.
Tabela 4-4. Portat hyrëse dhe dalëse për ndërfaqen audio të transmetimit AXI4
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| AUDIO_TDATA_O | Prodhimi | 24 | Nxjerr të dhëna audio |
| AUDIO_TID_O | Prodhimi | 3 | Dalja e kanalit audio |
| AUDIO_TVALID_O | Prodhimi | 1 | Nxjerr sinjal të vlefshëm audio |
Tabela e mëposhtme liston portat hyrëse dhe dalëse të HDMI RX IP për ndërfaqen Native kur Formati i ngjyrës është YUV444.
Tabela 4-5. Hyrja dhe dalja për ndërfaqen vendase
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| RESET_N_I | Input | 1 | Sinjali i rivendosjes asinkron aktiv-të ulët |
| LANE3_RX_CLK_I | Input | 1 | Ora paralele për kanalin e korsisë 3 nga XCVR |
| LANE2_RX_CLK_I | Input | 1 | Ora paralele për kanalin e korsisë 2 nga XCVR |
| LANE1_RX_CLK_I | Input | 1 | Ora paralele për kanalin e korsisë 1 nga XCVR |
| EDID_RESET_N_I | Input | 1 | Sinjali i rivendosjes së modifikimit aktiv-të ulët asinkron |
| LANE3_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të korsisë 3 |
| LANE2_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të korsisë 2 |
| LANE1_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të korsisë 1 |
| DATA_LANE3_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Mori të dhëna paralele të korsisë 3 nga XCVR |
| DATA_LANE2_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Mori të dhëna paralele të korsisë 2 nga XCVR |
| DATA_LANE1_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Mori të dhëna paralele të korsisë 1 nga XCVR |
| SCL_I | Input | 1 | Hyrja e orës serike I2C për DDC |
| HPD_I | Input | 1 | Spina e nxehtë zbulon sinjalin e hyrjes. Burimi është i lidhur me lavamanin HPD sinjali duhet të jetë i lartë. |
| SDA_I | Input | 1 | Hyrja e të dhënave serike I2C për DDC |
| EDID_CLK_I | Input | 1 | Ora e sistemit për modulin I2C |
| BIT_SLIP_LANE3_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në korsinë 3 të marrësit |
| BIT_SLIP_LANE2_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në korsinë 2 të marrësit |
| BIT_SLIP_LANE1_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në korsinë 1 të marrësit |
| VIDEO_DATA_VALID_O | Prodhimi | 1 | Dalje të vlefshme të të dhënave video |
| AUDIO_DATA_VALID_O | Prodhimi | 1 | Dalje e vlefshme e të dhënave audio |
| H_SYNC_O | Prodhimi | 1 | Pulsi i sinkronizimit horizontal |
| V_SYNC_O | Prodhimi | 1 | Pulsi aktiv i sinkronizimit vertikal |
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| Y_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "Y". |
| Cb_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat "Cb" të deshifruara |
| Cr_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara “Cr”. |
| SDA_O | Prodhimi | 1 | Dalja e të dhënave serike I2C për DDC |
| HPD_O | Prodhimi | 1 | Spina e nxehtë zbulon sinjalin e daljes |
| ACR_CTS_O | Prodhimi | 20 | Kohëzgjatja e ciklit të rigjenerimit të orës audioamp vlerë |
| ACR_N_O | Prodhimi | 20 | Parametri i vlerës së rigjenerimit të orës audio (N). |
| ACR_VALID_O | Prodhimi | 1 | Sinjali i vlefshëm i rigjenerimit të orës audio |
| AUDIO_SAMPLE_CH1_O | Prodhimi | 24 | Kanali 1 audio sample te dhena |
| AUDIO_SAMPLE_CH2_O | Prodhimi | 24 | Kanali 2 audio sample te dhena |
| AUDIO_SAMPLE_CH3_O | Prodhimi | 24 | Kanali 3 audio sample te dhena |
| AUDIO_SAMPLE_CH4_O | Prodhimi | 24 | Kanali 4 audio sample te dhena |
| AUDIO_SAMPLE_CH5_O | Prodhimi | 24 | Kanali 5 audio sample te dhena |
| AUDIO_SAMPLE_CH6_O | Prodhimi | 24 | Kanali 6 audio sample te dhena |
| AUDIO_SAMPLE_CH7_O | Prodhimi | 24 | Kanali 7 audio sample te dhena |
| AUDIO_SAMPLE_CH8_O | Prodhimi | 24 | Kanali 8 audio sample te dhena |
Tabela e mëposhtme liston portat hyrëse dhe dalëse të HDMI RX IP për ndërfaqen Native kur Formati i ngjyrës është YUV422.
Tabela 4-6. Hyrja dhe dalja për ndërfaqen vendase
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| RESET_N_I | Input | 1 | Sinjali i rivendosjes asinkron aktiv-të ulët |
| LANE3_RX_CLK_I | Input | 1 | Ora paralele për kanalin e korsisë 3 nga XCVR |
| LANE2_RX_CLK_I | Input | 1 | Ora paralele për kanalin e korsisë 2 nga XCVR |
| LANE1_RX_CLK_I | Input | 1 | Ora paralele për kanalin e korsisë 1 nga XCVR |
| EDID_RESET_N_I | Input | 1 | Sinjali i rivendosjes së modifikimit aktiv-të ulët asinkron |
| LANE3_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të korsisë 3 |
| LANE2_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të korsisë 2 |
| LANE1_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të korsisë 1 |
| DATA_LANE3_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Mori të dhëna paralele të korsisë 3 nga XCVR |
| DATA_LANE2_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Mori të dhëna paralele të korsisë 2 nga XCVR |
| DATA_LANE1_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Mori të dhëna paralele të korsisë 1 nga XCVR |
| SCL_I | Input | 1 | Hyrja e orës serike I2C për DDC |
| HPD_I | Input | 1 | Spina e nxehtë zbulon sinjalin e hyrjes. Burimi është i lidhur me lavamanin HPD sinjali duhet të jetë i lartë. |
| SDA_I | Input | 1 | Hyrja e të dhënave serike I2C për DDC |
| EDID_CLK_I | Input | 1 | Ora e sistemit për modulin I2C |
| BIT_SLIP_LANE3_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në korsinë 3 të marrësit |
| BIT_SLIP_LANE2_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në korsinë 2 të marrësit |
| BIT_SLIP_LANE1_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në korsinë 1 të marrësit |
| VIDEO_DATA_VALID_O | Prodhimi | 1 | Dalje të vlefshme të të dhënave video |
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| AUDIO_DATA_VALID_O | Prodhimi | 1 | Dalje e vlefshme e të dhënave audio |
| H_SYNC_O | Prodhimi | 1 | Pulsi i sinkronizimit horizontal |
| V_SYNC_O | Prodhimi | 1 | Pulsi aktiv i sinkronizimit vertikal |
| Y_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "Y". |
| C_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "C". |
| SDA_O | Prodhimi | 1 | Dalja e të dhënave serike I2C për DDC |
| HPD_O | Prodhimi | 1 | Spina e nxehtë zbulon sinjalin e daljes |
| ACR_CTS_O | Prodhimi | 20 | Kohëzgjatja e ciklit të rigjenerimit të orës audioamp vlerë |
| ACR_N_O | Prodhimi | 20 | Parametri i vlerës së rigjenerimit të orës audio (N). |
| ACR_VALID_O | Prodhimi | 1 | Sinjali i vlefshëm i rigjenerimit të orës audio |
| AUDIO_SAMPLE_CH1_O | Prodhimi | 24 | Kanali 1 audio sample te dhena |
| AUDIO_SAMPLE_CH2_O | Prodhimi | 24 | Kanali 2 audio sample te dhena |
| AUDIO_SAMPLE_CH3_O | Prodhimi | 24 | Kanali 3 audio sample te dhena |
| AUDIO_SAMPLE_CH4_O | Prodhimi | 24 | Kanali 4 audio sample te dhena |
| AUDIO_SAMPLE_CH5_O | Prodhimi | 24 | Kanali 5 audio sample te dhena |
| AUDIO_SAMPLE_CH6_O | Prodhimi | 24 | Kanali 6 audio sample te dhena |
| AUDIO_SAMPLE_CH7_O | Prodhimi | 24 | Kanali 7 audio sample te dhena |
| AUDIO_SAMPLE_CH8_O | Prodhimi | 24 | Kanali 8 audio sample te dhena |
Tabela e mëposhtme liston portat hyrëse dhe dalëse të HDMI RX IP për ndërfaqen origjinale kur SCRAMBLER është i aktivizuar.
Tabela 4-7. Hyrja dhe dalja për ndërfaqen vendase
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| RESET_N_I | Input | 1 | Sinjali i rivendosjes asinkron aktiv-të ulët |
| R_RX_CLK_I | Input | 1 | Ora paralele për kanalin "R" nga XCVR |
| G_RX_CLK_I | Input | 1 | Ora paralele për kanalin "G" nga XCVR |
| B_RX_CLK_I | Input | 1 | Ora paralele për kanalin "B" nga XCVR |
| EDID_RESET_N_I | Input | 1 | Sinjali i rivendosjes së modifikimit aktiv-të ulët asinkron |
| HDMI_CABLE_CLK_I | Input | 1 | Ora kabllore nga burimi HDMI |
| R_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të kanalit "R". |
| G_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të kanalit "G". |
| B_RX_VALID_I | Input | 1 | Sinjali i vlefshëm nga XCVR për të dhënat paralele të kanalit "B". |
| DATA_R_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Ka marrë të dhëna paralele të kanalit "R" nga XCVR |
| DATA_G_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Ka marrë të dhëna paralele të kanalit "G" nga XCVR |
| DATA_B_I | Input | NUMRI I PIKSELEVE ✕ 10 bit | Ka marrë të dhëna paralele të kanalit "B" nga XCVR |
| SCL_I | Input | 1 | Hyrja e orës serike I2C për DDC |
| HPD_I | Input | 1 | Spina e nxehtë zbulon sinjalin e hyrjes. Burimi është i lidhur me lavamanin dhe sinjali HPD duhet të jetë i lartë. |
| SDA_I | Input | 1 | Hyrja e të dhënave serike I2C për DDC |
| EDID_CLK_I | Input | 1 | Ora e sistemit për modulin I2C |
| BIT_SLIP_R_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në kanalin "R" të transmetuesit |
| BIT_SLIP_G_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në kanalin "G" të transmetuesit |
| Emri i portit | Drejtimi | Gjerësia (bit) | Përshkrimi |
| BIT_SLIP_B_O | Prodhimi | 1 | Sinjali i rrëshqitjes së bitit në kanalin "B" të transmetuesit |
| VIDEO_DATA_VALID_O | Prodhimi | 1 | Dalje të vlefshme të të dhënave video |
| AUDIO_DATA_VALID_O | Rezultati1 | 1 | Dalje e vlefshme e të dhënave audio |
| H_SYNC_O | Prodhimi | 1 | Pulsi i sinkronizimit horizontal |
| V_SYNC_O | Prodhimi | 1 | Pulsi aktiv i sinkronizimit vertikal |
| DATA_ RATE_O | Prodhimi | 16 | Shkalla e të dhënave Rx. Më poshtë janë vlerat e normës së të dhënave:
|
| R_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "R". |
| G_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "G". |
| B_O | Prodhimi | NUMRI I PIKELEVE ✕ Bitët e thellësisë së ngjyrës | Të dhënat e dekoduara "B". |
| SDA_O | Prodhimi | 1 | Dalja e të dhënave serike I2C për DDC |
| HPD_O | Prodhimi | 1 | Spina e nxehtë zbulon sinjalin e daljes |
| ACR_CTS_O | Prodhimi | 20 | Kohëzgjatja e ciklit të rigjenerimit të orës audioamp vlerë |
| ACR_N_O | Prodhimi | 20 | Parametri i vlerës së rigjenerimit të orës audio (N). |
| ACR_VALID_O | Prodhimi | 1 | Sinjali i vlefshëm i rigjenerimit të orës audio |
| AUDIO_SAMPLE_CH1_O | Prodhimi | 24 | Kanali 1 audio sample te dhena |
| AUDIO_SAMPLE_CH2_O | Prodhimi | 24 | Kanali 2 audio sample te dhena |
| AUDIO_SAMPLE_CH3_O | Prodhimi | 24 | Kanali 3 audio sample te dhena |
| AUDIO_SAMPLE_CH4_O | Prodhimi | 24 | Kanali 4 audio sample te dhena |
| AUDIO_SAMPLE_CH5_O | Prodhimi | 24 | Kanali 5 audio sample te dhena |
| AUDIO_SAMPLE_CH6_O | Prodhimi | 24 | Kanali 6 audio sample te dhena |
| AUDIO_SAMPLE_CH7_O | Prodhimi | 24 | Kanali 7 audio sample te dhena |
| AUDIO_SAMPLE_CH8_O | Prodhimi | 24 | Kanali 8 audio sample te dhena |
Simulimi i testit (Bëni një pyetje)
Testbench ofrohet për të kontrolluar funksionalitetin e bërthamës HDMI RX. Testbench funksionon vetëm në Native Interface kur numri i pikselëve është një.
Për të simuluar bërthamën duke përdorur panelin e testimit, kryeni hapat e mëposhtëm:
- Në dritaren "Rrjedha e dizajnit", zgjeroni "Krijo dizajn".
- Klikoni me të djathtën në Create SmartDesign Testbench dhe më pas kliko Run, siç tregohet në figurën e mëposhtme.
Figura 5-1. Krijimi i SmartDesign Testbench
- Futni një emër për panelin e testimit SmartDesign dhe më pas klikoni OK.
Figura 5-2. Emërtimi SmartDesign Testbench
Krijohet paneli testues i SmartDesign dhe një kanavacë shfaqet në të djathtë të panelit të Rrjedhës së Dizajnit. - Navigoni te Katalogu i SoC Libero®, zgjidhni View > Windows > Katalogu IP dhe më pas zgjeroni Solutions-Video. Klikoni dy herë HDMI RX IP (v5.4.0) dhe më pas kliko OK.
- Zgjidhni të gjitha portet, kliko me të djathtën dhe zgjidhni Promote to Top Level.
- Në shiritin e veglave SmartDesign, klikoni Generate Component.
- Në skedën Hierarkia e Stimulit, kliko me të djathtën në panelin testues HDMI_RX_TB file, dhe më pas kliko Simulo Design Pre-Synth > Hape në mënyrë interaktive.
Vegla ModelSim® hapet me panelin e testimit, siç tregohet në figurën e mëposhtme.
Figura 5-3. Mjeti ModelSim me panelin testues HDMI RX File
E rëndësishme: If simulimi ndërpritet për shkak të afatit kohor të ekzekutimit të specifikuar në DO file, përdorni komandën run-all për të përfunduar simulimin.
Licenca (Bëj një pyetje)
HDMI RX IP ofrohet me dy opsionet e mëposhtme të licencës:
- I koduar: Kodi i plotë RTL i koduar është dhënë për bërthamën. Ai është i disponueshëm falas me çdo licencë Libero, duke mundësuar që bërthama të instantohet me SmartDesign. Ju mund të kryeni Simulim, Sintezë, Layout dhe programoni silikonin FPGA duke përdorur paketën e dizajnit Libero.
- RTL: Kodi i plotë burimor RTL është i bllokuar me licencë, i cili duhet të blihet veçmas.
Rezultatet e simulimit (Bëni një pyetje)
Diagrami i mëposhtëm i kohës për HDMI RX IP tregon të dhënat e videos dhe periudhat e të dhënave të kontrollit.
Figura 6-1. Të dhënat video
Diagrami i mëposhtëm tregon daljet hsync dhe vsync për hyrjet përkatëse të të dhënave të kontrollit.
Figura 6-2. Sinjalet e sinkronizimit horizontal dhe të sinkronizimit vertikal
Diagrami i mëposhtëm tregon pjesën EDID.
Figura 6-3. Sinjalet EDID
Përdorimi i burimeve (Bëni një pyetje)
HDMI RX IP është implementuar në PolarFire® FPGA (Paketa MPF300T – 1FCG1152I). Tabela e mëposhtme liston burimet e përdorura kur Numri i pikselëve = 1 piksel.
Tabela 7-1. Përdorimi i burimeve për modalitetin 1 piksel
| Formati i ngjyrave | Thellësia e ngjyrave | SCRAMBLER | Pëlhurë 4LUT | Pëlhurë DFF | Ndërfaqja 4LUT | Ndërfaqja DFF | uSRAM (64×12) | LSRAM (20 mijë) |
| RGB | 8 | Çaktivizo | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Çaktivizo | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Çaktivizo | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Çaktivizo | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Çaktivizo | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Çaktivizo | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Çaktivizo | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Çaktivizo | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Çaktivizo | 1585 | 1327 | 492 | 492 | 14 | 9 |
Tabela e mëposhtme liston burimet e përdorura kur Numri i pikselëve = 4 piksel.
Tabela 7-2. Përdorimi i burimeve për modalitetin 4 piksel
| Formati i ngjyrave | Thellësia e ngjyrave | SCRAMBLER | Pëlhurë 4LUT | Pëlhurë DFF | Ndërfaqja 4LUT | Ndërfaqja DFF | uSRAM (64×12) | LSRAM (20 mijë) |
| RGB | 8 | Çaktivizo | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Çaktivizo | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Çaktivizo | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Aktivizo | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Aktivizo | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Aktivizo | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Çaktivizo | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Çaktivizo | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Çaktivizo | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Çaktivizo | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Tabela e mëposhtme liston burimet e përdorura kur numri i pikselëve = 4 piksel dhe SCRAMBLER është i aktivizuar.
Tabela 7-3. Përdorimi i burimeve për modalitetin 4 piksel dhe SCRAMBLER është i aktivizuar
| Formati i ngjyrave | Thellësia e ngjyrave | SCRAMBLER | Pëlhurë 4LUT | Pëlhurë DFF | Ndërfaqja 4LUT | Ndërfaqja DFF | uSRAM (64×12) | LSRAM (20 mijë) |
| RGB | 8 | Aktivizo | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Aktivizo | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Aktivizo | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Integrimi i sistemit (Bëni një pyetje)
Ky seksion tregon se si të integrohet IP në dizajnin Libero.
Tabela e mëposhtme liston konfigurimet e PF XCVR, PF TX PLL dhe PF CCC të kërkuara për rezolucione të ndryshme dhe gjerësi bit.
Tabela 8-1. Konfigurimet PF XCVR, PF TX PLL dhe PF CCC
| Rezolucioni | Gjerësia e Bitit | Konfigurimi PF XCVR | CDR REF ORA PADS | Konfigurimi i PF CCC | |||
| Shkalla e të dhënave RX | Frekuenca e orës ref RX CDR | Gjerësia e pëlhurës RX PC | Frekuenca e hyrjes | Frekuenca e daljes | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4 kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX SampDizajni 1: Kur konfigurohet në modalitetin Thellësia e ngjyrës = 8-bit dhe Numri i pikselëve = 1 pixel, tregohet në figurën e mëposhtme.
Figura 8-1. HDMI RX SampDizajni 1
Për shembullampLe, në konfigurimet 8-bit, komponentët e mëposhtëm janë pjesë e dizajnit:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) është konfiguruar për modalitetin TX dhe RX full duplex. Shpejtësia e të dhënave RX prej 1485 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 10 bit për modalitetin 1 PXL dhe orën referencë CDR 148.5 MHz. Shpejtësia e të dhënave TX prej 1485 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 10 bit me faktorin e ndarjes së orës 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK dhe LANE3_CDR_REF_CLK janë drejtuar nga PF_XCVR_REF_CLK me kunjat AE27, AE28 Pad.
- Pini EDID CLK_I duhet të drejtohet me orë 150 MHz me CCC.
- R_RX_CLK_I, G_RX_CLK_I dhe B_RX_CLK_I drejtohen nga LANE3_TX_CLK_R, LANE2_TX_CLK_R dhe LANE1_TX_CLK_R, respektivisht.
- R_RX_VALID_I, G_RX_VALID_I dhe B_RX_VALID_I drejtohen nga LANE3_RX_VAL, LANE2_RX_VAL dhe LANE1_RX_VAL, respektivisht.
- DATA_R_I, DATA_G_I dhe DATA_B_I drejtohen nga LANE3_RX_DATA, LANE2_RX_DATA dhe LANE1_RX_DATA, respektivisht.
HDMI RX SampDizajni 2: Kur konfigurohet në modalitetin Thellësia e ngjyrës = 8-bit dhe Numri i pikselëve = 4 pixel, tregohet në figurën e mëposhtme.
Figura 8-2. HDMI RX SampDizajni 2
Për shembullampLe, në konfigurimet 8-bit, komponentët e mëposhtëm janë pjesë e dizajnit:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) është konfiguruar për modalitetin TX dhe RX full duplex. Shpejtësia e të dhënave RX prej 1485 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 40 bit për modalitetin 4 PXL dhe orën referencë CDR 148.5 MHz. Shpejtësia e të dhënave TX prej 1485 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 40 bit me faktorin e ndarjes së orës 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK dhe LANE3_CDR_REF_CLK janë drejtuar nga PF_XCVR_REF_CLK me kunjat AE27, AE28 Pad.
- Pini EDID CLK_I duhet të drejtohet me orë 150 MHz me CCC.
- R_RX_CLK_I, G_RX_CLK_I dhe B_RX_CLK_I drejtohen nga LANE3_TX_CLK_R, LANE2_TX_CLK_R dhe LANE1_TX_CLK_R, respektivisht.
- R_RX_VALID_I, G_RX_VALID_I dhe B_RX_VALID_I drejtohen nga LANE3_RX_VAL, LANE2_RX_VAL dhe LANE1_RX_VAL, respektivisht.
- DATA_R_I, DATA_G_I dhe DATA_B_I drejtohen nga LANE3_RX_DATA, LANE2_RX_DATA dhe LANE1_RX_DATA, respektivisht.
HDMI RX SampDizajni 3: Kur konfigurohet në modalitetin Thellësia e ngjyrës = 8-bit dhe Numri i pikselëve = 4 Pixel dhe SCRAMBLER = Aktivizuar, tregohet në figurën e mëposhtme.
Figura 8-3. HDMI RX SampDizajni 3
Për shembullampLe, në konfigurimet 8-bit, komponentët e mëposhtëm janë pjesë e dizajnit:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) është konfiguruar për modalitetin e pavarur TX dhe RX. Shpejtësia e të dhënave RX prej 5940 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 40 bit për modalitetin 4 PXL dhe orën referencë CDR 148.5 MHz. Shpejtësia e të dhënave TX prej 5940 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 40 bit me faktorin e ndarjes së orës 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK dhe LANE3_CDR_REF_CLK drejtohen nga PF_XCVR_REF_CLK me kunjat AF29, AF30 Pad.
- Pini EDID CLK_I duhet të funksionojë me orë 150 MHz me CCC.
- R_RX_CLK_I, G_RX_CLK_I dhe B_RX_CLK_I drejtohen nga LANE3_TX_CLK_R, LANE2_TX_CLK_R dhe LANE1_TX_CLK_R, respektivisht.
- R_RX_VALID_I, G_RX_VALID_I dhe B_RX_VALID_I drejtohen nga LANE3_RX_VAL, LANE2_RX_VAL dhe LANE1_RX_VAL, respektivisht.
- DATA_R_I, DATA_G_I dhe DATA_B_I drejtohen nga LANE3_RX_DATA, LANE2_RX_DATA dhe LANE1_RX_DATA, respektivisht.
HDMI RX SampDizajni 4: Kur konfigurohet në modalitetin Thellësia e ngjyrës = 12-bit dhe Numri i pikselëve = 4 Pixel dhe SCRAMBLER = Aktivizuar, tregohet në figurën e mëposhtme.
Figura 8-4. HDMI RX SampDizajni 4
Për shembullampLe, në konfigurimet 12-bit, komponentët e mëposhtëm janë pjesë e dizajnit:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) është konfiguruar për modalitetin "Vetëm RX". Shpejtësia e të dhënave RX prej 4455 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 40 bit për modalitetin 4 PXL dhe orën referencë CDR 148.5 MHz.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK dhe LANE3_CDR_REF_CLK drejtohen nga PF_XCVR_REF_CLK me kunjat AF29, AF30 Pad.
- Pini EDID CLK_I duhet të funksionojë me orë 150 MHz me CCC.
- R_RX_CLK_I, G_RX_CLK_I dhe B_RX_CLK_I drejtohen nga LANE3_TX_CLK_R, LANE2_TX_CLK_R dhe LANE1_TX_CLK_R, respektivisht.
- R_RX_VALID_I, G_RX_VALID_I dhe B_RX_VALID_I drejtohen nga LANE3_RX_VAL, LANE2_RX_VAL dhe LANE1_RX_VAL, respektivisht.
- DATA_R_I, DATA_G_I dhe DATA_B_I drejtohen nga LANE3_RX_DATA, LANE2_RX_DATA dhe LANE1_RX_DATA, respektivisht.
- Moduli PF_CCC_C0 gjeneron një orë të quajtur OUT0_FABCLK_0 me një frekuencë prej 74.25 MHz, që rrjedh nga një orë hyrëse prej 111.375 MHz, e cila drejtohet nga LANE1_RX_CLK_R.
HDMI RX SampDizajni 5: Kur konfigurohet në Thellësia e ngjyrës = 8-bit, numri i pikselëve = 4 modaliteti piksel dhe SCRAMBLER = i aktivizuar tregohet në figurën e mëposhtme. Ky dizajn është shpejtësia dinamike e të dhënave me DRI.
Figura 8-5. HDMI RX SampDizajni 5
Për shembullampLe, në konfigurimet 8-bit, komponentët e mëposhtëm janë pjesë e dizajnit:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) është konfiguruar për modalitetin RX Only me ndërfaqe të aktivizuar të rikonfigurimit dinamik. Shpejtësia e të dhënave RX prej 5940 Mbps në modalitetin PMA, me gjerësinë e të dhënave të konfiguruar si 40 bit për modalitetin 4 PXL dhe orën referencë CDR 148.5 MHz.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK dhe LANE3_CDR_REF_CLK drejtohen nga PF_XCVR_REF_CLK me kunjat AF29, AF30 Pad.
- Pini EDID CLK_I duhet të funksionojë me orë 150 MHz me CCC.
- R_RX_CLK_I, G_RX_CLK_I dhe B_RX_CLK_I drejtohen nga LANE3_TX_CLK_R, LANE2_TX_CLK_R dhe LANE1_TX_CLK_R, respektivisht.
- R_RX_VALID_I, G_RX_VALID_I dhe B_RX_VALID_I drejtohen nga LANE3_RX_VAL, LANE2_RX_VAL dhe LANE1_RX_VAL, respektivisht.
- DATA_R_I, DATA_G_I dhe DATA_B_I drejtohen nga LANE3_RX_DATA, LANE2_RX_DATA dhe LANE1_RX_DATA, respektivisht.
Historia e rishikimit (Bëni një pyetje)
Historia e rishikimit përshkruan ndryshimet që janë zbatuar në dokument. Ndryshimet renditen me rishikim, duke filluar nga publikimi më aktual.
Tabela 9-1. Historia e kaluar
| Rishikim | Data | Përshkrimi |
| D | 02/2025 | Më poshtë është lista e ndryshimeve të bëra në rishikimin C të dokumentit:
|
| C | 02/2023 | Më poshtë është lista e ndryshimeve të bëra në rishikimin C të dokumentit:
|
| B | 09/2022 | Më poshtë është lista e ndryshimeve të bëra në rishikimin B të dokumentit:
|
| A | 04/2022 | Më poshtë është lista e ndryshimeve në rishikimin A të dokumentit:
|
| 2.0 | — | Më poshtë është një përmbledhje e ndryshimeve të bëra në këtë rishikim.
|
| 1.0 | 08/2021 | Rishikimi fillestar. |
Mbështetje për mikroçip FPGA
Grupi i produkteve Microchip FPGA mbështet produktet e tij me shërbime të ndryshme mbështetëse, duke përfshirë Shërbimin ndaj Klientit, Qendrën e Mbështetjes Teknike të Klientit, një websiti dhe zyrat e shitjeve në mbarë botën. Klientëve u sugjerohet të vizitojnë burimet në internet të Microchip përpara se të kontaktojnë mbështetjen pasi ka shumë të ngjarë që pyetjeve të tyre të jenë përgjigjur tashmë. Kontaktoni Qendrën e Mbështetjes Teknike përmes webfaqe në www.microchip.com/support. Përmendni numrin e pjesës së pajisjes FPGA, zgjidhni kategorinë e duhur të rastit dhe ngarkoni modelin files gjatë krijimit të një rasti të mbështetjes teknike. Kontaktoni Shërbimin e Klientit për mbështetjen jo-teknike të produktit, të tilla si çmimi i produktit, përmirësimet e produktit, informacioni i përditësimit, statusi i porosisë dhe autorizimi.
- Nga Amerika e Veriut, telefononi 800.262.1060
- Nga pjesa tjetër e botës, telefononi 650.318.4460
- Faks, nga kudo në botë, 650.318.8044
Informacioni i mikroçipit
Markat tregtare
Emri dhe logoja "Microchip", logoja "M" dhe emrat, logot dhe markat e tjera janë marka të regjistruara dhe të paregjistruara të Microchip Technology Incorporated ose filialeve dhe/ose filialeve të saj në Shtetet e Bashkuara dhe/ose vende të tjera ("Microchip Markat tregtare”). Informacioni në lidhje me Markat Tregtare të Mikroçipit mund të gjendet në https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Njoftim Ligjor
Ky publikim dhe informacioni këtu mund të përdoren vetëm me produktet e Microchip, duke përfshirë projektimin, testimin dhe integrimin e produkteve të Microchip me aplikacionin tuaj. Përdorimi i këtij informacioni në çdo mënyrë tjetër shkel këto kushte. Informacioni në lidhje me aplikacionet e pajisjes ofrohet vetëm për lehtësinë tuaj dhe mund të zëvendësohet nga përditësimet. Është përgjegjësia juaj të siguroheni që aplikacioni juaj të plotësojë specifikimet tuaja. Kontaktoni zyrën tuaj lokale të shitjeve të Microchip për mbështetje shtesë ose merrni mbështetje shtesë në www.microchip.com/en-us/support/design-help/client-support-services.
KY INFORMACION SIGUROHET NGA MIKROCHIP "AS IS". MICROCHIP NUK BËN ASNJË PËRFAQËSIM OSE GARANCI TË ASNJË LLOJI, TË SHPREHUR APO TË nënkuptuara, SHKRUARA APO GOJAL, STATUTOR APO TË NDRYSHME, LIDHUR ME INFORMACIONIN QË PËRFSHIRË POR JO TË KUFIZUARA TË KUFIZUARA MOS SHKELJA, TREGTUESHMËRIA DHE PËRSHTATSHMËRIA PËR NJË QËLLIM TË VEÇANTË, OSE GARANCI LIDHUR ME GJENDJEN, CILËSINË APO PERFORMANCËN E SAJ.
NË ASNJË RAST MIKROCHIP DO TË JETË PËRGJEGJËS PËR ASNJË HUMBJE, DËM, KOST OSE SHPENZIM TË INDIREKT, TË VEÇANTË, NËNDËKUESHËM, INCIDENTALE OSE PAJISJELE, TË ÇFARË TË LLOJIT TË LIDHUR ME SHBBËN, NË, EDHE NËSE MIKROCHIP ËSHTË KËSHILLUAR PËR MUNDËSITË OSE DËMET JANE TË PARASHIKUESHME. NË PLOTËSITËN E LEJUAR NGA LIGJI, PËRGJEGJËSIA TOTALE E MIKROÇIPIT PËR TË GJITHA KËRKESAT NË ASDO MËNYRË LIDHUR ME INFORMACIONIN OSE PËRDORIMIN E TIJ NUK DO TË KAJTËROJË SHUMËN E TARIFAVE, NËSE KA NDONJË, TË NJOFTIM TË GJITHA PAMA INFORMACION.
Përdorimi i pajisjeve me mikroçip në aplikacionet e mbështetjes së jetës dhe/ose të sigurisë është tërësisht në rrezik të blerësit dhe blerësi pranon të mbrojë, dëmshpërblejë dhe mbajë Mikroçipin e padëmshëm nga çdo dhe të gjitha dëmet, pretendimet, paditë ose shpenzimet që rrjedhin nga një përdorim i tillë. Asnjë licencë nuk transmetohet, në mënyrë të nënkuptuar ose ndryshe, sipas asnjë të drejte të pronësisë intelektuale të Microchip, përveç nëse përcaktohet ndryshe.
Veçori e mbrojtjes së kodit të pajisjeve me mikroçip
Vini re detajet e mëposhtme të veçorisë së mbrojtjes së kodit në produktet Microchip:
- Produktet me mikroçip plotësojnë specifikimet e përfshira në fletën e tyre të të dhënave të mikroçipit.
- Microchip beson se familja e tij e produkteve është e sigurt kur përdoret në mënyrën e synuar, brenda specifikimeve të funksionimit dhe në kushte normale.
- Mikroçipi vlerëson dhe mbron në mënyrë agresive të drejtat e tij të pronësisë intelektuale. Përpjekjet për të shkelur veçoritë e mbrojtjes së kodit të produkteve të Microchip janë rreptësisht të ndaluara dhe mund të shkelin Aktin e të Drejtave të Autorit të Mijëvjeçarit Dixhital.
- As Microchip dhe as ndonjë prodhues tjetër gjysmëpërçues nuk mund të garantojë sigurinë e kodit të tij. Mbrojtja e kodit nuk do të thotë që ne garantojmë se produkti është "i pathyeshëm". Mbrojtja e kodit po zhvillohet vazhdimisht. Microchip është i përkushtuar të përmirësojë vazhdimisht veçoritë e mbrojtjes së kodit të produkteve tona.
© 2025 Microchip Technology Inc. dhe filialet e saj
FAQ
- Pyetje: Si mund ta përditësoj bërthamën HDMI RX IP?
Përgjigje: Bërthama IP mund të përditësohet përmes softuerit Libero SoC ose të shkarkohet manualisht nga katalogu. Pasi të instalohet në Katalogun IP të softuerit Libero SoC, ai mund të konfigurohet, gjenerohet dhe instantohet brenda SmartDesign për t'u përfshirë në projekt.
Dokumentet / Burimet
 |
MICROCHIP PolarFire FPGA Marrës HDMI me ndërfaqe multimediale me definicion të lartë [pdfUdhëzuesi i përdoruesit PolarFire FPGA, PolarFire FPGA Marrës HDMI e ndërfaqes multimediale me definicion të lartë, Marrës HDMI e ndërfaqes multimediale me definicion të lartë, Marrës HDMI e ndërfaqes multimediale, marrës HDMI ndërfaqe, marrës HDMI |
