MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI vevő
Bevezetés (Tegyen fel egy kérdést)
A Microchip High-Definition Multimedia Interface (HDMI) vevő IP támogatja a HDMI szabvány specifikációjában leírt videoadatok és audio csomagadatok vételét. A HDMI RX IP kifejezetten a PolarFire® FPGA és a PolarFire System on Chip (SoC) FPGA eszközökhöz készült, amelyek támogatják a HDMI 2.0-t 1920 × 1080 felbontásig 60 Hz-en egy pixeles módban és 3840 × 2160-ig 60 Hz-en négy pixeles módban. Az RX IP támogatja a Hot Plug Detect (Hot Plug Detect, HPD) funkciót a táp be- és kikapcsolásához, valamint a ki- és bekötési események figyeléséhez, hogy jelezze a HDMI-forrás és a HDMI-nyelő közötti kommunikációt.
A HDMI-forrás a Display Data csatornát (DDC) használja a nyelő kiterjesztett megjelenítési azonosító adatainak (EDID) olvasásához, hogy feltárja a nyelő konfigurációját és/vagy képességeit. A HDMI RX IP előre programozott EDID-vel rendelkezik, amelyet egy HDMI-forrás egy szabványos I2C csatornán keresztül tud olvasni. A PolarFire FPGA és PolarFire SoC FPGA eszköz adó-vevőket az RX IP-vel együtt használják a soros adatok 10 bites adatokká történő deszerializálására. A HDMI adatcsatornái között jelentős ferde lehet. A HDMI RX IP eltávolítja az adatcsatornák közötti torzulást a First-In First-Out (FIFO) használatával. Ez az IP átalakítja a HDMI-forrástól az adó-vevőn keresztül kapott Transition Minimized Differential Signaling (TMDS) adatokat 24 bites RGB pixel adatokká, 24 bites audioadatokká és vezérlőjelekké. A HDMI-protokollban meghatározott négy szabványos vezérlőtoken az adatok fázisigazítására szolgál a deszerializálás során.
Összegzés
Az alábbi táblázat összefoglalja a HDMI RX IP jellemzőit.
1. táblázat: HDMI RX IP jellemzők
| Core Verzió | Ez a használati útmutató támogatja a HDMI RX IP v5.4-et. |
| Támogatott eszközcsaládok |
|
| Támogatott eszközáramlás | Libero® SoC v12.0 vagy újabb kiadásokat igényel. |
| Támogatott interfészek | A HDMI RX IP által támogatott interfészek a következők:
|
| Engedélyezés | A HDMI RX IP-t a következő két licencopcióval biztosítjuk:
|
Jellemzők
A HDMI RX IP a következő tulajdonságokkal rendelkezik:
- Kompatibilis a HDMI 2.0-val
- Támogatja a 8, 10, 12 és 16 bites színmélységet
- Támogatja az olyan színformátumokat, mint az RGB, YUV 4:2:2 és YUV 4:4:4
- Órajelenként egy vagy négy pixel bemenetet támogat
- Támogatja az 1920 ✕ 1080 felbontást 60 Hz-en egy pixel módban és akár 3840 ✕ 2160 felbontást 60 Hz-en négy pixeles módban.
- Érzékeli a Hot-Plugot
- Támogatja a dekódolási sémát – TMDS
- Támogatja a DVI bemenetet
- Támogatja a Display Data Channel (DDC) és az Enhanced Display Data Channel (E-DDC) funkciót
- Támogatja a natív és az AXI4 Stream Video interfészt a videó adatátvitelhez
- Támogatja a natív és az AXI4 Stream Audio interfészt az audio adatátvitelhez
Nem támogatott szolgáltatások
A HDMI RX IP nem támogatott funkciói a következők:
- A 4:2:0 színformátum nem támogatott.
- A High Dynamic Range (HDR) és a nagy sávszélességű digitális tartalomvédelem (HDCP) nem támogatott.
- A változó frissítési gyakoriság (VRR) és az automatikus alacsony késleltetési mód (ALLM) nem támogatott.
- A Négy pixeles módban néggyel nem osztható vízszintes időzítési paraméterek nem támogatottak.
Telepítési útmutató
Az IP-magot automatikusan telepíteni kell a Libero® SoC szoftver IP-katalógusába a Libero SoC szoftver IP-katalógus frissítési funkciójával, vagy manuálisan kell letölteni a katalógusból. Miután az IP-magot telepítették a Libero SoC szoftver IP-katalógusába, a Smart Design programban konfigurálják, előállítják és példányosítják, hogy bekerüljön a Libero projektbe.
Tesztelt forráseszközök (Tegyen fel egy kérdést)
Az alábbi táblázat felsorolja a tesztelt forráseszközöket.
1-1. táblázat. Tesztelt források eszközök
| Eszközök | Pixel mód | Tesztelt felbontások | Színmélység (bit) | Szín mód | Hang |
| quantumdata™ M41h HDMI analizátor | 1 | 720P 30 FPS, 720P 60 FPS és 1080P 60 FPS | 8 | RGB, YUV444 és YUV422 | Igen |
| 1080P 30 FPS | 8, 10, 12 és 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS és 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 és 16 | ||||
| 4K 30 FPS | 8, 10, 12 és 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Igen |
| 4 | 1080P 60 FPS és 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Igen |
| 4 | 4K 30 FPS és 4K 60 FPS | ||||
| Astro VA-1844A HDMI® teszter | 1 | 720P 30 FPS, 720P 60 FPS és 1080P 60 FPS | 8 | RGB, YUV444 és YUV422 | Igen |
| 1080P 30 FPS | 8, 10, 12 és 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS és 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 és 16 | ||||
| NVIDIA® Jetson AGX Orin 32 GB H01 készlet | 1 | 1080P 30 FPS | 8 | RGB | Nem |
| 4 | 4K 60 FPS |
HDMI RX IP konfiguráció (Tegyen fel egy kérdést)
Ez a rész egy overt biztosítview a HDMI RX IP Configurator interfész és összetevői közül. A HDMI RX IP Configurator grafikus felületet biztosít a HDMI RX mag beállításához. Ez a konfigurátor lehetővé teszi a felhasználó számára olyan paraméterek kiválasztását, mint a pixelek száma, az audiocsatornák száma, a videó interfész, az audio interfész, a SCRAMBLER, a színmélység, a színformátum, a tesztpad és a licenc. A Configurator felületén legördülő menük és beállítások testreszabhatók. A kulcskonfigurációkat a 4-1. táblázat írja le. A következő ábra részletezi view a HDMI RX IP Configurator interfészen.
2-1 ábra. HDMI RX IP konfigurátor
Az interfész az OK és a Mégse gombokat is tartalmazza a konfigurációk megerősítéséhez vagy elvetéséhez.
Hardvermegvalósítás (Tegyen fel kérdést)
A következő ábrák a HDMI RX IP interfészt írják le adó-vevővel (XCVR).
3-1. ábra. HDMI RX blokkdiagram
3-2. ábra. Vevő részletes blokkdiagramja
A HDMI RX három s-ből álltages:
- A fázisigazító az adó-vevő bitcsúszás segítségével igazítja a párhuzamos adatokat a vezérlő token határokhoz.
- A TMDS dekóder a 10 bites kódolt adatokat 8 bites video pixel adatokká, 4 bites audio csomagadatokká és 2 bites vezérlőjelekké alakítja.
- A FIFO-k megszüntetik az R, G és B sávok órái közötti ferdeséget.
Fázisigazító (kérdés)
Az XCVR-ből származó 10 bites párhuzamos adatok nem mindig igazodnak a TMDS kódolású szóhatárokhoz. A párhuzamos adatokat biteltolni és igazítani kell az adatok dekódolásához. A fázisigazító a bejövő párhuzamos adatokat a szóhatárokhoz igazítja az XCVR bitcsúszás funkciójával. Az XCVR a Per-Monitor DPI Awareness (PMA) módban lehetővé teszi a bitcsúszás funkciót, ahol a 10 bites deszerializált szó igazítását 1 bittel állítja be. Minden alkalommal, miután a 10 bites szót 1 bites csúszással állította be, összehasonlítja a HDMI protokoll négy vezérlőtokenjének bármelyikével a pozíció zárolásához a vezérlési időszak alatt. A 10 bites szó helyesen van igazítva, és érvényesnek tekinthető a következő s-retages. Minden színcsatornának megvan a maga fázisigazítója, a TMDS dekódoló csak akkor kezdi el a dekódolást, ha az összes fázisigazító zárolva van a szóhatárok kijavítása érdekében.
TMDS dekóder (Tegyen fel egy kérdést)
A TMDS dekóder az adó-vevőből deszerializált 10 bitet 8 bites pixel adatokká dekódolja a videó időszakban. A HSYNC, a VSYNC és a PACKET HEADER a vezérlési periódus alatt jön létre a 10 bites kék csatorna adatokból. Az audio csomagadatokat az R és a G csatornára dekódolják négy bittel. Az egyes csatornák TMDS dekódere a saját óráján működik. Ezért előfordulhat bizonyos ferdeség a csatornák között.
Csatorna csatorna ferdítésének megszüntetése (kérdés)
A csatornák közötti ferdeség megszüntetésére FIFO alapú ferdeségmentesítési logikát használnak. Minden csatorna érvényes jelet kap a fázisigazító egységektől, jelezve, hogy a fázisigazítóból bejövő 10 bites adatok érvényesek-e. Ha minden csatorna érvényes (elért fázisigazítást), akkor a FIFO modul megkezdi az adatok átadását a FIFO modulon olvasási és írási engedélyező jelek segítségével (folyamatos be- és kiolvasás). Ha bármelyik FIFO-kimenetben vezérlő tokent észlel, a kiolvasási folyamat felfüggesztésre kerül, és egy marker észlelt jelet generál, amely jelzi egy adott marker megérkezését a videofolyamban. A kiolvasási folyamat csak akkor folytatódik, ha ez a marker mindhárom csatornára megérkezett. Ennek eredményeként a megfelelő ferdeség megszűnik. A kettős órajelű FIFO-k mindhárom adatfolyamot szinkronizálják a kék csatorna órájával, hogy eltávolítsák a megfelelő ferdeséget. A következő ábra a csatornák közötti ferdeség-mentesítés technikáját írja le.
3-3 ábra. Csatorna to Channel De-Skew
DDC (Tegyen fel egy kérdést)
A DDC az I2C busz specifikáción alapuló kommunikációs csatorna. A forrás I2C parancsokat használ az információk olvasására a fogadó E-EDID-jéből, szolga címmel. A HDMI RX IP előre meghatározott EDID-t használ több felbontással, amely akár 1920 ✕ 1080 felbontást támogat 60 Hz-en egy pixel módban és 3840 ✕ 2160 felbontást 60 Hz-en Négy pixel módban.
Az EDID a megjelenített nevet Microchip HDMI kijelzőként jelöli.
HDMI RX paraméterek és interfész jelek (Tegyen fel egy kérdést)
Ez a rész a HDMI RX GUI konfigurátor paramétereit és az I/O jeleket tárgyalja.
Konfigurációs paraméterek (Tegyen fel egy kérdést)
Az alábbi táblázat felsorolja a HDMI RX IP konfigurációs paramétereit.
4-1. táblázat. Konfigurációs paraméterek
| Paraméter neve | Leírás |
| Színes formátum | Meghatározza a színteret. A következő színformátumokat támogatja:
|
| Színmélység | Meghatározza a színösszetevőnkénti bitek számát. 8, 10, 12 és 16 bitet támogat komponensenként. |
| Képpontok száma | Az órabemenetenkénti képpontok számát jelzi:
|
| SCRAMBLER | 4K felbontás támogatása 60 képkocka/másodperc sebességgel:
|
| Hangcsatornák száma | Számos audio csatornát támogat:
|
| Video Interface | Natív és AXI folyam |
| Audio interfész | Natív és AXI folyam |
| Próbapad | Lehetővé teszi a tesztpad környezet kiválasztását. Támogatja a következő tesztpad opciókat:
|
| Engedély | Meghatározza a licenc típusát. A következő két licenclehetőséget kínálja:
|
Portok (Tegyen fel egy kérdést)
Az alábbi táblázat felsorolja a HDMI RX IP bemeneti és kimeneti portjait a natív interfészhez, ha a színformátum RGB.
4-2. táblázat. Bemenet és kimenet a natív interfészhez
| Jel neve | Irány | Szélesség (bitek) | Leírás |
| RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron reset jel |
| R_RX_CLK_I | Bemenet | 1 | Párhuzamos óra az XCVR „R” csatornájához |
| G_RX_CLK_I | Bemenet | 1 | Párhuzamos óra az XCVR „G” csatornájához |
| B_RX_CLK_I | Bemenet | 1 | Párhuzamos óra az XCVR „B” csatornájához |
| EDID_RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron edid reset jel |
| R_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től „R” csatorna párhuzamos adatokhoz |
| G_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a „G” csatornás párhuzamos adatokhoz |
| B_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a „B” csatornás párhuzamos adatokhoz |
| Jel neve | Irány | Szélesség (bitek) | Leírás |
| DATA_R_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | „R” csatornás párhuzamos adatokat kapott az XCVR-től |
| DATA_G_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | „G” csatornás párhuzamos adatokat kapott az XCVR-től |
| DATA_B_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | „B” csatornás párhuzamos adatokat kapott az XCVR-től |
| SCL_I | Bemenet | 1 | I2C soros óra bemenet a DDC-hez |
| HPD_I | Bemenet | 1 | Forró dugó érzékeli a bemeneti jelet. A forrás a nyelőhöz csatlakozik A HPD jelnek magasnak kell lennie. |
| SDA_I | Bemenet | 1 | I2C soros adatbemenet a DDC-hez |
| EDID_CLK_I | Bemenet | 1 | Rendszeróra az I2C modulhoz |
| BIT_SLIP_R_O | Kimenet | 1 | Bitcsúszás jel az adó-vevő „R” csatornájához |
| BIT_SLIP_G_O | Kimenet | 1 | Bitcsúszás jel az adó-vevő „G” csatornájához |
| BIT_SLIP_B_O | Kimenet | 1 | Bitcsúszás jel az adó-vevő „B” csatornájához |
| VIDEO_DATA_VALID_O | Kimenet | 1 | Videó adatok érvényes kimenete |
| AUDIO_DATA_VALID_O | Kimenet | 1 | Az audioadatok érvényes kimenete |
| H_SYNC_O | Kimenet | 1 | Vízszintes szinkron impulzus |
| V_SYNC_O | Kimenet | 1 | Aktív függőleges szinkronimpulzus |
| R_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „R” adatok |
| MEGY | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „G” adatok |
| B_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „B” adatok |
| SDA_O | Kimenet | 1 | I2C soros adatkimenet DDC-hez |
| HPD_O | Kimenet | 1 | Forró dugó érzékeli a kimeneti jelet |
| ACR_CTS_O | Kimenet | 20 | Audio óra regenerálási ciklusidőamp érték |
| ACR_N_O | Kimenet | 20 | Hangóra regenerálási érték (N) paraméter |
| ACR_VALID_O | Kimenet | 1 | Az audio óra regenerálása érvényes jel |
| AUDIO_SAMPLE_CH1_O | Kimenet | 24 | 1. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH2_O | Kimenet | 24 | 2. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH3_O | Kimenet | 24 | 3. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH4_O | Kimenet | 24 | 4. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH5_O | Kimenet | 24 | 5. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH6_O | Kimenet | 24 | 6. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH7_O | Kimenet | 24 | 7. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH8_O | Kimenet | 24 | 8. csatorna audio sample adatok |
| HDMI_DVI_MODE_O | Kimenet | 1 | A következő két mód:
|
Az alábbi táblázat az AXI4 Stream Video Interface HDMI RX IP bemeneti és kimeneti portjait írja le.
4-3. táblázat. Bemeneti és kimeneti portok az AXI4 Stream Video interfészhez
| Port neve | Irány | Szélesség (bitek) | Leírás |
| TDATA_O | Kimenet | PIXEL SZÁMA ✕ Színmélység ✕ 3 bit | Kimeneti videoadatok [R, G, B] |
| TVALID_O | Kimenet | 1 | A kimeneti videó érvényes |
| Port neve | Irány | Szélesség (bitek) | Leírás |
| TLAST_O | Kimenet | 1 | Kimeneti keretvégi jel |
| TUSER_O | Kimenet | 3 |
|
| TSTRB_O | Kimenet | 3 | Kimeneti videó adat villogó |
| TKEEP_O | Kimenet | 3 | Kimeneti videó adatok megőrzése |
Az alábbi táblázat az AXI4 Stream Audio Interface HDMI RX IP bemeneti és kimeneti portjait írja le.
táblázat 4-4. Bemeneti és kimeneti portok az AXI4 Stream Audio interfészhez
| Port neve | Irány | Szélesség (bitek) | Leírás |
| AUDIO_TDATA_O | Kimenet | 24 | Audio adatok kimenete |
| AUDIO_TID_O | Kimenet | 3 | Kimeneti audio csatorna |
| AUDIO_TVALID_O | Kimenet | 1 | Érvényes hangjel kimenet |
Az alábbi táblázat felsorolja a HDMI RX IP bemeneti és kimeneti portjait a natív interfészhez, ha a színformátum YUV444.
4-5. táblázat. Bemenet és kimenet a natív interfészhez
| Port neve | Irány | Szélesség (bitek) | Leírás |
| RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron reset jel |
| LANE3_RX_CLK_I | Bemenet | 1 | Párhuzamos óra a Lane 3 csatornához az XCVR-től |
| LANE2_RX_CLK_I | Bemenet | 1 | Párhuzamos óra a Lane 2 csatornához az XCVR-től |
| LANE1_RX_CLK_I | Bemenet | 1 | Párhuzamos óra a Lane 1 csatornához az XCVR-től |
| EDID_RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron edid reset jel |
| LANE3_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a 3. sáv párhuzamos adatokhoz |
| LANE2_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a 2. sáv párhuzamos adatokhoz |
| LANE1_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a 1. sáv párhuzamos adatokhoz |
| DATA_LANE3_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | 3. sáv párhuzamos adatokat kapott az XCVR-től |
| DATA_LANE2_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | 2. sáv párhuzamos adatokat kapott az XCVR-től |
| DATA_LANE1_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | 1. sáv párhuzamos adatokat kapott az XCVR-től |
| SCL_I | Bemenet | 1 | I2C soros óra bemenet a DDC-hez |
| HPD_I | Bemenet | 1 | Forró dugó érzékeli a bemeneti jelet. A forrás a nyelőhöz csatlakozik A HPD jelnek magasnak kell lennie. |
| SDA_I | Bemenet | 1 | I2C soros adatbemenet a DDC-hez |
| EDID_CLK_I | Bemenet | 1 | Rendszeróra az I2C modulhoz |
| BIT_SLIP_LANE3_O | Kimenet | 1 | Bit csúszási jel az adó-vevő 3. sávjához |
| BIT_SLIP_LANE2_O | Kimenet | 1 | Bit csúszási jel az adó-vevő 2. sávjához |
| BIT_SLIP_LANE1_O | Kimenet | 1 | Bit csúszási jel az adó-vevő 1. sávjához |
| VIDEO_DATA_VALID_O | Kimenet | 1 | Videó adatok érvényes kimenete |
| AUDIO_DATA_VALID_O | Kimenet | 1 | Az audioadatok érvényes kimenete |
| H_SYNC_O | Kimenet | 1 | Vízszintes szinkron impulzus |
| V_SYNC_O | Kimenet | 1 | Aktív függőleges szinkronimpulzus |
| Port neve | Irány | Szélesség (bitek) | Leírás |
| Y_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „Y” adat |
| Cb_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „Cb” adatok |
| Cr_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „Cr” adatok |
| SDA_O | Kimenet | 1 | I2C soros adatkimenet DDC-hez |
| HPD_O | Kimenet | 1 | Forró dugó érzékeli a kimeneti jelet |
| ACR_CTS_O | Kimenet | 20 | Audio óra regenerálási ciklusidőamp érték |
| ACR_N_O | Kimenet | 20 | Hangóra regenerálási érték (N) paraméter |
| ACR_VALID_O | Kimenet | 1 | Az audio óra regenerálása érvényes jel |
| AUDIO_SAMPLE_CH1_O | Kimenet | 24 | 1. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH2_O | Kimenet | 24 | 2. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH3_O | Kimenet | 24 | 3. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH4_O | Kimenet | 24 | 4. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH5_O | Kimenet | 24 | 5. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH6_O | Kimenet | 24 | 6. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH7_O | Kimenet | 24 | 7. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH8_O | Kimenet | 24 | 8. csatorna audio sample adatok |
Az alábbi táblázat felsorolja a HDMI RX IP bemeneti és kimeneti portjait a natív interfészhez, ha a színformátum YUV422.
4-6. táblázat. Bemenet és kimenet a natív interfészhez
| Port neve | Irány | Szélesség (bitek) | Leírás |
| RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron reset jel |
| LANE3_RX_CLK_I | Bemenet | 1 | Párhuzamos óra a Lane 3 csatornához az XCVR-től |
| LANE2_RX_CLK_I | Bemenet | 1 | Párhuzamos óra a Lane 2 csatornához az XCVR-től |
| LANE1_RX_CLK_I | Bemenet | 1 | Párhuzamos óra a Lane 1 csatornához az XCVR-től |
| EDID_RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron edid reset jel |
| LANE3_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a 3. sáv párhuzamos adatokhoz |
| LANE2_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a 2. sáv párhuzamos adatokhoz |
| LANE1_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a 1. sáv párhuzamos adatokhoz |
| DATA_LANE3_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | 3. sáv párhuzamos adatokat kapott az XCVR-től |
| DATA_LANE2_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | 2. sáv párhuzamos adatokat kapott az XCVR-től |
| DATA_LANE1_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | 1. sáv párhuzamos adatokat kapott az XCVR-től |
| SCL_I | Bemenet | 1 | I2C soros óra bemenet a DDC-hez |
| HPD_I | Bemenet | 1 | Forró dugó érzékeli a bemeneti jelet. A forrás a nyelőhöz csatlakozik A HPD jelnek magasnak kell lennie. |
| SDA_I | Bemenet | 1 | I2C soros adatbemenet a DDC-hez |
| EDID_CLK_I | Bemenet | 1 | Rendszeróra az I2C modulhoz |
| BIT_SLIP_LANE3_O | Kimenet | 1 | Bit csúszási jel az adó-vevő 3. sávjához |
| BIT_SLIP_LANE2_O | Kimenet | 1 | Bit csúszási jel az adó-vevő 2. sávjához |
| BIT_SLIP_LANE1_O | Kimenet | 1 | Bit csúszási jel az adó-vevő 1. sávjához |
| VIDEO_DATA_VALID_O | Kimenet | 1 | Videó adatok érvényes kimenete |
| Port neve | Irány | Szélesség (bitek) | Leírás |
| AUDIO_DATA_VALID_O | Kimenet | 1 | Az audioadatok érvényes kimenete |
| H_SYNC_O | Kimenet | 1 | Vízszintes szinkron impulzus |
| V_SYNC_O | Kimenet | 1 | Aktív függőleges szinkronimpulzus |
| Y_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „Y” adat |
| C_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „C” adatok |
| SDA_O | Kimenet | 1 | I2C soros adatkimenet DDC-hez |
| HPD_O | Kimenet | 1 | Forró dugó érzékeli a kimeneti jelet |
| ACR_CTS_O | Kimenet | 20 | Audio óra regenerálási ciklusidőamp érték |
| ACR_N_O | Kimenet | 20 | Hangóra regenerálási érték (N) paraméter |
| ACR_VALID_O | Kimenet | 1 | Az audio óra regenerálása érvényes jel |
| AUDIO_SAMPLE_CH1_O | Kimenet | 24 | 1. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH2_O | Kimenet | 24 | 2. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH3_O | Kimenet | 24 | 3. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH4_O | Kimenet | 24 | 4. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH5_O | Kimenet | 24 | 5. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH6_O | Kimenet | 24 | 6. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH7_O | Kimenet | 24 | 7. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH8_O | Kimenet | 24 | 8. csatorna audio sample adatok |
Az alábbi táblázat felsorolja a HDMI RX IP natív interfész bemeneti és kimeneti portjait, ha a SCRAMBLER engedélyezve van.
4-7. táblázat. Bemenet és kimenet a natív interfészhez
| Port neve | Irány | Szélesség (bitek) | Leírás |
| RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron reset jel |
| R_RX_CLK_I | Bemenet | 1 | Párhuzamos óra az XCVR „R” csatornájához |
| G_RX_CLK_I | Bemenet | 1 | Párhuzamos óra az XCVR „G” csatornájához |
| B_RX_CLK_I | Bemenet | 1 | Párhuzamos óra az XCVR „B” csatornájához |
| EDID_RESET_N_I | Bemenet | 1 | Aktív-alacsony aszinkron edid reset jel |
| HDMI_CABLE_CLK_I | Bemenet | 1 | Kábelóra a HDMI forrásból |
| R_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től „R” csatorna párhuzamos adatokhoz |
| G_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a „G” csatornás párhuzamos adatokhoz |
| B_RX_VALID_I | Bemenet | 1 | Érvényes jel az XCVR-től a „B” csatornás párhuzamos adatokhoz |
| DATA_R_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | „R” csatornás párhuzamos adatokat kapott az XCVR-től |
| DATA_G_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | „G” csatornás párhuzamos adatokat kapott az XCVR-től |
| DATA_B_I | Bemenet | PIXEL SZÁMA ✕ 10 bit | „B” csatornás párhuzamos adatokat kapott az XCVR-től |
| SCL_I | Bemenet | 1 | I2C soros óra bemenet a DDC-hez |
| HPD_I | Bemenet | 1 | Forró dugó érzékeli a bemeneti jelet. A forrás a mosogatóhoz csatlakozik, és a HPD jelnek magasnak kell lennie. |
| SDA_I | Bemenet | 1 | I2C soros adatbemenet a DDC-hez |
| EDID_CLK_I | Bemenet | 1 | Rendszeróra az I2C modulhoz |
| BIT_SLIP_R_O | Kimenet | 1 | Bitcsúszás jel az adó-vevő „R” csatornájához |
| BIT_SLIP_G_O | Kimenet | 1 | Bitcsúszás jel az adó-vevő „G” csatornájához |
| Port neve | Irány | Szélesség (bitek) | Leírás |
| BIT_SLIP_B_O | Kimenet | 1 | Bitcsúszás jel az adó-vevő „B” csatornájához |
| VIDEO_DATA_VALID_O | Kimenet | 1 | Videó adatok érvényes kimenete |
| AUDIO_DATA_VALID_O | Output1 | 1 | Az audioadatok érvényes kimenete |
| H_SYNC_O | Kimenet | 1 | Vízszintes szinkron impulzus |
| V_SYNC_O | Kimenet | 1 | Aktív függőleges szinkronimpulzus |
| DATA_ RATE_O | Kimenet | 16 | Rx adatsebesség. Az adatátviteli sebesség értékek a következők:
|
| R_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „R” adatok |
| MEGY | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „G” adatok |
| B_O | Kimenet | PIXEL SZÁMA ✕ Színmélység bitek | Dekódolt „B” adatok |
| SDA_O | Kimenet | 1 | I2C soros adatkimenet DDC-hez |
| HPD_O | Kimenet | 1 | Forró dugó érzékeli a kimeneti jelet |
| ACR_CTS_O | Kimenet | 20 | Audio óra regenerálási ciklusidőamp érték |
| ACR_N_O | Kimenet | 20 | Hangóra regenerálási érték (N) paraméter |
| ACR_VALID_O | Kimenet | 1 | Az audio óra regenerálása érvényes jel |
| AUDIO_SAMPLE_CH1_O | Kimenet | 24 | 1. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH2_O | Kimenet | 24 | 2. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH3_O | Kimenet | 24 | 3. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH4_O | Kimenet | 24 | 4. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH5_O | Kimenet | 24 | 5. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH6_O | Kimenet | 24 | 6. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH7_O | Kimenet | 24 | 7. csatorna audio sample adatok |
| AUDIO_SAMPLE_CH8_O | Kimenet | 24 | 8. csatorna audio sample adatok |
Tesztpadi szimuláció (Tegyen fel egy kérdést)
A tesztpad a HDMI RX mag működésének ellenőrzésére szolgál. A Testbench csak a natív felületen működik, ha a képpontok száma egy.
A mag tesztpaddal történő szimulálásához hajtsa végre a következő lépéseket:
- A Tervezési folyamat ablakban bontsa ki a Tervezés létrehozása elemet.
- Kattintson a jobb gombbal a SmartDesign Testbench létrehozása, majd a Futtatás parancsra, a következő ábrán látható módon.
5-1. ábra. SmartDesign Testbench létrehozása
- Adja meg a SmartDesign tesztpad nevét, majd kattintson az OK gombra.
5-2. ábra. A SmartDesign Testbench elnevezése
A SmartDesign tesztpad létrejön, és egy vászon jelenik meg a Tervezési folyamat ablaktábla jobb oldalán. - Navigáljon a Libero® SoC katalógushoz, és válassza ki View > Windows > IP-katalógus, majd bontsa ki a Solutions-Video elemet. Kattintson duplán a HDMI RX IP (v5.4.0) elemre, majd kattintson az OK gombra.
- Jelölje ki az összes portot, kattintson a jobb gombbal, és válassza az Előléptetés felső szintre lehetőséget.
- A SmartDesign eszköztáron kattintson az Összetevő létrehozása elemre.
- Az Ösztönzési hierarchia lapon kattintson a jobb gombbal a HDMI_RX_TB tesztpadra file, majd kattintson a Szint előtti tervezés szimulálása > Interaktív megnyitás elemre.
A ModelSim® eszköz megnyílik a tesztpaddal, ahogy az a következő ábrán látható.
5-3 ábra. ModelSim eszköz HDMI RX tesztpaddal File
Fontos: If a szimuláció megszakad a DO-ban meghatározott futási időkorlát miatt file, használja a run -all parancsot a szimuláció befejezéséhez.
Licenc (Tegyen fel egy kérdést)
A HDMI RX IP-t a következő két licencopcióval biztosítjuk:
- Titkosított: Teljes titkosított RTL-kód biztosított a mag számára. Ingyenesen elérhető bármely Libero licenccel, lehetővé téve a mag példányosítását a SmartDesign segítségével. A Libero tervezési csomag segítségével szimulációt, szintézist, elrendezést és programozhat az FPGA szilíciumot.
- RTL: A teljes RTL-forráskód licenczárolt, amelyet külön kell megvásárolni.
Szimulációs eredmények (Tegyen fel egy kérdést)
A következő HDMI RX IP időzítési diagram a videoadatokat és a vezérlési adatok periódusait mutatja.
6-1. ábra. Videó adatok
A következő diagram a megfelelő vezérlőadat-bemenetekhez tartozó hsync és vsync kimeneteket mutatja.
6-2. ábra. Vízszintes szinkron és függőleges szinkronjelek
A következő diagram az EDID részt mutatja.
6-3 ábra. EDID jelek
Erőforrás-kihasználás (Tegyen fel kérdést)
A HDMI RX IP a PolarFire® FPGA-ban van megvalósítva (MPF300T – 1FCG1152I csomag). A következő táblázat felsorolja a felhasznált erőforrásokat, ha a pixelek száma = 1 képpont.
7-1. táblázat. Erőforrás-kihasználás 1 pixeles módhoz
| Színes formátum | Színmélység | SCRAMBLER | Szövet 4LUT | DFF szövet | Interfész 4LUT | Interfész DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Letiltás | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Letiltás | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Letiltás | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Letiltás | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Letiltás | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Letiltás | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Letiltás | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Letiltás | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Letiltás | 1585 | 1327 | 492 | 492 | 14 | 9 |
A következő táblázat felsorolja a felhasznált erőforrásokat, ha a pixelek száma = 4 képpont.
7-2. táblázat. Erőforrás-kihasználás 4 pixeles módhoz
| Színes formátum | Színmélység | SCRAMBLER | Szövet 4LUT | DFF szövet | Interfész 4LUT | Interfész DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Letiltás | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Letiltás | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Letiltás | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Engedélyezés | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Engedélyezés | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Engedélyezés | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Letiltás | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Letiltás | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Letiltás | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Letiltás | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
A következő táblázat felsorolja a felhasznált erőforrásokat, ha a Pixelek száma = 4 pixel és a SCRAMBLER engedélyezve van.
7-3. táblázat. A 4 pixeles mód és a SCRAMBLER erőforrás-kihasználása engedélyezve van
| Színes formátum | Színmélység | SCRAMBLER | Szövet 4LUT | DFF szövet | Interfész 4LUT | Interfész DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Engedélyezés | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Engedélyezés | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Engedélyezés | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Rendszerintegráció (Tegyen fel kérdést)
Ez a rész bemutatja, hogyan lehet integrálni az IP-t a Libero tervezésbe.
A következő táblázat felsorolja a PF XCVR, PF TX PLL és PF CCC konfigurációit, amelyek a különböző felbontásokhoz és bitszélességekhez szükségesek.
8-1. táblázat. PF XCVR, PF TX PLL és PF CCC konfigurációk
| Felbontás | Bit szélesség | PF XCVR konfiguráció | CDR REF ÓRAPADOK | PF CCC konfiguráció | |||
| RX adatátviteli sebesség | RX CDR Ref Órajel frekvencia | RX PCS szövet szélesség | Bemeneti frekvencia | Kimeneti frekvencia | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sample Design 1: Ha Color Depth = 8-bit és Number of Pixels = 1 Pixel módban van konfigurálva, a következő ábra mutatja.
8-1. ábra. HDMI RX Sample Design 1
Plample, 8 bites konfigurációkban a következő összetevők képezik a tervezés részét:
- A PF_XCVR_ERM (PF_XCVR_ERM_C0_0) TX és RX full duplex módra van konfigurálva. RX adatsebesség 1485 Mbps PMA módban, 10 bites adatszélességgel 1 PXL módhoz és 148.5 MHz CDR referencia órajelhez. 1485 Mbps TX adatsebesség PMA módban, 10 bites adatszélességgel 4-es óraosztási tényezővel.
- A LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK és LANE3_CDR_REF_CLK a PF_XCVR_REF_CLK-ből AE27, AE28 pad érintkezőkkel van meghajtva.
- Az EDID CLK_I tűt 150 MHz-es órajellel kell meghajtani CCC-vel.
- Az R_RX_CLK_I-t, a G_RX_CLK_I-t és a B_RX_CLK_I-t a LANE3_TX_CLK_R, a LANE2_TX_CLK_R és a LANE1_TX_CLK_R hajtja meg.
- Az R_RX_VALID_I-t, a G_RX_VALID_I-t és a B_RX_VALID_I-t a LANE3_RX_VAL, LANE2_RX_VAL és LANE1_RX_VAL hajtja.
- A DATA_R_I, DATA_G_I és DATA_B_I a LANE3_RX_DATA, a LANE2_RX_DATA és a LANE1_RX_DATA által meghajtott.
HDMI RX Sample Design 2: Ha Color Depth = 8-bit és Number of Pixels = 4 Pixel módban van konfigurálva, a következő ábra mutatja.
8-2. ábra. HDMI RX Sample Design 2
Plample, 8 bites konfigurációkban a következő összetevők képezik a tervezés részét:
- A PF_XCVR_ERM (PF_XCVR_ERM_C0_0) TX és RX full duplex módra van konfigurálva. RX adatsebesség 1485 Mbps PMA módban, 40 bites adatszélességgel 4 PXL módhoz és 148.5 MHz CDR referencia órajelhez. 1485 Mbps TX adatsebesség PMA módban, 40 bites adatszélességgel 4-es óraosztási tényezővel.
- A LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK és LANE3_CDR_REF_CLK a PF_XCVR_REF_CLK-ből AE27, AE28 pad érintkezőkkel van meghajtva.
- Az EDID CLK_I tűt 150 MHz-es órajellel kell meghajtani CCC-vel.
- Az R_RX_CLK_I-t, a G_RX_CLK_I-t és a B_RX_CLK_I-t a LANE3_TX_CLK_R, a LANE2_TX_CLK_R és a LANE1_TX_CLK_R hajtja meg.
- Az R_RX_VALID_I-t, a G_RX_VALID_I-t és a B_RX_VALID_I-t a LANE3_RX_VAL, LANE2_RX_VAL és LANE1_RX_VAL hajtja.
- A DATA_R_I, DATA_G_I és DATA_B_I a LANE3_RX_DATA, a LANE2_RX_DATA és a LANE1_RX_DATA által meghajtott.
HDMI RX Sample Design 3: Ha Color Depth = 8 bites és Pixels Number = 4 Pixel módban és SCRAMBLER = Engedélyezve van beállítva, a következő ábra mutatja be.
8-3. ábra. HDMI RX Sample Design 3
Plample, 8 bites konfigurációkban a következő összetevők képezik a tervezés részét:
- A PF_XCVR_ERM (PF_XCVR_ERM_C0_0) TX és RX független módra van konfigurálva. RX adatsebesség 5940 Mbps PMA módban, 40 bites adatszélességgel 4 PXL módhoz és 148.5 MHz CDR referencia órajelhez. 5940 Mbps TX adatsebesség PMA módban, 40 bites adatszélességgel 4-es óraosztási tényezővel.
- A LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK és LANE3_CDR_REF_CLK a PF_XCVR_REF_CLK-ből AF29, AF30 pad érintkezőkkel van meghajtva.
- Az EDID CLK_I tűnek 150 MHz-es órajellel kell működnie CCC-vel.
- Az R_RX_CLK_I-t, a G_RX_CLK_I-t és a B_RX_CLK_I-t a LANE3_TX_CLK_R, a LANE2_TX_CLK_R és a LANE1_TX_CLK_R hajtja meg.
- Az R_RX_VALID_I-t, a G_RX_VALID_I-t és a B_RX_VALID_I-t a LANE3_RX_VAL, LANE2_RX_VAL és LANE1_RX_VAL hajtja.
- A DATA_R_I, DATA_G_I és DATA_B_I a LANE3_RX_DATA, a LANE2_RX_DATA és a LANE1_RX_DATA által meghajtott.
HDMI RX Sample Design 4: Ha Color Depth = 12 bites és Pixels Number = 4 Pixel módban és SCRAMBLER = Engedélyezve van beállítva, a következő ábra mutatja be.
8-4. ábra. HDMI RX Sample Design 4
Plample, 12 bites konfigurációkban a következő összetevők képezik a tervezés részét:
- A PF_XCVR_ERM (PF_XCVR_ERM_C0_0) Csak RX módhoz van konfigurálva. RX adatsebesség 4455 Mbps PMA módban, 40 bites adatszélességgel 4 PXL módhoz és 148.5 MHz CDR referencia órajelhez.
- A LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK és LANE3_CDR_REF_CLK a PF_XCVR_REF_CLK-ből AF29, AF30 pad érintkezőkkel van meghajtva.
- Az EDID CLK_I tűnek 150 MHz-es órajellel kell működnie CCC-vel.
- Az R_RX_CLK_I-t, a G_RX_CLK_I-t és a B_RX_CLK_I-t a LANE3_TX_CLK_R, a LANE2_TX_CLK_R és a LANE1_TX_CLK_R hajtja meg.
- Az R_RX_VALID_I-t, a G_RX_VALID_I-t és a B_RX_VALID_I-t a LANE3_RX_VAL, LANE2_RX_VAL és LANE1_RX_VAL hajtja.
- A DATA_R_I, DATA_G_I és DATA_B_I a LANE3_RX_DATA, a LANE2_RX_DATA és a LANE1_RX_DATA által meghajtott.
- A PF_CCC_C0 modul egy OUT0_FABCLK_0 nevű órát hoz létre 74.25 MHz frekvenciával, amely egy 111.375 MHz-es bemeneti órajelből származik, amelyet a LANE1_RX_CLK_R hajt meg.
HDMI RX Sample Design 5: Színmélység = 8 bites beállítás esetén a Pixelek száma = 4 pixel mód és a SCRAMBLER = Engedélyezve a következő ábrán látható. Ez a kialakítás dinamikus adatátviteli sebességet biztosít DRI-vel.
8-5. ábra. HDMI RX Sample Design 5
Plample, 8 bites konfigurációkban a következő összetevők képezik a tervezés részét:
- A PF_XCVR_ERM (PF_XCVR_ERM_C0_0) Csak RX módra van konfigurálva, engedélyezett dinamikus újrakonfigurációs interfésszel. RX adatsebesség 5940 Mbps PMA módban, 40 bites adatszélességgel 4 PXL módhoz és 148.5 MHz CDR referencia órajelhez.
- A LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK és LANE3_CDR_REF_CLK a PF_XCVR_REF_CLK-ből AF29, AF30 pad érintkezőkkel van meghajtva.
- Az EDID CLK_I tűnek 150 MHz-es órajellel kell működnie CCC-vel.
- Az R_RX_CLK_I-t, a G_RX_CLK_I-t és a B_RX_CLK_I-t a LANE3_TX_CLK_R, a LANE2_TX_CLK_R és a LANE1_TX_CLK_R hajtja meg.
- Az R_RX_VALID_I-t, a G_RX_VALID_I-t és a B_RX_VALID_I-t a LANE3_RX_VAL, LANE2_RX_VAL és LANE1_RX_VAL hajtja.
- A DATA_R_I, DATA_G_I és DATA_B_I a LANE3_RX_DATA, a LANE2_RX_DATA és a LANE1_RX_DATA által meghajtott.
Felülvizsgálati előzmények (Tegyen fel egy kérdést)
A felülvizsgálati előzmények leírják a dokumentumban végrehajtott változtatásokat. A változtatások átdolgozásonként vannak felsorolva, a legfrissebb kiadványtól kezdve.
9-1. táblázat. Módosítási előzmények
| Felülvizsgálat | Dátum | Leírás |
| D | 02/2025 | Az alábbiakban felsoroljuk a dokumentum C változatában végrehajtott változtatásokat:
|
| C | 02/2023 | Az alábbiakban felsoroljuk a dokumentum C változatában végrehajtott változtatásokat:
|
| B | 09/2022 | A dokumentum B változatában végrehajtott változtatások listája a következő:
|
| A | 04/2022 | Az alábbiakban a dokumentum A változatában végrehajtott változtatások listája látható:
|
| 2.0 | — | Az alábbiakban összefoglaljuk az ebben a felülvizsgálatban végrehajtott változtatásokat.
|
| 1.0 | 08/2021 | Kezdeti felülvizsgálat. |
Microchip FPGA támogatás
A Microchip FPGA termékcsoport termékeit különféle támogatási szolgáltatásokkal támogatja, beleértve az Ügyfélszolgálatot, az Ügyfél műszaki támogatási központját, stb webtelephelye és világszerte működő értékesítési irodái. Az ügyfeleknek azt javasoljuk, hogy látogassák meg a Microchip online forrásait, mielőtt kapcsolatba lépnének az ügyfélszolgálattal, mivel nagyon valószínű, hogy kérdéseiket már megválaszolták. Lépjen kapcsolatba a Műszaki Támogatási Központtal a következőn keresztül webwebhely a címen www.microchip.com/support. Említse meg az FPGA-eszköz cikkszámát, válassza ki a megfelelő házkategóriát, és töltse fel a tervet files miközben létrehoz egy műszaki támogatási ügyet. Lépjen kapcsolatba az Ügyfélszolgálattal a nem műszaki terméktámogatásért, mint például a termékárak, a termékfrissítések, a frissítési információk, a rendelés állapota és az engedélyezés.
- Észak-Amerikából hívja a 800.262.1060 számot
- A világ többi részéről hívja a 650.318.4460 számot
- Fax, a világ bármely pontjáról, 650.318.8044 XNUMX XNUMX
Mikrochip információk
Védjegyek
A „Microchip” név és logó, az „M” logó és más nevek, logók és márkák a Microchip Technology Incorporated vagy leányvállalatai és/vagy leányvállalatai bejegyzett és nem bejegyzett védjegyei az Egyesült Államokban és/vagy más országokban („Microchip” Védjegyek”). A Microchip védjegyekkel kapcsolatos információk a következő címen találhatók: https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Jogi közlemény
Ez a kiadvány és az itt található információk csak Microchip termékekkel használhatók, ideértve a Microchip termékek tervezését, tesztelését és integrálását az alkalmazással. Ezen információk bármilyen más módon történő felhasználása sérti ezeket a feltételeket. Az eszközalkalmazásokkal kapcsolatos információk csak az Ön kényelmét szolgálják, és frissítések válthatják fel azokat. Az Ön felelőssége annak biztosítása, hogy alkalmazása megfeleljen az előírásoknak. További támogatásért forduljon a helyi Microchip értékesítési irodához, vagy kérjen további támogatást a következő címen www.microchip.com/en-us/support/design-help/client-support-services.
EZT AZ INFORMÁCIÓT A MICROCHIP „AHOGY VAN”. A MICROCHIP NEM NYILATKOZAT SEMMILYEN KIFEJEZETT VAGY VÉLEMEZTETETT, ÍRÁSBAN VAGY SZÓBELI, TÖRVÉNYI VAGY EGYÉBEN AZ INFORMÁCIÓKAL KAPCSOLATOS GARANCIÁT, BELEÉRTVE, DE NEM KIZÁRÓLAG BÁRMILYEN VÉLEMEZTETT GARANCIÁT. MEGHATÁROZOTT CÉLRA VALÓ ALKALMAZÁS, VAGY ÁLLAPOTÁHOZ, MINŐSÉGÉVEL VAGY TELJESÍTMÉNYÉVEL KAPCSOLATOS GARANCIA.
A MICROCHIP SEMMILYEN ESETBEN NEM VÁLLAL FELELŐSSÉGET SEMMILYEN KÖZVETETT, KÜLÖNLEGES, BÜNTETŐ, VÉLETLENES VAGY KÖVETKEZMÉNYES VESZTESÉGÉRT, KÁRÉRT, KÖLTSÉGÉRT VAGY KÖLTSÉGEKÉRT, AKÁRMIKOR KAPCSOLÓDIK AZ INFORMÁCIÓKHOZ VAGY AZ EGYES ALKALMAZÁSÁVAL, TÁJÉKOZTATÁST A LEHETŐSÉGRŐL, VAGY A KÁROK ELŐRELÁTHATÓAK. A TÖRVÉNY ÁLTAL ENGEDÉLYEZETT TELJES MÉRTÉKÉBEN A MICROCHIP TELJES FELELŐSSÉGE AZ INFORMÁCIÓKAL VAGY FELHASZNÁLÁSÁVAL KAPCSOLATOS ÖSSZES KÖVETELÉSRE VONATKOZÓAN NEM MEGHAJLJA A DÍJAK ÖSSZEGÉT, AMENNYIBEN VAN SZÜKSÉGES, AMELYEKET ÖN AZ MICROFORMÁTUMÉRT FIZETTE.
A Microchip eszközök életfenntartó és/vagy biztonsági alkalmazásokban történő használata teljes mértékben a vevő kockázatára történik, és a vevő vállalja, hogy megvédi, kártalanítja és ártalmatlanná teszi a Microchipet az ilyen használatból eredő károk, követelések, perek vagy költségek ellen. A Microchip szellemi tulajdonjogai alapján semmilyen licencet nem adnak át, sem hallgatólagosan, sem más módon, hacsak másként nem rendelkeznek.
Mikrochip eszközök kódvédelmi funkciója
Vegye figyelembe a Microchip termékek kódvédelmi funkciójának alábbi részleteit:
- A Microchip termékek megfelelnek az adott Microchip Adatlapon található előírásoknak.
- A Microchip úgy véli, hogy termékcsaládja biztonságos, ha rendeltetésszerűen, a működési előírásokon belül és normál körülmények között használják.
- A Microchip értékeli és agresszíven védi szellemi tulajdonjogait. A Microchip termékek kódvédelmi funkcióinak megsértésére irányuló kísérletek szigorúan tilosak, és sérthetik a Digital Millennium Copyright Act-et.
- Sem a Microchip, sem más félvezetőgyártó nem tudja garantálni kódja biztonságát. A kódvédelem nem jelenti azt, hogy garantáljuk a termék „törhetetlenségét”. A kódvédelem folyamatosan fejlődik. A Microchip elkötelezett amellett, hogy folyamatosan fejlessze termékei kódvédelmi funkcióit.
© 2025 Microchip Technology Inc. és leányvállalatai
GYIK
- K: Hogyan frissíthetem a HDMI RX IP magot?
V: Az IP-mag frissíthető Libero SoC szoftverrel vagy manuálisan letölthető a katalógusból. Miután telepítette a Libero SoC szoftver IP-katalógusába, konfigurálható, előállítható és példányosítható a SmartDesign-ban, hogy bekerüljön a projektbe.
Dokumentumok / Források
 |
MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI vevő [pdf] Felhasználói útmutató PolarFire FPGA, PolarFire FPGA nagyfelbontású multimédiás interfész HDMI vevő, nagy felbontású multimédiás interfész HDMI vevő, multimédiás interfész HDMI vevő, interfész HDMI vevő, HDMI vevő |
