MICROCHIP PolarFire FPGA ຕົວຮັບ HDMI ການໂຕ້ຕອບມັນຕິມີເດຍທີ່ມີຄວາມຄົມຊັດສູງ

ແນະນຳ (ຖາມຄຳຖາມ)
IP ຂອງຕົວຮັບ Multimedia Interface (HDMI) ຄວາມຄົມຊັດສູງຂອງ Microchip ສະຫນັບສະຫນູນຂໍ້ມູນວິດີໂອແລະການຮັບຂໍ້ມູນຊຸດສຽງທີ່ອະທິບາຍໄວ້ໃນຂໍ້ກໍານົດມາດຕະຖານ HDMI. HDMI RX IP ຖືກອອກແບບມາສະເພາະສໍາລັບ PolarFire® FPGA ແລະ PolarFire System on Chip (SoC) FPGA ອຸປະກອນທີ່ຮອງຮັບ HDMI 2.0 ສໍາລັບຄວາມລະອຽດສູງສຸດ 1920 × 1080 ທີ່ 60 Hz ໃນໂຫມດ pixel ດຽວແລະສູງເຖິງ 3840 × 2160 ທີ່ 60 Hz ໃນໂຫມດສີ່ pixel. RX IP ຮອງຮັບ Hot Plug Detect (HPD) ສໍາລັບການກວດສອບການເປີດ ຫຼືປິດ ແລະຖອດປລັກ ຫຼືສຽບເຫດການເພື່ອຊີ້ບອກການສື່ສານລະຫວ່າງແຫຼ່ງ HDMI ແລະ HDMI sink.

ແຫຼ່ງ HDMI ໃຊ້ຊ່ອງຂໍ້ມູນການສະແດງຜົນ (DDC) ເພື່ອອ່ານຂໍ້ມູນການລະບຸຕົວຕົນຂອງການສະແດງຜົນແບບຂະຫຍາຍ (EDID) ເພື່ອຄົ້ນພົບການຕັ້ງຄ່າ ແລະ/ຫຼື ຄວາມສາມາດຂອງອ່າງລ້າງ. HDMI RX IP ມີໂປຣແກມ EDID ກ່ອນ, ເຊິ່ງແຫຼ່ງ HDMI ສາມາດອ່ານຜ່ານຊ່ອງ I2C ມາດຕະຖານ. ເຄື່ອງສົ່ງສັນຍານອຸປະກອນ PolarFire FPGA ແລະ PolarFire SoC FPGA ຖືກນໍາໃຊ້ພ້ອມກັບ RX IP ເພື່ອແຍກຂໍ້ມູນ serial ເຂົ້າໄປໃນຂໍ້ມູນ 10-bit. ຊ່ອງຂໍ້ມູນໃນ HDMI ແມ່ນອະນຸຍາດໃຫ້ມີ skew ຫຼາຍລະຫວ່າງເຂົາເຈົ້າ. HDMI RX IP ເອົາຄວາມເສື່ອມໂຊມລະຫວ່າງຊ່ອງຂໍ້ມູນໂດຍໃຊ້ First-In First-Out (FIFOs). IP ນີ້ແປງຂໍ້ມູນ Transition Minimized Differential Signaling (TMDS) ທີ່ໄດ້ຮັບຈາກແຫຼ່ງ HDMI ຜ່ານ transceiver ເປັນຂໍ້ມູນ 24-bit RGB pixel, ຂໍ້ມູນສຽງ 24-bit ແລະສັນຍານຄວບຄຸມ. ສີ່ໂທເຄັນຄວບຄຸມມາດຕະຖານທີ່ລະບຸໄວ້ໃນໂປໂຕຄອນ HDMI ຖືກນໍາໃຊ້ເພື່ອຈັດລໍາດັບຂໍ້ມູນໃນລະຫວ່າງການ deserialization.

ສະຫຼຸບ

ຕາຕະລາງຕໍ່ໄປນີ້ສະຫນອງການສະຫຼຸບສັງລວມຂອງຄຸນລັກສະນະ HDMI RX IP.

ຕາຕະລາງ 1. HDMI RX IP ລັກສະນະ

ຮຸ່ນຫຼັກ	ຄູ່ມືຜູ້ໃຊ້ນີ້ຮອງຮັບ HDMI RX IP v5.4.
ຄອບຄົວອຸປະກອນທີ່ຮອງຮັບ	PolarFire® SoC PolarFire
ເຄື່ອງມືທີ່ຮອງຮັບ	ຕ້ອງການ Libero® SoC v12.0 ຂຶ້ນໄປ.
ການໂຕ້ຕອບທີ່ສະຫນັບສະຫນູນ	ການໂຕ້ຕອບທີ່ສະຫນັບສະຫນູນໂດຍ HDMI RX IP ແມ່ນ: AXI4-Stream: ຫຼັກນີ້ສະຫນັບສະຫນູນ AXI4-Stream ກັບຜອດຜົນຜະລິດ. ເມື່ອຕັ້ງຄ່າໃນໂໝດນີ້, IP ຈະສົ່ງສັນຍານການຮ້ອງຮຽນມາດຕະຖານ AXI4 Stream. Native: ເມື່ອຕັ້ງຄ່າໃນໂໝດນີ້, IP ຈະສົ່ງສັນຍານວິດີໂອ ແລະສຽງພື້ນເມືອງ.
ໃບອະນຸຍາດ	HDMI RX IP ແມ່ນສະຫນອງໃຫ້ມີສອງທາງເລືອກໃບອະນຸຍາດດັ່ງຕໍ່ໄປນີ້: ເຂົ້າລະຫັດແລ້ວ: ລະຫັດ RTL ທີ່ຖືກເຂົ້າລະຫັດຄົບຖ້ວນແມ່ນສະໜອງໃຫ້ກັບຫຼັກ. ມັນສາມາດໃຊ້ໄດ້ໂດຍບໍ່ເສຍຄ່າກັບໃບອະນຸຍາດ Libero ໃດໆ, ເຊິ່ງເຮັດໃຫ້ພື້ນຖານຂອງ SmartDesign ໄດ້ທັນທີ. ທ່ານ​ສາ​ມາດ​ດໍາ​ເນີນ​ການ​ຈໍາ​ລອງ​, ການ​ສັງ​ເຄາະ​, ຮູບ​ແບບ​ແລະ​ໂຄງ​ການ FPGA silicon ການ​ນໍາ​ໃຊ້​ຊຸດ​ການ​ອອກ​ແບບ Libero​. RTL: ລະຫັດແຫຼ່ງ RTL ຄົບຖ້ວນແມ່ນໃບອະນຸຍາດຖືກລັອກ, ເຊິ່ງຈໍາເປັນຕ້ອງໄດ້ຊື້ແຍກຕ່າງຫາກ.

ຄຸນສົມບັດ

HDMI RX IP ມີຄຸນສົມບັດດັ່ງຕໍ່ໄປນີ້:

• ເຂົ້າກັນໄດ້ສໍາລັບ HDMI 2.0
• ຮອງຮັບ 8, 10, 12 ແລະ 16 Bits ຄວາມເລິກຂອງສີ
• ຮອງຮັບຮູບແບບສີເຊັ່ນ RGB, YUV 4: 2: 2 ແລະ YUV 4: 4: 4
• ຮອງຮັບໜຶ່ງ ຫຼືສີ່ pixels ຕໍ່ໂມງເຂົ້າ
• ຮອງຮັບຄວາມລະອຽດສູງສຸດ 1920 ✕ 1080 ທີ່ 60 Hz ໃນໂໝດ One Pixel ແລະສູງສຸດ 3840 ✕ 2160 ທີ່ 60 Hz ໃນໂໝດ Four Pixel.
• ກວດພົບປລັກສຽບຮ້ອນ
• ຮອງຮັບລະບົບການຖອດລະຫັດ – TMDS
• ຮອງຮັບ DVI Input
• ສະ​ຫນັບ​ສະ​ຫນູນ​ຊ່ອງ​ຂໍ້​ມູນ​ການ​ສະ​ແດງ (DDC​) ແລະ​ຊ່ອງ​ຂໍ້​ມູນ​ການ​ສະ​ແດງ​ທີ່​ປັບ​ປຸງ (E-DDC​)
• ຮອງຮັບ Native ແລະ AXI4 Stream Video Interface ສໍາລັບການໂອນຂໍ້ມູນວິດີໂອ
• ຮອງຮັບ Native ແລະ AXI4 Stream Audio Interface ສໍາລັບການໂອນຂໍ້ມູນສຽງ

ຄຸນສົມບັດທີ່ບໍ່ຮອງຮັບ

ຕໍ່ໄປນີ້ແມ່ນຄຸນສົມບັດທີ່ບໍ່ຮອງຮັບຂອງ HDMI RX IP:

• ບໍ່ຮອງຮັບຮູບແບບສີ 4:2:0.
• ບໍ່ຮອງຮັບ High-Dynamic Range (HDR) ແລະ High-bandwidth Digital Content Protection (HDCP).
• ອັດຕາການໂຫຼດຂໍ້ມູນແບບປ່ຽນແປງໄດ້ (VRR) ແລະ ໂໝດການຕອບສະໜອງຕໍ່າອັດຕະໂນມັດ (ALLM) ບໍ່ຮອງຮັບ.
• ຕົວກໍານົດການກໍານົດເວລາຕາມລວງນອນທີ່ບໍ່ໄດ້ແບ່ງອອກດ້ວຍສີ່ໃນໂຫມດ Four Pixel ແມ່ນບໍ່ໄດ້ຮັບການສະຫນັບສະຫນູນ.

ຄໍາແນະນໍາການຕິດຕັ້ງ
ຫຼັກ IP ຕ້ອງໄດ້ຮັບການຕິດຕັ້ງໃສ່ IP Catalog ຂອງຊອບແວ Libero® SoC ໂດຍອັດຕະໂນມັດຜ່ານຟັງຊັນການອັບເດດ IP Catalog ໃນຊອບແວ Libero SoC, ຫຼືມັນຖືກດາວໂຫຼດດ້ວຍຕົນເອງຈາກລາຍການ. ເມື່ອຫຼັກ IP ໄດ້ຖືກຕິດຕັ້ງຢູ່ໃນ Libero SoC ຊອບແວ IP Catalog, ມັນຖືກຕັ້ງຄ່າ, ສ້າງແລະທັນທີພາຍໃນ Smart Design ສໍາລັບການລວມຢູ່ໃນໂຄງການ Libero.

ອຸປະກອນທີ່ມາທົດສອບ (ຖາມຄຳຖາມ)

ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ອຸປະກອນແຫຼ່ງທີ່ທົດສອບ.

ຕາຕະລາງ 1-1. ທົດສອບອຸປະກອນແຫຼ່ງ

ອຸປະກອນ	ໂໝດ Pixel	ການທົດສອບຄວາມລະອຽດ	ຄວາມເລິກສີ (ບິດ)	ໂໝດສີ	ສຽງ
quantumdata™ M41h HDMI Analyzer	1	720P 30 FPS, 720P 60 FPS ແລະ 1080P 60 FPS	8	RGB, YUV444 ແລະ YUV422	ແມ່ນແລ້ວ
		1080P 30 FPS	8, 10, 12 ແລະ 16
	4	720P 30 FPS, 1080P 30 FPS ແລະ 4K 60 FPS	8
		1080P 60 FPS	8, 12 ແລະ 16
		4K 30 FPS	8, 10, 12 ແລະ 16
Lenovo™ 20U1A007IG	1	1080P 60 FPS	8	RGB	ແມ່ນແລ້ວ
	4	1080P 60 FPS ແລະ 4K 30 FPS
Dell Latitude 3420	1	1080P 60 FPS	8	RGB	ແມ່ນແລ້ວ
	4	4K 30 FPS ແລະ 4K 60 FPS
Astro VA-1844A HDMI® Tester	1	720P 30 FPS, 720P 60 FPS ແລະ 1080P 60 FPS	8	RGB, YUV444 ແລະ YUV422	ແມ່ນແລ້ວ
		1080P 30 FPS	8, 10, 12 ແລະ 16
	4	720P 30 FPS, 1080P 30 FPS ແລະ 4K 30 FPS	8
		1080P 30 FPS	8, 12 ແລະ 16
NVIDIA® Jetson AGX Orin 32GB H01 Kit	1	1080P 30 FPS	8	RGB	ບໍ່
	4	4K 60 FPS

ການຕັ້ງຄ່າ HDMI RX IP (ຖາມຄຳຖາມ)

ພາກນີ້ໃຫ້ຫຼາຍກວ່າview ຂອງການໂຕ້ຕອບ HDMI RX IP Configurator ແລະອົງປະກອບຂອງມັນ. HDMI RX IP Configurator ສະຫນອງການໂຕ້ຕອບແບບກາຟິກເພື່ອຕັ້ງຄ່າຫຼັກ HDMI RX. configurator ນີ້ອະນຸຍາດໃຫ້ຜູ້ໃຊ້ສາມາດເລືອກພາລາມິເຕີເຊັ່ນຈໍານວນຂອງ pixels, ຈໍານວນຂອງຊ່ອງສຽງ, ການໂຕ້ຕອບວິດີໂອ, ການໂຕ້ຕອບສຽງ, SCRAMBLER, ຄວາມເລິກສີ, ຮູບແບບສີ, ​​Testbench ແລະໃບອະນຸຍາດ. ການໂຕ້ຕອບຂອງ Configurator ປະກອບມີເມນູເລື່ອນລົງແລະທາງເລືອກໃນການປັບແຕ່ງການຕັ້ງຄ່າ. ການຕັ້ງຄ່າຫຼັກແມ່ນໄດ້ອະທິບາຍໄວ້ໃນຕາຕະລາງ 4-1. ຕົວເລກຕໍ່ໄປນີ້ໃຫ້ລາຍລະອຽດ view ຂອງການໂຕ້ຕອບ HDMI RX IP Configurator.

ຮູບທີ 2-1. HDMI RX IP Configurator

ການໂຕ້ຕອບຍັງປະກອບມີປຸ່ມ OK ແລະຍົກເລີກເພື່ອຢືນຢັນຫຼືຍົກເລີກການຕັ້ງຄ່າ.

ການຈັດຕັ້ງປະຕິບັດຮາດແວ (ຖາມຄໍາຖາມ)

ຕົວເລກຕໍ່ໄປນີ້ອະທິບາຍການໂຕ້ຕອບ HDMI RX IP ກັບ transceiver (XCVR).

ຮູບ 3-1. HDMI RX Block Diagram

ຮູບ 3-2. ແຜນວາດບລັອກລາຍລະອຽດຜູ້ຮັບ

HDMI RX ປະກອບດ້ວຍສາມ stages:

• ຕົວຈັດລຽງໄລຍະຈະຈັດຮຽງຂໍ້ມູນຂະໜານກັບການຄວບຄຸມຂອບເຂດຂອງໂທເຄັນໂດຍໃຊ້ transceiver bit slip.
• ຕົວຖອດລະຫັດ TMDS ປ່ຽນຂໍ້ມູນເຂົ້າລະຫັດ 10-ບິດເປັນຂໍ້ມູນ pixel video 8-ບິດ, ຂໍ້ມູນແພັກເກັດສຽງ 4-ບິດ ແລະສັນຍານຄວບຄຸມ 2-ບິດ.
• FIFOs ເອົາ skew ລະຫວ່າງໂມງຂອງ R, G ແລະ B ລ້ານຊ້າງ.

Phase Aligner (ຖາມຄຳຖາມ)
ຂໍ້ມູນຂະໜານ 10-bit ຈາກ XCVR ບໍ່ສອດຄ່ອງສະເໝີໄປກັບຂອບເຂດຄຳສັບທີ່ເຂົ້າລະຫັດ TMDS. ຂໍ້​ມູນ​ຂະ​ຫນານ​ຈໍາ​ເປັນ​ຕ້ອງ​ໄດ້​ຮັບ​ການ​ປ່ຽນ​ແປງ bit ແລະ​ສອດ​ຄ່ອງ​ເພື່ອ​ຖອດ​ລະ​ຫັດ​ຂໍ້​ມູນ​ໄດ້​. Phase aligner ຈັດຮຽງຂໍ້ມູນຂະຫນານຂາເຂົ້າໄປຫາຂອບເຂດຄໍາທີ່ໃຊ້ຄຸນສົມບັດ bit-slip ໃນ XCVR. XCVR ໃນໂໝດ Per-Monitor DPI Awareness (PMA) ອະນຸຍາດໃຫ້ມີຄຸນສົມບັດບິດບິດ, ບ່ອນທີ່ມັນປັບການຈັດລຽງຂອງຄໍາທີ່ deserialized 10-bit ໂດຍ 1-bit. ແຕ່ລະຄັ້ງ, ຫຼັງຈາກປັບຄໍາສັບ 10-bit ໂດຍ 1 bit slip ຕໍາແຫນ່ງ, ມັນໄດ້ຖືກປຽບທຽບກັບຫນຶ່ງໃນສີ່ tokens ການຄວບຄຸມຂອງ HDMI protocol ເພື່ອລັອກຕໍາແຫນ່ງໃນໄລຍະການຄວບຄຸມ. ຄຳສັບ 10-bit ຖືກຈັດຮຽງຢ່າງຖືກຕ້ອງ ແລະຖືວ່າຖືກຕ້ອງສຳລັບ s ຕໍ່ໄປtages. ແຕ່ລະຊ່ອງສີມີຕົວຈັດໄລຍະຂອງຕົນເອງ, ຕົວຖອດລະຫັດ TMDS ເລີ່ມຕົ້ນການຖອດລະຫັດພຽງແຕ່ເມື່ອຕົວຈັດໄລຍະທັງຫມົດຖືກລັອກເພື່ອແກ້ໄຂຂອບເຂດຄໍາສັບ.

ຕົວຖອດລະຫັດ TMDS (ຖາມຄຳຖາມ)
ຕົວຖອດລະຫັດ TMDS ຖອດລະຫັດ 10-bit deserialized ຈາກ transceiver ເປັນຂໍ້ມູນ 8-bit pixel ໃນລະຫວ່າງໄລຍະເວລາວິດີໂອ. HSYNC, VSYNC ແລະ PACKET HEADER ແມ່ນຖືກສ້າງຂຶ້ນໃນລະຫວ່າງໄລຍະເວລາການຄວບຄຸມຈາກຂໍ້ມູນຊ່ອງສີຟ້າ 10-bit. ຂໍ້ມູນແພັກເກັດສຽງຖືກຖອດລະຫັດໃສ່ຊ່ອງ R ແລະ G ແຕ່ລະຊ່ອງດ້ວຍສີ່ບິດ. ຕົວຖອດລະຫັດ TMDS ຂອງແຕ່ລະຊ່ອງເຮັດວຽກຢູ່ໃນໂມງຂອງຕົນເອງ. ເພາະສະນັ້ນ, ມັນສາມາດມີ skew ທີ່ແນ່ນອນລະຫວ່າງຊ່ອງທາງ.

ຊ່ອງທາງໄປຫາ Channel De-Skew (ຖາມຄໍາຖາມ)
ເຫດຜົນ de-skew ໂດຍອີງໃສ່ FIFO ຖືກນໍາໃຊ້ເພື່ອເອົາ skew ລະຫວ່າງຊ່ອງທາງ. ແຕ່ລະຊ່ອງໄດ້ຮັບສັນຍານທີ່ຖືກຕ້ອງຈາກຫນ່ວຍຈັດຮຽງໄລຍະເພື່ອຊີ້ບອກວ່າຂໍ້ມູນ 10-ບິດທີ່ເຂົ້າມາຈາກຕົວຈັດໄລຍະແມ່ນຖືກຕ້ອງຫຼືບໍ່. ຖ້າທຸກຊ່ອງທາງຖືກຕ້ອງ (ໄດ້ບັນລຸການຈັດລໍາດັບໄລຍະ), ໂມດູນ FIFO ເລີ່ມສົ່ງຂໍ້ມູນຜ່ານໂມດູນ FIFO ໂດຍໃຊ້ສັນຍານການອ່ານແລະຂຽນ (ສືບຕໍ່ຂຽນເຂົ້າແລະອ່ານອອກ). ເມື່ອໂທເຄັນຄວບຄຸມຖືກກວດພົບຢູ່ໃນຜົນໄດ້ຮັບຂອງ FIFO, ກະແສການອ່ານອອກຈະຖືກລະງັບໄວ້, ແລະສັນຍານທີ່ກວດພົບເຄື່ອງໝາຍຖືກສ້າງເພື່ອຊີ້ບອກເຖິງການມາຮອດຂອງເຄື່ອງໝາຍສະເພາະໃນສະຕຣີມວິດີໂອ. ກະແສການອ່ານອອກຈະສືບຕໍ່ເມື່ອເຄື່ອງໝາຍນີ້ມາຮອດທັງສາມຊ່ອງເທົ່ານັ້ນ. ດັ່ງນັ້ນ, skew ທີ່ກ່ຽວຂ້ອງໄດ້ຖືກໂຍກຍ້າຍ. FIFOs ສອງໂມງຈະ synchronize ທັງສາມສາຍຂໍ້ມູນກັບໂມງຊ່ອງສີຟ້າເພື່ອເອົາ skew ທີ່ກ່ຽວຂ້ອງ. ຕົວເລກຕໍ່ໄປນີ້ອະທິບາຍວິທີການຊ່ອງທາງ de-skew.

ຮູບທີ 3-3. ຊ່ອງທາງໄປຫາ Channel De-Skew

DDC (ຖາມຄຳຖາມ)
DDC ແມ່ນຊ່ອງທາງການສື່ສານໂດຍອີງໃສ່ຂໍ້ມູນສະເພາະລົດເມ I2C. ແຫຼ່ງຂໍ້ມູນໃຊ້ຄໍາສັ່ງ I2C ເພື່ອອ່ານຂໍ້ມູນຈາກ E-EDID ຂອງບ່ອນຫລົ້ມຈົມທີ່ມີທີ່ຢູ່ສໍາລອງ. HDMI RX IP ໃຊ້ EDID ທີ່ໄດ້ກໍານົດໄວ້ລ່ວງໜ້າດ້ວຍຄວາມລະອຽດຫຼາຍ ຮອງຮັບຄວາມລະອຽດສູງສຸດ 1920 ✕ 1080 ທີ່ 60 Hz ໃນໂໝດ One Pixel ແລະສູງສຸດ 3840 ✕ 2160 ທີ່ 60 Hz ໃນໂໝດ Four Pixel.
EDID ເປັນຕົວແທນຂອງຊື່ສະແດງເປັນຈໍສະແດງຜົນ Microchip HDMI.

ຕົວກໍານົດການ HDMI RX ແລະສັນຍານການໂຕ້ຕອບ (ຖາມຄໍາຖາມ)

ພາກນີ້ສົນທະນາກ່ຽວກັບພາລາມິເຕີໃນການຕັ້ງຄ່າ HDMI RX GUI ແລະສັນຍານ I/O.

ພາລາມິເຕີການຕັ້ງຄ່າ (ຖາມຄໍາຖາມ)
ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ຕົວກໍານົດການຕັ້ງຢູ່ໃນ IP HDMI RX.

ຕາຕະລາງ 4-1. ພາລາມິເຕີການຕັ້ງຄ່າ

ຊື່ພາລາມິເຕີ	ລາຍລະອຽດ
ຮູບແບບສີ	ກໍານົດພື້ນທີ່ສີ. ສະ​ຫນັບ​ສະ​ຫນູນ​ຮູບ​ແບບ​ສີ​ດັ່ງ​ຕໍ່​ໄປ​ນີ້​: RGB YCbCr422 YCbCr444
ຄວາມເລິກຂອງສີ	ລະບຸຈໍານວນບິດຕໍ່ອົງປະກອບສີ. ຮອງຮັບ 8, 10, 12 ແລະ 16 bits ຕໍ່ອົງປະກອບ.
ຈໍານວນຂອງ pixels	ຊີ້ບອກຈຳນວນ pixels ຕໍ່ໂມງເຂົ້າ: Pixel ຕໍ່ໂມງ = 1 Pixel ຕໍ່ໂມງ = 4
SCRAMBLER	ຮອງຮັບຄວາມລະອຽດ 4K ທີ່ 60 ເຟຣມຕໍ່ວິນາທີ: ເມື່ອ 1, ຮອງຮັບ Scrambler ຖືກເປີດໃຊ້ ເມື່ອ 0, ການສະຫນັບສະຫນູນ Scrambler ຖືກປິດໃຊ້ງານ
ຈຳນວນຊ່ອງສຽງ	ສະ​ຫນັບ​ສະ​ຫນູນ​ຈໍາ​ນວນ​ຂອງ​ຊ່ອງ​ທາງ​ສຽງ​: 2 ຊ່ອງສຽງ 8 ຊ່ອງສຽງ
ອິນເຕີເຟດວິດີໂອ	Native ແລະ AXI stream
ການໂຕ້ຕອບສຽງ	Native ແລະ AXI stream
ນັ່ງທົດສອບ	ອະ​ນຸ​ຍາດ​ໃຫ້​ການ​ຄັດ​ເລືອກ​ຂອງ​ສະ​ພາບ​ແວດ​ລ້ອມ bench ການ​ທົດ​ສອບ​ໄດ້​. ສະຫນັບສະຫນູນທາງເລືອກ bench ການທົດສອບດັ່ງຕໍ່ໄປນີ້: ຜູ້ໃຊ້ ບໍ່ມີ
ໃບອະນຸຍາດ	ລະບຸປະເພດຂອງໃບອະນຸຍາດ. ໃຫ້ສອງທາງເລືອກໃບອະນຸຍາດຕໍ່ໄປນີ້: RTL ເຂົ້າລະຫັດແລ້ວ

ພອດ (ຖາມຄຳຖາມ)
ຕາຕະລາງຕໍ່ໄປນີ້ຈະສະແດງລາຍການຜອດຂາເຂົ້າ ແລະຜົນຜະລິດຂອງ HDMI RX IP ສໍາລັບການໂຕ້ຕອບແບບເດີມ ເມື່ອຮູບແບບສີເປັນ RGB.

ຕາຕະລາງ 4-2. Input ແລະ Output ສໍາລັບການໂຕ້ຕອບຕົ້ນສະບັບ

ຊື່ສັນຍານ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
R_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ “R” ຈາກ XCVR
G_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ “G” ຈາກ XCVR
B_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ “B” ຈາກ XCVR
EDID_RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ edid asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
R_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານຊ່ອງ “R”
G_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານຊ່ອງ “G”
B_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານຊ່ອງ “B”

ຊື່ສັນຍານ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
DATA_R_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານຊ່ອງ “R” ຈາກ XCVR
DATA_G_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານຊ່ອງ “G” ຈາກ XCVR
DATA_B_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານຊ່ອງ “B” ຈາກ XCVR
SCL_I	ປ້ອນຂໍ້ມູນ	1	I2C serial ໂມງ input ສໍາລັບ DDC
HPD_I	ປ້ອນຂໍ້ມູນ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານເຂົ້າ. ແຫຼ່ງທີ່ເຊື່ອມຕໍ່ກັບ sink HPD ສັນຍານຄວນຈະສູງ.
SDA_I	ປ້ອນຂໍ້ມູນ	1	ການປ້ອນຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
EDID_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງລະບົບສຳລັບໂມດູນ I2C
BIT_SLIP_R_O	ຜົນຜະລິດ	1	ສັນຍານບິດເລື່ອນໄປຫາຊ່ອງ “R” ຂອງຕົວຮັບສັນຍານ
BIT_SLIP_G_O	ຜົນຜະລິດ	1	ສັນຍານບິດເລື່ອນໄປຫາຊ່ອງ “G” ຂອງຕົວຮັບສັນຍານ
BIT_SLIP_B_O	ຜົນຜະລິດ	1	ສັນຍານບິດເລື່ອນໄປຫາຊ່ອງ “B” ຂອງຕົວຮັບສັນຍານ
VIDEO_DATA_VALID_O	ຜົນຜະລິດ	1	ຂໍ້ມູນວິດີໂອຜົນຜະລິດທີ່ຖືກຕ້ອງ
AUDIO_DATA_VALID_O	ຜົນຜະລິດ	1	ຂໍ້ມູນສຽງອອກທີ່ຖືກຕ້ອງ
H_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນ sync ຕາມລວງນອນ
V_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນການຊິງຄ໌ແນວຕັ້ງທີ່ຫ້າວຫັນ
R_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “R” ຂໍ້ມູນ
G_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “G” ຂໍ້ມູນ
B_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “B” ຂໍ້ມູນ
SDA_O	ຜົນຜະລິດ	1	ຜົນຜະລິດຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
HPD_O	ຜົນຜະລິດ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານອອກ
ACR_CTS_O	ຜົນຜະລິດ	20	ຮອບວຽນການຜະລິດໂມງສຽງແມ່ນເວລາທີ່ສຸດamp ຄ່າ
ACR_N_O	ຜົນຜະລິດ	20	ຄ່າ​ການ​ຟື້ນ​ຟູ​ໂມງ​ສຽງ (N) ພາ​ຣາ​ມິ​ເຕີ
ACR_VALID_O	ຜົນຜະລິດ	1	ການຟື້ນຟູໂມງສຽງສັນຍານທີ່ຖືກຕ້ອງ
AUDIO_SAMPLE_CH1_O	ຜົນຜະລິດ	24	ຊ່ອງ 1 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH2_O	ຜົນຜະລິດ	24	ຊ່ອງ 2 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH3_O	ຜົນຜະລິດ	24	ຊ່ອງ 3 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH4_O	ຜົນຜະລິດ	24	ຊ່ອງ 4 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH5_O	ຜົນຜະລິດ	24	ຊ່ອງ 5 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH6_O	ຜົນຜະລິດ	24	ຊ່ອງ 6 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH7_O	ຜົນຜະລິດ	24	ຊ່ອງ 7 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH8_O	ຜົນຜະລິດ	24	ຊ່ອງ 8 ສຽງ sampຂໍ້ມູນ
HDMI_DVI_MODE_O	ຜົນຜະລິດ	1	ຕໍ່ໄປນີ້ແມ່ນສອງຮູບແບບ: 1: ໂໝດ HDMI 0: ໂໝດ DVI

ຕາຕະລາງຕໍ່ໄປນີ້ອະທິບາຍພອດຂາເຂົ້າ ແລະຂາອອກຂອງ HDMI RX IP ສໍາລັບ AXI4 Stream Video Interface.
ຕາຕະລາງ 4-3. ຜອດຂາເຂົ້າ ແລະອອກສໍາລັບ AXI4 Stream Video Interface

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
TDATA_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ຄວາມເລິກຂອງສີ ✕ 3 bits	ຂໍ້ມູນວິດີໂອອອກ [R, G, B]
TVALID_O	ຜົນຜະລິດ	1	ຜົນຜະລິດວິດີໂອທີ່ຖືກຕ້ອງ

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
TLAST_O	ຜົນຜະລິດ	1	ສົ່ງສັນຍານທ້າຍກອບ
TUSER_O	ຜົນຜະລິດ	3	bit 0 = VSYNC bit 1 = Hsync  ບິດ 2 = 0 ບິດ 3 = 0
TSTRB_O	ຜົນຜະລິດ	3	ຜົນຜະລິດວິດີໂອ strobe ຂໍ້ມູນ
TKEEP_O	ຜົນຜະລິດ	3	ຜົນຜະລິດວິດີໂອເກັບຮັກສາໄວ້

ຕາຕະລາງຕໍ່ໄປນີ້ອະທິບາຍ ports ຂາເຂົ້າ ແລະອອກຂອງ HDMI RX IP ສໍາລັບ AXI4 Stream Audio Interface.

ຕາຕະລາງ 4-4. ຜອດປ້ອນເຂົ້າ ແລະອອກສໍາລັບ AXI4 Stream Audio Interface

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
AUDIO_TDATA_O	ຜົນຜະລິດ	24	ຂໍ້ມູນສຽງອອກ
AUDIO_TID_O	ຜົນຜະລິດ	3	ຊ່ອງສຽງອອກ
AUDIO_TVALID_O	ຜົນຜະລິດ	1	ສົ່ງສັນຍານສຽງທີ່ຖືກຕ້ອງ

ຕາຕະລາງຕໍ່ໄປນີ້ຈະສະແດງລາຍການຜອດຂາເຂົ້າ ແລະຜົນຜະລິດຂອງ HDMI RX IP ສໍາລັບການໂຕ້ຕອບແບບເດີມ ເມື່ອຮູບແບບສີແມ່ນ YUV444.

ຕາຕະລາງ 4-5. Input ແລະ Output ສໍາລັບການໂຕ້ຕອບຕົ້ນສະບັບ

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
LANE3_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ 3 ຈາກ XCVR
LANE2_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ 2 ຈາກ XCVR
LANE1_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ 1 ຈາກ XCVR
EDID_RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ edid asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
LANE3_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານ Lane 3
LANE2_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານ Lane 2
LANE1_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານ Lane 1
DATA_LANE3_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານ Lane 3 ຈາກ XCVR
DATA_LANE2_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານ Lane 2 ຈາກ XCVR
DATA_LANE1_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານ Lane 1 ຈາກ XCVR
SCL_I	ປ້ອນຂໍ້ມູນ	1	I2C serial ໂມງ input ສໍາລັບ DDC
HPD_I	ປ້ອນຂໍ້ມູນ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານເຂົ້າ. ແຫຼ່ງທີ່ເຊື່ອມຕໍ່ກັບ sink HPD ສັນຍານຄວນຈະສູງ.
SDA_I	ປ້ອນຂໍ້ມູນ	1	ການປ້ອນຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
EDID_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງລະບົບສຳລັບໂມດູນ I2C
BIT_SLIP_LANE3_O	ຜົນຜະລິດ	1	ສັນຍານບິດບິດໄປຫາສາຍ 3 ຂອງຕົວຮັບສັນຍານ
BIT_SLIP_LANE2_O	ຜົນຜະລິດ	1	ສັນຍານບິດບິດໄປຫາສາຍ 2 ຂອງຕົວຮັບສັນຍານ
BIT_SLIP_LANE1_O	ຜົນຜະລິດ	1	ສັນຍານບິດບິດໄປຫາສາຍ 1 ຂອງຕົວຮັບສັນຍານ
VIDEO_DATA_VALID_O	ຜົນຜະລິດ	1	ຂໍ້ມູນວິດີໂອຜົນຜະລິດທີ່ຖືກຕ້ອງ
AUDIO_DATA_VALID_O	ຜົນຜະລິດ	1	ຂໍ້ມູນສຽງອອກທີ່ຖືກຕ້ອງ
H_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນ sync ຕາມລວງນອນ
V_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນການຊິງຄ໌ແນວຕັ້ງທີ່ຫ້າວຫັນ

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
Y_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “Y” ຂໍ້ມູນ
Cb_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “Cb” ຂໍ້ມູນ
Cr_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “Cr” ຂໍ້ມູນ
SDA_O	ຜົນຜະລິດ	1	ຜົນຜະລິດຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
HPD_O	ຜົນຜະລິດ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານອອກ
ACR_CTS_O	ຜົນຜະລິດ	20	ຮອບວຽນການເກີດໃໝ່ຂອງໂມງສຽງເວລາສຸດamp ຄ່າ
ACR_N_O	ຜົນຜະລິດ	20	ຄ່າ​ການ​ຟື້ນ​ຟູ​ໂມງ​ສຽງ (N) ພາ​ຣາ​ມິ​ເຕີ
ACR_VALID_O	ຜົນຜະລິດ	1	ການຟື້ນຟູໂມງສຽງສັນຍານທີ່ຖືກຕ້ອງ
AUDIO_SAMPLE_CH1_O	ຜົນຜະລິດ	24	ຊ່ອງ 1 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH2_O	ຜົນຜະລິດ	24	ຊ່ອງ 2 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH3_O	ຜົນຜະລິດ	24	ຊ່ອງ 3 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH4_O	ຜົນຜະລິດ	24	ຊ່ອງ 4 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH5_O	ຜົນຜະລິດ	24	ຊ່ອງ 5 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH6_O	ຜົນຜະລິດ	24	ຊ່ອງ 6 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH7_O	ຜົນຜະລິດ	24	ຊ່ອງ 7 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH8_O	ຜົນຜະລິດ	24	ຊ່ອງ 8 ສຽງ sampຂໍ້ມູນ

ຕາຕະລາງຕໍ່ໄປນີ້ຈະສະແດງລາຍການຜອດຂາເຂົ້າ ແລະຜົນຜະລິດຂອງ HDMI RX IP ສໍາລັບການໂຕ້ຕອບແບບເດີມ ເມື່ອຮູບແບບສີແມ່ນ YUV422.

ຕາຕະລາງ 4-6. Input ແລະ Output ສໍາລັບການໂຕ້ຕອບຕົ້ນສະບັບ

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
LANE3_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ 3 ຈາກ XCVR
LANE2_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ 2 ຈາກ XCVR
LANE1_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ 1 ຈາກ XCVR
EDID_RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ edid asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
LANE3_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານ Lane 3
LANE2_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານ Lane 2
LANE1_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານ Lane 1
DATA_LANE3_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານ Lane 3 ຈາກ XCVR
DATA_LANE2_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານ Lane 2 ຈາກ XCVR
DATA_LANE1_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານ Lane 1 ຈາກ XCVR
SCL_I	ປ້ອນຂໍ້ມູນ	1	I2C serial ໂມງ input ສໍາລັບ DDC
HPD_I	ປ້ອນຂໍ້ມູນ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານເຂົ້າ. ແຫຼ່ງທີ່ເຊື່ອມຕໍ່ກັບ sink HPD ສັນຍານຄວນຈະສູງ.
SDA_I	ປ້ອນຂໍ້ມູນ	1	ການປ້ອນຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
EDID_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງລະບົບສຳລັບໂມດູນ I2C
BIT_SLIP_LANE3_O	ຜົນຜະລິດ	1	ສັນຍານບິດບິດໄປຫາສາຍ 3 ຂອງຕົວຮັບສັນຍານ
BIT_SLIP_LANE2_O	ຜົນຜະລິດ	1	ສັນຍານບິດບິດໄປຫາສາຍ 2 ຂອງຕົວຮັບສັນຍານ
BIT_SLIP_LANE1_O	ຜົນຜະລິດ	1	ສັນຍານບິດບິດໄປຫາສາຍ 1 ຂອງຕົວຮັບສັນຍານ
VIDEO_DATA_VALID_O	ຜົນຜະລິດ	1	ຂໍ້ມູນວິດີໂອຜົນຜະລິດທີ່ຖືກຕ້ອງ

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
AUDIO_DATA_VALID_O	ຜົນຜະລິດ	1	ຂໍ້ມູນສຽງອອກທີ່ຖືກຕ້ອງ
H_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນ sync ຕາມລວງນອນ
V_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນການຊິງຄ໌ແນວຕັ້ງທີ່ຫ້າວຫັນ
Y_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “Y” ຂໍ້ມູນ
C_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “C” ຂໍ້ມູນ
SDA_O	ຜົນຜະລິດ	1	ຜົນຜະລິດຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
HPD_O	ຜົນຜະລິດ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານອອກ
ACR_CTS_O	ຜົນຜະລິດ	20	ຮອບວຽນການເກີດໃໝ່ຂອງໂມງສຽງເວລາສຸດamp ຄ່າ
ACR_N_O	ຜົນຜະລິດ	20	ຄ່າ​ການ​ຟື້ນ​ຟູ​ໂມງ​ສຽງ (N) ພາ​ຣາ​ມິ​ເຕີ
ACR_VALID_O	ຜົນຜະລິດ	1	ການຟື້ນຟູໂມງສຽງສັນຍານທີ່ຖືກຕ້ອງ
AUDIO_SAMPLE_CH1_O	ຜົນຜະລິດ	24	ຊ່ອງ 1 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH2_O	ຜົນຜະລິດ	24	ຊ່ອງ 2 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH3_O	ຜົນຜະລິດ	24	ຊ່ອງ 3 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH4_O	ຜົນຜະລິດ	24	ຊ່ອງ 4 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH5_O	ຜົນຜະລິດ	24	ຊ່ອງ 5 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH6_O	ຜົນຜະລິດ	24	ຊ່ອງ 6 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH7_O	ຜົນຜະລິດ	24	ຊ່ອງ 7 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH8_O	ຜົນຜະລິດ	24	ຊ່ອງ 8 ສຽງ sampຂໍ້ມູນ

ຕາຕະລາງຕໍ່ໄປນີ້ຈະສະແດງລາຍການຜອດຂາເຂົ້າ ແລະຂາອອກຂອງ HDMI RX IP ສໍາລັບການໂຕ້ຕອບຕົ້ນສະບັບເມື່ອ SCRAMBLER ຖືກເປີດໃຊ້.

ຕາຕະລາງ 4-7. Input ແລະ Output ສໍາລັບການໂຕ້ຕອບຕົ້ນສະບັບ

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
R_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ “R” ຈາກ XCVR
G_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ “G” ຈາກ XCVR
B_RX_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງຂະໜານສຳລັບຊ່ອງ “B” ຈາກ XCVR
EDID_RESET_N_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານການຣີເຊັດ edid asynchronous ແບບເຄື່ອນໄຫວ-ຕ່ຳ
HDMI_CABLE_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງສາຍຈາກແຫຼ່ງ HDMI
R_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານຊ່ອງ “R”
G_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານຊ່ອງ “G”
B_RX_VALID_I	ປ້ອນຂໍ້ມູນ	1	ສັນຍານທີ່ຖືກຕ້ອງຈາກ XCVR ສໍາລັບຂໍ້ມູນຂະຫນານຊ່ອງ “B”
DATA_R_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານຊ່ອງ “R” ຈາກ XCVR
DATA_G_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານຊ່ອງ “G” ຈາກ XCVR
DATA_B_I	ປ້ອນຂໍ້ມູນ	NUMBER OF PIXELS ✕ 10 ບິດ	ໄດ້ຮັບຂໍ້ມູນຂະໜານຊ່ອງ “B” ຈາກ XCVR
SCL_I	ປ້ອນຂໍ້ມູນ	1	I2C serial ໂມງ input ສໍາລັບ DDC
HPD_I	ປ້ອນຂໍ້ມູນ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານເຂົ້າ. ແຫຼ່ງແມ່ນເຊື່ອມຕໍ່ກັບບ່ອນຫລົ້ມຈົມ, ແລະສັນຍານ HPD ຄວນຈະສູງ.
SDA_I	ປ້ອນຂໍ້ມູນ	1	ການປ້ອນຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
EDID_CLK_I	ປ້ອນຂໍ້ມູນ	1	ໂມງລະບົບສຳລັບໂມດູນ I2C
BIT_SLIP_R_O	ຜົນຜະລິດ	1	ສັນຍານບິດເລື່ອນໄປຫາຊ່ອງ “R” ຂອງຕົວຮັບສັນຍານ
BIT_SLIP_G_O	ຜົນຜະລິດ	1	ສັນຍານບິດເລື່ອນໄປຫາຊ່ອງ “G” ຂອງຕົວຮັບສັນຍານ

ຊື່ຜອດ	ທິດທາງ	ກວ້າງ (ບິດ)	ລາຍລະອຽດ
BIT_SLIP_B_O	ຜົນຜະລິດ	1	ສັນຍານບິດເລື່ອນໄປຫາຊ່ອງ “B” ຂອງຕົວຮັບສັນຍານ
VIDEO_DATA_VALID_O	ຜົນຜະລິດ	1	ຂໍ້ມູນວິດີໂອຜົນຜະລິດທີ່ຖືກຕ້ອງ
AUDIO_DATA_VALID_O	ຜົນໄດ້ຮັບທີ 1	1	ຂໍ້ມູນສຽງອອກທີ່ຖືກຕ້ອງ
H_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນ sync ຕາມລວງນອນ
V_SYNC_O	ຜົນຜະລິດ	1	ກຳມະຈອນການຊິງຄ໌ແນວຕັ້ງທີ່ຫ້າວຫັນ
DATA_ RATE_O	ຜົນຜະລິດ	16	ອັດຕາຂໍ້ມູນ Rx. ຕໍ່ໄປນີ້ແມ່ນຄ່າອັດຕາຂໍ້ມູນ: x1734 = 5940 Mbps x0B9A = 2960 Mbps  x05CD = 1485 Mbps x2E6 = 742.5 Mbps
R_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “R” ຂໍ້ມູນ
G_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “G” ຂໍ້ມູນ
B_O	ຜົນຜະລິດ	NUMBER OF PIXELS ✕ ບິດຄວາມເລິກຂອງສີ	ຖອດລະຫັດ “B” ຂໍ້ມູນ
SDA_O	ຜົນຜະລິດ	1	ຜົນຜະລິດຂໍ້ມູນ Serial I2C ສໍາລັບ DDC
HPD_O	ຜົນຜະລິດ	1	ປລັກສຽບຮ້ອນກວດພົບສັນຍານອອກ
ACR_CTS_O	ຜົນຜະລິດ	20	ຮອບວຽນການເກີດໃໝ່ຂອງໂມງສຽງເວລາສຸດamp ຄ່າ
ACR_N_O	ຜົນຜະລິດ	20	ຄ່າ​ການ​ຟື້ນ​ຟູ​ໂມງ​ສຽງ (N) ພາ​ຣາ​ມິ​ເຕີ
ACR_VALID_O	ຜົນຜະລິດ	1	ການຟື້ນຟູໂມງສຽງສັນຍານທີ່ຖືກຕ້ອງ
AUDIO_SAMPLE_CH1_O	ຜົນຜະລິດ	24	ຊ່ອງ 1 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH2_O	ຜົນຜະລິດ	24	ຊ່ອງ 2 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH3_O	ຜົນຜະລິດ	24	ຊ່ອງ 3 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH4_O	ຜົນຜະລິດ	24	ຊ່ອງ 4 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH5_O	ຜົນຜະລິດ	24	ຊ່ອງ 5 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH6_O	ຜົນຜະລິດ	24	ຊ່ອງ 6 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH7_O	ຜົນຜະລິດ	24	ຊ່ອງ 7 ສຽງ sampຂໍ້ມູນ
AUDIO_SAMPLE_CH8_O	ຜົນຜະລິດ	24	ຊ່ອງ 8 ສຽງ sampຂໍ້ມູນ

ການຈຳລອງ Testbench (ຖາມຄຳຖາມ)

Testbench ແມ່ນສະຫນອງໃຫ້ເພື່ອກວດກາເບິ່ງການເຮັດວຽກຂອງ HDMI RX core. Testbench ເຮັດວຽກພຽງແຕ່ໃນ Native Interface ເມື່ອຈໍານວນ pixels ເປັນຫນຶ່ງ.

ເພື່ອຈໍາລອງຫຼັກໂດຍໃຊ້ testbench, ປະຕິບັດຂັ້ນຕອນຕໍ່ໄປນີ້:

1. ຢູ່ໃນປ່ອງຢ້ຽມ Design Flow, ຂະຫຍາຍການສ້າງການອອກແບບ.
2. ຄລິກຂວາສ້າງ SmartDesign Testbench, ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ Run, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.
   ຮູບ 5-1. ການສ້າງ SmartDesign Testbench
3. ໃສ່ຊື່ສໍາລັບ SmartDesign testbench, ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ OK.
   ຮູບ 5-2. ຕັ້ງຊື່ SmartDesign TestbenchSmartDesign testbench ຖືກສ້າງຂຶ້ນ, ແລະຜ້າໃບປາກົດຢູ່ເບື້ອງຂວາຂອງແຖບ Flow ການອອກແບບ.
4. ໄປທີ່ Libero® SoC Catalog, ເລືອກ View > Windows > IP Catalog, ແລະຫຼັງຈາກນັ້ນຂະຫຍາຍ Solutions-Video. ຄລິກສອງຄັ້ງ HDMI RX IP (v5.4.0) ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ OK.
5. ເລືອກພອດທັງໝົດ, ຄລິກຂວາແລ້ວເລືອກ Promote to Top Level.
6. ໃນແຖບເຄື່ອງມື SmartDesign, ຄລິກ ສ້າງອົງປະກອບ.
7. ໃນແຖບ Stimulus Hierarchy, ໃຫ້ຄລິກຂວາໃສ່ຕົວທົດສອບ HDMI_RX_TB file, ແລະຫຼັງຈາກນັ້ນໃຫ້ຄລິກໃສ່ Simulate Pre-Synth Design > ເປີດການໂຕ້ຕອບ.

ເຄື່ອງມືModelSim®ເປີດດ້ວຍ testbench, ດັ່ງທີ່ສະແດງຢູ່ໃນຮູບຕໍ່ໄປນີ້.

ຮູບທີ 5-3. ເຄື່ອງມື ModelSim ກັບ HDMI RX Testbench File

ສໍາຄັນ: If ການຈຳລອງຖືກຂັດຈັງຫວະເນື່ອງຈາກກຳນົດເວລາແລ່ນທີ່ລະບຸໄວ້ໃນ DO file, ໃຊ້ຄໍາສັ່ງ run -all ເພື່ອສໍາເລັດການຈໍາລອງ.

ໃບ​ອະ​ນຸ​ຍາດ (ຖາມ​ຄໍາ​ຖາມ​)

HDMI RX IP ແມ່ນສະຫນອງໃຫ້ມີສອງທາງເລືອກໃບອະນຸຍາດດັ່ງຕໍ່ໄປນີ້:

• ເຂົ້າລະຫັດແລ້ວ: ລະຫັດ RTL ທີ່ຖືກເຂົ້າລະຫັດຄົບຖ້ວນແມ່ນສະໜອງໃຫ້ກັບຫຼັກ. ມັນສາມາດໃຊ້ໄດ້ໂດຍບໍ່ເສຍຄ່າກັບໃບອະນຸຍາດ Libero ໃດໆ, ເຊິ່ງເຮັດໃຫ້ພື້ນຖານຂອງ SmartDesign ໄດ້ທັນທີ. ທ່ານສາມາດປະຕິບັດການຈໍາລອງ, ການສັງເຄາະ, ການຈັດວາງ, ແລະດໍາເນີນໂຄງການຊິລິໂຄນ FPGA ໂດຍໃຊ້ຊຸດອອກແບບ Libero.
• RTL: ລະຫັດແຫຼ່ງ RTL ຄົບຖ້ວນແມ່ນໃບອະນຸຍາດຖືກລັອກ, ເຊິ່ງຈໍາເປັນຕ້ອງໄດ້ຊື້ແຍກຕ່າງຫາກ.

ຜົນການຈຳລອງ (ຖາມຄຳຖາມ)

ແຜນວາດເວລາຕໍ່ໄປນີ້ສຳລັບ HDMI RX IP ສະແດງຂໍ້ມູນວິດີໂອ ແລະໄລຍະເວລາຂໍ້ມູນຄວບຄຸມ.

ຮູບທີ 6-1. ຂໍ້ມູນວິດີໂອ

ແຜນວາດຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນຜົນໄດ້ຮັບ hsync ແລະ vsync ສໍາລັບການປ້ອນຂໍ້ມູນການຄວບຄຸມທີ່ສອດຄ້ອງກັນ.

ຮູບທີ 6-2. ສັນຍານ Sync ຕາມລວງນອນ ແລະແນວຕັ້ງ

ແຜນວາດຕໍ່ໄປນີ້ສະແດງໃຫ້ເຫັນສ່ວນ EDID.

ຮູບ 6-3. EDID ສັນຍານ

ການ​ນໍາ​ໃຊ້​ຊັບ​ພະ​ຍາ​ກອນ (ຖາມ​ຄໍາ​ຖາມ​)

HDMI RX IP ຖືກປະຕິບັດຢູ່ໃນ PolarFire® FPGA (MPF300T – 1FCG1152I Package). ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ຊັບພະຍາກອນທີ່ໃຊ້ໃນເວລາທີ່ຈໍານວນ Pixels = 1 pixels.

ຕາຕະລາງ 7-1. ການນຳໃຊ້ຊັບພະຍາກອນສຳລັບໂໝດ 1 Pixel

ຮູບແບບສີ	ຄວາມເລິກຂອງສີ	SCRAMBLER	ຜ້າ 4LUT	ຜ້າ DFF	ການໂຕ້ຕອບ 4LUT	ການໂຕ້ຕອບ DFF	uSRAM (64×12)	LSRAM (20k)
RGB	8	ປິດໃຊ້ງານ	987	1867	360	360	0	10
	10	ປິດໃຊ້ງານ	1585	1325	456	456	11	9
	12	ປິດໃຊ້ງານ	1544	1323	456	456	11	9
	16	ປິດໃຊ້ງານ	1599	1331	492	492	14	9
YCbCr422	8	ປິດໃຊ້ງານ	1136	758	360	360	3	9
YCbCr444	8	ປິດໃຊ້ງານ	1105	782	360	360	3	9
	10	ປິດໃຊ້ງານ	1574	1321	456	456	11	9
	12	ປິດໃຊ້ງານ	1517	1319	456	456	11	9
	16	ປິດໃຊ້ງານ	1585	1327	492	492	14	9

ຕາ​ຕະ​ລາງ​ຕໍ່​ໄປ​ນີ້​ລາຍ​ການ​ຊັບ​ພະ​ຍາ​ກອນ​ທີ່​ໄດ້​ນໍາ​ໃຊ້​ໃນ​ເວ​ລາ​ທີ່​ຈໍາ​ນວນ​ຂອງ Pixels = 4 pixels​.

ຕາຕະລາງ 7-2. ການນຳໃຊ້ຊັບພະຍາກອນສຳລັບໂໝດ 4 Pixel

ຮູບແບບສີ	ຄວາມເລິກຂອງສີ	SCRAMBLER	ຜ້າ 4LUT	ຜ້າ DFF	ການໂຕ້ຕອບ 4LUT	ການໂຕ້ຕອບ DFF	uSRAM (64×12)	LSRAM (20k)
RGB	8	ປິດໃຊ້ງານ	1559	1631	1080	1080	9	27
	12	ປິດໃຊ້ງານ	1975	2191	1344	1344	31	27
	16	ປິດໃຊ້ງານ	1880	2462	1428	1428	38	27
RGB	10	ເປີດໃຊ້	4231	3306	1008	1008	3	27
	12	ເປີດໃຊ້	4253	3302	1008	1008	3	27
	16	ເປີດໃຊ້	3764	3374	1416	1416	37	27
YCbCr422	8	ປິດໃຊ້ງານ	1485	1433	912	912	7	23
YCbCr444	8	ປິດໃຊ້ງານ	1513	1694	1080	1080	9	27
	12	ປິດໃຊ້ງານ	2001	2099	1344	1344	31	27
	16	ປິດໃຊ້ງານ	1988	2555	1437	1437	38	27

ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ຊັບພະຍາກອນທີ່ໃຊ້ໃນເວລາທີ່ຈໍານວນ Pixels = 4 pixels ແລະ SCRAMBLER ຖືກເປີດໃຊ້.

ຕາຕະລາງ 7-3. ການນຳໃຊ້ຊັບພະຍາກອນສຳລັບໂໝດ 4 Pixel ແລະ SCRAMBLER ຖືກເປີດໃຊ້ແລ້ວ

ຮູບແບບສີ	ຄວາມເລິກຂອງສີ	SCRAMBLER	ຜ້າ 4LUT	ຜ້າ DFF	ການໂຕ້ຕອບ 4LUT	ການໂຕ້ຕອບ DFF	uSRAM (64×12)	LSRAM (20k)
RGB	8	ເປີດໃຊ້	5029	5243	1126	1126	9	28
YCbCr422	8	ເປີດໃຊ້	4566	3625	1128	1128	13	27
YCbCr444	8	ເປີດໃຊ້	4762	3844	1176	1176	17	27

ການເຊື່ອມໂຍງລະບົບ (ຖາມຄໍາຖາມ)

ພາກນີ້ສະແດງໃຫ້ເຫັນວິທີການປະສົມປະສານ IP ເຂົ້າໃນການອອກແບບ Libero.
ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ການຕັ້ງຄ່າຂອງ PF XCVR, PF TX PLL ແລະ PF CCC ທີ່ຕ້ອງການສໍາລັບຄວາມລະອຽດແລະຄວາມກວ້າງຂອງບິດ.

ຕາຕະລາງ 8-1. PF XCVR, PF TX PLL ແລະ PF CCC ການຕັ້ງຄ່າ

ຄວາມລະອຽດ	ຄວາມກວ້າງບິດ	ການຕັ້ງຄ່າ PF XCVR			CDR REF pads ໂມງ	ການຕັ້ງຄ່າ PF CCC
		ອັດຕາຂໍ້ມູນ RX	RX CDR Ref ຄວາມຖີ່ຂອງໂມງ	ຄວາມກວ້າງຂອງຜ້າ RX PCS		ຄວາມຖີ່ຂອງການປ້ອນຂໍ້ມູນ	ຄວາມຖີ່ຂອງຜົນຜະລິດ
1 PXL (1080p60)	8	1485	148.5	10	AE27, AE28	NA	NA
1 PXL (1080p30)	10	1485	148.5	10	AE27, AE28	92.5	74
	12	1485	148.5	10	AE27, AE28	74.25	111.375
	16	1485	148.5	10	AE27, AE28	74.25	148.5
4 PXL (1080p60)	8	1485	148.5	40	AE27, AE28	NA	NA
	12	1485	148.5	40	AE27, AE28	55.725	37.15
	16	1485	148.5	40	AE27, AE28	74.25	37.125
4 PXL (4kp30)	8	1485	148.5	40	AE27, AE28	NA	NA
	10	3712.5	148.5	40	AE29, AE30	92.81	74.248
	12	4455	148.5	40	AE29, AE30	111.375	74.25
	16	5940	148.5	40	AE29, AE30	148.5	74.25
4 PXL (4Kp60)	8	5940	148.5	40	AE29, AE30	NA	NA

HDMI RX Sampການອອກແບບ 1: ເມື່ອ configured ໃນ Color Depth = 8-bit ແລະຈໍານວນຂອງ Pixels = 1 Pixel ໂຫມດ, ສະແດງໃຫ້ເຫັນໃນຮູບດັ່ງຕໍ່ໄປນີ້.

ຮູບ 8-1. HDMI RX Sampການ​ອອກ​ແບບ 1

ຕົວຢ່າງample, ໃນການຕັ້ງຄ່າ 8-bit, ອົງປະກອບຕໍ່ໄປນີ້ແມ່ນສ່ວນຫນຶ່ງຂອງການອອກແບບ:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ຖືກຕັ້ງຄ່າສໍາລັບ TX ແລະ RX ເຕັມຮູບແບບ duplex. ອັດຕາຂໍ້ມູນ RX ຂອງ 1485 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 10 bit ສໍາລັບ 1 PXL mode ແລະ 148.5 MHz CDR ໂມງອ້າງອີງ. ອັດຕາຂໍ້ມູນ TX ຂອງ 1485 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 10 bit ກັບປັດໄຈການແບ່ງໂມງ 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ແລະ LANE3_CDR_REF_CLK ແມ່ນຂັບເຄື່ອນຈາກ PF_XCVR_REF_CLK ດ້ວຍ AE27, AE28 pins.
• EDID CLK_I pin ຄວນຂັບເຄື່ອນດ້ວຍໂມງ 150 MHz ດ້ວຍ CCC.
• R_RX_CLK_I, G_RX_CLK_I ແລະ B_RX_CLK_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_TX_CLK_R, LANE2_TX_CLK_R ແລະ LANE1_TX_CLK_R, ຕາມລໍາດັບ.
• R_RX_VALID_I, G_RX_VALID_I ແລະ B_RX_VALID_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_VAL, LANE2_RX_VAL ແລະ LANE1_RX_VAL, ຕາມລໍາດັບ.
• DATA_R_I, DATA_G_I ແລະ DATA_B_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_DATA, LANE2_RX_DATA ແລະ LANE1_RX_DATA, ຕາມລໍາດັບ.

HDMI RX Sampການອອກແບບ 2: ເມື່ອ configured ໃນ Color Depth = 8-bit ແລະຈໍານວນຂອງ Pixels = 4 Pixel ໂຫມດ, ສະແດງໃຫ້ເຫັນໃນຮູບດັ່ງຕໍ່ໄປນີ້.

ຮູບ 8-2. HDMI RX Sampການ​ອອກ​ແບບ 2

ຕົວຢ່າງample, ໃນການຕັ້ງຄ່າ 8-bit, ອົງປະກອບຕໍ່ໄປນີ້ແມ່ນສ່ວນຫນຶ່ງຂອງການອອກແບບ:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ຖືກຕັ້ງຄ່າສໍາລັບ TX ແລະ RX ເຕັມຮູບແບບ duplex. ອັດຕາຂໍ້ມູນ RX ຂອງ 1485 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 40 bit ສໍາລັບ 4 PXL mode ແລະ 148.5 MHz CDR ໂມງອ້າງອີງ. ອັດຕາຂໍ້ມູນ TX ຂອງ 1485 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 40 bit ກັບປັດໄຈການແບ່ງໂມງ 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ແລະ LANE3_CDR_REF_CLK ແມ່ນຂັບເຄື່ອນຈາກ PF_XCVR_REF_CLK ດ້ວຍ AE27, AE28 pins.
• EDID CLK_I pin ຄວນຂັບເຄື່ອນດ້ວຍໂມງ 150 MHz ດ້ວຍ CCC.
• R_RX_CLK_I, G_RX_CLK_I ແລະ B_RX_CLK_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_TX_CLK_R, LANE2_TX_CLK_R ແລະ LANE1_TX_CLK_R, ຕາມລໍາດັບ.
• R_RX_VALID_I, G_RX_VALID_I ແລະ B_RX_VALID_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_VAL, LANE2_RX_VAL ແລະ LANE1_RX_VAL, ຕາມລໍາດັບ.
• DATA_R_I, DATA_G_I ແລະ DATA_B_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_DATA, LANE2_RX_DATA ແລະ LANE1_RX_DATA, ຕາມລໍາດັບ.

HDMI RX Sampການອອກແບບ 3: ເມື່ອ configured ໃນ Color Depth = 8-bit ແລະຈໍານວນຂອງ Pixels = 4 Pixel mode ແລະ SCRAMBLER = Enabled, ແມ່ນສະແດງຢູ່ໃນຮູບດັ່ງຕໍ່ໄປນີ້.

ຮູບ 8-3. HDMI RX Sampການ​ອອກ​ແບບ 3

ຕົວຢ່າງample, ໃນການຕັ້ງຄ່າ 8-bit, ອົງປະກອບຕໍ່ໄປນີ້ແມ່ນສ່ວນຫນຶ່ງຂອງການອອກແບບ:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ຖືກຕັ້ງຄ່າສໍາລັບ TX ແລະ RX Independent mode. ອັດຕາຂໍ້ມູນ RX ຂອງ 5940 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 40 bit ສໍາລັບ 4 PXL mode ແລະ 148.5 MHz CDR ໂມງອ້າງອີງ. ອັດຕາຂໍ້ມູນ TX ຂອງ 5940 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 40 bit ກັບປັດໄຈການແບ່ງໂມງ 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ແລະ LANE3_CDR_REF_CLK ແມ່ນຂັບເຄື່ອນຈາກ PF_XCVR_REF_CLK ດ້ວຍ AF29, AF30 pins.
• EDID CLK_I pin ຄວນຂັບດ້ວຍໂມງ 150 MHz ດ້ວຍ CCC.
• R_RX_CLK_I, G_RX_CLK_I ແລະ B_RX_CLK_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_TX_CLK_R, LANE2_TX_CLK_R ແລະ LANE1_TX_CLK_R, ຕາມລໍາດັບ.
• R_RX_VALID_I, G_RX_VALID_I ແລະ B_RX_VALID_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_VAL, LANE2_RX_VAL ແລະ LANE1_RX_VAL, ຕາມລໍາດັບ.
• DATA_R_I, DATA_G_I ແລະ DATA_B_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_DATA, LANE2_RX_DATA ແລະ LANE1_RX_DATA, ຕາມລໍາດັບ.

HDMI RX Sampການອອກແບບ 4: ເມື່ອ configured ໃນ Color Depth = 12-bit ແລະຈໍານວນຂອງ Pixels = 4 Pixel mode ແລະ SCRAMBLER = Enabled, ແມ່ນສະແດງຢູ່ໃນຮູບດັ່ງຕໍ່ໄປນີ້.

ຮູບ 8-4. HDMI RX Sampການ​ອອກ​ແບບ 4

ຕົວຢ່າງample, ໃນການຕັ້ງຄ່າ 12-bit, ອົງປະກອບຕໍ່ໄປນີ້ແມ່ນສ່ວນຫນຶ່ງຂອງການອອກແບບ:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ຖືກຕັ້ງຄ່າສໍາລັບໂໝດ RX ເທົ່ານັ້ນ. ອັດຕາຂໍ້ມູນ RX ຂອງ 4455 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 40 bit ສໍາລັບ 4 PXL mode ແລະ 148.5 MHz CDR ໂມງອ້າງອີງ.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ແລະ LANE3_CDR_REF_CLK ແມ່ນຂັບເຄື່ອນຈາກ PF_XCVR_REF_CLK ດ້ວຍ AF29, AF30 pins.
• EDID CLK_I pin ຄວນຂັບດ້ວຍໂມງ 150 MHz ດ້ວຍ CCC.
• R_RX_CLK_I, G_RX_CLK_I ແລະ B_RX_CLK_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_TX_CLK_R, LANE2_TX_CLK_R ແລະ LANE1_TX_CLK_R, ຕາມລໍາດັບ.
• R_RX_VALID_I, G_RX_VALID_I ແລະ B_RX_VALID_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_VAL, LANE2_RX_VAL ແລະ LANE1_RX_VAL, ຕາມລໍາດັບ.
• DATA_R_I, DATA_G_I ແລະ DATA_B_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_DATA, LANE2_RX_DATA ແລະ LANE1_RX_DATA, ຕາມລໍາດັບ.
• ໂມດູນ PF_CCC_C0 ສ້າງໂມງທີ່ມີຊື່ວ່າ OUT0_FABCLK_0 ທີ່ມີຄວາມຖີ່ 74.25 MHz, ມາຈາກໂມງປ້ອນຂໍ້ມູນ 111.375 MHz, ເຊິ່ງຂັບເຄື່ອນໂດຍ LANE1_RX_CLK_R.

HDMI RX Sampການອອກແບບ 5: ເມື່ອ configured ໃນ Color Depth = 8-bit, Number of Pixels = 4 pixel mode and SCRAMBLER = Enabled is showed in the following figure. ການອອກແບບນີ້ແມ່ນອັດຕາຂໍ້ມູນແບບເຄື່ອນໄຫວກັບ DRI.

ຮູບ 8-5. HDMI RX Sampການ​ອອກ​ແບບ 5

ຕົວຢ່າງample, ໃນການຕັ້ງຄ່າ 8-bit, ອົງປະກອບຕໍ່ໄປນີ້ແມ່ນສ່ວນຫນຶ່ງຂອງການອອກແບບ:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ໄດ້ຖືກຕັ້ງຄ່າສໍາລັບຮູບແບບ RX ເທົ່ານັ້ນທີ່ມີການໂຕ້ຕອບການປັບຕັ້ງຄ່າແບບໄດນາມິກທີ່ເປີດໃຊ້. ອັດຕາຂໍ້ມູນ RX ຂອງ 5940 Mbps ໃນໂຫມດ PMA, ມີຄວາມກວ້າງຂອງຂໍ້ມູນທີ່ຖືກຕັ້ງຄ່າເປັນ 40 bit ສໍາລັບ 4 PXL mode ແລະ 148.5 MHz CDR ໂມງອ້າງອີງ.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ແລະ LANE3_CDR_REF_CLK ແມ່ນຂັບເຄື່ອນຈາກ PF_XCVR_REF_CLK ດ້ວຍ AF29, AF30 pins.
• EDID CLK_I pin ຄວນຂັບດ້ວຍໂມງ 150 MHz ດ້ວຍ CCC.
• R_RX_CLK_I, G_RX_CLK_I ແລະ B_RX_CLK_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_TX_CLK_R, LANE2_TX_CLK_R ແລະ LANE1_TX_CLK_R, ຕາມລໍາດັບ.
• R_RX_VALID_I, G_RX_VALID_I ແລະ B_RX_VALID_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_VAL, LANE2_RX_VAL ແລະ LANE1_RX_VAL, ຕາມລໍາດັບ.
• DATA_R_I, DATA_G_I ແລະ DATA_B_I ແມ່ນຂັບເຄື່ອນໂດຍ LANE3_RX_DATA, LANE2_RX_DATA ແລະ LANE1_RX_DATA, ຕາມລໍາດັບ.

ປະຫວັດການດັດແກ້ (ຖາມຄຳຖາມ)

ປະຫວັດການດັດແກ້ອະທິບາຍການປ່ຽນແປງທີ່ໄດ້ປະຕິບັດໃນເອກະສານ. ການ​ປ່ຽນ​ແປງ​ແມ່ນ​ໄດ້​ລະ​ບຸ​ໄວ້​ໂດຍ​ການ​ປັບ​ປຸງ​, ເລີ່ມ​ຕົ້ນ​ຈາກ​ການ​ພິມ​ເຜີຍ​ແຜ່​ໃນ​ປັດ​ຈຸ​ບັນ​ຫຼາຍ​ທີ່​ສຸດ​.

ຕາຕະລາງ 9-1. ປະຫວັດການດັດແກ້

ການທົບທວນ	ວັນທີ	ລາຍລະອຽດ
D	02/2025	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ C ຂອງເອກະສານ: ອັບເດດ HDMI RX IP ເວີຊັນ 5.4. ອັບເດດການແນະນຳທີ່ມີຄຸນສົມບັດ ແລະຄຸນສົມບັດທີ່ບໍ່ຮອງຮັບ. ເພີ່ມພາກສ່ວນອຸປະກອນແຫຼ່ງທົດສອບ. ອັບເດດຮູບ 3-1 ແລະຮູບ 3-3 ໃນພາກການຈັດຕັ້ງປະຕິບັດຮາດແວ. ເພີ່ມພາກສ່ວນພາລາມິເຕີການຕັ້ງຄ່າ. ປັບປຸງຕາຕະລາງ 4-2, ຕາຕະລາງ 4-4, ຕາຕະລາງ 4-5, ຕາຕະລາງ 4-6 ແລະຕາຕະລາງ 4-7 ໃນສ່ວນ Ports. ອັບເດດຮູບ 5-2 ໃນພາກ Testbench Simulation. ການປັບປຸງຕາຕະລາງ 7-1 ແລະຕາຕະລາງ 7-2 ໄດ້ເພີ່ມຕາຕະລາງ 7-3 ໃນສ່ວນການນໍາໃຊ້ຊັບພະຍາກອນ. ອັບເດດຮູບ 8-1, ຮູບ 8-2, ຮູບ 8-3 ແລະຮູບ 8-4 ໃນສ່ວນການເຊື່ອມໂຍງລະບົບ. ເພີ່ມອັດຕາຂໍ້ມູນແບບເຄື່ອນໄຫວດ້ວຍການອອກແບບ DRI example ໃນ System Integrationn ພາກ.
C	02/2023	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ C ຂອງເອກະສານ: ອັບເດດ HDMI RX IP ເວີຊັນ 5.2 ອັບເດດຄວາມລະອຽດທີ່ຮອງຮັບໃນໂຫມດສີ່ pixel ທົ່ວເອກະສານ ອັບເດດຮູບ 2-1
B	09/2022	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ B ຂອງເອກະສານ: ອັບເດດເອກະສານສຳລັບ v5.1 ປັບປຸງຕາຕະລາງ 4-2 ແລະຕາຕະລາງ 4-3
A	04/2022	ຕໍ່ໄປນີ້ແມ່ນບັນຊີລາຍຊື່ຂອງການປ່ຽນແປງໃນການແກ້ໄຂ A ຂອງເອກະສານ: ເອກະສານໄດ້ຖືກຍ້າຍໄປໃສ່ແມ່ແບບ Microchip ໝາຍເລກເອກະສານໄດ້ຖືກອັບເດດເປັນ DS50003298A ຈາກ 50200863 ອັບເດດພາກສ່ວນ TMDS Decoder ຕາຕະລາງປັບປຸງຕາຕະລາງ 4-2 ແລະຕາຕະລາງ 4-3  ອັບເດດຮູບ 5-3, ຮູບ 6-1, ຮູບ 6-2
2.0	—	ຕໍ່​ໄປ​ນີ້​ແມ່ນ​ສະ​ຫຼຸບ​ສັງ​ລວມ​ຂອງ​ການ​ປ່ຽນ​ແປງ​ທີ່​ເຮັດ​ໄດ້​ໃນ​ການ​ແກ້​ໄຂ​ນີ້​. ເພີ່ມຕາຕະລາງ 4-3 ອັບເດດຕາຕະລາງການນໍາໃຊ້ຊັບພະຍາກອນ
1.0	08/2021	ການແກ້ໄຂເບື້ອງຕົ້ນ.

ຮອງຮັບ Microchip FPGA
ກຸ່ມຜະລິດຕະພັນ Microchip FPGA ສະຫນັບສະຫນູນຜະລິດຕະພັນຂອງຕົນດ້ວຍການບໍລິການສະຫນັບສະຫນູນຕ່າງໆ, ລວມທັງການບໍລິການລູກຄ້າ, ສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າ, a webສະຖານທີ່, ແລະຫ້ອງການຂາຍທົ່ວໂລກ. ລູກຄ້າຖືກແນະນຳໃຫ້ເຂົ້າໄປເບິ່ງຊັບພະຍາກອນອອນໄລນ໌ຂອງ Microchip ກ່ອນທີ່ຈະຕິດຕໍ່ກັບຝ່າຍຊ່ວຍເຫຼືອ ເພາະມັນເປັນໄປໄດ້ຫຼາຍທີ່ຄຳຖາມຂອງເຂົາເຈົ້າໄດ້ຮັບຄຳຕອບແລ້ວ. ຕິດຕໍ່ສູນສະຫນັບສະຫນູນດ້ານວິຊາການໂດຍຜ່ານ webສະຖານທີ່ຢູ່ www.microchip.com/support. ກ່າວເຖິງໝາຍເລກອຸປະກອນ FPGA, ເລືອກໝວດໝູ່ກໍລະນີທີ່ເໝາະສົມ, ແລະອອກແບບການອັບໂຫລດ files ໃນຂະນະທີ່ສ້າງກໍລະນີສະຫນັບສະຫນູນດ້ານວິຊາການ. ຕິດຕໍ່ຝ່າຍບໍລິການລູກຄ້າສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ, ເຊັ່ນ: ລາຄາຜະລິດຕະພັນ, ການຍົກລະດັບຜະລິດຕະພັນ, ອັບເດດຂໍ້ມູນ, ສະຖານະການສັ່ງຊື້, ແລະການອະນຸຍາດ.

• ຈາກອາເມລິກາເໜືອ, ໂທ 800.262.1060
• ຈາກສ່ວນທີ່ເຫຼືອຂອງໂລກ, ໂທຫາ 650.318.4460
• ແຟັກ, ຈາກທຸກບ່ອນໃນໂລກ, 650.318.8044

ຂໍ້ມູນໄມໂຄຊິບ

ເຄື່ອງໝາຍການຄ້າ
ຊື່ ແລະໂລໂກ້ “Microchip”, ໂລໂກ້ “M”, ແລະຊື່, ໂລໂກ້, ແລະຍີ່ຫໍ້ອື່ນໆແມ່ນໄດ້ລົງທະບຽນ ແລະບໍ່ໄດ້ລົງທະບຽນເຄື່ອງໝາຍການຄ້າຂອງ Microchip Technology Incorporated ຫຼືບໍລິສັດສາຂາ ແລະ/ຫຼືບໍລິສັດຍ່ອຍຢູ່ໃນສະຫະລັດ ແລະ/ຫຼືປະເທດອື່ນໆ (“Microchip ເຄື່ອງໝາຍການຄ້າ”). ຂໍ້ມູນກ່ຽວກັບເຄື່ອງຫມາຍການຄ້າ Microchip ສາມາດພົບໄດ້ທີ່ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.

ISBN: 979-8-3371-0744-8

ປະກາດກົດໝາຍ
ສິ່ງພິມນີ້ ແລະຂໍ້ມູນໃນນີ້ອາດຈະຖືກໃຊ້ກັບຜະລິດຕະພັນໄມໂຄຊິບເທົ່ານັ້ນ, ລວມທັງການອອກແບບ, ທົດສອບ ແລະລວມຜະລິດຕະພັນໄມໂຄຊິບກັບແອັບພລິເຄຊັນຂອງເຈົ້າ. ການນໍາໃຊ້ຂໍ້ມູນນີ້ໃນລັກສະນະອື່ນໃດກໍ່ລະເມີດຂໍ້ກໍານົດເຫຼົ່ານີ້. ຂໍ້​ມູນ​ກ່ຽວ​ກັບ​ການ​ນໍາ​ໃຊ້​ອຸ​ປະ​ກອນ​ແມ່ນ​ສະ​ຫນອງ​ໃຫ້​ພຽງ​ແຕ່​ເພື່ອ​ຄວາມ​ສະ​ດວກ​ຂອງ​ທ່ານ​ແລະ​ອາດ​ຈະ​ຖືກ​ແທນ​ທີ່​ໂດຍ​ການ​ປັບ​ປຸງ​. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງທ່ານເພື່ອຮັບປະກັນວ່າຄໍາຮ້ອງສະຫມັກຂອງທ່ານຕອບສະຫນອງກັບສະເພາະຂອງທ່ານ. ຕິດຕໍ່ຫ້ອງການຂາຍ Microchip ທ້ອງຖິ່ນຂອງທ່ານສໍາລັບການສະຫນັບສະຫນູນເພີ່ມເຕີມຫຼື, ໄດ້ຮັບການສະຫນັບສະຫນູນເພີ່ມເຕີມທີ່ www.microchip.com/en-us/support/design-help/client-support-services.

ຂໍ້ມູນນີ້ແມ່ນສະໜອງໃຫ້ໂດຍໄມໂຄຣຊິບ “ຄື”. ໄມໂຄຣຊິບບໍ່ໄດ້ເປັນຕົວແທນ ຫຼືການຮັບປະກັນໃດໆ ​​ບໍ່ວ່າຈະເປັນການສະແດງອອກ ຫຼືໂດຍຫຍໍ້, ເປັນລາຍລັກອັກສອນ ຫຼືທາງປາກປາກ, ຕາມກົດໝາຍ ຫຼືໃນອີກອັນໜຶ່ງ, ກ່ຽວຂ້ອງກັບຂໍ້ມູນຮວມເຖິງຂໍ້ມູນແຕ່ບໍ່ຈຳກັດການກຳນົດໄວ້. ການບໍ່ລະເມີດ, ການຄ້າ, ແລະຄວາມສອດຄ່ອງເພື່ອຈຸດປະສົງສະເພາະ, ຫຼືການຮັບປະກັນທີ່ກ່ຽວຂ້ອງກັບເງື່ອນໄຂ, ຄຸນນະພາບ, ຫຼືການປະຕິບັດຂອງມັນ.
ໃນກໍລະນີໃດກໍ່ຕາມ, ໄມໂຄຣຊິບຈະຮັບຜິດຊອບຕໍ່ຄວາມຜິດທາງອ້ອມ, ພິເສດ, ລົງໂທດ, ບັງເອີນ, ຫຼືຜົນສະທ້ອນຕໍ່ການສູນເສຍ, ຄວາມເສຍຫາຍ, ຄ່າໃຊ້ຈ່າຍ, ຫຼືຄ່າໃຊ້ຈ່າຍໃດໆກໍຕາມທີ່ກ່ຽວຂ້ອງກັບສະພາບການປ່ຽນແປງ, ຫຼືໃນກໍລະນີໃດກໍ່ຕາມ. ໄມໂຄຣຊິບໄດ້ຮັບຄໍາແນະນໍາວ່າມີຄວາມເປັນໄປໄດ້ ຫຼືຄວາມເສຍຫາຍແມ່ນເປັນໄປໄດ້. ໃນຂອບເຂດທີ່ກົດໝາຍອະນຸຍາດສູງສຸດ, ຄວາມຮັບຜິດ ຊອບທັງໝົດຂອງໄມໂຄຣຊິບ ຕໍ່ກັບການຮຽກຮ້ອງທັງໝົດ ໃນທາງໃດກໍຕາມ ທີ່ກ່ຽວຂ້ອງກັບຂໍ້ມູນ ຫຼື ການໃຊ້ຂອງມັນຈະບໍ່ເກີນຈຳນວນຂອງຄ່າທຳນຽມ, ຖ້າມີ, ທັງໝົດທີ່ເຈົ້າມີຢູ່. ຂໍ້ມູນ.
ການນໍາໃຊ້ອຸປະກອນ Microchip ໃນການຊ່ວຍເຫຼືອຊີວິດແລະ / ຫຼືຄໍາຮ້ອງສະຫມັກຄວາມປອດໄພແມ່ນມີຄວາມສ່ຽງຂອງຜູ້ຊື້ທັງຫມົດ, ແລະຜູ້ຊື້ຕົກລົງທີ່ຈະປົກປ້ອງ, ຊົດເຊີຍແລະຖື Microchip ທີ່ບໍ່ມີອັນຕະລາຍຈາກຄວາມເສຍຫາຍ, ການຮຽກຮ້ອງ, ຟ້ອງ, ຫຼືຄ່າໃຊ້ຈ່າຍທີ່ເກີດຈາກການນໍາໃຊ້ດັ່ງກ່າວ. ບໍ່ມີໃບອະນຸຍາດຖືກຖ່າຍທອດ, ໂດຍທາງອ້ອມ ຫຼື ອື່ນໆ, ພາຍໃຕ້ສິດຊັບສິນທາງປັນຍາຂອງ Microchip ເວັ້ນເສຍແຕ່ໄດ້ລະບຸໄວ້ເປັນຢ່າງອື່ນ.

ຄຸນສົມບັດການປົກປ້ອງລະຫັດອຸປະກອນໄມໂຄຊິບ

ໃຫ້ສັງເກດລາຍລະອຽດຕໍ່ໄປນີ້ຂອງຄຸນສົມບັດປ້ອງກັນລະຫັດໃນຜະລິດຕະພັນໄມໂຄຊິບ:

• ຜະລິດຕະພັນ Microchip ຕອບສະໜອງໄດ້ສະເພາະໃນເອກະສານຂໍ້ມູນ Microchip ໂດຍສະເພາະ.
• ໄມໂຄຣຊິບເຊື່ອວ່າຜະລິດຕະພັນໃນຄອບຄົວຂອງມັນມີຄວາມປອດໄພເມື່ອໃຊ້ໃນລັກສະນະທີ່ຕັ້ງໃຈ, ພາຍໃນສະເພາະການໃຊ້ງານ ແລະພາຍໃຕ້ເງື່ອນໄຂປົກກະຕິ.
• ຄຸນຄ່າຂອງ Microchip ແລະປົກປ້ອງສິດທິຊັບສິນທາງປັນຍາຂອງມັນຢ່າງຮຸກຮານ. ຄວາມພະຍາຍາມທີ່ຈະລະເມີດລັກສະນະການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນ Microchip ແມ່ນຖືກຫ້າມຢ່າງເຂັ້ມງວດແລະອາດຈະລະເມີດກົດຫມາຍວ່າດ້ວຍ Digital Millennium Copyright Act.
• ທັງ Microchip ຫຼືຜູ້ຜະລິດ semiconductor ອື່ນໆສາມາດຮັບປະກັນຄວາມປອດໄພຂອງລະຫັດຂອງມັນ. ການປົກປ້ອງລະຫັດບໍ່ໄດ້ຫມາຍຄວາມວ່າພວກເຮົາກໍາລັງຮັບປະກັນວ່າຜະລິດຕະພັນແມ່ນ "ບໍ່ສາມາດທໍາລາຍໄດ້". ການປົກປ້ອງລະຫັດແມ່ນພັດທະນາຢ່າງຕໍ່ເນື່ອງ. Microchip ມຸ່ງຫມັ້ນທີ່ຈະປັບປຸງຄຸນສົມບັດການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນຂອງພວກເຮົາຢ່າງຕໍ່ເນື່ອງ.

© 2025 Microchip Technology Inc. ແລະບໍລິສັດຍ່ອຍຂອງມັນ

FAQ

• ຖາມ: ຂ້ອຍຈະອັບເດດຫຼັກ HDMI RX IP ແນວໃດ?
  A: ຫຼັກ IP ສາມາດອັບເດດຜ່ານຊອບແວ Libero SoC ຫຼືດາວໂຫຼດດ້ວຍຕົນເອງຈາກລາຍການ. ເມື່ອຕິດຕັ້ງຢູ່ໃນ Libero SoC ຊອບແວ IP Catalog, ມັນສາມາດຖືກຕັ້ງຄ່າ, ສ້າງ, ແລະທັນທີພາຍໃນ SmartDesign ສໍາລັບການລວມເຂົ້າໃນໂຄງການ.

ເອກະສານ / ຊັບພະຍາກອນ

MICROCHIP PolarFire FPGA ຕົວຮັບ HDMI ການໂຕ້ຕອບມັນຕິມີເດຍທີ່ມີຄວາມຄົມຊັດສູງ [pdf] ຄູ່ມືຜູ້ໃຊ້ PolarFire FPGA, PolarFire FPGA High Definition Multimedia Interface HDMI Receiver, High Definition Multimedia Interface HDMI Receiver, Multimedia Interface HDMI Receiver, Interface HDMI Receiver, HDMI Receiver

ເອກະສານອ້າງອີງ

• ຄູ່ມືຜູ້ໃຊ້