MICROCHIP PolarFire FPGA Kiolesura cha Ubora wa Juu cha Multimedia HDMI Kipokezi
Utangulizi (Uliza Swali)
IP ya kipokezi cha Kiolesura cha Ufafanuzi wa Juu cha Microchip (HDMI) kinaweza kutumia data ya video na upokeaji wa data ya pakiti za sauti iliyofafanuliwa katika vipimo vya kawaida vya HDMI. HDMI RX IP imeundwa mahususi kwa ajili ya vifaa vya PolarFire® FPGA na PolarFire System kwenye Chip (SoC) FPGA vinavyotumia HDMI 2.0 kwa maazimio ya hadi 1920 × 1080 saa 60 Hz katika modi ya pikseli moja na hadi 3840 × 2160 kwa 60 Hz katika hali ya pikseli nne. RX IP inaweza kutumia Kigunduzi cha Hot Plug (HPD) kwa ajili ya ufuatiliaji wa kuwasha au kuzima na kuchomoa au kuziba matukio ili kuonyesha mawasiliano kati ya chanzo cha HDMI na sinki ya HDMI.
Chanzo cha HDMI hutumia chaneli ya Data ya Kuonyesha (DDC) kusoma Data Iliyoongezwa ya Utambulisho wa Onyesho (EDID) ili kugundua usanidi na/au uwezo wa Sink. IP ya HDMI RX ina EDID iliyopangwa awali, ambayo chanzo cha HDMI kinaweza kusoma kupitia chaneli ya kawaida ya I2C. Visambaza data vya PolarFire FPGA na PolarFire SoC FPGA vinatumika pamoja na RX IP ili kuondoa data ya mfululizo katika data ya biti 10. Chaneli za data katika HDMI zinaruhusiwa kuwa na mgawanyiko mkubwa kati yao. IP ya HDMI RX huondoa utepe kati ya chaneli za data kwa kutumia First-In First-Out (FIFOs). IP hii hubadilisha data ya Mpito iliyopunguzwa ya Uwekaji Mawimbi ya Tofauti (TMDS) iliyopokelewa kutoka kwa chanzo cha HDMI kupitia kipitishi sauti hadi data ya pikseli 24-bit RGB, data ya sauti ya biti 24 na mawimbi ya udhibiti. Tokeni nne za udhibiti wa kawaida zilizobainishwa katika itifaki ya HDMI hutumika kusawazisha data kwa awamu wakati wa kuzima.
Muhtasari
Jedwali lifuatalo linatoa muhtasari wa sifa za IP za HDMI RX.
Jedwali 1. HDMI RX IP Tabia
| Toleo la Msingi | Mwongozo huu wa mtumiaji unaauni HDMI RX IP v5.4. |
| Familia za Vifaa Vinavyotumika |
|
| Mtiririko wa Zana Inayotumika | Inahitaji Libero® SoC v12.0 au matoleo ya baadaye. |
| Violesura Vinavyotumika | Violesura vinavyoungwa mkono na IP ya HDMI RX ni:
|
| Utoaji leseni | HDMI RX IP imetolewa na chaguzi mbili za leseni zifuatazo:
|
Vipengele
HDMI RX IP ina sifa zifuatazo:
- Inatumika kwa HDMI 2.0
- Inaauni Kina cha Rangi ya Biti 8, 10, 12 na 16
- Inaauni Miundo ya Rangi kama vile RGB, YUV 4:2:2 na YUV 4:4:4
- Inaauni Pikseli Moja au Nne kwa Ingizo la Saa
- Inaauni Maamuzi hadi 1920 ✕ 1080 kwa 60 Hz katika modi ya Pixel Moja na hadi 3840 ✕ 2160 kwa 60 Hz katika modi ya Pixel Nne.
- Hutambua Moto-Plug
- Inasaidia Mpango wa Kusimbua - TMDS
- Inaauni Ingizo la DVI
- Inaauni Idhaa ya Data ya Kuonyesha (DDC) na Idhaa ya Data Iliyoboreshwa ya Onyesho (E-DDC)
- Inaauni Kiolesura cha Video cha Native na AXI4 kwa Uhamisho wa Data ya Video
- Inaauni Kiolesura cha Sauti cha Asili na Mtiririko wa AXI4 kwa Uhamisho wa Data ya Sauti
Vipengele Visivyotumika
Vifuatavyo ni vipengele visivyotumika vya HDMI RX IP:
- Umbizo la rangi 4:2:0 halitumiki.
- Kiwango cha Juu cha Nguvu cha Juu (HDR) na Ulinzi wa Maudhui ya Dijiti wa Kiwango cha Juu cha Database (HDCP) hazitumiki.
- Kiwango cha Kuonyesha upya Kinachobadilika (VRR) na Hali ya Muda wa Kusubiri Chini ya Kiotomatiki (ALLM) hazitumiki.
- Vigezo vya Muda wa Mlalo ambavyo haviwezi kugawanywa na nne katika modi ya Pixel Nne havitumiki.
Maagizo ya Ufungaji
Msingi wa IP lazima usakinishwe kwenye Katalogi ya IP ya programu ya Libero® SoC kiotomatiki kupitia kipengele cha kusasisha Katalogi ya IP katika programu ya Libero SoC, au itapakuliwa mwenyewe kutoka kwenye katalogi. Pindi msingi wa IP unaposakinishwa katika Katalogi ya IP ya programu ya Libero SoC, husanidiwa, kuzalishwa na kuanzishwa ndani ya Usanifu Mahiri ili kujumuishwa katika mradi wa Libero.
Vifaa Vilivyojaribiwa (Uliza Swali)
Jedwali lifuatalo linaorodhesha vifaa vya chanzo vilivyojaribiwa.
Jedwali 1-1. Vifaa vya Vyanzo Vilivyojaribiwa
| Vifaa | Hali ya Pixel | Maazimio Yamejaribiwa | Kina cha Rangi (Bit) | Hali ya Rangi | Sauti |
| quantumdata™ M41h HDMI Analyzer | 1 | 720P 30 FPS, 720P 60 FPS na 1080P ramprogrammen 60 | 8 | RGB, YUV444 na YUV422 | Ndiyo |
| 1080P 30 FPS | 8, 10, 12 na 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS na 4K ramprogrammen 60 | 8 | |||
| 1080P 60 FPS | 8, 12 na 16 | ||||
| 4K 30 FPS | 8, 10, 12 na 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Ndiyo |
| 4 | 1080P 60 FPS na 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Ndiyo |
| 4 | 4K 30 FPS na 4K 60 FPS | ||||
| Kijaribu cha Astro VA-1844A HDMI® | 1 | 720P 30 FPS, 720P 60 FPS na 1080P ramprogrammen 60 | 8 | RGB, YUV444 na YUV422 | Ndiyo |
| 1080P 30 FPS | 8, 10, 12 na 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS na 4K ramprogrammen 30 | 8 | |||
| 1080P 30 FPS | 8, 12 na 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 Kit | 1 | 1080P 30 FPS | 8 | RGB | Hapana |
| 4 | 4K 60 FPS |
Usanidi wa IP ya HDMI RX (Uliza Swali)
Sehemu hii inatoa nyongezaview ya kiolesura cha HDMI RX IP Configurator na vipengele vyake. Kisanidi cha IP cha HDMI RX hutoa kiolesura cha picha ili kusanidi msingi wa HDMI RX. Kisanidi hiki humruhusu mtumiaji kuchagua vigezo kama vile Idadi ya Pixels, Idadi ya chaneli za sauti, Kiolesura cha Video, Kiolesura cha Sauti, SCRAMBLER, Kina cha Rangi, Umbizo la Rangi, Testbench na Leseni. Kiolesura cha Kisanidi kinajumuisha menyu kunjuzi na chaguzi za kubinafsisha mipangilio. Mipangilio muhimu imeelezewa katika Jedwali 4-1. Kielelezo kifuatacho kinatoa maelezo ya kina view ya kiolesura cha HDMI RX IP Configurator.
Kielelezo 2-1. Kisanidi cha IP cha HDMI RX
Kiolesura pia kinajumuisha vitufe vya Sawa na Ghairi ili kuthibitisha au kutupa usanidi.
Utekelezaji wa Vifaa (Uliza Swali)
Takwimu zifuatazo zinaelezea kiolesura cha HDMI RX IP na transceiver (XCVR).
Kielelezo 3-1. Mchoro wa Kuzuia HDMI RX
Kielelezo 3-2. Mchoro wa Kina wa Mpokeaji
HDMI RX inajumuisha s tatutages:
- Kipanganishi cha awamu husawazisha data sambamba kwa heshima na udhibiti wa mipaka ya tokeni kwa kutumia mtelezo wa kipenyo cha mpito.
- Kisimbuaji cha TMDS hubadilisha data iliyosimbwa 10-bit kuwa data ya pikseli 8-bit za video, data ya pakiti ya sauti ya biti 4 na mawimbi ya udhibiti wa biti 2.
- FIFOs huondoa mshororo kati ya saa za njia za R, G na B.
Awamu Aligner (Uliza Swali)
Data ya sambamba ya biti 10 kutoka kwa XCVR haiambatanishwi kila wakati kwa heshima na mipaka ya maneno iliyosimbwa ya TMDS. Data sambamba inahitaji kubadilishwa kidogo na kupangiliwa ili kusimbua data. Ulinganishaji wa awamu hupanga data inayoingia sambamba na mipaka ya maneno kwa kutumia kipengele cha kuteleza kidogo katika XCVR. XCVR katika modi ya Per-Monitor DPI Awareness (PMA) inaruhusu kipengele cha kuteleza kidogo, ambapo hurekebisha upatanishi wa neno lililoondolewa 10-bit kwa biti-1. Kila wakati, baada ya kurekebisha neno la 10-bit kwa nafasi 1 ya kuteleza, inalinganishwa na ishara zozote nne za udhibiti wa itifaki ya HDMI ili kufunga nafasi wakati wa kudhibiti. Neno la 10-bit limepangwa kwa usahihi na kuchukuliwa kuwa halali kwa sekunde inayofuatatages. Kila chaneli ya rangi ina mpangilio wake wa awamu, avkodare ya TMDS huanza kusimbua tu wakati viambatanisho vyote vya awamu vimefungwa ili kusahihisha mipaka ya maneno.
Kisimbuaji cha TMDS (Uliza Swali)
Kisimbuaji cha TMDS husimbua kipokezi cha biti 10 kutoka kwa kipitisha data hadi kwenye data ya pikseli 8 katika kipindi cha video. HSYNC, VSYNC na PACKET HEADER huzalishwa katika kipindi cha udhibiti kutoka kwa data ya 10-bit ya bluu ya channel. Data ya pakiti ya sauti imesimbuliwa hadi kwenye chaneli ya R na G kila moja ikiwa na biti nne. Kisimbuaji cha TMDS cha kila chaneli hufanya kazi kwa saa yake yenyewe. Kwa hivyo, inaweza kuwa na skew fulani kati ya chaneli.
Idhaa hadi Kituo cha De-Skew (Uliza Swali)
Mantiki ya msingi ya FIFO ya de-skew inatumika kuondoa utepe kati ya chaneli. Kila kituo hupokea mawimbi halali kutoka kwa vitengo vya upangaji wa awamu ili kuashiria ikiwa data inayoingia ya biti 10 kutoka kwa mpangilio wa awamu ni sahihi. Iwapo vituo vyote ni halali (vimepata upatanishi wa awamu), moduli ya FIFO itaanza kupitisha data kupitia moduli ya FIFO kwa kutumia kuwezesha mawimbi ya kusoma na kuandika (kuendelea kuandika na kusoma nje). Tokeni ya udhibiti inapogunduliwa katika matokeo yoyote ya FIFO, mtiririko wa kusoma nje unasimamishwa, na alama iliyogunduliwa inatolewa ili kuonyesha kuwasili kwa alama fulani katika mtiririko wa video. Mtiririko uliosomwa huanza tena wakati alama hii imefika kwenye chaneli zote tatu. Matokeo yake, skew husika huondolewa. FIFO za saa mbili husawazisha mitiririko yote mitatu ya data kwenye saa ya chaneli ya buluu ili kuondoa utepe husika. Kielelezo kifuatacho kinaelezea njia ya kuelekeza mbinu ya de-skew.
Kielelezo 3-3. Idhaa hadi Channel De-Skew
DDC (Uliza Swali)
DDC ni chaneli ya mawasiliano kulingana na vipimo vya basi vya I2C. Chanzo hutumia amri za I2C kusoma habari kutoka kwa E-EDID ya sinki na anwani ya mtumwa. HDMI RX IP hutumia EDID iliyofafanuliwa awali yenye mwonekano mwingi inayoauni maazimio hadi 1920 ✕ 1080 saa 60 Hz katika modi ya Pixel Moja na hadi 3840 ✕ 2160 katika 60 Hz katika modi ya Pixel Nne.
EDID inawakilisha jina la onyesho kama onyesho la Microchip HDMI.
Vigezo vya HDMI RX na Ishara za Kiolesura (Uliza Swali)
Sehemu hii inajadili vigezo katika kisanidi cha HDMI RX GUI na ishara za I/O.
Vigezo vya Usanidi (Uliza Swali)
Jedwali lifuatalo linaorodhesha vigezo vya usanidi katika IP ya HDMI RX.
Jedwali 4-1. Vigezo vya Usanidi
| Jina la Kigezo | Maelezo |
| Umbizo la Rangi | Inafafanua nafasi ya rangi. Inaauni umbizo la rangi zifuatazo:
|
| Kina cha Rangi | Hubainisha idadi ya biti kwa kila sehemu ya rangi. Inaauni biti 8, 10, 12 na 16 kwa kila sehemu. |
| Idadi ya Pixels | Inaonyesha idadi ya saizi kwa kila ingizo la saa:
|
| SCRAMBLER | Usaidizi wa azimio la 4K kwa fremu 60 kwa sekunde:
|
| Idadi ya vituo vya sauti | Inaauni idadi ya vituo vya sauti:
|
| Maingiliano ya Video | Mtiririko wa asili na wa AXI |
| Kiolesura cha Sauti | Mtiririko wa asili na wa AXI |
| Benchi la mtihani | Inaruhusu uteuzi wa mazingira ya benchi ya majaribio. Inasaidia chaguzi zifuatazo za benchi la majaribio:
|
| Leseni | Inabainisha aina ya leseni. Hutoa chaguzi mbili za leseni zifuatazo:
|
Bandari (Uliza Swali)
Jedwali lifuatalo linaorodhesha njia za kuingiza na kutoa za HDMI RX IP kwa kiolesura cha Native wakati Umbizo la Rangi ni RGB.
Jedwali 4-2. Ingizo na Pato la Kiolesura Asilia
| Jina la Ishara | Mwelekeo | Upana (Biti) | Maelezo |
| WEKA UPYA_N_I | Ingizo | 1 | Amilifu-chini Asynchronous mawimbi ya kuweka upya |
| R_RX_CLK_I | Ingizo | 1 | Saa sambamba ya kituo cha "R" kutoka XCVR |
| G_RX_CLK_I | Ingizo | 1 | Saa sambamba ya kituo cha "G" kutoka XCVR |
| B_RX_CLK_I | Ingizo | 1 | Saa sambamba ya kituo cha "B" kutoka XCVR |
| EDID_RESET_N_I | Ingizo | 1 | Amilifu-chini asynchronous edid kuweka upya mawimbi |
| R_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sawia ya kituo "R". |
| G_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya kituo cha "G". |
| B_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sawia ya kituo "B". |
| Jina la Ishara | Mwelekeo | Upana (Biti) | Maelezo |
| DATA_R_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sawia ya kituo cha "R" kutoka XCVR |
| DATA_G_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sawia ya kituo cha "G" kutoka XCVR |
| DATA_B_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sawia ya kituo "B" kutoka XCVR |
| SCL_I | Ingizo | 1 | I2C ingizo la saa ya mfululizo ya DDC |
| HPD_I | Ingizo | 1 | Plagi moto hugundua mawimbi ya pembejeo. Chanzo kimeunganishwa kwa kuzama mawimbi ya HPD inapaswa kuwa ya juu. |
| SDA_I | Ingizo | 1 | I2C data mfululizo pembejeo kwa DDC |
| EDID_CLK_I | Ingizo | 1 | Saa ya mfumo kwa moduli ya I2C |
| BIT_SLIP_R_O | Pato | 1 | Ishara ya kuteleza kidogo kwa chaneli ya "R" ya kipitishi sauti |
| BIT_SLIP_G_O | Pato | 1 | Ishara ya kuteleza kidogo kwa chaneli ya "G" ya kipitisha data |
| BIT_SLIP_B_O | Pato | 1 | Ishara ya kuteleza kidogo kwa chaneli ya "B" ya kipitishi sauti |
| VIDEO_DATA_VALID_O | Pato | 1 | Data ya video towe halali |
| AUDIO_DATA_VALID_O | Pato | 1 | Toleo halali la data ya sauti |
| H_SYNC_O | Pato | 1 | mapigo ya usawazishaji mlalo |
| V_SYNC_O | Pato | 1 | mapigo ya usawazishaji wima yanayotumika |
| R_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "R" iliyotengwa |
| G_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "G" iliyosimbuliwa |
| B_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "B" iliyotengwa |
| SDA_O | Pato | 1 | Data ya mfululizo ya I2C ya DDC |
| HPD_O | Pato | 1 | Plagi moto hugundua ishara ya pato |
| ACR_CTS_O | Pato | 20 | Mzunguko wa Kukuza Upya wa Saa ya Sauti Timestamp thamani |
| ACR_N_O | Pato | 20 | Kigezo cha Kuongeza Upya wa Saa ya Sauti (N). |
| ACR_VALID_O | Pato | 1 | Ishara halali ya Kuzalisha Saa ya Sauti |
| AUDIO_SAMPLE_CH1_O | Pato | 24 | Sauti ya Channel 1 sampdata le |
| AUDIO_SAMPLE_CH2_O | Pato | 24 | Sauti ya Channel 2 sampdata le |
| AUDIO_SAMPLE_CH3_O | Pato | 24 | Sauti ya Channel 3 sampdata le |
| AUDIO_SAMPLE_CH4_O | Pato | 24 | Sauti ya Channel 4 sampdata le |
| AUDIO_SAMPLE_CH5_O | Pato | 24 | Sauti ya Channel 5 sampdata le |
| AUDIO_SAMPLE_CH6_O | Pato | 24 | Sauti ya Channel 6 sampdata le |
| AUDIO_SAMPLE_CH7_O | Pato | 24 | Sauti ya Channel 7 sampdata le |
| AUDIO_SAMPLE_CH8_O | Pato | 24 | Sauti ya Channel 8 sampdata le |
| HDMI_DVI_MODE_O | Pato | 1 | Ifuatayo ni njia mbili:
|
Jedwali lifuatalo linaelezea njia za kuingiza na kutoa za HDMI RX IP kwa Kiolesura cha Video cha Mtiririko cha AXI4.
Jedwali 4-3. Lango za Kuingiza na Kutoa za Kiolesura cha Video cha Mtiririko cha AXI4
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| TDATA_O | Pato | IDADI YA PIXELS ✕ Urefu wa Rangi ✕ Biti 3 | Data ya pato la video [R, G, B] |
| TVALID_O | Pato | 1 | Video ya pato ni halali |
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| TLAST_O | Pato | 1 | Ishara ya mwisho ya fremu ya pato |
| TUSER_O | Pato | 3 |
|
| TSTRB_O | Pato | 3 | Pato video strobe |
| TKEEP_O | Pato | 3 | Hifadhi data ya video |
Jedwali lifuatalo linaelezea njia za kuingiza na kutoa za HDMI RX IP kwa Kiolesura cha Sauti cha Mtiririko cha AXI4.
Jedwali 4-4. Lango za Kuingiza na Kutoa za Kiolesura cha Sauti cha Mtiririko wa AXI4
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| AUDIO_TDATA_O | Pato | 24 | Toa data ya sauti |
| AUDIO_TID_O | Pato | 3 | Toa kituo cha sauti |
| AUDIO_TVALID_O | Pato | 1 | Toe sauti ishara halali |
Jedwali lifuatalo linaorodhesha milango ya kuingiza na kutoa ya HDMI RX IP kwa kiolesura cha Native wakati Umbizo la Rangi ni YUV444.
Jedwali 4-5. Ingizo na Pato la Kiolesura Asilia
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| WEKA UPYA_N_I | Ingizo | 1 | Amilifu-chini Asynchronous mawimbi ya kuweka upya |
| LANE3_RX_CLK_I | Ingizo | 1 | Saa sambamba ya chaneli ya Lane 3 kutoka XCVR |
| LANE2_RX_CLK_I | Ingizo | 1 | Saa sambamba ya chaneli ya Lane 2 kutoka XCVR |
| LANE1_RX_CLK_I | Ingizo | 1 | Saa sambamba ya chaneli ya Lane 1 kutoka XCVR |
| EDID_RESET_N_I | Ingizo | 1 | Amilifu-chini asynchronous edid kuweka upya mawimbi |
| LANE3_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya Lane 3 |
| LANE2_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya Lane 2 |
| LANE1_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya Lane 1 |
| DATA_LANE3_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sambamba ya Lane 3 kutoka XCVR |
| DATA_LANE2_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sambamba ya Lane 2 kutoka XCVR |
| DATA_LANE1_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sambamba ya Lane 1 kutoka XCVR |
| SCL_I | Ingizo | 1 | I2C ingizo la saa ya mfululizo ya DDC |
| HPD_I | Ingizo | 1 | Plagi moto hugundua mawimbi ya pembejeo. Chanzo kimeunganishwa kwa kuzama mawimbi ya HPD inapaswa kuwa ya juu. |
| SDA_I | Ingizo | 1 | I2C data mfululizo pembejeo kwa DDC |
| EDID_CLK_I | Ingizo | 1 | Saa ya mfumo kwa moduli ya I2C |
| BIT_SLIP_LANE3_O | Pato | 1 | Ishara ya kuteleza kidogo kwa Njia ya 3 ya kipitishi sauti |
| BIT_SLIP_LANE2_O | Pato | 1 | Ishara ya kuteleza kidogo kwa Njia ya 2 ya kipitishi sauti |
| BIT_SLIP_LANE1_O | Pato | 1 | Ishara ya kuteleza kidogo kwa Njia ya 1 ya kipitishi sauti |
| VIDEO_DATA_VALID_O | Pato | 1 | Data ya video towe halali |
| AUDIO_DATA_VALID_O | Pato | 1 | Toleo halali la data ya sauti |
| H_SYNC_O | Pato | 1 | mapigo ya usawazishaji mlalo |
| V_SYNC_O | Pato | 1 | mapigo ya usawazishaji wima yanayotumika |
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| Y_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "Y" iliyotengwa |
| Cb_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "Cb" iliyosimbuliwa |
| Cr_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "Cr" iliyosimbuliwa |
| SDA_O | Pato | 1 | Data ya mfululizo ya I2C ya DDC |
| HPD_O | Pato | 1 | Plagi moto hugundua ishara ya pato |
| ACR_CTS_O | Pato | 20 | Muda wa Mzunguko wa Kuzalisha upya Saa ya Sautiamp thamani |
| ACR_N_O | Pato | 20 | Kigezo cha Kuongeza Upya wa Saa ya Sauti (N). |
| ACR_VALID_O | Pato | 1 | Ishara halali ya Kuzalisha Saa ya Sauti |
| AUDIO_SAMPLE_CH1_O | Pato | 24 | Sauti ya Channel 1 sampdata le |
| AUDIO_SAMPLE_CH2_O | Pato | 24 | Sauti ya Channel 2 sampdata le |
| AUDIO_SAMPLE_CH3_O | Pato | 24 | Sauti ya Channel 3 sampdata le |
| AUDIO_SAMPLE_CH4_O | Pato | 24 | Sauti ya Channel 4 sampdata le |
| AUDIO_SAMPLE_CH5_O | Pato | 24 | Sauti ya Channel 5 sampdata le |
| AUDIO_SAMPLE_CH6_O | Pato | 24 | Sauti ya Channel 6 sampdata le |
| AUDIO_SAMPLE_CH7_O | Pato | 24 | Sauti ya Channel 7 sampdata le |
| AUDIO_SAMPLE_CH8_O | Pato | 24 | Sauti ya Channel 8 sampdata le |
Jedwali lifuatalo linaorodhesha milango ya kuingiza na kutoa ya HDMI RX IP kwa kiolesura cha Native wakati Umbizo la Rangi ni YUV422.
Jedwali 4-6. Ingizo na Pato la Kiolesura Asilia
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| WEKA UPYA_N_I | Ingizo | 1 | Amilifu-chini Asynchronous mawimbi ya kuweka upya |
| LANE3_RX_CLK_I | Ingizo | 1 | Saa sambamba ya chaneli ya Lane 3 kutoka XCVR |
| LANE2_RX_CLK_I | Ingizo | 1 | Saa sambamba ya chaneli ya Lane 2 kutoka XCVR |
| LANE1_RX_CLK_I | Ingizo | 1 | Saa sambamba ya chaneli ya Lane 1 kutoka XCVR |
| EDID_RESET_N_I | Ingizo | 1 | Amilifu-chini asynchronous edid kuweka upya mawimbi |
| LANE3_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya Lane 3 |
| LANE2_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya Lane 2 |
| LANE1_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya Lane 1 |
| DATA_LANE3_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sambamba ya Lane 3 kutoka XCVR |
| DATA_LANE2_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sambamba ya Lane 2 kutoka XCVR |
| DATA_LANE1_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sambamba ya Lane 1 kutoka XCVR |
| SCL_I | Ingizo | 1 | I2C ingizo la saa ya mfululizo ya DDC |
| HPD_I | Ingizo | 1 | Plagi moto hugundua mawimbi ya pembejeo. Chanzo kimeunganishwa kwa kuzama mawimbi ya HPD inapaswa kuwa ya juu. |
| SDA_I | Ingizo | 1 | I2C data mfululizo pembejeo kwa DDC |
| EDID_CLK_I | Ingizo | 1 | Saa ya mfumo kwa moduli ya I2C |
| BIT_SLIP_LANE3_O | Pato | 1 | Ishara ya kuteleza kidogo kwa Njia ya 3 ya kipitishi sauti |
| BIT_SLIP_LANE2_O | Pato | 1 | Ishara ya kuteleza kidogo kwa Njia ya 2 ya kipitishi sauti |
| BIT_SLIP_LANE1_O | Pato | 1 | Ishara ya kuteleza kidogo kwa Njia ya 1 ya kipitishi sauti |
| VIDEO_DATA_VALID_O | Pato | 1 | Data ya video towe halali |
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| AUDIO_DATA_VALID_O | Pato | 1 | Toleo halali la data ya sauti |
| H_SYNC_O | Pato | 1 | mapigo ya usawazishaji mlalo |
| V_SYNC_O | Pato | 1 | mapigo ya usawazishaji wima yanayotumika |
| Y_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "Y" iliyotengwa |
| C_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "C" iliyosimbuliwa |
| SDA_O | Pato | 1 | Data ya mfululizo ya I2C ya DDC |
| HPD_O | Pato | 1 | Plagi moto hugundua ishara ya pato |
| ACR_CTS_O | Pato | 20 | Muda wa Mzunguko wa Kuzalisha upya Saa ya Sautiamp thamani |
| ACR_N_O | Pato | 20 | Kigezo cha Kuongeza Upya wa Saa ya Sauti (N). |
| ACR_VALID_O | Pato | 1 | Ishara halali ya Kuzalisha Saa ya Sauti |
| AUDIO_SAMPLE_CH1_O | Pato | 24 | Sauti ya Channel 1 sampdata le |
| AUDIO_SAMPLE_CH2_O | Pato | 24 | Sauti ya Channel 2 sampdata le |
| AUDIO_SAMPLE_CH3_O | Pato | 24 | Sauti ya Channel 3 sampdata le |
| AUDIO_SAMPLE_CH4_O | Pato | 24 | Sauti ya Channel 4 sampdata le |
| AUDIO_SAMPLE_CH5_O | Pato | 24 | Sauti ya Channel 5 sampdata le |
| AUDIO_SAMPLE_CH6_O | Pato | 24 | Sauti ya Channel 6 sampdata le |
| AUDIO_SAMPLE_CH7_O | Pato | 24 | Sauti ya Channel 7 sampdata le |
| AUDIO_SAMPLE_CH8_O | Pato | 24 | Sauti ya Channel 8 sampdata le |
Jedwali lifuatalo linaorodhesha milango ya kuingiza na kutoa ya HDMI RX IP kwa kiolesura cha Native wakati SCRAMBLER Imewashwa.
Jedwali 4-7. Ingizo na Pato la Kiolesura Asilia
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| WEKA UPYA_N_I | Ingizo | 1 | Amilifu-chini Asynchronous mawimbi ya kuweka upya |
| R_RX_CLK_I | Ingizo | 1 | Saa sambamba ya kituo cha "R" kutoka XCVR |
| G_RX_CLK_I | Ingizo | 1 | Saa sambamba ya kituo cha "G" kutoka XCVR |
| B_RX_CLK_I | Ingizo | 1 | Saa sambamba ya kituo cha "B" kutoka XCVR |
| EDID_RESET_N_I | Ingizo | 1 | Amilifu-chini asynchronous edid kuweka upya mawimbi |
| HDMI_CABLE_CLK_I | Ingizo | 1 | Saa ya kebo kutoka kwa chanzo cha HDMI |
| R_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sawia ya kituo "R". |
| G_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sambamba ya kituo cha "G". |
| B_RX_VALID_I | Ingizo | 1 | Mawimbi sahihi kutoka kwa XCVR kwa data sawia ya kituo "B". |
| DATA_R_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sawia ya kituo cha "R" kutoka XCVR |
| DATA_G_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sawia ya kituo cha "G" kutoka XCVR |
| DATA_B_I | Ingizo | IDADI YA PIXELS ✕ biti 10 | Imepokea data sawia ya kituo "B" kutoka XCVR |
| SCL_I | Ingizo | 1 | I2C ingizo la saa ya mfululizo ya DDC |
| HPD_I | Ingizo | 1 | Plagi moto hugundua mawimbi ya pembejeo. Chanzo kinaunganishwa na kuzama, na ishara ya HPD inapaswa kuwa ya juu. |
| SDA_I | Ingizo | 1 | I2C data mfululizo pembejeo kwa DDC |
| EDID_CLK_I | Ingizo | 1 | Saa ya mfumo kwa moduli ya I2C |
| BIT_SLIP_R_O | Pato | 1 | Ishara ya kuteleza kidogo kwa chaneli ya "R" ya kipitishi sauti |
| BIT_SLIP_G_O | Pato | 1 | Ishara ya kuteleza kidogo kwa chaneli ya "G" ya kipitisha data |
| Jina la bandari | Mwelekeo | Upana (Biti) | Maelezo |
| BIT_SLIP_B_O | Pato | 1 | Ishara ya kuteleza kidogo kwa chaneli ya "B" ya kipitishi sauti |
| VIDEO_DATA_VALID_O | Pato | 1 | Data ya video towe halali |
| AUDIO_DATA_VALID_O | Pato1 | 1 | Toleo halali la data ya sauti |
| H_SYNC_O | Pato | 1 | mapigo ya usawazishaji mlalo |
| V_SYNC_O | Pato | 1 | mapigo ya usawazishaji wima yanayotumika |
| DATA_ RATE_O | Pato | 16 | Kiwango cha data cha RX. Zifuatazo ni maadili ya kiwango cha data:
|
| R_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "R" iliyotengwa |
| G_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "G" iliyosimbuliwa |
| B_O | Pato | IDADI YA PIXELS ✕ Biti za Kina cha Rangi | Data ya "B" iliyotengwa |
| SDA_O | Pato | 1 | Data ya mfululizo ya I2C ya DDC |
| HPD_O | Pato | 1 | Plagi moto hugundua ishara ya pato |
| ACR_CTS_O | Pato | 20 | Muda wa Mzunguko wa Kuzalisha upya Saa ya Sautiamp thamani |
| ACR_N_O | Pato | 20 | Kigezo cha Kuongeza Upya wa Saa ya Sauti (N). |
| ACR_VALID_O | Pato | 1 | Ishara halali ya Kuzalisha Saa ya Sauti |
| AUDIO_SAMPLE_CH1_O | Pato | 24 | Sauti ya Channel 1 sampdata le |
| AUDIO_SAMPLE_CH2_O | Pato | 24 | Sauti ya Channel 2 sampdata le |
| AUDIO_SAMPLE_CH3_O | Pato | 24 | Sauti ya Channel 3 sampdata le |
| AUDIO_SAMPLE_CH4_O | Pato | 24 | Sauti ya Channel 4 sampdata le |
| AUDIO_SAMPLE_CH5_O | Pato | 24 | Sauti ya Channel 5 sampdata le |
| AUDIO_SAMPLE_CH6_O | Pato | 24 | Sauti ya Channel 6 sampdata le |
| AUDIO_SAMPLE_CH7_O | Pato | 24 | Sauti ya Channel 7 sampdata le |
| AUDIO_SAMPLE_CH8_O | Pato | 24 | Sauti ya Channel 8 sampdata le |
Uigaji wa Testbench (Uliza Swali)
Testbench hutolewa ili kuangalia utendakazi wa msingi wa HDMI RX. Testbench hufanya kazi katika Kiolesura cha Asilia wakati idadi ya saizi ni moja.
Ili kuiga msingi kwa kutumia testbench, fanya hatua zifuatazo:
- Katika dirisha la Mtiririko wa Kubuni, panua Unda Muundo.
- Bofya kulia Unda SmartDesign Testbench, kisha ubofye Run, kama inavyoonyeshwa kwenye takwimu ifuatayo.
Kielelezo 5-1. Kuunda Testbench ya SmartDesign
- Ingiza jina la SmartDesign testbench, kisha ubofye Sawa.
Kielelezo 5-2. Kumtaja SmartDesign Testbench
SmartDesign testbench imeundwa, na turubai inaonekana upande wa kulia wa kidirisha cha Mtiririko wa Muundo. - Nenda kwenye Katalogi ya Libero® SoC, chagua View > Windows > Katalogi ya IP, na kisha upanue Suluhu-Video. Bofya mara mbili HDMI RX IP (v5.4.0) na kisha ubofye Sawa.
- Chagua milango yote, bofya kulia na uchague Pandisha hadi Kiwango cha Juu.
- Kwenye upau wa zana wa SmartDesign, bofya Tengeneza Kipengele.
- Kwenye kichupo cha Utawala wa Kichocheo, bofya-kulia HDMI_RX_TB testbench file, na kisha ubofye Iga Usanifu wa Awali > Fungua Kwa Kuingiliana.
Zana ya ModelSim® inafungua na testbench, kama inavyoonyeshwa kwenye takwimu ifuatayo.
Kielelezo 5-3. Chombo cha ModelSim na HDMI RX Testbench File
Muhimu: If simulation imekatizwa kwa sababu ya kikomo cha wakati wa kukimbia kilichoainishwa kwenye DO file, tumia run -all amri kukamilisha simulation.
Leseni (Uliza Swali)
HDMI RX IP imetolewa na chaguzi mbili za leseni zifuatazo:
- Imesimbwa kwa njia fiche: Msimbo kamili wa RTL uliosimbwa umetolewa kwa msingi. Inapatikana bila malipo na leseni yoyote ya Libero, kuwezesha msingi kuthibitishwa na SmartDesign. Unaweza kutekeleza Uigaji, Usanisi, Mpangilio, na kupanga silikoni ya FPGA kwa kutumia muundo wa Libero.
- RTL: Msimbo kamili wa chanzo wa RTL ni leseni imefungwa, ambayo inahitaji kununuliwa tofauti.
Matokeo ya Uigaji (Uliza Swali)
Mchoro ufuatao wa saa wa HDMI RX IP unaonyesha data ya video na kudhibiti vipindi vya data.
Kielelezo 6-1. Data ya Video
Mchoro ufuatao unaonyesha matokeo ya hsync na vsync kwa pembejeo za data za udhibiti zinazolingana.
Kielelezo 6-2. Usawazishaji wa Mlalo na Alama za Usawazishaji Wima
Mchoro ufuatao unaonyesha sehemu ya EDID.
Kielelezo 6-3. Ishara za EDID
Matumizi ya Rasilimali (Uliza Swali)
HDMI RX IP inatekelezwa katika PolarFire® FPGA (MPF300T – 1FCG1152I Package). Jedwali lifuatalo linaorodhesha rasilimali zinazotumiwa wakati Idadi ya Pikseli = pikseli 1.
Jedwali 7-1. Utumiaji wa Rasilimali kwa Modi 1 ya Pixel
| Umbizo la Rangi | Kina cha Rangi | SCRAMBLER | Kitambaa 4LUT | Kitambaa DFF | Kiolesura cha 4LUT | Kiolesura cha DFF | USRAM (64×12) | LSRAM (k20k) |
| RGB | 8 | Zima | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Zima | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Zima | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Zima | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Zima | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Zima | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Zima | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Zima | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Zima | 1585 | 1327 | 492 | 492 | 14 | 9 |
Jedwali lifuatalo linaorodhesha rasilimali zinazotumiwa wakati Idadi ya Pixels = pikseli 4.
Jedwali 7-2. Utumiaji wa Rasilimali kwa Modi 4 ya Pixel
| Umbizo la Rangi | Kina cha Rangi | SCRAMBLER | Kitambaa 4LUT | Kitambaa DFF | Kiolesura cha 4LUT | Kiolesura cha DFF | USRAM (64×12) | LSRAM (k20k) |
| RGB | 8 | Zima | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Zima | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Zima | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Wezesha | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Wezesha | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Wezesha | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Zima | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Zima | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Zima | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Zima | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Jedwali lifuatalo linaorodhesha rasilimali zinazotumiwa wakati Idadi ya Pixels = pikseli 4 na SCRAMBLER imewashwa.
Jedwali 7-3. Utumiaji wa Rasilimali kwa Modi ya Pixel 4 na SCRAMBLER Umewashwa
| Umbizo la Rangi | Kina cha Rangi | SCRAMBLER | Kitambaa 4LUT | Kitambaa DFF | Kiolesura cha 4LUT | Kiolesura cha DFF | USRAM (64×12) | LSRAM (k20k) |
| RGB | 8 | Wezesha | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Wezesha | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Wezesha | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Ujumuishaji wa Mfumo (Uliza Swali)
Sehemu hii inaonyesha jinsi ya kuunganisha IP katika muundo wa Libero.
Jedwali lifuatalo linaorodhesha usanidi wa PF XCVR, PF TX PLL na PF CCC inayohitajika kwa maazimio tofauti na upana wa biti.
Jedwali 8-1. Usanidi wa PF XCVR, PF TX PLL na PF CCC
| Azimio | Upana Kidogo | Usanidi wa PF XCVR | PEDI ZA SAA ZA CDR REF | Usanidi wa PF CCC | |||
| Kiwango cha data cha RX | RX CDR Ref Saa Frequency | Upana wa Kitambaa cha RX PCS | Masafa ya Kuingiza | Mzunguko wa Pato | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sampmuundo wa 1: Inaposanidiwa katika Kina cha Rangi = 8-bit na Idadi ya Pixels = modi ya Pixel 1, inaonyeshwa kwenye takwimu ifuatayo.
Kielelezo 8-1. HDMI RX Sampmuundo wa 1
Kwa mfanoample, katika usanidi wa 8-bit, vifaa vifuatavyo ni sehemu ya muundo:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) imesanidiwa kwa ajili ya TX na RX mode kamili ya duplex. Kiwango cha data cha RX cha 1485 Mbps katika hali ya PMA, huku upana wa data ukisanidiwa kuwa biti 10 kwa modi 1 ya PXL na saa ya marejeleo ya 148.5 MHz CDR. Kiwango cha data cha TX cha 1485 Mbps katika modi ya PMA, huku upana wa data ukiwekwa kuwa biti 10 na kipengele cha 4 cha mgawanyiko wa saa.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK na LANE3_CDR_REF_CLK zinaendeshwa kutoka PF_XCVR_REF_CLK kwa AE27, AE28 pini za Pedi.
- Pini ya EDID CLK_I inapaswa kuendeshwa kwa saa ya MHz 150 kwa CCC.
- R_RX_CLK_I, G_RX_CLK_I na B_RX_CLK_I zinaendeshwa na LANE3_TX_CLK_R, LANE2_TX_CLK_R na LANE1_TX_CLK_R, mtawalia.
- R_RX_VALID_I, G_RX_VALID_I na B_RX_VALID_I zinaendeshwa na LANE3_RX_VAL, LANE2_RX_VAL na LANE1_RX_VAL, mtawalia.
- DATA_R_I, DATA_G_I na DATA_B_I zinaendeshwa na LANE3_RX_DATA, LANE2_RX_DATA na LANE1_RX_DATA, mtawalia.
HDMI RX Sampmuundo wa 2: Inaposanidiwa katika Kina cha Rangi = 8-bit na Idadi ya Pixels = modi ya Pixel 4, inaonyeshwa kwenye takwimu ifuatayo.
Kielelezo 8-2. HDMI RX Sampmuundo wa 2
Kwa mfanoample, katika usanidi wa 8-bit, vifaa vifuatavyo ni sehemu ya muundo:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) imesanidiwa kwa ajili ya TX na RX mode kamili ya duplex. Kiwango cha data cha RX cha 1485 Mbps katika hali ya PMA, huku upana wa data ukisanidiwa kuwa biti 40 kwa modi 4 ya PXL na saa ya marejeleo ya 148.5 MHz CDR. Kiwango cha data cha TX cha 1485 Mbps katika modi ya PMA, huku upana wa data ukiwekwa kuwa biti 40 na kipengele cha 4 cha mgawanyiko wa saa.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK na LANE3_CDR_REF_CLK zinaendeshwa kutoka PF_XCVR_REF_CLK kwa AE27, AE28 pini za Pedi.
- Pini ya EDID CLK_I inapaswa kuendeshwa kwa saa ya MHz 150 kwa CCC.
- R_RX_CLK_I, G_RX_CLK_I na B_RX_CLK_I zinaendeshwa na LANE3_TX_CLK_R, LANE2_TX_CLK_R na LANE1_TX_CLK_R, mtawalia.
- R_RX_VALID_I, G_RX_VALID_I na B_RX_VALID_I zinaendeshwa na LANE3_RX_VAL, LANE2_RX_VAL na LANE1_RX_VAL, mtawalia.
- DATA_R_I, DATA_G_I na DATA_B_I zinaendeshwa na LANE3_RX_DATA, LANE2_RX_DATA na LANE1_RX_DATA, mtawalia.
HDMI RX Sampmuundo wa 3: Inaposanidiwa katika Kina cha Rangi = 8-bit na Idadi ya Pixels = modi ya Pixel 4 na SCRAMBLER = Imewashwa, imeonyeshwa kwenye takwimu ifuatayo.
Kielelezo 8-3. HDMI RX Sampmuundo wa 3
Kwa mfanoample, katika usanidi wa 8-bit, vifaa vifuatavyo ni sehemu ya muundo:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) imesanidiwa kwa TX na RX Independent mode. Kiwango cha data cha RX cha 5940 Mbps katika hali ya PMA, huku upana wa data ukisanidiwa kuwa biti 40 kwa hali ya 4 PXL na saa ya marejeleo ya 148.5 MHz CDR. Kiwango cha data cha TX cha 5940 Mbps katika hali ya PMA, huku upana wa data ukisanidiwa kuwa biti 40 na kipengele cha 4 cha mgawanyiko wa saa.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK na LANE3_CDR_REF_CLK zinaendeshwa kutoka PF_XCVR_REF_CLK kwa AF29, AF30 pini za Pedi.
- Pini ya EDID CLK_I inapaswa kuendesha kwa saa ya MHz 150 kwa kutumia CCC.
- R_RX_CLK_I, G_RX_CLK_I na B_RX_CLK_I zinaendeshwa na LANE3_TX_CLK_R, LANE2_TX_CLK_R na LANE1_TX_CLK_R, mtawalia.
- R_RX_VALID_I, G_RX_VALID_I na B_RX_VALID_I zinaendeshwa na LANE3_RX_VAL, LANE2_RX_VAL na LANE1_RX_VAL, mtawalia.
- DATA_R_I, DATA_G_I na DATA_B_I zinaendeshwa na LANE3_RX_DATA, LANE2_RX_DATA na LANE1_RX_DATA, mtawalia.
HDMI RX Sampmuundo wa 4: Inaposanidiwa katika Kina cha Rangi = 12-bit na Idadi ya Pixels = modi ya Pixel 4 na SCRAMBLER = Imewashwa, imeonyeshwa kwenye takwimu ifuatayo.
Kielelezo 8-4. HDMI RX Sampmuundo wa 4
Kwa mfanoample, katika usanidi wa 12-bit, vifaa vifuatavyo ni sehemu ya muundo:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) imesanidiwa kwa modi ya RX Pekee. Kiwango cha data cha RX cha 4455 Mbps katika modi ya PMA, huku upana wa data ukisanidiwa kuwa biti 40 kwa hali ya 4 PXL na saa ya marejeleo ya 148.5 MHz CDR.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK na LANE3_CDR_REF_CLK zinaendeshwa kutoka PF_XCVR_REF_CLK kwa AF29, AF30 pini za Pedi.
- Pini ya EDID CLK_I inapaswa kuendesha kwa saa ya MHz 150 kwa kutumia CCC.
- R_RX_CLK_I, G_RX_CLK_I na B_RX_CLK_I zinaendeshwa na LANE3_TX_CLK_R, LANE2_TX_CLK_R na LANE1_TX_CLK_R, mtawalia.
- R_RX_VALID_I, G_RX_VALID_I na B_RX_VALID_I zinaendeshwa na LANE3_RX_VAL, LANE2_RX_VAL na LANE1_RX_VAL, mtawalia.
- DATA_R_I, DATA_G_I na DATA_B_I zinaendeshwa na LANE3_RX_DATA, LANE2_RX_DATA na LANE1_RX_DATA, mtawalia.
- Sehemu ya PF_CCC_C0 inazalisha saa inayoitwa OUT0_FABCLK_0 yenye mzunguko wa 74.25 MHz, inayotokana na saa ya kuingiza ya 111.375 MHz, ambayo inaendeshwa na LANE1_RX_CLK_R.
HDMI RX Sampmuundo wa 5: Inaposanidiwa katika Kina cha Rangi = 8-bit, Idadi ya Pixels = 4 Pixel mode na SCRAMBLER = Imewashwa imeonyeshwa kwenye kielelezo kifuatacho. Muundo huu ni kasi ya data inayobadilika kwa kutumia DRI.
Kielelezo 8-5. HDMI RX Sampmuundo wa 5
Kwa mfanoample, katika usanidi wa 8-bit, vifaa vifuatavyo ni sehemu ya muundo:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) imesanidiwa kwa modi ya RX Pekee iliyo na kiolesura cha usanidi upya kinachobadilika. Kiwango cha data cha RX cha 5940 Mbps katika hali ya PMA, huku upana wa data ukisanidiwa kuwa biti 40 kwa hali ya 4 PXL na saa ya marejeleo ya 148.5 MHz CDR.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK na LANE3_CDR_REF_CLK zinaendeshwa kutoka PF_XCVR_REF_CLK kwa AF29, AF30 pini za Pedi.
- Pini ya EDID CLK_I inapaswa kuendesha kwa saa ya MHz 150 kwa kutumia CCC.
- R_RX_CLK_I, G_RX_CLK_I na B_RX_CLK_I zinaendeshwa na LANE3_TX_CLK_R, LANE2_TX_CLK_R na LANE1_TX_CLK_R, mtawalia.
- R_RX_VALID_I, G_RX_VALID_I na B_RX_VALID_I zinaendeshwa na LANE3_RX_VAL, LANE2_RX_VAL na LANE1_RX_VAL, mtawalia.
- DATA_R_I, DATA_G_I na DATA_B_I zinaendeshwa na LANE3_RX_DATA, LANE2_RX_DATA na LANE1_RX_DATA, mtawalia.
Historia ya Usahihishaji (Uliza Swali)
Historia ya marekebisho inaeleza mabadiliko ambayo yalitekelezwa katika hati. Mabadiliko yameorodheshwa kwa marekebisho, kuanzia na uchapishaji wa sasa zaidi.
Jedwali 9-1. Historia ya Marekebisho
| Marekebisho | Tarehe | Maelezo |
| D | 02/2025 | Ifuatayo ni orodha ya mabadiliko yaliyofanywa katika marekebisho C ya hati:
|
| C | 02/2023 | Ifuatayo ni orodha ya mabadiliko yaliyofanywa katika marekebisho C ya hati:
|
| B | 09/2022 | Ifuatayo ni orodha ya mabadiliko yaliyofanywa katika marekebisho B ya hati:
|
| A | 04/2022 | Ifuatayo ni orodha ya mabadiliko katika marekebisho A ya hati:
|
| 2.0 | — | Ufuatao ni muhtasari wa mabadiliko yaliyofanywa katika marekebisho haya.
|
| 1.0 | 08/2021 | Marekebisho ya Awali. |
Msaada wa Microchip FPGA
Kikundi cha bidhaa za Microchip FPGA kinarudisha bidhaa zake kwa huduma mbalimbali za usaidizi, ikiwa ni pamoja na Huduma kwa Wateja, Kituo cha Msaada wa Kiufundi kwa Wateja, a. webtovuti, na ofisi za mauzo duniani kote. Wateja wanapendekezwa kutembelea nyenzo za mtandaoni za Microchip kabla ya kuwasiliana na usaidizi kwani kuna uwezekano mkubwa kwamba maswali yao tayari yamejibiwa. Wasiliana na Kituo cha Usaidizi wa Kiufundi kupitia webtovuti kwenye www.microchip.com/support. Taja nambari ya Sehemu ya Kifaa ya FPGA, chagua aina ya kesi inayofaa, na upakie muundo files wakati wa kuunda kesi ya usaidizi wa kiufundi. Wasiliana na Huduma kwa Wateja ili upate usaidizi wa bidhaa zisizo za kiufundi, kama vile bei ya bidhaa, uboreshaji wa bidhaa, taarifa za sasisho, hali ya agizo na uidhinishaji.
- Kutoka Amerika Kaskazini, piga simu 800.262.1060
- Kutoka kwa ulimwengu wote, piga simu 650.318.4460
- Faksi, kutoka popote duniani, 650.318.8044
Taarifa za Microchip
Alama za biashara
Jina na nembo ya “Microchip”, nembo ya “M” na majina mengine, nembo na chapa ni alama za biashara zilizosajiliwa na ambazo hazijasajiliwa za Microchip Technology Incorporated au washirika wake na/au kampuni tanzu nchini Marekani na/au nchi nyinginezo (“Microchip). Alama za biashara"). Taarifa kuhusu Alama za Biashara za Microchip zinaweza kupatikana kwa https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Notisi ya Kisheria
Chapisho hili na maelezo yaliyo hapa yanaweza kutumika tu na bidhaa za Microchip, ikijumuisha kubuni, kujaribu na kuunganisha bidhaa za Microchip na programu yako. Matumizi ya habari hii kwa njia nyingine yoyote inakiuka masharti haya. Taarifa kuhusu programu za kifaa hutolewa kwa urahisi wako tu na inaweza kubadilishwa na masasisho. Ni jukumu lako kuhakikisha kuwa programu yako inakidhi masharti yako. Wasiliana na ofisi ya mauzo ya Microchip iliyo karibu nawe kwa usaidizi zaidi au, pata usaidizi zaidi kwa www.microchip.com/en-us/support/design-help/client-support-services.
HABARI HII IMETOLEWA NA MICROCHIP "KAMA ILIVYO". MICROCHIP HAITOI UWAKILISHI AU DHAMANA YOYOTE IKIWA YA WAZI AU INAYODHANISHWA, ILIYOANDIKWA AU KWA MDOMO, KISHERIA AU VINGINEVYO, INAYOHUSIANA NA HABARI IKIWEMO LAKINI HAINA KIKOMO KWA UDHAMINI WOWOTE ULIOHUSIKA, UTEKELEZAJI WOWOTE ULIOHUSIKA. KWA KUSUDI FULANI, AU DHAMANA INAYOHUSIANA NA HALI, UBORA, AU UTENDAJI WAKE.
HAKUNA TUKIO HILO MICROCHIP ITAWAJIBIKA KWA HASARA YOYOTE, MAALUM, ADHABU, TUKIO, AU MATOKEO YA HASARA, UHARIBIFU, GHARAMA, AU MATUMIZI YA AINA YOYOTE ILE YOYOTE INAYOHUSIANA NA HABARI AU MATUMIZI YAKE, HATA HIVYO IMETOKEA. UWEZEKANO AU MADHARA YANAONEKANA. KWA KIWANGO KAMILI KINACHORUHUSIWA NA SHERIA, UWAJIBIKAJI WA JUMLA WA MICROCHIP KUHUSU MADAI YOTE KWA NJIA YOYOTE INAYOHUSIANA NA HABARI AU MATUMIZI YAKE HAYATAZIDI KIASI CHA ADA, IKIWA NDIYO, AMBACHO UMELIPA MOJA KWA MOJA KWA UTAJIRI WA HABARI.
Matumizi ya vifaa vya Microchip katika usaidizi wa maisha na/au maombi ya usalama yako katika hatari ya mnunuzi, na mnunuzi anakubali kutetea, kufidia na kushikilia Microchip isiyo na madhara kutokana na uharibifu wowote na wote, madai, suti au gharama zinazotokana na matumizi hayo. Hakuna leseni zinazowasilishwa, kwa njia isiyo wazi au vinginevyo, chini ya haki zozote za uvumbuzi za Microchip isipokuwa kama ilivyoelezwa vinginevyo.
Kipengele cha Ulinzi wa Msimbo wa Vifaa vya Microchip
Kumbuka maelezo yafuatayo ya kipengele cha ulinzi wa msimbo kwenye bidhaa za Microchip:
- Bidhaa za Microchip hutimiza masharti yaliyomo katika Laha zao za Data za Microchip.
- Microchip inaamini kwamba familia yake ya bidhaa ni salama inapotumiwa kwa njia iliyokusudiwa, ndani ya vipimo vya uendeshaji, na chini ya hali ya kawaida.
- Thamani za microchip na kulinda kwa ukali haki zake za uvumbuzi. Majaribio ya kukiuka vipengele vya ulinzi wa kanuni za bidhaa za Microchip yamepigwa marufuku kabisa na yanaweza kukiuka Sheria ya Milenia ya Hakimiliki Dijiti.
- Wala Microchip au mtengenezaji mwingine yeyote wa semiconductor anaweza kuhakikisha usalama wa msimbo wake. Ulinzi wa msimbo haimaanishi kuwa tunahakikisha kuwa bidhaa "haiwezi kuvunjika". Ulinzi wa kanuni unaendelea kubadilika. Microchip imejitolea kuendelea kuboresha vipengele vya ulinzi wa kanuni za bidhaa zetu.
© 2025 Microchip Technology Inc. na matawi yake
Maswali Yanayoulizwa Mara kwa Mara
- Swali: Je, ninasasishaje msingi wa IP wa HDMI RX?
Jibu: Msingi wa IP unaweza kusasishwa kupitia programu ya Libero SoC au kupakuliwa mwenyewe kutoka kwa katalogi. Ikisakinishwa katika Katalogi ya IP ya programu ya Libero SoC, inaweza kusanidiwa, kuzalishwa, na kuanzishwa ndani ya SmartDesign ili kujumuishwa katika mradi.
Nyaraka / Rasilimali
 |
MICROCHIP PolarFire FPGA Kiolesura cha Ubora wa Juu cha Multimedia HDMI Kipokezi [pdf] Mwongozo wa Mtumiaji PolarFire FPGA, PolarFire FPGA Ufafanuzi wa Juu wa Kiolesura cha Multimedia HDMI Kipokezi, Kipokezi cha HDMI cha Ufafanuzi wa Juu, Kipokezi cha Kiolesura cha Multimedia HDMI, Kipokezi cha Kiolesura cha HDMI, Kipokezi cha HDMI. |
