MICROCHIP PolarFire FPGA მაღალი გარჩევადობის მულტიმედიური ინტერფეისი HDMI მიმღები

შესავალი (დასვით შეკითხვა)
მიკროჩიპის მაღალი გარჩევადობის მულტიმედიური ინტერფეისის (HDMI) მიმღების IP მხარს უჭერს ვიდეო და აუდიო პაკეტის მონაცემთა მიღებას, რომელიც აღწერილია HDMI სტანდარტის სპეციფიკაციაში. HDMI RX IP სპეციალურად შექმნილია PolarFire® FPGA და PolarFire სისტემის ჩიპზე (SoC) FPGA მოწყობილობებისთვის, რომლებიც მხარს უჭერენ HDMI 2.0 რეზოლუციას 1920 × 1080 60 ჰც-ზე ერთი პიქსელის რეჟიმში და 3840 × 2160-მდე 60 ჰც-ზე ოთხ პიქსელზე. RX IP მხარს უჭერს Hot Plug Detect (HPD) ჩართვის ან გამორთვის მონიტორინგისთვის და გამორთეთ ან ჩართვის მოვლენები, რათა მიუთითოს კომუნიკაცია HDMI წყაროსა და HDMI ჩაძირვას შორის.

HDMI წყარო იყენებს ეკრანის მონაცემთა არხს (DDC) ნიჟარის გაფართოებული ეკრანის საიდენტიფიკაციო მონაცემების (EDID) წასაკითხად, რათა აღმოაჩინოს რადიატორის კონფიგურაცია და/ან შესაძლებლობები. HDMI RX IP-ს აქვს წინასწარ დაპროგრამებული EDID, რომლის წაკითხვაც HDMI წყაროს შეუძლია სტანდარტული I2C არხის მეშვეობით. PolarFire FPGA და PolarFire SoC FPGA მოწყობილობის გადამცემები გამოიყენება RX IP-სთან ერთად სერიული მონაცემების დესერიალიზებისთვის 10-ბიტიან მონაცემებად. მონაცემთა არხებს HDMI-ში ნებადართულია მნიშვნელოვანი გადახრილობა მათ შორის. HDMI RX IP აშორებს დახრილობას მონაცემთა არხებს შორის First-In First-Out (FIFOs) გამოყენებით. ეს IP გარდაქმნის გარდამავალი მინიმიზებული დიფერენციალური სიგნალიზაციის (TMDS) მონაცემებს, რომლებიც მიიღება HDMI წყაროდან გადამცემის მეშვეობით 24-ბიტიან RGB პიქსელ მონაცემებად, 24-ბიტიან აუდიო მონაცემებად და საკონტროლო სიგნალებად. HDMI პროტოკოლში მითითებული ოთხი სტანდარტული კონტროლის ნიშანი გამოიყენება დესერიალიზაციის დროს მონაცემების ეტაპობრივი გასწორებისთვის.

რეზიუმე

შემდეგი ცხრილი გთავაზობთ HDMI RX IP მახასიათებლების შეჯამებას.

ცხრილი 1. HDMI RX IP მახასიათებლები

ძირითადი ვერსია	ეს მომხმარებლის სახელმძღვანელო მხარს უჭერს HDMI RX IP v5.4.
მხარდაჭერილი მოწყობილობების ოჯახები	PolarFire® SoC PolarFire
მხარდაჭერილი ხელსაწყოების ნაკადი	საჭიროებს Libero® SoC v12.0 ან უფრო გვიან გამოშვებებს.
მხარდაჭერილი ინტერფეისები	HDMI RX IP-ით მხარდაჭერილი ინტერფეისებია: AXI4-Stream: ეს ბირთვი მხარს უჭერს AXI4-Stream-ს გამომავალი პორტებისთვის. ამ რეჟიმში კონფიგურაციისას, IP გამოსცემს AXI4 Stream სტანდარტული საჩივრის სიგნალებს. მშობლიური: ამ რეჟიმში კონფიგურაციისას, IP გამოსცემს მშობლიურ ვიდეო და აუდიო სიგნალებს.
ლიცენზირება	HDMI RX IP მოწოდებულია შემდეგი ლიცენზიის ორი ვარიანტით: დაშიფრული: სრული დაშიფრული RTL კოდი მოცემულია ბირთვისთვის. ის ხელმისაწვდომია უფასოდ ნებისმიერი Libero ლიცენზიით, რაც საშუალებას აძლევს ბირთვს განხორციელდეს SmartDesign-ით. თქვენ შეგიძლიათ შეასრულოთ სიმულაცია, სინთეზი, განლაგება და დაპროგრამოთ FPGA სილიკონი Libero დიზაინის კომპლექტის გამოყენებით. RTL: სრული RTL კოდი დაბლოკილია ლიცენზიით, რომელიც ცალკე უნდა იყოს შეძენილი.

მახასიათებლები

HDMI RX IP აქვს შემდეგი მახასიათებლები:

• თავსებადია HDMI 2.0-ისთვის
• მხარს უჭერს 8, 10, 12 და 16 ბიტიანი ფერის სიღრმეს
• მხარს უჭერს ფერის ფორმატებს, როგორიცაა RGB, YUV 4:2:2 და YUV 4:4:4
• მხარს უჭერს ერთი ან ოთხი პიქსელი საათის შეყვანაზე
• მხარს უჭერს გარჩევადობას 1920 ✕ 1080-მდე 60 ჰც-ზე ერთი პიქსელის რეჟიმში და 3840 ✕ 2160-მდე 60 ჰც-ზე ოთხი პიქსელის რეჟიმში.
• ამოიცნობს Hot-Plug-ს
• მხარს უჭერს დეკოდირების სქემას - TMDS
• მხარს უჭერს DVI შეყვანას
• მხარს უჭერს ჩვენების მონაცემთა არხს (DDC) და გაუმჯობესებულ ეკრანის მონაცემთა არხს (E-DDC)
• მხარს უჭერს მშობლიურ და AXI4 ნაკადის ვიდეო ინტერფეისს ვიდეო მონაცემთა გადაცემისთვის
• მხარს უჭერს მშობლიურ და AXI4 ნაკადის აუდიო ინტერფეისს აუდიო მონაცემთა გადაცემისთვის

მხარდაუჭერელი ფუნქციები

ქვემოთ მოცემულია HDMI RX IP-ის მხარდაჭერილი ფუნქციები:

• 4:2:0 ფერის ფორმატი არ არის მხარდაჭერილი.
• მაღალი დინამიური დიაპაზონი (HDR) და მაღალი გამტარუნარიანობის ციფრული კონტენტის დაცვა (HDCP) არ არის მხარდაჭერილი.
• ცვლადი განახლების სიხშირე (VRR) და ავტომატური დაბალი შეყოვნების რეჟიმი (ALLM) არ არის მხარდაჭერილი.
• ჰორიზონტალური დროის პარამეტრები, რომლებიც არ იყოფა ოთხზე ოთხი პიქსელის რეჟიმში, არ არის მხარდაჭერილი.

ინსტალაციის ინსტრუქციები
IP ბირთვი უნდა იყოს დაინსტალირებული IP Catalog of Libero® SoC პროგრამული უზრუნველყოფის IP კატალოგში ავტომატურად Libero SoC პროგრამული უზრუნველყოფის IP კატალოგის განახლების ფუნქციის მეშვეობით, ან ის ხელით ჩამოიტვირთება კატალოგიდან. მას შემდეგ, რაც IP ბირთვი დაინსტალირდება Libero SoC პროგრამული უზრუნველყოფის IP კატალოგში, ის კონფიგურირებულია, გენერირებული და ინსტალაცირდება Smart Design-ში Libero პროექტში ჩართვისთვის.

შემოწმებული წყაროს მოწყობილობები (დასვით შეკითხვა)

შემდეგი ცხრილი ჩამოთვლის ტესტირებულ წყაროს მოწყობილობებს.

ცხრილი 1-1. შემოწმებული წყაროების მოწყობილობები

მოწყობილობები	პიქსელის რეჟიმი	რეზოლუციები გამოცდილია	ფერის სიღრმე (ბიტი)	ფერის რეჟიმი	აუდიო
quantumdata™ M41h HDMI ანალიზატორი	1	720P 30 FPS, 720P 60 FPS და 1080P 60 FPS	8	RGB, YUV444 და YUV422	დიახ
		1080P 30 FPS	8, 10, 12 და 16
	4	720P 30 FPS, 1080P 30 FPS და 4K 60 FPS	8
		1080P 60 FPS	8, 12 და 16
		4K 30 FPS	8, 10, 12 და 16
Lenovo™ 20U1A007IG	1	1080P 60 FPS	8	RGB	დიახ
	4	1080P 60 FPS და 4K 30 FPS
Dell Latitude 3420	1	1080P 60 FPS	8	RGB	დიახ
	4	4K 30 FPS და 4K 60 FPS
Astro VA-1844A HDMI® ტესტერი	1	720P 30 FPS, 720P 60 FPS და 1080P 60 FPS	8	RGB, YUV444 და YUV422	დიახ
		1080P 30 FPS	8, 10, 12 და 16
	4	720P 30 FPS, 1080P 30 FPS და 4K 30 FPS	8
		1080P 30 FPS	8, 12 და 16
NVIDIA® Jetson AGX Orin 32GB H01 ნაკრები	1	1080P 30 FPS	8	RGB	არა
	4	4K 60 FPS

HDMI RX IP კონფიგურაცია (დასვით შეკითხვა)

ეს განყოფილება უზრუნველყოფს ზედსview HDMI RX IP Configurator ინტერფეისისა და მისი კომპონენტების შესახებ. HDMI RX IP კონფიგურატორი უზრუნველყოფს გრაფიკულ ინტერფეისს HDMI RX ბირთვის დასაყენებლად. ეს კონფიგურატორი მომხმარებელს საშუალებას აძლევს შეარჩიოს ისეთი პარამეტრები, როგორიცაა პიქსელების რაოდენობა, აუდიო არხების რაოდენობა, ვიდეო ინტერფეისი, აუდიო ინტერფეისი, SCRAMBLER, ფერის სიღრმე, ფერის ფორმატი, ტესტის ადგილი და ლიცენზია. კონფიგურატორის ინტერფეისი მოიცავს ჩამოსაშლელ მენიუს და პარამეტრების მორგების ვარიანტებს. ძირითადი კონფიგურაციები აღწერილია ცხრილში 4-1. ქვემოთ მოყვანილი ფიგურა გვიჩვენებს დეტალურად view HDMI RX IP კონფიგურატორის ინტერფეისი.

სურათი 2-1. HDMI RX IP კონფიგურატორი

ინტერფეისი ასევე შეიცავს OK და Cancel ღილაკებს კონფიგურაციის დასადასტურებლად ან გაუქმებისთვის.

აპარატურის დანერგვა (დასვით შეკითხვა)

შემდეგი ფიგურები აღწერს HDMI RX IP ინტერფეისს გადამცემთან (XCVR).

სურათი 3-1. HDMI RX ბლოკის დიაგრამა

სურათი 3-2. მიმღების დეტალური ბლოკის დიაგრამა

HDMI RX შედგება სამი წმtages:

• ფაზის გამასწორებელი ასწორებს პარალელურ მონაცემებს საკონტროლო ნიშნის საზღვრებთან მიმართებაში გადამცემის ბიტის სრიალის გამოყენებით.
• TMDS დეკოდერი გარდაქმნის 10-ბიტიან დაშიფრულ მონაცემებს 8-ბიტიან ვიდეო პიქსელ მონაცემებად, 4-ბიტიან აუდიო პაკეტის მონაცემებად და 2-ბიტიან საკონტროლო სიგნალებად.
• FIFO-ები აშორებენ დახრილობას R, G და B ზოლების საათებს შორის.

ფაზის გასწორება (დასვით შეკითხვა)
10-ბიტიანი პარალელური მონაცემები XCVR-დან ყოველთვის არ არის გასწორებული TMDS კოდირებული სიტყვების საზღვრებთან მიმართებაში. პარალელური მონაცემები უნდა იყოს ცოტათი გადაადგილებული და გასწორებული, რათა მოხდეს მონაცემების გაშიფვრა. ფაზის გასწორება ასწორებს შემომავალ პარალელურ მონაცემებს სიტყვების საზღვრებთან XCVR-ში ბიტ-სლიპის ფუნქციის გამოყენებით. XCVR თითო მონიტორის DPI-ის ცნობადობის (PMA) რეჟიმში იძლევა ბიტ-სლიპის ფუნქციას, სადაც ის არეგულირებს 10-ბიტიანი დესერიალიზებული სიტყვის გასწორებას 1-ბიტით. ყოველ ჯერზე, 10-ბიტიანი სიტყვის 1-ბიტიანი სრიალის პოზიციით დარეგულირების შემდეგ, ის შედარებულია HDMI პროტოკოლის ოთხი საკონტროლო ჟეტონთან, რათა დაიბლოკოს პოზიცია კონტროლის პერიოდში. 10-ბიტიანი სიტყვა სწორად არის გასწორებული და ითვლება ძალაში შემდეგი stagეს. თითოეულ ფერთა არხს აქვს საკუთარი ფაზის გასწორება, TMDS დეკოდერი იწყებს დეკოდირებას მხოლოდ მაშინ, როდესაც ყველა ფაზის გამასწორებელი ჩაკეტილია სიტყვების საზღვრების გამოსასწორებლად.

TMDS დეკოდერი (დასვით შეკითხვა)
TMDS დეკოდერი დეკოდირებს 10-ბიტიან დესერიალიზებულს გადამცემიდან 8-ბიტიან პიქსელ მონაცემებად ვიდეო პერიოდის განმავლობაში. HSYNC, VSYNC და PACKET HEADER გენერირდება კონტროლის პერიოდში 10-ბიტიანი ლურჯი არხის მონაცემებიდან. აუდიო პაკეტის მონაცემები დეკოდირებულია R და G არხებზე, თითოეული ოთხი ბიტით. თითოეული არხის TMDS დეკოდერი მუშაობს საკუთარ საათზე. აქედან გამომდინარე, მას შეიძლება ჰქონდეს გარკვეული დახრილობა არხებს შორის.

არხი არხის დე-დახრილობისკენ (დასვით შეკითხვა)
არხებს შორის დახრილობის მოსაშორებლად გამოიყენება FIFO-ზე დაფუძნებული de-skew ლოგიკა. თითოეული არხი იღებს მოქმედ სიგნალს ფაზის გასწორების ერთეულებიდან, რათა მიუთითებდეს, არის თუ არა შემომავალი 10-ბიტიანი მონაცემები ფაზის გასწორებიდან. თუ ყველა არხი მოქმედებს (მიღწეულია ფაზების გასწორება), FIFO მოდული იწყებს მონაცემების გადაცემას FIFO მოდულის მეშვეობით წაკითხვისა და ჩაწერის ჩართვის სიგნალების გამოყენებით (გაგრძელებული ჩაწერა და წაკითხვა). როდესაც საკონტროლო ჟეტონი აღმოჩენილია FIFO-ს რომელიმე გამომავალში, წაკითხვის ნაკადი ჩერდება და წარმოიქმნება მარკერის აღმოჩენილი სიგნალი, რომელიც მიუთითებს კონკრეტული მარკერის ჩამოსვლას ვიდეო ნაკადში. წაკითხვის ნაკადი განახლდება მხოლოდ მაშინ, როდესაც ეს მარკერი სამივე არხზე მოვა. შედეგად, შესაბამისი დახრილობა ამოღებულია. ორსაათიანი FIFO-ები სინქრონიზაციას უწევს სამივე მონაცემთა ნაკადს ცისფერი არხის საათთან, რათა ამოიღონ შესაბამისი დახრილობა. შემდეგი ფიგურა აღწერს არხიდან არხის დახრილობის ტექნიკას.

სურათი 3-3. არხი Channel De-Skew

DDC (დასვით შეკითხვა)
DDC არის საკომუნიკაციო არხი, რომელიც დაფუძნებულია I2C ავტობუსის სპეციფიკაციაზე. წყარო იყენებს I2C ბრძანებებს, რათა წაიკითხოს ინფორმაცია ნიჟარის E-EDID-დან მონა მისამართით. HDMI RX IP იყენებს წინასწარ განსაზღვრულ EDID-ს მრავალჯერადი გარჩევადობით, მხარს უჭერს გარჩევადობას 1920 ✕ 1080-მდე 60 ჰც-ზე ერთი პიქსელის რეჟიმში და 3840 ✕ 2160-მდე 60 ჰც-ზე ოთხი პიქსელის რეჟიმში.
EDID წარმოადგენს საჩვენებელ სახელს, როგორც მიკროჩიპის HDMI დისპლეი.

HDMI RX პარამეტრები და ინტერფეისის სიგნალები (დასვით შეკითხვა)

ამ განყოფილებაში განხილულია HDMI RX GUI კონფიგურატორის პარამეტრები და I/O სიგნალები.

კონფიგურაციის პარამეტრები (დასვით შეკითხვა)
შემდეგი ცხრილი ჩამოთვლის კონფიგურაციის პარამეტრებს HDMI RX IP-ში.

ცხრილი 4-1. კონფიგურაციის პარამეტრები

პარამეტრის სახელი	აღწერა
ფერის ფორმატი	განსაზღვრავს ფერთა სივრცეს. მხარს უჭერს შემდეგ ფერთა ფორმატებს: RGB YCbCr422 YCbCr444
ფერის სიღრმე	განსაზღვრავს ბიტების რაოდენობას თითო ფერის კომპონენტზე. მხარს უჭერს 8, 10, 12 და 16 ბიტს თითო კომპონენტზე.
პიქსელების რაოდენობა	მიუთითებს პიქსელების რაოდენობაზე საათის შეყვანაზე: პიქსელი საათზე = 1 პიქსელი საათზე = 4
სკრამბლერი	4K გარჩევადობის მხარდაჭერა 60 კადრი წამში: როდესაც 1, Scrambler მხარდაჭერა ჩართულია როდესაც 0, Scrambler მხარდაჭერა გამორთულია
აუდიო არხების რაოდენობა	მხარს უჭერს აუდიო არხების რაოდენობას: 2 აუდიო არხი 8 აუდიო არხი
ვიდეო ინტერფეისი	მშობლიური და AXI ნაკადი
აუდიო ინტერფეისი	მშობლიური და AXI ნაკადი
სატესტო სკამი	იძლევა ტესტის სკამზე გარემოს არჩევის საშუალებას. მხარს უჭერს შემდეგი სატესტო სკამების ვარიანტებს: მომხმარებელი არცერთი
ლიცენზია	განსაზღვრავს ლიცენზიის ტიპს. გთავაზობთ ლიცენზიის შემდეგ ორ ვარიანტს: RTL დაშიფრულია

პორტები (დასვით შეკითხვა)
შემდეგი ცხრილი ჩამოთვლის HDMI RX IP-ის შეყვანის და გამომავალი პორტებს მშობლიური ინტერფეისისთვის, როდესაც ფერის ფორმატი არის RGB.

ცხრილი 4-2. შეყვანა და გამომავალი მშობლიური ინტერფეისისთვის

სიგნალის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული გადატვირთვის სიგნალი
R_RX_CLK_I	შეყვანა	1	პარალელური საათი "R" არხისთვის XCVR-დან
G_RX_CLK_I	შეყვანა	1	პარალელური საათი "G" არხისთვის XCVR-დან
B_RX_CLK_I	შეყვანა	1	პარალელური საათი "B" არხისთვის XCVR-დან
EDID_RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული edid გადატვირთვის სიგნალი
R_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან "R" არხის პარალელური მონაცემებისთვის
G_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან "G" არხის პარალელური მონაცემებისთვის
B_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან "B" არხის პარალელური მონაცემებისთვის

სიგნალის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
DATA_R_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია "R" არხის პარალელური მონაცემები XCVR-დან
DATA_G_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია "G" არხის პარალელური მონაცემები XCVR-დან
DATA_B_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია "B" არხის პარალელური მონაცემები XCVR-დან
SCL_I	შეყვანა	1	I2C სერიული საათის შეყვანა DDC-სთვის
HPD_I	შეყვანა	1	ცხელი დანამატი აღმოაჩენს შეყვანის სიგნალს. ჩაძირვასთან დაკავშირებული წყარო HPD სიგნალი უნდა იყოს მაღალი.
SDA_I	შეყვანა	1	I2C სერიული მონაცემების შეყვანა DDC-სთვის
EDID_CLK_I	შეყვანა	1	სისტემის საათი I2C მოდულისთვის
BIT_SLIP_R_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის "R" არხზე
BIT_SLIP_G_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის "G" არხზე
BIT_SLIP_B_O	გამომავალი	1	ბიტის სიგნალი გადამცემის "B" არხზე
VIDEO_DATA_VALID_O	გამომავალი	1	ვიდეო მონაცემების სწორი გამომავალი
AUDIO_DATA_VALID_O	გამომავალი	1	აუდიო მონაცემების მოქმედი გამომავალი
H_SYNC_O	გამომავალი	1	ჰორიზონტალური სინქრონიზაციის პულსი
V_SYNC_O	გამომავალი	1	აქტიური ვერტიკალური სინქრონიზაციის პულსი
R_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "R" მონაცემები
G_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "G" მონაცემები
B_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "B" მონაცემები
SDA_O	გამომავალი	1	I2C სერიული მონაცემების გამომავალი DDC-სთვის
HPD_O	გამომავალი	1	ცხელი დანამატი აღმოაჩენს გამომავალ სიგნალს
ACR_CTS_O	გამომავალი	20	აუდიო საათის რეგენერაციის ციკლის დროamp ღირებულება
ACR_N_O	გამომავალი	20	აუდიო საათის რეგენერაციის მნიშვნელობის (N) პარამეტრი
ACR_VALID_O	გამომავალი	1	აუდიო საათის რეგენერაციის მოქმედი სიგნალი
AUDIO_SAMPLE_CH1_O	გამომავალი	24	არხის 1 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH2_O	გამომავალი	24	არხის 2 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH3_O	გამომავალი	24	არხის 3 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH4_O	გამომავალი	24	არხის 4 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH5_O	გამომავალი	24	არხის 5 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH6_O	გამომავალი	24	არხის 6 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH7_O	გამომავალი	24	არხის 7 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH8_O	გამომავალი	24	არხის 8 აუდიო სampმონაცემები
HDMI_DVI_MODE_O	გამომავალი	1	შემდეგი არის ორი რეჟიმი: 1: HDMI რეჟიმი 0: DVI რეჟიმი

შემდეგი ცხრილი აღწერს HDMI RX IP-ის შეყვანის და გამომავალი პორტებს AXI4 ნაკადის ვიდეო ინტერფეისისთვის.
ცხრილი 4-3. შეყვანის და გამომავალი პორტები AXI4 ნაკადის ვიდეო ინტერფეისისთვის

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
TDATA_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმე ✕ 3 ბიტი	გამომავალი ვიდეო მონაცემები [R, G, B]
TVALID_O	გამომავალი	1	გამომავალი ვიდეო მოქმედებს

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
TLAST_O	გამომავალი	1	გამომავალი ჩარჩოს ბოლოს სიგნალი
TUSER_O	გამომავალი	3	ბიტი 0 = VSYNC ბიტი 1 = Hsync  ბიტი 2 = 0 ბიტი 3 = 0
TSTRB_O	გამომავალი	3	გამომავალი ვიდეო მონაცემების სტრობი
TKEEP_O	გამომავალი	3	გამომავალი ვიდეო მონაცემების შენახვა

შემდეგი ცხრილი აღწერს HDMI RX IP-ის შეყვანის და გამომავალი პორტებს AXI4 Stream აუდიო ინტერფეისისთვის.

ცხრილი 4-4. შეყვანის და გამომავალი პორტები AXI4 Stream აუდიო ინტერფეისისთვის

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
AUDIO_TDATA_O	გამომავალი	24	გამომავალი აუდიო მონაცემები
AUDIO_TID_O	გამომავალი	3	გამომავალი აუდიო არხი
AUDIO_TVALID_O	გამომავალი	1	გამომავალი აუდიო მოქმედი სიგნალი

შემდეგ ცხრილში მოცემულია HDMI RX IP-ის შეყვანის და გამომავალი პორტები მშობლიური ინტერფეისისთვის, როდესაც ფერის ფორმატი არის YUV444.

ცხრილი 4-5. შეყვანა და გამომავალი მშობლიური ინტერფეისისთვის

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული გადატვირთვის სიგნალი
LANE3_RX_CLK_I	შეყვანა	1	პარალელური საათი Lane 3 არხისთვის XCVR-დან
LANE2_RX_CLK_I	შეყვანა	1	პარალელური საათი Lane 2 არხისთვის XCVR-დან
LANE1_RX_CLK_I	შეყვანა	1	პარალელური საათი Lane 1 არხისთვის XCVR-დან
EDID_RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული edid გადატვირთვის სიგნალი
LANE3_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან მე-3 შესახვევის პარალელური მონაცემებისთვის
LANE2_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან მე-2 შესახვევის პარალელური მონაცემებისთვის
LANE1_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან მე-1 შესახვევის პარალელური მონაცემებისთვის
DATA_LANE3_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია მე-3 შესახვევის პარალელური მონაცემები XCVR-დან
DATA_LANE2_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია მე-2 შესახვევის პარალელური მონაცემები XCVR-დან
DATA_LANE1_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია მე-1 შესახვევის პარალელური მონაცემები XCVR-დან
SCL_I	შეყვანა	1	I2C სერიული საათის შეყვანა DDC-სთვის
HPD_I	შეყვანა	1	ცხელი დანამატი აღმოაჩენს შეყვანის სიგნალს. ჩაძირვასთან დაკავშირებული წყარო HPD სიგნალი უნდა იყოს მაღალი.
SDA_I	შეყვანა	1	I2C სერიული მონაცემების შეყვანა DDC-სთვის
EDID_CLK_I	შეყვანა	1	სისტემის საათი I2C მოდულისთვის
BIT_SLIP_LANE3_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის მე-3 შესახვევში
BIT_SLIP_LANE2_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის მე-2 შესახვევში
BIT_SLIP_LANE1_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის მე-1 შესახვევში
VIDEO_DATA_VALID_O	გამომავალი	1	ვიდეო მონაცემების სწორი გამომავალი
AUDIO_DATA_VALID_O	გამომავალი	1	აუდიო მონაცემების მოქმედი გამომავალი
H_SYNC_O	გამომავალი	1	ჰორიზონტალური სინქრონიზაციის პულსი
V_SYNC_O	გამომავალი	1	აქტიური ვერტიკალური სინქრონიზაციის პულსი

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
Y_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "Y" მონაცემები
Cb_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "Cb" მონაცემები
Cr_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "Cr" მონაცემები
SDA_O	გამომავალი	1	I2C სერიული მონაცემების გამომავალი DDC-სთვის
HPD_O	გამომავალი	1	ცხელი დანამატი აღმოაჩენს გამომავალ სიგნალს
ACR_CTS_O	გამომავალი	20	აუდიო საათის რეგენერაციის ციკლის დროamp ღირებულება
ACR_N_O	გამომავალი	20	აუდიო საათის რეგენერაციის მნიშვნელობის (N) პარამეტრი
ACR_VALID_O	გამომავალი	1	აუდიო საათის რეგენერაციის მოქმედი სიგნალი
AUDIO_SAMPLE_CH1_O	გამომავალი	24	არხის 1 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH2_O	გამომავალი	24	არხის 2 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH3_O	გამომავალი	24	არხის 3 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH4_O	გამომავალი	24	არხის 4 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH5_O	გამომავალი	24	არხის 5 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH6_O	გამომავალი	24	არხის 6 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH7_O	გამომავალი	24	არხის 7 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH8_O	გამომავალი	24	არხის 8 აუდიო სampმონაცემები

შემდეგ ცხრილში მოცემულია HDMI RX IP-ის შეყვანის და გამომავალი პორტები მშობლიური ინტერფეისისთვის, როდესაც ფერის ფორმატი არის YUV422.

ცხრილი 4-6. შეყვანა და გამომავალი მშობლიური ინტერფეისისთვის

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული გადატვირთვის სიგნალი
LANE3_RX_CLK_I	შეყვანა	1	პარალელური საათი Lane 3 არხისთვის XCVR-დან
LANE2_RX_CLK_I	შეყვანა	1	პარალელური საათი Lane 2 არხისთვის XCVR-დან
LANE1_RX_CLK_I	შეყვანა	1	პარალელური საათი Lane 1 არხისთვის XCVR-დან
EDID_RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული edid გადატვირთვის სიგნალი
LANE3_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან მე-3 შესახვევის პარალელური მონაცემებისთვის
LANE2_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან მე-2 შესახვევის პარალელური მონაცემებისთვის
LANE1_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან მე-1 შესახვევის პარალელური მონაცემებისთვის
DATA_LANE3_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია მე-3 შესახვევის პარალელური მონაცემები XCVR-დან
DATA_LANE2_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია მე-2 შესახვევის პარალელური მონაცემები XCVR-დან
DATA_LANE1_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია მე-1 შესახვევის პარალელური მონაცემები XCVR-დან
SCL_I	შეყვანა	1	I2C სერიული საათის შეყვანა DDC-სთვის
HPD_I	შეყვანა	1	ცხელი დანამატი აღმოაჩენს შეყვანის სიგნალს. ჩაძირვასთან დაკავშირებული წყარო HPD სიგნალი უნდა იყოს მაღალი.
SDA_I	შეყვანა	1	I2C სერიული მონაცემების შეყვანა DDC-სთვის
EDID_CLK_I	შეყვანა	1	სისტემის საათი I2C მოდულისთვის
BIT_SLIP_LANE3_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის მე-3 შესახვევში
BIT_SLIP_LANE2_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის მე-2 შესახვევში
BIT_SLIP_LANE1_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის მე-1 შესახვევში
VIDEO_DATA_VALID_O	გამომავალი	1	ვიდეო მონაცემების სწორი გამომავალი

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
AUDIO_DATA_VALID_O	გამომავალი	1	აუდიო მონაცემების მოქმედი გამომავალი
H_SYNC_O	გამომავალი	1	ჰორიზონტალური სინქრონიზაციის პულსი
V_SYNC_O	გამომავალი	1	აქტიური ვერტიკალური სინქრონიზაციის პულსი
Y_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "Y" მონაცემები
C_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "C" მონაცემები
SDA_O	გამომავალი	1	I2C სერიული მონაცემების გამომავალი DDC-სთვის
HPD_O	გამომავალი	1	ცხელი დანამატი აღმოაჩენს გამომავალ სიგნალს
ACR_CTS_O	გამომავალი	20	აუდიო საათის რეგენერაციის ციკლის დროamp ღირებულება
ACR_N_O	გამომავალი	20	აუდიო საათის რეგენერაციის მნიშვნელობის (N) პარამეტრი
ACR_VALID_O	გამომავალი	1	აუდიო საათის რეგენერაციის მოქმედი სიგნალი
AUDIO_SAMPLE_CH1_O	გამომავალი	24	არხის 1 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH2_O	გამომავალი	24	არხის 2 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH3_O	გამომავალი	24	არხის 3 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH4_O	გამომავალი	24	არხის 4 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH5_O	გამომავალი	24	არხის 5 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH6_O	გამომავალი	24	არხის 6 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH7_O	გამომავალი	24	არხის 7 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH8_O	გამომავალი	24	არხის 8 აუდიო სampმონაცემები

შემდეგ ცხრილში მოცემულია HDMI RX IP-ის შეყვანის და გამომავალი პორტები მშობლიური ინტერფეისისთვის, როდესაც SCRAMBLER ჩართულია.

ცხრილი 4-7. შეყვანა და გამომავალი მშობლიური ინტერფეისისთვის

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული გადატვირთვის სიგნალი
R_RX_CLK_I	შეყვანა	1	პარალელური საათი "R" არხისთვის XCVR-დან
G_RX_CLK_I	შეყვანა	1	პარალელური საათი "G" არხისთვის XCVR-დან
B_RX_CLK_I	შეყვანა	1	პარალელური საათი "B" არხისთვის XCVR-დან
EDID_RESET_N_I	შეყვანა	1	აქტიური-დაბალი ასინქრონული edid გადატვირთვის სიგნალი
HDMI_CABLE_CLK_I	შეყვანა	1	საკაბელო საათი HDMI წყაროდან
R_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან "R" არხის პარალელური მონაცემებისთვის
G_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან "G" არხის პარალელური მონაცემებისთვის
B_RX_VALID_I	შეყვანა	1	მოქმედი სიგნალი XCVR-დან "B" არხის პარალელური მონაცემებისთვის
DATA_R_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია "R" არხის პარალელური მონაცემები XCVR-დან
DATA_G_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია "G" არხის პარალელური მონაცემები XCVR-დან
DATA_B_I	შეყვანა	პიქსელების რაოდენობა ✕ 10 ბიტი	მიღებულია "B" არხის პარალელური მონაცემები XCVR-დან
SCL_I	შეყვანა	1	I2C სერიული საათის შეყვანა DDC-სთვის
HPD_I	შეყვანა	1	ცხელი დანამატი აღმოაჩენს შეყვანის სიგნალს. წყარო დაკავშირებულია ნიჟარასთან და HPD სიგნალი მაღალი უნდა იყოს.
SDA_I	შეყვანა	1	I2C სერიული მონაცემების შეყვანა DDC-სთვის
EDID_CLK_I	შეყვანა	1	სისტემის საათი I2C მოდულისთვის
BIT_SLIP_R_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის "R" არხზე
BIT_SLIP_G_O	გამომავალი	1	ბიტი სრიალის სიგნალი გადამცემის "G" არხზე

პორტის სახელი	მიმართულება	სიგანე (ბიტი)	აღწერა
BIT_SLIP_B_O	გამომავალი	1	ბიტის სიგნალი გადამცემის "B" არხზე
VIDEO_DATA_VALID_O	გამომავალი	1	ვიდეო მონაცემების სწორი გამომავალი
AUDIO_DATA_VALID_O	გამოსავალი 1	1	აუდიო მონაცემების მოქმედი გამომავალი
H_SYNC_O	გამომავალი	1	ჰორიზონტალური სინქრონიზაციის პულსი
V_SYNC_O	გამომავალი	1	აქტიური ვერტიკალური სინქრონიზაციის პულსი
DATA_ RATE_O	გამომავალი	16	Rx მონაცემთა სიჩქარე. ქვემოთ მოცემულია მონაცემთა სიჩქარის მნიშვნელობები: x1734 = 5940 Mbps x0B9A = 2960 Mbps  x05CD = 1485 Mbps x2E6 = 742.5 Mbps
R_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "R" მონაცემები
G_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "G" მონაცემები
B_O	გამომავალი	პიქსელების რაოდენობა ✕ ფერის სიღრმის ბიტები	გაშიფრული "B" მონაცემები
SDA_O	გამომავალი	1	I2C სერიული მონაცემების გამომავალი DDC-სთვის
HPD_O	გამომავალი	1	ცხელი დანამატი აღმოაჩენს გამომავალ სიგნალს
ACR_CTS_O	გამომავალი	20	აუდიო საათის რეგენერაციის ციკლის დროamp ღირებულება
ACR_N_O	გამომავალი	20	აუდიო საათის რეგენერაციის მნიშვნელობის (N) პარამეტრი
ACR_VALID_O	გამომავალი	1	აუდიო საათის რეგენერაციის მოქმედი სიგნალი
AUDIO_SAMPLE_CH1_O	გამომავალი	24	არხის 1 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH2_O	გამომავალი	24	არხის 2 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH3_O	გამომავალი	24	არხის 3 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH4_O	გამომავალი	24	არხის 4 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH5_O	გამომავალი	24	არხის 5 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH6_O	გამომავალი	24	არხის 6 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH7_O	გამომავალი	24	არხის 7 აუდიო სampმონაცემები
AUDIO_SAMPLE_CH8_O	გამომავალი	24	არხის 8 აუდიო სampმონაცემები

ტესტის მაგიდის სიმულაცია (დასვით შეკითხვა)

Testbench მოწოდებულია HDMI RX ბირთვის ფუნქციონირების შესამოწმებლად. Testbench მუშაობს მხოლოდ მშობლიურ ინტერფეისში, როდესაც პიქსელების რაოდენობა ერთია.

ბირთვის სიმულაციისთვის ტესტის მაგიდის გამოყენებით, შეასრულეთ შემდეგი ნაბიჯები:

1. დიზაინის ნაკადის ფანჯარაში გააფართოვეთ დიზაინის შექმნა.
2. დააწკაპუნეთ მაუსის მარჯვენა ღილაკით Create SmartDesign Testbench და შემდეგ დააწკაპუნეთ Run-ზე, როგორც ნაჩვენებია შემდეგ სურათზე.
   სურათი 5-1. SmartDesign Testbench-ის შექმნა
3. შეიყვანეთ სახელი SmartDesign testbench-ისთვის და შემდეგ დააწკაპუნეთ OK.
   სურათი 5-2. SmartDesign Testbench-ის დასახელებაშეიქმნა SmartDesign ტესტის მაგიდა და ტილო გამოჩნდება Design Flow პანელის მარჯვნივ.
4. გადადით Libero® SoC კატალოგში, აირჩიეთ View > Windows > IP Catalog და შემდეგ გააფართოვეთ Solutions-Video. ორჯერ დააწკაპუნეთ HDMI RX IP (v5.4.0) და შემდეგ დააწკაპუნეთ OK.
5. აირჩიეთ ყველა პორტი, დააწკაპუნეთ მაუსის მარჯვენა ღილაკით და აირჩიეთ Promote to Top Level.
6. SmartDesign ხელსაწყოთა ზოლზე დააწკაპუნეთ კომპონენტის გენერირებაზე.
7. სტიმულის იერარქიის ჩანართზე, დააწკაპუნეთ მარჯვენა ღილაკით HDMI_RX_TB ტესტის მაგიდაზე fileდა შემდეგ დააწკაპუნეთ Pre-Synth Design-ის სიმულაცია > ინტერაქტიულად გახსნა.

ModelSim® ხელსაწყო იხსნება სატესტო მაგიდასთან, როგორც ნაჩვენებია შემდეგ სურათზე.

სურათი 5-3. ModelSim Tool HDMI RX Testbench-ით File

მნიშვნელოვანია: მევ სიმულაცია წყდება DO-ში მითითებული გაშვების დროის ლიმიტის გამო file, გამოიყენეთ run -all ბრძანება სიმულაციის დასასრულებლად.

ლიცენზია (დასვით შეკითხვა)

HDMI RX IP მოწოდებულია შემდეგი ლიცენზიის ორი ვარიანტით:

• დაშიფრული: სრული დაშიფრული RTL კოდი მოცემულია ბირთვისთვის. ის ხელმისაწვდომია უფასოდ ნებისმიერი Libero ლიცენზიით, რაც საშუალებას აძლევს ბირთვს განხორციელდეს SmartDesign-ით. თქვენ შეგიძლიათ შეასრულოთ სიმულაცია, სინთეზი, განლაგება და დაპროგრამოთ FPGA სილიკონი Libero დიზაინის კომპლექტის გამოყენებით.
• RTL: სრული RTL კოდი დაბლოკილია ლიცენზიით, რომელიც ცალკე უნდა იყოს შეძენილი.

სიმულაციის შედეგები (დასვით შეკითხვა)

HDMI RX IP-ის შემდეგი დროის დიაგრამა აჩვენებს ვიდეო მონაცემებს და მონაცემთა მართვის პერიოდებს.

სურათი 6-1. ვიდეო მონაცემები

შემდეგი დიაგრამა აჩვენებს hsync და vsync გამომავალს შესაბამისი საკონტროლო მონაცემების შეყვანისთვის.

სურათი 6-2. ჰორიზონტალური სინქრონიზაციისა და ვერტიკალური სინქრონიზაციის სიგნალები

შემდეგი დიაგრამა აჩვენებს EDID ნაწილს.

სურათი 6-3. EDID სიგნალები

რესურსების გამოყენება (დასვით შეკითხვა)

HDMI RX IP დანერგილია PolarFire® FPGA-ში (MPF300T – 1FCG1152I პაკეტი). შემდეგი ცხრილი ჩამოთვლის რესურსებს, რომლებიც გამოიყენება, როდესაც პიქსელების რაოდენობა = 1 პიქსელი.

ცხრილი 7-1. რესურსის გამოყენება 1 პიქსელის რეჟიმისთვის

ფერის ფორმატი	ფერის სიღრმე	სკრამბლერი	ქსოვილი 4LUT	ქსოვილის DFF	ინტერფეისი 4LUT	ინტერფეისი DFF	uSRAM (64×12)	LSRAM (20 ათასი)
RGB	8	გამორთვა	987	1867	360	360	0	10
	10	გამორთვა	1585	1325	456	456	11	9
	12	გამორთვა	1544	1323	456	456	11	9
	16	გამორთვა	1599	1331	492	492	14	9
YCbCr422	8	გამორთვა	1136	758	360	360	3	9
YCbCr444	8	გამორთვა	1105	782	360	360	3	9
	10	გამორთვა	1574	1321	456	456	11	9
	12	გამორთვა	1517	1319	456	456	11	9
	16	გამორთვა	1585	1327	492	492	14	9

შემდეგი ცხრილი ჩამოთვლის რესურსებს, რომლებიც გამოიყენება, როდესაც პიქსელების რაოდენობა = 4 პიქსელი.

ცხრილი 7-2. რესურსის გამოყენება 4 პიქსელის რეჟიმისთვის

ფერის ფორმატი	ფერის სიღრმე	სკრამბლერი	ქსოვილი 4LUT	ქსოვილის DFF	ინტერფეისი 4LUT	ინტერფეისი DFF	uSRAM (64×12)	LSRAM (20 ათასი)
RGB	8	გამორთვა	1559	1631	1080	1080	9	27
	12	გამორთვა	1975	2191	1344	1344	31	27
	16	გამორთვა	1880	2462	1428	1428	38	27
RGB	10	ჩართვა	4231	3306	1008	1008	3	27
	12	ჩართვა	4253	3302	1008	1008	3	27
	16	ჩართვა	3764	3374	1416	1416	37	27
YCbCr422	8	გამორთვა	1485	1433	912	912	7	23
YCbCr444	8	გამორთვა	1513	1694	1080	1080	9	27
	12	გამორთვა	2001	2099	1344	1344	31	27
	16	გამორთვა	1988	2555	1437	1437	38	27

შემდეგი ცხრილი ჩამოთვლის რესურსებს, რომლებიც გამოიყენება პიქსელების რაოდენობა = 4 პიქსელი და ჩართულია SCRAMBLER.

ცხრილი 7-3. რესურსის გამოყენება 4 პიქსელის რეჟიმისთვის და SCRAMBLER ჩართულია

ფერის ფორმატი	ფერის სიღრმე	სკრამბლერი	ქსოვილი 4LUT	ქსოვილის DFF	ინტერფეისი 4LUT	ინტერფეისი DFF	uSRAM (64×12)	LSRAM (20 ათასი)
RGB	8	ჩართვა	5029	5243	1126	1126	9	28
YCbCr422	8	ჩართვა	4566	3625	1128	1128	13	27
YCbCr444	8	ჩართვა	4762	3844	1176	1176	17	27

სისტემის ინტეგრაცია (დასვით შეკითხვა)

ეს განყოფილება გვიჩვენებს, თუ როგორ ხდება IP-ის ინტეგრირება Libero დიზაინში.
შემდეგი ცხრილი ჩამოთვლის PF XCVR, PF TX PLL და PF CCC-ის კონფიგურაციებს, რომლებიც საჭიროა სხვადასხვა გარჩევადობისთვის და ბიტის სიგანეებისთვის.

ცხრილი 8-1. PF XCVR, PF TX PLL და PF CCC კონფიგურაციები

რეზოლუცია	ბიტის სიგანე	PF XCVR კონფიგურაცია			CDR REF საათის ბალიშები	PF CCC კონფიგურაცია
		RX მონაცემთა სიხშირე	RX CDR Ref საათის სიხშირე	RX PCS ქსოვილის სიგანე		შეყვანის სიხშირე	გამომავალი სიხშირე
1 PXL (1080p60)	8	1485	148.5	10	AE27, AE28	NA	NA
1 PXL (1080p30)	10	1485	148.5	10	AE27, AE28	92.5	74
	12	1485	148.5	10	AE27, AE28	74.25	111.375
	16	1485	148.5	10	AE27, AE28	74.25	148.5
4 PXL (1080p60)	8	1485	148.5	40	AE27, AE28	NA	NA
	12	1485	148.5	40	AE27, AE28	55.725	37.15
	16	1485	148.5	40	AE27, AE28	74.25	37.125
4 PXL (4kp30)	8	1485	148.5	40	AE27, AE28	NA	NA
	10	3712.5	148.5	40	AE29, AE30	92.81	74.248
	12	4455	148.5	40	AE29, AE30	111.375	74.25
	16	5940	148.5	40	AE29, AE30	148.5	74.25
4 PXL (4Kp60)	8	5940	148.5	40	AE29, AE30	NA	NA

HDMI RX Sampდიზაინი 1: როდესაც კონფიგურირებულია ფერის სიღრმე = 8-ბიტი და პიქსელების რაოდენობა = 1 პიქსელი, ნაჩვენებია შემდეგ ფიგურაში.

სურათი 8-1. HDMI RX Sampდიზაინი 1

მაგamp8-ბიტიან კონფიგურაციებში შემდეგი კომპონენტებია დიზაინის ნაწილი:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) კონფიგურირებულია TX და RX სრული დუპლექსის რეჟიმში. RX მონაცემთა სიჩქარე 1485 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 10 ბიტი 1 PXL რეჟიმისთვის და 148.5 MHz CDR საცნობარო საათისთვის. TX მონაცემთა სიჩქარე 1485 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 10 ბიტი საათის გაყოფის ფაქტორით 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK და LANE3_CDR_REF_CLK ამოძრავებულია PF_XCVR_REF_CLK-დან AE27, AE28 Pad ქინძისთავებით.
• EDID CLK_I პინი უნდა ამოძრავებდეს 150 MHz საათის CCC-ით.
• R_RX_CLK_I, G_RX_CLK_I და B_RX_CLK_I მართავენ LANE3_TX_CLK_R, LANE2_TX_CLK_R და LANE1_TX_CLK_R, შესაბამისად.
• R_RX_VALID_I, G_RX_VALID_I და B_RX_VALID_I მართავენ LANE3_RX_VAL, LANE2_RX_VAL და LANE1_RX_VAL, შესაბამისად.
• DATA_R_I, DATA_G_I და DATA_B_I მართავენ LANE3_RX_DATA, LANE2_RX_DATA და LANE1_RX_DATA, შესაბამისად.

HDMI RX Sampდიზაინი 2: როდესაც კონფიგურირებულია ფერის სიღრმე = 8-ბიტი და პიქსელების რაოდენობა = 4 პიქსელი, ნაჩვენებია შემდეგ ფიგურაში.

სურათი 8-2. HDMI RX Sampდიზაინი 2

მაგamp8-ბიტიან კონფიგურაციებში შემდეგი კომპონენტებია დიზაინის ნაწილი:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) კონფიგურირებულია TX და RX სრული დუპლექსის რეჟიმში. RX მონაცემთა სიჩქარე 1485 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 40 ბიტი 4 PXL რეჟიმისთვის და 148.5 MHz CDR საცნობარო საათისთვის. TX მონაცემთა სიჩქარე 1485 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 40 ბიტი საათის გაყოფის ფაქტორით 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK და LANE3_CDR_REF_CLK ამოძრავებულია PF_XCVR_REF_CLK-დან AE27, AE28 Pad ქინძისთავებით.
• EDID CLK_I პინი უნდა ამოძრავებდეს 150 MHz საათის CCC-ით.
• R_RX_CLK_I, G_RX_CLK_I და B_RX_CLK_I მართავენ LANE3_TX_CLK_R, LANE2_TX_CLK_R და LANE1_TX_CLK_R, შესაბამისად.
• R_RX_VALID_I, G_RX_VALID_I და B_RX_VALID_I მართავენ LANE3_RX_VAL, LANE2_RX_VAL და LANE1_RX_VAL, შესაბამისად.
• DATA_R_I, DATA_G_I და DATA_B_I მართავენ LANE3_RX_DATA, LANE2_RX_DATA და LANE1_RX_DATA, შესაბამისად.

HDMI RX Sampდიზაინი 3: როდესაც კონფიგურირებულია ფერის სიღრმე = 8-ბიტი და პიქსელების რაოდენობა = 4 პიქსელ რეჟიმში და SCRAMBLER = ჩართული, ნაჩვენებია შემდეგ ფიგურაში.

სურათი 8-3. HDMI RX Sampდიზაინი 3

მაგamp8-ბიტიან კონფიგურაციებში შემდეგი კომპონენტებია დიზაინის ნაწილი:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) კონფიგურირებულია TX და RX დამოუკიდებელი რეჟიმისთვის. RX მონაცემთა სიჩქარე 5940 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 40 ბიტი 4 PXL რეჟიმისთვის და 148.5 MHz CDR საცნობარო საათისთვის. TX მონაცემთა სიჩქარე 5940 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 40 ბიტი საათის გაყოფის ფაქტორით 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK და LANE3_CDR_REF_CLK ამოძრავებულია PF_XCVR_REF_CLK-დან AF29, AF30 Pad ქინძისთავებით.
• EDID CLK_I პინი უნდა ამოძრავებდეს 150 MHz საათის CCC-ით.
• R_RX_CLK_I, G_RX_CLK_I და B_RX_CLK_I მართავენ LANE3_TX_CLK_R, LANE2_TX_CLK_R და LANE1_TX_CLK_R, შესაბამისად.
• R_RX_VALID_I, G_RX_VALID_I და B_RX_VALID_I მართავენ LANE3_RX_VAL, LANE2_RX_VAL და LANE1_RX_VAL, შესაბამისად.
• DATA_R_I, DATA_G_I და DATA_B_I მართავენ LANE3_RX_DATA, LANE2_RX_DATA და LANE1_RX_DATA, შესაბამისად.

HDMI RX Sampდიზაინი 4: როდესაც კონფიგურირებულია ფერის სიღრმე = 12-ბიტი და პიქსელების რაოდენობა = 4 პიქსელ რეჟიმში და SCRAMBLER = ჩართული, ნაჩვენებია შემდეგ ფიგურაში.

სურათი 8-4. HDMI RX Sampდიზაინი 4

მაგamp12-ბიტიან კონფიგურაციებში შემდეგი კომპონენტებია დიზაინის ნაწილი:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) კონფიგურირებულია მხოლოდ RX რეჟიმში. RX მონაცემთა სიჩქარე 4455 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 40 ბიტი 4 PXL რეჟიმისთვის და 148.5 MHz CDR საცნობარო საათისთვის.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK და LANE3_CDR_REF_CLK ამოძრავებულია PF_XCVR_REF_CLK-დან AF29, AF30 Pad ქინძისთავებით.
• EDID CLK_I პინი უნდა ამოძრავებდეს 150 MHz საათის CCC-ით.
• R_RX_CLK_I, G_RX_CLK_I და B_RX_CLK_I მართავენ LANE3_TX_CLK_R, LANE2_TX_CLK_R და LANE1_TX_CLK_R, შესაბამისად.
• R_RX_VALID_I, G_RX_VALID_I და B_RX_VALID_I მართავენ LANE3_RX_VAL, LANE2_RX_VAL და LANE1_RX_VAL, შესაბამისად.
• DATA_R_I, DATA_G_I და DATA_B_I მართავენ LANE3_RX_DATA, LANE2_RX_DATA და LANE1_RX_DATA, შესაბამისად.
• PF_CCC_C0 მოდული წარმოქმნის საათს სახელად OUT0_FABCLK_0 74.25 MHz სიხშირით, მიღებული 111.375 MHz შეყვანის საათისგან, რომელსაც მართავს LANE1_RX_CLK_R.

HDMI RX Sampდიზაინი 5: როდესაც კონფიგურებულია ფერის სიღრმეში = 8-ბიტი, პიქსელების რაოდენობა = 4 პიქსელ რეჟიმში და SCRAMBLER = ჩართული ნაჩვენებია შემდეგ სურათზე. ეს დიზაინი არის დინამიური მონაცემთა სიჩქარე DRI-ით.

სურათი 8-5. HDMI RX Sampდიზაინი 5

მაგamp8-ბიტიან კონფიგურაციებში შემდეგი კომპონენტებია დიზაინის ნაწილი:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) კონფიგურირებულია მხოლოდ RX რეჟიმისთვის, ჩართული დინამიური რეკონფიგურაციის ინტერფეისით. RX მონაცემთა სიჩქარე 5940 Mbps PMA რეჟიმში, მონაცემთა სიგანე კონფიგურირებულია როგორც 40 ბიტი 4 PXL რეჟიმისთვის და 148.5 MHz CDR საცნობარო საათისთვის.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK და LANE3_CDR_REF_CLK ამოძრავებულია PF_XCVR_REF_CLK-დან AF29, AF30 Pad ქინძისთავებით.
• EDID CLK_I პინი უნდა ამოძრავებდეს 150 MHz საათის CCC-ით.
• R_RX_CLK_I, G_RX_CLK_I და B_RX_CLK_I მართავენ LANE3_TX_CLK_R, LANE2_TX_CLK_R და LANE1_TX_CLK_R, შესაბამისად.
• R_RX_VALID_I, G_RX_VALID_I და B_RX_VALID_I მართავენ LANE3_RX_VAL, LANE2_RX_VAL და LANE1_RX_VAL, შესაბამისად.
• DATA_R_I, DATA_G_I და DATA_B_I მართავენ LANE3_RX_DATA, LANE2_RX_DATA და LANE1_RX_DATA, შესაბამისად.

გადასინჯვის ისტორია (დასვით შეკითხვა)

გადასინჯვის ისტორია აღწერს ცვლილებებს, რომლებიც განხორციელდა დოკუმენტში. ცვლილებები ჩამოთვლილია გადასინჯვით, დაწყებული უახლესი პუბლიკაციით.

ცხრილი 9-1. გადასინჯვის ისტორია

რევიზია	თარიღი	აღწერა
D	02/2025	ქვემოთ მოცემულია დოკუმენტის C რევიზიაში განხორციელებული ცვლილებების სია: განახლებულია HDMI RX IP ვერსია 5.4-მდე. განახლებული შესავალი ფუნქციებითა და მხარდაუჭერელი ფუნქციებით. დამატებულია შემოწმებული წყაროს მოწყობილობების განყოფილება. განახლებულია ნახაზი 3-1 და სურათი 3-3 ტექნიკის დანერგვის განყოფილებაში. დამატებულია კონფიგურაციის პარამეტრების განყოფილება. განახლებულია ცხრილი 4-2, ცხრილი 4-4, ცხრილი 4-5, ცხრილი 4-6 და ცხრილი 4-7 პორტების განყოფილებაში. განახლებულია სურათი 5-2 Testbench Simulation განყოფილებაში. განახლებულია ცხრილი 7-1 და ცხრილი 7-2 დამატებულია ცხრილი 7-3 რესურსების გამოყენების განყოფილებაში. განახლებულია ნახაზი 8-1, სურათი 8-2, სურათი 8-3 და სურათი 8-4 სისტემური ინტეგრაციის განყოფილებაში. დამატებულია მონაცემთა დინამიური სიჩქარე DRI დიზაინით exampსისტემურ ინტეგრაციაშიn განყოფილება.
C	02/2023	ქვემოთ მოცემულია დოკუმენტის C რევიზიაში განხორციელებული ცვლილებების სია: განახლებულია HDMI RX IP ვერსია 5.2-მდე განახლებულია მხარდაჭერილი გარჩევადობა ოთხი პიქსელის რეჟიმში მთელ დოკუმენტში განახლებულია სურათი 2-1
B	09/2022	ქვემოთ მოცემულია დოკუმენტის B რევიზიაში განხორციელებული ცვლილებების ჩამონათვალი: განახლებულია დოკუმენტი v5.1-ისთვის განახლებულია ცხრილი 4-2 და ცხრილი 4-3
A	04/2022	ქვემოთ მოცემულია დოკუმენტის A ვერსიის ცვლილებების სია: დოკუმენტი გადავიდა მიკროჩიპის შაბლონში დოკუმენტის ნომერი განახლდა DS50003298A-ზე 50200863-დან განახლებულია განყოფილება TMDS Decoder განახლებული ცხრილები ცხრილი 4-2 და ცხრილი 4-3  განახლებულია სურათი 5-3, სურათი 6-1, სურათი 6-2
2.0	—	ქვემოთ მოცემულია ამ გადასინჯვაში განხორციელებული ცვლილებების შეჯამება. დამატებულია ცხრილი 4-3 განახლებულია რესურსების გამოყენების ცხრილები
1.0	08/2021	საწყისი რევიზია.

მიკროჩიპის FPGA მხარდაჭერა
Microchip FPGA პროდუქტების ჯგუფი მხარს უჭერს თავის პროდუქტებს სხვადასხვა დამხმარე სერვისებით, მათ შორის მომხმარებელთა სერვისით, მომხმარებელთა ტექნიკური დახმარების ცენტრით, webსაიტი და გაყიდვების ოფისები მთელს მსოფლიოში. კლიენტებს სთავაზობენ ეწვიონ Microchip-ის ონლაინ რესურსებს, სანამ დაუკავშირდებიან მხარდაჭერას, რადგან დიდია ალბათობა, რომ მათ შეკითხვებს უკვე გაეცეს პასუხი. დაუკავშირდით ტექნიკური დახმარების ცენტრს webსაიტი ზე www.microchip.com/support. ახსენეთ FPGA მოწყობილობის ნაწილის ნომერი, აირჩიეთ შესაბამისი საქმის კატეგორია და ატვირთეთ დიზაინი fileტექნიკური დახმარების საქმის შექმნისას. დაუკავშირდით მომხმარებელთა მომსახურებას პროდუქტის არატექნიკური მხარდაჭერისთვის, როგორიცაა პროდუქტის ფასები, პროდუქტის განახლება, განახლებული ინფორმაცია, შეკვეთის სტატუსი და ავტორიზაცია.

• ჩრდილოეთ ამერიკიდან დარეკეთ 800.262.1060
• დანარჩენი მსოფლიოდან დარეკეთ 650.318.4460
• ფაქსი, მსოფლიოს ნებისმიერი ადგილიდან, 650.318.8044

მიკროჩიპის ინფორმაცია

სავაჭრო ნიშნები
"Microchip" სახელი და ლოგო, "M" ლოგო და სხვა სახელები, ლოგოები და ბრენდები არის Microchip Technology Incorporated-ის ან მისი შვილობილი და/ან შვილობილი კომპანიების რეგისტრირებული და დაურეგისტრირებელი სავაჭრო ნიშნები შეერთებულ შტატებში და/ან სხვა ქვეყნებში ("Microchip" სავაჭრო ნიშნები”). ინფორმაცია მიკროჩიპის სავაჭრო ნიშნებთან დაკავშირებით შეგიძლიათ იხილოთ აქ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.

ISBN: 979-8-3371-0744-8

იურიდიული ცნობა
ეს პუბლიკაცია და აქ არსებული ინფორმაცია შეიძლება გამოყენებულ იქნას მხოლოდ Microchip-ის პროდუქტებთან, მათ შორის მიკროჩიპის პროდუქტების დიზაინის, ტესტირებისა და ინტეგრაციისთვის თქვენს აპლიკაციაში. ამ ინფორმაციის ნებისმიერი სხვა გზით გამოყენება არღვევს წინამდებარე პირობებს. ინფორმაცია მოწყობილობის აპლიკაციებთან დაკავშირებით მოწოდებულია მხოლოდ თქვენი მოხერხებულობისთვის და შეიძლება შეიცვალოს განახლებებით. თქვენი პასუხისმგებლობაა უზრუნველყოთ, რომ თქვენი აპლიკაცია აკმაყოფილებს თქვენს სპეციფიკაციებს. დაუკავშირდით თქვენს ადგილობრივ მიკროჩიპის გაყიდვების ოფისს დამატებითი მხარდაჭერისთვის ან მიიღეთ დამატებითი მხარდაჭერა აქ www.microchip.com/en-us/support/design-help/client-support-services.

ეს ინფორმაცია მოწოდებულია მიკროჩიპის მიერ "როგორც არის". მიკროჩიპი არ იძლევა რაიმე სახის წარმომადგენლობას ან გარანტიას, იქნება ეს გამოხატული თუ ნაგულისხმევი, წერილობითი თუ ზეპირი, კანონიერი ან სხვაგვარად, დაკავშირებული ინფორმაციასთან, მათ შორის, მაგრამ არა შეზღუდული შეზღუდული არადარღვევა, ვაჭრობა და ვარგისიანობა კონკრეტული მიზნისთვის, ან მის მდგომარეობასთან, ხარისხთან ან შესრულებასთან დაკავშირებული გარანტიები.
არავითარ შემთხვევაში მიკროჩიპი არ იქნება პასუხისმგებელი რაიმე სახის ირიბი, სპეციალური, სადამსჯელო, შემთხვევითი ან თანმიმდევრული დანაკარგისთვის, ზიანის, ღირებულების ან რაიმე სახის ხარჯზე, რაც არ უნდა იყოს დაკავშირებული აშშ-სთან, ჩვენთან მაშინაც კი, თუ მიკროჩიპს მიეცა რეკომენდაცია შესაძლებლობის ან დაზიანების შესახებ. კანონით ნებადართული სრულყოფილად, მიკროჩიპის მთლიანი პასუხისმგებლობა ყველა პრეტენზიაზე რაიმე ფორმით, რომელიც დაკავშირებულია ინფორმაციასთან ან მის გამოყენებასთან, არ აღემატება საკომისიოების ოდენობას, ასეთის არსებობის შემთხვევაში, ინფორმაცია.
მიკროჩიპის მოწყობილობების გამოყენება სიცოცხლის მხარდაჭერისა და/ან უსაფრთხოების აპლიკაციებში მთლიანად მყიდველის რისკის ქვეშაა და მყიდველი თანახმაა დაიცვას, აანაზღაუროს და შეინახოს უვნებელი მიკროჩიპი ნებისმიერი და ყველა ზიანისგან, პრეტენზიისგან, სარჩელისგან ან ხარჯისგან. არანაირი ლიცენზია არ არის გადაცემული, ირიბად ან სხვაგვარად, ნებისმიერი მიკროჩიპის ინტელექტუალური საკუთრების უფლებით, თუ სხვა რამ არ არის მითითებული.

მიკროჩიპური მოწყობილობების კოდის დაცვის ფუნქცია

გაითვალისწინეთ კოდის დაცვის ფუნქციის შემდეგი დეტალები მიკროჩიპის პროდუქტებზე:

• მიკროჩიპის პროდუქტები აკმაყოფილებს სპეციფიკაციებს, რომლებიც მოცემულია მიკროჩიპის მონაცემთა ფურცელში.
• Microchip თვლის, რომ მისი ოჯახის პროდუქტები უსაფრთხოა, როდესაც გამოიყენება დანიშნულებისამებრ, ოპერაციული სპეციფიკაციების ფარგლებში და ნორმალურ პირობებში.
• მიკროჩიპი აფასებს და აგრესიულად იცავს მის ინტელექტუალურ საკუთრების უფლებებს. მიკროჩიპის პროდუქტების კოდების დაცვის მახასიათებლების დარღვევის მცდელობა მკაცრად აკრძალულია და შესაძლოა არღვევდეს ციფრული ათასწლეულის საავტორო უფლებების აქტს.
• არც მიკროჩიპი და არც ნახევარგამტარების სხვა მწარმოებელი არ იძლევა მისი კოდის უსაფრთხოების გარანტიას. კოდის დაცვა არ ნიშნავს იმას, რომ ჩვენ გარანტიას ვაძლევთ პროდუქტის „შეურღვევია“. კოდის დაცვა მუდმივად ვითარდება. მიკროჩიპი მოწოდებულია მუდმივად გააუმჯობესოს ჩვენი პროდუქციის კოდის დაცვის მახასიათებლები.

© 2025 Microchip Technology Inc. და მისი შვილობილი კომპანიები

FAQ

• კითხვა: როგორ განვაახლოთ HDMI RX IP ბირთვი?
  პასუხი: IP ბირთვის განახლება შესაძლებელია Libero SoC პროგრამული უზრუნველყოფის საშუალებით ან ხელით გადმოწერილი კატალოგიდან. Libero SoC პროგრამული უზრუნველყოფის IP კატალოგში დაინსტალირების შემდეგ, მისი კონფიგურაცია, გენერირება და ინსტალაციაც შესაძლებელია SmartDesign-ში პროექტში ჩართვისთვის.

დოკუმენტები / რესურსები

MICROCHIP PolarFire FPGA მაღალი გარჩევადობის მულტიმედიური ინტერფეისი HDMI მიმღები [pdf] მომხმარებლის სახელმძღვანელო PolarFire FPGA, PolarFire FPGA მაღალი გარჩევადობის მულტიმედიური ინტერფეისი HDMI მიმღები, მაღალი გარჩევადობის მულტიმედიური ინტერფეისი HDMI მიმღები, მულტიმედიური ინტერფეისი HDMI მიმღები, ინტერფეისი HDMI მიმღები, HDMI მიმღები

ცნობები

• მომხმარებლის სახელმძღვანელო