MICROCHIP PolarFire FPGA Yüksek Çözünürlüklü Multimedya Arayüzü HDMI Alıcısı
Giriş (Soru Sor)
Microchip'in Yüksek Çözünürlüklü Multimedya Arayüzü (HDMI) alıcı IP'si, HDMI standart spesifikasyonunda açıklanan video verisi ve ses paketi veri alımını destekler. HDMI RX IP, tek piksel modunda 2.0 Hz'de 1920 × 1080'e ve dört piksel modunda 60 Hz'de 3840 × 2160'a kadar çözünürlükler için HDMI 60'ı destekleyen PolarFire® FPGA ve PolarFire System on Chip (SoC) FPGA cihazları için özel olarak tasarlanmıştır. RX IP, HDMI kaynağı ile HDMI alıcısı arasındaki iletişimi belirtmek için güç açma veya kapama ve çıkarma veya takma olaylarını izlemek için Hot Plug Detect'i (HPD) destekler.
HDMI kaynağı, Sink'in yapılandırmasını ve/veya yeteneklerini keşfetmek için lavabonun Genişletilmiş Ekran Tanımlama Verilerini (EDID) okumak için Ekran Veri kanalını (DDC) kullanır. HDMI RX IP, bir HDMI kaynağının standart bir I2C kanalı üzerinden okuyabileceği önceden programlanmış EDID'ye sahiptir. PolarFire FPGA ve PolarFire SoC FPGA aygıt alıcı-vericileri, seri verileri 10 bitlik verilere seri hale getirmek için RX IP ile birlikte kullanılır. HDMI'daki veri kanallarının aralarında önemli bir eğim olmasına izin verilir. HDMI RX IP, İlk Giren İlk Çıkar (FIFO'lar) kullanarak veri kanalları arasındaki eğimi ortadan kaldırır. Bu IP, alıcı-verici aracılığıyla HDMI kaynağından alınan Geçiş En Aza İndirilmiş Diferansiyel Sinyalizasyon (TMDS) verilerini 24 bitlik RGB piksel verilerine, 24 bitlik ses verilerine ve kontrol sinyallerine dönüştürür. HDMI protokolünde belirtilen dört standart kontrol belirteci, seri hale getirme sırasında verileri faz hizalamak için kullanılır.
Özet
Aşağıdaki tabloda HDMI RX IP özelliklerinin özeti verilmektedir.
Tablo 1. HDMI RX IP Özellikleri
| Çekirdek Sürüm | Bu kullanıcı kılavuzu HDMI RX IP v5.4'ü destekler. |
| Desteklenen Cihaz Aileleri |
|
| Desteklenen Araç Akışı | Libero® SoC v12.0 veya sonraki sürümleri gerektirir. |
| Desteklenen Arayüzler | HDMI RX IP tarafından desteklenen arayüzler şunlardır:
|
| Lisanslama | HDMI RX IP aşağıdaki iki lisans seçeneğiyle sunulmaktadır:
|
Özellikler
HDMI RX IP'nin özellikleri şunlardır:
- HDMI 2.0 ile uyumludur
- 8, 10, 12 ve 16 Bit Renk Derinliğini Destekler
- RGB, YUV 4:2:2 ve YUV 4:4:4 gibi Renk Formatlarını destekler
- Saat Girişi Başına Bir veya Dört Piksel Desteklenir
- One Pixel modunda 1920 Hz'de 1080 ✕ 60'e ve Four Pixel modunda 3840 Hz'de 2160 ✕ 60'a kadar Çözünürlükleri destekler.
- Sıcak Takmayı Algılar
- Kod Çözme Şemasını Destekler – TMDS
- DVI Girişini Destekler
- Ekran Veri Kanalı (DDC) ve Gelişmiş Ekran Veri Kanalı'nı (E-DDC) destekler
- Video Veri Aktarımı için Yerel ve AXI4 Akışlı Video Arayüzünü Destekler
- Ses Veri Aktarımı için Yerel ve AXI4 Akışlı Ses Arayüzünü Destekler
Desteklenmeyen Özellikler
HDMI RX IP'nin desteklenmeyen özellikleri şunlardır:
- 4:2:0 renk formatı desteklenmiyor.
- Yüksek Dinamik Aralık (HDR) ve Yüksek Bant Genişliğine Sahip Dijital İçerik Koruması (HDCP) desteklenmez.
- Değişken Yenileme Hızı (VRR) ve Otomatik Düşük Gecikme Modu (ALLM) desteklenmiyor.
- Dört Piksel modunda dörde bölünemeyen Yatay Zamanlama parametreleri desteklenmez.
Kurulum Talimatları
IP çekirdeği, Libero SoC yazılımındaki IP Kataloğu güncelleme işlevi aracılığıyla otomatik olarak Libero® SoC yazılımının IP Kataloğuna kurulmalı veya katalogdan manuel olarak indirilmelidir. IP çekirdeği Libero SoC yazılımı IP Kataloğuna kurulduktan sonra, Libero projesine dahil edilmek üzere Akıllı Tasarım içinde yapılandırılır, oluşturulur ve örnekleştirilir.
Test Edilmiş Kaynak Cihazlar (Bir Soru Sorun)
Aşağıdaki tabloda test edilen kaynak cihazlar listelenmiştir.
Tablo 1-1. Test Edilen Kaynak Cihazları
| Cihazlar | Piksel Modu | Çözünürlükler Test Edildi | Renk Derinliği (Bit) | Renk Modu | Ses |
| quantumdata™ M41h HDMI Analizörü | 1 | 720P 30 FPS, 720P 60 FPS ve 1080P 60 FPS | 8 | RGB, YUV444 ve YUV422 | Evet |
| 1080P 30 FPS | 8, 10, 12 ve 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS ve 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 ve 16 | ||||
| 4K 30 FPS | 8, 10, 12 ve 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Evet |
| 4 | 1080P 60 FPS ve 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Evet |
| 4 | 4K 30 FPS ve 4K 60 FPS | ||||
| Astro VA-1844A HDMI® Test Cihazı | 1 | 720P 30 FPS, 720P 60 FPS ve 1080P 60 FPS | 8 | RGB, YUV444 ve YUV422 | Evet |
| 1080P 30 FPS | 8, 10, 12 ve 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS ve 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 ve 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 Kiti | 1 | 1080P 30 FPS | 8 | RGB | HAYIR |
| 4 | 4K 60 FPS |
HDMI RX IP Yapılandırması (Soru Sor)
Bu bölüm bir genel bakış sağlarview HDMI RX IP Configurator arayüzü ve bileşenleri. HDMI RX IP Configurator, HDMI RX çekirdeğini ayarlamak için grafiksel bir arayüz sağlar. Bu konfigurator, kullanıcının Piksel Sayısı, Ses kanalı sayısı, Video Arayüzü, Ses Arayüzü, SCRAMBLER, Renk Derinliği, Renk Biçimi, Test Tezgahı ve Lisans gibi parametreleri seçmesine olanak tanır. Configurator arayüzü, ayarları özelleştirmek için açılır menüler ve seçenekler içerir. Temel yapılandırmalar Tablo 4-1'de açıklanmıştır. Aşağıdaki şekil ayrıntılı bir view HDMI RX IP Configurator arayüzünün.
Şekil 2-1. HDMI RX IP Yapılandırıcı
Arayüzde ayrıca yapılandırmaları onaylamak veya iptal etmek için Tamam ve İptal düğmeleri de yer alıyor.
Donanım Uygulaması (Soru Sor)
Aşağıdaki şekillerde HDMI RX IP arayüzü ve transceiver (XCVR) açıklanmaktadır.
Şekil 3-1. HDMI RX Blok Diyagramı
Şekil 3-2. Alıcı Ayrıntılı Blok Diyagramı
HDMI RX üç bölümden oluşurtagTürkçe:
- Faz hizalayıcı, alıcı-verici bit kaymasını kullanarak paralel verileri kontrol belirteci sınırlarına göre hizalar.
- TMDS kod çözücü, 10 bitlik kodlanmış verileri 8 bitlik video piksel verilerine, 4 bitlik ses paketi verilerine ve 2 bitlik kontrol sinyallerine dönüştürür.
- FIFO'lar R, G ve B şeritlerinin saatleri arasındaki çarpıklığı ortadan kaldırır.
Faz Hizalayıcı (Soru Sor)
XCVR'den gelen 10 bitlik paralel veriler, TMDS kodlu sözcük sınırları açısından her zaman hizalanmaz. Verilerin kodunun çözülmesi için paralel verilerin bit kaydırılması ve hizalanması gerekir. Faz hizalayıcı, gelen paralel verileri XCVR'deki bit kaydırma özelliğini kullanarak sözcük sınırlarına hizalar. Monitör Başına DPI Farkındalığı (PMA) modundaki XCVR, 10 bitlik seri hale getirilmiş sözcüğün hizalamasını 1 bit ayarlayan bit kaydırma özelliğine izin verir. Her seferinde, 10 bitlik sözcüğü 1 bitlik kayma konumuyla ayarladıktan sonra, kontrol süresi boyunca konumu kilitlemek için HDMI protokolünün dört kontrol belirtecinden herhangi biriyle karşılaştırılır. 10 bitlik sözcük doğru şekilde hizalanır ve bir sonraki s için geçerli kabul edilirtages. Her renk kanalının kendine ait faz hizalayıcısı vardır, TMDS kod çözücü yalnızca tüm faz hizalayıcıları kelime sınırlarını düzeltmek için kilitlendiğinde kod çözmeye başlar.
TMDS Dekoder (Soru Sor)
TMDS kod çözücü, video periyodu sırasında alıcı-vericiden gelen 10 bitlik seri olmayan veriyi 8 bitlik piksel verisine dönüştürür. HSYNC, VSYNC ve PACKET HEADER, kontrol periyodu sırasında 10 bitlik mavi kanal verisinden üretilir. Ses paketi verisi, her biri dört bitlik R ve G kanalına kod çözülür. Her kanalın TMDS kod çözücüsü kendi saatinde çalışır. Bu nedenle, kanallar arasında belirli bir sapma olabilir.
Kanaldan Kanala Eğim Düzeltme (Bir Soru Sorun)
Kanallar arasındaki eğriliği gidermek için FIFO tabanlı bir eğrilik giderme mantığı kullanılır. Her kanal, faz hizalayıcıdan gelen 10 bitlik verilerin geçerli olup olmadığını belirtmek için faz hizalama birimlerinden geçerli bir sinyal alır. Tüm kanallar geçerliyse (faz hizalaması elde edilmişse), FIFO modülü okuma ve yazma etkinleştirme sinyallerini kullanarak (sürekli olarak yazma ve okuma) FIFO modülünden veri geçirmeye başlar. FIFO çıkışlarından herhangi birinde bir kontrol belirteci algılandığında, okuma akışı askıya alınır ve video akışında belirli bir işaretçinin varışını belirtmek için bir işaretçi algılanan sinyal üretilir. Okuma akışı yalnızca bu işaretçi üç kanala da ulaştığında devam eder. Sonuç olarak, ilgili eğrilik giderilir. Çift saatli FIFO'lar, ilgili eğriliği gidermek için üç veri akışını da mavi kanal saatiyle senkronize eder. Aşağıdaki şekil kanaldan kanala eğrilik giderme tekniğini açıklamaktadır.
Şekil 3-3. Kanaldan Kanala Eğim Giderme
DDC (Soru Sor)
DDC, I2C veri yolu spesifikasyonuna dayalı bir iletişim kanalıdır. Kaynak, bir slave adresiyle bir lavabonun E-EDID'sinden bilgi okumak için I2C komutlarını kullanır. HDMI RX IP, One Pixel modunda 1920 Hz'de 1080 ✕ 60'e ve Four Pixel modunda 3840 Hz'de 2160 ✕ 60'a kadar çoklu çözünürlükleri destekleyen önceden tanımlanmış EDID kullanır.
EDID, Microchip HDMI ekranı olarak görüntülenen adı temsil eder.
HDMI RX Parametreleri ve Arayüz Sinyalleri (Soru Sor)
Bu bölümde HDMI RX GUI yapılandırıcısındaki parametreler ve G/Ç sinyalleri ele alınmaktadır.
Yapılandırma Parametreleri (Bir Soru Sorun)
Aşağıdaki tabloda HDMI RX IP'deki yapılandırma parametreleri listelenmiştir.
Tablo 4-1. Yapılandırma Parametreleri
| Parametre Adı | Tanım |
| Renk Formatı | Renk uzayını tanımlar. Aşağıdaki renk formatlarını destekler:
|
| Renk Derinliği | Renk bileşeni başına bit sayısını belirtir. Bileşen başına 8, 10, 12 ve 16 biti destekler. |
| Piksel Sayısı | Saat girişi başına piksel sayısını gösterir:
|
| ÇIRPICI | Saniyede 4 kare hızında 60K çözünürlük desteği:
|
| Ses kanalı sayısı | Desteklenen ses kanalı sayısı:
|
| Video Arayüzü | Yerel ve AXI akışı |
| Ses arayüzü | Yerel ve AXI akışı |
| Test tezgahı | Bir test tezgahı ortamının seçilmesine izin verir. Aşağıdaki test tezgahı seçeneklerini destekler:
|
| Lisans | Lisans türünü belirtir. Aşağıdaki iki lisans seçeneğini sunar:
|
Limanlar (Soru Sor)
Aşağıdaki tabloda Renk Formatı RGB olduğunda Yerel arayüz için HDMI RX IP'nin giriş ve çıkış portları listelenmiştir.
Tablo 4-2. Yerel Arayüz için Giriş ve Çıkış
| Sinyal Adı | Yön | Genişlik (Bit) | Tanım |
| RESET_N_I | Giriş | 1 | Aktif-düşük asenkron sıfırlama sinyali |
| R_RX_CLK_I | Giriş | 1 | XCVR'den "R" kanalı için paralel saat |
| G_RX_CLK_I | Giriş | 1 | XCVR'den "G" kanalı için paralel saat |
| B_RX_CLK_I | Giriş | 1 | XCVR'den "B" kanalı için paralel saat |
| EDID_SIFIRLA_N_I | Giriş | 1 | Aktif-düşük asenkron edid sıfırlama sinyali |
| R_RX_GEÇERLİ_I | Giriş | 1 | “R” kanal paralel verileri için XCVR'den geçerli sinyal |
| G_RX_GEÇERLİ_I | Giriş | 1 | “G” kanal paralel verileri için XCVR'den geçerli sinyal |
| B_RX_GEÇERLİ_I | Giriş | 1 | “B” kanal paralel verileri için XCVR'den geçerli sinyal |
| Sinyal Adı | Yön | Genişlik (Bit) | Tanım |
| DATA_R_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den "R" kanalı paralel verileri alındı |
| DATA_G_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den "G" kanalı paralel verileri alındı |
| DATA_B_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den "B" kanalı paralel verileri alındı |
| SCL_I | Giriş | 1 | DDC için I2C seri saat girişi |
| HPD_I | Giriş | 1 | Hot plug algılama giriş sinyali. Kaynak sink'e bağlı HPD sinyali yüksek olmalı. |
| SDA_I | Giriş | 1 | DDC için I2C seri veri girişi |
| EDID_CLK_I | Giriş | 1 | I2C modülü için sistem saati |
| BIT_SLIP_R_O | Çıktı | 1 | Alıcı-vericinin “R” kanalına bit kayma sinyali |
| BIT_SLIP_G_O | Çıktı | 1 | Alıcı-vericinin “G” kanalına bit kayma sinyali |
| BIT_SLIP_B_O | Çıktı | 1 | Alıcı-vericinin “B” kanalına bit kayma sinyali |
| VİDEO_VERİSİ_GEÇERLİ_O | Çıktı | 1 | Video verisi geçerli çıktı |
| SES_VERİSİ_GEÇERLİ_O | Çıktı | 1 | Ses verisi geçerli çıktı |
| H_SYNC_O | Çıktı | 1 | Yatay senkronizasyon darbesi |
| V_SYNC_O | Çıktı | 1 | Aktif dikey senkronizasyon darbesi |
| R_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "R" verisi çözüldü |
| GİTMEK | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "G" verisi çözüldü |
| BÖ | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "B" verisi çözüldü |
| SDA_O | Çıktı | 1 | DDC için I2C seri veri çıkışı |
| HPD_O | Çıktı | 1 | Sıcak takma çıkış sinyalini algılar |
| ACR_CTS_O | Çıktı | 20 | Ses Saati Yenileme Döngüsü Zamanıamp değer |
| ACR_HAYIR_O | Çıktı | 20 | Ses Saati Yenileme değeri (N) parametresi |
| ACR_GEÇERLİ_O | Çıktı | 1 | Ses Saati Yenileme geçerli sinyali |
| SES_SAMPLE_CH1_O | Çıktı | 24 | Kanal 1 seslerampdosya verileri |
| SES_SAMPLE_CH2_O | Çıktı | 24 | Kanal 2 seslerampdosya verileri |
| SES_SAMPLE_CH3_O | Çıktı | 24 | Kanal 3 seslerampdosya verileri |
| SES_SAMPLE_CH4_O | Çıktı | 24 | Kanal 4 seslerampdosya verileri |
| SES_SAMPLE_CH5_O | Çıktı | 24 | Kanal 5 seslerampdosya verileri |
| SES_SAMPLE_CH6_O | Çıktı | 24 | Kanal 6 seslerampdosya verileri |
| SES_SAMPLE_CH7_O | Çıktı | 24 | Kanal 7 seslerampdosya verileri |
| SES_SAMPLE_CH8_O | Çıktı | 24 | Kanal 8 seslerampdosya verileri |
| HDMI_DVI_MODE_O | Çıktı | 1 | İki mod şunlardır:
|
Aşağıdaki tabloda AXI4 Stream Video Arayüzü için HDMI RX IP'nin giriş ve çıkış portları açıklanmaktadır.
Tablo 4-3. AXI4 Stream Video Arayüzü için Giriş ve Çıkış Portları
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| TDATA_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği ✕ 3 bit | Çıkış video verileri [R, G, B] |
| TVALID_O | Çıktı | 1 | Çıkış videosu geçerli |
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| TLAST_O | Çıktı | 1 | Çıkış çerçevesi bitiş sinyali |
| TUSER_O | Çıktı | 3 |
|
| TSTRB_O | Çıktı | 3 | Çıkış video verisi strobu |
| TKEEP_O | Çıktı | 3 | Çıkış video verilerini sakla |
Aşağıdaki tabloda AXI4 Stream Audio Arayüzü için HDMI RX IP'nin giriş ve çıkış portları açıklanmaktadır.
Tablo 4-4. AXI4 Akış Ses Arayüzü için Giriş ve Çıkış Bağlantı Noktaları
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| SES_VERİ_O | Çıktı | 24 | Çıkış ses verileri |
| SES_TID_O | Çıktı | 3 | Çıkış ses kanalı |
| SES_TV_AUDIO_O | Çıktı | 1 | Çıkış sesi geçerli sinyal |
Aşağıdaki tabloda, Renk Formatı YUV444 olduğunda Yerel arayüz için HDMI RX IP'nin giriş ve çıkış portları listelenmektedir.
Tablo 4-5. Yerel Arayüz için Giriş ve Çıkış
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| RESET_N_I | Giriş | 1 | Aktif-düşük asenkron sıfırlama sinyali |
| LANE3_RX_CLK_I | Giriş | 1 | XCVR'den Lane 3 kanalı için paralel saat |
| LANE2_RX_CLK_I | Giriş | 1 | XCVR'den Lane 2 kanalı için paralel saat |
| LANE1_RX_CLK_I | Giriş | 1 | XCVR'den Lane 1 kanalı için paralel saat |
| EDID_SIFIRLA_N_I | Giriş | 1 | Aktif-düşük asenkron edid sıfırlama sinyali |
| LANE3_RX_GEÇERLİ_I | Giriş | 1 | XCVR'den Lane 3 paralel verileri için geçerli sinyal |
| LANE2_RX_GEÇERLİ_I | Giriş | 1 | XCVR'den Lane 2 paralel verileri için geçerli sinyal |
| LANE1_RX_GEÇERLİ_I | Giriş | 1 | XCVR'den Lane 1 paralel verileri için geçerli sinyal |
| VERİ_ŞERİDİ3_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den Lane 3 paralel verileri alındı |
| VERİ_ŞERİDİ2_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den Lane 2 paralel verileri alındı |
| VERİ_ŞERİDİ1_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den Lane 1 paralel verileri alındı |
| SCL_I | Giriş | 1 | DDC için I2C seri saat girişi |
| HPD_I | Giriş | 1 | Hot plug algılama giriş sinyali. Kaynak sink'e bağlı HPD sinyali yüksek olmalı. |
| SDA_I | Giriş | 1 | DDC için I2C seri veri girişi |
| EDID_CLK_I | Giriş | 1 | I2C modülü için sistem saati |
| BIT_KAYDIRMA_ŞERİT3_O | Çıktı | 1 | Alıcı-vericinin 3. şeridine bit kayması sinyali |
| BIT_KAYDIRMA_ŞERİT2_O | Çıktı | 1 | Alıcı-vericinin 2. şeridine bit kayması sinyali |
| BIT_KAYDIRMA_ŞERİT1_O | Çıktı | 1 | Alıcı-vericinin 1. şeridine bit kayması sinyali |
| VİDEO_VERİSİ_GEÇERLİ_O | Çıktı | 1 | Video verisi geçerli çıktı |
| SES_VERİSİ_GEÇERLİ_O | Çıktı | 1 | Ses verisi geçerli çıktı |
| H_SYNC_O | Çıktı | 1 | Yatay senkronizasyon darbesi |
| V_SYNC_O | Çıktı | 1 | Aktif dikey senkronizasyon darbesi |
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| Y_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "Y" verisi çözüldü |
| Cb_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "Cb" verisi çözüldü |
| Cr_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "Cr" verisi çözüldü |
| SDA_O | Çıktı | 1 | DDC için I2C seri veri çıkışı |
| HPD_O | Çıktı | 1 | Sıcak takma çıkış sinyalini algılar |
| ACR_CTS_O | Çıktı | 20 | Ses Saati Yenileme Döngüsü zamanlamasıamp değer |
| ACR_HAYIR_O | Çıktı | 20 | Ses Saati Yenileme değeri (N) parametresi |
| ACR_GEÇERLİ_O | Çıktı | 1 | Ses Saati Yenileme geçerli sinyali |
| SES_SAMPLE_CH1_O | Çıktı | 24 | Kanal 1 seslerampdosya verileri |
| SES_SAMPLE_CH2_O | Çıktı | 24 | Kanal 2 seslerampdosya verileri |
| SES_SAMPLE_CH3_O | Çıktı | 24 | Kanal 3 seslerampdosya verileri |
| SES_SAMPLE_CH4_O | Çıktı | 24 | Kanal 4 seslerampdosya verileri |
| SES_SAMPLE_CH5_O | Çıktı | 24 | Kanal 5 seslerampdosya verileri |
| SES_SAMPLE_CH6_O | Çıktı | 24 | Kanal 6 seslerampdosya verileri |
| SES_SAMPLE_CH7_O | Çıktı | 24 | Kanal 7 seslerampdosya verileri |
| SES_SAMPLE_CH8_O | Çıktı | 24 | Kanal 8 seslerampdosya verileri |
Aşağıdaki tabloda, Renk Formatı YUV422 olduğunda Yerel arayüz için HDMI RX IP'nin giriş ve çıkış portları listelenmektedir.
Tablo 4-6. Yerel Arayüz için Giriş ve Çıkış
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| RESET_N_I | Giriş | 1 | Aktif-düşük asenkron sıfırlama sinyali |
| LANE3_RX_CLK_I | Giriş | 1 | XCVR'den Lane 3 kanalı için paralel saat |
| LANE2_RX_CLK_I | Giriş | 1 | XCVR'den Lane 2 kanalı için paralel saat |
| LANE1_RX_CLK_I | Giriş | 1 | XCVR'den Lane 1 kanalı için paralel saat |
| EDID_SIFIRLA_N_I | Giriş | 1 | Aktif-düşük asenkron edid sıfırlama sinyali |
| LANE3_RX_GEÇERLİ_I | Giriş | 1 | XCVR'den Lane 3 paralel verileri için geçerli sinyal |
| LANE2_RX_GEÇERLİ_I | Giriş | 1 | XCVR'den Lane 2 paralel verileri için geçerli sinyal |
| LANE1_RX_GEÇERLİ_I | Giriş | 1 | XCVR'den Lane 1 paralel verileri için geçerli sinyal |
| VERİ_ŞERİDİ3_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den Lane 3 paralel verileri alındı |
| VERİ_ŞERİDİ2_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den Lane 2 paralel verileri alındı |
| VERİ_ŞERİDİ1_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den Lane 1 paralel verileri alındı |
| SCL_I | Giriş | 1 | DDC için I2C seri saat girişi |
| HPD_I | Giriş | 1 | Hot plug algılama giriş sinyali. Kaynak sink'e bağlı HPD sinyali yüksek olmalı. |
| SDA_I | Giriş | 1 | DDC için I2C seri veri girişi |
| EDID_CLK_I | Giriş | 1 | I2C modülü için sistem saati |
| BIT_KAYDIRMA_ŞERİT3_O | Çıktı | 1 | Alıcı-vericinin 3. şeridine bit kayması sinyali |
| BIT_KAYDIRMA_ŞERİT2_O | Çıktı | 1 | Alıcı-vericinin 2. şeridine bit kayması sinyali |
| BIT_KAYDIRMA_ŞERİT1_O | Çıktı | 1 | Alıcı-vericinin 1. şeridine bit kayması sinyali |
| VİDEO_VERİSİ_GEÇERLİ_O | Çıktı | 1 | Video verisi geçerli çıktı |
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| SES_VERİSİ_GEÇERLİ_O | Çıktı | 1 | Ses verisi geçerli çıktı |
| H_SYNC_O | Çıktı | 1 | Yatay senkronizasyon darbesi |
| V_SYNC_O | Çıktı | 1 | Aktif dikey senkronizasyon darbesi |
| Y_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "Y" verisi çözüldü |
| C_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "C" verisi çözüldü |
| SDA_O | Çıktı | 1 | DDC için I2C seri veri çıkışı |
| HPD_O | Çıktı | 1 | Sıcak takma çıkış sinyalini algılar |
| ACR_CTS_O | Çıktı | 20 | Ses Saati Yenileme Döngüsü zamanlamasıamp değer |
| ACR_HAYIR_O | Çıktı | 20 | Ses Saati Yenileme değeri (N) parametresi |
| ACR_GEÇERLİ_O | Çıktı | 1 | Ses Saati Yenileme geçerli sinyali |
| SES_SAMPLE_CH1_O | Çıktı | 24 | Kanal 1 seslerampdosya verileri |
| SES_SAMPLE_CH2_O | Çıktı | 24 | Kanal 2 seslerampdosya verileri |
| SES_SAMPLE_CH3_O | Çıktı | 24 | Kanal 3 seslerampdosya verileri |
| SES_SAMPLE_CH4_O | Çıktı | 24 | Kanal 4 seslerampdosya verileri |
| SES_SAMPLE_CH5_O | Çıktı | 24 | Kanal 5 seslerampdosya verileri |
| SES_SAMPLE_CH6_O | Çıktı | 24 | Kanal 6 seslerampdosya verileri |
| SES_SAMPLE_CH7_O | Çıktı | 24 | Kanal 7 seslerampdosya verileri |
| SES_SAMPLE_CH8_O | Çıktı | 24 | Kanal 8 seslerampdosya verileri |
Aşağıdaki tabloda SCRAMBLER Etkinleştirildiğinde Yerel arayüz için HDMI RX IP'nin giriş ve çıkış portları listelenmektedir.
Tablo 4-7. Yerel Arayüz için Giriş ve Çıkış
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| RESET_N_I | Giriş | 1 | Aktif-düşük asenkron sıfırlama sinyali |
| R_RX_CLK_I | Giriş | 1 | XCVR'den "R" kanalı için paralel saat |
| G_RX_CLK_I | Giriş | 1 | XCVR'den "G" kanalı için paralel saat |
| B_RX_CLK_I | Giriş | 1 | XCVR'den "B" kanalı için paralel saat |
| EDID_SIFIRLA_N_I | Giriş | 1 | Aktif-düşük asenkron edid sıfırlama sinyali |
| HDMI_KABLOSU_CLK_I | Giriş | 1 | HDMI kaynağından gelen kablo saati |
| R_RX_GEÇERLİ_I | Giriş | 1 | “R” kanal paralel verileri için XCVR'den geçerli sinyal |
| G_RX_GEÇERLİ_I | Giriş | 1 | “G” kanal paralel verileri için XCVR'den geçerli sinyal |
| B_RX_GEÇERLİ_I | Giriş | 1 | “B” kanal paralel verileri için XCVR'den geçerli sinyal |
| DATA_R_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den "R" kanalı paralel verileri alındı |
| DATA_G_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den "G" kanalı paralel verileri alındı |
| DATA_B_I | Giriş | PİKSEL SAYISI ✕ 10 bit | XCVR'den "B" kanalı paralel verileri alındı |
| SCL_I | Giriş | 1 | DDC için I2C seri saat girişi |
| HPD_I | Giriş | 1 | Sıcak fiş algılama giriş sinyali. Kaynak lavaboya bağlı ve HPD sinyali yüksek olmalı. |
| SDA_I | Giriş | 1 | DDC için I2C seri veri girişi |
| EDID_CLK_I | Giriş | 1 | I2C modülü için sistem saati |
| BIT_SLIP_R_O | Çıktı | 1 | Alıcı-vericinin “R” kanalına bit kayma sinyali |
| BIT_SLIP_G_O | Çıktı | 1 | Alıcı-vericinin “G” kanalına bit kayma sinyali |
| Liman Adı | Yön | Genişlik (Bit) | Tanım |
| BIT_SLIP_B_O | Çıktı | 1 | Alıcı-vericinin “B” kanalına bit kayma sinyali |
| VİDEO_VERİSİ_GEÇERLİ_O | Çıktı | 1 | Video verisi geçerli çıktı |
| SES_VERİSİ_GEÇERLİ_O | Output1 | 1 | Ses verisi geçerli çıktı |
| H_SYNC_O | Çıktı | 1 | Yatay senkronizasyon darbesi |
| V_SYNC_O | Çıktı | 1 | Aktif dikey senkronizasyon darbesi |
| VERİ_ORANI_O | Çıktı | 16 | Rx veri hızı. Veri hızı değerleri şunlardır:
|
| R_O | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "R" verisi çözüldü |
| GİTMEK | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "G" verisi çözüldü |
| BÖ | Çıktı | PİKSEL SAYISI ✕ Renk Derinliği bitleri | "B" verisi çözüldü |
| SDA_O | Çıktı | 1 | DDC için I2C seri veri çıkışı |
| HPD_O | Çıktı | 1 | Sıcak takma çıkış sinyalini algılar |
| ACR_CTS_O | Çıktı | 20 | Ses Saati Yenileme Döngüsü zamanlamasıamp değer |
| ACR_HAYIR_O | Çıktı | 20 | Ses Saati Yenileme değeri (N) parametresi |
| ACR_GEÇERLİ_O | Çıktı | 1 | Ses Saati Yenileme geçerli sinyali |
| SES_SAMPLE_CH1_O | Çıktı | 24 | Kanal 1 seslerampdosya verileri |
| SES_SAMPLE_CH2_O | Çıktı | 24 | Kanal 2 seslerampdosya verileri |
| SES_SAMPLE_CH3_O | Çıktı | 24 | Kanal 3 seslerampdosya verileri |
| SES_SAMPLE_CH4_O | Çıktı | 24 | Kanal 4 seslerampdosya verileri |
| SES_SAMPLE_CH5_O | Çıktı | 24 | Kanal 5 seslerampdosya verileri |
| SES_SAMPLE_CH6_O | Çıktı | 24 | Kanal 6 seslerampdosya verileri |
| SES_SAMPLE_CH7_O | Çıktı | 24 | Kanal 7 seslerampdosya verileri |
| SES_SAMPLE_CH8_O | Çıktı | 24 | Kanal 8 seslerampdosya verileri |
Test Bench Simülasyonu (Soru Sor)
HDMI RX çekirdeğinin işlevselliğini kontrol etmek için testbench sağlanır. Testbench yalnızca piksel sayısı bir olduğunda Yerel Arayüzde çalışır.
Test tezgahını kullanarak çekirdeği simüle etmek için aşağıdaki adımları izleyin:
- Tasarım Akışı penceresinde Tasarım Oluştur'u genişletin.
- Aşağıdaki şekilde gösterildiği gibi, SmartDesign Testbench Oluştur'a sağ tıklayın ve ardından Çalıştır'a tıklayın.
Şekil 5-1. SmartDesign Testbench'i Oluşturma
- SmartDesign test tezgahı için bir ad girin ve ardından Tamam'a tıklayın.
Şekil 5-2. SmartDesign Testbench'in Adlandırılması
SmartDesign test ortamı oluşturulur ve Tasarım Akışı bölmesinin sağında bir tuval görünür. - Libero® SoC Kataloğuna gidin, seçin View > Windows > IP Kataloğu'na tıklayın ve ardından Çözümler-Video'yu genişletin. HDMI RX IP (v5.4.0) öğesine çift tıklayın ve ardından Tamam'a tıklayın.
- Tüm portları seçip sağ tıklayın ve En Üst Düzeye Yükselt'i seçin.
- SmartDesign araç çubuğunda Bileşen Oluştur'a tıklayın.
- Uyarıcı Hiyerarşisi sekmesinde HDMI_RX_TB testbench'e sağ tıklayın fileve ardından Synth Öncesi Tasarımı Benzet > Etkileşimli Olarak Aç öğesine tıklayın.
ModelSim® aracı aşağıdaki şekilde gösterildiği gibi test tezgahıyla açılır.
Şekil 5-3. HDMI RX Test Tezgahı ile ModelSim Aracı File
önemli: benDO'da belirtilen çalışma süresi sınırı nedeniyle simülasyon kesintiye uğrarsa file, simülasyonu tamamlamak için run -all komutunu kullanın.
Lisans (Soru Sor)
HDMI RX IP aşağıdaki iki lisans seçeneğiyle sunulmaktadır:
- Şifrelenmiş: Çekirdek için tam şifrelenmiş RTL kodu sağlanır. Herhangi bir Libero lisansıyla ücretsiz olarak kullanılabilir ve çekirdeğin SmartDesign ile örneklenmesine olanak tanır. Libero tasarım paketini kullanarak Simülasyon, Sentez, Düzen gerçekleştirebilir ve FPGA silikonunu programlayabilirsiniz.
- RTL: RTL kaynak kodunun tamamı lisans kilitlidir ve ayrı olarak satın alınması gerekir.
Simülasyon Sonuçları (Soru Sor)
Aşağıdaki HDMI RX IP zamanlama diyagramı video verilerini ve kontrol verisi periyotlarını göstermektedir.
Şekil 6-1. Video Verileri
Aşağıdaki diyagram, karşılık gelen kontrol veri girişleri için hsync ve vsync çıkışlarını göstermektedir.
Şekil 6-2. Yatay Senkronizasyon ve Dikey Senkronizasyon Sinyalleri
Aşağıdaki diyagram EDID kısmını göstermektedir.
Şekil 6-3. EDID Sinyalleri
Kaynak Kullanımı (Soru Sorun)
HDMI RX IP, PolarFire® FPGA'da (MPF300T – 1FCG1152I Paketi) uygulanır. Aşağıdaki tablo, Piksel Sayısı = 1 piksel olduğunda kullanılan kaynakları listeler.
Tablo 7-1. 1 Piksel Modu için Kaynak Kullanımı
| Renk Formatı | Renk Derinliği | ÇIRPICI | Kumaş 4LUT | Kumaş DFF | Arayüz 4LUT | Arayüz DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Devre dışı bırakmak | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Devre dışı bırakmak | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Devre dışı bırakmak | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Devre dışı bırakmak | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Devre dışı bırakmak | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Devre dışı bırakmak | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Devre dışı bırakmak | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Devre dışı bırakmak | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Devre dışı bırakmak | 1585 | 1327 | 492 | 492 | 14 | 9 |
Aşağıdaki tabloda Piksel Sayısı = 4 piksel olduğunda kullanılan kaynaklar listelenmiştir.
Tablo 7-2. 4 Piksel Modu için Kaynak Kullanımı
| Renk Formatı | Renk Derinliği | ÇIRPICI | Kumaş 4LUT | Kumaş DFF | Arayüz 4LUT | Arayüz DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Devre dışı bırakmak | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Devre dışı bırakmak | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Devre dışı bırakmak | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Olanak vermek | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Olanak vermek | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Olanak vermek | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Devre dışı bırakmak | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Devre dışı bırakmak | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Devre dışı bırakmak | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Devre dışı bırakmak | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Aşağıdaki tabloda Piksel Sayısı = 4 piksel olduğunda ve SCRAMBLER etkinleştirildiğinde kullanılan kaynaklar listelenmiştir.
Tablo 7-3. 4 Piksel Modu ve SCRAMBLER Etkinleştirilmiş Kaynak Kullanımı
| Renk Formatı | Renk Derinliği | ÇIRPICI | Kumaş 4LUT | Kumaş DFF | Arayüz 4LUT | Arayüz DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Olanak vermek | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Olanak vermek | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Olanak vermek | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Sistem Entegrasyonu (Soru Sor)
Bu bölümde IP'nin Libero tasarımına nasıl entegre edileceği gösterilmektedir.
Aşağıdaki tabloda farklı çözünürlükler ve bit genişlikleri için gerekli PF XCVR, PF TX PLL ve PF CCC yapılandırmaları listelenmiştir.
Tablo 8-1. PF XCVR, PF TX PLL ve PF CCC Yapılandırmaları
| Çözünürlük | Bit Genişliği | PF XCVR Yapılandırması | CDR REF SAAT PEDLERİ | PF CCC Yapılandırması | |||
| RX Veri Hızı | RX CDR Ref Saat Frekansı | RX PCS Kumaş Genişliği | Giriş Frekansı | Çıkış Frekansı | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX SampTasarım 1: Renk Derinliği = 8-bit ve Piksel Sayısı = 1 Piksel modunda yapılandırıldığında, aşağıdaki şekilde gösterilmektedir.
Şekil 8-1. HDMI RX SampTasarım 1
Örneğinamp8 bitlik yapılandırmalarda aşağıdaki bileşenler tasarımın parçasıdır:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0), TX ve RX tam çift yönlü mod için yapılandırılmıştır. PMA modunda 1485 Mbps RX veri hızı, 10 PXL modu ve 1 MHz CDR referans saati için veri genişliği 148.5 bit olarak yapılandırılmıştır. PMA modunda 1485 Mbps TX veri hızı, saat bölme faktörü 10 ile 4 bit olarak yapılandırılmıştır.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ve LANE3_CDR_REF_CLK, AE27, AE28 Pad pinleri ile PF_XCVR_REF_CLK'den sürülür.
- EDID CLK_I pini CCC ile 150 MHz saat hızıyla sürülmelidir.
- R_RX_CLK_I, G_RX_CLK_I ve B_RX_CLK_I sırasıyla LANE3_TX_CLK_R, LANE2_TX_CLK_R ve LANE1_TX_CLK_R tarafından yönetiliyor.
- R_RX_VALID_I, G_RX_VALID_I ve B_RX_VALID_I sırasıyla LANE3_RX_VAL, LANE2_RX_VAL ve LANE1_RX_VAL tarafından yönetiliyor.
- DATA_R_I, DATA_G_I ve DATA_B_I sırasıyla LANE3_RX_DATA, LANE2_RX_DATA ve LANE1_RX_DATA tarafından yönetiliyor.
HDMI RX SampTasarım 2: Renk Derinliği = 8-bit ve Piksel Sayısı = 4 Piksel modunda yapılandırıldığında, aşağıdaki şekilde gösterilmektedir.
Şekil 8-2. HDMI RX SampTasarım 2
Örneğinamp8 bitlik yapılandırmalarda aşağıdaki bileşenler tasarımın parçasıdır:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0), TX ve RX tam çift yönlü mod için yapılandırılmıştır. PMA modunda 1485 Mbps RX veri hızı, 40 PXL modu ve 4 MHz CDR referans saati için veri genişliği 148.5 bit olarak yapılandırılmıştır. PMA modunda 1485 Mbps TX veri hızı, saat bölme faktörü 40 ile 4 bit olarak yapılandırılmıştır.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ve LANE3_CDR_REF_CLK, AE27, AE28 Pad pinleri ile PF_XCVR_REF_CLK'den sürülür.
- EDID CLK_I pini CCC ile 150 MHz saat hızıyla sürülmelidir.
- R_RX_CLK_I, G_RX_CLK_I ve B_RX_CLK_I sırasıyla LANE3_TX_CLK_R, LANE2_TX_CLK_R ve LANE1_TX_CLK_R tarafından yönetiliyor.
- R_RX_VALID_I, G_RX_VALID_I ve B_RX_VALID_I sırasıyla LANE3_RX_VAL, LANE2_RX_VAL ve LANE1_RX_VAL tarafından yönetiliyor.
- DATA_R_I, DATA_G_I ve DATA_B_I sırasıyla LANE3_RX_DATA, LANE2_RX_DATA ve LANE1_RX_DATA tarafından yönetiliyor.
HDMI RX SampTasarım 3: Renk Derinliği = 8-bit ve Piksel Sayısı = 4 Piksel modunda ve SCRAMBLER = Etkin olarak yapılandırıldığında, aşağıdaki şekilde gösterilmektedir.
Şekil 8-3. HDMI RX SampTasarım 3
Örneğinamp8 bitlik yapılandırmalarda aşağıdaki bileşenler tasarımın parçasıdır:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0), TX ve RX Bağımsız modu için yapılandırılmıştır. PMA modunda 5940 Mbps RX veri hızı, 40 PXL modu ve 4 MHz CDR referans saati için veri genişliği 148.5 bit olarak yapılandırılmıştır. PMA modunda 5940 Mbps TX veri hızı, saat bölme faktörü 40 ile 4 bit olarak yapılandırılmıştır.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ve LANE3_CDR_REF_CLK, AF29, AF30 Pad pinleri ile PF_XCVR_REF_CLK'den sürülür.
- EDID CLK_I pini CCC ile 150 MHz saat hızıyla sürülmelidir.
- R_RX_CLK_I, G_RX_CLK_I ve B_RX_CLK_I sırasıyla LANE3_TX_CLK_R, LANE2_TX_CLK_R ve LANE1_TX_CLK_R tarafından yönetiliyor.
- R_RX_VALID_I, G_RX_VALID_I ve B_RX_VALID_I sırasıyla LANE3_RX_VAL, LANE2_RX_VAL ve LANE1_RX_VAL tarafından yönetiliyor.
- DATA_R_I, DATA_G_I ve DATA_B_I sırasıyla LANE3_RX_DATA, LANE2_RX_DATA ve LANE1_RX_DATA tarafından yönetiliyor.
HDMI RX SampTasarım 4: Renk Derinliği = 12-bit ve Piksel Sayısı = 4 Piksel modunda ve SCRAMBLER = Etkin olarak yapılandırıldığında, aşağıdaki şekilde gösterilmektedir.
Şekil 8-4. HDMI RX SampTasarım 4
Örneğinamp12 bitlik yapılandırmalarda aşağıdaki bileşenler tasarımın parçasıdır:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0), Yalnızca RX modu için yapılandırılmıştır. PMA modunda 4455 Mbps RX veri hızı, 40 PXL modu için 4 bit olarak yapılandırılmış veri genişliği ve 148.5 MHz CDR referans saati.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ve LANE3_CDR_REF_CLK, AF29, AF30 Pad pinleri ile PF_XCVR_REF_CLK'den sürülür.
- EDID CLK_I pini CCC ile 150 MHz saat hızıyla sürülmelidir.
- R_RX_CLK_I, G_RX_CLK_I ve B_RX_CLK_I sırasıyla LANE3_TX_CLK_R, LANE2_TX_CLK_R ve LANE1_TX_CLK_R tarafından yönetiliyor.
- R_RX_VALID_I, G_RX_VALID_I ve B_RX_VALID_I sırasıyla LANE3_RX_VAL, LANE2_RX_VAL ve LANE1_RX_VAL tarafından yönetiliyor.
- DATA_R_I, DATA_G_I ve DATA_B_I sırasıyla LANE3_RX_DATA, LANE2_RX_DATA ve LANE1_RX_DATA tarafından yönetiliyor.
- PF_CCC_C0 modülü, LANE0_RX_CLK_R tarafından sürülen 0 MHz'lik bir giriş saatinden türetilen 74.25 MHz frekansında OUT111.375_FABCLK_1 adlı bir saat üretir.
HDMI RX SampTasarım 5: Renk Derinliği = 8-bit, Piksel Sayısı = 4 Piksel modu ve SCRAMBLER = Etkin olarak yapılandırıldığında aşağıdaki şekilde gösterilmiştir. Bu tasarım DRI ile dinamik veri hızıdır.
Şekil 8-5. HDMI RX SampTasarım 5
Örneğinamp8 bitlik yapılandırmalarda aşağıdaki bileşenler tasarımın parçasıdır:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0), etkinleştirilmiş dinamik yeniden yapılandırma arayüzü ile Yalnızca RX modu için yapılandırılmıştır. PMA modunda 5940 Mbps RX veri hızı, 40 PXL modu için 4 bit olarak yapılandırılmış veri genişliği ve 148.5 MHz CDR referans saati.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK ve LANE3_CDR_REF_CLK, AF29, AF30 Pad pinleri ile PF_XCVR_REF_CLK'den sürülür.
- EDID CLK_I pini CCC ile 150 MHz saat hızıyla sürülmelidir.
- R_RX_CLK_I, G_RX_CLK_I ve B_RX_CLK_I sırasıyla LANE3_TX_CLK_R, LANE2_TX_CLK_R ve LANE1_TX_CLK_R tarafından yönetiliyor.
- R_RX_VALID_I, G_RX_VALID_I ve B_RX_VALID_I sırasıyla LANE3_RX_VAL, LANE2_RX_VAL ve LANE1_RX_VAL tarafından yönetiliyor.
- DATA_R_I, DATA_G_I ve DATA_B_I sırasıyla LANE3_RX_DATA, LANE2_RX_DATA ve LANE1_RX_DATA tarafından yönetiliyor.
Düzeltme Geçmişi (Bir Soru Sorun)
Revizyon geçmişi, belgede uygulanan değişiklikleri açıklar. Değişiklikler, en güncel yayından başlayarak revizyona göre listelenir.
Tablo 9-1. Revizyon Geçmişi
| Revizyon | Tarih | Tanım |
| D | 02/2025 | Aşağıda belgenin C revizyonunda yapılan değişikliklerin listesi yer almaktadır:
|
| C | 02/2023 | Aşağıda belgenin C revizyonunda yapılan değişikliklerin listesi yer almaktadır:
|
| B | 09/2022 | Aşağıda belgenin B revizyonunda yapılan değişikliklerin listesi yer almaktadır:
|
| A | 04/2022 | Belgenin A revizyonundaki değişikliklerin listesi aşağıdadır:
|
| 2.0 | — | Aşağıda, bu revizyonda yapılan değişikliklerin bir özeti bulunmaktadır.
|
| 1.0 | 08/2021 | İlk Revizyon. |
Mikroçip FPGA Desteği
Microchip FPGA ürün grubu, ürünlerini Müşteri Hizmetleri, Müşteri Teknik Destek Merkezi, bir websitesi ve dünya çapındaki satış ofisleri. Sorularının zaten yanıtlanmış olma olasılığı yüksek olduğundan, müşterilerin desteğe başvurmadan önce Microchip çevrimiçi kaynaklarını ziyaret etmeleri önerilir. aracılığıyla Teknik Destek Merkezi ile iletişime geçin. websitede www.microchip.com/support. FPGA Cihaz Parça numarasını belirtin, uygun kasa kategorisini seçin ve tasarımı yükleyin files bir teknik destek vakası oluştururken. Ürün fiyatlandırması, ürün yükseltmeleri, güncelleme bilgileri, sipariş durumu ve yetkilendirme gibi teknik olmayan ürün desteği için Müşteri Hizmetleri ile iletişime geçin.
- Kuzey Amerika'dan 800.262.1060'ı arayın
- Dünyanın geri kalanından 650.318.4460'ı arayın
- Faks, dünyanın her yerinden, 650.318.8044
Mikroçip Bilgileri
Ticari markalar
“Microchip” adı ve logosu, “M” logosu ve diğer adlar, logolar ve markalar, Microchip Technology Incorporated'ın veya bağlı şirketlerinin ve/veya yan kuruluşlarının Amerika Birleşik Devletleri ve/veya diğer ülkelerdeki tescilli ve tescilsiz ticari markalarıdır (“Microchip Ticari Markaları”). Microchip Ticari Markaları ile ilgili bilgiler şu adreste bulunabilir: https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
Türkçe: 979-8-3371-0744-8
Yasal Uyarı
Bu yayın ve buradaki bilgiler, Microchip ürünlerini tasarlamak, test etmek ve uygulamanızla entegre etmek dahil olmak üzere yalnızca Microchip ürünleriyle kullanılabilir. Bu bilgilerin başka herhangi bir şekilde kullanılması bu şartları ihlal eder. Cihaz uygulamalarına ilişkin bilgiler yalnızca size kolaylık sağlamak amacıyla sağlanmıştır ve bunların yerini güncellemeler alabilir. Uygulamanızın spesifikasyonlarınıza uygun olmasını sağlamak sizin sorumluluğunuzdadır. Ek destek için yerel Microchip satış ofisinizle iletişime geçin veya şu adresten ek destek alın: www.microchip.com/en-us/support/design-help/client-support-services.
BU BİLGİLER MICROCHIP TARAFINDAN "OLDUĞU GİBİ" SAĞLANMAKTADIR. MICROCHIP, İHLAL ETMEME, TİCARİ ELVERİŞLİLİK VE BELİRLİ BİR AMACA UYGUNLUK GARANTİLERİ VEYA DURUMU, KALİTESİ VEYA PERFORMANSI İLE İLGİLİ GARANTİLER DAHİL ANCAK BUNLARLA SINIRLI OLMAMAK ÜZERE, AÇIK VEYA ZIMNİ, YAZILI VEYA SÖZLÜ, YASAL VEYA BAŞKA BİR ŞEKİLDE, BİLGİLERLE İLGİLİ HİÇBİR BEYANAT VEYA GARANTİ VERMEZ.
MICROCHIP, HİÇBİR DURUMDA, BİLGİLERLE YA DA KULLANIMLARIYLA İLGİLİ OLARAK, HERHANGİ BİR DOLAYLI, ÖZEL, CEZAİ, ARIZİ YA DA SONUÇ OLARAK OLUŞAN KAYIP, HASAR, MALİYET YA DA GİDERDEN, NASIL OLUŞURSA OLSUN, MICROCHIP'E OLASILIKTAN HABERDAR EDİLMİŞ OLSA YA DA HASARLAR ÖNGÖRÜLEBİLİR OLSA BİLE, SORUMLU TUTULAMAZ. YASALARIN İZİN VERDİĞİ AZAMİ ÖLÇÜDE, MICROCHIP'İN BİLGİLERLE YA DA KULLANIMLARIYLA İLGİLİ HERHANGİ BİR ŞEKİLDEKİ TÜM TALEPLERDEKİ TOPLAM SORUMLULUĞU, VARSA, BİLGİLER İÇİN MICROCHIP'E DOĞRUDAN ÖDEDİĞİNİZ ÜCRET TUTARINI AŞMAYACAKTIR.
Microchip cihazlarının yaşam desteği ve/veya güvenlik uygulamalarında kullanımı tamamen alıcının riski altındadır ve alıcı, Microchip'i bu tür kullanımdan kaynaklanan her türlü hasar, talep, dava veya masraftan korumayı, tazmin etmeyi ve savunmayı kabul eder. Aksi belirtilmediği sürece, Microchip fikri mülkiyet hakları kapsamında hiçbir lisans, örtük veya başka bir şekilde devredilmez.
Mikroçip Cihazları Kod Koruma Özelliği
Microchip ürünlerindeki kod koruma özelliğinin aşağıdaki ayrıntılarına dikkat edin:
- Mikroçip ürünleri, kendilerine ait Mikroçip Veri Sayfasında yer alan teknik özelliklere uygundur.
- Microchip, ürün ailesinin, amaçlanan şekilde, çalışma özellikleri dahilinde ve normal koşullar altında kullanıldığında güvenli olduğuna inanmaktadır.
- Microchip, fikri mülkiyet haklarına değer verir ve agresif bir şekilde korur. Microchip ürünlerinin kod koruma özelliklerini ihlal etme girişimleri kesinlikle yasaktır ve Dijital Binyıl Telif Hakkı Yasası'nı ihlal edebilir.
- Ne Microchip ne de başka bir yarı iletken üreticisi kodunun güvenliğini garanti edemez. Kod koruması, ürünün "kırılmaz" olduğunu garanti ettiğimiz anlamına gelmez. Kod koruması sürekli olarak gelişmektedir. Microchip, ürünlerimizin kod koruma özelliklerini sürekli olarak iyileştirmeye kendini adamıştır.
© 2025 Microchip Technology Inc. ve iştirakleri
SSS
- S: HDMI RX IP çekirdeğini nasıl güncellerim?
A: IP çekirdeği Libero SoC yazılımı aracılığıyla güncellenebilir veya katalogdan manuel olarak indirilebilir. Libero SoC yazılım IP Kataloğuna kurulduktan sonra, projeye dahil edilmek üzere SmartDesign içinde yapılandırılabilir, oluşturulabilir ve örnekleştirilebilir.
Belgeler / Kaynaklar
 |
MICROCHIP PolarFire FPGA Yüksek Çözünürlüklü Multimedya Arayüzü HDMI Alıcısı [pdf] Kullanıcı Kılavuzu PolarFire FPGA, PolarFire FPGA Yüksek Çözünürlüklü Multimedya Arayüzü HDMI Alıcısı, Yüksek Çözünürlüklü Multimedya Arayüzü HDMI Alıcısı, Multimedya Arayüzü HDMI Alıcısı, Arayüz HDMI Alıcısı, HDMI Alıcısı |
