MICROCHIP PolarFire FPGA High Definition Multimedia Interface Δέκτης HDMI
Εισαγωγή (Κάντε μια ερώτηση)
Η IP του δέκτη High-Definition Multimedia Interface (HDMI) του Microchip υποστηρίζει λήψη δεδομένων βίντεο και δεδομένων πακέτων ήχου που περιγράφονται στις τυπικές προδιαγραφές HDMI. Το HDMI RX IP έχει σχεδιαστεί ειδικά για συσκευές PolarFire® FPGA και PolarFire System on Chip (SoC) FPGA που υποστηρίζουν HDMI 2.0 για αναλύσεις έως 1920 × 1080 στα 60 Hz σε λειτουργία ενός εικονοστοιχείου και έως 3840 × 2160 σε λειτουργία 60 Hz σε τέσσερα pixel. Το RX IP υποστηρίζει το Hot Plug Detect (HPD) για παρακολούθηση ενεργοποίησης ή απενεργοποίησης και αποσύνδεσης ή σύνδεσης συμβάντων για να υποδείξει την επικοινωνία μεταξύ της πηγής HDMI και του νεροχύτη HDMI.
Η πηγή HDMI χρησιμοποιεί το κανάλι Display Data (DDC) για να διαβάσει τα Extended Display Identification Data (EDID) του νεροχύτη για να ανακαλύψει τη διαμόρφωση ή/και τις δυνατότητες του Sink. Η HDMI RX IP διαθέτει προ-προγραμματισμένο EDID, το οποίο μια πηγή HDMI μπορεί να διαβάσει μέσω ενός τυπικού καναλιού I2C. Οι πομποδέκτες συσκευών PolarFire FPGA και PolarFire SoC FPGA χρησιμοποιούνται μαζί με το RX IP για την αποσειριοποίηση των σειριακών δεδομένων σε δεδομένα 10-bit. Τα κανάλια δεδομένων στο HDMI επιτρέπεται να έχουν σημαντική κλίση μεταξύ τους. Η HDMI RX IP αφαιρεί την κλίση μεταξύ των καναλιών δεδομένων χρησιμοποιώντας First-In First-Out (FIFO). Αυτή η IP μετατρέπει τα δεδομένα ελαχιστοποιημένης διαφορικής σηματοδότησης μετάβασης (TMDS) που λαμβάνονται από την πηγή HDMI μέσω του πομποδέκτη σε δεδομένα pixel RGB 24-bit, δεδομένα ήχου 24-bit και σήματα ελέγχου. Τα τέσσερα τυπικά διακριτικά ελέγχου που καθορίζονται στο πρωτόκολλο HDMI χρησιμοποιούνται για τη σταδιακή ευθυγράμμιση των δεδομένων κατά τη διάρκεια της αποσειριοποίησης.
Περίληψη
Ο παρακάτω πίνακας παρέχει μια περίληψη των χαρακτηριστικών HDMI RX IP.
Πίνακας 1. Χαρακτηριστικά HDMI RX IP
| Βασική έκδοση | Αυτός ο οδηγός χρήστη υποστηρίζει HDMI RX IP v5.4. |
| Υποστηριζόμενες οικογένειες συσκευών |
|
| Υποστηριζόμενη ροή εργαλείων | Απαιτεί Libero® SoC v12.0 ή νεότερες εκδόσεις. |
| Υποστηριζόμενες διεπαφές | Οι διεπαφές που υποστηρίζονται από το HDMI RX IP είναι:
|
| Αδειοδότηση | Το HDMI RX IP παρέχεται με τις ακόλουθες δύο επιλογές άδειας χρήσης:
|
Χαρακτηριστικά
Το HDMI RX IP έχει τα ακόλουθα χαρακτηριστικά:
- Συμβατό για HDMI 2.0
- Υποστηρίζει βάθος χρώματος 8, 10, 12 και 16 bit
- Υποστηρίζει χρωματικές μορφές όπως RGB, YUV 4:2:2 και YUV 4:4:4
- Υποστηρίζει ένα ή τέσσερα εικονοστοιχεία ανά είσοδο ρολογιού
- Υποστηρίζει αναλύσεις έως 1920 ✕ 1080 στα 60 Hz σε λειτουργία One Pixel και έως 3840 ✕ 2160 στα 60 Hz σε λειτουργία Four Pixel.
- Ανιχνεύει Hot-Plug
- Υποστηρίζει Decoding Scheme – TMDS
- Υποστηρίζει είσοδο DVI
- Υποστηρίζει κανάλι δεδομένων εμφάνισης (DDC) και κανάλι δεδομένων βελτιωμένης εμφάνισης (E-DDC)
- Υποστηρίζει Native και AXI4 Stream Video Interface για μεταφορά δεδομένων βίντεο
- Υποστηρίζει Native και AXI4 Stream Audio Interface για μεταφορά δεδομένων ήχου
Μη υποστηριζόμενες λειτουργίες
Ακολουθούν οι μη υποστηριζόμενες δυνατότητες του HDMI RX IP:
- Η χρωματική μορφή 4:2:0 δεν υποστηρίζεται.
- Το High Dynamic Range (HDR) και η High-bandwidth Digital Content Protection (HDCP) δεν υποστηρίζονται.
- Ο μεταβλητός ρυθμός ανανέωσης (VRR) και η λειτουργία αυτόματης χαμηλής καθυστέρησης (ALLM) δεν υποστηρίζονται.
- Οι παράμετροι οριζόντιας χρονισμού που δεν διαιρούνται με τέσσερα στη λειτουργία Four Pixel δεν υποστηρίζονται.
Οδηγίες εγκατάστασης
Ο πυρήνας IP πρέπει να εγκατασταθεί στον Κατάλογο IP του λογισμικού Libero® SoC αυτόματα μέσω της λειτουργίας ενημέρωσης καταλόγου IP στο λογισμικό Libero SoC, ή γίνεται μη αυτόματη λήψη από τον κατάλογο. Μόλις εγκατασταθεί ο πυρήνας IP στον Κατάλογο IP λογισμικού Libero SoC, διαμορφώνεται, δημιουργείται και δημιουργείται στο Smart Design για συμπερίληψη στο έργο Libero.
Δοκιμασμένες συσκευές πηγής (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τις δοκιμασμένες συσκευές πηγής.
Πίνακας 1-1. Συσκευές δοκιμασμένων πηγών
| Συσκευές | Λειτουργία pixel | Δοκιμασμένες αναλύσεις | Βάθος χρώματος (bit) | Λειτουργία χρώματος | Ήχος |
| Αναλυτής HDMI quantumdata™ M41h | 1 | 720P 30 FPS, 720P 60 FPS και 1080P 60 FPS | 8 | RGB, YUV444 και YUV422 | Ναί |
| 1080P 30 FPS | 8, 10, 12 και 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS και 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 και 16 | ||||
| 4K 30 FPS | 8, 10, 12 και 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Ναί |
| 4 | 1080P 60 FPS και 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Ναί |
| 4 | 4K 30 FPS και 4K 60 FPS | ||||
| Astro VA-1844A HDMI® Tester | 1 | 720P 30 FPS, 720P 60 FPS και 1080P 60 FPS | 8 | RGB, YUV444 και YUV422 | Ναί |
| 1080P 30 FPS | 8, 10, 12 και 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS και 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 και 16 | ||||
| Κιτ NVIDIA® Jetson AGX Orin 32 GB H01 | 1 | 1080P 30 FPS | 8 | RGB | Οχι |
| 4 | 4K 60 FPS |
Διαμόρφωση HDMI RX IP (Κάντε μια ερώτηση)
Αυτή η ενότητα παρέχει ένα overview της διεπαφής HDMI RX IP Configurator και των στοιχείων του. Το HDMI RX IP Configurator παρέχει μια γραφική διεπαφή για τη ρύθμιση του πυρήνα HDMI RX. Αυτός ο διαμορφωτής επιτρέπει στο χρήστη να επιλέξει παραμέτρους όπως Αριθμός εικονοστοιχείων, Αριθμός καναλιών ήχου, Διασύνδεση βίντεο, Διασύνδεση ήχου, SCRAMBLER, Βάθος χρώματος, Μορφή χρώματος, Πάγκος δοκιμής και Άδεια χρήσης. Η διεπαφή Configurator περιλαμβάνει αναπτυσσόμενα μενού και επιλογές για την προσαρμογή των ρυθμίσεων. Οι διαμορφώσεις κλειδιών περιγράφονται στον Πίνακα 4-1. Το παρακάτω σχήμα παρέχει αναλυτικά view της διεπαφής HDMI RX IP Configurator.
Εικόνα 2-1. HDMI RX IP Configurator
Η διεπαφή περιλαμβάνει επίσης τα κουμπιά OK και Cancel για επιβεβαίωση ή απόρριψη των διαμορφώσεων.
Υλοποίηση υλικού (Κάντε μια ερώτηση)
Τα παρακάτω σχήματα περιγράφουν τη διεπαφή HDMI RX IP με τον πομποδέκτη (XCVR).
Εικόνα 3-1. Μπλοκ διάγραμμα HDMI RX
Εικόνα 3-2. Λεπτομερές μπλοκ διάγραμμα δέκτη
Το HDMI RX αποτελείται από τρία stages:
- Ο ευθυγραμμιστής φάσης ευθυγραμμίζει τα παράλληλα δεδομένα σε σχέση με τα όρια διακριτικού ελέγχου χρησιμοποιώντας ολίσθηση bit πομποδέκτη.
- Ο αποκωδικοποιητής TMDS μετατρέπει τα κωδικοποιημένα δεδομένα 10 bit σε δεδομένα εικονοστοιχείων βίντεο 8 bit, δεδομένα πακέτων ήχου 4 bit και σήματα ελέγχου 2 bit.
- Τα FIFO αφαιρούν την κλίση μεταξύ των ρολογιών των λωρίδων R, G και B.
Phase Aligner (Κάντε μια ερώτηση)
Τα παράλληλα δεδομένα 10 bit από το XCVR δεν είναι πάντα ευθυγραμμισμένα σε σχέση με τα κωδικοποιημένα όρια λέξεων TMDS. Τα παράλληλα δεδομένα πρέπει να μετατοπιστούν και να ευθυγραμμιστούν για να αποκωδικοποιηθούν τα δεδομένα. Ο ευθυγραμμιστής φάσης ευθυγραμμίζει τα εισερχόμενα παράλληλα δεδομένα με τα όρια λέξεων χρησιμοποιώντας τη λειτουργία ολίσθησης bit στο XCVR. Το XCVR στη λειτουργία Ανά μόνιτορ DPI Awareness (PMA) επιτρέπει τη λειτουργία ολίσθησης bit, όπου προσαρμόζει την ευθυγράμμιση της 10-bit deserialized λέξης κατά 1-bit. Κάθε φορά, μετά την προσαρμογή της θέσης ολίσθησης λέξης 10 bit κατά 1 bit, συγκρίνεται με οποιοδήποτε από τα τέσσερα διακριτικά ελέγχου του πρωτοκόλλου HDMI για να κλειδώσει η θέση κατά την περίοδο ελέγχου. Η λέξη των 10 bit είναι σωστά στοιχισμένη και θεωρείται έγκυρη για τα επόμενα stages. Κάθε κανάλι χρώματος έχει τη δική του ευθυγράμμιση φάσης, ο αποκωδικοποιητής TMDS ξεκινά την αποκωδικοποίηση μόνο όταν κλειδωθούν όλοι οι ευθυγραμμιστές φάσης για να διορθωθούν τα όρια των λέξεων.
Αποκωδικοποιητής TMDS (Κάντε μια ερώτηση)
Ο αποκωδικοποιητής TMDS αποκωδικοποιεί τα 10-bit που έχουν αποσυνδεθεί από τον πομποδέκτη σε δεδομένα pixel 8-bit κατά τη διάρκεια της περιόδου βίντεο. Τα HSYNC, VSYNC και PACKET HEADER δημιουργούνται κατά την περίοδο ελέγχου από τα δεδομένα μπλε καναλιού 10 bit. Τα δεδομένα του πακέτου ήχου αποκωδικοποιούνται στο κανάλι R και G το καθένα με τέσσερα bit. Ο αποκωδικοποιητής TMDS κάθε καναλιού λειτουργεί στο δικό του ρολόι. Ως εκ τούτου, μπορεί να έχει μια ορισμένη κλίση μεταξύ των καναλιών.
Channel to Channel De-Skew (Κάντε μια ερώτηση)
Χρησιμοποιείται μια λογική αποκλίσεως βασισμένη στο FIFO για την αφαίρεση της λοξής μεταξύ των καναλιών. Κάθε κανάλι λαμβάνει ένα έγκυρο σήμα από τις μονάδες ευθυγράμμισης φάσης για να υποδείξει εάν τα εισερχόμενα δεδομένα 10-bit από τον ευθυγραμμιστή φάσης είναι έγκυρα. Εάν όλα τα κανάλια είναι έγκυρα (έχουν επιτύχει ευθυγράμμιση φάσης), η μονάδα FIFO αρχίζει να μεταβιβάζει δεδομένα μέσω της μονάδας FIFO χρησιμοποιώντας σήματα ενεργοποίησης ανάγνωσης και εγγραφής (συνεχής εγγραφή και ανάγνωση). Όταν ανιχνεύεται ένα διακριτικό ελέγχου σε οποιαδήποτε από τις εξόδους FIFO, η ροή ανάγνωσης αναστέλλεται και δημιουργείται ένα σήμα ανιχνευόμενου δείκτη για να υποδείξει την άφιξη ενός συγκεκριμένου δείκτη στη ροή βίντεο. Η ροή ανάγνωσης συνεχίζεται μόνο όταν αυτός ο δείκτης φτάσει και στα τρία κανάλια. Ως αποτέλεσμα, αφαιρείται η σχετική λοξή. Τα FIFO διπλού ρολογιού συγχρονίζουν και τις τρεις ροές δεδομένων με το μπλε ρολόι καναλιού για να αφαιρέσουν τη σχετική λοξή. Το παρακάτω σχήμα περιγράφει την τεχνική αποκλιμάκωσης από κανάλι σε κανάλι.
Εικόνα 3-3. Channel to Channel De-Skew
DDC (Κάντε μια ερώτηση)
Το DDC είναι ένα κανάλι επικοινωνίας που βασίζεται στην προδιαγραφή διαύλου I2C. Η πηγή χρησιμοποιεί εντολές I2C για να διαβάσει πληροφορίες από το E-EDID ενός νεροχύτη με μια υποτελή διεύθυνση. Η HDMI RX IP χρησιμοποιεί προκαθορισμένο EDID με πολλαπλή ανάλυση που υποστηρίζει αναλύσεις έως και 1920 ✕ 1080 στα 60 Hz σε λειτουργία One Pixel και έως 3840 ✕ 2160 στα 60 Hz σε λειτουργία Four Pixel.
Το EDID αντιπροσωπεύει το εμφανιζόμενο όνομα ως οθόνη HDMI Microchip.
Παράμετροι HDMI RX και σήματα διεπαφής (Κάντε μια ερώτηση)
Αυτή η ενότητα εξετάζει τις παραμέτρους στον διαμορφωτή HDMI RX GUI και τα σήματα I/O.
Παράμετροι διαμόρφωσης (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τις παραμέτρους διαμόρφωσης στο HDMI RX IP.
Πίνακας 4-1. Παράμετροι διαμόρφωσης
| Όνομα παραμέτρου | Περιγραφή |
| Μορφή χρώματος | Καθορίζει τον χρωματικό χώρο. Υποστηρίζει τις ακόλουθες μορφές χρωμάτων:
|
| Βάθος χρώματος | Καθορίζει τον αριθμό των bit ανά στοιχείο χρώματος. Υποστηρίζει 8, 10, 12 και 16 bit ανά στοιχείο. |
| Αριθμός εικονοστοιχείων | Υποδεικνύει τον αριθμό των pixel ανά είσοδο ρολογιού:
|
| ΑΝΑΡΡΙΧΗΤΗΣ | Υποστήριξη ανάλυσης 4K στα 60 καρέ ανά δευτερόλεπτο:
|
| Αριθμός καναλιών ήχου | Υποστηρίζει αριθμό καναλιών ήχου:
|
| Διασύνδεση βίντεο | Native και AXI stream |
| Διασύνδεση ήχου | Native και AXI stream |
| Πάγκος δοκιμής | Επιτρέπει την επιλογή περιβάλλοντος πάγκου δοκιμών. Υποστηρίζει τις ακόλουθες επιλογές πάγκου δοκιμών:
|
| Αδεια | Καθορίζει τον τύπο της άδειας. Παρέχει τις ακόλουθες δύο επιλογές άδειας χρήσης:
|
Ports (Κάντε μια ερώτηση)
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου της διασύνδεσης HDMI RX IP για εγγενή διασύνδεση όταν η μορφή χρώματος είναι RGB.
Πίνακας 4-2. Είσοδος και έξοδος για εγγενή διεπαφή
| Όνομα σήματος | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό σήμα ασύγχρονης επαναφοράς |
| R_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι "R" από το XCVR |
| G_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι "G" από το XCVR |
| B_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι "B" από το XCVR |
| EDID_RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό ασύγχρονο σήμα επαναφοράς edid |
| R_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα καναλιού "R". |
| G_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από XCVR για παράλληλα δεδομένα καναλιού "G". |
| B_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από XCVR για παράλληλα δεδομένα καναλιού «Β». |
| Όνομα σήματος | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| DATA_R_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα καναλιού "R" από το XCVR |
| DATA_G_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα καναλιού "G" από το XCVR |
| DATA_B_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα καναλιού "Β" από το XCVR |
| SCL_I | Εισαγωγή | 1 | Είσοδος σειριακού ρολογιού I2C για DDC |
| HPD_I | Εισαγωγή | 1 | Ανίχνευση σήματος εισόδου θερμού βύσματος. Η πηγή είναι συνδεδεμένη στο νεροχύτη Το σήμα HPD θα πρέπει να είναι υψηλό. |
| SDA_I | Εισαγωγή | 1 | Εισαγωγή σειριακών δεδομένων I2C για DDC |
| EDID_CLK_I | Εισαγωγή | 1 | Ρολόι συστήματος για μονάδα I2C |
| BIT_SLIP_R_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στο κανάλι "R" του πομποδέκτη |
| BIT_SLIP_G_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στο κανάλι "G" του πομποδέκτη |
| BIT_SLIP_B_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στο κανάλι «Β» του πομποδέκτη |
| VIDEO_DATA_VALID_O | Παραγωγή | 1 | Έγκυρη έξοδος δεδομένων βίντεο |
| AUDIO_DATA_VALID_O | Παραγωγή | 1 | Έγκυρη έξοδος δεδομένων ήχου |
| H_SYNC_O | Παραγωγή | 1 | Οριζόντιος παλμός συγχρονισμού |
| V_SYNC_O | Παραγωγή | 1 | Ενεργός παλμός κατακόρυφου συγχρονισμού |
| R_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα "R". |
| ΠΗΓΑΙΝΩ | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα "G". |
| B_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα «Β». |
| SDA_O | Παραγωγή | 1 | Έξοδος σειριακών δεδομένων I2C για DDC |
| HPD_O | Παραγωγή | 1 | Το θερμό βύσμα ανιχνεύει σήμα εξόδου |
| ACR_CTS_O | Παραγωγή | 20 | Χρόνος κύκλου αναγέννησης ρολογιού ήχουamp αξία |
| ACR_N_O | Παραγωγή | 20 | Παράμετρος τιμής αναγέννησης ρολογιού ήχου (N). |
| ACR_VALID_O | Παραγωγή | 1 | Έγκυρο σήμα Αναγέννησης Ρολογιού ήχου |
| AUDIO_SAMPLE_CH1_O | Παραγωγή | 24 | Κανάλι 1 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH2_O | Παραγωγή | 24 | Κανάλι 2 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH3_O | Παραγωγή | 24 | Κανάλι 3 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH4_O | Παραγωγή | 24 | Κανάλι 4 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH5_O | Παραγωγή | 24 | Κανάλι 5 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH6_O | Παραγωγή | 24 | Κανάλι 6 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH7_O | Παραγωγή | 24 | Κανάλι 7 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH8_O | Παραγωγή | 24 | Κανάλι 8 ήχου sampδεδομένα |
| HDMI_DVI_MODE_O | Παραγωγή | 1 | Ακολουθούν οι δύο τρόποι λειτουργίας:
|
Ο παρακάτω πίνακας περιγράφει τις θύρες εισόδου και εξόδου του HDMI RX IP για τη διεπαφή ροής βίντεο AXI4.
Πίνακας 4-3. Θύρες εισόδου και εξόδου για τη διεπαφή ροής βίντεο AXI4
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| TDATA_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Βάθος χρώματος ✕ 3 bit | Εξαγωγή δεδομένων βίντεο [R, G, B] |
| TVALID_O | Παραγωγή | 1 | Η έξοδος βίντεο είναι έγκυρη |
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| TLAST_O | Παραγωγή | 1 | Σήμα τέλους πλαισίου εξόδου |
| TUSER_O | Παραγωγή | 3 |
|
| TSTRB_O | Παραγωγή | 3 | Έξοδος στροβοσκοπίου δεδομένων βίντεο |
| ΤΚΕΕΠ_Ο | Παραγωγή | 3 | Διατήρηση δεδομένων βίντεο εξόδου |
Ο παρακάτω πίνακας περιγράφει τις θύρες εισόδου και εξόδου του HDMI RX IP για τη διεπαφή ήχου ροής AXI4.
Πίνακας 4-4. Θύρες εισόδου και εξόδου για τη διεπαφή ήχου ροής AXI4
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| AUDIO_TDATA_O | Παραγωγή | 24 | Έξοδος δεδομένων ήχου |
| AUDIO_TID_O | Παραγωγή | 3 | Έξοδος καναλιού ήχου |
| AUDIO_TVALID_O | Παραγωγή | 1 | Έξοδος ηχητικού έγκυρου σήματος |
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου της διεπαφής HDMI RX IP για εγγενή διασύνδεση όταν η μορφή χρώματος είναι YUV444.
Πίνακας 4-5. Είσοδος και έξοδος για εγγενή διεπαφή
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό σήμα ασύγχρονης επαναφοράς |
| LANE3_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι Lane 3 από το XCVR |
| LANE2_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι Lane 2 από το XCVR |
| LANE1_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι Lane 1 από το XCVR |
| EDID_RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό ασύγχρονο σήμα επαναφοράς edid |
| LANE3_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα λωρίδας 3 |
| LANE2_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα λωρίδας 2 |
| LANE1_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα λωρίδας 1 |
| DATA_LANE3_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα της λωρίδας 3 από το XCVR |
| DATA_LANE2_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα της λωρίδας 2 από το XCVR |
| DATA_LANE1_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα της λωρίδας 1 από το XCVR |
| SCL_I | Εισαγωγή | 1 | Είσοδος σειριακού ρολογιού I2C για DDC |
| HPD_I | Εισαγωγή | 1 | Ανίχνευση σήματος εισόδου θερμού βύσματος. Η πηγή είναι συνδεδεμένη στο νεροχύτη Το σήμα HPD θα πρέπει να είναι υψηλό. |
| SDA_I | Εισαγωγή | 1 | Εισαγωγή σειριακών δεδομένων I2C για DDC |
| EDID_CLK_I | Εισαγωγή | 1 | Ρολόι συστήματος για μονάδα I2C |
| BIT_SLIP_LANE3_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στη λωρίδα 3 του πομποδέκτη |
| BIT_SLIP_LANE2_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στη λωρίδα 2 του πομποδέκτη |
| BIT_SLIP_LANE1_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στη λωρίδα 1 του πομποδέκτη |
| VIDEO_DATA_VALID_O | Παραγωγή | 1 | Έγκυρη έξοδος δεδομένων βίντεο |
| AUDIO_DATA_VALID_O | Παραγωγή | 1 | Έγκυρη έξοδος δεδομένων ήχου |
| H_SYNC_O | Παραγωγή | 1 | Οριζόντιος παλμός συγχρονισμού |
| V_SYNC_O | Παραγωγή | 1 | Ενεργός παλμός κατακόρυφου συγχρονισμού |
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| Y_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα «Y». |
| Cb_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα «Cb». |
| Cr_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα «Cr». |
| SDA_O | Παραγωγή | 1 | Έξοδος σειριακών δεδομένων I2C για DDC |
| HPD_O | Παραγωγή | 1 | Το θερμό βύσμα ανιχνεύει σήμα εξόδου |
| ACR_CTS_O | Παραγωγή | 20 | Χρόνος κύκλου αναγέννησης ρολογιού ήχουamp αξία |
| ACR_N_O | Παραγωγή | 20 | Παράμετρος τιμής αναγέννησης ρολογιού ήχου (N). |
| ACR_VALID_O | Παραγωγή | 1 | Έγκυρο σήμα Αναγέννησης Ρολογιού ήχου |
| AUDIO_SAMPLE_CH1_O | Παραγωγή | 24 | Κανάλι 1 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH2_O | Παραγωγή | 24 | Κανάλι 2 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH3_O | Παραγωγή | 24 | Κανάλι 3 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH4_O | Παραγωγή | 24 | Κανάλι 4 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH5_O | Παραγωγή | 24 | Κανάλι 5 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH6_O | Παραγωγή | 24 | Κανάλι 6 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH7_O | Παραγωγή | 24 | Κανάλι 7 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH8_O | Παραγωγή | 24 | Κανάλι 8 ήχου sampδεδομένα |
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου της διεπαφής HDMI RX IP για εγγενή διασύνδεση όταν η μορφή χρώματος είναι YUV422.
Πίνακας 4-6. Είσοδος και έξοδος για εγγενή διεπαφή
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό σήμα ασύγχρονης επαναφοράς |
| LANE3_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι Lane 3 από το XCVR |
| LANE2_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι Lane 2 από το XCVR |
| LANE1_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι Lane 1 από το XCVR |
| EDID_RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό ασύγχρονο σήμα επαναφοράς edid |
| LANE3_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα λωρίδας 3 |
| LANE2_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα λωρίδας 2 |
| LANE1_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα λωρίδας 1 |
| DATA_LANE3_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα της λωρίδας 3 από το XCVR |
| DATA_LANE2_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα της λωρίδας 2 από το XCVR |
| DATA_LANE1_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα της λωρίδας 1 από το XCVR |
| SCL_I | Εισαγωγή | 1 | Είσοδος σειριακού ρολογιού I2C για DDC |
| HPD_I | Εισαγωγή | 1 | Ανίχνευση σήματος εισόδου θερμού βύσματος. Η πηγή είναι συνδεδεμένη στο νεροχύτη Το σήμα HPD θα πρέπει να είναι υψηλό. |
| SDA_I | Εισαγωγή | 1 | Εισαγωγή σειριακών δεδομένων I2C για DDC |
| EDID_CLK_I | Εισαγωγή | 1 | Ρολόι συστήματος για μονάδα I2C |
| BIT_SLIP_LANE3_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στη λωρίδα 3 του πομποδέκτη |
| BIT_SLIP_LANE2_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στη λωρίδα 2 του πομποδέκτη |
| BIT_SLIP_LANE1_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στη λωρίδα 1 του πομποδέκτη |
| VIDEO_DATA_VALID_O | Παραγωγή | 1 | Έγκυρη έξοδος δεδομένων βίντεο |
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| AUDIO_DATA_VALID_O | Παραγωγή | 1 | Έγκυρη έξοδος δεδομένων ήχου |
| H_SYNC_O | Παραγωγή | 1 | Οριζόντιος παλμός συγχρονισμού |
| V_SYNC_O | Παραγωγή | 1 | Ενεργός παλμός κατακόρυφου συγχρονισμού |
| Y_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα «Y». |
| C_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα «C». |
| SDA_O | Παραγωγή | 1 | Έξοδος σειριακών δεδομένων I2C για DDC |
| HPD_O | Παραγωγή | 1 | Το θερμό βύσμα ανιχνεύει σήμα εξόδου |
| ACR_CTS_O | Παραγωγή | 20 | Χρόνος κύκλου αναγέννησης ρολογιού ήχουamp αξία |
| ACR_N_O | Παραγωγή | 20 | Παράμετρος τιμής αναγέννησης ρολογιού ήχου (N). |
| ACR_VALID_O | Παραγωγή | 1 | Έγκυρο σήμα Αναγέννησης Ρολογιού ήχου |
| AUDIO_SAMPLE_CH1_O | Παραγωγή | 24 | Κανάλι 1 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH2_O | Παραγωγή | 24 | Κανάλι 2 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH3_O | Παραγωγή | 24 | Κανάλι 3 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH4_O | Παραγωγή | 24 | Κανάλι 4 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH5_O | Παραγωγή | 24 | Κανάλι 5 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH6_O | Παραγωγή | 24 | Κανάλι 6 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH7_O | Παραγωγή | 24 | Κανάλι 7 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH8_O | Παραγωγή | 24 | Κανάλι 8 ήχου sampδεδομένα |
Ο παρακάτω πίνακας παραθέτει τις θύρες εισόδου και εξόδου της διασύνδεσης HDMI RX IP για εγγενή διασύνδεση όταν το SCRAMBLER είναι ενεργοποιημένο.
Πίνακας 4-7. Είσοδος και έξοδος για εγγενή διεπαφή
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό σήμα ασύγχρονης επαναφοράς |
| R_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι "R" από το XCVR |
| G_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι "G" από το XCVR |
| B_RX_CLK_I | Εισαγωγή | 1 | Παράλληλο ρολόι για κανάλι "B" από το XCVR |
| EDID_RESET_N_I | Εισαγωγή | 1 | Ενεργό-χαμηλό ασύγχρονο σήμα επαναφοράς edid |
| HDMI_CABLE_CLK_I | Εισαγωγή | 1 | Ρολόι καλωδίου από την πηγή HDMI |
| R_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από το XCVR για παράλληλα δεδομένα καναλιού "R". |
| G_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από XCVR για παράλληλα δεδομένα καναλιού "G". |
| B_RX_VALID_I | Εισαγωγή | 1 | Έγκυρο σήμα από XCVR για παράλληλα δεδομένα καναλιού «Β». |
| DATA_R_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα καναλιού "R" από το XCVR |
| DATA_G_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα καναλιού "G" από το XCVR |
| DATA_B_I | Εισαγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ 10 bit | Έλαβε παράλληλα δεδομένα καναλιού "Β" από το XCVR |
| SCL_I | Εισαγωγή | 1 | Είσοδος σειριακού ρολογιού I2C για DDC |
| HPD_I | Εισαγωγή | 1 | Ανίχνευση σήματος εισόδου θερμού βύσματος. Η πηγή είναι συνδεδεμένη με το νεροχύτη και το σήμα HPD θα πρέπει να είναι υψηλό. |
| SDA_I | Εισαγωγή | 1 | Εισαγωγή σειριακών δεδομένων I2C για DDC |
| EDID_CLK_I | Εισαγωγή | 1 | Ρολόι συστήματος για μονάδα I2C |
| BIT_SLIP_R_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στο κανάλι "R" του πομποδέκτη |
| BIT_SLIP_G_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στο κανάλι "G" του πομποδέκτη |
| Όνομα λιμένα | Κατεύθυνση | Πλάτος (bit) | Περιγραφή |
| BIT_SLIP_B_O | Παραγωγή | 1 | Σήμα ολίσθησης bit στο κανάλι «Β» του πομποδέκτη |
| VIDEO_DATA_VALID_O | Παραγωγή | 1 | Έγκυρη έξοδος δεδομένων βίντεο |
| AUDIO_DATA_VALID_O | Output1 | 1 | Έγκυρη έξοδος δεδομένων ήχου |
| H_SYNC_O | Παραγωγή | 1 | Οριζόντιος παλμός συγχρονισμού |
| V_SYNC_O | Παραγωγή | 1 | Ενεργός παλμός κατακόρυφου συγχρονισμού |
| DATA_ RATE_O | Παραγωγή | 16 | Ρυθμός δεδομένων Rx. Ακολουθούν οι τιμές ρυθμού δεδομένων:
|
| R_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα "R". |
| ΠΗΓΑΙΝΩ | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα "G". |
| B_O | Παραγωγή | ΑΡΙΘΜΟΣ ΠΙΞΕΛ ✕ Μπιτ βάθους χρώματος | Αποκωδικοποιημένα δεδομένα «Β». |
| SDA_O | Παραγωγή | 1 | Έξοδος σειριακών δεδομένων I2C για DDC |
| HPD_O | Παραγωγή | 1 | Το θερμό βύσμα ανιχνεύει σήμα εξόδου |
| ACR_CTS_O | Παραγωγή | 20 | Χρόνος κύκλου αναγέννησης ρολογιού ήχουamp αξία |
| ACR_N_O | Παραγωγή | 20 | Παράμετρος τιμής αναγέννησης ρολογιού ήχου (N). |
| ACR_VALID_O | Παραγωγή | 1 | Έγκυρο σήμα Αναγέννησης Ρολογιού ήχου |
| AUDIO_SAMPLE_CH1_O | Παραγωγή | 24 | Κανάλι 1 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH2_O | Παραγωγή | 24 | Κανάλι 2 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH3_O | Παραγωγή | 24 | Κανάλι 3 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH4_O | Παραγωγή | 24 | Κανάλι 4 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH5_O | Παραγωγή | 24 | Κανάλι 5 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH6_O | Παραγωγή | 24 | Κανάλι 6 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH7_O | Παραγωγή | 24 | Κανάλι 7 ήχου sampδεδομένα |
| AUDIO_SAMPLE_CH8_O | Παραγωγή | 24 | Κανάλι 8 ήχου sampδεδομένα |
Προσομοίωση Testbench (Κάντε μια ερώτηση)
Το Testbench παρέχεται για τον έλεγχο της λειτουργικότητας του πυρήνα HDMI RX. Το Testbench λειτουργεί μόνο σε Native Interface όταν ο αριθμός των pixel είναι ένα.
Για να προσομοιώσετε τον πυρήνα χρησιμοποιώντας τον πάγκο δοκιμών, εκτελέστε τα ακόλουθα βήματα:
- Στο παράθυρο Ροή σχεδίασης, αναπτύξτε το στοιχείο Δημιουργία σχεδίασης.
- Κάντε δεξί κλικ στο Create SmartDesign Testbench και, στη συνέχεια, κάντε κλικ στο Run, όπως φαίνεται στην παρακάτω εικόνα.
Εικόνα 5-1. Δημιουργία SmartDesign Testbench
- Εισαγάγετε ένα όνομα για τον πάγκο δοκιμών SmartDesign και, στη συνέχεια, κάντε κλικ στο OK.
Εικόνα 5-2. Ονομασία SmartDesign Testbench
Δημιουργείται ο πάγκος δοκιμών SmartDesign και εμφανίζεται ένας καμβάς στα δεξιά του παραθύρου Ροή σχεδίασης. - Μεταβείτε στον Κατάλογο Libero® SoC, επιλέξτε View > Windows > IP Catalog και, στη συνέχεια, αναπτύξτε το Solutions-Video. Κάντε διπλό κλικ στο HDMI RX IP (v5.4.0) και μετά κάντε κλικ στο OK.
- Επιλέξτε όλες τις θύρες, κάντε δεξί κλικ και επιλέξτε Προώθηση σε ανώτατο επίπεδο.
- Στη γραμμή εργαλείων SmartDesign, κάντε κλικ στην επιλογή Δημιουργία στοιχείου.
- Στην καρτέλα Stimulus Hierarchy, κάντε δεξί κλικ στο HDMI_RX_TB testbench fileκαι, στη συνέχεια, κάντε κλικ στην επιλογή Προσομοίωση Pre-Synth Design > Άνοιγμα διαδραστικά.
Το εργαλείο ModelSim® ανοίγει με τον πάγκο δοκιμών, όπως φαίνεται στην παρακάτω εικόνα.
Εικόνα 5-3. Εργαλείο ModelSim με πάγκο δοκιμών HDMI RX File
Σημαντικό: Ιστ η προσομοίωση διακόπτεται λόγω του χρονικού ορίου εκτέλεσης που καθορίζεται στο DO file, χρησιμοποιήστε την εντολή run -all για να ολοκληρώσετε την προσομοίωση.
Άδεια χρήσης (Κάντε μια ερώτηση)
Το HDMI RX IP παρέχεται με τις ακόλουθες δύο επιλογές άδειας χρήσης:
- Κρυπτογραφημένο: Παρέχεται πλήρης κρυπτογραφημένος κώδικας RTL για τον πυρήνα. Διατίθεται δωρεάν με οποιαδήποτε από τις άδειες Libero, επιτρέποντας στον πυρήνα να δημιουργηθεί με το SmartDesign. Μπορείτε να εκτελέσετε Simulation, Synthesis, Layout και να προγραμματίσετε το πυρίτιο FPGA χρησιμοποιώντας τη σουίτα σχεδίασης Libero.
- RTL: Ο πλήρης πηγαίος κώδικας RTL είναι κλειδωμένος με άδεια χρήσης, ο οποίος πρέπει να αγοραστεί ξεχωριστά.
Αποτελέσματα προσομοίωσης (Κάντε μια ερώτηση)
Το παρακάτω διάγραμμα χρονισμού για HDMI RX IP δείχνει δεδομένα βίντεο και περιόδους δεδομένων ελέγχου.
Εικόνα 6-1. Δεδομένα βίντεο
Το παρακάτω διάγραμμα δείχνει τις εξόδους hsync και vsync για τις αντίστοιχες εισόδους δεδομένων ελέγχου.
Εικόνα 6-2. Οριζόντια και κατακόρυφα σήματα συγχρονισμού
Το παρακάτω διάγραμμα δείχνει το τμήμα EDID.
Εικόνα 6-3. Σήματα EDID
Αξιοποίηση πόρων (Κάντε μια ερώτηση)
Το HDMI RX IP υλοποιείται σε PolarFire® FPGA (πακέτο MPF300T – 1FCG1152I). Ο παρακάτω πίνακας παραθέτει τους πόρους που χρησιμοποιούνται όταν Αριθμός εικονοστοιχείων = 1 εικονοστοιχείο.
Πίνακας 7-1. Χρήση πόρων για λειτουργία 1 pixel
| Μορφή χρώματος | Βάθος χρώματος | ΑΝΑΡΡΙΧΗΤΗΣ | Ύφασμα 4LUT | Υφασμάτινο DFF | Διεπαφή 4LUT | Διεπαφή DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Καθιστώ ανίκανο | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Καθιστώ ανίκανο | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Καθιστώ ανίκανο | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Καθιστώ ανίκανο | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Καθιστώ ανίκανο | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Καθιστώ ανίκανο | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Καθιστώ ανίκανο | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Καθιστώ ανίκανο | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Καθιστώ ανίκανο | 1585 | 1327 | 492 | 492 | 14 | 9 |
Ο παρακάτω πίνακας παραθέτει τους πόρους που χρησιμοποιούνται όταν Αριθμός εικονοστοιχείων = 4 εικονοστοιχεία.
Πίνακας 7-2. Χρήση πόρων για λειτουργία 4 pixel
| Μορφή χρώματος | Βάθος χρώματος | ΑΝΑΡΡΙΧΗΤΗΣ | Ύφασμα 4LUT | Υφασμάτινο DFF | Διεπαφή 4LUT | Διεπαφή DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Καθιστώ ανίκανο | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Καθιστώ ανίκανο | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Καθιστώ ανίκανο | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Καθιστώ ικανό | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Καθιστώ ικανό | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Καθιστώ ικανό | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Καθιστώ ανίκανο | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Καθιστώ ανίκανο | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Καθιστώ ανίκανο | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Καθιστώ ανίκανο | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Ο παρακάτω πίνακας παραθέτει τους πόρους που χρησιμοποιούνται όταν ο αριθμός εικονοστοιχείων = 4 εικονοστοιχεία και το SCRAMBLER είναι ενεργοποιημένο.
Πίνακας 7-3. Η χρήση πόρων για λειτουργία 4 pixel και SCRAMBLER είναι ενεργοποιημένη
| Μορφή χρώματος | Βάθος χρώματος | ΑΝΑΡΡΙΧΗΤΗΣ | Ύφασμα 4LUT | Υφασμάτινο DFF | Διεπαφή 4LUT | Διεπαφή DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Καθιστώ ικανό | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Καθιστώ ικανό | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Καθιστώ ικανό | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Ενοποίηση συστήματος (Κάντε μια ερώτηση)
Αυτή η ενότητα δείχνει πώς να ενσωματώσετε την IP στη σχεδίαση Libero.
Ο παρακάτω πίνακας παραθέτει τις διαμορφώσεις των PF XCVR, PF TX PLL και PF CCC που απαιτούνται για διαφορετικές αναλύσεις και πλάτη bit.
Πίνακας 8-1. Διαμορφώσεις PF XCVR, PF TX PLL και PF CCC
| Ψήφισμα | Πλάτος Bit | Διαμόρφωση PF XCVR | CDR REF CLOCK PADS | Διαμόρφωση PF CCC | |||
| Ρυθμός δεδομένων RX | Συχνότητα ρολογιού Ref RX CDR | Πλάτος υφάσματος RX PCS | Συχνότητα εισόδου | Συχνότητα εξόδου | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | ΑΕ27, ΑΕ28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | ΑΕ27, ΑΕ28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | ΑΕ27, ΑΕ28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | ΑΕ27, ΑΕ28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | ΑΕ27, ΑΕ28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | ΑΕ27, ΑΕ28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | ΑΕ27, ΑΕ28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | ΑΕ27, ΑΕ28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | ΑΕ29, ΑΕ30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | ΑΕ29, ΑΕ30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | ΑΕ29, ΑΕ30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | ΑΕ29, ΑΕ30 | NA | NA |
HDMI RX Sample Design 1: Όταν έχει ρυθμιστεί σε λειτουργία Βάθος χρώματος = 8 bit και Αριθμός εικονοστοιχείων = 1 εικονοστοιχείο, φαίνεται στο παρακάτω σχήμα.
Εικόνα 8-1. HDMI RX SampΣχεδιασμός 1
Για π.χample, σε διαμορφώσεις 8-bit, τα ακόλουθα στοιχεία αποτελούν μέρος του σχεδιασμού:
- Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει ρυθμιστεί για λειτουργία full duplex TX και RX. Ρυθμός δεδομένων RX 1485 Mbps σε λειτουργία PMA, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 10 bit για λειτουργία 1 PXL και ρολόι αναφοράς CDR 148.5 MHz. Ρυθμός δεδομένων TX 1485 Mbps σε λειτουργία PMA, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 10 bit με συντελεστή διαίρεσης ρολογιού 4.
- Τα LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK και LANE3_CDR_REF_CLK οδηγούνται από το PF_XCVR_REF_CLK με ακίδες Pad AE27, AE28.
- Η ακίδα EDID CLK_I πρέπει να λειτουργεί με ρολόι 150 MHz με CCC.
- Τα R_RX_CLK_I, G_RX_CLK_I και B_RX_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα.
- Τα R_RX_VALID_I, G_RX_VALID_I και B_RX_VALID_I οδηγούνται από τα LANE3_RX_VAL, LANE2_RX_VAL και LANE1_RX_VAL, αντίστοιχα.
- Τα DATA_R_I, DATA_G_I και DATA_B_I οδηγούνται από τα LANE3_RX_DATA, LANE2_RX_DATA και LANE1_RX_DATA, αντίστοιχα.
HDMI RX Sample Design 2: Όταν έχει ρυθμιστεί σε λειτουργία Βάθος χρώματος = 8 bit και Αριθμός εικονοστοιχείων = 4 εικονοστοιχείο, φαίνεται στο παρακάτω σχήμα.
Εικόνα 8-2. HDMI RX SampΣχεδιασμός 2
Για π.χample, σε διαμορφώσεις 8-bit, τα ακόλουθα στοιχεία αποτελούν μέρος του σχεδιασμού:
- Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει ρυθμιστεί για λειτουργία full duplex TX και RX. Ρυθμός δεδομένων RX 1485 Mbps σε λειτουργία PMA, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 40 bit για λειτουργία 4 PXL και ρολόι αναφοράς CDR 148.5 MHz. Ρυθμός δεδομένων TX 1485 Mbps σε λειτουργία PMA, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 40 bit με συντελεστή διαίρεσης ρολογιού 4.
- Τα LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK και LANE3_CDR_REF_CLK οδηγούνται από το PF_XCVR_REF_CLK με ακίδες Pad AE27, AE28.
- Η ακίδα EDID CLK_I πρέπει να λειτουργεί με ρολόι 150 MHz με CCC.
- Τα R_RX_CLK_I, G_RX_CLK_I και B_RX_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα.
- Τα R_RX_VALID_I, G_RX_VALID_I και B_RX_VALID_I οδηγούνται από τα LANE3_RX_VAL, LANE2_RX_VAL και LANE1_RX_VAL, αντίστοιχα.
- Τα DATA_R_I, DATA_G_I και DATA_B_I οδηγούνται από τα LANE3_RX_DATA, LANE2_RX_DATA και LANE1_RX_DATA, αντίστοιχα.
HDMI RX Sample Design 3: Όταν έχει ρυθμιστεί σε λειτουργία Βάθος χρώματος = 8 bit και Αριθμός εικονοστοιχείων = 4 εικονοστοιχεία και SCRAMBLER = Ενεργοποιημένο, φαίνεται στο παρακάτω σχήμα.
Εικόνα 8-3. HDMI RX SampΣχεδιασμός 3
Για π.χample, σε διαμορφώσεις 8-bit, τα ακόλουθα στοιχεία αποτελούν μέρος του σχεδιασμού:
- Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει ρυθμιστεί για ανεξάρτητη λειτουργία TX και RX. Ρυθμός δεδομένων RX 5940 Mbps σε λειτουργία PMA, με πλάτος δεδομένων διαμορφωμένο ως 40 bit για λειτουργία 4 PXL και ρολόι αναφοράς CDR 148.5 MHz. Ρυθμός δεδομένων TX 5940 Mbps σε λειτουργία PMA, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 40 bit με συντελεστή διαίρεσης ρολογιού 4.
- Τα LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK και LANE3_CDR_REF_CLK οδηγούνται από το PF_XCVR_REF_CLK με AF29, AF30 Pad pins.
- Η ακίδα EDID CLK_I θα πρέπει να λειτουργεί με ρολόι 150 MHz με CCC.
- Τα R_RX_CLK_I, G_RX_CLK_I και B_RX_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα.
- Τα R_RX_VALID_I, G_RX_VALID_I και B_RX_VALID_I οδηγούνται από τα LANE3_RX_VAL, LANE2_RX_VAL και LANE1_RX_VAL, αντίστοιχα.
- Τα DATA_R_I, DATA_G_I και DATA_B_I οδηγούνται από τα LANE3_RX_DATA, LANE2_RX_DATA και LANE1_RX_DATA, αντίστοιχα.
HDMI RX Sample Design 4: Όταν έχει ρυθμιστεί σε λειτουργία Βάθος χρώματος = 12 bit και Αριθμός εικονοστοιχείων = 4 εικονοστοιχεία και SCRAMBLER = Ενεργοποιημένο, φαίνεται στο παρακάτω σχήμα.
Εικόνα 8-4. HDMI RX SampΣχεδιασμός 4
Για π.χample, σε διαμορφώσεις 12-bit, τα ακόλουθα στοιχεία αποτελούν μέρος του σχεδιασμού:
- Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει ρυθμιστεί για λειτουργία μόνο RX. Ρυθμός δεδομένων RX 4455 Mbps σε λειτουργία PMA, με το πλάτος δεδομένων να έχει διαμορφωθεί ως 40 bit για λειτουργία 4 PXL και ρολόι αναφοράς CDR 148.5 MHz.
- Τα LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK και LANE3_CDR_REF_CLK οδηγούνται από το PF_XCVR_REF_CLK με AF29, AF30 Pad pins.
- Η ακίδα EDID CLK_I θα πρέπει να λειτουργεί με ρολόι 150 MHz με CCC.
- Τα R_RX_CLK_I, G_RX_CLK_I και B_RX_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα.
- Τα R_RX_VALID_I, G_RX_VALID_I και B_RX_VALID_I οδηγούνται από τα LANE3_RX_VAL, LANE2_RX_VAL και LANE1_RX_VAL, αντίστοιχα.
- Τα DATA_R_I, DATA_G_I και DATA_B_I οδηγούνται από τα LANE3_RX_DATA, LANE2_RX_DATA και LANE1_RX_DATA, αντίστοιχα.
- Η μονάδα PF_CCC_C0 δημιουργεί ένα ρολόι με το όνομα OUT0_FABCLK_0 με συχνότητα 74.25 MHz, που προέρχεται από ένα ρολόι εισόδου 111.375 MHz, το οποίο οδηγείται από το LANE1_RX_CLK_R.
HDMI RX Sample Design 5: Όταν έχει ρυθμιστεί σε Βάθος χρώματος = 8-bit, Αριθμός εικονοστοιχείων = 4 λειτουργία εικονοστοιχείων και SCRAMBLER = Ενεργοποιημένο εμφανίζεται στο παρακάτω σχήμα. Αυτός ο σχεδιασμός είναι δυναμικός ρυθμός δεδομένων με DRI.
Εικόνα 8-5. HDMI RX SampΣχεδιασμός 5
Για π.χample, σε διαμορφώσεις 8-bit, τα ακόλουθα στοιχεία αποτελούν μέρος του σχεδιασμού:
- Το PF_XCVR_ERM (PF_XCVR_ERM_C0_0) έχει ρυθμιστεί για λειτουργία RX Only με ενεργοποιημένη διεπαφή δυναμικής επαναδιαμόρφωσης. Ρυθμός δεδομένων RX 5940 Mbps σε λειτουργία PMA, με πλάτος δεδομένων διαμορφωμένο ως 40 bit για λειτουργία 4 PXL και ρολόι αναφοράς CDR 148.5 MHz.
- Τα LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK και LANE3_CDR_REF_CLK οδηγούνται από το PF_XCVR_REF_CLK με AF29, AF30 Pad pins.
- Η ακίδα EDID CLK_I θα πρέπει να λειτουργεί με ρολόι 150 MHz με CCC.
- Τα R_RX_CLK_I, G_RX_CLK_I και B_RX_CLK_I οδηγούνται από τους LANE3_TX_CLK_R, LANE2_TX_CLK_R και LANE1_TX_CLK_R, αντίστοιχα.
- Τα R_RX_VALID_I, G_RX_VALID_I και B_RX_VALID_I οδηγούνται από τα LANE3_RX_VAL, LANE2_RX_VAL και LANE1_RX_VAL, αντίστοιχα.
- Τα DATA_R_I, DATA_G_I και DATA_B_I οδηγούνται από τα LANE3_RX_DATA, LANE2_RX_DATA και LANE1_RX_DATA, αντίστοιχα.
Ιστορικό αναθεωρήσεων (Κάντε μια ερώτηση)
Το ιστορικό αναθεωρήσεων περιγράφει τις αλλαγές που εφαρμόστηκαν στο έγγραφο. Οι αλλαγές παρατίθενται με αναθεώρηση, ξεκινώντας από την πιο πρόσφατη δημοσίευση.
Πίνακας 9-1. Ιστορικό αναθεώρησης
| Αναθεώρηση | Ημερομηνία | Περιγραφή |
| D | 02/2025 | Ακολουθεί η λίστα των αλλαγών που έγιναν στην αναθεώρηση Γ του εγγράφου:
|
| C | 02/2023 | Ακολουθεί η λίστα των αλλαγών που έγιναν στην αναθεώρηση Γ του εγγράφου:
|
| B | 09/2022 | Ακολουθεί η λίστα των αλλαγών που έγιναν στην αναθεώρηση Β του εγγράφου:
|
| A | 04/2022 | Ακολουθεί η λίστα των αλλαγών στην αναθεώρηση Α του εγγράφου:
|
| 2.0 | — | Ακολουθεί μια σύνοψη των αλλαγών που έγιναν σε αυτήν την αναθεώρηση.
|
| 1.0 | 08/2021 | Αρχική Αναθεώρηση. |
Υποστήριξη FPGA μικροτσίπ
Η ομάδα προϊόντων Microchip FPGA υποστηρίζει τα προϊόντα της με διάφορες υπηρεσίες υποστήριξης, όπως Εξυπηρέτηση Πελατών, Κέντρο τεχνικής υποστήριξης πελατών, webιστοσελίδα και γραφεία πωλήσεων σε όλο τον κόσμο. Προτείνεται στους πελάτες να επισκεφτούν τους διαδικτυακούς πόρους του Microchip πριν επικοινωνήσουν με την υποστήριξη, καθώς είναι πολύ πιθανό τα ερωτήματά τους να έχουν ήδη απαντηθεί. Επικοινωνήστε με το Κέντρο Τεχνικής Υποστήριξης μέσω του webτοποθεσία στο www.microchip.com/support. Αναφέρετε τον αριθμό ανταλλακτικού συσκευής FPGA, επιλέξτε την κατάλληλη κατηγορία περίπτωσης και μεταφορτώστε το σχέδιο files κατά τη δημιουργία θήκης τεχνικής υποστήριξης. Επικοινωνήστε με την Εξυπηρέτηση Πελατών για μη τεχνική υποστήριξη προϊόντων, όπως τιμολόγηση προϊόντων, αναβαθμίσεις προϊόντων, πληροφορίες ενημέρωσης, κατάσταση παραγγελίας και εξουσιοδότηση.
- Από τη Βόρεια Αμερική, καλέστε το 800.262.1060
- Από τον υπόλοιπο κόσμο, καλέστε στο 650.318.4460
- Φαξ, από οπουδήποτε στον κόσμο, 650.318.8044
Πληροφορίες μικροτσίπ
Εμπορικά σήματα
Το όνομα και το λογότυπο "Microchip", το λογότυπο "M" και άλλα ονόματα, λογότυπα και εμπορικά σήματα είναι σήματα κατατεθέντα και μη καταχωρημένα εμπορικά σήματα της Microchip Technology Incorporated ή των θυγατρικών ή/και θυγατρικών της στις Ηνωμένες Πολιτείες και/ή σε άλλες χώρες ("Microchip Εμπορικά σήματα»). Πληροφορίες σχετικά με τα εμπορικά σήματα Microchip μπορείτε να βρείτε στη διεύθυνση https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Νομική ειδοποίηση
Αυτή η δημοσίευση και οι πληροφορίες στο παρόν μπορούν να χρησιμοποιηθούν μόνο με προϊόντα Microchip, συμπεριλαμβανομένου του σχεδιασμού, της δοκιμής και της ενσωμάτωσης προϊόντων Microchip στην εφαρμογή σας. Η χρήση αυτών των πληροφοριών με οποιονδήποτε άλλο τρόπο παραβιάζει αυτούς τους όρους. Οι πληροφορίες σχετικά με τις εφαρμογές συσκευών παρέχονται μόνο για τη δική σας διευκόλυνση και ενδέχεται να αντικατασταθούν από ενημερώσεις. Είναι δική σας ευθύνη να διασφαλίσετε ότι η αίτησή σας πληροί τις προδιαγραφές σας. Επικοινωνήστε με το τοπικό γραφείο πωλήσεων Microchip για πρόσθετη υποστήριξη ή λάβετε πρόσθετη υποστήριξη στο www.microchip.com/en-us/support/design-help/client-support-services.
ΑΥΤΕΣ ΟΙ ΠΛΗΡΟΦΟΡΙΕΣ ΠΑΡΕΧΟΝΤΑΙ ΑΠΟ ΤΟ MICROCHIP «AS IS». Το MICROCHIP ΔΕΝ ΠΑΡΕΧΕΙ ΚΑΜΙΑ ΔΗΛΩΣΗ Ή ΕΓΓΥΗΣΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΕΙΔΟΥΣ ΡΗΤΗ Ή ΣΙΩΠΗΡΗ, ΓΡΑΠΤΗ Ή ΠΡΟΦΟΡΙΚΗ, ΝΟΜΙΚΕΣ Ή ΑΛΛΙΩΣ, ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ ΠΟΥ ΠΕΡΙΛΑΜΒΑΝΟΥΝ ΑΛΛΑ ΟΧΙ ΠΕΡΙΟΡΙΣΜΕΝΕΣ ΜΗ ΠΑΡΑΒΙΑΣΗ, ΕΜΠΟΡΕΥΣΙΜΟΤΗΤΑ ΚΑΙ ΚΑΤΑΛΛΗΛΟΤΗΤΑ ΓΙΑ ΣΥΓΚΕΚΡΙΜΕΝΟ ΣΚΟΠΟ Ή ΕΓΓΥΗΣΕΙΣ ΣΧΕΤΙΚΑ ΜΕ ΤΗΝ ΚΑΤΑΣΤΑΣΗ, ΤΗΝ ΠΟΙΟΤΗΤΑ Ή ΤΗΝ ΑΠΟΔΟΣΗ ΤΟΥ.
ΣΕ ΚΑΜΙΑ ΠΕΡΙΠΤΩΣΗ ΔΕΝ ΕΙΝΑΙ ΥΠΕΥΘΥΝΗ Η ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΟΠΟΙΑΔΗΠΟΤΕ ΕΜΜΕΣΗ, ΕΙΔΙΚΗ, ΤΙΜΩΡΙΚΗ, ΣΥΜΠΤΩΜΑΤΙΚΗ Ή ΣΥΝΕΠΕΙΡΗ ΑΠΩΛΕΙΑ, ΖΗΜΙΑ, ΚΟΣΤΟΣ Ή ΔΑΠΑΝΗ ΟΠΟΙΟΥΔΗΠΟΤΕ ΕΙΔΟΥΣ ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ Η.Π.Α. ΑΚΟΜΑ ΚΑΙ ΑΝ ΕΧΕΙ ΣΥΜΒΟΥΛΕΥΘΕΙ ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΤΗΝ ΠΙΘΑΝΟΤΗΤΑ Ή ΟΙ ΒΛΑΒΕΣ ΕΙΝΑΙ ΠΡΟΒΛΕΠΤΕΣ. ΣΤΟΝ ΠΛΗΡΗ ΒΑΘΜΟ ΠΟΥ ΕΠΙΤΡΕΠΕΤΑΙ ΑΠΟ ΤΟ ΝΟΜΟ, Η ΣΥΝΟΛΙΚΗ ΕΥΘΥΝΗ ΤΗΣ ΜΙΚΡΟΤΣΙΠ ΓΙΑ ΟΛΕΣ ΤΙΣ ΑΠΑΙΤΗΣΕΙΣ ΜΕ ΟΠΟΙΟΔΗΠΟΤΕ ΤΡΟΠΟ ΣΧΕΤΙΚΑ ΜΕ ΤΙΣ ΠΛΗΡΟΦΟΡΙΕΣ Ή ΤΗ ΧΡΗΣΗ ΤΟΥ ΔΕΝ ΘΑ ΥΠΕΡΒΑΙΝΕΙ ΤΟ ΠΟΣΟ ΤΩΝ ΤΕΛΩΝ, ΕΑΝ ΥΠΑΡΧΕΙ, ΑΥΤΟ ΠΟΛΥ ΑΥΤΟ ΠΛΗΡΟΦΟΡΙΕΣ.
Η χρήση των συσκευών Microchip σε εφαρμογές υποστήριξης ζωής ή/και ασφάλειας είναι εξ ολοκλήρου με κίνδυνο του αγοραστή και ο αγοραστής συμφωνεί να υπερασπιστεί, να αποζημιώσει και να διατηρήσει το αβλαβές Microchip από οποιαδήποτε ζημιά, αξιώσεις, κοστούμια ή έξοδα που προκύπτουν από αυτή τη χρήση. Καμία άδεια δεν μεταβιβάζεται, σιωπηρά ή με άλλο τρόπο, βάσει οποιωνδήποτε δικαιωμάτων πνευματικής ιδιοκτησίας Microchip, εκτός εάν αναφέρεται διαφορετικά.
Δυνατότητα προστασίας κωδικών συσκευών μικροτσίπ
Σημειώστε τις ακόλουθες λεπτομέρειες της δυνατότητας προστασίας κωδικών σε προϊόντα Microchip:
- Τα προϊόντα μικροτσίπ πληρούν τις προδιαγραφές που περιέχονται στο συγκεκριμένο φύλλο δεδομένων μικροτσίπ τους.
- Η Microchip πιστεύει ότι η οικογένεια προϊόντων της είναι ασφαλής όταν χρησιμοποιείται με τον προβλεπόμενο τρόπο, εντός των προδιαγραφών λειτουργίας και υπό κανονικές συνθήκες.
- Το Microchip εκτιμά και προστατεύει επιθετικά τα δικαιώματα πνευματικής ιδιοκτησίας του. Οι προσπάθειες παραβίασης των χαρακτηριστικών προστασίας κωδικών των προϊόντων Microchip απαγορεύονται αυστηρά και ενδέχεται να παραβιάζουν τον Νόμο για τα δικαιώματα πνευματικής ιδιοκτησίας στην ψηφιακή εποχή.
- Ούτε το Microchip ούτε οποιοσδήποτε άλλος κατασκευαστής ημιαγωγών μπορεί να εγγυηθεί την ασφάλεια του κώδικά του. Η προστασία κωδικού δεν σημαίνει ότι εγγυόμαστε ότι το προϊόν είναι «άθραυστο». Η προστασία κωδικών εξελίσσεται συνεχώς. Η Microchip δεσμεύεται να βελτιώνει συνεχώς τα χαρακτηριστικά προστασίας κωδικών των προϊόντων μας.
© 2025 Microchip Technology Inc. και οι θυγατρικές της
FAQ
- Ε: Πώς μπορώ να ενημερώσω τον πυρήνα IP HDMI RX;
Α: Ο πυρήνας IP μπορεί να ενημερωθεί μέσω του λογισμικού Libero SoC ή να ληφθεί με μη αυτόματο τρόπο από τον κατάλογο. Μόλις εγκατασταθεί στον Κατάλογο IP λογισμικού Libero SoC, μπορεί να διαμορφωθεί, να δημιουργηθεί και να δημιουργηθεί στο SmartDesign για συμπερίληψη στο έργο.
Έγγραφα / Πόροι
 |
MICROCHIP PolarFire FPGA High Definition Multimedia Interface Δέκτης HDMI [pdf] Οδηγός χρήστη PolarFire FPGA, PolarFire FPGA High Definition Multimedia Interface HDMI Receiver, High Definition Multimedia Interface HDMI Receiver, Multimedia Interface HDMI Receiver, Interface HDMI Receiver, HDMI Receiver |
