MICROCHIP PolarFire FPGA הויך דעפֿיניציע מולטימעדיאַ צובינד הדמי רעסיווער

הקדמה (פרעגן אַ קשיא)
מיקראָטשיפּ ס הויך-דעפֿיניציע מולטימעדיאַ צובינד (HDMI) ופנעמער IP שטיצט ווידעא דאַטן און אַודיאָ פּאַקאַט דאַטן אָפּטראָג דיסקרייבד אין די HDMI נאָרמאַל באַשרייַבונג. HDMI RX IP איז ספּאַסיפיקלי דיזיינד פֿאַר PolarFire® FPGA און PolarFire System on Chip (SoC) FPGA דעוויסעס וואָס שטיצן הדמי 2.0 פֿאַר רעזאַלושאַנז אַרויף צו 1920 × 1080 ביי 60 הז אין איין פּיקסעל מאָדע און אַרויף צו 3840 × 2160 ביי 60 הז אין פיר פּיקסעל מאָדע. RX IP שטיצט הייס פּלוג דעטעקט (HPD) פֿאַר מאָניטאָרינג מאַכט אויף אָדער אַוועק און אָפּשטעקן אָדער צאַפּן געשעענישן צו אָנווייַזן קאָמוניקאַציע צווישן HDMI מקור און HDMI זינקען.

די HDMI מקור ניצט די ווייַז דאַטאַ קאַנאַל (דדק) צו לייענען די עקסטענדעד ווייַז לעגיטימאַציע דאַטן (EDID) פון די זינקען צו אַנטדעקן די קאַנפיגיעריישאַן און / אָדער קייפּאַבילאַטיז פון די סינק. די HDMI RX IP האט פאַר-פּראָוגראַמד עדיד, וואָס אַ HDMI מקור קענען לייענען דורך אַ נאָרמאַל I2C קאַנאַל. PolarFire FPGA און PolarFire SoC FPGA מיטל טראַנססעיווערס זענען געניצט צוזאַמען מיט RX IP צו דיסעריאַליזירן סיריאַל דאַטן אין 10-ביסל דאַטן. די דאַטן טשאַנאַלז אין HDMI זענען ערלויבט צו האָבן אַ היפּש סקיוז צווישן זיי. די HDMI RX IP רימוווז די סקיוז צווישן די דאַטן טשאַנאַלז ניצן First-In First-Out (FIFOs). דעם IP קאַנווערץ די טראַנסיטיאָן מינימיזעד דיפפערענטיאַל סיגנאַלינג (TMDS) דאַטן באקומען פון די HDMI מקור דורך טראַנססעיווער אין 24-ביסל RGB פּיקסעל דאַטן, 24-ביסל אַודיאָ דאַטן און קאָנטראָל סיגנאַלז. די פיר נאָרמאַל קאָנטראָל טאָקענס ספּעסיפיעד אין הדמי פּראָטאָקאָל זענען געניצט צו פאַסע ייַנרייען די דאַטן בעשאַס דיסעריאַליזיישאַן.

קיצער

די פאלגענדע טיש גיט אַ קיצער פון די HDMI RX IP קעראַקטעריסטיקס.

טיש 1. הדמי רקס יפּ קעראַקטעריסטיקס

קאָר ווערסיע	דער באַניצער פירער שטיצט HDMI RX IP v5.4.
שטיצט דיווייס פאַמיליעס	PolarFire® SoC PolarFire
שטיצט טול פלאָו	ריקוויירז Libero® SoC v12.0 אָדער שפּעטער ריליסיז.
שטיצט ינטערפייסיז	ינטערפאַסעס געשטיצט דורך די HDMI RX IP זענען: AXI4-Stream: די האַרץ שטיצט AXI4-Stream צו די רעזולטאַט פּאָרץ. ווען קאַנפיגיערד אין דעם מאָדע, IP אַוטפּוץ AXI4 Stream נאָרמאַל קלאָג סיגנאַלז. געבוירן: ווען קאַנפיגיערד אין דעם מאָדע, IP אַוטפּוץ געבוירן ווידעא און אַודיאָ סיגנאַלז.
ליסענסינג	HDMI RX IP איז צוגעשטעלט מיט די פאלגענדע צוויי דערלויבעניש אָפּציעס: ענקריפּטיד: גאַנץ ענקריפּטיד RTL קאָד איז צוגעשטעלט פֿאַר די האַרץ. עס איז פריי פריי מיט קיין פון די Libero דערלויבעניש, וואָס אַלאַוז די האַרץ צו זיין ינסטאַנטיייטיד מיט SmartDesign. איר קענען דורכפירן סימיאַליישאַן, סינטעז, אויסלייג און פּראָגראַם די FPGA סיליציום מיט די Libero פּלאַן סוויט. RTL: גאַנץ RTL מקור קאָד איז אַ דערלויבעניש פארשפארט, וואָס דאַרף זיין פּערטשאַסט סעפּעראַטלי.

פֿעיִקייטן

HDMI RX IP האט די פאלגענדע פֿעיִקייטן:

• קאַמפּאַטאַבאַל פֿאַר HDMI 2.0
• שטיצט 8, 10, 12 און 16 ביץ קאָליר דעפּט
• שטיצט קאָליר פֿאָרמאַטירונגען ווי RGB, YUV 4:2:2 און YUV 4:4:4
• שטיצט איין אָדער פיר פּיקסעלס פּער זייגער אַרייַנשרייַב
• שטיצט רעזאַלושאַנז אַרויף צו 1920 ✕ 1080 ביי 60 הז אין איין פּיקסעל מאָדע און אַרויף צו 3840 ✕ 2160 ביי 60 הז אין פיר פּיקסעל מאָדע.
• דיטעקץ הייס-צאַפּן
• שטיצט דיקאָודינג סכעמע - TMDS
• שטיצט דווי אַרייַנשרייַב
• שטיצט Display Data Channel (DDC) און Enhanced Display Data Channel (E-DDC)
• שטיצט געבוירן און AXI4 סטרים ווידעא צובינד פֿאַר ווידעא דאַטאַ אַריבערפירן
• שטיצט געבוירן און AXI4 סטרים אַודיאָ צובינד פֿאַר אַודיאָ דאַטאַ אַריבערפירן

ונסאַפּאָרטיד פֿעיִקייטן

דאָ זענען די ניט-סופּפּאָרטעד פֿעיִקייטן פון HDMI RX IP:

• 4:2:0 קאָליר פֿאָרמאַט איז נישט געשטיצט.
• הויך דינאַמיק ראַנגע (HDR) און הויך-באַנדווידט דיגיטאַל אינהאַלט פּראַטעקשאַן (HDCP) זענען נישט געשטיצט.
• וואַריאַבלע דערפרישן קורס (VRR) און אַוטאָ נידעריק לאַטענסי מאָדע (ALLM) זענען נישט געשטיצט.
• האָריזאָנטאַל טיימינג פּאַראַמעטערס וואָס זענען נישט דיוויזאַבאַל מיט פיר אין פיר פּיקסעל מאָדע זענען נישט געשטיצט.

ינסטאַלירונג אינסטרוקציעס
די IP האַרץ מוזן זיין אינסטאַלירן אויטאָמאַטיש אין די IP קאַטאַלאָג פון Libero® SoC ווייכווארג דורך די IP קאַטאַלאָג דערהייַנטיקן פֿונקציע אין Libero SoC ווייכווארג, אָדער עס איז מאַניואַלי דאַונלאָודיד פון דעם קאַטאַלאָג. אַמאָל די IP האַרץ איז אינסטאַלירן אין Libero SoC ווייכווארג IP קאַטאַלאָג, עס איז קאַנפיגיערד, דזשענערייטאַד און ינסטאַנטיאַטעד אין סמאַרט פּלאַן פֿאַר ינקלוזשאַן אין די Libero פּרויעקט.

טעסטעד מקור דעוויסעס (פרעגן אַ קשיא)

די פאלגענדע טיש ליסטעד די טעסטעד מקור דעוויסעס.

טיש 1-1. טעסטעד קוואלן דעוויסעס

דיווייסאַז	פּיקסעל מאָדע	רעזאַלושאַנז טעסטעד	קאָליר טיפקייַט (ביסל)	קאָליר מאָדע	אַודיאָ
quantumdata™ M41h HDMI אַנאַליזער	1	720P 30 FPS, 720P 60 FPS און 1080P 60 FPS	8	RGB, YUV444 און YUV422	יא
		1080 פּ 30 פפּס	8, 10, 12 און 16
	4	720P 30 FPS, 1080P 30 FPS און 4K 60 FPS	8
		1080 פּ 60 פפּס	8, 12 און 16
		4K 30 FPS	8, 10, 12 און 16
Lenovo ™ 20U1A007IG	1	1080 פּ 60 פפּס	8	RGB	יא
	4	1080P 60 FPS און 4K 30 FPS
Dell Latitude 3420	1	1080 פּ 60 פפּס	8	RGB	יא
	4	4K 30 FPS און 4K 60 FPS
Astro VA-1844A HDMI® טעסטער	1	720P 30 FPS, 720P 60 FPS און 1080P 60 FPS	8	RGB, YUV444 און YUV422	יא
		1080 פּ 30 פפּס	8, 10, 12 און 16
	4	720P 30 FPS, 1080P 30 FPS און 4K 30 FPS	8
		1080 פּ 30 פפּס	8, 12 און 16
NVIDIA® Jetson AGX Orin 32GB H01 Kit	1	1080 פּ 30 פפּס	8	RGB	ניין
	4	4K 60 FPS

HDMI RX IP קאַנפיגיעריישאַן (פרעגן אַ קשיא)

דער אָפּטיילונג גיט אַן איבערבליקview פון די HDMI RX IP קאָנפיגוראַטאָר צובינד און זייַן קאַמפּאָונאַנץ. די HDMI RX IP קאָנפיגוראַטאָר גיט אַ גראַפיקאַל צובינד צו שטעלן די HDMI RX האַרץ. דער קאַנפיגיערייטער אַלאַוז דער באַניצער צו אויסקלייַבן פּאַראַמעטערס אַזאַ ווי נומער פון פּיקסעלס, נומער פון אַודיאָ טשאַנאַלז, ווידעא צובינד, אַודיאָ צובינד, SCRAMBLER, קאָליר דעפּט, קאָליר פֿאָרמאַט, טעסטבענטש און ליסענסע. די קאָנפיגוראַטאָר צובינד כולל דראָפּדאָוון מעניוז און אָפּציעס צו קאַסטאַמייז די סעטטינגס. די שליסל קאַנפיגיעריישאַנז זענען דיסקרייבד אין טאַבלע 4-1. די פאלגענדע פיגור גיט אַ דיטיילד view פון די HDMI RX IP קאָנפיגוראַטאָר צובינד.

פיגורע 2-1. HDMI RX IP קאָנפיגוראַטאָר

די צובינד אויך כולל OK און Cancel קנעפּלעך צו באַשטעטיקן אָדער אַוועקוואַרפן די קאַנפיגיעריישאַנז.

ייַזנוואַרג ימפּלעמענטאַטיאָן (פרעגן אַ קשיא)

די פאלגענדע פיגיערז באַשרייַבן די HDMI RX IP צובינד מיט טראַנססעיווער (XCVR).

פיגורע 3-1. HDMI רקס בלאַק דיאַגראַמע

פיגורע 3-2. ופנעמער דיטיילד בלאָק דיאַגראַמע

הדמי רקס באשטייט פון דריי סtagעס:

• די פאַסע אַלינער אַליינז די פּאַראַלעל דאַטן מיט רעספּעקט צו קאָנטראָלירן סימען באַונדריז ניצן טראַנססעיווער ביסל צעטל.
• די TMDS דיקאָודער קאַנווערץ די 10-ביסל קאָדעד דאַטן אין 8-ביסל ווידעא פּיקסעל דאַטן, 4-ביסל אַודיאָ פּאַקאַט דאַטן און 2-ביסל קאָנטראָל סיגנאַלז.
• די FIFO ס באַזייַטיקן די סקיוז צווישן די קלאַקס פון R, G און B ליינז.

פאַסע אַלייננער (פרעגן אַ קשיא)
די 10-ביסל פּאַראַלעל דאַטן פון די XCVR איז ניט שטענדיק אַליינד מיט רעספּעקט צו די TMDS ענקאָודיד וואָרט באַונדריז. די פּאַראַלעל דאַטן דאַרף זיין ביסל שיפט און אַליינד אין סדר צו דעקאָדע די דאַטן. פאַסע אַלינער אַליינז די ינקאַמינג פּאַראַלעל דאַטן צו וואָרט באַונדריז מיט די ביסל צעטל שטריך אין די XCVR. XCVR אין די פּער-מאָניטאָר דפּי וויסיקייַט (פּמאַ) מאָדע אַלאַוז ביסל צעטל שטריך, ווו עס אַדזשאַסטיד די אַליינמאַנט פון די 10-ביסל דעסעריאַליזעד וואָרט דורך 1-ביסל. יעדער מאָל, נאָך אַדזשאַסטינג די 10-ביסל וואָרט דורך 1 ביסל צעטל שטעלע, עס איז קאַמפּערד מיט קיין איינער פון די פיר קאָנטראָל טאָקענס פון די הדמי פּראָטאָקאָל צו שלאָס די שטעלע בעשאַס קאָנטראָל צייט. די 10-ביסל וואָרט איז ריכטיק אַליינד און גערעכנט ווי גילטיק פֿאַר די ווייַטער סtages. יעדער קאָליר קאַנאַל האט זיין אייגענע פאַסע אַליינערז, די TMDS דיקאָודער סטאַרץ דיקאָודינג בלויז ווען אַלע פאַסע אַליינערז זענען פארשפארט צו ריכטיק די וואָרט באַונדריז.

TMDS דעקאָדער (פרעגן אַ קשיא)
TMDS דיקאָודער דיקאָודז די 10-ביסל דעסעריאַליזעד פֿון די טראַנססעיווער אין 8-ביסל פּיקסעל דאַטן בעשאַס ווידעא צייט. HSYNC, VSYNC און PACKET HEADER זענען דזשענערייטאַד בעשאַס די קאָנטראָל צייט פֿון די 10-ביסל בלוי קאַנאַל דאַטן. די אַודיאָ פּאַקאַט דאַטן זענען דיקאָודיד אויף די R און G קאַנאַל יעדער מיט פיר ביטן. די TMDS דיקאָודער פון יעדער קאַנאַל אַפּערייץ אויף זיין אייגענע זייגער. דערפֿאַר, עס קען האָבן אַ זיכער סקיוז צווישן די טשאַנאַלז.

קאַנאַל צו קאַנאַל דע-סקיו (פרעגן אַ קשיא)
א FIFO באזירט דע-סקיו לאָגיק איז געניצט צו באַזייַטיקן די סקיוז צווישן די טשאַנאַלז. יעדער קאַנאַל באקומט אַ גילטיק סיגנאַל פון די פאַסע אַליינמאַנט וניץ צו אָנווייַזן אויב די ינקאַמינג 10-ביסל דאַטן פון פאַסע אַלינער זענען גילטיק. אויב אַלע טשאַנאַלז זענען גילטיק (האָבן אַטשיווד פאַסע אַליינמאַנט), FIFO מאָדולע סטאַרץ צו פאָרן דאַטן דורך FIFO מאָדולע ניצן לייענען און שרייַבן געבן סיגנאַלז (קענטינואַסלי שרייבן אין און לייענען אויס). ווען אַ קאָנטראָל סימען איז דיטעקטאַד אין קיין פון די FIFO אַוטפּוץ, די לייענען לויפן איז סוספּענדעד, און אַ מאַרקער דיטעקטאַד סיגנאַל איז דזשענערייטאַד צו אָנווייַזן דעם אָנקומען פון אַ באַזונדער מאַרקער אין די ווידעא טייַך. די לייענען לויפן רעזאַמייז בלויז ווען דער מאַרקער איז אנגעקומען אויף אַלע די דריי טשאַנאַלז. ווי אַ רעזולטאַט, די באַטייַטיק סקיו איז אַוועקגענומען. די צווייענדיק-זייגער FIFO ס סינגקראַנייז אַלע דריי דאַטן סטרימז צו די בלוי קאַנאַל זייגער צו באַזייַטיקן די באַטייַטיק סקיו. די פאלגענדע פיגור באשרייבט די קאַנאַל צו קאַנאַל דע-סקיו טעכניק.

פיגורע 3-3. קאַנאַל צו קאַנאַל דע-סקיו

DDC (פרעגן אַ קשיא)
די DDC איז אַ קאָמוניקאַציע קאַנאַל באזירט אויף די I2C ויטאָבוס באַשרייַבונג. דער מקור ניצט I2C קאַמאַנדז צו לייענען אינפֿאָרמאַציע פון ​​די E-EDID פון אַ זינקען מיט אַ שקלאַף אַדרעס. די HDMI RX IP ניצט פּרעדעפינעד עדיד מיט קייפל האַכלאָטע שטיצט רעזאַלושאַנז אַרויף צו 1920 ✕ 1080 ביי 60 הז אין איין פּיקסעל מאָדע און אַרויף צו 3840 ✕ 2160 ביי 60 הז אין פיר פּיקסעל מאָדע.
די EDID רעפּראַזענץ די אַרויסווייַזן נאָמען ווי מיקראָטשיפּ הדמי אַרויסווייַזן.

HDMI RX פּאַראַמעטערס און צובינד סיגנאַלז (פרעגן אַ קשיא)

דער אָפּטיילונג דיסקאַסט די פּאַראַמעטערס אין די HDMI RX GUI קאַנפיגיערייטער און י / אָ סיגנאַלז.

קאַנפיגיעריישאַן פּאַראַמעטערס (פרעגן אַ קשיא)
די פאלגענדע טיש ליסטעד די קאַנפיגיעריישאַן פּאַראַמעטערס אין די HDMI RX IP.

טיש 4-1. קאַנפיגיעריישאַן פּאַראַמעטערס

פּאַראַמעטער נאָמען	באַשרייַבונג
קאָליר פֿאָרמאַט	דיפיינז די קאָליר פּלאַץ. שטיצט די פאלגענדע קאָליר פֿאָרמאַטירונגען: RGB YCbCr422 YCbCr444
קאָליר דעפּט	ספּעציפיצירט די נומער פון ביטן פּער קאָליר קאָמפּאָנענט. שטיצט 8, 10, 12 און 16 ביץ פּער קאָמפּאָנענט.
נומער פון פּיקסעלס	ינדיקייץ די נומער פון בילדצעלן פּער זייגער אַרייַנשרייַב: פּיקסעל פּער זייגער = 1 פּיקסעל פּער זייגער = 4
SCRAMBLER	שטיצן פֿאַר 4K האַכלאָטע מיט 60 ראָמען פּער סעקונדע: ווען 1, סקראַמבלער שטיצן איז ענייבאַלד ווען 0, סקראַמבלער שטיצן איז פאַרקריפּלט
נומער פון אַודיאָ טשאַנאַלז	שטיצט נומער פון אַודיאָ טשאַנאַלז: 2 אַודיאָ טשאַנאַלז 8 אַודיאָ טשאַנאַלז
ווידעא צובינד	געבוירן און AXI טייַך
אַודיאָ צובינד	געבוירן און AXI טייַך
טעסט באַנק	אַלאַוז די סעלעקציע פון ​​אַ פּראָבע באַנק סוויווע. שטיצט די פאלגענדע פּרובירן באַנק אָפּציעס: באַניצער קיינער
ליסענסע	ספּעציפיצירט דעם טיפּ פון דערלויבעניש. גיט די פאלגענדע צוויי דערלויבעניש אָפּציעס: RTL ענקריפּטיד

פּאָרץ (פרעגן אַ קשיא)
די פאלגענדע טיש ליסטעד די אַרייַנשרייַב און רעזולטאַט פּאָרץ פון די HDMI RX IP פֿאַר געבוירן צובינד ווען קאָליר פֿאָרמאַט איז RGB.

טיש 4-2. אַרייַנשרייַב און רעזולטאַט פֿאַר געבוירן צובינד

סיגנאַל נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס באַשטעטיק סיגנאַל
R_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר "ר" קאַנאַל פֿון XCVR
G_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר "G" קאַנאַל פֿון XCVR
B_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר "ב" קאַנאַל פֿון XCVR
EDID_RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס עדיד באַשטעטיק סיגנאַל
R_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר "ר" קאַנאַל פּאַראַלעל דאַטן
G_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר "G" קאַנאַל פּאַראַלעל דאַטן
B_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר "ב" קאַנאַל פּאַראַלעל דאַטן

סיגנאַל נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
DATA_R_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען "ר" קאַנאַל פּאַראַלעל דאַטן פון XCVR
DATA_G_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען "G" קאַנאַל פּאַראַלעל דאַטן פון XCVR
DATA_B_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען "ב" קאַנאַל פּאַראַלעל דאַטן פון XCVR
SCL_I	אַרייַנשרייַב	1	I2C סיריאַל זייגער אַרייַנשרייַב פֿאַר DDC
HPD_I	אַרייַנשרייַב	1	הייס צאַפּן דעטעקט אַרייַנשרייַב סיגנאַל. מקור איז קאָננעקטעד צו זינקען HPD סיגנאַל זאָל זיין הויך.
SDA_I	אַרייַנשרייַב	1	I2C סיריאַל דאַטן אַרייַנשרייַב פֿאַר DDC
EDID_CLK_I	אַרייַנשרייַב	1	סיסטעם זייגער פֿאַר I2C מאָדולע
BIT_SLIP_R_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו "ר" קאַנאַל פון טראַנססעיווער
BIT_SLIP_G_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו "ג" קאַנאַל פון טראַנססעיווער
BIT_SLIP_B_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו "ב" קאַנאַל פון טראַנססעיווער
VIDEO_DATA_VALID_O	רעזולטאַט	1	ווידעא דאַטן גילטיק רעזולטאַט
AUDIO_DATA_VALID_O	רעזולטאַט	1	אַודיאָ דאַטן גילטיק רעזולטאַט
H_SYNC_O	רעזולטאַט	1	האָריזאָנטאַל סינק דויפעק
V_SYNC_O	רעזולטאַט	1	אַקטיוו ווערטיקאַל סינק דויפעק
ר_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "ר" דאַטן
ג_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "ג" דאַטן
ב_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "ב" דאַטן
SDA_O	רעזולטאַט	1	I2C סיריאַל דאַטן רעזולטאַט פֿאַר DDC
HPD_O	רעזולטאַט	1	הייס צאַפּן דעטעקט רעזולטאַט סיגנאַל
ACR_CTS_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ציקל צייטamp ווערט
ACR_N_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ווערט (ען) פּאַראַמעטער
ACR_VALID_O	רעזולטאַט	1	אַודיאָ זייגער רידזשענעריישאַן גילטיק סיגנאַל
AUDIO_SAMPLE_CH1_O	רעזולטאַט	24	קאַנאַל 1 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH2_O	רעזולטאַט	24	קאַנאַל 2 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH3_O	רעזולטאַט	24	קאַנאַל 3 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH4_O	רעזולטאַט	24	קאַנאַל 4 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH5_O	רעזולטאַט	24	קאַנאַל 5 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH6_O	רעזולטאַט	24	קאַנאַל 6 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH7_O	רעזולטאַט	24	קאַנאַל 7 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH8_O	רעזולטאַט	24	קאַנאַל 8 אַודיאָ סample דאַטן
HDMI_DVI_MODE_O	רעזולטאַט	1	די פאלגענדע זענען די צוויי מאָדעס: 1: הדמי מאָדע 0: דווי מאָדע

די פאלגענדע טיש באשרייבט די אַרייַנשרייַב און רעזולטאַט פּאָרץ פון HDMI RX IP פֿאַר AXI4 Stream Video Interface.
טיש 4-3. אַרייַנשרייַב און רעזולטאַט פּאָרץ פֿאַר AXI4 סטרים ווידעא צובינד

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
TDATA_O	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר טיפקייַט ✕ 3 ביטן	רעזולטאַט ווידעא דאַטן [ר, ג, ב]
TVALID_O	רעזולטאַט	1	רעזולטאַט ווידעא גילטיק

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
TLAST_O	רעזולטאַט	1	רעזולטאַט ראַם סוף סיגנאַל
TUSER_O	רעזולטאַט	3	ביסל 0 = וסינק ביסל 1 = הסינק  ביסל 2 = 0 ביסל 3 = 0
TSTRB_O	רעזולטאַט	3	רעזולטאַט ווידעא דאַטן סטראָוב
TKEEP_O	רעזולטאַט	3	רעזולטאַט ווידעא דאַטן האַלטן

די פאלגענדע טיש באשרייבט די אַרייַנשרייַב און רעזולטאַט פּאָרץ פון HDMI RX IP פֿאַר AXI4 Stream Audio Interface.

טיש 4-4. אַרייַנשרייַב און רעזולטאַט פּאָרץ פֿאַר AXI4 סטרים אַודיאָ צובינד

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
AUDIO_TDATA_O	רעזולטאַט	24	רעזולטאַט אַודיאָ דאַטן
AUDIO_TID_O	רעזולטאַט	3	רעזולטאַט אַודיאָ קאַנאַל
AUDIO_TVALID_O	רעזולטאַט	1	רעזולטאַט אַודיאָ גילטיק סיגנאַל

די פאלגענדע טיש ליסטעד די אַרייַנשרייַב און רעזולטאַט פּאָרץ פון די HDMI RX IP פֿאַר געבוירן צובינד ווען קאָליר פֿאָרמאַט איז YUV444.

טיש 4-5. אַרייַנשרייַב און רעזולטאַט פֿאַר געבוירן צובינד

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס באַשטעטיק סיגנאַל
LANE3_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר ליין 3 קאַנאַל פֿון XCVR
LANE2_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר ליין 2 קאַנאַל פֿון XCVR
LANE1_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר ליין 1 קאַנאַל פֿון XCVR
EDID_RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס עדיד באַשטעטיק סיגנאַל
LANE3_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר ליין 3 פּאַראַלעל דאַטן
LANE2_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר ליין 2 פּאַראַלעל דאַטן
LANE1_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר ליין 1 פּאַראַלעל דאַטן
DATA_LANE3_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען ליין 3 פּאַראַלעל דאַטן פון XCVR
DATA_LANE2_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען ליין 2 פּאַראַלעל דאַטן פון XCVR
DATA_LANE1_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען ליין 1 פּאַראַלעל דאַטן פון XCVR
SCL_I	אַרייַנשרייַב	1	I2C סיריאַל זייגער אַרייַנשרייַב פֿאַר DDC
HPD_I	אַרייַנשרייַב	1	הייס צאַפּן דעטעקט אַרייַנשרייַב סיגנאַל. מקור איז קאָננעקטעד צו זינקען HPD סיגנאַל זאָל זיין הויך.
SDA_I	אַרייַנשרייַב	1	I2C סיריאַל דאַטן אַרייַנשרייַב פֿאַר DDC
EDID_CLK_I	אַרייַנשרייַב	1	סיסטעם זייגער פֿאַר I2C מאָדולע
BIT_SLIP_LANE3_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו ליין 3 פון טראַנססעיווער
BIT_SLIP_LANE2_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו ליין 2 פון טראַנססעיווער
BIT_SLIP_LANE1_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו ליין 1 פון טראַנססעיווער
VIDEO_DATA_VALID_O	רעזולטאַט	1	ווידעא דאַטן גילטיק רעזולטאַט
AUDIO_DATA_VALID_O	רעזולטאַט	1	אַודיאָ דאַטן גילטיק רעזולטאַט
H_SYNC_O	רעזולטאַט	1	האָריזאָנטאַל סינק דויפעק
V_SYNC_O	רעזולטאַט	1	אַקטיוו ווערטיקאַל סינק דויפעק

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
י_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "Y" דאַטן
Cb_O	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "קב" דאַטן
Cr_O	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "קר" דאַטן
SDA_O	רעזולטאַט	1	I2C סיריאַל דאַטן רעזולטאַט פֿאַר DDC
HPD_O	רעזולטאַט	1	הייס צאַפּן דעטעקט רעזולטאַט סיגנאַל
ACR_CTS_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ציקל צייטamp ווערט
ACR_N_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ווערט (ען) פּאַראַמעטער
ACR_VALID_O	רעזולטאַט	1	אַודיאָ זייגער רידזשענעריישאַן גילטיק סיגנאַל
AUDIO_SAMPLE_CH1_O	רעזולטאַט	24	קאַנאַל 1 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH2_O	רעזולטאַט	24	קאַנאַל 2 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH3_O	רעזולטאַט	24	קאַנאַל 3 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH4_O	רעזולטאַט	24	קאַנאַל 4 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH5_O	רעזולטאַט	24	קאַנאַל 5 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH6_O	רעזולטאַט	24	קאַנאַל 6 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH7_O	רעזולטאַט	24	קאַנאַל 7 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH8_O	רעזולטאַט	24	קאַנאַל 8 אַודיאָ סample דאַטן

די פאלגענדע טיש ליסטעד די אַרייַנשרייַב און רעזולטאַט פּאָרץ פון די HDMI RX IP פֿאַר געבוירן צובינד ווען קאָליר פֿאָרמאַט איז YUV422.

טיש 4-6. אַרייַנשרייַב און רעזולטאַט פֿאַר געבוירן צובינד

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס באַשטעטיק סיגנאַל
LANE3_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר ליין 3 קאַנאַל פֿון XCVR
LANE2_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר ליין 2 קאַנאַל פֿון XCVR
LANE1_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר ליין 1 קאַנאַל פֿון XCVR
EDID_RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס עדיד באַשטעטיק סיגנאַל
LANE3_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר ליין 3 פּאַראַלעל דאַטן
LANE2_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר ליין 2 פּאַראַלעל דאַטן
LANE1_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר ליין 1 פּאַראַלעל דאַטן
DATA_LANE3_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען ליין 3 פּאַראַלעל דאַטן פון XCVR
DATA_LANE2_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען ליין 2 פּאַראַלעל דאַטן פון XCVR
DATA_LANE1_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען ליין 1 פּאַראַלעל דאַטן פון XCVR
SCL_I	אַרייַנשרייַב	1	I2C סיריאַל זייגער אַרייַנשרייַב פֿאַר DDC
HPD_I	אַרייַנשרייַב	1	הייס צאַפּן דעטעקט אַרייַנשרייַב סיגנאַל. מקור איז קאָננעקטעד צו זינקען HPD סיגנאַל זאָל זיין הויך.
SDA_I	אַרייַנשרייַב	1	I2C סיריאַל דאַטן אַרייַנשרייַב פֿאַר DDC
EDID_CLK_I	אַרייַנשרייַב	1	סיסטעם זייגער פֿאַר I2C מאָדולע
BIT_SLIP_LANE3_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו ליין 3 פון טראַנססעיווער
BIT_SLIP_LANE2_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו ליין 2 פון טראַנססעיווער
BIT_SLIP_LANE1_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו ליין 1 פון טראַנססעיווער
VIDEO_DATA_VALID_O	רעזולטאַט	1	ווידעא דאַטן גילטיק רעזולטאַט

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
AUDIO_DATA_VALID_O	רעזולטאַט	1	אַודיאָ דאַטן גילטיק רעזולטאַט
H_SYNC_O	רעזולטאַט	1	האָריזאָנטאַל סינק דויפעק
V_SYNC_O	רעזולטאַט	1	אַקטיוו ווערטיקאַל סינק דויפעק
י_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "Y" דאַטן
C_O	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "C" דאַטן
SDA_O	רעזולטאַט	1	I2C סיריאַל דאַטן רעזולטאַט פֿאַר DDC
HPD_O	רעזולטאַט	1	הייס צאַפּן דעטעקט רעזולטאַט סיגנאַל
ACR_CTS_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ציקל צייטamp ווערט
ACR_N_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ווערט (ען) פּאַראַמעטער
ACR_VALID_O	רעזולטאַט	1	אַודיאָ זייגער רידזשענעריישאַן גילטיק סיגנאַל
AUDIO_SAMPLE_CH1_O	רעזולטאַט	24	קאַנאַל 1 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH2_O	רעזולטאַט	24	קאַנאַל 2 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH3_O	רעזולטאַט	24	קאַנאַל 3 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH4_O	רעזולטאַט	24	קאַנאַל 4 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH5_O	רעזולטאַט	24	קאַנאַל 5 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH6_O	רעזולטאַט	24	קאַנאַל 6 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH7_O	רעזולטאַט	24	קאַנאַל 7 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH8_O	רעזולטאַט	24	קאַנאַל 8 אַודיאָ סample דאַטן

די פאלגענדע טיש ליסטעד די אַרייַנשרייַב און רעזולטאַט פּאָרץ פון די HDMI RX IP פֿאַר געבוירן צובינד ווען SCRAMBLER איז ענייבאַלד.

טיש 4-7. אַרייַנשרייַב און רעזולטאַט פֿאַר געבוירן צובינד

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס באַשטעטיק סיגנאַל
R_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר "ר" קאַנאַל פֿון XCVR
G_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר "G" קאַנאַל פֿון XCVR
B_RX_CLK_I	אַרייַנשרייַב	1	פּאַראַלעל זייגער פֿאַר "ב" קאַנאַל פֿון XCVR
EDID_RESET_N_I	אַרייַנשרייַב	1	אַקטיוו-נידעריק ייסינגקראַנאַס עדיד באַשטעטיק סיגנאַל
HDMI_CABLE_CLK_I	אַרייַנשרייַב	1	קאַבלע זייגער פֿון די HDMI מקור
R_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר "ר" קאַנאַל פּאַראַלעל דאַטן
G_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר "G" קאַנאַל פּאַראַלעל דאַטן
B_RX_VALID_I	אַרייַנשרייַב	1	גילטיק סיגנאַל פֿון XCVR פֿאַר "ב" קאַנאַל פּאַראַלעל דאַטן
DATA_R_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען "ר" קאַנאַל פּאַראַלעל דאַטן פון XCVR
DATA_G_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען "G" קאַנאַל פּאַראַלעל דאַטן פון XCVR
DATA_B_I	אַרייַנשרייַב	נומער פון פּיקסעלס ✕ 10 ביץ	באקומען "ב" קאַנאַל פּאַראַלעל דאַטן פון XCVR
SCL_I	אַרייַנשרייַב	1	I2C סיריאַל זייגער אַרייַנשרייַב פֿאַר DDC
HPD_I	אַרייַנשרייַב	1	הייס צאַפּן דעטעקט אַרייַנשרייַב סיגנאַל. דער מקור איז קאָננעקטעד צו די זינקען, און די HPD סיגנאַל זאָל זיין הויך.
SDA_I	אַרייַנשרייַב	1	I2C סיריאַל דאַטן אַרייַנשרייַב פֿאַר DDC
EDID_CLK_I	אַרייַנשרייַב	1	סיסטעם זייגער פֿאַר I2C מאָדולע
BIT_SLIP_R_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו "ר" קאַנאַל פון טראַנססעיווער
BIT_SLIP_G_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו "ג" קאַנאַל פון טראַנססעיווער

פּאָרט נאָמען	ריכטונג	ברייט (ביסן)	באַשרייַבונג
BIT_SLIP_B_O	רעזולטאַט	1	ביסל צעטל סיגנאַל צו "ב" קאַנאַל פון טראַנססעיווער
VIDEO_DATA_VALID_O	רעזולטאַט	1	ווידעא דאַטן גילטיק רעזולטאַט
AUDIO_DATA_VALID_O	רעזולטאַט 1	1	אַודיאָ דאַטן גילטיק רעזולטאַט
H_SYNC_O	רעזולטאַט	1	האָריזאָנטאַל סינק דויפעק
V_SYNC_O	רעזולטאַט	1	אַקטיוו ווערטיקאַל סינק דויפעק
DATA_ RATE_O	רעזולטאַט	16	Rx דאַטן קורס. די פאלגענדע זענען די דאַטן קורס וואַלועס: x1734 = 5940 מבפּס x0B9A = 2960 מבפּס  x05CD = 1485 מבפּס x2E6 = 742.5 מבפּס
ר_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "ר" דאַטן
ג_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "ג" דאַטן
ב_אָ	רעזולטאַט	נומער פון פּיקסעלס ✕ קאָליר דעפּט ביטן	דעקאָדעד "ב" דאַטן
SDA_O	רעזולטאַט	1	I2C סיריאַל דאַטן רעזולטאַט פֿאַר DDC
HPD_O	רעזולטאַט	1	הייס צאַפּן דעטעקט רעזולטאַט סיגנאַל
ACR_CTS_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ציקל צייטamp ווערט
ACR_N_O	רעזולטאַט	20	אַודיאָ זייגער רידזשענעריישאַן ווערט (ען) פּאַראַמעטער
ACR_VALID_O	רעזולטאַט	1	אַודיאָ זייגער רידזשענעריישאַן גילטיק סיגנאַל
AUDIO_SAMPLE_CH1_O	רעזולטאַט	24	קאַנאַל 1 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH2_O	רעזולטאַט	24	קאַנאַל 2 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH3_O	רעזולטאַט	24	קאַנאַל 3 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH4_O	רעזולטאַט	24	קאַנאַל 4 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH5_O	רעזולטאַט	24	קאַנאַל 5 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH6_O	רעזולטאַט	24	קאַנאַל 6 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH7_O	רעזולטאַט	24	קאַנאַל 7 אַודיאָ סample דאַטן
AUDIO_SAMPLE_CH8_O	רעזולטאַט	24	קאַנאַל 8 אַודיאָ סample דאַטן

טעסטבענטש סימיאַליישאַן (פרעגן אַ קשיא)

טעסטבענטש איז צוגעשטעלט צו קאָנטראָלירן די פאַנגקשאַנאַליטי פון HDMI RX האַרץ. טעסטבענטש אַרבעט בלויז אין נאַטיווע צובינד ווען די נומער פון בילדצעלן איז איין.

צו סימולירן די האַרץ מיט די טעסטבענטש, דורכפירן די פאלגענדע סטעפּס:

1. אין די פּלאַן פלאָו פֿענצטער, יקספּאַנד שאַפֿן פּלאַן.
2. רעכט גיט Create SmartDesign Testbench, און דעמאָלט גיט לויפן, ווי געוויזן אין די פאלגענדע פיגור.
   פיגורע 5-1. קריייטינג סמאַרטדעסיגן טעסטבענטש
3. אַרייַן אַ נאָמען פֿאַר די SmartDesign טעסטבענטש, און דעמאָלט גיט OK.
   פיגורע 5-2. נאָמען SmartDesign TestbenchSmartDesign טעסטבענטש איז באשאפן, און אַ לייַוונט איז צו די רעכט פון די פּלאַן פלאָו שויב.
4. נאַוויגירן צו Libero® SoC קאַטאַלאָג, סעלעקטירן View > Windows > IP Catalog, און דעמאָלט יקספּאַנד סאַלושאַנז-ווידעא. טאָפּל-גיט HDMI RX IP (v5.4.0) און דעמאָלט גיט OK.
5. אויסקלייַבן אַלע די פּאָרץ, רעכט גיט און סעלעקטירן העכערן צו שפּיץ לעוועל.
6. אויף די SmartDesign געצייַג באַר, גיט גענעראַטע קאָמפּאָנענט.
7. אויף די סטימול כייעראַרקי קוויטל, רעכט גיט HDMI_RX_TB testbench file, און דעמאָלט גיט סימולירן פאַר-סינט דיזיין > עפֿן ינטעראַקטיוועלי.

די ModelSim® געצייַג אָפּענס מיט די טעסטבענטש, ווי געוויזן אין די פאלגענדע פיגור.

פיגורע 5-3. ModelSim Tool מיט HDMI RX Testbench File

וויכטיק: איךאויב די סימיאַליישאַן איז ינטעראַפּטיד רעכט צו דער לויפן צייט שיעור ספּעסיפיעד אין די DO file, נוצן די run -all באַפֿעל צו פאַרענדיקן די סימיאַליישאַן.

ליסענסע (פרעגן אַ קשיא)

HDMI RX IP איז צוגעשטעלט מיט די פאלגענדע צוויי דערלויבעניש אָפּציעס:

• ענקריפּטיד: גאַנץ ענקריפּטיד RTL קאָד איז צוגעשטעלט פֿאַר די האַרץ. עס איז פריי פריי מיט קיין פון די Libero דערלויבעניש, וואָס אַלאַוז די האַרץ צו זיין ינסטאַנטיייטיד מיט SmartDesign. איר קענען דורכפירן סימיאַליישאַן, סינטעז, אויסלייג און פּראָגראַם די FPGA סיליציום מיט די Libero פּלאַן סוויט.
• RTL: גאַנץ RTL מקור קאָד איז אַ דערלויבעניש פארשפארט, וואָס דאַרף זיין פּערטשאַסט סעפּעראַטלי.

סימיאַליישאַן רעזולטאַטן (פרעגן אַ קשיא)

די פאלגענדע טיימינג דיאַגראַמע פֿאַר HDMI RX IP ווייַזן ווידעא דאַטן און קאָנטראָל דאַטן פּיריאַדז.

פיגורע 6-1. ווידעא דאַטאַ

די פאלגענדע דיאַגראַמע ווייזט די hsync און vsync אַוטפּוץ פֿאַר די קאָראַספּאַנדינג קאָנטראָל דאַטן ינפּוץ.

פיגורע 6-2. האָריזאָנטאַל סינק און ווערטיקאַל סינק סיגנאַלז

די פאלגענדע דיאַגראַמע ווייזט EDID טייל.

פיגורע 6-3. עדיד סיגנאַלז

מיטל יוטאַלאַזיישאַן (פרעגן אַ קשיא)

HDMI RX IP איז ימפּלאַמענאַד אין PolarFire® FPGA (MPF300T - 1FCG1152I פּעקל). די פאלגענדע טיש ליסטעד די רעסורסן געניצט ווען נומער פון פּיקסעלס = 1 פּיקסעל.

טיש 7-1. מיטל יוטאַלאַזיישאַן פֿאַר 1 פּיקסעל מאָדע

קאָליר פֿאָרמאַט	קאָליר דעפּט	SCRAMBLER	שטאָף 4LUT	שטאָף DFF	צובינד 4LUT	צובינד DFF	usRAM (64 × 12)	LSRAM (20K)
RGB	8	דיסייבאַל	987	1867	360	360	0	10
	10	דיסייבאַל	1585	1325	456	456	11	9
	12	דיסייבאַל	1544	1323	456	456	11	9
	16	דיסייבאַל	1599	1331	492	492	14	9
YCbCr422	8	דיסייבאַל	1136	758	360	360	3	9
YCbCr444	8	דיסייבאַל	1105	782	360	360	3	9
	10	דיסייבאַל	1574	1321	456	456	11	9
	12	דיסייבאַל	1517	1319	456	456	11	9
	16	דיסייבאַל	1585	1327	492	492	14	9

די פאלגענדע טיש ליסטעד די רעסורסן געניצט ווען נומער פון פּיקסעלס = 4 פּיקסעל.

טיש 7-2. מיטל יוטאַלאַזיישאַן פֿאַר 4 פּיקסעל מאָדע

קאָליר פֿאָרמאַט	קאָליר דעפּט	SCRAMBLER	שטאָף 4LUT	שטאָף DFF	צובינד 4LUT	צובינד DFF	usRAM (64 × 12)	LSRAM (20K)
RGB	8	דיסייבאַל	1559	1631	1080	1080	9	27
	12	דיסייבאַל	1975	2191	1344	1344	31	27
	16	דיסייבאַל	1880	2462	1428	1428	38	27
RGB	10	געבן	4231	3306	1008	1008	3	27
	12	געבן	4253	3302	1008	1008	3	27
	16	געבן	3764	3374	1416	1416	37	27
YCbCr422	8	דיסייבאַל	1485	1433	912	912	7	23
YCbCr444	8	דיסייבאַל	1513	1694	1080	1080	9	27
	12	דיסייבאַל	2001	2099	1344	1344	31	27
	16	דיסייבאַל	1988	2555	1437	1437	38	27

די פאלגענדע טיש ליסטעד די רעסורסן געניצט ווען נומער פון פּיקסעלס = 4 פּיקסעל און SCRAMBLER איז ענייבאַלד.

טיש 7-3. מיטל יוטאַלאַזיישאַן פֿאַר 4 פּיקסעל מאָדע און SCRAMBLER איז ענייבאַלד

קאָליר פֿאָרמאַט	קאָליר דעפּט	SCRAMBLER	שטאָף 4LUT	שטאָף DFF	צובינד 4LUT	צובינד DFF	usRAM (64 × 12)	LSRAM (20K)
RGB	8	געבן	5029	5243	1126	1126	9	28
YCbCr422	8	געבן	4566	3625	1128	1128	13	27
YCbCr444	8	געבן	4762	3844	1176	1176	17	27

סיסטעם ינטעגראַטיאָן (פרעגן אַ קשיא)

דער אָפּטיילונג ווייזט ווי צו ויסשטימען די IP אין Libero פּלאַן.
די פאלגענדע טיש ליסטעד די קאַנפיגיעריישאַנז פון PF XCVR, PF TX PLL און PF CCC פארלאנגט פֿאַר פאַרשידענע רעזאַלושאַנז און ביסל ברייט.

טיש 8-1. PF XCVR, PF TX PLL און PF CCC קאַנפיגיעריישאַנז

האַכלאָטע	ביסל ברייט	PF XCVR קאָנפיגוראַטיאָן			CDR REF זייגער פּאַדס	PF CCC קאַנפיגיעריישאַן
		RX Data Rate	RX CDR Ref זייגער אָפטקייַט	RX PCS שטאָף ברייט		אַרייַנשרייַב אָפטקייַט	רעזולטאַט אָפטקייַט
1 PXL (1080p60)	8	1485	148.5	10	AE27, AE28	NA	NA
1 PXL (1080p30)	10	1485	148.5	10	AE27, AE28	92.5	74
	12	1485	148.5	10	AE27, AE28	74.25	111.375
	16	1485	148.5	10	AE27, AE28	74.25	148.5
4 PXL (1080p60)	8	1485	148.5	40	AE27, AE28	NA	NA
	12	1485	148.5	40	AE27, AE28	55.725	37.15
	16	1485	148.5	40	AE27, AE28	74.25	37.125
4 PXL (4kp30)	8	1485	148.5	40	AE27, AE28	NA	NA
	10	3712.5	148.5	40	AE29, AE30	92.81	74.248
	12	4455	148.5	40	AE29, AE30	111.375	74.25
	16	5940	148.5	40	AE29, AE30	148.5	74.25
4 PXL (4Kp60)	8	5940	148.5	40	AE29, AE30	NA	NA

HDMI RX Sampדי פּלאַן 1: ווען קאַנפיגיערד אין קאָליר דעפּט = 8-ביסל און נומער פון פּיקסעלס = 1 פּיקסעל מאָדע, איז געוויזן אין די פאלגענדע פיגור.

פיגורע 8-1. HDMI RX Sampדי פּלאַן 1

פֿאַר עקסampאין 8-ביסל קאַנפיגיעריישאַנז, די פאלגענדע קאַמפּאָונאַנץ זענען די טייל פון די פּלאַן:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) איז קאַנפיגיערד פֿאַר טקס און רקס פול דופּלעקס מאָדע. RX דאַטן קורס פון 1485 Mbps אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 10 ביסל פֿאַר 1 PXL מאָדע און 148.5 MHz CDR רעפֿערענץ זייגער. TX דאַטן קורס פון 1485 מבפּס אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 10 ביסל מיט זייגער אָפּטייל פאַקטאָר 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK און LANE3_CDR_REF_CLK זענען געטריבן פֿון די PF_XCVR_REF_CLK מיט AE27, AE28 פּאַד פּינס.
• EDID CLK_I שטיפט זאָל זיין געטריבן מיט 150 מהז זייגער מיט CCC.
• R_RX_CLK_I, G_RX_CLK_I און B_RX_CLK_I זענען געטריבן דורך LANE3_TX_CLK_R, LANE2_TX_CLK_R און LANE1_TX_CLK_R, ריספּעקטיוולי.
• R_RX_VALID_I, G_RX_VALID_I און B_RX_VALID_I זענען געטריבן דורך LANE3_RX_VAL, LANE2_RX_VAL און LANE1_RX_VAL, ריספּעקטיוולי.
• DATA_R_I, DATA_G_I און DATA_B_I זענען געטריבן דורך LANE3_RX_DATA, LANE2_RX_DATA און LANE1_RX_DATA, ריספּעקטיוולי.

HDMI RX Sampדי פּלאַן 2: ווען קאַנפיגיערד אין קאָליר דעפּט = 8-ביסל און נומער פון פּיקסעלס = 4 פּיקסעל מאָדע, איז געוויזן אין די פאלגענדע פיגור.

פיגורע 8-2. HDMI RX Sampדי פּלאַן 2

פֿאַר עקסampאין 8-ביסל קאַנפיגיעריישאַנז, די פאלגענדע קאַמפּאָונאַנץ זענען די טייל פון די פּלאַן:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) איז קאַנפיגיערד פֿאַר טקס און רקס פול דופּלעקס מאָדע. RX דאַטן קורס פון 1485 Mbps אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 40 ביסל פֿאַר 4 PXL מאָדע און 148.5 MHz CDR רעפֿערענץ זייגער. TX דאַטן קורס פון 1485 מבפּס אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 40 ביסל מיט זייגער אָפּטייל פאַקטאָר 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK און LANE3_CDR_REF_CLK זענען געטריבן פֿון די PF_XCVR_REF_CLK מיט AE27, AE28 פּאַד פּינס.
• EDID CLK_I שטיפט זאָל זיין געטריבן מיט 150 מהז זייגער מיט CCC.
• R_RX_CLK_I, G_RX_CLK_I און B_RX_CLK_I זענען געטריבן דורך LANE3_TX_CLK_R, LANE2_TX_CLK_R און LANE1_TX_CLK_R, ריספּעקטיוולי.
• R_RX_VALID_I, G_RX_VALID_I און B_RX_VALID_I זענען געטריבן דורך LANE3_RX_VAL, LANE2_RX_VAL און LANE1_RX_VAL, ריספּעקטיוולי.
• DATA_R_I, DATA_G_I און DATA_B_I זענען געטריבן דורך LANE3_RX_DATA, LANE2_RX_DATA און LANE1_RX_DATA, ריספּעקטיוולי.

HDMI RX Sampדי פּלאַן 3: ווען קאַנפיגיערד אין קאָליר דעפּט = 8-ביסל און נומער פון פּיקסעלס = 4 פּיקסעל מאָדע און SCRAMBLER = ענאַבלעד, איז געוויזן אין די פאלגענדע פיגור.

פיגורע 8-3. HDMI RX Sampדי פּלאַן 3

פֿאַר עקסampאין 8-ביסל קאַנפיגיעריישאַנז, די פאלגענדע קאַמפּאָונאַנץ זענען די טייל פון די פּלאַן:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) איז קאַנפיגיערד פֿאַר טקס און רקס ינדעפּענדענט מאָדע. RX דאַטן קורס פון 5940 Mbps אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 40 ביסל פֿאַר 4 PXL מאָדע און 148.5 MHz CDR רעפֿערענץ זייגער. TX דאַטן קורס פון 5940 מבפּס אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 40 ביסל מיט זייגער אָפּטייל פאַקטאָר 4.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK און LANE3_CDR_REF_CLK זענען געטריבן פֿון די PF_XCVR_REF_CLK מיט AF29, AF30 פּאַד פּינס.
• EDID CLK_I שטיפט זאָל פאָר מיט 150 מהז זייגער מיט CCC.
• R_RX_CLK_I, G_RX_CLK_I און B_RX_CLK_I זענען געטריבן דורך LANE3_TX_CLK_R, LANE2_TX_CLK_R און LANE1_TX_CLK_R, ריספּעקטיוולי.
• R_RX_VALID_I, G_RX_VALID_I און B_RX_VALID_I זענען געטריבן דורך LANE3_RX_VAL, LANE2_RX_VAL און LANE1_RX_VAL, ריספּעקטיוולי.
• DATA_R_I, DATA_G_I און DATA_B_I זענען געטריבן דורך LANE3_RX_DATA, LANE2_RX_DATA און LANE1_RX_DATA, ריספּעקטיוולי.

HDMI RX Sampדי פּלאַן 4: ווען קאַנפיגיערד אין קאָליר דעפּט = 12-ביסל און נומער פון פּיקסעלס = 4 פּיקסעל מאָדע און SCRAMBLER = ענאַבלעד, איז געוויזן אין די פאלגענדע פיגור.

פיגורע 8-4. HDMI RX Sampדי פּלאַן 4

פֿאַר עקסampאין 12-ביסל קאַנפיגיעריישאַנז, די פאלגענדע קאַמפּאָונאַנץ זענען די טייל פון די פּלאַן:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) איז קאַנפיגיערד פֿאַר רקס בלויז מאָדע. RX דאַטן קורס פון 4455 Mbps אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 40 ביסל פֿאַר 4 PXL מאָדע און 148.5 MHz CDR רעפֿערענץ זייגער.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK און LANE3_CDR_REF_CLK זענען געטריבן פֿון די PF_XCVR_REF_CLK מיט AF29, AF30 פּאַד פּינס.
• EDID CLK_I שטיפט זאָל פאָר מיט 150 מהז זייגער מיט CCC.
• R_RX_CLK_I, G_RX_CLK_I און B_RX_CLK_I זענען געטריבן דורך LANE3_TX_CLK_R, LANE2_TX_CLK_R און LANE1_TX_CLK_R, ריספּעקטיוולי.
• R_RX_VALID_I, G_RX_VALID_I און B_RX_VALID_I זענען געטריבן דורך LANE3_RX_VAL, LANE2_RX_VAL און LANE1_RX_VAL, ריספּעקטיוולי.
• DATA_R_I, DATA_G_I און DATA_B_I זענען געטריבן דורך LANE3_RX_DATA, LANE2_RX_DATA און LANE1_RX_DATA, ריספּעקטיוולי.
• די PF_CCC_C0 מאָדולע דזשענערייץ אַ זייגער מיטן נאָמען OUT0_FABCLK_0 מיט אַ אָפטקייַט פון 74.25 מהז, דערייווד פון אַ אַרייַנשרייַב זייגער פון 111.375 מהז, וואָס איז געטריבן דורך LANE1_RX_CLK_R.

HDMI RX Sampדי פּלאַן 5: ווען קאַנפיגיערד אין קאָליר דעפּט = 8-ביסל, נומער פון פּיקסעלס = 4 פּיקסעל מאָדע און SCRAMBLER = ענייבאַלד איז געוויזן אין די פאלגענדע פיגור. דעם פּלאַן איז דינאַמיש דאַטן קורס מיט DRI.

פיגורע 8-5. HDMI RX Sampדי פּלאַן 5

פֿאַר עקסampאין 8-ביסל קאַנפיגיעריישאַנז, די פאלגענדע קאַמפּאָונאַנץ זענען די טייל פון די פּלאַן:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) איז קאַנפיגיערד פֿאַר רקס בלויז מאָדע מיט ענייבאַלד דינאַמיש ריקאַנפיגיעריישאַן צובינד. RX דאַטן קורס פון 5940 Mbps אין PMA מאָדע, מיט די דאַטן ברייט קאַנפיגיערד ווי 40 ביסל פֿאַר 4 PXL מאָדע און 148.5 MHz CDR רעפֿערענץ זייגער.
• LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK און LANE3_CDR_REF_CLK זענען געטריבן פֿון די PF_XCVR_REF_CLK מיט AF29, AF30 פּאַד פּינס.
• EDID CLK_I שטיפט זאָל פאָר מיט 150 מהז זייגער מיט CCC.
• R_RX_CLK_I, G_RX_CLK_I און B_RX_CLK_I זענען געטריבן דורך LANE3_TX_CLK_R, LANE2_TX_CLK_R און LANE1_TX_CLK_R, ריספּעקטיוולי.
• R_RX_VALID_I, G_RX_VALID_I און B_RX_VALID_I זענען געטריבן דורך LANE3_RX_VAL, LANE2_RX_VAL און LANE1_RX_VAL, ריספּעקטיוולי.
• DATA_R_I, DATA_G_I און DATA_B_I זענען געטריבן דורך LANE3_RX_DATA, LANE2_RX_DATA און LANE1_RX_DATA, ריספּעקטיוולי.

רעוויזיע געשיכטע (פרעגן אַ קשיא)

די רעוויזיע געשיכטע באשרייבט די ענדערונגען וואָס זענען ימפּלאַמענאַד אין דעם דאָקומענט. די ענדערונגען זענען ליסטעד דורך רעוויזיע, סטאַרטינג מיט די לעצטע ויסגאַבע.

טיש 9-1. רעוויזיע געשיכטע

רעוויזיע	טאָג	באַשרייַבונג
D	02/2025	די פאלגענדע איז די רשימה פון ענדערונגען געמאכט אין רעוויזיע C פון דעם דאָקומענט: דערהייַנטיקט די HDMI RX IP ווערסיע צו 5.4. דערהייַנטיקט הקדמה מיט פֿעיִקייטן און אַנסאַפּאָרטיד פֿעיִקייטן. אַדדעד טעסטעד מקור דעוויסעס אָפּטיילונג. דערהייַנטיקט פיגורע 3-1 און פיגורע 3-3 אין די ייַזנוואַרג ימפּלעמענטאַטיאָן אָפּטיילונג. אַדדעד קאָנפיגוראַטיאָן פּאַראַמעטערס אָפּטיילונג. דערהייַנטיקט טיש 4-2, טיש 4-4, טיש 4-5, טיש 4-6 און טיש 4-7 אין די פּאָרץ אָפּטיילונג. דערהייַנטיקט פיגורע 5-2 אין די טעסטבענטש סימיאַליישאַן אָפּטיילונג. דערהייַנטיקט טיש 7-1 און טיש 7-2 צוגעגעבן טיש 7-3 אין די מיטל יוטאַלאַזיישאַן אָפּטיילונג. דערהייַנטיקט פיגורע 8-1, פיגורע 8-2, פיגורע 8-3 און פיגורע 8-4 אין די סיסטעם ינטעגראַטיאָן אָפּטיילונג. צוגעלייגט דינאַמיש דאַטן קורס מיט DRI פּלאַן עקסampאין די סיסטעם ינטעגראַטיאָןn אָפּטיילונג.
C	02/2023	די פאלגענדע איז די רשימה פון ענדערונגען געמאכט אין רעוויזיע C פון דעם דאָקומענט: דערהייַנטיקט די HDMI RX IP ווערסיע צו 5.2 דערהייַנטיקט די געשטיצט האַכלאָטע אין פיר פּיקסעל מאָדע איבער דעם דאָקומענט דערהייַנטיקט פיגורע קסנומקס-קסנומקס
B	09/2022	די פאלגענדע איז די רשימה פון ענדערונגען געמאכט אין רעוויזיע ב פון דעם דאָקומענט: דערהייַנטיקט דעם דאָקומענט פֿאַר וו5.1 דערהייַנטיקט טיש 4-2 און טיש 4-3
A	04/2022	די פאלגענדע איז די רשימה פון ענדערונגען אין רעוויזיע א פון דעם דאָקומענט: דער דאָקומענט איז געווען מייגרייטיד צו די מיקראָטשיפּ מוסטער דער דאָקומענט נומער איז דערהייַנטיקט צו DS50003298A פֿון 50200863 דערהייַנטיקט אָפּטיילונג TMDS דעקאָדער דערהייַנטיקט טישן טיש 4-2 און טיש 4-3  דערהייַנטיקט פיגורע 5-3, פיגורע 6-1, פיגורע 6-2
2.0	—	די פאלגענדע איז אַ קיצער פון די ענדערונגען געמאכט אין דעם רעוויזיע. צוגעגעבן טיש 4-3 דערהייַנטיקט מיטל יוטאַלאַזיישאַן טישן
1.0	08/2021	ערשט רעוויזיע.

מיקראָטשיפּ FPGA שטיצן
מיקראָטשיפּ FPGA פּראָדוקטן גרופּע שטיצט זייַן פּראָדוקטן מיט פאַרשידן שטיצן באַדינונגס, אַרייַנגערעכנט קונה סערוויס, קונה טעכניש שטיצן צענטער, webפּלאַץ, און ווערלדווייד פארקויפונג אָפאַסיז. קאַסטאַמערז זענען סאַגדזשעסטיד צו באַזוכן מיקראָטשיפּ אָנליין רעסורסן איידער זיי קאָנטאַקט שטיצן, ווייַל עס איז זייער מסתּמא אַז זייער פֿראגן האָבן שוין געענטפערט. קאָנטאַקט טעכניש שטיצן צענטער דורך די webפּלאַץ בייַ www.microchip.com/support. דערמאָנען די FPGA דיווייס טייל נומער, אויסקלייַבן די צונעמען פאַל קאַטעגאָריע און ופּלאָאַד פּלאַן fileס בשעת קריייטינג אַ טעכניש שטיצן פאַל. קאָנטאַקט קונה סערוויס פֿאַר ניט-טעכניש פּראָדוקט שטיצן, אַזאַ ווי פּראָדוקט פּרייסינג, פּראָדוקט אַפּגריידז, דערהייַנטיקן אינפֿאָרמאַציע, סדר סטאַטוס און דערלויבעניש.

• פֿון צפון אַמעריקע, רופן 800.262.1060
• פון די רעשט פון דער וועלט, רופן 650.318.4460
• פאַקס, פֿון ערגעץ אין דער וועלט, 650.318.8044

מיקראָטשיפּ אינפֿאָרמאַציע

טריידמאַרקס
די "מיקראָטשיפּ" נאָמען און לאָגאָ, די "מ" לאָגאָ, און אנדערע נעמען, לאָגאָס און בראַנדז זענען רעגיסטרירט און אַנרעדזשיסטערד טריידמאַרקס פון מיקראָטשיפּ טעכנאָלאָגיע ינקאָרפּערייטיד אָדער זייַן אַפיליאַץ און / אָדער סאַבסידיעריז אין די פאַרייניקטע שטאַטן און / אָדער אנדערע לענדער ("מיקראָטשיפּ" טריידמאַרקס"). אינפֿאָרמאַציע וועגן מיקראָטשיפּ טריידמאַרקס קענען זיין געפֿונען אין https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.

ISBN: 979-8-3371-0744-8

לעגאַל נאָטיץ
די ויסגאַבע און די אינפֿאָרמאַציע דאָ קען זיין געוויינט בלויז מיט מיקראָטשיפּ פּראָדוקטן, אַרייַנגערעכנט צו פּלאַן, פּרובירן און ויסשטימען מיקראָטשיפּ פּראָדוקטן מיט דיין אַפּלאַקיישאַן. נוצן פון דעם אינפֿאָרמאַציע אין קיין אנדערע שטייגער ווייאַלייץ די טערמינען. אינפֿאָרמאַציע וועגן מיטל אַפּלאַקיישאַנז איז צוגעשטעלט בלויז פֿאַר דיין קאַנוויניאַנס און קען זיין סופּערסטיד דורך דערהייַנטיקונגען. עס איז דיין פֿאַראַנטוואָרטלעכקייט צו ענשור אַז דיין אַפּלאַקיישאַן טרעפן דיין ספּעסאַפאַקיישאַנז. קאָנטאַקט דיין היגע מיקראָטשיפּ פארקויפונג אָפיס פֿאַר נאָך שטיצן אָדער באַקומען נאָך שטיצן ביי www.microchip.com/en-us/support/design-help/client-support-services.

די אינפֿאָרמאַציע איז צוגעשטעלט דורך MICROCHIP "ווי איז". מיקראָטשיפּ מאכט קיין רעפּרעסענטאַטיאָנס אָדער וואָראַנטיז פון קיין מין, צי אויסדריקן אָדער ימפּלייד, געשריבן אָדער מויל, סטאַטשאַטאָרי אָדער אַנדערש, שייַכות צו די אינפֿאָרמאַציע אַרייַנגערעכנט אָבער נישט לימיטעד צו קיין ימפּלייד וואָראַנטיאַנטי, און ניט-לימיטעד. פּאַסיק פֿאַר אַ באַזונדער ציל, אָדער וואָראַנטיז שייַכות צו זייַן צושטאַנד, קוואַליטעט אָדער פאָרשטעלונג.
אין קיין פאַל, MICROCHIP וועט זיין פאַראַנטוואָרטלעך פֿאַר קיין ינדירעעקט, ספּעציעלע, שטראָף, ינסידענטאַל אָדער קאָנסעקווענשאַל אָנווער, שעדיקן, קאָס אָדער קאָסט פון קיין מין וואָס איז שייַכות צו די אינפֿאָרמאַציע אָדער זייַן נוצן, אָבער, ווי די סיבה פון די סיבה. די מעגלעכקייט אָדער די שעדיקן זענען פאָרסיאַבאַל. צו די פולשטענדיק מאָס ערלויבט דורך געזעץ, מיקראָטשיפּס גאַנץ אַכרייַעס אויף אַלע קליימז אין קיין וועג שייַכות צו די אינפֿאָרמאַציע אָדער זייַן נוצן וועט נישט יקסיד די סומע פון ​​פיז, אויב קיין, וואָס איר האָט באַצאָלט גלייַך צו די אינפֿאָרמאַציע.
די נוצן פון מיקראָטשיפּ דעוויסעס אין לעבן שטיצן און / אָדער זיכערקייַט אַפּלאַקיישאַנז איז לעגאַמרע אין די ריזיקירן פון די קוינע, און די קוינע אַגריז צו באַשיצן, באַשייַמפּערלעך און האַלטן ומשעדלעך מיקראָטשיפּ פון קיין און אַלע דאַמידזשיז, קליימז, סוץ אָדער הוצאות ריזאַלטינג פון אַזאַ נוצן. קיין לייסאַנסיז זענען קאַנווייד, ימפּליסאַטלי אָדער אַנדערש, אונטער קיין מיקראָטשיפּ אינטעלעקטואַל פאַרמאָג רעכט סייַדן אַנדערש סטייטיד.

מיקראָטשיפּ דעוויסעס קאָוד פּראַטעקשאַן שטריך

באַמערקונג די פאלגענדע דעטאַילס פון די קאָד שוץ שטריך אויף מיקראָטשיפּ פּראָדוקטן:

• מיקראָטשיפּ פּראָדוקטן טרעפן די ספּעסאַפאַקיישאַנז קאַנטיינד אין זייער באַזונדער מיקראָטשיפּ דאַטאַ בלאַט.
• מיקראָטשיפּ גלויבט אַז זיין משפּחה פון פּראָדוקטן איז זיכער ווען געוויינט אין די בדעה שטייגער, אין אַפּערייטינג ספּעסאַפאַקיישאַנז און אונטער נאָרמאַל טנאָים.
• מיקראָטשיפּ וואַלועס און אַגרעסיוו פּראַטעקץ זייַן אינטעלעקטואַל פאַרמאָג רעכט. פרווון צו ברעכן די קאָד שוץ פֿעיִקייטן פון מיקראָטשיפּ פּראָדוקטן זענען שטרענג פּראָוכיבאַטאַד און קען אָנרירן די דיגיטאַל מיללענניום קאַפּירייט אקט.
• ניט מיקראָטשיפּ אָדער קיין אנדערע סעמיקאַנדאַקטער פאַבריקאַנט קענען גאַראַנטירן די זיכערהייט פון זיין קאָד. קאָד שוץ טוט נישט מיינען אַז מיר גאַראַנטירן אַז די פּראָדוקט איז "אַנברייקאַבאַל". קאָד שוץ איז קעסיידער יוואַלווינג. מיקראָטשיפּ איז קאַמיטאַד צו קאַנטיניואַסלי פֿאַרבעסערן די קאָד שוץ פֿעיִקייטן פון אונדזער פּראָדוקטן.

© 2025 מיקראָטשיפּ טעכנאָלאָגיע ינק. און זייַן סאַבסידיעריז

FAQ

• ק: ווי אַזוי טאָן איך דערהייַנטיקן די HDMI RX IP האַרץ?
  א: די IP האַרץ קענען זיין דערהייַנטיקט דורך Libero SoC ווייכווארג אָדער מאַניואַלי דאַונלאָודיד פון דעם קאַטאַלאָג. אַמאָל אינסטאַלירן אין Libero SoC ווייכווארג IP קאַטאַלאָג, עס קענען זיין קאַנפיגיערד, דזשענערייטאַד און ינסטאַנטיאַטעד אין SmartDesign פֿאַר ינקלוזשאַן אין די פּרויעקט.

דאָקומענטן / רעסאָורסעס

MICROCHIP PolarFire FPGA הויך דעפֿיניציע מולטימעדיאַ צובינד הדמי רעסיווער [pdfבאַניצער גייד PolarFire FPGA, PolarFire FPGA הויך דעפֿיניציע מולטימעדיאַ צובינד הדמי ופנעמער, הויך דעפֿיניציע מולטימעדיאַ צובינד הדמי ופנעמער, מולטימעדיאַ צובינד הדמי ופנעמער, צובינד הדמי רעסיווער, הדמי ופנעמער

רעפערענצן

• באַניצער מאַנואַל