Мультымедыйны інтэрфейс HDMI MICROCHIP PolarFire FPGA высокай выразнасці
Уводзіны (задайце пытанне)
IP-прыёмнік мультымедыйнага інтэрфейсу высокай выразнасці (HDMI) Microchip падтрымлівае прыём відэададзеных і пакетных аўдыядадзеных, апісаных у спецыфікацыі стандарту HDMI. HDMI RX IP спецыяльна распрацаваны для прылад PolarFire® FPGA і PolarFire System on Chip (SoC) FPGA, якія падтрымліваюць HDMI 2.0 для раздзяленняў да 1920 × 1080 пры 60 Гц у рэжыме аднаго пікселя і да 3840 × 2160 пры 60 Гц у рэжыме чатырох пікселяў. RX IP падтрымлівае Hot Plug Detect (HPD) для маніторынгу ўключэння і выключэння харчавання і падзей адключэння або падключэння, каб паказаць сувязь паміж крыніцай HDMI і прыёмнікам HDMI.
Крыніца HDMI выкарыстоўвае канал дадзеных дысплея (DDC) для счытвання пашыраных ідэнтыфікацыйных даных дысплея (EDID) ракавіны, каб выявіць канфігурацыю і/або магчымасці ракавіны. HDMI RX IP мае папярэдне запраграмаваны EDID, які крыніца HDMI можа счытваць праз стандартны канал I2C. Прыёмаперадатчыкі PolarFire FPGA і PolarFire SoC FPGA выкарыстоўваюцца разам з RX IP для дэсерыялізацыі паслядоўных даных у 10-бітныя. Каналы перадачы дадзеных у HDMI могуць мець значны перакос паміж сабой. HDMI RX IP ліквідуе перакос паміж каналамі перадачы дадзеных з дапамогай FIFO (First In First Out). Гэты IP пераўтварае даныя пераходнай дыферэнцыяльнай сігналізацыі (TMDS), атрыманыя ад крыніцы HDMI праз прыёмаперадатчык, у 24-бітныя піксельныя даныя RGB, 24-бітныя аўдыядадзеныя і сігналы кіравання. Чатыры стандартныя маркеры кіравання, указаныя ў пратаколе HDMI, выкарыстоўваюцца для фазавага выраўноўвання даных падчас дэсерыялізацыі.
Рэзюмэ
У наступнай табліцы прадстаўлены зводныя характарыстыкі HDMI RX IP.
Табліца 1. Характарыстыкі HDMI RX IP
| Базавая версія | Гэта кіраўніцтва карыстальніка падтрымлівае HDMI RX IP v5.4. |
| Падтрымліваюцца сямейства прылад |
|
| Падтрымліваюцца Tool Flow | Патрабуецца Libero® SoC v12.0 або больш позніх версій. |
| Падтрымліваюцца інтэрфейсы | Інтэрфейсы, якія падтрымліваюцца HDMI RX IP:
|
| Ліцэнзаванне | HDMI RX IP прадастаўляецца з двума наступнымі варыянтамі ліцэнзіі:
|
Асаблівасці
HDMI RX IP мае наступныя функцыі:
- Сумяшчальны з HDMI 2.0
- Падтрымка глыбіні колеру 8, 10, 12 і 16 біт
- Падтрымлівае каляровыя фарматы, такія як RGB, YUV 4:2:2 і YUV 4:4:4
- Падтрымка аднаго або чатырох пікселяў за такт
- Падтрымка раздзяленняў да 1920 ✕ 1080 пры 60 Гц у рэжыме аднаго пікселя і да 3840 ✕ 2160 пры 60 Гц у рэжыме чатырох пікселяў.
- Выяўляе Hot-Plug
- Падтрымлівае схему дэкадавання - TMDS
- Падтрымлівае ўваход DVI
- Падтрымлівае канал дадзеных дысплея (DDC) і пашыраны канал дадзеных дысплея (E-DDC)
- Падтрымлівае ўласны інтэрфейс і інтэрфейс струменевага відэа AXI4 для перадачы відэададзеных
- Падтрымлівае ўласны і AXI4 Stream Audio Interface для перадачы аўдыядадзеных
Функцыі, якія не падтрымліваюцца
Ніжэй прыведзены функцыі HDMI RX IP, якія не падтрымліваюцца:
- Каляровы фармат 4:2:0 не падтрымліваецца.
- High Dynamic Range (HDR) і High-bandwidth Digital Content Protection (HDCP) не падтрымліваюцца.
- Пераменная частата абнаўлення (VRR) і рэжым аўтаматычнай нізкай затрымкі (ALLM) не падтрымліваюцца.
- Параметры гарызантальнай сінхранізацыі, якія не дзеляцца на чатыры ў рэжыме чатырох пікселяў, не падтрымліваюцца.
Інструкцыя па ўстаноўцы
IP-ядро павінна быць усталявана ў IP-каталог праграмнага забеспячэння Libero® SoC аўтаматычна праз функцыю абнаўлення IP-каталога ў праграмным забеспячэнні Libero SoC або спампавана ўручную з каталога. Пасля ўстаноўкі ядра IP у праграмным каталогу IP Libero SoC яно наладжваецца, ствараецца і ствараецца ў Smart Design для ўключэння ў праект Libero.
Правераныя зыходныя прылады (задайце пытанне)
У наступнай табліцы пералічаны правераныя зыходныя прылады.
Табліца 1-1. Правераныя крыніцы прылад
| прылады | Піксельны рэжым | Рэзалюцыі пратэставаныя | Глыбіня колеру (біт) | Каляровы рэжым | Аўдыё |
| аналізатар HDMI quantumdata™ M41h | 1 | 720P 30 FPS, 720P 60 FPS і 1080P 60 FPS | 8 | RGB, YUV444 і YUV422 | так |
| 1080P 30 кадраў у секунду | 8, 10, 12 і 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS і 4K 60 FPS | 8 | |||
| 1080P 60 кадраў у секунду | 8, 12 і 16 | ||||
| 4K 30 кадраў у секунду | 8, 10, 12 і 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 кадраў у секунду | 8 | RGB | так |
| 4 | 1080P 60 FPS і 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 кадраў у секунду | 8 | RGB | так |
| 4 | 4K 30 FPS і 4K 60 FPS | ||||
| Тэстар HDMI® Astro VA-1844A | 1 | 720P 30 FPS, 720P 60 FPS і 1080P 60 FPS | 8 | RGB, YUV444 і YUV422 | так |
| 1080P 30 кадраў у секунду | 8, 10, 12 і 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS і 4K 30 FPS | 8 | |||
| 1080P 30 кадраў у секунду | 8, 12 і 16 | ||||
| Камплект NVIDIA® Jetson AGX Orin 32 ГБ H01 | 1 | 1080P 30 кадраў у секунду | 8 | RGB | няма |
| 4 | 4K 60 кадраў у секунду |
Канфігурацыя IP HDMI RX (задайце пытанне)
У гэтым раздзеле ёсць надview інтэрфейсу HDMI RX IP Configurator і яго кампанентаў. IP-канфігуратар HDMI RX забяспечвае графічны інтэрфейс для наладжвання ядра HDMI RX. Гэты канфігуратар дазваляе карыстальніку выбіраць такія параметры, як колькасць пікселяў, колькасць аўдыяканалаў, відэаінтэрфейс, аўдыяінтэрфейс, SCRAMBLER, глыбіня колеру, фармат колеру, выпрабавальны стэнд і ліцэнзія. Інтэрфейс канфігуратара ўключае выпадаючыя меню і параметры для наладжвання параметраў. Ключавыя канфігурацыі апісаны ў табліцы 4-1. На наступным малюнку прадстаўлены падрабязныя звесткі view інтэрфейсу HDMI RX IP Configurator.
Малюнак 2-1. IP-канфігуратар HDMI RX
Інтэрфейс таксама ўключае кнопкі OK і Cancel для пацверджання або адмены канфігурацый.
Апаратная рэалізацыя (задайце пытанне)
Наступныя малюнкі апісваюць інтэрфейс HDMI RX IP з прыёмаперадатчыкам (XCVR).
Малюнак 3-1. Блок-схема HDMI RX
Малюнак 3-2. Падрабязная блок-схема прыёмніка
HDMI RX складаецца з трох сtages:
- Выраўноўвальнік фазы выраўноўвае паралельныя даныя адносна межаў маркераў кіравання з дапамогай бітавага слізгацення трансівера.
- Дэкодэр TMDS пераўтворыць 10-бітныя закадаваныя даныя ў 8-бітныя піксельныя даныя відэа, 4-бітныя пакетныя аўдыядадзеныя і 2-бітныя сігналы кіравання.
- FIFO ліквідуе перакос паміж гадзіннікамі палос R, G і B.
Выраўноўванне фаз (задайце пытанне)
10-бітныя паралельныя дадзеныя з XCVR не заўсёды выраўноўваюцца адносна межаў слоў, закадзіраваных TMDS. Паралельныя даныя неабходна зрушыць па бітах і выраўнаваць, каб іх дэкадаваць. Выраўноўвальнік фаз выраўноўвае ўваходныя паралельныя даныя па межах слоў з дапамогай функцыі бітавага слізгацення ў XCVR. XCVR у рэжыме ўсведамлення DPI для кожнага манітора (PMA) дазваляе выкарыстоўваць функцыю слізгацення бітаў, дзе ён рэгулюе выраўноўванне 10-бітнага дэсерыялізаванага слова на 1 біт. Кожны раз, пасля карэкціроўкі 10-бітнага слова на пазіцыю слізгацення ў 1 біт, яно параўноўваецца з любым з чатырох кантрольных маркераў пратаколу HDMI, каб зафіксаваць пазіцыю ў перыяд кантролю. 10-бітнае слова правільна выраўнавана і лічыцца сапраўдным для наступных stagэс. Кожны каляровы канал мае свой уласны выраўноўвальнік фазы, дэкодэр TMDS пачынае дэкадаванне толькі тады, калі ўсе выраўноўвальнікі фазы заблакіраваны, каб выправіць межы слоў.
Дэкодэр TMDS (задайце пытанне)
Дэкодэр TMDS дэкадуе 10-бітныя дэсерыялізаваныя з трансівера ў 8-бітныя піксельныя даныя падчас перыяду відэа. HSYNC, VSYNC і ЗАГАЛОЎК ПАКЕТА генеруюцца ў перыяд кантролю з 10-бітных даных сіняга канала. Пакетныя аўдыядадзеныя дэкадуюцца ў каналах R і G, кожны з чатырох бітаў. Дэкодэр TMDS кожнага канала працуе на ўласным такце. Значыць, можа быць пэўны перакос паміж каналамі.
Выпраўленне перакосу ад канала да канала (задайце пытанне)
Логіка ліквідацыі перакосу на аснове FIFO выкарыстоўваецца для ліквідацыі перакосу паміж каналамі. Кожны канал атрымлівае сапраўдны сігнал ад блокаў выраўноўвання фазы, каб паказаць, ці сапраўдныя ўваходныя 10-бітныя даныя ад выраўноўвальніка фазы. Калі ўсе каналы сапраўдныя (дасягнулі фазавага выраўноўвання), модуль FIFO пачынае перадаваць даныя праз модуль FIFO, выкарыстоўваючы сігналы дазволу чытання і запісу (пастаянна запіс і счытванне). Калі маркер кіравання выяўляецца ў любым з выхадаў FIFO, паток счытвання прыпыняецца, і генеруецца сігнал аб выяўленым маркеры, які паказвае прыбыццё пэўнага маркера ў відэаструмень. Паток счытвання аднаўляецца толькі тады, калі гэты маркер прыходзіць на ўсе тры каналы. У выніку здымаецца адпаведны перакос. FIFO з падвойнымі гадзіннікамі сінхранізуюць усе тры патокі даных з гадзіннікам сіняга канала, каб ліквідаваць адпаведны перакос. На наступным малюнку апісваецца тэхніка выпраўлення перакосу паміж каналамі.
Малюнак 3-3. Канал да канала De-Skew
DDC (задайце пытанне)
DDC - гэта канал сувязі, заснаваны на спецыфікацыі шыны I2C. Крыніца выкарыстоўвае каманды I2C для чытання інфармацыі з E-EDID прымача з падпарадкаваным адрасам. HDMI RX IP выкарыстоўвае загадзя вызначаны EDID з некалькімі раздзяленнямі, падтрымлівае раздзяленні да 1920 ✕ 1080 пры 60 Гц у рэжыме One Pixel і да 3840 ✕ 2160 пры 60 Гц у рэжыме чатырох пікселяў.
EDID адлюстроўвае назву дысплея Microchip HDMI.
Параметры і сігналы інтэрфейсу HDMI RX (задайце пытанне)
У гэтым раздзеле абмяркоўваюцца параметры канфігуратара HDMI RX GUI і сігналы ўводу/вываду.
Параметры канфігурацыі (задайце пытанне)
У наступнай табліцы пералічаны параметры канфігурацыі ў HDMI RX IP.
Табліца 4-1. Параметры канфігурацыі
| Імя параметра | Апісанне |
| Фармат колеру | Вызначае каляровую прастору. Падтрымлівае наступныя каляровыя фарматы:
|
| Глыбіня колеру | Вызначае колькасць бітаў на кампанент колеру. Падтрымка 8, 10, 12 і 16 біт на кампанент. |
| Колькасць пікселяў | Паказвае колькасць пікселяў на тактавы ўваход:
|
| СКРАМБЛЕР | Падтрымка дазволу 4K пры 60 кадрах у секунду:
|
| Колькасць гукавых каналаў | Падтрымлівае колькасць аўдыяканалаў:
|
| Інтэрфейс відэа | Родны і AXI паток |
| Аўдыё інтэрфейс | Родны і AXI паток |
| Выпрабавальны стэнд | Дазваляе выбраць асяроддзе выпрабавальнага стэнда. Падтрымлівае наступныя варыянты выпрабавальнага стэнда:
|
| Ліцэнзія | Вызначае тып ліцэнзіі. Дае наступныя два варыянты ліцэнзіі:
|
Парты (задайце пытанне)
У наступнай табліцы пералічаны ўваходныя і выходныя парты HDMI RX IP для ўласнага інтэрфейсу, калі фармат колеру RGB.
Табліца 4-2. Увод і вывад для ўласнага інтэрфейсу
| Назва сігналу | Напрамак | Шырыня (біт) | Апісанне |
| RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду |
| R_RX_CLK_I | Увод | 1 | Паралельны такт для канала "R" ад XCVR |
| G_RX_CLK_I | Увод | 1 | Паралельны такт для канала "G" ад XCVR |
| B_RX_CLK_I | Увод | 1 | Паралельны такт для канала «B» ад XCVR |
| EDID_RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду edid |
| R_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных "R" канала |
| G_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных канала "G". |
| B_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных па канале «B». |
| Назва сігналу | Напрамак | Шырыня (біт) | Апісанне |
| DATA_R_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя "R" канала ад XCVR |
| DATA_G_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя "G" канала ад XCVR |
| DATA_B_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя "B" канала ад XCVR |
| SCL_I | Увод | 1 | Паслядоўны тактавы ўваход I2C для DDC |
| HPD_I | Увод | 1 | Гарачае падключэнне выяўляе ўваходны сігнал. Крыніца падлучана да паглынальніка, сігнал HPD павінен быць высокім. |
| ПДР_І | Увод | 1 | Паслядоўны ўвод дадзеных I2C для DDC |
| EDID_CLK_I | Увод | 1 | Сістэмны гадзіннік для модуля I2C |
| BIT_SLIP_R_O | Выхад | 1 | Сігнал бітавага слізгацення ў канал “R” трансівера |
| BIT_SLIP_G_O | Выхад | 1 | Сігнал слізгацення ў канале "G" трансівера |
| BIT_SLIP_B_O | Выхад | 1 | Сігнал бітавага слізгацення ў канал «B» трансівера |
| VIDEO_DATA_VALID_O | Выхад | 1 | Правільны выхад відэададзеных |
| AUDIO_DATA_VALID_O | Выхад | 1 | Правільны выхад аўдыядадзеных |
| H_SYNC_O | Выхад | 1 | Імпульс гарызантальнай сінхранізацыі |
| V_SYNC_O | Выхад | 1 | Актыўны імпульс вертыкальнай сінхранізацыі |
| R_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя "R". |
| G_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя дадзеныя "G". |
| B_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя «B». |
| ПДР_О | Выхад | 1 | Паслядоўны выхад дадзеных I2C для DDC |
| HPD_O | Выхад | 1 | Гарачае падключэнне выяўляе выхадны сігнал |
| ACR_CTS_O | Выхад | 20 | Час цыклу рэгенерацыі аўдыягадзінamp значэнне |
| ACR_N_O | Выхад | 20 | Параметр значэння рэгенерацыі гукавога сігналу (N). |
| ACR_VALID_O | Выхад | 1 | Дапушчальны сігнал рэгенерацыі аўдыёгадзін |
| АЎДЫЁ_СAMPLE_CH1_O | Выхад | 24 | Аўдыё 1 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH2_O | Выхад | 24 | Аўдыё 2 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH3_O | Выхад | 24 | Аўдыё 3 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH4_O | Выхад | 24 | Аўдыё 4 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH5_O | Выхад | 24 | Аўдыё 5 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH6_O | Выхад | 24 | Аўдыё 6 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH7_O | Выхад | 24 | Аўдыё 7 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH8_O | Выхад | 24 | Аўдыё 8 каналаampданыя |
| HDMI_DVI_MODE_O | Выхад | 1 | Наступныя два рэжымы:
|
У наступнай табліцы апісаны ўваходныя і выходныя парты HDMI RX IP для інтэрфейсу струменевага відэа AXI4.
Табліца 4-3. Парты ўваходу і вываду для інтэрфейсу струменевага відэа AXI4
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| TDATA_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ✕ 3 біты | Выхад відэададзеных [R, G, B] |
| TVALID_O | Выхад | 1 | Выхад відэа сапраўдны |
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| TLAST_O | Выхад | 1 | Выхадны сігнал канца кадра |
| TUSER_O | Выхад | 3 |
|
| ЦТРБ_О | Выхад | 3 | Выхад відэа строб дадзеных |
| TKEEP_O | Выхад | 3 | Захоўваць выхадныя відэададзеныя |
У наступнай табліцы апісаны ўваходныя і выходныя парты HDMI RX IP для інтэрфейсу струменевага аўдыё AXI4.
Табліца 4-4. Парты ўводу і вываду для інтэрфейсу струменевага аўдыё AXI4
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| AUDIO_TDATA_O | Выхад | 24 | Вывад аўдыядадзеных |
| AUDIO_TID_O | Выхад | 3 | Выхадны гукавы канал |
| AUDIO_TVALID_O | Выхад | 1 | Выхадны гукавы сігнал |
У наступнай табліцы пералічаны ўваходныя і выходныя парты HDMI RX IP для ўласнага інтэрфейсу, калі фармат колеру YUV444.
Табліца 4-5. Увод і вывад для ўласнага інтэрфейсу
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду |
| LANE3_RX_CLK_I | Увод | 1 | Паралельны гадзіннік для канала Lane 3 ад XCVR |
| LANE2_RX_CLK_I | Увод | 1 | Паралельны гадзіннік для канала Lane 2 ад XCVR |
| LANE1_RX_CLK_I | Увод | 1 | Паралельны гадзіннік для канала Lane 1 ад XCVR |
| EDID_RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду edid |
| LANE3_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных паласы 3 |
| LANE2_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных паласы 2 |
| LANE1_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных паласы 1 |
| DATA_LANE3_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя паласы 3 ад XCVR |
| DATA_LANE2_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя паласы 2 ад XCVR |
| DATA_LANE1_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя паласы 1 ад XCVR |
| SCL_I | Увод | 1 | Паслядоўны тактавы ўваход I2C для DDC |
| HPD_I | Увод | 1 | Гарачае падключэнне выяўляе ўваходны сігнал. Крыніца падлучана да паглынальніка, сігнал HPD павінен быць высокім. |
| ПДР_І | Увод | 1 | Паслядоўны ўвод дадзеных I2C для DDC |
| EDID_CLK_I | Увод | 1 | Сістэмны гадзіннік для модуля I2C |
| BIT_SLIP_LANE3_O | Выхад | 1 | Сігнал бітавага слізгацення на паласу 3 трансівера |
| BIT_SLIP_LANE2_O | Выхад | 1 | Сігнал бітавага слізгацення на паласу 2 трансівера |
| BIT_SLIP_LANE1_O | Выхад | 1 | Сігнал бітавага слізгацення на паласу 1 трансівера |
| VIDEO_DATA_VALID_O | Выхад | 1 | Правільны выхад відэададзеных |
| AUDIO_DATA_VALID_O | Выхад | 1 | Правільны выхад аўдыядадзеных |
| H_SYNC_O | Выхад | 1 | Імпульс гарызантальнай сінхранізацыі |
| V_SYNC_O | Выхад | 1 | Актыўны імпульс вертыкальнай сінхранізацыі |
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| Y_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя "Y". |
| Cb_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя “Cb”. |
| Cr_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя дадзеныя «Cr». |
| ПДР_О | Выхад | 1 | Паслядоўны выхад дадзеных I2C для DDC |
| HPD_O | Выхад | 1 | Гарачае падключэнне выяўляе выхадны сігнал |
| ACR_CTS_O | Выхад | 20 | Час цыкла рэгенерацыі аўдыёгадзінamp значэнне |
| ACR_N_O | Выхад | 20 | Параметр значэння рэгенерацыі гукавога сігналу (N). |
| ACR_VALID_O | Выхад | 1 | Дапушчальны сігнал рэгенерацыі аўдыёгадзін |
| АЎДЫЁ_СAMPLE_CH1_O | Выхад | 24 | Аўдыё 1 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH2_O | Выхад | 24 | Аўдыё 2 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH3_O | Выхад | 24 | Аўдыё 3 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH4_O | Выхад | 24 | Аўдыё 4 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH5_O | Выхад | 24 | Аўдыё 5 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH6_O | Выхад | 24 | Аўдыё 6 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH7_O | Выхад | 24 | Аўдыё 7 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH8_O | Выхад | 24 | Аўдыё 8 каналаampданыя |
У наступнай табліцы пералічаны ўваходныя і выходныя парты HDMI RX IP для ўласнага інтэрфейсу, калі фармат колеру YUV422.
Табліца 4-6. Увод і вывад для ўласнага інтэрфейсу
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду |
| LANE3_RX_CLK_I | Увод | 1 | Паралельны гадзіннік для канала Lane 3 ад XCVR |
| LANE2_RX_CLK_I | Увод | 1 | Паралельны гадзіннік для канала Lane 2 ад XCVR |
| LANE1_RX_CLK_I | Увод | 1 | Паралельны гадзіннік для канала Lane 1 ад XCVR |
| EDID_RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду edid |
| LANE3_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных паласы 3 |
| LANE2_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных паласы 2 |
| LANE1_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных паласы 1 |
| DATA_LANE3_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя паласы 3 ад XCVR |
| DATA_LANE2_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя паласы 2 ад XCVR |
| DATA_LANE1_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя паласы 1 ад XCVR |
| SCL_I | Увод | 1 | Паслядоўны тактавы ўваход I2C для DDC |
| HPD_I | Увод | 1 | Гарачае падключэнне выяўляе ўваходны сігнал. Крыніца падлучана да паглынальніка, сігнал HPD павінен быць высокім. |
| ПДР_І | Увод | 1 | Паслядоўны ўвод дадзеных I2C для DDC |
| EDID_CLK_I | Увод | 1 | Сістэмны гадзіннік для модуля I2C |
| BIT_SLIP_LANE3_O | Выхад | 1 | Сігнал бітавага слізгацення на паласу 3 трансівера |
| BIT_SLIP_LANE2_O | Выхад | 1 | Сігнал бітавага слізгацення на паласу 2 трансівера |
| BIT_SLIP_LANE1_O | Выхад | 1 | Сігнал бітавага слізгацення на паласу 1 трансівера |
| VIDEO_DATA_VALID_O | Выхад | 1 | Правільны выхад відэададзеных |
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| AUDIO_DATA_VALID_O | Выхад | 1 | Правільны выхад аўдыядадзеных |
| H_SYNC_O | Выхад | 1 | Імпульс гарызантальнай сінхранізацыі |
| V_SYNC_O | Выхад | 1 | Актыўны імпульс вертыкальнай сінхранізацыі |
| Y_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя "Y". |
| C_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя "C". |
| ПДР_О | Выхад | 1 | Паслядоўны выхад дадзеных I2C для DDC |
| HPD_O | Выхад | 1 | Гарачае падключэнне выяўляе выхадны сігнал |
| ACR_CTS_O | Выхад | 20 | Час цыкла рэгенерацыі аўдыёгадзінamp значэнне |
| ACR_N_O | Выхад | 20 | Параметр значэння рэгенерацыі гукавога сігналу (N). |
| ACR_VALID_O | Выхад | 1 | Дапушчальны сігнал рэгенерацыі аўдыёгадзін |
| АЎДЫЁ_СAMPLE_CH1_O | Выхад | 24 | Аўдыё 1 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH2_O | Выхад | 24 | Аўдыё 2 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH3_O | Выхад | 24 | Аўдыё 3 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH4_O | Выхад | 24 | Аўдыё 4 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH5_O | Выхад | 24 | Аўдыё 5 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH6_O | Выхад | 24 | Аўдыё 6 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH7_O | Выхад | 24 | Аўдыё 7 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH8_O | Выхад | 24 | Аўдыё 8 каналаampданыя |
У наступнай табліцы пералічаны ўваходныя і выходныя парты HDMI RX IP для ўласнага інтэрфейсу, калі SCRAMBLER уключаны.
Табліца 4-7. Увод і вывад для ўласнага інтэрфейсу
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду |
| R_RX_CLK_I | Увод | 1 | Паралельны такт для канала "R" ад XCVR |
| G_RX_CLK_I | Увод | 1 | Паралельны такт для канала "G" ад XCVR |
| B_RX_CLK_I | Увод | 1 | Паралельны такт для канала «B» ад XCVR |
| EDID_RESET_N_I | Увод | 1 | Актыўны нізкі асінхронны сігнал скіду edid |
| HDMI_CABLE_CLK_I | Увод | 1 | Кабельныя гадзіны ад крыніцы HDMI |
| R_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных "R" канала |
| G_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных канала "G". |
| B_RX_VALID_I | Увод | 1 | Сапраўдны сігнал ад XCVR для паралельных даных па канале «B». |
| DATA_R_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя "R" канала ад XCVR |
| DATA_G_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя "G" канала ад XCVR |
| DATA_B_I | Увод | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ 10 біт | Атрыманы паралельныя даныя "B" канала ад XCVR |
| SCL_I | Увод | 1 | Паслядоўны тактавы ўваход I2C для DDC |
| HPD_I | Увод | 1 | Гарачае падключэнне выяўляе ўваходны сігнал. Крыніца падключаецца да ракавіны, і сігнал HPD павінен быць высокім. |
| ПДР_І | Увод | 1 | Паслядоўны ўвод дадзеных I2C для DDC |
| EDID_CLK_I | Увод | 1 | Сістэмны гадзіннік для модуля I2C |
| BIT_SLIP_R_O | Выхад | 1 | Сігнал бітавага слізгацення ў канал “R” трансівера |
| BIT_SLIP_G_O | Выхад | 1 | Сігнал слізгацення ў канале "G" трансівера |
| Назва порта | Напрамак | Шырыня (біт) | Апісанне |
| BIT_SLIP_B_O | Выхад | 1 | Сігнал бітавага слізгацення ў канал «B» трансівера |
| VIDEO_DATA_VALID_O | Выхад | 1 | Правільны выхад відэададзеных |
| AUDIO_DATA_VALID_O | Выхад1 | 1 | Правільны выхад аўдыядадзеных |
| H_SYNC_O | Выхад | 1 | Імпульс гарызантальнай сінхранізацыі |
| V_SYNC_O | Выхад | 1 | Актыўны імпульс вертыкальнай сінхранізацыі |
| DATA_ RATE_O | Выхад | 16 | Хуткасць перадачы дадзеных Rx. Ніжэй прыведзены значэнні хуткасці перадачы дадзеных:
|
| R_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя "R". |
| G_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя дадзеныя "G". |
| B_O | Выхад | КОЛЬКАСЦЬ ПІКСЕЛЕЙ ✕ Глыбіня колеру ў бітах | Расшыфраваныя даныя «B». |
| ПДР_О | Выхад | 1 | Паслядоўны выхад дадзеных I2C для DDC |
| HPD_O | Выхад | 1 | Гарачае падключэнне выяўляе выхадны сігнал |
| ACR_CTS_O | Выхад | 20 | Час цыкла рэгенерацыі аўдыёгадзінamp значэнне |
| ACR_N_O | Выхад | 20 | Параметр значэння рэгенерацыі гукавога сігналу (N). |
| ACR_VALID_O | Выхад | 1 | Дапушчальны сігнал рэгенерацыі аўдыёгадзін |
| АЎДЫЁ_СAMPLE_CH1_O | Выхад | 24 | Аўдыё 1 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH2_O | Выхад | 24 | Аўдыё 2 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH3_O | Выхад | 24 | Аўдыё 3 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH4_O | Выхад | 24 | Аўдыё 4 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH5_O | Выхад | 24 | Аўдыё 5 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH6_O | Выхад | 24 | Аўдыё 6 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH7_O | Выхад | 24 | Аўдыё 7 каналаampданыя |
| АЎДЫЁ_СAMPLE_CH8_O | Выхад | 24 | Аўдыё 8 каналаampданыя |
Мадэляванне Testbench (задайце пытанне)
Testbench прадастаўляецца для праверкі функцыянальнасці ядра HDMI RX. Testbench працуе толькі ва ўласным інтэрфейсе, калі колькасць пікселяў роўная адзінцы.
Каб змадэляваць ядро з дапамогай тэставага стэнда, выканайце наступныя дзеянні:
- У акне Design Flow разгарніце Create Design.
- Пстрыкніце правай кнопкай мышы Create SmartDesign Testbench, а затым націсніце Run, як паказана на наступным малюнку.
Малюнак 5-1. Стварэнне SmartDesign Testbench
- Увядзіце імя для тэставага стенда SmartDesign і націсніце OK.
Малюнак 5-2. Найменне SmartDesign Testbench
Тэставы стэнд SmartDesign ствараецца, і справа ад панэлі Design Flow з'яўляецца палатно. - Перайдзіце да Libero® SoC Catalog, абярыце View > Windows > IP-каталог, а затым разгарніце Рашэнні-Відэа. Двойчы пстрыкніце HDMI RX IP (v5.4.0), а затым націсніце OK.
- Выберыце ўсе парты, пстрыкніце правай кнопкай мышы і выберыце «Павысіць да верхняга ўзроўню».
- На панэлі інструментаў SmartDesign націсніце «Стварыць кампанент».
- На ўкладцы Stimulus Hierarchy пстрыкніце правай кнопкай мышы HDMI_RX_TB testbench file, а затым пстрыкніце «Імітацыя папярэдняга сінтэзатара» > «Адкрыць інтэрактыўна».
Інструмент ModelSim® адкрываецца разам з тэставым стэндам, як паказана на наступным малюнку.
Малюнак 5-3. Інструмент ModelSim з выпрабавальным стэндам HDMI RX File
Важна: Іf мадэляванне перапынена з-за абмежавання часу выканання, указанага ў DO file, выкарыстоўвайце каманду run -all, каб завяршыць мадэляванне.
Ліцэнзія (задаць пытанне)
HDMI RX IP прадастаўляецца з двума наступнымі варыянтамі ліцэнзіі:
- Зашыфравана: для ядра прадастаўляецца поўны зашыфраваны код RTL. Ён даступны бясплатна з любой ліцэнзіяй Libero, што дазваляе стварыць асобнік ядра з дапамогай SmartDesign. Вы можаце выканаць мадэляванне, сінтэз, макет і запраграмаваць крэмній FPGA з дапамогай дызайнерскага пакета Libero.
- RTL: Поўны зыходны код RTL заблакіраваны ліцэнзіяй, якую трэба набыць асобна.
Вынікі мадэлявання (задайце пытанне)
Наступная дыяграма часу для HDMI RX IP паказвае відэададзеныя і перыяды кантрольных дадзеных.
Малюнак 6-1. Даныя відэа
Наступная дыяграма паказвае выхады hsync і vsync для адпаведных уваходных даных кіравання.
Малюнак 6-2. Сігналы гарызантальнай і вертыкальнай сінхранізацыі
На наступным дыяграме паказана частка EDID.
Малюнак 6-3. Сігналы EDID
Выкарыстанне рэсурсаў (задайце пытанне)
HDMI RX IP рэалізаваны ў PolarFire® FPGA (пакет MPF300T – 1FCG1152I). У наступнай табліцы пералічаны рэсурсы, якія выкарыстоўваюцца, калі колькасць пікселяў = 1 піксель.
Табліца 7-1. Выкарыстанне рэсурсаў для рэжыму 1 піксель
| Фармат колеру | Глыбіня колеру | СКРАМБЛЕР | Тканіна 4LUT | Тканіна DFF | Інтэрфейс 4LUT | Інтэрфейс DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Адключыць | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Адключыць | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Адключыць | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Адключыць | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Адключыць | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Адключыць | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Адключыць | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Адключыць | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Адключыць | 1585 | 1327 | 492 | 492 | 14 | 9 |
У наступнай табліцы пералічаны рэсурсы, якія выкарыстоўваюцца, калі колькасць пікселяў = 4 пікселя.
Табліца 7-2. Выкарыстанне рэсурсаў для рэжыму 4 піксель
| Фармат колеру | Глыбіня колеру | СКРАМБЛЕР | Тканіна 4LUT | Тканіна DFF | Інтэрфейс 4LUT | Інтэрфейс DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Адключыць | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Адключыць | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Адключыць | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Уключыць | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Уключыць | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Уключыць | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Адключыць | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Адключыць | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Адключыць | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Адключыць | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
У наступнай табліцы пералічаны рэсурсы, якія выкарыстоўваюцца, калі колькасць пікселяў = 4 пікселя і ўключаны SCRAMBLER.
Табліца 7-3. Выкарыстанне рэсурсаў для рэжыму 4 пікселя і SCRAMBLER уключана
| Фармат колеру | Глыбіня колеру | СКРАМБЛЕР | Тканіна 4LUT | Тканіна DFF | Інтэрфейс 4LUT | Інтэрфейс DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Уключыць | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Уключыць | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Уключыць | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Сістэмная інтэграцыя (задайце пытанне)
У гэтым раздзеле паказана, як інтэграваць IP у дызайн Libero.
У наступнай табліцы пералічаны канфігурацыі PF XCVR, PF TX PLL і PF CCC, неабходныя для розных раздзяленняў і разраднасці.
Табліца 8-1. Канфігурацыі PF XCVR, PF TX PLL і PF CCC
| дазвол | Шырыня біта | Канфігурацыя PF XCVR | CDR REF ГАДЗІННІКІ | Канфігурацыя PF CCC | |||
| Хуткасць перадачы дадзеных RX | RX CDR Ref Тактавая частата | Шырыня тканіны RX PCS | Уваходная частата | Выхадная частата | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sampдызайн 1: Пры канфігурацыі ў рэжыме Глыбіня колеру = 8 біт і Колькасць пікселяў = 1 піксель, паказана на наступным малюнку.
Малюнак 8-1. HDMI RX Sampдызайн 1
Напрыкладampу 8-бітных канфігурацыях часткай канструкцыі з'яўляюцца наступныя кампаненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроены для поўнадуплекснага рэжыму TX і RX. Хуткасць перадачы дадзеных RX 1485 Мбіт/с у рэжыме PMA з шырынёй даных, настроенай як 10 біт для 1 рэжыму PXL і эталоннай частатой CDR 148.5 МГц. Хуткасць перадачы дадзеных 1485 Мбіт/с у рэжыме PMA з шырынёй даных, настроенай на 10 біт з каэфіцыентам дзялення тактавага сігналу 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK і LANE3_CDR_REF_CLK кіруюцца ад PF_XCVR_REF_CLK з дапамогай штыфтоў калодкі AE27, AE28.
- Вывад EDID CLK_I павінен працаваць з тактавай частатой 150 МГц з CCC.
- R_RX_CLK_I, G_RX_CLK_I і B_RX_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна.
- R_RX_VALID_I, G_RX_VALID_I і B_RX_VALID_I кіруюцца адпаведна LANE3_RX_VAL, LANE2_RX_VAL і LANE1_RX_VAL.
- DATA_R_I, DATA_G_I і DATA_B_I кіруюцца LANE3_RX_DATA, LANE2_RX_DATA і LANE1_RX_DATA адпаведна.
HDMI RX Sampдызайн 2: Пры канфігурацыі ў рэжыме Глыбіня колеру = 8 біт і Колькасць пікселяў = 4 піксель, паказана на наступным малюнку.
Малюнак 8-2. HDMI RX Sampдызайн 2
Напрыкладampу 8-бітных канфігурацыях часткай канструкцыі з'яўляюцца наступныя кампаненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроены для поўнадуплекснага рэжыму TX і RX. Хуткасць перадачы дадзеных RX 1485 Мбіт/с у рэжыме PMA з шырынёй даных, настроенай як 40 біт для 4 рэжыму PXL і эталоннай частатой CDR 148.5 МГц. Хуткасць перадачы дадзеных 1485 Мбіт/с у рэжыме PMA з шырынёй даных, настроенай на 40 біт з каэфіцыентам дзялення тактавага сігналу 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK і LANE3_CDR_REF_CLK кіруюцца ад PF_XCVR_REF_CLK з дапамогай штыфтоў калодкі AE27, AE28.
- Вывад EDID CLK_I павінен працаваць з тактавай частатой 150 МГц з CCC.
- R_RX_CLK_I, G_RX_CLK_I і B_RX_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна.
- R_RX_VALID_I, G_RX_VALID_I і B_RX_VALID_I кіруюцца адпаведна LANE3_RX_VAL, LANE2_RX_VAL і LANE1_RX_VAL.
- DATA_R_I, DATA_G_I і DATA_B_I кіруюцца LANE3_RX_DATA, LANE2_RX_DATA і LANE1_RX_DATA адпаведна.
HDMI RX Sampдызайн 3: Пры канфігурацыі ў рэжыме Глыбіня колеру = 8 біт і Колькасць пікселяў = 4 пікселя і SCRAMBLER = Уключаны, паказана на наступным малюнку.
Малюнак 8-3. HDMI RX Sampдызайн 3
Напрыкладampу 8-бітных канфігурацыях часткай канструкцыі з'яўляюцца наступныя кампаненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроены на незалежны рэжым перадачы і прыёму. Хуткасць перадачы дадзеных RX 5940 Мбіт/с у рэжыме PMA з шырынёй даных, настроенай на 40 біт для рэжыму 4 PXL і эталоннай частатой CDR 148.5 МГц. Хуткасць перадачы дадзеных 5940 Мбіт/с у рэжыме PMA з шырынёй даных, настроенай на 40 біт з каэфіцыентам дзялення тактавага сігналу 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK і LANE3_CDR_REF_CLK кіруюцца ад PF_XCVR_REF_CLK з дапамогай штыфтоў калодкі AF29, AF30.
- Вывад EDID CLK_I павінен працаваць з тактавай частатой 150 МГц з CCC.
- R_RX_CLK_I, G_RX_CLK_I і B_RX_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна.
- R_RX_VALID_I, G_RX_VALID_I і B_RX_VALID_I кіруюцца адпаведна LANE3_RX_VAL, LANE2_RX_VAL і LANE1_RX_VAL.
- DATA_R_I, DATA_G_I і DATA_B_I кіруюцца LANE3_RX_DATA, LANE2_RX_DATA і LANE1_RX_DATA адпаведна.
HDMI RX Sampдызайн 4: Пры канфігурацыі ў рэжыме Глыбіня колеру = 12 біт і Колькасць пікселяў = 4 пікселя і SCRAMBLER = Уключаны, паказана на наступным малюнку.
Малюнак 8-4. HDMI RX Sampдызайн 4
Напрыкладampу 12-бітных канфігурацыях часткай канструкцыі з'яўляюцца наступныя кампаненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроены для рэжыму толькі RX. Хуткасць перадачы дадзеных RX складае 4455 Мбіт/с у рэжыме PMA, шырыня даных настроена як 40 біт для рэжыму 4 PXL і эталоннай частатой CDR 148.5 МГц.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK і LANE3_CDR_REF_CLK кіруюцца ад PF_XCVR_REF_CLK з дапамогай штыфтоў калодкі AF29, AF30.
- Вывад EDID CLK_I павінен працаваць з тактавай частатой 150 МГц з CCC.
- R_RX_CLK_I, G_RX_CLK_I і B_RX_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна.
- R_RX_VALID_I, G_RX_VALID_I і B_RX_VALID_I кіруюцца адпаведна LANE3_RX_VAL, LANE2_RX_VAL і LANE1_RX_VAL.
- DATA_R_I, DATA_G_I і DATA_B_I кіруюцца LANE3_RX_DATA, LANE2_RX_DATA і LANE1_RX_DATA адпаведна.
- Модуль PF_CCC_C0 генеруе тактавы сігнал з назвай OUT0_FABCLK_0 з частатой 74.25 МГц, атрыманы з уваходнага тактавага сігналу 111.375 МГц, які кіруецца LANE1_RX_CLK_R.
HDMI RX Sampдызайн 5: Пры канфігурацыі ў рэжыме Глыбіня колеру = 8 біт, Колькасць пікселяў = 4 пікселя і SCRAMBLER = Уключаны паказаны на наступным малюнку. Гэтая канструкцыя з'яўляецца дынамічнай хуткасцю перадачы дадзеных з DRI.
Малюнак 8-5. HDMI RX Sampдызайн 5
Напрыкладampу 8-бітных канфігурацыях часткай канструкцыі з'яўляюцца наступныя кампаненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроены для рэжыму "Толькі RX" з уключаным інтэрфейсам дынамічнай рэканфігурацыі. Хуткасць перадачы дадзеных RX 5940 Мбіт/с у рэжыме PMA з шырынёй даных, настроенай на 40 біт для рэжыму 4 PXL і эталоннай частатой CDR 148.5 МГц.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK і LANE3_CDR_REF_CLK кіруюцца ад PF_XCVR_REF_CLK з дапамогай штыфтоў калодкі AF29, AF30.
- Вывад EDID CLK_I павінен працаваць з тактавай частатой 150 МГц з CCC.
- R_RX_CLK_I, G_RX_CLK_I і B_RX_CLK_I кіруюцца LANE3_TX_CLK_R, LANE2_TX_CLK_R і LANE1_TX_CLK_R адпаведна.
- R_RX_VALID_I, G_RX_VALID_I і B_RX_VALID_I кіруюцца адпаведна LANE3_RX_VAL, LANE2_RX_VAL і LANE1_RX_VAL.
- DATA_R_I, DATA_G_I і DATA_B_I кіруюцца LANE3_RX_DATA, LANE2_RX_DATA і LANE1_RX_DATA адпаведна.
Гісторыя версій (задайце пытанне)
Гісторыя версій апісвае змены, якія былі ўнесены ў дакумент. Змены пералічаны па версіях, пачынаючы з самай актуальнай публікацыі.
Табліца 9-1. Гісторыя версій
| Рэвізія | Дата | Апісанне |
| D | 02/2025 | Ніжэй прыводзіцца спіс змяненняў, унесеных у рэвізію C дакумента:
|
| C | 02/2023 | Ніжэй прыводзіцца спіс змяненняў, унесеных у рэвізію C дакумента:
|
| B | 09/2022 | Ніжэй прыводзіцца спіс змяненняў, унесеных у рэдакцыю B дакумента:
|
| A | 04/2022 | Ніжэй прыведзены спіс змяненняў у версіі А дакумента:
|
| 2.0 | — | Ніжэй прыводзіцца кароткі выклад змяненняў, зробленых у гэтай рэдакцыі.
|
| 1.0 | 08/2021 | Першапачатковая рэдакцыя. |
Падтрымка Microchip FPGA
Група прадуктаў Microchip FPGA забяспечвае сваю прадукцыю рознымі службамі падтрымкі, уключаючы службу падтрымкі кліентаў, цэнтр тэхнічнай падтрымкі кліентаў, webсайт і офісы продажаў па ўсім свеце. Кліентам прапануецца наведаць інтэрнэт-рэсурсы Microchip перад тым, як звяртацца ў службу падтрымкі, бо вельмі верагодна, што на іх запыты ўжо дадзены адказы. Звярніцеся ў цэнтр тэхнічнай падтрымкі праз webсайт на www.microchip.com/support. Укажыце нумар дэталі прылады FPGA, абярыце адпаведную катэгорыю корпуса і загрузіце дызайн files пры стварэнні тэхпадтрымкі. Звярніцеся ў службу падтрымкі для атрымання нетэхнічнай падтрымкі прадукту, напрыклад, цэнаўтварэння прадукту, абнаўлення прадукту, абнаўлення інфармацыі, стану заказу і аўтарызацыі.
- З Паўночнай Амерыкі тэлефануйце па нумары 800.262.1060
- З астатняга свету тэлефануйце па нумары 650.318.4460
- Факс, з любой кропкі свету, 650.318.8044
Інфармацыя пра мікрачып
Таварныя знакі
Назва і лагатып «Microchip», лагатып «M» і іншыя назвы, лагатыпы і брэнды з'яўляюцца зарэгістраванымі і незарэгістраванымі гандлёвымі маркамі Microchip Technology Incorporated або яе філіялаў і/або даччыных кампаній у Злучаных Штатах і/або іншых краінах («Таварныя знакі Microchip»). Інфармацыю аб таварных знаках Microchip можна знайсці па адрасе https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Юрыдычная інфармацыя
Гэтую публікацыю і змешчаную ў ёй інфармацыю можна выкарыстоўваць толькі з прадуктамі Microchip, у тым ліку для распрацоўкі, тэсціравання і інтэграцыі прадуктаў Microchip з вашым дадаткам. Выкарыстанне гэтай інфармацыі любым іншым спосабам парушае гэтыя ўмовы. Інфармацыя аб праграмах прылады прадастаўляецца толькі для вашага зручнасці і можа быць заменена абнаўленнямі. Вы нясеце адказнасць за тое, каб ваша заяўка адпавядала вашым патрабаванням. Каб атрымаць дадатковую падтрымку, звярніцеся ў мясцовы офіс продажаў Microchip або па адрасе www.microchip.com/en-us/support/design-help/client-support-services.
ГЭТАЯ ІНФАРМАЦЫЯ ПРАДСТАЎЛЯЕЦЦА MICROCHIP «ЯК ЁСЦЬ». MICROCHIP НЕ РОБІЦЬ НІЯКІХ ЗАЯЎ І НІЯКІХ ГАРАНТЫЙ ЯВНЫХ АБО РАЗУМЕВАННЫХ, ПІСЬМОВЫХ АБО ВУСНЫХ, СТАТУТНЫХ ЦІ ІНШЫХ, ЗВЯЗАНЫХ ДА ІНФАРМАЦЫІ, ВКЛЮЧАЮЧЫ, АЛЕ НЕ АБМЕЖУЮЧЫСЯ ЛЮБЫЯ РАЗУМЕВАНЫЯ ГАРАНТЫІ НЕПАРУШЭННЯ, КАМЕРТНАЯ ПРЫДАТНАСЦЬ І ПРЫДАТНАСЦЬ ДЛЯ ПЭЙНАЙ МЭТЫ АБО ГАРАНТЫІ, ЗВЯЗАНЫЯ ДА ЯГО СТАНУ, ЯКАСЦІ АБО ЭФФЕКЦЫЙНАСЦІ.
КАМПАНІЯ MICROCHIP НІ У КІМ РАБОТЫ НЕ НЯСЕ АДКАЗНАСЦІ ЗА ЛЮБЫЯ УСКОСНЫЯ, СПЕЦЫЯЛЬНЫЯ, ШТРАФНЫЯ, ВЫПАДКОВЫЯ АБО АСКОПНЫЯ СТРАТЫ, ШКОДУ, КОШТ АБО ВЫТРАТЫ ЛЮБЫХ РОДАЎ, ЗВЯЗАНЫЯ З ІНФАРМАЦЫЯЙ АБО ЯЕ ВЫКАРЫСТАННЕМ, ЯК БЫ НЕ БЫЛО ВЫЧЫНАНА, НАВАТ КАЛІ MICROCHIP ПАВЕДАМЛЕНЫ ПРА МАГЧЫМАСЦЬ АБО ШКОДЫ ПРАДБАЧУЕМЫЯ. У ПОЎНАЙ МЕРЫ, ДАЗВОЛЕНАЙ ЗАКОНАМ, ПОЎНАЯ АДКАЗНАСЦЬ MICROCHIP ПА ЎСІХ ПРАТЫЗАХ, ЯКІМ СПОСАБАМ ЗВЯЗАНЫХ З ІНФАРМАЦЫЯЙ АБО ЯЕ ВЫКАРЫСТАННЕМ, НЕ БУДЗЕ ПЕРАВЫШАЦЬ СУМУ ГАНАРАТУ, КАЛІ ЁСЦЬ ЁСЦЬ, ЯКУЮ ВЫ ЗАПЛАЦІЛІ НЕПАМОГУЧНА MICROCHIP ЗА ІНФАРМАЦЫЮ.
Выкарыстанне прылад Microchip у праграмах жыццезабеспячэння і/або забеспячэння бяспекі ажыццяўляецца цалкам на рызыку пакупніка, і пакупнік згаджаецца абараняць, кампенсаваць страты і абараняць Microchip ад любых пашкоджанняў, прэтэнзій, пазоваў або выдаткаў, якія вынікаюць з такога выкарыстання. Ніякія ліцэнзіі не перадаюцца, няяўна ці іншым чынам, у рамках правоў на інтэлектуальную ўласнасць Microchip, калі не пазначана іншае.
Функцыя абароны кода прылад Microchip
Звярніце ўвагу на наступныя дэталі функцыі абароны кода на прадуктах Microchip:
- Прадукты Microchip адпавядаюць спецыфікацыям, якія змяшчаюцца ў іх спецыфікацыі Microchip.
- Кампанія Microchip лічыць, што яе сямейства прадуктаў бяспечна пры выкарыстанні па прызначэнні, у межах працоўных спецыфікацый і ў звычайных умовах.
- Microchip шануе свае правы на інтэлектуальную ўласнасць і актыўна абараняе іх. Спробы парушыць функцыі абароны кода прадуктаў Microchip строга забароненыя і могуць парушаць Закон аб аўтарскім праве ў лічбавае тысячагоддзе.
- Ні Microchip, ні любы іншы вытворца паўправаднікоў не можа гарантаваць бяспеку свайго кода. Абарона кода не азначае, што мы гарантуем, што прадукт «незломны». Абарона кода пастаянна развіваецца. Microchip імкнецца пастаянна паляпшаць функцыі абароны кода нашай прадукцыі.
© 2025 Microchip Technology Inc. і яе даччыныя кампаніі
FAQ
- Пытанне: Як абнавіць IP-ядро HDMI RX?
A: Ядро IP можна абнавіць з дапамогай праграмнага забеспячэння Libero SoC або загрузіць уручную з каталога. Пасля ўстаноўкі ў IP-каталог праграмнага забеспячэння Libero SoC яго можна наладзіць, згенераваць і стварыць у SmartDesign для ўключэння ў праект.
Дакументы / Рэсурсы
 |
Мультымедыйны інтэрфейс HDMI MICROCHIP PolarFire FPGA высокай выразнасці [pdfКіраўніцтва карыстальніка PolarFire FPGA, PolarFire FPGA High Definition Multimedia Interface HDMI Receiver, High Definition Multimedia Interface HDMI Receiver, Multimedia Interface HDMI Receiver, Interface HDMI Receiver, HDMI Receiver |
