MICROCHIP PolarFire FPGA Высокоточный мультимедийный интерфейс HDMI-приемник
Введение (задать вопрос)
Приемник IP-адреса интерфейса High-Definition Multimedia Interface (HDMI) компании Microchip поддерживает прием видеоданных и аудиопакетов, описанных в спецификации стандарта HDMI. HDMI RX IP специально разработан для устройств PolarFire® FPGA и PolarFire System on Chip (SoC) FPGA, поддерживающих HDMI 2.0 для разрешений до 1920 × 1080 при 60 Гц в однопиксельном режиме и до 3840 × 2160 при 60 Гц в четырехпиксельном режиме. RX IP поддерживает функцию Hot Plug Detect (HPD) для мониторинга включения или выключения питания, а также событий отключения или подключения для индикации связи между источником HDMI и приемником HDMI.
Источник HDMI использует канал Display Data (DDC) для чтения расширенных данных идентификации дисплея (EDID) приемника для обнаружения конфигурации и/или возможностей приемника. HDMI RX IP имеет предварительно запрограммированный EDID, который источник HDMI может считывать через стандартный канал I2C. Приемопередатчики устройств PolarFire FPGA и PolarFire SoC FPGA используются вместе с RX IP для десериализации последовательных данных в 10-битные данные. Каналы данных в HDMI могут иметь значительный перекос между собой. HDMI RX IP устраняет перекос между каналами данных с помощью First-In First-Out (FIFO). Этот IP преобразует данные Transition Minimized Differential Signaling (TMDS), полученные от источника HDMI через приемопередатчик, в 24-битные пиксельные данные RGB, 24-битные аудиоданные и сигналы управления. Четыре стандартных токена управления, указанных в протоколе HDMI, используются для выравнивания фаз данных во время десериализации.
Краткое содержание
В следующей таблице приведены сводные характеристики HDMI RX IP.
Таблица 1. Характеристики HDMI RX IP
| Базовая версия | Данное руководство пользователя поддерживает HDMI RX IP v5.4. |
| Поддерживаемые семейства устройств |
|
| Поддерживаемый поток инструментов | Требуется Libero® SoC v12.0 или более поздние версии. |
| Поддерживаемые интерфейсы | Интерфейсы, поддерживаемые HDMI RX IP:
|
| Лицензирование | HDMI RX IP предоставляется со следующими двумя вариантами лицензии:
|
Функции
HDMI RX IP имеет следующие особенности:
- Совместимо с HDMI 2.0
- Поддерживает глубину цвета 8, 10, 12 и 16 бит
- Поддерживает такие цветовые форматы, как RGB, YUV 4:2:2 и YUV 4:4:4
- Поддерживает один или четыре пикселя на входной такт
- Поддерживает разрешения до 1920 ✕ 1080 при 60 Гц в режиме One Pixel и до 3840 ✕ 2160 при 60 Гц в режиме Four Pixel.
- Обнаруживает горячее подключение
- Поддерживает схему декодирования – TMDS
- Поддерживает вход DVI
- Поддерживает канал данных дисплея (DDC) и расширенный канал данных дисплея (E-DDC)
- Поддерживает собственный и потоковый видеоинтерфейс AXI4 для передачи видеоданных
- Поддерживает собственный и потоковый аудиоинтерфейс AXI4 для передачи аудиоданных
Неподдерживаемые функции
Ниже перечислены неподдерживаемые функции HDMI RX IP:
- Формат цвета 4:2:0 не поддерживается.
- Расширенный динамический диапазон (HDR) и защита широкополосного цифрового контента (HDCP) не поддерживаются.
- Переменная частота обновления (VRR) и автоматический режим низкой задержки (ALLM) не поддерживаются.
- Параметры горизонтальной синхронизации, не делящиеся на четыре в режиме Four Pixel, не поддерживаются.
Инструкция по установке
IP-ядро должно быть установлено в IP-каталоге программного обеспечения Libero® SoC автоматически с помощью функции обновления IP-каталога в программном обеспечении Libero SoC или загружено вручную из каталога. После установки IP-ядра в IP-каталоге программного обеспечения Libero SoC оно настраивается, генерируется и создается в Smart Design для включения в проект Libero.
Протестированные исходные устройства (Задать вопрос)
В следующей таблице перечислены протестированные исходные устройства.
Таблица 1-1. Протестированные источники устройств
| Устройства | Пиксельный режим | Протестированные резолюции | Глубина цвета (бит) | Цветовой режим | Аудио |
| Анализатор HDMI quantumdata™ M41h | 1 | 720P 30 кадров в секунду, 720P 60 кадров в секунду и 1080P 60 кадров в секунду | 8 | RGB, YUV444 и YUV422 | Да |
| 1080P 30 кадров в секунду | 8, 10, 12 и 16 | ||||
| 4 | 720P 30 кадров в секунду, 1080P 30 кадров в секунду и 4K 60 кадров в секунду | 8 | |||
| 1080P 60 кадров в секунду | 8, 12 и 16 | ||||
| 4К 30 кадров в секунду | 8, 10, 12 и 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 кадров в секунду | 8 | РГБ | Да |
| 4 | 1080P 60 кадров в секунду и 4K 30 кадров в секунду | ||||
| Делл Латитьюд 3420 | 1 | 1080P 60 кадров в секунду | 8 | РГБ | Да |
| 4 | 4K 30 кадров в секунду и 4K 60 кадров в секунду | ||||
| Тестер Astro VA-1844A HDMI® | 1 | 720P 30 кадров в секунду, 720P 60 кадров в секунду и 1080P 60 кадров в секунду | 8 | RGB, YUV444 и YUV422 | Да |
| 1080P 30 кадров в секунду | 8, 10, 12 и 16 | ||||
| 4 | 720P 30 кадров в секунду, 1080P 30 кадров в секунду и 4K 30 кадров в секунду | 8 | |||
| 1080P 30 кадров в секунду | 8, 12 и 16 | ||||
| Комплект NVIDIA® Jetson AGX Orin 32 ГБ H01 | 1 | 1080P 30 кадров в секунду | 8 | РГБ | Нет |
| 4 | 4К 60 кадров в секунду |
Конфигурация HDMI RX IP (задать вопрос)
В этом разделе представлен болееview интерфейса HDMI RX IP Configurator и его компонентов. HDMI RX IP Configurator предоставляет графический интерфейс для настройки ядра HDMI RX. Этот конфигуратор позволяет пользователю выбирать такие параметры, как Количество пикселей, Количество аудиоканалов, Видеоинтерфейс, Аудиоинтерфейс, SCRAMBLER, Глубина цвета, Формат цвета, Тестовый стенд и Лицензия. Интерфейс конфигуратора включает раскрывающиеся меню и опции для настройки параметров. Основные конфигурации описаны в Таблице 4-1. На следующем рисунке представлен подробный view интерфейса HDMI RX IP Configurator.
Рисунок 2-1. Конфигуратор IP-адреса HDMI RX
Интерфейс также включает кнопки «ОК» и «Отмена» для подтверждения или отмены конфигураций.
Аппаратная реализация (задать вопрос)
На следующих рисунках показан интерфейс HDMI RX IP с приемопередатчиком (XCVR).
Рисунок 3-1. Блок-схема HDMI RX
Рисунок 3-2. Подробная структурная схема приемника
HDMI RX состоит из трех разъемовtagэс:
- Фазовый выравниватель выравнивает параллельные данные относительно границ контрольных маркеров, используя проскальзывание битов приемопередатчика.
- Декодер TMDS преобразует 10-битные закодированные данные в 8-битные видеопиксельные данные, 4-битные аудиопакетные данные и 2-битные управляющие сигналы.
- Буферы FIFO устраняют перекос между тактами полос R, G и B.
Фазовый выравниватель (задать вопрос)
10-битные параллельные данные от XCVR не всегда выравниваются относительно границ слов, закодированных TMDS. Параллельные данные должны быть сдвинуты по битам и выровнены для декодирования данных. Фазовый выравниватель выравнивает входящие параллельные данные по границам слов с помощью функции проскальзывания бит в XCVR. XCVR в режиме Per-Monitor DPI Awareness (PMA) допускает функцию проскальзывания бит, при которой он корректирует выравнивание 10-битного десериализованного слова на 1 бит. Каждый раз после корректировки 10-битного слова на позицию проскальзывания бита оно сравнивается с любым из четырех контрольных токенов протокола HDMI для блокировки позиции в течение контрольного периода. 1-битное слово правильно выравнивается и считается действительным для следующего сtages. Каждый цветовой канал имеет свой собственный выравниватель фазы, декодер TMDS начинает декодирование только тогда, когда все выравниватели фазы заблокированы для коррекции границ слов.
Декодер TMDS (Задать вопрос)
Декодер TMDS декодирует 10-битные десериализованные данные с трансивера в 8-битные пиксельные данные во время видеопериода. HSYNC, VSYNC и PACKET HEADER генерируются во время контрольного периода из 10-битных данных синего канала. Данные аудиопакета декодируются в каналы R и G, каждый по четыре бита. Декодер TMDS каждого канала работает на своих собственных часах. Следовательно, он может иметь определенный перекос между каналами.
Расхождение каналов (задать вопрос)
Для устранения перекоса между каналами используется логика устранения перекоса на основе FIFO. Каждый канал получает действительный сигнал от блоков выравнивания фазы, чтобы указать, являются ли входящие 10-битные данные от выравнивателя фазы действительными. Если все каналы действительны (достигли выравнивания фазы), модуль FIFO начинает передавать данные через модуль FIFO, используя сигналы разрешения чтения и записи (непрерывная запись и считывание). Когда на любом из выходов FIFO обнаруживается токен управления, поток считывания приостанавливается, и генерируется сигнал обнаружения маркера, указывающий на поступление определенного маркера в видеопоток. Поток считывания возобновляется только тогда, когда этот маркер поступает на все три канала. В результате соответствующий перекос устраняется. Двухтактовые FIFO синхронизируют все три потока данных с синим тактовым генератором канала для устранения соответствующего перекоса. На следующем рисунке описывается метод устранения перекоса между каналами.
Рисунок 3-3. Устранение перекосов между каналами
DDC (Задать вопрос)
DDC — это канал связи, основанный на спецификации шины I2C. Источник использует команды I2C для считывания информации из E-EDID приемника с адресом подчиненного устройства. HDMI RX IP использует предопределенный EDID с несколькими разрешениями, поддерживает разрешения до 1920 ✕ 1080 при 60 Гц в режиме One Pixel и до 3840 ✕ 2160 при 60 Гц в режиме Four Pixel.
EDID представляет имя дисплея как Microchip HDMI display.
Параметры HDMI RX и сигналы интерфейса (задать вопрос)
В этом разделе рассматриваются параметры графического конфигуратора HDMI RX и сигналы ввода-вывода.
Параметры конфигурации (задать вопрос)
В следующей таблице перечислены параметры конфигурации HDMI RX IP.
Таблица 4-1. Параметры конфигурации
| Имя параметра | Описание |
| Формат цвета | Определяет цветовое пространство. Поддерживает следующие цветовые форматы:
|
| Глубина цвета | Указывает количество бит на компонент цвета. Поддерживает 8, 10, 12 и 16 бит на компонент. |
| Количество пикселей | Указывает количество пикселей на тактовый вход:
|
| СКРЕМБЛЕР | Поддержка разрешения 4К при 60 кадрах в секунду:
|
| Количество аудиоканалов | Поддерживает количество аудиоканалов:
|
| Видеоинтерфейс | Собственный поток и поток AXI |
| Аудио интерфейс | Собственный поток и поток AXI |
| Испытательный стенд | Позволяет выбрать среду тестового стенда. Поддерживает следующие параметры тестового стенда:
|
| Лицензия | Указывает тип лицензии. Предоставляет следующие два варианта лицензии:
|
Порты (задать вопрос)
В следующей таблице перечислены входные и выходные порты HDMI RX IP для собственного интерфейса при цветовом формате RGB.
Таблица 4-2. Ввод и вывод для собственного интерфейса
| Имя сигнала | Направление | Ширина (бит) | Описание |
| СБРОС_N_I | Вход | 1 | Асинхронный сигнал сброса с активным низким уровнем |
| R_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала «R» от XCVR |
| G_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала «G» от XCVR |
| B_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала «B» от XCVR |
| EDID_RESET_N_I | Вход | 1 | Асинхронный сигнал сброса edid с активным низким уровнем |
| R_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных канала «R» |
| G_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных канала «G» |
| B_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных канала «B» |
| Имя сигнала | Направление | Ширина (бит) | Описание |
| ДАННЫЕ_R_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные канала «R» от XCVR |
| ДАННЫЕ_G_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные канала «G» от XCVR |
| ДАННЫЕ_B_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные канала «B» от XCVR |
| SCL_I | Вход | 1 | Последовательный тактовый вход I2C для DDC |
| HPD_I | Вход | 1 | Входной сигнал обнаружения горячего подключения. Источник подключен к приемнику. Сигнал HPD должен быть высоким. |
| ПДД_И | Вход | 1 | Последовательный ввод данных I2C для DDC |
| EDID_CLK_I | Вход | 1 | Системные часы для модуля I2C |
| BIT_SLIP_R_O | Выход | 1 | Сигнал проскальзывания бита на канал «R» трансивера |
| BIT_SLIP_G_O | Выход | 1 | Сигнал проскальзывания бита на канал «G» трансивера |
| BIT_SLIP_B_O | Выход | 1 | Сигнал проскальзывания бита на канал «B» трансивера |
| ВИДЕОДАННЫЕ_ДЕЙСТВИТЕЛЬНЫ_O | Выход | 1 | Видеоданные действительны на выходе |
| AUDIO_DATA_VALID_O | Выход | 1 | Аудиоданные действительны на выходе |
| H_SYNC_O | Выход | 1 | Горизонтальный синхроимпульс |
| V_SYNC_O | Выход | 1 | Активный импульс вертикальной синхронизации |
| Р_О | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Расшифрованные данные «R» |
| ИДТИ | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Расшифрованные данные «G» |
| Б_О | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Раскодированные данные «B» |
| SDA_O | Выход | 1 | Последовательный вывод данных I2C для DDC |
| HPD_O | Выход | 1 | Выходной сигнал обнаружения горячего подключения |
| ACR_CTS_O | Выход | 20 | Время цикла регенерации аудиотактовamp ценить |
| ACR_N_O | Выход | 20 | Параметр значения регенерации аудиотактовой частоты (N) |
| ACR_VALID_O | Выход | 1 | Действительный сигнал регенерации аудиотактов |
| АУДИО_СAMPLE_CH1_O | Выход | 24 | Аудиоканал 1ampданные |
| АУДИО_СAMPLE_CH2_O | Выход | 24 | Аудиоканал 2ampданные |
| АУДИО_СAMPLE_CH3_O | Выход | 24 | Аудиоканал 3ampданные |
| АУДИО_СAMPLE_CH4_O | Выход | 24 | Аудиоканал 4ampданные |
| АУДИО_СAMPLE_CH5_O | Выход | 24 | Аудиоканал 5ampданные |
| АУДИО_СAMPLE_CH6_O | Выход | 24 | Аудиоканал 6ampданные |
| АУДИО_СAMPLE_CH7_O | Выход | 24 | Аудиоканал 7ampданные |
| АУДИО_СAMPLE_CH8_O | Выход | 24 | Аудиоканал 8ampданные |
| HDMI_DVI_MODE_O | Выход | 1 | Ниже приведены два режима:
|
В следующей таблице описаны входные и выходные порты HDMI RX IP для потокового видеоинтерфейса AXI4.
Таблица 4-3. Входные и выходные порты для потокового видеоинтерфейса AXI4
| Имя порта | Направление | Ширина (бит) | Описание |
| TDATA_O | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета ✕ 3 бита | Выходные видеоданные [R, G, B] |
| ТВАЛИД_О | Выход | 1 | Выходное видео действительно |
| Имя порта | Направление | Ширина (бит) | Описание |
| TLAST_O | Выход | 1 | Выходной сигнал конца кадра |
| TUSER_O | Выход | 3 |
|
| ТСТРБ_О | Выход | 3 | Выходной стробоскоп видеоданных |
| ТKEEP_O | Выход | 3 | Сохранение выходных видеоданных |
В следующей таблице описаны входные и выходные порты HDMI RX IP для потокового аудиоинтерфейса AXI4.
Таблица 4-4. Входные и выходные порты для потокового аудиоинтерфейса AXI4
| Имя порта | Направление | Ширина (бит) | Описание |
| AUDIO_TDATA_O | Выход | 24 | Выходные аудиоданные |
| AUDIO_TID_O | Выход | 3 | Выходной аудиоканал |
| AUDIO_TVALID_O | Выход | 1 | Выходной аудиосигнал с действительным значением |
В следующей таблице перечислены входные и выходные порты HDMI RX IP для собственного интерфейса при цветовом формате YUV444.
Таблица 4-5. Ввод и вывод для собственного интерфейса
| Имя порта | Направление | Ширина (бит) | Описание |
| СБРОС_N_I | Вход | 1 | Асинхронный сигнал сброса с активным низким уровнем |
| LANE3_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала Lane 3 от XCVR |
| LANE2_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала Lane 2 от XCVR |
| LANE1_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала Lane 1 от XCVR |
| EDID_RESET_N_I | Вход | 1 | Асинхронный сигнал сброса edid с активным низким уровнем |
| LANE3_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных полосы 3 |
| LANE2_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных полосы 2 |
| LANE1_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных полосы 1 |
| DATA_LANE3_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные по полосе 3 от XCVR |
| DATA_LANE2_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные по полосе 2 от XCVR |
| DATA_LANE1_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные по полосе 1 от XCVR |
| SCL_I | Вход | 1 | Последовательный тактовый вход I2C для DDC |
| HPD_I | Вход | 1 | Входной сигнал обнаружения горячего подключения. Источник подключен к приемнику. Сигнал HPD должен быть высоким. |
| ПДД_И | Вход | 1 | Последовательный ввод данных I2C для DDC |
| EDID_CLK_I | Вход | 1 | Системные часы для модуля I2C |
| BIT_SLIP_LANE3_O | Выход | 1 | Сигнал проскальзывания бита на дорожку 3 трансивера |
| BIT_SLIP_LANE2_O | Выход | 1 | Сигнал проскальзывания бита на дорожку 2 трансивера |
| BIT_SLIP_LANE1_O | Выход | 1 | Сигнал проскальзывания бита на дорожку 1 трансивера |
| ВИДЕОДАННЫЕ_ДЕЙСТВИТЕЛЬНЫ_O | Выход | 1 | Видеоданные действительны на выходе |
| AUDIO_DATA_VALID_O | Выход | 1 | Аудиоданные действительны на выходе |
| H_SYNC_O | Выход | 1 | Горизонтальный синхроимпульс |
| V_SYNC_O | Выход | 1 | Активный импульс вертикальной синхронизации |
| Имя порта | Направление | Ширина (бит) | Описание |
| Y_O | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Раскодированные данные «Y» |
| Cb_O | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Раскодированные данные «Cb» |
| Кр_О | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Расшифрованные данные «Cr» |
| SDA_O | Выход | 1 | Последовательный вывод данных I2C для DDC |
| HPD_O | Выход | 1 | Выходной сигнал обнаружения горячего подключения |
| ACR_CTS_O | Выход | 20 | Время цикла регенерации аудиотактовamp ценить |
| ACR_N_O | Выход | 20 | Параметр значения регенерации аудиотактовой частоты (N) |
| ACR_VALID_O | Выход | 1 | Действительный сигнал регенерации аудиотактов |
| АУДИО_СAMPLE_CH1_O | Выход | 24 | Аудиоканал 1ampданные |
| АУДИО_СAMPLE_CH2_O | Выход | 24 | Аудиоканал 2ampданные |
| АУДИО_СAMPLE_CH3_O | Выход | 24 | Аудиоканал 3ampданные |
| АУДИО_СAMPLE_CH4_O | Выход | 24 | Аудиоканал 4ampданные |
| АУДИО_СAMPLE_CH5_O | Выход | 24 | Аудиоканал 5ampданные |
| АУДИО_СAMPLE_CH6_O | Выход | 24 | Аудиоканал 6ampданные |
| АУДИО_СAMPLE_CH7_O | Выход | 24 | Аудиоканал 7ampданные |
| АУДИО_СAMPLE_CH8_O | Выход | 24 | Аудиоканал 8ampданные |
В следующей таблице перечислены входные и выходные порты HDMI RX IP для собственного интерфейса при цветовом формате YUV422.
Таблица 4-6. Ввод и вывод для собственного интерфейса
| Имя порта | Направление | Ширина (бит) | Описание |
| СБРОС_N_I | Вход | 1 | Асинхронный сигнал сброса с активным низким уровнем |
| LANE3_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала Lane 3 от XCVR |
| LANE2_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала Lane 2 от XCVR |
| LANE1_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала Lane 1 от XCVR |
| EDID_RESET_N_I | Вход | 1 | Асинхронный сигнал сброса edid с активным низким уровнем |
| LANE3_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных полосы 3 |
| LANE2_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных полосы 2 |
| LANE1_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных полосы 1 |
| DATA_LANE3_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные по полосе 3 от XCVR |
| DATA_LANE2_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные по полосе 2 от XCVR |
| DATA_LANE1_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные по полосе 1 от XCVR |
| SCL_I | Вход | 1 | Последовательный тактовый вход I2C для DDC |
| HPD_I | Вход | 1 | Входной сигнал обнаружения горячего подключения. Источник подключен к приемнику. Сигнал HPD должен быть высоким. |
| ПДД_И | Вход | 1 | Последовательный ввод данных I2C для DDC |
| EDID_CLK_I | Вход | 1 | Системные часы для модуля I2C |
| BIT_SLIP_LANE3_O | Выход | 1 | Сигнал проскальзывания бита на дорожку 3 трансивера |
| BIT_SLIP_LANE2_O | Выход | 1 | Сигнал проскальзывания бита на дорожку 2 трансивера |
| BIT_SLIP_LANE1_O | Выход | 1 | Сигнал проскальзывания бита на дорожку 1 трансивера |
| ВИДЕОДАННЫЕ_ДЕЙСТВИТЕЛЬНЫ_O | Выход | 1 | Видеоданные действительны на выходе |
| Имя порта | Направление | Ширина (бит) | Описание |
| AUDIO_DATA_VALID_O | Выход | 1 | Аудиоданные действительны на выходе |
| H_SYNC_O | Выход | 1 | Горизонтальный синхроимпульс |
| V_SYNC_O | Выход | 1 | Активный импульс вертикальной синхронизации |
| Y_O | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Раскодированные данные «Y» |
| С_О | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Расшифрованные данные «С» |
| SDA_O | Выход | 1 | Последовательный вывод данных I2C для DDC |
| HPD_O | Выход | 1 | Выходной сигнал обнаружения горячего подключения |
| ACR_CTS_O | Выход | 20 | Время цикла регенерации аудиотактовamp ценить |
| ACR_N_O | Выход | 20 | Параметр значения регенерации аудиотактовой частоты (N) |
| ACR_VALID_O | Выход | 1 | Действительный сигнал регенерации аудиотактов |
| АУДИО_СAMPLE_CH1_O | Выход | 24 | Аудиоканал 1ampданные |
| АУДИО_СAMPLE_CH2_O | Выход | 24 | Аудиоканал 2ampданные |
| АУДИО_СAMPLE_CH3_O | Выход | 24 | Аудиоканал 3ampданные |
| АУДИО_СAMPLE_CH4_O | Выход | 24 | Аудиоканал 4ampданные |
| АУДИО_СAMPLE_CH5_O | Выход | 24 | Аудиоканал 5ampданные |
| АУДИО_СAMPLE_CH6_O | Выход | 24 | Аудиоканал 6ampданные |
| АУДИО_СAMPLE_CH7_O | Выход | 24 | Аудиоканал 7ampданные |
| АУДИО_СAMPLE_CH8_O | Выход | 24 | Аудиоканал 8ampданные |
В следующей таблице перечислены входные и выходные порты HDMI RX IP для собственного интерфейса при включенном SCRAMBLER.
Таблица 4-7. Ввод и вывод для собственного интерфейса
| Имя порта | Направление | Ширина (бит) | Описание |
| СБРОС_N_I | Вход | 1 | Асинхронный сигнал сброса с активным низким уровнем |
| R_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала «R» от XCVR |
| G_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала «G» от XCVR |
| B_RX_CLK_I | Вход | 1 | Параллельный тактовый генератор для канала «B» от XCVR |
| EDID_RESET_N_I | Вход | 1 | Асинхронный сигнал сброса edid с активным низким уровнем |
| HDMI_CABLE_CLK_I | Вход | 1 | Часы кабеля от источника HDMI |
| R_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных канала «R» |
| G_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных канала «G» |
| B_RX_VALID_I | Вход | 1 | Действительный сигнал от XCVR для параллельных данных канала «B» |
| ДАННЫЕ_R_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные канала «R» от XCVR |
| ДАННЫЕ_G_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные канала «G» от XCVR |
| ДАННЫЕ_B_I | Вход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ 10 бит | Получены параллельные данные канала «B» от XCVR |
| SCL_I | Вход | 1 | Последовательный тактовый вход I2C для DDC |
| HPD_I | Вход | 1 | Входной сигнал обнаружения горячего подключения. Источник подключен к приемнику, а сигнал HPD должен быть высоким. |
| ПДД_И | Вход | 1 | Последовательный ввод данных I2C для DDC |
| EDID_CLK_I | Вход | 1 | Системные часы для модуля I2C |
| BIT_SLIP_R_O | Выход | 1 | Сигнал проскальзывания бита на канал «R» трансивера |
| BIT_SLIP_G_O | Выход | 1 | Сигнал проскальзывания бита на канал «G» трансивера |
| Имя порта | Направление | Ширина (бит) | Описание |
| BIT_SLIP_B_O | Выход | 1 | Сигнал проскальзывания бита на канал «B» трансивера |
| ВИДЕОДАННЫЕ_ДЕЙСТВИТЕЛЬНЫ_O | Выход | 1 | Видеоданные действительны на выходе |
| AUDIO_DATA_VALID_O | Output1 | 1 | Аудиоданные действительны на выходе |
| H_SYNC_O | Выход | 1 | Горизонтальный синхроимпульс |
| V_SYNC_O | Выход | 1 | Активный импульс вертикальной синхронизации |
| ДАННЫЕ_ RATE_O | Выход | 16 | Скорость передачи данных Rx. Ниже приведены значения скорости передачи данных:
|
| Р_О | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Расшифрованные данные «R» |
| ИДТИ | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Расшифрованные данные «G» |
| Б_О | Выход | КОЛИЧЕСТВО ПИКСЕЛОВ ✕ Глубина цвета бит | Раскодированные данные «B» |
| SDA_O | Выход | 1 | Последовательный вывод данных I2C для DDC |
| HPD_O | Выход | 1 | Выходной сигнал обнаружения горячего подключения |
| ACR_CTS_O | Выход | 20 | Время цикла регенерации аудиотактовamp ценить |
| ACR_N_O | Выход | 20 | Параметр значения регенерации аудиотактовой частоты (N) |
| ACR_VALID_O | Выход | 1 | Действительный сигнал регенерации аудиотактов |
| АУДИО_СAMPLE_CH1_O | Выход | 24 | Аудиоканал 1ampданные |
| АУДИО_СAMPLE_CH2_O | Выход | 24 | Аудиоканал 2ampданные |
| АУДИО_СAMPLE_CH3_O | Выход | 24 | Аудиоканал 3ampданные |
| АУДИО_СAMPLE_CH4_O | Выход | 24 | Аудиоканал 4ampданные |
| АУДИО_СAMPLE_CH5_O | Выход | 24 | Аудиоканал 5ampданные |
| АУДИО_СAMPLE_CH6_O | Выход | 24 | Аудиоканал 6ampданные |
| АУДИО_СAMPLE_CH7_O | Выход | 24 | Аудиоканал 7ampданные |
| АУДИО_СAMPLE_CH8_O | Выход | 24 | Аудиоканал 8ampданные |
Тестовое моделирование (задать вопрос)
Testbench предназначен для проверки функциональности ядра HDMI RX. Testbench работает только в Native Interface, когда количество пикселей равно одному.
Чтобы смоделировать ядро с помощью тестового стенда, выполните следующие шаги:
- В окне Design Flow разверните Create Design.
- Щелкните правой кнопкой мыши Create SmartDesign Testbench, а затем нажмите Run, как показано на следующем рисунке.
Рисунок 5-1. Создание тестового стенда SmartDesign
- Введите имя для тестового стенда SmartDesign и нажмите кнопку «ОК».
Рисунок 5-2. Наименование SmartDesign Testbench
Создан тестовый стенд SmartDesign, и справа от панели Design Flow появится холст. - Перейдите в каталог Libero® SoC, выберите View > Windows > IP Catalog, а затем разверните Solutions-Video. Дважды щелкните HDMI RX IP (v5.4.0) и затем щелкните OK.
- Выберите все порты, щелкните правой кнопкой мыши и выберите «Повысить до верхнего уровня».
- На панели инструментов SmartDesign нажмите «Создать компонент».
- На вкладке «Иерархия стимулов» щелкните правой кнопкой мыши тестовый стенд HDMI_RX_TB. file, а затем нажмите «Имитировать дизайн Pre-Synth» > «Открыть в интерактивном режиме».
Инструмент ModelSim® открывается с тестовым стендом, как показано на следующем рисунке.
Рисунок 5-3. Инструмент ModelSim с тестовым стендом HDMI RX File
Важно: яесли моделирование прерывается из-за ограничения времени выполнения, указанного в DO file, используйте команду run -all, чтобы завершить симуляцию.
Лицензия (Задать вопрос)
HDMI RX IP предоставляется со следующими двумя вариантами лицензии:
- Зашифровано: для ядра предоставляется полный зашифрованный код RTL. Он доступен бесплатно с любой лицензией Libero, что позволяет создавать экземпляры ядра с помощью SmartDesign. Вы можете выполнять моделирование, синтез, компоновку и программировать кремний FPGA с помощью пакета проектирования Libero.
- RTL: Полный исходный код RTL защищен лицензией и приобретается отдельно.
Результаты моделирования (Задать вопрос)
Следующая временная диаграмма для HDMI RX IP показывает периоды видеоданных и управляющих данных.
Рисунок 6-1. Видеоданные
На следующей диаграмме показаны выходные данные hsync и vsync для соответствующих входных данных управления.
Рисунок 6-2. Сигналы горизонтальной и вертикальной синхронизации
На следующей схеме показана часть EDID.
Рисунок 6-3. Сигналы EDID
Использование ресурсов (задать вопрос)
HDMI RX IP реализован в PolarFire® FPGA (MPF300T – 1FCG1152I Package). В следующей таблице перечислены ресурсы, используемые при количестве пикселей = 1 пиксель.
Таблица 7-1. Использование ресурсов для режима 1 пикселя
| Формат цвета | Глубина цвета | СКРЕМБЛЕР | Ткань 4ЛУТ | Ткань ДФФ | Интерфейс 4ЛУТ | Интерфейс ДФФ | uSRAM (64 × 12) | LSRAM (20k) |
| РГБ | 8 | Запрещать | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Запрещать | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Запрещать | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Запрещать | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Запрещать | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Запрещать | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Запрещать | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Запрещать | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Запрещать | 1585 | 1327 | 492 | 492 | 14 | 9 |
В следующей таблице перечислены ресурсы, используемые при количестве пикселей = 4 пикселя.
Таблица 7-2. Использование ресурсов для режима 4 пикселя
| Формат цвета | Глубина цвета | СКРЕМБЛЕР | Ткань 4ЛУТ | Ткань ДФФ | Интерфейс 4ЛУТ | Интерфейс ДФФ | uSRAM (64 × 12) | LSRAM (20k) |
| РГБ | 8 | Запрещать | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Запрещать | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Запрещать | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| РГБ | 10 | Давать возможность | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Давать возможность | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Давать возможность | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Запрещать | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Запрещать | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Запрещать | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Запрещать | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
В следующей таблице перечислены ресурсы, используемые при количестве пикселей = 4 и включенном SCRAMBLER.
Таблица 7-3. Использование ресурсов для режима 4 пикселей и включенного SCRAMBLER
| Формат цвета | Глубина цвета | СКРЕМБЛЕР | Ткань 4ЛУТ | Ткань ДФФ | Интерфейс 4ЛУТ | Интерфейс ДФФ | uSRAM (64 × 12) | LSRAM (20k) |
| РГБ | 8 | Давать возможность | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Давать возможность | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Давать возможность | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Системная интеграция (задать вопрос)
В этом разделе показано, как интегрировать IP в дизайн Libero.
В следующей таблице перечислены конфигурации PF XCVR, PF TX PLL и PF CCC, необходимые для различных разрешений и битовой ширины.
Таблица 8-1. Конфигурации PF XCVR, PF TX PLL и PF CCC
| Разрешение | Битовая ширина | Конфигурация PF XCVR | CDR REF CLOCK PADS | Конфигурация PF CCC | |||
| Скорость передачи данных RX | Частота опорного сигнала RX CDR | Ширина ткани RX PCS | Частота входного сигнала | Выходная частота | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | АЕ29, АЕ30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | АЕ29, АЕ30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | АЕ29, АЕ30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | АЕ29, АЕ30 | NA | NA |
HDMI-приемник SampДизайн 1: При настройке режима глубины цвета = 8 бит и количества пикселей = 1 пиксель, как показано на следующем рисунке.
Рисунок 8-1. HDMI RX SampДизайн 1
Напримерampто есть в 8-битных конфигурациях частью конструкции являются следующие компоненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроен на полнодуплексный режим TX и RX. Скорость передачи данных RX составляет 1485 Мбит/с в режиме PMA с шириной данных, настроенной как 10 бит для режима 1 PXL и опорной частотой CDR 148.5 МГц. Скорость передачи данных TX составляет 1485 Мбит/с в режиме PMA с шириной данных, настроенной как 10 бит, с коэффициентом деления тактовой частоты 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK и LANE3_CDR_REF_CLK управляются от PF_XCVR_REF_CLK с контактами AE27, AE28 Pad.
- Вывод EDID CLK_I должен управляться тактовой частотой 150 МГц с CCC.
- R_RX_CLK_I, G_RX_CLK_I и B_RX_CLK_I управляются LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R соответственно.
- R_RX_VALID_I, G_RX_VALID_I и B_RX_VALID_I управляются LANE3_RX_VAL, LANE2_RX_VAL и LANE1_RX_VAL соответственно.
- DATA_R_I, DATA_G_I и DATA_B_I управляются LANE3_RX_DATA, LANE2_RX_DATA и LANE1_RX_DATA соответственно.
HDMI-приемник SampДизайн 2: При настройке режима глубины цвета = 8 бит и количества пикселей = 4 пиксель, как показано на следующем рисунке.
Рисунок 8-2. HDMI RX SampДизайн 2
Напримерampто есть в 8-битных конфигурациях частью конструкции являются следующие компоненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроен на полнодуплексный режим TX и RX. Скорость передачи данных RX составляет 1485 Мбит/с в режиме PMA с шириной данных, настроенной как 40 бит для режима 4 PXL и опорной частотой CDR 148.5 МГц. Скорость передачи данных TX составляет 1485 Мбит/с в режиме PMA с шириной данных, настроенной как 40 бит, с коэффициентом деления тактовой частоты 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK и LANE3_CDR_REF_CLK управляются от PF_XCVR_REF_CLK с контактами AE27, AE28 Pad.
- Вывод EDID CLK_I должен управляться тактовой частотой 150 МГц с CCC.
- R_RX_CLK_I, G_RX_CLK_I и B_RX_CLK_I управляются LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R соответственно.
- R_RX_VALID_I, G_RX_VALID_I и B_RX_VALID_I управляются LANE3_RX_VAL, LANE2_RX_VAL и LANE1_RX_VAL соответственно.
- DATA_R_I, DATA_G_I и DATA_B_I управляются LANE3_RX_DATA, LANE2_RX_DATA и LANE1_RX_DATA соответственно.
HDMI-приемник SampДизайн 3: При настройке глубины цвета = 8 бит, количества пикселей = 4 и включенном SCRAMBLER показано на следующем рисунке.
Рисунок 8-3. HDMI RX SampДизайн 3
Напримерampто есть в 8-битных конфигурациях частью конструкции являются следующие компоненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроен на режим независимой передачи и приема. Скорость передачи данных RX составляет 5940 Мбит/с в режиме PMA с шириной данных, настроенной как 40 бит для режима 4 PXL и опорной частотой CDR 148.5 МГц. Скорость передачи данных TX составляет 5940 Мбит/с в режиме PMA с шириной данных, настроенной как 40 бит, с коэффициентом деления тактовой частоты 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK и LANE3_CDR_REF_CLK управляются от PF_XCVR_REF_CLK с контактами AF29, AF30 Pad.
- Вывод EDID CLK_I должен управляться тактовой частотой 150 МГц с CCC.
- R_RX_CLK_I, G_RX_CLK_I и B_RX_CLK_I управляются LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R соответственно.
- R_RX_VALID_I, G_RX_VALID_I и B_RX_VALID_I управляются LANE3_RX_VAL, LANE2_RX_VAL и LANE1_RX_VAL соответственно.
- DATA_R_I, DATA_G_I и DATA_B_I управляются LANE3_RX_DATA, LANE2_RX_DATA и LANE1_RX_DATA соответственно.
HDMI-приемник SampДизайн 4: При настройке глубины цвета = 12 бит, количества пикселей = 4 и включенном SCRAMBLER показано на следующем рисунке.
Рисунок 8-4. HDMI RX SampДизайн 4
Напримерampто есть в 12-битных конфигурациях частью конструкции являются следующие компоненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроен для режима RX Only. Скорость передачи данных RX составляет 4455 Мбит/с в режиме PMA, ширина данных настроена как 40 бит для режима 4 PXL и опорная тактовая частота CDR 148.5 МГц.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK и LANE3_CDR_REF_CLK управляются от PF_XCVR_REF_CLK с контактами AF29, AF30 Pad.
- Вывод EDID CLK_I должен управляться тактовой частотой 150 МГц с CCC.
- R_RX_CLK_I, G_RX_CLK_I и B_RX_CLK_I управляются LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R соответственно.
- R_RX_VALID_I, G_RX_VALID_I и B_RX_VALID_I управляются LANE3_RX_VAL, LANE2_RX_VAL и LANE1_RX_VAL соответственно.
- DATA_R_I, DATA_G_I и DATA_B_I управляются LANE3_RX_DATA, LANE2_RX_DATA и LANE1_RX_DATA соответственно.
- Модуль PF_CCC_C0 генерирует тактовый сигнал с именем OUT0_FABCLK_0 с частотой 74.25 МГц, полученный из входного тактового сигнала 111.375 МГц, который управляется LANE1_RX_CLK_R.
HDMI-приемник SampДизайн 5: При настройке в Color Depth = 8 бит, Number of Pixels = 4 Pixel mode и SCRAMBLER = Enabled показано на следующем рисунке. Эта конструкция представляет собой динамическую скорость передачи данных с DRI.
Рисунок 8-5. HDMI RX SampДизайн 5
Напримерampто есть в 8-битных конфигурациях частью конструкции являются следующие компоненты:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) настроен для режима RX Only с включенным интерфейсом динамической реконфигурации. Скорость передачи данных RX составляет 5940 Мбит/с в режиме PMA, ширина данных настроена как 40 бит для режима 4 PXL и опорная тактовая частота CDR 148.5 МГц.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK и LANE3_CDR_REF_CLK управляются от PF_XCVR_REF_CLK с контактами AF29, AF30 Pad.
- Вывод EDID CLK_I должен управляться тактовой частотой 150 МГц с CCC.
- R_RX_CLK_I, G_RX_CLK_I и B_RX_CLK_I управляются LANE3_TX_CLK_R, LANE2_TX_CLK_R и LANE1_TX_CLK_R соответственно.
- R_RX_VALID_I, G_RX_VALID_I и B_RX_VALID_I управляются LANE3_RX_VAL, LANE2_RX_VAL и LANE1_RX_VAL соответственно.
- DATA_R_I, DATA_G_I и DATA_B_I управляются LANE3_RX_DATA, LANE2_RX_DATA и LANE1_RX_DATA соответственно.
История изменений (задать вопрос)
История изменений описывает изменения, которые были реализованы в документе. Изменения перечислены по редакции, начиная с самой последней публикации.
Таблица 9-1. лист регистраций изменений
| Пересмотр | Дата | Описание |
| D | 02/2025 | Ниже приведен список изменений, внесенных в редакцию C документа:
|
| C | 02/2023 | Ниже приведен список изменений, внесенных в редакцию C документа:
|
| B | 09/2022 | Ниже приводится список изменений, внесенных в редакцию B документа:
|
| A | 04/2022 | Ниже приведен список изменений в редакции А документа:
|
| 2.0 | — | Ниже приводится сводка изменений, внесенных в эту редакцию.
|
| 1.0 | 08/2021 | Первоначальная редакция. |
Поддержка микросхемы ПЛИС
Группа продуктов Microchip FPGA поддерживает свои продукты различными службами поддержки, включая службу поддержки клиентов, центр технической поддержки клиентов, webсайт и офисы продаж по всему миру. Клиентам рекомендуется посетить онлайн-ресурсы Microchip, прежде чем обращаться в службу поддержки, поскольку весьма вероятно, что на их вопросы уже были даны ответы. Обратитесь в Центр технической поддержки через webсайт на www.microchip.com/support. Укажите номер детали устройства FPGA, выберите соответствующую категорию корпуса и загрузите проект. files при создании обращения в техподдержку. Обратитесь в службу поддержки клиентов за нетехнической поддержкой продукта, такой как цены продукта, обновления продукта, информация об обновлении, статус заказа и авторизация.
- Из Северной Америки звоните по телефону 800.262.1060
- Из других стран звоните по телефону 650.318.4460
- Факс, из любой точки мира, 650.318.8044
Информация о микросхеме
Торговые марки
Название и логотип «Microchip», логотип «M» и другие названия, логотипы и бренды являются зарегистрированными и незарегистрированными товарными знаками Microchip Technology Incorporated или ее филиалов и/или дочерних компаний в Соединенных Штатах и/или других странах («Торговые знаки Microchip»). Информацию о товарных знаках Microchip можно найти на сайте https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN-номер: 979-8-3371-0744-8
Правовое уведомление
Эта публикация и содержащаяся в ней информация могут использоваться только с продуктами Microchip, в том числе для разработки, тестирования и интеграции продуктов Microchip с вашим приложением. Использование этой информации каким-либо иным образом нарушает настоящие условия. Информация о приложениях для устройств предоставляется только для вашего удобства и может быть заменена обновлениями. Вы несете ответственность за то, чтобы ваше приложение соответствовало вашим спецификациям. Обратитесь в местный офис продаж Microchip за дополнительной поддержкой или получите дополнительную поддержку по адресу www.microchip.com/en-us/support/design-help/client-support-services.
ЭТА ИНФОРМАЦИЯ ПРЕДОСТАВЛЯЕТСЯ КОМПАНИЕЙ MICROCHIP «КАК ЕСТЬ». MICROCHIP НЕ ДЕЛАЕТ НИКАКИХ ЗАЯВЛЕНИЙ ИЛИ ГАРАНТИЙ ЛЮБОГО РОДА, ЯВНЫХ ИЛИ ПОДРАЗУМЕВАЕМЫХ, ПИСЬМЕННЫХ ИЛИ УСТНЫХ, УСТАНОВЛЕННЫХ ЗАКОНОМ ИЛИ ИНЫХ, ОТНОСЯЩИХСЯ К ИНФОРМАЦИИ, ВКЛЮЧАЯ, НО НЕ ОГРАНИЧИВАЯСЬ, ЛЮБЫЕ ПОДРАЗУМЕВАЕМЫЕ ГАРАНТИИ НЕНАРУШЕНИЯ ПРАВ, ТОВАРНОЙ ПРИГОДНОСТИ И ПРИГОДНОСТИ ДЛЯ КОНКРЕТНОЙ ЦЕЛИ ИЛИ ГАРАНТИИ, СВЯЗАННЫЕ С ЕЕ СОСТОЯНИЕМ, КАЧЕСТВОМ ИЛИ ПРОИЗВОДИТЕЛЬНОСТЬЮ.
НИ ПРИ КАКИХ ОБСТОЯТЕЛЬСТВАХ MICROCHIP НЕ БУДЕТ НЕСТИ ОТВЕТСТВЕННОСТИ ЗА ЛЮБЫЕ КОСВЕННЫЕ, СПЕЦИАЛЬНЫЕ, ШТРАФНЫЕ, СЛУЧАЙНЫЕ ИЛИ КОСВЕННЫЕ ПОТЕРИ, УЩЕРБ, ИЗДЕРЖКИ ИЛИ РАСХОДЫ ЛЮБОГО РОДА, СВЯЗАННЫЕ С ИНФОРМАЦИЕЙ ИЛИ ЕЕ ИСПОЛЬЗОВАНИЕМ, КАКИМ БЫ ТО НИ БЫЛО ПРИЧИНОЙ, ДАЖЕ ЕСЛИ MICROCHIP БЫЛ УВЕДОМЛЕН О ВОЗМОЖНОСТИ ИЛИ УЩЕРБ МОЖНО ПРЕДВИДЕТЬ. В МАКСИМАЛЬНОМ ОБЪЕМЕ, РАЗРЕШЕННОМ ЗАКОНОМ, ОБЩАЯ ОТВЕТСТВЕННОСТЬ MICROCHIP ПО ВСЕМ ПРЕТЕНЗИЯМ, КАКИМ-ЛИБО ОБРАЗОМ СВЯЗАННЫМ С ИНФОРМАЦИЕЙ ИЛИ ЕЕ ИСПОЛЬЗОВАНИЕМ, НЕ БУДЕТ ПРЕВЫШАТЬ СУММУ ПЛАТЕЖЕЙ, ЕСЛИ ТАКИЕ БЫЛИ, КОТОРЫЕ ВЫ ЗАПЛАТИЛИ НАПРЯМУЮ MICROCHIP ЗА ИНФОРМАЦИЮ.
Использование устройств Microchip в системах жизнеобеспечения и/или безопасности полностью на риск покупателя, и покупатель соглашается защищать, возмещать убытки и ограждать Microchip от любых убытков, претензий, исков или расходов, возникающих в результате такого использования. Никакие лицензии не передаются, подразумеваемые или иным образом, в соответствии с любыми правами интеллектуальной собственности Microchip, если не указано иное.
Функция защиты кода устройств Microchip
Обратите внимание на следующие сведения о функции защиты кода на продуктах Microchip:
- Продукция Microchip соответствует спецификациям, содержащимся в соответствующем паспорте Microchip.
- Компания Microchip уверена, что ее семейство продуктов безопасно при использовании по назначению, в соответствии с эксплуатационными спецификациями и в нормальных условиях.
- Microchip ценит и активно защищает свои права интеллектуальной собственности. Попытки нарушить функции защиты кода продуктов Microchip строго запрещены и могут нарушить Закон об авторском праве в цифровую эпоху.
- Ни Microchip, ни любой другой производитель полупроводников не может гарантировать безопасность своего кода. Защита кода не означает, что мы гарантируем, что продукт «неуязвим». Защита кода постоянно развивается. Microchip стремится постоянно улучшать функции защиты кода в своих продуктах.
© 2025 Microchip Technology Inc. и ее дочерние компании
Часто задаваемые вопросы
- В: Как обновить ядро HDMI RX IP?
A: IP-ядро можно обновить через программное обеспечение Libero SoC или вручную загрузить из каталога. После установки в IP-каталоге программного обеспечения Libero SoC его можно настроить, сгенерировать и создать экземпляр в SmartDesign для включения в проект.
Документы/Ресурсы
 |
MICROCHIP PolarFire FPGA Высокоточный мультимедийный интерфейс HDMI-приемник [pdf] Руководство пользователя PolarFire FPGA, PolarFire FPGA Высокоточный мультимедийный интерфейс HDMI-приемник, Высокоточный мультимедийный интерфейс HDMI-приемник, Мультимедийный интерфейс HDMI-приемник, Интерфейс HDMI-приемник, HDMI-приемник |
