MICROCHIP PolarFire FPGA 高清晰度多媒體介面 HDMI 接收器
簡介（提問）
Microchip 的高清多媒體介面 (HDMI) 接收器 IP 支援 HDMI 標準規格中所述的視訊資料和音訊資料包資料接收。 HDMI RX IP 專為 PolarFire® FPGA 和 PolarFire 系統單晶片 (SoC) FPGA 設備而設計，支援 HDMI 2.0，在單像素模式下解析度高達 1920 x 1080、60 Hz，在四像素模式下解析度高達 3840 x 2160、60 Hz。 RX IP 支援熱插拔偵測 (HPD)，用於監控電源開啟或關閉以及拔出或插入事件，以指示 HDMI 來源和 HDMI 接收器之間的通訊。
HDMI 來源使用顯示資料通道 (DDC) 讀取接收器的擴充顯示識別資料 (EDID)，以發現接收器的配置和/或功能。 HDMI RX IP 具有預先編程的 EDID，HDMI 來源可以透過標準 I2C 通道讀取。 PolarFire FPGA 和 PolarFire SoC FPGA 設備收發器與 RX IP 一起使用，將串列資料反序列化為 10 位元資料。 HDMI 中的資料通道之間允許有相當大的偏差。 HDMI RX IP 使用先進先出 (FIFO) 消除資料通道之間的偏差。此 IP 將透過收發器從 HDMI 來源接收的最小化傳輸差分訊號 (TMDS) 資料轉換為 24 位元 RGB 像素資料、24 位元音訊資料和控制訊號。 HDMI 協定中指定的四個標準控制令牌用於在反序列化過程中對資料進行相位對齊。
概括
下表總結了 HDMI RX IP 的特性。
表 1. HDMI RX IP 特性
| 核心版本 | 本使用者指南支援 HDMI RX IP v5.4。 |
| 支援的設備系列 |
|
| 支持的工具流程 | 需要 Libero® SoC v12.0 或更高版本。 |
| 支持的接口 | HDMI RX IP 支援的介麵包括：
|
| 授權 | HDMI RX IP 提供以下兩種授權選項：
|
特徵
HDMI RX IP 具有以下特點：
- 相容於 HDMI 2.0
- 支援 8、10、12 和 16 位元色彩深度
- 支援 RGB、YUV 4:2:2 和 YUV 4:4:4 等顏色格式
- 每個時脈輸入支援一個或四個像素
- 在單像素模式下支援高達 1920 ✕ 1080 (60 Hz) 的分辨率，在四像素模式下支援高達 3840 ✕ 2160 (60 Hz) 的分辨率。
- 檢測熱插拔
- 支援解碼方案 – TMDS
- 支援DVI輸入
- 支援顯示資料通道 (DDC) 和增強顯示資料通道 (E-DDC)
- 支援本機和 AXI4 串流視訊介面用於視訊資料傳輸
- 支援本機和 AXI4 流音訊介面用於音訊資料傳輸
不支持的功能
以下是 HDMI RX IP 不支援的功能：
- 不支援 4:2:0 色彩格式。
- 不支援高動態範圍 (HDR) 和高頻寬數位內容保護 (HDCP)。
- 不支援可變更新率 (VRR) 和自動低延遲模式 (ALLM)。
- 不支援在四像素模式下不能被四整除的水平時序參數。
安裝說明
IP 核必須透過 Libero SoC 軟體中的 IP Catalog 更新功能自動安裝到 Libero® SoC 軟體的 IP Catalog 中，或從目錄中手動下載。一旦 IP 核心安裝在 Libero SoC 軟體 IP 目錄中，它就會在 Smart Design 中配置、產生和實例化，以納入 Libero 專案。
測試源設備（提問）
下表列出了經過測試的來源設備。
表 1-1。測試源設備
| 裝置 | 像素模式 | 測試的分辨率 | 色彩深度（位元） | 色彩模式 | 聲音的 |
| quantumdata™ M41h HDMI 分析儀 | 1 | 720P 30 FPS、720P 60 FPS 和1080P 60 FPS | 8 | RGB、YUV444 和 YUV422 | 是的 |
| 1080P 30幀 | 8、10、12 和 16 | ||||
| 4 | 720P 30 FPS、1080P 30 FPS 和4K 60 FPS | 8 | |||
| 1080P 60幀 | 8、12 和 16 | ||||
| 4K 30幀每秒 | 8、10、12 和 16 | ||||
| 聯想™ 20U1A007IG | 1 | 1080P 60幀 | 8 | RGB | 是的 |
| 4 | 1080P 60 FPS 和 4K 30 FPS | ||||
| 戴爾 Latitude 3420 | 1 | 1080P 60幀 | 8 | RGB | 是的 |
| 4 | 4K 30 FPS 和 4K 60 FPS | ||||
| Astro VA-1844A HDMI® 測試儀 | 1 | 720P 30 FPS、720P 60 FPS 和1080P 60 FPS | 8 | RGB、YUV444 和 YUV422 | 是的 |
| 1080P 30幀 | 8、10、12 和 16 | ||||
| 4 | 720P 30 FPS、1080P 30 FPS 和4K 30 FPS | 8 | |||
| 1080P 30幀 | 8、12 和 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 套件 | 1 | 1080P 30幀 | 8 | RGB | 不 |
| 4 | 4K 60幀每秒 |
HDMI RX IP 設定（提問）
本節提供了一個超過view HDMI RX IP 配置器介面及其組件。 HDMI RX IP 配置器提供了圖形介面來設定 HDMI RX 核心。此配置器允許使用者選擇像素數、音訊通道數、視訊介面、音訊介面、擾頻器、色彩深度、色彩格式、測試台和授權等參數。配置器介麵包括下拉式選單和自訂設定的選項。關鍵配置說明如表4-1所示。下圖提供了詳細的 view HDMI RX IP 配置器介面。
圖 2-1。 HDMI RX IP 設定器
介面還包括“確定”和“取消”按鈕，用於確認或放棄配置。
硬體實現（提問）
下圖描述了帶有收發器 (XCVR) 的 HDMI RX IP 介面。
圖 3-1。 HDMI RX 框圖
圖 3-2。接收器詳細框圖
HDMI RX由三個tages:
- 相位對齊器使用收發器位元滑動根據控制令牌邊界對齊並行資料。
- TMDS解碼器將10位元編碼資料轉換為8位元視訊像素資料、4位元音訊套件資料和2位元控制訊號。
- FIFO 消除了 R、G 和 B 通道時脈之間的偏差。
相位對準器（提問）
XCVR 的 10 位元並行資料並不總是與 TMDS 編碼字邊界對齊。為了解碼數據，並行數據需要進行位移位和對齊。相位對齊器使用 XCVR 中的位元滑動功能將傳入的平行資料與字邊界對齊。每個顯示器 DPI 感知 (PMA) 模式下的 XCVR 允許位元滑動功能，其中它將 10 位元反序列化字的對齊方式調整 1 位元。每次將10位元字調整1位元滑動位置後，將其與HDMI協定的四個控制令牌中的任一個進行比較，以在控制期間鎖定位置。 10 位元字已正確對齊，並被認為對下一個 s 有效tag西。每個顏色通道都有自己的相位對齊器，只有當所有相位對齊器都鎖定以修正字邊界時，TMDS 解碼器才開始解碼。
TMDS 解碼器（提問）
TMDS 解碼器在視訊週期內將從收發器反序列化的 10 位元解碼為 8 位元像素資料。 HSYNC、VSYNC 和 PACKET HEADER 是在控制週期內從10位元藍色通道資料產生的。音訊資料包解碼到 R 和 G 頻道上，各有四位。每個通道的 TMDS 解碼器均按照自己的時鐘運作。因此，通道之間可能會存在一定的偏差。
通道間去傾斜（提問）
基於 FIFO 的去偏斜邏輯用於消除通道之間的偏斜。每個通道從相位對齊單元接收一個有效訊號，以指示來自相位對齊器輸入的 10 位元資料是否有效。如果所有通道均有效（已實現相位對齊），則 FIFO 模組開始使用讀寫啟用訊號透過 FIFO 模組傳遞資料（連續寫入和讀出）。當在任何 FIFO 輸出中偵測到控制權杖時，讀出流將被暫停，並且會產生標記偵測訊號以指示視訊串流中特定標記的到達。只有當該標記到達所有三個通道時，讀出流才會恢復。結果，相關的偏差就被消除了。雙時脈 FIFO 將所有三個資料流同步到藍色通道時鐘，以消除相關的偏差。下圖描述了通道到通道的去偏移技術。
圖 3-3。通道間去偏移
DDC（提問）
DDC是基於I2C匯流排規範的通訊通道。來源端使用 I2C 指令從具有從屬位址的接收器的 E-EDID 讀取資訊。 HDMI RX IP 使用具有多種分辨率的預定義 EDID，在單像素模式下支援高達 1920 ✕ 1080 (60 Hz) 的分辨率，在四像素模式下支援高達 3840 ✕ 2160 (60 Hz) 的分辨率。
EDID 表示顯示名稱為 Microchip HDMI 顯示器。
HDMI RX 參數和介面訊號（提問）
本節討論 HDMI RX GUI 配置器和 I/O 訊號中的參數。
配置參數（提出問題）
下表列出了 HDMI RX IP 中的設定參數。
表 4-1。 配置參數
| 參數名稱 | 描述 |
| 顏色格式 | 定義色彩空間。支援以下顏色格式：
|
| 色彩深度 | 指定每個顏色成分的位數。每個組件支援 8、10、12 和 16 位元。 |
| 像素數 | 表示每個時脈輸入的像素數：
|
| 擾頻器 | 支援每秒 4 幀的 60K 解析度：
|
| 音頻通道數 | 支援音訊通道數量：
|
| 視訊介面 | 本機和 AXI 流 |
| 音訊介面 | 本機和 AXI 流 |
| 試驗台 | 允許選擇測試台環境。支援以下測試台選項：
|
| 執照 | 指定許可證的類型。提供以下兩種授權選項：
|
連接埠（提問）
下表列出了 Color Format 為 RGB 時 Native 介面的 HDMI RX IP 的輸入輸出埠。
表 4-2。本機介面的輸入與輸出
| 訊號名稱 | 方向 | 寬度（位） | 描述 |
| 復位_N_I | 輸入 | 1 | 低電平有效異步復位訊號 |
| 接收時脈訊號 | 輸入 | 1 | XCVR 的「R」通道並行時鐘 |
| 接收時鐘 | 輸入 | 1 | XCVR 的「G」通道並行時鐘 |
| 接收時脈訊號 | 輸入 | 1 | XCVR“B”通道的平行時鐘 |
| EDID_重置_N_I | 輸入 | 1 | 低電平有效異步 edid 重設訊號 |
| 接收有效 | 輸入 | 1 | 來自 XCVR 的“R”通道並行資料的有效訊號 |
| 接收有效 | 輸入 | 1 | 來自 XCVR 的「G」通道並行資料的有效訊號 |
| 接收有效 | 輸入 | 1 | 來自 XCVR 的“B”通道並行資料的有效訊號 |
| 訊號名稱 | 方向 | 寬度（位） | 描述 |
| 數據_R_I | 輸入 | 像素數量✕10位 | 從 XCVR 接收到「R」通道並行數據 |
| 數據_G_I | 輸入 | 像素數量✕10位 | 從 XCVR 接收到「G」通道並行數據 |
| 數據_B_I | 輸入 | 像素數量✕10位 | 從 XCVR 接收到「B」通道並行數據 |
| 響鳴 | 輸入 | 1 | 用於 DDC 的 I2C 串行時脈輸入 |
| HPD_I | 輸入 | 1 | 熱插拔檢測輸入訊號。源極連接到接收器 HPD 訊號應該為高。 |
| 資料匯流排介面 | 輸入 | 1 | 用於 DDC 的 I2C 串列資料輸入 |
| EDID時鐘輸入 | 輸入 | 1 | I2C模組的系統時鐘 |
| 位滑動_R_O | 輸出 | 1 | 將位元滑訊號傳送到收發器的“R”通道 |
| 位滑動 | 輸出 | 1 | 位滑訊號至收發器的“G”通道 |
| 位滑動_B_O | 輸出 | 1 | 位滑訊號至收發器的“B”通道 |
| 視訊數據有效 | 輸出 | 1 | 視訊數據有效輸出 |
| AUDIO_DATA_VALID_O | 輸出 | 1 | 音訊資料有效輸出 |
| 水平同步_O | 輸出 | 1 | 水平同步脈衝 |
| V_SYNC_O | 輸出 | 1 | 有效垂直同步脈衝 |
| R_O | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“R”數據 |
| 去 | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“G”數據 |
| B_O | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“B”數據 |
| 資料匯流排 | 輸出 | 1 | 用於 DDC 的 I2C 串列資料輸出 |
| HPD_O | 輸出 | 1 | 熱插拔檢測輸出訊號 |
| 取消 CTS 鎖定 | 輸出 | 20 | 音訊時鐘再生週期時間amp 價值 |
| 取消 | 輸出 | 20 | 音訊時鐘再生值 (N) 參數 |
| 驗證ACR_VALID_O | 輸出 | 1 | 音頻時鐘再生有效訊號 |
| AUDIO_SAMPLE_CH1_O | 輸出 | 24 | 1 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH2_O | 輸出 | 24 | 2 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH3_O | 輸出 | 24 | 3 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH4_O | 輸出 | 24 | 4 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH5_O | 輸出 | 24 | 5 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH6_O | 輸出 | 24 | 6 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH7_O | 輸出 | 24 | 7 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH8_O | 輸出 | 24 | 8 頻道音訊amp數據 |
| HDMI_DVI_MODE_O | 輸出 | 1 | 以下是兩種模式：
|
下表描述了 AXI4 Stream Video Interface 的 HDMI RX IP 的輸入和輸出埠。
表 4-3。 AXI4 串流視訊介面的輸入和輸出端口
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| TDATA_O | 輸出 | 像素數量✕色彩深度✕3位 | 輸出視訊資料[R,G,B] |
| TVALID_O | 輸出 | 1 | 輸出視訊有效 |
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| TLAST_O | 輸出 | 1 | 輸出幀結束信號 |
| TUSER_O | 輸出 | 3 |
|
| TSTRB_O | 輸出 | 3 | 輸出視訊資料選通 |
| TKEEP_O | 輸出 | 3 | 輸出視訊數據保持 |
下表描述了 AXI4 Stream Audio Interface 的 HDMI RX IP 的輸入和輸出連接埠。
表 4-4。 AXI4 流音訊介面的輸入與輸出埠
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| 音訊數據 | 輸出 | 24 | 輸出音訊數據 |
| 音訊_TID_O | 輸出 | 3 | 輸出音訊通道 |
| AUDIO_TVALID_O | 輸出 | 1 | 輸出音頻有效訊號 |
下表列出了 Color Format 為 YUV444 時，Native 介面的 HDMI RX IP 輸入輸出埠。
表 4-5。本機介面的輸入與輸出
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| 復位_N_I | 輸入 | 1 | 低電平有效異步復位訊號 |
| LANE3_RX_CLK_I | 輸入 | 1 | 來自 XCVR 的 Lane 3 通道的平行時鐘 |
| LANE2_RX_CLK_I | 輸入 | 1 | 來自 XCVR 的 Lane 2 通道的平行時鐘 |
| LANE1_RX_CLK_I | 輸入 | 1 | 來自 XCVR 的 Lane 1 通道的平行時鐘 |
| EDID_重置_N_I | 輸入 | 1 | 低電平有效異步 edid 重設訊號 |
| LANE3_RX_有效_I | 輸入 | 1 | 來自 XCVR 的用於通道 3 平行資料的有效訊號 |
| LANE2_RX_有效_I | 輸入 | 1 | 來自 XCVR 的用於通道 2 平行資料的有效訊號 |
| LANE1_RX_有效_I | 輸入 | 1 | 來自 XCVR 的用於通道 1 平行資料的有效訊號 |
| 數據通道3 | 輸入 | 像素數量✕10位 | 從XCVR接收3號通道的平行數據 |
| 數據通道2 | 輸入 | 像素數量✕10位 | 從XCVR接收2號通道的平行數據 |
| 數據通道1 | 輸入 | 像素數量✕10位 | 從XCVR接收1號通道的平行數據 |
| 響鳴 | 輸入 | 1 | 用於 DDC 的 I2C 串行時脈輸入 |
| HPD_I | 輸入 | 1 | 熱插拔檢測輸入訊號。源極連接到接收器 HPD 訊號應該為高。 |
| 資料匯流排介面 | 輸入 | 1 | 用於 DDC 的 I2C 串列資料輸入 |
| EDID時鐘輸入 | 輸入 | 1 | I2C模組的系統時鐘 |
| BIT_SLIP_LANE3_O | 輸出 | 1 | 位元滑訊號至收發器的通道 3 |
| BIT_SLIP_LANE2_O | 輸出 | 1 | 位元滑訊號至收發器的通道 2 |
| BIT_SLIP_LANE1_O | 輸出 | 1 | 位元滑訊號至收發器的通道 1 |
| 視訊數據有效 | 輸出 | 1 | 視訊數據有效輸出 |
| AUDIO_DATA_VALID_O | 輸出 | 1 | 音訊資料有效輸出 |
| 水平同步_O | 輸出 | 1 | 水平同步脈衝 |
| V_SYNC_O | 輸出 | 1 | 有效垂直同步脈衝 |
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| 耶 | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“Y”數據 |
| 雙方 | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“Cb”數據 |
| 鉻氧 | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“Cr”數據 |
| 資料匯流排 | 輸出 | 1 | 用於 DDC 的 I2C 串列資料輸出 |
| HPD_O | 輸出 | 1 | 熱插拔檢測輸出訊號 |
| 取消 CTS 鎖定 | 輸出 | 20 | 音訊時鐘再生週期時間amp 價值 |
| 取消 | 輸出 | 20 | 音訊時鐘再生值 (N) 參數 |
| 驗證ACR_VALID_O | 輸出 | 1 | 音頻時鐘再生有效訊號 |
| AUDIO_SAMPLE_CH1_O | 輸出 | 24 | 1 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH2_O | 輸出 | 24 | 2 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH3_O | 輸出 | 24 | 3 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH4_O | 輸出 | 24 | 4 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH5_O | 輸出 | 24 | 5 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH6_O | 輸出 | 24 | 6 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH7_O | 輸出 | 24 | 7 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH8_O | 輸出 | 24 | 8 頻道音訊amp數據 |
下表列出了 Color Format 為 YUV422 時，Native 介面的 HDMI RX IP 輸入輸出埠。
表 4-6。本機介面的輸入與輸出
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| 復位_N_I | 輸入 | 1 | 低電平有效異步復位訊號 |
| LANE3_RX_CLK_I | 輸入 | 1 | 來自 XCVR 的 Lane 3 通道的平行時鐘 |
| LANE2_RX_CLK_I | 輸入 | 1 | 來自 XCVR 的 Lane 2 通道的平行時鐘 |
| LANE1_RX_CLK_I | 輸入 | 1 | 來自 XCVR 的 Lane 1 通道的平行時鐘 |
| EDID_重置_N_I | 輸入 | 1 | 低電平有效異步 edid 重設訊號 |
| LANE3_RX_有效_I | 輸入 | 1 | 來自 XCVR 的用於通道 3 平行資料的有效訊號 |
| LANE2_RX_有效_I | 輸入 | 1 | 來自 XCVR 的用於通道 2 平行資料的有效訊號 |
| LANE1_RX_有效_I | 輸入 | 1 | 來自 XCVR 的用於通道 1 平行資料的有效訊號 |
| 數據通道3 | 輸入 | 像素數量✕10位 | 從XCVR接收3號通道的平行數據 |
| 數據通道2 | 輸入 | 像素數量✕10位 | 從XCVR接收2號通道的平行數據 |
| 數據通道1 | 輸入 | 像素數量✕10位 | 從XCVR接收1號通道的平行數據 |
| 響鳴 | 輸入 | 1 | 用於 DDC 的 I2C 串行時脈輸入 |
| HPD_I | 輸入 | 1 | 熱插拔檢測輸入訊號。源極連接到接收器 HPD 訊號應該為高。 |
| 資料匯流排介面 | 輸入 | 1 | 用於 DDC 的 I2C 串列資料輸入 |
| EDID時鐘輸入 | 輸入 | 1 | I2C模組的系統時鐘 |
| BIT_SLIP_LANE3_O | 輸出 | 1 | 位元滑訊號至收發器的通道 3 |
| BIT_SLIP_LANE2_O | 輸出 | 1 | 位元滑訊號至收發器的通道 2 |
| BIT_SLIP_LANE1_O | 輸出 | 1 | 位元滑訊號至收發器的通道 1 |
| 視訊數據有效 | 輸出 | 1 | 視訊數據有效輸出 |
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| AUDIO_DATA_VALID_O | 輸出 | 1 | 音訊資料有效輸出 |
| 水平同步_O | 輸出 | 1 | 水平同步脈衝 |
| V_SYNC_O | 輸出 | 1 | 有效垂直同步脈衝 |
| 耶 | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“Y”數據 |
| 閣下 | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“C”數據 |
| 資料匯流排 | 輸出 | 1 | 用於 DDC 的 I2C 串列資料輸出 |
| HPD_O | 輸出 | 1 | 熱插拔檢測輸出訊號 |
| 取消 CTS 鎖定 | 輸出 | 20 | 音訊時鐘再生週期時間amp 價值 |
| 取消 | 輸出 | 20 | 音訊時鐘再生值 (N) 參數 |
| 驗證ACR_VALID_O | 輸出 | 1 | 音頻時鐘再生有效訊號 |
| AUDIO_SAMPLE_CH1_O | 輸出 | 24 | 1 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH2_O | 輸出 | 24 | 2 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH3_O | 輸出 | 24 | 3 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH4_O | 輸出 | 24 | 4 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH5_O | 輸出 | 24 | 5 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH6_O | 輸出 | 24 | 6 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH7_O | 輸出 | 24 | 7 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH8_O | 輸出 | 24 | 8 頻道音訊amp數據 |
下表列出了 SCRAMBLER 啟用時，HDMI RX IP 的 Native 介面的輸入和輸出連接埠。
表 4-7。本機介面的輸入與輸出
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| 復位_N_I | 輸入 | 1 | 低電平有效異步復位訊號 |
| 接收時脈訊號 | 輸入 | 1 | XCVR 的「R」通道並行時鐘 |
| 接收時鐘 | 輸入 | 1 | XCVR 的「G」通道並行時鐘 |
| 接收時脈訊號 | 輸入 | 1 | XCVR“B”通道的平行時鐘 |
| EDID_重置_N_I | 輸入 | 1 | 低電平有效異步 edid 重設訊號 |
| HDMI_電纜_CLK_I | 輸入 | 1 | 來自 HDMI 來源的電纜時鐘 |
| 接收有效 | 輸入 | 1 | 來自 XCVR 的“R”通道並行資料的有效訊號 |
| 接收有效 | 輸入 | 1 | 來自 XCVR 的「G」通道並行資料的有效訊號 |
| 接收有效 | 輸入 | 1 | 來自 XCVR 的“B”通道並行資料的有效訊號 |
| 數據_R_I | 輸入 | 像素數量✕10位 | 從 XCVR 接收到「R」通道並行數據 |
| 數據_G_I | 輸入 | 像素數量✕10位 | 從 XCVR 接收到「G」通道並行數據 |
| 數據_B_I | 輸入 | 像素數量✕10位 | 從 XCVR 接收到「B」通道並行數據 |
| 響鳴 | 輸入 | 1 | 用於 DDC 的 I2C 串行時脈輸入 |
| HPD_I | 輸入 | 1 | 熱插拔檢測輸入訊號。源端與接收器相連，HPD訊號應為高電位。 |
| 資料匯流排介面 | 輸入 | 1 | 用於 DDC 的 I2C 串列資料輸入 |
| EDID時鐘輸入 | 輸入 | 1 | I2C模組的系統時鐘 |
| 位滑動_R_O | 輸出 | 1 | 將位元滑訊號傳送到收發器的“R”通道 |
| 位滑動 | 輸出 | 1 | 位滑訊號至收發器的“G”通道 |
| 連接埠名稱 | 方向 | 寬度（位） | 描述 |
| 位滑動_B_O | 輸出 | 1 | 位滑訊號至收發器的“B”通道 |
| 視訊數據有效 | 輸出 | 1 | 視訊數據有效輸出 |
| AUDIO_DATA_VALID_O | 輸出1 | 1 | 音訊資料有效輸出 |
| 水平同步_O | 輸出 | 1 | 水平同步脈衝 |
| V_SYNC_O | 輸出 | 1 | 有效垂直同步脈衝 |
| 數據速率 | 輸出 | 16 | Rx資料速率。以下是數據速率值：
|
| R_O | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“R”數據 |
| 去 | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“G”數據 |
| B_O | 輸出 | 像素數量 ✕ 色彩深度位 | 解碼的“B”數據 |
| 資料匯流排 | 輸出 | 1 | 用於 DDC 的 I2C 串列資料輸出 |
| HPD_O | 輸出 | 1 | 熱插拔檢測輸出訊號 |
| 取消 CTS 鎖定 | 輸出 | 20 | 音訊時鐘再生週期時間amp 價值 |
| 取消 | 輸出 | 20 | 音訊時鐘再生值 (N) 參數 |
| 驗證ACR_VALID_O | 輸出 | 1 | 音頻時鐘再生有效訊號 |
| AUDIO_SAMPLE_CH1_O | 輸出 | 24 | 1 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH2_O | 輸出 | 24 | 2 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH3_O | 輸出 | 24 | 3 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH4_O | 輸出 | 24 | 4 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH5_O | 輸出 | 24 | 5 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH6_O | 輸出 | 24 | 6 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH7_O | 輸出 | 24 | 7 頻道音訊amp數據 |
| AUDIO_SAMPLE_CH8_O | 輸出 | 24 | 8 頻道音訊amp數據 |
測試台模擬（提問）
提供測試平台來檢查 HDMI RX 核心的功能。當像素數為 1 時，Testbench 僅在 Native Interface 中運作。
若要使用測試台模擬核心，請執行下列步驟：
- 在「設計流程」視窗中，展開「建立設計」。
- 右鍵點選Create SmartDesign Testbench，然後點選Run，如下圖所示。
圖 5-1。建立 SmartDesign 測試平台
- 輸入 SmartDesign 測試台的名稱，然後按一下「確定」。
圖 5-2。命名 SmartDesign 測試台
SmartDesign 測試平台已創建，畫佈出現在“設計流程”窗格的右側。 - 導航至 Libero® SoC 目錄，選擇 View > Windows > IP Catalog，然後展開解決方案 - 視訊。雙擊 HDMI RX IP (v5.4.0)，然後按 OK。
- 選擇所有端口，右鍵單擊並選擇提升至頂層。
- 在 SmartDesign 工具列上，按一下「生成元件」。
- 在「刺激層次結構」標籤上，右鍵點選 HDMI_RX_TB 測試台 file，然後按一下模擬預合成器設計 > 以互動方式開啟。
ModelSim® 工具將開啟並附有測試平台，如下圖所示。
圖 5-3。附 HDMI RX 測試台的 ModelSim 工具 File
重要：我如果由於 DO 中指定的運行時間限製而中斷模擬 file，使用run -all命令完成模擬。
許可證（提問）
HDMI RX IP 提供以下兩種授權選項：
- 加密：為核心提供完整的加密 RTL 程式碼。它可透過任何 Libero 授權免費使用，從而允許使用 SmartDesign 實例化核心。您可以使用 Libero 設計套件執行模擬、綜合、佈局並對 FPGA 矽片進行程式設計。
- RTL：完整的RTL原始碼是許可證鎖定的，需要單獨購買。
模擬結果（提問）
以下 HDMI RX IP 時序圖顯示了視訊資料和控制資料週期。
圖 6-1。視訊數據
下圖顯示了對應控制資料輸入的 hsync 和 vsync 輸出。
圖 6-2。水平同步和垂直同步訊號
下圖顯示了EDID部分。
圖 6-3。 EDID 訊號
資源利用（提問）
HDMI RX IP 在 PolarFire® FPGA（MPF300T – 1FCG1152I 封裝）中實現。下表列出了像素數 = 1 像素時所使用的資源。
表 7-1。 1 像素模式的資源利用率
| 顏色格式 | 色彩深度 | 擾頻器 | 布料4LUT | 織物DFF | 接口4LUT | 接口DFF | uSRAM (64×12) | LSRAM（20k） |
| RGB | 8 | 停用 | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | 停用 | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | 停用 | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | 停用 | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | 停用 | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | 停用 | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | 停用 | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | 停用 | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | 停用 | 1585 | 1327 | 492 | 492 | 14 | 9 |
下表列出了像素數 = 4像素時所使用的資源。
表 7-2。 4 像素模式的資源利用率
| 顏色格式 | 色彩深度 | 擾頻器 | 布料4LUT | 織物DFF | 接口4LUT | 接口DFF | uSRAM (64×12) | LSRAM（20k） |
| RGB | 8 | 停用 | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | 停用 | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | 停用 | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | 使能夠 | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | 使能夠 | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | 使能夠 | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | 停用 | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | 停用 | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | 停用 | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | 停用 | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
下表列出了像素數 = 4 像素且啟用 SCRAMBLER 時所使用的資源。
表 7-3。啟用 4 像素模式和 SCRAMBLER 的資源利用率
| 顏色格式 | 色彩深度 | 擾頻器 | 布料4LUT | 織物DFF | 接口4LUT | 接口DFF | uSRAM (64×12) | LSRAM（20k） |
| RGB | 8 | 使能夠 | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | 使能夠 | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | 使能夠 | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
系統整合（提問）
本節展示如何將 IP 整合到 Libero 設計中。
下表列出了不同解析度和位元寬度所需的 PF XCVR、PF TX PLL 和 PF CCC 的配置。
表 8-1。 PF XCVR、PF TX PLL 和 PF CCC 配置
| 解決 | 位寬 | PF XCVR 配置 | CDR 參考時鐘墊 | PF CCC 配置 | |||
| 接收數據速率 | RX CDR 參考時脈頻率 | RX PCS 織物寬度 | 輸入頻率 | 輸出頻率 | |||
| 1像素（1080p60） | 8 | 1485 | 148.5 | 10 | AE27、AE28 | NA | NA |
| 1像素（1080p30） | 10 | 1485 | 148.5 | 10 | AE27、AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27、AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27、AE28 | 74.25 | 148.5 | |
| 4像素（1080p60） | 8 | 1485 | 148.5 | 40 | AE27、AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27、AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27、AE28 | 74.25 | 37.125 | |
| 4像素（4kp30） | 8 | 1485 | 148.5 | 40 | AE27、AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29、AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29、AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29、AE30 | 148.5 | 74.25 | |
| 4像素（4Kp60） | 8 | 5940 | 148.5 | 40 | AE29、AE30 | NA | NA |
HDMI 接收端amp設計1： 當配置為色彩深度 = 8位元、像素數 = 1像素模式時，如下圖所示。
圖 8-1。 HDMI 接收端amp設計 1
對於前amp在 8 位元配置中，以下元件是設計的一部分：
- PF_XCVR_ERM（PF_XCVR_ERM_C0_0）配置為TX和RX全雙工模式。 PMA 模式下 RX 資料速率為 1485 Mbps，10 PXL 模式下資料寬度配置為 1 位，CDR 參考時脈為 148.5 MHz。 PMA 模式下 TX 資料速率為 1485 Mbps，資料寬度配置為 10 位，時脈分頻因子為 4。
- LANE0_CDR_REF_CLK、LANE1_CDR_REF_CLK、LANE2_CDR_REF_CLK 和 LANE3_CDR_REF_CLK 由 PF_XCVR_REF_CLK 透過 AE27、AE28 Pad 腳位驅動。
- EDID CLK_I 接腳應採用 CCC 的 150 MHz 時脈驅動。
- R_RX_CLK_I、G_RX_CLK_I和B_RX_CLK_I分別由LANE3_TX_CLK_R、LANE2_TX_CLK_R和LANE1_TX_CLK_R驅動。
- R_RX_VALID_I、G_RX_VALID_I 和 B_RX_VALID_I 分別由 LANE3_RX_VAL、LANE2_RX_VAL 和 LANE1_RX_VAL 驅動。
- DATA_R_I、DATA_G_I和DATA_B_I分別由LANE3_RX_DATA、LANE2_RX_DATA和LANE1_RX_DATA驅動。
HDMI 接收端amp設計2： 當配置為色彩深度 = 8位元、像素數 = 4像素模式時，如下圖所示。
圖 8-2。 HDMI 接收端amp設計 2
對於前amp在 8 位元配置中，以下元件是設計的一部分：
- PF_XCVR_ERM（PF_XCVR_ERM_C0_0）配置為TX和RX全雙工模式。 PMA 模式下 RX 資料速率為 1485 Mbps，40 PXL 模式下資料寬度配置為 4 位，CDR 參考時脈為 148.5 MHz。 PMA 模式下 TX 資料速率為 1485 Mbps，資料寬度配置為 40 位，時脈分頻因子為 4。
- LANE0_CDR_REF_CLK、LANE1_CDR_REF_CLK、LANE2_CDR_REF_CLK 和 LANE3_CDR_REF_CLK 由 PF_XCVR_REF_CLK 透過 AE27、AE28 Pad 腳位驅動。
- EDID CLK_I 接腳應採用 CCC 的 150 MHz 時脈驅動。
- R_RX_CLK_I、G_RX_CLK_I和B_RX_CLK_I分別由LANE3_TX_CLK_R、LANE2_TX_CLK_R和LANE1_TX_CLK_R驅動。
- R_RX_VALID_I、G_RX_VALID_I 和 B_RX_VALID_I 分別由 LANE3_RX_VAL、LANE2_RX_VAL 和 LANE1_RX_VAL 驅動。
- DATA_R_I、DATA_G_I和DATA_B_I分別由LANE3_RX_DATA、LANE2_RX_DATA和LANE1_RX_DATA驅動。
HDMI 接收端amp設計3： 當配置為色彩深度 = 8 位元、像素數 = 4 像素模式且 SCRAMBLER = 啟用時，如下圖所示。
圖 8-3。 HDMI 接收端amp設計 3
對於前amp在 8 位元配置中，以下元件是設計的一部分：
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) 配置為 TX 和 RX 獨立模式。 PMA 模式下 RX 資料速率為 5940 Mbps，40 PXL 模式的資料寬度配置為 4 位，CDR 參考時脈為 148.5 MHz。 PMA 模式下 TX 資料速率為 5940 Mbps，資料寬度配置為 40 位，時脈分頻因子為 4。
- LANE0_CDR_REF_CLK、LANE1_CDR_REF_CLK、LANE2_CDR_REF_CLK 和 LANE3_CDR_REF_CLK 由 PF_XCVR_REF_CLK 透過 AF29、AF30 Pad 腳位驅動。
- EDID CLK_I 引腳應使用帶有 CCC 的 150 MHz 時脈驅動。
- R_RX_CLK_I、G_RX_CLK_I和B_RX_CLK_I分別由LANE3_TX_CLK_R、LANE2_TX_CLK_R和LANE1_TX_CLK_R驅動。
- R_RX_VALID_I、G_RX_VALID_I 和 B_RX_VALID_I 分別由 LANE3_RX_VAL、LANE2_RX_VAL 和 LANE1_RX_VAL 驅動。
- DATA_R_I、DATA_G_I和DATA_B_I分別由LANE3_RX_DATA、LANE2_RX_DATA和LANE1_RX_DATA驅動。
HDMI 接收端amp設計4： 當配置為色彩深度 = 12 位元、像素數 = 4 像素模式且 SCRAMBLER = 啟用時，如下圖所示。
圖 8-4。 HDMI 接收端amp設計 4
對於前amp在 12 位元配置中，以下元件是設計的一部分：
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) 配置為 RX Only 模式。 PMA 模式下 RX 資料速率為 4455 Mbps，40 PXL 模式的資料寬度配置為 4 位，CDR 參考時脈為 148.5 MHz。
- LANE0_CDR_REF_CLK、LANE1_CDR_REF_CLK、LANE2_CDR_REF_CLK 和 LANE3_CDR_REF_CLK 由 PF_XCVR_REF_CLK 透過 AF29、AF30 Pad 腳位驅動。
- EDID CLK_I 引腳應使用帶有 CCC 的 150 MHz 時脈驅動。
- R_RX_CLK_I、G_RX_CLK_I和B_RX_CLK_I分別由LANE3_TX_CLK_R、LANE2_TX_CLK_R和LANE1_TX_CLK_R驅動。
- R_RX_VALID_I、G_RX_VALID_I 和 B_RX_VALID_I 分別由 LANE3_RX_VAL、LANE2_RX_VAL 和 LANE1_RX_VAL 驅動。
- DATA_R_I、DATA_G_I和DATA_B_I分別由LANE3_RX_DATA、LANE2_RX_DATA和LANE1_RX_DATA驅動。
- PF_CCC_C0 模組產生一個名為 OUT0_FABCLK_0 的時鐘，頻率為 74.25 MHz，源自 111.375 MHz 的輸入時鐘，由 LANE1_RX_CLK_R 驅動。
HDMI 接收端amp設計5： 當配置為色彩深度 = 8 位元、像素數 = 4 像素模式且 SCRAMBLER = 啟用時，如下圖所示。該設計是具有 DRI 的動態資料速率。
圖 8-5。 HDMI 接收端amp設計 5
對於前amp在 8 位元配置中，以下元件是設計的一部分：
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) 配置為 RX Only 模式，並啟用動態重配置介面。 PMA 模式下 RX 資料速率為 5940 Mbps，40 PXL 模式的資料寬度配置為 4 位，CDR 參考時脈為 148.5 MHz。
- LANE0_CDR_REF_CLK、LANE1_CDR_REF_CLK、LANE2_CDR_REF_CLK 和 LANE3_CDR_REF_CLK 由 PF_XCVR_REF_CLK 透過 AF29、AF30 Pad 腳位驅動。
- EDID CLK_I 引腳應使用帶有 CCC 的 150 MHz 時脈驅動。
- R_RX_CLK_I、G_RX_CLK_I和B_RX_CLK_I分別由LANE3_TX_CLK_R、LANE2_TX_CLK_R和LANE1_TX_CLK_R驅動。
- R_RX_VALID_I、G_RX_VALID_I 和 B_RX_VALID_I 分別由 LANE3_RX_VAL、LANE2_RX_VAL 和 LANE1_RX_VAL 驅動。
- DATA_R_I、DATA_G_I和DATA_B_I分別由LANE3_RX_DATA、LANE2_RX_DATA和LANE1_RX_DATA驅動。
修訂歷史（提問）
修訂歷史記錄描述了文件中實施的變更。變更按修訂版列出，從最新出版物開始。
表 9-1。 修訂記錄
| 修訂 | 日期 | 描述 |
| D | 02/2025 | 以下是該文件 C 版的更改清單：
|
| C | 02/2023 | 以下是該文件 C 版的更改清單：
|
| B | 09/2022 | 以下是該文件修訂版 B 中所做的變更清單：
|
| A | 04/2022 | 以下是文檔修訂版 A 的更改列表：
|
| 2.0 | — | 以下是此次修訂中所做更改的摘要。
|
| 1.0 | 08/2021 | 初步修訂。 |
微芯片 FPGA 支持
Microchip FPGA 產品組為其產品提供各種支持服務，包括客戶服務、客戶技術支持中心、 web站點和全球銷售辦事處。 建議客戶在聯繫支持之前訪問 Microchip 在線資源，因為他們的查詢很可能已經得到解答。 通過以下方式聯繫技術支持中心 web站點位於 www.microchip.com/support. 提及 FPGA 器件部件號，選擇合適的案例類別，然後上傳設計 file在創建技術支持案例時。 聯繫客戶服務獲取非技術產品支持，例如產品定價、產品升級、更新信息、訂單狀態和授權。
- 來自北美，請致電 800.262.1060
- 來自世界其他地方，請致電 650.318.4460
- 傳真，來自世界任何地方，650.318.8044
微芯資訊
商標
「Microchip」名稱和標誌、「M」標誌以及其他名稱、標誌和品牌是 Microchip Technology Incorporated 或其附屬公司和/或子公司在美國和/或其他國家的註冊和未註冊商標（「Microchip商標”）。有關 Microchip 商標的信息，請訪問 https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
國際標準書號： 979-8-3371-0744-8
法律聲明
本出版物及其信息僅可用於 Microchip 產品，包括設計、測試 Microchip 產品並將其與您的應用程序集成。 以任何其他方式使用此信息均違反這些條款。 有關設備應用程序的信息僅為您提供方便而提供，可能會被更新所取代。 您有責任確保您的應用程序符合您的規範。 如需更多支持，請聯繫您當地的 Microchip 銷售辦事處，或通過以下網址獲取更多支持 www.microchip.com/en-us/support/design-help/client-support-services.
此資訊由 MICROCHIP 「按原樣」提供。 MICROCHIP 不就這些資訊做出任何明示或暗示、書面或口頭、法定或其他形式的陳述或保證，包括但不限於不侵權、適銷性和特定用途適用性的任何暗示保證，或保證與其狀況、質量或性能有關。
在任何情況下，MICROCHIP 均不對與本資訊或其使用相關的任何類型的間接、特殊、懲罰性、附帶或後果性損失、損壞、成本或費用承擔責任，無論其原因為何，即使 MICROCHIP 已被告知可能性或損害是可以預見的。在法律允許的最大範圍內，MICROCHIP 對與該資訊或其使用相關的任何方式的所有索賠的全部責任不會超過您就該資訊直接向 MICROCHIP 支付的費用金額（如果有）。
在生命維持和/或安全應用中使用 Microchip 設備的風險完全由買方承擔，買方同意為 Microchip 辯護、賠償並使 Microchip 免受因此類使用而造成的任何及所有損害、索賠、訴訟或費用。除非另有說明，否則任何 Microchip 智慧財產權均不會以暗示或其他方式授予任何授權。
Microchip 設備代碼保護功能
請注意 Microchip 產品上代碼保護功能的以下詳細資訊：
- Microchip 產品符合其特定 Microchip 資料表中所包含的規格。
- Microchip 相信，其產品系列在按預期方式、符合操作規範和正常條件下使用時是安全的。
- Microchip 重視並積極保護其智慧財產權。嚴格禁止嘗試破壞 Microchip 產品的程式碼保護功能，否則可能違反《數位千禧年版權法》。
- Microchip 或任何其他半導體製造商都無法保證其程式碼的安全性。代碼保護並不意味著我們保證產品「牢不可破」。代碼保護不斷發展。 Microchip 致力於不斷改進我們產品的程式碼保護功能。
© 2025 Microchip Technology Inc. 及其子公司
常問問題
- Q：如何更新 HDMI RX IP 核？
答：IP核可以透過Libero SoC軟體更新，也可以從目錄中手動下載。一旦安裝在 Libero SoC 軟體 IP 目錄中，就可以在 SmartDesign 中進行設定、產生和實例化，以納入專案。
文件/資源
 |
MICROCHIP PolarFire FPGA 高清晰度多媒體介面 HDMI 接收器 [pdf] 使用者指南 PolarFire FPGA、PolarFire FPGA 高畫質多媒體介面 HDMI 接收器、高畫質多媒體介面 HDMI 接收器、多媒體介面 HDMI 接收器、介面 HDMI 接收器、HDMI 接收器 |
