MICROCHIP PolarFire FPGA Өндөр нягтралтай мультимедиа интерфэйс HDMI хүлээн авагч
Танилцуулга (Асуулт асуух)
Microchip-ийн өндөр нарийвчлалтай мультимедиа интерфэйс (HDMI) хүлээн авагчийн IP нь HDMI стандарт үзүүлэлтэд тодорхойлсон видео өгөгдөл болон аудио пакет өгөгдөл хүлээн авах боломжийг дэмждэг. HDMI RX IP нь нэг пикселийн горимд 2.0 Гц-т 1920 × 1080 хүртэл, дөрвөн пикселийн горимд 60 Гц-т 3840 × 2160 хүртэл нягтралтай HDMI 60-ийг дэмждэг PolarFire® FPGA болон PolarFire System on Chip (SoC) FPGA төхөөрөмжүүдэд зориулагдсан. RX IP нь тэжээлийг асаах, унтраахыг хянах, HDMI эх үүсвэр болон HDMI угаалтуурын хоорондох холболтыг харуулахын тулд үйл явдлыг салгах эсвэл залгахад зориулагдсан Hot Plug Detect (HPD)-ыг дэмждэг.
HDMI эх үүсвэр нь угаалтуурын өргөтгөсөн дэлгэц таних өгөгдлийг (EDID) уншихын тулд дэлгэцийн мэдээллийн сувгийг (DDC) ашиглан угаалтуурын тохиргоо болон/эсвэл чадавхийг олж мэдэх болно. HDMI RX IP нь урьдчилан програмчлагдсан EDID-тэй бөгөөд HDMI эх сурвалж нь стандарт I2C сувгаар унших боломжтой. PolarFire FPGA болон PolarFire SoC FPGA төхөөрөмжийн дамжуулагчийг RX IP-ийн хамт 10 битийн өгөгдөл болгон цуваа өгөгдлийг задлахад ашигладаг. HDMI дахь өгөгдлийн сувгууд нь тэдгээрийн хооронд ихээхэн хазайлттай байхыг зөвшөөрдөг. HDMI RX IP нь эхлээд өгөгдлийн сувгуудын хоорондын хазайлтыг "Эхлээд орж ирсэн" (FIFOs) ашиглан арилгадаг. Энэхүү IP нь дамжуулагчаар дамжуулан HDMI эх үүсвэрээс хүлээн авсан Шилжилтийг багасгасан дифференциал дохиоллын (TMDS) өгөгдлийг 24 битийн RGB пикселийн өгөгдөл, 24 битийн аудио өгөгдөл болон хяналтын дохио болгон хувиргадаг. HDMI протоколд заасан дөрвөн стандарт хяналтын токеныг цувралаас хасах үед өгөгдлийг үе шаттайгаар зэрэгцүүлэхэд ашигладаг.
Дүгнэлт
Дараах хүснэгтэд HDMI RX IP шинж чанаруудын хураангуйг харуулав.
Хүснэгт 1. HDMI RX IP шинж чанар
| Үндсэн хувилбар | Энэхүү хэрэглэгчийн гарын авлага HDMI RX IP v5.4-ийг дэмждэг. |
| Дэмжигдсэн төхөөрөмжийн гэр бүлүүд |
|
| Дэмждэг хэрэгслийн урсгал | Libero® SoC v12.0 буюу түүнээс дээш хувилбаруудыг шаарддаг. |
| Дэмжигдсэн интерфэйсүүд | HDMI RX IP-ээр дэмжигдсэн интерфэйсүүд нь:
|
| Тусгай зөвшөөрөл олгох | HDMI RX IP нь дараах хоёр лицензийн сонголтоор хангагдсан:
|
Онцлогууд
HDMI RX IP нь дараах онцлогтой.
- HDMI 2.0-д тохирно
- 8, 10, 12, 16 битийн өнгөний гүнийг дэмждэг
- RGB, YUV 4:2:2 болон YUV 4:4:4 зэрэг өнгөт форматыг дэмждэг.
- Цаг тутамд нэг эсвэл дөрвөн пикселийн оролтыг дэмждэг
- Нэг пикселийн горимд 1920 Гц давтамжтай 1080 ✕ 60, дөрвөн пикселийн горимд 3840 Гц давтамжтай 2160 ✕ 60 хүртэлх нарийвчлалыг дэмждэг.
- Халуун залгуурыг илрүүлдэг
- Код тайлах схемийг дэмждэг - TMDS
- DVI оролтыг дэмждэг
- Дэлгэцийн мэдээллийн суваг (DDC) болон сайжруулсан дэлгэцийн мэдээллийн суваг (E-DDC) дэмждэг.
- Видео өгөгдөл дамжуулахад зориулсан Native болон AXI4 Stream Video интерфейсийг дэмждэг
- Аудио өгөгдөл дамжуулахад зориулсан Native болон AXI4 Stream аудио интерфэйсийг дэмждэг
Дэмжигдээгүй онцлогууд
Дараах нь HDMI RX IP-ийн дэмжигдээгүй функцууд юм:
- 4:2:0 өнгөний форматыг дэмждэггүй.
- Өндөр динамик хүрээ (HDR) болон Өндөр зурвасын өргөнтэй дижитал контентын хамгаалалт (HDCP) дэмжигддэггүй.
- Хувьсах сэргээх хурд (VRR) болон автомат бага хоцролт горимыг (ALLM) дэмждэггүй.
- Дөрвөн пикселийн горимд дөрөвт хуваагддаггүй хэвтээ цагийн параметрүүдийг дэмждэггүй.
Суурилуулах заавар
IP цөмийг Libero® SoC програм хангамжийн IP каталогид Libero SoC програм хангамжийн IP каталогийг шинэчлэх функцээр автоматаар суулгасан байх ёстой, эсвэл каталогоос гараар татаж авдаг. IP цөмийг Libero SoC програм хангамжийн IP каталогид суулгасны дараа үүнийг Libero төсөлд оруулахын тулд Smart Design дотор тохируулж, үүсгэж, үүсгэнэ.
Туршилтын эх сурвалж төхөөрөмжүүд (Асуулт асуух)
Дараах хүснэгтэд шалгагдсан эх үүсвэрийн төхөөрөмжүүдийг жагсаав.
Хүснэгт 1-1. Туршилтын эх сурвалжийн төхөөрөмжүүд
| Төхөөрөмжүүд | Пикселийн горим | Туршилт хийсэн тогтоолууд | Өнгөний гүн (бит) | Өнгөний горим | Аудио |
| quantumdata™ M41h HDMI анализатор | 1 | 720P 30 FPS, 720P 60 FPS, 1080P 60 FPS | 8 | RGB, YUV444 ба YUV422 | Тиймээ |
| 1080P 30 FPS | 8, 10, 12, 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS, 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 ба 16 | ||||
| 4K 30 FPS | 8, 10, 12, 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Тиймээ |
| 4 | 1080P 60 FPS ба 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Тиймээ |
| 4 | 4K 30 FPS ба 4K 60 FPS | ||||
| Astro VA-1844A HDMI® шалгагч | 1 | 720P 30 FPS, 720P 60 FPS, 1080P 60 FPS | 8 | RGB, YUV444 ба YUV422 | Тиймээ |
| 1080P 30 FPS | 8, 10, 12, 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS, 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 ба 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 иж бүрдэл | 1 | 1080P 30 FPS | 8 | RGB | Үгүй |
| 4 | 4K 60 FPS |
HDMI RX IP тохиргоо (Асуулт асуух)
Энэ хэсэг нь хэтрүүлэн өгдөгview HDMI RX IP тохируулагчийн интерфейс болон түүний бүрэлдэхүүн хэсгүүдийн . HDMI RX IP тохируулагч нь HDMI RX цөмийг тохируулах график интерфейсээр хангадаг. Энэхүү тохируулагч нь хэрэглэгчдэд пикселийн тоо, аудио сувгийн тоо, видео интерфэйс, аудио интерфэйс, SCRAMBLER, өнгөний гүн, өнгөний формат, туршилтын самбар, лиценз зэрэг параметрүүдийг сонгох боломжийг олгодог. Тохируулагчийн интерфейс нь унждаг цэс болон тохиргоог өөрчлөх сонголтуудыг агуулдаг. Үндсэн тохиргоог Хүснэгт 4-1-д тайлбарласан болно. Доорх зурагт дэлгэрэнгүй мэдээллийг харуулав view HDMI RX IP тохируулагчийн интерфейс.
Зураг 2-1. HDMI RX IP тохируулагч
Интерфэйс нь тохиргоог баталгаажуулах эсвэл цуцлах OK, Cancel товчлууруудыг агуулдаг.
Техник хангамжийн хэрэгжилт (Асуулт асуух)
Дараах зургууд нь дамжуулагч (XCVR) бүхий HDMI RX IP интерфэйсийг дүрсэлдэг.
Зураг 3-1. HDMI RX блок диаграмм
Зураг 3-2. Хүлээн авагчийн дэлгэрэнгүй блок диаграмм
HDMI RX нь гурван секундээс бүрдэнэtages:
- Фазын тохируулагч нь дамжуулагчийн битийн гулсалтыг ашиглан хяналтын токены хил хязгаартай зэрэгцээ өгөгдлийг тэгшилдэг.
- TMDS декодер нь 10 битийн кодлогдсон өгөгдлийг 8 битийн видео пикселийн өгөгдөл, 4 битийн аудио пакет өгөгдөл болон 2 битийн хяналтын дохио болгон хувиргадаг.
- FIFO нь R, G, B эгнээний цагийн хоорондох хазайлтыг арилгадаг.
Фазын тохируулагч (Асуулт асуух)
XCVR-ийн 10 бит зэрэгцээ өгөгдөл нь TMDS кодлогдсон үгийн хил хязгаартай үргэлж нийцдэггүй. Өгөгдлийг тайлахын тулд параллель өгөгдлийг бит шилжүүлж, зэрэгцүүлэх шаардлагатай. Фазын тохируулагч нь XCVR дахь битийн гулсалтын функцийг ашиглан орж ирж буй параллель өгөгдлийг үгийн хил хязгаарт тохируулдаг. XCVR Per-Monitor DPI Awareness (PMA) горимд бит-slip функцийг зөвшөөрдөг бөгөөд энэ нь 10-битийн цуваажуулсан үгийн зэрэгцүүлэлтийг 1-битээр тохируулдаг. 10 битийн үгийг 1 битийн гулсалтын байрлалаар тохируулсны дараа хяналтын хугацаанд байрлалыг түгжихийн тулд HDMI протоколын дөрвөн хяналтын тэмдэгтийн аль нэгтэй нь харьцуулна. 10 битийн үгийг зөв зэрэгцүүлсэн бөгөөд дараагийн секундэд хүчинтэй гэж үзнэtages. Өнгөний суваг бүр өөрийн гэсэн фазын тохируулагчтай бөгөөд үгийн хилийг засахын тулд бүх фазын тохируулагч түгжигдсэн үед л TMDS декодлогч тайлж эхэлдэг.
TMDS декодер (Асуулт асуух)
TMDS декодер нь дамжуулагчаас 10 битийн цувралыг тайлж, видеоны хугацаанд 8 битийн пикселийн өгөгдөл болгон хувиргадаг. HSYNC, VSYNC болон PACKET HEADER нь хяналтын хугацаанд 10 битийн цэнхэр сувгийн өгөгдлөөс үүсдэг. Аудио багцын өгөгдлийг R ба G сувагт тус бүр дөрвөн битээр тайлдаг. Суваг бүрийн TMDS декодлогч нь өөрийн цаг дээр ажилладаг. Тиймээс энэ нь сувгийн хооронд тодорхой хазайлттай байж болно.
Channel De-Skew руу суваг (Асуулт асуух)
Сувгуудын хоорондох хазайлтыг арилгахын тулд FIFO дээр суурилсан хазайлтыг арилгах логикийг ашигладаг. Суваг бүр фазын тохируулагчаас ирж буй 10 битийн өгөгдөл хүчинтэй эсэхийг харуулахын тулд фазын тохируулагч нэгжүүдээс хүчинтэй дохио хүлээн авдаг. Хэрэв бүх сувгууд хүчинтэй байвал (фазын тохируулгад хүрсэн бол) FIFO модуль нь унших, бичих идэвхжүүлэх дохиог ашиглан FIFO модулиар дамжуулж эхэлдэг (тасралтгүй бичих, унших). FIFO гаралтын аль нэгэнд хяналтын токен илэрсэн үед унших урсгалыг түр зогсоож, видео урсгалд тодорхой маркер ирснийг илтгэх тэмдэг илэрсэн дохиог үүсгэнэ. Энэ тэмдэглэгээ бүх гурван суваг дээр ирсэн үед л унших урсгал сэргэнэ. Үүний үр дүнд холбогдох хазайлт арилдаг. Хос цагийн FIFO нь холбогдох хазайлтыг арилгахын тулд бүх гурван мэдээллийн урсгалыг цэнхэр сувгийн цагтай синхрончилдог. Дараах зураг нь сувгаас суваг руу хазайх аргыг тайлбарласан болно.
Зураг 3-3. Channel De-Skew руу суваг
DDC (Асуулт асуух)
DDC нь I2C автобусны үзүүлэлт дээр суурилсан холбооны суваг юм. Эх сурвалж нь I2C командыг ашиглан угаалтуурын E-EDID-ээс боол хаягтай мэдээллийг уншдаг. HDMI RX IP нь олон нягтаршилтай урьдчилан тодорхойлсон EDID-г ашигладаг бөгөөд нэг пикселийн горимд 1920 Гц давтамжтай 1080 ✕ 60 хүртэл, дөрвөн пикселийн горимд 3840 Гц давтамжтай 2160 ✕ 60 хүртэл нягтралыг дэмждэг.
EDID нь дэлгэцийн нэрийг Microchip HDMI дэлгэц хэлбэрээр илэрхийлдэг.
HDMI RX параметрүүд ба интерфэйсийн дохио (Асуулт асуух)
Энэ хэсэгт HDMI RX GUI тохируулагч болон оролт/гаралтын дохионы параметрүүдийг авч үзнэ.
Тохиргооны параметрүүд (Асуулт асуух)
Дараах хүснэгтэд HDMI RX IP дахь тохиргооны параметрүүдийг жагсаав.
Хүснэгт 4-1. Тохиргооны параметрүүд
| Параметрийн нэр | Тодорхойлолт |
| Өнгөний формат | Өнгөний орон зайг тодорхойлдог. Дараах өнгөний форматыг дэмждэг:
|
| Өнгөний гүн | Өнгөний бүрэлдэхүүн хэсэг дэх битийн тоог заана. Бүрэлдэхүүн хэсэг бүрт 8, 10, 12, 16 битийг дэмждэг. |
| Пикселийн тоо | Цагт ногдох пикселийн тоог заана:
|
| SCRAMBLER | Секундэд 4 фрэймийн 60K нягтралыг дэмжих:
|
| Аудио сувгийн тоо | Олон тооны аудио сувгийг дэмждэг:
|
| Видео интерфейс | Төрөлх болон AXI урсгал |
| Аудио интерфейс | Төрөлх болон AXI урсгал |
| Туршилтын вандан | Туршилтын вандан орчныг сонгохыг зөвшөөрдөг. Дараах туршилтын вандан сонголтуудыг дэмждэг:
|
| Лиценз | Лицензийн төрлийг зааж өгнө. Дараах хоёр лицензийн сонголтыг өгдөг.
|
Портууд (Асуулт асуух)
Дараах хүснэгтэд өнгөт формат RGB байх үед Native интерфейсийн HDMI RX IP-ийн оролт, гаралтын портуудыг жагсаав.
Хүснэгт 4-2. Төрөлхийн интерфейсийн оролт ба гаралт
| Дохионы нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон дахин тохируулах дохио |
| R_RX_CLK_I | Оруулах | 1 | XCVR-аас "R" сувгийн зэрэгцээ цаг |
| G_RX_CLK_I | Оруулах | 1 | XCVR-аас "G" сувгийн зэрэгцээ цаг |
| B_RX_CLK_I | Оруулах | 1 | XCVR-аас "B" сувгийн зэрэгцээ цаг |
| EDID_RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон засварласан дахин тохируулах дохио |
| R_RX_VALID_I | Оруулах | 1 | “R” сувгийн зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| G_RX_VALID_I | Оруулах | 1 | "G" сувгийн зэрэгцээ өгөгдөлд зориулсан XCVR-аас хүчинтэй дохио |
| B_RX_VALID_I | Оруулах | 1 | "B" сувгийн зэрэгцээ өгөгдөлд зориулсан XCVR-аас хүчинтэй дохио |
| Дохионы нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| DATA_R_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас "R" сувгийн зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_G_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас "G" сувгийн зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_B_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас "B" сувгийн зэрэгцээ өгөгдлийг хүлээн авсан |
| SCL_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа цагны оролт |
| HPD_I | Оруулах | 1 | Халуун залгуур оролтын дохиог илрүүлэх. Угаалтуурт холбогдсон эх үүсвэр HPD дохио өндөр байх ёстой. |
| SDA_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн оролт |
| EDID_CLK_I | Оруулах | 1 | I2C модулийн системийн цаг |
| BIT_SLIP_R_O | Гаралт | 1 | Дамжуулагчийн "R" суваг руу бит гулсах дохио |
| BIT_SLIP_G_O | Гаралт | 1 | Дамжуулагчийн "G" суваг руу бит гулсах дохио |
| BIT_SLIP_B_O | Гаралт | 1 | Transceiver-ийн "B" суваг руу бит гулсах дохио |
| VIDEO_DATA_VALID_O | Гаралт | 1 | Видео өгөгдөл хүчинтэй гаралт |
| AUDIO_DATA_VALID_O | Гаралт | 1 | Аудио өгөгдөл хүчинтэй гаралт |
| H_SYNC_O | Гаралт | 1 | Хэвтээ синхрончлолын импульс |
| V_SYNC_O | Гаралт | 1 | Босоо синхрончлолын идэвхтэй импульс |
| R_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "R" өгөгдлийг тайлсан |
| Г_О | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "G" өгөгдлийг тайлсан |
| B_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "B" өгөгдлийг тайлсан |
| SDA_O | Гаралт | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн гаралт |
| HPD_O | Гаралт | 1 | Халуун залгуурын гаралтын дохиог илрүүлэх |
| ACR_CTS_O | Гаралт | 20 | Аудио цагийг сэргээх мөчлөгийн цагamp үнэ цэнэ |
| ACR_N_O | Гаралт | 20 | Аудио цагийг сэргээх утга (N) параметр |
| ACR_VALID_O | Гаралт | 1 | Аудио цагны сэргээлт хүчинтэй дохио |
| AUDIO_SAMPLE_CH1_O | Гаралт | 24 | 1-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH2_O | Гаралт | 24 | 2-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH3_O | Гаралт | 24 | 3-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH4_O | Гаралт | 24 | 4-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH5_O | Гаралт | 24 | 5-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH6_O | Гаралт | 24 | 6-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH7_O | Гаралт | 24 | 7-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH8_O | Гаралт | 24 | 8-р суваг аудиоample өгөгдөл |
| HDMI_DVI_MODE_O | Гаралт | 1 | Дараахь хоёр горим байна:
|
Дараах хүснэгтэд AXI4 Stream Video Interface-д зориулсан HDMI RX IP-ийн оролт, гаралтын портуудыг тайлбарлав.
Хүснэгт 4-3. AXI4 урсгалын видео интерфэйсийн оролт ба гаралтын портууд
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| TDATA_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн ✕ 3 бит | Видео өгөгдөл гаргах [R, G, B] |
| TVALID_O | Гаралт | 1 | Гаралтын видео хүчинтэй |
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| TLAST_O | Гаралт | 1 | Гаралтын хүрээний төгсгөлийн дохио |
| TUSER_O | Гаралт | 3 |
|
| TSTRB_O | Гаралт | 3 | Гаралтын видео өгөгдлийн strobe |
| TKEEP_O | Гаралт | 3 | Гаралтын видео өгөгдлийг хадгалах |
Дараах хүснэгтэд AXI4 Stream Audio Interface-д зориулсан HDMI RX IP-ийн оролт, гаралтын портуудыг тайлбарласан болно.
Хүснэгт 4-4. AXI4 урсгалын аудио интерфэйсийн оролт ба гаралтын портууд
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| AUDIO_TDATA_O | Гаралт | 24 | Аудио өгөгдөл гаргах |
| AUDIO_TID_O | Гаралт | 3 | Аудио гаралтын суваг |
| AUDIO_TVALID_O | Гаралт | 1 | Дууны хүчинтэй дохиог гарга |
Дараах хүснэгтэд өнгөт формат нь YUV444 байх үед Native интерфейсийн HDMI RX IP-ийн оролт, гаралтын портуудыг жагсаав.
Хүснэгт 4-5. Төрөлхийн интерфейсийн оролт ба гаралт
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон дахин тохируулах дохио |
| LANE3_RX_CLK_I | Оруулах | 1 | XCVR-аас Lane 3 сувгийн зэрэгцээ цаг |
| LANE2_RX_CLK_I | Оруулах | 1 | XCVR-аас Lane 2 сувгийн зэрэгцээ цаг |
| LANE1_RX_CLK_I | Оруулах | 1 | XCVR-аас Lane 1 сувгийн зэрэгцээ цаг |
| EDID_RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон засварласан дахин тохируулах дохио |
| LANE3_RX_VALID_I | Оруулах | 1 | 3-р эгнээний зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| LANE2_RX_VALID_I | Оруулах | 1 | 2-р эгнээний зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| LANE1_RX_VALID_I | Оруулах | 1 | 1-р эгнээний зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| DATA_LANE3_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас 3-р эгнээний зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_LANE2_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас 2-р эгнээний зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_LANE1_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас 1-р эгнээний зэрэгцээ өгөгдлийг хүлээн авсан |
| SCL_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа цагны оролт |
| HPD_I | Оруулах | 1 | Халуун залгуур оролтын дохиог илрүүлэх. Угаалтуурт холбогдсон эх үүсвэр HPD дохио өндөр байх ёстой. |
| SDA_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн оролт |
| EDID_CLK_I | Оруулах | 1 | I2C модулийн системийн цаг |
| BIT_SLIP_LANE3_O | Гаралт | 1 | Дамжуулагчийн 3-р эгнээ рүү бит гулсах дохио |
| BIT_SLIP_LANE2_O | Гаралт | 1 | Дамжуулагчийн 2-р эгнээ рүү бит гулсах дохио |
| BIT_SLIP_LANE1_O | Гаралт | 1 | Дамжуулагчийн 1-р эгнээ рүү бит гулсах дохио |
| VIDEO_DATA_VALID_O | Гаралт | 1 | Видео өгөгдөл хүчинтэй гаралт |
| AUDIO_DATA_VALID_O | Гаралт | 1 | Аудио өгөгдөл хүчинтэй гаралт |
| H_SYNC_O | Гаралт | 1 | Хэвтээ синхрончлолын импульс |
| V_SYNC_O | Гаралт | 1 | Босоо синхрончлолын идэвхтэй импульс |
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| Y_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "Y" өгөгдлийг тайлсан |
| Cb_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "Cb" өгөгдлийг тайлсан |
| Cr_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "Cr" өгөгдлийг тайлсан |
| SDA_O | Гаралт | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн гаралт |
| HPD_O | Гаралт | 1 | Халуун залгуурын гаралтын дохиог илрүүлэх |
| ACR_CTS_O | Гаралт | 20 | Аудио цагийг сэргээх мөчлөгийн цагamp үнэ цэнэ |
| ACR_N_O | Гаралт | 20 | Аудио цагийг сэргээх утга (N) параметр |
| ACR_VALID_O | Гаралт | 1 | Аудио цагны сэргээлт хүчинтэй дохио |
| AUDIO_SAMPLE_CH1_O | Гаралт | 24 | 1-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH2_O | Гаралт | 24 | 2-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH3_O | Гаралт | 24 | 3-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH4_O | Гаралт | 24 | 4-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH5_O | Гаралт | 24 | 5-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH6_O | Гаралт | 24 | 6-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH7_O | Гаралт | 24 | 7-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH8_O | Гаралт | 24 | 8-р суваг аудиоample өгөгдөл |
Дараах хүснэгтэд өнгөт формат нь YUV422 байх үед Native интерфейсийн HDMI RX IP-ийн оролт, гаралтын портуудыг жагсаав.
Хүснэгт 4-6. Төрөлхийн интерфейсийн оролт ба гаралт
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон дахин тохируулах дохио |
| LANE3_RX_CLK_I | Оруулах | 1 | XCVR-аас Lane 3 сувгийн зэрэгцээ цаг |
| LANE2_RX_CLK_I | Оруулах | 1 | XCVR-аас Lane 2 сувгийн зэрэгцээ цаг |
| LANE1_RX_CLK_I | Оруулах | 1 | XCVR-аас Lane 1 сувгийн зэрэгцээ цаг |
| EDID_RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон засварласан дахин тохируулах дохио |
| LANE3_RX_VALID_I | Оруулах | 1 | 3-р эгнээний зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| LANE2_RX_VALID_I | Оруулах | 1 | 2-р эгнээний зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| LANE1_RX_VALID_I | Оруулах | 1 | 1-р эгнээний зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| DATA_LANE3_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас 3-р эгнээний зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_LANE2_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас 2-р эгнээний зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_LANE1_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас 1-р эгнээний зэрэгцээ өгөгдлийг хүлээн авсан |
| SCL_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа цагны оролт |
| HPD_I | Оруулах | 1 | Халуун залгуур оролтын дохиог илрүүлэх. Угаалтуурт холбогдсон эх үүсвэр HPD дохио өндөр байх ёстой. |
| SDA_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн оролт |
| EDID_CLK_I | Оруулах | 1 | I2C модулийн системийн цаг |
| BIT_SLIP_LANE3_O | Гаралт | 1 | Дамжуулагчийн 3-р эгнээ рүү бит гулсах дохио |
| BIT_SLIP_LANE2_O | Гаралт | 1 | Дамжуулагчийн 2-р эгнээ рүү бит гулсах дохио |
| BIT_SLIP_LANE1_O | Гаралт | 1 | Дамжуулагчийн 1-р эгнээ рүү бит гулсах дохио |
| VIDEO_DATA_VALID_O | Гаралт | 1 | Видео өгөгдөл хүчинтэй гаралт |
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| AUDIO_DATA_VALID_O | Гаралт | 1 | Аудио өгөгдөл хүчинтэй гаралт |
| H_SYNC_O | Гаралт | 1 | Хэвтээ синхрончлолын импульс |
| V_SYNC_O | Гаралт | 1 | Босоо синхрончлолын идэвхтэй импульс |
| Y_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "Y" өгөгдлийг тайлсан |
| C_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "С" өгөгдлийг тайлсан |
| SDA_O | Гаралт | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн гаралт |
| HPD_O | Гаралт | 1 | Халуун залгуурын гаралтын дохиог илрүүлэх |
| ACR_CTS_O | Гаралт | 20 | Аудио цагийг сэргээх мөчлөгийн цагamp үнэ цэнэ |
| ACR_N_O | Гаралт | 20 | Аудио цагийг сэргээх утга (N) параметр |
| ACR_VALID_O | Гаралт | 1 | Аудио цагны сэргээлт хүчинтэй дохио |
| AUDIO_SAMPLE_CH1_O | Гаралт | 24 | 1-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH2_O | Гаралт | 24 | 2-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH3_O | Гаралт | 24 | 3-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH4_O | Гаралт | 24 | 4-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH5_O | Гаралт | 24 | 5-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH6_O | Гаралт | 24 | 6-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH7_O | Гаралт | 24 | 7-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH8_O | Гаралт | 24 | 8-р суваг аудиоample өгөгдөл |
Дараах хүснэгтэд SCRAMBLER-г идэвхжүүлсэн үед Native интерфейсийн HDMI RX IP-ийн оролт, гаралтын портуудыг жагсаав.
Хүснэгт 4-7. Төрөлхийн интерфейсийн оролт ба гаралт
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон дахин тохируулах дохио |
| R_RX_CLK_I | Оруулах | 1 | XCVR-аас "R" сувгийн зэрэгцээ цаг |
| G_RX_CLK_I | Оруулах | 1 | XCVR-аас "G" сувгийн зэрэгцээ цаг |
| B_RX_CLK_I | Оруулах | 1 | XCVR-аас "B" сувгийн зэрэгцээ цаг |
| EDID_RESET_N_I | Оруулах | 1 | Идэвхтэй-бага асинхрон засварласан дахин тохируулах дохио |
| HDMI_CABLE_CLK_I | Оруулах | 1 | HDMI эх үүсвэрээс кабелийн цаг |
| R_RX_VALID_I | Оруулах | 1 | “R” сувгийн зэрэгцээ өгөгдлийн хувьд XCVR-аас хүчинтэй дохио |
| G_RX_VALID_I | Оруулах | 1 | "G" сувгийн зэрэгцээ өгөгдөлд зориулсан XCVR-аас хүчинтэй дохио |
| B_RX_VALID_I | Оруулах | 1 | "B" сувгийн зэрэгцээ өгөгдөлд зориулсан XCVR-аас хүчинтэй дохио |
| DATA_R_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас "R" сувгийн зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_G_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас "G" сувгийн зэрэгцээ өгөгдлийг хүлээн авсан |
| DATA_B_I | Оруулах | ПИКСЕЛИЙН ТОО ✕ 10 бит | XCVR-аас "B" сувгийн зэрэгцээ өгөгдлийг хүлээн авсан |
| SCL_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа цагны оролт |
| HPD_I | Оруулах | 1 | Халуун залгуур оролтын дохиог илрүүлэх. Эх үүсвэр нь угаалтууртай холбогдсон бөгөөд HPD дохио өндөр байх ёстой. |
| SDA_I | Оруулах | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн оролт |
| EDID_CLK_I | Оруулах | 1 | I2C модулийн системийн цаг |
| BIT_SLIP_R_O | Гаралт | 1 | Дамжуулагчийн "R" суваг руу бит гулсах дохио |
| BIT_SLIP_G_O | Гаралт | 1 | Дамжуулагчийн "G" суваг руу бит гулсах дохио |
| Портын нэр | Чиглэл | Өргөн (бит) | Тодорхойлолт |
| BIT_SLIP_B_O | Гаралт | 1 | Transceiver-ийн "B" суваг руу бит гулсах дохио |
| VIDEO_DATA_VALID_O | Гаралт | 1 | Видео өгөгдөл хүчинтэй гаралт |
| AUDIO_DATA_VALID_O | Үр дүн1 | 1 | Аудио өгөгдөл хүчинтэй гаралт |
| H_SYNC_O | Гаралт | 1 | Хэвтээ синхрончлолын импульс |
| V_SYNC_O | Гаралт | 1 | Босоо синхрончлолын идэвхтэй импульс |
| ӨГӨГДЛИЙН_ХАНШ_О | Гаралт | 16 | Rx өгөгдлийн хурд. Дата хурдны утгууд нь дараах байдалтай байна.
|
| R_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "R" өгөгдлийг тайлсан |
| Г_О | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "G" өгөгдлийг тайлсан |
| B_O | Гаралт | ПИКСЕЛИЙН ТОО ✕ Өнгөний гүн бит | "B" өгөгдлийг тайлсан |
| SDA_O | Гаралт | 1 | DDC-д зориулсан I2C цуваа өгөгдлийн гаралт |
| HPD_O | Гаралт | 1 | Халуун залгуурын гаралтын дохиог илрүүлэх |
| ACR_CTS_O | Гаралт | 20 | Аудио цагийг сэргээх мөчлөгийн цагamp үнэ цэнэ |
| ACR_N_O | Гаралт | 20 | Аудио цагийг сэргээх утга (N) параметр |
| ACR_VALID_O | Гаралт | 1 | Аудио цагны сэргээлт хүчинтэй дохио |
| AUDIO_SAMPLE_CH1_O | Гаралт | 24 | 1-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH2_O | Гаралт | 24 | 2-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH3_O | Гаралт | 24 | 3-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH4_O | Гаралт | 24 | 4-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH5_O | Гаралт | 24 | 5-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH6_O | Гаралт | 24 | 6-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH7_O | Гаралт | 24 | 7-р суваг аудиоample өгөгдөл |
| AUDIO_SAMPLE_CH8_O | Гаралт | 24 | 8-р суваг аудиоample өгөгдөл |
Testbench Simulation (Асуулт асуух)
Testbench нь HDMI RX цөмийн ажиллагааг шалгахад зориулагдсан. Testbench нь пикселийн тоо нэг байхад л Native Interface дээр ажилладаг.
Туршилтын тавцан ашиглан цөмийг дуурайхын тулд дараах алхмуудыг гүйцэтгэнэ.
- "Дизайн урсгал" цонхноос "Дизайн үүсгэх" хэсгийг өргөжүүлнэ.
- Дараах зурагт үзүүлсэн шиг Create SmartDesign Testbench дээр хулганы баруун товчийг дараад Run дээр дарна уу.
Зураг 5-1. SmartDesign Testbench үүсгэх
- SmartDesign testbench-ийн нэрийг оруулаад OK дарна уу.
Зураг 5-2. SmartDesign Testbench-ийг нэрлэх
SmartDesign testbench-ийг үүсгэсэн ба Дизайн урсгалын самбарын баруун талд зотон зураг гарч ирнэ. - Libero® SoC каталог руу очиж, сонгоно уу View > Windows > IP каталог, дараа нь Шийдэл-Видео хэсгийг өргөжүүлнэ үү. HDMI RX IP (v5.4.0) дээр давхар товшоод OK дарна уу.
- Бүх портуудыг сонгоод, хулганы баруун товчийг дараад "Дээд түвшинд дэмжих" гэснийг сонгоно уу.
- SmartDesign хэрэгслийн мөрөнд Бүрэлдэхүүн хэсэг үүсгэх дээр дарна уу.
- Stimulus Hierarchy таб дээрх HDMI_RX_TB testbench дээр хулганы баруун товчийг дарна уу file, дараа нь синхрончлолын өмнөх дизайныг дуурайх > Интерактив байдлаар нээх дээр дарна уу.
ModelSim® хэрэгсэл нь дараах зурагт үзүүлсэн шиг тестийн тавцангаар нээгдэнэ.
Зураг 5-3. HDMI RX Testbench-тэй ModelSim хэрэгсэл File
Чухал: If ХБ-д заасан ажиллах хугацааны хязгаараас болж симуляци тасалдсан file, симуляцийг дуусгахын тулд run -all командыг ашиглана уу.
Лиценз (Асуулт асуух)
HDMI RX IP нь дараах хоёр лицензийн сонголтоор хангагдсан:
- Шифрлэгдсэн: Цөмд бүрэн шифрлэгдсэн RTL кодыг өгсөн. Энэ нь Libero лицензийн аль нэгээр үнэ төлбөргүй ашиглах боломжтой бөгөөд SmartDesign-ийн үндсэн дээр загварчлах боломжийг олгодог. Та Libero дизайны багцыг ашиглан Simulation, Synthesis, Layout хийж, FPGA цахиурыг програмчилж болно.
- RTL: Бүрэн RTL эх код нь лицензээр түгжигдсэн тул тусад нь худалдаж авах шаардлагатай.
Симуляцийн үр дүн (Асуулт асуух)
HDMI RX IP-д зориулсан дараах цагийн диаграмм нь видео өгөгдөл болон хяналтын өгөгдлийн хугацааг харуулж байна.
Зураг 6-1. Видео өгөгдөл
Дараах диаграммд харгалзах хяналтын өгөгдлийн оролтын hsync болон vsync гаралтыг харуулав.
Зураг 6-2. Хэвтээ синхрончлол ба босоо синхрончлолын дохио
Дараах диаграммд EDID хэсгийг харуулав.
Зураг 6-3. EDID дохио
Нөөцийн ашиглалт (Асуулт асуух)
HDMI RX IP нь PolarFire® FPGA (MPF300T – 1FCG1152I багц) дээр хэрэгждэг. Дараах хүснэгтэд пикселийн тоо = 1 пиксел үед ашигласан нөөцүүдийг жагсаав.
Хүснэгт 7-1. 1 пикселийн горимд зориулсан нөөцийн ашиглалт
| Өнгөний формат | Өнгөний гүн | SCRAMBLER | Даавуу 4LUT | Даавуу DFF | Интерфэйс 4LUT | DFF интерфейс | uSRAM (64×12) | LSRAM (20к) |
| RGB | 8 | Идэвхгүй болгох | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Идэвхгүй болгох | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Идэвхгүй болгох | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Идэвхгүй болгох | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Идэвхгүй болгох | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Идэвхгүй болгох | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Идэвхгүй болгох | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Идэвхгүй болгох | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Идэвхгүй болгох | 1585 | 1327 | 492 | 492 | 14 | 9 |
Дараах хүснэгтэд пикселийн тоо = 4 пиксел үед ашигласан нөөцүүдийг жагсаав.
Хүснэгт 7-2. 4 пикселийн горимд зориулсан нөөцийн ашиглалт
| Өнгөний формат | Өнгөний гүн | SCRAMBLER | Даавуу 4LUT | Даавуу DFF | Интерфэйс 4LUT | DFF интерфейс | uSRAM (64×12) | LSRAM (20к) |
| RGB | 8 | Идэвхгүй болгох | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Идэвхгүй болгох | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Идэвхгүй болгох | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Идэвхжүүлэх | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Идэвхжүүлэх | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Идэвхжүүлэх | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Идэвхгүй болгох | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Идэвхгүй болгох | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Идэвхгүй болгох | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Идэвхгүй болгох | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Дараах хүснэгтэд Pixel-ийн тоо = 4 пиксел ба SCRAMBLER-г идэвхжүүлсэн үед ашигласан нөөцүүдийг жагсаав.
Хүснэгт 7-3. 4 пикселийн горим болон SCRAMBLER-д зориулсан нөөц ашиглалтыг идэвхжүүлсэн
| Өнгөний формат | Өнгөний гүн | SCRAMBLER | Даавуу 4LUT | Даавуу DFF | Интерфэйс 4LUT | DFF интерфейс | uSRAM (64×12) | LSRAM (20к) |
| RGB | 8 | Идэвхжүүлэх | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Идэвхжүүлэх | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Идэвхжүүлэх | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Системийг нэгтгэх (Асуулт асуух)
Энэ хэсэг нь IP-г Libero дизайнд хэрхэн нэгтгэхийг харуулж байна.
Дараах хүснэгтэд өөр өөр нарийвчлал, битийн өргөнд шаардлагатай PF XCVR, PF TX PLL болон PF CCC-ийн тохиргоог жагсаав.
Хүснэгт 8-1. PF XCVR, PF TX PLL болон PF CCC тохиргоо
| Шийдвэр | Битийн өргөн | PF XCVR тохиргоо | CDR REF CLOCK PADS | PF CCC тохиргоо | |||
| RX өгөгдлийн хурд | RX CDR Ref цагийн давтамж | RX PCS даавууны өргөн | Оролтын давтамж | Гаралтын давтамж | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sample Дизайн 1: Өнгөний гүн = 8 бит ба пикселийн тоо = 1 пиксел горимд тохируулагдсан үед дараах зурагт үзүүлэв.
Зураг 8-1. HDMI RX Sampдизайн 1
Жишээ ньample, 8 битийн тохиргоонд дараах бүрэлдэхүүн хэсгүүд нь дизайны нэг хэсэг болно.
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) нь TX болон RX бүрэн дуплекс горимд тохируулагдсан. PMA горимд RX өгөгдлийн хурд 1485 Mbps, өгөгдлийн өргөнийг 10 PXL горимд 1 бит, 148.5 МГц CDR лавлах цаг гэж тохируулсан. PMA горимд TX өгөгдлийн хурд 1485 Mbps, өгөгдлийн өргөнийг цаг хуваах хүчин зүйл 10-тэй 4 бит болгон тохируулсан.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK болон LANE3_CDR_REF_CLK нь PF_XCVR_REF_CLK-ээс AE27, AE28 Pad тээглүүрээр удирддаг.
- EDID CLK_I зүү нь CCC-тэй 150 МГц давтамжтай байх ёстой.
- R_RX_CLK_I, G_RX_CLK_I болон B_RX_CLK_I нь LANE3_TX_CLK_R, LANE2_TX_CLK_R болон LANE1_TX_CLK_R тус тус жолооддог.
- R_RX_VALID_I, G_RX_VALID_I болон B_RX_VALID_I нь LANE3_RX_VAL, LANE2_RX_VAL болон LANE1_RX_VAL тус тус жолооддог.
- DATA_R_I, DATA_G_I болон DATA_B_I нь LANE3_RX_DATA, LANE2_RX_DATA болон LANE1_RX_DATA тус тус хөтлөгддөг.
HDMI RX Sample Дизайн 2: Өнгөний гүн = 8 бит ба пикселийн тоо = 4 пиксел горимд тохируулагдсан үед дараах зурагт үзүүлэв.
Зураг 8-2. HDMI RX Sampдизайн 2
Жишээ ньample, 8 битийн тохиргоонд дараах бүрэлдэхүүн хэсгүүд нь дизайны нэг хэсэг болно.
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) нь TX болон RX бүрэн дуплекс горимд тохируулагдсан. PMA горимд RX өгөгдлийн хурд 1485 Mbps, өгөгдлийн өргөнийг 40 PXL горимд 4 бит, 148.5 МГц CDR лавлах цаг гэж тохируулсан. PMA горимд TX өгөгдлийн хурд 1485 Mbps, өгөгдлийн өргөнийг цаг хуваах хүчин зүйл 40-тэй 4 бит болгон тохируулсан.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK болон LANE3_CDR_REF_CLK нь PF_XCVR_REF_CLK-ээс AE27, AE28 Pad тээглүүрээр удирддаг.
- EDID CLK_I зүү нь CCC-тэй 150 МГц давтамжтай байх ёстой.
- R_RX_CLK_I, G_RX_CLK_I болон B_RX_CLK_I нь LANE3_TX_CLK_R, LANE2_TX_CLK_R болон LANE1_TX_CLK_R тус тус жолооддог.
- R_RX_VALID_I, G_RX_VALID_I болон B_RX_VALID_I нь LANE3_RX_VAL, LANE2_RX_VAL болон LANE1_RX_VAL тус тус жолооддог.
- DATA_R_I, DATA_G_I болон DATA_B_I нь LANE3_RX_DATA, LANE2_RX_DATA болон LANE1_RX_DATA тус тус хөтлөгддөг.
HDMI RX Sample Дизайн 3: Өнгөний гүн = 8 бит ба Пикселийн тоо = 4 пикселийн горим болон SCRAMBLER = Идэвхжүүлсэн гэж тохируулсан бол дараах зурагт үзүүлэв.
Зураг 8-3. HDMI RX Sampдизайн 3
Жишээ ньample, 8 битийн тохиргоонд дараах бүрэлдэхүүн хэсгүүд нь дизайны нэг хэсэг болно.
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) нь TX болон RX бие даасан горимд тохируулагдсан. PMA горимд RX өгөгдлийн хурд 5940 Mbps, өгөгдлийн өргөнийг 40 PXL горимд 4 бит, 148.5 МГц CDR лавлах цаг гэж тохируулсан. PMA горимд TX өгөгдлийн хурд 5940 Mbps, өгөгдлийн өргөнийг цаг хуваах хүчин зүйл 40-тэй 4 бит гэж тохируулсан.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK болон LANE3_CDR_REF_CLK нь PF_XCVR_REF_CLK-ээс AF29, AF30 Pad зүүгээр удирддаг.
- EDID CLK_I зүү нь CCC-тэй 150 МГц давтамжтай ажиллах ёстой.
- R_RX_CLK_I, G_RX_CLK_I болон B_RX_CLK_I нь LANE3_TX_CLK_R, LANE2_TX_CLK_R болон LANE1_TX_CLK_R тус тус жолооддог.
- R_RX_VALID_I, G_RX_VALID_I болон B_RX_VALID_I нь LANE3_RX_VAL, LANE2_RX_VAL болон LANE1_RX_VAL тус тус жолооддог.
- DATA_R_I, DATA_G_I болон DATA_B_I нь LANE3_RX_DATA, LANE2_RX_DATA болон LANE1_RX_DATA тус тус хөтлөгддөг.
HDMI RX Sample Дизайн 4: Өнгөний гүн = 12 бит ба Пикселийн тоо = 4 пикселийн горим болон SCRAMBLER = Идэвхжүүлсэн гэж тохируулсан бол дараах зурагт үзүүлэв.
Зураг 8-4. HDMI RX Sampдизайн 4
Жишээ ньample, 12 битийн тохиргоонд дараах бүрэлдэхүүн хэсгүүд нь дизайны нэг хэсэг болно.
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) нь зөвхөн RX горимд тохируулагдсан. PMA горимд 4455 Mbps RX өгөгдлийн хурд, өгөгдлийн өргөнийг 40 PXL горимд 4 бит, 148.5 МГц CDR лавлах цаг гэж тохируулсан.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK болон LANE3_CDR_REF_CLK нь PF_XCVR_REF_CLK-ээс AF29, AF30 Pad зүүгээр удирддаг.
- EDID CLK_I зүү нь CCC-тэй 150 МГц давтамжтай ажиллах ёстой.
- R_RX_CLK_I, G_RX_CLK_I болон B_RX_CLK_I нь LANE3_TX_CLK_R, LANE2_TX_CLK_R болон LANE1_TX_CLK_R тус тус жолооддог.
- R_RX_VALID_I, G_RX_VALID_I болон B_RX_VALID_I нь LANE3_RX_VAL, LANE2_RX_VAL болон LANE1_RX_VAL тус тус жолооддог.
- DATA_R_I, DATA_G_I болон DATA_B_I нь LANE3_RX_DATA, LANE2_RX_DATA болон LANE1_RX_DATA тус тус хөтлөгддөг.
- PF_CCC_C0 модуль нь LANE0_RX_CLK_R-ээр удирддаг 0 МГц оролтын цагаас гаралтай 74.25 МГц давтамжтай OUT111.375_FABCLK_1 нэртэй цагийг үүсгэдэг.
HDMI RX Sample Дизайн 5: Өнгөний гүн = 8 бит, Пикселийн тоо = 4 пиксел горим, SCRAMBLER = Идэвхжүүлсэн гэж тохируулсан бол дараах зурагт үзүүлэв. Энэхүү загвар нь DRI-тай динамик өгөгдлийн хурд юм.
Зураг 8-5. HDMI RX Sampдизайн 5
Жишээ ньample, 8 битийн тохиргоонд дараах бүрэлдэхүүн хэсгүүд нь дизайны нэг хэсэг болно.
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) нь динамик дахин тохируулах интерфэйсийг идэвхжүүлсэн зөвхөн RX горимд тохируулагдсан. PMA горимд RX өгөгдлийн хурд 5940 Mbps, өгөгдлийн өргөнийг 40 PXL горимд 4 бит, 148.5 МГц CDR лавлах цаг гэж тохируулсан.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK болон LANE3_CDR_REF_CLK нь PF_XCVR_REF_CLK-ээс AF29, AF30 Pad зүүгээр удирддаг.
- EDID CLK_I зүү нь CCC-тэй 150 МГц давтамжтай ажиллах ёстой.
- R_RX_CLK_I, G_RX_CLK_I болон B_RX_CLK_I нь LANE3_TX_CLK_R, LANE2_TX_CLK_R болон LANE1_TX_CLK_R тус тус жолооддог.
- R_RX_VALID_I, G_RX_VALID_I болон B_RX_VALID_I нь LANE3_RX_VAL, LANE2_RX_VAL болон LANE1_RX_VAL тус тус жолооддог.
- DATA_R_I, DATA_G_I болон DATA_B_I нь LANE3_RX_DATA, LANE2_RX_DATA болон LANE1_RX_DATA тус тус хөтлөгддөг.
Хяналтын түүх (Асуулт асуух)
Хяналтын түүх нь баримт бичигт хэрэгжсэн өөрчлөлтүүдийг тайлбарладаг. Өөрчлөлтүүдийг хамгийн сүүлийн үеийн хэвлэлээс эхлээд засварын дагуу жагсаав.
Хүснэгт 9-1. Хяналтын түүх
| Хяналт | Огноо | Тодорхойлолт |
| D | 02/2025 | Баримт бичгийн С хувилбарт оруулсан өөрчлөлтийн жагсаалтыг доор харуулав.
|
| C | 02/2023 | Баримт бичгийн С хувилбарт оруулсан өөрчлөлтийн жагсаалтыг доор харуулав.
|
| B | 09/2022 | Баримт бичгийн В хувилбарт оруулсан өөрчлөлтийн жагсаалтыг доор харуулав.
|
| A | 04/2022 | Баримт бичгийн А хувилбарт орсон өөрчлөлтүүдийн жагсаалтыг доор харуулав.
|
| 2.0 | — | Энэхүү шинэчилсэн найруулгад оруулсан өөрчлөлтүүдийн тоймыг доор харуулав.
|
| 1.0 | 08/2021 | Анхны засвар. |
Microchip FPGA дэмжлэг
Microchip FPGA бүтээгдэхүүний групп нь Хэрэглэгчийн үйлчилгээ, Хэрэглэгчийн техникийн дэмжлэг үзүүлэх төв, webсайт, дэлхий даяарх борлуулалтын оффисууд. Үйлчлүүлэгчид асуулгад аль хэдийн хариулсан байх магадлалтай тул дэмжлэгтэй холбогдохын өмнө Microchip онлайн эх сурвалжид зочлохыг зөвлөж байна. -ээр дамжуулан Техникийн дэмжлэгийн төвтэй холбогдоно уу webсайт дээр www.microchip.com/support. FPGA төхөөрөмжийн хэсгийн дугаарыг дурдаж, тохирох тохиолдлын ангиллыг сонгож, дизайныг байршуулна уу fileтехникийн тусламжийн хэрэг үүсгэх үед s. Бүтээгдэхүүний үнэ, бүтээгдэхүүний шинэчлэл, шинэчлэлтийн мэдээлэл, захиалгын байдал, зөвшөөрөл гэх мэт техникийн бус бүтээгдэхүүний дэмжлэг авахын тулд Хэрэглэгчийн үйлчилгээтэй холбогдоно уу.
- Хойд Америкаас 800.262.1060 руу залгаарай
- Дэлхийн бусад улс орнуудаас 650.318.4460 руу залгаарай
- Факс, дэлхийн хаанаас ч, 650.318.8044
Микрочипийн мэдээлэл
Барааны тэмдэг
“Microchip” нэр ба лого, “M” лого болон бусад нэр, лого, брэндүүд нь АНУ болон/эсвэл бусад улс дахь Microchip Technology Incorporated буюу түүний салбар ба/эсвэл охин компаниудын бүртгэлтэй, бүртгэлгүй худалдааны тэмдэг юм (“Microchip” Барааны тэмдэг"). Микрочип барааны тэмдгийн талаарх мэдээллийг эндээс авах боломжтой https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Хууль эрх зүйн мэдэгдэл
Энэхүү хэвлэл болон энд байгаа мэдээллийг зөвхөн Microchip бүтээгдэхүүнүүд, түүний дотор Microchip-ийн бүтээгдэхүүнийг загварчлах, турших, өөрийн програмтай нэгтгэх зэрэгт ашиглаж болно. Энэ мэдээллийг өөр хэлбэрээр ашиглах нь эдгээр нөхцлийг зөрчиж байна. Төхөөрөмжийн хэрэглээний талаарх мэдээллийг зөвхөн танд тав тухтай байлгах үүднээс өгсөн бөгөөд шинэчлэлтүүдээр солигдож болно. Өргөдөл нь таны техникийн шаардлагад нийцэж байгаа эсэхийг шалгах нь таны үүрэг хариуцлага юм. Нэмэлт дэмжлэг авахын тулд орон нутгийн Microchip-ийн борлуулалтын албатай холбогдож, нэмэлт тусламж авах боломжтой www.microchip.com/en-us/support/design-help/client-support-services.
ЭНЭ МЭДЭЭЛЭЛИЙГ МИКРОЧИПГЭЭР “Байгаагаараа” ӨГӨӨ. МИКРОЧИП НЬ ИЛЭРХИЙ ЭСВЭЛ далд, бичгээр болон аман хэлбэрээр, хууль тогтоомжид заасан болон бусад байдлаар ямар ч мэдээлэл, баталгаа өгөгддөггүй. ХУДАЛДААНЫ БОЛОМЖ, ТОДОРХОЙ ЗОРИУЛАЛТАНД ТОХИРЧ БУЙ БАЙДАЛ, ЧАНАР, ГҮЙЦЭТГЭЛТЭЙ ХОЛБООТОЙ БАТАЛГАА.
МИКРОЧИП НЬ ЯМАРЧ ХЭРЭГЛЭХГҮЙ БОЛОВСРОЛТОЙ ХОЛБОГДОХ Шууд бус, ТУСГАЙ, ШИЙТГЭЛИЙН, САНАМЖИЙН ЭСВЭЛ ЭСВЭЛ ЭСВЭЛ ЭСВЭЛ БУС БУС, ХОХИРОЛ, ЗАРДАЛ, ЗАРДЛЫГ ХАРИУЦАХГҮЙ. МИКРОЧИПТ БОЛОМЖТОЙГ ЗӨВЛӨГСӨН ЭСВЭЛ ХОХИРОЛТОЙ БАЙХ БОЛОМЖТОЙ БАЙСАН ХЭРЭГТЭЙ. МЭДЭЭЛЭЛ, ҮҮНИЙГ ХЭРЭГЛЭЭТЭЙ ХОЛБОГДСОН БҮХ НЭМЭГДЭЛ ДЭЭР МИКРОЧИПЫН НИЙТ ХАРИУЦЛАГА ХУУЛИАР ЗӨВШӨГДӨГДӨГ ХАМГИЙН ХЭМЖЭЭНД ХАРИУЦЛАГА ТҮҮНИЙ МЭДЭЭЛЭЛ ЭСВЭЛ ТҮҮНИЙГ ХЭРЭГЛЭЭТЭЙ ХЭРЭГТЭЙ ХЭРЭГСЛИЙН ТӨЛБӨРИЙН ТӨЛБӨРӨӨ АШИГЛАХГҮЙ. МЭДЭЭЛЭЛ.
Микрочип төхөөрөмжийг амь насыг дэмжих болон/эсвэл аюулгүй байдлын хэрэглээнд ашиглах нь худалдан авагчийн эрсдэлд бүрэн хамаарах бөгөөд худалдан авагч нь ийм ашиглалтаас үүдэлтэй аливаа хохирол, нэхэмжлэл, нэхэмжлэл, зардлаас Microchip-ийг хамгаалах, нөхөн төлүүлэх, гэм хоргүй байлгахыг зөвшөөрнө. Өөрөөр заагаагүй бол ямар ч лицензийг Microchip-ийн оюуны өмчийн эрхийн дагуу далд болон бусад байдлаар дамжуулахгүй.
Микрочип төхөөрөмжийн код хамгаалах онцлог
Microchip бүтээгдэхүүн дээрх код хамгаалах функцийн дараах дэлгэрэнгүй мэдээллийг анхаарна уу.
- Микрочипийн бүтээгдэхүүнүүд нь микрочипийн мэдээллийн хуудсанд багтсан үзүүлэлтүүдийг хангадаг.
- Microchip нь түүний гэр бүлийн бүтээгдэхүүнүүдийг зориулалтын дагуу, ашиглалтын үзүүлэлтийн хүрээнд, хэвийн нөхцөлд ашиглахад найдвартай гэж үздэг.
- Микрочип нь оюуны өмчийн эрхийг дээдэлж, түрэмгийлэн хамгаалдаг. Microchip бүтээгдэхүүний кодын хамгаалалтын шинж чанарыг зөрчихийг оролдохыг хатуу хориглодог бөгөөд Дижитал мянганы зохиогчийн эрхийн тухай хуулийг зөрчиж болзошгүй.
- Microchip болон бусад хагас дамжуулагч үйлдвэрлэгчдийн аль нь ч кодын аюулгүй байдлыг хангаж чадахгүй. Код хамгаалалт гэдэг нь бид бүтээгдэхүүнийг "эвдрэшгүй" гэдгийг баталгаажуулж байна гэсэн үг биш юм. Кодын хамгаалалт байнга хөгжиж байдаг. Microchip нь манай бүтээгдэхүүний код хамгаалах шинж чанарыг тасралтгүй сайжруулах үүрэг хүлээдэг.
© 2025 Microchip Technology Inc. болон түүний охин компаниуд
Түгээмэл асуултууд
- Асуулт: Би HDMI RX IP цөмийг хэрхэн шинэчлэх вэ?
Х: IP цөмийг Libero SoC програм хангамжаар дамжуулан шинэчлэх эсвэл каталогоос гараар татаж авах боломжтой. Libero SoC програм хангамжийн IP каталогид суулгасны дараа үүнийг SmartDesign дотор төсөлд оруулахын тулд тохируулж, үүсгэж, үүсгэж болно.
Баримт бичиг / нөөц
 |
MICROCHIP PolarFire FPGA Өндөр нягтралтай мультимедиа интерфэйс HDMI хүлээн авагч [pdf] Хэрэглэгчийн гарын авлага PolarFire FPGA, PolarFire FPGA Өндөр нягтралтай мультимедиа интерфэйс HDMI хүлээн авагч, өндөр нарийвчлалтай мультимедиа интерфейс HDMI хүлээн авагч, мультимедиа интерфейс HDMI хүлээн авагч, интерфейс HDMI хүлээн авагч, HDMI хүлээн авагч |
