مایکروچپ پولار فایر FPGA د لوړ تعریف ملټي میډیا انٹرفیس HDMI ریسیور
پیژندنه (یوه پوښتنه وکړئ)
د مایکروچپ د لوړ تعریف ملټي میډیا انٹرفیس (HDMI) ریسیور IP د ویډیو ډیټا او آډیو پیکټ ډیټا ریسیپشن ملاتړ کوي چې د HDMI معیاري مشخصاتو کې تشریح شوي. HDMI RX IP په ځانګړي ډول د PolarFire® FPGA او PolarFire سیسټم آن چپ (SoC) FPGA وسیلو لپاره ډیزاین شوی چې د HDMI 2.0 ملاتړ کوي ترڅو د 1920 × 1080 پورې ریزولوشن په 60 Hz کې په یوه پکسل حالت کې او تر 3840 × 2160 پورې په 60 Hz کې په څلور پکسل حالت کې. RX IP د بریښنا آن یا آف څارنې لپاره د هاټ پلګ کشف (HPD) ملاتړ کوي او د HDMI سرچینې او HDMI سنک ترمنځ اړیکه ښودلو لپاره پیښې پلګ یا پلګ کوي.
د HDMI سرچینه د سنک د پراخ شوي ښودنې پیژندنې ډیټا (EDID) لوستلو لپاره د ډیسپلی ډیټا چینل (DDC) کاروي ترڅو د سنک ترتیب او/یا وړتیاوې ومومي. د HDMI RX IP مخکې له مخکې پروګرام شوی EDID لري، کوم چې د HDMI سرچینه کولی شي د معیاري I2C چینل له لارې ولولي. د پولار فایر FPGA او پولار فایر SoC FPGA وسیلې ټرانسسیورونه د RX IP سره یوځای کارول کیږي ترڅو د سریال ډیټا په 10-bit ډیټا کې ډیسیریل کړي. په HDMI کې ډیټا چینلونو ته اجازه ورکول کیږي چې د دوی ترمنځ د پام وړ سکیو ولري. د HDMI RX IP د فرسټ-ان فرسټ-آوټ (FIFOs) په کارولو سره د ډیټا چینلونو ترمنځ سکیو لرې کوي. دا IP د ټرانسسیور له لارې د HDMI سرچینې څخه ترلاسه شوي د لیږد لږترلږه توپیر سیګنالینګ (TMDS) ډیټا په 24-bit RGB پکسل ډیټا، 24-bit آډیو ډیټا او کنټرول سیګنالونو ته بدلوي. په HDMI پروتوکول کې مشخص شوي څلور معیاري کنټرول ټوکنونه د ډیسیریل کولو پرمهال د ډیسیریل کولو لپاره کارول کیږي.
لنډیز
لاندې جدول د HDMI RX IP ځانګړتیاو لنډیز وړاندې کوي.
جدول ۱. د HDMI RX IP ځانګړتیاوې
| اصلي نسخه | دا کارونکي لارښود د HDMI RX IP v5.4 ملاتړ کوي. |
| د ملاتړ شوي وسیلې کورنۍ |
|
| د ملاتړ شوي وسیلې جریان | Libero® SoC v12.0 یا وروسته خپرونو ته اړتیا لري. |
| ملاتړ شوي انٹرفیسونه | هغه انٹرفیسونه چې د HDMI RX IP لخوا ملاتړ کیږي په لاندې ډول دي:
|
| جواز ورکول | د HDMI RX IP لاندې دوه جواز انتخابونو سره چمتو شوی:
|
ځانګړتیاوې
د HDMI RX IP لاندې ځانګړتیاوې لري:
- د HDMI 2.0 لپاره مطابقت لري
- د 8، 10، 12 او 16 بټونو رنګ ژوروالی ملاتړ کوي
- د رنګ بڼو ملاتړ کوي لکه RGB، YUV 4:2:2 او YUV 4:4:4
- په هر ساعت کې د یو یا څلورو پکسلونو ان پټ ملاتړ کوي
- په یو پکسل موډ کې تر ۱۹۲۰ ✕ ۱۰۸۰ پورې په ۶۰ هرټز او په څلور پکسل موډ کې تر ۳۸۴۰ ✕ ۲۱۶۰ پورې په ۶۰ هرټز ریزولوشن ملاتړ کوي.
- هاټ پلګ کشف کوي
- د کوډ کولو سکیم ملاتړ کوي - TMDS
- د DVI ان پټ ملاتړ کوي
- د ښودنې ډیټا چینل (DDC) او پرمختللي ښودنې ډیټا چینل (E-DDC) ملاتړ کوي
- د ویډیو ډیټا لیږد لپاره د اصلي او AXI4 سټریم ویډیو انٹرفیس ملاتړ کوي
- د آډیو ډیټا لیږد لپاره د اصلي او AXI4 سټریم آډیو انٹرفیس ملاتړ کوي
نه ملاتړ شوي ځانګړتیاوې
د HDMI RX IP غیر ملاتړ شوي ځانګړتیاوې په لاندې ډول دي:
- د 4:2:0 رنګ بڼه نه ملاتړ کیږي.
- لوړ متحرک حد (HDR) او د لوړ بینډ ویت ډیجیټل مینځپانګې محافظت (HDCP) ملاتړ نه کیږي.
- د متغیر ریفریش نرخ (VRR) او د اتومات ټیټ ځنډ حالت (ALLM) ملاتړ نه کیږي.
- د افقي وخت پیرامیټرې چې په څلور پکسل حالت کې په څلورو ویشل کیدی نشي ملاتړ نه کیږي.
د نصبولو لارښوونې
د IP کور باید د Libero® SoC سافټویر IP کتلاګ کې په اتوماتيک ډول د Libero SoC سافټویر کې د IP کتلاګ تازه کولو فعالیت له لارې نصب شي، یا دا په لاسي ډول له کتلاګ څخه ډاونلوډ کیږي. یوځل چې د IP کور په Libero SoC سافټویر IP کتلاګ کې نصب شي، دا د Libero پروژې کې د شاملولو لپاره په سمارټ ډیزاین کې تنظیم شوی، تولید شوی او انسټنټ شوی.
ازمول شوي سرچینې وسایل (پوښتنه وکړئ)
لاندې جدول د ازمول شوي سرچینې وسیلو لیست کوي.
جدول ۱-۱. ازمول شوي سرچینې وسایل
| وسایل | د پکسل حالت | ازمول شوي حلونه | د رنګ ژوروالی (بټ) | د رنګ حالت | آډیو |
| کوانټم ډاټا ™ M41h HDMI شنونکی | 1 | ۷۲۰P ۳۰ FPS، ۷۲۰P ۶۰ FPS او ۱۰۸۰P ۶۰ FPS | 8 | RGB، YUV444 او YUV422 | هو |
| ۱۰۸۰پکس ۳۰ FPS | ۱، ۲، ۳ او ۵ | ||||
| 4 | ۷۲۰P ۳۰ FPS، ۱۰۸۰P ۳۰ FPS او ۴K ۶۰ FPS | 8 | |||
| ۱۰۸۰پکس ۳۰ FPS | ۱، ۳ او ۵ | ||||
| ۴K ۳۰ FPS | ۱، ۲، ۳ او ۵ | ||||
| لینوو™ 20U1A007IG | 1 | ۱۰۸۰پکس ۳۰ FPS | 8 | RGB | هو |
| 4 | ۱۰۸۰P ۶۰ FPS او ۴K ۳۰ FPS | ||||
| ډیل طول البلد 3420 | 1 | ۱۰۸۰پکس ۳۰ FPS | 8 | RGB | هو |
| 4 | ۴K ۳۰ FPS او ۴K ۶۰ FPS | ||||
| د اسټرو VA-1844A HDMI® ټیسټر | 1 | ۷۲۰P ۳۰ FPS، ۷۲۰P ۶۰ FPS او ۱۰۸۰P ۶۰ FPS | 8 | RGB، YUV444 او YUV422 | هو |
| ۱۰۸۰پکس ۳۰ FPS | ۱، ۲، ۳ او ۵ | ||||
| 4 | ۷۲۰P ۳۰ FPS، ۱۰۸۰P ۳۰ FPS او ۴K ۶۰ FPS | 8 | |||
| ۱۰۸۰پکس ۳۰ FPS | ۱، ۳ او ۵ | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 Kit | 1 | ۱۰۸۰پکس ۳۰ FPS | 8 | RGB | نه |
| 4 | ۴K ۳۰ FPS |
د HDMI RX IP ترتیب (پوښتنه وکړئ)
دا برخه یو اوور چمتو کويview د HDMI RX IP ترتیب کوونکی انٹرفیس او د هغې اجزا. د HDMI RX IP ترتیب کوونکی د HDMI RX کور تنظیم کولو لپاره ګرافیکي انٹرفیس چمتو کوي. دا تنظیم کوونکی کارونکي ته اجازه ورکوي چې پیرامیټرونه غوره کړي لکه د پکسلونو شمیر، د آډیو چینلونو شمیر، ویډیو انٹرفیس، آډیو انٹرفیس، SCRAMBLER، د رنګ ژوروالی، د رنګ بڼه، ټیسټ بینچ او جواز. د تنظیم کوونکی انٹرفیس کې د ډراپ ډاون مینو او د ترتیباتو تنظیم کولو لپاره اختیارونه شامل دي. کلیدي ترتیبات په جدول 4-1 کې تشریح شوي. لاندې انځور تفصیلي چمتو کوي view د HDMI RX IP کنفیګریټر انٹرفیس.
شکل ۲-۱. د HDMI RX IP تنظیم کوونکی
په انٹرفیس کې د OK او Cancel تڼۍ هم شاملې دي ترڅو تشکیلات تایید یا رد کړي.
د هارډویر تطبیق (یوه پوښتنه وکړئ)
لاندې ارقام د ټرانسیور (XCVR) سره د HDMI RX IP انٹرفیس تشریح کوي.
شکل ۳-۱. د HDMI RX بلاک ډیاګرام
شکل ۳-۲. د ترلاسه کوونکي تفصیلي بلاک ډیاګرام
HDMI RX د دریو s څخه جوړ دیtages:
- د فیز الاینر د ټرانسیور بټ سلیپ په کارولو سره د کنټرول ټوکن سرحدونو په اړه موازي معلومات تنظیموي.
- د TMDS ډیکوډر د ۱۰-بټ کوډ شوي معلومات په ۸-بټ ویډیو پکسل معلوماتو، ۴-بټ آډیو پیکټ معلوماتو او ۲-بټ کنټرول سیګنالونو بدلوي.
- FIFOs د R، G او B لینونو د ساعتونو ترمنځ ترخې لرې کوي.
د فیز الاینر (پوښتنه وکړئ)
د XCVR څخه د 10-bit موازي معلومات تل د TMDS کوډ شوي کلمو سرحدونو سره سمون نه لري. موازي معلومات باید د معلوماتو د ډیکوډ کولو لپاره په بټ کې بدلون او سمون ته اړتیا ولري. د فیز الاینر په XCVR کې د بټ سلیپ ځانګړتیا په کارولو سره د کلمو سرحدونو سره راتلونکی موازي معلومات تنظیموي. د پر-مانیټر DPI پوهاوي (PMA) حالت کې XCVR د بټ سلیپ ځانګړتیا ته اجازه ورکوي، چیرې چې دا د 10-bit ډیسیریل شوي کلمې سمون د 1-bit لخوا تنظیموي. هر ځل، د 10-bit کلمې د 1 بټ سلیپ موقعیت تنظیم کولو وروسته، دا د کنټرول دورې په جریان کې موقعیت بندولو لپاره د HDMI پروتوکول د څلورو کنټرول ټوکنونو څخه هر یو سره پرتله کیږي. د 10-bit کلمه په سمه توګه سمون لري او د راتلونکو ثانیو لپاره د اعتبار وړ ګڼل کیږي.tages. هر رنګ چینل خپل د فیز الاینر لري، د TMDS ډیکوډر یوازې هغه وخت کوډ کول پیل کوي کله چې ټول د فیز الاینرونه د کلمو حدود سمولو لپاره بند وي.
د TMDS ډیکوډر (پوښتنه وکړئ)
د TMDS ډیکوډر د ویډیو دورې په جریان کې د ټرانسیور څخه 10-بټ پکسل ډیټا ته د 8-بټ ډیسیریل شوي ډیکوډ کوي. HSYNC، VSYNC او PACKET HEADER د 10-بټ نیلي چینل ډیټا څخه د کنټرول دورې په جریان کې رامینځته کیږي. د آډیو پیکټ ډیټا د R او G چینل ته د څلورو بټونو سره ډیکوډ کیږي. د هر چینل TMDS ډیکوډر په خپل ساعت کې کار کوي. له همدې امله، دا کولی شي د چینلونو ترمنځ یو ځانګړی سکیو ولري.
چینل څخه چینل ډی سکیو ته (پوښتنه وکړئ)
د چینلونو ترمنځ د سکیو لرې کولو لپاره د FIFO پر بنسټ د ډی سکیو منطق کارول کیږي. هر چینل د فیز الاینمینر څخه د راتلونکو 10-بټ ډیټا د اعتبار وړ دي که نه دا په ګوته کولو لپاره د فیز الاینمینر څخه د اعتبار وړ سیګنال ترلاسه کوي. که ټول چینلونه معتبر وي (د فیز الاینمینټ ترلاسه کړی وي)، د FIFO ماډل د لوستلو او لیکلو فعال سیګنالونو په کارولو سره د FIFO ماډل له لارې د معلوماتو لیږدول پیل کوي (په دوامداره توګه لیکل او لوستل). کله چې د FIFO په کوم محصول کې د کنټرول نښه کشف شي، د لوستلو جریان ځنډول کیږي، او د مارکر کشف شوی سیګنال رامینځته کیږي ترڅو د ویډیو جریان کې د یو ځانګړي مارکر راتګ په ګوته کړي. د لوستلو جریان یوازې هغه وخت بیا پیل کیږي کله چې دا مارکر په ټولو دریو چینلونو کې رسیدلی وي. په پایله کې، اړونده سکیو لرې کیږي. دوه ګونی ساعت FIFOs د اړونده سکیو لرې کولو لپاره د نیلي چینل ساعت سره ټول درې ډیټا جریانونه همغږي کوي. لاندې انځور د چینل څخه چینل ډی سکیو تخنیک تشریح کوي.
شکل ۳-۳. چینل ته چینل ډی-سکیو
ډي ډي سي (پوښتنه وکړئ)
DDC د I2C بس ځانګړتیاو پر بنسټ د اړیکو چینل دی. سرچینه د I2C قوماندې کاروي ترڅو د سنک د E-EDID څخه د غلام پتې سره معلومات ولولي. د HDMI RX IP د څو ریزولوشن سره مخکې ټاکل شوي EDID کاروي چې په یو پکسل حالت کې په 1920 Hz کې تر 1080 ✕ 60 پورې ریزولوشنونه ملاتړ کوي او په څلور پکسل حالت کې په 3840 Hz کې تر 2160 ✕ 60 پورې.
EDID د ښودلو نوم د مایکروچپ HDMI ښودنې په توګه څرګندوي.
د HDMI RX پیرامیټرې او د انٹرفیس سیګنالونه (پوښتنه وکړئ)
دا برخه د HDMI RX GUI ترتیب کونکي او I/O سیګنالونو کې پیرامیټرونو په اړه بحث کوي.
د ترتیب پیرامیټرې (پوښتنه وکړئ)
لاندې جدول د HDMI RX IP کې د ترتیب پیرامیټرې لیست کوي.
جدول 4-1. د ترتیب پارامترونه
| د پیرامیټر نوم | تفصیل |
| د رنګ بڼه | د رنګ ځای تعریفوي. د لاندې رنګ فارمیټونو ملاتړ کوي:
|
| د رنګ ژوروالی | د هر رنګ برخې د بټونو شمېر مشخص کوي. د هر برخې د 8، 10، 12 او 16 بټونو ملاتړ کوي. |
| د پکسلونو شمیر | په هر ساعت کې د پکسلونو شمیر په ګوته کوي:
|
| SCRAMBLER | په هر ثانیه کې د 4 چوکاټونو کې د 60K ریزولوشن لپاره ملاتړ:
|
| د آډیو چینلونو شمیر | د آډیو چینلونو شمیر ملاتړ کوي:
|
| ویډیو برسیر | اصلي او AXI جریان |
| آډیو انٹرفیس | اصلي او AXI جریان |
| د ازموینې بنچ | د ازموینې بینچ چاپیریال غوره کولو ته اجازه ورکوي. د لاندې ازموینې بینچ اختیارونو ملاتړ کوي:
|
| جواز | د جواز ډول مشخص کوي. لاندې دوه جواز اختیارونه وړاندې کوي:
|
بندرونه (یوه پوښتنه وکړئ)
لاندې جدول د اصلي انٹرفیس لپاره د HDMI RX IP د ان پټ او آوټ پټ پورټونو لیست کوي کله چې د رنګ بڼه RGB وي.
جدول ۴-۲. د اصلي انٹرفیس لپاره ننوتل او وتل
| د سیګنال نوم | هدایت | عرض (بټ) | تفصیل |
| RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ري سیٹ سيګنال |
| د R_RX_CLK_I | داخلول | 1 | د XCVR څخه د "R" چینل لپاره موازي ساعت |
| د G_RX_CLK_I | داخلول | 1 | د XCVR څخه د "G" چینل لپاره موازي ساعت |
| د B_RX_CLK_I | داخلول | 1 | د XCVR څخه د "B" چینل لپاره موازي ساعت |
| د EDID_RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ایډیډ ری سیٹ سیګنال |
| د R_RX_VALID_I | داخلول | 1 | د "R" چینل موازي معلوماتو لپاره د XCVR څخه معتبر سیګنال |
| د G_RX_VALID_I | داخلول | 1 | د "G" چینل موازي معلوماتو لپاره د XCVR څخه معتبر سیګنال |
| د B_RX_VALID_I | داخلول | 1 | د "B" چینل موازي معلوماتو لپاره د XCVR څخه معتبر سیګنال |
| د سیګنال نوم | هدایت | عرض (بټ) | تفصیل |
| DATA_R_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د "R" چینل موازي معلومات ترلاسه کړل |
| DATA_G_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د "G" چینل موازي معلومات ترلاسه کړل |
| DATA_B_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د "B" چینل موازي معلومات ترلاسه کړل |
| د SCL_I | داخلول | 1 | د DDC لپاره د I2C سریال ساعت ان پټ |
| د HPD_I | داخلول | 1 | ګرم پلګ د ان پټ سیګنال کشف کوي. سرچینه د سینک سره وصل ده د HPD سیګنال باید لوړ وي. |
| د SDA_I | داخلول | 1 | د DDC لپاره د I2C سریال ډیټا ان پټ |
| د EDID_CLK_I | داخلول | 1 | د I2C ماډل لپاره د سیسټم ساعت |
| د BIT_SLIP_R_O | محصول | 1 | د ټرانسیور "R" چینل ته د بټ سلیپ سیګنال |
| د BIT_SLIP_G_O | محصول | 1 | د ټرانسیور "G" چینل ته د بټ سلیپ سیګنال |
| د BIT_SLIP_B_O | محصول | 1 | د ټرانسیور "B" چینل ته د بټ سلپ سیګنال |
| ویډیو_ډاټا_ویلیډ_او | محصول | 1 | د ویډیو معلوماتو اعتبار لرونکی محصول |
| د آډیو_ډاټا_ویلید_او | محصول | 1 | د آډیو معلوماتو اعتبار لرونکی محصول |
| H_SYNC_O | محصول | 1 | افقی ترکیب نبض |
| V_SYNC_O | محصول | 1 | د فعال عمودی ترکیب نبض |
| R_O | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "R" معلومات |
| G_O | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "G" معلومات |
| ب_او | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "B" معلومات |
| د SDA_O | محصول | 1 | د DDC لپاره د I2C سریال ډیټا محصول |
| د HPD_O | محصول | 1 | د ګرم پلګ کشف د محصول سیګنال |
| د ACR_CTS_O معرفي کول | محصول | 20 | د آډیو ساعت د بیا رغونې دورې مهال ویشamp ارزښت |
| د ACR_N_O | محصول | 20 | د آډیو ساعت بیا تولید ارزښت (N) پیرامیټر |
| د ACR_VALID_O په اړه | محصول | 1 | د غږ ساعت بیا رغونه د اعتبار وړ سیګنال |
| آډیو_سAMPد LE_CH1_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH2_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH3_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH4_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH5_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH6_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH7_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH8_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| د HDMI_DVI_MODE_O | محصول | 1 | لاندې دوه طریقې دي:
|
لاندې جدول د AXI4 سټریم ویډیو انٹرفیس لپاره د HDMI RX IP ان پټ او آوټ پټ پورټونه تشریح کوي.
جدول ۴-۳. د AXI4 سټریم ویډیو انٹرفیس لپاره د ننوتلو او وتلو بندرونه
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| TDATA_O | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ✕ ۳ ټوټې | د ویډیو ډاټا [R، G، B] |
| TVALID_O | محصول | 1 | د ویډیو وتل اعتبار لري |
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| TLAST_O | محصول | 1 | د محصول چوکاټ پای سیګنال |
| TUSER_O | محصول | 3 |
|
| TSTRB_O | محصول | 3 | د ویډیو ډیټا سټروب آوټ پټ |
| TKEEP_O | محصول | 3 | د ویډیو د معلوماتو ساتل |
لاندې جدول د AXI4 سټریم آډیو انٹرفیس لپاره د HDMI RX IP ان پټ او آوټ پټ پورټونه تشریح کوي.
جدول ۴-۴. د AXI4 سټریم آډیو انٹرفیس لپاره د ننوتلو او وتلو بندرونه
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| آډیو_TDATA_O | محصول | 24 | د آډیو ډاټا تولید کړئ |
| آډیو_ټایډ_او | محصول | 3 | د آډیو آوټ پټ چینل |
| آډیو_ټی وی ایل آی ډي_او | محصول | 1 | د آډیو معتبر سیګنال تولید کړئ |
لاندې جدول د اصلي انٹرفیس لپاره د HDMI RX IP د ان پټ او آوټ پټ پورټونو لیست کوي کله چې د رنګ بڼه YUV444 وي.
جدول ۴-۲. د اصلي انٹرفیس لپاره ننوتل او وتل
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ري سیٹ سيګنال |
| د LANE3_RX_CLK_I معرفي کول | داخلول | 1 | د XCVR څخه د لین 3 چینل لپاره موازي ساعت |
| د LANE2_RX_CLK_I معرفي کول | داخلول | 1 | د XCVR څخه د لین 2 چینل لپاره موازي ساعت |
| د LANE1_RX_CLK_I معرفي کول | داخلول | 1 | د XCVR څخه د لین 1 چینل لپاره موازي ساعت |
| د EDID_RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ایډیډ ری سیٹ سیګنال |
| د LANE3_RX_VALID_I | داخلول | 1 | د لین ۳ موازي معلوماتو لپاره د XCVR څخه د اعتبار وړ سیګنال |
| د LANE2_RX_VALID_I | داخلول | 1 | د لین ۳ موازي معلوماتو لپاره د XCVR څخه د اعتبار وړ سیګنال |
| د LANE1_RX_VALID_I | داخلول | 1 | د لین ۳ موازي معلوماتو لپاره د XCVR څخه د اعتبار وړ سیګنال |
| د معلوماتو_لین3_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د لین 3 موازي معلومات ترلاسه کړل |
| د معلوماتو_لین2_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د لین 2 موازي معلومات ترلاسه کړل |
| د معلوماتو_لین1_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د لین 1 موازي معلومات ترلاسه کړل |
| د SCL_I | داخلول | 1 | د DDC لپاره د I2C سریال ساعت ان پټ |
| د HPD_I | داخلول | 1 | ګرم پلګ د ان پټ سیګنال کشف کوي. سرچینه د سینک سره وصل ده د HPD سیګنال باید لوړ وي. |
| د SDA_I | داخلول | 1 | د DDC لپاره د I2C سریال ډیټا ان پټ |
| د EDID_CLK_I | داخلول | 1 | د I2C ماډل لپاره د سیسټم ساعت |
| د BIT_SLIP_LANE3_O | محصول | 1 | د ټرانسیور دریمې کرښې ته د بټ سلیپ سیګنال |
| د BIT_SLIP_LANE2_O | محصول | 1 | د ټرانسیور دریمې کرښې ته د بټ سلیپ سیګنال |
| د BIT_SLIP_LANE1_O | محصول | 1 | د ټرانسیور دریمې کرښې ته د بټ سلیپ سیګنال |
| ویډیو_ډاټا_ویلیډ_او | محصول | 1 | د ویډیو معلوماتو اعتبار لرونکی محصول |
| د آډیو_ډاټا_ویلید_او | محصول | 1 | د آډیو معلوماتو اعتبار لرونکی محصول |
| H_SYNC_O | محصول | 1 | افقی ترکیب نبض |
| V_SYNC_O | محصول | 1 | د فعال عمودی ترکیب نبض |
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| Y_O د نوم نوم | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "Y" معلومات |
| سي بي_او | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "Cb" معلومات |
| Cr_O | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "Cr" معلومات |
| د SDA_O | محصول | 1 | د DDC لپاره د I2C سریال ډیټا محصول |
| د HPD_O | محصول | 1 | د ګرم پلګ کشف د محصول سیګنال |
| د ACR_CTS_O معرفي کول | محصول | 20 | د آډیو ساعت د بیا رغونې دورې مهال ویشamp ارزښت |
| د ACR_N_O | محصول | 20 | د آډیو ساعت بیا تولید ارزښت (N) پیرامیټر |
| د ACR_VALID_O په اړه | محصول | 1 | د غږ ساعت بیا رغونه د اعتبار وړ سیګنال |
| آډیو_سAMPد LE_CH1_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH2_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH3_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH4_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH5_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH6_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH7_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH8_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
لاندې جدول د اصلي انٹرفیس لپاره د HDMI RX IP د ان پټ او آوټ پټ پورټونو لیست کوي کله چې د رنګ بڼه YUV422 وي.
جدول ۴-۲. د اصلي انٹرفیس لپاره ننوتل او وتل
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ري سیٹ سيګنال |
| د LANE3_RX_CLK_I معرفي کول | داخلول | 1 | د XCVR څخه د لین 3 چینل لپاره موازي ساعت |
| د LANE2_RX_CLK_I معرفي کول | داخلول | 1 | د XCVR څخه د لین 2 چینل لپاره موازي ساعت |
| د LANE1_RX_CLK_I معرفي کول | داخلول | 1 | د XCVR څخه د لین 1 چینل لپاره موازي ساعت |
| د EDID_RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ایډیډ ری سیٹ سیګنال |
| د LANE3_RX_VALID_I | داخلول | 1 | د لین ۳ موازي معلوماتو لپاره د XCVR څخه د اعتبار وړ سیګنال |
| د LANE2_RX_VALID_I | داخلول | 1 | د لین ۳ موازي معلوماتو لپاره د XCVR څخه د اعتبار وړ سیګنال |
| د LANE1_RX_VALID_I | داخلول | 1 | د لین ۳ موازي معلوماتو لپاره د XCVR څخه د اعتبار وړ سیګنال |
| د معلوماتو_لین3_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د لین 3 موازي معلومات ترلاسه کړل |
| د معلوماتو_لین2_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د لین 2 موازي معلومات ترلاسه کړل |
| د معلوماتو_لین1_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د لین 1 موازي معلومات ترلاسه کړل |
| د SCL_I | داخلول | 1 | د DDC لپاره د I2C سریال ساعت ان پټ |
| د HPD_I | داخلول | 1 | ګرم پلګ د ان پټ سیګنال کشف کوي. سرچینه د سینک سره وصل ده د HPD سیګنال باید لوړ وي. |
| د SDA_I | داخلول | 1 | د DDC لپاره د I2C سریال ډیټا ان پټ |
| د EDID_CLK_I | داخلول | 1 | د I2C ماډل لپاره د سیسټم ساعت |
| د BIT_SLIP_LANE3_O | محصول | 1 | د ټرانسیور دریمې کرښې ته د بټ سلیپ سیګنال |
| د BIT_SLIP_LANE2_O | محصول | 1 | د ټرانسیور دریمې کرښې ته د بټ سلیپ سیګنال |
| د BIT_SLIP_LANE1_O | محصول | 1 | د ټرانسیور دریمې کرښې ته د بټ سلیپ سیګنال |
| ویډیو_ډاټا_ویلیډ_او | محصول | 1 | د ویډیو معلوماتو اعتبار لرونکی محصول |
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| د آډیو_ډاټا_ویلید_او | محصول | 1 | د آډیو معلوماتو اعتبار لرونکی محصول |
| H_SYNC_O | محصول | 1 | افقی ترکیب نبض |
| V_SYNC_O | محصول | 1 | د فعال عمودی ترکیب نبض |
| Y_O د نوم نوم | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "Y" معلومات |
| سي_او | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | د "C" ډیټا کوډ شوی |
| د SDA_O | محصول | 1 | د DDC لپاره د I2C سریال ډیټا محصول |
| د HPD_O | محصول | 1 | د ګرم پلګ کشف د محصول سیګنال |
| د ACR_CTS_O معرفي کول | محصول | 20 | د آډیو ساعت د بیا رغونې دورې مهال ویشamp ارزښت |
| د ACR_N_O | محصول | 20 | د آډیو ساعت بیا تولید ارزښت (N) پیرامیټر |
| د ACR_VALID_O په اړه | محصول | 1 | د غږ ساعت بیا رغونه د اعتبار وړ سیګنال |
| آډیو_سAMPد LE_CH1_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH2_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH3_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH4_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH5_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH6_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH7_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH8_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
لاندې جدول د اصلي انٹرفیس لپاره د HDMI RX IP د ان پټ او آوټ پټ پورټونو لیست کوي کله چې SCRAMBLER فعال وي.
جدول ۴-۲. د اصلي انٹرفیس لپاره ننوتل او وتل
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ري سیٹ سيګنال |
| د R_RX_CLK_I | داخلول | 1 | د XCVR څخه د "R" چینل لپاره موازي ساعت |
| د G_RX_CLK_I | داخلول | 1 | د XCVR څخه د "G" چینل لپاره موازي ساعت |
| د B_RX_CLK_I | داخلول | 1 | د XCVR څخه د "B" چینل لپاره موازي ساعت |
| د EDID_RESET_N_I | داخلول | 1 | فعال-ټيټ غير متماثل ایډیډ ری سیٹ سیګنال |
| د HDMI_CABLE_CLK_I معرفي کول | داخلول | 1 | د HDMI سرچینې څخه د کیبل ساعت |
| د R_RX_VALID_I | داخلول | 1 | د "R" چینل موازي معلوماتو لپاره د XCVR څخه معتبر سیګنال |
| د G_RX_VALID_I | داخلول | 1 | د "G" چینل موازي معلوماتو لپاره د XCVR څخه معتبر سیګنال |
| د B_RX_VALID_I | داخلول | 1 | د "B" چینل موازي معلوماتو لپاره د XCVR څخه معتبر سیګنال |
| DATA_R_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د "R" چینل موازي معلومات ترلاسه کړل |
| DATA_G_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د "G" چینل موازي معلومات ترلاسه کړل |
| DATA_B_I | داخلول | د پېکسلونو شمېر ✕ ۱۰ بټونه | د XCVR څخه د "B" چینل موازي معلومات ترلاسه کړل |
| د SCL_I | داخلول | 1 | د DDC لپاره د I2C سریال ساعت ان پټ |
| د HPD_I | داخلول | 1 | ګرم پلګ د ان پټ سیګنال کشف کوي. سرچینه د سنک سره وصل ده، او د HPD سیګنال باید لوړ وي. |
| د SDA_I | داخلول | 1 | د DDC لپاره د I2C سریال ډیټا ان پټ |
| د EDID_CLK_I | داخلول | 1 | د I2C ماډل لپاره د سیسټم ساعت |
| د BIT_SLIP_R_O | محصول | 1 | د ټرانسیور "R" چینل ته د بټ سلیپ سیګنال |
| د BIT_SLIP_G_O | محصول | 1 | د ټرانسیور "G" چینل ته د بټ سلیپ سیګنال |
| د بندر نوم | هدایت | عرض (بټ) | تفصیل |
| د BIT_SLIP_B_O | محصول | 1 | د ټرانسیور "B" چینل ته د بټ سلپ سیګنال |
| ویډیو_ډاټا_ویلیډ_او | محصول | 1 | د ویډیو معلوماتو اعتبار لرونکی محصول |
| د آډیو_ډاټا_ویلید_او | محصول 1 | 1 | د آډیو معلوماتو اعتبار لرونکی محصول |
| H_SYNC_O | محصول | 1 | افقی ترکیب نبض |
| V_SYNC_O | محصول | 1 | د فعال عمودی ترکیب نبض |
| د معلوماتو کچه_O | محصول | 16 | د Rx معلوماتو کچه. د معلوماتو کچه ارزښتونه لاندې دي:
|
| R_O | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "R" معلومات |
| G_O | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "G" معلومات |
| ب_او | محصول | د پکسلونو شمیر ✕ د رنګ ژوروالی ټوټې | ډیکوډ شوی "B" معلومات |
| د SDA_O | محصول | 1 | د DDC لپاره د I2C سریال ډیټا محصول |
| د HPD_O | محصول | 1 | د ګرم پلګ کشف د محصول سیګنال |
| د ACR_CTS_O معرفي کول | محصول | 20 | د آډیو ساعت د بیا رغونې دورې مهال ویشamp ارزښت |
| د ACR_N_O | محصول | 20 | د آډیو ساعت بیا تولید ارزښت (N) پیرامیټر |
| د ACR_VALID_O په اړه | محصول | 1 | د غږ ساعت بیا رغونه د اعتبار وړ سیګنال |
| آډیو_سAMPد LE_CH1_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH2_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH3_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH4_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH5_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH6_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH7_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
| آډیو_سAMPد LE_CH8_O معرفي کول | محصول | 24 | د چینل ۱ آډیوګانېampد معلوماتو |
د ټیسټ بینچ سمولیشن (یوه پوښتنه وکړئ)
ټیسټ بینچ د HDMI RX کور د فعالیت چک کولو لپاره چمتو شوی. ټیسټ بینچ یوازې په اصلي انٹرفیس کې کار کوي کله چې د پکسلونو شمیر یو وي.
د ټیسټ بینچ په کارولو سره د اصلي انډول کولو لپاره ، لاندې مرحلې ترسره کړئ:
- د ډیزاین فلو کړکۍ کې، د ډیزاین جوړولو ته پراختیا ورکړئ.
- په Create SmartDesign Testbench ښي کلیک وکړئ، او بیا په Run کلیک وکړئ، لکه څنګه چې په لاندې انځور کې ښودل شوي.
شکل ۵-۱. د سمارټ ډیزاین ټیسټ بینچ جوړول
- د سمارټ ډیزاین ټیسټ بینچ لپاره نوم دننه کړئ، او بیا په OK کلیک وکړئ.
شکل ۵-۲. د سمارټ ډیزاین ټیسټ بینچ نومول
د سمارټ ډیزاین ټیسټ بینچ رامینځته شوی ، او کینوس د ډیزاین فلو پین ښیې ته ښکاري. - Libero® SoC کتلاګ ته لاړ شئ، غوره کړئ View > وینډوز > IP کتلاګ، او بیا د حل لارې-ویډیو پراخه کړئ. په HDMI RX IP (v5.4.0) دوه ځله کلیک وکړئ او بیا په OK کلیک وکړئ.
- ټول پورټونه غوره کړئ، ښیې کلیک وکړئ او "Promote to Top Level" غوره کړئ.
- د سمارټ ډیزاین په وسیله بار کې، د تولید برخې کلیک وکړئ.
- د Stimulus Hierarchy ټب کې، HDMI_RX_TB ټیسټ بینچ ښۍ کلیک وکړئ. file، او بیا کلیک وکړئ د پری-سنت ډیزاین سمول> په متقابل ډول خلاص کړئ.
د ModelSim® وسیله د ټیسټ بینچ سره خلاصیږي، لکه څنګه چې په لاندې شکل کې ښودل شوي.
شکل ۵-۳. د ماډل سیم وسیله د HDMI RX ټیسټ بینچ سره File
مهم: Iکه چیرې سمولیشن د چلولو وخت محدودیت له امله چې په DO کې مشخص شوی وي، مداخله شي fileد سمولو بشپړولو لپاره د run-all کمانډ وکاروئ.
جواز (پوښتنه وکړئ)
د HDMI RX IP لاندې دوه جواز انتخابونو سره چمتو شوی:
- کوډ شوی: د کور لپاره بشپړ کوډ شوی RTL کوډ چمتو شوی. دا د لیبرو هر جواز سره وړیا شتون لري، چې کور ته اجازه ورکوي چې د سمارټ ډیزاین سره انسټینټ شي. تاسو کولی شئ د لیبرو ډیزاین سویټ په کارولو سره سمولیشن، ترکیب، ترتیب، او FPGA سیلیکون پروګرام کړئ.
- RTL: د RTL بشپړ سرچینه کوډ جواز تړل شوی، کوم چې باید په جلا توګه وپیرل شي.
د سمولو پایلې (پوښتنه وکړئ)
د HDMI RX IP لپاره لاندې د وخت ډیاګرام د ویډیو ډیټا او کنټرول ډیټا دورې ښیې.
شکل ۶-۱. د ویډیو معلومات
لاندې ډیاګرام د اړوندو کنټرول ډیټا ان پټونو لپاره د hsync او vsync محصولات ښیې.
شکل ۶-۲. افقي همغږي او عمودي همغږي سیګنالونه
لاندې انځور د EDID برخه ښیي.
شکل ۶-۳. د EDID نښې
د سرچینو کارول (یوه پوښتنه وکړئ)
د HDMI RX IP په PolarFire® FPGA (MPF300T – 1FCG1152I پیکج) کې پلي کیږي. لاندې جدول هغه سرچینې لیست کوي چې کارول کیږي کله چې د پکسلونو شمیر = 1 پکسل وي.
جدول ۷-۱. د ۱ پکسل حالت لپاره د سرچینو کارول
| د رنګ بڼه | د رنګ ژوروالی | SCRAMBLER | پارچه 4LUT | ټوکر DFF | انٹرفیس 4LUT | انٹرفیس DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | غیر فعال کړئ | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | غیر فعال کړئ | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | غیر فعال کړئ | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | غیر فعال کړئ | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | غیر فعال کړئ | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | غیر فعال کړئ | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | غیر فعال کړئ | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | غیر فعال کړئ | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | غیر فعال کړئ | 1585 | 1327 | 492 | 492 | 14 | 9 |
لاندې جدول هغه سرچینې لیست کوي چې کارول کیږي کله چې د پکسلونو شمیر = 4 پکسل وي.
جدول ۷-۱. د ۱ پکسل حالت لپاره د سرچینو کارول
| د رنګ بڼه | د رنګ ژوروالی | SCRAMBLER | پارچه 4LUT | ټوکر DFF | انٹرفیس 4LUT | انٹرفیس DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | غیر فعال کړئ | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | غیر فعال کړئ | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | غیر فعال کړئ | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | فعال کړئ | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | فعال کړئ | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | فعال کړئ | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | غیر فعال کړئ | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | غیر فعال کړئ | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | غیر فعال کړئ | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | غیر فعال کړئ | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
لاندې جدول هغه سرچینې لیست کوي چې کارول کیږي کله چې د پکسلونو شمیر = 4 پکسل وي او SCRAMBLER فعال وي.
جدول ۷-۳. د ۴ پکسل حالت او سکرېمبلر لپاره د سرچینو کارول فعال شوي دي
| د رنګ بڼه | د رنګ ژوروالی | SCRAMBLER | پارچه 4LUT | ټوکر DFF | انٹرفیس 4LUT | انٹرفیس DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | فعال کړئ | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | فعال کړئ | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | فعال کړئ | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
د سیسټم ادغام (پوښتنه وکړئ)
دا برخه ښیي چې څنګه IP د لیبرو ډیزاین سره یوځای کړئ.
لاندې جدول د PF XCVR، PF TX PLL او PF CCC ترتیبات لیست کوي چې د مختلفو ریزولوشنونو او بټ پلنوالیو لپاره اړین دي.
جدول ۸-۱. د PF XCVR، PF TX PLL او PF CCC تشکیلات
| قرارداد | د بټ پراخوالی | د PF XCVR ترتیب | د CDR REF ساعت پیډونه | د PF CCC ترتیب | |||
| د RX ډیټا نرخ | د RX CDR ریف ساعت فریکونسي | د RX PCS ټوکر پلنوالی | د ننوتلو فریکونسی | د تولید فریکونسی | |||
| ۱ پکسل (۱۰۸۰ پکسل ۶۰) | 8 | 1485 | 148.5 | 10 | AE27، AE28 | NA | NA |
| ۱ پکسل (۱۰۸۰ پکسل ۶۰) | 10 | 1485 | 148.5 | 10 | AE27، AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27، AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27، AE28 | 74.25 | 148.5 | |
| ۱ پکسل (۱۰۸۰ پکسل ۶۰) | 8 | 1485 | 148.5 | 40 | AE27، AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27، AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27، AE28 | 74.25 | 37.125 | |
| ۴ پېکسل (۴ کېلو پېکسل ۳۰) | 8 | 1485 | 148.5 | 40 | AE27، AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29، AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29، AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29، AE30 | 148.5 | 74.25 | |
| ۴ پېکسل (۴ کېپ ۶۰) | 8 | 5940 | 148.5 | 40 | AE29، AE30 | NA | NA |
د HDMI RX Sampډیزاین ۱: کله چې د رنګ ژوروالی = 8-bit او د پکسلونو شمیر = 1 پکسل حالت کې تنظیم شي، په لاندې شکل کې ښودل شوی.
شکل ۸-۱. HDMI RX Sampډیزاین ۱
د مثال لپارهample، په 8-bit ترتیبونو کې، لاندې برخې د ډیزاین برخه ده:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) د TX او RX بشپړ ډوپلیکس حالت لپاره تنظیم شوی. د PMA حالت کې د RX ډیټا کچه 1485 Mbps ده، د معلوماتو عرض د 10 PXL حالت لپاره د 1 بټ په توګه تنظیم شوی او د 148.5 MHz CDR حوالې ساعت. د PMA حالت کې د TX ډیټا کچه 1485 Mbps ده، د معلوماتو عرض د 10 بټ په توګه تنظیم شوی د ساعت ویش فکتور 4 سره.
- LANE0_CDR_REF_CLK، LANE1_CDR_REF_CLK، LANE2_CDR_REF_CLK او LANE3_CDR_REF_CLK د PF_XCVR_REF_CLK څخه د AE27، AE28 پیډ پنونو سره چلول کیږي.
- د EDID CLK_I پن باید د CCC سره د 150 MHz ساعت سره چل شي.
- R_RX_CLK_I، G_RX_CLK_I او B_RX_CLK_I په ترتیب سره د LANE3_TX_CLK_R، LANE2_TX_CLK_R او LANE1_TX_CLK_R لخوا چلول کیږي.
- R_RX_VALID_I، G_RX_VALID_I او B_RX_VALID_I په ترتیب سره د LANE3_RX_VAL، LANE2_RX_VAL او LANE1_RX_VAL لخوا چلول کیږي.
- DATA_R_I، DATA_G_I او DATA_B_I په ترتیب سره د LANE3_RX_DATA، LANE2_RX_DATA او LANE1_RX_DATA لخوا چلول کیږي.
د HDMI RX Sampډیزاین ۱: کله چې د رنګ ژوروالی = 8-bit او د پکسلونو شمیر = 4 پکسل حالت کې تنظیم شي، په لاندې شکل کې ښودل شوی.
شکل ۸-۱. HDMI RX Sampډیزاین ۱
د مثال لپارهample، په 8-bit ترتیبونو کې، لاندې برخې د ډیزاین برخه ده:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) د TX او RX بشپړ ډوپلیکس حالت لپاره تنظیم شوی. د PMA حالت کې د RX ډیټا کچه 1485 Mbps ده، د معلوماتو عرض د 40 PXL حالت لپاره د 4 بټ په توګه تنظیم شوی او د 148.5 MHz CDR حوالې ساعت. د PMA حالت کې د TX ډیټا کچه 1485 Mbps ده، د معلوماتو عرض د 40 بټ په توګه تنظیم شوی د ساعت ویش فکتور 4 سره.
- LANE0_CDR_REF_CLK، LANE1_CDR_REF_CLK، LANE2_CDR_REF_CLK او LANE3_CDR_REF_CLK د PF_XCVR_REF_CLK څخه د AE27، AE28 پیډ پنونو سره چلول کیږي.
- د EDID CLK_I پن باید د CCC سره د 150 MHz ساعت سره چل شي.
- R_RX_CLK_I، G_RX_CLK_I او B_RX_CLK_I په ترتیب سره د LANE3_TX_CLK_R، LANE2_TX_CLK_R او LANE1_TX_CLK_R لخوا چلول کیږي.
- R_RX_VALID_I، G_RX_VALID_I او B_RX_VALID_I په ترتیب سره د LANE3_RX_VAL، LANE2_RX_VAL او LANE1_RX_VAL لخوا چلول کیږي.
- DATA_R_I، DATA_G_I او DATA_B_I په ترتیب سره د LANE3_RX_DATA، LANE2_RX_DATA او LANE1_RX_DATA لخوا چلول کیږي.
د HDMI RX Sampډیزاین ۱: کله چې د رنګ ژوروالی = 8-bit او د پکسلونو شمیر = 4 پکسل حالت کې تنظیم شي او SCRAMBLER = فعال شي، په لاندې شکل کې ښودل شوی.
شکل ۸-۱. HDMI RX Sampډیزاین ۱
د مثال لپارهample، په 8-bit ترتیبونو کې، لاندې برخې د ډیزاین برخه ده:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) د TX او RX خپلواک حالت لپاره تنظیم شوی دی. د PMA حالت کې د RX ډیټا کچه 5940 Mbps ده، د معلوماتو عرض د 40 PXL حالت لپاره د 4 بټ په توګه تنظیم شوی او د 148.5 MHz CDR حوالې ساعت دی. د PMA حالت کې د TX ډیټا کچه 5940 Mbps ده، د معلوماتو عرض د 40 بټ په توګه تنظیم شوی د ساعت ویش فکتور 4 سره.
- LANE0_CDR_REF_CLK، LANE1_CDR_REF_CLK، LANE2_CDR_REF_CLK او LANE3_CDR_REF_CLK د PF_XCVR_REF_CLK څخه د AF29، AF30 پیډ پنونو سره چلول کیږي.
- د EDID CLK_I پن باید د CCC سره د 150 MHz ساعت سره چلیږي.
- R_RX_CLK_I، G_RX_CLK_I او B_RX_CLK_I په ترتیب سره د LANE3_TX_CLK_R، LANE2_TX_CLK_R او LANE1_TX_CLK_R لخوا چلول کیږي.
- R_RX_VALID_I، G_RX_VALID_I او B_RX_VALID_I په ترتیب سره د LANE3_RX_VAL، LANE2_RX_VAL او LANE1_RX_VAL لخوا چلول کیږي.
- DATA_R_I، DATA_G_I او DATA_B_I په ترتیب سره د LANE3_RX_DATA، LANE2_RX_DATA او LANE1_RX_DATA لخوا چلول کیږي.
د HDMI RX Sampډیزاین ۱: کله چې د رنګ ژوروالی = 12-bit او د پکسلونو شمیر = 4 پکسل حالت کې تنظیم شي او SCRAMBLER = فعال شي، په لاندې شکل کې ښودل شوی.
شکل ۸-۱. HDMI RX Sampډیزاین ۱
د مثال لپارهample، په 12-bit ترتیبونو کې، لاندې برخې د ډیزاین برخه ده:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) د RX یوازې حالت لپاره تنظیم شوی. د PMA حالت کې د RX ډیټا کچه 4455 Mbps ده، د ډیټا پلنوالی د 40 PXL حالت لپاره د 4 بټ او 148.5 MHz CDR حوالې ساعت سره تنظیم شوی.
- LANE0_CDR_REF_CLK، LANE1_CDR_REF_CLK، LANE2_CDR_REF_CLK او LANE3_CDR_REF_CLK د PF_XCVR_REF_CLK څخه د AF29، AF30 پیډ پنونو سره چلول کیږي.
- د EDID CLK_I پن باید د CCC سره د 150 MHz ساعت سره چلیږي.
- R_RX_CLK_I، G_RX_CLK_I او B_RX_CLK_I په ترتیب سره د LANE3_TX_CLK_R، LANE2_TX_CLK_R او LANE1_TX_CLK_R لخوا چلول کیږي.
- R_RX_VALID_I، G_RX_VALID_I او B_RX_VALID_I په ترتیب سره د LANE3_RX_VAL، LANE2_RX_VAL او LANE1_RX_VAL لخوا چلول کیږي.
- DATA_R_I، DATA_G_I او DATA_B_I په ترتیب سره د LANE3_RX_DATA، LANE2_RX_DATA او LANE1_RX_DATA لخوا چلول کیږي.
- د PF_CCC_C0 ماډل د OUT0_FABCLK_0 په نوم یو ساعت تولیدوي چې د 74.25 MHz فریکونسۍ لري، چې د 111.375 MHz د ان پټ ساعت څخه اخیستل شوی، کوم چې د LANE1_RX_CLK_R لخوا پرمخ وړل کیږي.
د HDMI RX Sampډیزاین ۱: کله چې د رنګ ژوروالی = 8-bit، د پکسلونو شمیر = 4 پکسل حالت او SCRAMBLER = فعال شوی کې تنظیم شي، په لاندې شکل کې ښودل شوی. دا ډیزاین د DRI سره متحرک ډیټا نرخ دی.
شکل ۸-۱. HDMI RX Sampډیزاین ۱
د مثال لپارهample، په 8-bit ترتیبونو کې، لاندې برخې د ډیزاین برخه ده:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) د فعال شوي متحرک بیا تنظیم کولو انٹرفیس سره د RX یوازې حالت لپاره تنظیم شوی. د PMA حالت کې د RX ډیټا کچه 5940 Mbps ده، د ډیټا پلنوالی د 40 PXL حالت لپاره د 4 بټ او 148.5 MHz CDR حوالې ساعت سره تنظیم شوی.
- LANE0_CDR_REF_CLK، LANE1_CDR_REF_CLK، LANE2_CDR_REF_CLK او LANE3_CDR_REF_CLK د PF_XCVR_REF_CLK څخه د AF29، AF30 پیډ پنونو سره چلول کیږي.
- د EDID CLK_I پن باید د CCC سره د 150 MHz ساعت سره چلیږي.
- R_RX_CLK_I، G_RX_CLK_I او B_RX_CLK_I په ترتیب سره د LANE3_TX_CLK_R، LANE2_TX_CLK_R او LANE1_TX_CLK_R لخوا چلول کیږي.
- R_RX_VALID_I، G_RX_VALID_I او B_RX_VALID_I په ترتیب سره د LANE3_RX_VAL، LANE2_RX_VAL او LANE1_RX_VAL لخوا چلول کیږي.
- DATA_R_I، DATA_G_I او DATA_B_I په ترتیب سره د LANE3_RX_DATA، LANE2_RX_DATA او LANE1_RX_DATA لخوا چلول کیږي.
د بیاکتنې تاریخ (یوه پوښتنه وکړئ)
د بیاکتنې تاریخ هغه بدلونونه بیانوي چې په سند کې پلي شوي. بدلونونه د بیاکتنې لخوا لیست شوي، د خورا اوسني خپرونې سره پیل کیږي.
جدول 9-1. د بیاکتنې تاریخ
| بیاکتنه | نیټه | تفصیل |
| D | ۹/۹۷ | لاندې د سند په C تعدیل کې د بدلونونو لیست دی:
|
| C | ۹/۹۷ | لاندې د سند په C تعدیل کې د بدلونونو لیست دی:
|
| B | ۹/۹۷ | لاندې د بدلونونو لیست دی چې د سند B بیاکتنه کې رامینځته شوي:
|
| A | ۹/۹۷ | لاندې د سند A بیاکتنې کې د بدلونونو لیست دی:
|
| 2.0 | — | لاندې په دې بیاکتنه کې د بدلونونو لنډیز دی.
|
| 1.0 | ۹/۹۷ | ابتدايي بیاکتنه. |
د مایکروچپ FPGA ملاتړ
د مایکروچپ FPGA محصولاتو ګروپ خپل محصولات د مختلف ملاتړ خدماتو سره ملاتړ کوي ، پشمول د پیرودونکي خدمت ، د پیرودونکي تخنیکي ملاتړ مرکز ، a webسایټ، او په ټوله نړۍ کې د پلور دفترونه. پیرودونکو ته وړاندیز کیږي چې د ملاتړ سره تماس نیولو دمخه د مایکروچپ آنلاین سرچینو څخه لیدنه وکړي ځکه چې دا خورا احتمال لري چې د دوی پوښتنې لا دمخه ځواب شوي وي. له لارې د تخنیکي ملاتړ مرکز سره اړیکه ونیسئ webپه سایټ کې www.microchip.com/support. د FPGA وسیلې برخې شمیره په ګوته کړئ ، د مناسب قضیې کټګورۍ غوره کړئ ، او ډیزاین اپلوډ کړئ fileد تخنیکي مالتړ قضیه رامینځته کولو پرمهال. د غیر تخنیکي محصول مالتړ لپاره د پیرودونکي خدماتو سره اړیکه ونیسئ، لکه د محصول قیمت، د محصول لوړول، تازه معلومات، د امر حالت، او واک ورکول.
- د شمالي امریکا څخه، 800.262.1060 ته زنګ ووهئ
- د نورې نړۍ څخه، 650.318.4460 ته زنګ ووهئ
- فکس، د نړۍ له هر ځای څخه، 650.318.8044
د مایکروچپ معلومات
سوداګریزې نښې
د "Microchip" نوم او لوګو، د "M" لوگو، او نور نومونه، لوګو، او برانډونه د مایکروچپ ټیکنالوژۍ شرکت یا د هغې تړلو او / یا په متحده ایالاتو او / یا نورو هیوادونو کې د فرعي شرکتونو راجستر شوي او غیر راجستر شوي سوداګریزې نښې دي ("Microchip) سوداګریزې نښې"). د مایکروچپ سوداګریزې نښې په اړه معلومات موندل کیدی شي https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
قانوني خبرتیا
دا خپرونه او معلومات دلته یوازې د مایکروچپ محصولاتو سره کارول کیدی شي، پشمول ستاسو د غوښتنلیک سره د مایکروچپ محصولاتو ډیزاین، ازموینه او یوځای کول. د دې معلوماتو کارول په بل ډول د دې شرایطو څخه سرغړونه ده. د وسیلې غوښتنلیکونو په اړه معلومات یوازې ستاسو د اسانتیا لپاره چمتو شوي او ممکن د تازه معلوماتو لخوا ځای په ځای شي. دا ستاسو مسؤلیت دی چې ډاډ ترلاسه کړئ چې ستاسو غوښتنلیک ستاسو د ځانګړتیاو سره سمون لري. د اضافي ملاتړ لپاره د خپل ځایي مایکروچپ پلور دفتر سره اړیکه ونیسئ یا اضافي ملاتړ ترلاسه کړئ www.microchip.com/en-us/support/design-help/client-support-services.
دا معلومات د مایکروچپ لخوا چمتو شوي "لکه څنګه چې دي". مایکروچپ هیڅ ډول استازیتوب یا تضمین نه کوي که څرګند یا ضمیمه وي، لیکل شوي یا شفاهي، قانوني یا بل ډول، د معلوماتو پورې اړه لري په شمول مګر محدود نه وي غیر سرغړونې، د سوداګرۍ وړتیا، او د یو ځانګړي هدف لپاره فټنس، یا د دې حالت، کیفیت، یا فعالیت پورې اړوند تضمینونه.
په هیڅ صورت کې به مایکروچپ د هر ډول غیر مستقیم، ځانګړي، مجازاتو، تصادفي، یا په پایله کې د زیان، زیان، لګښت، یا هر ډول لګښت لپاره مسؤل نه وي چې د امریکا د متحده ایالاتو لپاره، د امریکا د متحده ایالاتو لپاره اړونده وي. حتی که مایکروچیپ ته د امکان په اړه مشوره ورکړل شوې وي یا زیانونه د وړاندوینې وړ وي. د قانون لخوا په بشپړه توګه اجازه ورکړل شوې، د معلوماتو یا د هغې کارول به د ټولو ادعاګانو په اړه د مایکروچپ بشپړ مسؤلیت په هره طریقه کې د فیسونو له مقدار څخه زیات نه وي، که تاسو په هر صورت کې وي، د معلوماتو لپاره مایکروچپ.
د ژوند مالتړ او / یا خوندیتوب غوښتنلیکونو کې د مایکروچپ وسیلو کارول په بشپړ ډول د پیرودونکي په خطر کې دي ، او پیرودونکي موافق دي چې د دې ډول کارونې په پایله کې د هر ډول زیانونو ، ادعاګانو ، سوټونو یا لګښتونو څخه بې ضرر مایکروچپ دفاع ، جبران او ساتي. هیڅ جوازونه، په ښکاره یا بل ډول، د مایکروچپ د فکري ملکیت حقونو الندې، پرته لدې چې بل ډول ویل شوي وي.
د مایکروچپ وسیلو کوډ محافظت ځانګړتیا
په مایکروچپ محصولاتو کې د کوډ محافظت ځانګړتیا لاندې توضیحات یاد کړئ:
- د مایکروچپ محصولات د دوی ځانګړي مایکروچپ ډیټا شیټ کې موجود مشخصات پوره کوي.
- مایکروچپ باور لري چې د محصولاتو کورنۍ خوندي ده کله چې په مطلوب ډول کارول کیږي، په عملیاتي ځانګړتیاو کې، او په نورمال شرایطو کې.
- مایکروچپ ارزښتونه لري او په کلکه د خپل فکري ملکیت حقونه ساتي. د مایکروچپ محصولاتو د کوډ محافظت ځانګړتیاو څخه د سرغړونې هڅې په کلکه منع دي او ممکن د ډیجیټل ملیونیم کاپي حق قانون څخه سرغړونه وکړي.
- نه مایکروچپ او نه کوم بل سیمیکمډکټر جوړونکی کولی شي د دې کوډ امنیت تضمین کړي. د کوډ محافظت پدې معنی ندي چې موږ تضمین کوو چې محصول "نه ماتیدونکی" دی. د کوډ محافظت په دوامداره توګه وده کوي. مایکروچپ ژمن دی چې په دوامداره توګه زموږ د محصولاتو د کوډ محافظت ځانګړتیاو ته وده ورکړي.
© 2025 Microchip Technology Inc. او د هغې فرعي شرکتونه
FAQ
- پوښتنه: زه څنګه د HDMI RX IP کور تازه کړم؟
الف: د IP کور د Libero SoC سافټویر له لارې تازه کیدی شي یا په لاسي ډول له کتلاګ څخه ډاونلوډ کیدی شي. یوځل چې د Libero SoC سافټویر IP کتلاګ کې نصب شي، دا په سمارټ ډیزاین کې د پروژې کې د شاملولو لپاره تنظیم، تولید او انسټینټ کیدی شي.
اسناد / سرچینې
 |
مایکروچپ پولار فایر FPGA د لوړ تعریف ملټي میډیا انٹرفیس HDMI ریسیور [pdf] د کارونکي لارښود پولار فایر FPGA، پولار فایر FPGA د لوړ تعریف ملټي میډیا انٹرفیس HDMI ریسیور، د لوړ تعریف ملټي میډیا انٹرفیس HDMI ریسیور، ملټي میډیا انٹرفیس HDMI ریسیور، انٹرفیس HDMI ریسیور، HDMI ریسیور |
