MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI Ontvanger
Inleiding (Vra 'n vraag)
Microchip se High-Definition Multimedia Interface (HDMI) ontvanger IP ondersteun video data en oudio pakkie data ontvangs beskryf in die HDMI standaard spesifikasie. HDMI RX IP is spesifiek ontwerp vir PolarFire® FPGA en PolarFire System on Chip (SoC) FPGA-toestelle wat HDMI 2.0 ondersteun vir resolusies tot 1920 × 1080 by 60 Hz in een piekselmodus en tot 3840 × 2160 by 60 Hz in vier piekselmodus. RX IP ondersteun Hot Plug Detect (HPD) vir die monitering van krag aan of af en ontkoppel of prop gebeure om kommunikasie tussen HDMI bron en HDMI wasbak aan te dui.
Die HDMI-bron gebruik die Display Data-kanaal (DDC) om die wasbak se Extended Display Identification Data (EDID) te lees om die sink se konfigurasie en/of vermoëns te ontdek. Die HDMI RX IP het vooraf geprogrammeerde EDID, wat 'n HDMI-bron deur 'n standaard I2C-kanaal kan lees. PolarFire FPGA- en PolarFire SoC FPGA-toestel-ontvangers word saam met RX IP gebruik om reeksdata in 10-bis data te deserialiseer. Die datakanale in HDMI word toegelaat om 'n aansienlike skeefheid tussen hulle te hê. Die HDMI RX IP verwyder die skeefheid tussen die datakanale deur First-In First-Out (FIFO's) te gebruik. Hierdie IP skakel die Transition Minimized Differential Signaling (TMDS) data wat ontvang word van die HDMI-bron deur transceiver om in 24-bis RGB pixel data, 24-bis oudio data en beheer seine. Die vier standaardbeheertokens wat in HDMI-protokol gespesifiseer word, word gebruik om die data tydens deserialisering te fasebelyn.
Opsomming
Die volgende tabel gee 'n opsomming van die HDMI RX IP-eienskappe.
Tabel 1. HDMI RX IP-kenmerke
| Kern weergawe | Hierdie gebruikersgids ondersteun HDMI RX IP v5.4. |
| Ondersteunde toestelgesinne |
|
| Ondersteunde Tool Flow | Vereis Libero® SoC v12.0 of later vrystellings. |
| Ondersteunde koppelvlakke | Interfaces wat deur die HDMI RX IP ondersteun word, is:
|
| Lisensiëring | HDMI RX IP word voorsien van die volgende twee lisensie-opsies:
|
Kenmerke
HDMI RX IP het die volgende kenmerke:
- Versoenbaar vir HDMI 2.0
- Ondersteun 8, 10, 12 en 16 bisse kleurdiepte
- Ondersteun kleurformate soos RGB, YUV 4:2:2 en YUV 4:4:4
- Ondersteun een of vier pixels per klok-invoer
- Ondersteun resolusies tot 1920 ✕ 1080 by 60 Hz in One Pixel-modus en tot 3840 ✕ 2160 by 60 Hz in Vier Pixel-modus.
- Bespeur Hot-Plug
- Ondersteun dekoderingskema – TMDS
- Ondersteun DVI-invoer
- Ondersteun Display Data Channel (DDC) en Enhanced Display Data Channel (E-DDC)
- Ondersteun inheemse en AXI4-stroomvideo-koppelvlak vir videodata-oordrag
- Ondersteun inheemse en AXI4 Stream-klankkoppelvlak vir oudiodata-oordrag
Nie-ondersteunde kenmerke
Die volgende is die nie-ondersteunde kenmerke van HDMI RX IP:
- 4:2:0 kleurformaat word nie ondersteun nie.
- High Dynamic Range (HDR) en High-bandwidth Digital Content Protection (HDCP) word nie ondersteun nie.
- Veranderlike verversingstempo (VRR) en outomatiese lae vertragingsmodus (ALLM) word nie ondersteun nie.
- Horisontale tydsberekeningparameters wat nie deur vier in Vier Pixel-modus deelbaar is nie, word nie ondersteun nie.
Installasie-instruksies
Die IP-kern moet outomaties in die IP-katalogus van Libero® SoC-sagteware geïnstalleer word deur die IP Catalog-opdateringfunksie in Libero SoC-sagteware, of dit word met die hand van die katalogus afgelaai. Sodra die IP-kern in Libero SoC-sagteware IP-katalogus geïnstalleer is, word dit binne Smart Design gekonfigureer, gegenereer en geïnstantieer vir insluiting by die Libero-projek.
Getoetste Brontoestelle (Vra 'n vraag)
Die volgende tabel lys die getoetsde brontoestelle.
Tabel 1-1. Getoetsde Bronne Toestelle
| Toestelle | Pixelmodus | Resolusies getoets | Kleurdiepte (bietjie) | Kleurmodus | Oudio |
| quantumdata™ M41h HDMI-ontleder | 1 | 720P 30 FPS, 720P 60 FPS en 1080P 60 FPS | 8 | RGB, YUV444 en YUV422 | Ja |
| 1080P 30 FPS | 8, 10, 12 en 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS en 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 en 16 | ||||
| 4K 30 FPS | 8, 10, 12 en 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Ja |
| 4 | 1080P 60 FPS en 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Ja |
| 4 | 4K 30 FPS en 4K 60 FPS | ||||
| Astro VA-1844A HDMI®-toetser | 1 | 720P 30 FPS, 720P 60 FPS en 1080P 60 FPS | 8 | RGB, YUV444 en YUV422 | Ja |
| 1080P 30 FPS | 8, 10, 12 en 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS en 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 en 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01-stel | 1 | 1080P 30 FPS | 8 | RGB | Nee |
| 4 | 4K 60 FPS |
HDMI RX IP-konfigurasie (Vra 'n vraag)
Hierdie afdeling bied 'n oorview van die HDMI RX IP Configurator-koppelvlak en sy komponente. Die HDMI RX IP Configurator bied 'n grafiese koppelvlak om die HDMI RX-kern op te stel. Hierdie konfigureerder laat die gebruiker toe om parameters soos Aantal pixels, Aantal oudiokanale, Video-koppelvlak, Oudio-koppelvlak, SCRAMBLER, Kleurdiepte, Kleurformaat, Toetsbank en Lisensie te kies. Die Configurator-koppelvlak bevat aftreklyste en opsies om die instellings aan te pas. Die sleutelkonfigurasies word in Tabel 4-1 beskryf. Die volgende figuur verskaf 'n gedetailleerde view van die HDMI RX IP Configurator-koppelvlak.
Figuur 2-1. HDMI RX IP-konfigurator
Die koppelvlak bevat ook OK- en Kanselleer-knoppies om die konfigurasies te bevestig of weg te gooi.
Hardeware-implementering (vra 'n vraag)
Die volgende figure beskryf die HDMI RX IP-koppelvlak met transceiver (XCVR).
Figuur 3-1. HDMI RX-blokdiagram
Figuur 3-2. Ontvanger gedetailleerde blokdiagram
HDMI RX bestaan uit drie stages:
- Die fasebelyner bring die parallelle data in lyn met betrekking tot beheertekengrense deur transceiver-bisglip te gebruik.
- Die TMDS-dekodeerder skakel die 10-bis geënkodeerde data om in 8-bis video pixel data, 4-bis oudio pakkie data en 2-bis beheer seine.
- Die EIEU's verwyder die skeefheid tussen die horlosies van R-, G- en B-bane.
Fase-belyning (Vra 'n vraag)
Die 10-bis parallelle data van die XCVR is nie altyd in lyn met die TMDS-gekodeerde woordgrense nie. Die parallelle data moet bietjie verskuif en in lyn gebring word om die data te dekodeer. Fase-belyner bring die inkomende parallelle data in lyn met woordgrense deur die bitslip-funksie in die XCVR te gebruik. XCVR in die Per-Monitor DPI Awareness (PMA) modus laat 'n bit-slip funksie toe, waar dit die belyning van die 10-bis gedeserialiseerde woord met 1-bis aanpas. Elke keer, nadat die 10-bis-woord met 1-bis-glyposisie aangepas is, word dit vergelyk met enige een van die vier beheertokens van die HDMI-protokol om die posisie gedurende beheerperiode te sluit. Die 10-bis woord is korrek belyn en as geldig beskou vir die volgende stages. Elke kleurkanaal het sy eie fase-belyer, die TMDS-dekodeerder begin eers dekodeer wanneer al die fase-belynings gesluit is om die woordgrense reg te stel.
TMDS-dekodeerder (Vra 'n vraag)
TMDS dekodeerder dekodeer die 10-bis gedeserialiseer vanaf die transceiver in 8-bis pixel data gedurende video periode. HSYNC, VSYNC en PACKET HEADER word gedurende die beheerperiode vanaf die 10-bis blou kanaal data gegenereer. Die oudiopakkiedata word op die R- en G-kanaal elk met vier bisse gedekodeer. Die TMDS-dekodeerder van elke kanaal werk op sy eie horlosie. Dit kan dus 'n sekere skeefheid tussen die kanale hê.
Kanaal na kanaal De-skew (Vra 'n vraag)
'n EIEU-gebaseerde de-skew logika word gebruik om die skeef tussen die kanale te verwyder. Elke kanaal ontvang 'n geldige sein vanaf die fase-belyningseenhede om aan te dui of die inkomende 10-bis-data vanaf fase-belyningseenheid geldig is. As alle kanale geldig is (fase-belyning bereik het), begin EIEU-module om data deur EIEU-module deur te gee deur gebruik te maak van lees- en skryf-aktiveerseine (deurlopend in- en uitlees). Wanneer 'n beheertoken in enige van die EIEU-uitsette bespeur word, word die uitleesvloei opgeskort, en 'n merker-bespeursein word gegenereer om die aankoms van 'n spesifieke merker in die videostroom aan te dui. Die uitleesvloei hervat eers wanneer hierdie merker op al die drie kanale aangekom het. As gevolg hiervan word die betrokke skeeftrekking verwyder. Die dubbelklok-EIEU's sinchroniseer al drie datastrome met die blou kanaalklok om die relevante skeeftrekking te verwyder. Die volgende figuur beskryf die kanaal-na-kanaal ontskeeftegniek.
Figuur 3-3. Kanaal na kanaal De-skew
DDC (Vra 'n Vraag)
Die DDC is 'n kommunikasiekanaal gebaseer op die I2C-busspesifikasie. Die bron gebruik I2C-opdragte om inligting van 'n wasbak se E-EDID met 'n slaafadres te lees. Die HDMI RX IP gebruik voorafbepaalde EDID met veelvuldige resolusie ondersteun resolusies tot 1920 ✕ 1080 by 60 Hz in Een Pixel-modus en tot 3840 ✕ 2160 by 60 Hz in Vier Pixel-modus.
Die EDID verteenwoordig die vertoonnaam as Microchip HDMI-skerm.
HDMI RX-parameters en koppelvlakseine (vra 'n vraag)
Hierdie afdeling bespreek die parameters in die HDMI RX GUI-konfigurator en I/O-seine.
Konfigurasieparameters (Vra 'n vraag)
Die volgende tabel lys die konfigurasieparameters in die HDMI RX IP.
Tabel 4-1. Konfigurasie parameters
| Parameter Naam | Beskrywing |
| Kleurformaat | Definieer die kleurruimte. Ondersteun die volgende kleurformate:
|
| Kleurdiepte | Spesifiseer die aantal bisse per kleurkomponent. Ondersteun 8, 10, 12 en 16 bisse per komponent. |
| Aantal pixels | Dui die aantal pixels per klokinvoer aan:
|
| SCRAMBLER | Ondersteuning vir 4K-resolusie teen 60 rame per sekonde:
|
| Aantal oudiokanale | Ondersteun aantal klankkanale:
|
| Video-koppelvlak | Inheemse en AXI-stroom |
| Oudio-koppelvlak | Inheemse en AXI-stroom |
| Toetsbank | Laat die keuse van 'n toetsbank-omgewing toe. Ondersteun die volgende toetsbankopsies:
|
| Lisensie | Spesifiseer die tipe lisensie. Bied die volgende twee lisensie-opsies:
|
Hawens (Vra 'n vraag)
Die volgende tabel lys die invoer- en uitsetpoorte van die HDMI RX IP for Native-koppelvlak wanneer Kleurformaat RGB is.
Tabel 4-2. Invoer en uitvoer vir inheemse koppelvlak
| Sein Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| RESET_N_I | Invoer | 1 | Aktief-lae asynchrone terugstelsein |
| R_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir "R" kanaal van XCVR |
| G_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir "G" kanaal van XCVR |
| B_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir "B" kanaal van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Aktief-lae asynchrone edid-terugstelsein |
| R_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir "R"-kanaal parallelle data |
| G_RX_VALID_I | Invoer | 1 | Geldige sein van XCVR vir "G"-kanaal parallelle data |
| B_RX_VALID_I | Invoer | 1 | Geldige sein van XCVR vir "B"-kanaal parallelle data |
| Sein Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| DATA_R_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Ontvang "R" kanaal parallelle data van XCVR |
| DATA_G_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het "G"-kanaal parallelle data van XCVR ontvang |
| DATA_B_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Ontvang "B" kanaal parallelle data van XCVR |
| SCL_I | Invoer | 1 | I2C-reeksklokinvoer vir DDC |
| HPD_I | Invoer | 1 | Warmprop bespeur insetsein. Bron is gekoppel aan sink HPD sein moet hoog wees. |
| SDA_I | Invoer | 1 | I2C-reeksdata-invoer vir DDC |
| EDID_CLK_I | Invoer | 1 | Stelselklok vir I2C-module |
| BIT_SLIP_R_O | Uitset | 1 | Bietjie glip sein na "R" kanaal van die sender |
| BIT_SLIP_G_O | Uitset | 1 | Bietjie glip sein na "G" kanaal van die transceiver |
| BIT_SLIP_B_O | Uitset | 1 | Bietjie glip sein na "B" kanaal van die transceiver |
| VIDEO_DATA_VALID_O | Uitset | 1 | Videodata geldige uitvoer |
| AUDIO_DATA_VALID_O | Uitset | 1 | Oudiodata geldige uitvoer |
| H_SYNC_O | Uitset | 1 | Horisontale sinchronisasie-puls |
| V_SYNC_O | Uitset | 1 | Aktiewe vertikale sinkroniseringspuls |
| R_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "R" data |
| GAAN | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "G" data |
| B_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "B" data |
| SDA_O | Uitset | 1 | I2C-reeksdata-uitvoer vir DDC |
| HPD_O | Uitset | 1 | Warmprop bespeur uitsetsein |
| ACR_CTS_O | Uitset | 20 | Oudio Klok Regenerasie Siklus Tydamp waarde |
| ACR_N_O | Uitset | 20 | Oudio Klok Regenerasie waarde (N) parameter |
| ACR_VALID_O | Uitset | 1 | Oudio Klok Regenerasie geldige sein |
| AUDIO_SAMPLE_CH1_O | Uitset | 24 | Kanaal 1 oudio sampdie data |
| AUDIO_SAMPLE_CH2_O | Uitset | 24 | Kanaal 2 oudio sampdie data |
| AUDIO_SAMPLE_CH3_O | Uitset | 24 | Kanaal 3 oudio sampdie data |
| AUDIO_SAMPLE_CH4_O | Uitset | 24 | Kanaal 4 oudio sampdie data |
| AUDIO_SAMPLE_CH5_O | Uitset | 24 | Kanaal 5 oudio sampdie data |
| AUDIO_SAMPLE_CH6_O | Uitset | 24 | Kanaal 6 oudio sampdie data |
| AUDIO_SAMPLE_CH7_O | Uitset | 24 | Kanaal 7 oudio sampdie data |
| AUDIO_SAMPLE_CH8_O | Uitset | 24 | Kanaal 8 oudio sampdie data |
| HDMI_DVI_MODE_O | Uitset | 1 | Die volgende is die twee modusse:
|
Die volgende tabel beskryf die invoer- en uitsetpoorte van HDMI RX IP vir AXI4 Stream Video Interface.
Tabel 4-3. Invoer- en uitsetpoorte vir AXI4 Stream Video Interface
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| TDATA_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte ✕ 3 bisse | Uitvoer videodata [R, G, B] |
| TVALID_O | Uitset | 1 | Uitsetvideo geldig |
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| TLAST_O | Uitset | 1 | Uitset raam eindsein |
| TUSER_O | Uitset | 3 |
|
| TSTRB_O | Uitset | 3 | Uitvoer video data strobe |
| TKEEP_O | Uitset | 3 | Uitset video data hou |
Die volgende tabel beskryf die invoer- en uitsetpoorte van HDMI RX IP vir AXI4 Stream Audio Interface.
Tabel 4-4. Invoer- en uitsetpoorte vir AXI4 Stream Audio Interface
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| AUDIO_TDATA_O | Uitset | 24 | Voer oudiodata uit |
| AUDIO_TID_O | Uitset | 3 | Uitvoer klankkanaal |
| AUDIO_TVALID_O | Uitset | 1 | Voer oudio geldige sein uit |
Die volgende tabel lys die invoer- en uitsetpoorte van die HDMI RX IP for Native-koppelvlak wanneer kleurformaat YUV444 is.
Tabel 4-5. Invoer en uitvoer vir inheemse koppelvlak
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| RESET_N_I | Invoer | 1 | Aktief-lae asynchrone terugstelsein |
| LANE3_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir baan 3-kanaal van XCVR |
| LANE2_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir baan 2-kanaal van XCVR |
| LANE1_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir baan 1-kanaal van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Aktief-lae asynchrone edid-terugstelsein |
| LANE3_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir baan 3 parallelle data |
| LANE2_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir baan 2 parallelle data |
| LANE1_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir baan 1 parallelle data |
| DATA_LANE3_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het Laan 3 parallelle data van XCVR ontvang |
| DATA_LANE2_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het Laan 2 parallelle data van XCVR ontvang |
| DATA_LANE1_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het Laan 1 parallelle data van XCVR ontvang |
| SCL_I | Invoer | 1 | I2C-reeksklokinvoer vir DDC |
| HPD_I | Invoer | 1 | Warmprop bespeur insetsein. Bron is gekoppel aan sink HPD sein moet hoog wees. |
| SDA_I | Invoer | 1 | I2C-reeksdata-invoer vir DDC |
| EDID_CLK_I | Invoer | 1 | Stelselklok vir I2C-module |
| BIT_SLIP_LANE3_O | Uitset | 1 | Bietjie glip sein na baan 3 van die transceiver |
| BIT_SLIP_LANE2_O | Uitset | 1 | Bietjie glip sein na baan 2 van die transceiver |
| BIT_SLIP_LANE1_O | Uitset | 1 | Bietjie glip sein na baan 1 van die transceiver |
| VIDEO_DATA_VALID_O | Uitset | 1 | Videodata geldige uitvoer |
| AUDIO_DATA_VALID_O | Uitset | 1 | Oudiodata geldige uitvoer |
| H_SYNC_O | Uitset | 1 | Horisontale sinchronisasie-puls |
| V_SYNC_O | Uitset | 1 | Aktiewe vertikale sinkroniseringspuls |
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| Y_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "Y" data |
| Cb_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "Cb" data |
| Cr_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "Cr" data |
| SDA_O | Uitset | 1 | I2C-reeksdata-uitvoer vir DDC |
| HPD_O | Uitset | 1 | Warmprop bespeur uitsetsein |
| ACR_CTS_O | Uitset | 20 | Oudio Klok Regenerasie Siklus tydstipamp waarde |
| ACR_N_O | Uitset | 20 | Oudio Klok Regenerasie waarde (N) parameter |
| ACR_VALID_O | Uitset | 1 | Oudio Klok Regenerasie geldige sein |
| AUDIO_SAMPLE_CH1_O | Uitset | 24 | Kanaal 1 oudio sampdie data |
| AUDIO_SAMPLE_CH2_O | Uitset | 24 | Kanaal 2 oudio sampdie data |
| AUDIO_SAMPLE_CH3_O | Uitset | 24 | Kanaal 3 oudio sampdie data |
| AUDIO_SAMPLE_CH4_O | Uitset | 24 | Kanaal 4 oudio sampdie data |
| AUDIO_SAMPLE_CH5_O | Uitset | 24 | Kanaal 5 oudio sampdie data |
| AUDIO_SAMPLE_CH6_O | Uitset | 24 | Kanaal 6 oudio sampdie data |
| AUDIO_SAMPLE_CH7_O | Uitset | 24 | Kanaal 7 oudio sampdie data |
| AUDIO_SAMPLE_CH8_O | Uitset | 24 | Kanaal 8 oudio sampdie data |
Die volgende tabel lys die invoer- en uitsetpoorte van die HDMI RX IP for Native-koppelvlak wanneer kleurformaat YUV422 is.
Tabel 4-6. Invoer en uitvoer vir inheemse koppelvlak
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| RESET_N_I | Invoer | 1 | Aktief-lae asynchrone terugstelsein |
| LANE3_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir baan 3-kanaal van XCVR |
| LANE2_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir baan 2-kanaal van XCVR |
| LANE1_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir baan 1-kanaal van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Aktief-lae asynchrone edid-terugstelsein |
| LANE3_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir baan 3 parallelle data |
| LANE2_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir baan 2 parallelle data |
| LANE1_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir baan 1 parallelle data |
| DATA_LANE3_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het Laan 3 parallelle data van XCVR ontvang |
| DATA_LANE2_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het Laan 2 parallelle data van XCVR ontvang |
| DATA_LANE1_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het Laan 1 parallelle data van XCVR ontvang |
| SCL_I | Invoer | 1 | I2C-reeksklokinvoer vir DDC |
| HPD_I | Invoer | 1 | Warmprop bespeur insetsein. Bron is gekoppel aan sink HPD sein moet hoog wees. |
| SDA_I | Invoer | 1 | I2C-reeksdata-invoer vir DDC |
| EDID_CLK_I | Invoer | 1 | Stelselklok vir I2C-module |
| BIT_SLIP_LANE3_O | Uitset | 1 | Bietjie glip sein na baan 3 van die transceiver |
| BIT_SLIP_LANE2_O | Uitset | 1 | Bietjie glip sein na baan 2 van die transceiver |
| BIT_SLIP_LANE1_O | Uitset | 1 | Bietjie glip sein na baan 1 van die transceiver |
| VIDEO_DATA_VALID_O | Uitset | 1 | Videodata geldige uitvoer |
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| AUDIO_DATA_VALID_O | Uitset | 1 | Oudiodata geldige uitvoer |
| H_SYNC_O | Uitset | 1 | Horisontale sinchronisasie-puls |
| V_SYNC_O | Uitset | 1 | Aktiewe vertikale sinkroniseringspuls |
| Y_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "Y" data |
| C_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "C" data |
| SDA_O | Uitset | 1 | I2C-reeksdata-uitvoer vir DDC |
| HPD_O | Uitset | 1 | Warmprop bespeur uitsetsein |
| ACR_CTS_O | Uitset | 20 | Oudio Klok Regenerasie Siklus tydstipamp waarde |
| ACR_N_O | Uitset | 20 | Oudio Klok Regenerasie waarde (N) parameter |
| ACR_VALID_O | Uitset | 1 | Oudio Klok Regenerasie geldige sein |
| AUDIO_SAMPLE_CH1_O | Uitset | 24 | Kanaal 1 oudio sampdie data |
| AUDIO_SAMPLE_CH2_O | Uitset | 24 | Kanaal 2 oudio sampdie data |
| AUDIO_SAMPLE_CH3_O | Uitset | 24 | Kanaal 3 oudio sampdie data |
| AUDIO_SAMPLE_CH4_O | Uitset | 24 | Kanaal 4 oudio sampdie data |
| AUDIO_SAMPLE_CH5_O | Uitset | 24 | Kanaal 5 oudio sampdie data |
| AUDIO_SAMPLE_CH6_O | Uitset | 24 | Kanaal 6 oudio sampdie data |
| AUDIO_SAMPLE_CH7_O | Uitset | 24 | Kanaal 7 oudio sampdie data |
| AUDIO_SAMPLE_CH8_O | Uitset | 24 | Kanaal 8 oudio sampdie data |
Die volgende tabel lys die invoer- en uitsetpoorte van die HDMI RX IP for Native-koppelvlak wanneer SCRAMBLER geaktiveer is.
Tabel 4-7. Invoer en uitvoer vir inheemse koppelvlak
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| RESET_N_I | Invoer | 1 | Aktief-lae asynchrone terugstelsein |
| R_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir "R" kanaal van XCVR |
| G_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir "G" kanaal van XCVR |
| B_RX_CLK_I | Invoer | 1 | Parallelle horlosie vir "B" kanaal van XCVR |
| EDID_RESET_N_I | Invoer | 1 | Aktief-lae asynchrone edid-terugstelsein |
| HDMI_CABLE_CLK_I | Invoer | 1 | Kabelklok vanaf die HDMI-bron |
| R_RX_VALID_I | Invoer | 1 | Geldige sein vanaf XCVR vir "R"-kanaal parallelle data |
| G_RX_VALID_I | Invoer | 1 | Geldige sein van XCVR vir "G"-kanaal parallelle data |
| B_RX_VALID_I | Invoer | 1 | Geldige sein van XCVR vir "B"-kanaal parallelle data |
| DATA_R_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Ontvang "R" kanaal parallelle data van XCVR |
| DATA_G_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Het "G"-kanaal parallelle data van XCVR ontvang |
| DATA_B_I | Invoer | AANTAL PIXELS ✕ 10 bisse | Ontvang "B" kanaal parallelle data van XCVR |
| SCL_I | Invoer | 1 | I2C-reeksklokinvoer vir DDC |
| HPD_I | Invoer | 1 | Warmprop bespeur insetsein. Die bron is aan die wasbak gekoppel, en die HPD-sein moet hoog wees. |
| SDA_I | Invoer | 1 | I2C-reeksdata-invoer vir DDC |
| EDID_CLK_I | Invoer | 1 | Stelselklok vir I2C-module |
| BIT_SLIP_R_O | Uitset | 1 | Bietjie glip sein na "R" kanaal van die sender |
| BIT_SLIP_G_O | Uitset | 1 | Bietjie glip sein na "G" kanaal van die transceiver |
| Port Naam | Rigting | Breedte (Bitjies) | Beskrywing |
| BIT_SLIP_B_O | Uitset | 1 | Bietjie glip sein na "B" kanaal van die transceiver |
| VIDEO_DATA_VALID_O | Uitset | 1 | Videodata geldige uitvoer |
| AUDIO_DATA_VALID_O | UITGANG1 | 1 | Oudiodata geldige uitvoer |
| H_SYNC_O | Uitset | 1 | Horisontale sinchronisasie-puls |
| V_SYNC_O | Uitset | 1 | Aktiewe vertikale sinkroniseringspuls |
| DATA_ RATE_O | Uitset | 16 | Rx data koers. Die volgende is die datatempowaardes:
|
| R_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "R" data |
| GAAN | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "G" data |
| B_O | Uitset | AANTAL PIXELS ✕ Kleurdiepte stukkies | Gedekodeerde "B" data |
| SDA_O | Uitset | 1 | I2C-reeksdata-uitvoer vir DDC |
| HPD_O | Uitset | 1 | Warmprop bespeur uitsetsein |
| ACR_CTS_O | Uitset | 20 | Oudio Klok Regenerasie Siklus tydstipamp waarde |
| ACR_N_O | Uitset | 20 | Oudio Klok Regenerasie waarde (N) parameter |
| ACR_VALID_O | Uitset | 1 | Oudio Klok Regenerasie geldige sein |
| AUDIO_SAMPLE_CH1_O | Uitset | 24 | Kanaal 1 oudio sampdie data |
| AUDIO_SAMPLE_CH2_O | Uitset | 24 | Kanaal 2 oudio sampdie data |
| AUDIO_SAMPLE_CH3_O | Uitset | 24 | Kanaal 3 oudio sampdie data |
| AUDIO_SAMPLE_CH4_O | Uitset | 24 | Kanaal 4 oudio sampdie data |
| AUDIO_SAMPLE_CH5_O | Uitset | 24 | Kanaal 5 oudio sampdie data |
| AUDIO_SAMPLE_CH6_O | Uitset | 24 | Kanaal 6 oudio sampdie data |
| AUDIO_SAMPLE_CH7_O | Uitset | 24 | Kanaal 7 oudio sampdie data |
| AUDIO_SAMPLE_CH8_O | Uitset | 24 | Kanaal 8 oudio sampdie data |
Toetsbanksimulasie (Vra 'n vraag)
Toetsbank word verskaf om die funksionaliteit van die HDMI RX-kern na te gaan. Testbench werk slegs in Native Interface wanneer die aantal pixels een is.
Om die kern met behulp van die toetsbank te simuleer, voer die volgende stappe uit:
- Brei Skep Ontwerp uit in die Ontwerpvloei-venster.
- Regskliek Create SmartDesign Testbench, en klik dan Run, soos getoon in die volgende figuur.
Figuur 5-1. Skep SmartDesign Testbench
- Voer 'n naam vir die SmartDesign-toetsbank in en klik dan OK.
Figuur 5-2. Benoem SmartDesign Testbench
SmartDesign-toetsbank word geskep, en 'n doek verskyn regs van die Ontwerpvloei-paneel. - Navigeer na Libero® SoC Catalog, kies View > Windows > IP Catalog, en brei dan Solutions-Video uit. Dubbelklik HDMI RX IP (v5.4.0) en klik dan OK.
- Kies al die poorte, regskliek en kies Bevorder na Topvlak.
- Op die SmartDesign-nutsbalk, klik Genereer komponent.
- Op die Stimulus Hierarchy-oortjie, regskliek HDMI_RX_TB-toetsbank file, en klik dan Simuleer Pre-Synth Design > Maak interaktief oop.
Die ModelSim®-instrument maak oop met die toetsbank, soos in die volgende figuur getoon.
Figuur 5-3. ModelSim-instrument met HDMI RX-toetsbank File
Belangrik: If die simulasie onderbreek word as gevolg van die looptydperk gespesifiseer in die DO file, gebruik die run -all opdrag om die simulasie te voltooi.
Lisensie (Vra 'n vraag)
HDMI RX IP word voorsien van die volgende twee lisensie-opsies:
- Geënkripteer: Volledige geïnkripteer RTL-kode word vir die kern verskaf. Dit is gratis beskikbaar met enige van die Libero-lisensies, wat dit moontlik maak om die kern met SmartDesign te instansieer. Jy kan simulasie, sintese, uitleg en die FPGA-silikon uitvoer met behulp van die Libero-ontwerpsuite.
- RTL: Volledige RTL-bronkode is lisensie-gesluit, wat afsonderlik gekoop moet word.
Simulasieresultate (Vra 'n vraag)
Die volgende tydsberekeningdiagram vir HDMI RX IP wys videodata en beheerdataperiodes.
Figuur 6-1. Video data
Die volgende diagram toon die hsync- en vsync-uitsette vir die ooreenstemmende beheerdata-insette.
Figuur 6-2. Horisontale sinkronisering en vertikale sinkronisering seine
Die volgende diagram toon EDID-deel.
Figuur 6-3. EDID Seine
Hulpbronbenutting (Vra 'n vraag)
HDMI RX IP is geïmplementeer in PolarFire® FPGA (MPF300T – 1FCG1152I Pakket). Die volgende tabel lys die hulpbronne wat gebruik word wanneer Aantal piksels = 1 pieksel.
Tabel 7-1. Hulpbronbenutting vir 1 Pixel-modus
| Kleurformaat | Kleurdiepte | SCRAMBLER | Stof 4LUT | Stof DFF | Interface 4LUT | Interface DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Deaktiveer | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Deaktiveer | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Deaktiveer | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Deaktiveer | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Deaktiveer | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Deaktiveer | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Deaktiveer | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Deaktiveer | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Deaktiveer | 1585 | 1327 | 492 | 492 | 14 | 9 |
Die volgende tabel lys die hulpbronne wat gebruik word wanneer Aantal piksels = 4 piksels.
Tabel 7-2. Hulpbronbenutting vir 4 Pixel-modus
| Kleurformaat | Kleurdiepte | SCRAMBLER | Stof 4LUT | Stof DFF | Interface 4LUT | Interface DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Deaktiveer | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Deaktiveer | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Deaktiveer | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Aktiveer | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Aktiveer | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Aktiveer | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Deaktiveer | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Deaktiveer | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Deaktiveer | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Deaktiveer | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Die volgende tabel lys die hulpbronne wat gebruik word wanneer Aantal piksels = 4 piksels en SCRAMBLER geaktiveer is.
Tabel 7-3. Hulpbronbenutting vir 4 Pixel-modus en SCRAMBLER is geaktiveer
| Kleurformaat | Kleurdiepte | SCRAMBLER | Stof 4LUT | Stof DFF | Interface 4LUT | Interface DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Aktiveer | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Aktiveer | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Aktiveer | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Stelselintegrasie (Vra 'n vraag)
Hierdie afdeling wys hoe om die IP in Libero-ontwerp te integreer.
Die volgende tabel lys die konfigurasies van PF XCVR, PF TX PLL en PF CCC wat benodig word vir verskillende resolusies en biswydtes.
Tabel 8-1. PF XCVR, PF TX PLL en PF CCC konfigurasies
| Resolusie | Bietjie breedte | PF XCVR-konfigurasie | CDR REF CLOCK PADS | PF CCC-konfigurasie | |||
| RX-datakoers | RX CDR Ref Klokfrekwensie | RX PCS Stofbreedte | Invoerfrekwensie | Uitsetfrekwensie | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sample Ontwerp 1: Wanneer gekonfigureer in Kleurdiepte = 8-bis en Aantal pixels = 1 Pixel-modus, word in die volgende figuur getoon.
Figuur 8-1. HDMI RX Sampontwerp 1
Byvoorbeeldample, in 8-bis-konfigurasies is die volgende komponente die deel van die ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is opgestel vir TX en RX voldupleksmodus. RX-datatempo van 1485 Mbps in PMA-modus, met die datawydte gekonfigureer as 10 bis vir 1 PXL-modus en 148.5 MHz CDR-verwysingsklok. TX-datatempo van 1485 Mbps in PMA-modus, met die datawydte opgestel as 10 bis met klokverdelingsfaktor 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK word aangedryf vanaf die PF_XCVR_REF_CLK met AE27, AE28 Pad penne.
- EDID CLK_I pen moet aangedryf word met 150 MHz klok met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I word aangedryf deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R, onderskeidelik.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I word onderskeidelik deur LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL aangedryf.
- DATA_R_I, DATA_G_I en DATA_B_I word onderskeidelik deur LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA aangedryf.
HDMI RX Sample Ontwerp 2: Wanneer gekonfigureer in Kleurdiepte = 8-bis en Aantal pixels = 4 Pixel-modus, word in die volgende figuur getoon.
Figuur 8-2. HDMI RX Sampontwerp 2
Byvoorbeeldample, in 8-bis-konfigurasies is die volgende komponente die deel van die ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is opgestel vir TX en RX voldupleksmodus. RX-datatempo van 1485 Mbps in PMA-modus, met die datawydte gekonfigureer as 40 bis vir 4 PXL-modus en 148.5 MHz CDR-verwysingsklok. TX-datatempo van 1485 Mbps in PMA-modus, met die datawydte opgestel as 40 bis met klokverdelingsfaktor 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK word aangedryf vanaf die PF_XCVR_REF_CLK met AE27, AE28 Pad penne.
- EDID CLK_I pen moet aangedryf word met 150 MHz klok met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I word aangedryf deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R, onderskeidelik.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I word onderskeidelik deur LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL aangedryf.
- DATA_R_I, DATA_G_I en DATA_B_I word onderskeidelik deur LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA aangedryf.
HDMI RX Sample Ontwerp 3: Wanneer gekonfigureer in Kleurdiepte = 8-bis en Aantal pixels = 4 Pixel-modus en SCRAMBLER = Geaktiveer, word in die volgende figuur getoon.
Figuur 8-3. HDMI RX Sampontwerp 3
Byvoorbeeldample, in 8-bis-konfigurasies is die volgende komponente die deel van die ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is opgestel vir TX en RX Onafhanklike modus. RX-datatempo van 5940 Mbps in PMA-modus, met die datawydte gekonfigureer as 40 bis vir 4 PXL-modus en 148.5 MHz CDR-verwysingsklok. TX-datatempo van 5940 Mbps in PMA-modus, met die datawydte opgestel as 40 bis met klokverdelingsfaktor 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK word aangedryf vanaf die PF_XCVR_REF_CLK met AF29, AF30 Pad penne.
- EDID CLK_I pen moet ry met 150 MHz klok met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I word aangedryf deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R, onderskeidelik.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I word onderskeidelik deur LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL aangedryf.
- DATA_R_I, DATA_G_I en DATA_B_I word onderskeidelik deur LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA aangedryf.
HDMI RX Sample Ontwerp 4: Wanneer gekonfigureer in Kleurdiepte = 12-bis en Aantal pixels = 4 Pixel-modus en SCRAMBLER = Geaktiveer, word in die volgende figuur getoon.
Figuur 8-4. HDMI RX Sampontwerp 4
Byvoorbeeldample, in 12-bis-konfigurasies is die volgende komponente die deel van die ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is opgestel vir Slegs RX-modus. RX-datatempo van 4455 Mbps in PMA-modus, met die datawydte gekonfigureer as 40 bit vir 4 PXL-modus en 148.5 MHz CDR-verwysingsklok.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK word aangedryf vanaf die PF_XCVR_REF_CLK met AF29, AF30 Pad penne.
- EDID CLK_I pen moet ry met 150 MHz klok met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I word aangedryf deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R, onderskeidelik.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I word onderskeidelik deur LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL aangedryf.
- DATA_R_I, DATA_G_I en DATA_B_I word onderskeidelik deur LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA aangedryf.
- Die PF_CCC_C0-module genereer 'n horlosie genaamd OUT0_FABCLK_0 met 'n frekwensie van 74.25 MHz, afgelei van 'n insetklok van 111.375 MHz, wat deur LANE1_RX_CLK_R aangedryf word.
HDMI RX Sample Ontwerp 5: Wanneer gekonfigureer in Kleurdiepte = 8-bis, word Aantal piksels = 4 pikselmodus en SCRAMBLER = Geaktiveer in die volgende figuur getoon. Hierdie ontwerp is dinamiese datatempo met DRI.
Figuur 8-5. HDMI RX Sampontwerp 5
Byvoorbeeldample, in 8-bis-konfigurasies is die volgende komponente die deel van die ontwerp:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) is opgestel vir Slegs RX-modus met geaktiveerde dinamiese herkonfigurasie-koppelvlak. RX-datatempo van 5940 Mbps in PMA-modus, met die datawydte gekonfigureer as 40 bis vir 4 PXL-modus en 148.5 MHz CDR-verwysingsklok.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK en LANE3_CDR_REF_CLK word aangedryf vanaf die PF_XCVR_REF_CLK met AF29, AF30 Pad penne.
- EDID CLK_I pen moet ry met 150 MHz klok met CCC.
- R_RX_CLK_I, G_RX_CLK_I en B_RX_CLK_I word aangedryf deur LANE3_TX_CLK_R, LANE2_TX_CLK_R en LANE1_TX_CLK_R, onderskeidelik.
- R_RX_VALID_I, G_RX_VALID_I en B_RX_VALID_I word onderskeidelik deur LANE3_RX_VAL, LANE2_RX_VAL en LANE1_RX_VAL aangedryf.
- DATA_R_I, DATA_G_I en DATA_B_I word onderskeidelik deur LANE3_RX_DATA, LANE2_RX_DATA en LANE1_RX_DATA aangedryf.
Hersieningsgeskiedenis (Vra 'n vraag)
Die hersieningsgeskiedenis beskryf die veranderinge wat in die dokument geïmplementeer is. Die veranderinge word volgens hersiening gelys, wat begin met die nuutste publikasie.
Tabel 9-1. hersiening Geskiedenis
| Hersiening | Datum | Beskrywing |
| D | 02/2025 | Die volgende is die lys van veranderinge wat in hersiening C van die dokument aangebring is:
|
| C | 02/2023 | Die volgende is die lys van veranderinge wat in hersiening C van die dokument aangebring is:
|
| B | 09/2022 | Die volgende is die lys van veranderinge wat in hersiening B van die dokument aangebring is:
|
| A | 04/2022 | Die volgende is die lys van veranderinge in hersiening A van die dokument:
|
| 2.0 | — | Die volgende is 'n opsomming van die veranderinge wat in hierdie hersiening gemaak is.
|
| 1.0 | 08/2021 | Aanvanklike Hersiening. |
Mikroskyfie FPGA Ondersteuning
Microchip FPGA-produktegroep ondersteun sy produkte met verskeie ondersteuningsdienste, insluitend kliëntediens, kliënte-tegniese ondersteuningsentrum, 'n webwebwerf, en wêreldwye verkoopskantore. Kliënte word voorgestel om Microchip aanlyn hulpbronne te besoek voordat hulle ondersteuning kontak, aangesien dit baie waarskynlik is dat hul navrae reeds beantwoord is. Kontak Tegniese Ondersteuningsentrum deur die webwebwerf by www.microchip.com/support. Noem die FPGA-toestelonderdeelnommer, kies toepaslike gevalkategorie en laai ontwerp op files terwyl die skep van 'n tegniese ondersteuning geval. Kontak Kliëntediens vir nie-tegniese produkondersteuning, soos produkpryse, produkopgraderings, opdateringsinligting, bestellingstatus en magtiging.
- Van Noord-Amerika, skakel 800.262.1060
- Van die res van die wêreld, skakel 650.318.4460
- Faks, van enige plek in die wêreld, 650.318.8044
Mikroskyfie inligting
Handelsmerke
Die "Microchip"-naam en -logo, die "M"-logo en ander name, logo's en handelsmerke is geregistreerde en ongeregistreerde handelsmerke van Microchip Technology Incorporated of sy affiliasies en/of filiale in die Verenigde State en/of ander lande ("Microchip" Handelsmerke"). Inligting oor mikroskyfie-handelsmerke kan gevind word by https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Regskennisgewing
Hierdie publikasie en die inligting hierin mag slegs met Mikroskyfie-produkte gebruik word, insluitend om Mikroskyfie-produkte met jou toepassing te ontwerp, te toets en te integreer. Gebruik van hierdie inligting op enige ander wyse oortree hierdie bepalings. Inligting rakende toesteltoepassings word slegs vir u gerief verskaf en kan deur opdaterings vervang word. Dit is jou verantwoordelikheid om te verseker dat jou aansoek aan jou spesifikasies voldoen. Kontak jou plaaslike Microchip-verkoopskantoor vir bykomende ondersteuning of, kry bykomende ondersteuning by www.microchip.com/en-us/support/design-help/client-support-services.
HIERDIE INLIGTING WORD “SOOS IS” DEUR MICROCHIP VERSKAF. MICROCHIP MAAK GEEN VERTOë OF WAARBORGE VAN ENIGE AARD, HETsy UITDRUKKELIJK OF GEÏMPLISEERD, SKRIFTELIK OF MONDELING, STATUTÊR OF ANDERS NIE, VERWANTE MET DIE INLIGTING INGESLUIT, MAAR NIE BEPERK TOT ENIGE GEÏSPLISEERDE WAARBORGE-EN-VERBORGING, GESKIKTHEID VIR 'N SPESIFIEKE DOEL, OF WAARBORGE VERWANTE MET DIE TOESTAND, KWALITEIT OF PRESTASIE.
IN GEEN GEVAL SAL MICROCHIP AANSPREEKLIK WEES VIR ENIGE INDIREKTE, SPESIALE, STRAF-, TOEVALLE OF GEVOLLIKE VERLIES, SKADE, KOSTE OF UITGAWE VAN ENIGE AARD WAT OOKAL VERWANT IS MET DIE INLIGTING OF DIE GEBRUIK DAARVAN, WANNEER DIE OORSAAK IS, WANNEER OOKAL DIE OORSAAK IS. MOONTLIKHEID OF DIE SKADE IS VOORSIENBAAR. IN DIE VOLSTE MAAT DEUR WET TOEGELAAT, SAL MICROCHIP SE TOTALE AANSPREEKLIKHEID OP ALLE EISE OP ENIGE MANIER VERBAND MET DIE INLIGTING OF DIE GEBRUIK DAARVAN NIE DIE BEDRAG FOOIE, INDIEN ENIGE, WAARVOOR U DIREKS AAN DIE INFORMASIE BETAAL HET, OORSKRYF NIE.
Die gebruik van Mikroskyfie-toestelle in lewensondersteunende en/of veiligheidstoepassings is geheel en al op die koper se risiko, en die koper stem in om Mikroskyfie te verdedig, te vrywaar en skadeloos te hou teen enige en alle skade, eise, regsgedinge of uitgawes wat uit sodanige gebruik voortspruit. Geen lisensies word, implisiet of andersins, onder enige mikroskyfie intellektuele eiendomsregte oorgedra nie, tensy anders vermeld.
Mikroskyfie-toestelle-kodebeskermingsfunksie
Let op die volgende besonderhede van die kodebeskermingsfunksie op Mikroskyfie-produkte:
- Mikroskyfie-produkte voldoen aan die spesifikasies vervat in hul spesifieke mikroskyfie-datablad.
- Microchip glo dat sy familie produkte veilig is wanneer dit op die beoogde manier gebruik word, binne bedryfspesifikasies en onder normale toestande.
- Mikroskyfie waardeer en beskerm sy intellektuele eiendomsregte aggressief. Pogings om die kodebeskermingskenmerke van Mikroskyfie-produkte te oortree is streng verbode en kan die Digital Millennium Copyright Act oortree.
- Nóg Microchip nóg enige ander halfgeleiervervaardiger kan die sekuriteit van sy kode waarborg. Kodebeskerming beteken nie dat ons waarborg dat die produk “onbreekbaar” is nie. Kodebeskerming ontwikkel voortdurend. Microchip is daartoe verbind om die kodebeskermingseienskappe van ons produkte voortdurend te verbeter.
© 2025 Microchip Technology Inc. en sy filiale
Gereelde vrae
- V: Hoe werk ek die HDMI RX IP-kern op?
A: Die IP-kern kan deur Libero SoC-sagteware opgedateer word of met die hand van die katalogus afgelaai word. Sodra dit in Libero SoC-sagteware IP-katalogus geïnstalleer is, kan dit in SmartDesign gekonfigureer, gegenereer en geïnstansieer word vir insluiting by die projek.
Dokumente / Hulpbronne
 |
MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI Ontvanger [pdf] Gebruikersgids PolarFire FPGA, PolarFire FPGA Hoëdefinisie Multimedia-koppelvlak HDMI-ontvanger, Hoëdefinisie Multimedia-koppelvlak HDMI-ontvanger, Multimedia-koppelvlak HDMI-ontvanger, Koppelvlak HDMI-ontvanger, HDMI-ontvanger |
