MICROCHIP PolarFire FPGA háskerpu margmiðlunarviðmót HDMI móttakari
Inngangur (Spyrðu spurningu)
Microchip's High-Definition Multimedia Interface (HDMI) móttakari IP styður móttöku myndbandsgagna og hljóðpakkagagna sem lýst er í HDMI staðalforskriftinni. HDMI RX IP er sérstaklega hannað fyrir PolarFire® FPGA og PolarFire System on Chip (SoC) FPGA tæki sem styðja HDMI 2.0 fyrir upplausn allt að 1920 × 1080 við 60 Hz í eins pixla stillingu og allt að 3840 × 2160 við 60 Hz í fjögurra pixla stillingu. RX IP styður Hot Plug Detect (HPD) til að fylgjast með kveikju og slökktu á og aftengja eða stinga atburði til að gefa til kynna samskipti milli HDMI uppsprettu og HDMI vaska.
HDMI uppspretta notar Display Data rásina (DDC) til að lesa EDID (Extended Display Identification Data) vasksins til að uppgötva uppsetningu og/eða getu vasksins. HDMI RX IP hefur forforritað EDID, sem HDMI uppspretta getur lesið í gegnum venjulega I2C rás. PolarFire FPGA og PolarFire SoC FPGA tækjasendar eru notaðir ásamt RX IP til að deserialize raðgögn í 10 bita gögn. Gagnarásirnar í HDMI mega hafa talsverða skekkju á milli þeirra. HDMI RX IP fjarlægir skekkjuna á milli gagnarásanna með því að nota First-In First-Out (FIFO). Þessi IP breytir Transition Minimized Differential Signaling (TMDS) gögnum sem berast frá HDMI uppsprettu í gegnum senditæki í 24 bita RGB pixla gögn, 24 bita hljóðgögn og stjórnmerki. Fjögur stöðluðu stjórntákn sem tilgreind eru í HDMI samskiptareglum eru notuð til að samræma gögnin í fasa við afserialization.
Samantekt
Eftirfarandi tafla gefur yfirlit yfir HDMI RX IP eiginleika.
Tafla 1. HDMI RX IP einkenni
| Kjarnaútgáfa | Þessi notendahandbók styður HDMI RX IP v5.4. |
| Fjölskyldur með studdum tækjum |
|
| Styður verkfæraflæði | Krefst Libero® SoC v12.0 eða nýrri útgáfur. |
| Stuðningur viðmót | Tengi studd af HDMI RX IP eru:
|
| Leyfisveitingar | HDMI RX IP er með eftirfarandi tveimur leyfisvalkostum:
|
Eiginleikar
HDMI RX IP hefur eftirfarandi eiginleika:
- Samhæft fyrir HDMI 2.0
- Styður 8, 10, 12 og 16 bita litadýpt
- Styður litasnið eins og RGB, YUV 4:2:2 og YUV 4:4:4
- Styður einn eða fjóra pixla á klukkuinntak
- Styður allt að 1920 ✕ 1080 við 60 Hz í One Pixel ham og allt að 3840 ✕ 2160 við 60 Hz í fjögurra pixla stillingu.
- Finnur Hot-Plug
- Styður umskráningarkerfi - TMDS
- Styður DVI inntak
- Styður Display Data Channel (DDC) og Enhanced Display Data Channel (E-DDC)
- Styður Native og AXI4 Stream Video Interface fyrir myndbandsgagnaflutning
- Styður Native og AXI4 Stream Audio Interface fyrir hljóðgagnaflutning
Óstuddir eiginleikar
Eftirfarandi eru óstuddir eiginleikar HDMI RX IP:
- 4:2:0 litasnið er ekki stutt.
- High Dynamic Range (HDR) og High-bandwidth Digital Content Protection (HDCP) eru ekki studdar.
- Variable Refresh Rate (VRR) og Auto Low Latency Mode (ALLM) eru ekki studdar.
- Láréttar tímasetningarfæribreytur sem ekki er deilanlegar með fjórum í fjögurra pixla stillingu eru ekki studdar.
Uppsetningarleiðbeiningar
IP kjarna verður að vera settur upp á IP vörulista Libero® SoC hugbúnaðar sjálfkrafa í gegnum IP Catalog uppfærsluaðgerðina í Libero SoC hugbúnaðinum, eða honum er hlaðið niður handvirkt úr vörulistanum. Þegar IP kjarninn hefur verið settur upp í Libero SoC hugbúnaðar IP Catalog er hann stilltur, myndaður og sýndur innan Smart Design til að vera með í Libero verkefninu.
Prófuð upprunatæki (Spyrðu spurningu)
Eftirfarandi tafla sýnir upprunatækin sem hafa verið prófuð.
Tafla 1-1. Prófuð heimildatæki
| Tæki | Pixel Mode | Upplausnir prófaðar | Litadýpt (biti) | Litastilling | Hljóð |
| quantumdata™ M41h HDMI greiningartæki | 1 | 720P 30 FPS, 720P 60 FPS og 1080P 60 FPS | 8 | RGB, YUV444 og YUV422 | Já |
| 1080P 30 FPS | 8, 10, 12 og 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS og 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 og 16 | ||||
| 4K 30 FPS | 8, 10, 12 og 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | Já |
| 4 | 1080P 60 FPS og 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | Já |
| 4 | 4K 30 FPS og 4K 60 FPS | ||||
| Astro VA-1844A HDMI® prófunartæki | 1 | 720P 30 FPS, 720P 60 FPS og 1080P 60 FPS | 8 | RGB, YUV444 og YUV422 | Já |
| 1080P 30 FPS | 8, 10, 12 og 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS og 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 og 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 Kit | 1 | 1080P 30 FPS | 8 | RGB | Nei |
| 4 | 4K 60 FPS |
HDMI RX IP stillingar (Spyrðu spurningu)
Þessi hluti veitir yfirview af HDMI RX IP Configurator viðmótinu og íhlutum þess. HDMI RX IP Configurator býður upp á grafískt viðmót til að setja upp HDMI RX kjarna. Þessi stillingarbúnaður gerir notandanum kleift að velja færibreytur eins og fjölda pixla, fjölda hljóðrása, myndbandsviðmót, hljóðviðmót, SCRAMBLER, litadýpt, litasnið, prófunarbekk og leyfi. Configurator viðmótið inniheldur fellivalmyndir og valkosti til að sérsníða stillingarnar. Lykilstillingunum er lýst í töflu 4-1. Eftirfarandi mynd gefur nákvæma mynd view af HDMI RX IP Configurator tengi.
Mynd 2-1. HDMI RX IP Configurator
Viðmótið inniheldur einnig OK og Hætta við hnappa til að staðfesta eða henda stillingum.
Vélbúnaðarútfærsla (Spyrðu spurningu)
Eftirfarandi myndir lýsa HDMI RX IP tengi með senditæki (XCVR).
Mynd 3-1. HDMI RX blokkarmynd
Mynd 3-2. Nákvæmt blokkarmynd móttakara
HDMI RX samanstendur af þremur stages:
- Fasajöfnunin stillir samhliða gögnunum saman með tilliti til stjórnunarmarkamerkja með því að nota sendimóttakabita.
- TMDS afkóðarinn breytir 10-bita kóðuðu gögnunum í 8-bita myndbandspixlagögn, 4-bita hljóðpakkagögn og 2-bita stjórnmerki.
- FIFOs fjarlægja skekkjuna á milli klukka á R, G og B brautum.
Phase Aligner (Spyrðu spurningu)
10-bita samhliða gögnin frá XCVR eru ekki alltaf samræmd með tilliti til TMDS kóðuð orðamörk. Samhliða gögnin þarf að færa til og stilla saman til að afkóða gögnin. Phase aligner stillir inn komandi samhliða gögn að orðamörkum með því að nota bit-slip eiginleikann í XCVR. XCVR í Per-Monitor DPI Awareness (PMA) ham gerir bita-slip eiginleika, þar sem það stillir röðun 10 bita afserialized orðsins um 1-bita. Í hvert sinn, eftir að 10 bita orð hefur verið stillt með 1 bita sleðastöðu, er það borið saman við eitthvert af fjórum stjórntáknum HDMI samskiptareglunnar til að læsa stöðunni á meðan á eftirlitstímabilinu stendur. 10 bita orðið er rétt stillt og talið gilt fyrir næstu stages. Hver litarás hefur sína eigin fasajafnara, TMDS afkóðarinn byrjar aðeins að afkóða þegar allir fasajafnararnir eru læstir til að leiðrétta orðamörkin.
TMDS afkóðari (Spyrðu spurningu)
TMDS afkóðari afkóðar 10-bita afserialized frá senditækinu í 8-bita pixlagögn á myndbandstímabilinu. HSYNC, VSYNC og PACKET HEADER eru myndaðir á eftirlitstímabilinu úr 10-bita bláu rásargögnunum. Hljóðpakkagögnin eru afkóðuð á R og G rásina hver með fjórum bitum. TMDS afkóðari hverrar rásar starfar á eigin klukku. Þess vegna getur það haft ákveðna skekkju á milli rásanna.
Rás til rásar De-skew (Spyrðu spurningu)
FIFO byggt af-skew rökfræði er notuð til að fjarlægja skekkju á milli rása. Hver rás fær gilt merki frá fasajöfnunareiningunum til að gefa til kynna hvort 10-bita gögn sem berast frá fasajafnara séu gild. Ef allar rásir eru gildar (hafa náð fasajöfnun), byrjar FIFO eining að senda gögn í gegnum FIFO einingu með því að nota les- og skrifvirkjamerki (sífellt að skrifa inn og lesa út). Þegar stjórntákn greinist í einhverjum af FIFO úttakunum, er útlestrarflæðið stöðvað og merkisgreint merki er myndað til að gefa til kynna komu tiltekins merkis í myndbandsstrauminn. Útlestrarflæðið byrjar aðeins aftur þegar þetta merki er komið á allar þrjár rásirnar. Fyrir vikið er viðkomandi skekkju fjarlægð. FIFO með tvíklukku samstilla alla þrjá gagnastraumana við bláu rásarklukkuna til að fjarlægja viðeigandi skekkju. Eftirfarandi mynd lýsir rás til að rás afskekkunartækni.
Mynd 3-3. Rás til Rás De-skew
DDC (Spyrðu spurningu)
DDC er samskiptarás byggð á I2C strætóforskriftinni. Heimildin notar I2C skipanir til að lesa upplýsingar úr E-EDID vaska með þrælsfangi. HDMI RX IP notar fyrirfram skilgreinda EDID með mörgum upplausnum styður upplausnir allt að 1920 ✕ 1080 við 60 Hz í One Pixel ham og allt að 3840 ✕ 2160 við 60 Hz í Four Pixel ham.
EDID táknar skjáheitið sem Microchip HDMI skjár.
HDMI RX færibreytur og tengimerki (spyrðu spurningu)
Þessi hluti fjallar um færibreyturnar í HDMI RX GUI stillingarbúnaðinum og I/O merki.
Stillingarfæribreytur (Spyrðu spurningu)
Eftirfarandi tafla sýnir uppsetningarfæribreytur í HDMI RX IP.
Tafla 4-1. Stillingarfæribreytur
| Nafn færibreytu | Lýsing |
| Litasnið | Skilgreinir litarýmið. Styður eftirfarandi litasnið:
|
| Litadýpt | Tilgreinir fjölda bita á hvern litahluta. Styður 8, 10, 12 og 16 bita á íhlut. |
| Fjöldi pixla | Gefur til kynna fjölda pixla á hvern klukkuinntak:
|
| SKRÁMARI | Stuðningur við 4K upplausn við 60 ramma á sekúndu:
|
| Fjöldi hljóðrása | Styður fjölda hljóðrása:
|
| Vídeóviðmót | Native og AXI straumur |
| Hljóðviðmót | Native og AXI straumur |
| Prófbekkur | Leyfir val á prófunarbekksumhverfi. Styður eftirfarandi prófunarbekk valkosti:
|
| Leyfi | Tilgreinir tegund leyfis. Veitir eftirfarandi tvo leyfisvalkosti:
|
Hafnir (Spyrðu spurningu)
Eftirfarandi tafla sýnir inntaks- og úttakstengi HDMI RX IP for Native tengi þegar litasnið er RGB.
Tafla 4-2. Inntak og úttak fyrir Native Interface
| Merkisheiti | Stefna | Breidd (bitar) | Lýsing |
| RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt endurstillingarmerki |
| R_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir „R“ rás frá XCVR |
| G_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir „G“ rás frá XCVR |
| B_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir "B" rás frá XCVR |
| EDID_RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt edid endurstillingarmerki |
| R_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir „R“ rás samhliða gögn |
| G_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir „G“ rás samhliða gögn |
| B_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir „B“ rás samhliða gögn |
| Merkisheiti | Stefna | Breidd (bitar) | Lýsing |
| DATA_R_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk „R“ rás samhliða gögn frá XCVR |
| DATA_G_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk „G“ rás samhliða gögn frá XCVR |
| DATA_B_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk „B“ rás samhliða gögn frá XCVR |
| SCL_I | Inntak | 1 | I2C raðklukkuinntak fyrir DDC |
| HPD_I | Inntak | 1 | Hot plug skynjar inntaksmerki. Uppspretta er tengdur við vaskur HPD merki ætti að vera hátt. |
| SDA_I | Inntak | 1 | I2C raðgagnainntak fyrir DDC |
| EDID_CLK_I | Inntak | 1 | Kerfisklukka fyrir I2C mát |
| BIT_SLIP_R_O | Framleiðsla | 1 | Bitslipmerki á „R“ rás senditækisins |
| BIT_SLIP_G_O | Framleiðsla | 1 | Bitslipmerki til „G“ rásar senditækisins |
| BIT_SLIP_B_O | Framleiðsla | 1 | Bitslipmerki á „B“ rás senditækisins |
| VIDEO_DATA_VALID_O | Framleiðsla | 1 | Vídeógögn gilt úttak |
| AUDIO_DATA_VALID_O | Framleiðsla | 1 | Hljóðgögn gilt úttak |
| H_SYNC_O | Framleiðsla | 1 | Láréttur samstillingarpúls |
| V_SYNC_O | Framleiðsla | 1 | Virkur lóðréttur samstillingarpúls |
| R_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „R“ gögn |
| G_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „G“ gögn |
| B_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „B“ gögn |
| SDA_O | Framleiðsla | 1 | I2C raðgagnaúttak fyrir DDC |
| HPD_O | Framleiðsla | 1 | Hot plug skynja úttaksmerki |
| ACR_CTS_O | Framleiðsla | 20 | Hljóðklukka endurnýjun hringrás tímastamp gildi |
| ACR_N_O | Framleiðsla | 20 | Hljóðklukka endurnýjun gildi (N) færibreyta |
| ACR_VALID_O | Framleiðsla | 1 | Gilt merki fyrir endurnýjun hljóðklukku |
| AUDIO_SAMPLE_CH1_O | Framleiðsla | 24 | Rás 1 hljóð sample gögn |
| AUDIO_SAMPLE_CH2_O | Framleiðsla | 24 | Rás 2 hljóð sample gögn |
| AUDIO_SAMPLE_CH3_O | Framleiðsla | 24 | Rás 3 hljóð sample gögn |
| AUDIO_SAMPLE_CH4_O | Framleiðsla | 24 | Rás 4 hljóð sample gögn |
| AUDIO_SAMPLE_CH5_O | Framleiðsla | 24 | Rás 5 hljóð sample gögn |
| AUDIO_SAMPLE_CH6_O | Framleiðsla | 24 | Rás 6 hljóð sample gögn |
| AUDIO_SAMPLE_CH7_O | Framleiðsla | 24 | Rás 7 hljóð sample gögn |
| AUDIO_SAMPLE_CH8_O | Framleiðsla | 24 | Rás 8 hljóð sample gögn |
| HDMI_DVI_MODE_O | Framleiðsla | 1 | Eftirfarandi eru tvær stillingar:
|
Eftirfarandi tafla lýsir inntaks- og úttakstengi HDMI RX IP fyrir AXI4 Stream Video Interface.
Tafla 4-3. Inntaks- og úttakstengi fyrir AXI4 Stream Video Interface
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| TDATA_O | Framleiðsla | FJÖLDI pixla ✕ Litadýpt ✕ 3 bitar | Úttak myndbandsgagna [R, G, B] |
| TVALID_O | Framleiðsla | 1 | Úttak myndband gilt |
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| TLAST_O | Framleiðsla | 1 | Lokamerki úttaksramma |
| TUSER_O | Framleiðsla | 3 |
|
| TSTRB_O | Framleiðsla | 3 | Framleiðsla vídeógögn strobe |
| TKEEP_O | Framleiðsla | 3 | Úttak myndbandsgögn halda |
Eftirfarandi tafla lýsir inntaks- og úttakstengi HDMI RX IP fyrir AXI4 Stream Audio Interface.
Tafla 4-4. Inntaks- og úttakstengi fyrir AXI4 Stream Audio Interface
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| AUDIO_TDATA_O | Framleiðsla | 24 | Úttak hljóðgögn |
| AUDIO_TID_O | Framleiðsla | 3 | Úttakshljóðrás |
| AUDIO_TVALID_O | Framleiðsla | 1 | Gefið út gilt hljóðmerki |
Eftirfarandi tafla sýnir inntaks- og úttakstengi HDMI RX IP for Native tengi þegar litasnið er YUV444.
Tafla 4-5. Inntak og úttak fyrir Native Interface
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt endurstillingarmerki |
| LANE3_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir Lane 3 rás frá XCVR |
| LANE2_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir Lane 2 rás frá XCVR |
| LANE1_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir Lane 1 rás frá XCVR |
| EDID_RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt edid endurstillingarmerki |
| LANE3_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir samhliða gögn á braut 3 |
| LANE2_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir samhliða gögn á braut 2 |
| LANE1_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir samhliða gögn á braut 1 |
| DATA_LANE3_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk akrein 3 samhliða gögn frá XCVR |
| DATA_LANE2_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk akrein 2 samhliða gögn frá XCVR |
| DATA_LANE1_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk akrein 1 samhliða gögn frá XCVR |
| SCL_I | Inntak | 1 | I2C raðklukkuinntak fyrir DDC |
| HPD_I | Inntak | 1 | Hot plug skynjar inntaksmerki. Uppspretta er tengdur við vaskur HPD merki ætti að vera hátt. |
| SDA_I | Inntak | 1 | I2C raðgagnainntak fyrir DDC |
| EDID_CLK_I | Inntak | 1 | Kerfisklukka fyrir I2C mát |
| BIT_SLIP_LANE3_O | Framleiðsla | 1 | Bitslipmerki á braut 3 á senditæki |
| BIT_SLIP_LANE2_O | Framleiðsla | 1 | Bitslipmerki á braut 2 á senditæki |
| BIT_SLIP_LANE1_O | Framleiðsla | 1 | Bitslipmerki á braut 1 á senditæki |
| VIDEO_DATA_VALID_O | Framleiðsla | 1 | Vídeógögn gilt úttak |
| AUDIO_DATA_VALID_O | Framleiðsla | 1 | Hljóðgögn gilt úttak |
| H_SYNC_O | Framleiðsla | 1 | Láréttur samstillingarpúls |
| V_SYNC_O | Framleiðsla | 1 | Virkur lóðréttur samstillingarpúls |
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| Y_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „Y“ gögn |
| Cb_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „Cb“ gögn |
| Cr_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „Cr“ gögn |
| SDA_O | Framleiðsla | 1 | I2C raðgagnaúttak fyrir DDC |
| HPD_O | Framleiðsla | 1 | Hot plug skynja úttaksmerki |
| ACR_CTS_O | Framleiðsla | 20 | Hljóðklukka endurnýjun hringrásartímaamp gildi |
| ACR_N_O | Framleiðsla | 20 | Hljóðklukka endurnýjun gildi (N) færibreyta |
| ACR_VALID_O | Framleiðsla | 1 | Gilt merki fyrir endurnýjun hljóðklukku |
| AUDIO_SAMPLE_CH1_O | Framleiðsla | 24 | Rás 1 hljóð sample gögn |
| AUDIO_SAMPLE_CH2_O | Framleiðsla | 24 | Rás 2 hljóð sample gögn |
| AUDIO_SAMPLE_CH3_O | Framleiðsla | 24 | Rás 3 hljóð sample gögn |
| AUDIO_SAMPLE_CH4_O | Framleiðsla | 24 | Rás 4 hljóð sample gögn |
| AUDIO_SAMPLE_CH5_O | Framleiðsla | 24 | Rás 5 hljóð sample gögn |
| AUDIO_SAMPLE_CH6_O | Framleiðsla | 24 | Rás 6 hljóð sample gögn |
| AUDIO_SAMPLE_CH7_O | Framleiðsla | 24 | Rás 7 hljóð sample gögn |
| AUDIO_SAMPLE_CH8_O | Framleiðsla | 24 | Rás 8 hljóð sample gögn |
Eftirfarandi tafla sýnir inntaks- og úttakstengi HDMI RX IP for Native tengi þegar litasnið er YUV422.
Tafla 4-6. Inntak og úttak fyrir Native Interface
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt endurstillingarmerki |
| LANE3_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir Lane 3 rás frá XCVR |
| LANE2_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir Lane 2 rás frá XCVR |
| LANE1_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir Lane 1 rás frá XCVR |
| EDID_RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt edid endurstillingarmerki |
| LANE3_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir samhliða gögn á braut 3 |
| LANE2_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir samhliða gögn á braut 2 |
| LANE1_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir samhliða gögn á braut 1 |
| DATA_LANE3_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk akrein 3 samhliða gögn frá XCVR |
| DATA_LANE2_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk akrein 2 samhliða gögn frá XCVR |
| DATA_LANE1_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk akrein 1 samhliða gögn frá XCVR |
| SCL_I | Inntak | 1 | I2C raðklukkuinntak fyrir DDC |
| HPD_I | Inntak | 1 | Hot plug skynjar inntaksmerki. Uppspretta er tengdur við vaskur HPD merki ætti að vera hátt. |
| SDA_I | Inntak | 1 | I2C raðgagnainntak fyrir DDC |
| EDID_CLK_I | Inntak | 1 | Kerfisklukka fyrir I2C mát |
| BIT_SLIP_LANE3_O | Framleiðsla | 1 | Bitslipmerki á braut 3 á senditæki |
| BIT_SLIP_LANE2_O | Framleiðsla | 1 | Bitslipmerki á braut 2 á senditæki |
| BIT_SLIP_LANE1_O | Framleiðsla | 1 | Bitslipmerki á braut 1 á senditæki |
| VIDEO_DATA_VALID_O | Framleiðsla | 1 | Vídeógögn gilt úttak |
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| AUDIO_DATA_VALID_O | Framleiðsla | 1 | Hljóðgögn gilt úttak |
| H_SYNC_O | Framleiðsla | 1 | Láréttur samstillingarpúls |
| V_SYNC_O | Framleiðsla | 1 | Virkur lóðréttur samstillingarpúls |
| Y_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „Y“ gögn |
| C_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „C“ gögn |
| SDA_O | Framleiðsla | 1 | I2C raðgagnaúttak fyrir DDC |
| HPD_O | Framleiðsla | 1 | Hot plug skynja úttaksmerki |
| ACR_CTS_O | Framleiðsla | 20 | Hljóðklukka endurnýjun hringrásartímaamp gildi |
| ACR_N_O | Framleiðsla | 20 | Hljóðklukka endurnýjun gildi (N) færibreyta |
| ACR_VALID_O | Framleiðsla | 1 | Gilt merki fyrir endurnýjun hljóðklukku |
| AUDIO_SAMPLE_CH1_O | Framleiðsla | 24 | Rás 1 hljóð sample gögn |
| AUDIO_SAMPLE_CH2_O | Framleiðsla | 24 | Rás 2 hljóð sample gögn |
| AUDIO_SAMPLE_CH3_O | Framleiðsla | 24 | Rás 3 hljóð sample gögn |
| AUDIO_SAMPLE_CH4_O | Framleiðsla | 24 | Rás 4 hljóð sample gögn |
| AUDIO_SAMPLE_CH5_O | Framleiðsla | 24 | Rás 5 hljóð sample gögn |
| AUDIO_SAMPLE_CH6_O | Framleiðsla | 24 | Rás 6 hljóð sample gögn |
| AUDIO_SAMPLE_CH7_O | Framleiðsla | 24 | Rás 7 hljóð sample gögn |
| AUDIO_SAMPLE_CH8_O | Framleiðsla | 24 | Rás 8 hljóð sample gögn |
Eftirfarandi tafla sýnir inntaks- og úttakstengi HDMI RX IP for Native tengi þegar SCRAMBLER er virkt.
Tafla 4-7. Inntak og úttak fyrir Native Interface
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt endurstillingarmerki |
| R_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir „R“ rás frá XCVR |
| G_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir „G“ rás frá XCVR |
| B_RX_CLK_I | Inntak | 1 | Samhliða klukka fyrir "B" rás frá XCVR |
| EDID_RESET_N_I | Inntak | 1 | Virkt-lágt ósamstillt edid endurstillingarmerki |
| HDMI_CABLE_CLK_I | Inntak | 1 | Kapalklukka frá HDMI uppsprettu |
| R_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir „R“ rás samhliða gögn |
| G_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir „G“ rás samhliða gögn |
| B_RX_VALID_I | Inntak | 1 | Gilt merki frá XCVR fyrir „B“ rás samhliða gögn |
| DATA_R_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk „R“ rás samhliða gögn frá XCVR |
| DATA_G_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk „G“ rás samhliða gögn frá XCVR |
| DATA_B_I | Inntak | FJÖLDI pixla ✕ 10 bitar | Fékk „B“ rás samhliða gögn frá XCVR |
| SCL_I | Inntak | 1 | I2C raðklukkuinntak fyrir DDC |
| HPD_I | Inntak | 1 | Hot plug skynjar inntaksmerki. Uppspretta er tengd við vaskinn og HPD merki ætti að vera hátt. |
| SDA_I | Inntak | 1 | I2C raðgagnainntak fyrir DDC |
| EDID_CLK_I | Inntak | 1 | Kerfisklukka fyrir I2C mát |
| BIT_SLIP_R_O | Framleiðsla | 1 | Bitslipmerki á „R“ rás senditækisins |
| BIT_SLIP_G_O | Framleiðsla | 1 | Bitslipmerki til „G“ rásar senditækisins |
| Höfn nafn | Stefna | Breidd (bitar) | Lýsing |
| BIT_SLIP_B_O | Framleiðsla | 1 | Bitslipmerki á „B“ rás senditækisins |
| VIDEO_DATA_VALID_O | Framleiðsla | 1 | Vídeógögn gilt úttak |
| AUDIO_DATA_VALID_O | Framleiðsla1 | 1 | Hljóðgögn gilt úttak |
| H_SYNC_O | Framleiðsla | 1 | Láréttur samstillingarpúls |
| V_SYNC_O | Framleiðsla | 1 | Virkur lóðréttur samstillingarpúls |
| DATA_ RATE_O | Framleiðsla | 16 | Rx gagnahraði. Eftirfarandi eru gagnahraðagildin:
|
| R_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „R“ gögn |
| G_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „G“ gögn |
| B_O | Framleiðsla | FJÖLDI pixla ✕ Litadýptarbitar | Afkóðuð „B“ gögn |
| SDA_O | Framleiðsla | 1 | I2C raðgagnaúttak fyrir DDC |
| HPD_O | Framleiðsla | 1 | Hot plug skynja úttaksmerki |
| ACR_CTS_O | Framleiðsla | 20 | Hljóðklukka endurnýjun hringrásartímaamp gildi |
| ACR_N_O | Framleiðsla | 20 | Hljóðklukka endurnýjun gildi (N) færibreyta |
| ACR_VALID_O | Framleiðsla | 1 | Gilt merki fyrir endurnýjun hljóðklukku |
| AUDIO_SAMPLE_CH1_O | Framleiðsla | 24 | Rás 1 hljóð sample gögn |
| AUDIO_SAMPLE_CH2_O | Framleiðsla | 24 | Rás 2 hljóð sample gögn |
| AUDIO_SAMPLE_CH3_O | Framleiðsla | 24 | Rás 3 hljóð sample gögn |
| AUDIO_SAMPLE_CH4_O | Framleiðsla | 24 | Rás 4 hljóð sample gögn |
| AUDIO_SAMPLE_CH5_O | Framleiðsla | 24 | Rás 5 hljóð sample gögn |
| AUDIO_SAMPLE_CH6_O | Framleiðsla | 24 | Rás 6 hljóð sample gögn |
| AUDIO_SAMPLE_CH7_O | Framleiðsla | 24 | Rás 7 hljóð sample gögn |
| AUDIO_SAMPLE_CH8_O | Framleiðsla | 24 | Rás 8 hljóð sample gögn |
Prófbekkur uppgerð (Spyrðu spurningu)
Prófbekkur er til staðar til að athuga virkni HDMI RX kjarna. Testbench virkar aðeins í Native Interface þegar fjöldi pixla er einn.
Til að líkja eftir kjarnanum með því að nota prófunarbekkinn skaltu framkvæma eftirfarandi skref:
- Í Hönnunarflæði glugganum, stækkaðu Búa til hönnun.
- Hægrismelltu á Create SmartDesign Testbench og smelltu síðan á Run, eins og sýnt er á eftirfarandi mynd.
Mynd 5-1. Að búa til SmartDesign Testbench
- Sláðu inn heiti fyrir SmartDesign prófunarbekkinn og smelltu síðan á OK.
Mynd 5-2. Nafnefni SmartDesign Testbench
SmartDesign prófunarbekkur er búinn til og striga birtist hægra megin við Hönnunarflæði gluggann. - Farðu í Libero® SoC vörulista, veldu View > Windows > IP Catalog, og stækkaðu síðan Solutions-Video. Tvísmelltu á HDMI RX IP (v5.4.0) og smelltu síðan á OK.
- Veldu allar hafnirnar, hægrismelltu og veldu Færa í efsta stig.
- Á SmartDesign tækjastikunni, smelltu á Búa til íhlut.
- Á Stimulus Hierarchy flipanum, hægrismelltu á HDMI_RX_TB testbekk file, og smelltu síðan á Simulate Pre-Synth Design > Open Interactively.
ModelSim® tólið opnast með prófunarbekknum, eins og sýnt er á eftirfarandi mynd.
Mynd 5-3. ModelSim tól með HDMI RX prófunarbekk File
Mikilvægt: If að uppgerðin er rofin vegna tímatakmarkanna sem tilgreind eru í DO file, notaðu run -all skipunina til að klára uppgerðina.
Leyfi (Spyrðu spurningu)
HDMI RX IP er með eftirfarandi tveimur leyfisvalkostum:
- Dulkóðað: Fullkominn dulkóðaður RTL kóða er veittur fyrir kjarnann. Það er fáanlegt ókeypis með hvaða Libero leyfi sem er, sem gerir kjarnanum kleift að stofna með SmartDesign. Þú getur framkvæmt uppgerð, myndun, útlit og forritað FPGA sílikon með Libero hönnunarsvítunni.
- RTL: Heill RTL frumkóði er leyfislæstur, sem þarf að kaupa sérstaklega.
Niðurstöður hermis (Spyrðu spurningu)
Eftirfarandi tímasetningarmynd fyrir HDMI RX IP sýnir vídeógögn og stjórngagnatímabil.
Mynd 6-1. Myndbandsgögn
Eftirfarandi skýringarmynd sýnir hsync og vsync úttak fyrir samsvarandi stjórngagnainntak.
Mynd 6-2. Lárétt samstilling og lóðrétt samstillingarmerki
Eftirfarandi skýringarmynd sýnir EDID hluta.
Mynd 6-3. EDID merki
Auðlindanotkun (Spyrðu spurningu)
HDMI RX IP er útfært í PolarFire® FPGA (MPF300T – 1FCG1152I pakki). Eftirfarandi tafla sýnir tilföngin sem notuð eru þegar Fjöldi pixla = 1 pixla.
Tafla 7-1. Auðlindanotkun fyrir 1 pixla stillingu
| Litasnið | Litadýpt | SKRÁMARI | Efni 4LUT | Efni DFF | Tengi 4LUT | Tengi DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Óvirkja | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Óvirkja | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Óvirkja | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Óvirkja | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Óvirkja | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Óvirkja | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Óvirkja | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Óvirkja | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Óvirkja | 1585 | 1327 | 492 | 492 | 14 | 9 |
Eftirfarandi tafla sýnir tilföngin sem notuð eru þegar Fjöldi pixla = 4 pixlar.
Tafla 7-2. Auðlindanotkun fyrir 4 pixla stillingu
| Litasnið | Litadýpt | SKRÁMARI | Efni 4LUT | Efni DFF | Tengi 4LUT | Tengi DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Óvirkja | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Óvirkja | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Óvirkja | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Virkja | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Virkja | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Virkja | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Óvirkja | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Óvirkja | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Óvirkja | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Óvirkja | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Eftirfarandi tafla sýnir tilföngin sem notuð eru þegar Fjöldi pixla = 4 pixlar og SCRAMBLER er virkt.
Tafla 7-3. Auðlindanotkun fyrir 4 pixla stillingu og SCRAMBLER er virkjuð
| Litasnið | Litadýpt | SKRÁMARI | Efni 4LUT | Efni DFF | Tengi 4LUT | Tengi DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Virkja | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Virkja | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Virkja | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Kerfissamþætting (Spyrðu spurningu)
Þessi hluti sýnir hvernig á að samþætta IP í Libero hönnun.
Eftirfarandi tafla sýnir uppsetningar PF XCVR, PF TX PLL og PF CCC sem þarf fyrir mismunandi upplausn og bitabreidd.
Tafla 8-1. PF XCVR, PF TX PLL og PF CCC stillingar
| Upplausn | Bitabreidd | PF XCVR stillingar | CDR REF KLÚKJA | PF CCC stillingar | |||
| RX Gagnahraði | RX CDR Ref klukka tíðni | RX PCS efnisbreidd | Inntakstíðni | Úttakstíðni | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Samphönnun 1: Þegar það er stillt í Color Depth = 8-bita og Fjöldi pixla = 1 Pixel ham, er sýnt á eftirfarandi mynd.
Mynd 8-1. HDMI RX Samphönnun 1
Til dæmisample, í 8-bita stillingum, eru eftirfarandi hlutir hluti af hönnuninni:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) er stillt fyrir TX og RX full duplex ham. RX gagnahraði 1485 Mbps í PMA ham, með gagnabreidd stillt sem 10 bita fyrir 1 PXL ham og 148.5 MHz CDR viðmiðunarklukku. TX gagnahraði 1485 Mbps í PMA ham, með gagnabreidd stillt sem 10 bita með klukkuskiptingarstuðli 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK og LANE3_CDR_REF_CLK eru knúin frá PF_XCVR_REF_CLK með AE27, AE28 Pad pinna.
- EDID CLK_I pinna ætti að vera ekið með 150 MHz klukku með CCC.
- R_RX_CLK_I, G_RX_CLK_I og B_RX_CLK_I eru knúin áfram af LANE3_TX_CLK_R, LANE2_TX_CLK_R og LANE1_TX_CLK_R, í sömu röð.
- R_RX_VALID_I, G_RX_VALID_I og B_RX_VALID_I eru knúin áfram af LANE3_RX_VAL, LANE2_RX_VAL og LANE1_RX_VAL, í sömu röð.
- DATA_R_I, DATA_G_I og DATA_B_I eru knúin áfram af LANE3_RX_DATA, LANE2_RX_DATA og LANE1_RX_DATA, í sömu röð.
HDMI RX Samphönnun 2: Þegar það er stillt í Color Depth = 8-bita og Fjöldi pixla = 4 Pixel ham, er sýnt á eftirfarandi mynd.
Mynd 8-2. HDMI RX Samphönnun 2
Til dæmisample, í 8-bita stillingum, eru eftirfarandi hlutir hluti af hönnuninni:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) er stillt fyrir TX og RX full duplex ham. RX gagnahraði 1485 Mbps í PMA ham, með gagnabreidd stillt sem 40 bita fyrir 4 PXL ham og 148.5 MHz CDR viðmiðunarklukku. TX gagnahraði 1485 Mbps í PMA ham, með gagnabreidd stillt sem 40 bita með klukkuskiptingarstuðli 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK og LANE3_CDR_REF_CLK eru knúin frá PF_XCVR_REF_CLK með AE27, AE28 Pad pinna.
- EDID CLK_I pinna ætti að vera ekið með 150 MHz klukku með CCC.
- R_RX_CLK_I, G_RX_CLK_I og B_RX_CLK_I eru knúin áfram af LANE3_TX_CLK_R, LANE2_TX_CLK_R og LANE1_TX_CLK_R, í sömu röð.
- R_RX_VALID_I, G_RX_VALID_I og B_RX_VALID_I eru knúin áfram af LANE3_RX_VAL, LANE2_RX_VAL og LANE1_RX_VAL, í sömu röð.
- DATA_R_I, DATA_G_I og DATA_B_I eru knúin áfram af LANE3_RX_DATA, LANE2_RX_DATA og LANE1_RX_DATA, í sömu röð.
HDMI RX Samphönnun 3: Þegar það er stillt í Color Depth = 8-bita og Fjöldi pixla = 4 Pixel ham og SCRAMBLER = Virkt, er sýnt á eftirfarandi mynd.
Mynd 8-3. HDMI RX Samphönnun 3
Til dæmisample, í 8-bita stillingum, eru eftirfarandi hlutir hluti af hönnuninni:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) er stillt fyrir TX og RX óháðan ham. RX gagnahraði 5940 Mbps í PMA ham, með gagnabreidd stillt sem 40 bita fyrir 4 PXL ham og 148.5 MHz CDR viðmiðunarklukku. TX gagnahraði 5940 Mbps í PMA ham, með gagnabreidd stillt sem 40 bita með klukkuskiptingarstuðli 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK og LANE3_CDR_REF_CLK eru eknar frá PF_XCVR_REF_CLK með AF29, AF30 Pad pinna.
- EDID CLK_I pinna ætti að keyra með 150 MHz klukku með CCC.
- R_RX_CLK_I, G_RX_CLK_I og B_RX_CLK_I eru knúin áfram af LANE3_TX_CLK_R, LANE2_TX_CLK_R og LANE1_TX_CLK_R, í sömu röð.
- R_RX_VALID_I, G_RX_VALID_I og B_RX_VALID_I eru knúin áfram af LANE3_RX_VAL, LANE2_RX_VAL og LANE1_RX_VAL, í sömu röð.
- DATA_R_I, DATA_G_I og DATA_B_I eru knúin áfram af LANE3_RX_DATA, LANE2_RX_DATA og LANE1_RX_DATA, í sömu röð.
HDMI RX Samphönnun 4: Þegar það er stillt í Color Depth = 12-bita og Fjöldi pixla = 4 Pixel ham og SCRAMBLER = Virkt, er sýnt á eftirfarandi mynd.
Mynd 8-4. HDMI RX Samphönnun 4
Til dæmisample, í 12-bita stillingum, eru eftirfarandi hlutir hluti af hönnuninni:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) er stillt fyrir RX Only ham. RX gagnahraði 4455 Mbps í PMA ham, með gagnabreidd stillt sem 40 bita fyrir 4 PXL stillingu og 148.5 MHz CDR viðmiðunarklukku.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK og LANE3_CDR_REF_CLK eru eknar frá PF_XCVR_REF_CLK með AF29, AF30 Pad pinna.
- EDID CLK_I pinna ætti að keyra með 150 MHz klukku með CCC.
- R_RX_CLK_I, G_RX_CLK_I og B_RX_CLK_I eru knúin áfram af LANE3_TX_CLK_R, LANE2_TX_CLK_R og LANE1_TX_CLK_R, í sömu röð.
- R_RX_VALID_I, G_RX_VALID_I og B_RX_VALID_I eru knúin áfram af LANE3_RX_VAL, LANE2_RX_VAL og LANE1_RX_VAL, í sömu röð.
- DATA_R_I, DATA_G_I og DATA_B_I eru knúin áfram af LANE3_RX_DATA, LANE2_RX_DATA og LANE1_RX_DATA, í sömu röð.
- PF_CCC_C0 einingin býr til klukku sem heitir OUT0_FABCLK_0 með tíðninni 74.25 MHz, fengin frá inntaksklukku upp á 111.375 MHz, sem er knúin áfram af LANE1_RX_CLK_R.
HDMI RX Samphönnun 5: Þegar stillt er á Litadýpt = 8-bita, er fjöldi pixla = 4 pixla stilling og SCRAMBLER = Virkt sýnd á eftirfarandi mynd. Þessi hönnun er kraftmikill gagnahraði með DRI.
Mynd 8-5. HDMI RX Samphönnun 5
Til dæmisample, í 8-bita stillingum, eru eftirfarandi hlutir hluti af hönnuninni:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) er stillt fyrir RX Only-ham með virkt kvikt endurstillingarviðmót. RX gagnahraði 5940 Mbps í PMA ham, með gagnabreidd stillt sem 40 bita fyrir 4 PXL ham og 148.5 MHz CDR viðmiðunarklukku.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK og LANE3_CDR_REF_CLK eru eknar frá PF_XCVR_REF_CLK með AF29, AF30 Pad pinna.
- EDID CLK_I pinna ætti að keyra með 150 MHz klukku með CCC.
- R_RX_CLK_I, G_RX_CLK_I og B_RX_CLK_I eru knúin áfram af LANE3_TX_CLK_R, LANE2_TX_CLK_R og LANE1_TX_CLK_R, í sömu röð.
- R_RX_VALID_I, G_RX_VALID_I og B_RX_VALID_I eru knúin áfram af LANE3_RX_VAL, LANE2_RX_VAL og LANE1_RX_VAL, í sömu röð.
- DATA_R_I, DATA_G_I og DATA_B_I eru knúin áfram af LANE3_RX_DATA, LANE2_RX_DATA og LANE1_RX_DATA, í sömu röð.
Endurskoðunarsaga (Spyrðu spurningu)
Endurskoðunarferillinn lýsir þeim breytingum sem voru innleiddar í skjalinu. Breytingarnar eru taldar upp eftir endurskoðun, frá og með nýjustu útgáfunni.
Tafla 9-1. Endurskoðunarsaga
| Endurskoðun | Dagsetning | Lýsing |
| D | 02/2025 | Eftirfarandi er listi yfir breytingar sem gerðar voru í endurskoðun C skjalsins:
|
| C | 02/2023 | Eftirfarandi er listi yfir breytingar sem gerðar voru í endurskoðun C skjalsins:
|
| B | 09/2022 | Eftirfarandi er listi yfir breytingar sem gerðar voru í endurskoðun B skjalsins:
|
| A | 04/2022 | Eftirfarandi er listi yfir breytingar á endurskoðun A skjalsins:
|
| 2.0 | — | Eftirfarandi er yfirlit yfir þær breytingar sem gerðar voru í þessari endurskoðun.
|
| 1.0 | 08/2021 | Upphafsendurskoðun. |
Microchip FPGA stuðningur
Microchip FPGA vöruhópur styður vörur sínar með ýmsum stuðningsþjónustu, þar á meðal þjónustu við viðskiptavini, tæknilega þjónustumiðstöð, a websíðuna og söluskrifstofur um allan heim. Viðskiptavinum er bent á að heimsækja Microchip á netinu áður en þeir hafa samband við þjónustudeild þar sem mjög líklegt er að fyrirspurnum þeirra hafi þegar verið svarað. Hafðu samband við tækniaðstoð í gegnum websíða kl www.microchip.com/support. Nefndu hlutanúmer FPGA tækisins, veldu viðeigandi tilfellaflokk og hlaðið upp hönnun files meðan verið er að búa til tæknilega aðstoð. Hafðu samband við þjónustuver fyrir ótæknilega vöruaðstoð, svo sem vöruverð, vöruuppfærslur, uppfærsluupplýsingar, pöntunarstöðu og heimild.
- Frá Norður-Ameríku, hringdu í 800.262.1060
- Frá öðrum heimshornum, hringdu í 650.318.4460
- Fax, hvar sem er í heiminum, 650.318.8044
Örflöguupplýsingar
Vörumerki
„Microchip“ nafnið og lógóið, „M“ merkið og önnur nöfn, lógó og vörumerki eru skráð og óskráð vörumerki Microchip Technology Incorporated eða hlutdeildarfélaga þess og/eða dótturfélaga í Bandaríkjunum og/eða öðrum löndum („Microchip“ Vörumerki“). Upplýsingar um Microchip vörumerki er að finna á https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Lagatilkynning
Þetta rit og upplýsingarnar hér má aðeins nota með Microchip vörur, þar á meðal til að hanna, prófa og samþætta Microchip vörur með forritinu þínu. Notkun þessara upplýsinga á annan hátt brýtur í bága við þessa skilmála. Upplýsingar um tækjaforrit eru aðeins veittar þér til þæginda og uppfærslur kunna að koma í stað þeirra. Það er á þína ábyrgð að tryggja að umsókn þín uppfylli forskriftir þínar. Hafðu samband við staðbundna söluskrifstofu Microchip til að fá frekari aðstoð eða fáðu frekari aðstoð á www.microchip.com/en-us/support/design-help/client-support-services.
ÞESSAR UPPLÝSINGAR ER LAÐAR AF MICROCHIP „Eins og þær eru“. MICROCHIP GERIR ENGIN STAÐSETNING EÐA ÁBYRGÐ HVORKI ER SKÝRT EÐA ÓBEINING, SKRIFTLIG EÐA munnlega, LÖGBEÐUR EÐA ANNARS, TENGJAÐ UPPLÝSINGUM ÞAÐ MEÐ EN EKKI TAKMARKAÐ VIÐ EINHVERJAR ÓBEINNAR Ábyrgðar- og ábyrgðir HÆFNI Í SÉRSTÖKNUM TILGANGI EÐA ÁBYRGÐ TENGST ÁSTANDI ÞESS, GÆÐUM EÐA AFKOMU.
MICROCHIP VERÐUR Í ENGUM TILKYNNINGUM ÁBYRGÐ Á NEIGU ÓBEINU, SÉRSTÖKUM, REFSINGU, TILVALUSTU EÐA AFLEITATAPI, Tjóni, KOSTNAÐI EÐA KOSTNAÐI af einhverju tagi sem tengist UPPLÝSINGUM EÐA NOTKUN ÞEIRRA, HVER SEM AFRIÐI AF ÞVÍ. MÖGULEIKUR EÐA Tjónið er fyrirsjáanlegt. AÐ FULLSTA MÁL LÖGUM LEYFIÐ VERÐUR HEILDARÁBYRGÐ MICROCHIP Á ALLAR KRÖFUR Á EINHVER HÁTT TENGST UPPLÝSINGARNIR EÐA NOTKUN ÞESSAR EKKI ÚR SEM ÞAÐ SEM ÞÚ HEFUR GREIÐIÐ BEINLEGT FYRIR UPPLÝSINGARNUM.
Notkun örflögutækja í lífsbjörgunar- og/eða öryggisforritum er algjörlega á ábyrgð kaupanda og kaupandinn samþykkir að verja, skaða og halda örflögu skaðlausum fyrir hvers kyns tjóni, kröfum, málsókn eða kostnaði sem hlýst af slíkri notkun. Engin leyfi eru send, óbeint eða á annan hátt, undir neinum Microchip hugverkaréttindum nema annað sé tekið fram.
Örflögutæki Kóðaverndareiginleiki
Athugaðu eftirfarandi upplýsingar um kóðaverndareiginleikann á Microchip vörum:
- Örflöguvörur uppfylla forskriftirnar í tilteknu örflögugagnablaði þeirra.
- Microchip telur að vöruflokkur þess sé öruggur þegar þær eru notaðar á tilsettan hátt, innan rekstrarforskrifta og við venjulegar aðstæður.
- Örflögu metur og verndar hugverkaréttindi sín ákaft. Tilraunir til að brjóta kóða verndareiginleika Microchip vara eru stranglega bannaðar og geta brotið gegn Digital Millennium Copyright Act.
- Hvorki Microchip né nokkur annar hálfleiðaraframleiðandi getur ábyrgst öryggi kóðans. Kóðavernd þýðir ekki að við tryggjum að varan sé „óbrjótanleg“. Kóðavernd er í stöðugri þróun. Microchip hefur skuldbundið sig til að bæta stöðugt kóðaverndareiginleika vara okkar.
© 2025 Microchip Technology Inc. og dótturfélög þess
Algengar spurningar
- Sp.: Hvernig uppfæri ég HDMI RX IP kjarna?
A: Hægt er að uppfæra IP kjarnann í gegnum Libero SoC hugbúnaðinn eða hlaða niður handvirkt úr vörulistanum. Þegar það hefur verið sett upp í Libero SoC hugbúnaðar IP vörulista, er hægt að stilla, búa til og stofna hann innan SmartDesign til að vera með í verkefninu.
Skjöl / auðlindir
 |
MICROCHIP PolarFire FPGA háskerpu margmiðlunarviðmót HDMI móttakari [pdfNotendahandbók PolarFire FPGA, PolarFire FPGA háskerpu margmiðlunarviðmót HDMI móttakari, háskerpu margmiðlunarviðmót HDMI móttakari, margmiðlunarviðmót HDMI móttakari, HDMI viðmóttakari, HDMI móttakari |
