MICROCHIP PolarFire FPGA HDMI sprejemnik z multimedijskim vmesnikom visoke ločljivosti
Uvod (zastavite vprašanje)
Microchipov IP sprejemnik multimedijskega vmesnika visoke ločljivosti (HDMI) podpira sprejem video podatkov in avdio paketnih podatkov, kot je opisano v specifikaciji standarda HDMI. HDMI RX IP je posebej zasnovan za naprave PolarFire® FPGA in PolarFire System on Chip (SoC) FPGA, ki podpirajo HDMI 2.0 za ločljivosti do 1920 × 1080 pri 60 Hz v načinu ene slikovne pike in do 3840 × 2160 pri 60 Hz v načinu štirih slikovnih pik. RX IP podpira Hot Plug Detect (HPD) za spremljanje vklopov ali izklopov ter dogodkov odklopa ali vklopa, da prikaže komunikacijo med virom HDMI in odvodom HDMI.
Vir HDMI uporablja kanal Display Data (DDC) za branje razširjenih identifikacijskih podatkov zaslona (EDID) ponora, da odkrije konfiguracijo in/ali zmogljivosti ponora. HDMI RX IP ima vnaprej programiran EDID, ki ga lahko vir HDMI prebere prek standardnega kanala I2C. Oddajno-sprejemne naprave PolarFire FPGA in PolarFire SoC FPGA se uporabljajo skupaj z RX IP za deserializacijo serijskih podatkov v 10-bitne podatke. Podatkovni kanali v HDMI imajo lahko precejšen zamik med seboj. HDMI RX IP odstrani neskladje med podatkovnimi kanali s pomočjo FIFO (First In First Out). Ta IP pretvori podatke prehodnega minimiziranega diferencialnega signaliziranja (TMDS), prejete iz vira HDMI prek oddajnika-sprejemnika, v 24-bitne slikovne podatke RGB, 24-bitne zvočne podatke in krmilne signale. Štirje standardni kontrolni žetoni, določeni v protokolu HDMI, se uporabljajo za fazno poravnavo podatkov med deserializacijo.
Povzetek
V spodnji tabeli je povzetek značilnosti HDMI RX IP.
Tabela 1. Značilnosti HDMI RX IP
| Osnovna različica | Ta uporabniški priročnik podpira HDMI RX IP v5.4. |
| Podprte družine naprav |
|
| Podprt tok orodja | Zahteva Libero® SoC v12.0 ali novejše izdaje. |
| Podprti vmesniki | Vmesniki, ki jih podpira HDMI RX IP, so:
|
| Licenciranje | HDMI RX IP je na voljo z naslednjima dvema možnostma licenciranja:
|
Lastnosti
HDMI RX IP ima naslednje funkcije:
- Združljiv za HDMI 2.0
- Podpira 8, 10, 12 in 16-bitno barvno globino
- Podpira barvne formate, kot so RGB, YUV 4:2:2 in YUV 4:4:4
- Podpira eno ali štiri slikovne pike na vhod
- Podpira ločljivosti do 1920 × 1080 pri 60 Hz v načinu ene slikovne pike in do 3840 × 2160 pri 60 Hz v načinu štirih slikovnih pik.
- Zazna Hot-Plug
- Podpira shemo dekodiranja – TMDS
- Podpira vhod DVI
- Podpira Display Data Channel (DDC) in Enhanced Display Data Channel (E-DDC)
- Podpira Native in AXI4 Stream Video Interface za prenos video podatkov
- Podpira Native in AXI4 Stream Audio Interface za prenos zvočnih podatkov
Nepodprte funkcije
Sledijo nepodprte funkcije HDMI RX IP:
- Barvni format 4:2:0 ni podprt.
- High Dynamic Range (HDR) in High-bandwidth Digital Content Protection (HDCP) nista podprti.
- Spremenljiva hitrost osveževanja (VRR) in način samodejne nizke zakasnitve (ALLM) nista podprta.
- Horizontalni časovni parametri, ki v načinu štirih slikovnih pik niso deljivi s štiri, niso podprti.
Navodila za namestitev
Jedro IP je treba samodejno namestiti v katalog IP programske opreme Libero® SoC prek funkcije za posodobitev kataloga IP v programski opremi Libero SoC ali pa ga ročno prenesete iz kataloga. Ko je jedro IP nameščeno v katalog IP programske opreme Libero SoC, je konfigurirano, ustvarjeno in instancirano znotraj Smart Design za vključitev v projekt Libero.
Preizkušene izvorne naprave (zastavite vprašanje)
Naslednja tabela navaja preizkušene izvorne naprave.
Tabela 1-1. Naprave preizkušenih virov
| Naprave | Način slikovnih pik | Preizkušene resolucije | Barvna globina (bit) | Barvni način | Avdio |
| quantumdata™ M41h HDMI analizator | 1 | 720P 30 FPS, 720P 60 FPS in 1080P 60 FPS | 8 | RGB, YUV444 in YUV422 | ja |
| 1080P 30 FPS | 8, 10, 12 in 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS in 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 in 16 | ||||
| 4K 30 FPS | 8, 10, 12 in 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | ja |
| 4 | 1080P 60 FPS in 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | ja |
| 4 | 4K 30 FPS in 4K 60 FPS | ||||
| Astro VA-1844A HDMI® tester | 1 | 720P 30 FPS, 720P 60 FPS in 1080P 60 FPS | 8 | RGB, YUV444 in YUV422 | ja |
| 1080P 30 FPS | 8, 10, 12 in 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS in 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 in 16 | ||||
| Komplet NVIDIA® Jetson AGX Orin 32GB H01 | 1 | 1080P 30 FPS | 8 | RGB | št |
| 4 | 4K 60 FPS |
Konfiguracija IP HDMI RX (zastavite vprašanje)
Ta razdelek ponuja overview vmesnika HDMI RX IP Configurator in njegovih komponent. IP konfigurator HDMI RX ponuja grafični vmesnik za nastavitev jedra HDMI RX. Ta konfigurator uporabniku omogoča izbiro parametrov, kot so število slikovnih pik, število avdio kanalov, video vmesnik, avdio vmesnik, SCRAMBLER, barvna globina, barvni format, preskusna naprava in licenca. Vmesnik konfiguratorja vključuje spustne menije in možnosti za prilagajanje nastavitev. Ključne konfiguracije so opisane v tabeli 4-1. Naslednja slika prikazuje podrobnosti view vmesnika HDMI RX IP Configurator.
Slika 2-1. HDMI RX IP konfigurator
Vmesnik vključuje tudi gumba V redu in Prekliči za potrditev ali opustitev konfiguracij.
Izvedba strojne opreme (zastavite vprašanje)
Naslednje slike opisujejo vmesnik HDMI RX IP s sprejemno-sprejemno enoto (XCVR).
Slika 3-1. Blokovni diagram HDMI RX
Slika 3-2. Podroben blokovni diagram sprejemnika
HDMI RX je sestavljen iz treh stages:
- Fazni poravnalnik poravna vzporedne podatke glede na meje kontrolnih žetonov z uporabo bitnega zdrsa sprejemnika.
- Dekoder TMDS pretvori 10-bitne kodirane podatke v 8-bitne podatke slikovnih pik, 4-bitne zvočne paketne podatke in 2-bitne kontrolne signale.
- FIFO odstranijo neskladje med urami stez R, G in B.
Fazni poravnalnik (postavite vprašanje)
10-bitni vzporedni podatki iz XCVR niso vedno poravnani glede na meje besed, kodiranih s TMDS. Vzporedne podatke je treba za dekodiranje podatkov premakniti in poravnati. Phase aligner poravna dohodne vzporedne podatke z mejami besed z uporabo funkcije bit-slip v XCVR. XCVR v načinu zavedanja DPI (PMA) na monitorju omogoča funkcijo zdrsa bitov, kjer prilagodi poravnavo 10-bitne deserializirane besede za 1-bit. Vsakič, ko se 10-bitna beseda prilagodi položaju 1 bitnega zdrsa, se primerja s katerim koli od štirih kontrolnih žetonov protokola HDMI, da se zaklene položaj med kontrolnim obdobjem. 10-bitna beseda je pravilno poravnana in velja za naslednje stages. Vsak barvni kanal ima svoj fazni poravnalnik, dekoder TMDS začne dekodirati šele, ko so vsi fazni poravnalniki zaklenjeni, da popravijo meje besed.
TMDS dekoder (zastavite vprašanje)
Dekoder TMDS dekodira 10-bitne deserializirane iz oddajnika-sprejemnika v 8-bitne slikovne podatke med obdobjem videa. HSYNC, VSYNC in PACKET HEADER se ustvarijo med nadzornim obdobjem iz 10-bitnih podatkov modrega kanala. Zvočni paketni podatki se dekodirajo na kanalu R in G, vsak s štirimi biti. Dekoder TMDS vsakega kanala deluje na svojo uro. Zato ima lahko določen zamik med kanali.
De-Skew med kanali (zastavite vprašanje)
Za odpravo poševnosti med kanali se uporablja logika odpravljanja poševnosti, ki temelji na FIFO. Vsak kanal prejme veljaven signal od enot za fazno poravnavo, ki nakazuje, ali so dohodni 10-bitni podatki iz faznega poravnalnika veljavni. Če so vsi kanali veljavni (dosegli fazno poravnavo), začne modul FIFO prenašati podatke skozi modul FIFO z uporabo signalov za omogočanje branja in pisanja (neprekinjeno zapisovanje in branje). Ko je kontrolni žeton zaznan v katerem koli od izhodov FIFO, se tok branja prekine in generira se signal zaznanega markerja, ki nakazuje prihod določenega markerja v video tok. Tok branja se nadaljuje šele, ko je ta marker prispel na vse tri kanale. Posledično se ustrezna poševnost odstrani. FIFO-ji z dvojno uro sinhronizirajo vse tri podatkovne tokove z uro modrega kanala, da odstranijo ustrezno poševnost. Naslednja slika opisuje tehniko odmika med kanali.
Slika 3-3. De-Skew med kanali
DDC (zastavi vprašanje)
DDC je komunikacijski kanal, ki temelji na specifikaciji vodila I2C. Vir uporablja ukaze I2C za branje informacij iz E-EDID ponora s pomožnim naslovom. HDMI RX IP uporablja vnaprej določen EDID z več ločljivostmi in podpira ločljivosti do 1920 ✕ 1080 pri 60 Hz v načinu ene slikovne pike in do 3840 ✕ 2160 pri 60 Hz v načinu štirih slikovnih pik.
EDID predstavlja prikazno ime kot zaslon Microchip HDMI.
Parametri HDMI RX in signali vmesnika (zastavite vprašanje)
V tem razdelku so obravnavani parametri v konfiguratorju GUI HDMI RX in V/I signali.
Konfiguracijski parametri (zastavite vprašanje)
Naslednja tabela navaja konfiguracijske parametre v HDMI RX IP.
Tabela 4-1. Konfiguracijski parametri
| Ime parametra | Opis |
| Barvni format | Določa barvni prostor. Podpira naslednje barvne oblike:
|
| Barvna globina | Določa število bitov na barvno komponento. Podpira 8, 10, 12 in 16 bitov na komponento. |
| Število pikslov | Označuje število slikovnih pik na vhod ure:
|
| ŠKRAMBLER | Podpora za ločljivost 4K pri 60 slikah na sekundo:
|
| Število avdio kanalov | Podpira število zvočnih kanalov:
|
| Video vmesnik | Izvorni in AXI tok |
| Avdio vmesnik | Izvorni in AXI tok |
| Testna miza | Omogoča izbiro okolja preskusne mize. Podpira naslednje možnosti preskusne naprave:
|
| Licenca | Določa vrsto licence. Ponuja naslednji dve možnosti licence:
|
Vrata (zastavite vprašanje)
Naslednja tabela navaja vhodna in izhodna vrata vmesnika HDMI RX IP for Native, ko je barvni format RGB.
Tabela 4-2. Vhod in izhod za izvorni vmesnik
| Ime signala | Smer | Širina (bitov) | Opis |
| RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni ponastavitveni signal |
| R_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal "R" iz XCVR |
| G_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal "G" iz XCVR |
| B_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal "B" iz XCVR |
| EDID_RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni signal za ponastavitev edid |
| R_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke kanala "R". |
| G_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke kanala »G«. |
| B_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke kanala »B«. |
| Ime signala | Smer | Širina (bitov) | Opis |
| DATA_R_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki kanala »R« od XCVR |
| DATA_G_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki kanala »G« od XCVR |
| DATA_B_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki "B" kanala od XCVR |
| SCL_I | Vnos | 1 | I2C serijski urni vhod za DDC |
| HPD_I | Vnos | 1 | Vhodni signal zazna vročega priključka. Vir je povezan s ponorom. Signal HPD mora biti visok. |
| SDA_I | Vnos | 1 | I2C serijski vnos podatkov za DDC |
| EDID_CLK_I | Vnos | 1 | Sistemska ura za modul I2C |
| BIT_SLIP_R_O | Izhod | 1 | Bitni zdrs signala na "R" kanal oddajnika-sprejemnika |
| BIT_SLIP_G_O | Izhod | 1 | Bitni zdrs signala na "G" kanal oddajnika-sprejemnika |
| BIT_SLIP_B_O | Izhod | 1 | Bitni zdrs signala na "B" kanal oddajnika-sprejemnika |
| VIDEO_DATA_VALID_O | Izhod | 1 | Veljavni izhod video podatkov |
| AUDIO_DATA_VALID_O | Izhod | 1 | Veljavni izhod zvočnih podatkov |
| H_SYNC_O | Izhod | 1 | Horizontalni sinhronizacijski impulz |
| V_SYNC_O | Izhod | 1 | Aktivni vertikalni sinhronizacijski impulz |
| R_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "R". |
| G_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "G". |
| B_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "B". |
| SDA_O | Izhod | 1 | I2C serijski podatkovni izhod za DDC |
| HPD_O | Izhod | 1 | Hot plug zazna izhodni signal |
| ACR_CTS_O | Izhod | 20 | Čas cikla regeneracije zvočne ureamp vrednost |
| ACR_N_O | Izhod | 20 | Parameter vrednosti regeneracije avdio takta (N). |
| ACR_VALID_O | Izhod | 1 | Veljaven signal regeneracije zvočne ure |
| AUDIO_SAMPLE_CH1_O | Izhod | 24 | Kanal 1 zvok sample podatkov |
| AUDIO_SAMPLE_CH2_O | Izhod | 24 | Kanal 2 zvok sample podatkov |
| AUDIO_SAMPLE_CH3_O | Izhod | 24 | Kanal 3 zvok sample podatkov |
| AUDIO_SAMPLE_CH4_O | Izhod | 24 | Kanal 4 zvok sample podatkov |
| AUDIO_SAMPLE_CH5_O | Izhod | 24 | Kanal 5 zvok sample podatkov |
| AUDIO_SAMPLE_CH6_O | Izhod | 24 | Kanal 6 zvok sample podatkov |
| AUDIO_SAMPLE_CH7_O | Izhod | 24 | Kanal 7 zvok sample podatkov |
| AUDIO_SAMPLE_CH8_O | Izhod | 24 | Kanal 8 zvok sample podatkov |
| HDMI_DVI_MODE_O | Izhod | 1 | Sledita dva načina:
|
Naslednja tabela opisuje vhodna in izhodna vrata HDMI RX IP za AXI4 Stream Video Interface.
Tabela 4-3. Vhodna in izhodna vrata za vmesnik AXI4 Stream Video
| Ime vrat | Smer | Širina (bitov) | Opis |
| TDATA_O | Izhod | ŠTEVILO PIKSLOV ✕ Barvna globina ✕ 3 bita | Izhodni video podatki [R, G, B] |
| TVALID_O | Izhod | 1 | Izhodni video veljaven |
| Ime vrat | Smer | Širina (bitov) | Opis |
| TLAST_O | Izhod | 1 | Končni signal izhodnega okvirja |
| TUSER_O | Izhod | 3 |
|
| TSTRB_O | Izhod | 3 | Izhodni video podatkovni strobe |
| TKEEP_O | Izhod | 3 | Ohranjanje izhodnih video podatkov |
Naslednja tabela opisuje vhodna in izhodna vrata HDMI RX IP za AXI4 Stream Audio Interface.
Tabela 4-4. Vhodna in izhodna vrata za AXI4 Stream Audio Interface
| Ime vrat | Smer | Širina (bitov) | Opis |
| AUDIO_TDATA_O | Izhod | 24 | Izhodni zvočni podatki |
| AUDIO_TID_O | Izhod | 3 | Izhodni zvočni kanal |
| AUDIO_TVALID_O | Izhod | 1 | Izhodni avdio veljaven signal |
Naslednja tabela navaja vhodna in izhodna vrata vmesnika HDMI RX IP for Native, ko je barvni format YUV444.
Tabela 4-5. Vhod in izhod za izvorni vmesnik
| Ime vrat | Smer | Širina (bitov) | Opis |
| RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni ponastavitveni signal |
| LANE3_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal Lane 3 iz XCVR |
| LANE2_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal Lane 2 iz XCVR |
| LANE1_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal Lane 1 iz XCVR |
| EDID_RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni signal za ponastavitev edid |
| LANE3_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke na stezi 3 |
| LANE2_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke na stezi 2 |
| LANE1_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke na stezi 1 |
| DATA_LANE3_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki 3. pasu od XCVR |
| DATA_LANE2_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki 2. pasu od XCVR |
| DATA_LANE1_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki 1. pasu od XCVR |
| SCL_I | Vnos | 1 | I2C serijski urni vhod za DDC |
| HPD_I | Vnos | 1 | Vhodni signal zazna vročega priključka. Vir je povezan s ponorom. Signal HPD mora biti visok. |
| SDA_I | Vnos | 1 | I2C serijski vnos podatkov za DDC |
| EDID_CLK_I | Vnos | 1 | Sistemska ura za modul I2C |
| BIT_SLIP_LANE3_O | Izhod | 1 | Bitni zdrs signala na stezo 3 oddajnika-sprejemnika |
| BIT_SLIP_LANE2_O | Izhod | 1 | Bitni zdrs signala na stezo 2 oddajnika-sprejemnika |
| BIT_SLIP_LANE1_O | Izhod | 1 | Bitni zdrs signala na stezo 1 oddajnika-sprejemnika |
| VIDEO_DATA_VALID_O | Izhod | 1 | Veljavni izhod video podatkov |
| AUDIO_DATA_VALID_O | Izhod | 1 | Veljavni izhod zvočnih podatkov |
| H_SYNC_O | Izhod | 1 | Horizontalni sinhronizacijski impulz |
| V_SYNC_O | Izhod | 1 | Aktivni vertikalni sinhronizacijski impulz |
| Ime vrat | Smer | Širina (bitov) | Opis |
| Y_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "Y". |
| Cb_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "Cb". |
| Cr_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "Cr". |
| SDA_O | Izhod | 1 | I2C serijski podatkovni izhod za DDC |
| HPD_O | Izhod | 1 | Hot plug zazna izhodni signal |
| ACR_CTS_O | Izhod | 20 | Čas cikla regeneracije zvočne ureamp vrednost |
| ACR_N_O | Izhod | 20 | Parameter vrednosti regeneracije avdio takta (N). |
| ACR_VALID_O | Izhod | 1 | Veljaven signal regeneracije zvočne ure |
| AUDIO_SAMPLE_CH1_O | Izhod | 24 | Kanal 1 zvok sample podatkov |
| AUDIO_SAMPLE_CH2_O | Izhod | 24 | Kanal 2 zvok sample podatkov |
| AUDIO_SAMPLE_CH3_O | Izhod | 24 | Kanal 3 zvok sample podatkov |
| AUDIO_SAMPLE_CH4_O | Izhod | 24 | Kanal 4 zvok sample podatkov |
| AUDIO_SAMPLE_CH5_O | Izhod | 24 | Kanal 5 zvok sample podatkov |
| AUDIO_SAMPLE_CH6_O | Izhod | 24 | Kanal 6 zvok sample podatkov |
| AUDIO_SAMPLE_CH7_O | Izhod | 24 | Kanal 7 zvok sample podatkov |
| AUDIO_SAMPLE_CH8_O | Izhod | 24 | Kanal 8 zvok sample podatkov |
Naslednja tabela navaja vhodna in izhodna vrata vmesnika HDMI RX IP for Native, ko je barvni format YUV422.
Tabela 4-6. Vhod in izhod za izvorni vmesnik
| Ime vrat | Smer | Širina (bitov) | Opis |
| RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni ponastavitveni signal |
| LANE3_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal Lane 3 iz XCVR |
| LANE2_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal Lane 2 iz XCVR |
| LANE1_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal Lane 1 iz XCVR |
| EDID_RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni signal za ponastavitev edid |
| LANE3_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke na stezi 3 |
| LANE2_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke na stezi 2 |
| LANE1_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke na stezi 1 |
| DATA_LANE3_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki 3. pasu od XCVR |
| DATA_LANE2_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki 2. pasu od XCVR |
| DATA_LANE1_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki 1. pasu od XCVR |
| SCL_I | Vnos | 1 | I2C serijski urni vhod za DDC |
| HPD_I | Vnos | 1 | Vhodni signal zazna vročega priključka. Vir je povezan s ponorom. Signal HPD mora biti visok. |
| SDA_I | Vnos | 1 | I2C serijski vnos podatkov za DDC |
| EDID_CLK_I | Vnos | 1 | Sistemska ura za modul I2C |
| BIT_SLIP_LANE3_O | Izhod | 1 | Bitni zdrs signala na stezo 3 oddajnika-sprejemnika |
| BIT_SLIP_LANE2_O | Izhod | 1 | Bitni zdrs signala na stezo 2 oddajnika-sprejemnika |
| BIT_SLIP_LANE1_O | Izhod | 1 | Bitni zdrs signala na stezo 1 oddajnika-sprejemnika |
| VIDEO_DATA_VALID_O | Izhod | 1 | Veljavni izhod video podatkov |
| Ime vrat | Smer | Širina (bitov) | Opis |
| AUDIO_DATA_VALID_O | Izhod | 1 | Veljavni izhod zvočnih podatkov |
| H_SYNC_O | Izhod | 1 | Horizontalni sinhronizacijski impulz |
| V_SYNC_O | Izhod | 1 | Aktivni vertikalni sinhronizacijski impulz |
| Y_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "Y". |
| C_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "C". |
| SDA_O | Izhod | 1 | I2C serijski podatkovni izhod za DDC |
| HPD_O | Izhod | 1 | Hot plug zazna izhodni signal |
| ACR_CTS_O | Izhod | 20 | Čas cikla regeneracije zvočne ureamp vrednost |
| ACR_N_O | Izhod | 20 | Parameter vrednosti regeneracije avdio takta (N). |
| ACR_VALID_O | Izhod | 1 | Veljaven signal regeneracije zvočne ure |
| AUDIO_SAMPLE_CH1_O | Izhod | 24 | Kanal 1 zvok sample podatkov |
| AUDIO_SAMPLE_CH2_O | Izhod | 24 | Kanal 2 zvok sample podatkov |
| AUDIO_SAMPLE_CH3_O | Izhod | 24 | Kanal 3 zvok sample podatkov |
| AUDIO_SAMPLE_CH4_O | Izhod | 24 | Kanal 4 zvok sample podatkov |
| AUDIO_SAMPLE_CH5_O | Izhod | 24 | Kanal 5 zvok sample podatkov |
| AUDIO_SAMPLE_CH6_O | Izhod | 24 | Kanal 6 zvok sample podatkov |
| AUDIO_SAMPLE_CH7_O | Izhod | 24 | Kanal 7 zvok sample podatkov |
| AUDIO_SAMPLE_CH8_O | Izhod | 24 | Kanal 8 zvok sample podatkov |
Naslednja tabela navaja vhodna in izhodna vrata vmesnika HDMI RX IP for Native, ko je SCRAMBLER omogočen.
Tabela 4-7. Vhod in izhod za izvorni vmesnik
| Ime vrat | Smer | Širina (bitov) | Opis |
| RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni ponastavitveni signal |
| R_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal "R" iz XCVR |
| G_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal "G" iz XCVR |
| B_RX_CLK_I | Vnos | 1 | Vzporedna ura za kanal "B" iz XCVR |
| EDID_RESET_N_I | Vnos | 1 | Aktivno nizek asinhroni signal za ponastavitev edid |
| HDMI_KABEL_CLK_I | Vnos | 1 | Kabelska ura iz vira HDMI |
| R_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke kanala "R". |
| G_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke kanala »G«. |
| B_RX_VALID_I | Vnos | 1 | Veljaven signal iz XCVR za vzporedne podatke kanala »B«. |
| DATA_R_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki kanala »R« od XCVR |
| DATA_G_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki kanala »G« od XCVR |
| DATA_B_I | Vnos | ŠTEVILO PIKSLOV ✕ 10 bitov | Prejeti vzporedni podatki "B" kanala od XCVR |
| SCL_I | Vnos | 1 | I2C serijski urni vhod za DDC |
| HPD_I | Vnos | 1 | Vhodni signal zazna vročega priključka. Vir je priključen na ponor, signal HPD pa mora biti visok. |
| SDA_I | Vnos | 1 | I2C serijski vnos podatkov za DDC |
| EDID_CLK_I | Vnos | 1 | Sistemska ura za modul I2C |
| BIT_SLIP_R_O | Izhod | 1 | Bitni zdrs signala na "R" kanal oddajnika-sprejemnika |
| BIT_SLIP_G_O | Izhod | 1 | Bitni zdrs signala na "G" kanal oddajnika-sprejemnika |
| Ime vrat | Smer | Širina (bitov) | Opis |
| BIT_SLIP_B_O | Izhod | 1 | Bitni zdrs signala na "B" kanal oddajnika-sprejemnika |
| VIDEO_DATA_VALID_O | Izhod | 1 | Veljavni izhod video podatkov |
| AUDIO_DATA_VALID_O | Izhod1 | 1 | Veljavni izhod zvočnih podatkov |
| H_SYNC_O | Izhod | 1 | Horizontalni sinhronizacijski impulz |
| V_SYNC_O | Izhod | 1 | Aktivni vertikalni sinhronizacijski impulz |
| DATA_ RATE_O | Izhod | 16 | Hitrost prenosa podatkov Rx. Sledijo vrednosti hitrosti prenosa podatkov:
|
| R_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "R". |
| G_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "G". |
| B_O | Izhod | ŠTEVILO PIKSLOV ✕ Bitov barvne globine | Dekodirani podatki "B". |
| SDA_O | Izhod | 1 | I2C serijski podatkovni izhod za DDC |
| HPD_O | Izhod | 1 | Hot plug zazna izhodni signal |
| ACR_CTS_O | Izhod | 20 | Čas cikla regeneracije zvočne ureamp vrednost |
| ACR_N_O | Izhod | 20 | Parameter vrednosti regeneracije avdio takta (N). |
| ACR_VALID_O | Izhod | 1 | Veljaven signal regeneracije zvočne ure |
| AUDIO_SAMPLE_CH1_O | Izhod | 24 | Kanal 1 zvok sample podatkov |
| AUDIO_SAMPLE_CH2_O | Izhod | 24 | Kanal 2 zvok sample podatkov |
| AUDIO_SAMPLE_CH3_O | Izhod | 24 | Kanal 3 zvok sample podatkov |
| AUDIO_SAMPLE_CH4_O | Izhod | 24 | Kanal 4 zvok sample podatkov |
| AUDIO_SAMPLE_CH5_O | Izhod | 24 | Kanal 5 zvok sample podatkov |
| AUDIO_SAMPLE_CH6_O | Izhod | 24 | Kanal 6 zvok sample podatkov |
| AUDIO_SAMPLE_CH7_O | Izhod | 24 | Kanal 7 zvok sample podatkov |
| AUDIO_SAMPLE_CH8_O | Izhod | 24 | Kanal 8 zvok sample podatkov |
Testna simulacija (zastavite vprašanje)
Za preverjanje delovanja jedra HDMI RX je na voljo Testbench. Testbench deluje samo v izvornem vmesniku, ko je število slikovnih pik ena.
Za simulacijo jedra s preskusno napravo izvedite naslednje korake:
- V oknu Design Flow razširite Create Design.
- Z desno miškino tipko kliknite Create SmartDesign Testbench in nato kliknite Run, kot je prikazano na naslednji sliki.
Slika 5-1. Ustvarjanje SmartDesign Testbench
- Vnesite ime za preskusno napravo SmartDesign in kliknite V redu.
Slika 5-2. Poimenovanje SmartDesign Testbench
Ustvarjena je preskusna naprava SmartDesign in desno od podokna Design Flow se prikaže platno. - Pomaknite se do kataloga Libero® SoC, izberite View > Windows > IP Catalog in nato razširite Solutions-Video. Dvokliknite HDMI RX IP (v5.4.0) in nato kliknite V redu.
- Izberite vsa vrata, kliknite z desno tipko miške in izberite Povišaj na najvišjo raven.
- V orodni vrstici SmartDesign kliknite Ustvari komponento.
- Na zavihku Hierarhija dražljajev z desno miškino tipko kliknite preskusno mizo HDMI_RX_TB file, nato pa kliknite Simuliraj načrt pred sintezo > Odpri interaktivno.
Orodje ModelSim® se odpre s preskusno mizo, kot je prikazano na naslednji sliki.
Slika 5-3. Orodje ModelSim s preskusno napravo HDMI RX File
Pomembno: If je simulacija prekinjena zaradi časovne omejitve izvajanja, navedene v DO file, uporabite ukaz run -all za dokončanje simulacije.
Licenca (zastavite vprašanje)
HDMI RX IP je na voljo z naslednjima dvema možnostma licenciranja:
- Šifrirano: Za jedro je na voljo celotna šifrirana koda RTL. Na voljo je brezplačno s katero koli licenco Libero, kar omogoča instanciranje jedra s SmartDesign. Izvajate lahko simulacijo, sintezo, postavitev in programirate silicij FPGA z uporabo oblikovalske zbirke Libero.
- RTL: Celotna izvorna koda RTL je licenčno zaklenjena in jo je treba kupiti posebej.
Rezultati simulacije (zastavite vprašanje)
Naslednji časovni diagram za HDMI RX IP prikazuje video podatke in obdobja kontrolnih podatkov.
Slika 6-1. Video podatki
Naslednji diagram prikazuje izhode hsync in vsync za ustrezne vnose kontrolnih podatkov.
Slika 6-2. Signali vodoravne sinhronizacije in navpične sinhronizacije
Naslednji diagram prikazuje del EDID.
Slika 6-3. Signali EDID
Uporaba virov (postavite vprašanje)
HDMI RX IP je implementiran v PolarFire® FPGA (paket MPF300T – 1FCG1152I). Naslednja tabela navaja vire, uporabljene, ko je število slikovnih pik = 1 slikovna pika.
Tabela 7-1. Poraba virov za način 1 slikovne pike
| Barvni format | Barvna globina | ŠKRAMBLER | Tkanina 4LUT | Tkanina DFF | Vmesnik 4LUT | Vmesnik DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Onemogoči | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Onemogoči | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Onemogoči | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Onemogoči | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Onemogoči | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Onemogoči | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Onemogoči | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Onemogoči | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Onemogoči | 1585 | 1327 | 492 | 492 | 14 | 9 |
Naslednja tabela navaja vire, uporabljene, ko je število slikovnih pik = 4 slikovne pike.
Tabela 7-2. Poraba virov za način 4 slikovne pike
| Barvni format | Barvna globina | ŠKRAMBLER | Tkanina 4LUT | Tkanina DFF | Vmesnik 4LUT | Vmesnik DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Onemogoči | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Onemogoči | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Onemogoči | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Omogoči | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Omogoči | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Omogoči | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Onemogoči | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Onemogoči | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Onemogoči | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Onemogoči | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Naslednja tabela navaja vire, uporabljene, ko je Število slikovnih pik = 4 slikovne pike in je omogočen SCRAMBLER.
Tabela 7-3. Uporaba virov za način 4 slikovnih pik in SCRAMBLER je omogočena
| Barvni format | Barvna globina | ŠKRAMBLER | Tkanina 4LUT | Tkanina DFF | Vmesnik 4LUT | Vmesnik DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Omogoči | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Omogoči | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Omogoči | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Sistemska integracija (zastavite vprašanje)
Ta razdelek prikazuje, kako integrirati IP v zasnovo Libero.
V naslednji tabeli so navedene konfiguracije PF XCVR, PF TX PLL in PF CCC, potrebne za različne ločljivosti in bitne širine.
Tabela 8-1. Konfiguracije PF XCVR, PF TX PLL in PF CCC
| Resolucija | Bitna širina | Konfiguracija PF XCVR | CDR REF PODLOGE ZA URE | Konfiguracija PF CCC | |||
| Hitrost prenosa podatkov RX | RX CDR Ref taktna frekvenca | RX PCS širina tkanine | Vhodna frekvenca | Izhodna frekvenca | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX SampLe Design 1: Ko je konfiguriran v načinu Color Depth = 8-bit in Number of Pixels = 1 Pixel, je prikazano na naslednji sliki.
Slika 8-1. HDMI RX Sampoblikovanje 1
Na primerample, v 8-bitnih konfiguracijah so naslednje komponente del zasnove:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfiguriran za polno dupleksni način TX in RX. Hitrost prenosa podatkov RX 1485 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 10 bitov za 1 način PXL in referenčno uro 148.5 MHz CDR. Hitrost prenosa podatkov 1485 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 10 bitov s faktorjem deljenja ure 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK in LANE3_CDR_REF_CLK se poganjajo iz PF_XCVR_REF_CLK z zatiči AE27, AE28.
- Pin EDID CLK_I mora delovati s taktom 150 MHz s CCC.
- R_RX_CLK_I, G_RX_CLK_I in B_RX_CLK_I poganjajo LANE3_TX_CLK_R, LANE2_TX_CLK_R oziroma LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I in B_RX_VALID_I upravljajo LANE3_RX_VAL, LANE2_RX_VAL oziroma LANE1_RX_VAL.
- DATA_R_I, DATA_G_I in DATA_B_I poganjajo LANE3_RX_DATA, LANE2_RX_DATA oziroma LANE1_RX_DATA.
HDMI RX SampLe Design 2: Ko je konfiguriran v načinu Color Depth = 8-bit in Number of Pixels = 4 Pixel, je prikazano na naslednji sliki.
Slika 8-2. HDMI RX Sampoblikovanje 2
Na primerample, v 8-bitnih konfiguracijah so naslednje komponente del zasnove:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfiguriran za polno dupleksni način TX in RX. Hitrost prenosa podatkov RX 1485 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 40 bitov za 4 način PXL in referenčno uro 148.5 MHz CDR. Hitrost prenosa podatkov 1485 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 40 bitov s faktorjem deljenja ure 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK in LANE3_CDR_REF_CLK se poganjajo iz PF_XCVR_REF_CLK z zatiči AE27, AE28.
- Pin EDID CLK_I mora delovati s taktom 150 MHz s CCC.
- R_RX_CLK_I, G_RX_CLK_I in B_RX_CLK_I poganjajo LANE3_TX_CLK_R, LANE2_TX_CLK_R oziroma LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I in B_RX_VALID_I upravljajo LANE3_RX_VAL, LANE2_RX_VAL oziroma LANE1_RX_VAL.
- DATA_R_I, DATA_G_I in DATA_B_I poganjajo LANE3_RX_DATA, LANE2_RX_DATA oziroma LANE1_RX_DATA.
HDMI RX SampLe Design 3: Ko je konfiguriran v načinu Color Depth = 8-bit in Number of Pixels = 4 Pixel in SCRAMBLER = Enabled, je prikazano na naslednji sliki.
Slika 8-3. HDMI RX Sampoblikovanje 3
Na primerample, v 8-bitnih konfiguracijah so naslednje komponente del zasnove:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfiguriran za neodvisen način TX in RX. Hitrost prenosa podatkov RX 5940 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 40 bitov za način 4 PXL in referenčno uro 148.5 MHz CDR. Hitrost prenosa podatkov 5940 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 40 bitov s faktorjem deljenja ure 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK in LANE3_CDR_REF_CLK se poganjajo iz PF_XCVR_REF_CLK z zatiči blazinice AF29, AF30.
- Pin EDID CLK_I bi moral delovati s taktom 150 MHz s CCC.
- R_RX_CLK_I, G_RX_CLK_I in B_RX_CLK_I poganjajo LANE3_TX_CLK_R, LANE2_TX_CLK_R oziroma LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I in B_RX_VALID_I upravljajo LANE3_RX_VAL, LANE2_RX_VAL oziroma LANE1_RX_VAL.
- DATA_R_I, DATA_G_I in DATA_B_I poganjajo LANE3_RX_DATA, LANE2_RX_DATA oziroma LANE1_RX_DATA.
HDMI RX SampLe Design 4: Ko je konfiguriran v načinu Color Depth = 12-bit in Number of Pixels = 4 Pixel in SCRAMBLER = Enabled, je prikazano na naslednji sliki.
Slika 8-4. HDMI RX Sampoblikovanje 4
Na primerample, v 12-bitnih konfiguracijah so naslednje komponente del zasnove:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfiguriran za način Samo RX. Hitrost prenosa podatkov RX 4455 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 40 bitov za način 4 PXL in referenčno uro 148.5 MHz CDR.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK in LANE3_CDR_REF_CLK se poganjajo iz PF_XCVR_REF_CLK z zatiči blazinice AF29, AF30.
- Pin EDID CLK_I bi moral delovati s taktom 150 MHz s CCC.
- R_RX_CLK_I, G_RX_CLK_I in B_RX_CLK_I poganjajo LANE3_TX_CLK_R, LANE2_TX_CLK_R oziroma LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I in B_RX_VALID_I upravljajo LANE3_RX_VAL, LANE2_RX_VAL oziroma LANE1_RX_VAL.
- DATA_R_I, DATA_G_I in DATA_B_I poganjajo LANE3_RX_DATA, LANE2_RX_DATA oziroma LANE1_RX_DATA.
- Modul PF_CCC_C0 ustvari uro z imenom OUT0_FABCLK_0 s frekvenco 74.25 MHz, ki izhaja iz vhodne ure 111.375 MHz, ki jo poganja LANE1_RX_CLK_R.
HDMI RX SampLe Design 5: Ko je konfiguriran v načinu Color Depth = 8-bit, Number of Pixels = 4 Pixels in SCRAMBLER = Enabled, je prikazano na naslednji sliki. Ta zasnova je dinamična hitrost prenosa podatkov z DRI.
Slika 8-5. HDMI RX Sampoblikovanje 5
Na primerample, v 8-bitnih konfiguracijah so naslednje komponente del zasnove:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfiguriran za način samo RX z omogočenim vmesnikom za dinamično rekonfiguracijo. Hitrost prenosa podatkov RX 5940 Mbps v načinu PMA, s širino podatkov, konfigurirano kot 40 bitov za način 4 PXL in referenčno uro 148.5 MHz CDR.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK in LANE3_CDR_REF_CLK se poganjajo iz PF_XCVR_REF_CLK z zatiči blazinice AF29, AF30.
- Pin EDID CLK_I bi moral delovati s taktom 150 MHz s CCC.
- R_RX_CLK_I, G_RX_CLK_I in B_RX_CLK_I poganjajo LANE3_TX_CLK_R, LANE2_TX_CLK_R oziroma LANE1_TX_CLK_R.
- R_RX_VALID_I, G_RX_VALID_I in B_RX_VALID_I upravljajo LANE3_RX_VAL, LANE2_RX_VAL oziroma LANE1_RX_VAL.
- DATA_R_I, DATA_G_I in DATA_B_I poganjajo LANE3_RX_DATA, LANE2_RX_DATA oziroma LANE1_RX_DATA.
Zgodovina revizij (zastavite vprašanje)
Zgodovina revizij opisuje spremembe, ki so bile izvedene v dokumentu. Spremembe so navedene po reviziji, začenši z najnovejšo objavo.
Tabela 9-1. pregled zgodovine
| Revizija | Datum | Opis |
| D | 02/2025 | Sledi seznam sprememb v reviziji C dokumenta:
|
| C | 02/2023 | Sledi seznam sprememb v reviziji C dokumenta:
|
| B | 09/2022 | Sledi seznam sprememb v reviziji B dokumenta:
|
| A | 04/2022 | Sledi seznam sprememb v reviziji A dokumenta:
|
| 2.0 | — | Sledi povzetek sprememb v tej reviziji.
|
| 1.0 | 08/2021 | Začetna revizija. |
Podpora za Microchip FPGA
Skupina izdelkov Microchip FPGA podpira svoje izdelke z različnimi podpornimi storitvami, vključno s storitvami za stranke, centrom za tehnično podporo strankam, webspletno mesto in prodajne pisarne po vsem svetu. Strankam priporočamo, da obiščejo Microchipove spletne vire, preden stopijo v stik s podporo, saj je zelo verjetno, da so na njihova vprašanja že odgovorili. Obrnite se na center za tehnično podporo prek webspletno mesto na www.microchip.com/support. Navedite številko dela naprave FPGA, izberite ustrezno kategorijo ohišja in naložite načrt files med ustvarjanjem primera tehnične podpore. Obrnite se na službo za stranke za netehnično podporo za izdelke, kot so cene izdelkov, nadgradnje izdelkov, informacije o posodobitvah, status naročila in avtorizacija.
- Iz Severne Amerike pokličite 800.262.1060
- Iz preostalega sveta pokličite 650.318.4460
- Faks, od koder koli na svetu, 650.318.8044
Informacije o mikročipu
Blagovne znamke
Ime in logotip »Microchip«, logotip »M« ter druga imena, logotipi in blagovne znamke so registrirane in neregistrirane blagovne znamke družbe Microchip Technology Incorporated ali njenih podružnic in/ali podružnic v Združenih državah in/ali drugih državah (»Microchip Blagovne znamke«). Informacije o blagovnih znamkah Microchip najdete na https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Pravno obvestilo
To publikacijo in informacije v njej lahko uporabljate samo z izdelki Microchip, vključno z načrtovanjem, testiranjem in integracijo izdelkov Microchip z vašo aplikacijo. Uporaba teh informacij na kakršen koli drug način krši te pogoje. Informacije o aplikacijah naprave so na voljo samo za vaše udobje in jih lahko nadomestijo posodobitve. Vaša odgovornost je zagotoviti, da vaša aplikacija ustreza vašim specifikacijam. Za dodatno podporo se obrnite na lokalno prodajno pisarno družbe Microchip ali pridobite dodatno podporo na www.microchip.com/en-us/support/design-help/client-support-services.
TE INFORMACIJE ZAGOTAVLJA MICROCHIP "TAKŠNE, KOT SO". MICROCHIP NE DAJE NOBENIH IZJAV ALI JAMSTEV KAKRŠNE KOLI VRSTE, BODISI IZRECNIH ALI POSREDNIH, PISNIH ALI USTNIH, ZAKONSKIH ALI DRUGAČEH, POVEZANIH Z INFORMACIJAMI, VKLJUČNO, VENDAR NE OMEJENO NA KAKRŠNE KOLI POSREDNE JAMSTVA O NEKRŠITVI, PRIMERNOST ZA PRODAJO IN PRIMERNOST ZA DOLOČEN NAMEN ALI GARANCIJE, POVEZANE Z NJEGOVIM STANJEM, KAKOVOSTJO ALI ZMOGLJIVOSTJO.
MICROCHIP V NOBENEM PRIMERU NE BO ODGOVOREN ZA KAKRŠNO KOLI POSREDNO, POSEBNO, KAZNOVALNO, NAKLJUČNO ALI POSLEDIČNO IZGUBO, ŠKODO, STROŠKE ALI IZDATKE KAKRŠNEKOLI VRSTE, POVEZANE Z INFORMACIJAMI ALI NJIHOVO UPORABO, NE glede na to, KI SO POVZROČENI, TUDI ČE MICROCHIP JE BIL OBVEŠČEN O MOŽNOSTI ALI JE ŠKODA PREDVIDLJIVA. V NAJBOLJŠEM MERU, KI GA DOVOLJUJE ZAKON, SKUPNA ODGOVORNOST MICROCHIPA ZA VSE ZAHTEVKE, KAKRŠNOLI POVEZANE Z INFORMACIJO ALI NJENO UPORABO, NE BO PRESEGALA ZNESKA PRISTOJBIN, ČE OBSTAJAJO, KI STE GA PLAČALI NEPOSREDNO MICROCHIPU ZA INFORMACIJO.
Uporaba naprav Microchip v aplikacijah za vzdrževanje življenja in/ali varnost je v celoti na kupčevo tveganje in kupec se strinja, da bo branil, odškodoval in zaščitil Microchip pred kakršno koli škodo, zahtevki, tožbami ali stroški, ki so posledica takšne uporabe. Nobene licence se ne posredujejo, implicitno ali kako drugače, v okviru pravic intelektualne lastnine družbe Microchip, razen če je navedeno drugače.
Funkcija zaščite kode Microchip Devices
Upoštevajte naslednje podrobnosti funkcije zaščite kode na izdelkih Microchip:
- Izdelki Microchip izpolnjujejo specifikacije v njihovem posebnem podatkovnem listu Microchip.
- Microchip verjame, da je njegova družina izdelkov varna, če se uporablja na predviden način, v okviru operativnih specifikacij in v normalnih pogojih.
- Microchip ceni in agresivno ščiti svoje pravice intelektualne lastnine. Poskusi kršitve funkcij zaščite kode izdelkov Microchip so strogo prepovedani in lahko kršijo Zakon o avtorskih pravicah v digitalnem tisočletju.
- Niti Microchip niti kateri koli drug proizvajalec polprevodnikov ne more jamčiti za varnost svoje kode. Zaščita kode ne pomeni, da jamčimo, da je izdelek "nezlomljiv". Zaščita kode se nenehno razvija. Microchip je zavezan nenehnemu izboljševanju funkcij zaščite kode naših izdelkov.
© 2025 Microchip Technology Inc. in njegove podružnice
pogosta vprašanja
- V: Kako posodobim jedro HDMI RX IP?
O: Jedro IP je mogoče posodobiti s programsko opremo Libero SoC ali ročno prenesti iz kataloga. Ko je nameščen v katalog IP programske opreme Libero SoC, ga je mogoče konfigurirati, generirati in instancirati znotraj SmartDesign za vključitev v projekt.
Dokumenti / Viri
 |
MICROCHIP PolarFire FPGA HDMI sprejemnik z multimedijskim vmesnikom visoke ločljivosti [pdf] Uporabniški priročnik PolarFire FPGA, PolarFire FPGA visokoločljivostni multimedijski vmesnik HDMI sprejemnik, visokoločljivostni multimedijski vmesnik HDMI sprejemnik, večpredstavnostni vmesnik HDMI sprejemnik, vmesnik HDMI sprejemnik, HDMI sprejemnik |
