MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI Loaʻa
Introduction (E nīnau i kahi nīnau)
Kākoʻo ʻo Microchip's High-Definition Multimedia Interface (HDMI) receiver IP i ka ʻikepili wikiō a me ka loaʻa ʻana o ka ʻikepili puʻupuʻu leo i wehewehe ʻia ma ka kikoʻī maʻamau HDMI. Hoʻolālā kūikawā ʻia ʻo HDMI RX IP no PolarFire® FPGA a me PolarFire System on Chip (SoC) FPGA device e kākoʻo ana i ka HDMI 2.0 no nā hoʻonā a hiki i 1920 × 1080 ma 60 Hz i hoʻokahi ʻano pika a hiki i 3840 × 2160 ma 60 Hz ma ke ʻano ʻehā pika. Kākoʻo ʻo RX IP i ka Hot Plug Detect (HPD) no ka nānā ʻana i ka mana a i ʻole a hoʻopau a wehe a hoʻopaʻa paha i nā hanana e hōʻike i ke kamaʻilio ʻana ma waena o ke kumu HDMI a me ka pahu HDMI.
Hoʻohana ke kumu HDMI i ke kahawai Hōʻike Hōʻikeʻike (DDC) no ka heluhelu ʻana i ka Extended Display Identification Data (EDID) o ka pahu e ʻike ai i ka hoʻonohonoho ʻana a/a i ʻole nā mana o ka Sink. ʻO ka HDMI RX IP he EDID i hoʻonohonoho mua ʻia, hiki i kahi kumu HDMI ke heluhelu ma o kahi kahawai I2C maʻamau. PolarFire FPGA a me PolarFire SoC FPGA mea hoʻohana transceivers me RX IP e hoʻopau i ka ʻikepili serial i ka ʻikepili 10-bit. ʻAe ʻia nā kahawai ʻikepili ma HDMI e loaʻa kahi skew nui ma waena o lākou. Hoʻopau ka HDMI RX IP i ka skew ma waena o nā kahawai ʻikepili me ka hoʻohana ʻana i ka First-In First-Out (FIFOs). Hoʻololi kēia IP i ka ʻikepili Transition Minimized Differential Signaling (TMDS) i loaʻa mai ke kumu HDMI ma o ka transceiver i 24-bit RGB pixel data, 24-bit data audio and control signals. Hoʻohana ʻia nā hōʻailona mana maʻamau ʻehā i hōʻike ʻia ma ka protocol HDMI e hoʻohālikelike i ka ʻikepili i ka wā deserialization.
Hōʻuluʻulu manaʻo
Hāʻawi ka papa ma lalo i kahi hōʻuluʻulu o nā hiʻohiʻona HDMI RX IP.
Papa 1. Nā ʻano HDMI RX IP
| Manaʻo kumu | Kākoʻo kēia alakaʻi hoʻohana i ka HDMI RX IP v5.4. |
| Nā ʻohana mea i kākoʻo ʻia |
|
| Kākoʻo ʻia ka holo ʻana o ka hāmeʻa | Pono ʻo Libero® SoC v12.0 a i ʻole nā hoʻokuʻu ma hope. |
| Kākoʻo Interfaces | ʻO nā kikowaena i kākoʻo ʻia e ka HDMI RX IP:
|
| Laikini | Hāʻawi ʻia ʻo HDMI RX IP me nā koho laikini ʻelua:
|
Nā hiʻohiʻona
Loaʻa i ka HDMI RX IP nā hiʻohiʻona aʻe:
- He kūpono no ka HDMI 2.0
- Kākoʻo iā 8, 10, 12 a me 16 Bits i ka hohonu kala
- Kākoʻo i nā ʻano kala e like me RGB, YUV 4:2:2 a me YUV 4:4:4
- Kākoʻo i hoʻokahi a ʻehā paha pika no ka hoʻokomo ʻana i ka uaki
- Kākoʻo i nā ʻōlelo hoʻoholo a hiki i 1920 ✕ 1080 ma 60 Hz ma ke ʻano hoʻokahi Pixel a hiki i 3840 ✕ 2160 ma 60 Hz ma ke ʻano ʻehā Pixel.
- ʻIke ʻia ʻo Hot-Plug
- Kākoʻo i ka Decoding Scheme - TMDS
- Kākoʻo i ka hoʻokomo DVI
- Kākoʻo i ke Kaila ʻIkepili Hōʻikeʻike (DDC) a me ke Kaila ʻIke Hōʻike Hoʻonui (E-DDC)
- Kākoʻo ʻo Native a me AXI4 Stream Video Interface no ka hoʻoili ʻikepili wikiō
- Kākoʻo ʻo Native a me AXI4 Stream Audio Interface no ka hoʻoili ʻikepili leo
Nā hiʻohiʻona i kākoʻo ʻole ʻia
Eia nā hiʻohiʻona i kākoʻo ʻole ʻia o HDMI RX IP:
- 4:2:0 ʻaʻole kākoʻo ʻia ke ʻano kala.
- ʻAʻole kākoʻo ʻia ka High Dynamic Range (HDR) a me High-bandwidth Digital Content Protection (HDCP).
- ʻAʻole i kākoʻo ʻia ke ʻano hoʻomaha hoʻomaha hoʻololi (VRR) a me ke ʻano haʻahaʻa haʻahaʻa (ALLM).
- ʻAʻole kākoʻo ʻia nā ʻāpana Horizontal Timing ʻaʻole hiki ke puʻunaue ʻia e ʻehā ma ke ʻano ʻehā Pixel.
Nā kuhikuhi hoʻokomo
Pono e hoʻokomo ʻia ka IP core i ka IP Catalog of Libero® SoC software ma o ka IP Catalog update function ma Libero SoC software, a i ʻole e hoʻoiho lima ʻia mai ka catalog. Ke hoʻokomo ʻia ka IP core ma Libero SoC software IP Catalog, ua hoʻonohonoho ʻia, hana ʻia a hoʻomaka koke ʻia i loko o Smart Design no ka hoʻokomo ʻana i ka papahana Libero.
Nā Punawai Hoʻāʻo ʻia (E nīnau i kahi nīnau)
Hōʻike ka papa ma lalo nei i nā mea kumu i hoʻāʻo ʻia.
Papa 1-1. Nā Punawai i ho'āʻoʻia
| Nā lakohana | ʻAno Pika | Hoʻoholo 'ia | Hohonu kala (Bit) | ʻAno kala | Leo |
| quantumdata™ M41h HDMI Analyzer | 1 | 720P 30 FPS, 720P 60 FPS a me 1080P 60 FPS | 8 | RGB, YUV444 a me YUV422 | ʻAe |
| 1080P 30 FPS | 8, 10, 12 a me 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS a me 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8, 12 a me 16 | ||||
| 4K 30 FPS | 8, 10, 12 a me 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | ʻAe |
| 4 | 1080P 60 FPS a me 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | ʻAe |
| 4 | 4K 30 FPS a me 4K 60 FPS | ||||
| Astro VA-1844A HDMI® hōʻike | 1 | 720P 30 FPS, 720P 60 FPS a me 1080P 60 FPS | 8 | RGB, YUV444 a me YUV422 | ʻAe |
| 1080P 30 FPS | 8, 10, 12 a me 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS a me 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8, 12 a me 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 Kit | 1 | 1080P 30 FPS | 8 | RGB | ʻAʻole |
| 4 | 4K 60 FPS |
HDMI RX IP Configuration (Nīnau nīnau)
Hāʻawi kēia ʻāpana i kahi overview o ka HDMI RX IP Configurator interface a me kona mau mea. Hāʻawi ka HDMI RX IP Configurator i kahi kikowaena kiʻi e hoʻonohonoho i ke kumu HDMI RX. Hāʻawi kēia configurator i ka mea hoʻohana e koho i nā ʻāpana e like me ka Number of Pixels, Number of leo channels, Video Interface, Audio Interface, SCRAMBLER, Color Depth, Color Format, Testbench and License. Hoʻokomo ka Configurator i nā menus dropdown a me nā koho e hana i nā hoʻonohonoho. Hōʻike ʻia nā hoʻonohonoho kī ma ka Papa 4-1. Hāʻawi kēia kiʻi i kahi kikoʻī view o ka HDMI RX IP Configurator interface.
Helu 2-1. HDMI RX IP Configurator
Aia i loko o ka interface nā pihi OK a me Cancel e hōʻoia a hoʻolei i nā hoʻonohonoho.
Hoʻokō Paʻa Paʻa (E nīnau i kahi nīnau)
Hōʻike nā kiʻi ma lalo nei i ke kikowaena HDMI RX IP me ka transceiver (XCVR).
Helu 3-1. HDMI RX Palekana
Helu 3-2. Mea Loaʻa i nā kiʻi poloka kikoʻī
Aia ʻo HDMI RX i ʻekolu stages:
- Hoʻolikelike ka ʻāpana aligner i ka ʻikepili like e pili ana i ka mālama ʻana i nā palena hōʻailona me ka hoʻohana ʻana i ka transceiver bit slip.
- Hoʻololi ka decoder TMDS i ka ʻikepili i hoʻopaʻa ʻia he 10-bit i ka ʻikepili wikiō wikiō 8-bit, 4-bit audio packet data a me 2-bit control signals.
- Hoʻopau nā FIFO i ka skew ma waena o nā uaki o nā ala R, G a me B.
Māhele Aligner (E nīnau i kahi nīnau)
ʻAʻole pili mau ka ʻikepili like 10-bit mai ka XCVR e pili ana i nā palena huaʻōlelo TMDS. Pono e hoʻololi iki ʻia ka ʻikepili like a hoʻopaʻa ʻia i mea e wehe ai i ka ʻikepili. Hoʻolikelike ka Phase aligner i ka ʻikepili like ʻole e hiki mai ana i nā palena huaʻōlelo me ka hoʻohana ʻana i ka hiʻona bit-slip i ka XCVR. Hiki i ka XCVR ma ka Per-Monitor DPI Awareness (PMA) mode ka bit-slip hiʻona, kahi e hoʻoponopono ai i ka alignment o ka huaʻōlelo 10-bit deserialized e 1-bit. I kēlā me kēia manawa, ma hope o ka hoʻoponopono ʻana i ka huaʻōlelo 10-bit ma ke kūlana 1 bit slip, hoʻohālikelike ʻia me kekahi o nā hōʻailona mana ʻehā o ka protocol HDMI e laka i ke kūlana i ka wā hoʻomalu. Hoʻopili pololei ʻia ka huaʻōlelo 10-bit a manaʻo ʻia he kūpono no nā s e hiki mai anatages. Loaʻa i kēlā me kēia kahawai waihoʻoluʻu kona pae aligner ponoʻī, hoʻomaka ka decoder TMDS i ka hoʻopaʻa ʻana wale nō ke laka ʻia nā aligners āpau e hoʻoponopono i nā palena huaʻōlelo.
TMDS Decoder (E nīnau i kahi nīnau)
Hoʻololi ka decoder TMDS i ka 10-bit deserialized mai ka transceiver i 8-bit pixel data i ka wā wikiō. Hoʻokumu ʻia ʻo HSYNC, VSYNC a me PACKET HEADER i ka wā hoʻomalu mai ka 10-bit blue channel data. Hoʻokaʻawale ʻia ka ʻikepili puʻupuʻu leo i ke kahawai R a me G i kēlā me kēia me ʻehā mau ʻāpana. Hoʻohana ka decoder TMDS o kēlā me kēia kahawai ma kāna uaki ponoʻī. No laila, hiki iā ia ke loaʻa kahi skew ma waena o nā kahawai.
Kanal i ka Channel De-Skew (E nīnau i kahi nīnau)
Hoʻohana ʻia kahi loiloi de-skew e pili ana i ka FIFO e wehe i ka skew ma waena o nā kahawai. Loaʻa i kēlā me kēia kahawai kahi hōʻailona kūpono mai nā ʻāpana hoʻonohonoho pae e hōʻike ai inā kūpono ka ʻikepili 10-bit e komo mai ana mai ka hoʻoponopono ʻana. Inā kūpono nā ala āpau (ua loaʻa i ka pae alignment), hoʻomaka ka module FIFO e hāʻawi i ka ʻikepili ma o ka module FIFO me ka hoʻohana ʻana i nā hōʻailona hiki ke heluhelu a kākau (e kākau mau a heluhelu i waho). Ke ʻike ʻia kahi hōʻailona hoʻomalu ma kekahi o nā mea hoʻopuka FIFO, ua hoʻokuʻu ʻia ke kahe heluhelu ʻana, a ua hana ʻia kahi hōʻailona i ʻike ʻia e hōʻike i ka hōʻea ʻana o kahi māka ma ke kahawai wikiō. Hoʻomaka hou ke kahe heluhelu ʻana i ka wā i hōʻea ai kēia māka ma nā kahawai ʻekolu. ʻO ka hopena, wehe ʻia ka skew pili. Hoʻopili nā FIFO ʻelua uaki i nā kahawai ʻikepili ʻekolu i ka uaki channel polū e wehe i ka skew pili. Hōʻike ka kiʻi ma lalo nei i ke ala e hoʻokahe i ka ʻenehana de-skew.
Helu 3-3. Kanal i ke Kanal De-Skew
DDC (E nīnau i kahi nīnau)
ʻO ka DDC kahi kaila kamaʻilio e pili ana i ka kikoʻī kaʻa kaʻa I2C. Hoʻohana ke kumu i nā kauoha I2C e heluhelu i ka ʻike mai ka E-EDID o kahi sink me kahi helu kauā. Hoʻohana ka HDMI RX IP i ka EDID i koho mua ʻia me nā hoʻonā lehulehu e kākoʻo ana i nā ʻōlelo hoʻoholo a hiki i 1920 ✕ 1080 ma 60 Hz ma ke ʻano hoʻokahi Pixel a hiki i 3840 ✕ 2160 ma 60 Hz i ke ʻano ʻehā Pixel.
Hōʻike ka EDID i ka inoa hōʻike e like me Microchip HDMI hōʻike.
Nā ʻāpana HDMI RX a me nā hōʻailona Interface (Nīnau i kahi nīnau)
Kūkākūkā kēia ʻāpana i nā ʻāpana i ka HDMI RX GUI configurator a me nā hōʻailona I/O.
Nā ʻāpana hoʻonohonoho (E nīnau i kahi nīnau)
Hōʻike ka papa ma lalo nei i nā ʻāpana hoʻonohonoho i ka HDMI RX IP.
Papa 4-1. Nā ʻāpana hoʻonohonoho
| Ka inoa ʻāpana | wehewehe |
| Hōʻano kala | Wehewehe i ka lewa kala. Kākoʻo i nā palapala waihoʻoluʻu penei:
|
| Hohonu kala | Hōʻike i ka helu o nā bits no kēlā me kēia ʻāpana kala. Kākoʻo i ka 8, 10, 12 a me 16 mau bits no kēlā me kēia ʻāpana. |
| Ka helu o nā kiʻi kiko | Hōʻike i ka helu o nā pika no ka hoʻokomo uaki:
|
| HOOLAHA | Kākoʻo no ka hoʻonā 4K ma 60 mau kiʻi i kēlā me kēia kekona:
|
| Ka helu o nā kaha leo | Kākoʻo i ka helu o nā kaha leo:
|
| Hōʻike wikiō | Kawai maoli a me AXI |
| ʻAno leo | Kawai maoli a me AXI |
| Papa hoao | E ʻae i ke koho ʻana i kahi kaiapuni pae hoʻāʻo. Kākoʻo i kēia mau koho papa hoʻāʻo:
|
| Laikini | Hōʻike i ke ʻano o ka laikini. Hāʻawi i nā koho laikini ʻelua:
|
Nā Awa (E nīnau i kahi nīnau)
Hōʻike ka papa ma lalo nei i nā awa hoʻokomo a me nā puka puka o ka HDMI RX IP no ke kikowaena Native inā ʻo RGB ke ʻano o ke kala.
Papa 4-2. Hoʻokomo a me ka hoʻopuka no ka Interface Native
| inoa hōʻailona | Kuhikuhi | Laulā (Bits) | wehewehe |
| RESET_N_I | Hookomo | 1 | Hōʻailona hoʻihoʻi asynchronous haʻahaʻa |
| R_RX_CLK_I | Hookomo | 1 | ʻO ka uaki like no ke kahawai "R" mai XCVR |
| G_RX_CLK_I | Hookomo | 1 | ʻO ka uaki like no ke kahawai "G" mai XCVR |
| B_RX_CLK_I | Hookomo | 1 | ʻO ka uaki like no ke ala "B" mai XCVR |
| EDID_RESET_N_I | Hookomo | 1 | ʻO ka hōʻailona hoʻihoʻi edid asynchronous haʻahaʻa |
| R_RX_VALID_I | Hookomo | 1 | ʻO ka hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole "R". |
| G_RX_VALID_I | Hookomo | 1 | ʻO ka hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole "G". |
| B_RX_VALID_I | Hookomo | 1 | ʻO ka hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole "B". |
| inoa hōʻailona | Kuhikuhi | Laulā (Bits) | wehewehe |
| DATA_R_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā "R" nā ʻikepili like ʻole mai XCVR |
| DATA_G_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā "G" nā ʻikepili like ʻole mai XCVR |
| DATA_B_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā "B" nā ʻikepili like like mai XCVR |
| SCL_I | Hookomo | 1 | I2C hoʻokomo uaki serial no DDC |
| HPD_I | Hookomo | 1 | ʻIke ʻia ka hōʻailona hoʻokomo ʻana i ka puhaka wela. Hoʻopili ʻia ke kumu i ka hōʻailona HPD pono e kiʻekiʻe. |
| SDA_I | Hookomo | 1 | I2C hoʻokomo ʻikepili serial no DDC |
| EDID_CLK_I | Hookomo | 1 | Uaki ʻōnaehana no ka module I2C |
| BIT_SLIP_R_O | Hoʻopuka | 1 | ʻO ka hōʻailona paheʻe bit i ke ala "R" o ka transceiver |
| BIT_SLIP_G_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ke kahawai "G" o ka transceiver |
| BIT_SLIP_B_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ke kahawai "B" o ka transceiver |
| VIDEO_DATA_VALID_O | Hoʻopuka | 1 | ʻIkepili wikiō hoʻopuka kūpono |
| AUDIO_DATA_VALID_O | Hoʻopuka | 1 | Hoʻopuka kūpono ka ʻikepili leo |
| H_SYNC_O | Hoʻopuka | 1 | ʻO ka pulupulu hoʻopaʻa hoʻopaneʻe |
| V_SYNC_O | Hoʻopuka | 1 | ʻO ka puʻupuʻu hoʻonohonoho kū pololei |
| R_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi i ka ʻikepili "R". |
| G_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi ʻia ka ʻikepili "G". |
| B_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | ʻIkepili "B". |
| SDA_O | Hoʻopuka | 1 | I2C hōʻike ikepili puka no DDC |
| HPD_O | Hoʻopuka | 1 | ʻIke ʻia ka hōʻailona hoʻokuʻu ʻana i ke plug wela |
| ACR_CTS_O | Hoʻopuka | 20 | ʻO ka manawa hoʻololi hou o ka uaki leoamp waiwai |
| ACR_N_O | Hoʻopuka | 20 | ʻO ka ʻāpana waiwai hoʻihoʻi ʻana i ka uaki leo (N). |
| ACR_VALID_O | Hoʻopuka | 1 | Hōʻailona kūpono o ka hoʻoponopono hou ʻana i ka leo |
| AUDIO_SAMPLE_CH1_O | Hoʻopuka | 24 | Kanal 1 leo sample data |
| AUDIO_SAMPLE_CH2_O | Hoʻopuka | 24 | Kanal 2 leo sample data |
| AUDIO_SAMPLE_CH3_O | Hoʻopuka | 24 | Kanal 3 leo sample data |
| AUDIO_SAMPLE_CH4_O | Hoʻopuka | 24 | Kanal 4 leo sample data |
| AUDIO_SAMPLE_CH5_O | Hoʻopuka | 24 | Kanal 5 leo sample data |
| AUDIO_SAMPLE_CH6_O | Hoʻopuka | 24 | Kanal 6 leo sample data |
| AUDIO_SAMPLE_CH7_O | Hoʻopuka | 24 | Kanal 7 leo sample data |
| AUDIO_SAMPLE_CH8_O | Hoʻopuka | 24 | Kanal 8 leo sample data |
| HDMI_DVI_MODE_O | Hoʻopuka | 1 | Eia nā ʻano ʻelua:
|
Hōʻike ka papa ma lalo i nā awa komo a me nā puka puka o HDMI RX IP no AXI4 Stream Video Interface.
Papa 4-3. Nā Awa Hoʻokomo a me nā Awa no AXI4 Stream Video Interface
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| TDATA_O | Hoʻopuka | HELU PIXEL ✕ Hohonu kala ✕ 3 mau ʻāpana | Hoʻopuka i ka ʻikepili wikiō [R, G, B] |
| TVALID_O | Hoʻopuka | 1 | Pono ka wikiō puka |
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| TLAST_O | Hoʻopuka | 1 | Hōʻailona hoʻopau pahu puka |
| TUSER_O | Hoʻopuka | 3 |
|
| TSTRB_O | Hoʻopuka | 3 | Hoʻopuka i ka ʻikepili wikiō strobe |
| TKEEP_O | Hoʻopuka | 3 | E mālama i ka ʻikepili wikiō |
Hōʻike ka papa ma lalo i nā awa komo a me nā puka puka o HDMI RX IP no AXI4 Stream Audio Interface.
Papa 4-4. ʻO nā awa hoʻokomo a me nā puka puka no AXI4 Stream Audio Interface
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| AUDIO_TDATA_O | Hoʻopuka | 24 | Hoʻopuka i ka ʻikepili leo |
| AUDIO_TID_O | Hoʻopuka | 3 | Kaila leo hoʻopuka |
| AUDIO_TVALID_O | Hoʻopuka | 1 | Hoʻopuka i ka hōʻailona kūpono leo |
Hōʻike ka papa ma lalo nei i nā awa hoʻokomo a me nā puka puka o ka HDMI RX IP no ka pilina ʻōiwi inā ʻo YUV444 ka Hōʻailona kala.
Papa 4-5. Hoʻokomo a me ka hoʻopuka no ka Interface Native
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| RESET_N_I | Hookomo | 1 | Hōʻailona hoʻihoʻi asynchronous haʻahaʻa |
| LANE3_RX_CLK_I | Hookomo | 1 | Uaki like no ke alahele 3 mai XCVR |
| LANE2_RX_CLK_I | Hookomo | 1 | Uaki like no ke alahele 2 mai XCVR |
| LANE1_RX_CLK_I | Hookomo | 1 | Uaki like no ke alahele 1 mai XCVR |
| EDID_RESET_N_I | Hookomo | 1 | ʻO ka hōʻailona hoʻihoʻi edid asynchronous haʻahaʻa |
| LANE3_RX_VALID_I | Hookomo | 1 | Hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole o ka Lane 3 |
| LANE2_RX_VALID_I | Hookomo | 1 | Hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole o ka Lane 2 |
| LANE1_RX_VALID_I | Hookomo | 1 | Hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole o ka Lane 1 |
| DATA_LANE3_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā Lane 3 ka ʻikepili like mai XCVR |
| DATA_LANE2_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā Lane 2 ka ʻikepili like mai XCVR |
| DATA_LANE1_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā Lane 1 ka ʻikepili like mai XCVR |
| SCL_I | Hookomo | 1 | I2C hoʻokomo uaki serial no DDC |
| HPD_I | Hookomo | 1 | ʻIke ʻia ka hōʻailona hoʻokomo ʻana i ka puhaka wela. Hoʻopili ʻia ke kumu i ka hōʻailona HPD pono e kiʻekiʻe. |
| SDA_I | Hookomo | 1 | I2C hoʻokomo ʻikepili serial no DDC |
| EDID_CLK_I | Hookomo | 1 | Uaki ʻōnaehana no ka module I2C |
| BIT_SLIP_LANE3_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ka Lane 3 o ka transceiver |
| BIT_SLIP_LANE2_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ka Lane 2 o ka transceiver |
| BIT_SLIP_LANE1_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ka Lane 1 o ka transceiver |
| VIDEO_DATA_VALID_O | Hoʻopuka | 1 | ʻIkepili wikiō hoʻopuka kūpono |
| AUDIO_DATA_VALID_O | Hoʻopuka | 1 | Hoʻopuka kūpono ka ʻikepili leo |
| H_SYNC_O | Hoʻopuka | 1 | ʻO ka pulupulu hoʻopaʻa hoʻopaneʻe |
| V_SYNC_O | Hoʻopuka | 1 | ʻO ka puʻupuʻu hoʻonohonoho kū pololei |
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| Y_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi i ka ʻikepili "Y". |
| Cb_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi ʻia ka ʻikepili "Cb". |
| Cr_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi i ka ʻikepili "Cr". |
| SDA_O | Hoʻopuka | 1 | I2C hōʻike ikepili puka no DDC |
| HPD_O | Hoʻopuka | 1 | ʻIke ʻia ka hōʻailona hoʻokuʻu ʻana i ke plug wela |
| ACR_CTS_O | Hoʻopuka | 20 | ʻO ka manawa o ke kaʻina hana hou o ka uaki leoamp waiwai |
| ACR_N_O | Hoʻopuka | 20 | ʻO ka ʻāpana waiwai hoʻihoʻi ʻana i ka uaki leo (N). |
| ACR_VALID_O | Hoʻopuka | 1 | Hōʻailona kūpono o ka hoʻoponopono hou ʻana i ka leo |
| AUDIO_SAMPLE_CH1_O | Hoʻopuka | 24 | Kanal 1 leo sample data |
| AUDIO_SAMPLE_CH2_O | Hoʻopuka | 24 | Kanal 2 leo sample data |
| AUDIO_SAMPLE_CH3_O | Hoʻopuka | 24 | Kanal 3 leo sample data |
| AUDIO_SAMPLE_CH4_O | Hoʻopuka | 24 | Kanal 4 leo sample data |
| AUDIO_SAMPLE_CH5_O | Hoʻopuka | 24 | Kanal 5 leo sample data |
| AUDIO_SAMPLE_CH6_O | Hoʻopuka | 24 | Kanal 6 leo sample data |
| AUDIO_SAMPLE_CH7_O | Hoʻopuka | 24 | Kanal 7 leo sample data |
| AUDIO_SAMPLE_CH8_O | Hoʻopuka | 24 | Kanal 8 leo sample data |
Hōʻike ka papa ma lalo nei i nā awa hoʻokomo a me nā puka puka o ka HDMI RX IP no ka pilina ʻōiwi inā ʻo YUV422 ka Hōʻailona kala.
Papa 4-6. Hoʻokomo a me ka hoʻopuka no ka Interface Native
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| RESET_N_I | Hookomo | 1 | Hōʻailona hoʻihoʻi asynchronous haʻahaʻa |
| LANE3_RX_CLK_I | Hookomo | 1 | Uaki like no ke alahele 3 mai XCVR |
| LANE2_RX_CLK_I | Hookomo | 1 | Uaki like no ke alahele 2 mai XCVR |
| LANE1_RX_CLK_I | Hookomo | 1 | Uaki like no ke alahele 1 mai XCVR |
| EDID_RESET_N_I | Hookomo | 1 | ʻO ka hōʻailona hoʻihoʻi edid asynchronous haʻahaʻa |
| LANE3_RX_VALID_I | Hookomo | 1 | Hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole o ka Lane 3 |
| LANE2_RX_VALID_I | Hookomo | 1 | Hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole o ka Lane 2 |
| LANE1_RX_VALID_I | Hookomo | 1 | Hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole o ka Lane 1 |
| DATA_LANE3_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā Lane 3 ka ʻikepili like mai XCVR |
| DATA_LANE2_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā Lane 2 ka ʻikepili like mai XCVR |
| DATA_LANE1_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā Lane 1 ka ʻikepili like mai XCVR |
| SCL_I | Hookomo | 1 | I2C hoʻokomo uaki serial no DDC |
| HPD_I | Hookomo | 1 | ʻIke ʻia ka hōʻailona hoʻokomo ʻana i ka puhaka wela. Hoʻopili ʻia ke kumu i ka hōʻailona HPD pono e kiʻekiʻe. |
| SDA_I | Hookomo | 1 | I2C hoʻokomo ʻikepili serial no DDC |
| EDID_CLK_I | Hookomo | 1 | Uaki ʻōnaehana no ka module I2C |
| BIT_SLIP_LANE3_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ka Lane 3 o ka transceiver |
| BIT_SLIP_LANE2_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ka Lane 2 o ka transceiver |
| BIT_SLIP_LANE1_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ka Lane 1 o ka transceiver |
| VIDEO_DATA_VALID_O | Hoʻopuka | 1 | ʻIkepili wikiō hoʻopuka kūpono |
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| AUDIO_DATA_VALID_O | Hoʻopuka | 1 | Hoʻopuka kūpono ka ʻikepili leo |
| H_SYNC_O | Hoʻopuka | 1 | ʻO ka pulupulu hoʻopaʻa hoʻopaneʻe |
| V_SYNC_O | Hoʻopuka | 1 | ʻO ka puʻupuʻu hoʻonohonoho kū pololei |
| Y_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi i ka ʻikepili "Y". |
| C_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi ʻia ka ʻikepili "C". |
| SDA_O | Hoʻopuka | 1 | I2C hōʻike ikepili puka no DDC |
| HPD_O | Hoʻopuka | 1 | ʻIke ʻia ka hōʻailona hoʻokuʻu ʻana i ke plug wela |
| ACR_CTS_O | Hoʻopuka | 20 | ʻO ka manawa o ke kaʻina hana hou o ka uaki leoamp waiwai |
| ACR_N_O | Hoʻopuka | 20 | ʻO ka ʻāpana waiwai hoʻihoʻi ʻana i ka uaki leo (N). |
| ACR_VALID_O | Hoʻopuka | 1 | Hōʻailona kūpono o ka hoʻoponopono hou ʻana i ka leo |
| AUDIO_SAMPLE_CH1_O | Hoʻopuka | 24 | Kanal 1 leo sample data |
| AUDIO_SAMPLE_CH2_O | Hoʻopuka | 24 | Kanal 2 leo sample data |
| AUDIO_SAMPLE_CH3_O | Hoʻopuka | 24 | Kanal 3 leo sample data |
| AUDIO_SAMPLE_CH4_O | Hoʻopuka | 24 | Kanal 4 leo sample data |
| AUDIO_SAMPLE_CH5_O | Hoʻopuka | 24 | Kanal 5 leo sample data |
| AUDIO_SAMPLE_CH6_O | Hoʻopuka | 24 | Kanal 6 leo sample data |
| AUDIO_SAMPLE_CH7_O | Hoʻopuka | 24 | Kanal 7 leo sample data |
| AUDIO_SAMPLE_CH8_O | Hoʻopuka | 24 | Kanal 8 leo sample data |
Hōʻike ka papa ma lalo nei i nā awa hoʻokomo a me nā puka puka o ka HDMI RX IP no ka pilina ʻōiwi ke hoʻā ʻia ʻo SCRAMBLER.
Papa 4-7. Hoʻokomo a me ka hoʻopuka no ka Interface Native
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| RESET_N_I | Hookomo | 1 | Hōʻailona hoʻihoʻi asynchronous haʻahaʻa |
| R_RX_CLK_I | Hookomo | 1 | ʻO ka uaki like no ke kahawai "R" mai XCVR |
| G_RX_CLK_I | Hookomo | 1 | ʻO ka uaki like no ke kahawai "G" mai XCVR |
| B_RX_CLK_I | Hookomo | 1 | ʻO ka uaki like no ke ala "B" mai XCVR |
| EDID_RESET_N_I | Hookomo | 1 | ʻO ka hōʻailona hoʻihoʻi edid asynchronous haʻahaʻa |
| HDMI_CABLE_CLK_I | Hookomo | 1 | Uaki uwea mai ke kumu HDMI |
| R_RX_VALID_I | Hookomo | 1 | ʻO ka hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole "R". |
| G_RX_VALID_I | Hookomo | 1 | ʻO ka hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole "G". |
| B_RX_VALID_I | Hookomo | 1 | ʻO ka hōʻailona kūpono mai XCVR no ka ʻikepili like ʻole "B". |
| DATA_R_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā "R" nā ʻikepili like ʻole mai XCVR |
| DATA_G_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā "G" nā ʻikepili like ʻole mai XCVR |
| DATA_B_I | Hookomo | HELU PIXEL ✕ 10 mau ʻāpana | Loaʻa iā "B" nā ʻikepili like like mai XCVR |
| SCL_I | Hookomo | 1 | I2C hoʻokomo uaki serial no DDC |
| HPD_I | Hookomo | 1 | ʻIke ʻia ka hōʻailona hoʻokomo ʻana i ka puhaka wela. Hoʻopili ʻia ke kumu i ka paila, a kiʻekiʻe ka hōʻailona HPD. |
| SDA_I | Hookomo | 1 | I2C hoʻokomo ʻikepili serial no DDC |
| EDID_CLK_I | Hookomo | 1 | Uaki ʻōnaehana no ka module I2C |
| BIT_SLIP_R_O | Hoʻopuka | 1 | ʻO ka hōʻailona paheʻe bit i ke ala "R" o ka transceiver |
| BIT_SLIP_G_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ke kahawai "G" o ka transceiver |
| inoa awa | Kuhikuhi | Laulā (Bits) | wehewehe |
| BIT_SLIP_B_O | Hoʻopuka | 1 | Hōʻailona paheʻe bit i ke kahawai "B" o ka transceiver |
| VIDEO_DATA_VALID_O | Hoʻopuka | 1 | ʻIkepili wikiō hoʻopuka kūpono |
| AUDIO_DATA_VALID_O | Kau Out1 | 1 | Hoʻopuka kūpono ka ʻikepili leo |
| H_SYNC_O | Hoʻopuka | 1 | ʻO ka pulupulu hoʻopaʻa hoʻopaneʻe |
| V_SYNC_O | Hoʻopuka | 1 | ʻO ka puʻupuʻu hoʻonohonoho kū pololei |
| DATA_ RATE_O | Hoʻopuka | 16 | Rx helu helu. Eia ka helu helu helu ʻikepili:
|
| R_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi i ka ʻikepili "R". |
| G_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | Hoʻololi ʻia ka ʻikepili "G". |
| B_O | Hoʻopuka | HELU O NA PIXEL ✕ Nā ʻāpana Hohonu kala | ʻIkepili "B". |
| SDA_O | Hoʻopuka | 1 | I2C hōʻike ikepili puka no DDC |
| HPD_O | Hoʻopuka | 1 | ʻIke ʻia ka hōʻailona hoʻokuʻu ʻana i ke plug wela |
| ACR_CTS_O | Hoʻopuka | 20 | ʻO ka manawa o ke kaʻina hana hou o ka uaki leoamp waiwai |
| ACR_N_O | Hoʻopuka | 20 | ʻO ka ʻāpana waiwai hoʻihoʻi ʻana i ka uaki leo (N). |
| ACR_VALID_O | Hoʻopuka | 1 | Hōʻailona kūpono o ka hoʻoponopono hou ʻana i ka leo |
| AUDIO_SAMPLE_CH1_O | Hoʻopuka | 24 | Kanal 1 leo sample data |
| AUDIO_SAMPLE_CH2_O | Hoʻopuka | 24 | Kanal 2 leo sample data |
| AUDIO_SAMPLE_CH3_O | Hoʻopuka | 24 | Kanal 3 leo sample data |
| AUDIO_SAMPLE_CH4_O | Hoʻopuka | 24 | Kanal 4 leo sample data |
| AUDIO_SAMPLE_CH5_O | Hoʻopuka | 24 | Kanal 5 leo sample data |
| AUDIO_SAMPLE_CH6_O | Hoʻopuka | 24 | Kanal 6 leo sample data |
| AUDIO_SAMPLE_CH7_O | Hoʻopuka | 24 | Kanal 7 leo sample data |
| AUDIO_SAMPLE_CH8_O | Hoʻopuka | 24 | Kanal 8 leo sample data |
Hoʻohālikelike Testbench (E nīnau i kahi nīnau)
Hāʻawi ʻia ka Testbench e nānā i ka hana o HDMI RX core. Hana wale ʻia ʻo Testbench ma Native Interface inā hoʻokahi ka helu o nā pika.
No ka hoʻohālikelike ʻana i ke kumu me ka hoʻohana ʻana i ka testbench, e hana i kēia mau hana:
- Ma ka puka makani Hoʻolālā, hoʻonui i ka Create Design.
- E kaomi ʻākau i Create SmartDesign Testbench, a laila kaomi i ka Run, e like me ka hōʻike ʻana ma kēia kiʻi.
Helu 5-1. Ke hana nei i SmartDesign Testbench
- E hoʻokomo i kahi inoa no ka SmartDesign testbench, a laila kaomi iā OK.
Helu 5-2. Kapa inoa ʻo SmartDesign Testbench
Hana ʻia ʻo SmartDesign testbench, a ʻike ʻia kahi canvas ma ka ʻākau o ka pane Design Flow. - E hoʻokele i ka Libero® SoC Catalog, koho View > Windows > IP Catalog, a laila hoʻonui i Solutions-Video. Kaomi pālua HDMI RX IP (v5.4.0) a laila kaomi OK.
- E koho i nā awa a pau, kaomi ʻākau a koho i Promote to Top Level.
- Ma ka papa hana SmartDesign, kaomi i ka Generate Component.
- Ma ka ʻaoʻao Stimulus Hierarchy, kaomi ʻākau HDMI_RX_TB testbench file, a laila kaomi i ka Simulate Pre-Synth Design > Open Interactively.
Wehe ka mea hana ModelSim® me ka papa hoʻāʻo, e like me ka hōʻike ʻana ma ke kiʻi aʻe.
Helu 5-3. Mea Hana ModelSim me HDMI RX Testbench File
Mea nui: If ua hoopauia ka simulation no ka palena manawa holo i hoakakaia ma ka DO file, e hoʻohana i ke kauoha holo -all e hoʻopau i ka simulation.
Laikini (E nīnau i kahi nīnau)
Hāʻawi ʻia ʻo HDMI RX IP me nā koho laikini ʻelua:
- Hoʻopili ʻia: Hāʻawi ʻia ke code RTL i hoʻopili ʻia no ke kumu. Loaʻa ia no ka manuahi me kekahi o ka laikini Libero, e hiki ai i ke kumu ke hoʻomaka koke me SmartDesign. Hiki iā ʻoe ke hana i ka Simulation, Synthesis, Layout, a me ka papahana i ka silikoni FPGA me ka hoʻohana ʻana i ka suite design Libero.
- RTL: Paʻa ka laikini kumu RTL piha, pono e kūʻai kaʻawale.
Nā hopena hoʻohālike (e nīnau i kahi nīnau)
Hōʻike ke kiʻikuhi manawa no HDMI RX IP i ka ʻikepili wikiō a me nā manawa ʻikepili hoʻomalu.
Helu 6-1. ʻIkepili wikiō
Hōʻike ke kiʻikuhi ma lalo nei i nā hua hsync a me vsync no nā hoʻokomo ʻikepili mana pili.
Helu 6-2. Horizontal Sync a me Vertical Sync hōʻailona
Hōʻike ke kiʻi ma lalo nei i kahi ʻāpana EDID.
Helu 6-3. Nā hōʻailona EDID
Hoʻohana waiwai (E nīnau i kahi nīnau)
Hoʻokomo ʻia ʻo HDMI RX IP ma PolarFire® FPGA (MPF300T - 1FCG1152I Package). Hōʻike ka papa ma lalo i nā kumuwaiwai i hoʻohana ʻia i ka helu o nā pika = 1 pika.
Papa 7-1. Hoʻohana waiwai no ka 1 Pixel mode
| Hōʻano kala | Hohonu kala | HOOLAHA | Ka lole 4LUT | Ka lole DFF | Ili 4LUT | ʻIkepili DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Hoʻopau | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Hoʻopau | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Hoʻopau | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Hoʻopau | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Hoʻopau | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Hoʻopau | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Hoʻopau | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Hoʻopau | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Hoʻopau | 1585 | 1327 | 492 | 492 | 14 | 9 |
Hōʻike ka papa ma lalo i nā kumuwaiwai i hoʻohana ʻia i ka helu o nā pika = 4 pika.
Papa 7-2. Hoʻohana waiwai no ka 4 Pixel mode
| Hōʻano kala | Hohonu kala | HOOLAHA | Ka lole 4LUT | Ka lole DFF | Ili 4LUT | ʻIkepili DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Hoʻopau | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Hoʻopau | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Hoʻopau | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Hiki | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Hiki | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Hiki | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Hoʻopau | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Hoʻopau | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Hoʻopau | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Hoʻopau | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Hōʻike ka papa ma lalo nei i nā kumuwaiwai i hoʻohana ʻia ke hoʻohana ʻia ka helu o nā pika = 4 pika a me SCRAMBLER.
Papa 7-3. Hoʻohana ʻia nā kumuwaiwai no ke ʻano 4 Pixel a me SCRAMBLER
| Hōʻano kala | Hohonu kala | HOOLAHA | Ka lole 4LUT | Ka lole DFF | Ili 4LUT | ʻIkepili DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Hiki | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Hiki | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Hiki | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Hoʻohui Pūnaehana (E nīnau i kahi nīnau)
Hōʻike kēia ʻāpana pehea e hoʻohui ai i ka IP i ka hoʻolālā Libero.
Hōʻike ka papa ma lalo i nā hoʻonohonoho o PF XCVR, PF TX PLL a me PF CCC i koi ʻia no nā hoʻonā ʻokoʻa a me nā laula bit.
Papa 8-1. PF XCVR, PF TX PLL a me PF CCC Hoʻonohonoho
| Olelo Hooholo | Bit Laulā | PF XCVR Hoʻonohonoho | CDR REF PADS WIKA | Hoʻonohonoho PF CCC | |||
| ʻIkepili RX | RX CDR Ref Uki Ka pinepine | RX PCS Laulā Laulā | Hoʻokomo pinepine | Ka Hoʻopuka pinepine | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sample Design 1: Ke hoʻonohonoho ʻia i loko o ke kala kala = 8-bit a me ka helu o nā Pixels = 1 Pixel mode, hōʻike ʻia ma ke kiʻi aʻe.
Helu 8-1. HDMI RX Sample Design 1
No exampi ka 8-bit hoʻonohonoho ʻana, ʻo nā ʻāpana aʻe ka ʻāpana o ka hoʻolālā:
- Hoʻonohonoho ʻia ʻo PF_XCVR_ERM (PF_XCVR_ERM_C0_0) no TX a me RX ke ʻano duplex piha. ʻO ka helu ʻikepili RX o 1485 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 10 bit no 1 PXL mode a me 148.5 MHz CDR reference clock. ʻO ka helu ʻikepili TX o 1485 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 10 bit me ka helu māhele 4.
- Hoʻokuke ʻia ʻo LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK a me LANE3_CDR_REF_CLK mai ka PF_XCVR_REF_CLK me nā pine AE27, AE28 Pad.
- Pono e hoʻokele ʻia ka pine EDID CLK_I me ka uaki 150 MHz me CCC.
- Hoʻokele ʻia ʻo R_RX_CLK_I, G_RX_CLK_I a me B_RX_CLK_I e LANE3_TX_CLK_R, LANE2_TX_CLK_R a me LANE1_TX_CLK_R.
- Hoʻokele ʻia ʻo R_RX_VALID_I, G_RX_VALID_I a me B_RX_VALID_I e LANE3_RX_VAL, LANE2_RX_VAL a me LANE1_RX_VAL.
- Hoʻokele ʻia ʻo DATA_R_I, DATA_G_I a me DATA_B_I e LANE3_RX_DATA, LANE2_RX_DATA a me LANE1_RX_DATA.
HDMI RX Sample Design 2: Ke hoʻonohonoho ʻia i loko o ke kala kala = 8-bit a me ka helu o nā Pixels = 4 Pixel mode, hōʻike ʻia ma ke kiʻi aʻe.
Helu 8-2. HDMI RX Sample Design 2
No exampi ka 8-bit hoʻonohonoho ʻana, ʻo nā ʻāpana aʻe ka ʻāpana o ka hoʻolālā:
- Hoʻonohonoho ʻia ʻo PF_XCVR_ERM (PF_XCVR_ERM_C0_0) no TX a me RX ke ʻano duplex piha. ʻO ka helu ʻikepili RX o 1485 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 40 bit no 4 PXL mode a me 148.5 MHz CDR reference clock. ʻO ka helu ʻikepili TX o 1485 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 40 bit me ka helu māhele 4.
- Hoʻokuke ʻia ʻo LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK a me LANE3_CDR_REF_CLK mai ka PF_XCVR_REF_CLK me nā pine AE27, AE28 Pad.
- Pono e hoʻokele ʻia ka pine EDID CLK_I me ka uaki 150 MHz me CCC.
- Hoʻokele ʻia ʻo R_RX_CLK_I, G_RX_CLK_I a me B_RX_CLK_I e LANE3_TX_CLK_R, LANE2_TX_CLK_R a me LANE1_TX_CLK_R.
- Hoʻokele ʻia ʻo R_RX_VALID_I, G_RX_VALID_I a me B_RX_VALID_I e LANE3_RX_VAL, LANE2_RX_VAL a me LANE1_RX_VAL.
- Hoʻokele ʻia ʻo DATA_R_I, DATA_G_I a me DATA_B_I e LANE3_RX_DATA, LANE2_RX_DATA a me LANE1_RX_DATA.
HDMI RX Sample Design 3: Ke hoʻonohonoho ʻia i loko o ke kala Depth = 8-bit a me ka helu o nā Pixels = 4 Pixel mode a me SCRAMBLER = Enabled, hōʻike ʻia ma ke kiʻi aʻe.
Helu 8-3. HDMI RX Sample Design 3
No exampi ka 8-bit hoʻonohonoho ʻana, ʻo nā ʻāpana aʻe ka ʻāpana o ka hoʻolālā:
- Hoʻonohonoho ʻia ʻo PF_XCVR_ERM (PF_XCVR_ERM_C0_0) no ke ʻano TX a me RX kūʻokoʻa. ʻO ka helu ʻikepili RX o 5940 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 40 bit no ke ʻano 4 PXL a me 148.5 MHz CDR reference clock. ʻO ka helu ʻikepili TX o 5940 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 40 bit me ka helu māhele 4.
- Hoʻokele ʻia ʻo LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK a me LANE3_CDR_REF_CLK mai ka PF_XCVR_REF_CLK me nā pine AF29, AF30 Pad.
- Pono ka pine EDID CLK_I me ka uaki 150 MHz me CCC.
- Hoʻokele ʻia ʻo R_RX_CLK_I, G_RX_CLK_I a me B_RX_CLK_I e LANE3_TX_CLK_R, LANE2_TX_CLK_R a me LANE1_TX_CLK_R.
- Hoʻokele ʻia ʻo R_RX_VALID_I, G_RX_VALID_I a me B_RX_VALID_I e LANE3_RX_VAL, LANE2_RX_VAL a me LANE1_RX_VAL.
- Hoʻokele ʻia ʻo DATA_R_I, DATA_G_I a me DATA_B_I e LANE3_RX_DATA, LANE2_RX_DATA a me LANE1_RX_DATA.
HDMI RX Sample Design 4: Ke hoʻonohonoho ʻia i loko o ke kala Depth = 12-bit a me ka helu o nā Pixels = 4 Pixel mode a me SCRAMBLER = Enabled, hōʻike ʻia ma ke kiʻi aʻe.
Helu 8-4. HDMI RX Sample Design 4
No exampi ka 12-bit hoʻonohonoho ʻana, ʻo nā ʻāpana aʻe ka ʻāpana o ka hoʻolālā:
- Hoʻonohonoho ʻia ʻo PF_XCVR_ERM (PF_XCVR_ERM_C0_0) no ke ʻano RX wale nō. ʻO ka helu ʻikepili RX o 4455 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 40 bit no ka mode 4 PXL a me 148.5 MHz CDR reference clock.
- Hoʻokele ʻia ʻo LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK a me LANE3_CDR_REF_CLK mai ka PF_XCVR_REF_CLK me nā pine AF29, AF30 Pad.
- Pono ka pine EDID CLK_I me ka uaki 150 MHz me CCC.
- Hoʻokele ʻia ʻo R_RX_CLK_I, G_RX_CLK_I a me B_RX_CLK_I e LANE3_TX_CLK_R, LANE2_TX_CLK_R a me LANE1_TX_CLK_R.
- Hoʻokele ʻia ʻo R_RX_VALID_I, G_RX_VALID_I a me B_RX_VALID_I e LANE3_RX_VAL, LANE2_RX_VAL a me LANE1_RX_VAL.
- Hoʻokele ʻia ʻo DATA_R_I, DATA_G_I a me DATA_B_I e LANE3_RX_DATA, LANE2_RX_DATA a me LANE1_RX_DATA.
- Hoʻokumu ka module PF_CCC_C0 i ka uaki i kapa ʻia ʻo OUT0_FABCLK_0 me ke alapine o 74.25 MHz, i loaʻa mai kahi uaki hoʻokomo o 111.375 MHz, i alakaʻi ʻia e LANE1_RX_CLK_R.
HDMI RX Sample Design 5: Ke hoʻonohonoho ʻia i loko o ka hohonu kala = 8-bit, ʻike ʻia ka helu o nā Pixels = 4 Pixel mode a me SCRAMBLER = Enabled i kēia kiʻi. ʻO kēia hoʻolālā he helu data dynamic me DRI.
Helu 8-5. HDMI RX Sample Design 5
No exampi ka 8-bit hoʻonohonoho ʻana, ʻo nā ʻāpana aʻe ka ʻāpana o ka hoʻolālā:
- Hoʻonohonoho ʻia ʻo PF_XCVR_ERM (PF_XCVR_ERM_C0_0) no ke ʻano RX wale nō me ka hoʻololi hou ʻana i ka mana. ʻO ka helu ʻikepili RX o 5940 Mbps ma ke ʻano PMA, me ka laulā ʻikepili i hoʻonohonoho ʻia e like me 40 bit no ke ʻano 4 PXL a me 148.5 MHz CDR reference clock.
- Hoʻokele ʻia ʻo LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK a me LANE3_CDR_REF_CLK mai ka PF_XCVR_REF_CLK me nā pine AF29, AF30 Pad.
- Pono ka pine EDID CLK_I me ka uaki 150 MHz me CCC.
- Hoʻokele ʻia ʻo R_RX_CLK_I, G_RX_CLK_I a me B_RX_CLK_I e LANE3_TX_CLK_R, LANE2_TX_CLK_R a me LANE1_TX_CLK_R.
- Hoʻokele ʻia ʻo R_RX_VALID_I, G_RX_VALID_I a me B_RX_VALID_I e LANE3_RX_VAL, LANE2_RX_VAL a me LANE1_RX_VAL.
- Hoʻokele ʻia ʻo DATA_R_I, DATA_G_I a me DATA_B_I e LANE3_RX_DATA, LANE2_RX_DATA a me LANE1_RX_DATA.
Moʻolelo Hoʻoponopono (E nīnau i kahi nīnau)
Hōʻike ka mōʻaukala hoʻoponopono i nā loli i hoʻokō ʻia ma ka palapala. Ua helu ʻia nā hoʻololi e ka loiloi, e hoʻomaka ana me ka paʻi hou loa.
Papa 9-1. Moolelo Hooponopono
| Hoʻoponopono | Lā | wehewehe |
| D | 02/2025 | Eia ka papa inoa o nā hoʻololi i hana ʻia ma ka hoʻoponopono C o ka palapala:
|
| C | 02/2023 | Eia ka papa inoa o nā hoʻololi i hana ʻia ma ka hoʻoponopono C o ka palapala:
|
| B | 09/2022 | Eia ka papa inoa o nā hoʻololi i hana ʻia ma ka loiloi B o ka palapala:
|
| A | 04/2022 | Eia ka papa inoa o nā hoʻololi i ka hoʻoponopono A o ka palapala:
|
| 2.0 | — | Eia ka hōʻuluʻulu o nā hoʻololi i hana ʻia ma kēia hoʻoponopono.
|
| 1.0 | 08/2021 | Hooponopono Hou. |
Kākoʻo FPGA Microchip
Hoʻihoʻi ka hui huahana Microchip FPGA i kāna mau huahana me nā lawelawe kākoʻo like ʻole, me ka Customer Service, Customer Technical Support Center, a webkahua, a me nā keʻena kūʻai honua. Manaʻo ʻia nā mea kūʻai aku e kipa i nā kumuwaiwai pūnaewele Microchip ma mua o ka hoʻopili ʻana i ke kākoʻo no ka mea ua pane ʻia kā lākou mau nīnau. E hoʻokaʻaʻike i ke kikowaena kākoʻo ʻenehana ma o ka webkahua ma www.microchip.com/support. E haʻi i ka helu ʻāpana Mea Hana FPGA, koho i ka māhele hihia kūpono, a hoʻouka i ka hoʻolālā files i ka hana ʻana i kahi hihia kākoʻo ʻenehana. Hoʻokaʻaʻike i ka Customer Service no ke kākoʻo huahana ʻole, e like me ke kumu kūʻai huahana, hoʻonui huahana, ʻike hou, kūlana kauoha, a me ka ʻae.
- Mai ʻAmelika ʻĀkau, e kelepona iā 800.262.1060
- Mai ke koena o ka honua, e kelepona iā 650.318.4460
- Fax, mai nā wahi a pau o ka honua, 650.318.8044
ʻIkepili Microchip
Nā hōʻailona
ʻO ka inoa a me ka hōʻailona "Microchip", ka logo "M", a me nā inoa ʻē aʻe, nā logo, a me nā hōʻailona i hoʻopaʻa inoa ʻia a ʻaʻole hoʻopaʻa inoa inoa ʻia o Microchip Technology Incorporated a i ʻole nā mea pili a / a i ʻole nā mea kōkua ma United States a / a i ʻole nā ʻāina ʻē aʻe ("Microchip Nā inoa inoa "). Hiki ke loaʻa ka ʻike e pili ana i nā Microchip Trademarks ma https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Hoolaha Kanawai
Hiki ke hoʻohana ʻia kēia hoʻolaha a me ka ʻike ma ʻaneʻi me nā huahana Microchip, me ka hoʻolālā, hoʻāʻo, a hoʻohui i nā huahana Microchip me kāu noi. ʻO ka hoʻohana ʻana i kēia ʻike ma nā ʻano ʻē aʻe e kūʻē i kēia mau ʻōlelo. Hāʻawi ʻia ka ʻike e pili ana i nā noi hāmeʻa no kou ʻoluʻolu wale nō a hiki ke pani ʻia e nā mea hou. Nau ke kuleana e hōʻoia i ka hoʻokō ʻana o kāu noi me kāu mau kikoʻī. E kelepona i kāu keʻena kūʻai Microchip kūloko no ke kākoʻo hou a i ʻole, e kiʻi i ke kākoʻo hou ma www.microchip.com/en-us/support/design-help/client-support-services.
HOʻolako ʻia kēia ʻike e MICROCHIP "AS IS". ʻAʻole hana ʻo MICROCHIP i nā hōʻike a i ʻole nā palapala hōʻoia o kēlā me kēia ʻano inā he hōʻike a i ʻole i ʻōlelo ʻia, kākau ʻia a waha, kānāwai a i ʻole nā mea ʻē aʻe, e pili ana i ka ʻike me ka ʻaʻole i kaupalena ʻia i nā palapala hōʻoia ʻole o ka waiwai ʻole, ka hoʻopaʻa ʻole ʻana. KUMUMANA, A I OLE PALAPALA E PILI ANA I KONA KULANA, KA ANOAI, A I OLE KA HANA.
ʻAʻole e kuleana ʻo MICROCHIP no kekahi mea ʻole, kūikawā, PUNITIVE, INCIDENTAL, a i ʻole nā hopena hopena, ʻino, kumu, a i ʻole nā lilo o kēlā me kēia ʻano mea e pili ana i ka ʻike a i ʻole kona hoʻohana ʻana, akā naʻe, ua hana ʻia, ʻoiai he hewa. HIKI A I OLE E IKE AUANEI NA POINO. I KA LOA LOA I A'E IA E KE KANAWAI, AOLE E OI KA NUI O NA KUKU, IA ANA, A IA KAU I UKU pololei aku ai ia MICROCHIP.
ʻO ka hoʻohana ʻana i nā polokalamu Microchip i ke kākoʻo ola a / a i ʻole nā noi palekana e pili ana i ka mea kūʻai aku, a ʻae ka mea kūʻai aku e pale, hoʻopaʻa a hoʻopaʻa ʻole i ka Microchip mai nā pōʻino, nā koi, nā hoʻopiʻi, a me nā lilo i hopena mai ia hoʻohana. ʻAʻole hāʻawi ʻia nā laikini, ma ke ʻano a i ʻole, ma lalo o nā kuleana waiwai naʻauao Microchip ke ʻole ka ʻōlelo ʻē aʻe.
Nā hiʻohiʻona pale code microchip
E nānā i nā kikoʻī aʻe o ka hiʻohiʻona pale code ma nā huahana Microchip:
- Hoʻokō nā huahana Microchip i nā kikoʻī i loko o kā lākou Microchip Data Sheet.
- Manaʻo ʻo Microchip ua paʻa kona ʻohana huahana ke hoʻohana ʻia ma ke ʻano i manaʻo ʻia, i loko o nā kikoʻī hana, a ma lalo o nā kūlana maʻamau.
- ʻO nā waiwai Microchip a pale ikaika i kāna mau pono waiwai naʻauao. Ua pāpā loa ʻia ka hoʻāʻo ʻana e uhaki i nā hiʻohiʻona pale code o nā huahana Microchip a hiki ke hōʻeha i ke Digital Millennium Copyright Act.
- ʻAʻole hiki i ka Microchip a me nā mea hana semiconductor ʻē aʻe ke hōʻoia i ka palekana o kāna code. ʻAʻole manaʻo ka pale code e hōʻoiaʻiʻo ana mākou i ka huahana "unbreakable". Ke ulu mau nei ka pale code. Ua kūpaʻa ʻo Microchip i ka hoʻomaikaʻi mau ʻana i nā hiʻohiʻona pale code o kā mākou huahana.
© 2025 Microchip Technology Inc. a me kāna mau lālā
FAQ
- Nīnau: Pehea wau e hoʻonui ai i ka HDMI RX IP core?
A: Hiki ke hoʻonui ʻia ka IP core ma o ka polokalamu Libero SoC a i ʻole i hoʻoiho lima ʻia mai ka papa inoa. Ke hoʻokomo ʻia i loko o Libero SoC software IP Catalog, hiki ke hoʻonohonoho ʻia, hana ʻia, a hoʻomaka koke i loko o SmartDesign no ka hoʻokomo ʻana i ka papahana.
Palapala / Punawai
 |
MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI Loaʻa [pdf] Ke alakaʻi hoʻohana PolarFire FPGA, PolarFire FPGA High Definition Multimedia Interface HDMI Receiver, High Definition Multimedia Interface HDMI Receiver, Multimedia Interface HDMI Receiver, Interface HDMI Receiver, HDMI Receiver |
