جهاز استقبال HDMI عالي الدقة من MICROCHIP PolarFire FPGA متعدد الوسائط
مقدمة (اطرح سؤالاً)
يدعم جهاز استقبال واجهة الوسائط المتعددة عالية الدقة (HDMI) من Microchip استقبال بيانات الفيديو وحزم بيانات الصوت الموضحة في مواصفات HDMI القياسية. صُمم جهاز استقبال HDMI RX IP خصيصًا لأجهزة PolarFire® FPGA و PolarFire System on Chip (SoC) FPGA التي تدعم HDMI 2.0 بدقة تصل إلى 1920 × 1080 بتردد 60 هرتز في وضع البكسل الواحد، ودقة تصل إلى 3840 × 2160 بتردد 60 هرتز في وضع البكسل الرباعي. يدعم جهاز الاستقبال IP خاصية Hot Plug Detect (HPD) لمراقبة تشغيل أو إيقاف التشغيل، وحالات فصل أو توصيل الأجهزة، للإشارة إلى الاتصال بين مصدر HDMI وموزع HDMI.
يستخدم مصدر HDMI قناة بيانات العرض (DDC) لقراءة بيانات تعريف العرض الموسّعة (EDID) الخاصة بالمغسلة لاكتشاف تكوينها و/أو إمكانياتها. يحتوي HDMI RX IP على EDID مبرمج مسبقًا، والذي يمكن لمصدر HDMI قراءته من خلال قناة I2C قياسية. تُستخدم أجهزة الإرسال والاستقبال PolarFire FPGA و PolarFire SoC FPGA مع RX IP لإلغاء تسلسل البيانات التسلسلية إلى بيانات 10 بت. يُسمح لقنوات البيانات في HDMI بوجود انحراف كبير بينها. يزيل HDMI RX IP الانحراف بين قنوات البيانات باستخدام First-In First Out (FIFOs). يحول هذا IP بيانات Transition Minimized Differential Signaling (TMDS) المستلمة من مصدر HDMI عبر جهاز الإرسال والاستقبال إلى بيانات بكسل RGB 24 بت وبيانات صوت 24 بت وإشارات تحكم. تُستخدم رموز التحكم القياسية الأربعة المحددة في بروتوكول HDMI لمحاذاة البيانات أثناء إلغاء التسلسل.
ملخص
يوفر الجدول التالي ملخصًا لخصائص HDMI RX IP.
الجدول 1. خصائص HDMI RX IP
| الإصدار الأساسي | يدعم دليل المستخدم هذا HDMI RX IP v5.4. |
| عائلات الأجهزة المدعومة |
|
| تدفق الأدوات المدعوم | يتطلب الإصدار 12.0 من Libero® SoC أو الإصدارات الأحدث. |
| واجهات مدعومة | الواجهات التي يدعمها HDMI RX IP هي:
|
| الترخيص | يتم توفير HDMI RX IP مع خياري الترخيص التاليين:
|
سمات
يتمتع HDMI RX IP بالميزات التالية:
- متوافق مع HDMI 2.0
- يدعم عمق الألوان 8 و10 و12 و16 بت
- يدعم تنسيقات الألوان مثل RGB وYUV 4:2:2 وYUV 4:4:4
- يدعم بكسل واحد أو أربعة بكسل لكل إدخال ساعة
- يدعم دقة تصل إلى 1920 ✕ 1080 بتردد 60 هرتز في وضع بكسل واحد وما يصل إلى 3840 ✕ 2160 بتردد 60 هرتز في وضع بكسل أربعة.
- يكتشف التوصيل الساخن
- يدعم مخطط فك التشفير – TMDS
- يدعم مدخل DVI
- يدعم قناة بيانات العرض (DDC) وقناة بيانات العرض المحسنة (E-DDC)
- يدعم واجهة بث الفيديو الأصلية وAXI4 لنقل بيانات الفيديو
- يدعم واجهة الصوت الأصلية وAXI4 Stream لنقل البيانات الصوتية
الميزات غير المدعومة
فيما يلي الميزات غير المدعومة لـ HDMI RX IP:
- لا يتم دعم تنسيق الألوان 4:2:0.
- لا يتم دعم النطاق الديناميكي العالي (HDR) وحماية المحتوى الرقمي عالي النطاق الترددي (HDCP).
- لا يتم دعم معدل التحديث المتغير (VRR) ووضع زمن الوصول المنخفض التلقائي (ALLM).
- لا يتم دعم معلمات التوقيت الأفقية التي لا يمكن قسمتها على أربعة في وضع Four Pixel.
تعليمات التثبيت
يجب تثبيت نواة IP في كتالوج IP لبرنامج Libero® SoC تلقائيًا من خلال وظيفة تحديث كتالوج IP في برنامج Libero SoC، أو تنزيلها يدويًا من الكتالوج. بعد تثبيت نواة IP في كتالوج IP لبرنامج Libero SoC، يتم تكوينها وتوليدها وتفعيلها ضمن Smart Design لإدراجها في مشروع Libero.
أجهزة المصدر التي تم اختبارها (اطرح سؤالاً)
يحتوي الجدول التالي على أجهزة المصدر التي تم اختبارها.
الجدول ١-١. أجهزة المصادر المُختَبَرة
| الأجهزة | وضع البكسل | القرارات التي تم اختبارها | عمق اللون (بت) | وضع اللون | صوتي |
| محلل HDMI quantumdata™ M41h | 1 | 720 بكسل 30 إطارًا في الثانية، 720 بكسل 60 إطارًا في الثانية و1080 بكسل 60 إطارًا في الثانية | 8 | RGB وYUV444 وYUV422 | نعم |
| 1080 بكسل 30 إطارًا في الثانية | 8 و 10 و 12 و 16 | ||||
| 4 | 720 بكسل بمعدل 30 إطارًا في الثانية، و1080 بكسل بمعدل 30 إطارًا في الثانية، و4K بمعدل 60 إطارًا في الثانية | 8 | |||
| 1080 بكسل 60 إطارًا في الثانية | 8 و 12 و 16 | ||||
| 4K بمعدل 30 إطارًا في الثانية | 8 و 10 و 12 و 16 | ||||
| لينوفو™ 20U1A007IG | 1 | 1080 بكسل 60 إطارًا في الثانية | 8 | اللون الأحمر والأخضر والأزرق | نعم |
| 4 | 1080 بكسل بمعدل 60 إطارًا في الثانية و4K بمعدل 30 إطارًا في الثانية | ||||
| ديل لاتيتيود 3420 | 1 | 1080 بكسل 60 إطارًا في الثانية | 8 | اللون الأحمر والأخضر والأزرق | نعم |
| 4 | 4K بمعدل 30 إطارًا في الثانية و4K بمعدل 60 إطارًا في الثانية | ||||
| جهاز اختبار HDMI® Astro VA-1844A | 1 | 720 بكسل 30 إطارًا في الثانية، 720 بكسل 60 إطارًا في الثانية و1080 بكسل 60 إطارًا في الثانية | 8 | RGB وYUV444 وYUV422 | نعم |
| 1080 بكسل 30 إطارًا في الثانية | 8 و 10 و 12 و 16 | ||||
| 4 | 720 بكسل بمعدل 30 إطارًا في الثانية، و1080 بكسل بمعدل 30 إطارًا في الثانية، و4K بمعدل 30 إطارًا في الثانية | 8 | |||
| 1080 بكسل 30 إطارًا في الثانية | 8 و 12 و 16 | ||||
| مجموعة NVIDIA® Jetson AGX Orin سعة 32 جيجابايت H01 | 1 | 1080 بكسل 30 إطارًا في الثانية | 8 | اللون الأحمر والأخضر والأزرق | لا |
| 4 | 4K بمعدل 60 إطارًا في الثانية |
تكوين IP RX HDMI (اطرح سؤالاً)
يوفر هذا القسم عرضًا تفصيليًاview واجهة مُهيئ HDMI RX IP ومكوناتها. يوفر مُهيئ HDMI RX IP واجهة رسومية لإعداد نواة HDMI RX. يتيح هذا المُهيئ للمستخدم تحديد معلمات مثل عدد البكسلات، وعدد قنوات الصوت، وواجهة الفيديو، وواجهة الصوت، وجهاز فك التشفير (SCRAMBLER)، وعمق اللون، وتنسيق اللون، ومنصة الاختبار، والترخيص. تتضمن واجهة المُهيئ قوائم منسدلة وخيارات لتخصيص الإعدادات. يرد وصف التكوينات الرئيسية في الجدول 4-1. يوضح الشكل التالي شرحًا مفصلاً. view من واجهة HDMI RX IP Configurator.
الشكل ٢-١. مُهيئ HDMI RX IP
تتضمن الواجهة أيضًا أزرار "موافق" و"إلغاء" لتأكيد التكوينات أو تجاهلها.
تنفيذ الأجهزة (اطرح سؤالاً)
توضح الأشكال التالية واجهة HDMI RX IP مع جهاز الإرسال والاستقبال (XCVR).
الشكل 3-1. مخطط كتلة HDMI RX
الشكل 3-2. مخطط تفصيلي للمستقبل
يتكون HDMI RX من ثلاثة منافذtagالعربية:
- يقوم محاذاة الطور بمحاذاة البيانات المتوازية فيما يتعلق بحدود رمز التحكم باستخدام انزلاق بت جهاز الإرسال والاستقبال.
- يقوم فك تشفير TMDS بتحويل البيانات المشفرة ذات 10 بت إلى بيانات بكسل فيديو ذات 8 بت، وبيانات حزمة صوتية ذات 4 بت وإشارات تحكم ذات 2 بت.
- تعمل وحدات FIFO على إزالة الانحراف بين الساعات في المسارات R وG وB.
محاذاة الطور (اطرح سؤالاً)
لا تتم محاذاة البيانات المتوازية ذات العشرة بتات من مسجل الفيديو الرقمي (XCVR) دائمًا مع حدود الكلمات المشفرة في نظام TMDS. تحتاج البيانات المتوازية إلى إزاحة بت ومحاذاتها لفك تشفيرها. يقوم مُحاذي الطور بمحاذاة البيانات المتوازية الواردة مع حدود الكلمات باستخدام ميزة انزلاق البت في مسجل الفيديو الرقمي (XCVR). يتيح مسجل الفيديو الرقمي (XCVR) في وضع الوعي بدقة PMA (PMA) ميزة انزلاق البت، حيث يضبط محاذاة الكلمة غير التسلسلية ذات العشرة بتات بمقدار بت واحد. في كل مرة، بعد ضبط موضع انزلاق الكلمة ذات العشرة بتات بمقدار بت واحد، تتم مقارنتها بأي من رموز التحكم الأربعة لبروتوكول HDMI لتثبيت الموضع خلال فترة التحكم. تتم محاذاة الكلمة ذات العشرة بتات بشكل صحيح وتُعتبر صالحة للثواني التالية.tagتحتوي كل قناة لون على محاذاة طور خاصة بها، ويبدأ فك التشفير TMDS في فك التشفير فقط عندما يتم قفل جميع محاذاة الطور لتصحيح حدود الكلمات.
فك تشفير TMDS (اطرح سؤالاً)
يقوم مُفكك تشفير TMDS بفك تشفير البيانات المُفككة بعشرة بتات من جهاز الإرسال والاستقبال إلى بيانات بكسل بثمانية بتات خلال فترة الفيديو. يتم توليد إشارات HSYNC وVSYNC وPACKET HEADER خلال فترة التحكم من بيانات القناة الزرقاء بعشرة بتات. يتم فك تشفير بيانات حزمة الصوت إلى القناتين الحمراء والزرقاء (R) بأربعة بتات لكل منهما. يعمل مُفكك تشفير TMDS لكل قناة على ساعته الخاصة، وبالتالي، قد يكون هناك انحراف معين بين القناتين.
إزالة الانحراف من قناة إلى قناة (اطرح سؤالاً)
يُستخدم منطق إزالة الانحراف القائم على FIFO لإزالة الانحراف بين القنوات. تستقبل كل قناة إشارة صحيحة من وحدات محاذاة الطور للإشارة إلى صحة بيانات 10 بت الواردة من محاذاة الطور. إذا كانت جميع القنوات صحيحة (أي حققت محاذاة الطور)، تبدأ وحدة FIFO بتمرير البيانات عبر وحدة FIFO باستخدام إشارات تمكين القراءة والكتابة (الكتابة والقراءة بشكل مستمر). عند اكتشاف رمز تحكم في أي من مخرجات FIFO، يتم تعليق تدفق القراءة، ويتم توليد إشارة اكتشاف علامة للإشارة إلى وصول علامة معينة في بث الفيديو. يستأنف تدفق القراءة فقط عند وصول هذه العلامة إلى جميع القنوات الثلاث. ونتيجة لذلك، تتم إزالة الانحراف ذي الصلة. تقوم وحدات FIFO ثنائية الساعة بمزامنة جميع تدفقات البيانات الثلاثة مع ساعة القناة الزرقاء لإزالة الانحراف ذي الصلة. يوضح الشكل التالي تقنية إزالة الانحراف من قناة إلى أخرى.
الشكل 3-3. تصحيح انحراف القناة من قناة إلى أخرى
DDC (اطرح سؤالاً)
DDC قناة اتصال مبنية على مواصفات ناقل I2C. يستخدم المصدر أوامر I2C لقراءة المعلومات من معرف E-EDID الخاص بالمغسلة بعنوان تابع. يستخدم HDMI RX IP معرف EDID مُحدد مسبقًا بدقة متعددة، ويدعم دقة تصل إلى 1920 × 1080 بتردد 60 هرتز في وضع البكسل الواحد، وما يصل إلى 3840 × 2160 بتردد 60 هرتز في وضع البكسل الرباعي.
يمثل EDID اسم العرض كشاشة Microchip HDMI.
معلمات HDMI RX وإشارات الواجهة (اطرح سؤالاً)
يناقش هذا القسم المعلمات الموجودة في مُكوِّن واجهة المستخدم الرسومية HDMI RX وإشارات الإدخال/الإخراج.
معلمات التكوين (اطرح سؤالاً)
يسرد الجدول التالي معلمات التكوين في HDMI RX IP.
الجدول 4-1. معلمات التكوين
| اسم المعلمة | وصف |
| تنسيق اللون | يحدد مساحة اللون. يدعم تنسيقات الألوان التالية:
|
| عمق اللون | يحدد عدد البتات لكل مكون لوني. يدعم 8، 10، 12، و16 بت لكل مكون. |
| عدد البكسل | يشير إلى عدد البكسل لكل إدخال على مدار الساعة:
|
| جهاز تشويش إذاعي | دعم دقة 4K بمعدل 60 إطارًا في الثانية:
|
| عدد القنوات الصوتية | يدعم عدد من القنوات الصوتية:
|
| واجهة الفيديو | تيار الأصلي وAXI |
| واجهة الصوت | تيار الأصلي وAXI |
| منصة الاختبار | يسمح باختيار بيئة اختبار. يدعم خيارات الاختبار التالية:
|
| رخصة | يحدد نوع الترخيص. يوفر خياري الترخيص التاليين:
|
المنافذ (طرح سؤال)
يسرد الجدول التالي منافذ الإدخال والإخراج لواجهة HDMI RX IP الأصلية عندما يكون تنسيق اللون RGB.
الجدول 4-2. المدخلات والمخرجات للواجهة الأصلية
| اسم الإشارة | اتجاه | العرض (بت) | وصف |
| RESET_N_I | مدخل | 1 | إشارة إعادة الضبط غير المتزامنة النشطة المنخفضة |
| R_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة "R" من XCVR |
| G_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة "G" من XCVR |
| B_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة "B" من XCVR |
| EDID_RESET_N_I | مدخل | 1 | إشارة إعادة تعيين edid غير المتزامنة منخفضة النشاط |
| R_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات موازية للقناة "R" |
| G_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات موازية للقناة "G" |
| B_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات موازية للقناة "B" |
| اسم الإشارة | اتجاه | العرض (بت) | وصف |
| DATA_R_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات موازية لقناة "R" من XCVR |
| DATA_G_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات موازية للقناة "G" من XCVR |
| DATA_B_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات موازية للقناة "B" من XCVR |
| SCL_I | مدخل | 1 | مدخل ساعة تسلسلي I2C لـ DDC |
| HPD_I | مدخل | 1 | إشارة دخل الكشف عن القابس الساخن. المصدر متصل بالمغسلة، ويجب أن تكون إشارة HPD عالية. |
| SDA_I | مدخل | 1 | إدخال البيانات التسلسلي I2C لـ DDC |
| EDID_CLK_I | مدخل | 1 | ساعة النظام لوحدة I2C |
| بت_سليب_رو | الناتج | 1 | إشارة انزلاق البت إلى القناة "R" في جهاز الإرسال والاستقبال |
| بت_سليب_جي_أو | الناتج | 1 | إشارة انزلاق البت إلى قناة "G" في جهاز الإرسال والاستقبال |
| بت_سليب_بي_أو | الناتج | 1 | إشارة انزلاق البت إلى القناة "B" في جهاز الإرسال والاستقبال |
| بيانات الفيديو صالحة | الناتج | 1 | إخراج بيانات الفيديو صالح |
| بيانات الصوت_صالحة_O | الناتج | 1 | إخراج بيانات الصوت صالح |
| H_SYNC_O | الناتج | 1 | نبض المزامنة الأفقية |
| V_SYNC_O | الناتج | 1 | نبض المزامنة العمودية النشطة |
| R_O | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات "R" المفكوكة |
| يذهب | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات "G" المفكوكة |
| ب_O | الناتج | عدد البكسلات ✕ بتات عمق اللون | البيانات "ب" المفكوكة |
| SDA_O | الناتج | 1 | إخراج البيانات التسلسلية I2C لـ DDC |
| HPD_O | الناتج | 1 | إشارة خرج الكشف عن القابس الساخن |
| ACR_CTS_O | الناتج | 20 | دورة تجديد الساعة الصوتيةamp قيمة |
| ACR_N_O | الناتج | 20 | معلمة قيمة تجديد ساعة الصوت (N) |
| ACR_VALID_O | الناتج | 1 | إشارة صالحة لتجديد ساعة الصوت |
| الصوت_SAMPLE_CH1_O | الناتج | 24 | القناة 1 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH2_O | الناتج | 24 | القناة 2 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH3_O | الناتج | 24 | القناة 3 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH4_O | الناتج | 24 | القناة 4 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH5_O | الناتج | 24 | القناة 5 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH6_O | الناتج | 24 | القناة 6 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH7_O | الناتج | 24 | القناة 7 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH8_O | الناتج | 24 | القناة 8 الصوتيةampلو البيانات |
| وضع HDMI_DVI_O | الناتج | 1 | فيما يلي الوضعان:
|
يوضح الجدول التالي منافذ الإدخال والإخراج الخاصة بـ HDMI RX IP لواجهة بث الفيديو AXI4.
الجدول 4-3. منافذ الإدخال والإخراج لواجهة بث الفيديو AXI4
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| TDATA_O | الناتج | عدد البكسلات ✕ عمق اللون ✕ 3 بت | بيانات إخراج الفيديو [R، G، B] |
| TVALID_O | الناتج | 1 | إخراج الفيديو صالح |
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| TLAST_O | الناتج | 1 | إخراج إشارة نهاية الإطار |
| TUSER_O | الناتج | 3 |
|
| TSTRB_O | الناتج | 3 | وميض بيانات الفيديو الناتج |
| TKEEP_O | الناتج | 3 | الاحتفاظ ببيانات إخراج الفيديو |
يوضح الجدول التالي منافذ الإدخال والإخراج الخاصة بـ HDMI RX IP لواجهة الصوت AXI4 Stream.
الجدول 4-4. منافذ الإدخال والإخراج لواجهة الصوت AXI4 Stream
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| الصوت_TDATA_O | الناتج | 24 | إخراج بيانات الصوت |
| معرف الصوت | الناتج | 3 | قناة إخراج الصوت |
| معرف الصوت والتلفزيون | الناتج | 1 | إخراج إشارة صوتية صالحة |
يسرد الجدول التالي منافذ الإدخال والإخراج لواجهة HDMI RX IP الأصلية عندما يكون تنسيق اللون YUV444.
الجدول 4-5. المدخلات والمخرجات للواجهة الأصلية
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| RESET_N_I | مدخل | 1 | إشارة إعادة الضبط غير المتزامنة النشطة المنخفضة |
| LANE3_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة المسار 3 من XCVR |
| LANE2_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة المسار 2 من XCVR |
| LANE1_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة المسار 1 من XCVR |
| EDID_RESET_N_I | مدخل | 1 | إشارة إعادة تعيين edid غير المتزامنة منخفضة النشاط |
| LANE3_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات المسار 3 الموازية |
| LANE2_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات المسار 2 الموازية |
| LANE1_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات المسار 1 الموازية |
| بيانات_LANE3_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات المسار الموازي رقم 3 من XCVR |
| بيانات_LANE2_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات المسار الموازي رقم 2 من XCVR |
| بيانات_LANE1_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات المسار الموازي رقم 1 من XCVR |
| SCL_I | مدخل | 1 | مدخل ساعة تسلسلي I2C لـ DDC |
| HPD_I | مدخل | 1 | إشارة دخل الكشف عن القابس الساخن. المصدر متصل بالمغسلة، ويجب أن تكون إشارة HPD عالية. |
| SDA_I | مدخل | 1 | إدخال البيانات التسلسلي I2C لـ DDC |
| EDID_CLK_I | مدخل | 1 | ساعة النظام لوحدة I2C |
| BIT_SLIP_LANE3_O | الناتج | 1 | إشارة انزلاق البت إلى المسار 3 من جهاز الإرسال والاستقبال |
| BIT_SLIP_LANE2_O | الناتج | 1 | إشارة انزلاق البت إلى المسار 2 من جهاز الإرسال والاستقبال |
| BIT_SLIP_LANE1_O | الناتج | 1 | إشارة انزلاق البت إلى المسار 1 من جهاز الإرسال والاستقبال |
| بيانات الفيديو صالحة | الناتج | 1 | إخراج بيانات الفيديو صالح |
| بيانات الصوت_صالحة_O | الناتج | 1 | إخراج بيانات الصوت صالح |
| H_SYNC_O | الناتج | 1 | نبض المزامنة الأفقية |
| V_SYNC_O | الناتج | 1 | نبض المزامنة العمودية النشطة |
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| نعم | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات "Y" المفكوكة |
| Cb_O | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات "Cb" المفكوكة |
| Cr_O | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات فك التشفير "Cr" |
| SDA_O | الناتج | 1 | إخراج البيانات التسلسلية I2C لـ DDC |
| HPD_O | الناتج | 1 | إشارة خرج الكشف عن القابس الساخن |
| ACR_CTS_O | الناتج | 20 | دورة تجديد الساعة الصوتيةamp قيمة |
| ACR_N_O | الناتج | 20 | معلمة قيمة تجديد ساعة الصوت (N) |
| ACR_VALID_O | الناتج | 1 | إشارة صالحة لتجديد ساعة الصوت |
| الصوت_SAMPLE_CH1_O | الناتج | 24 | القناة 1 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH2_O | الناتج | 24 | القناة 2 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH3_O | الناتج | 24 | القناة 3 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH4_O | الناتج | 24 | القناة 4 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH5_O | الناتج | 24 | القناة 5 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH6_O | الناتج | 24 | القناة 6 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH7_O | الناتج | 24 | القناة 7 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH8_O | الناتج | 24 | القناة 8 الصوتيةampلو البيانات |
يسرد الجدول التالي منافذ الإدخال والإخراج لواجهة HDMI RX IP الأصلية عندما يكون تنسيق اللون YUV422.
الجدول 4-6. المدخلات والمخرجات للواجهة الأصلية
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| RESET_N_I | مدخل | 1 | إشارة إعادة الضبط غير المتزامنة النشطة المنخفضة |
| LANE3_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة المسار 3 من XCVR |
| LANE2_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة المسار 2 من XCVR |
| LANE1_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة المسار 1 من XCVR |
| EDID_RESET_N_I | مدخل | 1 | إشارة إعادة تعيين edid غير المتزامنة منخفضة النشاط |
| LANE3_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات المسار 3 الموازية |
| LANE2_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات المسار 2 الموازية |
| LANE1_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات المسار 1 الموازية |
| بيانات_LANE3_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات المسار الموازي رقم 3 من XCVR |
| بيانات_LANE2_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات المسار الموازي رقم 2 من XCVR |
| بيانات_LANE1_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات المسار الموازي رقم 1 من XCVR |
| SCL_I | مدخل | 1 | مدخل ساعة تسلسلي I2C لـ DDC |
| HPD_I | مدخل | 1 | إشارة دخل الكشف عن القابس الساخن. المصدر متصل بالمغسلة، ويجب أن تكون إشارة HPD عالية. |
| SDA_I | مدخل | 1 | إدخال البيانات التسلسلي I2C لـ DDC |
| EDID_CLK_I | مدخل | 1 | ساعة النظام لوحدة I2C |
| BIT_SLIP_LANE3_O | الناتج | 1 | إشارة انزلاق البت إلى المسار 3 من جهاز الإرسال والاستقبال |
| BIT_SLIP_LANE2_O | الناتج | 1 | إشارة انزلاق البت إلى المسار 2 من جهاز الإرسال والاستقبال |
| BIT_SLIP_LANE1_O | الناتج | 1 | إشارة انزلاق البت إلى المسار 1 من جهاز الإرسال والاستقبال |
| بيانات الفيديو صالحة | الناتج | 1 | إخراج بيانات الفيديو صالح |
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| بيانات الصوت_صالحة_O | الناتج | 1 | إخراج بيانات الصوت صالح |
| H_SYNC_O | الناتج | 1 | نبض المزامنة الأفقية |
| V_SYNC_O | الناتج | 1 | نبض المزامنة العمودية النشطة |
| نعم | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات "Y" المفكوكة |
| C_O | الناتج | عدد البكسلات ✕ بتات عمق اللون | البيانات المُفككة "C" |
| SDA_O | الناتج | 1 | إخراج البيانات التسلسلية I2C لـ DDC |
| HPD_O | الناتج | 1 | إشارة خرج الكشف عن القابس الساخن |
| ACR_CTS_O | الناتج | 20 | دورة تجديد الساعة الصوتيةamp قيمة |
| ACR_N_O | الناتج | 20 | معلمة قيمة تجديد ساعة الصوت (N) |
| ACR_VALID_O | الناتج | 1 | إشارة صالحة لتجديد ساعة الصوت |
| الصوت_SAMPLE_CH1_O | الناتج | 24 | القناة 1 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH2_O | الناتج | 24 | القناة 2 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH3_O | الناتج | 24 | القناة 3 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH4_O | الناتج | 24 | القناة 4 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH5_O | الناتج | 24 | القناة 5 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH6_O | الناتج | 24 | القناة 6 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH7_O | الناتج | 24 | القناة 7 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH8_O | الناتج | 24 | القناة 8 الصوتيةampلو البيانات |
يسرد الجدول التالي منافذ الإدخال والإخراج لواجهة HDMI RX IP الأصلية عند تمكين SCRAMBLER.
الجدول 4-7. المدخلات والمخرجات للواجهة الأصلية
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| RESET_N_I | مدخل | 1 | إشارة إعادة الضبط غير المتزامنة النشطة المنخفضة |
| R_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة "R" من XCVR |
| G_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة "G" من XCVR |
| B_RX_CLK_I | مدخل | 1 | ساعة موازية لقناة "B" من XCVR |
| EDID_RESET_N_I | مدخل | 1 | إشارة إعادة تعيين edid غير المتزامنة منخفضة النشاط |
| كابل HDMI_CLK_I | مدخل | 1 | ساعة الكابل من مصدر HDMI |
| R_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات موازية للقناة "R" |
| G_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات موازية للقناة "G" |
| B_RX_VALID_I | مدخل | 1 | إشارة صالحة من XCVR لبيانات موازية للقناة "B" |
| DATA_R_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات موازية لقناة "R" من XCVR |
| DATA_G_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات موازية للقناة "G" من XCVR |
| DATA_B_I | مدخل | عدد البكسلات ✕ 10 بت | تم استلام بيانات موازية للقناة "B" من XCVR |
| SCL_I | مدخل | 1 | مدخل ساعة تسلسلي I2C لـ DDC |
| HPD_I | مدخل | 1 | إشارة دخل كشف القابس الساخن. المصدر متصل بالحوض، ويجب أن تكون إشارة HPD عالية. |
| SDA_I | مدخل | 1 | إدخال البيانات التسلسلي I2C لـ DDC |
| EDID_CLK_I | مدخل | 1 | ساعة النظام لوحدة I2C |
| بت_سليب_رو | الناتج | 1 | إشارة انزلاق البت إلى القناة "R" في جهاز الإرسال والاستقبال |
| بت_سليب_جي_أو | الناتج | 1 | إشارة انزلاق البت إلى قناة "G" في جهاز الإرسال والاستقبال |
| اسم المنفذ | اتجاه | العرض (بت) | وصف |
| بت_سليب_بي_أو | الناتج | 1 | إشارة انزلاق البت إلى القناة "B" في جهاز الإرسال والاستقبال |
| بيانات الفيديو صالحة | الناتج | 1 | إخراج بيانات الفيديو صالح |
| بيانات الصوت_صالحة_O | Output1 | 1 | إخراج بيانات الصوت صالح |
| H_SYNC_O | الناتج | 1 | نبض المزامنة الأفقية |
| V_SYNC_O | الناتج | 1 | نبض المزامنة العمودية النشطة |
| معدل البيانات | الناتج | 16 | معدل بيانات الاستقبال. فيما يلي قيم معدل البيانات:
|
| R_O | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات "R" المفكوكة |
| يذهب | الناتج | عدد البكسلات ✕ بتات عمق اللون | بيانات "G" المفكوكة |
| ب_O | الناتج | عدد البكسلات ✕ بتات عمق اللون | البيانات "ب" المفكوكة |
| SDA_O | الناتج | 1 | إخراج البيانات التسلسلية I2C لـ DDC |
| HPD_O | الناتج | 1 | إشارة خرج الكشف عن القابس الساخن |
| ACR_CTS_O | الناتج | 20 | دورة تجديد الساعة الصوتيةamp قيمة |
| ACR_N_O | الناتج | 20 | معلمة قيمة تجديد ساعة الصوت (N) |
| ACR_VALID_O | الناتج | 1 | إشارة صالحة لتجديد ساعة الصوت |
| الصوت_SAMPLE_CH1_O | الناتج | 24 | القناة 1 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH2_O | الناتج | 24 | القناة 2 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH3_O | الناتج | 24 | القناة 3 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH4_O | الناتج | 24 | القناة 4 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH5_O | الناتج | 24 | القناة 5 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH6_O | الناتج | 24 | القناة 6 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH7_O | الناتج | 24 | القناة 7 الصوتيةampلو البيانات |
| الصوت_SAMPLE_CH8_O | الناتج | 24 | القناة 8 الصوتيةampلو البيانات |
محاكاة Testbench (اطرح سؤالاً)
تم توفير منصة اختبار للتحقق من وظائف نواة HDMI RX. تعمل منصة الاختبار فقط في الواجهة الأصلية عندما يكون عدد البكسلات واحدًا.
لمحاكاة النواة باستخدام منصة الاختبار، قم بالخطوات التالية:
- في نافذة تدفق التصميم، قم بتوسيع خيار إنشاء التصميم.
- انقر بزر الماوس الأيمن فوق إنشاء SmartDesign Testbench، ثم انقر فوق تشغيل، كما هو موضح في الشكل التالي.
الشكل 5-1. إنشاء منصة اختبار SmartDesign
- أدخل اسمًا لمنصة اختبار SmartDesign، ثم انقر فوق موافق.
الشكل 5-2. تسمية منصة اختبار SmartDesign
يتم إنشاء SmartDesign testbench ، وتظهر لوحة على يمين جزء Design Flow. - انتقل إلى كتالوج Libero® SoC، وحدد View > Windows > كتالوج IP، ثم وسّع "الحلول - الفيديو". انقر نقرًا مزدوجًا فوق HDMI RX IP (v5.4.0) ثم انقر فوق "موافق".
- قم بتحديد كافة المنافذ، ثم انقر بزر الماوس الأيمن وحدد ترقية إلى المستوى الأعلى.
- في شريط أدوات SmartDesign، انقر فوق إنشاء مكون.
- في علامة التبويب "تسلسل التحفيز"، انقر بزر الماوس الأيمن فوق اختبار HDMI_RX_TB file، ثم انقر فوق محاكاة تصميم ما قبل المركب > فتح بشكل تفاعلي.
يتم فتح أداة ModelSim® باستخدام منصة الاختبار، كما هو موضح في الشكل التالي.
الشكل 5-3. أداة ModelSim مع منصة اختبار HDMI RX File
المهم: أناإذا تمت مقاطعة المحاكاة بسبب حد وقت التشغيل المحدد في DO file، استخدم الأمر run -all لإكمال المحاكاة.
رخصة (اطرح سؤالاً)
يتم توفير HDMI RX IP مع خياري الترخيص التاليين:
- مُشفّر: يتم توفير شفرة RTL مُشفّرة كاملة للنواة. وهي متاحة مجانًا مع أي ترخيص Libero، مما يُتيح إنشاء النواة باستخدام SmartDesign. يمكنك إجراء المحاكاة، والتوليف، والتخطيط، وبرمجة شريحة FPGA باستخدام مجموعة تصميم Libero.
- RTL: كود المصدر الكامل RTL مقفل بالترخيص، والذي يجب شراؤه بشكل منفصل.
نتائج المحاكاة (اطرح سؤالاً)
يوضح الرسم التخطيطي التالي لتوقيت HDMI RX IP فترات بيانات الفيديو وبيانات التحكم.
الشكل 6-1. بيانات الفيديو
يُظهر الرسم التخطيطي التالي مخرجات hsync وvsync لمدخلات بيانات التحكم المقابلة.
الشكل 6-2. إشارات التزامن الأفقي والرأسي
يُظهر الرسم التخطيطي التالي جزء EDID.
الشكل 6-3. إشارات EDID
استخدام الموارد (اطرح سؤالاً)
تم تنفيذ HDMI RX IP في PolarFire® FPGA (حزمة MPF300T – 1FCG1152I). يوضح الجدول التالي الموارد المستخدمة عندما يكون عدد البكسلات = بكسل واحد.
الجدول 7-1. استخدام الموارد لوضع بكسل واحد
| تنسيق اللون | عمق اللون | جهاز تشويش إذاعي | قماش 4LUT | قماش دي إف إف | واجهة 4LUT | واجهة دي إف إف | أوسرام (64×12) | ذاكرة الوصول العشوائي طويلة المدى (LSRAM) (20 كيلو بايت) |
| اللون الأحمر والأخضر والأزرق | 8 | إبطال | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | إبطال | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | إبطال | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | إبطال | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | إبطال | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | إبطال | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | إبطال | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | إبطال | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | إبطال | 1585 | 1327 | 492 | 492 | 14 | 9 |
يوضح الجدول التالي الموارد المستخدمة عندما يكون عدد البكسلات = 4 بكسل.
الجدول 7-2. استخدام الموارد لوضع بكسل واحد
| تنسيق اللون | عمق اللون | جهاز تشويش إذاعي | قماش 4LUT | قماش دي إف إف | واجهة 4LUT | واجهة دي إف إف | أوسرام (64×12) | ذاكرة الوصول العشوائي طويلة المدى (LSRAM) (20 كيلو بايت) |
| اللون الأحمر والأخضر والأزرق | 8 | إبطال | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | إبطال | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | إبطال | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| اللون الأحمر والأخضر والأزرق | 10 | يُمكَِن | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | يُمكَِن | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | يُمكَِن | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | إبطال | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | إبطال | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | إبطال | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | إبطال | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
يوضح الجدول التالي الموارد المستخدمة عندما يكون عدد البكسلات = 4 بكسل ويتم تمكين SCRAMBLER.
الجدول 7-3. استخدام الموارد لوضع 4 بكسل وتفعيل SCRAMBLER
| تنسيق اللون | عمق اللون | جهاز تشويش إذاعي | قماش 4LUT | قماش دي إف إف | واجهة 4LUT | واجهة دي إف إف | أوسرام (64×12) | ذاكرة الوصول العشوائي طويلة المدى (LSRAM) (20 كيلو بايت) |
| اللون الأحمر والأخضر والأزرق | 8 | يُمكَِن | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | يُمكَِن | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | يُمكَِن | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
تكامل النظام (اطرح سؤالاً)
يوضح هذا القسم كيفية دمج الملكية الفكرية في تصميم Libero.
يوضح الجدول التالي تكوينات PF XCVR وPF TX PLL وPF CCC المطلوبة لدقة مختلفة وعرض بتات مختلف.
الجدول 8-1. تكوينات PF XCVR وPF TX PLL وPF CCC
| دقة | عرض البت | تكوين PF XCVR | وسادات ساعة CDR REF | تكوين PF CCC | |||
| معدل بيانات الاستلام | تردد ساعة مرجع RX CDR | عرض قماش RX PCS | تردد الإدخال | تردد الإخراج | |||
| 1 بكسل (1080 بكسل 60) | 8 | 1485 | 148.5 | 10 | AE27، AE28 | NA | NA |
| 1 بكسل (1080 بكسل 30) | 10 | 1485 | 148.5 | 10 | AE27، AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27، AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27، AE28 | 74.25 | 148.5 | |
| 4 بكسل (1080 بكسل 60) | 8 | 1485 | 148.5 | 40 | AE27، AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27، AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27، AE28 | 74.25 | 37.125 | |
| 4 بكسل (4kp30) | 8 | 1485 | 148.5 | 40 | AE27، AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29، AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29، AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29، AE30 | 148.5 | 74.25 | |
| 4 بكسل (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29، AE30 | NA | NA |
HDMI RX Sampالتصميم 1: عند تكوينه في وضع عمق اللون = 8 بت وعدد البكسل = 1 بكسل، كما هو موضح في الشكل التالي.
الشكل 8-1. HDMI RX Sampالتصميم 1
على سبيل المثالample، في تكوينات 8 بت، المكونات التالية هي جزء من التصميم:
- تم إعداد PF_XCVR_ERM (PF_XCVR_ERM_C0_0) لوضع الإرسال والاستقبال الكامل. يبلغ معدل بيانات الاستقبال 1485 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُعدّل 10 بت لوضع 1 PXL وساعة مرجعية CDR بتردد 148.5 ميجاهرتز. يبلغ معدل بيانات الإرسال 1485 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُعدّل 10 بت، مع عامل تقسيم الساعة 4.
- يتم تشغيل LANE0_CDR_REF_CLK وLANE1_CDR_REF_CLK وLANE2_CDR_REF_CLK وLANE3_CDR_REF_CLK من PF_XCVR_REF_CLK باستخدام دبابيس الوسادة AE27 وAE28.
- يجب تشغيل دبوس EDID CLK_I بساعة 150 ميجا هرتز مع CCC.
- يتم تشغيل R_RX_CLK_I وG_RX_CLK_I وB_RX_CLK_I بواسطة LANE3_TX_CLK_R وLANE2_TX_CLK_R وLANE1_TX_CLK_R على التوالي.
- يتم تشغيل R_RX_VALID_I وG_RX_VALID_I وB_RX_VALID_I بواسطة LANE3_RX_VAL وLANE2_RX_VAL وLANE1_RX_VAL على التوالي.
- يتم تشغيل DATA_R_I وDATA_G_I وDATA_B_I بواسطة LANE3_RX_DATA وLANE2_RX_DATA وLANE1_RX_DATA على التوالي.
HDMI RX Sampالتصميم 2: عند تكوينه في وضع عمق اللون = 8 بت وعدد البكسل = 4 بكسل، كما هو موضح في الشكل التالي.
الشكل 8-2. HDMI RX Sampالتصميم 2
على سبيل المثالample، في تكوينات 8 بت، المكونات التالية هي جزء من التصميم:
- تم إعداد PF_XCVR_ERM (PF_XCVR_ERM_C0_0) لوضع الإرسال والاستقبال الكامل. يبلغ معدل بيانات الاستقبال 1485 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُعدّل 40 بت لوضع 4 PXL وساعة مرجعية CDR بتردد 148.5 ميجاهرتز. يبلغ معدل بيانات الإرسال 1485 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُعدّل 40 بت، مع عامل تقسيم الساعة 4.
- يتم تشغيل LANE0_CDR_REF_CLK وLANE1_CDR_REF_CLK وLANE2_CDR_REF_CLK وLANE3_CDR_REF_CLK من PF_XCVR_REF_CLK باستخدام دبابيس الوسادة AE27 وAE28.
- يجب تشغيل دبوس EDID CLK_I بساعة 150 ميجا هرتز مع CCC.
- يتم تشغيل R_RX_CLK_I وG_RX_CLK_I وB_RX_CLK_I بواسطة LANE3_TX_CLK_R وLANE2_TX_CLK_R وLANE1_TX_CLK_R على التوالي.
- يتم تشغيل R_RX_VALID_I وG_RX_VALID_I وB_RX_VALID_I بواسطة LANE3_RX_VAL وLANE2_RX_VAL وLANE1_RX_VAL على التوالي.
- يتم تشغيل DATA_R_I وDATA_G_I وDATA_B_I بواسطة LANE3_RX_DATA وLANE2_RX_DATA وLANE1_RX_DATA على التوالي.
HDMI RX Sampالتصميم 3: عند تكوينه في عمق اللون = 8 بت وعدد البكسل = 4 وضع البكسل وSCRAMBLER = ممكّن، كما هو موضح في الشكل التالي.
الشكل 8-3. HDMI RX Sampالتصميم 3
على سبيل المثالample، في تكوينات 8 بت، المكونات التالية هي جزء من التصميم:
- تم إعداد PF_XCVR_ERM (PF_XCVR_ERM_C0_0) للعمل في وضعي الإرسال والاستقبال المستقلين. يبلغ معدل بيانات الاستقبال 5940 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُعدّل 40 بت لوضع 4 PXL وساعة مرجعية CDR بتردد 148.5 ميجاهرتز. يبلغ معدل بيانات الإرسال 5940 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُعدّل 40 بت، مع عامل تقسيم الساعة 4.
- يتم تشغيل LANE0_CDR_REF_CLK وLANE1_CDR_REF_CLK وLANE2_CDR_REF_CLK وLANE3_CDR_REF_CLK من PF_XCVR_REF_CLK باستخدام دبابيس الوسادة AF29 وAF30.
- يجب أن يعمل دبوس EDID CLK_I بساعة 150 ميجا هرتز مع CCC.
- يتم تشغيل R_RX_CLK_I وG_RX_CLK_I وB_RX_CLK_I بواسطة LANE3_TX_CLK_R وLANE2_TX_CLK_R وLANE1_TX_CLK_R على التوالي.
- يتم تشغيل R_RX_VALID_I وG_RX_VALID_I وB_RX_VALID_I بواسطة LANE3_RX_VAL وLANE2_RX_VAL وLANE1_RX_VAL على التوالي.
- يتم تشغيل DATA_R_I وDATA_G_I وDATA_B_I بواسطة LANE3_RX_DATA وLANE2_RX_DATA وLANE1_RX_DATA على التوالي.
HDMI RX Sampالتصميم 4: عند تكوينه في عمق اللون = 12 بت وعدد البكسل = 4 وضع البكسل وSCRAMBLER = ممكّن، كما هو موضح في الشكل التالي.
الشكل 8-4. HDMI RX Sampالتصميم 4
على سبيل المثالample، في تكوينات 12 بت، المكونات التالية هي جزء من التصميم:
- تم تكوين PF_XCVR_ERM (PF_XCVR_ERM_C0_0) لوضع الاستقبال فقط. معدل بيانات الاستقبال 4455 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُهيأ 40 بت لوضع 4 PXL وساعة مرجعية CDR 148.5 ميجاهرتز.
- يتم تشغيل LANE0_CDR_REF_CLK وLANE1_CDR_REF_CLK وLANE2_CDR_REF_CLK وLANE3_CDR_REF_CLK من PF_XCVR_REF_CLK باستخدام دبابيس الوسادة AF29 وAF30.
- يجب أن يعمل دبوس EDID CLK_I بساعة 150 ميجا هرتز مع CCC.
- يتم تشغيل R_RX_CLK_I وG_RX_CLK_I وB_RX_CLK_I بواسطة LANE3_TX_CLK_R وLANE2_TX_CLK_R وLANE1_TX_CLK_R على التوالي.
- يتم تشغيل R_RX_VALID_I وG_RX_VALID_I وB_RX_VALID_I بواسطة LANE3_RX_VAL وLANE2_RX_VAL وLANE1_RX_VAL على التوالي.
- يتم تشغيل DATA_R_I وDATA_G_I وDATA_B_I بواسطة LANE3_RX_DATA وLANE2_RX_DATA وLANE1_RX_DATA على التوالي.
- تنتج وحدة PF_CCC_C0 ساعة تسمى OUT0_FABCLK_0 بتردد 74.25 ميجا هرتز، مشتقة من ساعة إدخال تبلغ 111.375 ميجا هرتز، والتي يتم تشغيلها بواسطة LANE1_RX_CLK_R.
HDMI RX Sampالتصميم 5: عند ضبطه على عمق اللون = ٨ بت، وعدد البكسل = ٤ بكسل، وتفعيل SCRAMBLER، كما هو موضح في الشكل التالي. يتميز هذا التصميم بمعدل بيانات ديناميكي مع DRI.
الشكل 8-5. HDMI RX Sampالتصميم 5
على سبيل المثالample، في تكوينات 8 بت، المكونات التالية هي جزء من التصميم:
- تم تكوين PF_XCVR_ERM (PF_XCVR_ERM_C0_0) لوضع الاستقبال فقط مع تفعيل واجهة إعادة التكوين الديناميكي. معدل بيانات الاستقبال 5940 ميجابت في الثانية في وضع PMA، مع عرض بيانات مُهيأ بـ 40 بت لوضع 4 PXL وساعة مرجعية CDR بتردد 148.5 ميجاهرتز.
- يتم تشغيل LANE0_CDR_REF_CLK وLANE1_CDR_REF_CLK وLANE2_CDR_REF_CLK وLANE3_CDR_REF_CLK من PF_XCVR_REF_CLK باستخدام دبابيس الوسادة AF29 وAF30.
- يجب أن يعمل دبوس EDID CLK_I بساعة 150 ميجا هرتز مع CCC.
- يتم تشغيل R_RX_CLK_I وG_RX_CLK_I وB_RX_CLK_I بواسطة LANE3_TX_CLK_R وLANE2_TX_CLK_R وLANE1_TX_CLK_R على التوالي.
- يتم تشغيل R_RX_VALID_I وG_RX_VALID_I وB_RX_VALID_I بواسطة LANE3_RX_VAL وLANE2_RX_VAL وLANE1_RX_VAL على التوالي.
- يتم تشغيل DATA_R_I وDATA_G_I وDATA_B_I بواسطة LANE3_RX_DATA وLANE2_RX_DATA وLANE1_RX_DATA على التوالي.
تاريخ المراجعة (اطرح سؤالاً)
يصف سجل المراجعة التغييرات التي تم تنفيذها في المستند. يتم سرد التغييرات حسب المراجعة، بدءًا من الإصدار الأحدث.
الجدول 9-1. مراجعة التاريخ
| المراجعة | تاريخ | وصف |
| D | 02/2025 | وفيما يلي قائمة التغييرات التي تم إجراؤها في المراجعة C من الوثيقة:
|
| C | 02/2023 | وفيما يلي قائمة التغييرات التي تم إجراؤها في المراجعة C من الوثيقة:
|
| B | 09/2022 | فيما يلي قائمة بالتغييرات التي تم إجراؤها في المراجعة B للمستند:
|
| A | 04/2022 | فيما يلي قائمة بالتغييرات في المراجعة أ للمستند:
|
| 2.0 | — | فيما يلي ملخص للتغييرات التي تم إجراؤها في هذه المراجعة.
|
| 1.0 | 08/2021 | المراجعة الأولية. |
دعم Microchip FPGA
تدعم مجموعة منتجات Microchip FPGA منتجاتها بخدمات دعم متنوعة ، بما في ذلك خدمة العملاء ، ومركز الدعم الفني للعملاء ، أ webالموقع ومكاتب المبيعات في جميع أنحاء العالم. يُقترح على العملاء زيارة موارد Microchip عبر الإنترنت قبل الاتصال بالدعم لأنه من المحتمل جدًا أن استفساراتهم قد تمت الإجابة عليها بالفعل. اتصل بمركز الدعم الفني من خلال webالموقع في www.microchip.com/support. اذكر رقم جزء جهاز FPGA ، وحدد فئة الحالة المناسبة ، وقم بتحميل التصميم fileأثناء إنشاء حالة دعم فني. اتصل بخدمة العملاء للحصول على دعم غير تقني للمنتج ، مثل تسعير المنتج وترقيات المنتج ومعلومات التحديث وحالة الطلب والتفويض.
- من أمريكا الشمالية، اتصل على 800.262.1060
- من بقية العالم، اتصل على 650.318.4460
- فاكس من أي مكان في العالم 650.318.8044
معلومات الرقاقة
العلامات التجارية
اسم وشعار "Microchip" وشعار "M" والأسماء والشعارات والعلامات التجارية الأخرى هي علامات تجارية مسجلة وغير مسجلة لشركة Microchip Technology Incorporated أو الشركات التابعة لها و/أو الشركات الفرعية في الولايات المتحدة و/أو دول أخرى ("علامات Microchip التجارية"). يمكن العثور على معلومات حول العلامات التجارية لشركة Microchip على https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
رقم الكتاب الدولي: 979-8-3371-0744-8
إشعار قانوني
لا يجوز استخدام هذا المنشور والمعلومات الواردة فيه إلا مع منتجات Microchip ، بما في ذلك تصميم واختبار ودمج منتجات Microchip مع تطبيقك. استخدام هذه المعلومات بأي طريقة أخرى ينتهك هذه الشروط. يتم توفير المعلومات المتعلقة بتطبيقات الجهاز فقط لراحتك وقد تحل محلها التحديثات. تقع على عاتقك مسؤولية التأكد من أن التطبيق الخاص بك يلبي المواصفات الخاصة بك. اتصل بمكتب مبيعات Microchip المحلي للحصول على دعم إضافي أو احصل على دعم إضافي على www.microchip.com/en-us/support/design-help/client-support-services.
يتم توفير هذه المعلومات من قبل شركة MICROCHIP "كما هي". لا تقدم شركة MICROCHIP أي تعهدات أو ضمانات من أي نوع سواء كانت صريحة أو ضمنية، مكتوبة أو شفوية، قانونية أو غير ذلك، فيما يتعلق بالمعلومات بما في ذلك على سبيل المثال لا الحصر أي ضمانات ضمنية بعدم الانتهاك وقابلية التسويق والملاءمة لغرض معين، أو الضمانات المتعلقة بحالتها أو جودتها أو أدائها.
لن تكون شركة مايكرو شيب مسؤولة بأي حال من الأحوال عن أي خسارة أو ضرر أو تكلفة أو نفقات غير مباشرة أو خاصة أو عقابية أو عرضية أو تبعية من أي نوع كانت مرتبطة بالمعلومات أو استخدامها، مهما كان سببها، حتى لو تم إخطار مايكرو شيب بإمكانية حدوث ذلك أو كانت الأضرار متوقعة. إلى أقصى حد يسمح به القانون، لن تتجاوز مسؤولية مايكرو شيب الإجمالية عن جميع المطالبات بأي شكل من الأشكال المتعلقة بالمعلومات أو استخدامها مبلغ الرسوم، إن وجدت، التي دفعتها مباشرة لشركة مايكرو شيب مقابل المعلومات.
إن استخدام أجهزة Microchip في تطبيقات دعم الحياة و/أو السلامة يكون على مسؤولية المشتري بالكامل، ويوافق المشتري على الدفاع عن Microchip وتعويضها وحمايتها من أي أضرار أو مطالبات أو دعاوى أو نفقات ناجمة عن مثل هذا الاستخدام. لا يتم نقل أي تراخيص، ضمناً أو بطريقة أخرى، بموجب أي حقوق ملكية فكرية لشركة Microchip ما لم يُنص على خلاف ذلك.
ميزة حماية رمز أجهزة Microchip
لاحظ التفاصيل التالية لميزة حماية الكود على منتجات Microchip:
- تتوافق منتجات Microchip مع المواصفات الواردة في ورقة بيانات Microchip الخاصة بها.
- تعتقد شركة مايكروشيب أن مجموعة منتجاتها آمنة عند استخدامها بالطريقة المقصودة، وضمن مواصفات التشغيل، وفي ظل الظروف العادية.
- تقدر شركة Microchip حقوق الملكية الفكرية الخاصة بها وتحميها بقوة. إن محاولات انتهاك ميزات حماية الكود الخاصة بمنتجات Microchip محظورة تمامًا وقد تنتهك قانون الألفية الجديدة لحقوق طبع ونشر المواد الرقمية.
- لا تستطيع شركة Microchip ولا أي شركة أخرى لتصنيع أشباه الموصلات ضمان أمان الكود الخاص بها. لا تعني حماية الكود أننا نضمن أن المنتج "غير قابل للكسر". تتطور حماية الكود باستمرار. تلتزم شركة Microchip بتحسين ميزات حماية الكود الخاصة بمنتجاتنا باستمرار.
© 2025 Microchip Technology Inc. والشركات التابعة لها
التعليمات
- س: كيف أقوم بتحديث نواة HDMI RX IP؟
ج: يمكن تحديث نواة IP عبر برنامج Libero SoC أو تنزيلها يدويًا من الكتالوج. بمجرد تثبيتها في كتالوج IP الخاص ببرنامج Libero SoC، يمكن تهيئتها وإنشاؤها وتشغيلها ضمن SmartDesign لإضافتها إلى المشروع.
المستندات / الموارد
 |
جهاز استقبال HDMI عالي الدقة من MICROCHIP PolarFire FPGA متعدد الوسائط [بي دي اف] دليل المستخدم PolarFire FPGA، جهاز استقبال HDMI بواجهة وسائط متعددة عالية الدقة PolarFire FPGA، جهاز استقبال HDMI بواجهة وسائط متعددة عالية الدقة، جهاز استقبال HDMI بواجهة وسائط متعددة، جهاز استقبال HDMI بواجهة، جهاز استقبال HDMI |
