MICROCHIP PolarFire FPGA อินเทอร์เฟซมัลติมีเดียความละเอียดสูง ตัวรับ HDMI
บทนำ (ถามคำถาม)
ตัวรับ IP อินเทอร์เฟซมัลติมีเดียความละเอียดสูง (HDMI) ของ Microchip รองรับการรับข้อมูลวิดีโอและแพ็กเก็ตข้อมูลเสียงตามที่อธิบายไว้ในข้อกำหนดมาตรฐาน HDMI HDMI RX IP ได้รับการออกแบบมาโดยเฉพาะสำหรับอุปกรณ์ PolarFire® FPGA และ PolarFire System on Chip (SoC) FPGA ที่รองรับ HDMI 2.0 สำหรับความละเอียดสูงสุด 1920 × 1080 ที่ 60 Hz ในโหมดพิกเซลเดียวและสูงสุด 3840 × 2160 ที่ 60 Hz ในโหมดสี่พิกเซล RX IP รองรับการตรวจจับปลั๊กร้อน (HPD) สำหรับการตรวจสอบการเปิดหรือปิดเครื่อง และเหตุการณ์ถอดหรือเสียบปลั๊กเพื่อระบุการสื่อสารระหว่างแหล่ง HDMI และซิงก์ HDMI
แหล่งสัญญาณ HDMI ใช้ช่อง Display Data (DDC) เพื่ออ่าน Extended Display Identification Data (EDID) ของซิงก์เพื่อค้นหาการกำหนดค่าและ/หรือความสามารถของซิงก์ HDMI RX IP มี EDID ที่ตั้งโปรแกรมไว้ล่วงหน้า ซึ่งแหล่งสัญญาณ HDMI สามารถอ่านได้ผ่านช่อง I2C มาตรฐาน ทรานซีฟเวอร์อุปกรณ์ PolarFire FPGA และ PolarFire SoC FPGA ใช้ร่วมกับ RX IP เพื่อดีซีเรียลไลซ์ข้อมูลซีเรียลเป็นข้อมูล 10 บิต ช่องข้อมูลใน HDMI อนุญาตให้มีค่าเบี่ยงเบนระหว่างช่องสัญญาณได้มากพอสมควร HDMI RX IP จะลบค่าเบี่ยงเบนระหว่างช่องข้อมูลโดยใช้ First-In First-Out (FIFO) IP นี้จะแปลงข้อมูล Transition Minimized Differential Signaling (TMDS) ที่ได้รับจากแหล่งสัญญาณ HDMI ผ่านทรานซีฟเวอร์เป็นข้อมูลพิกเซล RGB 24 บิต ข้อมูลเสียง 24 บิต และสัญญาณควบคุม โทเค็นควบคุมมาตรฐานสี่ตัวที่ระบุในโปรโตคอล HDMI ใช้เพื่อจัดตำแหน่งเฟสข้อมูลระหว่างดีซีเรียลไลซ์
สรุป
ตารางต่อไปนี้เป็นข้อมูลสรุปคุณลักษณะของ HDMI RX IP
ตารางที่ 1 คุณลักษณะ HDMI RX IP
| เวอร์ชันหลัก | คู่มือผู้ใช้นี้รองรับ HDMI RX IP v5.4 |
| กลุ่มอุปกรณ์ที่รองรับ |
|
| รองรับการไหลของเครื่องมือ | ต้องใช้ Libero® SoC v12.0 ขึ้นไป |
| อินเทอร์เฟซที่รองรับ | อินเทอร์เฟซที่รองรับโดย HDMI RX IP ได้แก่:
|
| การออกใบอนุญาต | HDMI RX IP มีตัวเลือกใบอนุญาตสองแบบดังต่อไปนี้:
|
คุณสมบัติ
HDMI RX IP มีคุณสมบัติดังต่อไปนี้:
- เข้ากันได้กับ HDMI 2.0
- รองรับความลึกสี 8, 10, 12 และ 16 บิต
- รองรับรูปแบบสีเช่น RGB, YUV 4:2:2 และ YUV 4:4:4
- รองรับหนึ่งหรือสี่พิกเซลต่ออินพุตนาฬิกา
- รองรับความละเอียดสูงถึง 1920 ✕ 1080 ที่ 60 Hz ในโหมด One Pixel และสูงสุด 3840 ✕ 2160 ที่ 60 Hz ในโหมด Four Pixel
- ตรวจจับการเสียบปลั๊กแบบ Hot-Plug
- รองรับรูปแบบการถอดรหัส – TMDS
- รองรับอินพุต DVI
- รองรับ Display Data Channel (DDC) และ Enhanced Display Data Channel (E-DDC)
- รองรับอินเทอร์เฟซวิดีโอ Native และ AXI4 Stream สำหรับการถ่ายโอนข้อมูลวิดีโอ
- รองรับอินเทอร์เฟซเสียง Native และ AXI4 Stream สำหรับการถ่ายโอนข้อมูลเสียง
คุณสมบัติที่ไม่รองรับ
ต่อไปนี้คือคุณลักษณะที่ไม่รองรับของ HDMI RX IP:
- ไม่รองรับรูปแบบสี 4:2:0
- ไม่รองรับ High Dynamic Range (HDR) และ High-bandwidth Digital Content Protection (HDCP)
- ไม่รองรับอัตราการรีเฟรชตัวแปร (VRR) และโหมดความหน่วงต่ำอัตโนมัติ (ALLM)
- ไม่รองรับพารามิเตอร์การกำหนดเวลาแนวนอนซึ่งหารด้วยสี่ไม่ได้ในโหมดสี่พิกเซล
คำแนะนำในการติดตั้ง
ต้องติดตั้งแกน IP ลงในแคตตาล็อก IP ของซอฟต์แวร์ Libero® SoC โดยอัตโนมัติผ่านฟังก์ชันอัปเดตแคตตาล็อก IP ในซอฟต์แวร์ Libero SoC หรือดาวน์โหลดด้วยตนเองจากแคตตาล็อก เมื่อติดตั้งแกน IP ในแคตตาล็อก IP ของซอฟต์แวร์ Libero SoC แล้ว จะมีการกำหนดค่า สร้าง และสร้างอินสแตนซ์ภายใน Smart Design เพื่อรวมไว้ในโครงการ Libero
อุปกรณ์ที่มาทดสอบ (ถามคำถาม)
ตารางต่อไปนี้จะแสดงรายชื่ออุปกรณ์ต้นทางที่ได้รับการทดสอบ
ตาราง 1-1 แหล่งทดสอบอุปกรณ์
| อุปกรณ์ | โหมดพิกเซล | ทดสอบความละเอียดแล้ว | ความลึกของสี (บิต) | โหมดสี | เสียง |
| เครื่องวิเคราะห์ HDMI Quantumdata™ M41h | 1 | 720P 30 FPS, 720P 60 FPS และ 1080P 60 FPS | 8 | RGB, YUV444 และ YUV422 | ใช่ |
| 1080P 30เฟรมต่อวินาที | 8, 10, 12 และ 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS และ 4K 60 FPS | 8 | |||
| 1080P 60เฟรมต่อวินาที | 8, 12 และ 16 | ||||
| 4K 30เฟรมต่อวินาที | 8, 10, 12 และ 16 | ||||
| เลอโนโว™ 20U1A007IG | 1 | 1080P 60เฟรมต่อวินาที | 8 | อาร์จีบี | ใช่ |
| 4 | 1080P 60 FPS และ 4K 30 FPS | ||||
| เดลล์ ละติจูด 3420 | 1 | 1080P 60เฟรมต่อวินาที | 8 | อาร์จีบี | ใช่ |
| 4 | 4K 30 FPS และ 4K 60 FPS | ||||
| เครื่องทดสอบ HDMI® Astro VA-1844A | 1 | 720P 30 FPS, 720P 60 FPS และ 1080P 60 FPS | 8 | RGB, YUV444 และ YUV422 | ใช่ |
| 1080P 30เฟรมต่อวินาที | 8, 10, 12 และ 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS และ 4K 30 FPS | 8 | |||
| 1080P 30เฟรมต่อวินาที | 8, 12 และ 16 | ||||
| ชุด NVIDIA® Jetson AGX Orin 32GB H01 | 1 | 1080P 30เฟรมต่อวินาที | 8 | อาร์จีบี | เลขที่ |
| 4 | 4K 60เฟรมต่อวินาที |
การกำหนดค่า IP ของ HDMI RX (ถามคำถาม)
ส่วนนี้ให้ข้อมูลมากกว่าview อินเทอร์เฟซตัวกำหนดค่า IP ของ HDMI RX และส่วนประกอบต่างๆ ตัวกำหนดค่า IP ของ HDMI RX มอบอินเทอร์เฟซกราฟิกสำหรับตั้งค่าแกน HDMI RX ตัวกำหนดค่านี้ช่วยให้ผู้ใช้สามารถเลือกพารามิเตอร์ต่างๆ เช่น จำนวนพิกเซล จำนวนช่องสัญญาณเสียง อินเทอร์เฟซวิดีโอ อินเทอร์เฟซเสียง SCRAMBLER ความลึกของสี รูปแบบสี การทดสอบทดสอบ และใบอนุญาต อินเทอร์เฟซตัวกำหนดค่าประกอบด้วยเมนูแบบดรอปดาวน์และตัวเลือกต่างๆ เพื่อปรับแต่งการตั้งค่า การกำหนดค่าหลักต่างๆ อธิบายไว้ในตาราง 4-1 รูปภาพต่อไปนี้แสดงรายละเอียด view ของอินเทอร์เฟซตัวกำหนดค่า IP HDMI RX
รูปที่ 2-1 ตัวกำหนดค่า IP RX ของ HDMI
อินเทอร์เฟซยังรวมถึงปุ่มตกลงและยกเลิกเพื่อยืนยันหรือยกเลิกการกำหนดค่า
การใช้งานฮาร์ดแวร์ (ถามคำถาม)
รูปภาพต่อไปนี้อธิบายอินเทอร์เฟซ HDMI RX IP พร้อมตัวรับส่งสัญญาณ (XCVR)
รูปที่ 3-1 แผนผังบล็อก HDMI RX
รูปที่ 3-2 แผนผังบล็อกรายละเอียดของตัวรับ
HDMI RX ประกอบด้วยสามtagใช่:
- เครื่องจัดตำแหน่งเฟสจะจัดตำแหน่งข้อมูลขนานโดยคำนึงถึงขอบเขตโทเค็นควบคุมโดยใช้สลิปบิตของทรานซีฟเวอร์
- ตัวถอดรหัส TMDS จะแปลงข้อมูลเข้ารหัส 10 บิตให้เป็นข้อมูลพิกเซลวิดีโอ 8 บิต ข้อมูลแพ็คเก็ตเสียง 4 บิต และสัญญาณควบคุม 2 บิต
- FIFO จะลบความเอียงระหว่างนาฬิกาของเลน R, G และ B
เฟสอะไลเนอร์ (สอบถามเพิ่มเติม)
ข้อมูลขนาน 10 บิตจาก XCVR ไม่ได้จัดตำแหน่งเสมอตามขอบเขตคำที่เข้ารหัส TMDS ข้อมูลขนานต้องถูกเลื่อนบิตและจัดตำแหน่งเพื่อถอดรหัสข้อมูล ตัวจัดตำแหน่งเฟสจะจัดตำแหน่งข้อมูลขนานที่เข้ามาให้ตรงกับขอบเขตคำโดยใช้คุณสมบัติบิตสลิปใน XCVR XCVR ในโหมด Per-Monitor DPI Awareness (PMA) อนุญาตให้ใช้คุณสมบัติบิตสลิป ซึ่งจะปรับการจัดตำแหน่งของคำดีซีเรียลไลซ์ 10 บิตทีละ 1 บิต ทุกครั้ง หลังจากปรับตำแหน่งคำ 10 บิตทีละ 1 บิตแล้ว จะเปรียบเทียบกับโทเค็นควบคุมหนึ่งในสี่โทเค็นของโปรโตคอล HDMI เพื่อล็อกตำแหน่งระหว่างช่วงควบคุม คำ 10 บิตจะจัดตำแหน่งอย่างถูกต้องและถือว่าถูกต้องสำหรับวินาทีถัดไปtagแต่ละช่องสีจะมีตัวจัดตำแหน่งเฟสของตัวเอง ตัวถอดรหัส TMDS จะเริ่มถอดรหัสเมื่อตัวจัดตำแหน่งเฟสทั้งหมดถูกล็อกเพื่อแก้ไขขอบเขตคำเท่านั้น
ตัวถอดรหัส TMDS (ถามคำถาม)
ตัวถอดรหัส TMDS ถอดรหัสข้อมูลดีซีเรียลไลซ์ 10 บิตจากเครื่องรับส่งสัญญาณเป็นข้อมูลพิกเซล 8 บิตในช่วงระยะเวลาวิดีโอ HSYNC, VSYNC และ PACKET HEADER ถูกสร้างขึ้นในช่วงระยะเวลาควบคุมจากข้อมูลช่องสัญญาณสีน้ำเงิน 10 บิต ข้อมูลแพ็กเก็ตเสียงจะถอดรหัสไปยังช่องสัญญาณ R และ G โดยแต่ละช่องสัญญาณมี XNUMX บิต ตัวถอดรหัส TMDS ของแต่ละช่องสัญญาณทำงานตามนาฬิกาของตัวเอง ดังนั้นจึงอาจมีการเบี่ยงเบนระหว่างช่องสัญญาณได้ในระดับหนึ่ง
การเบี่ยงเบนจากช่องหนึ่งไปอีกช่องหนึ่ง (ถามคำถาม)
ตรรกะการดีสกิวแบบ FIFO ใช้เพื่อลบความเบ้ระหว่างช่องสัญญาณ แต่ละช่องสัญญาณจะได้รับสัญญาณที่ถูกต้องจากหน่วยปรับเฟสเพื่อระบุว่าข้อมูล 10 บิตขาเข้าจากตัวปรับเฟสนั้นถูกต้องหรือไม่ หากช่องสัญญาณทั้งหมดถูกต้อง (ได้ปรับเฟสสำเร็จแล้ว) โมดูล FIFO จะเริ่มส่งข้อมูลผ่านโมดูล FIFO โดยใช้สัญญาณเปิดใช้งานการอ่านและการเขียน (เขียนเข้าและอ่านออกอย่างต่อเนื่อง) เมื่อตรวจพบโทเค็นควบคุมในเอาต์พุต FIFO ใดๆ โฟลว์การอ่านออกจะถูกระงับ และสัญญาณที่ตรวจพบมาร์กเกอร์จะถูกสร้างขึ้นเพื่อระบุการมาถึงของมาร์กเกอร์เฉพาะในสตรีมวิดีโอ โฟลว์การอ่านออกจะเริ่มต้นใหม่เมื่อมาร์กเกอร์นี้มาถึงทั้งสามช่องสัญญาณเท่านั้น เป็นผลให้ความเบ้ที่เกี่ยวข้องถูกลบออก FIFO แบบนาฬิกาคู่จะซิงโครไนซ์สตรีมข้อมูลทั้งสามสตรีมกับนาฬิกาช่องสัญญาณสีน้ำเงินเพื่อลบความเบ้ที่เกี่ยวข้อง รูปต่อไปนี้จะอธิบายเทคนิคการลดความเบ้จากช่องสัญญาณถึงช่องสัญญาณ
รูปที่ 3-3 การลดความเอียงจากช่องหนึ่งไปยังอีกช่องหนึ่ง
DDC (ถามคำถาม)
DDC เป็นช่องทางการสื่อสารที่ใช้ข้อกำหนดของบัส I2C แหล่งที่มาใช้คำสั่ง I2C เพื่ออ่านข้อมูลจาก E-EDID ของซิงก์ที่มีที่อยู่สเลฟ HDMI RX IP ใช้ EDID ที่กำหนดไว้ล่วงหน้าพร้อมรองรับความละเอียดหลายระดับสูงสุด 1920 x 1080 ที่ 60 Hz ในโหมด One Pixel และสูงสุด 3840 x 2160 ที่ 60 Hz ในโหมด Four Pixel
EDID แสดงชื่อจอแสดงผลเป็นจอแสดงผล Microchip HDMI
พารามิเตอร์ HDMI RX และสัญญาณอินเทอร์เฟซ (ถามคำถาม)
หัวข้อนี้จะกล่าวถึงพารามิเตอร์ในตัวกำหนดค่า GUI ของ HDMI RX และสัญญาณ I/O
พารามิเตอร์การกำหนดค่า (ถามคำถาม)
ตารางต่อไปนี้แสดงพารามิเตอร์การกำหนดค่าใน HDMI RX IP
ตารางที่ 4-1 พารามิเตอร์การกำหนดค่า
| ชื่อพารามิเตอร์ | คำอธิบาย |
| รูปแบบสี | กำหนดปริภูมิสี รองรับรูปแบบสีต่อไปนี้:
|
| ความลึกของสี | ระบุจำนวนบิตต่อส่วนประกอบสี รองรับ 8, 10, 12 และ 16 บิตต่อส่วนประกอบ |
| จำนวนพิกเซล | ระบุจำนวนพิกเซลต่ออินพุตนาฬิกา:
|
| สแครมเบลอร์ | รองรับความละเอียด 4K ที่ 60 เฟรมต่อวินาที:
|
| จำนวนช่องสัญญาณเสียง | รองรับจำนวนช่องเสียง:
|
| อินเตอร์เฟซวิดีโอ | สตรีมดั้งเดิมและ AXI |
| อินเทอร์เฟซเสียง | สตรีมดั้งเดิมและ AXI |
| ม้านั่งทดสอบ | ช่วยให้สามารถเลือกสภาพแวดล้อมของแท่นทดสอบได้ รองรับตัวเลือกของแท่นทดสอบต่อไปนี้:
|
| ใบอนุญาต | ระบุประเภทของใบอนุญาต มีตัวเลือกใบอนุญาตสองแบบต่อไปนี้:
|
พอร์ต (ถามคำถาม)
ตารางต่อไปนี้จะแสดงพอร์ตอินพุตและเอาต์พุตของ HDMI RX IP สำหรับอินเทอร์เฟซเนทีฟเมื่อรูปแบบสีเป็น RGB
ตาราง 4-2 อินพุตและเอาต์พุตสำหรับอินเทอร์เฟซดั้งเดิม
| ชื่อสัญญาณ | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| รีเซ็ต_N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| อาร์_อาร์เอ็กซ์_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับช่อง “R” จาก XCVR |
| จี_อาร์เอ็กซ์_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับช่อง "G" จาก XCVR |
| บี_อาร์เอ็กซ์_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับช่อง "B" จาก XCVR |
| แก้ไขรหัสรีเซ็ต N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตการแก้ไขแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| R_RX_VALID_ฉัน | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานช่อง "R" |
| G_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานช่อง "G" |
| B_RX_VALID_ฉัน | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานช่อง "B" |
| ชื่อสัญญาณ | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| DATA_R_I | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลขนานช่อง “R” จาก XCVR |
| DATA_G_I | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลขนานช่อง “G” จาก XCVR |
| DATA_B_I | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลขนานช่อง "B" จาก XCVR |
| SCL_ไอ | ป้อนข้อมูล | 1 | อินพุตนาฬิกาอนุกรม I2C สำหรับ DDC |
| เอชพีดี_ไอ | ป้อนข้อมูล | 1 | ตรวจจับสัญญาณอินพุตแบบ Hot Plug แหล่งเชื่อมต่อกับซิงก์ สัญญาณ HPD ควรสูง |
| เอสดีเอ_ไอ | ป้อนข้อมูล | 1 | อินพุตข้อมูลอนุกรม I2C สำหรับ DDC |
| รหัสอีดีไอดี_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิการะบบสำหรับโมดูล I2C |
| บิต_สลิป_อาร์_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังช่อง “R” ของทรานซีฟเวอร์ |
| บิท_สลิป_จี_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังช่อง “G” ของทรานซีฟเวอร์ |
| บิท_สลิป_บี_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังช่อง “B” ของทรานซีฟเวอร์ |
| ข้อมูลวิดีโอ_ข้อมูล_VALID_O | เอาท์พุต | 1 | ข้อมูลวิดีโอเอาท์พุตที่ถูกต้อง |
| ข้อมูลเสียง_ค่าที่ถูกต้อง_O | เอาท์พุต | 1 | ข้อมูลเสียงเอาท์พุตที่ถูกต้อง |
| H_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวนอน |
| V_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวตั้งที่ใช้งานอยู่ |
| ร_โอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “R” |
| ไป | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “G” |
| บี_โอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “B” |
| ส.ด.เอ_โอ | เอาท์พุต | 1 | เอาท์พุตข้อมูลอนุกรม I2C สำหรับ DDC |
| เอชพีดี_โอ | เอาท์พุต | 1 | การตรวจจับสัญญาณเอาท์พุตของปลั๊กแบบฮอต |
| ACR_CTS_โอ | เอาท์พุต | 20 | รอบเวลาการสร้างนาฬิกาเสียงใหม่amp ค่า |
| ACR_ไม่_โอ | เอาท์พุต | 20 | พารามิเตอร์ค่าการสร้างนาฬิกาเสียงใหม่ (N) |
| ACR_VALID_โอ | เอาท์พุต | 1 | การสร้างสัญญาณนาฬิกาเสียงใหม่ที่ถูกต้อง |
| เสียง_SAMPเล_ช1_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 1ampข้อมูลเลอ |
| เสียง_SAMPเล_ช2_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 2ampข้อมูลเลอ |
| เสียง_SAMPเล_ช3_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 3ampข้อมูลเลอ |
| เสียง_SAMPเล_ช4_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 4ampข้อมูลเลอ |
| เสียง_SAMPเล_ช5_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 5ampข้อมูลเลอ |
| เสียง_SAMPเล_ช6_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 6ampข้อมูลเลอ |
| เสียง_SAMPเล_ช7_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 7ampข้อมูลเลอ |
| เสียง_SAMPเล_ช8_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 8ampข้อมูลเลอ |
| โหมด HDMI_DVI_O | เอาท์พุต | 1 | ต่อไปนี้เป็นสองโหมด:
|
ตารางต่อไปนี้จะอธิบายพอร์ตอินพุตและเอาต์พุตของ HDMI RX IP สำหรับอินเทอร์เฟซวิดีโอสตรีม AXI4
ตาราง 4-3 พอร์ตอินพุตและเอาต์พุตสำหรับอินเทอร์เฟซวิดีโอสตรีม AXI4
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| TDATA_O | เอาท์พุต | จำนวนพิกเซล ✕ ความลึกของสี ✕ 3 บิต | ข้อมูลวิดีโอเอาท์พุต [R, G, B] |
| ทีวีลิด_โอ | เอาท์พุต | 1 | เอาท์พุตวีดีโอถูกต้อง |
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| TLAST_O | เอาท์พุต | 1 | สัญญาณสิ้นสุดเฟรมเอาท์พุต |
| ทูเซอร์_โอ | เอาท์พุต | 3 |
|
| TSTRB_O | เอาท์พุต | 3 | เอาท์พุตข้อมูลวิดีโอแฟลช |
| ทีคีพ_โอ | เอาท์พุต | 3 | เอาท์พุตข้อมูลวีดีโอเก็บไว้ |
ตารางต่อไปนี้จะอธิบายพอร์ตอินพุตและเอาต์พุตของ HDMI RX IP สำหรับอินเทอร์เฟซเสียงสตรีม AXI4
ตาราง 4-4 พอร์ตอินพุตและเอาต์พุตสำหรับอินเทอร์เฟซเสียงสตรีม AXI4
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| เสียง_ทีดีตา_โอ | เอาท์พุต | 24 | เอาท์พุตข้อมูลเสียง |
| เสียง_เวลา_โอ | เอาท์พุต | 3 | ช่องสัญญาณเสียงออก |
| เสียง_TVALID_O | เอาท์พุต | 1 | เอาท์พุตสัญญาณเสียงที่ถูกต้อง |
ตารางต่อไปนี้จะแสดงพอร์ตอินพุตและเอาต์พุตของ HDMI RX IP สำหรับอินเทอร์เฟซเนทีฟเมื่อรูปแบบสีเป็น YUV444
ตาราง 4-5 อินพุตและเอาต์พุตสำหรับอินเทอร์เฟซดั้งเดิม
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| รีเซ็ต_N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| เลน3_RX_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับเลน 3 ช่องจาก XCVR |
| เลน2_RX_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับเลน 2 ช่องจาก XCVR |
| เลน1_RX_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับเลน 1 ช่องจาก XCVR |
| แก้ไขรหัสรีเซ็ต N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตการแก้ไขแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| เลน3_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานเลน 3 |
| เลน2_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานเลน 2 |
| เลน1_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานเลน 1 |
| DATA_LANE3_ไอ | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลคู่ขนานเลน 3 จาก XCVR |
| DATA_LANE2_ไอ | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลคู่ขนานเลน 2 จาก XCVR |
| DATA_LANE1_ไอ | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลคู่ขนานเลน 1 จาก XCVR |
| SCL_ไอ | ป้อนข้อมูล | 1 | อินพุตนาฬิกาอนุกรม I2C สำหรับ DDC |
| เอชพีดี_ไอ | ป้อนข้อมูล | 1 | ตรวจจับสัญญาณอินพุตแบบ Hot Plug แหล่งเชื่อมต่อกับซิงก์ สัญญาณ HPD ควรสูง |
| เอสดีเอ_ไอ | ป้อนข้อมูล | 1 | อินพุตข้อมูลอนุกรม I2C สำหรับ DDC |
| รหัสอีดีไอดี_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิการะบบสำหรับโมดูล I2C |
| บิทสลิป_เลน3_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังเลน 3 ของทรานซีฟเวอร์ |
| บิทสลิป_เลน2_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังเลน 2 ของทรานซีฟเวอร์ |
| บิทสลิป_เลน1_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังเลน 1 ของทรานซีฟเวอร์ |
| ข้อมูลวิดีโอ_ข้อมูล_VALID_O | เอาท์พุต | 1 | ข้อมูลวิดีโอเอาท์พุตที่ถูกต้อง |
| ข้อมูลเสียง_ค่าที่ถูกต้อง_O | เอาท์พุต | 1 | ข้อมูลเสียงเอาท์พุตที่ถูกต้อง |
| H_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวนอน |
| V_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวตั้งที่ใช้งานอยู่ |
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| โย_โอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “Y” |
| ซีบี_โอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “Cb” |
| ครีโอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “Cr” |
| ส.ด.เอ_โอ | เอาท์พุต | 1 | เอาท์พุตข้อมูลอนุกรม I2C สำหรับ DDC |
| เอชพีดี_โอ | เอาท์พุต | 1 | การตรวจจับสัญญาณเอาท์พุตของปลั๊กแบบฮอต |
| ACR_CTS_โอ | เอาท์พุต | 20 | รอบเวลาการสร้างนาฬิกาเสียงใหม่amp ค่า |
| ACR_ไม่_โอ | เอาท์พุต | 20 | พารามิเตอร์ค่าการสร้างนาฬิกาเสียงใหม่ (N) |
| ACR_VALID_โอ | เอาท์พุต | 1 | การสร้างสัญญาณนาฬิกาเสียงใหม่ที่ถูกต้อง |
| เสียง_SAMPเล_ช1_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 1ampข้อมูลเลอ |
| เสียง_SAMPเล_ช2_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 2ampข้อมูลเลอ |
| เสียง_SAMPเล_ช3_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 3ampข้อมูลเลอ |
| เสียง_SAMPเล_ช4_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 4ampข้อมูลเลอ |
| เสียง_SAMPเล_ช5_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 5ampข้อมูลเลอ |
| เสียง_SAMPเล_ช6_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 6ampข้อมูลเลอ |
| เสียง_SAMPเล_ช7_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 7ampข้อมูลเลอ |
| เสียง_SAMPเล_ช8_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 8ampข้อมูลเลอ |
ตารางต่อไปนี้จะแสดงพอร์ตอินพุตและเอาต์พุตของ HDMI RX IP สำหรับอินเทอร์เฟซเนทีฟเมื่อรูปแบบสีเป็น YUV422
ตาราง 4-6 อินพุตและเอาต์พุตสำหรับอินเทอร์เฟซดั้งเดิม
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| รีเซ็ต_N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| เลน3_RX_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับเลน 3 ช่องจาก XCVR |
| เลน2_RX_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับเลน 2 ช่องจาก XCVR |
| เลน1_RX_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับเลน 1 ช่องจาก XCVR |
| แก้ไขรหัสรีเซ็ต N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตการแก้ไขแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| เลน3_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานเลน 3 |
| เลน2_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานเลน 2 |
| เลน1_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานเลน 1 |
| DATA_LANE3_ไอ | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลคู่ขนานเลน 3 จาก XCVR |
| DATA_LANE2_ไอ | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลคู่ขนานเลน 2 จาก XCVR |
| DATA_LANE1_ไอ | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลคู่ขนานเลน 1 จาก XCVR |
| SCL_ไอ | ป้อนข้อมูล | 1 | อินพุตนาฬิกาอนุกรม I2C สำหรับ DDC |
| เอชพีดี_ไอ | ป้อนข้อมูล | 1 | ตรวจจับสัญญาณอินพุตแบบ Hot Plug แหล่งเชื่อมต่อกับซิงก์ สัญญาณ HPD ควรสูง |
| เอสดีเอ_ไอ | ป้อนข้อมูล | 1 | อินพุตข้อมูลอนุกรม I2C สำหรับ DDC |
| รหัสอีดีไอดี_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิการะบบสำหรับโมดูล I2C |
| บิทสลิป_เลน3_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังเลน 3 ของทรานซีฟเวอร์ |
| บิทสลิป_เลน2_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังเลน 2 ของทรานซีฟเวอร์ |
| บิทสลิป_เลน1_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังเลน 1 ของทรานซีฟเวอร์ |
| ข้อมูลวิดีโอ_ข้อมูล_VALID_O | เอาท์พุต | 1 | ข้อมูลวิดีโอเอาท์พุตที่ถูกต้อง |
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| ข้อมูลเสียง_ค่าที่ถูกต้อง_O | เอาท์พุต | 1 | ข้อมูลเสียงเอาท์พุตที่ถูกต้อง |
| H_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวนอน |
| V_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวตั้งที่ใช้งานอยู่ |
| โย_โอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “Y” |
| ซีโอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “C” |
| ส.ด.เอ_โอ | เอาท์พุต | 1 | เอาท์พุตข้อมูลอนุกรม I2C สำหรับ DDC |
| เอชพีดี_โอ | เอาท์พุต | 1 | การตรวจจับสัญญาณเอาท์พุตของปลั๊กแบบฮอต |
| ACR_CTS_โอ | เอาท์พุต | 20 | รอบเวลาการสร้างนาฬิกาเสียงใหม่amp ค่า |
| ACR_ไม่_โอ | เอาท์พุต | 20 | พารามิเตอร์ค่าการสร้างนาฬิกาเสียงใหม่ (N) |
| ACR_VALID_โอ | เอาท์พุต | 1 | การสร้างสัญญาณนาฬิกาเสียงใหม่ที่ถูกต้อง |
| เสียง_SAMPเล_ช1_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 1ampข้อมูลเลอ |
| เสียง_SAMPเล_ช2_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 2ampข้อมูลเลอ |
| เสียง_SAMPเล_ช3_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 3ampข้อมูลเลอ |
| เสียง_SAMPเล_ช4_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 4ampข้อมูลเลอ |
| เสียง_SAMPเล_ช5_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 5ampข้อมูลเลอ |
| เสียง_SAMPเล_ช6_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 6ampข้อมูลเลอ |
| เสียง_SAMPเล_ช7_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 7ampข้อมูลเลอ |
| เสียง_SAMPเล_ช8_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 8ampข้อมูลเลอ |
ตารางต่อไปนี้จะแสดงพอร์ตอินพุตและเอาต์พุตของ HDMI RX IP สำหรับอินเทอร์เฟซเนทีฟเมื่อเปิดใช้งาน SCRAMBLER
ตาราง 4-7 อินพุตและเอาต์พุตสำหรับอินเทอร์เฟซดั้งเดิม
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| รีเซ็ต_N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| อาร์_อาร์เอ็กซ์_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับช่อง “R” จาก XCVR |
| จี_อาร์เอ็กซ์_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับช่อง "G" จาก XCVR |
| บี_อาร์เอ็กซ์_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิกาคู่ขนานสำหรับช่อง "B" จาก XCVR |
| แก้ไขรหัสรีเซ็ต N_I | ป้อนข้อมูล | 1 | สัญญาณรีเซ็ตการแก้ไขแบบอะซิงโครนัสแบบแอคทีฟโลว์ |
| สาย HDMI_CLK_I | ป้อนข้อมูล | 1 | นาฬิกาเคเบิลจากแหล่ง HDMI |
| R_RX_VALID_ฉัน | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานช่อง "R" |
| G_RX_VALID_I | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานช่อง "G" |
| B_RX_VALID_ฉัน | ป้อนข้อมูล | 1 | สัญญาณที่ถูกต้องจาก XCVR สำหรับข้อมูลขนานช่อง "B" |
| DATA_R_I | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลขนานช่อง “R” จาก XCVR |
| DATA_G_I | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลขนานช่อง “G” จาก XCVR |
| DATA_B_I | ป้อนข้อมูล | จำนวนพิกเซล ✕ 10 บิต | รับข้อมูลขนานช่อง "B" จาก XCVR |
| SCL_ไอ | ป้อนข้อมูล | 1 | อินพุตนาฬิกาอนุกรม I2C สำหรับ DDC |
| เอชพีดี_ไอ | ป้อนข้อมูล | 1 | ตรวจจับสัญญาณอินพุตแบบ Hot Plug แหล่งที่มาเชื่อมต่อกับซิงก์ และสัญญาณ HPD ควรสูง |
| เอสดีเอ_ไอ | ป้อนข้อมูล | 1 | อินพุตข้อมูลอนุกรม I2C สำหรับ DDC |
| รหัสอีดีไอดี_ซีแอลเค_ไอ | ป้อนข้อมูล | 1 | นาฬิการะบบสำหรับโมดูล I2C |
| บิต_สลิป_อาร์_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังช่อง “R” ของทรานซีฟเวอร์ |
| บิท_สลิป_จี_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังช่อง “G” ของทรานซีฟเวอร์ |
| ชื่อพอร์ต | ทิศทาง | ความกว้าง (บิต) | คำอธิบาย |
| บิท_สลิป_บี_โอ | เอาท์พุต | 1 | สัญญาณสลิปบิตไปยังช่อง “B” ของทรานซีฟเวอร์ |
| ข้อมูลวิดีโอ_ข้อมูล_VALID_O | เอาท์พุต | 1 | ข้อมูลวิดีโอเอาท์พุตที่ถูกต้อง |
| ข้อมูลเสียง_ค่าที่ถูกต้อง_O | Output1 | 1 | ข้อมูลเสียงเอาท์พุตที่ถูกต้อง |
| H_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวนอน |
| V_SYNC_O | เอาท์พุต | 1 | พัลส์ซิงค์แนวตั้งที่ใช้งานอยู่ |
| อัตราข้อมูล_O | เอาท์พุต | 16 | อัตราข้อมูล Rx ต่อไปนี้คือค่าอัตราข้อมูล:
|
| ร_โอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “R” |
| ไป | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “G” |
| บี_โอ | เอาท์พุต | จำนวนพิกเซล ✕ บิตความลึกสี | ถอดรหัสข้อมูล “B” |
| ส.ด.เอ_โอ | เอาท์พุต | 1 | เอาท์พุตข้อมูลอนุกรม I2C สำหรับ DDC |
| เอชพีดี_โอ | เอาท์พุต | 1 | การตรวจจับสัญญาณเอาท์พุตของปลั๊กแบบฮอต |
| ACR_CTS_โอ | เอาท์พุต | 20 | รอบเวลาการสร้างนาฬิกาเสียงใหม่amp ค่า |
| ACR_ไม่_โอ | เอาท์พุต | 20 | พารามิเตอร์ค่าการสร้างนาฬิกาเสียงใหม่ (N) |
| ACR_VALID_โอ | เอาท์พุต | 1 | การสร้างสัญญาณนาฬิกาเสียงใหม่ที่ถูกต้อง |
| เสียง_SAMPเล_ช1_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 1ampข้อมูลเลอ |
| เสียง_SAMPเล_ช2_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 2ampข้อมูลเลอ |
| เสียง_SAMPเล_ช3_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 3ampข้อมูลเลอ |
| เสียง_SAMPเล_ช4_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 4ampข้อมูลเลอ |
| เสียง_SAMPเล_ช5_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 5ampข้อมูลเลอ |
| เสียง_SAMPเล_ช6_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 6ampข้อมูลเลอ |
| เสียง_SAMPเล_ช7_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 7ampข้อมูลเลอ |
| เสียง_SAMPเล_ช8_โอ | เอาท์พุต | 24 | ช่องสัญญาณเสียง 8ampข้อมูลเลอ |
การจำลอง Testbench (ถามคำถาม)
Testbench จัดทำขึ้นเพื่อตรวจสอบการทำงานของคอร์ HDMI RX Testbench จะทำงานเฉพาะในอินเทอร์เฟซเนทีฟเมื่อจำนวนพิกเซลเป็นหนึ่งเท่านั้น
หากต้องการจำลองคอร์โดยใช้ม้านั่งทดสอบ ให้ทำตามขั้นตอนต่อไปนี้:
- ในหน้าต่าง Design Flow ให้ขยาย Create Design
- คลิกขวาที่ Create SmartDesign Testbench จากนั้นคลิก Run ตามที่แสดงในภาพต่อไปนี้
รูปที่ 5-1. การสร้างม้านั่งทดสอบ SmartDesign
- ป้อนชื่อสำหรับ SmartDesign testbench แล้วคลิก ตกลง
รูปที่ 5-2 การตั้งชื่อ SmartDesign Testbench
SmartDesign testbench ถูกสร้างขึ้น และผืนผ้าใบปรากฏขึ้นทางด้านขวาของบานหน้าต่าง Design Flow - ไปที่แค็ตตาล็อก Libero® SoC เลือก View > Windows > IP Catalog จากนั้นขยาย Solutions-Video คลิกสองครั้ง HDMI RX IP (v5.4.0) จากนั้นคลิก OK
- เลือกพอร์ตทั้งหมด คลิกขวาและเลือกเลื่อนระดับเป็นระดับบนสุด
- บนแถบเครื่องมือ SmartDesign ให้คลิกสร้างส่วนประกอบ
- บนแท็บ Stimulus Hierarchy ให้คลิกขวาที่ HDMI_RX_TB testbench fileจากนั้นคลิกจำลองการออกแบบล่วงหน้าการสังเคราะห์ > เปิดแบบโต้ตอบ
เครื่องมือ ModelSim® จะเปิดขึ้นพร้อมกับม้านั่งทดสอบ ดังแสดงในรูปต่อไปนี้
รูปที่ 5-3 เครื่องมือ ModelSim พร้อมการทดสอบ HDMI RX File
สำคัญ: Iหากการจำลองถูกขัดจังหวะเนื่องจากขีดจำกัดเวลาการทำงานที่ระบุไว้ใน DO fileให้ใช้คำสั่ง run -all เพื่อทำการจำลองให้สมบูรณ์
ใบอนุญาต (สอบถามคำถาม)
HDMI RX IP มีตัวเลือกใบอนุญาตสองแบบดังต่อไปนี้:
- เข้ารหัส: มีรหัส RTL ที่เข้ารหัสครบถ้วนสำหรับคอร์ ซึ่งสามารถดาวน์โหลดได้ฟรีเมื่อซื้อใบอนุญาต Libero ซึ่งทำให้สามารถสร้างคอร์ด้วย SmartDesign ได้ คุณสามารถทำการจำลอง การสังเคราะห์ การจัดวาง และการเขียนโปรแกรมซิลิกอน FPGA โดยใช้ชุดการออกแบบ Libero
- RTL: รหัสต้นฉบับ RTL ที่สมบูรณ์ถูกล็อคใบอนุญาต ซึ่งจำเป็นต้องซื้อแยกต่างหาก
ผลการจำลอง (ถามคำถาม)
แผนภาพเวลาต่อไปนี้สำหรับ HDMI RX IP แสดงข้อมูลวิดีโอและช่วงเวลาข้อมูลการควบคุม
รูปที่ 6-1 ข้อมูลวิดีโอ
แผนภาพต่อไปนี้แสดงเอาต์พุต hsync และ vsync สำหรับอินพุตข้อมูลควบคุมที่สอดคล้องกัน
รูปที่ 6-2 สัญญาณซิงค์แนวนอนและซิงค์แนวตั้ง
แผนภาพต่อไปนี้แสดงส่วน EDID
รูปที่ 6-3 สัญญาณ EDID
การใช้ทรัพยากร (ถามคำถาม)
HDMI RX IP ถูกนำมาใช้งานใน PolarFire® FPGA (แพ็คเกจ MPF300T – 1FCG1152I) ตารางต่อไปนี้แสดงทรัพยากรที่ใช้เมื่อจำนวนพิกเซล = 1 พิกเซล
ตาราง 7-1 การใช้ทรัพยากรสำหรับโหมด 1 พิกเซล
| รูปแบบสี | ความลึกของสี | สแครมเบลอร์ | ผ้า 4LUT | ผ้าดีเอฟเอฟ | อินเทอร์เฟซ 4LUT | อินเทอร์เฟซ DFF | uSRAM (64×12) | แอลเอสแรม (20k) |
| อาร์จีบี | 8 | ปิดการใช้งาน | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | ปิดการใช้งาน | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | ปิดการใช้งาน | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | ปิดการใช้งาน | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| ยซีบีซีอาร์422 | 8 | ปิดการใช้งาน | 1136 | 758 | 360 | 360 | 3 | 9 |
| ยซีบีซีอาร์444 | 8 | ปิดการใช้งาน | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | ปิดการใช้งาน | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | ปิดการใช้งาน | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | ปิดการใช้งาน | 1585 | 1327 | 492 | 492 | 14 | 9 |
ตารางต่อไปนี้จะแสดงทรัพยากรที่ใช้เมื่อ จำนวนพิกเซล = 4 พิกเซล
ตาราง 7-2 การใช้ทรัพยากรสำหรับโหมด 4 พิกเซล
| รูปแบบสี | ความลึกของสี | สแครมเบลอร์ | ผ้า 4LUT | ผ้าดีเอฟเอฟ | อินเทอร์เฟซ 4LUT | อินเทอร์เฟซ DFF | uSRAM (64×12) | แอลเอสแรม (20k) |
| อาร์จีบี | 8 | ปิดการใช้งาน | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | ปิดการใช้งาน | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | ปิดการใช้งาน | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| อาร์จีบี | 10 | เปิดใช้งาน | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | เปิดใช้งาน | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | เปิดใช้งาน | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| ยซีบีซีอาร์422 | 8 | ปิดการใช้งาน | 1485 | 1433 | 912 | 912 | 7 | 23 |
| ยซีบีซีอาร์444 | 8 | ปิดการใช้งาน | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | ปิดการใช้งาน | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | ปิดการใช้งาน | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
ตารางต่อไปนี้จะแสดงทรัพยากรที่ใช้เมื่อจำนวนพิกเซล = 4 พิกเซลและเปิดใช้งาน SCRAMBLER
ตาราง 7-3 การใช้ทรัพยากรสำหรับโหมด 4 พิกเซลและ SCRAMBLER เปิดใช้งานแล้ว
| รูปแบบสี | ความลึกของสี | สแครมเบลอร์ | ผ้า 4LUT | ผ้าดีเอฟเอฟ | อินเทอร์เฟซ 4LUT | อินเทอร์เฟซ DFF | uSRAM (64×12) | แอลเอสแรม (20k) |
| อาร์จีบี | 8 | เปิดใช้งาน | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| ยซีบีซีอาร์422 | 8 | เปิดใช้งาน | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| ยซีบีซีอาร์444 | 8 | เปิดใช้งาน | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
บูรณาการระบบ (ถามคำถาม)
หัวข้อนี้จะแสดงวิธีการรวม IP เข้ากับการออกแบบ Libero
ตารางต่อไปนี้แสดงการกำหนดค่าของ PF XCVR, PF TX PLL และ PF CCC ที่จำเป็นสำหรับความละเอียดและความกว้างบิตที่แตกต่างกัน
ตาราง 8-1 การกำหนดค่า PF XCVR, PF TX PLL และ PF CCC
| ปณิธาน | ความกว้างบิต | การกำหนดค่า PF XCVR | แผ่นนาฬิกา CDR REF | การกำหนดค่า PF CCC | |||
| อัตราข้อมูล RX | ความถี่สัญญาณนาฬิกาอ้างอิง RX CDR | ความกว้างผ้า RX PCS | ความถี่อินพุต | ความถี่เอาต์พุต | |||
| 1 พิกเซล (1080p60) | 8 | 1485 | 148.5 | 10 | เออี27, เออี28 | NA | NA |
| 1 พิกเซล (1080p30) | 10 | 1485 | 148.5 | 10 | เออี27, เออี28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | เออี27, เออี28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | เออี27, เออี28 | 74.25 | 148.5 | |
| 4 พิกเซล (1080p60) | 8 | 1485 | 148.5 | 40 | เออี27, เออี28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | เออี27, เออี28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | เออี27, เออี28 | 74.25 | 37.125 | |
| 4PXL (4kp30) XNUMX พีเอ็กซ์แอล (XNUMXkpXNUMX) | 8 | 1485 | 148.5 | 40 | เออี27, เออี28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | เออี29, เออี30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | เออี29, เออี30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | เออี29, เออี30 | 148.5 | 74.25 | |
| 4 พีเอ็กซ์แอล (4Kp60) | 8 | 5940 | 148.5 | 40 | เออี29, เออี30 | NA | NA |
HDMI RX-S อินพุตampการออกแบบ 1: เมื่อกำหนดค่าในโหมด Color Depth = 8 บิต และ Number of Pixels = 1 Pixel จะแสดงในรูปต่อไปนี้
รูปที่ 8-1 HDMI RX Sampเลอดีไซน์ 1
เช่นampในการกำหนดค่า 8 บิต ส่วนประกอบต่อไปนี้เป็นส่วนหนึ่งของการออกแบบ:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ถูกกำหนดค่าสำหรับโหมดฟูลดูเพล็กซ์ TX และ RX อัตราข้อมูล RX คือ 1485 Mbps ในโหมด PMA โดยกำหนดความกว้างข้อมูลเป็น 10 บิตสำหรับโหมด 1 PXL และนาฬิกาอ้างอิง CDR 148.5 MHz อัตราข้อมูล TX คือ 1485 Mbps ในโหมด PMA โดยกำหนดความกว้างข้อมูลเป็น 10 บิตพร้อมปัจจัยการแบ่งสัญญาณนาฬิกา 4
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK และ LANE3_CDR_REF_CLK ได้รับการขับเคลื่อนจาก PF_XCVR_REF_CLK ด้วยพิน Pad AE27, AE28
- พิน EDID CLK_I ควรขับเคลื่อนด้วยสัญญาณนาฬิกา 150 MHz ด้วย CCC
- R_RX_CLK_I, G_RX_CLK_I และ B_RX_CLK_I ถูกควบคุมโดย LANE3_TX_CLK_R, LANE2_TX_CLK_R และ LANE1_TX_CLK_R ตามลำดับ
- R_RX_VALID_I, G_RX_VALID_I และ B_RX_VALID_I ถูกควบคุมโดย LANE3_RX_VAL, LANE2_RX_VAL และ LANE1_RX_VAL ตามลำดับ
- DATA_R_I, DATA_G_I และ DATA_B_I ถูกควบคุมโดย LANE3_RX_DATA, LANE2_RX_DATA และ LANE1_RX_DATA ตามลำดับ
HDMI RX-S อินพุตampการออกแบบ 2: เมื่อกำหนดค่าในโหมด Color Depth = 8 บิต และ Number of Pixels = 4 Pixel จะแสดงในรูปต่อไปนี้
รูปที่ 8-2 HDMI RX Sampเลอดีไซน์ 2
เช่นampในการกำหนดค่า 8 บิต ส่วนประกอบต่อไปนี้เป็นส่วนหนึ่งของการออกแบบ:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ถูกกำหนดค่าสำหรับโหมดฟูลดูเพล็กซ์ TX และ RX อัตราข้อมูล RX คือ 1485 Mbps ในโหมด PMA โดยกำหนดความกว้างข้อมูลเป็น 40 บิตสำหรับโหมด 4 PXL และนาฬิกาอ้างอิง CDR 148.5 MHz อัตราข้อมูล TX คือ 1485 Mbps ในโหมด PMA โดยกำหนดความกว้างข้อมูลเป็น 40 บิตพร้อมปัจจัยการแบ่งสัญญาณนาฬิกา 4
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK และ LANE3_CDR_REF_CLK ได้รับการขับเคลื่อนจาก PF_XCVR_REF_CLK ด้วยพิน Pad AE27, AE28
- พิน EDID CLK_I ควรขับเคลื่อนด้วยสัญญาณนาฬิกา 150 MHz ด้วย CCC
- R_RX_CLK_I, G_RX_CLK_I และ B_RX_CLK_I ถูกควบคุมโดย LANE3_TX_CLK_R, LANE2_TX_CLK_R และ LANE1_TX_CLK_R ตามลำดับ
- R_RX_VALID_I, G_RX_VALID_I และ B_RX_VALID_I ถูกควบคุมโดย LANE3_RX_VAL, LANE2_RX_VAL และ LANE1_RX_VAL ตามลำดับ
- DATA_R_I, DATA_G_I และ DATA_B_I ถูกควบคุมโดย LANE3_RX_DATA, LANE2_RX_DATA และ LANE1_RX_DATA ตามลำดับ
HDMI RX-S อินพุตampการออกแบบ 3: เมื่อกำหนดค่าในโหมด Color Depth = 8 บิต และ Number of Pixels = 4 Pixel และ SCRAMBLER = เปิดใช้งาน จะแสดงในรูปต่อไปนี้
รูปที่ 8-3 HDMI RX Sampเลอดีไซน์ 3
เช่นampในการกำหนดค่า 8 บิต ส่วนประกอบต่อไปนี้เป็นส่วนหนึ่งของการออกแบบ:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ถูกกำหนดค่าสำหรับโหมดอิสระระหว่าง TX และ RX อัตราข้อมูล RX คือ 5940 Mbps ในโหมด PMA โดยกำหนดความกว้างข้อมูลเป็น 40 บิตสำหรับโหมด 4 PXL และนาฬิกาอ้างอิง CDR 148.5 MHz อัตราข้อมูล TX คือ 5940 Mbps ในโหมด PMA โดยกำหนดความกว้างข้อมูลเป็น 40 บิตพร้อมปัจจัยการแบ่งสัญญาณนาฬิกา 4
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK และ LANE3_CDR_REF_CLK ได้รับการขับเคลื่อนจาก PF_XCVR_REF_CLK ด้วยพิน Pad AF29, AF30
- พิน EDID CLK_I ควรขับเคลื่อนด้วยสัญญาณนาฬิกา 150 MHz พร้อม CCC
- R_RX_CLK_I, G_RX_CLK_I และ B_RX_CLK_I ถูกควบคุมโดย LANE3_TX_CLK_R, LANE2_TX_CLK_R และ LANE1_TX_CLK_R ตามลำดับ
- R_RX_VALID_I, G_RX_VALID_I และ B_RX_VALID_I ถูกควบคุมโดย LANE3_RX_VAL, LANE2_RX_VAL และ LANE1_RX_VAL ตามลำดับ
- DATA_R_I, DATA_G_I และ DATA_B_I ถูกควบคุมโดย LANE3_RX_DATA, LANE2_RX_DATA และ LANE1_RX_DATA ตามลำดับ
HDMI RX-S อินพุตampการออกแบบ 4: เมื่อกำหนดค่าในโหมด Color Depth = 12 บิต และ Number of Pixels = 4 Pixel และ SCRAMBLER = เปิดใช้งาน จะแสดงในรูปต่อไปนี้
รูปที่ 8-4 HDMI RX Sampเลอดีไซน์ 4
เช่นampในการกำหนดค่า 12 บิต ส่วนประกอบต่อไปนี้เป็นส่วนหนึ่งของการออกแบบ:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ได้รับการกำหนดค่าสำหรับโหมด RX เท่านั้น อัตราข้อมูล RX คือ 4455 Mbps ในโหมด PMA โดยความกว้างข้อมูลถูกกำหนดค่าเป็น 40 บิตสำหรับโหมด 4 PXL และนาฬิกาอ้างอิง CDR 148.5 MHz
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK และ LANE3_CDR_REF_CLK ได้รับการขับเคลื่อนจาก PF_XCVR_REF_CLK ด้วยพิน Pad AF29, AF30
- พิน EDID CLK_I ควรขับเคลื่อนด้วยสัญญาณนาฬิกา 150 MHz พร้อม CCC
- R_RX_CLK_I, G_RX_CLK_I และ B_RX_CLK_I ถูกควบคุมโดย LANE3_TX_CLK_R, LANE2_TX_CLK_R และ LANE1_TX_CLK_R ตามลำดับ
- R_RX_VALID_I, G_RX_VALID_I และ B_RX_VALID_I ถูกควบคุมโดย LANE3_RX_VAL, LANE2_RX_VAL และ LANE1_RX_VAL ตามลำดับ
- DATA_R_I, DATA_G_I และ DATA_B_I ถูกควบคุมโดย LANE3_RX_DATA, LANE2_RX_DATA และ LANE1_RX_DATA ตามลำดับ
- โมดูล PF_CCC_C0 สร้างสัญญาณนาฬิกาชื่อ OUT0_FABCLK_0 ที่มีความถี่ 74.25 MHz มาจากสัญญาณนาฬิกาอินพุต 111.375 MHz ซึ่งขับเคลื่อนโดย LANE1_RX_CLK_R
HDMI RX-S อินพุตampการออกแบบ 5: เมื่อกำหนดค่าเป็น Color Depth = 8-bit, Number of Pixels = 4 Pixel mode และ SCRAMBLER = Enabled จะแสดงในรูปต่อไปนี้ การออกแบบนี้เป็นอัตราข้อมูลแบบไดนามิกพร้อม DRI
รูปที่ 8-5 HDMI RX Sampเลอดีไซน์ 5
เช่นampในการกำหนดค่า 8 บิต ส่วนประกอบต่อไปนี้เป็นส่วนหนึ่งของการออกแบบ:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ได้รับการกำหนดค่าสำหรับโหมด RX เท่านั้นโดยมีอินเทอร์เฟซการกำหนดค่าแบบไดนามิกที่เปิดใช้งาน อัตราข้อมูล RX คือ 5940 Mbps ในโหมด PMA โดยความกว้างข้อมูลถูกกำหนดค่าเป็น 40 บิตสำหรับโหมด 4 PXL และนาฬิกาอ้างอิง CDR 148.5 MHz
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK และ LANE3_CDR_REF_CLK ได้รับการขับเคลื่อนจาก PF_XCVR_REF_CLK ด้วยพิน Pad AF29, AF30
- พิน EDID CLK_I ควรขับเคลื่อนด้วยสัญญาณนาฬิกา 150 MHz พร้อม CCC
- R_RX_CLK_I, G_RX_CLK_I และ B_RX_CLK_I ถูกควบคุมโดย LANE3_TX_CLK_R, LANE2_TX_CLK_R และ LANE1_TX_CLK_R ตามลำดับ
- R_RX_VALID_I, G_RX_VALID_I และ B_RX_VALID_I ถูกควบคุมโดย LANE3_RX_VAL, LANE2_RX_VAL และ LANE1_RX_VAL ตามลำดับ
- DATA_R_I, DATA_G_I และ DATA_B_I ถูกควบคุมโดย LANE3_RX_DATA, LANE2_RX_DATA และ LANE1_RX_DATA ตามลำดับ
ประวัติการแก้ไข (ถามคำถาม)
ประวัติการแก้ไขจะอธิบายการเปลี่ยนแปลงที่เกิดขึ้นในเอกสาร โดยจะแสดงรายการการเปลี่ยนแปลงตามการแก้ไข โดยเริ่มจากการเผยแพร่ครั้งล่าสุด
ตารางที่ 9-1 ประวัติการแก้ไข
| การแก้ไข | วันที่ | คำอธิบาย |
| D | 02/2025 | ต่อไปนี้คือรายการการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไข C ของเอกสาร:
|
| C | 02/2023 | ต่อไปนี้คือรายการการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไข C ของเอกสาร:
|
| B | 09/2022 | ต่อไปนี้เป็นรายการการเปลี่ยนแปลงที่ทำในการแก้ไข B ของเอกสาร:
|
| A | 04/2022 | ต่อไปนี้คือรายการการเปลี่ยนแปลงในการแก้ไข A ของเอกสาร:
|
| 2.0 | — | ต่อไปนี้เป็นบทสรุปของการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไขนี้
|
| 1.0 | 08/2021 | การแก้ไขเบื้องต้น |
รองรับ Microchip FPGA
กลุ่มผลิตภัณฑ์ Microchip FPGA สนับสนุนผลิตภัณฑ์ด้วยบริการสนับสนุนต่างๆ รวมถึงการบริการลูกค้า ศูนย์สนับสนุนด้านเทคนิคสำหรับลูกค้า a webเว็บไซต์และสำนักงานขายทั่วโลก ขอแนะนำให้ลูกค้าเยี่ยมชมแหล่งข้อมูลออนไลน์ของ Microchip ก่อนติดต่อฝ่ายสนับสนุน เนื่องจากเป็นไปได้มากว่าคำถามของพวกเขาจะได้รับคำตอบแล้ว ติดต่อศูนย์สนับสนุนด้านเทคนิคผ่านทาง webไซต์ที่ www.microchip.com/support. ระบุหมายเลขชิ้นส่วนอุปกรณ์ FPGA เลือกหมวดหมู่เคสที่เหมาะสม และอัปโหลดการออกแบบ fileในขณะที่สร้างกรณีการสนับสนุนทางเทคนิค ติดต่อฝ่ายบริการลูกค้าสำหรับการสนับสนุนผลิตภัณฑ์ที่ไม่ใช่ด้านเทคนิค เช่น ราคาผลิตภัณฑ์ การอัปเกรดผลิตภัณฑ์ ข้อมูลอัปเดต สถานะการสั่งซื้อ และการอนุญาต
- จากอเมริกาเหนือ โทร 800.262.1060
- จากส่วนอื่นของโลก โทร 650.318.4460
- แฟกซ์จากทุกที่ในโลก 650.318.8044
ข้อมูลไมโครชิป
เครื่องหมายการค้า
ชื่อและโลโก้ “Microchip” โลโก้ “M” และชื่อ โลโก้ และแบรนด์อื่นๆ เป็นเครื่องหมายการค้าจดทะเบียนและไม่ได้จดทะเบียนของ Microchip Technology Incorporated หรือบริษัทในเครือและ/หรือบริษัทย่อยในสหรัฐอเมริกาและ/หรือประเทศอื่นๆ (“เครื่องหมายการค้า Microchip”) ข้อมูลเกี่ยวกับเครื่องหมายการค้า Microchip สามารถพบได้ที่ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
หมายเลข ISBN: 979-8-3371-0744-8
ประกาศทางกฎหมาย
สิ่งพิมพ์และข้อมูลในที่นี้สามารถใช้ได้เฉพาะกับผลิตภัณฑ์ของไมโครชิป ซึ่งรวมถึงการออกแบบ ทดสอบ และผสานรวมผลิตภัณฑ์ของไมโครชิปเข้ากับแอปพลิเคชันของคุณ การใช้ข้อมูลนี้ในลักษณะอื่นใดถือเป็นการละเมิดข้อกำหนดเหล่านี้ ข้อมูลเกี่ยวกับแอปพลิเคชันของอุปกรณ์มีให้เพื่อความสะดวกของคุณเท่านั้นและอาจถูกแทนที่ด้วยการอัปเดต เป็นความรับผิดชอบของคุณที่จะต้องตรวจสอบให้แน่ใจว่าใบสมัครของคุณตรงตามข้อกำหนดของคุณ ติดต่อสำนักงานขายของ Microchip ในพื้นที่ของคุณเพื่อขอรับการสนับสนุนเพิ่มเติม หรือขอรับการสนับสนุนเพิ่มเติมที่ www.microchip.com/en-us/support/design-help/client-support-services.
ข้อมูลนี้จัดทำโดย MICROCHIP "ตามที่เป็น" MICROCHIP ไม่รับรองหรือรับประกันใดๆ ไม่ว่าจะโดยชัดแจ้งหรือโดยนัย เป็นลายลักษณ์อักษรหรือวาจา ตามกฎหมายหรืออย่างอื่นใดที่เกี่ยวข้องกับข้อมูล รวมถึงแต่ไม่จำกัดเฉพาะการรับประกันโดยนัยของการไม่ละเมิด ความสามารถในการขาย และความเหมาะสมสำหรับจุดประสงค์เฉพาะ หรือการรับประกันที่เกี่ยวข้องกับเงื่อนไข คุณภาพ หรือประสิทธิภาพ
ในกรณีใดๆ MICROCHIP จะไม่รับผิดชอบต่อการสูญเสีย ความเสียหาย ค่าใช้จ่าย หรือค่าใช้จ่ายใดๆ อันเป็นทางอ้อม พิเศษ เป็นการลงโทษ โดยบังเอิญ หรือเป็นผลสืบเนื่อง ไม่ว่าประเภทใดก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งาน ไม่ว่าจะเกิดจากสาเหตุใดก็ตาม แม้ว่า MICROCHIP จะได้รับแจ้งถึงความเป็นไปได้หรือความเสียหายที่คาดการณ์ได้ก็ตาม ในขอบเขตสูงสุดที่กฎหมายอนุญาต ความรับผิดทั้งหมดของ MICROCHIP ต่อการเรียกร้องใดๆ ก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งานนั้นจะไม่เกินจำนวนค่าธรรมเนียม (ถ้ามี) ที่คุณได้ชำระโดยตรงกับ MICROCHIP สำหรับข้อมูลดังกล่าว
การใช้เครื่องมือไมโครชิปในการช่วยชีวิตและ/หรือการใช้งานด้านความปลอดภัยเป็นความเสี่ยงของผู้ซื้อโดยสิ้นเชิง และผู้ซื้อตกลงที่จะปกป้อง ชดเชย และทำให้ไมโครชิปไม่ต้องรับผิดใดๆ จากความเสียหาย การเรียกร้อง การฟ้องร้อง หรือค่าใช้จ่ายใดๆ ทั้งสิ้นที่เกิดจากการใช้งานดังกล่าว จะไม่มีการให้ใบอนุญาตใดๆ ไม่ว่าโดยปริยายหรือด้วยวิธีอื่นใด ภายใต้สิทธิ์ในทรัพย์สินทางปัญญาของไมโครชิป เว้นแต่จะระบุไว้เป็นอย่างอื่น
คุณสมบัติการป้องกันรหัสอุปกรณ์ไมโครชิป
โปรดทราบรายละเอียดต่อไปนี้เกี่ยวกับคุณลักษณะการป้องกันรหัสบนผลิตภัณฑ์ Microchip:
- ผลิตภัณฑ์ Microchip ตรงตามข้อกำหนดที่ระบุไว้ในแผ่นข้อมูล Microchip เฉพาะของตน
- Microchip เชื่อว่ากลุ่มผลิตภัณฑ์ของตนจะปลอดภัยเมื่อใช้ตามลักษณะที่ต้องการ ภายใต้ข้อกำหนดการทำงาน และภายใต้เงื่อนไขปกติ
- Microchip ให้ความสำคัญและปกป้องสิทธิในทรัพย์สินทางปัญญาของบริษัทอย่างจริงจัง การพยายามละเมิดคุณสมบัติการป้องกันโค้ดของผลิตภัณฑ์ Microchip เป็นสิ่งต้องห้ามโดยเด็ดขาด และอาจฝ่าฝืน Digital Millennium Copyright Act
- ทั้ง Microchip และผู้ผลิตเซมิคอนดักเตอร์รายอื่นไม่สามารถรับประกันความปลอดภัยของโค้ดได้ การปกป้องโค้ดไม่ได้หมายความว่าเรารับประกันว่าผลิตภัณฑ์นั้น “ไม่แตกหัก” การปกป้องโค้ดนั้นได้รับการพัฒนาอย่างต่อเนื่อง Microchip มุ่งมั่นที่จะปรับปรุงคุณสมบัติการปกป้องโค้ดของผลิตภัณฑ์ของเราอย่างต่อเนื่อง
© 2025 Microchip Technology Inc. และบริษัทสาขา
คำถามที่พบบ่อย
- ถาม: ฉันจะอัปเดตคอร์ HDMI RX IP ได้อย่างไร
A: สามารถอัปเดตคอร์ IP ได้ผ่านซอฟต์แวร์ Libero SoC หรือดาวน์โหลดด้วยตนเองจากแคตตาล็อก เมื่อติดตั้งในแคตตาล็อก IP ของซอฟต์แวร์ Libero SoC แล้ว ก็สามารถกำหนดค่า สร้าง และสร้างอินสแตนซ์ภายใน SmartDesign เพื่อรวมไว้ในโครงการได้
เอกสาร / แหล่งข้อมูล
 |
MICROCHIP PolarFire FPGA อินเทอร์เฟซมัลติมีเดียความละเอียดสูง ตัวรับ HDMI [พีดีเอฟ] คู่มือการใช้งาน PolarFire FPGA, PolarFire FPGA อินเทอร์เฟซมัลติมีเดียความละเอียดสูง ตัวรับ HDMI อินเทอร์เฟซมัลติมีเดียความละเอียดสูง, ตัวรับ HDMI อินเทอร์เฟซมัลติมีเดีย, ตัวรับ HDMI อินเทอร์เฟซมัลติมีเดีย, ตัวรับ HDMI อินเทอร์เฟซ, ตัวรับ HDMI |
