MICROCHIP PolarFire FPGA HDMI prijemnik visoke definicije multimedijalni interfejs
Uvod (Postavite pitanje)
Microchipov IP prijemnik multimedijalnog interfejsa visoke definicije (HDMI) podržava prijem video podataka i audio paketnih podataka opisan u specifikaciji HDMI standarda. HDMI RX IP je posebno dizajniran za PolarFire® FPGA i PolarFire sistem na čipu (SoC) FPGA uređaje koji podržavaju HDMI 2.0 za rezolucije do 1920 × 1080 na 60 Hz u režimu jednog piksela i do 3840 × 2160 pri 60 Hz u režimu sa četiri piksela. RX IP podržava Hot Plug Detect (HPD) za praćenje uključivanja ili isključivanja napajanja i događaja isključivanja ili uključivanja kako bi se ukazala komunikacija između HDMI izvora i HDMI prijemnika.
HDMI izvor koristi kanal podataka o prikazu (DDC) za čitanje proširenih podataka za identifikaciju ekrana (EDID) za otkrivanje konfiguracije i/ili mogućnosti sudopera. HDMI RX IP ima unapred programiran EDID, koji HDMI izvor može čitati kroz standardni I2C kanal. Primopredajnici PolarFire FPGA i PolarFire SoC FPGA uređaja se koriste zajedno sa RX IP-om za deserijalizaciju serijskih podataka u 10-bitne podatke. Kanalima podataka u HDMI-u je dozvoljeno da imaju značajnu neravninu između njih. HDMI RX IP uklanja iskrivljenost među kanalima podataka koristeći prvi ulaz prvi-izlaz (FIFO). Ovaj IP konvertuje podatke tranzicijske minimalizovane diferencijalne signalizacije (TMDS) primljene od HDMI izvora preko primopredajnika u 24-bitne podatke RGB piksela, 24-bitne audio podatke i kontrolne signale. Četiri standardna kontrolna tokena navedena u HDMI protokolu koriste se za fazno poravnavanje podataka tokom deserijalizacije.
Rezime
Sljedeća tabela daje sažetak HDMI RX IP karakteristika.
Tabela 1. HDMI RX IP karakteristike
| Core Version | Ovaj korisnički vodič podržava HDMI RX IP v5.4. |
| Podržane porodice uređaja |
|
| Podržani tok alata | Zahtijeva Libero® SoC v12.0 ili novija izdanja. |
| Podržani interfejsi | Interfejsi koje podržava HDMI RX IP su:
|
| Licenciranje | HDMI RX IP ima sljedeće dvije opcije licence:
|
Karakteristike
HDMI RX IP ima sljedeće karakteristike:
- Kompatibilan za HDMI 2.0
- Podržava 8, 10, 12 i 16 bita dubine boje
- Podržava formate boja kao što su RGB, YUV 4:2:2 i YUV 4:4:4
- Podržava jedan ili četiri piksela po satu
- Podržava rezolucije do 1920 ✕ 1080 pri 60 Hz u režimu jednog piksela i do 3840 ✕ 2160 pri 60 Hz u režimu četiri piksela.
- Otkriva Hot-Plug
- Podržava shemu dekodiranja – TMDS
- Podržava DVI ulaz
- Podržava kanal prikaza podataka (DDC) i kanal poboljšanog prikaza podataka (E-DDC)
- Podržava Native i AXI4 Stream video interfejs za prijenos video podataka
- Podržava izvorni i AXI4 stream audio interfejs za prijenos audio podataka
Nepodržane funkcije
Slijede nepodržane karakteristike HDMI RX IP:
- Format boje 4:2:0 nije podržan.
- Visoki dinamički opseg (HDR) i zaštita digitalnog sadržaja velikog propusnog opsega (HDCP) nisu podržani.
- Varijabilna brzina osvježavanja (VRR) i automatski režim niske latencije (ALLM) nisu podržani.
- Parametri horizontalnog vremena koji nisu deljivi sa četiri u režimu četiri piksela nisu podržani.
Uputstva za instalaciju
IP jezgro mora biti instalirano u IP Katalog Libero® SoC softvera automatski putem funkcije ažuriranja IP Kataloga u Libero SoC softveru, ili se ručno preuzima iz kataloga. Jednom kada se IP jezgro instalira u Libero SoC softverski IP katalog, konfiguriše se, generiše i instancira unutar Smart Designa za uključivanje u Libero projekat.
Testirani izvorni uređaji (Postavite pitanje)
Sljedeća tabela navodi testirane izvorne uređaje.
Tabela 1-1. Testirani izvori uređaja
| Uređaji | Pixel Mode | Testirane rezolucije | Dubina boje (bit) | Color Mode | Audio |
| quantumdata™ M41h HDMI analizator | 1 | 720P 30 FPS, 720P 60 FPS i 1080P 60 FPS | 8 | RGB, YUV444 i YUV422 | Da |
| 1080P 30 fps | 8, 10, 12 i 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS i 4K 60 FPS | 8 | |||
| 1080P 60 fps | 8, 12 i 16 | ||||
| 4K 30 fps | 8, 10, 12 i 16 | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 fps | 8 | RGB | Da |
| 4 | 1080P 60 FPS i 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 fps | 8 | RGB | Da |
| 4 | 4K 30 FPS i 4K 60 FPS | ||||
| Astro VA-1844A HDMI® tester | 1 | 720P 30 FPS, 720P 60 FPS i 1080P 60 FPS | 8 | RGB, YUV444 i YUV422 | Da |
| 1080P 30 fps | 8, 10, 12 i 16 | ||||
| 4 | 720P 30 FPS, 1080P 30 FPS i 4K 30 FPS | 8 | |||
| 1080P 30 fps | 8, 12 i 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 komplet | 1 | 1080P 30 fps | 8 | RGB | br |
| 4 | 4K 60 fps |
HDMI RX IP konfiguracija (Postavite pitanje)
Ovaj odeljak pruža prekoview sučelja HDMI RX IP konfiguratora i njegovih komponenti. HDMI RX IP konfigurator pruža grafički interfejs za podešavanje HDMI RX jezgre. Ovaj konfigurator omogućava korisniku da odabere parametre kao što su broj piksela, broj audio kanala, video interfejs, audio interfejs, SCRAMBLER, dubina boje, format boje, test stol i licenca. Interfejs konfiguratora uključuje padajuće menije i opcije za prilagođavanje postavki. Ključne konfiguracije su opisane u Tabeli 4-1. Sljedeća slika daje detaljan prikaz view sučelja HDMI RX IP konfiguratora.
Slika 2-1. HDMI RX IP konfigurator
Interfejs također uključuje tipke OK i Cancel za potvrdu ili odbacivanje konfiguracija.
Implementacija hardvera (Postavite pitanje)
Sljedeće slike opisuju HDMI RX IP interfejs sa primopredajnikom (XCVR).
Slika 3-1. Blok dijagram HDMI RX
Slika 3-2. Detaljni blok dijagram prijemnika
HDMI RX se sastoji od tri stages:
- Fazni poravnavač poravnava paralelne podatke u odnosu na granice kontrolnih tokena koristeći proklizavanje bitova primopredajnika.
- TMDS dekoder konvertuje 10-bitne kodirane podatke u 8-bitne video pikselne podatke, 4-bitne audio paketne podatke i 2-bitne kontrolne signale.
- FIFO uklanjaju iskrivljenost između taktova R, G i B traka.
Fazni poravnavač (Postavite pitanje)
10-bitni paralelni podaci iz XCVR-a nisu uvijek usklađeni s obzirom na granice riječi kodiranih u TMDS. Paralelni podaci moraju biti pomjereni i poravnati kako bi se podaci dekodirali. Fazni poravnavač poravnava dolazne paralelne podatke sa granicama riječi koristeći bit-slip funkciju u XCVR-u. XCVR u Per-Monitor DPI Awareness (PMA) modu dozvoljava bit-slip funkciju, gdje prilagođava poravnanje 10-bitne deserializirane riječi za 1-bit. Svaki put, nakon podešavanja 10-bitne riječi za 1 bitnu poziciju proklizavanja, ona se upoređuje sa bilo kojim od četiri kontrolna tokena HDMI protokola za zaključavanje pozicije tokom perioda kontrole. 10-bitna riječ je ispravno poravnata i smatra se valjanom za sljedeći stages. Svaki kanal u boji ima svoj fazni poravnač, TMDS dekoder počinje dekodirati tek kada su svi fazni poravnači zaključani da isprave granice riječi.
TMDS dekoder (Postavite pitanje)
TMDS dekoder dekodira 10-bitne deserializovane sa primopredajnika u 8-bitne podatke piksela tokom video perioda. HSYNC, VSYNC i PACKET HEADER se generišu tokom perioda kontrole iz 10-bitnih podataka plavog kanala. Audio paketni podaci se dekodiraju na R i G kanal svaki sa četiri bita. TMDS dekoder svakog kanala radi na svom taktu. Dakle, može imati određenu kosinu između kanala.
De-Skew od kanala do kanala (Postavite pitanje)
FIFO zasnovana logika uklanjanja iskošenja se koristi za uklanjanje iskošenja između kanala. Svaki kanal prima ispravan signal od jedinica za poravnanje faza kako bi ukazao da li su dolazni 10-bitni podaci iz faznog poravnanja validni. Ako su svi kanali ispravni (postigli su fazno poravnanje), FIFO modul počinje da prenosi podatke kroz FIFO modul koristeći signale za omogućavanje čitanja i pisanja (kontinuirano upisivanje i čitanje). Kada se kontrolni token detektuje u bilo kom od FIFO izlaza, tok očitavanja se obustavlja, a detektovani signal markera se generiše da naznači dolazak određenog markera u video tok. Tok očitavanja se nastavlja tek kada ovaj marker stigne na sva tri kanala. Kao rezultat toga, relevantna iskrivljenost je uklonjena. FIFO sa dvostrukim taktom sinhronizuju sva tri toka podataka sa satom plavog kanala kako bi uklonili relevantnu iskrivljenost. Sljedeća slika opisuje tehniku uklanjanja iskosa od kanala do kanala.
Slika 3-3. De-Skew od kanala do kanala
DDC (Postavite pitanje)
DDC je komunikacioni kanal zasnovan na I2C specifikaciji magistrale. Izvor koristi I2C komande za čitanje informacija iz E-EDID-a sink-a sa slave adresom. HDMI RX IP koristi unapred definisani EDID sa višestrukom rezolucijom podržava rezolucije do 1920 ✕ 1080 na 60 Hz u režimu jednog piksela i do 3840 ✕ 2160 pri 60 Hz u režimu četiri piksela.
EDID predstavlja naziv za prikaz kao Microchip HDMI display.
HDMI RX parametri i signali sučelja (pitajte)
Ovaj odjeljak govori o parametrima u HDMI RX GUI konfiguratoru i I/O signalima.
Parametri konfiguracije (Postavite pitanje)
U sljedećoj tabeli navedeni su parametri konfiguracije u HDMI RX IP.
Tabela 4-1. Parametri konfiguracije
| Naziv parametra | Opis |
| Format boje | Definira prostor boja. Podržava sljedeće formate boja:
|
| Dubina boje | Određuje broj bitova po komponenti boje. Podržava 8, 10, 12 i 16 bita po komponenti. |
| Broj piksela | Označava broj piksela po ulazu sata:
|
| SCRAMBLER | Podrška za 4K rezoluciju pri 60 sličica u sekundi:
|
| Broj audio kanala | Podržava brojne audio kanale:
|
| Video interfejs | Native i AXI stream |
| Audio interfejs | Native i AXI stream |
| Test bench | Omogućava odabir okruženja za testiranje. Podržava sljedeće opcije testnog stola:
|
| Licenca | Određuje tip licence. Pruža sljedeće dvije opcije licence:
|
Portovi (Postavite pitanje)
U sljedećoj tabeli navedeni su ulazni i izlazni portovi HDMI RX IP za izvorni interfejs kada je format boje RGB.
Tabela 4-2. Ulaz i izlaz za izvorni interfejs
| Naziv signala | Smjer | širina (bitovi) | Opis |
| RESET_N_I | Input | 1 | Aktivno-niski asinhroni signal resetiranja |
| R_RX_CLK_I | Input | 1 | Paralelni sat za “R” kanal iz XCVR |
| G_RX_CLK_I | Input | 1 | Paralelni sat za “G” kanal iz XCVR |
| B_RX_CLK_I | Input | 1 | Paralelni sat za “B” kanal iz XCVR |
| EDID_RESET_N_I | Input | 1 | Aktivno-niski asinhroni edid signal resetiranja |
| R_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke “R” kanala |
| G_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke “G” kanala |
| B_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke “B” kanala |
| Naziv signala | Smjer | širina (bitovi) | Opis |
| DATA_R_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni "R" kanalni paralelni podaci od XCVR |
| DATA_G_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni "G" kanalni paralelni podaci od XCVR |
| DATA_B_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni "B" kanalni paralelni podaci od XCVR |
| SCL_I | Input | 1 | I2C ulaz za serijski sat za DDC |
| HPD_I | Input | 1 | Hot plug detektuje ulazni signal. Izvor spojen na ponor HPD signal bi trebao biti visok. |
| SDA_I | Input | 1 | I2C serijski unos podataka za DDC |
| EDID_CLK_I | Input | 1 | Sistemski sat za I2C modul |
| BIT_SLIP_R_O | Izlaz | 1 | Bit sklizne signal na “R” kanal primopredajnika |
| BIT_SLIP_G_O | Izlaz | 1 | Bit sklizne signal na “G” kanal primopredajnika |
| BIT_SLIP_B_O | Izlaz | 1 | Bit sklizne signal na “B” kanal primopredajnika |
| VIDEO_DATA_VALID_O | Izlaz | 1 | Ispravan izlaz video podataka |
| AUDIO_DATA_VALID_O | Izlaz | 1 | Ispravan izlaz audio podataka |
| H_SYNC_O | Izlaz | 1 | Horizontalni sinhronizacioni puls |
| V_SYNC_O | Izlaz | 1 | Aktivni vertikalni sinhronizacijski puls |
| R_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "R" podaci |
| G_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "G" podaci |
| B_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "B" podaci |
| SDA_O | Izlaz | 1 | I2C serijski izlaz podataka za DDC |
| HPD_O | Izlaz | 1 | Hot plug detektuje izlazni signal |
| ACR_CTS_O | Izlaz | 20 | Vrijeme ciklusa regeneracije audio sataamp vrijednost |
| ACR_N_O | Izlaz | 20 | Parametar vrijednosti regeneracije audio sata (N). |
| ACR_VALID_O | Izlaz | 1 | Valjani signal za regeneraciju audio sata |
| AUDIO_SAMPLE_CH1_O | Izlaz | 24 | Kanal 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Izlaz | 24 | Kanal 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Izlaz | 24 | Kanal 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Izlaz | 24 | Kanal 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Izlaz | 24 | Kanal 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Izlaz | 24 | Kanal 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Izlaz | 24 | Kanal 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Izlaz | 24 | Kanal 8 audio sample data |
| HDMI_DVI_MODE_O | Izlaz | 1 | Sljedeća su dva načina rada:
|
Sljedeća tabela opisuje ulazne i izlazne portove HDMI RX IP za AXI4 Stream Video Interface.
Tabela 4-3. Ulazni i izlazni portovi za AXI4 Stream Video interfejs
| Port Name | Smjer | širina (bitovi) | Opis |
| TDATA_O | Izlaz | BROJ PIKSELA ✕ Dubina boje ✕ 3 bita | Izlaz video podataka [R, G, B] |
| TVALID_O | Izlaz | 1 | Izlazni video ispravan |
| Port Name | Smjer | širina (bitovi) | Opis |
| TLAST_O | Izlaz | 1 | Izlazni signal završetka okvira |
| TUSER_O | Izlaz | 3 |
|
| TSTRB_O | Izlaz | 3 | Izlazni stroboskop video podataka |
| TKEEP_O | Izlaz | 3 | Izlazni video podaci se čuvaju |
Sljedeća tabela opisuje ulazne i izlazne portove HDMI RX IP za AXI4 Stream Audio Interface.
Tabela 4-4. Ulazni i izlazni portovi za AXI4 Stream audio interfejs
| Port Name | Smjer | širina (bitovi) | Opis |
| AUDIO_TDATA_O | Izlaz | 24 | Izlaz audio podataka |
| AUDIO_TID_O | Izlaz | 3 | Izlazni audio kanal |
| AUDIO_TVALID_O | Izlaz | 1 | Izlazni audio validan signal |
Sledeća tabela navodi ulazne i izlazne portove HDMI RX IP za izvorni interfejs kada je format boje YUV444.
Tabela 4-5. Ulaz i izlaz za izvorni interfejs
| Port Name | Smjer | širina (bitovi) | Opis |
| RESET_N_I | Input | 1 | Aktivno-niski asinhroni signal resetiranja |
| LANE3_RX_CLK_I | Input | 1 | Paralelni sat za traku 3 kanal iz XCVR |
| LANE2_RX_CLK_I | Input | 1 | Paralelni sat za traku 2 kanal iz XCVR |
| LANE1_RX_CLK_I | Input | 1 | Paralelni sat za traku 1 kanal iz XCVR |
| EDID_RESET_N_I | Input | 1 | Aktivno-niski asinhroni edid signal resetiranja |
| LANE3_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke trake 3 |
| LANE2_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke trake 2 |
| LANE1_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke trake 1 |
| DATA_LANE3_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni paralelni podaci trake 3 od XCVR |
| DATA_LANE2_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni paralelni podaci trake 2 od XCVR |
| DATA_LANE1_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni paralelni podaci trake 1 od XCVR |
| SCL_I | Input | 1 | I2C ulaz za serijski sat za DDC |
| HPD_I | Input | 1 | Hot plug detektuje ulazni signal. Izvor spojen na ponor HPD signal bi trebao biti visok. |
| SDA_I | Input | 1 | I2C serijski unos podataka za DDC |
| EDID_CLK_I | Input | 1 | Sistemski sat za I2C modul |
| BIT_SLIP_LANE3_O | Izlaz | 1 | Bit proklizava signal na traku 3 primopredajnika |
| BIT_SLIP_LANE2_O | Izlaz | 1 | Bit proklizava signal na traku 2 primopredajnika |
| BIT_SLIP_LANE1_O | Izlaz | 1 | Bit proklizava signal na traku 1 primopredajnika |
| VIDEO_DATA_VALID_O | Izlaz | 1 | Ispravan izlaz video podataka |
| AUDIO_DATA_VALID_O | Izlaz | 1 | Ispravan izlaz audio podataka |
| H_SYNC_O | Izlaz | 1 | Horizontalni sinhronizacioni puls |
| V_SYNC_O | Izlaz | 1 | Aktivni vertikalni sinhronizacijski puls |
| Port Name | Smjer | širina (bitovi) | Opis |
| Y_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "Y" podaci |
| Cb_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani “Cb” podaci |
| Cr_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani “Cr” podaci |
| SDA_O | Izlaz | 1 | I2C serijski izlaz podataka za DDC |
| HPD_O | Izlaz | 1 | Hot plug detektuje izlazni signal |
| ACR_CTS_O | Izlaz | 20 | Vrijeme ciklusa regeneracije audio sataamp vrijednost |
| ACR_N_O | Izlaz | 20 | Parametar vrijednosti regeneracije audio sata (N). |
| ACR_VALID_O | Izlaz | 1 | Valjani signal za regeneraciju audio sata |
| AUDIO_SAMPLE_CH1_O | Izlaz | 24 | Kanal 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Izlaz | 24 | Kanal 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Izlaz | 24 | Kanal 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Izlaz | 24 | Kanal 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Izlaz | 24 | Kanal 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Izlaz | 24 | Kanal 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Izlaz | 24 | Kanal 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Izlaz | 24 | Kanal 8 audio sample data |
Sledeća tabela navodi ulazne i izlazne portove HDMI RX IP za izvorni interfejs kada je format boje YUV422.
Tabela 4-6. Ulaz i izlaz za izvorni interfejs
| Port Name | Smjer | širina (bitovi) | Opis |
| RESET_N_I | Input | 1 | Aktivno-niski asinhroni signal resetiranja |
| LANE3_RX_CLK_I | Input | 1 | Paralelni sat za traku 3 kanal iz XCVR |
| LANE2_RX_CLK_I | Input | 1 | Paralelni sat za traku 2 kanal iz XCVR |
| LANE1_RX_CLK_I | Input | 1 | Paralelni sat za traku 1 kanal iz XCVR |
| EDID_RESET_N_I | Input | 1 | Aktivno-niski asinhroni edid signal resetiranja |
| LANE3_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke trake 3 |
| LANE2_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke trake 2 |
| LANE1_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke trake 1 |
| DATA_LANE3_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni paralelni podaci trake 3 od XCVR |
| DATA_LANE2_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni paralelni podaci trake 2 od XCVR |
| DATA_LANE1_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni paralelni podaci trake 1 od XCVR |
| SCL_I | Input | 1 | I2C ulaz za serijski sat za DDC |
| HPD_I | Input | 1 | Hot plug detektuje ulazni signal. Izvor spojen na ponor HPD signal bi trebao biti visok. |
| SDA_I | Input | 1 | I2C serijski unos podataka za DDC |
| EDID_CLK_I | Input | 1 | Sistemski sat za I2C modul |
| BIT_SLIP_LANE3_O | Izlaz | 1 | Bit proklizava signal na traku 3 primopredajnika |
| BIT_SLIP_LANE2_O | Izlaz | 1 | Bit proklizava signal na traku 2 primopredajnika |
| BIT_SLIP_LANE1_O | Izlaz | 1 | Bit proklizava signal na traku 1 primopredajnika |
| VIDEO_DATA_VALID_O | Izlaz | 1 | Ispravan izlaz video podataka |
| Port Name | Smjer | širina (bitovi) | Opis |
| AUDIO_DATA_VALID_O | Izlaz | 1 | Ispravan izlaz audio podataka |
| H_SYNC_O | Izlaz | 1 | Horizontalni sinhronizacioni puls |
| V_SYNC_O | Izlaz | 1 | Aktivni vertikalni sinhronizacijski puls |
| Y_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "Y" podaci |
| C_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "C" podaci |
| SDA_O | Izlaz | 1 | I2C serijski izlaz podataka za DDC |
| HPD_O | Izlaz | 1 | Hot plug detektuje izlazni signal |
| ACR_CTS_O | Izlaz | 20 | Vrijeme ciklusa regeneracije audio sataamp vrijednost |
| ACR_N_O | Izlaz | 20 | Parametar vrijednosti regeneracije audio sata (N). |
| ACR_VALID_O | Izlaz | 1 | Valjani signal za regeneraciju audio sata |
| AUDIO_SAMPLE_CH1_O | Izlaz | 24 | Kanal 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Izlaz | 24 | Kanal 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Izlaz | 24 | Kanal 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Izlaz | 24 | Kanal 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Izlaz | 24 | Kanal 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Izlaz | 24 | Kanal 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Izlaz | 24 | Kanal 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Izlaz | 24 | Kanal 8 audio sample data |
U sljedećoj tabeli navedeni su ulazni i izlazni portovi HDMI RX IP za izvorni interfejs kada je SCRAMBLER omogućen.
Tabela 4-7. Ulaz i izlaz za izvorni interfejs
| Port Name | Smjer | širina (bitovi) | Opis |
| RESET_N_I | Input | 1 | Aktivno-niski asinhroni signal resetiranja |
| R_RX_CLK_I | Input | 1 | Paralelni sat za “R” kanal iz XCVR |
| G_RX_CLK_I | Input | 1 | Paralelni sat za “G” kanal iz XCVR |
| B_RX_CLK_I | Input | 1 | Paralelni sat za “B” kanal iz XCVR |
| EDID_RESET_N_I | Input | 1 | Aktivno-niski asinhroni edid signal resetiranja |
| HDMI_CABLE_CLK_I | Input | 1 | Kabelski sat sa HDMI izvora |
| R_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke “R” kanala |
| G_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke “G” kanala |
| B_RX_VALID_I | Input | 1 | Valjani signal iz XCVR za paralelne podatke “B” kanala |
| DATA_R_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni "R" kanalni paralelni podaci od XCVR |
| DATA_G_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni "G" kanalni paralelni podaci od XCVR |
| DATA_B_I | Input | BROJ PIKSELA ✕ 10 bita | Primljeni "B" kanalni paralelni podaci od XCVR |
| SCL_I | Input | 1 | I2C ulaz za serijski sat za DDC |
| HPD_I | Input | 1 | Hot plug detektuje ulazni signal. Izvor je spojen na umivaonik, a HPD signal bi trebao biti visok. |
| SDA_I | Input | 1 | I2C serijski unos podataka za DDC |
| EDID_CLK_I | Input | 1 | Sistemski sat za I2C modul |
| BIT_SLIP_R_O | Izlaz | 1 | Bit sklizne signal na “R” kanal primopredajnika |
| BIT_SLIP_G_O | Izlaz | 1 | Bit sklizne signal na “G” kanal primopredajnika |
| Port Name | Smjer | širina (bitovi) | Opis |
| BIT_SLIP_B_O | Izlaz | 1 | Bit sklizne signal na “B” kanal primopredajnika |
| VIDEO_DATA_VALID_O | Izlaz | 1 | Ispravan izlaz video podataka |
| AUDIO_DATA_VALID_O | Izlaz1 | 1 | Ispravan izlaz audio podataka |
| H_SYNC_O | Izlaz | 1 | Horizontalni sinhronizacioni puls |
| V_SYNC_O | Izlaz | 1 | Aktivni vertikalni sinhronizacijski puls |
| DATA_ RATE_O | Izlaz | 16 | Brzina prijenosa podataka. Slijede vrijednosti brzine prenosa podataka:
|
| R_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "R" podaci |
| G_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "G" podaci |
| B_O | Izlaz | BROJ PIKSELA ✕ Bitovi dubine boje | Dekodirani "B" podaci |
| SDA_O | Izlaz | 1 | I2C serijski izlaz podataka za DDC |
| HPD_O | Izlaz | 1 | Hot plug detektuje izlazni signal |
| ACR_CTS_O | Izlaz | 20 | Vrijeme ciklusa regeneracije audio sataamp vrijednost |
| ACR_N_O | Izlaz | 20 | Parametar vrijednosti regeneracije audio sata (N). |
| ACR_VALID_O | Izlaz | 1 | Valjani signal za regeneraciju audio sata |
| AUDIO_SAMPLE_CH1_O | Izlaz | 24 | Kanal 1 audio sample data |
| AUDIO_SAMPLE_CH2_O | Izlaz | 24 | Kanal 2 audio sample data |
| AUDIO_SAMPLE_CH3_O | Izlaz | 24 | Kanal 3 audio sample data |
| AUDIO_SAMPLE_CH4_O | Izlaz | 24 | Kanal 4 audio sample data |
| AUDIO_SAMPLE_CH5_O | Izlaz | 24 | Kanal 5 audio sample data |
| AUDIO_SAMPLE_CH6_O | Izlaz | 24 | Kanal 6 audio sample data |
| AUDIO_SAMPLE_CH7_O | Izlaz | 24 | Kanal 7 audio sample data |
| AUDIO_SAMPLE_CH8_O | Izlaz | 24 | Kanal 8 audio sample data |
Simulacija testnog stola (Postavite pitanje)
Testbench je obezbeđen za proveru funkcionalnosti HDMI RX jezgre. Testbench radi samo u izvornom interfejsu kada je broj piksela jedan.
Da biste simulirali jezgro pomoću testne stola, izvršite sljedeće korake:
- U prozoru Tijek dizajna proširite Kreiraj dizajn.
- Kliknite desnim tasterom miša na Create SmartDesign Testbench, a zatim kliknite na Run, kao što je prikazano na sledećoj slici.
Slika 5-1. Kreiranje SmartDesign Testbench-a
- Unesite naziv za SmartDesign testbench, a zatim kliknite na OK.
Slika 5-2. Imenovanje SmartDesign Testbench-a
SmartDesign testbench je kreiran, a platno se pojavljuje desno od okna toka dizajna. - Idite do Libero® SoC kataloga, odaberite View > Windows > IP Katalog, a zatim proširite Solutions-Video. Dvaput kliknite na HDMI RX IP (v5.4.0), a zatim kliknite na OK.
- Odaberite sve portove, kliknite desnim tasterom miša i odaberite Promoviraj na najviši nivo.
- Na alatnoj traci SmartDesign kliknite na Generiraj komponentu.
- Na kartici Hijerarhija stimulansa, kliknite desnim tasterom miša na HDMI_RX_TB testbench file, a zatim kliknite na Simuliraj pre-Synth dizajn > Otvori interaktivno.
Alat ModelSim® se otvara sa testnom stolom, kao što je prikazano na sljedećoj slici.
Slika 5-3. ModelSim alat sa HDMI RX testnom stolom File
Važno: If simulacija je prekinuta zbog ograničenja vremena rada navedenog u DO file, koristite naredbu run -all da dovršite simulaciju.
Licenca (Postavite pitanje)
HDMI RX IP ima sljedeće dvije opcije licence:
- Šifrirano: Kompletan šifrovani RTL kod je obezbeđen za jezgro. Dostupan je besplatno uz bilo koju Libero licencu, što omogućava instanciranje jezgra pomoću SmartDesign-a. Možete izvoditi simulaciju, sintezu, raspored i programirati FPGA silicij koristeći Libero dizajn paket.
- RTL: Kompletan RTL izvorni kod je licencno zaključan, koji se mora kupiti zasebno.
Rezultati simulacije (Postavite pitanje)
Sljedeći dijagram vremena za HDMI RX IP prikazuje video podatke i periode kontrolnih podataka.
Slika 6-1. Video podaci
Sljedeći dijagram prikazuje hsync i vsync izlaze za odgovarajuće ulaze kontrolnih podataka.
Slika 6-2. Horizontalna sinhronizacija i vertikalna sinhronizacija signali
Sljedeći dijagram prikazuje EDID dio.
Slika 6-3. EDID signali
Korištenje resursa (Postavite pitanje)
HDMI RX IP je implementiran u PolarFire® FPGA (MPF300T – 1FCG1152I paket). Sljedeća tabela navodi resurse koji se koriste kada je broj piksela = 1 piksel.
Tabela 7-1. Korištenje resursa za 1 Pixel Mode
| Format boje | Dubina boje | SCRAMBLER | Tkanina 4LUT | Tkanina DFF | Interfejs 4LUT | Interfejs DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Onemogući | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Onemogući | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Onemogući | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Onemogući | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | Onemogući | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | Onemogući | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Onemogući | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Onemogući | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Onemogući | 1585 | 1327 | 492 | 492 | 14 | 9 |
Sljedeća tabela navodi resurse koji se koriste kada je broj piksela = 4 piksela.
Tabela 7-2. Korištenje resursa za 4 Pixel Mode
| Format boje | Dubina boje | SCRAMBLER | Tkanina 4LUT | Tkanina DFF | Interfejs 4LUT | Interfejs DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Onemogući | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Onemogući | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Onemogući | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | Omogući | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Omogući | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Omogući | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | Onemogući | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | Onemogući | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Onemogući | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Onemogući | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Sljedeća tabela navodi resurse koji se koriste kada je broj piksela = 4 piksela i SCRAMBLER je omogućen.
Tabela 7-3. Korištenje resursa za 4 Pixel Mode i SCRAMBLER je omogućeno
| Format boje | Dubina boje | SCRAMBLER | Tkanina 4LUT | Tkanina DFF | Interfejs 4LUT | Interfejs DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | Omogući | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | Omogući | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | Omogući | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Integracija sistema (Postavite pitanje)
Ovaj odjeljak pokazuje kako integrirati IP u Libero dizajn.
Sljedeća tabela navodi konfiguracije PF XCVR, PF TX PLL i PF CCC potrebne za različite rezolucije i širine bita.
Tabela 8-1. PF XCVR, PF TX PLL i PF CCC konfiguracije
| Rezolucija | Bit Width | PF XCVR konfiguracija | CDR REF CLOCK PADS | PF CCC konfiguracija | |||
| Brzina prijenosa podataka | RX CDR Ref Clock Frekvencija | RX PCS Fabric Width | Ulazna frekvencija | Izlazna frekvencija | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27, AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27, AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27, AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27, AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27, AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27, AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29, AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29, AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29, AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29, AE30 | NA | NA |
HDMI RX Sample Design 1: Kada je konfigurisan u režimu Dubina boje = 8-bit i Broj piksela = 1 piksel, prikazano je na sledećoj slici.
Slika 8-1. HDMI RX Sample Dizajn 1
Za nprampda, u 8-bitnim konfiguracijama, sljedeće komponente su dio dizajna:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za TX i RX full duplex mod. Brzina RX podataka od 1485 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 10 bita za 1 PXL režim i 148.5 MHz CDR referentni takt. Brzina prenosa podataka od 1485 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 10 bita sa faktorom podele takta 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK i LANE3_CDR_REF_CLK se pokreću iz PF_XCVR_REF_CLK sa AE27, AE28 Pad pinovima.
- EDID CLK_I pin treba pokretati sa taktom od 150 MHz sa CCC.
- R_RX_CLK_I, G_RX_CLK_I i B_RX_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R i LANE1_TX_CLK_R, respektivno.
- R_RX_VALID_I, G_RX_VALID_I i B_RX_VALID_I pokreću LANE3_RX_VAL, LANE2_RX_VAL i LANE1_RX_VAL, redom.
- DATA_R_I, DATA_G_I i DATA_B_I pokreću LANE3_RX_DATA, LANE2_RX_DATA i LANE1_RX_DATA, redom.
HDMI RX Sample Design 2: Kada je konfigurisan u režimu Dubina boje = 8-bit i Broj piksela = 4 piksel, prikazano je na sledećoj slici.
Slika 8-2. HDMI RX Sample Dizajn 2
Za nprampda, u 8-bitnim konfiguracijama, sljedeće komponente su dio dizajna:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za TX i RX full duplex mod. Brzina RX podataka od 1485 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 40 bita za 4 PXL režim i 148.5 MHz CDR referentni takt. Brzina prenosa podataka od 1485 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 40 bita sa faktorom podele takta 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK i LANE3_CDR_REF_CLK se pokreću iz PF_XCVR_REF_CLK sa AE27, AE28 Pad pinovima.
- EDID CLK_I pin treba pokretati sa taktom od 150 MHz sa CCC.
- R_RX_CLK_I, G_RX_CLK_I i B_RX_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R i LANE1_TX_CLK_R, respektivno.
- R_RX_VALID_I, G_RX_VALID_I i B_RX_VALID_I pokreću LANE3_RX_VAL, LANE2_RX_VAL i LANE1_RX_VAL, redom.
- DATA_R_I, DATA_G_I i DATA_B_I pokreću LANE3_RX_DATA, LANE2_RX_DATA i LANE1_RX_DATA, redom.
HDMI RX Sample Design 3: Kada je konfigurisan u Dubina boje = 8-bit i Broj piksela = 4 Pixel mod i SCRAMBLER = Omogućeno, prikazano je na sljedećoj slici.
Slika 8-3. HDMI RX Sample Dizajn 3
Za nprampda, u 8-bitnim konfiguracijama, sljedeće komponente su dio dizajna:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za TX i RX nezavisan način rada. Brzina RX podataka od 5940 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 40 bita za 4 PXL režima i 148.5 MHz CDR referentnim taktom. Brzina prenosa podataka od 5940 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 40 bita sa faktorom podele takta 4.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK i LANE3_CDR_REF_CLK se pokreću iz PF_XCVR_REF_CLK sa AF29, AF30 Pad pinovima.
- EDID CLK_I pin bi trebao raditi sa taktom od 150 MHz sa CCC.
- R_RX_CLK_I, G_RX_CLK_I i B_RX_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R i LANE1_TX_CLK_R, respektivno.
- R_RX_VALID_I, G_RX_VALID_I i B_RX_VALID_I pokreću LANE3_RX_VAL, LANE2_RX_VAL i LANE1_RX_VAL, redom.
- DATA_R_I, DATA_G_I i DATA_B_I pokreću LANE3_RX_DATA, LANE2_RX_DATA i LANE1_RX_DATA, redom.
HDMI RX Sample Design 4: Kada je konfigurisan u Dubina boje = 12-bit i Broj piksela = 4 Pixel mod i SCRAMBLER = Omogućeno, prikazano je na sljedećoj slici.
Slika 8-4. HDMI RX Sample Dizajn 4
Za nprampda, u 12-bitnim konfiguracijama, sljedeće komponente su dio dizajna:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za režim samo RX. Brzina RX podataka od 4455 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 40 bita za 4 PXL režima i 148.5 MHz CDR referentnim taktom.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK i LANE3_CDR_REF_CLK se pokreću iz PF_XCVR_REF_CLK sa AF29, AF30 Pad pinovima.
- EDID CLK_I pin bi trebao raditi sa taktom od 150 MHz sa CCC.
- R_RX_CLK_I, G_RX_CLK_I i B_RX_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R i LANE1_TX_CLK_R, respektivno.
- R_RX_VALID_I, G_RX_VALID_I i B_RX_VALID_I pokreću LANE3_RX_VAL, LANE2_RX_VAL i LANE1_RX_VAL, redom.
- DATA_R_I, DATA_G_I i DATA_B_I pokreću LANE3_RX_DATA, LANE2_RX_DATA i LANE1_RX_DATA, redom.
- PF_CCC_C0 modul generiše takt pod nazivom OUT0_FABCLK_0 sa frekvencijom od 74.25 MHz, izveden iz ulaznog takta od 111.375 MHz, koji pokreće LANE1_RX_CLK_R.
HDMI RX Sample Design 5: Kada je konfigurisan u Dubina boje = 8-bit, broj piksela = 4 režima piksela i SCRAMBLER = Omogućeno je prikazano na sledećoj slici. Ovaj dizajn je dinamička brzina podataka sa DRI.
Slika 8-5. HDMI RX Sample Dizajn 5
Za nprampda, u 8-bitnim konfiguracijama, sljedeće komponente su dio dizajna:
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) je konfigurisan za režim samo RX sa omogućenim interfejsom za dinamičku rekonfiguraciju. Brzina RX podataka od 5940 Mbps u PMA režimu, sa širinom podataka konfigurisanom kao 40 bita za 4 PXL režima i 148.5 MHz CDR referentnim taktom.
- LANE0_CDR_REF_CLK, LANE1_CDR_REF_CLK, LANE2_CDR_REF_CLK i LANE3_CDR_REF_CLK se pokreću iz PF_XCVR_REF_CLK sa AF29, AF30 Pad pinovima.
- EDID CLK_I pin bi trebao raditi sa taktom od 150 MHz sa CCC.
- R_RX_CLK_I, G_RX_CLK_I i B_RX_CLK_I pokreću LANE3_TX_CLK_R, LANE2_TX_CLK_R i LANE1_TX_CLK_R, respektivno.
- R_RX_VALID_I, G_RX_VALID_I i B_RX_VALID_I pokreću LANE3_RX_VAL, LANE2_RX_VAL i LANE1_RX_VAL, redom.
- DATA_R_I, DATA_G_I i DATA_B_I pokreću LANE3_RX_DATA, LANE2_RX_DATA i LANE1_RX_DATA, redom.
Historija revizija (Postavite pitanje)
Historija revizija opisuje promjene koje su implementirane u dokument. Promjene su navedene po reviziji, počevši od najnovije publikacije.
Tabela 9-1. Istorija revizija
| Revizija | Datum | Opis |
| D | 02/2025 | Slijedi lista izmjena napravljenih u reviziji C dokumenta:
|
| C | 02/2023 | Slijedi lista izmjena napravljenih u reviziji C dokumenta:
|
| B | 09/2022 | Slijedi lista izmjena napravljenih u reviziji B dokumenta:
|
| A | 04/2022 | Slijedi lista izmjena u reviziji A dokumenta:
|
| 2.0 | — | Sljedeći je sažetak promjena napravljenih u ovoj reviziji.
|
| 1.0 | 08/2021 | Inicijalna revizija. |
Microchip FPGA podrška
Microchip FPGA grupa proizvoda podržava svoje proizvode raznim uslugama podrške, uključujući korisničku podršku, centar za tehničku podršku za korisnike, websajtu i prodajnim kancelarijama širom sveta. Korisnicima se predlaže da posete Microchip online resurse pre nego što kontaktiraju podršku jer je vrlo verovatno da je na njihova pitanja već odgovoreno. Kontaktirajte centar za tehničku podršku putem website at www.microchip.com/support. Navedite broj dijela FPGA uređaja, odaberite odgovarajuću kategoriju kućišta i otpremite dizajn files dok kreirate slučaj tehničke podrške. Obratite se korisničkoj službi za netehničku podršku za proizvode, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.
- Iz Sjeverne Amerike pozovite 800.262.1060
- Iz ostatka svijeta pozovite 650.318.4460
- Fax, sa bilo kojeg mjesta na svijetu, 650.318.8044
Informacije o mikročipu
Trademarks
Naziv i logotip “Microchip”, logotip “M” i drugi nazivi, logotipi i brendovi su registrovani i neregistrovani zaštitni znakovi Microchip Technology Incorporated ili njegovih filijala i/ili podružnica u Sjedinjenim Državama i/ili drugim zemljama (“Microchip Zaštitni znakovi”). Informacije u vezi Microchip zaštitnih znakova možete pronaći na https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN: 979-8-3371-0744-8
Pravna obavijest
Ova publikacija i informacije ovdje mogu se koristiti samo s Microchip proizvodima, uključujući dizajniranje, testiranje i integraciju Microchip proizvoda u vašu aplikaciju. Upotreba ovih informacija na bilo koji drugi način krši ove uslove. Informacije o aplikacijama uređaja date su samo za vašu udobnost i mogu biti zamijenjene ažuriranjima. Vaša je odgovornost osigurati da vaša aplikacija odgovara vašim specifikacijama. Obratite se lokalnom prodajnom uredu Microchipa za dodatnu podršku ili potražite dodatnu podršku na www.microchip.com/en-us/support/design-help/client-support-services.
OVE INFORMACIJE DAJE MIKROČIP „KAKO JESU“. MICROCHIP NE DAJE NIKAKVE IZJAVE ILI GARANCIJE BILO KOJE VRSTE, IZRIČITI ILI IMPLICIRANI, PISANI ILI USMENI, ZAKONSKI ILI NA DRUGI, U VEZI SA INFORMACIJAMA UKLJUČUJUĆI, ALI NE OGRANIČENI NA BILO KAKVA IMPLICIRANA, NI IMPLICIRANA GARANCIJA PRILIKA ZA PRODAJU I PRIKLADNOST ZA ODREĐENU SVRHU ILI GARANCIJE U VEZI SA NJEGOVIM STANJEM, KVALITETOM ILI PERFORMANSE.
MIKROČIP NI U KOJEM SLUČAJU NEĆE BITI ODGOVORAN ZA BILO KAKVE INDIREKTNE, POSEBNE, KAZNENE, SLUČAJNE ILI POSLEDIČNE GUBITKE, ŠTETE, TROŠKOVE ILI TROŠKOVE BILO KOJE VRSTE BILO KOJI SE ODNOSE NA BILO KAKVE INFORMACIJE, ILI MICROCHIP JE OBAVEŠTEN O MOGUĆNOSTI ILI SU ŠTETE PREDVIĐIVE. U NAJVEĆOJ MJERI DOZVOLJENOJ ZAKONOM, UKUPNA ODGOVORNOST MICROCHIP-a PO SVIM POTRAŽIVANJU NA BILO KOJI NAČIN KOJA SE ODNOSE NA INFORMACIJE ILI NJIHOVO KORIŠTENJE NEĆE PREMAŠITI IZNOS NAKNADA, AKO IMA, KOJI STE MORALI PLAĆATI.
Upotreba Microchip uređaja u aplikacijama za održavanje života i/ili sigurnost je u potpunosti na rizik kupca, a kupac se slaže da će braniti, obeštetiti i držati Microchip bezopasnim od bilo koje štete, potraživanja, tužbi ili troškova koji proizlaze iz takve upotrebe. Nikakve licence se ne prenose, implicitno ili na drugi način, pod bilo kojim Microchipovim pravima intelektualnog vlasništva osim ako nije drugačije navedeno.
Funkcija zaštite koda uređaja Microchip
Obratite pažnju na sljedeće detalje funkcije zaštite koda na Microchip proizvodima:
- Microchip proizvodi ispunjavaju specifikacije sadržane u njihovom posebnom Microchip Data Sheet.
- Microchip vjeruje da je njegova porodica proizvoda sigurna kada se koristi na predviđeni način, u okviru operativnih specifikacija i pod normalnim uvjetima.
- Microchip vrednuje i agresivno štiti svoja prava intelektualnog vlasništva. Pokušaji kršenja karakteristika zaštite koda Microchip proizvoda su strogo zabranjeni i mogu predstavljati kršenje Digital Millennium Copyright Act.
- Ni Microchip ni bilo koji drugi proizvođač poluprovodnika ne može garantirati sigurnost svog koda. Zaštita kodom ne znači da jamčimo da je proizvod „nelomljiv“. Zaštita koda se stalno razvija. Microchip je posvećen kontinuiranom poboljšanju karakteristika zaštite koda naših proizvoda.
© 2025 Microchip Technology Inc. i njegove podružnice
FAQ
- P: Kako da ažuriram HDMI RX IP jezgro?
O: IP jezgro se može ažurirati preko Libero SoC softvera ili ručno preuzeti iz kataloga. Jednom instaliran u Libero SoC softver IP Katalog, može se konfigurirati, generirati i instancirati unutar SmartDesign-a za uključivanje u projekt.
Dokumenti / Resursi
 |
MICROCHIP PolarFire FPGA HDMI prijemnik visoke definicije multimedijalni interfejs [pdf] Korisnički priručnik PolarFire FPGA, PolarFire FPGA HDMI prijemnik sa multimedijalnim interfejsom visoke definicije, HDMI prijemnik sa multimedijalnim interfejsom visoke rezolucije, HDMI prijemnik sa multimedijskim interfejsom, HDMI prijemnik sa interfejsom, HDMI prijemnik |
