МИЦРОЦХИП ПоларФире ФПГА ХДМИ пријемник високе дефиниције мултимедијалног интерфејса
Увод (Поставите питање)
Мицроцхипов ИП пријемник мултимедијалног интерфејса високе дефиниције (ХДМИ) подржава пријем видео података и аудио пакетних података описан у спецификацији ХДМИ стандарда. ХДМИ РКС ИП је посебно дизајниран за ПоларФире® ФПГА и ПоларФире систем на чипу (СоЦ) ФПГА уређаје који подржавају ХДМИ 2.0 за резолуције до 1920 × 1080 на 60 Хз у режиму једног пиксела и до 3840 × 2160 на 60 Хз у режиму са четири пиксела. РКС ИП подржава Хот Плуг Детецт (ХПД) за надгледање укључивања или искључивања напајања и догађаја искључивања или укључивања како би се указала комуникација између ХДМИ извора и ХДМИ пријемника.
ХДМИ извор користи канал података за приказ (ДДЦ) за читање података проширене идентификације екрана (ЕДИД) за откривање конфигурације и/или могућности умиваоника. ХДМИ РКС ИП има унапред програмиран ЕДИД, који ХДМИ извор може читати кроз стандардни И2Ц канал. Примопредајници ПоларФире ФПГА и ПоларФире СоЦ ФПГА уређаја се користе заједно са РКС ИП за десериализацију серијских података у 10-битне податке. Каналима података у ХДМИ-у је дозвољено да имају знатну искривљеност између њих. ХДМИ РКС ИП уклања искривљеност међу каналима података користећи први улаз први-излаз (ФИФО). Овај ИП конвертује податке транзицијске минимализоване диференцијалне сигнализације (ТМДС) примљене од ХДМИ извора преко примопредајника у 24-битне податке РГБ пиксела, 24-битне аудио податке и контролне сигнале. Четири стандардна контролна токена наведена у ХДМИ протоколу се користе за фазно поравнање података током десеријализације.
Резиме
Следећа табела даје резиме ХДМИ РКС ИП карактеристика.
Табела 1. ХДМИ РКС ИП карактеристике
| Цоре Версион | Ово упутство за употребу подржава ХДМИ РКС ИП в5.4. |
| Подржане породице уређаја |
|
| Подржани ток алата | Захтева Либеро® СоЦ в12.0 или новије верзије. |
| Подржани интерфејси | Интерфејси које подржава ХДМИ РКС ИП су:
|
| Лиценцирање | ХДМИ РКС ИП је обезбеђен са следеће две опције лиценце:
|
Карактеристике
ХДМИ РКС ИП има следеће карактеристике:
- Компатибилан за ХДМИ 2.0
- Подржава 8, 10, 12 и 16 бита дубине боје
- Подржава формате боја као што су РГБ, ИУВ 4:2:2 и ИУВ 4:4:4
- Подржава један или четири пиксела по сату
- Подржава резолуције до 1920 ✕ 1080 при 60 Хз у режиму једног пиксела и до 3840 ✕ 2160 при 60 Хз у режиму четири пиксела.
- Открива Хот-Плуг
- Подржава шему декодирања – ТМДС
- Подржава ДВИ улаз
- Подржава канал за приказ података (ДДЦ) и канал побољшаног приказа података (Е-ДДЦ)
- Подржава изворни и АКСИ4 Стреам видео интерфејс за пренос видео података
- Подржава изворни и АКСИ4 стреам аудио интерфејс за пренос аудио података
Неподржане функције
Следе неподржане функције ХДМИ РКС ИП:
- Формат боје 4:2:0 није подржан.
- Високи динамички опсег (ХДР) и заштита дигиталног садржаја високог пропусног опсега (ХДЦП) нису подржани.
- Променљива брзина освежавања (ВРР) и аутоматски режим ниске латенције (АЛЛМ) нису подржани.
- Параметри хоризонталног времена који нису дељиви са четири у режиму четири пиксела нису подржани.
Упутство за инсталацију
ИП језгро мора бити инсталирано у ИП Каталог Либеро® СоЦ софтвера аутоматски преко функције ажурирања ИП Каталога у Либеро СоЦ софтверу, или се ручно преузима из каталога. Једном када се ИП језгро инсталира у Либеро СоЦ софтверски ИП каталог, оно се конфигурише, генерише и инстанцира у оквиру Смарт Десигн-а за укључивање у Либеро пројекат.
Тестирани изворни уређаји (Поставите питање)
У следећој табели су наведени тестирани изворни уређаји.
Табела 1-1. Тестирани извори уређаја
| Уређаји | Пикел Моде | Тестиране резолуције | Дубина боје (бит) | Цолор Моде | Аудио |
| куантумдата™ М41х ХДМИ анализатор | 1 | 720П 30 ФПС, 720П 60 ФПС и 1080П 60 ФПС | 8 | РГБ, ИУВ444 и ИУВ422 | Да |
| 1080П 30 фпс | 8, 10, 12 и 16 | ||||
| 4 | 720П 30 ФПС, 1080П 30 ФПС и 4К 60 ФПС | 8 | |||
| 1080П 60 фпс | 8, 12 и 16 | ||||
| 4К 30 фпс | 8, 10, 12 и 16 | ||||
| Леново™ 20У1А007ИГ | 1 | 1080П 60 фпс | 8 | РГБ | Да |
| 4 | 1080П 60 ФПС и 4К 30 ФПС | ||||
| Делл Латитуде 3420 | 1 | 1080П 60 фпс | 8 | РГБ | Да |
| 4 | 4К 30 фпс и 4К 60 фпс | ||||
| Астро ВА-1844А ХДМИ® тестер | 1 | 720П 30 ФПС, 720П 60 ФПС и 1080П 60 ФПС | 8 | РГБ, ИУВ444 и ИУВ422 | Да |
| 1080П 30 фпс | 8, 10, 12 и 16 | ||||
| 4 | 720П 30 ФПС, 1080П 30 ФПС и 4К 30 ФПС | 8 | |||
| 1080П 30 фпс | 8, 12 и 16 | ||||
| НВИДИА® Јетсон АГКС Орин 32ГБ Х01 комплет | 1 | 1080П 30 фпс | 8 | РГБ | бр |
| 4 | 4К 60 фпс |
ХДМИ РКС ИП конфигурација (Поставите питање)
Овај одељак пружа крајview интерфејса ХДМИ РКС ИП конфигуратора и његових компоненти. ХДМИ РКС ИП конфигуратор пружа графички интерфејс за подешавање ХДМИ РКС језгра. Овај конфигуратор омогућава кориснику да изабере параметре као што су број пиксела, број аудио канала, видео интерфејс, аудио интерфејс, СЦРАМБЛЕР, дубина боје, формат боје, тестна столица и лиценца. Интерфејс конфигуратора укључује падајуће меније и опције за прилагођавање подешавања. Кључне конфигурације су описане у табели 4-1. Следећа слика даје детаљан приказ view интерфејса HDMI RX IP конфигуратора.
Слика 2-1. ХДМИ РКС ИП конфигуратор
Интерфејс такође укључује тастере ОК и Цанцел за потврду или одбацивање конфигурација.
Имплементација хардвера (Поставите питање)
Следеће слике описују ХДМИ РКС ИП интерфејс са примопредајником (КСЦВР).
Слика 3-1. Блок дијаграм ХДМИ РКС
Слика 3-2. Детаљан блок дијаграм пријемника
ХДМИ РКС се састоји од три сtagес:
- Фазни поравнавач поравнава паралелне податке у односу на границе контролних токена користећи проклизавање битова примопредајника.
- ТМДС декодер конвертује 10-битне кодиране податке у 8-битне податке о пикселима, 4-битне аудио пакетне податке и 2-битне контролне сигнале.
- ФИФО уклањају искривљеност између тактова Р, Г и Б трака.
Фазни поравнавач (поставите питање)
10-битни паралелни подаци из КСЦВР-а нису увек усклађени са ТМДС кодираним границама речи. Паралелни подаци морају бити померени и поравнати да би се подаци декодирали. Фазни поравнавач поравнава долазне паралелне податке са границама речи користећи функцију проклизавања битова у КСЦВР. КСЦВР у режиму Пер-Монитор ДПИ Аваренесс (ПМА) омогућава функцију клизања битова, где прилагођава поравнање 10-битне десериализоване речи за 1-бит. Сваки пут, након подешавања 10-битне речи за 1-битну позицију проклизавања, она се упоређује са било којим од четири контролна токена ХДМИ протокола да би се закључала позиција током периода контроле. 10-битна реч је исправно поравната и сматра се валидном за следеће сtagес. Сваки канал за боје има свој фазни поравнач, ТМДС декодер почиње декодирање тек када су сви фазни поравначи закључани да би исправили границе речи.
ТМДС декодер (поставите питање)
ТМДС декодер декодира 10-битне десериализоване са примопредајника у 8-битне податке пиксела током видео периода. ХСИНЦ, ВСИНЦ и ПАЦКЕТ ХЕАДЕР се генеришу током периода контроле из 10-битних података плавог канала. Аудио пакетни подаци се декодирају на Р и Г канал, сваки са по четири бита. ТМДС декодер сваког канала ради на свом такту. Дакле, може имати одређену косину између канала.
Од канала до канала Де-Скев (Поставите питање)
ФИФО заснована логика уклањања искошења се користи за уклањање искошења између канала. Сваки канал прима важећи сигнал од јединица за поравнање фаза да би се указало да ли су долазни 10-битни подаци из фазног поравнања валидни. Ако су сви канали исправни (постигли су фазно поравнање), ФИФО модул почиње да преноси податке кроз ФИФО модул користећи сигнале за омогућавање читања и писања (континуирано уписивање и читање). Када се контролни токен детектује на било ком од ФИФО излаза, ток очитавања се суспендује, а детектовани сигнал маркера се генерише да би указао на долазак одређеног маркера у видео ток. Ток очитавања се наставља тек када овај маркер стигне на сва три канала. Као резултат, релевантна искривљеност се уклања. ФИФО-ови са двоструким тактом синхронизују сва три тока података са сатом плавог канала како би уклонили релевантну искривљеност. Следећа слика описује технику уклањања искошења од канала до канала.
Слика 3-3. Од канала до канала Де-Скев
ДДЦ (Поставите питање)
ДДЦ је комуникациони канал заснован на спецификацији И2Ц магистрале. Извор користи И2Ц команде за читање информација из Е-ЕДИД-а одвода са славе адресом. ХДМИ РКС ИП користи унапред дефинисани ЕДИД са вишеструком резолуцијом подржава резолуције до 1920 ✕ 1080 на 60 Хз у режиму једног пиксела и до 3840 ✕ 2160 на 60 Хз у режиму четири пиксела.
ЕДИД представља име за приказ као Мицроцхип ХДМИ дисплаи.
ХДМИ РКС параметри и сигнали интерфејса (Поставите питање)
Овај одељак говори о параметрима у ХДМИ РКС ГУИ конфигуратору и И/О сигналима.
Параметри конфигурације (Поставите питање)
Следећа табела наводи параметре конфигурације у ХДМИ РКС ИП.
Табела 4-1. Параметри конфигурације
| Назив параметра | Опис |
| Формат боје | Дефинише простор боја. Подржава следеће формате боја:
|
| Дубина боје | Одређује број битова по компоненти боје. Подржава 8, 10, 12 и 16 бита по компоненти. |
| Број пиксела | Означава број пиксела по улазу сата:
|
| СЦРАМБЛЕР | Подршка за 4К резолуцију при 60 кадрова у секунди:
|
| Broj audio kanala | Подржава бројне аудио канале:
|
| Видео интерфејс | Нативе и АКСИ стреам |
| Аудио Интерфаце | Нативе и АКСИ стреам |
| Тест бенцх | Омогућава избор окружења за тестирање. Подржава следеће опције тестног стола:
|
| Лиценца | Одређује тип лиценце. Пружа следеће две опције лиценце:
|
Портови (Поставите питање)
Следећа табела наводи улазне и излазне портове ХДМИ РКС ИП за изворни интерфејс када је формат боје РГБ.
Табела 4-2. Улаз и излаз за изворни интерфејс
| Назив сигнала | Правац | ширина (битови) | Опис |
| РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони сигнал ресетовања |
| Р_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за "Р" канал из КСЦВР |
| Г_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за "Г" канал из КСЦВР |
| Б_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за "Б" канал из КСЦВР |
| ЕДИД_РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони едид сигнал за ресетовање |
| Р_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке „Р“ канала |
| Г_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке „Г“ канала |
| Б_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке „Б“ канала |
| Назив сигнала | Правац | ширина (битови) | Опис |
| ДАТА_Р_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени „Р“ канални паралелни подаци од КСЦВР |
| ДАТА_Г_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци „Г“ канала од КСЦВР |
| ДАТА_Б_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени „Б“ канални паралелни подаци од КСЦВР |
| СЦЛ_И | Инпут | 1 | И2Ц улаз за серијски сат за ДДЦ |
| ХПД_И | Инпут | 1 | Хот плуг детектује улазни сигнал. Извор повезан на синкронизацију ХПД сигнала треба да буде висок. |
| СДА_И | Инпут | 1 | И2Ц серијски унос података за ДДЦ |
| ЕДИД_ЦЛК_И | Инпут | 1 | Системски сат за И2Ц модул |
| БИТ_СЛИП_Р_О | Излаз | 1 | Бит склизне сигнал на “Р” канал примопредајника |
| БИТ_СЛИП_Г_О | Излаз | 1 | Бит проклизава сигнал на “Г” канал примопредајника |
| БИТ_СЛИП_Б_О | Излаз | 1 | Бит склизне сигнал на “Б” канал примопредајника |
| ВИДЕО_ДАТА_ВАЛИД_О | Излаз | 1 | Исправан излаз видео података |
| АУДИО_ДАТА_ВАЛИД_О | Излаз | 1 | Исправан излаз аудио података |
| Х_СИНЦ_О | Излаз | 1 | Хоризонтални синхронизациони пулс |
| В_СИНЦ_О | Излаз | 1 | Активни вертикални синхронизациони импулс |
| Р_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Р“ подаци |
| Г_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Г“ подаци |
| Б_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Б“ подаци |
| СДА_О | Излаз | 1 | И2Ц серијски излаз података за ДДЦ |
| ХПД_О | Излаз | 1 | Хот плуг детектује излазни сигнал |
| АЦР_ЦТС_О | Излаз | 20 | Време циклуса регенерације аудио сатаamp вредност |
| АЦР_Н_О | Излаз | 20 | Параметар вредности регенерације аудио сата (Н). |
| АЦР_ВАЛИД_О | Излаз | 1 | Ваљани сигнал за регенерацију аудио сата |
| АУДИО_СAMPЛЕ_ЦХ1_О | Излаз | 24 | Канал 1 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ2_О | Излаз | 24 | Канал 2 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ3_О | Излаз | 24 | Канал 3 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ4_О | Излаз | 24 | Канал 4 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ5_О | Излаз | 24 | Канал 5 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ6_О | Излаз | 24 | Канал 6 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ7_О | Излаз | 24 | Канал 7 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ8_О | Излаз | 24 | Канал 8 аудио сampле дата |
| ХДМИ_ДВИ_МОДЕ_О | Излаз | 1 | Следећа су два режима:
|
Следећа табела описује улазне и излазне портове ХДМИ РКС ИП за АКСИ4 Стреам Видео Интерфаце.
Табела 4-3. Улазни и излазни портови за АКСИ4 Стреам Видео интерфејс
| Порт Наме | Правац | ширина (битови) | Опис |
| ТДАТА_О | Излаз | БРОЈ ПИКСЕЛА ✕ Дубина боје ✕ 3 бита | Излаз видео података [Р, Г, Б] |
| ТВАЛИД_О | Излаз | 1 | Излазни видео је валидан |
| Порт Наме | Правац | ширина (битови) | Опис |
| ТЛАСТ_О | Излаз | 1 | Излазни сигнал краја оквира |
| ТУСЕР_О | Излаз | 3 |
|
| ТСТРБ_О | Излаз | 3 | Излазни стробе видео података |
| ТКЕЕП_О | Излаз | 3 | Излазни видео подаци се чувају |
Следећа табела описује улазне и излазне портове ХДМИ РКС ИП за АКСИ4 Стреам Аудио Интерфаце.
Табела 4-4. Улазни и излазни портови за АКСИ4 Стреам аудио интерфејс
| Порт Наме | Правац | ширина (битови) | Опис |
| АУДИО_ТДАТА_О | Излаз | 24 | Излаз аудио података |
| AUDIO_TID_O | Излаз | 3 | Излазни аудио канал |
| АУДИО_ТВАЛИД_О | Излаз | 1 | Излазни аудио валидан сигнал |
У следећој табели су наведени улазни и излазни портови ХДМИ РКС ИП за изворни интерфејс када је формат боје ИУВ444.
Табела 4-5. Улаз и излаз за изворни интерфејс
| Порт Наме | Правац | ширина (битови) | Опис |
| РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони сигнал ресетовања |
| ЛАНЕ3_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за канал 3 из КСЦВР-а |
| ЛАНЕ2_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за канал 2 из КСЦВР-а |
| ЛАНЕ1_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за канал 1 из КСЦВР-а |
| ЕДИД_РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони едид сигнал за ресетовање |
| ЛАНЕ3_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке траке 3 |
| ЛАНЕ2_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке траке 2 |
| ЛАНЕ1_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке траке 1 |
| ДАТА_ЛАНЕ3_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци траке 3 од КСЦВР |
| ДАТА_ЛАНЕ2_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци траке 2 од КСЦВР |
| ДАТА_ЛАНЕ1_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци траке 1 од КСЦВР |
| СЦЛ_И | Инпут | 1 | И2Ц улаз за серијски сат за ДДЦ |
| ХПД_И | Инпут | 1 | Хот плуг детектује улазни сигнал. Извор повезан на синкронизацију ХПД сигнала треба да буде висок. |
| СДА_И | Инпут | 1 | И2Ц серијски унос података за ДДЦ |
| ЕДИД_ЦЛК_И | Инпут | 1 | Системски сат за И2Ц модул |
| БИТ_СЛИП_ЛАНЕ3_О | Излаз | 1 | Бит проклизава сигнал на траку 3 примопредајника |
| БИТ_СЛИП_ЛАНЕ2_О | Излаз | 1 | Бит проклизава сигнал на траку 2 примопредајника |
| БИТ_СЛИП_ЛАНЕ1_О | Излаз | 1 | Бит проклизава сигнал на траку 1 примопредајника |
| ВИДЕО_ДАТА_ВАЛИД_О | Излаз | 1 | Исправан излаз видео података |
| АУДИО_ДАТА_ВАЛИД_О | Излаз | 1 | Исправан излаз аудио података |
| Х_СИНЦ_О | Излаз | 1 | Хоризонтални синхронизациони пулс |
| В_СИНЦ_О | Излаз | 1 | Активни вертикални синхронизациони импулс |
| Порт Наме | Правац | ширина (битови) | Опис |
| И_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „И” подаци |
| Цб_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Цб“ подаци |
| Цр_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Цр“ подаци |
| СДА_О | Излаз | 1 | И2Ц серијски излаз података за ДДЦ |
| ХПД_О | Излаз | 1 | Хот плуг детектује излазни сигнал |
| АЦР_ЦТС_О | Излаз | 20 | Време циклуса регенерације аудио сатаamp вредност |
| АЦР_Н_О | Излаз | 20 | Параметар вредности регенерације аудио сата (Н). |
| АЦР_ВАЛИД_О | Излаз | 1 | Ваљани сигнал за регенерацију аудио сата |
| АУДИО_СAMPЛЕ_ЦХ1_О | Излаз | 24 | Канал 1 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ2_О | Излаз | 24 | Канал 2 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ3_О | Излаз | 24 | Канал 3 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ4_О | Излаз | 24 | Канал 4 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ5_О | Излаз | 24 | Канал 5 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ6_О | Излаз | 24 | Канал 6 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ7_О | Излаз | 24 | Канал 7 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ8_О | Излаз | 24 | Канал 8 аудио сampле дата |
У следећој табели су наведени улазни и излазни портови ХДМИ РКС ИП за изворни интерфејс када је формат боје ИУВ422.
Табела 4-6. Улаз и излаз за изворни интерфејс
| Порт Наме | Правац | ширина (битови) | Опис |
| РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони сигнал ресетовања |
| ЛАНЕ3_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за канал 3 из КСЦВР-а |
| ЛАНЕ2_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за канал 2 из КСЦВР-а |
| ЛАНЕ1_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за канал 1 из КСЦВР-а |
| ЕДИД_РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони едид сигнал за ресетовање |
| ЛАНЕ3_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке траке 3 |
| ЛАНЕ2_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке траке 2 |
| ЛАНЕ1_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке траке 1 |
| ДАТА_ЛАНЕ3_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци траке 3 од КСЦВР |
| ДАТА_ЛАНЕ2_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци траке 2 од КСЦВР |
| ДАТА_ЛАНЕ1_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци траке 1 од КСЦВР |
| СЦЛ_И | Инпут | 1 | И2Ц улаз за серијски сат за ДДЦ |
| ХПД_И | Инпут | 1 | Хот плуг детектује улазни сигнал. Извор повезан на синкронизацију ХПД сигнала треба да буде висок. |
| СДА_И | Инпут | 1 | И2Ц серијски унос података за ДДЦ |
| ЕДИД_ЦЛК_И | Инпут | 1 | Системски сат за И2Ц модул |
| БИТ_СЛИП_ЛАНЕ3_О | Излаз | 1 | Бит проклизава сигнал на траку 3 примопредајника |
| БИТ_СЛИП_ЛАНЕ2_О | Излаз | 1 | Бит проклизава сигнал на траку 2 примопредајника |
| БИТ_СЛИП_ЛАНЕ1_О | Излаз | 1 | Бит проклизава сигнал на траку 1 примопредајника |
| ВИДЕО_ДАТА_ВАЛИД_О | Излаз | 1 | Исправан излаз видео података |
| Порт Наме | Правац | ширина (битови) | Опис |
| АУДИО_ДАТА_ВАЛИД_О | Излаз | 1 | Исправан излаз аудио података |
| Х_СИНЦ_О | Излаз | 1 | Хоризонтални синхронизациони пулс |
| В_СИНЦ_О | Излаз | 1 | Активни вертикални синхронизациони импулс |
| И_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „И” подаци |
| Ц_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани "Ц" подаци |
| СДА_О | Излаз | 1 | И2Ц серијски излаз података за ДДЦ |
| ХПД_О | Излаз | 1 | Хот плуг детектује излазни сигнал |
| АЦР_ЦТС_О | Излаз | 20 | Време циклуса регенерације аудио сатаamp вредност |
| АЦР_Н_О | Излаз | 20 | Параметар вредности регенерације аудио сата (Н). |
| АЦР_ВАЛИД_О | Излаз | 1 | Ваљани сигнал за регенерацију аудио сата |
| АУДИО_СAMPЛЕ_ЦХ1_О | Излаз | 24 | Канал 1 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ2_О | Излаз | 24 | Канал 2 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ3_О | Излаз | 24 | Канал 3 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ4_О | Излаз | 24 | Канал 4 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ5_О | Излаз | 24 | Канал 5 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ6_О | Излаз | 24 | Канал 6 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ7_О | Излаз | 24 | Канал 7 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ8_О | Излаз | 24 | Канал 8 аудио сampле дата |
Следећа табела наводи улазне и излазне портове ХДМИ РКС ИП за изворни интерфејс када је СЦРАМБЛЕР омогућен.
Табела 4-7. Улаз и излаз за изворни интерфејс
| Порт Наме | Правац | ширина (битови) | Опис |
| РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони сигнал ресетовања |
| Р_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за "Р" канал из КСЦВР |
| Г_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за "Г" канал из КСЦВР |
| Б_РКС_ЦЛК_И | Инпут | 1 | Паралелни сат за "Б" канал из КСЦВР |
| ЕДИД_РЕСЕТ_Н_И | Инпут | 1 | Активно-ниски асинхрони едид сигнал за ресетовање |
| ХДМИ_ЦАБЛЕ_ЦЛК_И | Инпут | 1 | Кабловски сат са ХДМИ извора |
| Р_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке „Р“ канала |
| Г_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке „Г“ канала |
| Б_РКС_ВАЛИД_И | Инпут | 1 | Важећи сигнал са КСЦВР за паралелне податке „Б“ канала |
| ДАТА_Р_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени „Р“ канални паралелни подаци од КСЦВР |
| ДАТА_Г_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени паралелни подаци „Г“ канала од КСЦВР |
| ДАТА_Б_И | Инпут | БРОЈ ПИКСЕЛА ✕ 10 бита | Примљени „Б“ канални паралелни подаци од КСЦВР |
| СЦЛ_И | Инпут | 1 | И2Ц улаз за серијски сат за ДДЦ |
| ХПД_И | Инпут | 1 | Хот плуг детектује улазни сигнал. Извор је повезан са умиваоником, а ХПД сигнал би требао бити висок. |
| СДА_И | Инпут | 1 | И2Ц серијски унос података за ДДЦ |
| ЕДИД_ЦЛК_И | Инпут | 1 | Системски сат за И2Ц модул |
| БИТ_СЛИП_Р_О | Излаз | 1 | Бит склизне сигнал на “Р” канал примопредајника |
| БИТ_СЛИП_Г_О | Излаз | 1 | Бит проклизава сигнал на “Г” канал примопредајника |
| Порт Наме | Правац | ширина (битови) | Опис |
| БИТ_СЛИП_Б_О | Излаз | 1 | Бит склизне сигнал на “Б” канал примопредајника |
| ВИДЕО_ДАТА_ВАЛИД_О | Излаз | 1 | Исправан излаз видео података |
| АУДИО_ДАТА_ВАЛИД_О | Излаз1 | 1 | Исправан излаз аудио података |
| Х_СИНЦ_О | Излаз | 1 | Хоризонтални синхронизациони пулс |
| В_СИНЦ_О | Излаз | 1 | Активни вертикални синхронизациони импулс |
| ДАТА_ РАТЕ_О | Излаз | 16 | Брзина преноса података. Следе вредности брзине преноса података:
|
| Р_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Р“ подаци |
| Г_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Г“ подаци |
| Б_О | Излаз | БРОЈ ПИКСЕЛА ✕ Битови дубине боје | Дешифровани „Б“ подаци |
| СДА_О | Излаз | 1 | И2Ц серијски излаз података за ДДЦ |
| ХПД_О | Излаз | 1 | Хот плуг детектује излазни сигнал |
| АЦР_ЦТС_О | Излаз | 20 | Време циклуса регенерације аудио сатаamp вредност |
| АЦР_Н_О | Излаз | 20 | Параметар вредности регенерације аудио сата (Н). |
| АЦР_ВАЛИД_О | Излаз | 1 | Ваљани сигнал за регенерацију аудио сата |
| АУДИО_СAMPЛЕ_ЦХ1_О | Излаз | 24 | Канал 1 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ2_О | Излаз | 24 | Канал 2 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ3_О | Излаз | 24 | Канал 3 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ4_О | Излаз | 24 | Канал 4 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ5_О | Излаз | 24 | Канал 5 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ6_О | Излаз | 24 | Канал 6 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ7_О | Излаз | 24 | Канал 7 аудио сampле дата |
| АУДИО_СAMPЛЕ_ЦХ8_О | Излаз | 24 | Канал 8 аудио сampле дата |
Симулација тестног стола (Поставите питање)
Тестбенцх је обезбеђен за проверу функционалности ХДМИ РКС језгра. Тестбенцх ради само у изворном интерфејсу када је број пиксела један.
Да бисте симулирали језгро помоћу тестне плоче, извршите следеће кораке:
- У прозору Ток дизајна проширите Креирај дизајн.
- Кликните десним тастером миша на Цреате СмартДесигн Тестбенцх, а затим кликните на Рун, као што је приказано на следећој слици.
Слика 5-1. Креирање СмартДесигн Тестбенцх-а
- Унесите име за СмартДесигн тестбенцх, а затим кликните на ОК.
Слика 5-2. Именовање СмартДесигн Тестбенцх-а
СмартДесигн тестбенцх је креиран, а платно се појављује десно од окна Десигн Флов. - Идите до Либеро® СоЦ каталога, изаберите View > Виндовс > ИП каталог, а затим проширите Солутионс-Видео. Двапут кликните на ХДМИ РКС ИП (в5.4.0), а затим кликните на ОК.
- Изаберите све портове, кликните десним тастером миша и изаберите Унапреди на највиши ниво.
- На траци са алаткама СмартДесигн кликните на Генериши компоненту.
- На картици Хијерархија стимулуса кликните десним тастером миша на тестну станицу ХДМИ_РКС_ТБ file, а затим кликните на Симулате Пре-Синтх Десигн > Отвори интерактивно.
Алат МоделСим® се отвара са тестном столом, као што је приказано на следећој слици.
Слика 5-3. МоделСим алат са ХДМИ РКС тестном столом File
Важно: Иф симулација је прекинута због ограничења времена рада наведеног у ДО file, користите наредбу рун -алл да завршите симулацију.
Лиценца (Поставите питање)
ХДМИ РКС ИП је обезбеђен са следеће две опције лиценце:
- Шифровано: Комплетан шифровани РТЛ код је обезбеђен за језгро. Доступан је бесплатно уз било коју Либеро лиценцу, што омогућава инстанцирање језгра помоћу СмартДесигн-а. Можете изводити симулацију, синтезу, распоред и програмирати ФПГА силицијум користећи Либеро дизајн пакет.
- РТЛ: Комплетан РТЛ изворни код је закључан са лиценцом, који се мора купити засебно.
Резултати симулације (Поставите питање)
Следећи дијаграм времена за ХДМИ РКС ИП приказује видео податке и периоде контролних података.
Слика 6-1. Видео подаци
Следећи дијаграм приказује хсинц и всинц излазе за одговарајуће улазе контролних података.
Слика 6-2. Хоризонтална синхронизација и вертикални сигнали синхронизације
Следећи дијаграм приказује ЕДИД део.
Слика 6-3. ЕДИД сигнали
Коришћење ресурса (Поставите питање)
ХДМИ РКС ИП је имплементиран у ПоларФире® ФПГА (МПФ300Т – 1ФЦГ1152И пакет). Следећа табела наводи ресурсе који се користе када је број пиксела = 1 пиксел.
Табела 7-1. Коришћење ресурса за режим од 1 пиксела
| Формат боје | Дубина боје | СЦРАМБЛЕР | Фабриц 4ЛУТ | Фабриц ДФФ | Интерфејс 4ЛУТ | Интерфејс ДФФ | уСРАМ (64×12) | ЛСРАМ (20к) |
| РГБ | 8 | Онемогући | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | Онемогући | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | Онемогући | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | Онемогући | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| ИЦбЦр422 | 8 | Онемогући | 1136 | 758 | 360 | 360 | 3 | 9 |
| ИЦбЦр444 | 8 | Онемогући | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | Онемогући | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | Онемогући | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | Онемогући | 1585 | 1327 | 492 | 492 | 14 | 9 |
Следећа табела наводи ресурсе који се користе када је број пиксела = 4 пиксела.
Табела 7-2. Коришћење ресурса за режим од 4 пиксела
| Формат боје | Дубина боје | СЦРАМБЛЕР | Фабриц 4ЛУТ | Фабриц ДФФ | Интерфејс 4ЛУТ | Интерфејс ДФФ | уСРАМ (64×12) | ЛСРАМ (20к) |
| РГБ | 8 | Онемогући | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | Онемогући | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | Онемогући | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| РГБ | 10 | Омогући | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | Омогући | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | Омогући | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| ИЦбЦр422 | 8 | Онемогући | 1485 | 1433 | 912 | 912 | 7 | 23 |
| ИЦбЦр444 | 8 | Онемогући | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | Онемогући | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | Онемогући | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Следећа табела наводи ресурсе који се користе када је број пиксела = 4 пиксела и СЦРАМБЛЕР је омогућен.
Табела 7-3. Коришћење ресурса за режим од 4 пиксела и СЦРАМБЛЕР је омогућено
| Формат боје | Дубина боје | СЦРАМБЛЕР | Фабриц 4ЛУТ | Фабриц ДФФ | Интерфејс 4ЛУТ | Интерфејс ДФФ | уСРАМ (64×12) | ЛСРАМ (20к) |
| РГБ | 8 | Омогући | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| ИЦбЦр422 | 8 | Омогући | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| ИЦбЦр444 | 8 | Омогући | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
Интеграција система (Поставите питање)
Овај одељак показује како да интегришете ИП у Либеро дизајн.
Следећа табела наводи конфигурације ПФ КСЦВР, ПФ ТКС ПЛЛ и ПФ ЦЦЦ потребне за различите резолуције и ширине битова.
Табела 8-1. ПФ КСЦВР, ПФ ТКС ПЛЛ и ПФ ЦЦЦ конфигурације
| Резолуција | Бит Видтх | Конфигурација ПФ КСЦВР | ЦДР РЕФ ЦЛОЦК ПАДС | ПФ ЦЦЦ конфигурација | |||
| РКС Дата Рате | РКС ЦДР Реф Цлоцк Фреквенција | РКС ПЦС Фабриц Видтх | Инпут Фрекуенци | Излазна фреквенција | |||
| 1 ПКСЛ (1080п60) | 8 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | NA | NA |
| 1 ПКСЛ (1080п30) | 10 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | АЕ27, АЕ28 | 74.25 | 148.5 | |
| 4 ПКСЛ (1080п60) | 8 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | 74.25 | 37.125 | |
| 4 ПКСЛ (4кп30) | 8 | 1485 | 148.5 | 40 | АЕ27, АЕ28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | АЕ29, АЕ30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | АЕ29, АЕ30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | АЕ29, АЕ30 | 148.5 | 74.25 | |
| 4 ПКСЛ (4Кп60) | 8 | 5940 | 148.5 | 40 | АЕ29, АЕ30 | NA | NA |
ХДМИ РКС Сampле Десигн 1: Када је конфигурисан у режиму Дубина боје = 8-бит и Број пиксела = 1 пиксел, приказано је на следећој слици.
Слика 8-1. ХДМИ РКС Сampле Дизајн 1
Фор екampле, у 8-битним конфигурацијама, следеће компоненте су део дизајна:
- ПФ_КСЦВР_ЕРМ (ПФ_КСЦВР_ЕРМ_Ц0_0) је конфигурисан за ТКС и РКС пун дуплекс режим. Брзина РКС података од 1485 Мбпс у ПМА режиму, са ширином података конфигурисаном као 10 бита за 1 ПКСЛ режим и 148.5 МХз ЦДР референтни такт. ТКС брзина преноса података од 1485 Мбпс у ПМА режиму, са ширином података конфигурисаном као 10 бита са фактором поделе такта 4.
- ЛАНЕ0_ЦДР_РЕФ_ЦЛК, ЛАНЕ1_ЦДР_РЕФ_ЦЛК, ЛАНЕ2_ЦДР_РЕФ_ЦЛК и ЛАНЕ3_ЦДР_РЕФ_ЦЛК се покрећу из ПФ_КСЦВР_РЕФ_ЦЛК са АЕ27, АЕ28 Пад пиновима.
- ЕДИД ЦЛК_И пин треба покретати са тактом од 150 МХз са ЦЦЦ.
- Р_РКС_ЦЛК_И, Г_РКС_ЦЛК_И и Б_РКС_ЦЛК_И покрећу ЛАНЕ3_ТКС_ЦЛК_Р, ЛАНЕ2_ТКС_ЦЛК_Р и ЛАНЕ1_ТКС_ЦЛК_Р, респективно.
- Р_РКС_ВАЛИД_И, Г_РКС_ВАЛИД_И и Б_РКС_ВАЛИД_И покрећу ЛАНЕ3_РКС_ВАЛ, ЛАНЕ2_РКС_ВАЛ и ЛАНЕ1_РКС_ВАЛ, респективно.
- ДАТА_Р_И, ДАТА_Г_И и ДАТА_Б_И покрећу ЛАНЕ3_РКС_ДАТА, ЛАНЕ2_РКС_ДАТА и ЛАНЕ1_РКС_ДАТА, респективно.
ХДМИ РКС Сampле Десигн 2: Када је конфигурисан у режиму Дубина боје = 8-бит и Број пиксела = 4 пиксел, приказано је на следећој слици.
Слика 8-2. ХДМИ РКС Сampле Дизајн 2
Фор екampле, у 8-битним конфигурацијама, следеће компоненте су део дизајна:
- ПФ_КСЦВР_ЕРМ (ПФ_КСЦВР_ЕРМ_Ц0_0) је конфигурисан за ТКС и РКС пун дуплекс режим. Брзина РКС података од 1485 Мбпс у ПМА режиму, са ширином података конфигурисаном као 40 бита за 4 ПКСЛ режим и 148.5 МХз ЦДР референтни такт. ТКС брзина преноса података од 1485 Мбпс у ПМА режиму, са ширином података конфигурисаном као 40 бита са фактором поделе такта 4.
- ЛАНЕ0_ЦДР_РЕФ_ЦЛК, ЛАНЕ1_ЦДР_РЕФ_ЦЛК, ЛАНЕ2_ЦДР_РЕФ_ЦЛК и ЛАНЕ3_ЦДР_РЕФ_ЦЛК се покрећу из ПФ_КСЦВР_РЕФ_ЦЛК са АЕ27, АЕ28 Пад пиновима.
- ЕДИД ЦЛК_И пин треба покретати са тактом од 150 МХз са ЦЦЦ.
- Р_РКС_ЦЛК_И, Г_РКС_ЦЛК_И и Б_РКС_ЦЛК_И покрећу ЛАНЕ3_ТКС_ЦЛК_Р, ЛАНЕ2_ТКС_ЦЛК_Р и ЛАНЕ1_ТКС_ЦЛК_Р, респективно.
- Р_РКС_ВАЛИД_И, Г_РКС_ВАЛИД_И и Б_РКС_ВАЛИД_И покрећу ЛАНЕ3_РКС_ВАЛ, ЛАНЕ2_РКС_ВАЛ и ЛАНЕ1_РКС_ВАЛ, респективно.
- ДАТА_Р_И, ДАТА_Г_И и ДАТА_Б_И покрећу ЛАНЕ3_РКС_ДАТА, ЛАНЕ2_РКС_ДАТА и ЛАНЕ1_РКС_ДАТА, респективно.
ХДМИ РКС Сampле Десигн 3: Када је конфигурисан у Дубина боје = 8-бит и Број пиксела = 4 режима пиксела и СЦРАМБЛЕР = Омогућено, приказано је на следећој слици.
Слика 8-3. ХДМИ РКС Сampле Дизајн 3
Фор екampле, у 8-битним конфигурацијама, следеће компоненте су део дизајна:
- ПФ_КСЦВР_ЕРМ (ПФ_КСЦВР_ЕРМ_Ц0_0) је конфигурисан за ТКС и РКС независан режим. РКС брзина података од 5940 Мбпс у ПМА режиму, са ширином података конфигурисаном као 40 бита за 4 ПКСЛ режима и 148.5 МХз ЦДР референтним тактом. ТКС брзина преноса података од 5940 Мбпс у ПМА режиму, са ширином података конфигурисаном као 40 бита са фактором поделе такта 4.
- ЛАНЕ0_ЦДР_РЕФ_ЦЛК, ЛАНЕ1_ЦДР_РЕФ_ЦЛК, ЛАНЕ2_ЦДР_РЕФ_ЦЛК и ЛАНЕ3_ЦДР_РЕФ_ЦЛК се покрећу из ПФ_КСЦВР_РЕФ_ЦЛК са АФ29, АФ30 Пад пиновама.
- ЕДИД ЦЛК_И пин треба да ради са тактом од 150 МХз са ЦЦЦ.
- Р_РКС_ЦЛК_И, Г_РКС_ЦЛК_И и Б_РКС_ЦЛК_И покрећу ЛАНЕ3_ТКС_ЦЛК_Р, ЛАНЕ2_ТКС_ЦЛК_Р и ЛАНЕ1_ТКС_ЦЛК_Р, респективно.
- Р_РКС_ВАЛИД_И, Г_РКС_ВАЛИД_И и Б_РКС_ВАЛИД_И покрећу ЛАНЕ3_РКС_ВАЛ, ЛАНЕ2_РКС_ВАЛ и ЛАНЕ1_РКС_ВАЛ, респективно.
- ДАТА_Р_И, ДАТА_Г_И и ДАТА_Б_И покрећу ЛАНЕ3_РКС_ДАТА, ЛАНЕ2_РКС_ДАТА и ЛАНЕ1_РКС_ДАТА, респективно.
ХДМИ РКС Сampле Десигн 4: Када је конфигурисан у Дубина боје = 12-бит и Број пиксела = 4 режима пиксела и СЦРАМБЛЕР = Омогућено, приказано је на следећој слици.
Слика 8-4. ХДМИ РКС Сampле Дизајн 4
Фор екampле, у 12-битним конфигурацијама, следеће компоненте су део дизајна:
- ПФ_КСЦВР_ЕРМ (ПФ_КСЦВР_ЕРМ_Ц0_0) је конфигурисан за режим само РКС. Брзина РКС података од 4455 Мбпс у ПМА режиму, са ширином података конфигурисаном као 40 бита за 4 ПКСЛ режима и 148.5 МХз ЦДР референтним тактом.
- ЛАНЕ0_ЦДР_РЕФ_ЦЛК, ЛАНЕ1_ЦДР_РЕФ_ЦЛК, ЛАНЕ2_ЦДР_РЕФ_ЦЛК и ЛАНЕ3_ЦДР_РЕФ_ЦЛК се покрећу из ПФ_КСЦВР_РЕФ_ЦЛК са АФ29, АФ30 Пад пиновама.
- ЕДИД ЦЛК_И пин треба да ради са тактом од 150 МХз са ЦЦЦ.
- Р_РКС_ЦЛК_И, Г_РКС_ЦЛК_И и Б_РКС_ЦЛК_И покрећу ЛАНЕ3_ТКС_ЦЛК_Р, ЛАНЕ2_ТКС_ЦЛК_Р и ЛАНЕ1_ТКС_ЦЛК_Р, респективно.
- Р_РКС_ВАЛИД_И, Г_РКС_ВАЛИД_И и Б_РКС_ВАЛИД_И покрећу ЛАНЕ3_РКС_ВАЛ, ЛАНЕ2_РКС_ВАЛ и ЛАНЕ1_РКС_ВАЛ, респективно.
- ДАТА_Р_И, ДАТА_Г_И и ДАТА_Б_И покрећу ЛАНЕ3_РКС_ДАТА, ЛАНЕ2_РКС_ДАТА и ЛАНЕ1_РКС_ДАТА, респективно.
- ПФ_ЦЦЦ_Ц0 модул генерише такт под називом ОУТ0_ФАБЦЛК_0 са фреквенцијом од 74.25 МХз, изведен из улазног такта од 111.375 МХз, који покреће ЛАНЕ1_РКС_ЦЛК_Р.
ХДМИ РКС Сampле Десигн 5: Када је конфигурисан у Дубина боје = 8-бит, број пиксела = 4 режима пиксела и СЦРАМБЛЕР = Омогућено је приказано на следећој слици. Овај дизајн је динамичка брзина преноса података са ДРИ.
Слика 8-5. ХДМИ РКС Сampле Дизајн 5
Фор екampле, у 8-битним конфигурацијама, следеће компоненте су део дизајна:
- ПФ_КСЦВР_ЕРМ (ПФ_КСЦВР_ЕРМ_Ц0_0) је конфигурисан за режим само РКС са омогућеним интерфејсом за динамичку реконфигурацију. РКС брзина података од 5940 Мбпс у ПМА режиму, са ширином података конфигурисаном као 40 бита за 4 ПКСЛ режима и 148.5 МХз ЦДР референтним тактом.
- ЛАНЕ0_ЦДР_РЕФ_ЦЛК, ЛАНЕ1_ЦДР_РЕФ_ЦЛК, ЛАНЕ2_ЦДР_РЕФ_ЦЛК и ЛАНЕ3_ЦДР_РЕФ_ЦЛК се покрећу из ПФ_КСЦВР_РЕФ_ЦЛК са АФ29, АФ30 Пад пиновама.
- ЕДИД ЦЛК_И пин треба да ради са тактом од 150 МХз са ЦЦЦ.
- Р_РКС_ЦЛК_И, Г_РКС_ЦЛК_И и Б_РКС_ЦЛК_И покрећу ЛАНЕ3_ТКС_ЦЛК_Р, ЛАНЕ2_ТКС_ЦЛК_Р и ЛАНЕ1_ТКС_ЦЛК_Р, респективно.
- Р_РКС_ВАЛИД_И, Г_РКС_ВАЛИД_И и Б_РКС_ВАЛИД_И покрећу ЛАНЕ3_РКС_ВАЛ, ЛАНЕ2_РКС_ВАЛ и ЛАНЕ1_РКС_ВАЛ, респективно.
- ДАТА_Р_И, ДАТА_Г_И и ДАТА_Б_И покрећу ЛАНЕ3_РКС_ДАТА, ЛАНЕ2_РКС_ДАТА и ЛАНЕ1_РКС_ДАТА, респективно.
Историја ревизија (Поставите питање)
Историја ревизија описује промене које су примењене у документу. Промене су наведене по ревизији, почевши од најновије публикације.
Табела 9-1. Историја ревизија
| Ревизија | Датум | Опис |
| D | 02/2025 | Следи списак измена направљених у ревизији Ц документа:
|
| C | 02/2023 | Следи списак измена направљених у ревизији Ц документа:
|
| B | 09/2022 | Следи списак измена направљених у ревизији Б документа:
|
| A | 04/2022 | Следи листа измена у ревизији А документа:
|
| 2.0 | — | Следи резиме промена направљених у овој ревизији.
|
| 1.0 | 08/2021 | Иницијална ревизија. |
Мицроцхип ФПГА подршка
Група производа Мицроцхип ФПГА подржава своје производе разним услугама подршке, укључујући корисничку подршку, центар за техничку подршку за кориснике, webсајту и продајним канцеларијама широм света. Купцима се предлаже да посете Мицроцхип онлајн ресурсе пре него што контактирају подршку јер је врло вероватно да је на њихова питања већ одговорено. Контактирајте центар за техничку подршку преко webсајт на ввв.мицроцхип.цом/суппорт. Наведите број дела ФПГА уређаја, изаберите одговарајућу категорију кућишта и отпремите дизајн fileс док креирате случај техничке подршке. Обратите се корисничкој служби за нетехничку подршку за производе, као што су цене производа, надоградње производа, информације о ажурирању, статус поруџбине и овлашћење.
- Из Северне Америке позовите 800.262.1060
- Из остатка света позовите 650.318.4460
- Факс, са било ког места у свету, 650.318.8044
Информације о микрочипу
Традемаркс
Име и логотип „Мицроцхип“, логотип „М“ и други називи, логотипи и брендови су регистровани и нерегистровани жигови компаније Мицроцхип Тецхнологи Инцорпоратед или њених филијала и/или подружница у Сједињеним Државама и/или другим земљама („Мицроцхип жигови”). Информације у вези Мицроцхип заштитних знакова можете пронаћи на https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ИСБН: 979-8-3371-0744-8
Правно обавештење
Ова публикација и информације овде могу се користити само са Мицроцхип производима, укључујући дизајнирање, тестирање и интеграцију Мицроцхип производа у вашу апликацију. Коришћење ових информација на било који други начин крши ове услове. Информације у вези са апликацијама уређаја дате су само за вашу удобност и могу бити замењене ажурирањима. Ваша је одговорност да осигурате да ваша апликација одговара вашим спецификацијама. Обратите се локалној канцеларији за продају компаније Мицроцхип за додатну подршку или потражите додатну подршку на ввв.мицроцхип.цом/ен-ус/суппорт/десигн-хелп/цлиент-суппорт-сервицес.
ОВЕ ИНФОРМАЦИЈЕ ОБЕЗБЕЂУЈЕ МИКРОЧИП „КАКО ЈЕСУ“. МИЦРОЦХИП НЕ ДАЈЕ НИКАКВЕ ИЗЈАВЕ ИЛИ ГАРАНЦИЈЕ БИЛО КОЈЕ ИЗРИЧИТЕ ИЛИ ПОДРАЗУМЕВАНЕ, ПИСМЕНЕ ИЛИ УСМЕНЕ, ЗАКОНСКИ ИЛИ НА ДРУГИМ, У ВЕЗИ СА ИНФОРМАЦИЈАМА УКЉУЧУЈУЋИ, АЛИ НЕ ОГРАНИЧАВАЈУЋИ СЕ НА БИЛО КАКВА ИМПЛИЦИТАНА ГАРАНЦИЈА ПРИСТОЈНОСТ ЗА ПРОДАЈУ И ПРИКЛАДНОСТ ЗА ОДРЕЂЕНУ НАМЕНУ, ИЛИ ГАРАНЦИЈЕ У ВЕЗИ СА ЊЕГОВИМ СТАЊЕМ, КВАЛИТЕТОМ ИЛИ ПЕРФОРМАНСЕ.
МИКРОЧИП НЕЋЕ БИТИ ОДГОВОРАН ЗА БИЛО КАКВЕ ИНДИРЕКТНЕ, СПЕЦИЈАЛНЕ, КАЗНЕНЕ, СЛУЧАЈНЕ ИЛИ ПОСЛЕДИЧНЕ ГУБИТАК, ШТЕТУ, ТРОШКОВЕ ИЛИ ТРОШКОВЕ БИЛО КОЈЕ ВРСТЕ БИЛО КОЈИ СЕ ОДНОСЕ НА УВЕРЗНЕ ИНФОРМАЦИЈЕ, БИЛО ДА ЛИ МИЦРОЦХИП ЈЕ ОБАВЕШТЕН О МОГУЋНОСТИ ИЛИ СУ ШТЕТЕ ПРЕДВИЂИВЕ. У НАЈВЕЋОЈ МЕРИ ДОЗВОЉЕНОЈ ЗАКОНОМ, УКУПНА ОДГОВОРНОСТ МИЦРОЦХИП-а ПО СВИМ ПОТРАЖИВАЊУ НА БИЛО КОЈИ НАЧИН У ВЕЗИ СА ИНФОРМАЦИЈАМА ИЛИ ЊИХОВОМ КОРИШЋЕЊЕМ НЕЋЕ ПРЕМАШИТИ ИЗНОС НАКНАДА, АКО ИМА, КОЈИ СТЕ МОРАЛИ ДА ПЛАЋАТЕ.
Коришћење Мицроцхип уређаја у апликацијама за одржавање живота и/или безбедност је у потпуности на ризик купца, а купац је сагласан да брани, обештети и држи Мицроцхип безопасним од било које штете, потраживања, тужби или трошкова који проистичу из такве употребе. Никакве лиценце се не преносе, имплицитно или на други начин, под било којим Мицроцхиповим правима интелектуалне својине осим ако није другачије наведено.
Функција заштите кода Мицроцхип уређаја
Обратите пажњу на следеће детаље функције заштите кода на Мицроцхип производима:
- Мицроцхип производи испуњавају спецификације садржане у њиховом посебном Мицроцхип Дата Схеет.
- Мицроцхип верује да је његова породица производа безбедна када се користи на предвиђени начин, у оквиру оперативних спецификација и под нормалним условима.
- Микрочип вреднује и агресивно штити своја права интелектуалне својине. Покушаји кршења карактеристика заштите кода Мицроцхип производа су строго забрањени и могу представљати кршење Миленијумског закона о ауторским правима у дигиталном облику.
- Ни Мицроцхип ни било који други произвођач полупроводника не може гарантовати сигурност свог кода. Заштита кодом не значи да гарантујемо да је производ „неломљив“. Заштита кода се стално развија. Мицроцхип је посвећен континуираном побољшању карактеристика заштите кода наших производа.
© 2025 Мицроцхип Тецхнологи Инц. и њене подружнице
ФАК
- П: Како да ажурирам ХДМИ РКС ИП језгро?
О: ИП језгро се може ажурирати преко Либеро СоЦ софтвера или ручно преузети из каталога. Једном инсталиран у Либеро СоЦ софтверски ИП каталог, може се конфигурисати, генерисати и инстанцирати у оквиру СмартДесигн-а за укључивање у пројекат.
Документи / Ресурси
 |
МИЦРОЦХИП ПоларФире ФПГА ХДМИ пријемник високе дефиниције мултимедијалног интерфејса [пдф] Упутство за кориснике PolarFire FPGA, PolarFire FPGA мултимедијални интерфејс високе дефиниције HDMI пријемник, мултимедијални интерфејс високе дефиниције HDMI пријемник, мултимедијални интерфејс HDMI пријемник, интерфејс HDMI пријемник, HDMI пријемник |
