MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI Receiver
နိဒါန်း (မေးခွန်းတစ်ခုမေးပါ)
Microchip ၏ High-Definition Multimedia Interface (HDMI) လက်ခံသူ IP သည် HDMI စံသတ်မှတ်ချက်တွင် ဖော်ပြထားသည့် ဗီဒီယိုဒေတာနှင့် အသံအစုံလိုက်ဒေတာလက်ခံမှုကို ပံ့ပိုးပေးသည်။ HDMI RX IP ကို Pixel မုဒ်တစ်ခုတွင် 2.0 × 1920 တွင် 1080 Hz အထိ ကြည်လင်ပြတ်သားမှုများအတွက် HDMI 60 ပံ့ပိုးပေးသည့် Chip (SoC) FPGA ပေါ်ရှိ PolarFire® FPGA နှင့် PolarFire System တို့အတွက် အထူးဒီဇိုင်းထုတ်ထားသည်။ RX IP သည် HDMI ရင်းမြစ်နှင့် HDMI စုပ်ခွက်ကြားရှိ ဆက်သွယ်မှုများကို ညွှန်ပြရန်အတွက် ပါဝါအဖွင့်အပိတ်နှင့် ပလပ် သို့မဟုတ် ပလပ်ဖြုတ်ခြင်းများကို စောင့်ကြည့်ရန်အတွက် Hot Plug Detect (HPD) ကို ပံ့ပိုးပေးပါသည်။
HDMI ရင်းမြစ်သည် Sink ၏ဖွဲ့စည်းပုံနှင့်/သို့မဟုတ် လုပ်ဆောင်နိုင်စွမ်းများကို ရှာဖွေတွေ့ရှိရန် Sink ၏ Extended Display Identification Data (EDID) ကိုဖတ်ရန် Display Data ချန်နယ် (DDC) ကိုအသုံးပြုသည်။ HDMI RX IP တွင် စံ I2C ချန်နယ်တစ်ခုမှတစ်ဆင့် HDMI ရင်းမြစ်မှ ဖတ်နိုင်သော ကြိုတင်ပရိုဂရမ် EDID ရှိသည်။ PolarFire FPGA နှင့် PolarFire SoC FPGA device transceivers များကို RX IP နှင့်အတူ serial data များကို 10-bit data သို့ deserialize ပြုလုပ်ရန် အသုံးပြုပါသည်။ HDMI ရှိ ဒေတာချန်နယ်များသည် ၎င်းတို့ကြားတွင် အတော်အတန် စောင်းသွားစေရန် ခွင့်ပြုထားသည်။ HDMI RX IP သည် First-In First-Out (FIFOs) ကို အသုံးပြု၍ ဒေတာချန်နယ်များကြားတွင် လွဲချော်မှုများကို ဖယ်ရှားပေးပါသည်။ ဤ IP သည် Transition Minimized Differential Signaling (TMDS) ဒေတာကို transceiver မှတဆင့် HDMI ရင်းမြစ်မှ ရရှိသော 24-bit RGB pixel ဒေတာ၊ 24-bit အသံဒေတာနှင့် ထိန်းချုပ်အချက်ပြမှုများအဖြစ်သို့ ပြောင်းလဲပေးပါသည်။ HDMI ပရိုတိုကောတွင် သတ်မှတ်ထားသည့် စံထိန်းချုပ်မှုတိုကင်လေးခုကို deserialization ပြုလုပ်စဉ်အတွင်း ဒေတာကို အဆင့်လိုက်ချိန်ညှိရန်အတွက် အသုံးပြုသည်။
အနှစ်ချုပ်
အောက်ပါဇယားသည် HDMI RX IP လက္ခဏာများ၏ အကျဉ်းချုပ်ကို ပေးဆောင်သည်။
ဇယား 1. HDMI RX IP လက္ခဏာများ
| Core ဗားရှင်း | ဤအသုံးပြုသူလမ်းညွှန်သည် HDMI RX IP v5.4 ကို ပံ့ပိုးပေးသည်။ |
| ပံ့ပိုးထားသော စက်မိသားစုများ |
|
| ပံ့ပိုးထားသော Tool Flow | Libero® SoC v12.0 သို့မဟုတ် နောက်ပိုင်းထွက်ရှိမှုများ လိုအပ်သည်။ |
| ပံ့ပိုးထားသော အင်တာဖေ့စ်များ | HDMI RX IP မှ ပံ့ပိုးပေးသော အင်တာဖေ့စ်များသည်-
|
| လိုင်စင် | HDMI RX IP ကို အောက်ပါလိုင်စင်ရွေးချယ်စရာနှစ်ခုဖြင့် ပံ့ပိုးပေးသည်-
|
အင်္ဂါရပ်များ
HDMI RX IP တွင် အောက်ပါအင်္ဂါရပ်များ ရှိသည်။
- HDMI 2.0 အတွက် တွဲဖက်အသုံးပြုနိုင်သည်။
- 8၊ 10၊ 12 နှင့် 16 Bits Color Depth ကို ပံ့ပိုးပေးသည်။
- RGB၊ YUV 4:2:2 နှင့် YUV 4:4:4 ကဲ့သို့သော အရောင်ဖော်မတ်များကို ပံ့ပိုးပေးသည်။
- နာရီတစ်ခုလျှင် Pixels တစ်ခု သို့မဟုတ် လေးခုကို ပံ့ပိုးပေးသည်။
- One Pixel မုဒ်တွင် 1920 ✕ 1080 မှ 60 Hz အထိ နှင့် 3840 ✕ 2160 တွင် 60 Hz အထိ XNUMX Pixel မုဒ်တွင် ပံ့ပိုးသည်။
- Hot-Plug ကို ထောက်လှမ်းသည်။
- ကုဒ်ဆွဲခြင်းအစီအစဉ် - TMDS ကို ပံ့ပိုးပေးသည်။
- DVI Input ကိုထောက်ပံ့သည်။
- Display Data Channel (DDC) နှင့် Enhanced Display Data Channel (E-DDC) ကို ပံ့ပိုးပေးသည်
- Video Data Transfer အတွက် Native နှင့် AXI4 Stream Video Interface ကို ပံ့ပိုးပေးသည်။
- Audio Data Transfer အတွက် Native နှင့် AXI4 Stream Audio Interface ကို ပံ့ပိုးပေးသည်။
ပံ့ပိုးမထားသော အင်္ဂါရပ်များ
အောက်ပါတို့သည် HDMI RX IP ၏ ပံ့ပိုးမထားသော အင်္ဂါရပ်များဖြစ်သည်-
- 4:2:0 အရောင်ဖော်မတ်ကို မပံ့ပိုးပါ။
- High Dynamic Range (HDR) နှင့် High-bandwidth Digital Content Protection (HDCP) ကို ပံ့ပိုးမထားပါ။
- ပြောင်းလဲနိုင်သော Refresh Rate (VRR) နှင့် Auto Low Latency Mode (ALLM) ကို ပံ့ပိုးမထားပါ။
- Four Pixel မုဒ်တွင် လေးခုဖြင့် ခွဲ၍မရသော အလျားလိုက် Timing ဘောင်များကို ပံ့ပိုးမထားပါ။
တပ်ဆင်ခြင်းညွှန်ကြားချက်များ
Libero SoC ဆော့ဖ်ဝဲလ်ရှိ IP Catalog အပ်ဒိတ်လုပ်ဆောင်ချက်မှတစ်ဆင့် Libero® SoC ဆော့ဖ်ဝဲ၏ IP Catalog တွင် IP core ကို အလိုအလျောက် ထည့်သွင်းရမည်ဖြစ်ပြီး၊ သို့မဟုတ် ၎င်းကို ကတ်တလောက်မှ ကိုယ်တိုင်ဒေါင်းလုဒ်လုပ်မည်ဖြစ်သည်။ Libero SoC ဆော့ဖ်ဝဲလ် IP Catalog တွင် IP core ကို ထည့်သွင်းပြီးသည်နှင့်၊ ၎င်းကို Libero ပရောဂျက်တွင် ထည့်သွင်းရန်အတွက် Smart Design အတွင်း ပြင်ဆင်သတ်မှတ်၊ ထုတ်လုပ်ပြီး ချက်ချင်းလုပ်ဆောင်သည်။
စမ်းသပ်ထားသော အရင်းအမြစ်ကိရိယာများ (မေးခွန်းတစ်ခုမေးပါ)
အောက်ပါဇယားတွင် စမ်းသပ်ထားသော အရင်းအမြစ်ကိရိယာများကို စာရင်းပြုစုထားသည်။
ဇယား ၁-၁။ စမ်းသပ်ထားသော အရင်းအမြစ်များ စက်ပစ္စည်းများ
| စက်များ | Pixel မုဒ် | ဆုံးဖြတ်ချက်များ စမ်းသပ်ပြီးဖြစ်သည်။ | အရောင်အတိမ်အနက် (Bit) | အရောင်မုဒ် | အသံ |
| quantumdata™ M41h HDMI Analyzer | 1 | 720P 30 FPS၊ 720P 60 FPS နှင့် 1080P 60 FPS | 8 | RGB၊ YUV444 နှင့် YUV422 | ဟုတ်ကဲ့ |
| 1080P 30 FPS | ၁၈၊ ၃၅၊ ၅၁ နှင့် ၄၅ | ||||
| 4 | 720P 30 FPS၊ 1080P 30 FPS နှင့် 4K 60 FPS | 8 | |||
| 1080P 60 FPS | 8၊ 12 နှင့် 16 | ||||
| 4K 30 FPS | ၁၈၊ ၃၅၊ ၅၁ နှင့် ၄၅ | ||||
| Lenovo™ 20U1A007IG | 1 | 1080P 60 FPS | 8 | RGB | ဟုတ်ကဲ့ |
| 4 | 1080P 60 FPS နှင့် 4K 30 FPS | ||||
| Dell Latitude 3420 | 1 | 1080P 60 FPS | 8 | RGB | ဟုတ်ကဲ့ |
| 4 | 4K 30 FPS နှင့် 4K 60 FPS | ||||
| Astro VA-1844A HDMI® စမ်းသပ်ကိရိယာ | 1 | 720P 30 FPS၊ 720P 60 FPS နှင့် 1080P 60 FPS | 8 | RGB၊ YUV444 နှင့် YUV422 | ဟုတ်ကဲ့ |
| 1080P 30 FPS | ၁၈၊ ၃၅၊ ၅၁ နှင့် ၄၅ | ||||
| 4 | 720P 30 FPS၊ 1080P 30 FPS နှင့် 4K 30 FPS | 8 | |||
| 1080P 30 FPS | 8၊ 12 နှင့် 16 | ||||
| NVIDIA® Jetson AGX Orin 32GB H01 Kit | 1 | 1080P 30 FPS | 8 | RGB | မရှိ |
| 4 | 4K 60 FPS |
HDMI RX IP ဖွဲ့စည်းမှု (မေးခွန်းတစ်ခုမေးပါ)
ဒီပုဒ်မကို လွှမ်းခြုံပေးထားတယ်။view HDMI RX IP Configuration interface နှင့် ၎င်း၏ အစိတ်အပိုင်းများ။ HDMI RX IP Configurator သည် HDMI RX core ကို စနစ်ထည့်သွင်းရန် ဂရပ်ဖစ် အင်တာဖေ့စ်ကို ပံ့ပိုးပေးသည်။ ဤဖွဲ့စည်းပုံစနစ်သည် သုံးစွဲသူအား Pixels အရေအတွက်၊ အသံချန်နယ်အရေအတွက်၊ ဗီဒီယိုမျက်နှာပြင်၊ Audio Interface၊ SCRAMBLER၊ Color Depth၊ Color Format၊ Testbench နှင့် License ကဲ့သို့သော ကန့်သတ်ချက်များကို ရွေးချယ်နိုင်စေပါသည်။ Configurator အင်တာဖေ့စ်တွင် ဆက်တင်များကို စိတ်ကြိုက်ပြင်ဆင်ရန် dropdown menus နှင့် ရွေးစရာများ ပါဝင်သည်။ အဓိကဖွဲ့စည်းပုံများကို ဇယား ၄-၁ တွင် ဖော်ပြထားပါသည်။ အောက်ပါပုံသည် အသေးစိတ်ဖော်ပြသည်။ view HDMI RX IP Configurator အင်တာဖေ့စ်။
ပုံ ၂-၁။ HDMI RX IP ဖွဲ့စည်းမှုစနစ်
အသွင်အပြင်များကို အတည်ပြုရန် သို့မဟုတ် ဖျက်သိမ်းရန် OK နှင့် Cancel ခလုတ်များလည်း ပါဝင်ပါသည်။
ဟာ့ဒ်ဝဲကို အကောင်အထည်ဖော်ခြင်း (မေးခွန်းတစ်ခုမေးပါ)
အောက်ဖော်ပြပါ ကိန်းဂဏန်းများသည် HDMI RX IP မျက်နှာပြင်ကို transceiver (XCVR) ဖြင့် ဖော်ပြသည်။
ပုံ ၃-၁။ HDMI RX Block Diagram
ပုံ ၃-၂။ လက်ခံသူ၏အသေးစိတ် Block Diagram
HDMI RX တွင် s သုံးခုပါဝင်သည်။tages-
- အဆင့်ညှိကိရိယာသည် transceiver bit slip ကို အသုံးပြု၍ တိုကင်နယ်နိမိတ်များကို ထိန်းချုပ်ရန်အတွက် အပြိုင်ဒေတာကို ချိန်ညှိပေးသည်။
- TMDS ဒီကုဒ်ဒါသည် 10-bit encoded data ကို 8-bit video pixel data၊ 4-bit audio packet data နှင့် 2-bit control signals အဖြစ်သို့ ပြောင်းလဲပေးပါသည်။
- FIFO များသည် R၊ G နှင့် B လမ်းကြောင်းများ၏ နာရီများကြားရှိ ကွဲလွဲမှုများကို ဖယ်ရှားပေးသည်။
Phase Aligner (မေးခွန်းတစ်ခုမေးပါ)
XCVR မှ 10-bit မျဉ်းပြိုင်ဒေတာသည် TMDS ကုဒ်ဝှက်ထားသော စကားလုံးနယ်နိမိတ်များနှင့် စပ်လျဉ်းပြီး အမြဲတန်းမညီပါ။ ဒေတာကို ကုဒ်ဖျက်ရန်အတွက် မျဉ်းပြိုင်ဒေတာကို အနည်းငယ်ပြောင်းပြီး ချိန်ညှိရန် လိုအပ်သည်။ Phase aligner သည် XCVR ရှိ bit-slip အင်္ဂါရပ်ကို အသုံးပြု၍ ဝင်လာသော အပြိုင်ဒေတာများကို စကားလုံးဘောင်များသို့ ချိန်ညှိပေးသည်။ Per-Monitor DPI Awareness (PMA) မုဒ်ရှိ XCVR သည် ဘစ်စလစ်လုပ်ဆောင်ချက်ကို ခွင့်ပြုထားပြီး၊ ၎င်းသည် 10-ဘစ် deserialized စကားလုံး၏ ချိန်ညှိမှုကို 1-ဘစ်ဖြင့် ချိန်ညှိပေးသည်။ အကြိမ်တိုင်း၊ 10-bit စကားလုံးကို 1 bit slip အနေအထားဖြင့် ချိန်ညှိပြီးနောက်၊ ၎င်းသည် ထိန်းချုပ်မှုကာလအတွင်း အနေအထားကို လော့ခ်ချရန် HDMI ပရိုတိုကော၏ ထိန်းချုပ်မှုတိုကင်လေးခုအနက်တစ်ခုနှင့် နှိုင်းယှဉ်ထားသည်။ 10-bit စကားလုံးသည် မှန်ကန်စွာ ညှိထားပြီး နောက် s အတွက် အကျုံးဝင်သည်ဟု ယူဆပါသည်။tages အရောင်ချန်နယ်တစ်ခုစီတွင် ၎င်း၏ကိုယ်ပိုင်အဆင့်ချိန်ညှိကိရိယာပါရှိပြီး၊ TMDS ဒီကုဒ်ဒါသည် စကားလုံးဘောင်များကို ပြုပြင်ရန်အတွက် အဆင့်တန်းညှိကိရိယာအားလုံးကို လော့ခ်ချထားသည့်အခါမှသာ ကုဒ်စလုပ်သည်။
TMDS အသံချဲ့စက် (မေးခွန်းတစ်ခုမေးပါ)
TMDS ဒီကုဒ်ဒါသည် ဗီဒီယိုကာလအတွင်း transceiver မှ 10-bit pixel data သို့ 8-bit deserialized ကို ကုဒ်လုပ်သည်။ HSYNC၊ VSYNC နှင့် PACKET HEADER ကို 10-bit အပြာရောင်ချန်နယ်ဒေတာမှ ထိန်းချုပ်သည့်ကာလအတွင်း ထုတ်ပေးပါသည်။ အော်ဒီယို ပက်ကတ်ဒေတာကို ဘစ်လေးခုဖြင့် တစ်ခုစီတွင် R နှင့် G ချန်နယ်သို့ ကုဒ်လုပ်ထားသည်။ ချန်နယ်တစ်ခုစီ၏ TMDS ဒီကုဒ်ဒါသည် ၎င်း၏ကိုယ်ပိုင်နာရီပေါ်တွင် လုပ်ဆောင်သည်။ ထို့ကြောင့်၊ ၎င်းသည် ချန်နယ်များကြားတွင် လွဲချော်မှုအချို့ရှိနိုင်သည်။
ချန်နယ်သို့ ချန်နယ် De-Skew (မေးခွန်းတစ်ခုမေးပါ)
ချန်နယ်များကြားတွင် လွဲချော်မှုများကို ဖယ်ရှားရန် FIFO အခြေခံ de-skew ယုတ္တိကို အသုံးပြုသည်။ ချန်နယ်တစ်ခုစီသည် အဆင့်ချိန်ညှိယူနစ်များမှ အကျုံးဝင်သောအချက်ပြမှုကို လက်ခံရရှိသည့် 10-bit ဒေတာသည် အဆင့်ချိန်ညှိမှုစနစ်မှ မှန်ကန်မှုရှိမရှိကို ညွှန်ပြပါသည်။ ချန်နယ်များအားလုံးသည် တရားဝင်သည် (အဆင့်ချိန်ညှိမှု အောင်မြင်ပါက) FIFO module သည် FIFO module မှတဆင့် ဒေတာများကို ဖတ်ရှုပြီး ရေးနိုင်သည် (အဆက်မပြတ် ရေးသားဝင်ရောက်ဖတ်ရှုခြင်း) ကို အသုံးပြုပြီး FIFO module မှ စတင်သည်။ FIFO အထွက်များထဲမှ ထိန်းချုပ်မှုတိုကင်တစ်ခုကို တွေ့ရှိသောအခါ၊ အဖတ်ထွက်စီးဆင်းမှုကို ဆိုင်းငံ့ထားပြီး ဗီဒီယိုစီးကြောင်းတွင် အမှတ်အသားတစ်ခု၏ ဆိုက်ရောက်မှုကို ညွှန်ပြရန်အတွက် အမှတ်အသားတွေ့ရှိသည့်အချက်ပြမှုကို ထုတ်ပေးပါသည်။ ဤအမှတ်အသားသည် ချန်နယ်သုံးခုလုံးတွင် ရောက်ရှိမှသာ ဖတ်ထွက်စီးဆင်းမှု ပြန်လည်စတင်သည်။ ရလဒ်အနေနဲ့ သက်ဆိုင်ရာ ဝက်ခြံတွေကို ဖယ်ရှားလိုက်ပါတယ်။ Dual-clock FIFO များသည် သက်ဆိုင်ရာ လှည့်ကွက်များကို ဖယ်ရှားရန်အတွက် ဒေတာစီးကြောင်းသုံးခုလုံးကို အပြာရောင်ချန်နယ်နာရီသို့ ထပ်တူပြုပါသည်။ အောက်ပါပုံသည် ချန်နယ် de-skew နည်းပညာကို ဖော်ပြသည်။
ပုံ ၃-၃။ ချန်နယ်သို့ ချန်နယ် De-Skew
DDC (မေးခွန်းမေးရန်)
DDC သည် I2C ဘတ်စ်ကားသတ်မှတ်ချက်အပေါ်အခြေခံသည့် ဆက်သွယ်ရေးလမ်းကြောင်းတစ်ခုဖြစ်သည်။ အရင်းအမြစ်သည် slave လိပ်စာတစ်ခုနှင့်အတူ sink ၏ E-EDID မှအချက်အလက်များကိုဖတ်ရန် I2C ညွှန်ကြားချက်များကိုအသုံးပြုသည်။ HDMI RX IP သည် ကြည်လင်ပြတ်သားမှုများစွာဖြင့် ကြိုတင်သတ်မှတ်ထားသော EDID ကိုအသုံးပြုပြီး 1920 ✕ 1080 မှ 60 Hz တွင် 3840 Hz တွင် 2160 Hz တွင် Pixel မုဒ်နှင့် 60 Pixel မုဒ်တွင် XNUMX ✕ XNUMX မှ XNUMX Hz အထိအသုံးပြုသည်။
EDID သည် Microchip HDMI မျက်နှာပြင်အဖြစ် ပြသသည့်အမည်ကို ကိုယ်စားပြုသည်။
HDMI RX ပါရာမီတာများနှင့် အင်တာဖေ့စ်အချက်ပြမှုများ (မေးခွန်းတစ်ခုမေးပါ)
ဤအပိုင်းသည် HDMI RX GUI ဖွဲ့စည်းမှုစနစ်နှင့် I/O အချက်ပြမှုများရှိ ကန့်သတ်ချက်များကို ဆွေးနွေးထားသည်။
သတ်မှတ်ချက်ဘောင်များ (မေးခွန်းတစ်ခုမေးပါ)
အောက်ပါဇယားသည် HDMI RX IP တွင် ဖွဲ့စည်းမှုဘောင်များကို စာရင်းပြုစုထားသည်။
ဇယား ၁-၂။ Configuration Parameters
| ကန့်သတ်အမည် | ဖော်ပြချက် |
| အရောင်ဖော်မတ် | အရောင်နေရာကို သတ်မှတ်သည်။ အောက်ပါအရောင်ဖော်မတ်များကို ပံ့ပိုးပေးသည်-
|
| အရောင်အတိမ်အနက် | အရောင်အစိတ်အပိုင်းတစ်ခုအတွက် ဘစ်အရေအတွက်ကို သတ်မှတ်ပေးသည်။ အစိတ်အပိုင်းတစ်ခုလျှင် 8၊ 10၊ 12 နှင့် 16 ဘစ်များကို ပံ့ပိုးပေးသည်။ |
| Pixels အရေအတွက် | နာရီထည့်သွင်းမှုတစ်ခုလျှင် ပစ်ဇယ်အရေအတွက်ကို ဖော်ပြသည်-
|
| ထမင်းအိုး | တစ်စက္ကန့်လျှင် ဖရိမ် 4 ဖြင့် 60K ရုပ်ထွက်ကို ပံ့ပိုးပေးသည်-
|
| အသံချန်နယ် အရေအတွက် | အသံချန်နယ်အရေအတွက်ကို ပံ့ပိုးသည်-
|
| ဗီဒီယိုမျက်နှာပြင် | ဇာတိနှင့် AXI စီးကြောင်း |
| အသံကြားခံ | ဇာတိနှင့် AXI စီးကြောင်း |
| ဘဝပျက် | စမ်းသပ်ခုံတန်းပတ်ဝန်းကျင်၏ ရွေးချယ်မှုကို ခွင့်ပြုသည်။ အောက်ပါ စမ်းသပ်ခုံတန်းလျား ရွေးချယ်မှုများကို ပံ့ပိုးပေးသည်-
|
| လိုင်စင် | လိုင်စင်အမျိုးအစားကို သတ်မှတ်ပေးသည်။ အောက်ပါလိုင်စင်ရွေးချယ်စရာနှစ်ခုကို ပေးသည်-
|
ဆိပ်ကမ်းများ (မေးခွန်းတစ်ခုမေးရန်)
Color Format သည် RGB ဖြစ်သောအခါ အောက်ဖော်ပြပါဇယားသည် Native interface အတွက် HDMI RX IP ၏ အဝင်နှင့် အထွက်ပေါက်များကို စာရင်းပြုစုထားသည်။
ဇယား ၄-၂။ Native Interface အတွက် အဝင်နှင့်အထွက်
| အချက်ပြအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | အသက်ဝင်သော-နိမ့်သော ပြတ်ပြတ်သားသား ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| R_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ “R” ချန်နယ်အတွက် အပြိုင်နာရီ |
| G_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ “G” ချန်နယ်အတွက် အပြိုင်နာရီ |
| B_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ “B” ချန်နယ်အတွက် အပြိုင်နာရီ |
| EDID_RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | တက်ကြွသော-နိမ့်သော ပြတ်ပြတ်သားသား edid ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| R_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | “R” ချန်နယ်အပြိုင်ဒေတာအတွက် XCVR မှ တရားဝင်အချက်ပြမှု |
| G_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | “G” ချန်နယ်အပြိုင်ဒေတာအတွက် XCVR မှ တရားဝင်အချက်ပြမှု |
| B_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | “B” ချန်နယ်အပြိုင်ဒေတာအတွက် XCVR မှ တရားဝင်အချက်ပြမှု |
| အချက်ပြအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| DATA_R_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ "R" ချန်နယ်အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_G_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ "G" ချန်နယ်အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_B_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ "B" ချန်နယ်အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| SCL_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်နာရီ ထည့်သွင်းခြင်း။ |
| HPD_I | ထည့်သွင်းခြင်း။ | 1 | Hot plug သည် input signal ကိုသိရှိနိုင်သည်။ အရင်းအမြစ်သည် HPD signal နစ်ကို ချိတ်ဆက်ရန် မြင့်မားနေသင့်သည်။ |
| SDA_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာ ထည့်သွင်းခြင်း။ |
| EDID_CLK_I | ထည့်သွင်းခြင်း။ | 1 | I2C module အတွက် စနစ်နာရီ |
| BIT_SLIP_R_O | အထွက် | 1 | transceiver ၏ “R” ချန်နယ်သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| BIT_SLIP_G_O | အထွက် | 1 | transceiver ၏ “G” ချန်နယ်သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| BIT_SLIP_B_O | အထွက် | 1 | transceiver ၏ “B” ချန်နယ်သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| VIDEO_DATA_VALID_O | အထွက် | 1 | ဗီဒီယိုဒေတာ တရားဝင်ထွက်ရှိခြင်း။ |
| AUDIO_DATA_VALID_O | အထွက် | 1 | အသံဒေတာ မှန်ကန်သော အထွက် |
| H_SYNC_O | အထွက် | 1 | အလျားလိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| V_SYNC_O | အထွက် | 1 | လှုပ်ရှားနေသော ဒေါင်လိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| R_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “R” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| G_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “G” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| B_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “B” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| SDA_O | အထွက် | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာအထွက် |
| HPD_O | အထွက် | 1 | Hot plug သည် output signal ကိုသိရှိနိုင်သည်။ |
| ACR_CTS_O | အထွက် | 20 | Audio Clock Regeneration Cycle Timetamp တန်ဖိုး |
| ACR_N_O | အထွက် | 20 | Audio Clock Regeneration တန်ဖိုး (N) ဘောင် |
| ACR_VALID_O | အထွက် | 1 | Audio Clock Regeneration မှန်ကန်သောအချက်ပြမှု |
| AUDIO_SAMPLE_CH1_O | အထွက် | 24 | ချန်နယ် 1 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH2_O | အထွက် | 24 | ချန်နယ် 2 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH3_O | အထွက် | 24 | ချန်နယ် 3 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH4_O | အထွက် | 24 | ချန်နယ် 4 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH5_O | အထွက် | 24 | ချန်နယ် 5 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH6_O | အထွက် | 24 | ချန်နယ် 6 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH7_O | အထွက် | 24 | ချန်နယ် 7 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH8_O | အထွက် | 24 | ချန်နယ် 8 အသံ sample ဒေတာ |
| HDMI_DVI_MODE_O | အထွက် | 1 | အောက်ပါတို့သည် မုဒ်နှစ်ခုဖြစ်သည်။
|
အောက်ဖော်ပြပါဇယားသည် AXI4 Stream Video Interface အတွက် HDMI RX IP ၏ အဝင်နှင့် အထွက်ပေါက်များကို ဖော်ပြသည်။
ဇယား ၄-၃။ AXI4 Stream Video Interface အတွက် အဝင်နှင့် အထွက်ပေါက်များ
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| TDATA_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ် ✕ 3 ဘစ် | ဗီဒီယိုဒေတာ [R၊ G၊ B] ထုတ်ပေးသည် |
| TVALID_O | အထွက် | 1 | ထုတ်ပေးသည့် ဗီဒီယိုသည် တရားဝင်သည်။ |
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| TLAST_O | အထွက် | 1 | အထွက်ဘောင်အဆုံးအချက်ပြ |
| TUSER_O | အထွက် | 3 |
|
| TSTRB_O | အထွက် | 3 | ဗီဒီယိုဒေတာ strobe ထုတ်ပေးသည်။ |
| TKEEP_O | အထွက် | 3 | Output ဗီဒီယိုဒေတာကို သိမ်းဆည်းပါ။ |
အောက်ပါဇယားသည် AXI4 Stream Audio Interface အတွက် HDMI RX IP ၏ အဝင်နှင့် အထွက်ပေါက်များကို ဖော်ပြသည်။
ဇယား ၄-၄။ AXI4 Stream Audio Interface အတွက် အဝင်နှင့် အထွက်ပေါက်များ
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| AUDIO_TDATA_O | အထွက် | 24 | အသံဒေတာကို ထုတ်ပါ။ |
| AUDIO_TID_O | အထွက် | 3 | အသံချန်နယ်ကို ထုတ်ပါ။ |
| AUDIO_TVALID_O | အထွက် | 1 | အသံထွက်မှန်ကန်သောအချက်ပြမှု |
Color Format သည် YUV444 ဖြစ်သောအခါ အောက်ဖော်ပြပါဇယားတွင် Native interface အတွက် HDMI RX IP ၏ အဝင်နှင့် အထွက်ပေါက်များကို စာရင်းပြုစုထားသည်။
ဇယား ၄-၂။ Native Interface အတွက် အဝင်နှင့်အထွက်
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | အသက်ဝင်သော-နိမ့်သော ပြတ်ပြတ်သားသား ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| LANE3_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ Lane 3 ချန်နယ်အတွက် အပြိုင်နာရီ |
| LANE2_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ Lane 2 ချန်နယ်အတွက် အပြိုင်နာရီ |
| LANE1_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ Lane 1 ချန်နယ်အတွက် အပြိုင်နာရီ |
| EDID_RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | တက်ကြွသော-နိမ့်သော ပြတ်ပြတ်သားသား edid ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| LANE3_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | Lane 3 အပြိုင်ဒေတာအတွက် XCVR မှ မှန်ကန်သောအချက်ပြမှု |
| LANE2_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | Lane 2 အပြိုင်ဒေတာအတွက် XCVR မှ မှန်ကန်သောအချက်ပြမှု |
| LANE1_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | Lane 1 အပြိုင်ဒေတာအတွက် XCVR မှ မှန်ကန်သောအချက်ပြမှု |
| DATA_LANE3_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ Lane 3 အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_LANE2_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ Lane 2 အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_LANE1_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ Lane 1 အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| SCL_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်နာရီ ထည့်သွင်းခြင်း။ |
| HPD_I | ထည့်သွင်းခြင်း။ | 1 | Hot plug သည် input signal ကိုသိရှိနိုင်သည်။ အရင်းအမြစ်သည် HPD signal နစ်ကို ချိတ်ဆက်ရန် မြင့်မားနေသင့်သည်။ |
| SDA_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာ ထည့်သွင်းခြင်း။ |
| EDID_CLK_I | ထည့်သွင်းခြင်း။ | 1 | I2C module အတွက် စနစ်နာရီ |
| BIT_SLIP_LANE3_O | အထွက် | 1 | transceiver ၏ Lane 3 သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| BIT_SLIP_LANE2_O | အထွက် | 1 | transceiver ၏ Lane 2 သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| BIT_SLIP_LANE1_O | အထွက် | 1 | transceiver ၏ Lane 1 သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| VIDEO_DATA_VALID_O | အထွက် | 1 | ဗီဒီယိုဒေတာ တရားဝင်ထွက်ရှိခြင်း။ |
| AUDIO_DATA_VALID_O | အထွက် | 1 | အသံဒေတာ မှန်ကန်သော အထွက် |
| H_SYNC_O | အထွက် | 1 | အလျားလိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| V_SYNC_O | အထွက် | 1 | လှုပ်ရှားနေသော ဒေါင်လိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| Y_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | "Y" ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| Cb_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | "Cb" ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| Cr_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “Cr” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| SDA_O | အထွက် | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာအထွက် |
| HPD_O | အထွက် | 1 | Hot plug သည် output signal ကိုသိရှိနိုင်သည်။ |
| ACR_CTS_O | အထွက် | 20 | Audio Clock Regeneration Cycle အကြိမ်ဆုံးamp တန်ဖိုး |
| ACR_N_O | အထွက် | 20 | Audio Clock Regeneration တန်ဖိုး (N) ဘောင် |
| ACR_VALID_O | အထွက် | 1 | Audio Clock Regeneration မှန်ကန်သောအချက်ပြမှု |
| AUDIO_SAMPLE_CH1_O | အထွက် | 24 | ချန်နယ် 1 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH2_O | အထွက် | 24 | ချန်နယ် 2 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH3_O | အထွက် | 24 | ချန်နယ် 3 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH4_O | အထွက် | 24 | ချန်နယ် 4 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH5_O | အထွက် | 24 | ချန်နယ် 5 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH6_O | အထွက် | 24 | ချန်နယ် 6 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH7_O | အထွက် | 24 | ချန်နယ် 7 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH8_O | အထွက် | 24 | ချန်နယ် 8 အသံ sample ဒေတာ |
Color Format သည် YUV422 ဖြစ်သောအခါ အောက်ဖော်ပြပါဇယားတွင် Native interface အတွက် HDMI RX IP ၏ အဝင်နှင့် အထွက်ပေါက်များကို စာရင်းပြုစုထားသည်။
ဇယား ၄-၂။ Native Interface အတွက် အဝင်နှင့်အထွက်
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | အသက်ဝင်သော-နိမ့်သော ပြတ်ပြတ်သားသား ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| LANE3_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ Lane 3 ချန်နယ်အတွက် အပြိုင်နာရီ |
| LANE2_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ Lane 2 ချန်နယ်အတွက် အပြိုင်နာရီ |
| LANE1_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ Lane 1 ချန်နယ်အတွက် အပြိုင်နာရီ |
| EDID_RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | တက်ကြွသော-နိမ့်သော ပြတ်ပြတ်သားသား edid ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| LANE3_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | Lane 3 အပြိုင်ဒေတာအတွက် XCVR မှ မှန်ကန်သောအချက်ပြမှု |
| LANE2_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | Lane 2 အပြိုင်ဒေတာအတွက် XCVR မှ မှန်ကန်သောအချက်ပြမှု |
| LANE1_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | Lane 1 အပြိုင်ဒေတာအတွက် XCVR မှ မှန်ကန်သောအချက်ပြမှု |
| DATA_LANE3_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ Lane 3 အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_LANE2_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ Lane 2 အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_LANE1_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ Lane 1 အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| SCL_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်နာရီ ထည့်သွင်းခြင်း။ |
| HPD_I | ထည့်သွင်းခြင်း။ | 1 | Hot plug သည် input signal ကိုသိရှိနိုင်သည်။ အရင်းအမြစ်သည် HPD signal နစ်ကို ချိတ်ဆက်ရန် မြင့်မားနေသင့်သည်။ |
| SDA_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာ ထည့်သွင်းခြင်း။ |
| EDID_CLK_I | ထည့်သွင်းခြင်း။ | 1 | I2C module အတွက် စနစ်နာရီ |
| BIT_SLIP_LANE3_O | အထွက် | 1 | transceiver ၏ Lane 3 သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| BIT_SLIP_LANE2_O | အထွက် | 1 | transceiver ၏ Lane 2 သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| BIT_SLIP_LANE1_O | အထွက် | 1 | transceiver ၏ Lane 1 သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| VIDEO_DATA_VALID_O | အထွက် | 1 | ဗီဒီယိုဒေတာ တရားဝင်ထွက်ရှိခြင်း။ |
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| AUDIO_DATA_VALID_O | အထွက် | 1 | အသံဒေတာ မှန်ကန်သော အထွက် |
| H_SYNC_O | အထွက် | 1 | အလျားလိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| V_SYNC_O | အထွက် | 1 | လှုပ်ရှားနေသော ဒေါင်လိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| Y_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | "Y" ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| C_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “C” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| SDA_O | အထွက် | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာအထွက် |
| HPD_O | အထွက် | 1 | Hot plug သည် output signal ကိုသိရှိနိုင်သည်။ |
| ACR_CTS_O | အထွက် | 20 | Audio Clock Regeneration Cycle အကြိမ်ဆုံးamp တန်ဖိုး |
| ACR_N_O | အထွက် | 20 | Audio Clock Regeneration တန်ဖိုး (N) ဘောင် |
| ACR_VALID_O | အထွက် | 1 | Audio Clock Regeneration မှန်ကန်သောအချက်ပြမှု |
| AUDIO_SAMPLE_CH1_O | အထွက် | 24 | ချန်နယ် 1 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH2_O | အထွက် | 24 | ချန်နယ် 2 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH3_O | အထွက် | 24 | ချန်နယ် 3 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH4_O | အထွက် | 24 | ချန်နယ် 4 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH5_O | အထွက် | 24 | ချန်နယ် 5 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH6_O | အထွက် | 24 | ချန်နယ် 6 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH7_O | အထွက် | 24 | ချန်နယ် 7 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH8_O | အထွက် | 24 | ချန်နယ် 8 အသံ sample ဒေတာ |
အောက်ပါဇယားသည် SCRAMBLER ကိုဖွင့်ထားချိန်တွင် Native interface အတွက် HDMI RX IP ၏ အဝင်နှင့်အထွက်ပေါက်များကို စာရင်းပြုစုထားသည်။
ဇယား ၄-၂။ Native Interface အတွက် အဝင်နှင့်အထွက်
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | အသက်ဝင်သော-နိမ့်သော ပြတ်ပြတ်သားသား ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| R_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ “R” ချန်နယ်အတွက် အပြိုင်နာရီ |
| G_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ “G” ချန်နယ်အတွက် အပြိုင်နာရီ |
| B_RX_CLK_I | ထည့်သွင်းခြင်း။ | 1 | XCVR မှ “B” ချန်နယ်အတွက် အပြိုင်နာရီ |
| EDID_RESET_N_I | ထည့်သွင်းခြင်း။ | 1 | တက်ကြွသော-နိမ့်သော ပြတ်ပြတ်သားသား edid ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု |
| HDMI_CABLE_CLK_I | ထည့်သွင်းခြင်း။ | 1 | HDMI အရင်းအမြစ်မှ ကေဘယ်နာရီ |
| R_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | “R” ချန်နယ်အပြိုင်ဒေတာအတွက် XCVR မှ တရားဝင်အချက်ပြမှု |
| G_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | “G” ချန်နယ်အပြိုင်ဒေတာအတွက် XCVR မှ တရားဝင်အချက်ပြမှု |
| B_RX_VALID_I | ထည့်သွင်းခြင်း။ | 1 | “B” ချန်နယ်အပြိုင်ဒေတာအတွက် XCVR မှ တရားဝင်အချက်ပြမှု |
| DATA_R_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ "R" ချန်နယ်အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_G_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ "G" ချန်နယ်အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| DATA_B_I | ထည့်သွင်းခြင်း။ | PIXELS နံပါတ် ✕ 10 bits | XCVR မှ "B" ချန်နယ်အပြိုင်ဒေတာကို လက်ခံရရှိခဲ့သည်။ |
| SCL_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်နာရီ ထည့်သွင်းခြင်း။ |
| HPD_I | ထည့်သွင်းခြင်း။ | 1 | Hot plug သည် input signal ကိုသိရှိနိုင်သည်။ အရင်းအမြစ်သည် sink နှင့် ချိတ်ဆက်ထားပြီး HPD အချက်ပြမှု မြင့်မားနေသင့်သည်။ |
| SDA_I | ထည့်သွင်းခြင်း။ | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာ ထည့်သွင်းခြင်း။ |
| EDID_CLK_I | ထည့်သွင်းခြင်း။ | 1 | I2C module အတွက် စနစ်နာရီ |
| BIT_SLIP_R_O | အထွက် | 1 | transceiver ၏ “R” ချန်နယ်သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| BIT_SLIP_G_O | အထွက် | 1 | transceiver ၏ “G” ချန်နယ်သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| ဆိပ်ကမ်းအမည် | ဦးတည်ချက် | အကျယ် (Bits) | ဖော်ပြချက် |
| BIT_SLIP_B_O | အထွက် | 1 | transceiver ၏ “B” ချန်နယ်သို့ ဘစ်စလစ်အချက်ပြခြင်း။ |
| VIDEO_DATA_VALID_O | အထွက် | 1 | ဗီဒီယိုဒေတာ တရားဝင်ထွက်ရှိခြင်း။ |
| AUDIO_DATA_VALID_O | အထွက် ၁ | 1 | အသံဒေတာ မှန်ကန်သော အထွက် |
| H_SYNC_O | အထွက် | 1 | အလျားလိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| V_SYNC_O | အထွက် | 1 | လှုပ်ရှားနေသော ဒေါင်လိုက် ထပ်တူကျသော သွေးခုန်နှုန်း |
| DATA_ RATE_O | အထွက် | 16 | Rx ဒေတာနှုန်း။ အောက်ပါတို့သည် ဒေတာနှုန်းတန်ဖိုးများဖြစ်သည်-
|
| R_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “R” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| G_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “G” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| B_O | အထွက် | NUMBER OF PIXELS ✕ အရောင်အတိမ်အနက် အပိုင်းအစများ | “B” ဒေတာကို ကုဒ်လုပ်ထားသည်။ |
| SDA_O | အထွက် | 1 | DDC အတွက် I2C အမှတ်စဉ်ဒေတာအထွက် |
| HPD_O | အထွက် | 1 | Hot plug သည် output signal ကိုသိရှိနိုင်သည်။ |
| ACR_CTS_O | အထွက် | 20 | Audio Clock Regeneration Cycle အကြိမ်ဆုံးamp တန်ဖိုး |
| ACR_N_O | အထွက် | 20 | Audio Clock Regeneration တန်ဖိုး (N) ဘောင် |
| ACR_VALID_O | အထွက် | 1 | Audio Clock Regeneration မှန်ကန်သောအချက်ပြမှု |
| AUDIO_SAMPLE_CH1_O | အထွက် | 24 | ချန်နယ် 1 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH2_O | အထွက် | 24 | ချန်နယ် 2 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH3_O | အထွက် | 24 | ချန်နယ် 3 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH4_O | အထွက် | 24 | ချန်နယ် 4 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH5_O | အထွက် | 24 | ချန်နယ် 5 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH6_O | အထွက် | 24 | ချန်နယ် 6 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH7_O | အထွက် | 24 | ချန်နယ် 7 အသံ sample ဒေတာ |
| AUDIO_SAMPLE_CH8_O | အထွက် | 24 | ချန်နယ် 8 အသံ sample ဒေတာ |
Testbench Simulation (မေးခွန်းတစ်ခုမေးပါ)
HDMI RX core ၏ လုပ်ဆောင်နိုင်စွမ်းကို စစ်ဆေးရန် Testbench ကို ပေးထားသည်။ ပစ်ဇယ်အရေအတွက် တစ်ခုတည်းရှိသောအခါ Testbench သည် Native Interface တွင်သာ အလုပ်လုပ်ပါသည်။
testbench ကို အသုံးပြု၍ core ကို အတုယူရန် အောက်ပါ အဆင့်များကို လုပ်ဆောင်ပါ ။
- Design Flow window တွင်၊ Create Design ကို ချဲ့ပါ။
- Create SmartDesign Testbench ကို Right-click နှိပ်ပြီး အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Run ကိုနှိပ်ပါ။
ပုံ 5-1 ။ SmartDesign Testbench ဖန်တီးခြင်း။
- SmartDesign testbench အတွက် အမည်တစ်ခုထည့်ပါ၊ ထို့နောက် OK ကိုနှိပ်ပါ။
ပုံ ၅-၂။ SmartDesign Testbench ဟု အမည်ပေးခြင်း
SmartDesign testbench ကို ဖန်တီးထားပြီး Design Flow အကန့်၏ညာဘက်တွင် ကင်းဗတ်တစ်ခုပေါ်လာသည်။ - Libero® SoC Catalog သို့သွား၍ ရွေးချယ်ပါ။ View > Windows > IP Catalog ပြီးနောက် Solutions-Video ကို ချဲ့ထွင်ပါ။ HDMI RX IP (v5.4.0) ကို နှစ်ချက်နှိပ်ပြီး OK ကိုနှိပ်ပါ။
- ဆိပ်ကမ်းများအားလုံးကို ရွေးချယ်ပါ၊ ညာဖက်ကလစ်နှိပ်ပြီး ထိပ်တန်းအဆင့်သို့မြှင့်တင်ရန် ကိုရွေးချယ်ပါ။
- SmartDesign tool bar တွင် Generate Component ကိုနှိပ်ပါ။
- Stimulus Hierarchy တက်ဘ်တွင်၊ HDMI_RX_TB testbench ကို ညာကလစ်နှိပ်ပါ။ fileပြီးနောက် Simulate Pre-Synth Design > Open Interactively ကိုနှိပ်ပါ။
အောက်ဖော်ပြပါပုံတွင်ပြထားသည့်အတိုင်း ModelSim® tool သည် testbench ဖြင့်ဖွင့်သည်။
ပုံ ၅-၃။ HDMI RX Testbench ပါသော ModelSim Tool File
အရေးကြီး: ငါf DO တွင် သတ်မှတ်ထားသော လည်ပတ်ချိန်ကန့်သတ်ချက်ကြောင့် သရုပ်ပြမှုသည် အနှောင့်အယှက်ဖြစ်သည်။ fileSimulation ကို အပြီးသတ်ရန် run -all command ကိုသုံးပါ။
လိုင်စင် (မေးခွန်းမေးပါ)
HDMI RX IP ကို အောက်ပါလိုင်စင်ရွေးချယ်စရာနှစ်ခုဖြင့် ပံ့ပိုးပေးသည်-
- ကုဒ်ဝှက်ထားသည်- ပြီးပြည့်စုံသော ကုဒ်ဝှက်ထားသော RTL ကုဒ်ကို core အတွက် ပေးထားသည်။ ၎င်းကို Libero လိုင်စင်တစ်ခုခုဖြင့် အခမဲ့ရရှိနိုင်ပြီး Core ကို SmartDesign ဖြင့် ချက်ချင်းလုပ်ဆောင်နိုင်စေပါသည်။ Libero ဒီဇိုင်းအစုံကို အသုံးပြု၍ Simulation၊ Synthesis၊ Layout နှင့် FPGA ဆီလီကွန် ပရိုဂရမ်ကို သင်လုပ်ဆောင်နိုင်သည်။
- RTL- ပြီးပြည့်စုံသော RTL ရင်းမြစ်ကုဒ်သည် သီးခြားဝယ်ယူရန် လိုအပ်သည့် လိုင်စင်လော့ခ်ချထားသည်။
သရုပ်သကန်ရလဒ်များ (မေးခွန်းတစ်ခုမေးပါ)
HDMI RX IP အတွက် အောက်ပါ အချိန်ကိုက်ဇယားသည် ဗီဒီယိုဒေတာနှင့် ဒေတာကာလများကို ထိန်းချုပ်ပြသသည်။
ပုံ ၆-၁။ ဗီဒီယိုဒေတာ
အောက်ဖော်ပြပါ ပုံကြမ်းသည် သက်ဆိုင်ရာ ထိန်းချုပ်ဒေတာထည့်သွင်းမှုများအတွက် hsync နှင့် vsync အထွက်များကို ပြသသည်။
ပုံ ၆-၂။ Horizontal Sync နှင့် Vertical Sync Signals များ
အောက်ပါပုံသည် EDID အပိုင်းကိုပြသသည်။
ပုံ ၆-၃။ EDID အချက်ပြမှုများ
အရင်းအမြစ်အသုံးချခြင်း (မေးခွန်းတစ်ခုမေးပါ)
HDMI RX IP ကို PolarFire® FPGA (MPF300T – 1FCG1152I Package) တွင် အကောင်အထည်ဖော်ထားသည်။ Number of Pixels = 1 pixel ဖြစ်သောအခါတွင် အသုံးပြုခဲ့သော အရင်းအမြစ်များကို အောက်ပါဇယားတွင် ဖော်ပြထားသည်။
ဇယား ၇-၁။ 7 Pixel မုဒ်အတွက် အရင်းအမြစ်အသုံးပြုမှု
| အရောင်ဖော်မတ် | အရောင်အတိမ်အနက် | ထမင်းအိုး | အထည် 4LUT | အထည်အလိပ် DFF | အင်တာဖေ့စ် 4LUT | မျက်နှာပြင် DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | ပိတ်ပါ။ | 987 | 1867 | 360 | 360 | 0 | 10 |
| 10 | ပိတ်ပါ။ | 1585 | 1325 | 456 | 456 | 11 | 9 | |
| 12 | ပိတ်ပါ။ | 1544 | 1323 | 456 | 456 | 11 | 9 | |
| 16 | ပိတ်ပါ။ | 1599 | 1331 | 492 | 492 | 14 | 9 | |
| YCbCr422 | 8 | ပိတ်ပါ။ | 1136 | 758 | 360 | 360 | 3 | 9 |
| YCbCr444 | 8 | ပိတ်ပါ။ | 1105 | 782 | 360 | 360 | 3 | 9 |
| 10 | ပိတ်ပါ။ | 1574 | 1321 | 456 | 456 | 11 | 9 | |
| 12 | ပိတ်ပါ။ | 1517 | 1319 | 456 | 456 | 11 | 9 | |
| 16 | ပိတ်ပါ။ | 1585 | 1327 | 492 | 492 | 14 | 9 |
Number of Pixels = 4 pixel ဖြစ်သောအခါ အသုံးပြုခဲ့သော အရင်းအမြစ်များကို အောက်ပါဇယားတွင် ဖော်ပြပါသည်။
ဇယား ၇-၁။ 7 Pixel မုဒ်အတွက် အရင်းအမြစ်အသုံးပြုမှု
| အရောင်ဖော်မတ် | အရောင်အတိမ်အနက် | ထမင်းအိုး | အထည် 4LUT | အထည်အလိပ် DFF | အင်တာဖေ့စ် 4LUT | မျက်နှာပြင် DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | ပိတ်ပါ။ | 1559 | 1631 | 1080 | 1080 | 9 | 27 |
| 12 | ပိတ်ပါ။ | 1975 | 2191 | 1344 | 1344 | 31 | 27 | |
| 16 | ပိတ်ပါ။ | 1880 | 2462 | 1428 | 1428 | 38 | 27 | |
| RGB | 10 | ဖွင့်ပါ။ | 4231 | 3306 | 1008 | 1008 | 3 | 27 |
| 12 | ဖွင့်ပါ။ | 4253 | 3302 | 1008 | 1008 | 3 | 27 | |
| 16 | ဖွင့်ပါ။ | 3764 | 3374 | 1416 | 1416 | 37 | 27 | |
| YCbCr422 | 8 | ပိတ်ပါ။ | 1485 | 1433 | 912 | 912 | 7 | 23 |
| YCbCr444 | 8 | ပိတ်ပါ။ | 1513 | 1694 | 1080 | 1080 | 9 | 27 |
| 12 | ပိတ်ပါ။ | 2001 | 2099 | 1344 | 1344 | 31 | 27 | |
| 16 | ပိတ်ပါ။ | 1988 | 2555 | 1437 | 1437 | 38 | 27 |
Number of Pixels = 4 pixel နှင့် SCRAMBLER ကို ဖွင့်ထားသောအခါ အောက်ပါဇယားတွင် အသုံးပြုထားသော အရင်းအမြစ်များကို စာရင်းပြုစုထားသည်။
ဇယား ၇-၃။ 7 Pixel မုဒ်နှင့် SCRAMBLER အတွက် အရင်းအမြစ်အသုံးချမှုကို ဖွင့်ထားသည်။
| အရောင်ဖော်မတ် | အရောင်အတိမ်အနက် | ထမင်းအိုး | အထည် 4LUT | အထည်အလိပ် DFF | အင်တာဖေ့စ် 4LUT | မျက်နှာပြင် DFF | uSRAM (64×12) | LSRAM (20k) |
| RGB | 8 | ဖွင့်ပါ။ | 5029 | 5243 | 1126 | 1126 | 9 | 28 |
| YCbCr422 | 8 | ဖွင့်ပါ။ | 4566 | 3625 | 1128 | 1128 | 13 | 27 |
| YCbCr444 | 8 | ဖွင့်ပါ။ | 4762 | 3844 | 1176 | 1176 | 17 | 27 |
စနစ်ပေါင်းစည်းခြင်း (မေးခွန်းတစ်ခုမေးပါ)
ဤကဏ္ဍတွင် IP ကို Libero ဒီဇိုင်းတွင် မည်သို့ပေါင်းစပ်ရမည်ကို ပြသထားသည်။
အောက်ပါဇယားသည် မတူညီသော ကြည်လင်ပြတ်သားမှုများနှင့် ဘစ်အကျယ်များအတွက် လိုအပ်သော PF XCVR၊ PF TX PLL နှင့် PF CCC တို့၏ ဖွဲ့စည်းမှုပုံစံများကို ဖော်ပြပါသည်။
ဇယား ၈-၁။ PF XCVR၊ PF TX PLL နှင့် PF CCC ဖွဲ့စည်းမှုပုံစံများ
| ဆုံးဖြတ်ချက် | အနံ | PF XCVR ဖွဲ့စည်းမှု | CDR REF CLOCK PADS | PF CCC ဖွဲ့စည်းမှု | |||
| RX ဒေတာနှုန်း | RX CDR Ref Clock Frequency | RX PCS အထည်အနံ | Input Frequency | Output Frequency | |||
| 1 PXL (1080p60) | 8 | 1485 | 148.5 | 10 | AE27၊ AE28 | NA | NA |
| 1 PXL (1080p30) | 10 | 1485 | 148.5 | 10 | AE27၊ AE28 | 92.5 | 74 |
| 12 | 1485 | 148.5 | 10 | AE27၊ AE28 | 74.25 | 111.375 | |
| 16 | 1485 | 148.5 | 10 | AE27၊ AE28 | 74.25 | 148.5 | |
| 4 PXL (1080p60) | 8 | 1485 | 148.5 | 40 | AE27၊ AE28 | NA | NA |
| 12 | 1485 | 148.5 | 40 | AE27၊ AE28 | 55.725 | 37.15 | |
| 16 | 1485 | 148.5 | 40 | AE27၊ AE28 | 74.25 | 37.125 | |
| 4 PXL (4kp30) | 8 | 1485 | 148.5 | 40 | AE27၊ AE28 | NA | NA |
| 10 | 3712.5 | 148.5 | 40 | AE29၊ AE30 | 92.81 | 74.248 | |
| 12 | 4455 | 148.5 | 40 | AE29၊ AE30 | 111.375 | 74.25 | |
| 16 | 5940 | 148.5 | 40 | AE29၊ AE30 | 148.5 | 74.25 | |
| 4 PXL (4Kp60) | 8 | 5940 | 148.5 | 40 | AE29၊ AE30 | NA | NA |
HDMI RX Sample ဒီဇိုင်း 1- Color Depth = 8-bit နှင့် Number of Pixels = 1 Pixel mode တွင် configure လုပ်သောအခါ အောက်ပါပုံတွင် ပြထားသည်။
ပုံ ၈-၁။ HDMI RX Sample ဒီဇိုင်း ၁
ဟောင်းအတွက်ample၊ 8-bit configurations တွင်၊ အောက်ပါ အစိတ်အပိုင်းများသည် ဒီဇိုင်း၏ အစိတ်အပိုင်းများဖြစ်သည်-
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ကို TX နှင့် RX full duplex မုဒ်အတွက် စီစဉ်သတ်မှတ်ထားသည်။ 1485 PXL မုဒ်နှင့် 10 MHz CDR ရည်ညွှန်းနာရီအတွက် ဒေတာအကျယ်ကို 1 bit အဖြစ် ပြင်ဆင်သတ်မှတ်ထားသော RX ဒေတာနှုန်းသည် 148.5 Mbps ဖြစ်သည်။ PMA မုဒ်တွင် TX ဒေတာနှုန်းသည် 1485 Mbps ဖြစ်ပြီး၊ ဒေတာအကျယ်ကို နာရီပိုင်းခြားမှုအချက် 10 ဖြင့် 4 ဘစ်အဖြစ် ပြင်ဆင်သတ်မှတ်ထားသည်။
- LANE0_CDR_REF_CLK၊ LANE1_CDR_REF_CLK၊ LANE2_CDR_REF_CLK နှင့် LANE3_CDR_REF_CLK များသည် AE27၊ AE28 Pad တံများဖြင့် PF_XCVR_REF_CLK မှ မောင်းနှင်ပါသည်။
- EDID CLK_I ပင်နံပါတ်သည် 150 MHz CCC ဖြင့် မောင်းနှင်သင့်သည်။
- R_RX_CLK_I၊ G_RX_CLK_I နှင့် B_RX_CLK_I ကို LANE3_TX_CLK_R၊ LANE2_TX_CLK_R နှင့် LANE1_TX_CLK_R အသီးသီး မောင်းနှင်ကြသည်။
- R_RX_VALID_I၊ G_RX_VALID_I နှင့် B_RX_VALID_I ကို LANE3_RX_VAL၊ LANE2_RX_VAL နှင့် LANE1_RX_VAL အသီးသီး မောင်းနှင်ကြသည်။
- DATA_R_I၊ DATA_G_I နှင့် DATA_B_I ကို LANE3_RX_DATA၊ LANE2_RX_DATA နှင့် LANE1_RX_DATA အသီးသီးဖြင့် မောင်းနှင်ပါသည်။
HDMI RX Sample ဒီဇိုင်း 2- Color Depth = 8-bit နှင့် Number of Pixels = 4 Pixel mode တွင် configure လုပ်သောအခါ အောက်ပါပုံတွင် ပြထားသည်။
ပုံ ၈-၁။ HDMI RX Sample ဒီဇိုင်း ၁
ဟောင်းအတွက်ample၊ 8-bit configurations တွင်၊ အောက်ပါ အစိတ်အပိုင်းများသည် ဒီဇိုင်း၏ အစိတ်အပိုင်းများဖြစ်သည်-
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ကို TX နှင့် RX full duplex မုဒ်အတွက် စီစဉ်သတ်မှတ်ထားသည်။ 1485 PXL မုဒ်နှင့် 40 MHz CDR ရည်ညွှန်းနာရီအတွက် ဒေတာအကျယ်ကို 4 bit အဖြစ် ပြင်ဆင်သတ်မှတ်ထားသော RX ဒေတာနှုန်းသည် 148.5 Mbps ဖြစ်သည်။ PMA မုဒ်တွင် TX ဒေတာနှုန်းသည် 1485 Mbps ဖြစ်ပြီး၊ ဒေတာအကျယ်ကို နာရီပိုင်းခြားမှုအချက် 40 ဖြင့် 4 ဘစ်အဖြစ် ပြင်ဆင်သတ်မှတ်ထားသည်။
- LANE0_CDR_REF_CLK၊ LANE1_CDR_REF_CLK၊ LANE2_CDR_REF_CLK နှင့် LANE3_CDR_REF_CLK များသည် AE27၊ AE28 Pad တံများဖြင့် PF_XCVR_REF_CLK မှ မောင်းနှင်ပါသည်။
- EDID CLK_I ပင်နံပါတ်သည် 150 MHz CCC ဖြင့် မောင်းနှင်သင့်သည်။
- R_RX_CLK_I၊ G_RX_CLK_I နှင့် B_RX_CLK_I ကို LANE3_TX_CLK_R၊ LANE2_TX_CLK_R နှင့် LANE1_TX_CLK_R အသီးသီး မောင်းနှင်ကြသည်။
- R_RX_VALID_I၊ G_RX_VALID_I နှင့် B_RX_VALID_I ကို LANE3_RX_VAL၊ LANE2_RX_VAL နှင့် LANE1_RX_VAL အသီးသီး မောင်းနှင်ကြသည်။
- DATA_R_I၊ DATA_G_I နှင့် DATA_B_I ကို LANE3_RX_DATA၊ LANE2_RX_DATA နှင့် LANE1_RX_DATA အသီးသီးဖြင့် မောင်းနှင်ပါသည်။
HDMI RX Sample ဒီဇိုင်း 3- Color Depth = 8-bit နှင့် Pixels အရေအတွက် = 4 Pixel မုဒ် နှင့် SCRAMBLER = Enabled တွင် configure လုပ်သောအခါ၊ အောက်ပါပုံတွင် ပြထားသည်။
ပုံ ၈-၁။ HDMI RX Sample ဒီဇိုင်း ၁
ဟောင်းအတွက်ample၊ 8-bit configurations တွင်၊ အောက်ပါ အစိတ်အပိုင်းများသည် ဒီဇိုင်း၏ အစိတ်အပိုင်းများဖြစ်သည်-
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ကို TX နှင့် RX လွတ်လပ်သောမုဒ်အတွက် စီစဉ်သတ်မှတ်ထားသည်။ 5940 PXL မုဒ်နှင့် 40 MHz CDR ရည်ညွှန်းနာရီအတွက် ဒေတာအကျယ်ကို 4 bit အဖြစ် ပြင်ဆင်သတ်မှတ်ထားသည့် RX ဒေတာနှုန်းသည် 148.5 Mbps ဖြစ်သည်။ PMA မုဒ်တွင် TX ဒေတာနှုန်းသည် 5940 Mbps ဖြစ်ပြီး၊ ဒေတာအကျယ်ကို 40 bit အဖြစ် clock division factor 4 ဖြင့် ပြင်ဆင်ထားသည်။
- LANE0_CDR_REF_CLK၊ LANE1_CDR_REF_CLK၊ LANE2_CDR_REF_CLK နှင့် LANE3_CDR_REF_CLK တို့သည် AF29၊ AF30 Pad တံများဖြင့် PF_XCVR_REF_CLK မှ မောင်းနှင်ပါသည်။
- EDID CLK_I ပင်နံပါတ်သည် CCC ဖြင့် 150 MHz နာရီဖြင့် မောင်းနှင်သင့်သည်။
- R_RX_CLK_I၊ G_RX_CLK_I နှင့် B_RX_CLK_I ကို LANE3_TX_CLK_R၊ LANE2_TX_CLK_R နှင့် LANE1_TX_CLK_R အသီးသီး မောင်းနှင်ကြသည်။
- R_RX_VALID_I၊ G_RX_VALID_I နှင့် B_RX_VALID_I ကို LANE3_RX_VAL၊ LANE2_RX_VAL နှင့် LANE1_RX_VAL အသီးသီး မောင်းနှင်ကြသည်။
- DATA_R_I၊ DATA_G_I နှင့် DATA_B_I ကို LANE3_RX_DATA၊ LANE2_RX_DATA နှင့် LANE1_RX_DATA အသီးသီးဖြင့် မောင်းနှင်ပါသည်။
HDMI RX Sample ဒီဇိုင်း 4- Color Depth = 12-bit နှင့် Pixels အရေအတွက် = 4 Pixel မုဒ် နှင့် SCRAMBLER = Enabled တွင် configure လုပ်သောအခါ၊ အောက်ပါပုံတွင် ပြထားသည်။
ပုံ ၈-၁။ HDMI RX Sample ဒီဇိုင်း ၁
ဟောင်းအတွက်ample၊ 12-bit configurations တွင်၊ အောက်ပါ အစိတ်အပိုင်းများသည် ဒီဇိုင်း၏ အစိတ်အပိုင်းများဖြစ်သည်-
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ကို RX သီးသန့်မုဒ်အတွက် စီစဉ်သတ်မှတ်ထားသည်။ 4455 PXL မုဒ်နှင့် 40 MHz CDR ရည်ညွှန်းနာရီအတွက် ဒေတာအကျယ်ကို 4 bit အဖြစ်သတ်မှတ်ထားသော RX ဒေတာနှုန်းသည် 148.5 Mbps ဖြစ်သည်။
- LANE0_CDR_REF_CLK၊ LANE1_CDR_REF_CLK၊ LANE2_CDR_REF_CLK နှင့် LANE3_CDR_REF_CLK တို့သည် AF29၊ AF30 Pad တံများဖြင့် PF_XCVR_REF_CLK မှ မောင်းနှင်ပါသည်။
- EDID CLK_I ပင်နံပါတ်သည် CCC ဖြင့် 150 MHz နာရီဖြင့် မောင်းနှင်သင့်သည်။
- R_RX_CLK_I၊ G_RX_CLK_I နှင့် B_RX_CLK_I ကို LANE3_TX_CLK_R၊ LANE2_TX_CLK_R နှင့် LANE1_TX_CLK_R အသီးသီး မောင်းနှင်ကြသည်။
- R_RX_VALID_I၊ G_RX_VALID_I နှင့် B_RX_VALID_I ကို LANE3_RX_VAL၊ LANE2_RX_VAL နှင့် LANE1_RX_VAL အသီးသီး မောင်းနှင်ကြသည်။
- DATA_R_I၊ DATA_G_I နှင့် DATA_B_I ကို LANE3_RX_DATA၊ LANE2_RX_DATA နှင့် LANE1_RX_DATA အသီးသီးဖြင့် မောင်းနှင်ပါသည်။
- PF_CCC_C0 မော်ဂျူးသည် LANE0_RX_CLK_R မှ မောင်းနှင်သော 0 MHz ၏ ထည့်သွင်းမှုနာရီမှ ဆင်းသက်လာသော ကြိမ်နှုန်း 74.25 MHz ဖြင့် OUT111.375_FABCLK_1 အမည်ရှိ နာရီကို ထုတ်ပေးသည်။
HDMI RX Sample ဒီဇိုင်း 5- Color Depth = 8-bit တွင် configure လုပ်သောအခါ၊ Number of Pixels = 4 Pixel mode နှင့် SCRAMBLER = Enabled ကို အောက်ပါပုံတွင် ပြထားသည်။ ဤဒီဇိုင်းသည် DRI ဖြင့် ဒိုင်းနမစ်ဒေတာနှုန်းဖြစ်သည်။
ပုံ ၈-၁။ HDMI RX Sample ဒီဇိုင်း ၁
ဟောင်းအတွက်ample၊ 8-bit configurations တွင်၊ အောက်ပါ အစိတ်အပိုင်းများသည် ဒီဇိုင်း၏ အစိတ်အပိုင်းများဖြစ်သည်-
- PF_XCVR_ERM (PF_XCVR_ERM_C0_0) ကို ဖွင့်ထားသည့် dynamic ပြန်လည်ဖွဲ့စည်းမှု အင်တာဖေ့စ်ပါရှိသော RX Only မုဒ်အတွက် ပြင်ဆင်သတ်မှတ်ထားပါသည်။ 5940 PXL မုဒ်နှင့် 40 MHz CDR ရည်ညွှန်းနာရီအတွက် ဒေတာအကျယ်ကို 4 bit အဖြစ် ပြင်ဆင်သတ်မှတ်ထားသည့် RX ဒေတာနှုန်းသည် 148.5 Mbps ဖြစ်သည်။
- LANE0_CDR_REF_CLK၊ LANE1_CDR_REF_CLK၊ LANE2_CDR_REF_CLK နှင့် LANE3_CDR_REF_CLK တို့သည် AF29၊ AF30 Pad တံများဖြင့် PF_XCVR_REF_CLK မှ မောင်းနှင်ပါသည်။
- EDID CLK_I ပင်နံပါတ်သည် CCC ဖြင့် 150 MHz နာရီဖြင့် မောင်းနှင်သင့်သည်။
- R_RX_CLK_I၊ G_RX_CLK_I နှင့် B_RX_CLK_I ကို LANE3_TX_CLK_R၊ LANE2_TX_CLK_R နှင့် LANE1_TX_CLK_R အသီးသီး မောင်းနှင်ကြသည်။
- R_RX_VALID_I၊ G_RX_VALID_I နှင့် B_RX_VALID_I ကို LANE3_RX_VAL၊ LANE2_RX_VAL နှင့် LANE1_RX_VAL အသီးသီး မောင်းနှင်ကြသည်။
- DATA_R_I၊ DATA_G_I နှင့် DATA_B_I ကို LANE3_RX_DATA၊ LANE2_RX_DATA နှင့် LANE1_RX_DATA အသီးသီးဖြင့် မောင်းနှင်ပါသည်။
ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း (မေးခွန်းတစ်ခုမေးပါ)
တည်းဖြတ်မှုမှတ်တမ်းသည် စာရွက်စာတမ်းတွင် အကောင်အထည်ဖော်ခဲ့သော အပြောင်းအလဲများကို ဖော်ပြသည်။ အပြောင်းအလဲများကို လက်ရှိထုတ်ဝေမှုအများဆုံးမှ စတင်၍ ပြန်လည်ပြင်ဆင်ခြင်းဖြင့် စာရင်းပြုစုထားပါသည်။
ဇယား ၄-၁။ ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း
| ပြန်လည်ပြင်ဆင်ခြင်း။ | ရက်စွဲ | ဖော်ပြချက် |
| D | ၅/၅ | အောက်ပါတို့သည် စာရွက်စာတမ်း၏ ပြန်လည်ပြင်ဆင်ခြင်း C တွင် ပြုလုပ်ခဲ့သော အပြောင်းအလဲများစာရင်းဖြစ်သည်-
|
| C | ၅/၅ | အောက်ပါတို့သည် စာရွက်စာတမ်း၏ ပြန်လည်ပြင်ဆင်ခြင်း C တွင် ပြုလုပ်ခဲ့သော အပြောင်းအလဲများစာရင်းဖြစ်သည်-
|
| B | ၅/၅ | အောက်ပါတို့သည် စာရွက်စာတမ်း၏ ပြန်လည်ပြင်ဆင်မှု B တွင် ပြုလုပ်ခဲ့သော အပြောင်းအလဲများစာရင်းဖြစ်သည်-
|
| A | ၅/၅ | အောက်ပါတို့သည် စာရွက်စာတမ်း၏ ပြန်လည်ပြင်ဆင်မှု A တွင် အပြောင်းအလဲများစာရင်းဖြစ်သည်-
|
| 2.0 | — | အောက်ပါတို့သည် ဤပြန်လည်ပြင်ဆင်မှုတွင် ပြုလုပ်ခဲ့သော အပြောင်းအလဲများ၏ အကျဉ်းချုပ်ဖြစ်သည်။
|
| 1.0 | ၅/၅ | ကနဦးပြန်လည်ပြင်ဆင်မှု။ |
Microchip FPGA ပံ့ပိုးမှု
Microchip FPGA ထုတ်ကုန်အုပ်စုသည် ၎င်း၏ထုတ်ကုန်များကို ဖောက်သည်ဝန်ဆောင်မှု၊ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ၊ a website နှင့် ကမ္ဘာတစ်ဝှမ်းရှိ အရောင်းရုံးများ။ ပံ့ပိုးကူညီမှုအား မဆက်သွယ်မီ Microchip အွန်လိုင်းရင်းမြစ်များကို သွားရောက်ကြည့်ရှုရန် အကြံပြုလိုသည်မှာ ၎င်းတို့၏မေးမြန်းချက်များကို ဖြေပြီးသားဖြစ်နိုင်ချေများပါသည်။ နည်းပညာပံ့ပိုးကူညီမှုစင်တာမှတဆင့် ဆက်သွယ်ပါ။ website မှာ www.microchip.com/support. FPGA စက်ပစ္စည်းအပိုင်းနံပါတ်ကို ဖော်ပြပါ၊ သင့်လျော်သော case အမျိုးအစားကို ရွေးချယ်ပြီး ဒီဇိုင်းကို အပ်လုဒ်လုပ်ပါ။ fileနည်းပညာပိုင်းဆိုင်ရာ ပံ့ပိုးကူညီမှု ကိစ္စတစ်ခုကို ဖန်တီးနေစဉ်။ ထုတ်ကုန်စျေးနှုန်း၊ ထုတ်ကုန်အဆင့်မြှင့်တင်မှု၊ အပ်ဒိတ်အချက်အလက်၊ မှာယူမှုအခြေအနေနှင့် ခွင့်ပြုချက်ကဲ့သို့သော နည်းပညာမဟုတ်သော ထုတ်ကုန်ပံ့ပိုးမှုအတွက် ဖောက်သည်ဝန်ဆောင်မှုကို ဆက်သွယ်ပါ။
- မြောက်အမေရိကမှ 800.262.1060 ကိုခေါ်ဆိုပါ။
- ကမ္ဘာတစ်ဝှမ်းမှ 650.318.4460 ကိုခေါ်ဆိုပါ။
- Fax၊ ကမ္ဘာပေါ်ရှိ မည်သည့်နေရာမှမဆို၊ 650.318.8044
Microchip အချက်အလက်
ကုန်အမှတ်တံဆိပ်များ
“Microchip” အမည်နှင့် လိုဂို၊ “M” လိုဂိုနှင့် အခြားအမည်များ၊ လိုဂိုများနှင့် အမှတ်တံဆိပ်များသည် Microchip Technology Incorporated ၏ မှတ်ပုံတင်ပြီး မှတ်ပုံတင်ထားခြင်းမရှိသေးသော ကုန်သွယ်မှုအမှတ်တံဆိပ်များ သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများနှင့်/သို့မဟုတ် အမေရိကန်ပြည်ထောင်စုနှင့်/သို့မဟုတ် အခြားနိုင်ငံများတွင် (“Microchip ကုန်အမှတ်တံဆိပ်များ”)။ Microchip အမှတ်တံဆိပ်များနှင့် ပတ်သက်သော အချက်အလက်များကို တွင် ကြည့်ရှုနိုင်ပါသည်။ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks.
ISBN- 979-8-3371-0744-8
ဥပဒေသတိပေးချက်
ဤထုတ်ဝေမှုနှင့် ဤနေရာတွင်ရှိအချက်အလက်များကို Microchip ထုတ်ကုန်များကို ဒီဇိုင်းထုတ်ခြင်း၊ စမ်းသပ်ခြင်းနှင့် Microchip ထုတ်ကုန်များကို သင့်အက်ပ်လီကေးရှင်းနှင့် ပေါင်းစပ်ရန်အပါအဝင် Microchip ထုတ်ကုန်များနှင့်သာ အသုံးပြုနိုင်ပါသည်။ ဤအချက်အလက်ကို အခြားနည်းဖြင့် အသုံးပြုခြင်းသည် ဤစည်းကမ်းချက်များကို ချိုးဖောက်ပါသည်။ စက်ပစ္စည်းအပလီကေးရှင်းများနှင့်ပတ်သက်သည့် အချက်အလက်များကို သင့်အဆင်ပြေစေရန်အတွက်သာ ပံ့ပိုးပေးထားပြီး အပ်ဒိတ်များဖြင့် အစားထိုးနိုင်ပါသည်။ သင်၏လျှောက်လွှာသည် သင်၏သတ်မှတ်ချက်များနှင့် ကိုက်ညီကြောင်း သေချာစေရန်မှာ သင်၏တာဝန်ဖြစ်သည်။ အပိုပံ့ပိုးကူညီမှုများအတွက် သင်၏ဒေသခံ Microchip အရောင်းရုံးသို့ ဆက်သွယ်ပါ သို့မဟုတ် အပိုပံ့ပိုးကူညီမှုအား တွင် ရယူပါ။ www.microchip.com/en-us/support/design-help/client-support-services.
ဤအချက်အလက်များကို Microchip “ရှိသကဲ့သို့” မှ ပံ့ပိုးပေးပါသည်။ MICROCHIP သည် မည်သည့်အမျိုးအစားကိုမဆို ကိုယ်စားပြုခြင်း သို့မဟုတ် အာမခံချက်များအား ဖော်ပြခြင်း သို့မဟုတ် အဓိပ္ပါယ်ဖွင့်ဆိုသည်ဖြစ်စေ စာဖြင့်ဖြစ်စေ သို့မဟုတ် နှုတ်ဖြင့်ဖြစ်စေ၊ ဥပဒေအရဖြစ်စေ သို့မဟုတ် အခြားနည်းဖြင့်ဖြစ်စေ ပါဝင်သည့်အချက်အလက်များနှင့်သက်ဆိုင်သော်လည်း အကန့်အသတ်မရှိ ဖော်ပြထားသည်ဖြစ်စေ ချိုးဖောက်မှုမရှိသော၊ ရောင်းဝယ်ဖောက်ကားခြင်းနှင့် ကြံ့ခိုင်မှုတို့သည် ၎င်း၏အခြေအနေ၊ အရည်အသွေး သို့မဟုတ် စွမ်းဆောင်ရည်နှင့်သက်ဆိုင်သော အာမခံချက်များ သို့မဟုတ် အထူးရည်ရွယ်ချက်အတွက် သို့မဟုတ် အာမခံချက်။
သွယ်ဝိုက်သော၊ အထူး၊ ပြစ်ဒဏ်ခတ်မှု၊ မတော်တဆ သို့မဟုတ် အကျိုးဆက်ဖြစ်သော ဆုံးရှုံးမှု၊ ပျက်စီးမှု၊ ကုန်ကျစရိတ်၊ ကုန်ကျစရိတ်၊ သို့မဟုတ် စရိတ်စက တစ်မျိုးမျိုးအတွက် မည်ကဲ့သို့သော သက်ရောက်မှုရှိစေကာမူ၊ MICROCHIP သည် ဖြစ်နိုင်ခြေ သို့မဟုတ် ပျက်စီးမှုများသည် မျှော်မှန်းနိုင်သည်ဟု အကြံပြုထားသည်။ ဥပဒေအရ ခွင့်ပြုထားသော အတိုင်းအတာအထိ၊ သတင်းအချက်အလက်နှင့် သက်ဆိုင်သည့် မည်သည့်နည်းဖြင့်မဆို တောင်းဆိုမှုအားလုံးတွင် Microchip ၏ စုစုပေါင်းတာဝန်ဝတ္တရားမှာ အချက်အလက်များ သို့မဟုတ် ၎င်း၏အသုံးပြုမှုတွင် သက်ဆိုင်သည့် အခကြေးငွေပမာဏထက် ကျော်လွန်မည်မဟုတ်ပါ ၊ အကယ်၍ သင့်တွင်ပါရှိသည့် ပမာဏအတိုင်း ရှိပါက၊ အချက်အလက်
အသက်ကယ်ထောက်ပံ့မှုနှင့်/သို့မဟုတ် ဘေးကင်းရေးအပလီကေးရှင်းများတွင် Microchip စက်ပစ္စည်းများကို အသုံးပြုခြင်းသည် ဝယ်သူ၏အန္တရာယ်မှာ လုံးလုံးလျားလျားဖြစ်ပြီး ဝယ်ယူသူသည် ယင်းအသုံးပြုမှုမှရရှိလာသော ပျက်စီးဆုံးရှုံးမှုများ၊ အရေးဆိုမှုများ၊ လျော်ကြေးများ သို့မဟုတ် ကုန်ကျစရိတ်များမှ ကာကွယ်ရန်၊ လျော်ကြေးပေးပြီး ကိုင်ဆောင်ရန် သဘောတူပါသည်။ မည်သည့် Microchip ဉာဏပစ္စည်းမူပိုင်ခွင့်အခွင့်အရေးများအောက်တွင်၊ သွယ်ဝိုက်၍ဖြစ်စေ၊ အခြားနည်းဖြင့်ဖြစ်စေ လိုင်စင်များကို အခြားနည်းဖြင့်ဖော်ပြခြင်းမပြုဘဲ ဖြန့်ဝေခြင်းမပြုပါ။
Microchip Devices Code Protection Feature
Microchip ထုတ်ကုန်များတွင် ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်၏ အောက်ပါအသေးစိတ်အချက်အလက်များကို မှတ်သားထားပါ-
- Microchip ထုတ်ကုန်များသည် ၎င်းတို့၏ သီးခြား Microchip Data Sheet တွင်ပါရှိသော သတ်မှတ်ချက်များနှင့် ကိုက်ညီပါသည်။
- ရည်ရွယ်ထားသည့်ပုံစံ၊ လည်ပတ်မှုသတ်မှတ်ချက်များအတွင်းနှင့် ပုံမှန်အခြေအနေများတွင် အသုံးပြုသည့်အခါ ၎င်း၏ထုတ်ကုန်မိသားစုသည် လုံခြုံသည်ဟု Microchip က ယုံကြည်သည်။
- Microchip သည် တန်ဖိုးရှိပြီး ၎င်း၏ ဉာဏမူပိုင်ခွင့်အခွင့်အရေးများကို ပြင်းပြင်းထန်ထန် ကာကွယ်ပေးသည်။ Microchip ထုတ်ကုန်များ၏ ကုဒ်အကာအကွယ်အင်္ဂါရပ်များကို ချိုးဖောက်ရန် ကြိုးပမ်းမှုများကို တင်းတင်းကျပ်ကျပ် တားမြစ်ထားပြီး Digital Millennium မူပိုင်ခွင့်အက်ဥပဒေကို ချိုးဖောက်နိုင်သည်။
- Microchip နှင့် အခြား semiconductor ထုတ်လုပ်သူ နှစ်ဦးလုံးသည် ၎င်း၏ကုဒ်၏ လုံခြုံရေးကို အာမခံနိုင်မည်မဟုတ်ပေ။ ကုဒ်အကာအကွယ်သည် ကျွန်ုပ်တို့သည် ထုတ်ကုန်သည် “မပျက်စီးနိုင်သော” ဖြစ်သည်ဟု အာမခံသည်ဟု မဆိုလိုပါ။ ကုဒ်အကာအကွယ်သည် အဆက်မပြတ် ပြောင်းလဲနေသည်။ Microchip သည် ကျွန်ုပ်တို့၏ထုတ်ကုန်များ၏ ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်များကို စဉ်ဆက်မပြတ်တိုးတက်ကောင်းမွန်အောင်လုပ်ဆောင်ရန် ကတိပြုပါသည်။
© 2025 Microchip Technology Inc. နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ
အမြဲမေးလေ့ရှိသောမေးခွန်းများ
- မေး- HDMI RX IP core ကို ဘယ်လို update လုပ်ရမလဲ။
A- IP core ကို Libero SoC ဆော့ဖ်ဝဲလ်မှတစ်ဆင့် မွမ်းမံပြင်ဆင်နိုင်သည် သို့မဟုတ် ကတ်တလောက်မှ ကိုယ်တိုင်ဒေါင်းလုဒ်လုပ်နိုင်သည်။ Libero SoC ဆော့ဖ်ဝဲလ် IP Catalog တွင် ထည့်သွင်းပြီးသည်နှင့် ပရောဂျက်တွင် ပါဝင်ရန်အတွက် SmartDesign တွင် ၎င်းကို စီစဉ်သတ်မှတ်ခြင်း၊ ထုတ်လုပ်ခြင်းနှင့် ချက်ချင်းလုပ်ဆောင်နိုင်သည်။
စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
 |
MICROCHIP PolarFire FPGA High Definition Multimedia Interface HDMI Receiver [pdf] အသုံးပြုသူလမ်းညွှန် PolarFire FPGA၊ PolarFire FPGA မြင့်မားသော အဓိပ္ပာယ်ဖွင့်ဆိုနိုင်သော မာလ်တီမီဒီယာ အင်တာဖေ့စ် HDMI လက်ခံသူ၊ အဓိပ္ပါယ်ရှိသော မာလ်တီမီဒီယာ အင်တာဖေ့စ် HDMI လက်ခံသူ၊ မာလ်တီမီဒီယာ အင်တာဖေ့စ် HDMI လက်ခံသူ၊ အင်တာဖေ့စ် HDMI လက်ခံသူ၊ HDMI လက်ခံသူ |
