Microchip Téhnologi Core JTAG Debug Processors Guide pamaké

Bubuka

Inti JTAG Debug v4.0 mempermudah sambungan Joint Test Action Group (JTAG) prosesor inti lemes anu cocog sareng JTAG TAP atanapi Tujuan Umum Input / Output (GPIO) pin pikeun debugging. Inti IP ieu ngagampangkeun debugging maksimal 16 prosesor inti lemes dina hiji alat, sareng ogé nyayogikeun dukungan pikeun debugging prosesor dina opat alat anu misah dina GPIO.

Fitur

CoreJTAGDebug gaduh fitur konci ieu:

• Nyadiakeun aksés lawon ka JTAG panganteur ngaliwatan JTAG TAP.
• Nyadiakeun aksés lawon ka JTAG panganteur ngaliwatan pin GPIO.
• Ngonpigurasikeun pangrojong IR Code pikeun JTAG torowongan.
• Ngarojong linking sababaraha alat ngaliwatan JTAG TAP.
• Ngarojong debugging multi-processor.
• Promotes jam misah tur sinyal reset kana sumberdaya low-skew routing.
• Ngarojong duanana aktip-rendah tur aktip-luhur ngareset target.
• Ngadukung JTAG Antarmuka Monitor Kaamanan (UJTAG_SEC) pikeun alat PolarFire.

Vérsi Core
Dokumén ieu manglaku ka CoreJTAGDebug v4.0

Kulawarga dirojong

• PolarFire®
• RTG4™
• IGLOO® 2
• SmartFusion® 2
• SmartFusion
• ProASIC3/3E/3L
• IGLOO
• IGLOOe/+

Garapan Alat jeung Performance

Data panggunaan sareng kinerja didaptarkeun dina tabel di handap ieu pikeun kulawarga alat anu dirojong. Data anu didaptarkeun dina tabél ieu ngan ukur indikatif. Panggunaan alat sareng kinerja inti sadayana gumantung kana sistem.
meja 1. Garapan Alat jeung Performance

Kulawarga	Ubin Sequential	Gabungan	Total	Mangpaat Paranti	Total%	Kinerja (MHz)
Seuneu Polar	17	116	299554	MPF300TS	0.04	111.111
RTG4	19	121	151824	RT4G150	0.09	50
SmartFusion2	17	120	56340	M2S050	0.24	69.47
IGLOO2	17	120	56340	M2GL050	0.24	68.76
SmartFusion	17	151	4608	A2F200M3F	3.65	63.53
IGLOO	17	172	3072	AFL125V5	6.15	69.34
ProASIC3	17	157	13824	A3P600	1.26	50

Catetan: Data dina tabél ieu dihontal ngagunakeun Verilog RTL kalawan sintésis has sarta setélan perenah on -1 bagian. Parameter atanapi generik tingkat luhur ditinggalkeun dina setélan standar.

Pedaran Fungsional

CoreJTAGDebug ngagunakeun UJTAG makro teuas pikeun nyadiakeun aksés ka JTAG panganteur ti lawon FPGA. UJTAG makro teuas mempermudah nyambungkeun kana kaluaran MSS atanapi ASIC TAP controller tina lawon. Ngan, hiji conto UJTAG makro diwenangkeun dina lawon.
Gambar 1-1. CoreJTAGDebug Blok Diagram

CoreJTAGDebug ngandung instantiation tina uj_jtag pengontrol torowongan, anu ngalaksanakeun JTAG controller torowongan pikeun mempermudah JTAG tunneling antara programmer FlashPro jeung prosésor softcore target. Prosesor softcore disambungkeun ngaliwatan FPGA dedicated JTAG pin panganteur. IR scan ti JTAG panganteur anu inaccessible dina lawon FPGA. Lantaran kitu, protokol torowongan diperlukeun pikeun mempermudah IR jeung DR scan ka target debug, nu ngarojong standar industri J.TAG panganteur. The torowongan controller decodes pakét torowongan ditransfer salaku DR scan sarta ngahasilkeun hasil IR atanapi DR scan, dumasar kana eusi pakét torowongan jeung eusi IR register disadiakeun ngaliwatan UIREG. The torowongan controller ogé decodes pakét torowongan, lamun eusi IR register cocog kode IR na.

Gambar 1-2. Torowongan Packet Protocol

Parameter konfigurasi nyadiakeun konfigurasi tina kode IR dipaké ku controller torowongan. Pikeun mempermudah debugging sababaraha prosesor softcore dina desain tunggal, jumlah controller torowongan instantiated bisa dikonfigurasi tina 1-16, nyadiakeun JTAG panganteur matuh ka unggal processor target. Prosesor target ieu masing-masing tiasa dialamatkeun ngaliwatan kode IR unik anu disetél dina waktos instan.

A CLKINT atanapi BFR panyangga ieu instantiated on garis TGT_TCK unggal panganteur target processor debug.

Jalur URSTB ti UJTAG makro (TRSTB) diwanohkeun kana sumber daya global dina CoreJTAGDebug. Inverter pilihan disimpen dina garis TGT_TRST dina CoreJTAGDebug pikeun sambungan ka udagan debug, nu lajeng diperkirakeun disambungkeun ka sumber reset aktip-luhur. Hal ieu dikonpigurasi nalika dianggap yén sinyal TRSTB asup ti JTAG TAP aktip low. Lamun konfigurasi ieu merlukeun hiji atawa leuwih target debug, sumberdaya routing global tambahan bakal dikonsumsi.

Jalur URSTB ti UJTAG makro (TRSTB) diwanohkeun kana sumber daya global dina CoreJTAGDebug. Inverter pilihan disimpen dina garis TGT_TRST dina CoreJTAGDebug pikeun sambungan ka udagan debug, nu lajeng diperkirakeun disambungkeun ka sumber reset aktip-luhur. Hal ieu dikonpigurasi nalika dianggap yén sinyal TRSTB asup ti JTAG TAP aktip low. TGT_TRSTN mangrupikeun kaluaran low aktip standar pikeun udagan debug. Lamun konfigurasi ieu merlukeun hiji atawa leuwih target debug, sumberdaya routing global tambahan bakal dikonsumsi.

Gambar 1-3. CoreJTAGDebug Data Serial sareng Clocking

Alat Chaining

Tingal Panungtun Pamaké Pemrograman FPGA pikeun papan pamekaran atanapi kulawarga khusus. Unggal dewan pamekaran tiasa beroperasi dina vol anu bédatages, sareng anjeun tiasa milih pikeun pariksa naha éta mungkin sareng platform pangembanganana. Ogé, upami anjeun nganggo sababaraha papan pangembangan, pastikeun yén aranjeunna ngabagi tempat anu umum.

Ngaliwatan FlashPro Lulugu
Pikeun ngarojong chaining sababaraha alat dina lawon ngagunakeun lulugu FlashPro, sababaraha instansi uj_jtag diperlukeun. Vérsi inti ieu nyadiakeun aksés ka maksimum 16 cores tanpa perlu instantiating uj_j sacara manual.tag. Unggal inti boga IR Code unik (ti 0x55 mun 0x64) nu bakal nyadiakeun aksés ka inti husus cocog kode ID.

Gambar 1-4. Sababaraha Prosesor dina Alat Tunggal Alat Tunggal

Pikeun ngagunakeun CoreJTAGDebug dina sababaraha alat, salah sahiji alat kedah janten master. Alat ieu ngandung CoreJTAGDebug inti. Unggal prosésor lajeng disambungkeun saperti kieu:
Gambar 1-5. Sababaraha Prosesor Dina Dua Alat

Pikeun nga-debug inti dina papan sanés, JTAG sinyal ti CoreJTAGDebug diwanohkeun ka pin tingkat luhur dina SmartDesign. Ieu lajeng disambungkeun ka JTAG sinyal langsung dina processor.
Catetan: A CoreJTAGDebug, dina desain dewan kadua, nyaeta pilihan Catetan yen UJ_JTAG makro sareng header FlashPro henteu dianggo dina desain dewan kadua.

Pikeun milih prosésor pikeun debugging dina SoftConsole, klik konfigurasi debug, teras klik tab Debugger.

Paréntah, ditémbongkeun dina gambar di handap ieu, dieksekusi.

Gambar 1-6. Konfigurasi Debugger UJ_JTAG_IRCODE

UJ_JTAG_IRCODE tiasa dirobih gumantung kana prosésor anu anjeun debug. Pikeun example: pikeun debug prosésor dina Alat 0, UJ_JTAG_IRCODE tiasa disetel ka 0x55 atanapi 0x56.

Ngaliwatan GPIO
Pikeun debug leuwih GPIO, parameter UJTAG _BYPASS dipilih. Hiji sareng opat teras tiasa di-debug dina header atanapi pin GPIO. Pikeun ngajalankeun sési debug nganggo GPIO tina SoftConsole v5.3 atanapi langkung luhur, Konfigurasi Debug kedah disetél sapertos kieu:
Gambar 1-7. Debugger Konfigurasi GPIO

Catetan: Mun anjeun debugging leuwih GPIO, Anjeun teu bisa concurrently debug processor ngaliwatan FlashPro Lulugu atawa Embedded FlashPro5, dina papan ngembangkeun. Pikeun example: FlashPro Lulugu atawa Embedded FlashPro5 sadia pikeun mempermudah debug ngagunakeun Identipikasi atanapi SmartDebug.
Gambar 1-8. Debugging Leuwih GPIO Pins

Alat Chaining via GPIO Pins
Pikeun ngarojong chaining sababaraha alat ngaliwatan GPIO, UJTAGParameter _BYPASS kedah dipilih. Lajeng sinyal TCK, TMS, jeung TRSTb bisa diwanohkeun ka port-tingkat luhur. Sadaya prosesor target gaduh TCK, TMS, sareng TRSTb. Ieu teu ditémbongkeun di handap.
Gambar 1-9. Alat Chaining Ngaliwatan GPIO Pins

Dina dasar JTAG ranté, TDO of a processor nyambung ka TDI of processor sejen, sarta eta terus dugi sadayana prosesor anu dipasung, dina ragam ieu. TDI tina prosésor munggaran sareng TDO tina prosésor anu terakhir nyambung ka JTAG programmer chaining sadaya prosesor. The JTAG sinyal ti prosesor anu routed ka CoreJTAGDebug, dimana aranjeunna tiasa dipasung. Lamun chaining sakuliah sababaraha alat geus réngsé, alat jeung CoreJTAGDebug janten alat master.

Dina skenario debug GPIO, dimana Kode IR henteu dialokasikeun ka unggal prosesor, skrip OpenOCD anu dirobih dianggo pikeun milih, alat mana anu didebug. Skrip OpenOCD dirobah pikeun milih, alat mana anu di-debug. Pikeun desain Mi-V, éta file kapanggih dina lokasi install SoftConsole, handapeun openocd / Aksara / dewan / microsemi-riscv.cfg. Pikeun prosesor anu sanés, éta files kapanggih dina lokasi openocd sarua.
Catetan:  Pilihan Konfigurasi Debug ogé kedah diropéa, upami éta file diganti ngaranna

Gambar 1-10. Konfigurasi debug

Buka username-riscv-gpio-chain.cfg, handap mangrupa example tina naon anu kudu ditempo:

Gambar 1-11. Konfigurasi MIV File

Setélan di handap ieu dianggo pikeun hiji alat debugging ngaliwatan GPIO. Pikeun debugging ranté hiji, Paréntah tambahan kudu ditambahkeun, ku kituna alat nu teu debugged disimpen dina modeu bypass.

Pikeun dua prosesor dina ranté hiji, s handapampparéntah dieksekusi:

Hal ieu ngamungkinkeun debugging of Target softcore Processor 1 ku nempatkeun Target softcore Processor 0 kana mode bypass. Pikeun debug Prosesor softcore Target 0, paréntah di handap ieu dianggo:

Catetan:  Hiji-hijina bédana antara dua konfigurasi ieu nyaéta sumberna, anu nyauran konfigurasi Microsemi RISCV file (microsemi-riscv.cfg) boh asalna kahiji, nalika debugging Target softcore Processor 0, atawa kadua, nalika debugging Target Softcore Processor 1. Pikeun leuwih ti dua alat dina ranté nu, tambahan jtag newtaps ditambahkeun. Pikeun exampLe, upami aya tilu prosesor dina ranté, paréntah di handap ieu dianggo:

Gambar 1-12. MisalampSistim Debug

Panganteur

Bagian handap ngabahas informasi patali panganteur.

Parameter Konfigurasi

Pilihan konfigurasi pikeun CoreJTAGDebug digambarkeun dina tabel di handap ieu. Lamun perlu konfigurasi lian ti standar, make kotak dialog Konfigurasi di SmartDesign pikeun milih nilai luyu pikeun pilihan configurable.
Méja 2-1. CoreJTAGPilihan Konfigurasi Debug

Ngaran	Rentang Sah	Default	Katerangan
NUM_DEBUG_TGTS	1-16	1	Jumlah target debug sadia ngaliwatan FlashPro (UJTAG_DEBUG = 0) nyaéta 1-16. Jumlah target debug sadia ngaliwatan GPIO (UJTAG_DEBUG = 1) nyaéta 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kode IR, hiji per udagan debug. Nilai anu ditangtukeun kedah unik pikeun udagan debug ieu. Pengontrol torowongan anu aya hubunganana sareng antarmuka target debug ieu ngan ukur ngajalankeun TDO sareng ngajalankeun antarmuka debug target, nalika eusi daptar IR cocog sareng kode IR ieu.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Kaluaran TGT_TRSTN_x disambungkeun ka bentuk global kaluaran URSTB aktif-rendah tina UJTAG macro.1: Kaluaran TGT_TRST disambungkeun sacara internal kana bentuk inverted global tina kaluaran URSTB aktip-rendah tina UJ.TAG makro. Sumberdaya routing global tambahan dihakan lamun parameter ieu disetel ka 1 pikeun sagala target debug.
UJTAG_BYPASS	0-1	0	0: GPIO Debug ditumpurkeun, Debug sadia ngaliwatan FlashPro Lulugu atawa Embedded FlashPro5.1: GPIO Debug diaktipkeun, Debug sadia ngaliwatan hiji pamaké dipilih pin GPIO on dewan.Catetan:  Nalika Debugging dilakukeun ngaliwatan GPIO, paréntah debug di handap ieu dieksekusi dina pilihan debug SoftConsole: "-paréntah" set FPGA_TAP N "".
UJTAG_SEC_EN	0-1	0	0: iuhTAG makro dipilih lamun UJTAG_BYPASS = 0. 1: UJTAG_SEC makro dipilih lamun UJTAG_BYPASS= 0.Catetan:  Parameter ieu ngan manglaku ka PolarFire. Hartina, KELUARGA = 26.

Pedaran Sinyal
Tabel di handap ieu daptar déskripsi sinyal pikeun CoreJTAGDebug.
Tabél 2-2. CoreJTAGDebug I / O Sinyal

Ngaran	Rentang Sah	Default	Katerangan
NUM_DEBUG_TGTS	1-16	1	Jumlah target debug sadia ngaliwatan FlashPro (UJTAG_DEBUG = 0) nyaéta 1-16. Jumlah target debug sadia ngaliwatan GPIO (UJTAG_DEBUG = 1) nyaéta 1-4.
IR_CODE_TGT_x	0X55-0X64	0X55	JTAG Kode IR, hiji per udagan debug. Nilai anu ditangtukeun kedah unik pikeun udagan debug ieu. Pengontrol torowongan anu aya hubunganana sareng antarmuka target debug ieu ngan ukur ngajalankeun TDO sareng ngajalankeun antarmuka debug target, nalika eusi daptar IR cocog sareng kode IR ieu.
TGT_ACTIVE_HIGH_RESET_x	0-1	0	0: Kaluaran TGT_TRSTN_x disambungkeun ka bentuk global kaluaran URSTB aktif-rendah tina UJTAG macro.1: Kaluaran TGT_TRST disambungkeun sacara internal kana bentuk inverted global tina kaluaran URSTB aktip-rendah tina UJ.TAG makro. Sumberdaya routing global tambahan dihakan lamun parameter ieu disetel ka 1 pikeun sagala target debug.
UJTAG_BYPASS	0-1	0	0: GPIO Debug ditumpurkeun, Debug sadia ngaliwatan FlashPro Lulugu atawa Embedded FlashPro5.1: GPIO Debug diaktipkeun, Debug sadia ngaliwatan hiji pamaké dipilih pin GPIO on dewan.Catetan:  Nalika Debugging dilakukeun ngaliwatan GPIO, paréntah debug di handap ieu dieksekusi dina pilihan debug SoftConsole: "-paréntah" set FPGA_TAP N "".
UJTAG_SEC_EN	0-1	0	0: iuhTAG makro dipilih lamun UJTAG_BYPASS = 0. 1: UJTAG_SEC makro dipilih lamun UJTAG_BYPASS= 0.Catetan:  Parameter ieu ngan manglaku ka PolarFire. Hartina, KELUARGA = 26.

Catetan:

• Sadaya sinyal dina JTAG Daptar palabuhan TAP di luhur kedah diwanohkeun ka palabuhan tingkat luhur di SmartDesign.
• The SEC Palabuhan sadia ngan lamun UJTAG_SEC_EN diaktipkeun ngaliwatan CoreJTAGGUI konfigurasi debug.
• Jaga husus nalika nyambungkeun input EN_SEC. Upami EN_SEC diwanohkeun ka port tingkat luhur (pin input alat), anjeun kedah ngaksés Konfigurasi I/O States During J.TAG Bagian Pemrograman Desain Program dina aliran Libero sareng mastikeun yén I/0 State (Kaluaran Ngan) pikeun port EN_SEC disetel ka 1.

Ngadaptar Peta sarta Katerangan

Henteu aya daptar pikeun CoreJTAGDebug.

Aliran Alat

Bagian handap ngabahas informasi patali aliran alat.

Lisensi

Lisensi henteu diperyogikeun pikeun ngagunakeun IP Core ieu sareng Libero SoC.

RTL
Kode RTL lengkep disadiakeun pikeun inti jeung testbenches, sahingga inti bisa instantiated kalawan SmartDesign. Simulasi, Sintésis, sareng Layout tiasa dilakukeun dina Libero SoC.

SmartDesign
Tilasample instantiated view tina CoreJTAGDebug dipidangkeun dina gambar di handap ieu. Kanggo inpo nu langkung lengkep ihwal pamakean SmartDesign pikeun instantiate sareng ngahasilkeun inti, tingal Panungtun Pamaké DirectCore dina Libero® SoC.
Gambar 4-1. SmartDesign CoreJTAGDebug Instance View ngagunakeun JTAG lulugu

Gambar 4-2. SmartDesign CoreJTAGDebug Instance nganggo GPIO Pins

Ngonpigurasikeun CoreJTAGDebug dina SmartDesign

Inti dikonpigurasi nganggo GUI konfigurasi dina SmartDesign. Hiji mantanample tina GUI ditémbongkeun dina gambar di handap ieu.
Gambar 4-3. Ngonpigurasikeun CoreJTAGDebug dina SmartDesign

Pikeun PolarFire, UJTAG_SEC milih UJTAG_SEC makro tinimbang UJTAG makro nalika UJTAG_BYPASS ditumpurkeun. Teu dipaliré pikeun sakabéh kulawarga séjén.
Jumlah Target Debug tiasa dikonfigurasi dugi ka 16 target debug, sareng UJTAG_BYPASS ditumpurkeun sareng dugi ka 4 target debug, sareng UJTAG_BYPASS diaktipkeun.
UJTAG_BYPASS milih debugging ngaliwatan UJTAG sarta lulugu FlashPro, sarta debugging ngaliwatan pin GPIO.
Target # IR Code nyaéta JTAG IR Code dibikeun ka udagan debug. Ieu kedah janten nilai unik dina kisaran anu dijelaskeun dina Tabél 2-1.

Aliran simulasi

A testbench pamaké disadiakeun kalawan CoreJTAGDebug. Pikeun ngajalankeun simulasi:

1. Pilih aliran testbench pamaké dina SmartDesign.
2. Pencét Simpen sareng Generate dina jandela Generate. Pilih testbench pamaké ti Core Konfigurasi GUI.

Nalika SmartDesign ngahasilkeun proyék Libero, éta masang testbench pamaké files. Pikeun ngajalankeun testbench pamaké:

1. Setel akar desain ka CoreJTAGInstansiasi debug dina panel hierarki desain Libero.
2. Pencét Verifikasi Desain Pra-Sintésis> Simulate dina jandela Aliran Desain Libero. Ieu dimimitian ModelSim tur otomatis ngajalankeun simulasi.

Sintésis dina Libero

Pikeun ngajalankeun Synthesis:

1. Klik ikon Synthesize dina jandela Libero SoC Design Flow pikeun nyintésis inti. Alternatipna, klik katuhu pilihan Synthesize dina jandela Desain Aliran, tur pilih Buka Interactively. Jandéla Synthesis mintonkeun proyék Synplify®.
2. Klik ikon Run.
   Catetan: Pikeun RTG4, aya peringatan mitigasi acara transient (SET), anu tiasa diabaikan sabab IP ieu ngan ukur dianggo pikeun tujuan pangwangunan sareng henteu bakal dianggo dina lingkungan radiasi.

Tempat-na-Rute di Libero

Saatos Sintésis réngsé, klik ikon Tempat sareng Rute di Libero SoC pikeun ngamimitian prosés panempatan.

Programming Alat

Upami fitur UJAG_SEC dianggo sareng EN_SEC dipromosikeun ka port tingkat luhur (pin input alat), anjeun kedah ngaksés Konfigurasi I/O States During J.TAG Bagian Pemrograman Desain Program dina aliran Libero sareng mastikeun yén I/0 State (Kaluaran Ngan) pikeun port EN_SEC disetel ka 1.

Konfigurasi ieu diperlukeun pikeun ngajaga aksés ka JTAG port pikeun reprogramming alat, sabab diartikeun wates Scan ngadaptar (BSR) nilai overrides sagala tingkat logika éksternal on EN_SEC salila reprogramming.

Integrasi Sistim

Bagian handap ngabahas informasi patali integrasi sistem.

Desain Level Sistim pikeun IGLOO2 / RTG4

Gambar di handap ieu nunjukkeun syarat desain pikeun ngalaksanakeun JTAG debugging tina prosésor softcore, ayana dina lawon ti SoftConsole ka JTAG panganteur pikeun alat IGLOO2 na RTG4.
Gambar 5-1. RTG4/IGLOO2 JTAG Debug Desain

Desain Tingkat Sistim pikeun SmartFusion2

Gambar di handap ieu nunjukkeun syarat desain pikeun ngalaksanakeun JTAG debugging tina prosésor softcore, ayana dina lawon tina SoftConsole ka JTAG panganteur pikeun alat SmartFusion2.
Gambar 5-2. SmartFusion2 JTAG Debug Desain

UJTAG_SEK

Pikeun kulawarga PolarFire alat, release ieu ngamungkinkeun pamaké pikeun milih antara UJTAG jeung UJTAG_SEC, UJTAGParameter _SEC_EN dina GUI bakal dianggo pikeun milih anu mana anu dipikahoyong.

Gambar di handap nembongkeun diagram basajan nu ngagambarkeun interfaces fisik UJTAG/UJTAG_SEC dina PolarFire.

Gambar 5-3. PolarFire UJTAG_SEC Makro

Watesan Desain

Desain sareng CoreJTAGDebug merlukeun aplikasi pikeun nuturkeun konstrain, dina aliran desain, pikeun ngidinan analisis timing bisa dipaké dina domain jam TCK.

Pikeun nambahkeun konstrain:

1. Lamun aliran Konstrain Enhanced di Libero v11.7 atawa saluhureuna dipaké, ganda-klik Konstrain> Atur Konstrain dina jandela DesignFlow tur klik tab Timing.
2. Dina tab Timing tina jandela Konstrain Manajer, klik Anyar pikeun nyieun SDC anyar file, jeung ngaranan file. Konstrain Desain kaasup konstrain sumber jam nu bisa diasupkeun dina SDC kosong ieu file.
3. Upami Konstrain Klasik ngalir dina Libero v11.7 atanapi langkung luhur dianggo, klik katuhu Jieun Konstrain > Konstrain Timing, dina jandela Desain Aliran, teras klik Jieun Konstrain Anyar. Éta nyiptakeun SDC énggal file. Konstrain desain ngawengku konstrain sumber jam, nu diasupkeun dina SDC kosong ieu file.
4. Itung période TCK sareng satengah période. TCK disetel ka 6 MHz lamun debugging geus rengse kalayan FlashPro, tur disetel ka frékuénsi maksimum 30 MHz lamun debugging dirojong ku FlashPro5. Saatos réngsé léngkah ieu, lebetkeun konstrain di handap ieu dina SDC file:
   create_clock -name { TCK } \
   • jaman TCK_PERIOD \
   • bentuk gelombang { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] Pikeun example, konstrain handap dilarapkeun pikeun desain anu ngagunakeun frékuénsi TCK 6 MHz.
     create_clock -name { TCK } \
   • période 166.67 \
   • bentuk gelombang { 0 83.33 } \ [ get_ports { TCK } ]
5. Nyambungkeun sagala kendala files jeung Sintésis, Tempat-jeung-Rute, sarta Timing Verifikasi stages dina Manajer Konstrain > Tab Timing. Ieu réngsé ku milih kotak centang patali pikeun SDC files dimana konstrain diasupkeun

Riwayat révisi

Ngaran Port	Lebar	Arah	Katerangan
JTAG Palabuhan TAP
TDI	1	Input	Tés Data Dina. Input data serial ti TAP.
TCK	1	Input	Jam tés. Sumber jam ka sadaya elemen sequential dina CoreJTAGDebug.
TMS	1	Input	Tés Mode Pilih.
TDO	1	Kaluaran	Nguji Data kaluar. Kaluaran data serial ka TAP.
TRSTB	1	Input	Test Reset. Input reset low aktip ti TAP.
JTAG Sasaran X Palabuhan
TGT_TDO_x	1	Input	Nguji data kaluar tina debug target x kana TAP. Nyambung ka port TDO target.
TGT_TCK_x	1	Kaluaran	Uji kaluaran Jam pikeun debug target x. TCK diwanohkeun ka global, skew net low internal dina CoreJTAGDebug.
TGT_TRST_x	1	Kaluaran	Aktip-High Test Reset. Ngan dipaké nalika TGT_ACTIVE_HIGH_RESET_x =1
TGT_TRSTN_x	1	Kaluaran	Aktif-Low Test Reset. Ngan dipaké nalika TGT_ACTIVE_HIGH_RESET_x = 0
TGT_TMS_x	1	Kaluaran	Test Mode Pilih kaluaran pikeun debug target x.
TGT_TDI_x	1	Kaluaran	Tés Data Dina. Input data serial tina target debug x.
UJTAG_BYPASS_TCK_x	1	Input	Uji input Jam pikeun debug target x tina pin GPIO.
UJTAG_BYPASS_TMS_x	1	Input	Test Mode Pilih pikeun debug target x tina pin GPIO.
UJTAG_BYPASS_TDI_x	1	Input	Tés Data Dina, Data Serial pikeun debug target x tina pin GPIO.
UJTAG_BYPASS_TRSTB_x	1	Input	Test Reset. Reset input pikeun debug target x tina pin GPIO.
UJTAG_BYPASS_TDO_x	1	Kaluaran	Test Data Out, Data serial ti debug target x ti GPIO pin.
palabuhan SEC
EN_SEC	1	Input	Aktipkeun Kaamanan. Aktipkeun desain pamaké pikeun override TDI éksternal na input TRSTB kana TAP.Awas: Jaga hususna nalika nyambungkeun port ieu. Tingali catetan di handap sareng Pemrograman Alat pikeun langkung rinci.
TDI_SEC	1	Input	TDI Kaamanan override. Overrides input TDI éksternal kana TAP nalika EN_SEC nyaeta HIGH.
TRSTB_SEC	1	Input	TRSTB Kaamanan override. Overrides input TRSTB éksternal ka TAP nalika SEC_EN nyaeta HIGH.
UTSTB	1	Kaluaran	Test Reset Monitor
UTMS	1	Kaluaran	Tés Mode Pilih Monitor

The Microchip Websitus

Microchip nyadiakeun rojongan online via kami websitus di www.microchip.com/. Ieu websitus dipaké pikeun nyieun files sarta informasi gampang sadia pikeun konsumén. Sababaraha eusi anu sayogi kalebet:

• Rojongan produk - Lembar data sareng kasalahan, catetan aplikasi sareng sampprogram le, sumberdaya desain, Panungtun pamaké sarta dokumén rojongan hardware, Kaluaran software panganyarna na software diarsipkeun
• Rojongan Téknis Umum - Patarosan anu Sering Ditanya (FAQ), pamundut dukungan téknis, grup diskusi online, daptar anggota program mitra desain Microchip
• Usaha Microchip - Pamilih produk sareng pituduh pesenan, siaran pers Microchip panganyarna, daptar seminar sareng acara, daptar kantor penjualan Microchip, distributor sareng perwakilan pabrik

Service Bewara Robah Produk

Ladenan béwara parobahan produk Microchip ngabantosan para nasabah tetep aya dina produk Microchip. Palanggan bakal nampi béwara email iraha waé aya parobahan, apdet, révisi atanapi kasalahan anu aya hubunganana sareng kulawarga produk atanapi alat pangembangan anu dipikaresep.

Pikeun ngadaptar, buka www.microchip.com/pcn tur turutan parentah pendaptaran Rojongan Palanggan  Pamaké produk Microchip tiasa nampi bantosan ngalangkungan sababaraha saluran:

• Distributor atanapi Perwakilan
• Kantor Penjualan Lokal
• Insinyur Solusi Embedded (ESE)Palanggan Téknis Rojongan kedah ngahubungi distributor, wawakil atanapi ESE pikeun dukungan. Kantor penjualan lokal ogé sayogi ngabantosan para nasabah. Daptar kantor penjualan sareng lokasi kalebet dina dokumén ieu.

rojongan teknis sadia ngaliwatan websitus di: www.microchip.com/support

Fitur Protection Code Alat Microchip

Catet detil di handap ieu ngeunaan fitur panyalindungan kode dina alat Microchip:

• Produk Microchip nyumponan spésifikasi anu aya dina Lembar Data Microchip khususna.
• Microchip percaya yén kulawarga produkna aman nalika dianggo dina cara anu dimaksud sareng dina kaayaan normal.
• Aya cara anu teu jujur ​​​​sareng kamungkinan ilegal anu dianggo dina usaha ngalanggar fitur panyalindungan kode tina alat Microchip. Kami yakin yén métode ieu merlukeun ngagunakeun produk Microchip dina cara di luar spésifikasi operasi anu aya dina Lembar Data Microchip. Usaha pikeun ngalanggar fitur panyalindungan kode ieu, paling dipikaresep, teu tiasa dilaksanakeun tanpa ngalanggar hak cipta intelektual Microchip.
• Microchip daék gawé bareng sagala nasabah anu paduli integritas kode na.
• Boh Microchip atanapi produsén semikonduktor sanés tiasa ngajamin kaamanan kode na. Perlindungan kode henteu hartosna yén kami ngajamin produkna "teu tiasa dipecahkeun". Perlindungan kode terus mekar. Kami di Microchip komitmen pikeun terus ningkatkeun fitur panyalindungan kode produk urang. Usaha pikeun megatkeun fitur panyalindungan kode Microchip bisa jadi palanggaran Digital Millennium Copyright Act. Upami tindakan sapertos kitu ngamungkinkeun aksés anu teu diidinan kana parangkat lunak anjeun atanapi karya anu gaduh hak cipta anu sanés, anjeun tiasa gaduh hak pikeun ngagugat bantuan dina UU éta.

Bewara Hukum

Inpormasi anu aya dina ieu publikasi disayogikeun pikeun tujuan tunggal pikeun ngarancang sareng nganggo produk Microchip. Inpormasi ngeunaan aplikasi alat sareng anu sami disayogikeun ngan ukur pikeun genah anjeun sareng tiasa digentos ku apdet. Tanggung jawab anjeun pikeun mastikeun yén aplikasi anjeun cocog sareng spésifikasi anjeun.
Inpormasi ieu disayogikeun ku MICROCHIP "AS IS". MICROCHIP JIEUNAN NO REPRESENTATIONS
ATAWA HARANSI NU NU NU NU NU NU NYAMBUR ATAU TERSIRAT, TERTULIS ATAU LISAN, SATURI
ATAWA lian, aya hubunganana sareng inpormasi kalebet tapi henteu dugi ka anu tersirat
HARANSI NON-PELANGGARAN, Kamampuhan padagang, jeung kasampurnaan pikeun Tujuan tinangtu atawa HARANSI nu patali jeung kaayaan, kualitas, atawa kinerja. MICROCHIP MICROCHIP TEU MAH TANGGUNG JAWAB KANGGO NU LANGSUNG, KHUSUS, PUNITIF, KARUGIHAN, KARUGITAN, ATAWA KONSEKUENSIAL, RUGI, BIAYA ATAWA BAYAAN NU SALAH JENIS NU PAKAI KA INFORMASI ATAWA PANGGUNAANNA, NAON DISEBABKEUN, KALAU MICROPOSITIS. ATAWA KARUKSAKAN NU TETEP. Pikeun FULLEST EXTENT diidinan ku hukum, tanggung jawab total Microchip dina sagala klaim dina sagala cara patali jeung informasi atawa pamakéan na moal ngaleuwihan jumlah waragad, lamun aya, nu geus dibayar langsung ka Microchip pikeun informasi. Pamakéan alat Microchip dina rojongan hirup jeung / atawa aplikasi kaamanan sagemblengna dina resiko meuli urang, sarta meuli satuju pikeun membela, indemnify jeung nahan Microchip bahya tina sagala jeung sagala Karuksakan, klaim, jas, atawa expenses hasilna tina pamakéan sapertos. Taya lisensi anu conveyed, implicitly atawa lamun heunteu, dina sagala hak cipta intelektual Microchip iwal disebutkeun béda.

AMERIKA	ASIA / PASIFIK	ASIA / PASIFIK	EROPA
Kantor perusahaan2355 Kulon Chandler Blvd. Chandler, AZ 85224-6199Telepon: 480-792-7200Fax: 480-792-7277Dukungan Téknis: www.microchip.com/support Web Alamat: www.microchip.com AtlantaDuluth, GAtel: 678-957-9614 Fax: 678-957-1455Austin, TXTelepon: 512-257-3370Boston Westborough, MA Telp: 774-760-0087 Fax: 774-760-0088ChicagoItasca, ILTel: 630-285-0071 Fax: 630-285-0075DallasAddison, TXTel: 972-818-7423Fax: 972-818-2924DetroitNovi, MITel: 248-848-4000Houston, TXTelepon: 281-894-5983Indianapolis Noblesville, IN Telp: 317-773-8323Fax: 317-773-5453Telepon: 317-536-2380Los Angeles Mission Viejo, CA Telepon: 949-462-9523Fax: 949-462-9608Telepon: 951-273-7800Raleigh, NCTelepon: 919-844-7510New York, NYTelepon: 631-435-6000San Jose, CATelepon: 408-735-9110Telepon: 408-436-4270Kanada - TorontoTelepon: 905-695-1980 Fax: 905-695-2078	Australia - SydneyTelepon: 61-2-9868-6733Cina - BeijingTelepon: 86-10-8569-7000Cina - ChengduTelepon: 86-28-8665-5511Cina - ChongqingTelepon: 86-23-8980-9588Cina - DongguanTelepon: 86-769-8702-9880Cina - GuangzhouTelepon: 86-20-8755-8029Cina - HangzhouTelepon: 86-571-8792-8115Cina - Hongkong SARTelepon: 852-2943-5100Cina - NanjingTelepon: 86-25-8473-2460Cina - QingdaoTelepon: 86-532-8502-7355Cina - ShanghaiTelepon: 86-21-3326-8000Cina - ShenyangTelepon: 86-24-2334-2829Cina - ShenzhenTelepon: 86-755-8864-2200Cina - SuzhouTelepon: 86-186-6233-1526Cina - WuhanTelepon: 86-27-5980-5300Cina - XianTelepon: 86-29-8833-7252Cina - XiamenTelepon: 86-592-2388138Cina - ZhuhaiTelepon: 86-756-3210040	India - BangaloreTelepon: 91-80-3090-4444India - CirebonTelepon: 91-11-4160-8631India - PuneTelepon: 91-20-4121-0141Jepang - OsakaTelepon: 81-6-6152-7160Jepang - TokyoTelepon: 81-3-6880-3770Koréa - DaéguTelepon: 82-53-744-4301Koréa - SeoulTelepon: 82-2-554-7200Malaysia – Kuala LumpurTelepon: 60-3-7651-7906Malaysia – PenangTelepon: 60-4-227-8870Filipina - ManilaTelepon: 63-2-634-9065SingapurTelepon: 65-6334-8870Taiwan - Hsin ChuTelepon: 886-3-577-8366Taiwan - KaohsiungTelepon: 886-7-213-7830Taiwan – TaipeiTelepon: 886-2-2508-8600Thailand - BangkokTelepon: 66-2-694-1351Viétnam - Ho Chi MinhTelepon: 84-28-5448-2100	Austria - WelsTel: 43-7242-2244-39Fax: 43-7242-2244-393Dénmark - KopenhagenTel: 45-4485-5910Fax: 45-4485-2829Finlandia - EspooTelepon: 358-9-4520-820Perancis - ParisTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79Jérman - GarchingTelepon: 49-8931-9700Jérman - HaanTelepon: 49-2129-3766400Jérman - HeilbronnTelepon: 49-7131-72400Jérman - KarlsruheTelepon: 49-721-625370Jérman - MunichTel: 49-89-627-144-0Fax: 49-89-627-144-44Jérman - RosenheimTelepon: 49-8031-354-560Israél - Ra'ananaTelepon: 972-9-744-7705Itali - MilanTel: 39-0331-742611Fax: 39-0331-466781Itali - PadovaTelepon: 39-049-7625286Walanda - DrunenTel: 31-416-690399Fax: 31-416-690340Norwégia - TrondheimTelepon: 47-72884388Polandia - WarsawaTelepon: 48-22-3325737Romania - BukaresTel: 40-21-407-87-50Spanyol - MadridTel: 34-91-708-08-90Fax: 34-91-708-08-91Swédia - GothenbergTel: 46-31-704-60-40Swédia - StockholmTelepon: 46-8-5090-4654Inggris - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Dokumén / Sumberdaya

Microchip Téhnologi CoreJTAGProsesor debug [pdf] Pituduh pamaké CoreJTAGProsesor Debug, CoreJTAGDebug, Prosesor

Rujukan

• Manual pamaké