Microchip နည်းပညာ Core JTAG အမှားရှာပြင် ပရိုဆက်ဆာများ အသုံးပြုသူလမ်းညွှန်
Microchip နည်းပညာ CoreJTAGအမှားရှာပြင်သည့် ပရိုဆက်ဆာများ

မာတိကာ ပုန်း
1 နိဒါန်း
2 Functional Description
2.1 စက်ကွင်းဆက်ခြင်း။
3 အင်တာဖေ့စ်
4 မြေပုံနှင့် ဖော်ပြချက်များကို မှတ်ပုံတင်ပါ။
5 Tool Flow
5.1 လိုင်စင်
5.2 CoreJ ကို ပြင်ဆင်ခြင်းTAGSmartDesign တွင် အမှားရှာပါ။
5.3 သရုပ်သကန်စီးဆင်းမှုများ
5.4 Libero တွင်ပေါင်းစပ်ခြင်း။
5.5 Libero ရှိ နေရာနှင့် လမ်းကြောင်း
5.6 စက်ပစ္စည်း ပရိုဂရမ်ရေးဆွဲခြင်း။
6 စနစ်ပေါင်းစည်းမှု
6.1 IGLOO2/RTG4 အတွက် စနစ်အဆင့် ဒီဇိုင်း
6.2 SmartFusion2 အတွက် စနစ်အဆင့် ဒီဇိုင်း
6.3 UJTAG_SEC
7 ဒီဇိုင်းကန့်သတ်ချက်များ
8 ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း
9 ထုတ်ကုန်ပြောင်းလဲမှု အကြောင်းကြားချက် ဝန်ဆောင်မှု
10 Microchip Devices Code Protection Feature
11 ဥပဒေသတိပေးချက်
12 စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
12.1 ကိုးကား
13 ဆက်စပ်ပို့စ်များ

နိဒါန်း

Core JTAG Debug v4.0 သည် Joint Test Action Group (JTAG) J တွင် တွဲဖက်အသုံးပြုနိုင်သော soft core ပရိုဆက်ဆာများTAG အမှားရှာပြင်ခြင်းအတွက် TAP သို့မဟုတ် General Purpose Input/Output (GPIO) ပင်နံပါတ်များ။ ဤ IP core သည် စက်တစ်ခုတည်းအတွင်း ပျော့ပျောင်းသော core ပရိုဆက်ဆာ 16 ခု၏ အမှားရှာပြင်ခြင်းကို လွယ်ကူချောမွေ့စေပြီး GPIO ပေါ်ရှိ သီးခြားစက်ပစ္စည်းလေးခုရှိ ပရိုဆက်ဆာများ၏ အမှားရှာပြင်ခြင်းကို ပံ့ပိုးပေးပါသည်။

အင်္ဂါရပ်များ

CoreJTAGDebug တွင် အောက်ပါ အဓိက အင်္ဂါရပ်များ ရှိသည်။

  • J ကို အသုံးပြုခွင့် ပေးသည်။TAG အင်တာဖေ့စ် J မှတဆင့်TAG နှိပ်ပါ။
  • J ကို အသုံးပြုခွင့် ပေးသည်။TAG GPIO pins များမှတဆင့် interface ကို။
  • J အတွက် IR Code ပံ့ပိုးမှုကို စီစဉ်သတ်မှတ်ပေးသည်။TAG ဥမင်လှိုဏ်ခေါင်း။
  • J မှတဆင့် စက်ပစ္စည်းမျိုးစုံ၏ ချိတ်ဆက်မှုကို ပံ့ပိုးပေးသည်။TAG နှိပ်ပါ။
  • Multi-processor အမှားရှာပြင်ခြင်းကို ပံ့ပိုးပေးသည်။
  • သီးခြားနာရီကို မြှင့်တင်ပြီး အချက်ပြမှုများကို လှည့်ပတ်မှုနည်းသောလမ်းကြောင်းဆိုင်ရာ အရင်းအမြစ်များသို့ ပြန်လည်သတ်မှတ်ပါ။
  • တက်ကြွသော-အနိမ့်နှင့် တက်ကြွသော-မြင့်မားသောပစ်မှတ် ပြန်လည်သတ်မှတ်ခြင်းကို ပံ့ပိုးပေးသည်။
  • J ကိုထောက်ခံပါတယ်။TAG လုံခြုံရေး စောင့်ကြည့်ကိရိယာ အင်တာဖေ့စ် (UJTAGPolarFire စက်ပစ္စည်းများအတွက် _SEC)

Core ဗားရှင်း
ဤစာရွက်စာတမ်းသည် CoreJ နှင့်သက်ဆိုင်သည်။TAGအမှားရှာပြင် v4.0

ပံ့ပိုးထားသော မိသားစုများ

  • PolarFire®
  • RTG4™
  • IGLOO® ၂
  • SmartFusion® ၂
  • SmartFusion
  • ProASIC3/3E/3L
  • IGLOO
  • IGLOOe/+

စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်

အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်ဒေတာကို ပံ့ပိုးပေးထားသည့် စက်မိသားစုများအတွက် အောက်ပါဇယားတွင် ဖော်ပြထားပါသည်။ ဤဇယားတွင်ဖော်ပြထားသော အချက်အလက်သည် ညွှန်ပြခြင်းသာဖြစ်သည်။ Core ၏ အလုံးစုံ စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်သည် စနစ်အပေါ် မူတည်ပါသည်။
ဇယား ၁။ စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်

မိသားစု ကြွေပြားများ ဆင့်ကဲ ပေါင်းစပ် စုစုပေါင်း အသုံးချမှု ကိရိယာ စုစုပေါင်း % စွမ်းဆောင်ရည် (MHz)
PolarFire 17 116 299554 MPF300TS 0.04 111.111
RTG4 19 121 151824 RT4G150 0.09 50
SmartFusion ၂ 17 120 56340 M2S050 0.24 69.47
IGLOO2 17 120 56340 M2GL050 0.24 68.76
SmartFusion 17 151 4608 A2F200M3F 3.65 63.53
IGLOO 17 172 3072 AFL125V5 6.15 69.34
ProASIC3 17 157 13824 A3P600 1.26 50

မှတ်ချက် - ဤဇယားရှိဒေတာသည် Verilog RTL ကို အသုံးပြု၍ -1 အပိုင်းများတွင် ပုံမှန်ပေါင်းစပ်မှုနှင့် အပြင်အဆင်ဆက်တင်များနှင့်အတူ ရရှိခဲ့ပါသည်။ ထိပ်တန်းအဆင့် ကန့်သတ်ချက်များ သို့မဟုတ် ယေဘုယျများကို ပုံသေဆက်တင်များတွင် ထားခဲ့သည်။

Functional Description

CoreJTAGDebug သည် UJ ကိုအသုံးပြုသည်။TAG J ကိုဝင်ရောက်ခွင့်ပေးရန်ခက်ခဲသော macroTAG FPGA ထည်မှ အင်တာဖေ့စ်။ UJTAG hard macro သည် fabric မှ MSS သို့မဟုတ် ASIC TAP controller ၏ output ကို ချိတ်ဆက်ရာတွင် အဆင်ပြေစေသည်။ UJ ၏ဥပမာတစ်ခုသာဖြစ်သည်။TAG အထည်တွင် macro ကိုခွင့်ပြုထားသည်။
ပုံ ၁-၁။ CoreJTAGDebug Block Diagram
Block ပုံကြမ်း

CoreJTAGအမှားရှာပြင်တွင် uj_j ၏ လှုံ့ဆော်မှုတစ်ခုပါရှိသည်။tag J ကိုအကောင်အထည်ဖော်ပေးသော tunnel controllerTAG J ကို အဆင်ပြေချောမွေ့စေရန် tunnel controllerTAG FlashPro ပရိုဂရမ်မာတစ်ဦးနှင့် ပစ်မှတ် softcore ပရိုဆက်ဆာကြားတွင် လှိုဏ်ခေါင်းဖောက်ခြင်း။ softcore ပရိုဆက်ဆာသည် သီးသန့် FPGA ၏ J မှတဆင့် ချိတ်ဆက်ထားသည်။TAG interface pins များ။ J မှ IR စကင်န်ဖတ်ခြင်းTAG အင်တာဖေ့စ်သည် FPGA ထည်တွင် မရနိုင်ပါ။ ထို့ကြောင့်၊ စက်မှုလုပ်ငန်းစံ J ကို ပံ့ပိုးပေးသည့် အမှားရှာပစ်မှတ်သို့ IR နှင့် DR စကင်န်များကို လွယ်ကူချောမွေ့စေရန် ဥမင်ပရိုတိုကော လိုအပ်သည်။TAG ကြားခံ။ ဥမင်လိုဏ်ခေါင်း ထိန်းချုပ်ကိရိယာသည် DR စကင်န်ဖတ်ခြင်းအဖြစ် လွှဲပြောင်းပေးသည့် ဥမင်ပက်ကေ့ခ်ျကို ကုဒ်လုပ်ပြီး လှိုင်ခေါင်းပက်ကတ်၏ အကြောင်းအရာများနှင့် UIREG မှတဆင့် ပံ့ပိုးပေးထားသည့် IR မှတ်ပုံတင်သည့် အကြောင်းအရာများအပေါ် အခြေခံ၍ ထွက်ပေါ်လာသော IR သို့မဟုတ် DR စကင်န်ကို ထုတ်ပေးသည်။ IR မှတ်ပုံတင်ခြင်း၏ အကြောင်းအရာများသည် ၎င်း၏ IR ကုဒ်နှင့် ကိုက်ညီသောအခါတွင် ဥမင်ထိန်းချုပ်ကိရိယာသည် ဥမင်ပက်ကတ်ကို ကုဒ်လုပ်သည်။

ပုံ ၁-၂။ Tunnel Packet Protocol
Tunnel Packet Protocol

ဖွဲ့စည်းမှုသတ်မှတ်ချက်ဘောင်တစ်ခုသည် ဥမင်ထိန်းချုပ်ကိရိယာမှအသုံးပြုသော IR ကုဒ်၏ဖွဲ့စည်းပုံပုံစံကို ပံ့ပိုးပေးသည်။ ဒီဇိုင်းတစ်ခုတည်းအတွင်းရှိ softcore ပရိုဆက်ဆာအများအပြား၏အမှားရှာပြင်ခြင်းကို လွယ်ကူချောမွေ့စေရန်၊ instantiated tunnel controllers အရေအတွက် 1-16 မှ J ကို ပံ့ပိုးပေးကာ၊TAG ပစ်မှတ်ပရိုဆက်ဆာတစ်ခုစီအတွက် လိုက်လျောညီထွေရှိသော အင်တာဖေ့စ်။ ဤပစ်မှတ်ပရိုဆက်ဆာများသည် instantiation အချိန်တွင်သတ်မှတ်ထားသောထူးခြားသော IR ကုဒ်မှတဆင့်လိပ်စာတစ်ခုစီကိုဖြေရှင်းနိုင်သည်။

CLKINT သို့မဟုတ် BFR ကြားခံကို ပစ်မှတ်ပရိုဆက်ဆာ အမှားရှာပြင်သည့် အင်တာဖေ့စ်တစ်ခုစီ၏ TGT_TCK လိုင်းပေါ်တွင် ချက်ချင်းလုပ်ဆောင်သည်။

UJ မှ URSTB လိုင်းTAG မက်ခရို (TRSTB) ကို CoreJ အတွင်းရှိ ကမ္ဘာလုံးဆိုင်ရာ အရင်းအမြစ်အဖြစ် မြှင့်တင်ထားသည်။TAGအမှားရှာပါ။ ရွေးချယ်နိုင်သော အင်ဗာတာတစ်ခုကို CoreJ အတွင်း TGT_TRST လိုင်းပေါ်တွင် ထားရှိထားသည်။TAGအမှားရှာပြင်ခြင်းပစ်မှတ်သို့ ချိတ်ဆက်မှုအတွက် အမှားရှာပြင်ခြင်း J မှ ဝင်လာသော TRSTB အချက်ပြမှုဟု ယူဆသောအခါ ၎င်းကို ပြင်ဆင်သတ်မှတ်ထားသည်။TAG TAP သည် တက်ကြွမှုနည်းသည်။ ဤဖွဲ့စည်းပုံဖွဲ့စည်းပုံသည် တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော အမှားရှာပြင်ပစ်မှတ်များ လိုအပ်ပါက၊ နောက်ထပ် ကမ္ဘာလုံးဆိုင်ရာလမ်းကြောင်းသတ်မှတ်ခြင်းအရင်းအမြစ်ကို သုံးစွဲသွားပါမည်။

UJ မှ URSTB လိုင်းTAG မက်ခရို (TRSTB) ကို CoreJ အတွင်းရှိ ကမ္ဘာလုံးဆိုင်ရာ အရင်းအမြစ်အဖြစ် မြှင့်တင်ထားသည်။TAGအမှားရှာပါ။ ရွေးချယ်နိုင်သော အင်ဗာတာတစ်ခုကို CoreJ အတွင်း TGT_TRST လိုင်းပေါ်တွင် ထားရှိထားသည်။TAGအမှားရှာပြင်ခြင်းပစ်မှတ်သို့ ချိတ်ဆက်မှုအတွက် အမှားရှာပြင်ခြင်း J မှ ဝင်လာသော TRSTB အချက်ပြမှုဟု ယူဆသောအခါ ၎င်းကို ပြင်ဆင်သတ်မှတ်ထားသည်။TAG TAP သည် တက်ကြွမှုနည်းသည်။ TGT_TRSTN သည် အမှားရှာပြင်ပစ်မှတ်အတွက် ပုံသေအသက်ဝင်သည့် အနိမ့်ပိုင်းအထွက်ဖြစ်သည်။ ဤဖွဲ့စည်းပုံဖွဲ့စည်းပုံသည် တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော အမှားရှာပြင်ပစ်မှတ်များ လိုအပ်ပါက၊ နောက်ထပ် ကမ္ဘာလုံးဆိုင်ရာလမ်းကြောင်းသတ်မှတ်ခြင်းအရင်းအမြစ်ကို သုံးစွဲသွားပါမည်။

ပုံ ၁-၁။ CoreJTAGSerial Data နှင့် Clocking ကို အမှားရှာပါ။
Serial Data နှင့် Clocking

စက်ကွင်းဆက်ခြင်း။

သီးခြားဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့ သို့မဟုတ် မိသားစုအတွက် FPGA ပရိုဂရမ်းမင်းအသုံးပြုသူလမ်းညွှန်များကို ကိုးကားပါ။ ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့တစ်ခုစီသည် မတူညီသောပုံစံဖြင့် လုပ်ဆောင်နိုင်သည်။tages၊ နှင့် ၎င်းတို့၏ ဖွံ့ဖြိုးရေးပလပ်ဖောင်းများဖြင့် ဖြစ်နိုင်ချေရှိမရှိ အတည်ပြုရန် သင်ရွေးချယ်နိုင်သည်။ ထို့အပြင်၊ သင်သည် ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်ပြားအများအပြားကို အသုံးပြုနေပါက ၎င်းတို့သည် ဘုံအခြေခံကို မျှဝေကြောင်း သေချာပါစေ။

FlashPro Header မှတဆင့်
FlashPro ခေါင်းစီးကို အသုံးပြု၍ အထည်ထဲတွင် စက်ပစ္စည်းများစွာကို ချိတ်ဆက်ခြင်းအား ပံ့ပိုးရန်၊ uj_j ၏ များစွာသော သာဓကများtag လိုအပ်ပါသည်။ ဤ core ဗားရှင်းသည် uj_j ကို ကိုယ်တိုင်ချက်ချင်းလုပ်ဆောင်ရန် မလိုအပ်ဘဲ အများဆုံး 16 cores ကို အသုံးပြုခွင့်ပေးသည်tag. core တစ်ခုစီတွင် ID ကုဒ်နှင့် ကိုက်ညီသော သီးခြား core သို့ ဝင်ရောက်ခွင့်ပေးမည့် သီးခြား IR ကုဒ် (0x55 မှ 0x64) ရှိသည်။

ပုံ ၁-၄။ စက်ပစ္စည်းတစ်ခုတည်းရှိ ပရိုဆက်ဆာများစွာသည် စက်ပစ္စည်းတစ်ခုတွင်ဖြစ်သည်။
စက်ပစ္စည်းတစ်ခုတည်း

CoreJ ကိုအသုံးပြုရန်TAGစက်အများအပြားတွင် အမှားရှာပြင်ခြင်း၊ စက်ပစ္စည်းများထဲမှ တစ်ခုသည် မာစတာဖြစ်လာရန် လိုအပ်သည်။ ဤစက်ပစ္စည်းတွင် CoreJ ပါရှိသည်။TAGအမှားရှာပြင်ခြင်း အဓိက။ ထို့နောက် ပရိုဆက်ဆာတစ်ခုစီကို အောက်ပါအတိုင်း ချိတ်ဆက်ထားသည်။
ပုံ ၁-၅။ စက်နှစ်ခုတွင် ပရိုဆက်ဆာများစွာ
စက်ပစ္စည်းနှစ်ခုကိုဖြတ်ပါ။

အခြားဘုတ်တစ်ခုရှိ core တစ်ခုကို အမှားရှာရန် JTAG CoreJ မှ အချက်ပြမှုများTAGအမှားရှာပြင်ခြင်းကို SmartDesign တွင် ထိပ်တန်းအဆင့် ပင်များအဖြစ် တိုးမြှင့်ထားသည်။ အဲဒါတွေကို J နဲ့ ချိတ်ဆက်ပြီးတော့TAG ပရိုဆက်ဆာပေါ်တွင် တိုက်ရိုက်အချက်ပြသည်။
မှတ်ချက် - CoreJ တစ်ခုTAGဒုတိယဘုတ်ဒီဇိုင်းတွင် အမှားအယွင်းသည် ရွေးချယ်နိုင်သော UJ_J ဖြစ်သည်ကို သတိပြုပါ။TAG macro နှင့် FlashPro ခေါင်းစီးကို ဒုတိယဘုတ်ဒီဇိုင်းတွင် အသုံးမပြုပါ။

SoftConsole တွင် အမှားရှာပြင်ခြင်းအတွက် ပရိုဆက်ဆာကို ရွေးချယ်ရန်၊ အမှားရှာပြင်ဆင်မှုများကို နှိပ်ပါ၊ ထို့နောက် အမှားရှာသူတက်ဘ်ကို နှိပ်ပါ။

အောက်ပါပုံတွင်ပြထားသည့် command ကိုလုပ်ဆောင်သည်။

ပုံ ၁-၆။ အမှားရှာပြင်ဆင်မှု UJ_JTAG_IRCODE
အမှားရှာပြင်ခြင်း ဖွဲ့စည်းမှု

UJ_JTAG_IRCODE ကို သင် အမှားရှာပြင်နေသည့် ပရိုဆက်ဆာပေါ်မူတည်၍ ပြောင်းလဲနိုင်သည်။ ဟောင်းအတွက်ample- စက်ပစ္စည်း 0 ရှိ ပရိုဆက်ဆာကို အမှားရှာရန်၊ UJ_JTAG_IRCODE ကို 0x55 သို့မဟုတ် 0x56 သို့ သတ်မှတ်နိုင်သည်။

GPIO မှတဆင့်
GPIO အပေါ် အမှားရှာရန်၊ ကန့်သတ်ချက် UJTAG _BYPASS ကို ရွေးထားသည်။ GPIO ခေါင်းစီးများ သို့မဟုတ် ပင်များပေါ်တွင် core တစ်ခုနှင့် လေးခုကို အမှားရှာနိုင်သည်။ SoftConsole v5.3 သို့မဟုတ် ထို့ထက်မြင့်သော GPIOs မှ GPIOs ကို အသုံးပြု၍ အမှားရှာပြင်သည့် စက်ရှင်ကို လုပ်ဆောင်ရန်၊ Debug Configuration ကို အောက်ပါအတိုင်း သတ်မှတ်ရပါမည်။
ပုံ ၁-၇။ Debugger Configuration GPIO
အမှားရှာပြင်ခြင်း ဖွဲ့စည်းမှု

မှတ်ချက် - အကယ်၍ သင်သည် GPIO ကို အမှားရှာနေပါက၊ ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်များပေါ်ရှိ FlashPro Header သို့မဟုတ် Embedded FlashPro5 မှတဆင့် ပရိုဆက်ဆာကို တစ်ပြိုင်နက်တည်း အမှားရှာ၍မရပါ။ ဟောင်းအတွက်ample- FlashPro Header သို့မဟုတ် Embedded FlashPro5 ကို Identify သို့မဟုတ် SmartDebug ကို အသုံးပြု၍ အမှားရှာပြင်ခြင်းအား လွယ်ကူချောမွေ့စွာ ရရှိနိုင်ပါသည်။
ပုံ ၁-၈။ GPIO Pins များကျော် အမှားရှာခြင်း။
GPIO Pins များကျော် အမှားရှာခြင်း။

GPIO Pins မှတဆင့် Device Chaining
GPIO မှတဆင့် စက်များစွာကို ချိတ်ဆက်ခြင်းအား ပံ့ပိုးရန်၊ UJTAG_BYPASS ကန့်သတ်ဘောင်ကို ရွေးရန် လိုအပ်သည်။ ထို့နောက် TCK၊ TMS နှင့် TRSTb အချက်ပြမှုများကို ထိပ်တန်းအဆင့် ဆိပ်ကမ်းများသို့ မြှင့်တင်နိုင်ပါသည်။ ပစ်မှတ်ပရိုဆက်ဆာအားလုံးတွင် TCK၊ TMS နှင့် TRSTb ရှိသည်။ ဒါတွေကို အောက်မှာ ပြမထားပါဘူး။
ပုံ ၁-၉။ GPIO Pins များမှတဆင့် စက်ပစ္စည်းကို ချိတ်ဆက်ခြင်း။
စက်ကွင်းဆက်ခြင်း။

အခြေခံ JTAG ကွင်းဆက်၊ ပရိုဆက်ဆာတစ်ခု၏ TDO သည် အခြားပရိုဆက်ဆာ၏ TDI သို့ ချိတ်ဆက်ကာ ဤနည်းဖြင့် ပရိုဆက်ဆာအားလုံးကို သံကြိုးများချည်နှောင်ထားသည်အထိ ဆက်လက်လုပ်ဆောင်သည်။ ပထမပရိုဆက်ဆာ၏ TDI နှင့် နောက်ဆုံးပရိုဆက်ဆာ၏ TDO သည် J ကိုချိတ်ဆက်သည်။TAG ပရိုဂရမ်မာသည် ပရိုဆက်ဆာအားလုံးကို ချိတ်ဆက်ပေးသည်။ ဂျေTAG ပရိုဆက်ဆာများမှ အချက်ပြမှုများကို CoreJ သို့ ပေးပို့သည်။TAG၎င်းတို့ကို သံကြိုးချနိုင်သည့်နေရာတွင် အမှားရှာပါ။ စက်ပစ္စည်းအများအပြားတွင် ချိတ်ဆက်ခြင်း ပြီးသွားပါက၊ CoreJ ပါသော ကိရိယာကို အသုံးပြုပါ။TAGအမှားရှာပြင်ခြင်းသည် မာစတာစက်ပစ္စည်း ဖြစ်လာသည်။

ပရိုဆက်ဆာတစ်ခုစီသို့ IR ကုဒ်တစ်ခုကို ခွဲဝေမထားဘဲ GPIO အမှားရှာပြင်သည့်အခြေအနေတွင်၊ ပြုပြင်ထားသော OpenOCD script ကို ရွေးချယ်ရန် အသုံးပြုပြီး မည်သည့်စက်ပစ္စည်းကို အမှားရှာနေသနည်း။ OpenOCD ဇာတ်ညွှန်းကို ရွေးချယ်ရန် ပြင်ဆင်ထားပြီး၊ မည်သည့်စက်ပစ္စည်းကို အမှားရှာထားသည်။ Mi-V ဒီဇိုင်းအတွက်၊ file openocd/scripts/board/ microsemi-riscv.cfg အောက်ရှိ SoftConsole တပ်ဆင်တည်နေရာတွင် တွေ့နိုင်သည်။ အခြားသော ပရိုဆက်ဆာများအတွက်၊ files ကို တူညီသော openocd တည်နေရာတွင် တွေ့နိုင်သည်။
မှတ်ချက် -  အကယ်၍ Debug Configuration ရွေးစရာများ ကိုလည်း အပ်ဒိတ်လုပ်ရန် လိုအပ်ပါသည်။ file အမည်ပြောင်းသည်။

ပုံ ၁-၁၀။ အမှားရှာပြင်ဆင်မှု
အမှားရှာပြင်ဆင်မှု

အသုံးပြုသူအမည်-riscv-gpio-chain.cfg ကိုဖွင့်ပါ၊ အောက်ပါသည် ဟောင်းတစ်ခုဖြစ်သည်။ampမြင်ရမည့်အရာ၊

ပုံ ၁-၁၁။ MIV ဖွဲ့စည်းမှု File
MIV ဖွဲ့စည်းမှု File

အောက်ပါဆက်တင်များသည် GPIO အပေါ် အမှားရှာပြင်သည့် စက်တစ်ခုတည်းအတွက် အလုပ်လုပ်သည်။ ကွင်းဆက်တစ်ခုကို အမှားရှာပြင်ခြင်းအတွက်၊ အမှားရှာမထားသည့် ကိရိယာများကို ရှောင်ကွင်းမုဒ်တွင် ထည့်သွင်းနိုင်ရန် အပိုအမိန့်များကို ထပ်လောင်းရန် လိုအပ်သည်။
MIV ဖွဲ့စည်းမှု File

ကွင်းဆက်တစ်ခုရှိ ပရိုဆက်ဆာနှစ်ခုအတွက်၊ အောက်ပါအချက်များample command ကို လုပ်ဆောင်သည်-
MIV ဖွဲ့စည်းမှု File

၎င်းသည် Target softcore ပရိုဆက်ဆာ 1 ကို ကျော်ခွမုဒ်တွင် ထည့်သွင်းခြင်းဖြင့် Target softcore ပရိုဆက်ဆာ 0 ၏ အမှားရှာခြင်းကို ခွင့်ပြုသည်။ Target softcore ပရိုဆက်ဆာ 0 ကို အမှားရှာရန်၊ အောက်ပါ command ကို အသုံးပြုသည်-
MIV ဖွဲ့စည်းမှု File

မှတ်ချက် -  ဤဖွဲ့စည်းပုံနှစ်ခုကြား တစ်ခုတည်းသော ခြားနားချက်မှာ Microsemi RISCV ဖွဲ့စည်းမှုပုံစံကို ခေါ်သည့် အရင်းအမြစ်၊ file (microsemi-riscv.cfg) Target softcore ပရိုဆက်ဆာ 0 ကို အမှားရှာပြင်သည့်အခါ ပထမဦးစွာ ထွက်ပေါ်လာသည်၊ သို့မဟုတ် ဒုတိယ၊ Target Softcore ပရိုဆက်ဆာကို အမှားရှာပြင်သည့်အခါ 1။ ကွင်းဆက်အတွင်းရှိ စက်နှစ်လုံးထက်ပိုသော၊ နောက်ထပ် jtag newtap များကို ထည့်သွင်းထားသည်။ ဟောင်းအတွက်ample၊ ကွင်းဆက်တစ်ခုတွင် ပရိုဆက်ဆာသုံးခုရှိပါက၊ ထို့နောက် အောက်ပါ command ကိုအသုံးပြုသည်-
MIV ဖွဲ့စည်းမှု File

ပုံ ၄-၄။ ထွample Debug စနစ်
Example Debug စနစ်

အင်တာဖေ့စ်

အောက်ဖော်ပြပါ ကဏ္ဍများသည် အင်တာဖေ့စ်နှင့်ပတ်သက်သည့် အချက်အလက်များကို ဆွေးနွေးသည်။

Configuration Parameters

CoreJ အတွက် ဖွဲ့စည်းမှုရွေးချယ်စရာများTAGDebug ကို အောက်ပါဇယားတွင် ဖော်ပြထားပါသည်။ ပုံသေမဟုတ်သော အခြားဖွဲ့စည်းပုံတစ်ခု လိုအပ်ပါက၊ ပြင်ဆင်သတ်မှတ်နိုင်သော ရွေးချယ်စရာများအတွက် သင့်လျော်သောတန်ဖိုးများကို ရွေးချယ်ရန် SmartDesign ရှိ ကွန်ဖရင့် ဒိုင်ယာလော့ဂ်ဘောက်စ်ကို အသုံးပြုပါ။
ဇယား ၂-၁။ CoreJTAGအမှားရှာပြင်ဆင်မှု ရွေးချယ်စရာများ

နာမည် မှန်ကန်သော အတိုင်းအတာ ပုံသေ ဖော်ပြချက်
NUM_DEBUG_TGTS ၀-၉ 1 FlashPro (UJTAG_DEBUG = 0) သည် 1-16 ဖြစ်သည်။ GPIO (UJTAG_DEBUG = 1) သည် 1-4 ဖြစ်သည်။
IR_CODE_TGT_x 0X55-0X64 0X55 JTAG IR ကုဒ်၊ အမှားရှာပြင်ပစ်မှတ်တစ်ခုလျှင် တစ်ခု။ သတ်မှတ်ထားသောတန်ဖိုးသည် ဤအမှားရှာပြင်ပစ်မှတ်အတွက် သီးသန့်ဖြစ်ရမည်။ IR မှတ်ပုံတင်ခြင်း၏ အကြောင်းအရာများသည် ဤ IR ကုဒ်နှင့် ကိုက်ညီသောအခါတွင် ဤအမှားရှာပြင်ပစ်မှတ် အင်တာဖေ့စ်နှင့် ဆက်စပ်နေသည့် ဥမင်လိုဏ်ခေါင်း ထိန်းချုပ်သူသည် TDO ကိုသာ မောင်းနှင်ပြီး ပစ်မှတ် အမှားရှာပြင်သည့် အင်တာဖေ့စ်ကို မောင်းနှင်စေသည်။
TGT_ACTIVE_HIGH_RESET_x ၀-၉ 0 0- TGT_TRSTN_x အထွက်အား UJ ၏ တက်ကြွသောနိမ့်သော URSTB အထွက်၏ ကမ္ဘာလုံးဆိုင်ရာပုံစံနှင့် ချိတ်ဆက်ထားသည်TAG macro.1- TGT_TRST အထွက်အား UJ ၏ တက်ကြွနိမ့်သော URSTB အထွက်၏ ကမ္ဘာလုံးဆိုင်ရာ ပြောင်းပြန်ပုံစံဖြင့် အတွင်းပိုင်း ချိတ်ဆက်ထားသည်။TAG မက်ခရို။ အမှားရှာပြင်ခြင်းပစ်မှတ်အတွက် ဤကန့်သတ်ဘောင်ကို 1 အဖြစ်သတ်မှတ်ထားလျှင် အပိုကမ္ဘာလုံးဆိုင်ရာလမ်းကြောင်းတင်ရင်းမြစ်ကို သုံးစွဲပါသည်။
UJTAG_BYPASS ၀-၉ 0 0- GPIO Debug ကိုပိတ်ထားသည်၊ FlashPro Header သို့မဟုတ် Embedded FlashPro5.1 မှတဆင့် Debug ကိုရရှိနိုင်သည်- GPIO Debug ကိုဖွင့်ထားပြီး၊ ဘုတ်အဖွဲ့ပေါ်ရှိအသုံးပြုသူရွေးချယ်ထားသော GPIO pins မှတဆင့် အမှားရှာတွေ့နိုင်ပါသည်။မှတ်ချက် -  GPIO မှတဆင့် အမှားရှာပြင်ခြင်း ပြီးသောအခါ၊ အောက်ပါ အမှားရှာပြင် ကွန်မန်းကို SoftConsole အမှားရှာပြင် ရွေးချယ်မှုများတွင် လုပ်ဆောင်သည်- “—command “set FPGA_TAP N””။
UJTAG_SEC_EN ၀-၉ 0 0: UJTAG Macro သည် UJ ဖြစ်လျှင်ရွေးချယ်သည်။TAG_BYPASS = 0. 1: UJTAG_SEC သည် UJ ဖြစ်လျှင် မက်ခရိုကို ရွေးထားသည်။TAG_BYPASS= 0။မှတ်ချက် -  ဤကန့်သတ်ချက်သည် PolarFire နှင့်သာ သက်ဆိုင်ပါသည်။ ဆိုလိုသည်မှာ မိသားစု = ၂၆။

အချက်ပြဖော်ပြချက်များ
အောက်ပါဇယားသည် CoreJ အတွက် အချက်ပြဖော်ပြချက်များကို စာရင်းပြုစုထားသည်။TAGအမှားရှာပါ။
ဇယား ၆-၁။ CoreJTAGအမှားအယွင်း I/O အချက်ပြမှုများ

နာမည် မှန်ကန်သော အတိုင်းအတာ ပုံသေ ဖော်ပြချက်
NUM_DEBUG_TGTS ၀-၉ 1 FlashPro (UJTAG_DEBUG = 0) သည် 1-16 ဖြစ်သည်။ GPIO (UJTAG_DEBUG = 1) သည် 1-4 ဖြစ်သည်။
IR_CODE_TGT_x 0X55-0X64 0X55 JTAG IR ကုဒ်၊ အမှားရှာပြင်ပစ်မှတ်တစ်ခုလျှင် တစ်ခု။ သတ်မှတ်ထားသောတန်ဖိုးသည် ဤအမှားရှာပြင်ပစ်မှတ်အတွက် သီးသန့်ဖြစ်ရမည်။ IR မှတ်ပုံတင်ခြင်း၏ အကြောင်းအရာများသည် ဤ IR ကုဒ်နှင့် ကိုက်ညီသောအခါတွင် ဤအမှားရှာပြင်ပစ်မှတ် အင်တာဖေ့စ်နှင့် ဆက်စပ်နေသည့် ဥမင်လိုဏ်ခေါင်း ထိန်းချုပ်သူသည် TDO ကိုသာ မောင်းနှင်ပြီး ပစ်မှတ် အမှားရှာပြင်သည့် အင်တာဖေ့စ်ကို မောင်းနှင်စေသည်။
TGT_ACTIVE_HIGH_RESET_x ၀-၉ 0 0- TGT_TRSTN_x အထွက်အား UJ ၏ တက်ကြွသောနိမ့်သော URSTB အထွက်၏ ကမ္ဘာလုံးဆိုင်ရာပုံစံနှင့် ချိတ်ဆက်ထားသည်TAG macro.1- TGT_TRST အထွက်အား UJ ၏ တက်ကြွနိမ့်သော URSTB အထွက်၏ ကမ္ဘာလုံးဆိုင်ရာ ပြောင်းပြန်ပုံစံဖြင့် အတွင်းပိုင်း ချိတ်ဆက်ထားသည်။TAG မက်ခရို။ အမှားရှာပြင်ခြင်းပစ်မှတ်အတွက် ဤကန့်သတ်ဘောင်ကို 1 အဖြစ်သတ်မှတ်ထားလျှင် အပိုကမ္ဘာလုံးဆိုင်ရာလမ်းကြောင်းတင်ရင်းမြစ်ကို သုံးစွဲပါသည်။
UJTAG_BYPASS ၀-၉ 0 0- GPIO Debug ကိုပိတ်ထားသည်၊ FlashPro Header သို့မဟုတ် Embedded FlashPro5.1 မှတဆင့် Debug ကိုရရှိနိုင်သည်- GPIO Debug ကိုဖွင့်ထားပြီး၊ ဘုတ်အဖွဲ့ပေါ်ရှိအသုံးပြုသူရွေးချယ်ထားသော GPIO pins မှတဆင့် အမှားရှာတွေ့နိုင်ပါသည်။မှတ်ချက် -  GPIO မှတဆင့် အမှားရှာပြင်ခြင်း ပြီးသောအခါ၊ အောက်ပါ အမှားရှာပြင် ကွန်မန်းကို SoftConsole အမှားရှာပြင် ရွေးချယ်မှုများတွင် လုပ်ဆောင်သည်- “—command “set FPGA_TAP N””။
UJTAG_SEC_EN ၀-၉ 0 0: UJTAG Macro သည် UJ ဖြစ်လျှင်ရွေးချယ်သည်။TAG_BYPASS = 0. 1: UJTAG_SEC သည် UJ ဖြစ်လျှင် မက်ခရိုကို ရွေးထားသည်။TAG_BYPASS= 0။မှတ်ချက် -  ဤကန့်သတ်ချက်သည် PolarFire နှင့်သာ သက်ဆိုင်ပါသည်။ ဆိုလိုသည်မှာ မိသားစု = ၂၆။

မှတ်စုများ-

  • J မှာရှိတဲ့ အချက်ပြတွေအားလုံးTAG အထက်ဖော်ပြပါ TAP ဆိပ်ကမ်းများစာရင်းကို SmartDesign တွင် ထိပ်တန်းအဆင့် ဆိပ်ကမ်းများအဖြစ် မြှင့်တင်ရပါမည်။
  • SEC Ports များသည် UJ ရှိမှသာ ရနိုင်ပါသည်။TAG_SEC_EN ကို CoreJ မှတဆင့် ဖွင့်ထားသည်။TAGDebug ၏ဖွဲ့စည်းပုံ GUI။
  • EN_SEC ထည့်သွင်းမှုကို ချိတ်ဆက်သည့်အခါ အထူးသတိပြုပါ။ EN_SEC ကို ထိပ်တန်းအဆင့် ပို့တ် (စက်ပစ္စည်းထည့်သွင်းမှုပင်နံပါတ်) သို့ တိုးမြှင့်ပါက၊ သင်သည် J ကာလအတွင်း Configure I/O States ကို ဝင်ရောက်အသုံးပြုရပါမည်။TAG Libero စီးဆင်းမှုတွင် ပရိုဂရမ်ဒီဇိုင်း၏ ပရိုဂရမ်ရေးဆွဲခြင်းအပိုင်းနှင့် EN_SEC အပေါက်အတွက် I/0 State (Output Only) ကို 1 ဟု သတ်မှတ်ထားကြောင်း သေချာပါစေ။

မြေပုံနှင့် ဖော်ပြချက်များကို မှတ်ပုံတင်ပါ။

CoreJ အတွက် စာရင်းသွင်းမှုများ မရှိပါ။TAGအမှားရှာပါ။

Tool Flow

အောက်ဖော်ပြပါ ကဏ္ဍများသည် ကိရိယာစီးဆင်းမှုဆိုင်ရာ အချက်အလက်များကို ဆွေးနွေးသည်။

လိုင်စင်

Libero SoC ဖြင့် ဤ IP Core ကို အသုံးပြုရန် လိုင်စင်တစ်ခု မလိုအပ်ပါ။

RTL
ပြီးပြည့်စုံသော RTL ကုဒ်ကို core နှင့် testbenches အတွက် ထောက်ပံ့ပေးထားပြီး၊ Core ကို SmartDesign ဖြင့် ချက်ချင်းလုပ်ဆောင်နိုင်စေပါသည်။ သရုပ်ပြခြင်း၊ ပေါင်းစပ်ခြင်း နှင့် Layout ကို Libero SoC အတွင်း လုပ်ဆောင်နိုင်ပါသည်။

စမတ်ဒီဇိုင်း
ရည်းစားဟောင်းတစ်ယောက်ample ချက်ချင်း view CoreJ ၏TAGDebug ကို အောက်ပါပုံတွင် ပြထားသည်။ SmartDesign ကိုအသုံးပြု၍ cores များကို ချက်ခြင်းထုတ်ပေးရန်၊ အသုံးပြုခြင်းဆိုင်ရာ DirectCore Libero® SoC အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။
ပုံ ၄-၁။ SmartDesign CoreJTAGအမှားရှာပြင်ခြင်း ဥပမာ View J ကို အသုံးပြုTAG ခေါင်းစီး
စမတ်ဒီဇိုင်း

ပုံ ၄-၁။ SmartDesign CoreJTAGGPIO Pins ကို အသုံးပြု၍ အမှားရှာပြင်ခြင်း
စမတ်ဒီဇိုင်း

CoreJ ကို ပြင်ဆင်ခြင်းTAGSmartDesign တွင် အမှားရှာပါ။

core ကို SmartDesign တွင် configuration GUI ကိုအသုံးပြု၍ configure လုပ်ထားသည်။ ရည်းစားဟောင်းampGUI ၏ le ကို အောက်ပါပုံတွင် ပြထားသည်။
ပုံ ၄-၃။ CoreJ ကို ပြင်ဆင်ခြင်းTAGSmartDesign တွင် အမှားရှာပါ။
စမတ်ဒီဇိုင်း

PolarFire, UJ အတွက်TAG_SEC သည် UJ ကို ရွေးသည်။TAGUJ အစား _SEC မက်ခရိုTAG macro လုပ်တဲ့ အခါ UJTAG_BYPASS ကို ပိတ်ထားသည်။ အခြားမိသားစုအားလုံးအတွက် လျစ်လျူရှုထားသည်။
Debug ပစ်မှတ်အရေအတွက်ကို UJ ဖြင့် အမှားရှာပြင်ပစ်မှတ် ၁၆ ခုအထိ ပြင်ဆင်သတ်မှတ်နိုင်သည်TAG_BYPASS ကို ပိတ်ထားပြီး UJ ဖြင့် အမှားရှာပြင်သည့် ပစ်မှတ် 4 ခုအထိTAG_BYPASS ကို ဖွင့်ထားသည်။
UJTAG_BYPASS သည် UJ မှတဆင့် အမှားရှာပြင်ခြင်းကို ရွေးသည်။TAG နှင့် FlashPro header နှင့် GPIO pins များမှတဆင့် အမှားရှာခြင်း။
ပစ်မှတ် # IR ကုဒ်သည် J ဖြစ်သည်။TAG အမှားရှာပြင်ပစ်မှတ်သို့ ပေးထားသော IR ကုဒ်။ ၎င်းသည် သတ်မှတ်ထားသည့် အပိုင်းအခြားအတွင်း သီးသန့်တန်ဖိုးဖြစ်ရမည်။ ဇယား ၆-၁။

သရုပ်သကန်စီးဆင်းမှုများ

အသုံးပြုသူ testbench ကို CoreJ ဖြင့် ပံ့ပိုးထားသည်။TAGအမှားရှာပါ။ သရုပ်ဖော်မှုများကို လုပ်ဆောင်ရန်-

  1. SmartDesign အတွင်း အသုံးပြုသူ testbench စီးဆင်းမှုကို ရွေးပါ။
  2. Generate pane တွင် Save and Generate ကိုနှိပ်ပါ။ Core Configuration GUI မှ အသုံးပြုသူ testbench ကို ရွေးပါ။

SmartDesign သည် Libero ပရောဂျက်ကို ထုတ်ပေးသောအခါ၊ ၎င်းသည် အသုံးပြုသူ testbench ကို ထည့်သွင်းသည်။ file၎။ အသုံးပြုသူ testbench ကို run ရန်-

  1. ဒီဇိုင်းအမြစ်ကို CoreJ တွင် သတ်မှတ်ပါ။TAGLibero ဒီဇိုင်း အထက်အောက် အကန့်တွင် အမှားရှာပြင်ခြင်း။
  2. Pre-Synthesized Design ကို အတည်ပြုပါ > Libero Design Flow ဝင်းဒိုးတွင် Simulate ကိုနှိပ်ပါ။ ၎င်းသည် ModelSim ကိုစတင်ပြီး သရုပ်ပြမှုကို အလိုအလျောက်လုပ်ဆောင်သည်။
Libero တွင်ပေါင်းစပ်ခြင်း။

Synthesis ကို လုပ်ဆောင်ရန်-

  1. core ကိုပေါင်းစပ်ရန် Libero SoC Design Flow window ရှိ Synthesize icon ကိုနှိပ်ပါ။ တနည်းအားဖြင့်၊ Design Flow window ရှိ Synthesize option ကို right-click နှိပ်ပြီး Open Interactively ကို ရွေးပါ။ Synthesis window သည် Synplify® ပရောဂျက်ကို ပြသသည်။
  2. Run icon ကိုနှိပ်ပါ။
    မှတ်ချက် - RTG4 အတွက်၊ ဤ IP ကို ​​ဖွံ့ဖြိုးတိုးတက်ရေး ရည်ရွယ်ချက်အတွက်သာ အသုံးပြုပြီး ဓာတ်ရောင်ခြည်သင့်သည့် ပတ်ဝန်းကျင်တွင် အသုံးမပြုသောကြောင့် လျစ်လျူရှုနိုင်သည့် အဖြစ်အပျက် ယာယီ (SET) လျော့ပါးစေသော သတိပေးချက်တစ်ခု ရှိသည်။
Libero ရှိ နေရာနှင့် လမ်းကြောင်း

Synthesis ပြီးသည်နှင့်နေရာချထားခြင်းလုပ်ငန်းစဉ်ကိုစတင်ရန် Libero SoC ရှိ Place and Route icon ကိုနှိပ်ပါ။

စက်ပစ္စည်း ပရိုဂရမ်ရေးဆွဲခြင်း။

UJAG_SEC အင်္ဂါရပ်ကို အသုံးပြုပြီး EN_SEC ကို ထိပ်တန်းအဆင့် ပို့တ် (စက်ပစ္စည်းထည့်သွင်းမှုပင်နံပါတ်) သို့ တိုးမြှင့်ပါက၊ သင်သည် J ကာလအတွင်း Configure I/O States ကို ဝင်ရောက်အသုံးပြုရပါမည်။TAG Libero စီးဆင်းမှုတွင် ပရိုဂရမ်ဒီဇိုင်း၏ ပရိုဂရမ်ရေးဆွဲခြင်းအပိုင်းနှင့် EN_SEC အပေါက်အတွက် I/0 State (Output Only) ကို 1 ဟု သတ်မှတ်ထားကြောင်း သေချာပါစေ။

J ကိုဝင်ရောက်ခွင့်ဆက်လက်ထိန်းသိမ်းထားရန်ဤဖွဲ့စည်းမှုလိုအပ်ပါသည်။TAG သတ်မှတ်ထားသော နယ်နိမိတ်စကင်န်မှတ်ပုံတင်ခြင်း (BSR) တန်ဖိုးသည် ပြန်လည်ပရိုဂရမ်ပြုလုပ်နေစဉ် EN_SEC ပေါ်ရှိ မည်သည့်ပြင်ပလော့ဂျစ်အဆင့်ကိုမဆို လွှမ်းမိုးနိုင်သောကြောင့် စက်ပစ္စည်းပြန်လည်ပရိုဂရမ်သွင်းခြင်းအတွက် ဆိပ်ကမ်းသည်၊

စနစ်ပေါင်းစည်းမှု

အောက်ဖော်ပြပါ ကဏ္ဍများသည် စနစ်ပေါင်းစည်းခြင်းဆိုင်ရာ အချက်အလက်များကို ဆွေးနွေးသည်။

IGLOO2/RTG4 အတွက် စနစ်အဆင့် ဒီဇိုင်း

အောက်ပါပုံသည် J ကိုလုပ်ဆောင်ရန်ဒီဇိုင်းလိုအပ်ချက်များကိုပြသထားသည်။TAG SoftConsole မှ J အထိအထည်တွင်ရှိသော softcore ပရိုဆက်ဆာ၏အမှားပြင်ဆင်ခြင်းTAG IGLOO2 နှင့် RTG4 စက်ပစ္စည်းများအတွက် အင်တာဖေ့စ်။
ပုံ 5-1 ။ RTG4/IGLOO2 JTAG အမှားရှာပြင်ခြင်း ဒီဇိုင်း
စနစ်အဆင့် ဒီဇိုင်း

SmartFusion2 အတွက် စနစ်အဆင့် ဒီဇိုင်း

အောက်ပါပုံသည် J ကိုလုပ်ဆောင်ရန်ဒီဇိုင်းလိုအပ်ချက်များကိုပြသထားသည်။TAG SoftConsole မှ J အထိ fabric တွင်ရှိသော softcore ပရိုဆက်ဆာ၏အမှားပြင်ဆင်ခြင်းTAG SmartFusion2 စက်များအတွက် အင်တာဖေ့စ်။
ပုံ ၅-၂။ SmartFusion5 JTAG အမှားရှာပြင်ခြင်း ဒီဇိုင်း
စနစ်အဆင့် ဒီဇိုင်း

UJTAG_SEC

PolarFire စက်ပစ္စည်းများ၏ မိသားစုအတွက်၊ ဤထုတ်ဝေမှုသည် သုံးစွဲသူအား UJ အကြား ရွေးချယ်နိုင်စေပါသည်။TAG နှင့် UJTAG_SEC၊ UJTAGGUI ရှိ _SEC_EN ပါရာမီတာသည် မည်သည့်အရာကို နှစ်သက်သည်ကို ရွေးချယ်ရန် အသုံးပြုပါမည်။

အောက်ဖော်ပြပါပုံသည် UJ ၏ ရုပ်ပိုင်းဆိုင်ရာ အင်တာဖေ့စ်များကို ကိုယ်စားပြုသည့် ရိုးရှင်းသော ပုံကြမ်းကို ပြသသည်။TAG/UJTAGPolarFire တွင် _SEC

ပုံ ၅-၃။ PolarFire UJTAG_SEC Macro
စနစ်အဆင့် ဒီဇိုင်း

ဒီဇိုင်းကန့်သတ်ချက်များ

CoreJ နှင့် ဒီဇိုင်းများTAGTCK နာရီဒိုမိန်းတွင် အချိန်ကိုက်ခွဲခြမ်းစိတ်ဖြာမှုကို အသုံးပြုခွင့်ပေးရန်အတွက် အမှားအယွင်းသည် ဒီဇိုင်းစီးဆင်းမှုတွင် ကန့်သတ်ချက်များကို လိုက်နာရန် အပလီကေးရှင်းကို လိုအပ်သည်။

ကန့်သတ်ချက်များထည့်ရန်-

  1. Libero v11.7 နှင့်အထက်ရှိ Enhanced Constraint flow ကိုအသုံးပြုပါက၊ DesignFlow ဝင်းဒိုးရှိ ကန့်သတ်ချက်များကို နှစ်ချက်နှိပ်ပြီး ကန့်သတ်ချက်များကို စီမံပြီး Timing တက်ဘ်ကို နှိပ်ပါ။
  2. Constraint Manager window ၏ Timing tab တွင် SDC အသစ်တစ်ခုဖန်တီးရန် New ကိုနှိပ်ပါ။ file၊ နာမည်ပေးလိုက်ပါ။ file. ဒီဇိုင်းကန့်သတ်ချက်များတွင် ဤကွက်လပ် SDC တွင် ထည့်သွင်းနိုင်သည့် နာရီရင်းမြစ် ကန့်သတ်ချက်များ ပါဝင်သည်။ file.
  3. Classic Constraint ကို Libero v11.7 နှင့်အထက်တွင် အသုံးပြုပါက၊ Create Constraints > Timing Constraint တွင် Right-click နှိပ်ပြီး၊ Design Flow window တွင်၊ ထို့နောက် Create New Constraint ကိုနှိပ်ပါ။ ၎င်းသည် SDC အသစ်ကိုဖန်တီးသည်။ file. ဒီဇိုင်းကန့်သတ်ချက်များတွင် ဤကွက်လပ် SDC တွင် ထည့်သွင်းထားသည့် နာရီရင်းမြစ်ကန့်သတ်ချက်များ ပါဝင်သည်။ file.
  4. TCK ကာလနှင့် တစ်ဝက်ကာလကို တွက်ချက်ပါ။ FlashPro ဖြင့် အမှားရှာပြင်သည့်အခါ TCK သည် 6 MHz သို့ သတ်မှတ်ထားပြီး FlashPro30 မှ အမှားရှာပြင်ခြင်းအား ပံ့ပိုးသည့်အခါ အများဆုံးကြိမ်နှုန်း 5 MHz သို့ သတ်မှတ်ထားသည်။ ဤအဆင့်ကို ပြီးမြောက်ပြီးနောက်၊ SDC တွင် အောက်ပါကန့်သတ်ချက်များကို ထည့်သွင်းပါ။ file:
    create_clock -name { TCK } \
    • ကာလ TCK_PERIOD \
    • လှိုင်းပုံစံ { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] ဥပမာampထို့ကြောင့်၊ TCK ကြိမ်နှုန်း 6 MHz ကိုအသုံးပြုသည့် ဒီဇိုင်းအတွက် အောက်ပါကန့်သတ်ချက်များကို အသုံးချပါသည်။
      create_clock -name { TCK } \
    • ကာလ 166.67 \
    • လှိုင်းပုံစံ { 0 83.33 } \ [ get_ports { TCK } ]
  5. ကန့်သတ်ချက်အားလုံးကို ပေါင်းသင်းပါ။ fileSynthesis, Place-and-Route, and Timing Verification s တို့နှင့်အတူtages ၌ ကန့်သတ်မန်နေဂျာ > အချိန်သတ်မှတ်ခြင်း တက်ဘ်။ SDC အတွက် သက်ဆိုင်ရာ check box များကို ရွေးခြင်းဖြင့် ၎င်းကို အပြီးသတ်ပါသည်။ fileကန့်သတ်ချက်များ ထည့်သွင်းထားသည်။

ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

ဆိပ်ကမ်းအမည် အကျယ် ဦးတည်ချက် ဖော်ပြချက်
JTAG TAP ဆိပ်ကမ်းများ
TDI 1 ထည့်သွင်းခြင်း။ ဒေတာကို စမ်းသပ်ပါ။ TAP မှ အမှတ်စဉ်ဒေတာ ထည့်သွင်းခြင်း။
TCK 1 ထည့်သွင်းခြင်း။ စမ်းသပ်နာရီ။ CoreJ အတွင်းရှိ ဆင့်ကဲဒြပ်စင်အားလုံးအတွက် နာရီရင်းမြစ်TAGအမှားရှာပါ။
TMS 1 ထည့်သွင်းခြင်း။ စမ်းသပ်မုဒ်ကို ရွေးချယ်ပါ။
TDO 1 အထွက် Data များကို စမ်းသပ်ပါ။ TAP သို့ အမှတ်စဉ်ဒေတာအထွက်။
TRSTB 1 ထည့်သွင်းခြင်း။ စမ်းသပ်ပြီး Reset လုပ်ပါ။ TAP မှ ပြန်လည်သတ်မှတ်မှု နည်းပါးသော ထည့်သွင်းမှု။
JTAG ပစ်မှတ် X Ports
TGT_TDO_x 1 ထည့်သွင်းခြင်း။ အမှားရှာပစ်မှတ် x မှ ဒေတာကို TAP သို့ စမ်းသပ်ပါ။ ပစ်မှတ် TDO အပေါက်သို့ ချိတ်ဆက်ပါ။
TGT_TCK_x 1 အထွက် ပစ်မှတ် x ကို အမှားရှာရန် နာရီအထွက်ကို စမ်းသပ်ပါ။ TCK ကို CoreJ အတွင်းရှိ ကမ္ဘာလုံးဆိုင်ရာ၊ ပါးလွှာသော အသားတင်အတွင်းပိုင်းသို့ တိုးမြှင့်ထားသည်။TAGအမှားရှာပါ။
TGT_TRST_x 1 အထွက် Active-High Test Reset TGT_ACTIVE_HIGH_RESET_x =1 အချိန်တွင်သာ အသုံးပြုပါသည်။
TGT_TRSTN_x 1 အထွက် Active-Low Test Reset TGT_ACTIVE_HIGH_RESET_x =0 အချိန်တွင်သာ အသုံးပြုပါသည်။
TGT_TMS_x 1 အထွက် စမ်းသပ်မုဒ်တွင် ပစ်မှတ် x အမှားရှာရန် အထွက်ကို ရွေးပါ။
TGT_TDI_x 1 အထွက် ဒေတာကို စမ်းသပ်ပါ။ အမှားရှာပြင်ပစ်မှတ် x မှ အမှတ်စဉ်ဒေတာထည့်သွင်းခြင်း။
UJTAG_BYPASS_TCK_x 1 ထည့်သွင်းခြင်း။ GPIO ပင်နံပါတ်မှ ပစ်မှတ် x ကို အမှားရှာရန် နာရီထည့်သွင်းမှုကို စမ်းသပ်ပါ။
UJTAG_BYPASS_TMS_x 1 ထည့်သွင်းခြင်း။ စမ်းသပ်မုဒ် GPIO pin မှ ပစ်မှတ် x ကို အမှားရှာရန် ရွေးချယ်ပါ။
UJTAG_BYPASS_TDI_x 1 ထည့်သွင်းခြင်း။ စမ်းသပ်ဒေတာတွင်၊ GPIO ပင်နံပါတ်မှ ပစ်မှတ် x ကို အမှားရှာရန် အမှတ်စဉ်ဒေတာ။
UJTAG_BYPASS_TRSTB_x 1 ထည့်သွင်းခြင်း။ စမ်းသပ်ပြီး Reset လုပ်ပါ။ GPIO ပင်နံပါတ်မှ ပစ်မှတ် x ကို အမှားရှာပြင်ရန် ထည့်သွင်းမှုကို ပြန်လည်သတ်မှတ်ပါ။
UJTAG_BYPASS_TDO_x 1 အထွက် စမ်းသပ်ဒေတာထုတ်ပါ၊ GPIO ပင်နံပါတ်မှ အမှားရှာပစ်မှတ် x မှ အမှတ်စဉ်ဒေတာ။
SEC Ports များ
EN_SEC 1 ထည့်သွင်းခြင်း။ လုံခြုံရေးကို ဖွင့်ပါ။ TAP သို့ ပြင်ပ TDI နှင့် TRSTB ထည့်သွင်းမှုကို အစားထိုးရန် အသုံးပြုသူ ဒီဇိုင်းကို ဖွင့်ပါ။သတိထားပါ။: ဤဆိပ်ကမ်းကို ချိတ်ဆက်သည့်အခါ အထူးဂရုစိုက်ပါ။ အသေးစိတ်အချက်အလက်များအတွက် အောက်ဖော်ပြပါ မှတ်ချက်နှင့် Device Programming ကို ကြည့်ပါ။
TDI_SEC 1 ထည့်သွင်းခြင်း။ TDI လုံခြုံရေးကို ထပ်လောင်းပါ။ EN_SEC သည် မြင့်မားသောအခါ TAP သို့ ပြင်ပ TDI ထည့်သွင်းမှုကို အစားထိုးသည်။
TRSTB_SEC 1 ထည့်သွင်းခြင်း။ TRSTB လုံခြုံရေးကို အစားထိုးပါ။ SEC_EN သည် HIGH ဖြစ်နေသောအခါ TAP သို့ ပြင်ပ TRSTB ထည့်သွင်းမှုကို အစားထိုးသည်။
UTRSTB 1 အထွက် မော်နီတာ ပြန်လည်သတ်မှတ်မှုကို စမ်းသပ်ပါ။
UTMS 1 အထွက် စမ်းသပ်မုဒ် Monitor ကိုရွေးချယ်ပါ။

Microchip ပါ။ Website

Microchip သည် ကျွန်ုပ်တို့မှ တစ်ဆင့် အွန်လိုင်း ပံ့ပိုးမှု ပေးပါသည်။ website မှာ www.microchip.com/. ဒီ website ကိုဖန်တီးရန်အသုံးပြုသည်။ files နှင့် အချက်အလက်များကို ဖောက်သည်များအတွက် အလွယ်တကူ ရရှိနိုင်သည်။ ရရှိနိုင်သောအကြောင်းအရာအချို့တွင်-

  • ထုတ်ကုန်ပံ့ပိုးမှု - ဒေတာစာရွက်များနှင့်အမှားအယွင်းများ၊ လျှောက်လွှာမှတ်စုများနှင့် sample ပရိုဂရမ်များ၊ ဒီဇိုင်းအရင်းအမြစ်များ၊ အသုံးပြုသူ၏လမ်းညွှန်ချက်များနှင့် ဟာ့ဒ်ဝဲပံ့ပိုးမှုစာရွက်စာတမ်းများ၊ နောက်ဆုံးထွက်ဆော့ဖ်ဝဲလ်များနှင့် မော်ကွန်းတင်ထားသောဆော့ဖ်ဝဲများ
  • အထွေထွေနည်းပညာပံ့ပိုးမှု - မကြာခဏမေးလေ့ရှိသောမေးခွန်းများ (FAQs)၊ နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှုတောင်းဆိုမှုများ၊ အွန်လိုင်းဆွေးနွေးမှုအဖွဲ့များ၊ Microchip ဒီဇိုင်းမိတ်ဖက်ပရိုဂရမ်အဖွဲ့ဝင်စာရင်း
  • Microchip ၏စီးပွားရေး - ထုတ်ကုန်ရွေးချယ်ခြင်းနှင့် မှာယူခြင်းလမ်းညွှန်များ၊ နောက်ဆုံးထုတ် Microchip သတင်းထုတ်ပြန်ချက်များ၊ ဆွေးနွေးပွဲများနှင့် ပွဲများစာရင်းများ၊ Microchip အရောင်းရုံးများစာရင်းများ၊ ဖြန့်ဖြူးသူများနှင့် စက်ရုံကိုယ်စားလှယ်များ၊

ထုတ်ကုန်ပြောင်းလဲမှု အကြောင်းကြားချက် ဝန်ဆောင်မှု

Microchip ၏ထုတ်ကုန်ပြောင်းလဲမှုသတိပေးချက်ဝန်ဆောင်မှုသည် သုံးစွဲသူများအား Microchip ထုတ်ကုန်များပေါ်တွင် လက်ရှိရှိနေစေရန် ကူညီပေးပါသည်။ စာရင်းသွင်းသူများသည် သတ်မှတ်ထားသော ထုတ်ကုန်မိသားစု သို့မဟုတ် စိတ်ပါဝင်စားသော ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာတစ်ခုနှင့် ပတ်သက်သည့် အပြောင်းအလဲများ၊ အပ်ဒိတ်များ၊ တည်းဖြတ်မှုများ သို့မဟုတ် အမှားအယွင်းများ ရှိသည့်အခါတိုင်း အီးမေးလ်အကြောင်းကြားချက် ရရှိပါမည်။

စာရင်းသွင်းရန်၊ သို့သွားပါ။ www.microchip.com/pcn နှင့် မှတ်ပုံတင်ခြင်း ညွှန်ကြားချက်များကို ဖောက်သည် ပံ့ပိုးကူညီမှုအား လိုက်နာပါ။  Microchip ထုတ်ကုန်များကို အသုံးပြုသူများသည် ချန်နယ်များစွာမှတစ်ဆင့် အကူအညီများ ရရှိနိုင်ပါသည်။

  • ဖြန့်ဖြူးသူ သို့မဟုတ် ကိုယ်စားလှယ်
  • ပြည်တွင်းအရောင်းရုံး
  • Embedded Solutions Engineer (ESE)နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှု သုံးစွဲသူများသည် ၎င်းတို့၏ ဖြန့်ဖြူးရောင်းချသူ၊ ကိုယ်စားလှယ် သို့မဟုတ် ESE ကို ပံ့ပိုးကူညီရန် ဆက်သွယ်သင့်သည်။ ဖောက်သည်များကို ကူညီရန် ဒေသတွင်း အရောင်းရုံးများလည်း ရှိသည်။ အရောင်းရုံးများနှင့် တည်နေရာများစာရင်းကို ဤစာတမ်းတွင် ထည့်သွင်းထားသည်။

နည်းပညာပိုင်းဆိုင်ရာ ပံ့ပိုးကူညီမှုများကိုလည်း ရရှိနိုင်ပါသည်။ webဆိုက်- www.microchip.com/support

Microchip Devices Code Protection Feature

Microchip စက်များရှိ ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်၏ အောက်ပါအသေးစိတ်အချက်အလက်များကို မှတ်သားထားပါ-

  • Microchip ထုတ်ကုန်များသည် ၎င်းတို့၏ သီးခြား Microchip Data Sheet တွင်ပါရှိသော သတ်မှတ်ချက်များနှင့် ကိုက်ညီပါသည်။
  • ရည်ရွယ်ထားသည့်ပုံစံနှင့် ပုံမှန်အခြေအနေများတွင် အသုံးပြုသည့်အခါ ၎င်း၏ထုတ်ကုန်မိသားစုသည် လုံခြုံသည်ဟု Microchip က ယုံကြည်သည်။
  • Microchip စက်များ၏ ကုဒ်အကာအကွယ်အင်္ဂါရပ်များကို ချိုးဖောက်ရန် ကြိုးပမ်းရာတွင် မရိုးမသားနှင့် ဖြစ်နိုင်ခြေရှိသော တရားမ၀င်နည်းလမ်းများကို အသုံးပြုထားသည်။ ဤနည်းလမ်းများသည် Microchip ၏ Data Sheets တွင်ပါရှိသော လည်ပတ်မှုသတ်မှတ်ချက်များအပြင်ဘက်တွင် Microchip ထုတ်ကုန်များကို အသုံးပြုရန်လိုအပ်သည်ဟု ကျွန်ုပ်တို့ယုံကြည်ပါသည်။ Microchip ၏ ဉာဏမူပိုင်ခွင့်အခွင့်အရေးများကို မချိုးဖောက်ဘဲ ဤကုဒ်အကာအကွယ်အင်္ဂါရပ်များကို ချိုးဖောက်ရန် ကြိုးပမ်းမှုများသည် ဖြစ်နိုင်ချေများပါသည်။
  • Microchip သည် ၎င်း၏ကုဒ်၏ ခိုင်မာမှုကို အလေးထားသည့် မည်သည့်ဖောက်သည်နှင့်မဆို လက်တွဲလုပ်ဆောင်ရန် ဆန္ဒရှိနေပါသည်။
  • Microchip နှင့် အခြား semiconductor ထုတ်လုပ်သူ နှစ်ဦးလုံးသည် ၎င်း၏ကုဒ်၏ လုံခြုံရေးကို အာမခံနိုင်မည်မဟုတ်ပေ။ ကုဒ်အကာအကွယ်သည် ကျွန်ုပ်တို့သည် ထုတ်ကုန်သည် “မပျက်စီးနိုင်သော” ဖြစ်သည်ဟု အာမခံသည်ဟု မဆိုလိုပါ။ ကုဒ်အကာအကွယ်သည် အဆက်မပြတ် ပြောင်းလဲနေသည်။ Microchip မှ ကျွန်ုပ်တို့သည် ကျွန်ုပ်တို့၏ထုတ်ကုန်များ၏ ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်များကို စဉ်ဆက်မပြတ်တိုးတက်ကောင်းမွန်အောင်လုပ်ဆောင်ရန် ကတိပြုပါသည်။ Microchip ၏ ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်ကို ချိုးဖျက်ရန် ကြိုးပမ်းခြင်းသည် ဒစ်ဂျစ်တယ်ထောင်စုနှစ်မူပိုင်ခွင့်အက်ဥပဒေကို ချိုးဖောက်ခြင်း ဖြစ်နိုင်သည်။ ထိုသို့သောလုပ်ရပ်များသည် သင့်ဆော့ဖ်ဝဲလ် သို့မဟုတ် အခြားမူပိုင်ခွင့်ရထားသောအလုပ်များသို့ ခွင့်ပြုချက်မရှိဘဲ ဝင်ရောက်ခွင့်ပြုပါက၊ သင်သည် အဆိုပါဥပဒေအောက်တွင် သက်သာခွင့်အတွက် တရားစွဲပိုင်ခွင့်ရှိသည်။

ဥပဒေသတိပေးချက်

ဤထုတ်ဝေမှုတွင်ပါရှိသော အချက်အလက်များကို Microchip ထုတ်ကုန်များနှင့် ဒီဇိုင်းရေးဆွဲအသုံးပြုခြင်း၏ တစ်ခုတည်းသောရည်ရွယ်ချက်အတွက် ပေးထားသည်။ စက်ပစ္စည်းအပလီကေးရှင်းများနှင့် အလားတူအချက်အလက်များကို သင့်အဆင်ပြေစေရန်အတွက်သာ ပေးဆောင်ထားပြီး အပ်ဒိတ်များဖြင့် အစားထိုးနိုင်ပါသည်။ သင်၏လျှောက်လွှာသည် သင်၏သတ်မှတ်ချက်များနှင့် ကိုက်ညီကြောင်း သေချာစေရန်မှာ သင်၏တာဝန်ဖြစ်သည်။
ဤအချက်အလက်များကို Microchip "ရှိသကဲ့သို့" မှ ပံ့ပိုးပေးပါသည်။ MICROCHIP သည် ကိုယ်စားမပြုပါ။
သို့မဟုတ် ထုတ်ဖော်ပြောဆိုခြင်း သို့မဟုတ် အဓိပ္ပာယ်သက်ရောက်စေသော၊ စာဖြင့်ဖြစ်စေ သို့မဟုတ် နှုတ်ဖြင့်ဖြစ်စေ၊ ဥပဒေအရဖြစ်စေ အာမခံချက်များ၊
သို့မဟုတ် မဟုတ်ပါက အပါအဝင် သတင်းအချက်အလက်များနှင့် သက်ဆိုင်သော်လည်း မည်သည့်အဓိပ္ပာယ်ကိုမျှ ကန့်သတ်မထားပါ
ချိုးဖောက်ခြင်းမရှိသော အာမခံချက်များ၊ ကုန်သည်များ၏ စွမ်းဆောင်နိုင်မှုနှင့် ကြံ့ခိုင်မှုတို့အတွက် ၎င်း၏အခြေအနေ၊ အရည်အသွေး သို့မဟုတ် စွမ်းဆောင်ရည်နှင့်သက်ဆိုင်သော အာမခံချက်များ။ သွယ်ဝိုက်သော၊ အထူး၊ ပြစ်ဒဏ်ခတ်မှု၊ မတော်တဆ သို့မဟုတ် နောက်ဆက်တွဲဖြစ်သော ဆုံးရှုံးမှု၊ ပျက်စီးမှု၊ ကုန်ကျစရိတ် သို့မဟုတ် စရိတ်စကတစ်မျိုးမျိုးအတွက် မိုက်ခရို Chip သည် တာဝန်ခံမည်မဟုတ်ပါ။ \ဖြစ်နိုင်ခြေကို အကြံပြုထားသည်။ သို့မဟုတ် ပျက်စီးမှုများသည် မှန်းဆနိုင်သည်။ ဥပဒေအရ ခွင့်ပြုထားသော အတိုင်းအတာအထိ၊ သတင်းအချက်အလက်နှင့် သက်ဆိုင်သည့် မည်သည့်နည်းဖြင့်မဆို တောင်းဆိုမှုတိုင်းတွင် Microchip ၏ စုစုပေါင်းတာဝန်ဝတ္တရားမှာ သတင်းအချက်အလက် သို့မဟုတ် ၎င်း၏အသုံးပြုမှုကို သက်ဆိုင်သည်ဖြစ်စေ အခကြေးငွေပမာဏကို ကျော်လွန်မည်မဟုတ်ပါ၊ အကယ်၍ သင့်တွင်ပါရှိသော ပမာဏ၊ အသက်ကယ်ထောက်ပံ့မှုနှင့်/သို့မဟုတ် ဘေးကင်းရေးအပလီကေးရှင်းများတွင် Microchip စက်ပစ္စည်းများကို အသုံးပြုခြင်းသည် ဝယ်သူ၏အန္တရာယ်မှာ လုံးလုံးလျားလျားဖြစ်ပြီး ဝယ်ယူသူသည် ယင်းအသုံးပြုမှုမှရရှိလာသော ပျက်စီးဆုံးရှုံးမှုများ၊ အရေးဆိုမှုများ၊ လျော်ကြေးများ သို့မဟုတ် ကုန်ကျစရိတ်များမှ ကာကွယ်ရန်၊ လျော်ကြေးပေးပြီး ကိုင်ဆောင်ရန် သဘောတူပါသည်။ မည်သည့် Microchip ဉာဏပစ္စည်းမူပိုင်ခွင့်အခွင့်အရေးများအောက်တွင်၊ သွယ်ဝိုက်၍ဖြစ်စေ၊ အခြားနည်းဖြင့်ဖြစ်စေ လိုင်စင်များကို အခြားနည်းဖြင့်ဖော်ပြခြင်းမပြုဘဲ ဖြန့်ဝေခြင်းမပြုပါ။

အမေရိကား အာရှ/ပစိဖိတ်ဒေသ အာရှ/ပစိဖိတ်ဒေသ ဥရောပ
ကော်ပိုရိတ်ရုံး2355 အနောက် Chandler Blvd Chandler၊ AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277 နည်းပညာပံ့ပိုးမှု- www.microchip.com/support Web လိပ်စာ- www.microchip.com အတ္တလန်တာDuluth၊ GATel: 678-957-9614Fax- ၇၃၆-၇၈၄-၆၀၉၄အော်စတင်၊ TXဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ဘော်စတွန် Westborough၊ MA ဖုန်း- 774-760-0087Fax- ၇၃၆-၇၈၄-၆၀၉၄ချီကာဂိုItasca၊ ILTel- 630-285-0071 Fax- ၇၃၆-၇၈၄-၆၀၉၄ဒါလားAddison၊ TXTel: 972-818-7423Fax- ၇၃၆-၇၈၄-၆၀၉၄ဒက်ထရွိုက်Novi၊ MITel- ၇၃၆-၇၈၄-၆၀၉၄ဟူစတန်၊ TXဖုန်း ၇၃၆-၇၈၄-၆၀၉၄အင်ဒီယာနာပိုလစ် Noblesville၊ IN Tel: 317-773-8323Fax: 317-773-5453Tel: ၇၃၆-၇၈၄-၆၀၉၄လော့စ်အိန်ဂျလိစ် Mission Viejo, CA Tel: 949-462-9523Fax: 949-462-9608Tel: ၇၃၆-၇၈၄-၆၀၉၄Raleigh, NCဖုန်း ၇၃၆-၇၈၄-၆၀၉၄နယူးယောက်၊ NYဖုန်း ၇၃၆-၇၈၄-၆၀၉၄San Jose, CATel: 408-735-9110Tel: ၇၃၆-၇၈၄-၆၀၉၄ကနေဒါ - တိုရွန်တိုဖုန်းနံပါတ်- 905-695-1980 Fax- ၇၃၆-၇၈၄-၆၀၉၄ သြစတြေးလျ - ဆစ်ဒနီTel: 61-2-9868-6733တရုတ်-ပေကျင်းTel: 86-10-8569-7000တရုတ်-ချန်ဒူးTel: 86-28-8665-5511တရုတ်-ချုံကင်းTel: 86-23-8980-9588တရုတ် - DongguanTel: 86-769-8702-9880တရုတ်-ကွမ်ကျိုးTel: 86-20-8755-8029တရုတ် - HangzhouTel: 86-571-8792-8115တရုတ် - ဟောင်ကောင် SARTel: 852-2943-5100တရုတ်-နန်ကျင်းTel: 86-25-8473-2460တရုတ် - QingdaoTel: 86-532-8502-7355တရုတ်-ရှန်ဟိုင်းTel: 86-21-3326-8000တရုတ် - ရှန်ယန်းTel: 86-24-2334-2829တရုတ်-ရှန်ကျန်းTel: 86-755-8864-2200တရုတ် - SuzhouTel: 86-186-6233-1526တရုတ်-ဝူဟန်Tel: 86-27-5980-5300တရုတ်-ရှန်းTel: 86-29-8833-7252တရုတ် – XiamenTel: 86-592-2388138တရုတ်-ဇူဟိုင်Tel: 86-756-3210040 အိန္ဒိယ-ဘန်ဂလိုTel: 91-80-3090-4444အိန္ဒိယ - နယူးဒေလီTel: 91-11-4160-8631အိန္ဒိယ - ပွန်Tel: 91-20-4121-0141ဂျပန်-အိုဆာကာTel: 81-6-6152-7160ဂျပန်-တိုကျိုTel: 81-3-6880- 3770ကိုရီးယား - ဒေဂူTel: 82-53-744-4301ကိုရီးယား - ဆိုးလ်Tel: 82-2-554-7200မလေးရှား - ကွာလာလမ်ပူTel: 60-3-7651-7906မလေးရှား-ပီနန်Tel: 60-4-227-8870ဖိလစ်ပိုင် - မနီလာTel: 63-2-634-9065စင်္ကာပူTel: 65-6334-8870ထိုင်ဝမ် - ရှင်ချူးTel: 886-3-577-8366ထိုင်ဝမ် - ရှုံTel: 886-7-213-7830ထိုင်ဝမ် - ထိုင်ပေTel: 886-2-2508-8600ထိုင်း-ဘန်ကောက်Tel: 66-2-694-1351ဗီယက်နမ် - ဟိုချီမင်းTel: 84-28-5448-2100 သြစတြီးယား - ဝဲလ်Tel: 43-7242-2244-39Fax: 43-7242-2244-393ဒိန်းမတ် - ကိုပင်ဟေဂင်Tel: 45-4485-5910Fax: 45-4485-2829ဖင်လန် - EspooTel: 358-9-4520-820ပြင်သစ် - ပဲရစ်Tel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79ဂျာမနီ - GarchingTel: 49-8931-9700ဂျာမနီ – ဟာန်Tel: 49-2129-3766400ဂျာမနီ – HeilbronnTel: 49-7131-72400ဂျာမနီ – KarlsruheTel: 49-721-625370ဂျာမနီ – မြူးနစ်Tel: 49-89-627-144-0Fax: 49-89-627-144-44ဂျာမနီ – RosenheimTel: 49-8031-354-560အစ္စရေး – ရာအာနနာTel: 972-9-744-7705အီတလီ – မီလန်Tel: 39-0331-742611Fax: 39-0331-466781အီတလီ – PadovaTel: 39-049-7625286နယ်သာလန် - DrunenTel: 31-416-690399Fax: 31-416-690340နော်ဝေး - TrondheimTel: 47-72884388ပိုလန် - ဝါဆောTel: 48-22-3325737ရိုမေးနီးယား - ဘူခါရက်စ်Tel: 40-21-407-87-50စပိန် – မက်ဒရစ်Tel: 34-91-708-08-90Fax: 34-91-708-08-91ဆွီဒင် - GothenbergTel: 46-31-704-60-40ဆွီဒင် – စတော့ဟုမ်းTel: 46-8-5090-4654ယူကေ - WokinghamTel: 44-118-921-5800Fax: 44-118-921-5820

Microchip လိုဂို

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Microchip နည်းပညာ CoreJTAGအမှားရှာပြင်သည့် ပရိုဆက်ဆာများ [pdf] အသုံးပြုသူလမ်းညွှန်
CoreJTAGအမှားရှာပြင် ပရိုဆက်ဆာများ၊ CoreJTAGအမှားအယွင်း၊ ပရိုဆက်ဆာများ

ကိုးကား

ဆက်စပ်ပို့စ်များ

မှတ်ချက်တစ်ခုချန်ထားပါ။

သင့်အီးမေးလ်လိပ်စာကို ထုတ်ပြန်မည်မဟုတ်ပါ။ လိုအပ်သောအကွက်များကို အမှတ်အသားပြုထားသည်။ *