مائکروچپ ٹیکنالوجی کور جےTAG ڈیبگ پروسیسرز یوزر گائیڈ
تعارف
کور جےTAG ڈیبگ v4.0 جوائنٹ ٹیسٹ ایکشن گروپ (JTAG) جے کے ساتھ ہم آہنگ سافٹ کور پروسیسرزTAG ڈیبگنگ کے لیے ٹی اے پی یا جنرل پرپز ان پٹ/آؤٹ پٹ (GPIO) پن۔ یہ آئی پی کور ایک ڈیوائس کے اندر زیادہ سے زیادہ 16 سافٹ کور پروسیسرز کی ڈیبگنگ کی سہولت فراہم کرتا ہے، اور GPIO پر چار الگ الگ ڈیوائسز پر پروسیسرز کی ڈیبگنگ کے لیے بھی مدد فراہم کرتا ہے۔
خصوصیات
کور جےTAGڈیبگ میں درج ذیل کلیدی خصوصیات ہیں:
- J تک تانے بانے تک رسائی فراہم کرتا ہے۔TAG جے کے ذریعے انٹرفیسTAG نل.
- J تک تانے بانے تک رسائی فراہم کرتا ہے۔TAG GPIO پنوں کے ذریعے انٹرفیس۔
- جے کے لیے IR کوڈ سپورٹ کو کنفیگر کرتا ہے۔TAG سرنگ
- J کے ذریعے متعدد آلات کو جوڑنے کی حمایت کرتا ہے۔TAG نل.
- ملٹی پروسیسر ڈیبگنگ کو سپورٹ کرتا ہے۔
- الگ گھڑی کو فروغ دیتا ہے اور کم سکیو روٹنگ کے وسائل پر سگنلز کو دوبارہ ترتیب دیتا ہے۔
- فعال-کم اور فعال-ہائی ہدف کو دوبارہ ترتیب دینے کی حمایت کرتا ہے۔
- جے کی حمایت کرتا ہے۔TAG سیکورٹی مانیٹر انٹرفیس (UJTAG_SEC) پولر فائر آلات کے لیے۔
کور ورژن
یہ دستاویز CoreJ پر لاگو ہوتی ہے۔TAGڈیبگ v4.0
سپورٹڈ فیملیز
- پولر فائر
- RTG4™
- IGLOO® 2
- SmartFusion® 2
- اسمارٹ فیوژن
- ProASIC3/3E/3L
- IGLOO
- IGLOOe/+
ڈیوائس کا استعمال اور کارکردگی
معاون ڈیوائس فیملیز کے لیے استعمال اور کارکردگی کا ڈیٹا درج ذیل جدول میں درج ہے۔ اس جدول میں درج اعداد و شمار صرف اشارے ہیں۔ کور کا مجموعی طور پر آلہ کا استعمال اور کارکردگی سسٹم پر منحصر ہے۔
جدول 1۔ ڈیوائس کا استعمال اور کارکردگی
| خاندان | ٹائلیں ترتیب وار | مشترکہ | کل | استعمال ڈیوائس | کل % | کارکردگی (MHz) |
| پولر فائر | 17 | 116 | 299554 | MPF300TS | 0.04 | 111.111 |
| RTG4 | 19 | 121 | 151824 | RT4G150 | 0.09 | 50 |
| اسمارٹ فیوژن 2 | 17 | 120 | 56340 | M2S050 | 0.24 | 69.47 |
| IGLOO2 | 17 | 120 | 56340 | M2GL050 | 0.24 | 68.76 |
| اسمارٹ فیوژن | 17 | 151 | 4608 | A2F200M3F | 3.65 | 63.53 |
| IGLOO | 17 | 172 | 3072 | AFL125V5 | 6.15 | 69.34 |
| ProASIC3 | 17 | 157 | 13824 | A3P600۔ | 1.26 | 50 |
نوٹ: اس جدول میں ڈیٹا کو ویریلوگ RTL کا استعمال کرتے ہوئے عام ترکیب اور ترتیب کی ترتیبات -1 حصوں پر حاصل کیا گیا تھا۔ اعلی درجے کے پیرامیٹرز یا جنرک کو پہلے سے طے شدہ ترتیبات پر چھوڑ دیا گیا تھا۔
فنکشنل تفصیل
کور جےTAGڈیبگ UJ استعمال کرتا ہے۔TAG J تک رسائی فراہم کرنے کے لیے مشکل میکروTAG FPGA تانے بانے سے انٹرفیس۔ یو جےTAG ہارڈ میکرو فیبرک سے MSS یا ASIC TAP کنٹرولر کے آؤٹ پٹ سے جڑنے کی سہولت فراہم کرتا ہے۔ UJ کی صرف ایک مثالTAG کپڑے میں میکرو کی اجازت ہے۔
شکل 1-1۔ کور جےTAGڈیبگ بلاک ڈایاگرام
کور جےTAGڈیبگ میں uj_j کا ایک انسٹی ٹیشن ہوتا ہے۔tag ٹنل کنٹرولر، جو J کو لاگو کرتا ہے۔TAG J کی سہولت کے لیے ٹنل کنٹرولرTAG فلیش پرو پروگرامر اور ٹارگٹ سافٹ کور پروسیسر کے درمیان ٹنلنگ۔ سافٹ کور پروسیسر وقف شدہ FPGA کے J کے ذریعے جڑا ہوا ہے۔TAG انٹرفیس پن. جے سے IR اسکینTAG انٹرفیس FPGA تانے بانے میں ناقابل رسائی ہیں۔ لہذا، ڈیبگ ہدف تک IR اور DR اسکین کی سہولت کے لیے ٹنل پروٹوکول کی ضرورت ہے، جو انڈسٹری کے معیاری J کی حمایت کرتا ہے۔TAG انٹرفیس ٹنل کنٹرولر DR اسکین کے طور پر منتقل کیے گئے ٹنل پیکٹ کو ڈی کوڈ کرتا ہے اور سرنگ کے پیکٹ کے مواد اور UIREG کے ذریعے فراہم کردہ IR رجسٹر کے مواد کی بنیاد پر نتیجہ خیز IR یا DR اسکین تیار کرتا ہے۔ ٹنل کنٹرولر ٹنل پیکٹ کو بھی ڈی کوڈ کرتا ہے، جب IR رجسٹر کا مواد اس کے IR کوڈ سے میل کھاتا ہے۔
شکل 1-2۔ ٹنل پیکٹ پروٹوکول
کنفیگریشن پیرامیٹر ٹنل کنٹرولر کے ذریعہ استعمال کردہ IR کوڈ کی ترتیب فراہم کرتا ہے۔ ایک ہی ڈیزائن کے اندر متعدد سافٹ کور پروسیسرز کی ڈیبگنگ کو آسان بنانے کے لیے، فوری طور پر بنائے گئے ٹنل کنٹرولرز کی تعداد 1-16 کے درمیان قابل ترتیب ہے، جو ایک J فراہم کرتا ہے۔TAG ہر ٹارگٹ پروسیسر کے مطابق انٹرفیس۔ یہ ٹارگٹ پروسیسرز ہر ایک منفرد IR کوڈ کے ذریعے قابل شناخت ہوتے ہیں جو انسٹی ٹیشن کے وقت سیٹ کیے جاتے ہیں۔
ہر ٹارگٹ پروسیسر ڈیبگ انٹرفیس کی TGT_TCK لائن پر ایک CLKINT یا BFR بفر فوری بنایا جاتا ہے۔
UJ سے URSTB لائنTAG میکرو (TRSTB) کو CoreJ کے اندر ایک عالمی وسائل میں ترقی دی جاتی ہے۔TAGڈیبگ CoreJ کے اندر TGT_TRST لائن پر ایک اختیاری انورٹر رکھا گیا ہے۔TAGڈیبگ ہدف سے کنکشن کے لیے ڈیبگ کریں، جس کے بعد ایک فعال-ہائی ری سیٹ سورس سے منسلک ہونے کی توقع ہے۔ یہ اس وقت ترتیب دیا جاتا ہے جب یہ فرض کیا جاتا ہے کہ J سے آنے والا TRSTB سگنلTAG ٹی اے پی کم فعال ہے۔ اگر اس کنفیگریشن کو ایک یا زیادہ ڈیبگ اہداف کی ضرورت ہے تو، ایک اضافی عالمی روٹنگ وسیلہ استعمال کیا جائے گا۔
UJ سے URSTB لائنTAG میکرو (TRSTB) کو CoreJ کے اندر ایک عالمی وسائل میں ترقی دی جاتی ہے۔TAGڈیبگ CoreJ کے اندر TGT_TRST لائن پر ایک اختیاری انورٹر رکھا گیا ہے۔TAGڈیبگ ہدف سے کنکشن کے لیے ڈیبگ کریں، جس کے بعد ایک فعال-ہائی ری سیٹ سورس سے منسلک ہونے کی توقع ہے۔ یہ اس وقت ترتیب دیا جاتا ہے جب یہ فرض کیا جاتا ہے کہ J سے آنے والا TRSTB سگنلTAG ٹی اے پی کم فعال ہے۔ TGT_TRSTN ڈیبگ ہدف کے لیے ڈیفالٹ ایکٹو کم آؤٹ پٹ ہے۔ اگر اس کنفیگریشن کو ایک یا زیادہ ڈیبگ اہداف کی ضرورت ہے تو، ایک اضافی عالمی روٹنگ وسیلہ استعمال کیا جائے گا۔
شکل 1-3۔ کور جےTAGڈیبگ سیریل ڈیٹا اور کلاکنگ
ڈیوائس چیننگ
مخصوص ڈویلپمنٹ بورڈ یا فیملی کے لیے FPGA پروگرامنگ یوزر گائیڈز سے رجوع کریں۔ ہر ترقیاتی بورڈ مختلف جلدوں پر کام کر سکتا ہے۔tages، اور آپ اس بات کی تصدیق کرنے کا انتخاب کر سکتے ہیں کہ آیا یہ ان کے ترقیاتی پلیٹ فارمز کے ساتھ ممکن ہے۔ اس کے علاوہ، اگر آپ متعدد ترقیاتی بورڈز استعمال کر رہے ہیں، تو یقینی بنائیں کہ، وہ ایک مشترکہ بنیاد رکھتے ہیں۔
فلیش پرو ہیڈر کے ذریعے
FlashPro ہیڈر کا استعمال کرتے ہوئے تانے بانے میں متعدد آلات کی زنجیر کو سپورٹ کرنے کے لیے، uj_j کی متعدد مثالیںtag درکار ہیں. کور کا یہ ورژن زیادہ سے زیادہ 16 کور تک رسائی فراہم کرتا ہے بغیر دستی طور پر uj_j کو فوری کرنے کی ضرورت کےtag. ہر کور میں ایک منفرد IR کوڈ ہوتا ہے (0x55 سے 0x64 تک) جو ID کوڈ سے مماثل مخصوص کور تک رسائی فراہم کرے گا۔
شکل 1-4۔ ایک ڈیوائس میں ایک سے زیادہ پروسیسرز سنگل ڈیوائس
CoreJ استعمال کرنے کے لیےTAGمتعدد آلات پر ڈیبگ کریں، آلات میں سے ایک کو ماسٹر بننے کی ضرورت ہے۔ یہ آلہ CoreJ پر مشتمل ہے۔TAGڈیبگ کور۔ ہر پروسیسر پھر اس طرح منسلک ہوتا ہے:
شکل 1-5۔ دو آلات پر ایک سے زیادہ پروسیسرز
دوسرے بورڈ پر ایک کور کو ڈیبگ کرنے کے لیے، JTAG CoreJ سے سگنلTAGڈیبگ کو اسمارٹ ڈیزائن میں ٹاپ لیول پنوں پر ترقی دی جاتی ہے۔ یہ پھر جے سے جڑے ہوئے ہیں۔TAG پروسیسر پر براہ راست سگنل۔
نوٹ: ایک کور جےTAGڈیبگ، دوسرے بورڈ ڈیزائن میں، اختیاری ہے نوٹ کریں کہ UJ_JTAG میکرو اور فلیش پرو ہیڈر دوسرے بورڈ ڈیزائن میں غیر استعمال شدہ ہیں۔
SoftConsole میں ڈیبگنگ کے لیے پروسیسر کو منتخب کرنے کے لیے، ڈیبگ کنفیگریشنز پر کلک کریں، اور پھر ڈیبگر ٹیب پر کلک کریں۔
کمانڈ، مندرجہ ذیل تصویر میں دکھایا گیا ہے، پھانسی دی گئی ہے.
شکل 1-6۔ ڈیبگر کنفیگریشن UJ_JTAG_IRCODE
UJ_JTAG_IRCODE کو تبدیل کیا جا سکتا ہے اس پر منحصر ہے کہ آپ کس پروسیسر کو ڈیبگ کر رہے ہیں۔ سابق کے لیےample: ڈیوائس 0 میں پروسیسر کو ڈیبگ کرنے کے لیے، UJ_JTAG_IRCODE کو 0x55 یا 0x56 پر سیٹ کیا جا سکتا ہے۔
GPIO کے ذریعے
GPIO پر ڈیبگ کرنے کے لیے، پیرامیٹر UJTAG _BYPASS کو منتخب کیا گیا ہے۔ ایک اور چار کور کو GPIO ہیڈر یا پنوں پر ڈیبگ کیا جا سکتا ہے۔ SoftConsole v5.3 یا اعلی سے GPIOs کا استعمال کرتے ہوئے ڈیبگ سیشن چلانے کے لیے، ڈیبگ کنفیگریشن کو مندرجہ ذیل ترتیب دینا ضروری ہے:
شکل 1-7۔ ڈیبگر کنفیگریشن GPIO
نوٹ: اگر آپ GPIO پر ڈیبگ کر رہے ہیں، تو آپ بیک وقت پروسیسر کو FlashPro ہیڈر یا Embedded FlashPro5 کے ذریعے، ڈویلپمنٹ بورڈز پر ڈیبگ نہیں کر سکتے۔ سابق کے لیےample: FlashPro ہیڈر یا ایمبیڈڈ FlashPro5 شناخت یا اسمارٹ ڈیبگ کا استعمال کرتے ہوئے ڈیبگ کی سہولت کے لیے دستیاب ہیں۔
شکل 1-8۔ GPIO پنوں پر ڈیبگنگ
GPIO پنوں کے ذریعے ڈیوائس چیننگ
GPIO، UJ کے ذریعے متعدد آلات کی زنجیر کو سپورٹ کرنے کے لیےTAG_BYPASS پیرامیٹر کو منتخب کرنے کی ضرورت ہے۔ پھر TCK، TMS، اور TRSTb سگنلز کو اعلیٰ سطحی بندرگاہوں پر فروغ دیا جا سکتا ہے۔ تمام ٹارگٹ پروسیسرز میں TCK، TMS، اور TRSTb ہوتے ہیں۔ یہ ذیل میں نہیں دکھائے گئے ہیں۔
شکل 1-9۔ GPIO پنوں کے ذریعے ڈیوائس چیننگ
ایک بنیادی JTAG chain، ایک پروسیسر کا TDO دوسرے پروسیسر کے TDI سے جڑتا ہے، اور یہ اس وقت تک جاری رہتا ہے جب تک کہ تمام پروسیسرز کو زنجیروں میں بند نہ کیا جائے۔ پہلے پروسیسر کا TDI اور آخری پروسیسر کا TDO J سے جڑتا ہے۔TAG پروگرامر تمام پروسیسرز کی زنجیر بناتا ہے۔ جےTAG پروسیسرز سے سگنلز کو کور جے کی طرف روانہ کیا جاتا ہے۔TAGڈیبگ کریں، جہاں انہیں جکڑا جا سکتا ہے۔ اگر ایک سے زیادہ ڈیوائسز میں چیننگ مکمل ہو جاتی ہے، تو CoreJ والا ڈیوائسTAGڈیبگ ماسٹر ڈیوائس بن جاتا ہے۔
GPIO ڈیبگ منظر نامے میں، جہاں ہر پروسیسر کے لیے ایک IR کوڈ غیر مختص کیا جاتا ہے، ایک ترمیم شدہ OpenOCD اسکرپٹ کو منتخب کرنے کے لیے استعمال کیا جاتا ہے، جس ڈیوائس کو ڈیبگ کیا جا رہا ہے۔ ایک OpenOCD اسکرپٹ کو منتخب کرنے کے لیے تبدیل کیا جاتا ہے، کون سا آلہ ڈیبگ کیا گیا ہے۔ ایک Mi-V ڈیزائن کے لیے، file Openocd/scripts/board/ microsemi-riscv.cfg کے تحت SoftConsole انسٹال مقام میں پایا جاتا ہے۔ دوسرے پروسیسرز کے لیے، files اسی openocd مقام پر پائے جاتے ہیں۔
نوٹ: ڈیبگ کنفیگریشن کے اختیارات کو بھی اپ ڈیٹ کرنے کی ضرورت ہے، اگر file نام تبدیل کر دیا گیا ہے
شکل 1-10۔ ڈیبگ کنفیگریشن
صارف نام-riscv-gpio-chain.cfg کھولیں، درج ذیل ایک سابقہ ہے۔ampکیا دیکھنا ضروری ہے:
شکل 1-11۔ MIV کنفیگریشن File
درج ذیل سیٹنگز GPIO پر ایک ہی ڈیوائس ڈیبگ کرنے کے لیے کام کرتی ہیں۔ زنجیر کو ڈیبگ کرنے کے لیے، اضافی کمانڈز کو شامل کرنے کی ضرورت ہے، تاکہ ڈیبگ نہ ہونے والے آلات کو بائی پاس موڈ میں رکھا جائے۔
ایک سلسلہ میں دو پروسیسرز کے لیے، درج ذیل ایسample کمانڈ پر عمل کیا جاتا ہے:
یہ ٹارگٹ سافٹ کور پروسیسر 1 کو بائی پاس موڈ میں ڈال کر ٹارگٹ سافٹ کور پروسیسر 0 کی ڈیبگنگ کی اجازت دیتا ہے۔ ٹارگٹ سافٹ کور پروسیسر 0 کو ڈیبگ کرنے کے لیے، درج ذیل کمانڈ استعمال کی جاتی ہے۔
نوٹ: ان دونوں کنفیگریشنز کے درمیان فرق صرف اتنا ہے کہ ماخذ، جسے مائیکروسیمی RISCV کنفیگریشن کہہ رہا ہے۔ file (microsemi-riscv.cfg) یا تو پہلے آتا ہے، ٹارگٹ سافٹ کور پروسیسر 0 کو ڈیبگ کرتے وقت، یا دوسرا، ٹارگٹ سافٹ کور پروسیسر 1 کو ڈیبگ کرتے وقت۔ چین میں دو سے زیادہ ڈیوائسز کے لیے، اضافی jtag newtaps شامل کیا گیا ہے۔ سابق کے لیےample، اگر ایک سلسلہ میں تین پروسیسر ہیں، تو درج ذیل کمانڈ استعمال کی جاتی ہے:
شکل 1-12۔ سابقampڈیبگ سسٹم
انٹرفیس
درج ذیل حصے انٹرفیس سے متعلق معلومات پر بحث کرتے ہیں۔
کنفیگریشن پیرامیٹرز
CoreJ کے لیے ترتیب کے اختیاراتTAGڈیبگ کو درج ذیل جدول میں بیان کیا گیا ہے۔ اگر ڈیفالٹ کے علاوہ کسی اور کنفیگریشن کی ضرورت ہو تو، کنفیگریشن آپشنز کے لیے مناسب اقدار کو منتخب کرنے کے لیے SmartDesign میں کنفیگریشن ڈائیلاگ باکس کا استعمال کریں۔
جدول 2-1۔ کور جےTAGڈیبگ کنفیگریشن کے اختیارات
| نام | درست رینج | طے شدہ | تفصیل |
| NUM_DEBUG_TGTS | 1-16 | 1 | FlashPro کے ذریعے دستیاب ڈیبگ اہداف کی تعداد (UJTAG_DEBUG = 0) 1-16 ہے۔ GPIO کے ذریعے دستیاب ڈیبگ اہداف کی تعداد (UJTAG_DEBUG = 1) 1-4 ہے۔ |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR کوڈ، ایک فی ڈیبگ ہدف۔ بیان کردہ قدر اس ڈیبگ ہدف کے لیے منفرد ہونی چاہیے۔ اس ڈیبگ ٹارگٹ انٹرفیس سے وابستہ ٹنل کنٹرولر صرف TDO چلاتا ہے اور ٹارگٹ ڈیبگ انٹرفیس کو چلاتا ہے، جب IR رجسٹر کا مواد اس IR کوڈ سے میل کھاتا ہے۔ |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x آؤٹ پٹ UJ کے فعال-کم URSTB آؤٹ پٹ کی عالمی شکل سے منسلک ہے۔TAG macro.1: TGT_TRST آؤٹ پٹ اندرونی طور پر UJ کے فعال-کم URSTB آؤٹ پٹ کی عالمی الٹی شکل سے منسلک ہے۔TAG وسیع. اگر یہ پیرامیٹر کسی بھی ڈیبگ ہدف کے لیے 1 پر سیٹ کیا جاتا ہے تو ایک اضافی عالمی روٹنگ وسیلہ استعمال ہوتا ہے۔ |
| UJTAG_بائی پاس | 0-1 | 0 | 0: GPIO ڈیبگ غیر فعال ہے، ڈیبگ FlashPro ہیڈر یا Embedded FlashPro5.1 کے ذریعے دستیاب ہے: GPIO ڈیبگ فعال ہے، بورڈ پر صارف کے منتخب کردہ GPIO پنوں کے ذریعے ڈیبگ دستیاب ہے۔نوٹ: جب ڈیبگنگ GPIO کے ذریعے کی جاتی ہے، تو SoftConsole ڈیبگ آپشنز میں درج ذیل ڈیبگ کمانڈ کو عمل میں لایا جاتا ہے: “—command “set FPGA_TAP N”“۔ |
| UJTAG_SEC_EN | 0-1 | 0 | 0: یو جےTAG میکرو کو منتخب کیا جاتا ہے اگر UJTAGبائی پاس = 0. 1: یو جےTAG_SEC میکرو منتخب کیا جاتا ہے اگر UJTAGبائی پاس = 0۔نوٹ: یہ پیرامیٹر صرف پولر فائر پر لاگو ہوتا ہے۔ یعنی فیملی = 26۔ |
سگنل کی تفصیل
درج ذیل جدول میں CoreJ کے لیے سگنل کی تفصیل درج ہے۔TAGڈیبگ
جدول 2-2۔ کور جےTAGڈیبگ I/O سگنلز
| نام | درست رینج | طے شدہ | تفصیل |
| NUM_DEBUG_TGTS | 1-16 | 1 | FlashPro کے ذریعے دستیاب ڈیبگ اہداف کی تعداد (UJTAG_DEBUG = 0) 1-16 ہے۔ GPIO کے ذریعے دستیاب ڈیبگ اہداف کی تعداد (UJTAG_DEBUG = 1) 1-4 ہے۔ |
| IR_CODE_TGT_x | 0X55-0X64 | 0X55 | JTAG IR کوڈ، ایک فی ڈیبگ ہدف۔ بیان کردہ قدر اس ڈیبگ ہدف کے لیے منفرد ہونی چاہیے۔ اس ڈیبگ ٹارگٹ انٹرفیس سے وابستہ ٹنل کنٹرولر صرف TDO چلاتا ہے اور ٹارگٹ ڈیبگ انٹرفیس کو چلاتا ہے، جب IR رجسٹر کا مواد اس IR کوڈ سے میل کھاتا ہے۔ |
| TGT_ACTIVE_HIGH_RESET_x | 0-1 | 0 | 0: TGT_TRSTN_x آؤٹ پٹ UJ کے فعال-کم URSTB آؤٹ پٹ کی عالمی شکل سے منسلک ہے۔TAG macro.1: TGT_TRST آؤٹ پٹ اندرونی طور پر UJ کے فعال-کم URSTB آؤٹ پٹ کی عالمی الٹی شکل سے منسلک ہے۔TAG وسیع. اگر یہ پیرامیٹر کسی بھی ڈیبگ ہدف کے لیے 1 پر سیٹ کیا جاتا ہے تو ایک اضافی عالمی روٹنگ وسیلہ استعمال ہوتا ہے۔ |
| UJTAG_بائی پاس | 0-1 | 0 | 0: GPIO ڈیبگ غیر فعال ہے، ڈیبگ FlashPro ہیڈر یا Embedded FlashPro5.1 کے ذریعے دستیاب ہے: GPIO ڈیبگ فعال ہے، بورڈ پر صارف کے منتخب کردہ GPIO پنوں کے ذریعے ڈیبگ دستیاب ہے۔نوٹ: جب ڈیبگنگ GPIO کے ذریعے کی جاتی ہے، تو SoftConsole ڈیبگ آپشنز میں درج ذیل ڈیبگ کمانڈ کو عمل میں لایا جاتا ہے: “—command “set FPGA_TAP N”“۔ |
| UJTAG_SEC_EN | 0-1 | 0 | 0: یو جےTAG میکرو کو منتخب کیا جاتا ہے اگر UJTAGبائی پاس = 0. 1: یو جےTAG_SEC میکرو منتخب کیا جاتا ہے اگر UJTAGبائی پاس = 0۔نوٹ: یہ پیرامیٹر صرف پولر فائر پر لاگو ہوتا ہے۔ یعنی فیملی = 26۔ |
نوٹس:
- جے میں تمام سگنلزTAG اوپر دی گئی TAP پورٹس کی فہرست کو SmartDesign میں اعلیٰ سطحی بندرگاہوں پر ترقی دینا ضروری ہے۔
- SEC پورٹس صرف اس وقت دستیاب ہیں جب UJTAG_SEC_EN CoreJ کے ذریعے فعال ہے۔TAGڈیبگ کی ترتیب GUI۔
- EN_SEC ان پٹ کو مربوط کرتے وقت خاص خیال رکھیں۔ اگر EN_SEC کو اعلی درجے کی بندرگاہ (ڈیوائس ان پٹ پن) پر ترقی دی جاتی ہے، تو آپ کو J کے دوران کنفیگر I/O اسٹیٹس تک رسائی حاصل کرنی ہوگی۔TAG لائبیرو فلو میں پروگرام ڈیزائن کا پروگرامنگ سیکشن اور یقینی بنائیں کہ EN_SEC پورٹ کے لیے I/0 اسٹیٹ (صرف آؤٹ پٹ) 1 پر سیٹ ہے۔
نقشہ اور تفصیل رجسٹر کریں۔
CoreJ کے لیے کوئی رجسٹر نہیں ہے۔TAGڈیبگ
ٹول فلو
مندرجہ ذیل حصے ٹول فلو سے متعلق معلومات پر بحث کرتے ہیں۔
لائسنس
Libero SoC کے ساتھ اس IP کور کو استعمال کرنے کے لیے لائسنس کی ضرورت نہیں ہے۔
RTL
کور اور ٹیسٹ بینچز کے لیے مکمل RTL کوڈ فراہم کیا گیا ہے، جس سے کور کو SmartDesign کے ساتھ شروع کیا جا سکتا ہے۔ تخروپن، ترکیب، اور لے آؤٹ Libero SoC کے اندر انجام دیا جا سکتا ہے۔
اسمارٹ ڈیزائن
ایک سابقample instantiated view کور جے کاTAGڈیبگ درج ذیل تصویر میں دکھایا گیا ہے۔ سمارٹ ڈیزائن کے استعمال کے بارے میں مزید معلومات کے لیے کور کو تیز کرنے اور تیار کرنے کے لیے، Libero® SoC صارف گائیڈ میں DirectCore کا استعمال کریں۔
شکل 4-1۔ اسمارٹ ڈیزائن کور جےTAGڈیبگ مثال View جے کا استعمال کرتے ہوئےTAG ہیڈر
شکل 4-2۔ اسمارٹ ڈیزائن کور جےTAGGPIO پنوں کا استعمال کرتے ہوئے ڈیبگ مثال
کور جے کو ترتیب دیناTAGاسمارٹ ڈیزائن میں ڈیبگ کریں۔
کور کو SmartDesign میں کنفیگریشن GUI کا استعمال کرتے ہوئے کنفیگر کیا گیا ہے۔ ایک سابقampGUI کا le مندرجہ ذیل شکل میں دکھایا گیا ہے۔
شکل 4-3۔ کور جے کو ترتیب دیناTAGاسمارٹ ڈیزائن میں ڈیبگ کریں۔
پولر فائر، یو جے کے لیےTAG_SEC UJ کو منتخب کرتا ہے۔TAGUJ کے بجائے _SEC میکروTAG میکرو جب UJTAG_BYPASS غیر فعال ہے۔ باقی تمام خاندانوں کے لیے اسے نظر انداز کیا جاتا ہے۔
ڈیبگ اہداف کی تعداد UJ کے ساتھ 16 ڈیبگ اہداف تک قابل ترتیب ہے۔TAG_BYPASS غیر فعال اور UJ کے ساتھ 4 ڈیبگ اہداف تکTAG_BYPASS فعال ہے۔
UJTAG_BYPASS UJ کے ذریعے ڈیبگنگ کا انتخاب کرتا ہے۔TAG اور FlashPro ہیڈر، اور GPIO پنوں کے ذریعے ڈیبگنگ۔
ہدف # IR کوڈ J ہے۔TAG ڈیبگ ہدف کو دیا گیا IR کوڈ۔ یہ اس میں بیان کردہ رینج کے اندر ایک منفرد قدر ہونی چاہیے۔ جدول 2-1۔
نقلی بہاؤ
CoreJ کے ساتھ صارف کا ٹیسٹ بینچ فراہم کیا گیا ہے۔TAGڈیبگ نقلیں چلانے کے لیے:
- SmartDesign کے اندر صارف کے ٹیسٹ بینچ کے بہاؤ کو منتخب کریں۔
- جنریٹ پین میں محفوظ کریں اور پیدا کریں پر کلک کریں۔ کور کنفیگریشن GUI سے صارف ٹیسٹ بینچ کو منتخب کریں۔
جب SmartDesign Libero پروجیکٹ تیار کرتا ہے، تو یہ صارف کے ٹیسٹ بینچ کو انسٹال کرتا ہے۔ files صارف ٹیسٹ بینچ کو چلانے کے لیے:
- ڈیزائن کی جڑ کو CoreJ پر سیٹ کریں۔TAGLibero ڈیزائن کے درجہ بندی کے پین میں ڈیبگ انسٹینٹیشن۔
- Libero Design Flow ونڈو میں Verify Pre-Synthesized Design > Simulate پر کلک کریں۔ یہ ModelSim شروع کرتا ہے اور خود بخود سمولیشن چلاتا ہے۔
Libero میں ترکیب
ترکیب کو چلانے کے لیے:
- کور کو سنتھیسائز کرنے کے لیے Libero SoC ڈیزائن فلو ونڈو میں سنتھیسائز آئیکن پر کلک کریں۔ متبادل طور پر، ڈیزائن فلو ونڈو میں سنتھیسائز آپشن پر دائیں کلک کریں، اور انٹرایکٹو کھولیں کو منتخب کریں۔ Synthesis ونڈو Synplify® پروجیکٹ کو دکھاتی ہے۔
- رن آئیکن پر کلک کریں۔
نوٹ: RTG4 کے لیے، ایک واقعہ عارضی (SET) تخفیف شدہ انتباہ ہے، جسے نظر انداز کیا جا سکتا ہے کیونکہ یہ IP صرف ترقیاتی مقاصد کے لیے استعمال ہوتا ہے اور تابکاری کے ماحول میں استعمال نہیں کیا جائے گا۔
لائبیرو میں جگہ اور راستہ
ایک بار ترکیب مکمل ہو جانے کے بعد، پلیسمنٹ کا عمل شروع کرنے کے لیے Libero SoC میں جگہ اور راستے کے آئیکن پر کلک کریں۔
ڈیوائس پروگرامنگ
اگر UJAG_SEC فیچر استعمال کیا جاتا ہے اور EN_SEC کو ایک اعلیٰ سطحی بندرگاہ (ڈیوائس ان پٹ پن) میں ترقی دی جاتی ہے، تو آپ کو J کے دوران I/O ریاستوں کو ترتیب دینے تک رسائی حاصل کرنی ہوگی۔TAG لائبیرو فلو میں پروگرام ڈیزائن کا پروگرامنگ سیکشن اور یقینی بنائیں کہ EN_SEC پورٹ کے لیے I/0 اسٹیٹ (صرف آؤٹ پٹ) 1 پر سیٹ ہے۔
یہ ترتیب J تک رسائی کو برقرار رکھنے کے لیے ضروری ہے۔TAG ڈیوائس ری پروگرامنگ کے لیے پورٹ، کیونکہ ڈیفائنڈ باؤنڈری اسکین رجسٹر (BSR) ویلیو ری پروگرامنگ کے دوران EN_SEC پر کسی بھی بیرونی منطق کی سطح کو اوور رائیڈ کرتی ہے۔
سسٹم انٹیگریشن
مندرجہ ذیل حصے سسٹم کے انضمام سے متعلق معلومات پر بحث کرتے ہیں۔
IGLOO2/RTG4 کے لیے سسٹم لیول ڈیزائن
مندرجہ ذیل اعداد و شمار J کو انجام دینے کے لیے ڈیزائن کی ضروریات کو ظاہر کرتا ہے۔TAG سافٹ کور پروسیسر کی ڈیبگنگ، جو SoftConsole سے J تک کپڑے میں واقع ہےTAG IGLOO2 اور RTG4 آلات کے لیے انٹرفیس۔
شکل 5-1۔ RTG4/IGLOO2 JTAG ڈیبگ ڈیزائن
SmartFusion2 کے لیے سسٹم لیول ڈیزائن
مندرجہ ذیل اعداد و شمار J کو انجام دینے کے لیے ڈیزائن کی ضروریات کو ظاہر کرتا ہے۔TAG سافٹ کور پروسیسر کی ڈیبگنگ، جو SoftConsole سے J تک فیبرک میں واقع ہے۔TAG SmartFusion2 آلات کے لیے انٹرفیس۔
شکل 5-2۔ اسمارٹ فیوژن 2 جےTAG ڈیبگ ڈیزائن
UJTAG_SEC
آلات کے پولر فائر فیملی کے لیے، یہ ریلیز صارف کو UJ کے درمیان انتخاب کرنے کی اجازت دیتی ہے۔TAG اور UJTAG_SEC، یو جےTAGGUI میں _SEC_EN پیرامیٹر کو منتخب کرنے کے لیے استعمال کیا جائے گا کہ کون سا مطلوب ہے۔
مندرجہ ذیل اعداد و شمار ایک سادہ خاکہ دکھاتا ہے جو UJ کے جسمانی انٹرفیس کی نمائندگی کرتا ہے۔TAG/یو جےTAGپولر فائر میں _SEC۔
شکل 5-3۔ پولر فائر یو جےTAG_SEC میکرو
ڈیزائن کی پابندیاں
CoreJ کے ساتھ ڈیزائنTAGڈیبگ کے لیے درخواست کی ضرورت ہوتی ہے کہ وہ TCK کلاک ڈومین پر وقت کے تجزیہ کو استعمال کرنے کی اجازت دینے کے لیے، ڈیزائن کے بہاؤ میں رکاوٹوں کی پیروی کرے۔
پابندیاں شامل کرنے کے لیے:
- اگر Libero v11.7 یا اس سے زیادہ میں Enhanced Constraint فلو استعمال کیا جاتا ہے تو، DesignFlow ونڈو میں Constraints > Manage Constraints پر ڈبل کلک کریں اور ٹائمنگ ٹیب پر کلک کریں۔
- Constraint Manager ونڈو کے ٹائمنگ ٹیب میں، نیا SDC بنانے کے لیے New پر کلک کریں۔ file، اور نام file. ڈیزائن کی رکاوٹوں میں گھڑی کے ذریعہ کی رکاوٹیں شامل ہیں جو اس خالی SDC میں درج کی جا سکتی ہیں۔ file.
- اگر Libero v11.7 یا اس سے زیادہ میں کلاسک کنسٹرائنٹ فلو استعمال کیا جاتا ہے تو، ڈیزائن فلو ونڈو میں Create Constraints > Time Constraint پر دائیں کلک کریں، اور پھر Create New Constraint پر کلک کریں۔ یہ ایک نیا SDC بناتا ہے۔ file. ڈیزائن کی رکاوٹوں میں گھڑی کے ذریعہ کی رکاوٹیں شامل ہیں، جو اس خالی SDC میں درج کی گئی ہیں۔ file.
- TCK کی مدت اور نصف مدت کا حساب لگائیں۔ جب فلیش پرو کے ساتھ ڈیبگنگ کی جاتی ہے تو TCK 6 میگاہرٹز پر سیٹ ہوتا ہے، اور جب FlashPro30 کے ذریعے ڈیبگنگ کو سپورٹ کیا جاتا ہے تو اسے 5 میگاہرٹز کی زیادہ سے زیادہ فریکوئنسی پر سیٹ کیا جاتا ہے۔ یہ مرحلہ مکمل کرنے کے بعد، SDC میں درج ذیل رکاوٹیں درج کریں۔ file:
تخلیق_گھڑی - نام { TCK } \- مدت TCK_PERIOD \
- ویوفارم { 0 TCK_HALF_PERIOD } \ [ get_ports { TCK } ] سابق کے لیےampلی، مندرجہ ذیل رکاوٹوں کا اطلاق ایسے ڈیزائن کے لیے کیا جاتا ہے جو 6 میگاہرٹز کی TCK فریکوئنسی استعمال کرتا ہے۔
تخلیق_گھڑی - نام { TCK } \ - مدت 166.67 \
- ویوفارم { 0 83.33 } \ [ get_ports { TCK } ]
- تمام رکاوٹوں کو جوڑیں۔ files ترکیب، جگہ اور راستے، اور وقت کی تصدیق کے ساتھtagمیں ہے رکاوٹ مینیجر > ٹائمنگ ٹیب۔ یہ SDC کے لیے متعلقہ چیک باکسز کو منتخب کرکے مکمل کیا جاتا ہے۔ files جس میں رکاوٹیں داخل کی گئیں۔
نظرثانی کی تاریخ
| پورٹ کا نام | چوڑائی | سمت | تفصیل |
| JTAG ٹیپ پورٹس | |||
| ٹی ڈی آئی | 1 | ان پٹ | ٹیسٹ ڈیٹا میں۔ TAP سے سیریل ڈیٹا ان پٹ۔ |
| ٹی سی کے | 1 | ان پٹ | ٹیسٹ گھڑی۔ CoreJ کے اندر تمام ترتیب وار عناصر کے لیے گھڑی کا ذریعہTAGڈیبگ |
| ٹی ایم ایس | 1 | ان پٹ | ٹیسٹ موڈ منتخب کریں۔ |
| TDO | 1 | آؤٹ پٹ | ٹیسٹ ڈیٹا آؤٹ۔ ٹی اے پی میں سیریل ڈیٹا آؤٹ پٹ۔ |
| TRSTB | 1 | ان پٹ | ٹیسٹ ری سیٹ۔ TAP سے فعال کم ری سیٹ ان پٹ۔ |
| JTAG ٹارگٹ ایکس پورٹس | |||
| TGT_TDO_x | 1 | ان پٹ | ڈیبگ ٹارگٹ x سے لے کر TAP تک ڈیٹا کی جانچ کریں۔ ہدف والے TDO پورٹ سے جڑیں۔ |
| TGT_TCK_x | 1 | آؤٹ پٹ | ٹارگٹ ایکس کو ڈیبگ کرنے کے لیے کلاک آؤٹ پٹ کی جانچ کریں۔ TCK کو CoreJ کے اندر اندرونی طور پر ایک عالمی، کم اسکیو نیٹ میں ترقی دی گئی ہے۔TAGڈیبگ |
| TGT_TRST_x | 1 | آؤٹ پٹ | ایکٹو-ہائی ٹیسٹ ری سیٹ۔ صرف استعمال کیا جاتا ہے جب TGT_ACTIVE_HIGH_RESET_x =1 |
| TGT_TRSTN_x | 1 | آؤٹ پٹ | فعال-کم ٹیسٹ ری سیٹ۔ صرف استعمال کیا جاتا ہے جب TGT_ACTIVE_HIGH_RESET_x =0 |
| TGT_TMS_x | 1 | آؤٹ پٹ | ٹیسٹ موڈ ہدف ایکس کو ڈیبگ کرنے کے لیے آؤٹ پٹ کو منتخب کریں۔ |
| TGT_TDI_x | 1 | آؤٹ پٹ | ٹیسٹ ڈیٹا میں۔ ڈیبگ ٹارگٹ ایکس سے سیریل ڈیٹا ان پٹ۔ |
| UJTAG_BYPASS_TCK_x | 1 | ان پٹ | GPIO پن سے ٹارگٹ x کو ڈیبگ کرنے کے لیے کلاک ان پٹ کی جانچ کریں۔ |
| UJTAG_BYPASS_TMS_x | 1 | ان پٹ | GPIO پن سے ٹارگٹ x کو ڈیبگ کرنے کے لیے ٹیسٹ موڈ کو منتخب کریں۔ |
| UJTAG_BYPASS_TDI_x | 1 | ان پٹ | GPIO پن سے ٹارگٹ x کو ڈیبگ کرنے کے لیے ڈیٹا ان ٹیسٹ کریں، سیریل ڈیٹا۔ |
| UJTAG_BYPASS_TRSTB_x | 1 | ان پٹ | ٹیسٹ ری سیٹ۔ GPIO پن سے ٹارگٹ x کو ڈیبگ کرنے کے لیے ان پٹ کو ری سیٹ کریں۔ |
| UJTAG_BYPASS_TDO_x | 1 | آؤٹ پٹ | ٹیسٹ ڈیٹا آؤٹ، GPIO پن سے ڈیبگ ٹارگٹ x سے سیریل ڈیٹا۔ |
| ایس ای سی پورٹس | |||
| EN_SEC | 1 | ان پٹ | سیکیورٹی کو فعال کرتا ہے۔ TAP میں بیرونی TDI اور TRSTB ان پٹ کو اوور رائیڈ کرنے کے لیے صارف کے ڈیزائن کو فعال کرتا ہے۔احتیاط: اس پورٹ کو جوڑتے وقت خاص خیال رکھیں۔ مزید تفصیلات کے لیے نیچے دیے گئے نوٹ اور ڈیوائس پروگرامنگ کو دیکھیں۔ |
| TDI_SEC | 1 | ان پٹ | TDI سیکورٹی اوور رائڈ۔ EN_SEC زیادہ ہونے پر بیرونی TDI ان پٹ کو TAP پر اوور رائیڈ کرتا ہے۔ |
| TRSTB_SEC | 1 | ان پٹ | TRSTB سیکیورٹی اوور رائڈ۔ SEC_EN زیادہ ہونے پر بیرونی TRSTB ان پٹ کو TAP پر اوور رائیڈ کرتا ہے۔ |
| UTRSTB | 1 | آؤٹ پٹ | ٹیسٹ ری سیٹ مانیٹر |
| UTMS | 1 | آؤٹ پٹ | ٹیسٹ موڈ منتخب مانیٹر |
مائیکرو چِپ Webسائٹ
مائیکرو چِپ ہمارے ذریعے آن لائن سپورٹ فراہم کرتا ہے۔ webسائٹ پر www.microchip.com/. یہ webسائٹ بنانے کے لئے استعمال کیا جاتا ہے files اور معلومات صارفین کے لیے آسانی سے دستیاب ہیں۔ دستیاب مواد میں سے کچھ میں شامل ہیں:
- پروڈکٹ سپورٹ - ڈیٹا شیٹس اور خطا، درخواست کے نوٹس اور ایسample پروگرامز، ڈیزائن کے وسائل، صارف کے رہنما اور ہارڈویئر سپورٹ دستاویزات، تازہ ترین سافٹ ویئر ریلیز اور محفوظ شدہ سافٹ ویئر
- جنرل ٹیکنیکل سپورٹ - اکثر پوچھے جانے والے سوالات (FAQs)، تکنیکی مدد کی درخواستیں، آن لائن ڈسکشن گروپس، مائکروچپ ڈیزائن پارٹنر پروگرام ممبر کی فہرست
- مائیکرو چِپ کا کاروبار - پروڈکٹ سلیکٹر اور آرڈرنگ گائیڈز، تازہ ترین مائیکرو چِپ پریس ریلیز، سیمینارز اور ایونٹس کی فہرست، مائیکرو چِپ سیلز آفسز، تقسیم کاروں اور فیکٹری کے نمائندوں کی فہرستیں
مصنوعات کی تبدیلی کی اطلاع کی خدمت
مائیکرو چِپ کی پروڈکٹ کی تبدیلی کی اطلاع سروس صارفین کو مائیکرو چِپ پراڈکٹس پر تازہ رکھنے میں مدد کرتی ہے۔ سبسکرائبرز کو ای میل اطلاع موصول ہوگی جب بھی کسی مخصوص پروڈکٹ فیملی یا ڈیولپمنٹ ٹول کی دلچسپی سے متعلق تبدیلیاں، اپ ڈیٹس، نظرثانی یا خرابیاں ہوں گی۔
رجسٹر کرنے کے لیے، پر جائیں۔ www.microchip.com/pcn اور رجسٹریشن کی ہدایات پر عمل کریں کسٹمر سپورٹ مائیکرو چِپ پروڈکٹس کے صارفین کئی چینلز کے ذریعے مدد حاصل کر سکتے ہیں:
- تقسیم کار یا نمائندہ
- مقامی سیلز آفس
- ایمبیڈڈ سولیوشن انجینئر (ESE) تکنیکی مدد کے صارفین کو مدد کے لیے اپنے ڈسٹری بیوٹر، نمائندے یا ESE سے رابطہ کرنا چاہیے۔ مقامی سیلز آفس بھی گاہکوں کی مدد کے لیے دستیاب ہیں۔ سیلز دفاتر اور مقامات کی فہرست اس دستاویز میں شامل ہے۔
کے ذریعے تکنیکی مدد دستیاب ہے۔ webسائٹ پر: www.microchip.com/support
مائیکرو چِپ ڈیوائسز کوڈ پروٹیکشن فیچر
مائیکرو چِپ ڈیوائسز پر کوڈ پروٹیکشن فیچر کی درج ذیل تفصیلات نوٹ کریں:
- مائیکرو چِپ مصنوعات اپنی مخصوص مائیکرو چِپ ڈیٹا شیٹ میں موجود تصریحات کو پورا کرتی ہیں۔
- مائیکرو چِپ کا خیال ہے کہ اس کی مصنوعات کا خاندان محفوظ ہے جب اسے مطلوبہ انداز میں اور عام حالات میں استعمال کیا جائے۔
- مائیکرو چِپ ڈیوائسز کے کوڈ پروٹیکشن فیچرز کی خلاف ورزی کرنے کی کوششوں میں بے ایمانی اور ممکنہ طور پر غیر قانونی طریقے استعمال کیے جا رہے ہیں۔ ہمارا ماننا ہے کہ ان طریقوں کے لیے مائیکرو چِپ پروڈکٹس کو مائیکرو چِپ کی ڈیٹا شیٹس میں موجود آپریٹنگ تصریحات سے ہٹ کر استعمال کرنے کی ضرورت ہے۔ کوڈ کے تحفظ کی ان خصوصیات کی خلاف ورزی کرنے کی کوششیں، غالباً، مائیکرو چِپ کے دانشورانہ املاک کے حقوق کی خلاف ورزی کیے بغیر مکمل نہیں کی جا سکتیں۔
- مائکروچپ کسی بھی ایسے صارف کے ساتھ کام کرنے کو تیار ہے جو اپنے کوڈ کی سالمیت کے بارے میں فکر مند ہے۔
- نہ تو مائکروچپ اور نہ ہی کوئی دوسرا سیمی کنڈکٹر بنانے والا اس کے کوڈ کی حفاظت کی ضمانت دے سکتا ہے۔ کوڈ پروٹیکشن کا مطلب یہ نہیں ہے کہ ہم اس بات کی ضمانت دے رہے ہیں کہ پروڈکٹ "اٹوٹ ایبل" ہے۔ کوڈ تحفظ مسلسل تیار ہو رہا ہے۔ ہم مائیکرو چِپ پر اپنی مصنوعات کے کوڈ پروٹیکشن فیچرز کو مسلسل بہتر بنانے کے لیے پرعزم ہیں۔ مائیکرو چِپ کے کوڈ پروٹیکشن فیچر کو توڑنے کی کوشش ڈیجیٹل ملینیم کاپی رائٹ ایکٹ کی خلاف ورزی ہو سکتی ہے۔ اگر ایسی کارروائیاں آپ کے سافٹ ویئر یا دیگر کاپی رائٹ والے کام تک غیر مجاز رسائی کی اجازت دیتی ہیں، تو آپ کو اس ایکٹ کے تحت ریلیف کے لیے مقدمہ کرنے کا حق حاصل ہو سکتا ہے۔
قانونی نوٹس
اس اشاعت میں موجود معلومات مائیکرو چِپ پروڈکٹس کے ساتھ ڈیزائن کرنے اور استعمال کرنے کے واحد مقصد کے لیے فراہم کی گئی ہیں۔ ڈیوائس ایپلیکیشنز اور اس جیسی معلومات سے متعلق معلومات صرف آپ کی سہولت کے لیے فراہم کی گئی ہیں اور اپ ڈیٹس کے ذریعے اس کی جگہ لے سکتے ہیں۔ یہ یقینی بنانا آپ کی ذمہ داری ہے کہ آپ کی درخواست آپ کی وضاحتوں کے مطابق ہو۔
یہ معلومات مائیکروچپ "جیسا ہے" کے ذریعہ فراہم کی گئی ہے۔ مائکروچپ کوئی نمائندگی نہیں کرتا ہے۔
یا کسی بھی قسم کی وارنٹی چاہے ظاہر ہو یا مضمر، تحریری یا زبانی، قانونی
یا دوسری صورت میں، بشمول معلومات سے متعلق لیکن کسی مضمر تک محدود نہیں
غیر خلاف ورزی کی وارنٹی، مرچنٹ کی قابلیت، اور کسی خاص مقصد کے لیے فٹنس یا اس کی حالت، معیار، یا کارکردگی سے متعلق وارنٹی۔ کسی بھی صورت میں مائیکروچپ کسی بھی بالواسطہ، خصوصی، تعزیری، حادثاتی یا نتیجے میں ہونے والے نقصان، نقصان، لاگت یا کسی بھی قسم کے اخراجات کے لیے ذمہ دار نہیں ہوگی، جو بھی معلومات سے متعلق ہو ہپ کو \امکانات کے بارے میں مشورہ دیا گیا ہے۔ یا نقصانات متوقع ہیں۔ قانون کی طرف سے مکمل طور پر اجازت دی گئی، معلومات یا اس کے استعمال سے متعلق کسی بھی طرح سے تمام دعووں پر مائیکروچپ کی کل ذمہ داری فیس کی رقم سے زیادہ نہیں ہوگی، اگر آپ کو کوئی بھی ہو تو، معلومات لائف سپورٹ اور/یا حفاظتی ایپلی کیشنز میں مائیکرو چِپ ڈیوائسز کا استعمال مکمل طور پر خریدار کے خطرے میں ہے، اور خریدار اس طرح کے استعمال کے نتیجے میں ہونے والے کسی بھی اور تمام نقصانات، دعووں، سوٹوں، یا اخراجات سے بے ضرر مائیکرو چِپ کا دفاع، معاوضہ اور اسے رکھنے پر متفق ہے۔ کسی بھی مائیکرو چِپ دانشورانہ املاک کے حقوق کے تحت کوئی لائسنس، واضح طور پر یا دوسری صورت میں نہیں دیا جاتا جب تک کہ دوسری صورت میں بیان نہ کیا جائے۔
| امریکہ | ایشیا/پیسفک | ایشیا/پیسفک | یوروپ |
| کارپوریٹ آفس2355 West Chandler Blvd. Chandler, AZ 85224-6199Tel: 480-792-7200Fax: 480-792-7277تکنیکی معاونت: www.microchip.com/support Web پتہ: www.microchip.com اٹلانٹاDuluth, GATel: 678-957-9614Fax: 678-957-1455آسٹن، TXٹیلی فون: 512-257-3370بوسٹن Westborough, MA ٹیلی فون: 774-760-0087Fax: 774-760-0088شکاگوItasca, ILTel: 630-285-0071Fax: 630-285-0075ڈلاسایڈیسن، TXTel: 972-818-7423Fax: 972-818-2924ڈیٹرائٹنووی، MITel: 248-848-4000ہیوسٹن، TXٹیلی فون: 281-894-5983انڈیاناپولس Noblesville, IN Tel: 317-773-8323Fax: 317-773-5453Tel: 317-536-2380لاس اینجلس مشن ویجو، CA ٹیلی فون: 949-462-9523 فیکس: 949-462-9608 ٹیلی فون: 951-273-7800ریلی، این سیٹیلی فون: 919-844-7510نیویارک، نیو یارکٹیلی فون: 631-435-6000سان ہوزے، CAٹیلی فون: 408-735-9110 ٹیلی فون: 408-436-4270کینیڈا - ٹورنٹوٹیلی فون: 905-695-1980 فیکس: 905-695-2078 | آسٹریلیا - سڈنیٹیلی فون: 61-2-9868-6733چین - بیجنگٹیلی فون: 86-10-8569-7000چین - چینگڈوٹیلی فون: 86-28-8665-5511چین - چونگ کنگٹیلی فون: 86-23-8980-9588چین - ڈونگ گوانٹیلی فون: 86-769-8702-9880چین - گوانگزوٹیلی فون: 86-20-8755-8029چین - ہانگجوٹیلی فون: 86-571-8792-8115چین - ہانگ کانگ SARٹیلی فون: 852-2943-5100چین - نانجنگٹیلی فون: 86-25-8473-2460چین - چنگ ڈاؤٹیلی فون: 86-532-8502-7355چین - شنگھائیٹیلی فون: 86-21-3326-8000چین - شینیانگٹیلی فون: 86-24-2334-2829چین - شینزینٹیلی فون: 86-755-8864-2200چین - سوزوٹیلی فون: 86-186-6233-1526چین - ووہانٹیلی فون: 86-27-5980-5300چین - ژیانٹیلی فون: 86-29-8833-7252چین - زیامینٹیلی فون: 86-592-2388138چین - زوہائیٹیلی فون: 86-756-3210040 | انڈیا - بنگلورٹیلی فون: 91-80-3090-4444ہندوستان - نئی دہلیٹیلی فون: 91-11-4160-8631بھارت - پونےٹیلی فون: 91-20-4121-0141جاپان - اوساکاٹیلی فون: 81-6-6152-7160جاپان - ٹوکیوٹیلی فون: 81-3-6880- 3770کوریا - ڈیگوٹیلی فون: 82-53-744-4301کوریا - سیولٹیلی فون: 82-2-554-7200ملائیشیا۔ کوالالمپورٹیلی فون: 60-3-7651-7906ملائیشیا - پینانگٹیلی فون: 60-4-227-8870فلپائن - منیلاٹیلی فون: 63-2-634-9065سنگاپورٹیلی فون: 65-6334-8870تائیوان - ہسن چوٹیلی فون: 886-3-577-8366تائیوان - کاؤسنگٹیلی فون: 886-7-213-7830تائیوان - تائپےٹیلی فون: 886-2-2508-8600تھائی لینڈ - بنکاکٹیلی فون: 66-2-694-1351ویتنام - ہو چی منہٹیلی فون: 84-28-5448-2100 | آسٹریا - ویلزTel: 43-7242-2244-39Fax: 43-7242-2244-393ڈنمارک - کوپن ہیگنTel: 45-4485-5910Fax: 45-4485-2829فن لینڈ - ایسپوٹیلی فون: 358-9-4520-820فرانس - پیرسTel: 33-1-69-53-63-20Fax: 33-1-69-30-90-79جرمنی - گارچنگٹیلی فون: 49-8931-9700جرمنی - ہانٹیلی فون: 49-2129-3766400جرمنی - ہیلبرونٹیلی فون: 49-7131-72400جرمنی - کارلسروہےٹیلی فون: 49-721-625370جرمنی - میونخTel: 49-89-627-144-0Fax: 49-89-627-144-44جرمنی - روزن ہائیمٹیلی فون: 49-8031-354-560اسرائیل - راعانہٹیلی فون: 972-9-744-7705اٹلی - میلانTel: 39-0331-742611Fax: 39-0331-466781اٹلی - پاڈوواٹیلی فون: 39-049-7625286نیدرلینڈز - ڈروننTel: 31-416-690399Fax: 31-416-690340ناروے - ٹرانڈہیمٹیلی فون: 47-72884388پولینڈ - وارساٹیلی فون: 48-22-3325737رومانیہ - بخارسٹTel: 40-21-407-87-50اسپین۔ میڈرڈTel: 34-91-708-08-90Fax: 34-91-708-08-91سویڈن - گوٹنبرگTel: 46-31-704-60-40سویڈن - اسٹاک ہومٹیلی فون: 46-8-5090-4654یوکے - ووکنگھمTel: 44-118-921-5800Fax: 44-118-921-5820 |
دستاویزات / وسائل
 |
مائکروچپ ٹیکنالوجی کور جےTAGڈیبگ پروسیسرز [پی ڈی ایف] یوزر گائیڈ کور جےTAGڈیبگ پروسیسرز، کور جےTAGڈیبگ، پروسیسرز |
